WO2023282001A1 - 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2023282001A1
WO2023282001A1 PCT/JP2022/023984 JP2022023984W WO2023282001A1 WO 2023282001 A1 WO2023282001 A1 WO 2023282001A1 JP 2022023984 W JP2022023984 W JP 2022023984W WO 2023282001 A1 WO2023282001 A1 WO 2023282001A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide epitaxial
layer
bumps
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/023984
Other languages
English (en)
French (fr)
Inventor
太郎 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2023533490A priority Critical patent/JPWO2023282001A1/ja
Priority to US18/573,490 priority patent/US20240332364A1/en
Publication of WO2023282001A1 publication Critical patent/WO2023282001A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs

Definitions

  • the present disclosure relates to a silicon carbide epitaxial substrate, a method for manufacturing a silicon carbide epitaxial substrate, and a method for manufacturing a silicon carbide semiconductor device.
  • Patent Document 1 describes a silicon carbide epitaxial wafer having bump defects.
  • a silicon carbide epitaxial substrate includes a silicon carbide substrate, a silicon carbide epitaxial layer, and bumps.
  • a silicon carbide epitaxial layer overlies the silicon carbide substrate.
  • a bump is formed on the silicon carbide epitaxial layer.
  • the silicon carbide epitaxial layer includes a main surface opposite to the interface between the silicon carbide substrate and the silicon carbide epitaxial layer, and a drift layer forming the main surface.
  • the surface density of the bumps on the main surface is 1.0 bumps/cm 2 or less.
  • the height of the bump is 50 nm or more.
  • the diameter of the bump is 5 ⁇ m or more and 30 ⁇ m or less.
  • the polytype of silicon carbide forming the bump is the same as the polytype of silicon carbide forming the silicon carbide epitaxial layer.
  • a method for manufacturing a silicon carbide epitaxial substrate according to the present disclosure includes the following steps.
  • a silicon carbide epitaxial layer is formed on the silicon carbide substrate under the condition of the first C/Si ratio.
  • a surface modified layer is formed on the silicon carbide epitaxial layer under the condition of the second C/Si ratio.
  • the surface modification layer is removed by hydrogen etching.
  • the second C/Si ratio is lower than the first C/Si ratio.
  • the step of removing the surface modified layer by hydrogen etching is performed at a temperature of 1600° C. or higher and 1800° C. or lower for 1 minute or longer and 10 minutes or shorter.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II of FIG. 3 is an enlarged plan view of area III of FIG. 1.
  • FIG. 4 is a schematic cross-sectional view along region IV-IV of FIG.
  • FIG. 5 is an enlarged plan view of region V in FIG.
  • FIG. 6 is a schematic cross-sectional view along the region VI-VI in FIG.
  • FIG. 7 is a schematic plan view showing measurement positions of the carrier concentration of the drift layer and the thickness of the drift layer.
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 9 is a flow chart schematically showing a method for manufacturing a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a step of preparing a silicon carbide substrate.
  • FIG. 11A is a schematic diagram showing temporal changes in temperature and pressure in the reaction chamber.
  • FIG. 11B is a schematic diagram showing a gas supply section.
  • FIG. 12 is a schematic cross-sectional view showing a step of forming a silicon carbide epitaxial layer on a silicon carbide substrate.
  • FIG. 13 is a schematic cross-sectional view showing a step of forming a surface modified layer on the silicon carbide epitaxial layer.
  • FIG. 14 is a flow chart schematically showing a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • FIG. 14 is a flow chart schematically showing a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • FIG. 15 is a schematic cross-sectional view showing the step of forming the body region.
  • FIG. 16 is a schematic cross-sectional view showing a step of forming a source region.
  • FIG. 17 is a schematic cross-sectional view showing a step of forming trenches in the second main surface of the silicon carbide epitaxial layer.
  • FIG. 18 is a schematic cross-sectional view showing a step of forming a gate insulating film.
  • FIG. 19 is a schematic cross-sectional view showing a step of forming a gate electrode and an interlayer insulating film.
  • FIG. 20 is a schematic cross-sectional view showing the configuration of the silicon carbide semiconductor device according to this embodiment.
  • An object of the present disclosure is to provide a silicon carbide epitaxial substrate capable of improving reliability of a silicon carbide semiconductor device, a method for manufacturing the silicon carbide epitaxial substrate, and a method for manufacturing the silicon carbide semiconductor device.
  • a silicon carbide epitaxial substrate capable of improving reliability of a silicon carbide semiconductor device, a method for manufacturing a silicon carbide epitaxial substrate, and a method for manufacturing a silicon carbide semiconductor device.
  • Silicon carbide epitaxial substrate 100 includes silicon carbide substrate 11 , silicon carbide epitaxial layer 22 , and bumps 20 .
  • Silicon carbide epitaxial layer 22 is on silicon carbide substrate 11 .
  • Bump 20 is formed on silicon carbide epitaxial layer 22 .
  • Silicon carbide epitaxial layer 22 includes main surface 2 on the opposite side of boundary surface 3 between silicon carbide substrate 11 and silicon carbide epitaxial layer 22 , and drift layer 32 forming main surface 2 .
  • the surface density of the bumps 20 on the main surface 2 is 1.0/cm 2 or less.
  • the height of bump 20 is 50 nm or more.
  • the diameter of the bump 20 is 5 ⁇ m or more and 30 ⁇ m or less.
  • the polytype of silicon carbide forming bump 20 is the same as the polytype of silicon carbide forming silicon carbide epitaxial layer 22 .
  • the in-plane uniformity of carrier concentration in drift layer 32 may be 15% or less.
  • the in-plane uniformity of the carrier concentration of drift layer 32 may be 7% or less.
  • main surface 2 may have a diameter of 150 mm or more.
  • the surface density of bumps 20 may be 0.5/cm 2 or less.
  • the in-plane uniformity of the thickness of drift layer 32 may be 5% or less.
  • the in-plane uniformity of the thickness of drift layer 32 may be 3% or less.
  • a method for manufacturing a silicon carbide semiconductor device includes the following steps. Silicon carbide epitaxial substrate 100 according to any one of (1) to (7) above is prepared. A silicon carbide epitaxial substrate 100 is processed.
  • the method for manufacturing silicon carbide epitaxial substrate 100 includes the following steps. Silicon carbide epitaxial layer 22 is formed on silicon carbide substrate 11 under the condition of the first C/Si ratio.
  • Surface modified layer 33 is formed on silicon carbide epitaxial layer 22 under the condition of the second C/Si ratio.
  • the surface modified layer 33 is removed by hydrogen etching.
  • the second C/Si ratio is lower than the first C/Si ratio.
  • the step of removing the surface modified layer 33 by hydrogen etching is performed at a temperature of 1600° C. or more and 1800° C. or less for a time of 1 minute or more and 10 minutes or less.
  • bumps 20 formed on silicon carbide epitaxial layer 22 are used as first bumps, and bumps formed on surface modified layer 33
  • the areal density of the first bumps before the step of forming the surface modified layer 33 on the silicon carbide epitaxial layer 22 may be higher than 1.0 bumps/cm 2 .
  • the surface density of the second bumps may be 1.0 bumps/cm 2 or less.
  • the areal density of the first bumps after the step of removing the surface modified layer 33 by hydrogen etching is lower than the areal density of the first bumps before the step of forming the surface modified layer 33 on the silicon carbide epitaxial layer 22. good too.
  • the areal density of the first bumps before the step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 is 2/cm 2 . may be higher than
  • the thickness of surface modified layer 33 in the step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 may be 0.2 ⁇ m or more and 1 ⁇ m or less.
  • the first C/Si ratio may be 1.1 or more and 1.8 or less.
  • the second C/Si ratio may be 0.85 or more and 0.95 or less.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide epitaxial substrate 100 according to this embodiment.
  • silicon carbide epitaxial substrate 100 has second main surface 2 and outer peripheral side surface 9 .
  • the second main surface 2 extends along each of the first direction 101 and the second direction 102 .
  • the first direction 101 is, for example, the ⁇ 11-20> direction.
  • the second direction 102 is, for example, the ⁇ 1-100> direction.
  • the second main surface 2 is the ⁇ 0001 ⁇ plane or a plane inclined with respect to the ⁇ 0001 ⁇ plane.
  • the off angle of second main surface 2 with respect to the ⁇ 0001 ⁇ plane may be, for example, 5° or less.
  • the second main surface 2 may be a surface inclined by an off angle of 5° or less with respect to the (0001) plane.
  • the second main surface 2 may be a surface inclined by an off angle of 5° or less with respect to the (000-1) plane.
  • the inclination direction (off direction) of second main surface 2 with respect to the ⁇ 0001 ⁇ plane is, for example, the ⁇ 11-20> direction.
  • the off angle of second main surface 2 with respect to the ⁇ 0001 ⁇ plane may be, for example, 4° or less, or may be 3° or less.
  • the outer peripheral side surface 9 has an orientation flat portion 7 and an arcuate portion 8 .
  • the arcuate portion 8 continues to the orientation flat portion 7 .
  • orientation flat portion 7 extends along first direction 101 when viewed from a direction perpendicular to second main surface 2 .
  • a diameter W1 of the second main surface 2 is, for example, 150 mm.
  • the diameter W1 may be 150 mm or more, or may be 200 mm or more.
  • the upper limit of the diameter W1 is not particularly limited, it may be 300 mm or less, for example.
  • the diameter W ⁇ b>1 is the longest straight distance between two different points on the outer peripheral side surface 9 when viewed in a direction perpendicular to the second main surface 2 .
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. The cross section shown in FIG. 2 is perpendicular to the second major surface 2 and parallel to the first direction 101 .
  • silicon carbide epitaxial substrate 100 according to the present embodiment has silicon carbide substrate 11 and silicon carbide epitaxial layer 22 .
  • Silicon carbide epitaxial layer 22 is on silicon carbide substrate 11 .
  • Silicon carbide epitaxial layer 22 has buffer layer 31 , drift layer 32 , and interface 3 .
  • Buffer layer 31 is in contact with silicon carbide substrate 11 .
  • Drift layer 32 is on buffer layer 31 .
  • the drift layer 32 is in contact with the buffer layer 31 .
  • Drift layer 32 forms second main surface 2 .
  • second main surface 2 is on the opposite side of boundary surface 3 .
  • Boundary surface 3 is at the boundary between silicon carbide substrate 11 and silicon carbide epitaxial layer 22 .
  • First main surface 1 is the back surface of silicon carbide epitaxial substrate 100 .
  • Second main surface 2 is the surface of silicon carbide epitaxial substrate 100 .
  • First main surface 1 is formed of silicon carbide substrate 11 .
  • Second main surface 2 is formed of silicon carbide epitaxial layer 22 .
  • Each of silicon carbide substrate 11, buffer layer 31 and drift layer 32 is made of silicon carbide single crystal, for example.
  • each of silicon carbide substrate 11, buffer layer 31 and drift layer 32 may be made of silicon carbide of polytype 4H, for example.
  • FIG. 3 is an enlarged plan view of area III of FIG. 1.
  • FIG. 3 As shown in FIG. 3, on second main surface 2 of silicon carbide epitaxial substrate 100, there are bumps 20, for example. Bump 20 is formed on silicon carbide epitaxial layer 22 .
  • the polytype of silicon carbide forming bump 20 is the same as the polytype of silicon carbide forming silicon carbide epitaxial layer 22 .
  • the polytype of silicon carbide forming bump 20 is 4H.
  • Whether or not the silicon carbide polytype forming the bump 20 and the silicon carbide polytype forming the silicon carbide epitaxial layer 22 are the same is determined using a photoluminescence imaging device (model number: PLI-200-SMH5) manufactured by Photon Design. can be determined using When the polytype of silicon carbide forming bump 20 and the polytype of silicon carbide forming silicon carbide epitaxial layer 22 are the same, the contrast of the photoluminescence imaging image of bump 20 is the same as that of the photoluminescence imaging of silicon carbide epitaxial layer 22 . Same as image contrast.
  • the shape of the bumps 20 when viewed in a direction perpendicular to the second main surface 2 is not particularly limited, but may be substantially circular, for example.
  • the value obtained by dividing the width (first width A) of bump 20 along first direction 101 by the length (first length B) of bump 20 along second direction 102 is, for example, 0.2 or more and 5 or less. or 0.5 or more and 2 or less.
  • the diameter of the bumps 20 is 5 ⁇ m or more and 30 ⁇ m or less when viewed in a direction perpendicular to the second main surface 2 .
  • the lower limit of the diameter of bump 20 is not particularly limited, but may be, for example, 7 ⁇ m or more, or 10 ⁇ m or more.
  • the upper limit of the diameter of bump 20 is not particularly limited, but may be, for example, 28 ⁇ m or less, or 25 ⁇ m or less.
  • the diameter of bump 20 is the maximum distance between two points on the outer edge of bump 20 .
  • FIG. 4 is a schematic cross-sectional view along region IV-IV in FIG.
  • the bumps 20 are protrusions formed on the second main surface 2.
  • the side surfaces forming the bump 20 may be curved so as to protrude outward.
  • the height (first height C) of the bumps 20 is 50 nm or more.
  • the upper limit of the first height C in the direction perpendicular to the second main surface 2 is not particularly limited, it may be, for example, 200 nm or less, or 100 nm or less.
  • the lower limit of the first height C in the direction perpendicular to the second main surface 2 is not particularly limited, it may be, for example, 60 nm or more, or 70 nm or more.
  • FIG. 5 is an enlarged plan view of region V in FIG.
  • the bump 20 may have a recess 10 formed therein. From another point of view, bump 20 may have a caldera shape. Bump 20 may be generated due to processing damage to silicon carbide substrate 11 .
  • FIG. 6 is a schematic cross-sectional view along the area VI-VI in FIG. As shown in FIG. 6, the recess 10 is formed near the center of the bump 20 in a cross-sectional view.
  • the depth of the depression 10 (first depth D) may be greater or less than the height of the bump 20 (first height C). good.
  • the first depth D may be the same as the first height C.
  • the lower limit of the first depth D in the direction perpendicular to the second main surface 2 is not particularly limited, it may be, for example, 50 nm or more, 60 nm or more, or 70 nm or more. may
  • the surface density of the bumps 20 on the second main surface 2 is 1.0/cm 2 or less.
  • the upper limit of the areal density of the bumps 20 on the second main surface 2 is not particularly limited, but may be, for example, 0.8/cm 2 or less, or may be, for example, 0.6/cm 2 or less. It may be 0.5 pieces/cm 2 or less, or 0.4 pieces/cm 2 or less.
  • the lower limit of the areal density of the bumps 20 on the second main surface 2 is not particularly limited, but may be, for example, 0.01/cm 2 or more, or may be, for example, 0.02/cm 2 or more. good.
  • Bumps 20 are identified by observing second main surface 2 of silicon carbide epitaxial substrate 100 using a defect inspection apparatus having a confocal differential interference contrast microscope.
  • a defect inspection device having a confocal differential interference contrast microscope for example, WASAVI series "SICA 6X” manufactured by Lasertec Co., Ltd. can be used.
  • the magnification of the objective lens is, for example, 10 times.
  • Second main surface 2 of silicon carbide epitaxial substrate 100 is irradiated with light having a wavelength of 546 nm from a light source such as a mercury xenon lamp, and reflected light of the light is observed by a light receiving element. Thereby, a SICA image on the second main surface 2 is acquired.
  • the top surface of the bump 20 appears relatively bright and the contrast value of the SICA image is relatively high. Conversely, when viewing a low bump 20 using SICA, the top surface of the bump 20 appears relatively dark and the SICA image contrast value is relatively low.
  • Bumps 20 with different contrasts are selected in advance, and the height of each bump 20 is measured with an AFM (Atomic Force Microscope). Thereby, the height of the bump 20 is estimated by the contrast (brightness and darkness) in the SICA image.
  • the bump 20 is defined based on the planar shape and height of the bump 20 .
  • Bumps 20 are identified based on the observed SICA images. "Thresh S", which is an index of SICA's measurement sensitivity, is set to 40, for example.
  • the total number of bumps 20 is counted over the entire second main surface 2 .
  • the second main surface 2 is composed of an outer peripheral region 52 and a central region 51 (see FIG. 7).
  • the outer peripheral area 52 is an area within 3 mm from the outer peripheral side surface 9 .
  • the peripheral area 52 is excluded from the measurement area of the surface density of the bumps 20 (edge exclusion).
  • the areal density of the bumps 20 is a value obtained by dividing the total number of bumps 20 in the central region 51 by the area of the central region 51 .
  • Silicon carbide substrate 11, buffer layer 31 and drift layer 32 each contain impurity atoms. Silicon carbide substrate 11, buffer layer 31 and drift layer 32 each contain nitrogen (N) as an n-type impurity, for example.
  • Conductivity type of each of silicon carbide substrate 11, buffer layer 31 and drift layer 32 is, for example, n type (first conductivity type).
  • the average carrier concentration of silicon carbide substrate 11 may be higher than the average carrier concentration of buffer layer 31 .
  • the average carrier concentration of the buffer layer 31 may be higher than the average carrier concentration of the drift layer 32 .
  • the in-plane uniformity of carrier concentration in the drift layer 32 is, for example, 15% or less.
  • the in-plane uniformity of carrier concentration is a value obtained by dividing the standard deviation of carrier concentration by the average value of carrier concentration.
  • the upper limit of the in-plane uniformity of the carrier concentration in the drift layer 32 is not particularly limited, but may be, for example, 10% or less, 7% or less, or 5% or less.
  • the lower limit of the in-plane uniformity of carrier concentration in the drift layer 32 is not particularly limited, but may be, for example, 0.5% or more, 1% or more, or 1.5% or more. may
  • the average value of carrier concentration in drift layer 32 is, for example, 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the lower limit of the average carrier concentration in drift layer 32 is not particularly limited, but may be, for example, 5 ⁇ 10 15 cm ⁇ 3 or more, or 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the upper limit of the average carrier concentration in drift layer 32 is not particularly limited, but may be, for example, 5 ⁇ 10 16 cm ⁇ 3 or less, or 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the carrier concentration in the drift layer 32 can be measured using a mercury probe type C (Capacitance)-V (Voltage) measurement device.
  • a mercury probe type CV measuring device is, for example, a CV measuring device manufactured by Four Dimensions (model number: CVmap92A).
  • a mercury probe is brought into contact with the second main surface 2 to measure the carrier concentration of the drift layer 32 .
  • the measuring diameter of the mercury probe is approximately 1.2 mm.
  • the measurement speed is about 1 minute per point.
  • the in-plane uniformity of the thickness of the drift layer 32 may be 5% or less.
  • the in-plane uniformity of the thickness of the drift layer 32 is a value obtained by dividing the standard deviation of the thickness of the drift layer 32 by the average value of the thickness of the drift layer 32 .
  • the upper limit of the in-plane uniformity of the thickness of the drift layer 32 is not particularly limited, but may be, for example, 4% or less, 3% or less, or 2% or less.
  • the lower limit of the in-plane uniformity of the thickness of the drift layer 32 is not particularly limited, but may be, for example, 0.1% or more, or may be, for example, 0.3% or more, or may be, for example, 0.5%. or more.
  • the average thickness (second thickness I2) of the drift layer 32 may be, for example, 5 ⁇ m or more.
  • the lower limit of the second thickness I2 is not particularly limited, but may be, for example, 10 ⁇ m or more, or may be 20 ⁇ m or more.
  • the upper limit of the second thickness I2 is not particularly limited, it may be, for example, 100 ⁇ m or less, or 50 ⁇ m or less.
  • the average thickness (first thickness I1) of the buffer layer 31 may be smaller than the second thickness I2.
  • the thickness (third thickness I3) of silicon carbide substrate 11 may be larger than first thickness I1.
  • the third thickness I3 may be greater than the second thickness I2.
  • the third thickness I3 is, for example, 350 ⁇ m or more and 500 ⁇ m or less.
  • the thickness of the drift layer 32 can be measured using, for example, FTIR (Fourier Transform InfraRed spectrometer).
  • the measurement device is, for example, a Fourier transform infrared spectrophotometer (IRPrestige-21) manufactured by Shimadzu Corporation.
  • Measurement of the thickness of the silicon carbide layer epitaxial layer by FTIR is obtained using the optical constant difference caused by the carrier concentration difference between the drift layer 32 and the buffer layer 31 .
  • the measurement wavenumber range is, for example, from 3400 cm ⁇ 1 to 2400 cm ⁇ 1 .
  • the wave number interval is, for example, about 4 cm ⁇ 1 .
  • FIG. 7 is a schematic plan view showing measurement positions of the carrier concentration of the drift layer 32 and the thickness of the drift layer 32.
  • the measurement positions of the carrier concentration of the drift layer 32 and the thickness of the drift layer 32 are hatched areas.
  • a position obtained by substantially dividing a first line segment 5 parallel to the first direction 101 through the center of the second main surface 2 into 10 is a measurement position.
  • a position obtained by substantially dividing the second line segment 6 parallel to the second direction 102 through the center of the second main surface 2 into 9 equal parts is set as the measurement position.
  • the intersection of the first line segment 5 and the second line segment 6 is taken as one of the measurement positions.
  • the carrier concentration of the drift layer 32 is measured at a total of 20 measurement positions (hatched regions) on the second main surface 2 .
  • the average value of the carrier concentration of the drift layer 32 and the standard deviation of the carrier concentration of the drift layer 32 are obtained.
  • the thickness of the drift layer 32 is measured at a total of 20 measurement positions (hatched regions) on the second main surface 2 .
  • the average thickness of the drift layer 32 and the standard deviation of the thickness of the drift layer 32 are obtained.
  • the peripheral region 52 is excluded from the respective measurement regions of the carrier concentration of the drift layer 32 and the thickness of the drift layer 32 (edge extrusion).
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of an apparatus for manufacturing silicon carbide epitaxial substrate 100.
  • Manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 is, for example, a hot wall type horizontal CVD (Chemical Vapor Deposition) apparatus.
  • manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 includes reaction chamber 201, gas supply section 235, control section 245, heating element 203, quartz tube 204, and heat insulating material (not shown). , an induction heating coil (not shown).
  • the heating element 203 has, for example, a cylindrical shape and forms a reaction chamber 201 inside.
  • the heating element 203 is made of graphite, for example.
  • the heating element 203 is provided inside the quartz tube 204 .
  • the heat insulating material surrounds the outer circumference of the heating element 203 .
  • the induction heating coil is wound along the outer peripheral surface of the quartz tube 204, for example.
  • the induction heating coil is configured such that an alternating current can be supplied from an external power supply (not shown). Thereby, the heating element 203 is induction-heated. As a result, reaction chamber 201 is heated by heating element 203 .
  • the reaction chamber 201 is a space surrounded by the inner wall surface 205 of the heating element 203 .
  • Reaction chamber 201 is provided with a susceptor 210 that holds silicon carbide substrate 11 .
  • Susceptor 210 is made of silicon carbide. Silicon carbide substrate 11 is placed on susceptor 210 .
  • a susceptor 210 is placed on the stage 202 .
  • the stage 202 is rotatably supported by a rotating shaft 209 . Rotation of the stage 202 causes the susceptor 210 to rotate.
  • Manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 further has gas introduction port 207 and gas exhaust port 208 .
  • the gas exhaust port 208 is connected to an exhaust pump (not shown). Arrows in FIG. 8 indicate gas flows.
  • a gas is introduced into the reaction chamber 201 through a gas inlet 207 and exhausted through a gas exhaust port 208 .
  • the pressure inside the reaction chamber 201 is adjusted by the balance between the amount of gas supplied and the amount of gas exhausted.
  • the gas supply unit 235 is configured to be able to supply a mixed gas containing a raw material gas, a dopant gas, and a carrier gas to the reaction chamber 201 .
  • the gas supply section 235 includes a first gas supply section 231, a second gas supply section 232, a third gas supply section 233, and a fourth gas supply section 234, for example.
  • the first gas supply unit 231 is configured to be able to supply a first gas containing carbon atoms, for example.
  • the first gas supply unit 231 is, for example, a gas cylinder filled with the first gas.
  • the first gas is, for example, propane (C 3 H 8 ) gas.
  • the first gas may be, for example, methane (CH 4 ) gas, ethane (C 2 H 6 ) gas, acetylene (C 2 H 2 ) gas, or the like.
  • the second gas supply unit 232 is configured to be able to supply a second gas containing silicon atoms, for example.
  • the second gas supply unit 232 is, for example, a gas cylinder filled with the second gas.
  • the second gas is, for example, silane (SiH 4 ) gas.
  • the second gas may be a mixed gas of silane gas and a gas other than silane.
  • the third gas supply unit 233 is configured to be able to supply a third gas containing nitrogen atoms, for example.
  • the third gas supply unit 233 is, for example, a gas cylinder filled with the third gas.
  • a third gas is a doping gas.
  • the third gas is ammonia gas, for example. Ammonia gas is more likely to be thermally decomposed than nitrogen gas having triple bonds.
  • the fourth gas supply unit 234 is configured to be able to supply a fourth gas (carrier gas) such as hydrogen.
  • the fourth gas supply unit 234 is, for example, a gas cylinder filled with hydrogen.
  • the fourth gas may be argon gas.
  • the control section 245 is configured to be able to control the flow rate of the mixed gas supplied from the gas supply section 235 to the reaction chamber 201 .
  • the control unit 245 may include a first gas flow control unit 241, a second gas flow control unit 242, a third gas flow control unit 243, and a fourth gas flow control unit 244. good.
  • Each control unit may be, for example, an MFC (Mass Flow Controller).
  • the control section 245 is arranged between the gas supply section 235 and the gas introduction port 207 .
  • FIG. 9 is a flow chart schematically showing a method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment.
  • the method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment comprises a step of preparing silicon carbide substrate 11 ( S ⁇ b>10 ) and forming silicon carbide epitaxial layer 22 on silicon carbide substrate 11 .
  • Mainly includes a step (S20), a step (S30) of forming surface modified layer 33 on silicon carbide epitaxial layer 22, and a step (S40) of removing surface modified layer 33 by hydrogen etching.
  • the entire surface modified layer 33 may be removed, or the entire surface modified layer 33 may not be removed (in other words, , only a portion of the surface modification layer 33 may be removed).
  • the step (S10) of preparing silicon carbide substrate 11 is performed.
  • an ingot made of a silicon carbide single crystal manufactured by a sublimation method is sliced with a wire saw, and the surface of the cut silicon carbide substrate is planarized by polishing or the like.
  • silicon carbide substrate 11 is prepared.
  • Silicon carbide substrate 11 is made of silicon carbide of polytype 4H, for example.
  • Silicon carbide substrate 11 has a diameter of, for example, 150 mm.
  • FIG. 10 is a schematic cross-sectional view showing a step of preparing silicon carbide substrate 11 .
  • silicon carbide substrate 11 has first main surface 1 and third main surface 3 .
  • the third major surface 3 is opposite the first major surface 1 .
  • FIG. 11A is a schematic diagram showing temporal changes in temperature and pressure in the reaction chamber.
  • the temperature of the reaction chamber in FIG. 11A is indicated by a solid line.
  • the reaction chamber pressure is indicated by a dashed line.
  • FIG. 11B is a schematic diagram showing a gas supply section.
  • the temperature raising process is carried out.
  • the temperature of the reaction chamber increases from a first temperature E1 to a second temperature E2 from the first time T1 to the second time T2.
  • the first temperature E1 is room temperature (eg, 27° C.).
  • the second temperature E2 is, for example, 1550° C. or higher and 1750° C. or lower.
  • the pressure in the reaction chamber 201 is the first pressure F1.
  • the first pressure F1 is, for example, 10 Pa or more and 500 Pa or less.
  • Hydrogen is introduced into the reaction chamber 201 from the fourth gas supply section 234 from the first time point T1 to the second time point T2.
  • a flow rate of hydrogen is, for example, 100 slm.
  • a step of hydrogen-etching the silicon carbide substrate 11 is performed. From the second time T2 to the third time T3, the temperature of the reaction chamber 201 is maintained at, for example, the second temperature E2. Hydrogen is continuously introduced into the reaction chamber 201 from the second time T2 to the third time T3. Thereby, hydrogen etching is performed on third main surface 3 of silicon carbide substrate 11 .
  • FIG. 12 is a schematic cross-sectional view showing a step of forming silicon carbide epitaxial layer 22 on silicon carbide substrate 11 .
  • silicon carbide epitaxial layer 22 is formed on silicon carbide substrate 11 under the condition of the first C/Si ratio.
  • silicon carbide epitaxial layer 22 may include buffer layer 31 and drift layer 32 .
  • Drift layer 32 is formed on buffer layer 31 .
  • Silicon carbide epitaxial layer 22 may be composed of drift layer 32 only.
  • the flow rate of each of silane and propane is controlled such that the first C/Si ratio is, for example, 1.1.
  • the first C/Si ratio may be, for example, 1.1 or more and 1.8 or less.
  • the flow rate of silane is, for example, 10 sccm or more and 500 sccm or less.
  • the flow rate of propane is, for example, 10 sccm or more and 500 sccm or less.
  • the flow rate of ammonia is, for example, 10 sccm or more and 500 sccm or less.
  • the first C/Si ratio is the C/Si ratio when forming the outermost surface of silicon carbide epitaxial layer 22 in the growth of silicon carbide epitaxial layer 22 . That is, the first C/Si ratio is the C/Si ratio immediately before the surface modified layer 33 is formed.
  • the temperature of the reaction chamber 201 may be maintained at the second temperature E2 from the third time T3 to the fourth time T4.
  • the areal density of bumps 20 on silicon carbide epitaxial layer 22 is, for example, higher than 1.0/cm 2 .
  • the lower limit of the areal density of bumps 20 on silicon carbide epitaxial layer 22 is not particularly limited, but may be, for example, higher than 2/cm 2 , higher than 3/cm 2 , or 5/cm 2 . It may be higher than pieces/cm 2 .
  • the upper limit of surface density of bumps 20 on silicon carbide epitaxial layer 22 is not particularly limited, but may be 100/cm 2 or less, or 50/cm 2 or less.
  • FIG. 13 is a schematic cross-sectional view showing a step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 .
  • Surface modified layer 33 is formed on silicon carbide epitaxial layer 22 under the condition of the second C/Si ratio.
  • Surface modified layer 33 is a silicon carbide layer.
  • the thickness of the surface modification layer 33 is, for example, 0.2 ⁇ m or more and 1 ⁇ m or less.
  • the lower limit of the thickness of surface modification layer 33 is not particularly limited, but may be, for example, 0.25 ⁇ m or more, or 0.3 ⁇ m or more.
  • the upper limit of the thickness of surface modification layer 33 is not particularly limited, but may be, for example, 0.9 ⁇ m or less, or 0.8 ⁇ m or less.
  • the flow rates of silane, propane and ammonia are adjusted.
  • the flow rates of silane and propane are controlled so that the C/Si ratio is, for example, 0.9.
  • the second C/Si ratio may be, for example, 0.85 or more and 0.95 or less.
  • the temperature of the reaction chamber 201 may be maintained at the second temperature E2 from the fourth time T4 to the fifth time T5. As shown in FIG. 11B, at fifth time T5, the supply of each of silane, propane and ammonia to reaction chamber 201 is stopped.
  • the surface density of bumps 20 on surface modified layer 33 is, for example, 1.0 bumps/cm 2 or less.
  • the lower limit of the surface density of bumps 20 on surface modified layer 33 is not particularly limited, but may be, for example, 0.01/cm 2 or more, or 0.1/cm 2 or more. good.
  • the upper limit of the surface density of the bumps 20 on the surface modification layer 33 is not particularly limited, but may be 0.8/cm 2 or less, or may be 0.6/cm 2 or less. .
  • the second C/Si ratio is lower than the first C/Si ratio.
  • the lower limit of the value obtained by subtracting the second C/Si ratio from the first C/Si ratio is not particularly limited, it may be, for example, 0.1 or more, or 0.2 or more.
  • the upper limit of the value obtained by subtracting the second C/Si ratio from the first C/Si ratio is not particularly limited, it may be 1 or less, or may be 0.8 or less.
  • a step (S40) of removing the surface modified layer 33 by hydrogen etching is performed. From the fifth time point T5 to the sixth time point T6, the temperature of the reaction chamber 201 is maintained at, for example, the second temperature E2. Hydrogen is continuously introduced into the reaction chamber 201 from the fifth time T5 to the sixth time T6. Thereby, the surface modified layer 33 is removed by hydrogen etching.
  • the step of removing the surface modified layer 33 by hydrogen etching is performed at a temperature of 1600° C. or more and 1800° C. or less for a time of 1 minute or more and 10 minutes or less.
  • the areal density of bumps 20 on silicon carbide epitaxial layer 22 after the step of removing surface modified layer 33 by hydrogen etching (S40) is the same as the step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 (S30 ) may be lower than the areal density of bumps 20 on silicon carbide epitaxial layer 22 before.
  • the areal density of bumps 20 on silicon carbide epitaxial layer 22 after the step of removing surface modified layer 33 by hydrogen etching (S40) is the same as the step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 (S30 ) may be lower than the area density of the bumps 20 on the surface modification layer 33 later.
  • the areal density of bumps 20 on silicon carbide epitaxial layer 22 after the step (S40) of removing surface modified layer 33 by hydrogen etching is, for example, 1.0 bumps/cm 2 or less.
  • the lower limit of the areal density of bumps 20 on silicon carbide epitaxial layer 22 after the step (S40) of removing surface modified layer 33 by hydrogen etching is not particularly limited, it is, for example, 0.01 bumps/cm 2 or more. or 0.1/cm 2 or more.
  • the upper limit of the areal density of bumps 20 on silicon carbide epitaxial layer 22 after the step (S40) of removing surface modified layer 33 by hydrogen etching is not particularly limited, it should be 0.8 bumps/cm 2 or less. or 0.6/cm 2 or less.
  • the lower limit of the temperature in the process of removing the surface modified layer 33 by hydrogen etching is not particularly limited, it may be, for example, 1620°C or higher, or 1640°C or higher.
  • the upper limit of the temperature in the step of removing the surface modified layer 33 by hydrogen etching is not particularly limited, it may be 1780° C. or lower or 1760° C. or lower.
  • the lower limit of the time for removing the surface modified layer 33 by hydrogen etching is not particularly limited, but may be, for example, 1.5 minutes or longer, or 2 minutes or longer.
  • the upper limit of the time for removing the surface modified layer 33 by hydrogen etching is not particularly limited, but may be 9 minutes or less, or 8 minutes or less.
  • the boosting process is carried out. From the sixth time T6 to the seventh time T7, the pressure in the reaction chamber 201 increases from the first pressure F1 to the second pressure F2.
  • the second pressure F2 is, for example, atmospheric pressure (eg, 101 kPa).
  • the temperature of the reaction chamber 201 may be maintained at the second temperature E2.
  • the temperature lowering process is carried out. From the seventh time T7 to the eighth time T8, the temperature of the reaction chamber 201 decreases from the second temperature E2 to the first temperature E1. The pressure in the reaction chamber 201 may be maintained at the second pressure F2. Next, silicon carbide epitaxial substrate 100 is taken out from reaction chamber 201 . Thus, the manufacturing process of silicon carbide epitaxial substrate 100 is completed. Note that in the above, silicon carbide substrate 11 reacts during the period from the step of forming silicon carbide epitaxial layer 22 on silicon carbide substrate 11 (S20) to the step of removing surface modified layer 33 by hydrogen etching (S40).
  • Silicon carbide substrate 11 may be taken out from reaction chamber 201 for each step.
  • FIG. 14 is a flow chart schematically showing a method for manufacturing silicon carbide semiconductor device 400 according to the present embodiment.
  • the method for manufacturing silicon carbide semiconductor device 400 according to the present embodiment includes a step of preparing silicon carbide epitaxial substrate 100 (S1) and a step of processing silicon carbide epitaxial substrate 100 (S2). mainly have
  • the step (S1) of preparing silicon carbide epitaxial substrate 100 is performed.
  • silicon carbide epitaxial substrate 100 according to the present embodiment is prepared (see FIG. 1).
  • silicon carbide epitaxial substrate 100 is processed as follows. First, ion implantation is performed on silicon carbide epitaxial substrate 100 . Body region 13 is implemented, for example, in silicon carbide epitaxial layer 22 .
  • FIG. 15 is a schematic cross-sectional view showing the step of forming the body region. Specifically, a p-type impurity such as aluminum is ion-implanted into second main surface 2 of silicon carbide epitaxial layer 22 . Thereby, body region 13 having p-type conductivity is formed. A portion of silicon carbide layer 32 where body region 13 is not formed serves as drift region 21 . Body region 13 has a thickness of, for example, 0.9 ⁇ m.
  • FIG. 16 is a schematic cross-sectional view showing a step of forming a source region.
  • an n-type impurity such as phosphorus is ion-implanted into body region 13 .
  • source region 14 having n-type conductivity is formed.
  • the thickness of source region 14 is, for example, 0.4 ⁇ m.
  • the concentration of n-type impurities contained in source region 14 is higher than the concentration of p-type impurities contained in body region 13 .
  • a contact region 18 is formed by ion-implanting a p-type impurity such as aluminum into the source region 14 .
  • Contact region 18 is formed through source region 14 and body region 13 and in contact with drift region 21 .
  • the concentration of p-type impurities contained in the contact region 18 is higher than the concentration of n-type impurities contained in the source region 14 .
  • activation annealing is performed to activate the ion-implanted impurities.
  • the temperature of the activation annealing is preferably 1500°C or higher and 1900°C or lower, for example about 1700°C.
  • the activation annealing time is, for example, about 30 minutes.
  • the atmosphere for activation annealing is preferably an inert gas atmosphere, such as an argon atmosphere.
  • FIG. 17 is a schematic cross-sectional view showing a step of forming trenches in second main surface 2 of silicon carbide epitaxial layer 22 .
  • a mask 17 having an opening is formed on second main surface 2 comprising source region 14 and contact region 18 .
  • source region 14, body region 13 and part of drift region 21 are etched away.
  • reactive ion etching especially inductively coupled plasma reactive ion etching can be used.
  • inductively coupled plasma reactive ion etching using SF 6 or a mixed gas of SF 6 and O 2 as a reactive gas can be used.
  • a concave portion is formed in the second main surface 2 by etching.
  • a thermal etch is then performed in the recess.
  • Thermal etching can be performed with mask 17 formed on second main surface 2, for example, by heating in an atmosphere containing reactive gas containing at least one type of halogen atom.
  • the at least one halogen atom includes at least one of chlorine (Cl) and fluorine (F) atoms.
  • the atmosphere includes, for example, Cl2 , BCl3 , SF6 or CF4 .
  • a mixed gas of chlorine gas and oxygen gas is used as a reaction gas, and thermal etching is performed at a heat treatment temperature of, for example, 700° C. or higher and 1000° C. or lower.
  • the reaction gas may contain a carrier gas in addition to the chlorine gas and the oxygen gas described above. Nitrogen gas, argon gas, or helium gas, for example, can be used as the carrier gas.
  • trenches 56 are formed in the second main surface 2 by thermal etching.
  • Trench 56 is defined by sidewall surfaces 53 and bottom wall surfaces 54 .
  • Sidewall surface 53 is formed of source region 14 , body region 13 and drift region 21 .
  • Bottom wall surface 54 is configured by drift region 21 .
  • Mask 17 is then removed from second main surface 2 .
  • FIG. 18 is a schematic cross-sectional view showing a step of forming a gate insulating film.
  • silicon carbide epitaxial substrate 100 having trenches 56 formed in second main surface 2 is heated, for example, at a temperature of 1300° C. or more and 1400° C. or less in an atmosphere containing oxygen.
  • bottom wall surface 54 is in contact with drift region 21
  • side wall surface 53 is in contact with each of drift region 21 , body region 13 and source region 14
  • second main surface 2 is in contact with each of source region 14 and contact region 18 .
  • a contacting gate insulating film 15 is formed.
  • FIG. 19 is a schematic cross-sectional view showing a step of forming a gate electrode and an interlayer insulating film.
  • Gate electrode 27 is formed in contact with gate insulating film 15 inside trench 56 .
  • Gate electrode 27 is arranged inside trench 56 and is formed on gate insulating film 15 so as to face each of sidewall surface 53 and bottom wall surface 54 of trench 56 .
  • the gate electrode 27 is formed, for example, by LPCVD (Low Pressure Chemical Vapor Deposition).
  • Interlayer insulating film 26 is formed to cover gate electrode 27 and to be in contact with gate insulating film 15 .
  • Interlayer insulating film 26 is formed by chemical vapor deposition, for example.
  • Interlayer insulating film 26 is made of a material containing, for example, silicon dioxide.
  • portions of interlayer insulating film 26 and gate insulating film 15 are etched so that openings are formed over source region 14 and contact region 18 . This exposes the contact region 18 and the source region 14 from the gate insulating film 15 .
  • Source electrode 16 is formed in contact with each of source region 14 and contact region 18 .
  • Source electrode 16 is formed by sputtering, for example.
  • Source electrode 16 is made of a material containing, for example, Ti (titanium), Al (aluminum) and Si (silicon).
  • source electrode 16 in contact with each of source region 14 and contact region 18 is held at a temperature of, for example, 900° C. or more and 1100° C. or less for about 5 minutes. As a result, at least part of the source electrode 16 is silicided. Thereby, the source electrode 16 that makes an ohmic contact with the source region 14 is formed. Preferably, the source electrode 16 makes an ohmic contact with the contact region 18 .
  • Source wiring 19 is formed.
  • Source wiring 19 is electrically connected to source electrode 16 .
  • Source wiring 19 is formed to cover source electrode 16 and interlayer insulating film 26 .
  • a step of forming a drain electrode is performed. First, silicon carbide substrate 11 is polished on first main surface 1 . Thereby, the thickness of silicon carbide substrate 11 is reduced. Next, a drain electrode 23 is formed. Drain electrode 23 is formed in contact with first main surface 1 . As described above, silicon carbide semiconductor device 400 according to the present embodiment is manufactured.
  • FIG. 20 is a schematic cross-sectional view showing the configuration of the silicon carbide semiconductor device according to this embodiment.
  • Silicon carbide semiconductor device 400 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • Silicon carbide semiconductor device 400 mainly includes silicon carbide epitaxial substrate 100 , gate electrode 27 , gate insulating film 15 , source electrode 16 , drain electrode 23 , source interconnection 19 , and interlayer insulating film 26 . ing.
  • Silicon carbide epitaxial substrate 100 has drift region 21 , body region 13 , source region 14 and contact region 18 .
  • Silicon carbide semiconductor device 400 may be, for example, an IGBT (Insulated Gate Bipolar Transistor) or the like.
  • IGBT Insulated Gate Bipolar Transistor
  • bumps 20 may be formed on the surface of silicon carbide epitaxial layer 22 .
  • silicon carbide semiconductor device 400 is manufactured using silicon carbide epitaxial substrate 100 having bumps 20 formed thereon, if bumps 20 have a low height (for example, about 20 nm), the reliability of silicon carbide semiconductor device 400 is affected. has little impact.
  • the height of bump 20 is high (for example, 50 nm or more), the quality of the oxide film formed on bump 20 may deteriorate. As a result, the reliability of silicon carbide semiconductor device 400 may be significantly reduced.
  • the inventors have found that the surface density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100 can be reduced by optimizing conditions such as the C/Si ratio in the step of forming silicon carbide epitaxial layer 22. I found that it is possible. As a result, reliability of silicon carbide semiconductor device 400 can be improved.
  • a silicon carbide epitaxial substrate 100 has a silicon carbide substrate 11 and a silicon carbide epitaxial layer 22 .
  • Silicon carbide epitaxial layer 22 is on silicon carbide substrate 11 .
  • Silicon carbide epitaxial layer 22 includes main surface 2 on the opposite side of boundary surface 3 between silicon carbide substrate 11 and silicon carbide epitaxial layer 22 , and drift layer 32 forming main surface 2 .
  • the surface density of the bumps 20 on the main surface 2 is 1.0/cm 2 or less.
  • the height of bump 20 is 50 nm or more.
  • the diameter of the bump 20 is 5 ⁇ m or more and 30 ⁇ m or less.
  • the polytype of silicon carbide forming bump 20 is the same as the polytype of silicon carbide forming silicon carbide epitaxial layer 22 . Thereby, the areal density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100 is reduced. Therefore, reliability of silicon carbide semiconductor device 400 manufactured using silicon carbide epitaxial substrate 100 can be improved.
  • the inventors further optimized the conditions such as the C/Si ratio in the step of forming silicon carbide epitaxial layer 22, thereby achieving a surface density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100. It has been found that the in-plane uniformity of the carrier concentration in the silicon carbide epitaxial layer 22 can be improved while reducing the . As a result, it is possible to improve the yield of silicon carbide semiconductor device 400 while improving the reliability of silicon carbide semiconductor device 400 .
  • a silicon carbide epitaxial substrate 100 has a silicon carbide substrate 11 and a silicon carbide epitaxial layer 22 .
  • Silicon carbide epitaxial layer 22 is on silicon carbide substrate 11 .
  • Silicon carbide epitaxial layer 22 includes main surface 2 on the opposite side of boundary surface 3 between silicon carbide substrate 11 and silicon carbide epitaxial layer 22 , and drift layer 32 forming main surface 2 .
  • the surface density of the bumps 20 on the main surface 2 is 1.0/cm 2 or less.
  • the height of bump 20 is 50 nm or more.
  • the diameter of the bump 20 is 5 ⁇ m or more and 30 ⁇ m or less.
  • the polytype of silicon carbide forming bump 20 is the same as the polytype of silicon carbide forming silicon carbide epitaxial layer 22 .
  • the in-plane uniformity of carrier concentration in the drift layer 32 is 15% or less. This reduces the surface density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100 and improves the in-plane uniformity of the carrier concentration in drift layer 32 . Therefore, the reliability of silicon carbide semiconductor device 400 manufactured using silicon carbide epitaxial substrate 100 can be improved, and the yield of silicon carbide semiconductor device 400 can be improved.
  • the inventors focused on the relationship between the surface density of the bumps 20 and the in-plane uniformity of the carrier concentration, and as a result, obtained the following knowledge, and developed the method for manufacturing the silicon carbide epitaxial substrate 100 according to the present embodiment. Found it. That is, when the silicon carbide epitaxial layer 22 is formed on the silicon carbide substrate 11 under the condition of a high C/Si ratio, the in-plane uniformity of the carrier concentration in the silicon carbide epitaxial layer 22 is improved. The areal density of the bumps 20 on the main surface 2 is increased.
  • a method for manufacturing silicon carbide epitaxial substrate 100 includes the following steps. Silicon carbide epitaxial layer 22 is formed on silicon carbide substrate 11 under the condition of the first C/Si ratio.
  • Surface modified layer 33 is formed on silicon carbide epitaxial layer 22 under the condition of the second C/Si ratio. The surface modified layer 33 is removed by hydrogen etching. The second C/Si ratio is lower than the first C/Si ratio.
  • the step of removing the surface modified layer 33 by hydrogen etching is performed at a temperature of 1600° C. or more and 1800° C. or less for a time of 1 minute or more and 10 minutes or less.
  • silicon carbide epitaxial layer 22 By forming silicon carbide epitaxial layer 22 on silicon carbide substrate 11 under the condition of the first C/Si ratio, in-plane uniformity of carrier concentration in silicon carbide epitaxial layer 22 is improved.
  • the areal density of bumps 20 on surface modified layer 33 is reduced.
  • the areal density of bumps 20 on main surface 2 of silicon carbide epitaxial layer 22 can be reduced.
  • the in-plane uniformity of the carrier concentration in silicon carbide epitaxial layer 22 can be improved while reducing the surface density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100 .
  • silicon carbide epitaxial substrates 100 according to samples 1 to 3 were prepared. Silicon carbide epitaxial substrate 100 according to sample 1 was manufactured using the method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment. On the other hand, in silicon carbide epitaxial substrate 100 according to each of sample 2 and sample 3, the step of forming surface modified layer 33 on silicon carbide epitaxial layer 22 (S30) and removing surface modified layer 33 by hydrogen etching. Step (S40) was not performed. Further, in silicon carbide epitaxial substrate 100 according to each of samples 2 and 3, the hydrogen etching step was not performed after the temperature raising step.
  • silicon carbide epitaxial substrates 100 were as follows. The temperature of the chamber during epitaxial growth was set to 1660.degree. The chamber pressure during epitaxial growth was set to 100 Pa. Silicon carbide epitaxial layer 22 had a thickness of 12 ⁇ m. The flow rate of ammonia was 100 sccm. The flow rate of hydrogen was 100 slm.
  • the manufacturing conditions of silicon carbide epitaxial substrate 100 according to sample 1 were as follows.
  • the first C/Si ratio was set to 1.1.
  • the silane flow rate was 109 sccm.
  • the flow rate of propane was 40 sccm.
  • the second C/Si ratio was set to 0.9.
  • the flow rate of silane was set to 133 sccm.
  • the flow rate of propane was 40 sccm.
  • the manufacturing conditions of silicon carbide epitaxial substrate 100 according to sample 2 were as follows.
  • the first C/Si ratio was set to 1.1.
  • the silane flow rate was 109 sccm.
  • the flow rate of propane was 40 sccm.
  • the manufacturing conditions of silicon carbide epitaxial substrate 100 according to sample 3 were as follows.
  • the first C/Si ratio was set to 0.9.
  • the silane flow rate was 133 sccm.
  • the flow rate of propane was 40 sccm.
  • the in-plane uniformity of the carrier concentration of the silicon carbide epitaxial layer 22 was measured.
  • In-plane uniformity of the carrier concentration of silicon carbide epitaxial layer 22 is a value obtained by dividing the standard deviation of the carrier concentration of silicon carbide epitaxial layer 22 by the average value of the carrier concentration of silicon carbide epitaxial layer 22 .
  • the carrier concentration in the silicon carbide epitaxial layer 22 was measured using a CV measuring device (model number: CVmap92A) manufactured by Four Dimensions.
  • the in-plane uniformity of the thickness of the silicon carbide epitaxial layer 22 was measured.
  • In-plane uniformity of the thickness of silicon carbide epitaxial layer 22 is a value obtained by dividing the standard deviation of the thickness of silicon carbide epitaxial layer 22 by the average value of the thickness of silicon carbide epitaxial layer 22 .
  • the thickness of the silicon carbide epitaxial layer 22 was measured using a Fourier transform infrared spectrophotometer (IRPrestige-21) manufactured by Shimadzu Corporation.
  • Table 1 shows the surface density of bumps 20 on main surface 2 of silicon carbide epitaxial substrate 100 according to samples 1 to 3, the in-plane uniformity of carrier concentration of silicon carbide epitaxial layer 22, and the thickness of silicon carbide epitaxial layer 22. and the in-plane uniformity of
  • the surface density of bumps 20 is 0.6/cm 2
  • the in-plane uniformity of carrier concentration is 3.3%.
  • the in-plane uniformity of the thickness was 3.6%.
  • the in-plane uniformity of the carrier concentration of silicon carbide epitaxial layer 22 and the in-plane uniformity of the thickness of silicon carbide epitaxial layer 22 are achieved while the areal density of bumps 20 is reduced. improved.
  • silicon carbide epitaxial substrate 100 according to sample 2 the surface density of bumps 20 is 36/cm 2 , the in-plane uniformity of carrier concentration is 3.4%, and the in-plane uniformity of thickness is 4%. 0%.
  • the in-plane uniformity of the carrier concentration of silicon carbide epitaxial layer 22 and the in-plane uniformity of the thickness of silicon carbide epitaxial layer 22 were each improved, but the areal density of bumps 20 was improved. increased.
  • silicon carbide epitaxial substrate 100 according to sample 3 the surface density of bumps 20 is 0.7/cm 2 , the in-plane uniformity of carrier concentration is 16.0%, and the in-plane uniformity of thickness is was 4.0%.
  • the areal density of bumps 20 was reduced, but the in-plane uniformity of the carrier concentration of silicon carbide epitaxial layer 22 was degraded.
  • the surface density of bumps 20 is reduced, and the in-plane uniformity of the carrier concentration of silicon carbide epitaxial layer 22 and the silicon carbide epitaxial layer are improved. It was confirmed that each of the 22 in-plane thickness uniformities was improved.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル層と、バンプとを備えている。炭化珪素エピタキシャル層は、炭化珪素基板上にある。バンプは、炭化珪素エピタキシャル層上に形成されている。炭化珪素エピタキシャル層は、炭化珪素基板と炭化珪素エピタキシャル層との境界面の反対側にある主面と、主面を構成するドリフト層とを含んでいる。主面において、バンプの面密度は、１．０個／ｃｍ2以下である。バンプの高さは、５０ｎｍ以上である。バンプの直径は、５μｍ以上３０μｍ以下である。バンプを構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層を構成する炭化珪素のポリタイプと同じである。

Description

炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
　本開示は、炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法に関する。本出願は、２０２１年７月８日に出願した日本特許出願である特願２０２１－１１３３６６号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　特開２０１８－３９７１４（特許文献１）には、バンプ欠陥を有する炭化珪素エピタキシャルウェハが記載されている。
特開２０１８－３９７１４
　本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル層と、バンプとを備えている。炭化珪素エピタキシャル層は、炭化珪素基板上にある。バンプは、炭化珪素エピタキシャル層上に形成されている。炭化珪素エピタキシャル層は、炭化珪素基板と炭化珪素エピタキシャル層との境界面の反対側にある主面と、主面を構成するドリフト層とを含んでいる。主面において、バンプの面密度は、１．０個／ｃｍ2以下である。バンプの高さは、５０ｎｍ以上である。バンプの直径は、５μｍ以上３０μｍ以下である。バンプを構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層を構成する炭化珪素のポリタイプと同じである。
　本開示に係る炭化珪素エピタキシャル基板の製造方法は以下の工程備えている。第１のＣ／Ｓｉ比の条件において、炭化珪素基板上に炭化珪素エピタキシャル層が形成される。第２のＣ／Ｓｉ比の条件において、炭化珪素エピタキシャル層上に表面改質層が形成される。表面改質層が水素エッチングにより除去される。第２のＣ／Ｓｉ比は、第１のＣ／Ｓｉ比よりも低い。表面改質層を水素エッチングにより除去する工程は、１６００℃以上１８００℃以下の温度で１分以上１０分以下の時間行われる。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、図１の領域ＩＩＩの拡大平面図である。 図４は、図３の領域ＩＶ－ＩＶに沿った断面模式図である。 図５は、図１の領域Ｖの拡大平面図である。 図６は、図５の領域ＶＩ－ＶＩに沿った断面模式図である。 図７は、ドリフト層のキャリア濃度およびドリフト層の厚みの各々の測定位置を示す平面模式図である。 図８は、炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を概略的に示すフローチャートである。 図１０は、炭化珪素基板を準備する工程を示す断面模式図である。 図１１Ａは、反応室の温度および圧力の各々の時間変化を示す模式図である。 図１１Ｂは、ガスの供給区間を示す模式図である。 図１２は、炭化珪素基板上に炭化珪素エピタキシャル層を形成する工程を示す断面模式図である。 図１３は、炭化珪素エピタキシャル層上に表面改質層を形成する工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 図１５は、ボディ領域を形成する工程を示す断面模式図である。 図１６は、ソース領域を形成する工程を示す断面模式図である。 図１７は、炭化珪素エピタキシャル層の第２主面にトレンチを形成する工程を示す断面模式図である。 図１８は、ゲート絶縁膜を形成する工程を示す断面模式図である。 図１９は、ゲート電極および層間絶縁膜を形成する工程を示す断面模式図である。 図２０は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。
[本開示が解決しようとする課題]
　本開示の目的は、炭化珪素半導体装置の信頼性を向上可能な炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法を提供することである。
[本開示の効果]
　本開示によれば、炭化珪素半導体装置の信頼性を向上可能な炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法を提供することができる。
［本開示の実施形態の説明］
　最初に本開示の実施形態を列記して説明する。
　（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１１と、炭化珪素エピタキシャル層２２と、バンプ２０とを備えている。炭化珪素エピタキシャル層２２は、炭化珪素基板１１上にある。バンプ２０は、炭化珪素エピタキシャル層２２上に形成されている。炭化珪素エピタキシャル層２２は、炭化珪素基板１１と炭化珪素エピタキシャル層２２との境界面３の反対側にある主面２と、主面２を構成するドリフト層３２とを含んでいる。主面２において、バンプ２０の面密度は、１．０個／ｃｍ2以下である。バンプ２０の高さは、５０ｎｍ以上である。バンプ２０の直径は、５μｍ以上３０μｍ以下である。バンプ２０を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプと同じである。
　（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、ドリフト層３２におけるキャリア濃度の面内均一性は、１５％以下であってもよい。
　（３）上記（１）に係る炭化珪素エピタキシャル基板１００において、ドリフト層３２のキャリア濃度の面内均一性は、７％以下であってもよい。
　（４）上記（１）から（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、主面２の直径は、１５０ｍｍ以上であってもよい。
　（５）上記（１）から（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、バンプ２０の面密度は、０．５個／ｃｍ2以下であってもよい。
　（６）上記（１）から（５）のいずれかに係る炭化珪素エピタキシャル基板１００において、ドリフト層３２の厚みの面内均一性は、５％以下であってもよい。
　（７）上記（６）に係る炭化珪素エピタキシャル基板１００において、ドリフト層３２の厚みの面内均一性は、３％以下であってもよい。
　（８）本開示に係る炭化珪素半導体装置の製造方法は以下の工程備えている。上記（１）から（７）のいずれかに記載の炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
　（９）本開示に係る炭化珪素エピタキシャル基板１００の製造方法は以下の工程備えている。第１のＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２が形成される。第２のＣ／Ｓｉ比の条件において、炭化珪素エピタキシャル層２２上に表面改質層３３が形成される。表面改質層３３が水素エッチングにより除去される。第２のＣ／Ｓｉ比は、第１のＣ／Ｓｉ比よりも低い。表面改質層３３を水素エッチングにより除去する工程は、１６００℃以上１８００℃以下の温度で１分以上１０分以下の時間行われる。
　（１０）上記（９）に係る炭化珪素エピタキシャル基板１００の製造方法において、炭化珪素エピタキシャル層２２上に形成されたバンプ２０を第１バンプとし、かつ、表面改質層３３上に形成されたバンプ２０を第２バンプとすると、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程前における第１バンプの面密度は、１．０個／ｃｍ2よりも高くてもよい。第２バンプの面密度は、１．０個／ｃｍ2以下であってもよい。表面改質層３３を水素エッチングにより除去する工程後における第１バンプの面密度は、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程前における第１バンプの面密度よりも低くてもよい。
　（１１）上記（１０）に係る炭化珪素エピタキシャル基板１００の製造方法において、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程前における第１バンプの面密度は、２個／ｃｍ2よりも高くてもよい。
　（１２）上記（９）から（１１）のいずれかに係る炭化珪素エピタキシャル基板１００の製造方法において、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程における表面改質層３３の厚みは、０．２μｍ以上１μｍ以下であってもよい。
　（１３）上記（９）から（１２）のいずれかに係る炭化珪素エピタキシャル基板１００の製造方法において、第１のＣ／Ｓｉ比は、１．１以上１．８以下であってもよい。
　（１４）上記（９）から（１３）のいずれかに係る炭化珪素エピタキシャル基板１００の製造方法において、第２のＣ／Ｓｉ比は、０．８５以上０．９５以下であってもよい。
［本開示の実施形態の詳細］
　以下、図面に基づいて、本開示の実施形態の詳細について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　（炭化珪素エピタキシャル基板）
　まず、本実施形態に係る炭化珪素エピタキシャル基板１００の構成について説明する。図１は、本実施形態に係る炭化珪素エピタキシャル基板１００の構成を示す平面模式図である。
　図１に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、第２主面２と、外周側面９とを有している。第２主面２は、第１方向１０１および第２方向１０２の各々に沿って拡がっている。第１方向１０１は、たとえば＜１１－２０＞方向である。第２方向１０２は、たとえば＜１－１００＞方向である。
　第２主面２は、｛０００１｝面または｛０００１｝面に対して傾斜した平面である。｛０００１｝面に対する第２主面２のオフ角度は、たとえば５°以下であってもよい。具体的には、第２主面２は、（０００１）面に対して５°以下のオフ角度だけ傾斜した面であってもよい。第２主面２は、（０００－１）面に対して５°以下のオフ角度だけ傾斜した面であってもよい。｛０００１｝面に対する第２主面２の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。｛０００１｝面に対する第２主面２のオフ角度は、たとえば４°以下であってもよいし、３°以下であってもよい。
　図１に示されるように、外周側面９は、オリエンテーションフラット部７と、円弧状部８とを有している。円弧状部８は、オリエンテーションフラット部７に連なっている。図１に示されるように、第２主面２に対して垂直な方向から見て、オリエンテーションフラット部７は、第１方向１０１に沿って延在している。第２主面２の直径Ｗ１は、たとえば１５０ｍｍである。直径Ｗ１は、１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよい。直径Ｗ１の上限は、特に限定されないが、たとえば３００ｍｍ以下であってもよい。第２主面２に対して垂直な方向に見て、直径Ｗ１は、外周側面９上の異なる２点間の最長直線距離である。
　図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図２に示される断面は、第２主面２に対して垂直であり、かつ第１方向１０１に平行である。図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１１と、炭化珪素エピタキシャル層２２を有している。炭化珪素エピタキシャル層２２は、炭化珪素基板１１上にある。
　炭化珪素エピタキシャル層２２は、バッファ層３１と、ドリフト層３２と、境界面３とを有している。バッファ層３１は、炭化珪素基板１１に接している。ドリフト層３２は、バッファ層３１上にある。ドリフト層３２は、バッファ層３１に接している。ドリフト層３２は、第２主面２を構成している。炭化珪素エピタキシャル層２２において、第２主面２は、境界面３の反対側にある。境界面３は、炭化珪素基板１１と炭化珪素エピタキシャル層２２との境界にある。
　第１主面１は、炭化珪素エピタキシャル基板１００の裏面である。第２主面２は、炭化珪素エピタキシャル基板１００の表面である。第１主面１は、炭化珪素基板１１により構成されている。第２主面２は、炭化珪素エピタキシャル層２２により構成されている。
　炭化珪素基板１１、バッファ層３１およびドリフト層３２の各々は、たとえば炭化珪素単結晶により構成されている。具体的には、炭化珪素基板１１、バッファ層３１およびドリフト層３２の各々は、たとえばポリタイプ４Ｈの炭化珪素から構成されていてもよい。
　（バンプ）
　図３は、図１の領域ＩＩＩの拡大平面図である。図３に示されるように、炭化珪素エピタキシャル基板１００の第２主面２において、たとえばバンプ２０がある。バンプ２０は、炭化珪素エピタキシャル層２２上に形成されている。バンプ２０を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプと同じである。炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプが４Ｈの場合、バンプ２０を構成する炭化珪素のポリタイプは４Ｈである。
　バンプ２０を構成する炭化珪素のポリタイプと、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプとが同じかどうかは、フォトンデザイン社製のフォトルミネッセンスイメージング装置（型番：ＰＬＩ－２００－ＳＭＨ５）を用いて判断することができる。バンプ２０を構成する炭化珪素のポリタイプと、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプとが同じ場合、バンプ２０のフォトルミネッセンスイメージング画像のコントラストは、炭化珪素エピタキシャル層２２のフォトルミネッセンスイメージング画像のコントラストと同じになる。
　図３に示されるように、第２主面２に対して垂直な方向に見て、バンプ２０の形状は、特に限定されないが、たとえば略円形であってもよい。第１方向１０１に沿ったバンプ２０の幅（第１幅Ａ）を第２方向１０２に沿ったバンプ２０の長さ（第１長さＢ）で除した値は、たとえば０．２以上５以下であってもよいし、０．５以上２以下であってもよい。
　図３に示されるように、第２主面２に対して垂直な方向に見て、バンプ２０の直径は、５μｍ以上３０μｍ以下である。バンプ２０の直径の下限は、特に限定されないが、たとえば７μｍ以上であってもよいし、１０μｍ以上であってもよい。バンプ２０の直径の上限は、特に限定されないが、たとえば２８μｍ以下であってもよいし、２５μｍ以下であってもよい。バンプ２０の直径は、バンプ２０の外縁上における２点の最大距離とする。
　図４は、図３の領域ＩＶ－ＩＶに沿った断面模式図である。図４に示されるように、バンプ２０は、第２主面２に形成された突起である。断面視において、バンプ２０を構成する側面は、外側に凸状となるように湾曲していてもよい。第２主面２に対して垂直な方向において、バンプ２０の高さ（第１高さＣ）は、５０ｎｍ以上である。第２主面２に対して垂直な方向において、第１高さＣの上限は、特に限定されないが、たとえば２００ｎｍ以下であってもよいし、１００ｎｍ以下であってもよい。第２主面２に対して垂直な方向において、第１高さＣの下限は、特に限定されないが、たとえば６０ｎｍ以上であってもよいし、７０ｎｍ以上であってもよい。
　図５は、図１の領域Ｖの拡大平面図である。図５に示されるように、バンプ２０には、凹み１０が形成されていてもよい。別の観点から言えば、バンプ２０はカルデラ形状を有していてもよい。バンプ２０は、炭化珪素基板１１の加工ダメージに起因して発生していてもよい。
　図６は、図５の領域ＶＩ－ＶＩに沿った断面模式図である。図６に示されるように、断面視において、凹み１０は、バンプ２０の中央付近に形成されている。第２主面２に対して垂直な方向において、凹み１０の深さ（第１深さＤ）は、バンプ２０の高さ（第１高さＣ）よりも大きくてもよいし、小さくてもよい。第１深さＤは、第１高さＣと同じであってもよい。第２主面２に対して垂直な方向において、第１深さＤの下限は、特に限定されないが、たとえば５０ｎｍ以上であってもよいし、６０ｎｍ以上であってもよいし、７０ｎｍ以上であってもよい。
　第２主面２において、バンプ２０の面密度は、１．０個／ｃｍ2以下である。第２主面２において、バンプ２０の面密度の上限は、特に限定されないが、たとえば０．８個／ｃｍ2以下であってもよいし、たとえば０．６個／ｃｍ2以下であってもよいし、０．５個／ｃｍ2以下であってもよいし、０．４個／ｃｍ2以下であってもよい。第２主面２において、バンプ２０の面密度の下限は、特に限定されないが、たとえば０．０１個／ｃｍ2以上であってもよいし、たとえば０．０２個／ｃｍ2以上であってもよい。
　バンプ２０は、共焦点微分干渉顕微鏡を有する欠陥検査装置を用いて、炭化珪素エピタキシャル基板１００の第２主面２を観察することにより特定される。共焦点微分干渉顕微鏡を有する欠陥検査装置として、たとえばレーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を使用することができる。対物レンズの倍率は、たとえば１０倍である。炭化珪素エピタキシャル基板１００の第２主面２に対して、水銀キセノンランプなどの光源から波長５４６ｎｍの光が照射され、当該光の反射光が受光素子により観察される。これにより、第２主面２におけるＳＩＣＡ画像が取得される。
　ＳＩＣＡを用いて高いバンプ２０を観察した場合、バンプ２０の頂面は、比較的明るく表示され、ＳＩＣＡ画像のコントラストの値は比較的高くなる。反対に、ＳＩＣＡを用いて低いバンプ２０を観察した場合、バンプ２０の頂面は、比較的暗く表示され、ＳＩＣＡ画像のコントラストの値は比較的低くなる。あらかじめ、コントラストの異なるバンプ２０を選定し、それぞれのバンプ２０の高さがＡＦＭ（Atomic　Force　Microscope）で測定される。これにより、ＳＩＣＡ画像におけるコントラスト（明暗）によって、バンプ２０の高さが推定される。
　バンプ２０の平面形状および高さに基づいて、バンプ２０が定義される。観察されたＳＩＣＡ画像に基づいて、バンプ２０が特定される。ＳＩＣＡの測定感度の指標である「Thresh　S」は、たとえば４０とされる。第２主面２の全面において、バンプ２０の総数がカウントされる。第２主面２は、外周領域５２と、中央領域５１とにより構成されている（図７参照）。外周領域５２は、外周側面９から３ｍｍ以内の領域である。外周領域５２は、バンプ２０の面密度の測定領域から除外される（エッジエクスルージョン）。バンプ２０の面密度は、中央領域５１におけるバンプ２０の総数を、中央領域５１の面積で除した値である。
　（ドリフト層におけるキャリア濃度の面内均一性）
　炭化珪素基板１１、バッファ層３１およびドリフト層３２の各々は、不純物原子を含んでいる。炭化珪素基板１１、バッファ層３１およびドリフト層３２の各々は、たとえばｎ型不純物としての窒素（Ｎ）を含んでいる。炭化珪素基板１１、バッファ層３１およびドリフト層３２の各々の導電型は、たとえばｎ型（第１導電型）である。
　炭化珪素基板１１のキャリア濃度の平均値は、バッファ層３１のキャリア濃度の平均値よりも高くてもよい。バッファ層３１のキャリア濃度の平均値は、ドリフト層３２のキャリア濃度の平均値よりも高くてもよい。
　ドリフト層３２におけるキャリア濃度の面内均一性は、たとえば１５％以下である。キャリア濃度の面内均一性とは、キャリア濃度の標準偏差をキャリア濃度の平均値で除した値である。ドリフト層３２におけるキャリア濃度の面内均一性の上限は、特に限定されないが、たとえば１０％以下であってもよいし、７％以下であってもよいし、５％以下であってもよい。ドリフト層３２におけるキャリア濃度の面内均一性の下限は、特に限定されないが、たとえば０．５％以上であってもよいし、１％以上であってもよいし、１．５％以上であってもよい。
　ドリフト層３２におけるキャリア濃度の平均値は、たとえば１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下である。ドリフト層３２におけるキャリア濃度の平均値の下限は、特に限定されないが、たとえば５×１０15ｃｍ-3以上であってもよいし、１×１０16ｃｍ-3以上であってもよい。ドリフト層３２におけるキャリア濃度の平均値の上限は、特に限定されないが、たとえば５×１０16ｃｍ-3以下であってもよいし、１×１０16ｃｍ-3以下であってもよい。
　次に、ドリフト層３２におけるキャリア濃度の測定方法について説明する。
　ドリフト層３２におけるキャリア濃度の測定方法は、水銀プローブ方式のＣ(Capacitance)－Ｖ(Voltage)測定装置を使用して測定することができる。水銀プローブ方式のＣ－Ｖ測定装置は、たとえばＦｏｕｒ　Ｄｉｍｅｎｓｉｏｎｓ社製のＣ－Ｖ測定装置（型番：ＣＶｍａｐ９２Ａ）である。水銀プローブを第２主面２に接触させてドリフト層３２のキャリア濃度が測定される。水銀プローブの測定径は、約１．２ｍｍである。測定速度は、１点あたり約１分である。
　（ドリフト層の厚みの面内均一性）
　ドリフト層３２の厚みの面内均一性は、５％以下であってもよい。ドリフト層３２の厚みの面内均一性とは、ドリフト層３２の厚みの標準偏差をドリフト層３２の厚みの平均値で除した値である。ドリフト層３２の厚みの面内均一性の上限は、特に限定されないが、たとえば４％以下であってもよいし、３％以下であってもよいし、２％以下であってもよい。ドリフト層３２の厚みの面内均一性の下限は、特に限定されないが、たとえば０．１％以上であってもよいし、たとえば０．３％以上であってもよいし、たとえば０．５％以上であってもよい。
　図２に示されるように、ドリフト層３２の厚みの平均値（第２厚みＩ２）は、たとえば５μｍ以上であってもよい。第２厚みＩ２の下限は、特に限定されないが、たとえば１０μｍ以上であってもよいし、２０μｍ以上であってもよい。第２厚みＩ２の上限は、特に限定されないが、たとえば１００μｍ以下であってもよいし、５０μｍ以下であってもよい。
　バッファ層３１の厚みの平均値（第１厚みＩ１）は、第２厚みＩ２よりも小さくてもよい。炭化珪素基板１１の厚み（第３厚みＩ３）は、第１厚みＩ１よりも大きくてもよい。第３厚みＩ３は、第２厚みＩ２よりも大きくてもよい。第３厚みＩ３は、たとえば３５０μｍ以上５００μｍ以下である。
　次に、ドリフト層３２の厚みの測定方法について説明する。
　ドリフト層３２の厚みは、たとえばＦＴＩＲ（Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ　ＩｎｆｒａＲｅｄ　ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて測定することができる。測定装置は、たとえば島津製作所製フーリエ変換赤外分光光度計（ＩＲＰｒｅｓｔｉｇｅ－２１）である。ＦＴＩＲによる炭化珪素層エピタキシャル層の厚みの測定は、ドリフト層３２とバッファ層３１とのキャリア濃度差により生じる光学定数差を利用して求められる。測定波数範囲は、たとえば３４００ｃｍ-1から２４００ｃｍ-1までの範囲である。波数間隔は、たとえば４ｃｍ-1程度である。
　図７は、ドリフト層３２のキャリア濃度およびドリフト層３２の厚みの各々の測定位置を示す平面模式図である。図７において、ドリフト層３２のキャリア濃度およびドリフト層３２の厚みの各々の測定位置は、ハッチングで示した領域である。第２主面２の中心を通り、第１方向１０１に平行な第１線分５を略１０等分した位置を測定位置とする。同様に、第２主面２の中央を通り、第２方向１０２に平行な第２線分６を略９等分した位置を測定位置とする。第１線分５と第２線分６との交点は、第２主面２の中心とする。第１線分５と第２線分６との交点は、測定位置の一つとする。
　図７に示されるように、第２主面２における計２０カ所の測定位置（ハッチングで示した領域）において、ドリフト層３２のキャリア濃度が測定される。次に、ドリフト層３２のキャリア濃度の平均値と、ドリフト層３２のキャリア濃度の標準偏差とが求められる。同様に、第２主面２における計２０カ所の測定位置（ハッチングで示した領域）において、ドリフト層３２の厚みが測定される。次に、ドリフト層３２の厚みの平均値と、ドリフト層３２の厚みの標準偏差とが求められる。外周領域５２は、ドリフト層３２のキャリア濃度およびドリフト層３２の厚みの各々の測定領域から除外される（エッジエクスルージョン）。
　（炭化珪素エピタキシャル基板の製造装置）
　次に、炭化珪素エピタキシャル基板１００の製造装置の構成について説明する。図８は、炭化珪素エピタキシャル基板１００の製造装置の構成を示す一部断面模式図である。炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置である。図８に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、反応室２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、断熱材（図示せず）、誘導加熱コイル（図示せず）とを主に有している。
　発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。発熱体２０３は、石英管２０４の内部に設けられている。断熱材は、発熱体２０３の外周を取り囲んでいる。誘導加熱コイルは、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイルは、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
　反応室２０１は、発熱体２０３の内壁面２０５に取り囲まれて形成された空間である。反応室２０１には、炭化珪素基板１１を保持するサセプタ２１０が設けられる。サセプタ２１０は、炭化珪素により構成されている。炭化珪素基板１１は、サセプタ２１０に載置される。サセプタ２１０は、ステージ２０２上に配置される。ステージ２０２は、回転軸２０９によって自転可能に支持されている。ステージ２０２が回転することで、サセプタ２１０が回転する。
　炭化珪素エピタキシャル基板１００の製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図８中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
　ガス供給部２３５は、反応室２０１に、原料ガスとドーパントガスとキャリアガスとを含む混合ガスを供給可能に構成されている。具体的には、ガス供給部２３５は、たとえば第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、第４ガス供給部２３４とを含んでいる。
　第１ガス供給部２３１は、たとえば炭素原子を含む第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第１ガスは、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、アセチレン（Ｃ2Ｈ2）ガス等であってもよい。
　第２ガス供給部２３２は、たとえば珪素原子を含む第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。第２ガスは、シランガスと、シラン以外の他のガスとの混合ガスでもよい。
　第３ガス供給部２３３は、たとえば窒素原子を含む第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、ドーピングガスである。第３ガスは、たとえばアンモニアガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。
　第４ガス供給部２３４は、たとえば水素などの第４ガス（キャリアガス）を供給可能に構成されている。第４ガス供給部２３４は、たとえば水素が充填されたガスボンベである。第４ガスは、アルゴンガスであってもよい。
　制御部２４５は、ガス供給部２３５から反応室２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、第４ガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ　Ｆｌｏｗ　Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。
　（炭化珪素エピタキシャル基板の製造方法）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。図９は、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法を概略的に示すフローチャートである。図９に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法は、炭化珪素基板１１を準備する工程（Ｓ１０）と、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）と、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）と、表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）とを主に有している。表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）においては、表面改質層３３の全部が除去されてもよいし、表面改質層３３の全部が除去されなくてもよい（言い換えれば、表面改質層３３の一部のみが除去されてもよい）。
　まず、炭化珪素基板１１を準備する工程（Ｓ１０）が実施される。たとえば昇華法により製造された炭化珪素単結晶からなるインゴットがワイヤーソーによりスライスされ、切り出された炭化珪素基板の表面が研磨などで平坦化加工される。これにより、炭化珪素基板１１が準備される。炭化珪素基板１１は、たとえばポリタイプ４Ｈの炭化珪素から構成されている。炭化珪素基板１１の直径は、たとえば１５０ｍｍである。図１０は、炭化珪素基板１１を準備する工程を示す断面模式図である。図１０に示されるように、炭化珪素基板１１は、第１主面１と、第３主面３とを有している。第３主面３は、第１主面１の反対側にある。
　次に、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）が実施される。図１１Ａは、反応室の温度および圧力の各々の時間変化を示す模式図である。図１１Ａにおいて反応室の温度は、実線で示されている。図１１Ａにおいて反応室の圧力は、一点鎖線で示されている。図１１Ｂは、ガスの供給区間を示す模式図である。
　まず昇温工程が実施される。図１１Ａに示されるように、第１時点Ｔ１から第２時点Ｔ２にかけて、反応室の温度は、第１温度Ｅ１から第２温度Ｅ２まで上昇する。第１温度Ｅ１は、室温（たとえば２７℃）である。第２温度Ｅ２は、たとえば１５５０℃以上１７５０℃以下である。第１時点Ｔ１から第２時点Ｔ２までの間、反応室２０１の圧力は、第１圧力Ｆ１である。第１圧力Ｆ１は、たとえば１０Ｐａ以上５００Ｐａ以下である。第１時点Ｔ１から第２時点Ｔ２までの間、反応室２０１には第４ガス供給部２３４から水素が導入される。水素の流量は、たとえば１００ｓｌｍである。
　次に、炭化珪素基板１１を水素エッチングする工程が実施される。第２時点Ｔ２から第３時点Ｔ３までの間、反応室２０１の温度は、たとえば第２温度Ｅ２で維持される。第２時点Ｔ２から第３時点Ｔ３までの間、反応室２０１には水素が引き続き導入される。これにより、炭化珪素基板１１の第３主面３において水素エッチングが行われる。
　次に、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）が実施される。図１２は、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程を示す断面模式図である。具体的には、第１のＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２が形成される。図１２に示されるように、炭化珪素エピタキシャル層２２は、バッファ層３１と、ドリフト層３２とを含んでいてもよい。ドリフト層３２は、バッファ層３１上に形成される。炭化珪素エピタキシャル層２２は、ドリフト層３２のみにより構成されていてもよい。
　図１１Ｂに示されるように、第３時点Ｔ３において、シラン、プロパンおよびアンモニアの各々の供給が開始される。具体的には、第１のＣ／Ｓｉ比がたとえば１．１となるように、シランおよびプロパンの各々の流量が制御される。第１のＣ／Ｓｉ比は、たとえば１．１以上１．８以下であってもよい。シランの流量は、たとえば１０ｓｃｃｍ以上５００ｓｃｃｍ以下である。プロパンの流量は、たとえば１０ｓｃｃｍ以上５００ｓｃｃｍ以下である。アンモニアの流量は、たとえば１０ｓｃｃｍ以上５００ｓｃｃｍ以下である。なお、第１のＣ／Ｓｉ比は、炭化珪素エピタキシャル層２２の成長において炭化珪素エピタキシャル層２２の最表面を形成する際のＣ／Ｓｉ比である。即ち、第１のＣ／Ｓｉ比は、表面改質層３３を形成する直前のＣ／Ｓｉ比である。第３時点Ｔ３から第４時点Ｔ４までの間、反応室２０１の温度は、第２温度Ｅ２で維持されてもよい。
　Ｃ／Ｓｉ比が高い状態で炭化珪素エピタキシャル層２２の形成が行われる場合、炭化珪素エピタキシャル層２２の表面４１には多数のバンプ２０が形成される。炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度は、たとえば１．０個／ｃｍ2よりも高い。炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度の下限は、特に限定されないが、たとえば２個／ｃｍ2よりも高くてもよいし、３個／ｃｍ2よりも高くてもよいし、５個／ｃｍ2よりも高くてもよい。炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度の上限は、特に限定されないが、１００個／ｃｍ2以下であってもよいし、５０個／ｃｍ2以下であってもよい。
　次に、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）が実施される。図１３は、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程を示す断面模式図である。第２のＣ／Ｓｉ比の条件において、炭化珪素エピタキシャル層２２上に表面改質層３３が形成される。表面改質層３３は、炭化珪素層である。
　表面改質層３３の厚みは、たとえば０．２μｍ以上１μｍ以下である。表面改質層３３の厚みの下限は、特に限定されないが、たとえば０．２５μｍ以上であってもよいし、０．３μｍ以上であってもよい。表面改質層３３の厚みの上限は、特に限定されないが、たとえば０．９μｍ以下であってもよいし、０．８μｍ以下であってもよい。
　第４時点Ｔ４において、シラン、プロパンおよびアンモニアの各々の流量が調整される。表面改質層３３を形成する工程においては、Ｃ/Ｓｉ比がたとえば０．９となるように、シランおよびプロパンの各々の流量が制御される。第２のＣ／Ｓｉ比は、たとえば０．８５以上０．９５以下であってもよい。第４時点Ｔ４から第５時点Ｔ５までの間、反応室２０１の温度は、第２温度Ｅ２で維持されてもよい。図１１Ｂに示されるように、第５時点Ｔ５において、反応室２０１に対するシラン、プロパンおよびアンモニアの各々の供給が停止される。
　Ｃ／Ｓｉ比が低い状態で表面改質層３３の形成が行われる場合、表面改質層３３の表面（改質面４２）にはあまりバンプ２０が形成されない。表面改質層３３上にあるバンプ２０の面密度は、たとえば１．０個／ｃｍ2以下である。表面改質層３３上にあるバンプ２０の面密度の下限は、特に限定されないが、たとえば０．０１個／ｃｍ2以上であってもよいし、０．１個／ｃｍ2以上であってもよい。表面改質層３３上にあるバンプ２０の面密度の上限は、特に限定されないが、０．８個／ｃｍ2以下であってもよいし、０．６個／ｃｍ2以下であってもよい。
　第２のＣ／Ｓｉ比は、第１のＣ／Ｓｉ比よりも低い。第１のＣ／Ｓｉ比から第２のＣ／Ｓｉ比を差し引いた値の下限は、特に限定されないが、たとえば０．１以上であってもよいし、０．２以上であってもよい。第１のＣ／Ｓｉ比から第２のＣ／Ｓｉ比を差し引いた値の上限は、特に限定されないが、１以下であってもよいし、０．８以下であってもよい。
　次に、表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）が実施される。第５時点Ｔ５から第６時点Ｔ６までの間、反応室２０１の温度は、たとえば第２温度Ｅ２で維持される。第５時点Ｔ５から第６時点Ｔ６までの間、反応室２０１には水素が引き続き導入される。これにより、表面改質層３３が水素エッチングにより除去される。表面改質層３３を水素エッチングにより除去する工程は、１６００℃以上１８００℃以下の温度で１分以上１０分以下の時間行われる。
　表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）後における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度は、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）前における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度よりも低くてもよい。表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）後における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度は、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）後における表面改質層３３上にあるバンプ２０の面密度よりも低くてもよい。
　表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）後における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度は、たとえば１．０個／ｃｍ2以下である。表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）後における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度の下限は、特に限定されないが、たとえば０．０１個／ｃｍ2以上であってもよいし、０．１個／ｃｍ2以上であってもよい。表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）後における炭化珪素エピタキシャル層２２上にあるバンプ２０の面密度の上限は、特に限定されないが、０．８個／ｃｍ2以下であってもよいし、０．６個／ｃｍ2以下であってもよい。
　表面改質層３３を水素エッチングにより除去する工程の温度の下限は、特に限定されないが、たとえば１６２０℃以上であってもよいし、１６４０℃以上であってもよい。表面改質層３３を水素エッチングにより除去する工程の温度の上限は、特に限定されないが、１７８０℃以下であってもよいし、１７６０℃以下であってもよい。
　表面改質層３３を水素エッチングにより除去する工程の時間の下限は、特に限定されないが、たとえば１．５分以上であってもよいし、２分以上であってもよい。表面改質層３３を水素エッチングにより除去する工程の時間の上限は、特に限定されないが、９分以下であってもよいし、８分以下であってもよい。
　次に、昇圧工程が実施される。第６時点Ｔ６から第７時点Ｔ７にかけて、反応室２０１の圧力は、第１圧力Ｆ１から第２圧力Ｆ２まで上昇する。第２圧力Ｆ２は、たとえば大気圧（たとえば１０１ｋＰａ）である。反応室２０１の温度は、第２温度Ｅ２で維持されていてもよい。
　次に、降温工程が実施される。第７時点Ｔ７から第８時点Ｔ８にかけて、反応室２０１の温度は、第２温度Ｅ２から第１温度Ｅ１まで低下する。反応室２０１の圧力は、第２圧力Ｆ２で維持されていてもよい。次に、炭化珪素エピタキシャル基板１００が反応室２０１から取り出される。以上により、炭化珪素エピタキシャル基板１００の製造工程が完了する。なお、上記においては、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）から表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）までの間、炭化珪素基板１１が反応室２０１内に配置され続ける例について説明したが、本開示に係る炭化珪素エピタキシャル基板の製造方法は、上記に限定されない。炭化珪素基板１１は、工程毎に反応室２０１から取り出されてもよい。
　（炭化珪素半導体装置の製造方法）
　次に、本実施形態に係る炭化珪素半導体装置４００の製造方法について説明する。図１４は、本実施形態に係る炭化珪素半導体装置４００の製造方法を概略的に示すフローチャートである。図１４に示されるように、本実施形態に係る炭化珪素半導体装置４００の製造方法は、炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）と、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）とを主に有している。
　まず、炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）が実施される。炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）においては、本実施形態に係る炭化珪素エピタキシャル基板１００が準備される（図１参照）。
　次に、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）が実施される。具体的には、炭化珪素エピタキシャル基板１００に対して以下のような加工が行われる。まず、炭化珪素エピタキシャル基板１００に対してイオン注入が行われる。炭化珪素エピタキシャル層２２において、たとえばボディ領域１３が実施される。
　図１５は、ボディ領域を形成する工程を示す断面模式図である。具体的には、炭化珪素エピタキシャル層２２の第２主面２に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、ｐ型の導電型を有するボディ領域１３が形成される。炭化珪素層３２において、ボディ領域１３が形成されなかった部分は、ドリフト領域２１となる。ボディ領域１３の厚みは、たとえば０．９μｍである。
　次に、ソース領域を形成する工程が実施される。図１６は、ソース領域を形成する工程を示す断面模式図である。具体的には、ボディ領域１３に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ｎ型の導電型を有するソース領域１４が形成される。ソース領域１４の厚みは、たとえば０．４μｍである。ソース領域１４が含むｎ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。
　次に、ソース領域１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、コンタクト領域１８が形成される。コンタクト領域１８は、ソース領域１４およびボディ領域１３を貫通し、ドリフト領域２１に接するように形成される。コンタクト領域１８が含むｐ型不純物の濃度は、ソース領域１４が含むｎ型不純物の濃度よりも高い。
　次に、イオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン雰囲気である。
　次に、炭化珪素エピタキシャル層２２の第２主面２にトレンチを形成する工程が実施される。図１７は、炭化珪素エピタキシャル層２２の第２主面２にトレンチを形成する工程を示す断面模式図である。ソース領域１４およびコンタクト領域１８から構成される第２主面２上に、開口を有するマスク１７が形成される。マスク１７を用いて、ソース領域１４と、ボディ領域１３と、ドリフト領域２１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第２主面２に凹部が形成される。
　次に、凹部において熱エッチングが行われる。熱エッチングは、第２主面２上にマスク１７が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
　図１７に示されるように、熱エッチングにより、第２主面２にトレンチ５６が形成される。トレンチ５６は、側壁面５３と、底壁面５４とにより規定される。側壁面５３は、ソース領域１４と、ボディ領域１３と、ドリフト領域２１とにより構成される。底壁面５４は、ドリフト領域２１により構成される。次に、マスク１７が第２主面２から除去される。
　次に、ゲート絶縁膜を形成する工程が実施される。図１８は、ゲート絶縁膜を形成する工程を示す断面模式図である。具体的には、第２主面２にトレンチ５６が形成された炭化珪素エピタキシャル基板１００が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、底壁面５４においてドリフト領域２１と接し、側壁面５３においてドリフト領域２１、ボディ領域１３およびソース領域１４の各々に接し、かつ第２主面２においてソース領域１４およびコンタクト領域１８の各々と接するゲート絶縁膜１５が形成される。
　次に、ゲート電極を形成する工程が実施される。図１９は、ゲート電極および層間絶縁膜を形成する工程を示す断面模式図である。ゲート電極２７は、トレンチ５６の内部においてゲート絶縁膜１５に接するように形成される。ゲート電極２７は、トレンチ５６の内部に配置され、ゲート絶縁膜１５上においてトレンチ５６の側壁面５３および底壁面５４の各々と対面するように形成される。ゲート電極２７は、たとえばＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
　次に、層間絶縁膜が形成される。層間絶縁膜２６は、ゲート電極２７を覆い、かつゲート絶縁膜１５と接するように形成される。層間絶縁膜２６は、たとえば化学気相成長法により形成される。層間絶縁膜２６は、たとえば二酸化珪素を含む材料により構成される。次に、ソース領域１４およびコンタクト領域１８上に開口部が形成されるように、層間絶縁膜２６およびゲート絶縁膜１５の一部がエッチングされる。これにより、コンタクト領域１８およびソース領域１４がゲート絶縁膜１５から露出する。
　次に、ソース電極を形成する工程が実施される。ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々に接するように形成される。ソース電極１６は、たとえばスパッタリング法により形成される。ソース電極１６は、たとえばＴｉ（チタン）、Ａｌ（アルミニウム）およびＳｉ（シリコン）を含む材料からなる。
　次に、合金化アニールが実施される。具体的には、ソース領域１４およびコンタクト領域１８の各々と接するソース電極１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１６の少なくとも一部がシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８とオーミック接合する。
　次に、ソース配線１９が形成される。ソース配線１９は、ソース電極１６と電気的に接続される。ソース配線１９は、ソース電極１６および層間絶縁膜２６を覆うように形成される。
　次に、ドレイン電極を形成する工程が実施される。まず、第１主面１において、炭化珪素基板１１が研磨される。これにより、炭化珪素基板１１の厚みが薄くなる。次に、ドレイン電極２３が形成される。ドレイン電極２３は、第１主面１と接するように形成される。以上により、本実施形態に係る炭化珪素半導体装置４００が製造される。
　図２０は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。炭化珪素半導体装置４００は、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。炭化珪素半導体装置４００は、炭化珪素エピタキシャル基板１００と、ゲート電極２７と、ゲート絶縁膜１５と、ソース電極１６と、ドレイン電極２３と、ソース配線１９と、層間絶縁膜２６とを主に有している。炭化珪素エピタキシャル基板１００は、ドリフト領域２１と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。炭化珪素半導体装置４００は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置４００の製造方法の作用効果について説明する。
　炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する際、炭化珪素エピタキシャル層２２の表面にバンプ２０が形成される場合がある。バンプ２０が形成された炭化珪素エピタキシャル基板１００を用いて炭化珪素半導体装置４００を製造する際、バンプ２０の高さが低い場合（たとえば２０ｎｍ程度）であれば、炭化珪素半導体装置４００の信頼性への影響はほとんどない。一方、バンプ２０の高さが高い場合（たとえば５０ｎｍ以上）、当該バンプ２０上に形成される酸化膜の品質が低下する場合がある。その結果、炭化珪素半導体装置４００の信頼性が大幅に低下することがある。
　発明者は、鋭意検討の結果、炭化珪素エピタキシャル層２２を形成する工程におけるＣ／Ｓｉ比等の条件を最適化することにより、炭化珪素エピタキシャル基板１００の主面２におけるバンプ２０の面密度を低減可能であることを見出した。結果として、炭化珪素半導体装置４００の信頼性を向上することができる。
　本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１１と、炭化珪素エピタキシャル層２２とを有している。炭化珪素エピタキシャル層２２は、炭化珪素基板１１上にある。炭化珪素エピタキシャル層２２は、炭化珪素基板１１と炭化珪素エピタキシャル層２２との境界面３の反対側にある主面２と、主面２を構成するドリフト層３２とを含んでいる。主面２において、バンプ２０の面密度は、１．０個／ｃｍ2以下である。バンプ２０の高さは、５０ｎｍ以上である。バンプ２０の直径は、５μｍ以上３０μｍ以下である。バンプ２０を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプと同じである。これにより、炭化珪素エピタキシャル基板１００の主面２においてバンプ２０の面密度が低減される。そのため、炭化珪素エピタキシャル基板１００を用いて製造された炭化珪素半導体装置４００の信頼性を向上することができる。
　また発明者は、鋭意検討の結果、炭化珪素エピタキシャル層２２を形成する工程におけるＣ／Ｓｉ比等の条件をさらに最適化することにより、炭化珪素エピタキシャル基板１００の主面２におけるバンプ２０の面密度を低減しつつ、炭化珪素エピタキシャル層２２におけるキャリア濃度の面内均一性を向上可能であることを見出した。結果として、炭化珪素半導体装置４００の信頼性を向上しつつ、炭化珪素半導体装置４００の歩留まりを向上することができる。
　本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１１と、炭化珪素エピタキシャル層２２とを有している。炭化珪素エピタキシャル層２２は、炭化珪素基板１１上にある。炭化珪素エピタキシャル層２２は、炭化珪素基板１１と炭化珪素エピタキシャル層２２との境界面３の反対側にある主面２と、主面２を構成するドリフト層３２とを含んでいる。主面２において、バンプ２０の面密度は、１．０個／ｃｍ2以下である。バンプ２０の高さは、５０ｎｍ以上である。バンプ２０の直径は、５μｍ以上３０μｍ以下である。バンプ２０を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル層２２を構成する炭化珪素のポリタイプと同じである。ドリフト層３２におけるキャリア濃度の面内均一性は、１５％以下である。これにより、炭化珪素エピタキシャル基板１００の主面２においてバンプ２０の面密度が低減され、かつドリフト層３２におけるキャリア濃度の面内均一性が向上している。そのため、炭化珪素エピタキシャル基板１００を用いて製造された炭化珪素半導体装置４００の信頼性を向上しつつ、炭化珪素半導体装置４００の歩留まりを向上することができる。
　さらに発明者は、バンプ２０の面密度とキャリア濃度の面内均一性との関係に着目して検討した結果、以下の知見を得て、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法を見出した。即ち、高いＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成すると、炭化珪素エピタキシャル層２２におけるキャリア濃度の面内均一性は向上するが、炭化珪素エピタキシャル層２２の主面２におけるバンプ２０の面密度が高くなる。反対に、低いＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成すると、炭化珪素エピタキシャル層２２の主面２におけるバンプ２０の面密度は低減するが、炭化珪素エピタキシャル層２２におけるキャリア濃度の面内均一性は劣化する。
　本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法は以下の工程を有している。第１のＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２が形成される。第２のＣ／Ｓｉ比の条件において、炭化珪素エピタキシャル層２２上に表面改質層３３が形成される。表面改質層３３が水素エッチングにより除去される。第２のＣ／Ｓｉ比は、第１のＣ／Ｓｉ比よりも低い。表面改質層３３を水素エッチングにより除去する工程は、１６００℃以上１８００℃以下の温度で１分以上１０分以下の時間行われる。
　第１のＣ／Ｓｉ比の条件において、炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成することにより、炭化珪素エピタキシャル層２２におけるキャリア濃度の面内均一性が向上する。次に、第２のＣ／Ｓｉ比の条件において、炭化珪素エピタキシャル層２２上に表面改質層３３を形成することにより、表面改質層３３上におけるバンプ２０の面密度は低減する。特定の条件において表面改質層３３を水素エッチングにより除去することにより、炭化珪素エピタキシャル層２２の主面２においてバンプ２０の面密度を低減することができる。これにより、炭化珪素エピタキシャル基板１００の主面２におけるバンプ２０の面密度を低減しつつ、炭化珪素エピタキシャル層２２におけるキャリア濃度の面内均一性を向上可能であることができる。結果として、炭化珪素半導体装置４００の信頼性を向上しつつ、炭化珪素半導体装置４００の歩留まりを向上することができる。
　（サンプル準備）
　まず、サンプル１からサンプル３に係る炭化珪素エピタキシャル基板１００を準備した。サンプル１に係る炭化珪素エピタキシャル基板１００は、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法を用いて製造した。一方、サンプル２およびサンプル３の各々に係る炭化珪素エピタキシャル基板１００においては、炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）および表面改質層３３を水素エッチングにより除去する工程（Ｓ４０）は実施されなかった。またサンプル２およびサンプル３の各々に係る炭化珪素エピタキシャル基板１００においては、昇温工程後における水素エッチング工程も実施されなかった。
　サンプル１からサンプル３に係る炭化珪素エピタキシャル基板１００の製造条件は以下の通りとした。エピタキシャル成長時におけるチャンバの温度は、１６６０℃とした。エピタキシャル成長時におけるチャンバの圧力は、１００Ｐａとした。炭化珪素エピタキシャル層２２の厚みは、１２μｍとした。アンモニアの流量は、１００ｓｃｃｍとした。水素の流量は１００ｓｌｍとした。
　サンプル１に係る炭化珪素エピタキシャル基板１００の製造条件は以下の通りとした。炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）において、第１のＣ／Ｓｉ比は、１．１とした。シランの流量は、１０９ｓｃｃｍとした。プロパンの流量は、４０ｓｃｃｍとした。炭化珪素エピタキシャル層２２上に表面改質層３３を形成する工程（Ｓ３０）において、第２のＣ／Ｓｉ比は、０．９とした。シランの流量は、シランの流量は、１３３ｓｃｃｍとした。プロパンの流量は、４０ｓｃｃｍとした。
　サンプル２に係る炭化珪素エピタキシャル基板１００の製造条件は以下の通りとした。炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）において、第１のＣ／Ｓｉ比は、１．１とした。シランの流量は、１０９ｓｃｃｍとした。プロパンの流量は、４０ｓｃｃｍとした。
　サンプル３に係る炭化珪素エピタキシャル基板１００の製造条件は以下の通りとした。炭化珪素基板１１上に炭化珪素エピタキシャル層２２を形成する工程（Ｓ２０）において、第１のＣ／Ｓｉ比は、０．９とした。シランの流量は、１３３ｓｃｃｍとした。プロパンの流量は、４０ｓｃｃｍとした。
　（測定方法）
　炭化珪素エピタキシャル基板１００の主面２におけるバンプ２０の面密度を測定した。バンプ２０の面密度は、レーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を用いて測定した。バンプ２０の面密度の測定方法は上述の通りとした。
　炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性を測定した。炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性とは、炭化珪素エピタキシャル層２２のキャリア濃度の標準偏差を、炭化珪素エピタキシャル層２２のキャリア濃度の平均値で除した値である。炭化珪素エピタキシャル層２２におけるキャリア濃度は、Ｆｏｕｒ　Ｄｉｍｅｎｓｉｏｎｓ社製のＣ－Ｖ測定装置（型番：ＣＶｍａｐ９２Ａ）を用いて測定した。
　炭化珪素エピタキシャル層２２の厚みの面内均一性を測定した。炭化珪素エピタキシャル層２２の厚みの面内均一性とは、炭化珪素エピタキシャル層２２の厚みの標準偏差を、炭化珪素エピタキシャル層２２の厚みの平均値で除した値である。炭化珪素エピタキシャル層２２の厚みは、島津製作所製フーリエ変換赤外分光光度計（ＩＲＰｒｅｓｔｉｇｅ－２１）を用いて測定した。
　（測定結果）
Figure JPOXMLDOC01-appb-T000001
　表１は、サンプル１からサンプル３に係る炭化珪素エピタキシャル基板１００の主面２におけるバンプ２０の面密度と、炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性と、炭化珪素エピタキシャル層２２の厚みの面内均一性とを示している。
　表１に示されるように、サンプル１に係る炭化珪素エピタキシャル基板１００においては、バンプ２０の面密度は０．６個／ｃｍ2であり、キャリア濃度の面内均一性は３．３％であり、かつ厚みの面内均一性は３．６％であった。サンプル１に係る炭化珪素エピタキシャル基板１００においては、バンプ２０の面密度が低減しつつ、炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性および炭化珪素エピタキシャル層２２の厚みの面内均一性の各々が向上した。
　サンプル２に係る炭化珪素エピタキシャル基板１００においては、バンプ２０の面密度は３６個／ｃｍ2であり、キャリア濃度の面内均一性は３．４％であり、かつ厚みの面内均一性は４．０％であった。サンプル２に係る炭化珪素エピタキシャル基板１００においては、炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性および炭化珪素エピタキシャル層２２の厚みの面内均一性の各々が向上したけれども、バンプ２０の面密度は増加した。
　サンプル３に係る炭化珪素エピタキシャル基板１００においては、バンプ２０の面密度は０．７個／ｃｍ2であり、キャリア濃度の面内均一性は１６．０％であり、かつ厚みの面内均一性は４．０％であった。サンプル３に係る炭化珪素エピタキシャル基板１００においては、バンプ２０の面密度が低減したけれども、炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性は劣化した。以上の通り、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法を用いることにより、バンプ２０の面密度が低減しつつ、炭化珪素エピタキシャル層２２のキャリア濃度の面内均一性および炭化珪素エピタキシャル層２２の厚みの面内均一性の各々が向上することが確かめられた。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　第１主面、２　主面（第２主面）、３　境界面（第３主面）、５　第１線分、６　第２線分、７　オリエンテーションフラット部、８　円弧状部、９　外周側面、１０　凹み、１１　炭化珪素基板、１３　ボディ領域、１４　ソース領域、１５　ゲート絶縁膜、１６　ソース電極、１７　マスク、１８　コンタクト領域、１９　ソース配線、２０　バンプ、２１　ドリフト領域、２２　炭化珪素エピタキシャル層、２３　ドレイン電極、２６　層間絶縁膜、２７　ゲート電極、３１　バッファ層、３２　ドリフト層（炭化珪素層）、３３　表面改質層、４１　表面、４２　改質面、５１　中央領域、５２　外周領域、５３　側壁面、５４　底壁面、５６　トレンチ、１００　炭化珪素エピタキシャル基板、１０１　第１方向、１０２　第２方向、２００　製造装置、２０１　反応室、２０２　ステージ、２０３　発熱体、２０４　石英管、２０５　内壁面、２０７　ガス導入口、２０８　ガス排気口、２０９　回転軸、２１０　サセプタ、２３１　第１ガス供給部、２３２　第２ガス供給部、２３３　第３ガス供給部、２３４　第４ガス供給部、２３５　ガス供給部、２４１　第１ガス流量制御部、２４２　第２ガス流量制御部、２４３　第３ガス流量制御部、２４４　第４ガス流量制御部、２４５　制御部、４００　炭化珪素半導体装置、Ａ　第１幅、Ｂ　第１長さ、Ｃ　第１高さ、Ｄ　第１深さ、Ｅ１　第１温度、Ｅ２　第２温度、Ｆ１　第１圧力、Ｆ２　第２圧力、Ｉ１　第１厚み、Ｉ２　第２厚み、Ｉ３　第３厚み、Ｔ１　第１時点、Ｔ２　第２時点、Ｔ３　第３時点、Ｔ４　第４時点、Ｔ５　第５時点、Ｔ６　第６時点、Ｔ７　第７時点、Ｔ８　第８時点、Ｗ１　直径。

Claims (14)

  1. 　炭化珪素基板と、
    　前記炭化珪素基板上にある炭化珪素エピタキシャル層と、
    　前記炭化珪素エピタキシャル層上に形成されたバンプと、を備え、
    　前記炭化珪素エピタキシャル層は、前記炭化珪素基板と前記炭化珪素エピタキシャル層との境界面の反対側にある主面と、前記主面を構成するドリフト層とを含み、
    　前記主面において、前記バンプの面密度は、１．０個／ｃｍ2以下であり、
    　前記バンプの高さは、５０ｎｍ以上であり、
    　前記バンプの直径は、５μｍ以上３０μｍ以下であり、
    　前記バンプを構成する炭化珪素のポリタイプは、前記炭化珪素エピタキシャル層を構成する炭化珪素のポリタイプと同じである、炭化珪素エピタキシャル基板。
  2. 　前記ドリフト層におけるキャリア濃度の面内均一性は、１５％以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 　前記ドリフト層のキャリア濃度の面内均一性は、７％以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  4. 　前記主面の直径は、１５０ｍｍ以上である、請求項１から請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 　前記バンプの面密度は、０．５個／ｃｍ2以下である、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 　前記ドリフト層の厚みの面内均一性は、５％以下である、請求項１から請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板。
  7. 　前記ドリフト層の厚みの面内均一性は、３％以下である、請求項６に記載の炭化珪素エピタキシャル基板。
  8. 　請求項１から請求項７のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    　前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
  9. 　第１のＣ／Ｓｉ比の条件において、炭化珪素基板上に炭化珪素エピタキシャル層を形成する工程と、
    　第２のＣ／Ｓｉ比の条件において、前記炭化珪素エピタキシャル層上に表面改質層を形成する工程と、
    　前記表面改質層を水素エッチングにより除去する工程と、を備え、
    　前記第２のＣ／Ｓｉ比は、前記第１のＣ／Ｓｉ比よりも低く、
    　前記表面改質層を水素エッチングにより除去する工程は、１６００℃以上１８００℃以下の温度で１分以上１０分以下の時間行われる、炭化珪素エピタキシャル基板の製造方法。
  10. 　前記炭化珪素エピタキシャル層上に形成されたバンプを第１バンプとし、かつ、前記表面改質層上に形成されたバンプを第２バンプとすると、
    　前記炭化珪素エピタキシャル層上に表面改質層を形成する工程前における前記第１バンプの面密度は、１．０個／ｃｍ2よりも高く、
    　前記第２バンプの面密度は、１．０個／ｃｍ2以下であり、
    　前記表面改質層を水素エッチングにより除去する工程後における前記第１バンプの面密度は、前記炭化珪素エピタキシャル層上に表面改質層を形成する工程前における前記第１バンプの面密度よりも低い、請求項９に記載の炭化珪素エピタキシャル基板の製造方法。
  11. 　前記炭化珪素エピタキシャル層上に表面改質層を形成する工程前における前記第１バンプの面密度は、２個／ｃｍ2よりも高い、請求項１０に記載の炭化珪素エピタキシャル基板の製造方法。
  12. 　前記炭化珪素エピタキシャル層上に表面改質層を形成する工程における前記表面改質層の厚みは、０．２μｍ以上１μｍ以下である、請求項９から請求項１１のいずれか１項に記載の炭化珪素エピタキシャル基板の製造方法。
  13. 　前記第１のＣ／Ｓｉ比は、１．１以上１．８以下である、請求項９から請求項１２のいずれか１項に記載の炭化珪素エピタキシャル基板の製造方法。
  14. 　前記第２のＣ／Ｓｉ比は、０．８５以上０．９５以下である、請求項９から請求項１３のいずれか１項に記載の炭化珪素エピタキシャル基板の製造方法。
PCT/JP2022/023984 2021-07-08 2022-06-15 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法 Ceased WO2023282001A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023533490A JPWO2023282001A1 (ja) 2021-07-08 2022-06-15
US18/573,490 US20240332364A1 (en) 2021-07-08 2022-06-15 Silicon carbide epitaxial substrate, method of manufacturing silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-113366 2021-07-08
JP2021113366 2021-07-08

Publications (1)

Publication Number Publication Date
WO2023282001A1 true WO2023282001A1 (ja) 2023-01-12

Family

ID=84801473

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/023984 Ceased WO2023282001A1 (ja) 2021-07-08 2022-06-15 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20240332364A1 (ja)
JP (1) JPWO2023282001A1 (ja)
WO (1) WO2023282001A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025027897A1 (ja) * 2023-07-31 2025-02-06 株式会社 東芝 炭化シリコンエピタキシャルウェーハ及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118173667A (zh) * 2022-12-08 2024-06-11 聚灿光电科技（宿迁）有限公司 一种led外延的生长方法及结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059670A (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP2017076650A (ja) * 2015-10-13 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2018041942A (ja) * 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP2020114796A (ja) * 2016-02-15 2020-07-30 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059670A (ja) * 2015-09-16 2017-03-23 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP2017076650A (ja) * 2015-10-13 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020114796A (ja) * 2016-02-15 2020-07-30 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2018041942A (ja) * 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025027897A1 (ja) * 2023-07-31 2025-02-06 株式会社 東芝 炭化シリコンエピタキシャルウェーハ及びその製造方法

Also Published As

Publication number Publication date
US20240332364A1 (en) 2024-10-03
JPWO2023282001A1 (ja) 2023-01-12

Similar Documents

Publication Publication Date Title
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
JP6690282B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017090285A9 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN110214363A (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20250218771A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
JP7831290B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7779142B2 (ja) キャリア濃度の測定方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7772061B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20260082649A1 (en) Silicon carbide epitaxial substrate, method of manufacturing epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
JP7711396B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2024232252A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7661771B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US20250393275A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
WO2024257580A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法
WO2024127944A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法
JP7505391B2 (ja) 炭化珪素エピタキシャル基板の評価方法および炭化珪素半導体装置の製造方法
WO2025004788A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法、および炭化珪素半導体装置
WO2025004787A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2025134535A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板の製造方法、および炭化珪素半導体装置の製造方法
JP2025066386A (ja) 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、および炭化珪素基板
WO2025062939A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22837419

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023533490

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18573490

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22837419

Country of ref document: EP

Kind code of ref document: A1