WO2023238410A1 - 制御装置、制御方法、及びプログラム - Google Patents

制御装置、制御方法、及びプログラム Download PDF

Info

Publication number
WO2023238410A1
WO2023238410A1 PCT/JP2022/023538 JP2022023538W WO2023238410A1 WO 2023238410 A1 WO2023238410 A1 WO 2023238410A1 JP 2022023538 W JP2022023538 W JP 2022023538W WO 2023238410 A1 WO2023238410 A1 WO 2023238410A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
frame
communication
delay
gcl
Prior art date
Application number
PCT/JP2022/023538
Other languages
English (en)
French (fr)
Inventor
優平 川上
秀雄 川田
尊広 久保
慎一 吉原
夏樹 安原
広尚 阿部
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2022/023538 priority Critical patent/WO2023238410A1/ja
Publication of WO2023238410A1 publication Critical patent/WO2023238410A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols

Abstract

本開示に係る制御装置（１ｋ）は、ネットワークトポロジと、遅延保証通信設計情報と、既存のゲートコントロールリストと、他の制御通信網における複数の通信装置によるフレームの送信タイミングとに基づいて、一の制御通信網における複数の通信装置の第１ゲートコントロールリストを設計し、一の制御通信網における複数の通信装置によるフレームの送信タイミングを計算するゲートコントロールリスト計算部（１０７）と、端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部（１０９）と、端末間遅延が遅延要件を満たしていると判定された場合、設計命令を示す制御フレーム生成情報を送信する制御フレーム生成情報送信部（１１１）と、を備える。

Description

制御装置、制御方法、及びプログラム
　本開示は、制御装置、制御方法、及びプログラムに関する。
　通信における遅延及びジッタの低減を保証する技術としてＴＳＮ（Time-Sensitive Networking）が知られている。ＴＳＮにおいて、制御装置（例えば、ＣＮＣ（Central Network Controller））は、該制御装置と時刻同期されているスイッチを、制御通信網を介して制御することによって、遅延及びジッタの低減を保証する。ＴＳＮでは、通常、単一のＣＮＣが、単一の制御通信網内で厳密に時刻同期されたスイッチを制御することが想定されている。
　また、近年では、長距離通信においても、遅延及びジッタを低減するというニーズが高まっている。そのため、単一の制御通信網内だけではなく、ユーザの制御通信網とキャリアの制御通信網との間を接続させる主信号網を介した通信においてもＴＳＮの利用が検討されている（非特許文献１及び非特許文献２）。
Yuhei Kawakami、外５名、「Applying Time-aware Shaper Considering User Identifier to Service Provider Network」Conference: 2022 IEEE 19th Annual Consumer Communications & Networking Conference (CCNC) 川上優平、外６名、「ユーザ識別子を考慮したTASのキャリアネットワークへの適用」、日本電信電話株式会社 アクセスサービスシステム研究所、2022年電子情報通信学会総合大会、2022年3月15日～18日、オンライン開催
　しかしながら、上述した技術において、複数の制御通信網の間を接続させる主信号網を介した通信において、制御装置は、該制御装置が接続している制御通信網とは異なる制御通信網のスイッチを管理することはできない。また、複数の制御通信網それぞれにおける複数の制御装置が互いに連携して通信制御、同期等を行うことも規定されていない。
　具体的には、図２０に示すように、制御装置Ａが、自装置が接続する制御通信網のスイッチＳＷ１－１及びスイッチＳＷ１－２のゲートコントトールリスト（ＧＣＬ（Gate Control List））を設計し、制御装置Ｂが、自装置が接続する制御通信網のスイッチＳＷ２－１及びスイッチＳＷ２－２のＧＣＬを設計する。このような構成において、制御装置Ａは、自装置の制御通信網おいて、スイッチＳＷ１－１におけるフレームの送信完了時刻に伝搬遅延ＴＴ１を加算したタイミングが、次のスイッチＳＷ１－２における送信開始タイミングとなるようにＧＣＬを設計することができる。これによって、制御装置Ａは、自装置の制御通信網におけるフレームの遅延を低減させることができる。
　しかし、制御装置Ａとは異なる制御装置Ｂが、制御装置Ｂの制御通信網のスイッチＳＷ２－１及びＳＷ２－２のＧＣＬを設計するため、スイッチＳＷ１－２から送信され、スイッチＳＷ２－１で受信が完了したフレームは、スイッチＳＷ１－２によるフレームの送信終了タイミングに伝搬遅延ＴＴ２を加算したタイミング（理想の送信開始）ではなく、理想の送信開始から遅れた時点でフレームの送信を開始することがある。この結果、キューイング遅延ＴＱが発生する。
　このように、複数の制御通信網にわたる通信において、遅延を低減することは困難であり、一例として、最大でＧＣＬの１周期分の遅延が発生することもある。
　かかる事情に鑑みてなされた本開示の目的は、複数の制御通信網にわたる通信において、遅延を低減することができる制御装置、制御方法、及びプログラムを提供することにある。
　上記課題を解決するため、本開示に係る制御装置は、主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置それぞれについての第１ゲートコントロールリストを設計する制御装置において、前記第１ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、前記一の制御通信網のネットワークトポロジを記憶しているネットワークトポロジ記憶部と、前記一の制御通信網の既存のゲートコントロールリストを記憶しているゲートコントロールリスト記憶部と、前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストと、前記一の制御通信網に隣接している他の制御通信網に所属している他の制御装置によって設計された、前記他の制御通信網における複数の通信装置それぞれについての第２ゲートコントロールリストに従って前記フレームが転送される場合の、前記他の制御通信網における複数の通信装置による前記フレームの送信タイミングとに基づいて、前記第１ゲートコントロールリストを設計し、該第１ゲートコントロールリストよって前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するゲートコントロールリスト計算部と、前記複数の制御通信網に所属している複数の制御装置それぞれによって設計された、前記複数の制御通信網における複数の通信装置それぞれについてのゲートコントロールリストに従って前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、前記端末間遅延が遅延要件を満たしていると判定された場合、前記ゲートコントロールリストそれぞれを、対応する前記通信装置に設定すること示す設計命令を示す制御フレーム生成情報を送信する制御フレーム生成情報送信部と、を備える。
　また、上記課題を解決するため、本開示に係る制御装置は、主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置であって、前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
　前記一の制御通信網のネットワークトポロジを記憶しているネットワークトポロジ記憶部と、前記一の制御通信網の複数の通信装置についての既存のゲートコントロールリストを記憶しているゲートコントロールリスト記憶部と、前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するゲートコントロールリスト候補計算部と、前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記複数の通信装置それぞれについての前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成する前記ゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについてのゲートコントロールリストとして決定する全体ゲートコントロールリスト計算部と、前記決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信する制御フレーム生成情報送信部と、を備える。
　また、上記課題を解決するため、本開示に係る制御装置は、主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記複数の制御通信網それぞれにおける複数の通信装置のゲートコントロールリストを設計する制御装置において、前記通信の設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、前記複数の制御通信網それぞれのネットワークトポロジを含む全体ネットワークトポロジを記憶する全体ネットワークトポロジ記憶部と、前記複数の制御通信網の既存のゲートコントロールリストを含む、既存の全体ゲートコントロールリストを記憶するゲートコントロールリスト記憶部と、前記全体ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存の全体ゲートコントロールリストとに基づいて、前記複数の制御通信網の全体における複数の通信装置についてのゲートコントロールリストを設計し、前記設計されたゲートコントロールリストよって前記フレームが転送される場合の、前記複数の通信装置による前記フレームの送信タイミングを計算する全体ゲートコントロールリスト計算部と、前記送信タイミングに基づいて、前記受信端末による前記フレームの受信終了タイミングから、前記送信端末による前記フレームの送信開始タイミングまでの端末間遅延を計算し、前記端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって設計されたゲートコントロールリストにおける、他の制御通信網の通信装置についてのゲートコントロールリストをそれぞれの該通信装置に設定させるための設計命令を含む制御フレーム生成情報を前記他の制御装置に送信する制御フレーム生成情報送信部と、を備える。
　また、上記課題を解決するため、本開示に係る制御方法は、主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置であって、前記一の制御通信網のネットワークトポロジを記憶するネットワークトポロジ記憶部と、前記一の制御通信網のゲートコントロールリストを記憶するゲートコントロールリスト記憶部と、を備える制御装置の制御方法において、前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付けるステップと、前記ネットワークトポロジと、前記遅延保証通信設計情報と、既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するステップと、前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記複数の通信装置それぞれについての前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成する前記ゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについてのゲートコントロールリストとして決定するステップと、前記決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定するステップと、前記端末間遅延が遅延要件を満たしていると判定された場合、前記決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信するステップと、を含む。
　上記課題を解決するため、本開示に係るプログラムは、コンピュータを、上述した制御装置として動作させる。
　本開示に係る制御装置、制御方法、及びプログラムによれば、複数の制御通信網にわたる通信において、遅延を低減することができる。
第１の実施形態に係る制御システムの一例を示す概略図である。 図１に示す制御装置の一例を示す機能構成図である。 図１に示す制御システムによって設計されたＧＣＬによるフレームの送信タイミングを説明するための図である。 図１に示す通信装置の一例を示す機能構成図である。 最初に処理を実行する制御装置の動作を示すフローチャートである。 最初及び最後以外に処理を実行する制御装置の動作を示すフローチャートである。 Listenerが所属している制御通信網の制御装置の動作の一例を示すフローチャートである。 Talkerが所属している制御通信網の制御装置の動作の一例を示すフローチャートである。 第２の実施形態に係る制御システムの一例を示す概略図である。 図９に示す制御装置の一例を示す機能構成図である。 図９に示す制御システムによって設計されたＧＣＬによるフレームの送信タイミングを説明するための図である。 図１０に示す制御装置のうちの一の制御装置の動作の一例を示すフローチャートである。 第３の実施形態に係る制御システムの一例を示す概略図である。 図１３に示す親制御装置の一例を示す機能構成図である。 図１３に示す制御システムによって設計されたＧＣＬによるフレームの送信タイミングを説明するための図である。 図１３に示す子制御装置の一例を示す機能構成図である。 図１４に示す親制御装置の動作の一例を示すフローチャートである。 制御装置によって制御フレーム生成信号及び制御フレーム通知信号が送受信される例を説明するための図である。 制御装置によって制御フレームが送受信される例を説明するための図である。 図２に示す制御装置のハードウェア構成の一例を示す図である。 従来の制御システムによって設計されたＧＣＬによるフレームの送信タイミングを説明するための図である。
　＜＜第１の実施形態＞＞
　図１を参照して第１の実施形態の全体構成について説明する。図１は、第１の実施形態に係る制御システム１００の一例を示す概略図である。
　制御システム１００は、複数の制御装置１ｋ（ｋ＝１～ｎの整数、ｎは２以上の整数）と、複数の制御装置１ｋそれぞれが制御通信網ＮＷ１ｋを介して制御する通信装置２ｋ－ｊ（ｊ＝１～ｍの整数、ｍは２以上の整数）と、送信端末（Talker）３と、受信端末（Listener）４とを備える。以降の説明では、Talker３から送信されたフレームが伝搬される順に、制御通信網ＮＷ１１、制御通信網ＮＷ１２、・・・、制御通信網ＮＷ１ｎという。そのため、Talker３が所属する制御通信網ＮＷ１ｋは、制御通信網ＮＷ１１であり、Listener４が所属する制御通信網ＮＷ１ｋは、制御通信網ＮＷ１ｎである。
　図１に示す例では、ｎ＝３であり、制御システム１００は、制御装置１１、制御装置１２、及び制御装置１３を備える。また、図１に示す例では、ｍ＝２であり、制御装置１１は、制御通信網ＮＷ１１を介して通信装置２１－１及び通信装置２１－２を制御し、制御装置１２は、制御通信網ＮＷ１２を介して通信装置２２－１及び通信装置２２－２を制御し、制御装置１３は、制御通信網ＮＷ１３を介して通信装置２３－１及び通信装置２３－２を制御する。なお、図１に示す例では、各制御通信網ＮＷ１ｋの通信装置２ｋ－ｊの数は同じであるが、これに限られず、互いに異なっていてもよい。
　Talker３は、複数の通信装置２ｋ－ｊを介した遅延保証通信（ＳＴ（Scheduled Traffic）通信）によりListener４にフレームを送信する。ＳＴ通信は、フレームの送信タイミング及び送信間隔が制御された通信である。ＳＴ通信では、通信装置２ｋ－ｊがＴＡＳ（Time Aware Shaper）により時分割の転送制御を行うことによって、遅延及びジッタが制御される。
　Lisner４は、Talker３によって送信され、複数の制御通信網ＮＷ１ｋそれぞれの複数の通信装置２ｋ－ｊによって転送されたフレームを受信する。図１に示す例では、Talker３によって送信されたフレームは、通信装置２１－１、２１－２、２２－１、２２－２、２３－１、及び２３－２によって順に転送されてLisner４によって受信される。
　＜制御装置の構成＞
　制御装置１ｋは、主信号網ＮＷ２ｋによって接続されている複数の制御通信網ＮＷ１ｋのうちの一の制御通信網ＮＷ１ｋに所属している。制御装置１ｋは、例えば、ＣＮＣとすることができる。主信号網ＮＷ２ｋは、制御通信網ＮＷ１ｋと制御通信網ＮＷ１（ｋ＋１）との間で情報を送受信する通信網である。具体的には、主信号網ＮＷ２ｋは、制御通信網ＮＷ１ｋの通信装置２ｋ－ｍと、制御通信網ＮＷ１（ｋ＋１）の通信装置２（ｋ＋１）－１とを接続する通信網である。なお、制御装置１ｋが「制御通信網ＮＷ１ｋに所属する」ということは、制御装置１ｋの通信ポート（以降の実施形態にける「管理ポート１０１」）を介して、制御通信網ＮＷ１ｋを構成する通信回線に接続していることをいう。
　また、制御装置１ｋは、Talker３からListener４に送信されるフレームを転送する、複数の制御通信網ＮＷ１ｋそれぞれにおける複数の通信装置２ｋ－ｊそれぞれについてのＧＣＬ（第１のＧＣＬ）を設計する。
　図２に示すように、制御装置１ｋは、管理ポート１０１と、制御フレーム通知信号受信部（制御フレーム通知情報受信部）１０２と、隣接ネットワーク送信タイミング読み出し部（隣接ＮＷ送信タイミング読み出し部）１０３と、受信端末到達時刻読み出し部（Listener到達時刻読み出し部）１０４と、ネットワークトポロジ記憶部（ＮＷトポロジ記憶部）１０５と、遅延保証通信設計情報入力部（ＳＴ設計情報入力部）１０６と、ゲートコントロールリスト記憶部（ＧＣＬ記憶部）１０７と、ゲートコントロールリスト計算部（ＧＣＬ計算部）１０８と、遅延要件判定部１０９と、ゲートコントロールリスト送信タイミング読み出し部（ＧＣＬ送信タイミング読み出し部）１１０と、制御フレーム生成信号送信部（制御フレーム生成情報送信部）１１１とを備える。
　管理ポート１０１は、通信インターフェースによって構成される。通信インターフェースには、例えば、イーサネット（登録商標）、ＦＤＤＩ（Fiber Distributed Data Interface）、Ｗｉ－Ｆｉ（登録商標）等の規格が用いられてもよい。制御フレーム通知信号受信部１０２、隣接ＮＷ送信タイミング読み出し部１０３、Listener到達時刻読み出し部１０４、ＳＴ設計情報入力部１０６、ＧＣＬ計算部１０８、遅延要件判定部１０９、ＧＣＬ送信タイミング読み出し部１１０、及び制御フレーム生成信号送信部１１１は、コントローラによって構成される。コントローラは、ＡＳＩＣ(Application Specific Integrated Circuit)、ＦＰＧＡ(Field-Programmable Gate Array)等の専用のハードウェアによって構成されてもよいし、プロセッサによって構成されてもよいし、双方を含んで構成されてもよい。ＮＷトポロジ記憶部１０５、ＧＣＬ記憶部１０７は、メモリによって構成される。メモリは、ＡＳＩＣ、ＦＰＧＡ等のハードウェアにおけるレジスタによって構成されてもよいし、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、ＲＯＭ（Read-Only Memory）及びＲＡＭ（Random Access Memory）等によって構成されてもよい。
　管理ポート１０１は、制御装置１ｋが制御通信網ＮＷ１ｋに接続するためのポートである。
　制御フレーム通知信号受信部１０２は、他の制御装置１ｋから送信された制御フレーム生成情報に対応する制御フレーム通知情報を受信する。制御フレーム通知情報は、制御フレームから変換された制御フレーム通知信号であってもよいし、制御フレームそのものであってもよい。なお、以降の説明においては、制御フレーム通知情報が制御フレーム通知信号である例を説明するが、この例に限定されなくてよい。
　なお、上記の制御フレームは、追って詳細に説明するように、他の制御通信網ＮＷ１ｋの通信装置２ｋ－ｊによって、制御フレーム生成信号に基づいて生成される。そして、生成フレームは、主信号網ＮＷ２ｋを介して、一の制御通信網ＮＷ１ｋの通信装置２ｋ－ｊで受信される。そして、一の制御通信網ＮＷ１ｋの通信装置２ｋ－ｊは、受信した制御フレームを制御フレーム通知信号に変換する。これによって、制御フレーム通知信号受信部１０２は、制御フレーム通知信号を受信することができる。制御フレーム通知信号は、対応する制御フレーム生成信号と同じ内容を示している。
　第１の実施形態において、制御フレーム通知信号は、絶対時刻で示される送信タイミングを含む。すなわち、送信タイミングは、絶対時刻情報である。送信タイミングとは、Talker３からListener４へのフレームの送信にあたって、制御通信網ＮＷ１ｋの通信装置２ｋ－ｊのうち、最初にフレームを送信する通信装置２ｋ－１によるフレームの送信開始タイミングと、制御通信網ＮＷ１ｋの通信装置２ｋ－ｊのうち、最後にフレームを送信する通信装置２ｋ－ｍによるフレームの送信終了タイミングとのいずれかである。具体的には、制御通信網ＮＷ１（ｋ－１）に所属する制御装置１（ｋ－１）から受信する制御フレーム通知信号には、送信終了タイミングが含まれる。制御通信網ＮＷ１（ｋ－１）は、制御通信網ＮＷ１ｋがTalker３からのフレームを受信する側で隣接している通信網である。また、制御通信網ＮＷ１（ｋ＋１）に所属する制御装置１（ｋ＋１）から受信する制御フレーム通知信号には、送信開始タイミングが含まれる。制御通信網ＮＷ１（ｋ＋１）は、制御通信網ＮＷ１ｋがListener４へのフレームを送信する側で隣接している通信網である。
　すなわち、制御フレーム通知信号受信部１０２は、該制御フレーム通知信号受信部１０２を備える制御装置１ｋが所属する制御通信網（一の制御通信網）ＮＷ１ｋに、Talker３からのフレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－１）に所属する制御装置１（ｋ－１）から、上記の送信終了タイミングが含まれる制御フレームを受信する。また、制御装置１ｋは、一の制御通信網ＮＷ１ｋに、Listener４へのフレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋１）に所属する制御装置１（ｋ＋１）から、上記の送信開始タイミングが含まれる制御フレームを受信する。
　また、制御フレーム通知信号は、Listener到達時刻を含む。Listener到達時刻は、Listener４が所属する制御通信網ＮＷ１ｎに所属する制御装置１ｎによって設計されたＧＣＬに従ってフレームが送信された場合の、Listener４によるフレームの受信終了タイミングである。
　隣接ＮＷ送信タイミング読み出し部１０３は、制御フレーム通知信号受信部１０２によって受信された制御フレーム通知信号に含まれる送信タイミングを読み出す。
　Listener到達時刻読み出し部１０４は、制御フレーム通知信号受信部１０２によって受信された制御フレーム通知信号に含まれるListener到達時刻を読み出す。
　ＮＷトポロジ記憶部１０５は、一の制御通信網ＮＷ１ｋのネットワークトポロジ（ＮＷトポロジ）を記憶している。ＮＷトポロジは、一の制御通信網ＮＷ１ｋにおける通信装置２ｋ－ｊの接続形態を示す情報である。
　ＳＴ設計情報入力部１０６は、ＧＣＬの設計に関する情報を示す遅延保証通信設計情報（ＳＴ設計情報）の入力を受け付ける。ＳＴ設計情報は、ＧＣＬを設計するための情報であって、例えば、フレーム長、送信周期等を含んでもよい。
　ＧＣＬ記憶部１０７は、一の制御通信網ＮＷ１ｋの複数の通信装置２ｋ－ｊについての既存（初期状態）のＧＣＬを記憶する。具体的には、ＧＣＬ記憶部１０７は、一の制御通信網ＮＷ１ｋの複数の通信装置２ｋ－ｊそれぞれが有する通信ポートごとに既存のＧＣＬを記憶する。
　また、ＧＣＬ記憶部１０７は、記憶されている既存のＧＣＬをＧＣＬ計算部１０８によって設計されたＧＣＬに更新する。
　ＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から、一の制御通信網ＮＷ１ｋのＮＷトポロジを読み出す。また、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から、一の制御通信網ＮＷ１ｋの複数の通信装置２ｋ－ｊについての既存のＧＣＬを読み出す。
　ＧＣＬ計算部１０８は、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬと、一の制御通信網ＮＷ１ｋに隣接している他の制御通信網ＮＷ１ｋ’に所属している通信装置２ｋ－ｊによるフレームの送信タイミングとに基づいて、一の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについてのＧＣＬ（第１ＧＣＬ）を設計する。ここで、ｋ’は、ｋ－１又はｋ＋１である。また、隣接している制御通信網ＮＷ１ｋ’の通信装置２ｋ’－ｊによるフレームの送信タイミングとは、隣接している他の制御通信網ＮＷ１ｋ’に所属している他の制御装置１ｋ’によって設計された、他の制御通信網ＮＷ１ｋ’における複数の通信装置２ｋ’－ｊそれぞれについてのＧＣＬ（第２ＧＣＬ）に従ってフレームが転送される場合の送信タイミングである。
　また、ＧＣＬ計算部１０８は、設計されたＧＣＬ（第１ＧＣＬ）よってフレームが転送される場合の、一の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊによるフレームの送信タイミングを計算する。
　なお、第１の実施形態では、各制御装置１ｋは、ネットワークポリシーに基づいて決定されている順に処理を実行する。一例では、収容率が高いことにより、ＧＣＬを設計するにあたって制約の多い制御通信網ＮＷ１ｋに所属している制御装置１－ｋから処理を実行してもよい。ＧＣＬの「収容率が高い」とは、例えば、ＧＣＬの複雑度が高いこと、ＧＣＬにおいて規定されるタイムスロット又はＣｏＳ（Class of Service）の数が多いこと等を意味する。他の例では、Talker３が所属している制御通信網ＮＷ１ｋに所属している制御装置１ｋから、Talker３によって送信されるフレームを転送する順で制御装置１ｋが処理を実行してもよい。
　具体的には、まず、最初に処理を実行する制御装置１ｋのＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から、制御通信網ＮＷ１ｋのＮＷトポロジを読み出す。また、ＧＣＬ計算部１０８は、ＳＴ設計情報入力部１０６によって入力が受け付けられたＳＴ設計情報を取得する。また、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から制御通信網ＮＷ１ｋの通信装置２ｋ－ｊについての既存のＧＣＬを読み出す。そして、ＧＣＬ計算部１０８は、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬとに基づいて、複数の通信装置２ｋ－ｊについてのＧＣＬを設計する。そして、ＧＣＬ計算部１０８は、設計したＧＣＬによりフレームが転送される場合に、制御通信網ＮＷ１ｋにおいて最初にフレームを送信する通信装置２ｋ－１によるフレームの送信開始タイミングと、最後にフレームを送信する通信装置２ｋ－ｍによるフレームの送信終了タイミングとを計算する。
　次に、最初に処理を実行する制御装置１ｋの制御通信網ＮＷ１ｋが、フレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋１）の制御装置１（ｋ＋１）のＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から制御通信網ＮＷ１（ｋ＋１）のＮＷトポロジを読み出す。また、ＧＣＬ計算部１０８は、ＳＴ設計情報入力部１０６によって入力が受け付けられたＳＴ設計情報を取得する。また、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から制御通信網ＮＷ１（ｋ＋１）の通信装置２（ｋ＋１）－ｊについての既存のＧＣＬを読み出す。そして、ＧＣＬ計算部１０８は、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬと、さらに、通信装置２ｋ－ｍによるフレームの送信終了タイミングとに基づいて、制御通信網ＮＷ１（ｋ＋１）における通信装置２（ｋ＋１）－ｊのＧＣＬを設計する。例えば、ＧＣＬ計算部１０８は、通信装置２ｋ－ｍによるフレームの送信終了タイミングに伝搬遅延ＴＴを加算したタイミングが、通信装置２（ｋ＋１）－１によるフレームの送信開始タイミングとなるように、ＧＣＬを設計してもよい。そして、ＧＣＬ計算部１０８は、設計したＧＣＬに従ってフレームが転送される場合に、制御通信網ＮＷ１（ｋ＋１）において、最後にフレームを受信する通信装置２（ｋ＋１）－ｍによるフレームの送信終了タイミングを計算する。
　また、最初に処理を実行する制御装置１ｋの制御通信網ＮＷ１ｋが、フレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－１）の制御装置１（ｋ－１）のＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から制御通信網ＮＷ１（ｋ－１）のＮＷトポロジを読み出す。また、ＧＣＬ計算部１０８は、ＳＴ設計情報入力部１０６によって入力が受け付けられたＳＴ設計情報を取得する。また、また、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から制御通信網ＮＷ１（ｋ－１）の通信装置２（ｋ－１）－ｊについての既存のＧＣＬを読み出す。そして、ＧＣＬ計算部１０８は、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬと、さらに、通信装置２ｋ－１によるフレームの送信開始タイミングとに基づいて、制御通信網ＮＷ１（ｋ－１）における通信装置２（ｋ－１）－ｊについてのＧＣＬを設計する。例えば、ＧＣＬ計算部１０８は、通信装置２ｋ－１によるフレームの送信開始タイミングから伝搬遅延ＴＴを減算したタイミングが、通信装置２（ｋ－１）－ｍによるフレームの送信終了タイミングとなるように、ＧＣＬを設計してもよい。そして、ＧＣＬ計算部１０８は、設計したＧＣＬに従ってフレームが転送される場合に、制御通信網ＮＷ１（ｋ－１）内において、最初にフレームを受信する通信装置２（ｋ－１）－１によるフレームの送信開始タイミングを計算する。
　このようにして、Talker３が所属している制御通信網ＮＷ１の制御装置１１と、Listener４が所属している制御通信網ＮＷ１ｎの制御装置１ｎとの両方における処理が実行されるまで、上述した送信タイミングの計算が繰り返される。また、Listener４が所属している制御通信網ＮＷ１ｎの制御装置１ｎのＧＣＬ計算部１０８は、さらに、Listener到達時刻を計算する。
　ここで、図１に示す制御システム１００において、制御装置１１が最初に処理を実行する場合の例について説明する。本例では、制御装置１１のＧＣＬ計算部１０８は、通信装置２１－１及び通信装置２１－２のＧＣＬを設計し、通信装置２１－２によるフレームの送信終了タイミング（図３のＴ１ｆ）を計算する。
　そして、制御装置１２のＧＣＬ計算部１０８は、通信装置２１－２によるフレームの送信終了タイミング（図３のＴ１ｆ）に基づいて、通信装置２２－１及び通信装置２２－２のＧＣＬを設計する。例えば、制御装置１２のＧＣＬ計算部１０８は、通信装置２１－２によるフレームの送信終了タイミング（図３のＴ１ｆ）に伝搬遅延Ｔ１２を加算したタイミングを通信装置２２－１によるフレームの送信開始タイミング（図３のＴ２ｓ）とするようにＧＣＬを設計してもよい。また、制御装置１２のＧＣＬ計算部１０８は、通信装置２２－２によるフレームの送信終了タイミング（図３のＴ２ｆ）を計算する。
　そして、制御装置１３のＧＣＬ計算部１０８は、通信装置２２－２によるフレームの送信終了タイミング（図３のＴ２ｆ）に基づいて、通信装置２３－１及び通信装置２３－２のＧＣＬを設計する。例えば、制御装置１３のＧＣＬ計算部１０８は、通信装置２２－２によるフレームの送信終了タイミング（図３のＴ２ｆ）に伝搬遅延Ｔ２３を加算したタイミングを通信装置２３－１によるフレームの送信開始タイミング（図３のＴ３ｓ）とするようにＧＣＬを設計してもよい。また、制御装置１３のＧＣＬ計算部１０８は、通信装置２３－２によるフレームの送信終了タイミングを計算する。さらに、制御装置１３のＧＣＬ計算部１０８は、Listener到達時刻（図３のＴL）を計算する。
　遅延要件判定部１０９は、複数の制御通信網ＮＷ１ｋに所属している複数の制御装置１ｋそれぞれによって設計された、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊそれぞれについてのＧＣＬに従ってフレームが転送される場合の端末間遅延（End to End遅延）Ｔｅが遅延要件を満たしているか否かを判定する。End to End遅延Ｔｅは、Talker３によるフレームの送信開始タイミングからListener４によるフレームの受信終了タイミングまでの時間である。
　具体的には、まず、遅延要件判定部１０９は、End to End遅延Ｔｅを計算する。例えば、遅延要件判定部１０９は、Listener到達時刻読み出し部１０４によって読み出された、Li到達時刻に基づいて、End to End遅延Ｔｅを計算する。そして、遅延要件判定部１０９は、End to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。例えば、遅延要件判定部１０９は、End to End遅延Ｔｅが所定の時間未満である場合に遅延要件を満たしていると判定し、End to End遅延Ｔｅが所定の時間以上である場合に遅延要件を満たしていないと判定してもよい。
　End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、遅延要件判定部１０９は、各制御装置１ｋのＧＣＬ計算部１０８によって設計されたＧＣＬをTalker３からListener４までの通信において用いられるＧＣＬとして決定する。また、この場合、遅延要件判定部１０９は、送信タイミングの計算に用いられた、複数の制御通信網ＮＷ１ｋそれぞれにおける複数の通信装置２ｋ－ｊについてのＧＣＬを該複数の通信装置２ｋ－ｊそれぞれに設定すること示す設計命令を送信する。
　End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、各制御装置１ｋのＧＣＬ計算部１０８が、上述した方法により異なるＧＣＬを設計し、該異なるＧＣＬを用いて、上述した方法により送信タイミングを計算する。そして、遅延要件判定部１０９は、該ＧＣＬに基づくEnd to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。そして、End to End遅延Ｔｅが遅延要件を満たしていると判定されるまで、これらの処理が繰り返される。
　ＧＣＬ送信タイミング読み出し部１１０は、ＧＣＬ計算部１０８によって計算された送信タイミングを読み出す。送信タイミングは、一の制御通信網ＮＷ１ｋにおいて、最初にフレームを送信する通信装置２ｋ－ｊによるフレームの送信開始タイミングと、一の制御通信網ＮＷ１ｋにおいて、最後にフレームを送信する通信装置２ｋ－ｊによるフレームの送信終了タイミングとのいずれかである。
　制御フレーム生成信号送信部１１１は、他の制御装置１ｋに制御フレーム生成情報を送信する。制御フレーム生成情報は、制御フレームを生成するための制御フレーム生成信号であってもよいし、制御フレームそのものであってもよい。なお、以降の説明においては、制御フレーム生成情報が制御フレーム生成信号である例を説明するが、この例に限定されなくてよい。また、第１の実施形態では、制御フレーム生成信号は、ＧＣＬ計算部１０８によって計算された送信タイミングを含む。
　具体的には、制御通信網ＮＷ１ｋに、Talker３からのフレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－１）の制御装置１（ｋ－１）に送信する制御フレーム通知信号には、送信開始タイミングが含まれる。また、制御通信網ＮＷ１ｋに、Listener４へのフレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋１）の制御装置１（ｋ＋１）に送信する制御フレーム通知信号には、送信終了タイミングが含まれる。
　すなわち、制御フレーム生成信号送信部１１１は、一の制御通信網ＮＷ１ｋに、Talker３からのフレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－１）の制御装置１（ｋ－１）に向けて、送信開始タイミングを含む制御フレーム生成信号を送信する。また、制御フレーム生成信号送信部１１１は、一の制御通信網ＮＷ１ｋに、Listener４へのフレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋１）の制御装置１（ｋ＋１）に送信終了タイミングを含む制御フレーム生成情報を送信する。
　また、制御フレーム生成信号送信部１１１は、遅延要件判定部１０９によって生成された、ＧＣＬそれぞれを対応する通信装置２ｋ－ｊに設定すること示す設計命令を含む制御フレーム生成信号を、管理ポート１０１を介して、他の制御装置１ｋに送信する。
　＜通信装置の構成＞
　通信装置２ｋ－ｊは、制御通信網ＮＷ１ｋ及び主信号網ＮＷ２ｋを介して受信したフレームを、該フレームのあて先に応じて転送するネットワーク機器であって、例えば、スイッチとすることができる。
　図４に示すように、通信装置２ｋ－ｊは、管理ポート２０１と、制御フレーム生成信号受信部２０２と、制御フレーム生成部２０３と、制御フレーム送信部２０４と、主信号ポート２０５と、制御フレーム受信部２０６と、制御フレーム通知信号送信部２０７とを備える。管理ポート２０１及び主信号ポート２０５は、通信インターフェースによって構成される。制御フレーム生成信号受信部２０２、制御フレーム生成部２０３、制御フレーム送信部２０４、制御フレーム受信部２０６、制御フレーム通知信号送信部２０７は、コントローラによって構成される。
　管理ポート２０１は、通信装置２ｋ－ｊが制御通信網ＮＷ１ｋに接続するためのポートである。
　制御フレーム生成信号受信部２０２は、制御装置１ｋから制御フレーム生成信号を受信する。
　制御フレーム生成部２０３は、制御フレーム生成信号受信部２０２によって受信された制御フレーム生成信号に対応した制御フレームを生成する。
　制御フレーム送信部２０４は、主信号ポート２０５を介して、制御フレーム生成部２０３によって生成された制御フレームを送信する。
　主信号ポート２０５は、通信装置２ｋ－ｊが主信号網ＮＷ２ｋに接続するためのポートである。
　制御フレーム受信部２０６は、主信号ポート２０５を介して、制御フレームを受信する。
　制御フレーム通知信号送信部２０７は、制御フレーム受信部２０６によって受信された制御フレームに対応する制御フレーム通知信号を、管理ポート２０１を介して、同じ制御通信網ＮＷ１ｋに所属する制御装置１ｋに送信する。
　＜制御装置の動作＞
　次に、第１の実施形態に係る制御装置１ｋの動作について、図５から図８を参照して説明する。図５から図８は、本実施形態に係る制御装置１ｋ、１ｋ’、１ｎ、１の動作の一例を示すフローチャートである。図５から図８を参照して説明する制御装置１ｋ、１ｋ’、１ｎ、１の動作は本実施形態に係る制御装置１ｋ、１ｋ’、１ｎ、１が実行する制御方法に相当する。
　まず、図５を参照して、最初に処理を実行する制御装置１ｋの動作について説明する。
　ステップＳ１０において、ＳＴ設計情報入力部１０６が、ＧＣＬの設計に関する情報を示すＳＴ設計情報の入力を受け付ける。
　ステップＳ１１において、ＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から、一の制御通信網ＮＷ１ｋのＮＷトポロジを読み出す。
　ステップＳ１２において、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から、一の制御通信網ＮＷ１ｋの複数の通信装置２ｋ－ｊそれぞれについての既存のＧＣＬを読み出す。
　ステップＳ１３において、ＧＣＬ計算部１０８が、ＧＣＬを計算する。具体的には、ＧＣＬ計算部１０８が、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬとに基づいて、一の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについてのＧＣＬを設計する。そして、ＧＣＬ計算部１０８が、設計されたＧＣＬよってフレームが転送される場合の、一の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊによるフレームの送信タイミングを計算する。
　ステップＳ１４において、ＧＣＬ計算部１０８が、記憶されている既存のＧＣＬをＧＣＬ計算部１０８によって設計されたＧＣＬに更新する。
　ステップＳ１５において、ＧＣＬ送信タイミング読み出し部１１０が、ＧＣＬ計算部１０８によって計算された送信タイミングを読み出す。
　ステップＳ１６において、制御フレーム生成信号送信部１１１は、一の制御通信網ＮＷ１ｋが隣接している制御通信網ＮＷ１ｋ’の制御装置１ｋ’に向けて、送信タイミングを含む制御フレーム生成信号を送信する。具体的には、制御フレーム生成信号送信部１１１が、Talker３からのフレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－１）の制御装置１（ｋ－１）に向けて、送信開始タイミングを含む制御フレーム生成信号を送信する。また、制御フレーム生成信号送信部１１１が、Listener４へのフレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋１）の制御装置１（ｋ＋１）に向けて、送信終了タイミングを含む制御フレーム生成信号を送信する。
　なお、制御装置１ｋが実行する上述したステップＳ１０からステップＳ１２までの処理の順序は一例であって、この順序に限定されることはない。また、ステップＳ１０からステップＳ１２までの処理のうち、いずれか２つ以上の処理が同じタイミングで実行されてもよい。
　次に、図６を参照して、最初及び最後以外に処理を実行する制御装置１ｋ’の動作の一例を説明する。
　ステップＳ２０において、制御フレーム通知信号受信部１０２が、制御装置１ｋから送信された、送信タイミングを含む制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　ステップＳ２１において、隣接ＮＷ送信タイミング読み出し部１０３が、制御フレーム通知信号受信部１０２によって受信された制御フレーム通知信号が含む送信タイミングを読み出す。
　ステップＳ２２において、ＳＴ設計情報入力部１０６が、ＧＣＬの設計に関する情報を示すＳＴ設計情報の入力を受け付ける。
　ステップＳ２３において、ＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から、制御通信網ＮＷ１ｋ’のＮＷトポロジを読み出す。
　ステップＳ２４において、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から、制御通信網ＮＷ１ｋ’の複数の通信装置２ｋ’－ｊそれぞれについての既存のＧＣＬを読み出す。
　ステップＳ２５において、ＧＣＬ計算部１０８が、ＧＣＬを計算する。具体的には、ＧＣＬ計算部１０８が、ＮＷトポロジと、既存のＧＣＬと、制御通信網ＮＷ１ｋにおける通信装置２ｋ－ｊによるフレームの送信タイミングとに基づいて、制御通信網ＮＷ１ｋ’における複数の通信装置２ｋ’ －ｊについてのＧＣＬを設計する。そして、ＧＣＬ計算部１０８が、設計されたＧＣＬに従ってフレームが転送される場合の、制御通信網ＮＷ１ｋ’における複数の通信装置２ｋ’－ｊによるフレームの送信タイミングを計算する。
　ステップＳ２６において、ＧＣＬ記憶部１０７が、記憶されている既存のＧＣＬをＧＣＬ計算部１０８によって設計されたＧＣＬに更新する。
　ステップＳ２７において、ＧＣＬ送信タイミング読み出し部１１０が、ＧＣＬ計算部１０８によって計算された送信タイミングを読み出す。
　ステップＳ２８において、制御フレーム生成信号送信部１１１は、制御通信網ＮＷ１ｋ’が隣接している制御通信網ＮＷ１ｋ”の制御装置１ｋ”に向けて、送信タイミングを含む制御フレーム生成信号を送信する。ここで、ｋ’＝ｋ－１である場合、ｋ”＝ｋ－２である。また、ｋ’＝ｋ＋１である場合、ｋ”＝ｋ＋２である。具体的には、ｋ’＝ｋ－１である場合、制御フレーム生成信号送信部１１１が、制御通信網ＮＷ１（ｋ－１）に、Talker３からのフレームを受信する側で隣接している制御通信網ＮＷ１（ｋ－２）の制御装置１（ｋ－２）に向けて、送信開始タイミングを含む制御フレーム生成信号を送信する。また、ｋ‘＝ｋ＋１である場合、制御フレーム生成信号送信部１１１が、制御通信網ＮＷ１（ｋ＋１）に、Listener４へのフレームを送信する側で隣接している制御通信網ＮＷ１（ｋ＋２）の制御装置１（ｋ＋２）に送信終了タイミングを含む制御フレーム生成信号を送信する。
　なお、制御装置１ｋ’が実行する上述したステップＳ２１からステップＳ２４までの処理の順序は一例であって、この順序に限定されることはない。また、ステップＳ２１からステップＳ２４までの処理のうち、いずれか２つ以上の処理が同じタイミングで実行されてもよい。
　次に、図７を参照して、Listener４が所属している制御通信網ＮＷ１ｎの制御装置１ｎの動作の一例を説明する。
　ステップＳ３０において、制御フレーム通知信号受信部１０２が、制御装置１（ｎ－１）から送信された、送信タイミングを含む制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　ステップＳ３１において、隣接ＮＷ送信タイミング読み出し部１０３が、制御フレーム通知信号受信部１０２によって受信された制御フレーム通知信号が含む送信タイミングを読み出す。
　ステップＳ３２において、ＳＴ設計情報入力部１０６が、ＧＣＬの設計に関する情報を示すＳＴ設計情報の入力を受け付ける。
　ステップＳ３３において、ＧＣＬ計算部１０８は、ＮＷトポロジ記憶部１０５から、制御通信網ＮＷ１ｎのＮＷトポロジを読み出す。
　ステップＳ３４において、ＧＣＬ計算部１０８は、ＧＣＬ記憶部１０７から、制御通信網ＮＷ１ｎの複数の通信装置２ｎ－ｊそれぞれについての既存のＧＣＬを読み出す。
　ステップＳ３５において、ＧＣＬ計算部１０８が、ＧＣＬを計算する。具体的には、ＧＣＬ計算部１０８が、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬと、制御通信網ＮＷ１（ｎ－１）における通信装置２（ｎ－１）－ｍによるフレームの送信タイミングとに基づいて、制御通信網ＮＷ１ｎにおける複数の通信装置２ｎ－ｊについてのＧＣＬを設計する。そして、ＧＣＬ計算部１０８が、設計されたＧＣＬよってフレームが転送される場合の、制御通信網ＮＷ１ｎにおける複数の通信装置２ｎ－ｊによるフレームの送信タイミングを計算する。
　ステップＳ３６において、ＧＣＬ記憶部１０７が、記憶されている既存のＧＣＬをＧＣＬ計算部１０８によって設計されたＧＣＬに更新する。
　ステップＳ３７において、ＧＣＬ計算部１０８が、Listener到達時刻を計算する。
　ステップＳ３８において、制御フレーム生成信号送信部１１１は、Talker３が所属している制御通信網ＮＷ１１の制御装置１１に向けて、Listener到達時刻を含む制御フレーム生成信号を送信する。
　なお、制御装置１ｎが実行する上述したステップＳ３１からステップＳ３４までの処理の順序は一例であって、この順序に限定されることはない。また、ステップＳ３１からステップＳ３４までの処理のうち、いずれか２つ以上の処理が同じタイミングで実行されてもよい。
　続いて、図８を参照して、Talker３が所属している制御通信網ＮＷ１１の制御装置１１の動作の一例を説明する。
　ステップＳ４０において、制御フレーム通知信号受信部１０２が、制御装置１ｎから送信された、Listener到達時刻を含む制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　ステップＳ４１において、Listener到達時刻読み出し部１０４が、制御フレーム通知信号受信部１０２によって受信された制御フレーム通知信号が含むListener到達時刻を読み出す。
　ステップＳ４２において、遅延要件判定部１０９が、複数の制御通信網ＮＷ１ｋに所属している複数の制御装置１ｋそれぞれによって設計された、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについてのＧＣＬに従ってフレームが転送される場合のEnd to End遅延Ｔｅを計算する。
　ステップＳ４３において、遅延要件判定部１０９が、End to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。
　ステップＳ４３で、End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、ステップＳ４４において、遅延要件判定部１０９が、ＧＣＬ計算部１０８によって計算されたＧＣＬを通信において用いられるＧＣＬとして決定する。そして、遅延要件判定部１０９は、送信タイミングの計算に用いられた、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについてのＧＣＬを該複数の通信装置２ｋ－ｊそれぞれに設定すること示す設計命令を送信する。
　ステップＳ４３で、End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、図５のステップＳ１０に戻って、処理が繰り返される。すなわち、End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、各制御装置１ｋのＧＣＬ計算部１０８が、既に設計されたＧＣＬとは異なるＧＣＬを設計する。そして、該異なるＧＣＬに従ってフレームが転送される場合の、複数の制御通信網ＮＷ１ｋそれぞれにおける複数の通信装置２ｋ－ｊによるフレームの送信タイミングをする処理を、End to End遅延Ｔｅが遅延要件を満たすと判定されるまで繰り返す。
　上述したように、第１の実施形態によれば、制御装置１ｋは、複数の制御通信網ＮＷ１ｋにわたる通信において、遅延を低減することことができる。具体的には、制御装置１ｋ’は、隣接する制御通信網ＮＷ１ｋの通信装置２ｋ－ｊのＧＣＬに基づくフレームの送信タイミングに基づいて、制御通信網ＮＷ１ｋ’の通信装置２ｋ’－ｊのＧＣＬを決定するため、図２０を参照して説明したような不要なキューイング遅延ＴＱの発生を抑制することができる。
　また、第１の実施形態によれば、制御装置１ｋは、他の制御装置１ｋが所属する制御通信網ＮＷ１ｋのＮＷトポロジ及びＧＣＬを用いずに、通信装置２ｋ－ｊのＧＣＬを決定するため、各制御通信網ＮＷ１ｋのＮＷトポロジ及びＧＣＬが不要に流出されるのを防ぐことができる。
　また、第１の実施形態によれば、制御装置１ｋは、他の制御装置１ｋによるＧＣＬの設計によって排他制御されることなく、自制御装置１ｋが所属する制御通信網ＮＷ１ｋ内にて高い自由度でＧＣＬを設計することができる。
　また、第１の実施形態によれば、制御装置１１によってEnd to End遅延Ｔｅが遅延要件を満たすと判定されると、該End to End遅延Ｔｅの計算に用いられたＧＣＬを各通信装置２ｋ－ｊに設定すると決定する。そのため、各制御装置１ｋは、全てのパターンのＧＣＬについて送信タイミングを計算する必要がない。そのため、各制御装置１ｋにおける処理負荷を軽減することができる。
　＜＜第２の実施形態＞＞
　図９を参照して第２の実施形態の全体構成について説明する。図９は、第２の実施形態に係る制御システム１００－１の一例を示す概略図である。第２の実施形態において、第１の実施形態と同一の機能部については同じ符号を付加し、説明を省略する。
　制御システム１００－１は、複数の制御装置１ｋ－１と、複数の制御装置１ｋ－１それぞれが制御通信網ＮＷ１ｋを介して制御する通信装置２ｋ－ｊと、Talker３と、Listener４とを備える。
　図９に示す例では、ｎ＝３であり、制御システム１００－１は、制御装置１１－１、制御装置１２－１、及び制御装置１３－１を備える。また、図９に示す例では、ｍ＝２であり、制御装置１１－１は、制御通信網ＮＷ１１を介して通信装置２１－１及び通信装置２１－２を制御し、制御装置１２－１は、制御通信網ＮＷ１２を介して通信装置２２－１及び通信装置２２－２を制御し、制御装置１３－１は、制御通信網ＮＷ１３－１を介して通信装置２３－１及び通信装置２３－２を制御する。
　図１０に示すように、制御装置１ｋ－１は、管理ポート１０１と、制御フレーム通知信号受信部１０２－１と、ＮＷトポロジ記憶部１０５と、ＳＴ設計情報入力部１０６と、ＧＣＬ記憶部１０７と、ゲートコントロールリスト候補計算部（ＧＣＬ候補計算部）１０８－１と、遅延要件判定部１０９－１と、ＧＣＬ送信タイミング読み出し部１１０と、制御フレーム生成信号送信部１１１－１と、全体ゲートコントロールリスト候補読み出し部（全体ＧＣＬ候補読み出し部）１１２と、全体ゲートコントロールリスト計算部（全体ＧＣＬ計算部）１１３とを備える。ＧＣＬ候補計算部１０８－１、遅延要件判定部１０９－１、制御フレーム生成信号送信部１１１－１、全体ＧＣＬ候補読み出し部１１２、及び全体ＧＣＬ計算部１１３は、コントローラによって構成される。
　制御フレーム通知信号受信部１０２－１は、他の制御装置１ｋ－１から送信された制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　第２の実施形態において、制御フレーム生成信号は、複数の通信装置２ｋ－ｊそれぞれについての１つ以上のＧＣＬ候補に従って、フレームが転送される場合それぞれの送信タイミングを含む。第２の実施形態において、送信タイミングとは、Talker３からListener４へのフレームの送信にあたって、制御通信網ＮＷ１ｋに所属している通信装置２ｋ－ｊのうち、最初にフレームを送信する通信装置２ｋ－１によるフレームの送信開始タイミングと、制御通信網ＮＷ１ｋに所属している通信装置２ｋ－ｊのうち、最後にフレームを送信する通信装置２ｋ－１によるフレームの送信終了タイミングとの両方である。
　ＧＣＬ候補計算部１０８－１は、ＮＷトポロジと、ＳＴ設計情報と、既存のＧＣＬとに基づいて、制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについての１つ以上のＧＣＬ候補を設計する。また、ＧＣＬ候補計算部１０８－１は、１つ以上のＧＣＬ候補それぞれに従ってフレームが転送される場合の、制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊによるフレームの送信タイミングを計算する。
　なお、第１の実施形態では、各制御装置１ｋは、ネットワークポリシーに基づいて決定されている順に処理を実行したが、第２の実施形態では、各制御装置１ｋ－１は、他の制御装置１ｋ－１が処理を実行するタイミング及び他の制御装置１ｋ－１による処理の結果によらず、処理を実行することができる。
　制御フレーム生成信号送信部１１１－１は、ＧＣＬ送信タイミング読み出し部１１０によって読み出された送信タイミングを含む制御フレーム生成信号を、管理ポート１０１を介して送信する。具体的には、制御フレーム生成信号送信部１１１は、所定の制御装置１ｋ－１に、送信終了タイミング及び送信開始タイミングを含む制御フレーム生成信号を送信する。所定の制御装置１ｋ－１は、複数の制御装置１ｋ－１のうちの、予め定められた１つの制御装置１ｋ－１である。
　所定の制御装置１ｋ－１の全体ＧＣＬ候補読み出し部１１２は、制御フレーム通知信号が含む、各制御装置１ｋ－１のＧＣＬ計算部１０８によってそれぞれ計算された１以上のＧＣＬ候補に従ってフレームが転送される場合の、複数の通信装置２ｋ－ｊそれぞれの送信タイミングを読み出す。
　所定の制御装置１ｋ－１の全体ＧＣＬ計算部１１３は、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊそれぞれについての、１つ以上のＧＣＬ候補それぞれに対応する送信タイミングに基づいて、複数の通信装置２ｋ－ｊそれぞれについてのＧＣＬ候補の組み合わせそれぞれに従ってフレームが転送される場合の、Talker３によるフレームの送信開始タイミングからListener４によるフレームの受信終了タイミングまでのEnd to End遅延Ｔｅ（図１１参照）を計算する。また、全体ＧＣＬ計算部１１３は、End to End遅延Ｔｅが最小の組み合わせを選択する。
　また、所定の制御装置１ｋ－１の全体ＧＣＬ計算部１１３は、End to End遅延Ｔｅが最小の組み合わせを構成するＧＣＬ候補それぞれを、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊそれぞれについてのＧＣＬとして決定する。
　所定の制御装置１ｋ－１の遅延要件判定部１０９－１は、全体ＧＣＬ計算部１１３によって決定されたＧＣＬに従ってフレームが転送される場合のEnd to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。
　End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、制御フレーム生成信号送信部１１１－１は、全体ＧＣＬ計算部１１３によって決定されたＧＣＬを該複数の通信装置２ｋ－ｊそれぞれに設定すること示す設計命令を含む制御フレーム生成信号を送信する。
　なお、上述した所定の制御装置１ｋ－１が全体ＧＣＬ候補読み出し部１１２及び全体ＧＣＬ計算部１１３を備え、他の制御装置１ｋ－１は、全体ＧＣＬ候補読み出し部１１２及び全体ＧＣＬ計算部１１３を備えなくてもよい。本実施形態において、所定の制御装置１ｋ－１でない制御装置１ｋ－１は、ＧＣＬ候補計算部１０８－１によって計算されたＧＣＬ候補に従った場合の送信タイミングを示す制御フレーム生成信号を通信装置２ｋ－ｊを介して、所定の制御装置１ｋ－１に送信する。そして、所定の制御装置１ｋ－１の全体ＧＣＬ候補読み出し部１１２及び全体ＧＣＬ計算部１１３は、所定の制御装置１ｋ－１ではない制御装置１ｋ－１から受信した、制御フレーム生成信号に対応する制御フレーム通知信号に示される送信タイミングと、所定の制御装置１ｋ－１によって計算された送信タイミングとを用いて、上述した処理を実行する。
　＜制御装置の動作＞
　次に、第２の実施形態に係る、上述した所定の制御装置１ｋ－１が全体ＧＣＬを決定するための動作について、図１２を参照して説明する。図１２は、本実施形態に係る制御装置１ｋ－１が全体ＧＣＬを決定するための動作の一例を示すフローチャートである。図１２を参照して説明する制御装置１ｋ－１の動作は本実施形態に係る制御装置１ｋ－１が実行する制御方法に相当する。なお、本動作にあたって、所定の制御装置１ｋ－１のＧＣＬ候補計算部１０８－１は、自制御装置１ｋ－１が所属する制御通信網ＮＷ１ｋの複数の通信装置２ｋ－ｊそれぞれについての１以上のＧＣＬ候補を設計し、送信タイミングを計算している。
　まず、ステップＳ５０において、制御フレーム通知信号受信部１０２が、所定の制御装置１ｋ－１ではない制御装置１ｋから送信された、送信タイミングを含む制御フレーム生成信号に対応する制御フレーム通知信号を受信する。受信された制御フレーム通知信号が含む、ＧＣＬ候補の送信タイミングは、全体ＧＣＬ候補読み出し部１１２によって読み出され、全体ＧＣＬ記憶部１１３によって記憶される。
　ステップＳ５１において、全体ＧＣＬ候補読み出し部１１２は、各制御装置１ｋ－１のＧＣＬ計算部１０８によってそれぞれ計算された１以上のＧＣＬ候補に従ってフレームが転送される場合の複数の通信装置２ｋ－ｊそれぞれの送信タイミングを読み出す。
　ステップＳ５２において、全体ＧＣＬ計算部１１３が、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊについてのＧＣＬ候補の組み合わせそれぞれに従ってフレームが転送される場合のEnd to End遅延Ｔｅを、全体ＧＣＬ候補読み出し部１１２によって読み出された送信タイミングに基づいて計算する。
　ステップＳ５３において、全体ＧＣＬ計算部１１３は、End to End遅延Ｔｅが最小の組み合わせを選択する。また、全体ＧＣＬ計算部１１３は、 End to End遅延Ｔｅが最小の組み合わせを構成するＧＣＬ候補それぞれを、複数の制御通信網ＮＷ１ｋにおける複数の通信装置２ｋ－ｊそれぞれについてのＧＣＬとして決定する。
　ステップＳ５４において、遅延要件判定部１０９－１が、全体ＧＣＬ計算部１１３によって決定されたＧＣＬに従ってフレームが転送される場合のEnd to End遅延Ｔｅ（すなわち最小のEnd to End遅延Ｔｅ）が遅延要件を満たしているか否かを判定する。
　ステップＳ５４で、End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、ステップＳ５５において、制御フレーム生成信号送信部１１１－１が、全体ＧＣＬ計算部１１３によって決定されたＧＣＬを該複数の通信装置２ｋ－ｊそれぞれに設定すること示す設計命令を含む制御フレーム生成信号を送信する。
　ステップＳ５４で、End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、制御装置１ｋ－１は処理を終了する。
　上述したように、第２の実施形態によれば、制御装置１ｋ－１は、第１の実施形態の制御装置１ｋと同様に、複数の制御通信網ＮＷ１ｋにわたる通信において、遅延を低減することことができる。具体的には、制御装置１ｋ－１は、隣接する制御通信網ＮＷ１ｋの通信装置２ｋ－ｊについてのＧＣＬに基づくフレームの送信タイミングに基づいて、制御通信網ＮＷ１ｋの通信装置２ｋ－ｊのＧＣＬを決定するため、図２０を参照して説明したような不要なキューイング遅延ＴＱの発生を抑制することができる。
　また、第２の実施形態によれば、制御装置１ｋ－１は、他の制御装置１ｋ－１が所属する制御通信網ＮＷ１ｋのＮＷトポロジ及びＧＣＬを用いずに、通信装置２ｋ－ｊのＧＣＬを決定するため、各制御通信網ＮＷ１ｋのＮＷトポロジ及びＧＣＬが不要に流出されるのを防ぐことができる。
　また、第２の実施形態によれば、制御装置１ｋ－１は、Talker３がListener４にフレームを送信する通信において、全体を通して要するEnd to End遅延Ｔｅが最小となるようにＧＣＬを設計することができる。
　＜＜第３の実施形態＞＞
　図１３に示すように、第３の実施形態の制御システム１００－２は、１つの親制御装置（制御装置）１ａと、１以上の子制御装置（他の制御装置）１ｂｋとを備える。第３の実施形態において、第１の実施形態と同一の機能部については同じ符号を付加し、説明を省略する。
　＜親制御装置の構成＞
　図１４に示すように、親制御装置１ａは、管理ポート１０１と、制御フレーム通知信号受信部１０２－２と、と、ＳＴ設計情報入力部１０６と、全体ＧＣＬ計算部１０８－２と、遅延要件判定部１０９－２と、制御フレーム生成信号送信部１１１－２と、ネットワークトポロジ読み出し部（ＮＷトポロジ読み出し部）１１４と、ネットワークトポロジ更新部（ＮＷトポロジ更新部）１１５と、ゲートコントロールリスト読み出し部（ＧＣＬ読み出し部）１１６と、ゲートコントロールリスト更新部（ＧＣＬ更新部）１１７と、全体ネットワークトポロジ記憶部（全体ＮＷトポロジ記憶部）１１８と、全体ゲートコントロールリスト記憶部（全体ＧＣＬ記憶部）１１９とを備える。全体ＧＣＬ計算部１０８－２、遅延要件判定部１０９－２、制御フレーム生成信号送信部１１１－２、ＮＷトポロジ読み出し部１１４、ＮＷトポロジ更新部１１５、ＧＣＬ読み出し部１１６、及びＧＣＬ更新部１１７は、コントローラによって構成される。全体ＮＷトポロジ記憶部１１８及び全体ＧＣＬ記憶部１１９は、メモリによって構成される。また、親制御装置１ａは、長距離通信サービスを提供するサービスプロバイダが管理するＣＮＣ等とすることができる。
　制御フレーム通知信号受信部１０２－２は、子制御装置１ｂｋから送信された制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　第３の実施形態において、親制御装置１ａの制御フレーム通知信号受信部１０２－２によって受信される制御フレーム通知信号は、子制御装置１ｂｋそれぞれのＮＷトポロジとＧＣＬとを含む。
　ＮＷトポロジ読み出し部１１４は、制御フレーム通知信号に含まれる、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋそれぞれのＮＷトポロジを読み出す。
　ＮＷトポロジ更新部１１５は、全体ＧＣＬ記憶部１１９に記憶されている、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋそれぞれのＮＷトポロジを、ＮＷトポロジ読み出し部１１４によって読み出された、それぞれ対応するＮＷトポロジで更新する。
　ＧＣＬ読み出し部１１６は、制御フレーム通知信号に含まれる、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋそれぞれの複数の通信装置２ｂｋ－ｊについてのＧＣＬを読み出す。
　ＧＣＬ更新部１１７は、全体ＧＣＬ記憶部１１９に記憶されている、制御通信網ＮＷ１ｂｋそれぞれの複数の通信装置２ｂｋ－ｊについてのＧＣＬを、ＧＣＬ読み出し部１１６によって読み出された、それぞれ対応するＧＣＬで更新する。
　全体ＮＷトポロジ記憶部１１８は、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋそれぞれのＮＷトポロジを含む全体ＮＷトポロジを記憶する。
　全体ＧＣＬ記憶部１１９は、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋの複数の通信装置２ａ－ｊ、２ｂｋ－ｊそれぞれについての既存のＧＣＬを含む、既存の全体ＧＣＬを記憶する。
　全体ＧＣＬ計算部１０８－２は、全体ＮＷトポロジと、ＳＴ設計情報と、既存の全体ＧＣＬとに基づいて、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋの全体における複数の通信装置２ａ－ｊ、２ｂｋ－ｊについてのＧＣＬを含む全体ＧＣＬを設計する。また、全体ＧＣＬ計算部１０８－２は、図１５に示すような、設計された全体ＧＣＬよってフレームが転送される場合の、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋにおける複数の通信装置２ａ－ｊ、２ｂｋ－ｊによるフレームの送信タイミングを計算する。また、全体ＧＣＬ計算部１０８－２は、Listener到達時刻を計算する。
　遅延要件判定部１０９－２は、全体ＧＣＬ計算部１０８－２によって計算された送信タイミングに基づいて、End to End遅延Ｔｅを計算する。また、遅延要件判定部１０９は、End to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。
　End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、遅延要件判定部１０９は、全体ＧＣＬ計算部１０８－２によって設計された全体ＧＣＬを、通信において用いられる全体ＧＣＬとして決定する。また、遅延要件判定部１０９は、決定された全体ＧＣＬにおける、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋの通信装置２ｂｋ－ｊについてのＧＣＬを読み出し、該ＧＣＬを通信装置２ｂｋ－ｊに設定させる設計命令を生成する。
　End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、親制御装置１ａの全体ＧＣＬ計算部１０８－２は、異なるＧＣＬを設計し、該ＧＣＬに基づく送信タイミングを計算し、End to End遅延Ｔｅが遅延要件を満たすまで処理を繰り返す。
　制御フレーム生成信号送信部１１１－２は、遅延要件判定部１０９－２によって生成された設計命令と、ＧＣＬ設計情報とを含む制御フレーム生成信号を子制御装置１ｂｋに送信する。すなわち、制御フレーム生成信号送信部１１１－２は、End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、全体ＧＣＬ計算部１０８－２によって設計された全体ＧＣＬにおける、子制御通信網ＮＷ１ｂｋの通信装置２ｂｋ－ｊについてのＧＣＬをそれぞれの通信装置２ｂｋ－ｊに設定させるための設計命令と、ＧＣＬを示すＧＣＬ設計情報とを含む制御フレーム生成信号を子制御装置１ｂｋに送信する。
　＜子制御装置の構成＞
　図１６に示すように、子制御装置１ｂｋは、管理ポート１０１と、制御フレーム通知信号受信部１０２－２と、ＮＷトポロジ記憶部１０５と、ＧＣＬ記憶部１０７と、制御フレーム生成信号送信部１１１－２と、ＮＷトポロジ読み出し部１１４と、ＧＣＬ読み出し部１１６と、ＧＣＬ更新部１１７とを備える。
　制御フレーム生成信号送信部１１１－２は、ＮＷトポロジ読み出し部１１４によって読み出されたＮＷトポロジと、ＧＣＬ読み出し部１１６によって読み出されたＧＣＬとを含む制御フレーム生成信号を送信する。これにより、上述した親制御装置１ａの制御フレーム通知信号受信部１０２－２は、子制御装置１ｂｋから送信された制御フレーム生成信号に対応する、ＮＷトポロジとＧＣＬとを含む制御フレーム通知信号を受信することができる。
　制御フレーム通知信号受信部１０２－２は、上述した親制御装置１ａの制御フレーム生成信号送信部１１１－２によって送信された、設計命令とＧＣＬ情報とを含む制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　ＧＣＬ更新部１１７は、ＧＣＬ記憶部１０７に記憶されているＧＣＬを、制御フレーム通知信号受信部１０２－２によって受信した制御フレーム通知信号に含まれるＧＣＬ情報が示すＧＣＬで更新する。
　＜制御装置の動作＞
　次に、第３の実施形態に係る親制御装置１ａの動作について、図１７を参照して説明する。図１７は、本実施形態に係る親制御装置１ａの動作の一例を示すフローチャートである。図１７を参照して説明する親制御装置１ａの動作は本実施形態に係る親制御装置１ａが実行する制御方法に相当する。
　ステップＳ６００において、制御フレーム通知信号受信部１０２－２が、子制御装置１ｂｋから送信された制御フレーム生成信号に対応する制御フレーム通知信号を受信する。
　ステップＳ６０１において、ＮＷトポロジ読み出し部１１４が、制御フレーム通知信号に含まれる、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋそれぞれのＮＷトポロジを読み出す。
　ステップＳ６０２において、ＮＷトポロジ更新部１１５は、全体ＧＣＬ記憶部１１９に記憶されている全体ＮＷトポロジを、ＮＷトポロジ読み出し部１１４によって読み出されたＮＷトポロジによって更新する。
　ステップＳ６０３において、ＧＣＬ読み出し部１１６が、制御フレーム生成信号に含まれる、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋそれぞれの複数の通信装置２ｂｋ－ｊについてのＧＣＬを読み出す。
　ステップＳ６０４において、ＧＣＬ更新部１１７が、全体ＧＣＬ記憶部１１９に記憶されている全体ＧＣＬを、ＧＣＬ読み出し部１１６によって読み出されたＧＣＬによって更新する。
　ステップＳ６０５において、ＳＴ設計情報入力部１０６が、ＧＣＬの設計に関する情報を示すＳＴ設計情報の入力を受け付ける。
　ステップＳ６０６において、全体ＧＣＬ計算部１０８－２が、全体ＮＷトポロジ記憶部１１８に記憶されている全体ＮＷトポロジを読み出す。
　ステップＳ６０７において、全体ＧＣＬ計算部１０８－２が、全体ＧＣＬ記憶部１１９に記憶されている既存の全体ＧＣＬを読み出す。すなわち、全体ＧＣＬ計算部１０８－２が、子制御装置１ｂｋそれぞれが所属している制御通信網ＮＷ１ｂｋの通信装置２ｂｋ－ｊそれぞれのＧＣＬと、親制御装置１ａが所属している制御通信網ＮＷ１ａの通信装置２ａ－ｊそれぞれのＧＣＬとを含む既存の全体ＧＣＬを読み出す。
　ステップＳ６０８において、全体ＧＣＬ計算部１０８－２が、ＳＴ設計情報と、全体ＮＷトポロジと、既存の全体ＧＣＬとに基づいて、全体ＧＣＬを計算する。具体的には、全体ＧＣＬ計算部１０８－２が、全体ＧＣＬを設計する。そして全体ＧＣＬ計算部１０８－２が、設計された全体ＧＣＬに従ってフレームが転送される場合の、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋにおける複数の通信装置２ａ－ｊ、２ｂｋ－ｊによるフレームの送信タイミングを計算する。このとき、全体ＧＣＬ計算部１０８－２は、Listener到達時刻を計算する。
　ステップＳ６０９において、全体ＧＣＬ記憶部１１９が、記憶されている既存のＧＣＬを全体ＧＣＬ計算部１０８－２によって設計された全体ＧＣＬに更新する。
　ステップＳ６１０において、遅延要件判定部１０９－２が、全体ＧＣＬ計算部１０８－２によって計算された送信タイミングに基づいて、End to End遅延Ｔｅを計算する。
　ステップＳ６１１において、遅延要件判定部１０９は、End to End遅延Ｔｅが遅延要件を満たしているか否かを判定する。
　ステップＳ６１１で、End to End遅延Ｔｅが遅延要件を満たしていないと判定された場合、親制御装置１ａは、ステップＳ６０８に戻って処理を繰り返す。
　ステップＳ６１１で、End to End遅延Ｔｅが遅延要件を満たしていると判定された場合、ステップＳ６１２において、遅延要件判定部１０９が、設計された全体ＧＣＬにおける、子制御装置１ｂｋが所属する制御通信網ＮＷ１ｂｋの通信装置２ｂｋ－ｊについてのＧＣＬを読み出す。
　ステップＳ６１３において、該ＧＣＬを通信装置２ｂｋ－ｊに設定させる設計命令と、ＧＣＬ情報とを子制御装置１ｂｋに送信する。
　なお、親制御装置１ａが実行する上述したステップＳ６０５からステップＳ６０７までの処理の順序は一例であって、この順序に限定されることはない。また、ステップＳ６０５からステップＳ６０７までの処理のうち、いずれか２つ以上の処理が同じタイミングで実行されてもよい。また、親制御装置１ａが実行する上述した動作において、ステップＳ６０３及びＳ６０４が実行されてから、ステップＳ６０１及びＳ６０２が実行されてもよい。また、ステップＳ６０１及びＳ６０２と、ステップＳ６０３及びＳ６０４とが同じタイミングで実行されてもよい。
　上述したように、第３の実施形態によれば、親制御装置１ａが、全ての制御通信網ＮＷ１ａ、ＮＷ１ｂｋにわたって、複数の通信装置２ａ－ｊ、２ｂｋ－ｊそれぞれについてのＧＣＬを設計する。これによって、複数の制御通信網ＮＷ１ａ、ＮＷ１ｂｋにわたる通信において、遅延を低減することことができる。
　なお、第３の実施形態では、複数の子制御装置１ｂｋの間でＮＷトポロジ及びＧＣＬを送受信せず、子制御装置１ｂｋが親制御装置１ａにのみＮＷトポロジ及びＧＣＬを送信することが好ましい。これにより、子制御装置１ｂｋが、他の子制御装置１ｂｋのＮＷトポロジ及びＧＣＬを受信することがなく、不要にＮＷトポロジ及びＧＣＬが拡散されるのを回避することができる。
　＜変形例＞
　なお、上述した第１の実施形態において、図１８Ａに示すように、制御装置１ｋ（図１８Ａの例では、制御装置１１）は、制御フレーム生成信号を通信装置２ｋ－ｍ（図１８Ａの例では、通信装置２１－２）に送信する。このような構成において、通信装置２ｋ－ｍは、制御フレーム生成信号に基づいて制御フレームを生成し、主信号網ＮＷ２ｋ（図１８Ａの例では、主信号網ＮＷ２１）を介して該制御フレームを通信装置２（ｋ＋１）－１（図１８Ａの例では、通信装置２２－１）に送信する。そして、通信装置２（ｋ＋１）－１が制御フレームに基づく制御フレーム通知信号を制御装置１（ｋ＋１）（図１８Ａの例では、制御装置１２）に送信する。
　しかし、図１８Ａに示す例に限られることはなく、例えば、図１８Ｂに示すように、制御装置１ｋ（図１８Ｂの例では、制御装置１１）は、制御フレーム生成信号に基づいて生成した制御フレームを通信装置２ｋ－ｍ（図１８Ｂの例では、通信装置２１－２）に送信してもよい。このような構成において、通信装置２ｋ－ｍは、主信号網ＮＷ２ｋ（図１８Ｂの例では、主信号網ＮＷ２１）を介して制御フレームを通信装置２（ｋ＋１）－１（図１８Ｂの例では、通信装置２２－１）に送信する。そして、通信装置２（ｋ＋１）－１が制御フレームを制御装置１（ｋ＋１）（図１８Ｂの例では、制御装置１２）に送信する。さらに、制御装置１（ｋ＋１）が制御フレームに基づく制御フレーム通知信号を生成する。なお、第２及び第３の実施形態についても同様である。
　＜プログラム＞
　上述した制御装置１ｋ、制御装置１ｋ－１、親制御装置１ａ、及び子制御装置１ｂｋは、コンピュータ５０１によって実現することができる。また、上述した制御装置１ｋ、制御装置１ｋ－１、親制御装置１ａ、及び子制御装置１ｂｋとして機能させるためのプログラムが提供されてもよい。また、該プログラムは、記憶媒体に記憶されてもよいし、ネットワークを通して提供されてもよい。図１９は、制御装置１ｋとしてそれぞれ機能するコンピュータ５０１の概略構成を示すブロック図である。制御装置１ｋ－１、親制御装置１ａ、及び子制御装置１ｂｋとしてそれぞれ機能するコンピュータも、コンピュータ５０１と同様に構成されてよい。ここで、コンピュータ５０１は、汎用コンピュータ、専用コンピュータ、ワークステーション、ＰＣ（Personal Computer）、電子ノートパッドなどであってもよい。プログラム命令は、必要なタスクを実行するためのプログラムコード、コードセグメントなどであってもよい。
　図１９に示すように、コンピュータ５０１は、プロセッサ５１０と、ＲＯＭ（Read Only Memory）５２０と、ＲＡＭ（Random Access Memory）５３０と、ストレージ５４０と、入力部５５０と、出力部５６０と、通信インターフェース（Ｉ／Ｆ）５７０とを備える。各構成は、バス５８０を介して相互に通信可能に接続されている。プロセッサ５１０は、具体的にはＣＰＵ(Central Processing Unit)、ＭＰＵ（Micro Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＳｏＣ（System on a Chip）などであり、同種又は異種の複数のプロセッサにより構成されてもよい。
　プロセッサ５１０は、各構成の制御、及び各種の演算処理を実行する。すなわち、プロセッサ５１０は、ＲＯＭ５２０又はストレージ５４０からプログラムを読み出し、ＲＡＭ５３０を作業領域としてプログラムを実行する。プロセッサ５１０は、ＲＯＭ５２０又はストレージ５４０に記憶されているプログラムに従って、上記各構成の制御及び各種の演算処理を行う。上述した実施形態では、ＲＯＭ５２０又はストレージ５４０に、本開示に係るプログラムが記憶されている。
　プログラムは、コンピュータ５０１が読み取り可能な記憶媒体に記憶されていてもよい。このような記憶媒体を用いれば、プログラムをコンピュータ５０１にインストールすることが可能である。ここで、プログラムが記憶された記憶媒体は、非一時的（non-transitory）記憶媒体であってもよい。非一時的記憶媒体は、特に限定されるものではないが、例えば、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ＵＳＢ（Universal Serial Bus）メモリなどであってもよい。また、このプログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。
　ＲＯＭ５２０は、各種プログラム及び各種データを記憶する。ＲＡＭ５３０は、作業領域として一時的にプログラム又はデータを記憶する。ストレージ５４０は、ＨＤＤ（Hard Disk Drive）又はＳＳＤ（Solid State Drive）により構成され、オペレーティングシステムを含む各種プログラム及び各種データを記憶する。
　入力部５５０は、ユーザの入力操作を受け付けて、ユーザの操作に基づく情報を取得する１つ以上の入力インターフェースを含む。例えば、入力部５５０は、ポインティングデバイス、キーボード、マウスなどであるが、これらに限定されない。
　出力部５６０は、情報を出力する１つ以上の出力インターフェースを含む。例えば、出力部５６０は、情報を映像で出力するディスプレイ、又は情報を音声で出力するスピーカであるが、これらに限定されない。なお、出力部５６０は、タッチパネル方式のディスプレイである場合には、入力部５５０としても機能する。
　通信インターフェース（Ｉ／Ｆ）５７０は、外部の装置と通信するためのインターフェースである。
　以上の実施形態に関し、更に以下の付記を開示する。
　［付記項１］
　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置それぞれについての第１ゲートコントロールリストを設計する制御装置において、
　メモリと、コントローラを備え、
　前記コントローラは、前記第１ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
　前記メモリは、
　　前記一の制御通信網のネットワークトポロジを記憶し、
　　前記一の制御通信網の既存のゲートコントロールリストを記憶し、
　前記コントローラは、
　　前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストと、前記一の制御通信網に隣接している他の制御通信網に所属している他の制御装置によって設計された、前記他の制御通信網における複数の通信装置それぞれについての第２ゲートコントロールリストに従って前記フレームが転送される場合の、前記他の制御通信網における複数の通信装置による前記フレームの送信タイミングとに基づいて、前記第１ゲートコントロールリストを設計し、該第１ゲートコントロールリストよって前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算し、
　　前記複数の制御通信網に所属している複数の制御装置それぞれによって設計された、前記複数の制御通信網における複数の通信装置それぞれについてのゲートコントロールリストに従って前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延が遅延要件を満たしているか否かを判定し、
　前記端末間遅延が遅延要件を満たしていると判定された場合、前記ゲートコントロールリストそれぞれを、対応する前記通信装置に設定すること示す設計命令を示す制御フレーム生成情報を送信する、制御装置。
　［付記項２］
　前記送信タイミングは、前記一の制御通信網において、最初に前記フレームを受信する通信装置によるフレームの送信開始タイミングと、前記一の制御通信網において、最後にフレームを受信する通信装置によるフレームの送信終了タイミングとのいずれかであって、
　前記コントローラは、前記一の制御通信網に、前記送信端末からの前記フレームを受信する側で隣接している制御通信網の制御装置に前記送信開始タイミングを含む制御フレーム生成情報を送信し、前記一の制御通信網に、前記受信端末への前記フレームを送信する側で隣接している制御通信網の制御装置に前記送信終了タイミングを含む制御フレーム生成情報を送信する、付記項１に記載の制御装置。
　［付記項３］
　前記メモリは、前記既存のゲートコントロールリストを前記第１ゲートコントロールリスト計算部によって設計されたゲートコントロールリストに更新する、付記項１又は２に記載の制御装置。
　［付記項４］
　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置において、
メモリと、コントローラを備え、
　前記コントローラは、前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
　前記メモリは、
　　前記一の制御通信網のネットワークトポロジを記憶し、
　　前記一の制御通信網の複数の通信装置についての既存のゲートコントロールリストを記憶し、
　前記コントローラは、
　　前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算し、
　　前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記複数の通信装置それぞれについての前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成する前記ゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについてのゲートコントロールリストとして決定し、
　　前記決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定し、
　　前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信する、制御装置。
　［付記項５］
　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記複数の制御通信網それぞれにおける複数の通信装置のゲートコントロールリストを設計する制御装置において、メモリと、コントローラを備え、
　前記コントローラは、前記通信の設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
　前記メモリは、
　　前記複数の制御通信網それぞれのネットワークトポロジを含む全体ネットワークトポロジを記憶し、
　　前記複数の制御通信網の既存のゲートコントロールリストを含む、既存の全体ゲートコントロールリストを記憶し、
　前記コントローラは、
　　前記全体ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存の全体ゲートコントロールリストとに基づいて、前記複数の制御通信網の全体における複数の通信装置についてのゲートコントロールリストを設計し、前記設計されたゲートコントロールリストよって前記フレームが転送される場合の、前記複数の通信装置による前記フレームの送信タイミングを計算する全体ゲートコントロールリスト計算部と、
　前記送信タイミングに基づいて、前記受信端末による前記フレームの受信終了タイミングから、前記送信端末による前記フレームの送信開始タイミングまでの端末間遅延を計算し、前記端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、
　　前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって設計されたＧＣＬにおける、他の制御通信網の通信装置についてのゲートコントロールリストをそれぞれの該通信装置に設定させるための設計命令を含む制御フレーム生成情報を前記他の制御装置に送信する制御フレーム生成信号送信部と、
を備える制御装置。
　［付記項６］
　主主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置であって、前記一の制御通信網のネットワークトポロジを記憶するメモリと、前記一の制御通信網のゲートコントロールリストを記憶するメモリと、を備える制御装置の制御方法において、
　前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付け、
　前記ネットワークトポロジと、前記遅延保証通信設計情報と、既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算し、
　前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記複数の通信装置それぞれについての前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成する前記ゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについてのゲートコントロールリストとして決定し、
　前記決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定し、
　前記端末間遅延が遅延要件を満たしていると判定された場合、前記決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信する、制御方法。
　［付記項７］
　コンピュータによって実行可能なプログラムを記憶した非一時的記憶媒体であって、前記コンピュータを、付記項１から５のいずれか一項に記載の制御装置として動作させるプログラムを記憶した非一時的記憶媒体。
　本明細書に記載された全ての文献、特許出願および技術は、個々の文献、特許出願、および技術が参照により取り込まれることが具体的かつ個々に記載された場合と同程度に、本明細書中に参照により取り込まれる。
　上述の実施形態は代表的な例として説明したが、本開示の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、請求の範囲から逸脱することなく、種々の変形又は変更が可能である。
１ｋ、１ｋ－１、１ａ、１ｂｋ　制御装置
２ｋ－ｊ、２ａ－ｊ、２ｂｋ－ｊ　通信装置
３　送信端末（Talker）
４　受信端末（Listener）
１００、１００－１、１００－２　制御システム
１０１　管理ポート
１０２、１０２－１、１０２－２　制御フレーム通知信号受信部（制御フレーム通知情報受信部）
１０３　隣接ネットワーク送信タイミング読み出し部（隣接ＮＷ送信タイミング読み出し部）
１０４　受信端末到達時刻読み出し部（Listener到達時刻読み出し部）
１０５　ネットワークトポロジ記憶部（ＮＷトポロジ記憶部）
１０６　遅延保証通信設計情報入力部（ＳＴ設計情報入力部）
１０７　ゲートコントロールリスト記憶部（ＧＣＬ記憶部）
１０８　ゲートコントロールリスト計算部（ＧＣＬ計算部）
１０８－１　ゲートコントロールリスト候補計算部（ＧＣＬ候補計算部）
１０８－２　全体ゲートコントロールリスト計算部（全体ＧＣＬ計算部）
１０９、１０９－１、１０９－２　遅延要件判定部
１１０　ゲートコントロールリスト送信タイミング読み出し部（ＧＣＬ送信タイミング読み出し部）
１１１、１１１－１、１１１－２　制御フレーム生成信号送信部（制御フレーム生成情報送信部）
１１２　全体ゲートコントロールリスト候補読み出し部（全体ＧＣＬ候補読み出し部）
１１３　全体ゲートコントロールリスト計算部（全体ＧＣＬ計算部）
１１４　ネットワークトポロジ読み出し部（ＮＷトポロジ読み出し部）
１１５　ネットワークトポロジ更新部（ＮＷトポロジ更新部）
１１６　ゲートコントロールリスト読み出し部（ＧＣＬ読み出し部）
１１７　ゲートコントロールリスト更新部（ＧＣＬ更新部）
１１８　全体ネットワークトポロジ記憶部（全体ＮＷトポロジ記憶部）
１１９　全体ゲートコントロールリスト記憶部（全体ＧＣＬ記憶部）
２０１　管理ポート
２０２　制御フレーム生成信号受信部
２０３　制御フレーム生成部
２０４　制御フレーム送信部
２０５　主信号ポート
２０６　制御フレーム受信部
２０７　制御フレーム通知信号送信部
５０１　コンピュータ
５１０　プロセッサ
５２０　ＲＯＭ
５３０　ＲＡＭ
５４０　ストレージ
５５０　入力部
５６０　出力部
５７０　通信インターフェース
５８０　バス
ＮＷ１ｋ、ＮＷａ、ＮＷｂｋ　制御通信網
ＮＷ２ｋ　主信号網

Claims (7)

  1. 　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置の第１ゲートコントロールリストを設計する制御装置において、
    　前記第１ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
    　前記一の制御通信網のネットワークトポロジを記憶しているネットワークトポロジ記憶部と、
    　前記一の制御通信網の既存のゲートコントロールリストを記憶しているゲートコントロールリスト記憶部と、
    　前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストと、前記一の制御通信網に隣接している他の制御通信網に所属している他の制御装置によって設計された、前記他の制御通信網における複数の通信装置についての第２ゲートコントロールリストに従って前記フレームが転送される場合の、前記他の制御通信網における複数の通信装置による前記フレームの送信タイミングとに基づいて、前記第１ゲートコントロールリストを設計し、該第１ゲートコントロールリストよって前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するゲートコントロールリスト計算部と、
    　前記複数の制御通信網に所属している複数の制御装置それぞれによって設計されたゲートコントロールリストに従って前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、
    　前記端末間遅延が遅延要件を満たしていると判定された場合、前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を示す制御フレーム生成情報を送信する制御フレーム生成情報送信部と、
    を備える制御装置。
  2. 　前記送信タイミングは、前記一の制御通信網において、最初に前記フレームを受信する通信装置によるフレームの送信開始タイミングと、前記一の制御通信網において、最後にフレームを受信する通信装置によるフレームの送信終了タイミングとのいずれかであって、
    　前記一の制御通信網に、前記送信端末からの前記フレームを受信する側で隣接している制御通信網の制御装置に向けて、前記送信開始タイミングを含む制御フレーム生成情報を送信し、前記一の制御通信網に、前記受信端末への前記フレームを送信する側で隣接している制御通信網の制御装置に向けて、前記送信終了タイミングを含む制御フレーム生成情報を送信する制御フレーム生成情報送信部をさらに備える、請求項１に記載の制御装置。
  3. 　前記ゲートコントロールリスト記憶部は、前記既存のゲートコントロールリストを前記ゲートコントロールリスト計算部によって設計された第１ゲートコントロールリストに更新する、請求項１又は２に記載の制御装置。
  4. 　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置であって、
    　前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
    　前記一の制御通信網のネットワークトポロジを記憶しているネットワークトポロジ記憶部と、
    　前記一の制御通信網の複数の通信装置についての既存のゲートコントロールリストを記憶しているゲートコントロールリスト記憶部と、
    　前記ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するゲートコントロールリスト候補計算部と、
    　前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成するゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについての前記ゲートコントロールリストとして決定する全体ゲートコントロールリスト計算部と、
    　前記全体ゲートコントロールリスト計算部によって決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、
    　前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信する制御フレーム生成情報送信部と、
    を備える制御装置。
  5. 　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記複数の制御通信網それぞれにおける複数の通信装置のゲートコントロールリストを設計する制御装置であって、
    　前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付ける遅延保証通信設計情報入力部と、
    　前記複数の制御通信網それぞれのネットワークトポロジを含む全体ネットワークトポロジを記憶する全体ネットワークトポロジ記憶部と、
    　前記複数の制御通信網の既存のゲートコントロールリストを含む、既存の全体ゲートコントロールリストを記憶するゲートコントロールリスト記憶部と、
    　前記全体ネットワークトポロジと、前記遅延保証通信設計情報と、前記既存の全体ゲートコントロールリストとに基づいて、前記複数の制御通信網の全体における複数の通信装置についてのゲートコントロールリストを設計し、前記設計されたゲートコントロールリストよって前記フレームが転送される場合の、前記複数の通信装置による前記フレームの送信タイミングを計算する全体ゲートコントロールリスト計算部と、
    　前記送信タイミングに基づいて、前記受信端末による前記フレームの受信終了タイミングから、前記送信端末による前記フレームの送信開始タイミングまでの端末間遅延を計算し、前記端末間遅延が遅延要件を満たしているか否かを判定する遅延要件判定部と、
    　前記端末間遅延が遅延要件を満たしていると判定された場合、前記全体ゲートコントロールリスト計算部によって設計されたゲートコントロールリストにおける、他の制御通信網の通信装置についてのゲートコントロールリストをそれぞれの該通信装置に設定させるための設計命令を含む制御フレーム生成情報を前記他の制御装置に送信する制御フレーム生成情報送信部と、
    を備える制御装置。
  6. 　主信号網によって接続されている複数の制御通信網のうちの一の制御通信網に所属し、送信端末から受信端末に送信されるフレームを転送する、前記一の制御通信網における複数の通信装置のゲートコントロールリストを設計する制御装置であって、前記一の制御通信網のネットワークトポロジを記憶するネットワークトポロジ記憶部と、前記一の制御通信網のゲートコントロールリストを記憶するゲートコントロールリスト記憶部と、を備える制御装置の制御方法において、
    　前記ゲートコントロールリストの設計に関する情報を示す遅延保証通信設計情報の入力を受け付けるステップと、
    　前記ネットワークトポロジと、前記遅延保証通信設計情報と、既存のゲートコントロールリストとに基づいて、前記一の制御通信網における複数の通信装置についての１つ以上のゲートコントロールリスト候補を設計し、前記設計された１つ以上のゲートコントロールリスト候補それぞれに従って前記フレームが転送される場合の、前記一の制御通信網における複数の通信装置による前記フレームの送信タイミングを計算するステップと、
    　前記複数の制御通信網にそれぞれ所属している複数の制御装置によって設計された、前記複数の制御通信網における複数の通信装置それぞれについての、１つ以上のゲートコントロールリスト候補それぞれに対応する前記フレームの送信タイミングに基づいて、前記複数の通信装置それぞれについての前記ゲートコントロールリスト候補の組み合わせそれぞれによって前記フレームが転送される場合の、前記送信端末による前記フレームの送信開始タイミングから前記受信端末による前記フレームの受信終了タイミングまでの端末間遅延を計算し、前記端末間遅延が最小の前記組み合わせを選択し、前記組み合わせを構成する前記ゲートコントロールリスト候補それぞれを、前記複数の制御通信網における前記複数の通信装置それぞれについてのゲートコントロールリストとして決定するステップと、
    　前記決定された前記ゲートコントロールリストに従ってフレームが転送される場合の端末間遅延が遅延要件を満たしているか否かを判定するステップと、
    　前記端末間遅延が遅延要件を満たしていると判定された場合、前記決定された前記ゲートコントロールリストを該複数の通信装置それぞれに設定すること示す設計命令を含む制御フレーム生成情報を送信するステップと、
    を含む制御方法。
  7. 　コンピュータを、請求項１、２、４、又は５に記載の制御装置として機能させるためのプログラム。
PCT/JP2022/023538 2022-06-10 2022-06-10 制御装置、制御方法、及びプログラム WO2023238410A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/023538 WO2023238410A1 (ja) 2022-06-10 2022-06-10 制御装置、制御方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/023538 WO2023238410A1 (ja) 2022-06-10 2022-06-10 制御装置、制御方法、及びプログラム

Publications (1)

Publication Number Publication Date
WO2023238410A1 true WO2023238410A1 (ja) 2023-12-14

Family

ID=89117849

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/023538 WO2023238410A1 (ja) 2022-06-10 2022-06-10 制御装置、制御方法、及びプログラム

Country Status (1)

Country Link
WO (1) WO2023238410A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136753A (ja) * 2019-02-14 2020-08-31 株式会社日立製作所 通信制御装置及び通信制御方法並びに通信システム
WO2021131530A1 (ja) * 2019-12-25 2021-07-01 オムロン株式会社 制御システム
KR20210122289A (ko) * 2019-02-13 2021-10-08 텔레폰악티에볼라겟엘엠에릭슨(펍) 무선 시간-민감 네트워킹

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122289A (ko) * 2019-02-13 2021-10-08 텔레폰악티에볼라겟엘엠에릭슨(펍) 무선 시간-민감 네트워킹
JP2020136753A (ja) * 2019-02-14 2020-08-31 株式会社日立製作所 通信制御装置及び通信制御方法並びに通信システム
WO2021131530A1 (ja) * 2019-12-25 2021-07-01 オムロン株式会社 制御システム

Similar Documents

Publication Publication Date Title
US8081663B2 (en) Time synchronization method and relay apparatus
US20160127250A1 (en) Low Jitter Traffic Scheduling on a Packet Network
US9654555B2 (en) Method for synchronizing local clocks in a distributed computer system
CN105528272A (zh) 服务器系统及其相关的控制方法
US11539773B2 (en) Systems, methods, and devices for providing networked access to media signals
CN113364638B (zh) 用于epa组网的方法、电子设备和存储介质
JP2017529728A (ja) ネットワーク装置用の時刻同期方法、装置及び時刻同期サーバ
WO2023238410A1 (ja) 制御装置、制御方法、及びプログラム
Luo et al. Optimizing multicast flows in high-bandwidth reconfigurable datacenter networks
JP5454255B2 (ja) 音響信号処理装置及び音響信号処理システム
JP5088281B2 (ja) パケット同期切替方法及びゲートウェイ装置
CN113346974B (zh) 用于时钟同步的方法、设备、通信系统和存储介质
JP2011071826A (ja) ネットワークシステム
WO2014167703A1 (ja) ネットワークシステム、通信方法、及び、ネットワーク装置
CN101404609A (zh) 一种数据交换方法、装置和系统
CN108683586A (zh) 即时通讯系统中的数据处理方法、装置、介质和计算设备
JP2020188401A (ja) クロック同期プログラム、クロック同期方法、通信装置、及び通信システム
US11445001B2 (en) Synchronization of a media codec between network elements of a media communication session
JP2010062992A (ja) クロック同期方法及び通信システム
JP2016014629A (ja) 測定装置及び測定方法
JP5414916B2 (ja) エンジニアリングツール、及びプログラマブルコントローラ
EP3867752A1 (en) Synchronization of data processing in a calculating system
Brunner et al. An audio system application for the adaptive avionics platform
JP2018032156A (ja) 仮想マシンの接続制御システムおよび仮想マシンの接続制御方法
Garbugli QoS-aware architectures, technologies, and middleware for the cloud continuum

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22945908

Country of ref document: EP

Kind code of ref document: A1