WO2023176558A1 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
WO2023176558A1
WO2023176558A1 PCT/JP2023/008400 JP2023008400W WO2023176558A1 WO 2023176558 A1 WO2023176558 A1 WO 2023176558A1 JP 2023008400 W JP2023008400 W JP 2023008400W WO 2023176558 A1 WO2023176558 A1 WO 2023176558A1
Authority
WO
WIPO (PCT)
Prior art keywords
periods
voltage pulse
plasma processing
bias
source
Prior art date
Application number
PCT/JP2023/008400
Other languages
English (en)
French (fr)
Inventor
地塩 輿水
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2023176558A1 publication Critical patent/WO2023176558A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Definitions

  • the exemplary embodiments of the present disclosure relate to a plasma processing method and a plasma processing apparatus.
  • Plasma processing equipment is used in plasma processing of substrates.
  • the plasma processing apparatus includes a chamber and a substrate holding electrode.
  • a substrate holding electrode is provided within the chamber.
  • the substrate holding electrode holds a substrate placed on its main surface.
  • Patent Document 1 One type of such a plasma processing apparatus is described in Patent Document 1 below.
  • the plasma processing apparatus described in Patent Document 1 further includes a high frequency generator and a DC negative pulse generator.
  • the high frequency generator applies a high frequency voltage to the substrate holding electrode.
  • the high frequency voltage is alternately turned on and off.
  • a DC negative pulse voltage is applied from a DC negative pulse generator to a substrate holding electrode according to the on/off timing of a high frequency voltage.
  • the present disclosure provides a technique for changing the potential of a substrate in a plasma processing apparatus.
  • a plasma processing method includes a step (a) of generating plasma in a chamber of a plasma processing apparatus.
  • the plasma processing apparatus includes a substrate support section provided within a chamber, and the substrate support section supports a substrate placed thereon.
  • the plasma processing method further includes the step (b) of applying a voltage pulse from a bias power source to a bias electrode of the substrate support to draw ions from the plasma into the substrate.
  • the plasma processing method further includes a step (c) of repeating step (b). In step (c), the duration of the voltage pulse is varied to alter the potential of the substrate.
  • a technique for changing the potential of a substrate in a plasma processing apparatus is provided.
  • FIG. 1 is a flowchart of a plasma processing method according to one exemplary embodiment.
  • 1 is a diagram for explaining a configuration example of a plasma processing system.
  • FIG. 2 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.
  • 1 is a diagram illustrating an example configuration of a power supply system in a plasma processing apparatus according to an exemplary embodiment.
  • 5A and 5B are each an example timing chart related to a plasma processing apparatus according to an example embodiment.
  • Each of FIGS. 6A and 6B is an example timing chart related to a plasma processing apparatus according to an example embodiment.
  • FIG. 7 is yet another example timing chart related to a plasma processing apparatus according to one exemplary embodiment.
  • FIG. 7 is a diagram illustrating another configuration example of a power supply system in a plasma processing apparatus according to one exemplary embodiment.
  • FIG. 7 is a partially enlarged cross-sectional view of another example of the substrate support section.
  • a plasma processing method includes a step (a) of generating plasma in a chamber of a plasma processing apparatus.
  • the plasma processing apparatus includes a substrate support section provided within a chamber, and the substrate support section supports a substrate placed thereon.
  • the plasma processing method further includes the step (b) of applying a voltage pulse from a bias power source to a bias electrode of the substrate support to draw ions from the plasma into the substrate.
  • the plasma processing method further includes a step (c) of repeating step (b). In step (c), the duration of the voltage pulse is varied to alter the potential of the substrate.
  • a delay occurs after the voltage pulse is output from the bias power supply until the potential of the substrate reaches the maximum potential corresponding to the set voltage level of the voltage pulse. Therefore, the potential of the substrate depends on the duration of the voltage pulse. Therefore, according to the above embodiment, by changing the duration of the voltage pulse, it is possible to change the potential of the substrate.
  • the period during which step (c) is performed may include a plurality of ON periods and a plurality of OFF periods alternating with the ON periods.
  • the plurality of ON periods voltage pulses are repeatedly applied from the bias power supply to the bias electrode, and the duration of the voltage pulses is varied to change the potential of the substrate.
  • each of the plurality of OFF periods application of voltage pulses from the bias power supply to the bias electrode is stopped.
  • the duration length of the voltage pulse may be increased in repeated applications of the voltage pulse to the bias electrode during each of the plurality of ON periods. According to this embodiment, rapid changes in plasma impedance are suppressed in each of the plurality of ON periods. Therefore, reflection of the source high frequency power used for plasma generation is reduced.
  • the duration length of the voltage pulse may be adjusted in each of the plurality of ON periods so that the variation in the emission intensity or the distribution of the emission intensity within the chamber approaches a predetermined value.
  • the period during which step (c) is performed may include a plurality of ON periods and a plurality of OFF periods alternating with the ON periods.
  • voltage pulses are repeatedly applied from the bias power supply to the bias electrode.
  • each of the plurality of OFF periods application of voltage pulses from the bias power supply to the bias electrode is stopped.
  • the duration length of the voltage pulse in at least one ON period among the plurality of ON periods may be set to a different value from the duration length of the voltage pulse in another one of the plurality of ON periods. According to this embodiment, it is possible to change the potential of the substrate as plasma processing on the substrate progresses.
  • electrical bias energy may be periodically applied to the bias electrode in step (c).
  • the electrical bias energy includes voltage pulses and has a waveform period.
  • the duration length of the voltage pulse may be changed by changing the duty ratio of the voltage pulse in the waveform period.
  • the plasma processing method further includes adjusting the source frequency of the source RF power to reduce the degree of reflection of the source RF power provided to generate the plasma. Good too.
  • the source frequency may be adjusted at each of a plurality of phase periods within a waveform period of electrical bias energy that includes a voltage pulse.
  • steps (a), (b), and (c) may be performed to etch a film of a substrate.
  • step (c) the set voltage level of the voltage pulse in the bias power supply may be further changed.
  • a plasma processing apparatus in another exemplary embodiment, includes a chamber, a substrate support section, a plasma generation section, and a bias power source.
  • a substrate support is provided within the chamber.
  • the plasma generation section is configured to generate plasma within the chamber.
  • the bias power supply is configured to repeatedly apply voltage pulses to the bias electrode of the substrate support to draw ions from the plasma to the substrate on the substrate support.
  • the bias power supply is configured to vary the duration of the voltage pulses to vary the potential of the substrate upon repeated application of voltage pulses to the bias electrode.
  • FIG. 1 is a flowchart of a plasma processing method according to one exemplary embodiment.
  • the plasma processing method shown in FIG. 1 (hereinafter referred to as "method MT") is used for plasma processing, for example, etching, on a substrate.
  • Method MT is performed using a plasma processing apparatus.
  • FIG. 2 is a diagram for explaining a configuration example of a plasma processing system.
  • a plasma processing system includes a plasma processing apparatus 1 and a controller 2.
  • the plasma processing system is an example of a substrate processing system
  • the plasma processing apparatus 1 is an example of a substrate processing apparatus.
  • the plasma processing apparatus 1 includes a plasma processing chamber 10, a substrate support section 11, and a plasma generation section 12.
  • the plasma processing chamber 10 has a plasma processing space.
  • the plasma processing chamber 10 also includes at least one gas supply port for supplying at least one processing gas to the plasma processing space, and at least one gas exhaust port for discharging gas from the plasma processing space.
  • the gas supply port is connected to a gas supply section 20, which will be described later, and the gas discharge port is connected to an exhaust system 40, which will be described later.
  • the substrate support section 11 is disposed within the plasma processing space and has a substrate support surface for supporting a substrate.
  • the plasma generation unit 12 is configured to generate plasma from at least one processing gas supplied into the plasma processing space.
  • the plasmas formed in the plasma processing space are capacitively coupled plasma (CCP), inductively coupled plasma (ICP), and ECR plasma (Electron-Cyclotron-resonance plasma).
  • CCP capacitively coupled plasma
  • ICP inductively coupled plasma
  • ECR plasma Electro-Cyclotron-resonance plasma
  • sma helicon wave excited plasma
  • SWP surface wave plasma
  • the control unit 2 processes computer-executable instructions that cause the plasma processing apparatus 1 to perform various steps described in this disclosure.
  • the control unit 2 may be configured to control each element of the plasma processing apparatus 1 to perform the various steps described herein. In one embodiment, part or all of the control unit 2 may be included in the plasma processing apparatus 1.
  • the control unit 2 may include a processing unit 2a1, a storage unit 2a2, and a communication interface 2a3.
  • the control unit 2 is realized by, for example, a computer 2a.
  • the processing unit two a1 may be configured to read a program from the storage unit two a2 and perform various control operations by executing the read program. This program may be stored in the storage unit 2a2 in advance, or may be acquired via a medium when necessary.
  • the acquired program is stored in the storage unit 2a2, and is read out from the storage unit 2a2 and executed by the processing unit 2a1.
  • the medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3.
  • the processing unit 2a1 may be a CPU (Central Processing Unit).
  • the storage unit 2a2 includes a RAM (Random Access Memory), a ROM (Read Only Memory), an HDD (Hard Disk Drive), an SSD (Solid State Drive), or a combination thereof. You can.
  • the communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).
  • FIG. 3 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.
  • the capacitively coupled plasma processing apparatus 1 includes a plasma processing chamber 10, a gas supply section 20, a power supply system 30, and an exhaust system 40. Further, the plasma processing apparatus 1 includes a substrate support section 11 and a gas introduction section. The gas inlet is configured to introduce at least one processing gas into the plasma processing chamber 10 .
  • the gas introduction section includes a shower head 13.
  • Substrate support 11 is arranged within plasma processing chamber 10 .
  • the shower head 13 is arranged above the substrate support section 11 . In one embodiment, showerhead 13 forms at least a portion of the ceiling of plasma processing chamber 10 .
  • the plasma processing chamber 10 has a plasma processing space 10s defined by a shower head 13, a side wall 10a of the plasma processing chamber 10, and a substrate support 11. Plasma processing chamber 10 is grounded.
  • the substrate support 11 is electrically insulated from the casing of the plasma processing chamber 10 .
  • the substrate support section 11 includes a main body section 111 and a ring assembly 112.
  • the main body portion 111 has a central region 111a for supporting the substrate W and an annular region 111b for supporting the ring assembly 112.
  • a wafer is an example of a substrate W.
  • the annular region 111b of the main body 111 surrounds the central region 111a of the main body 111 in plan view.
  • the substrate W is placed on the central region 111a of the main body 111
  • the ring assembly 112 is placed on the annular region 111b of the main body 111 so as to surround the substrate W on the central region 111a of the main body 111.
  • central region 111a includes a substrate support surface for supporting substrate W
  • annular region 111b includes a ring support surface for supporting ring assembly 112.
  • the main body 111 includes a base 1110 and an electrostatic chuck 1111.
  • Base 1110 includes a conductive member.
  • Electrostatic chuck 1111 is placed on base 1110.
  • Electrostatic chuck 1111 includes a ceramic member 1111a and an electrostatic electrode 1111b disposed within ceramic member 1111a.
  • Ceramic member 1111a has a central region 111a.
  • ceramic member 1111a also has an annular region 111b.
  • another member surrounding the electrostatic chuck 1111 such as an annular electrostatic chuck or an annular insulating member, may have the annular region 111b.
  • ring assembly 112 may be placed on the annular electrostatic chuck or the annular insulation member, or may be placed on both the electrostatic chuck 1111 and the annular insulation member.
  • Ring assembly 112 includes one or more annular members.
  • the one or more annular members include one or more edge rings and at least one cover ring.
  • the edge ring is made of a conductive or insulating material
  • the cover ring is made of an insulating material.
  • the substrate support unit 11 may include a temperature control module configured to adjust at least one of the electrostatic chuck 1111, the ring assembly 112, and the substrate to a target temperature.
  • the temperature control module may include a heater, a heat transfer medium, a flow path 1110a, or a combination thereof.
  • a heat transfer fluid such as brine or gas flows through the flow path 1110a.
  • a channel 1110a is formed within the base 1110 and one or more heaters are disposed within the ceramic member 1111a of the electrostatic chuck 1111.
  • the substrate support section 11 may include a heat transfer gas supply section configured to supply heat transfer gas to the gap between the back surface of the substrate W and the central region 111a.
  • the shower head 13 is configured to introduce at least one processing gas from the gas supply section 20 into the plasma processing space 10s.
  • the shower head 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and a plurality of gas introduction ports 13c.
  • the processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s from the plurality of gas introduction ports 13c.
  • the showerhead 13 also includes at least one upper electrode.
  • the gas introduction section may include one or more side gas injectors (SGI) attached to one or more openings formed in the side wall 10a.
  • SGI side gas injectors
  • the gas supply section 20 may include at least one gas source 21 and at least one flow rate controller 22.
  • the gas supply 20 is configured to supply at least one process gas from a respective gas source 21 to the showerhead 13 via a respective flow controller 22 .
  • Each flow controller 22 may include, for example, a mass flow controller or a pressure-controlled flow controller.
  • gas supply 20 may include at least one flow modulation device that modulates or pulses the flow rate of at least one process gas.
  • the exhaust system 40 may be connected to a gas exhaust port 10e provided at the bottom of the plasma processing chamber 10, for example.
  • Evacuation system 40 may include a pressure regulating valve and a vacuum pump. The pressure within the plasma processing space 10s is adjusted by the pressure regulating valve.
  • the vacuum pump may include a turbomolecular pump, a dry pump, or a combination thereof.
  • FIG. 4 is a diagram illustrating a configuration example of a power supply system in a plasma processing apparatus according to one exemplary embodiment.
  • Power supply system 30 includes a high frequency power supply 31 and a bias power supply 32.
  • the high frequency power supply 31 constitutes the plasma generation section 12 of one embodiment.
  • the high frequency power supply 31 is configured to generate source high frequency power RF.
  • the source radio frequency power RF has a source frequency f RF . That is, the source high frequency power RF has a sinusoidal waveform whose frequency is the source frequency f RF .
  • the source frequency f RF may be a frequency within the range of 10 MHz to 150 MHz.
  • the high frequency power source 31 is electrically connected to the high frequency electrode via a matching box 33, and is configured to supply source high frequency power RF to the high frequency electrode.
  • the high frequency electrode may be provided within the substrate support 11.
  • the high frequency electrode may be at least one electrode provided within the conductive member or ceramic member 1111a of the base 1110. Alternatively, the high frequency electrode may be the upper electrode.
  • source radio frequency power RF is supplied to the radio frequency electrodes, a plasma is generated from the gas within the chamber 10.
  • the matching box 33 has variable impedance.
  • the variable impedance of the matching box 33 is set to reduce reflection of the source high frequency power RF from the load.
  • the matching device 33 can be controlled by the control unit 2, for example.
  • the high frequency power supply 31 may include a signal generator 31g, a D/A converter 31c, and an amplifier 31a.
  • the signal generator 31g generates a high frequency signal having a source frequency fRF .
  • the signal generator 31g may include a programmable processor or a programmable logic device such as a field-programmable gate array (FPGA).
  • the signal generator 31g may be composed of a single programmable device together with a signal generator 32g described later, or may be composed of a separate programmable device from the signal generator 32g.
  • the output of the signal generator 31g is connected to the input of the D/A converter 31c.
  • the D/A converter 31c converts the high frequency signal from the signal generator 31g into an analog signal.
  • the output of the D/A converter 31c is connected to the input of the amplifier 31a.
  • the amplifier 31a amplifies the analog signal from the D/A converter 31c to generate source high frequency power RF.
  • the amplification factor of the amplifier 31a is specified by the control unit 2 to the high frequency power source 31. Note that the high frequency power supply 31 does not need to include the D/A converter 31c.
  • the output of the signal generator 31g is connected to the input of the amplifier 31a, and the amplifier 31a amplifies the high frequency signal from the signal generator 31g to generate source high frequency power RF.
  • the bias power supply 32 is electrically coupled to the substrate support 11.
  • the bias power supply 32 is electrically connected to the bias electrode within the substrate support 11 and is configured to supply electrical bias energy BE to the bias electrode.
  • the bias electrode may be at least one electrode provided within the conductive member or ceramic member 1111a of the base 1110.
  • the bias electrode may be common to the high frequency electrode. Ions from the plasma are attracted to the substrate W when electrical bias energy BE is supplied to the bias electrode.
  • the bias power supply 32 may include a signal generator 32g, a D/A converter 32c, and an amplifier 32a, as shown in FIG.
  • the signal generator 32g generates a bias signal having a specified waveform.
  • Signal generator 32g may be comprised of a programmable processor or a programmable logic device processor such as an FPGA.
  • the output of the signal generator 32g is connected to the input of the D/A converter 32c.
  • the D/A converter 32c converts the bias signal from the signal generator 32g into an analog signal.
  • the output of the D/A converter 32c is connected to the input of the amplifier 32a.
  • Amplifier 32a amplifies the analog signal from D/A converter 32c to generate electrical bias energy BE.
  • the amplification factor of the amplifier 32a is specified by the control unit 2 to the bias power supply 32. Note that the bias power supply 32 does not need to include the D/A converter 32c.
  • the output of signal generator 32g is connected to the input of amplifier 32a, which amplifies the bias signal from signal generator 32g to generate electrical bias energy BE.
  • FIG. 5(a), FIG. 5(b), FIG. 6(a), FIG. 6(b), and FIG. 7 will be referred to along with FIGS. 3 and 4.
  • FIG. 5(a), FIG. 5(b), FIG. 6(a), FIG. 6(b), and FIG. 7 is an example related to a plasma processing apparatus according to one exemplary embodiment. This is a timing chart.
  • FIG. 5(a), FIG. 6(a), and FIG. 7 shows a timing chart of a pulse of the source high-frequency power RF and a pulse of the electric bias energy BE.
  • ON of the source high-frequency power RF indicates that a pulse of the source high-frequency power RF is being supplied, OFF indicates that the supply of source high frequency power RF is stopped.
  • ON of the electrical bias energy BE indicates that a pulse of the electrical bias energy BE is supplied, and the electrical bias energy BE is ON.
  • OFF of energy BE indicates that the supply of electric bias energy BE is stopped.
  • 5(b) and FIG. 6(b) each show the waveform of the voltage pulse PV of the electric bias energy BE, the source frequency, and the potential of the substrate W.
  • FIG. 7 shows the duty ratio DR of the voltage pulse PV at the electric bias energy BE and the set voltage level VB of the voltage pulse PV at the bias power supply 32.
  • the electrical bias energy BE includes a voltage pulse PV.
  • the waveform of the voltage pulse PV may be a rectangular wave, a triangular wave, or any waveform.
  • the polarity of the voltage of the voltage pulse PV is set so that a potential difference is generated between the substrate W and the plasma, and ions from the plasma can be drawn into the substrate W.
  • the voltage pulse PV may be a negative voltage pulse or a negative DC voltage pulse.
  • the bias power supply 32 is configured to repeatedly apply electric bias energy BE to the bias electrode. That is, the bias power supply 32 is configured to repeatedly apply the voltage pulse PV to the bias electrode. Further, the bias power supply 32 is configured to repeatedly apply pulses of electric bias energy BE to the bias electrode. That is, pulses of electrical bias energy BE are applied to the bias electrode during a plurality of ON periods PP. A plurality of ON periods PP appear in order. Note that in the following description and drawings, the ON period PP(k) represents the k-th ON period among the plurality of ON periods PP. In each of the plurality of ON periods PP, electrical bias energy BE is repeatedly applied to the bias electrode. That is, in each of the plurality of ON periods PP, the voltage pulse PV is repeatedly applied to the bias electrode. The supply of pulses of electrical bias energy BE, ie, the repeated application of voltage pulses PV to the bias electrode, is stopped in the OFF period. The OFF period is a period between two ON periods PP that appear in sequence.
  • the bias power supply 32 may be configured to periodically apply electric bias energy BE having a waveform period CY to the bias electrode in each of the plurality of ON periods PP. That is, the bias power supply 32 may periodically apply the voltage pulse PV to the bias electrode at time intervals having the same length as the waveform period CY in each of the plurality of ON periods PP.
  • Each of the plurality of waveform periods CY is defined by a bias frequency.
  • the bias frequency is, for example, a frequency of 50 kHz or more and 27 MHz or less.
  • the time length of each waveform period CY is the reciprocal of the bias frequency.
  • bias power supply 32 changes the duration of the voltage pulse PV so as to change the potential of the substrate W when repeatedly applying the voltage pulse PV to the bias electrode.
  • bias power supply 32 changes the duration length of the voltage pulse PV by changing the duty ratio DR of the voltage pulse PV.
  • the duty ratio DR is the ratio (%) of the duration of the voltage pulse PV in the waveform period CY.
  • a delay occurs after the voltage pulse PV is output by the bias power supply 32 until the potential of the substrate W reaches the maximum potential corresponding to the set voltage level of the voltage pulse PV. That is, if the duration length of the voltage pulse PV is sufficiently long, the potential of the substrate W reaches the maximum potential corresponding to the set voltage level of the voltage pulse PV during the period in which the voltage pulse PV is applied to the bias electrode. On the other hand, when the duration length of the voltage pulse PV is short, the application of the voltage pulse PV ends before the potential of the substrate W reaches the maximum potential corresponding to the set voltage level of the voltage pulse PV.
  • the potential of the substrate W reached during the period in which the voltage pulse PV is applied to the bias electrode is lower than the maximum potential corresponding to the set voltage level of the voltage pulse PV.
  • the potential of the substrate W depends on the duration of the voltage pulse PV. Therefore, according to the plasma processing apparatus 1, it is possible to change the potential of the substrate W by changing the duration of the voltage pulse PV.
  • the bias power supply 32 repeatedly applies a voltage pulse PV to the bias electrode in each of the plurality of ON periods PP, and changes the potential of the substrate W, as shown in FIG. 5(b).
  • the duration length of the voltage pulse PV may be changed so as to
  • the bias power supply 32 adjusts the duration length of the voltage pulse PV in repeatedly applying the voltage pulse PV to the bias electrode in each of the plurality of ON periods PP, as shown in FIG. 5(b). May be increased. This suppresses a change in the impedance of the plasma during the start period of each of the plurality of ON periods PP, thereby increasing the coupling efficiency of the source high frequency power RF to the plasma.
  • the bias power supply 32 is configured to bring the variation in the luminescence intensity or the distribution of the luminescence intensity within the chamber 10 close to a predetermined value by repeatedly applying the voltage pulse PV to the bias electrode in each of the plurality of ON periods PP. Additionally, the duration length of the voltage pulse PV may be adjusted.
  • the variation in the emission intensity or the distribution of the emission intensity within the chamber 10 can be obtained by one or more emission spectrometers 50 as shown in FIG.
  • the bias power supply 32 reduces the duration length of the voltage pulse PV when the luminescence intensity within the chamber 10 is smaller than a predetermined value or when the variation in the distribution of the luminescence intensity within the chamber 10 is larger than a predetermined value.
  • the bias power supply 32 changes the duration of the voltage pulse PV in at least one ON period PP among the plurality of ON periods PP to another ON period, as shown in FIG. It may be set to a value different from the duration length of the voltage pulse PV at PP.
  • the bias power supply 32 may change the duration of the voltage pulse PV in the ON period PP as etching progresses on the film of the substrate W.
  • the duration length of the voltage pulse PV may be constant in each of the plurality of ON periods PP.
  • the duration length of the voltage pulse PV may be varied until reaching its final value.
  • the duration length of the voltage pulse PV may be increased until reaching its final value.
  • the duration length of the voltage pulse PV is adjusted so that the variation in the emission intensity or the distribution of the emission intensity within the chamber 10 approaches a predetermined value until reaching its final value. may be done.
  • the bias power supply 32 may change the set voltage level VB of the voltage pulse PV in addition to changing the duration of the voltage pulse PV. For example, as shown in FIG. 7, the bias power supply 32 may change the set voltage level VB for each of two or more ON periods PP that appear in sequence.
  • the high frequency power source 31 may alternately turn ON and OFF the source high frequency power RF. That is, the high frequency power supply 31 may repeatedly supply pulses of the source high frequency power RF.
  • the plurality of periods during which pulses of the source high-frequency power RF are supplied may coincide with the plurality of ON periods PP, respectively.
  • each of the plurality of periods during which pulses of the source high-frequency power RF are supplied may partially overlap with the corresponding ON period PP among the plurality of ON periods PP.
  • the high frequency power supply 31 may continuously supply source high frequency power RF.
  • the period during which pulses of the source high-frequency power RF and the electric bias energy BE are simultaneously supplied is referred to as an overlapping period OP.
  • overlapping period OP(k) represents the kth overlapping period among the plurality of overlapping periods OP.
  • the high frequency power supply 31 may be configured to adjust the source frequency so as to reduce the degree of reflection of the source high frequency power RF in at least each of the plurality of overlapping periods OP.
  • the radio frequency power supply 31 is configured to adjust the source frequency to reduce the degree of reflection of the source radio frequency power RF in each of the plurality of phase periods SP within the waveform period CY of the electrical bias energy BE. You can leave it there. Adjustment of the source frequency is performed by first feedback and/or second feedback, which will be described later.
  • the high frequency power supply 31 may modulate the power level of the source high frequency power RF.
  • the high frequency power supply 31 may modulate the power level of the source high frequency power RF in each of the plurality of overlapping periods OP.
  • the high frequency power supply 31 sets the power level of the source high frequency power RF in at least one overlapping period among the plurality of overlapping periods OP to a different level from the power level of the source high frequency power RF in another overlapping period. Good too.
  • the first feedback is provided for adjustment of the source frequency in the phase periods SP in each of the consecutive waveform periods CY within the overlap period OP.
  • Each of the plurality of waveform periods CY includes N phase periods SP(1) to SP(N).
  • N is an integer of 2 or more.
  • the N phase periods SP(1) to SP(N) divide each of the plurality of waveform periods CY into N phase periods.
  • the waveform period CY(m) represents the m-th waveform period among a plurality of consecutive waveform periods CY.
  • the phase period SP(n) represents the n-th phase period among the phase periods SP(1) to SP(N).
  • the phase period SP (m, n) represents the n-th phase period in the waveform period CY (m).
  • Adjustment of the source frequency in the first feedback may be performed by the high frequency power supply 31 (or its signal generator 31g).
  • the high frequency power supply 31 adjusts the source frequency of the source high frequency power RF during the phase period SP (m, n) according to the change in the degree of reflection of the source high frequency power RF.
  • the plasma processing apparatus 1 may further include a sensor 35 and/or a sensor 36.
  • the sensor 35 is configured to measure the power level Pr of the reflected wave of the source high frequency power RF from the load.
  • Sensor 35 includes, for example, a directional coupler. This directional coupler may be provided between the high frequency power supply 31 and the matching box 33.
  • the sensor 35 may be configured to further measure the power level Pf of the traveling wave of the source high-frequency power RF.
  • the power level Pr of the reflected wave measured by the sensor 35 is notified to the high frequency power supply 31.
  • the power level Pf of the traveling wave may be notified from the sensor 35 to the high frequency power source 31.
  • Sensor 36 includes a voltage sensor and a current sensor.
  • the sensor 36 is configured to measure the voltage V RF and the current I RF in the power supply path connecting the high frequency power source 31 and the high frequency electrode to each other.
  • Source high frequency power RF is supplied to the high frequency electrode via this power supply path.
  • the sensor 36 may be provided between the high frequency power supply 31 and the matching box 33. The voltage V RF and the current I RF are notified to the high frequency power supply 31 .
  • the high frequency power supply 31 generates a representative value from the measured values in each of the plurality of phase periods SP.
  • the measured value may be the power level Pr of the reflected wave acquired by the sensor 35.
  • the measured value may be a value of the ratio of the power level Pr of the reflected wave to the output power level of the source high frequency power RF (ie, reflectance).
  • the measured value may be a phase difference ⁇ between the voltage V RF and the current I RF acquired by the sensor 36 in each of the plurality of phase periods SP.
  • the measured value may be the impedance Z on the load side of the high frequency power supply 31 in each of the plurality of phase periods SP.
  • the impedance Z is determined from the voltage V RF and the current I RF acquired by the sensor 36.
  • the representative value may be an average value or a maximum value of the measured values in each of the plurality of phase periods SP.
  • the high frequency power supply 31 uses a representative value in each of the plurality of phase periods SP as a value representing the degree of reflection of the source high frequency power RF.
  • the high frequency power source 31 increases the degree of reflection by using different source frequencies in corresponding phase periods SP(n) in each of two or more waveform periods CY before the waveform period CY(m). Identify changes in
  • Identifying the relationship between a change in the source frequency (frequency shift) and a change in the degree of reflection of the source high-frequency power by using different source frequencies in the phase period SP(n) in each of two or more waveform periods CY. is possible. Therefore, according to the plasma processing apparatus 1, it is possible to adjust the source frequency used in the phase period SP (m, n) according to the change in the degree of reflection so as to reduce the degree of reflection. Further, according to the plasma processing apparatus 1, it is possible to rapidly reduce the degree of reflection in each of the plurality of waveform periods CY in which the electric bias energy BE is applied to the bias electrode of the substrate support part 11.
  • the two or more waveform periods CY prior to waveform period CY(m) include waveform period CY(m-M 1 ) and waveform period CY(m-M 2 ).
  • M 1 and M 2 are natural numbers satisfying M 1 >M 2 .
  • the waveform period CY(m-M 1 ) is the waveform period CY(m-2Q) and the waveform period CY(m-M 2 ) is the waveform period CY(m-Q).
  • Q" and “ M2 " may be "1", and "2Q” and " M1 " may be “2".
  • "Q" may be an integer of 2 or more.
  • the high frequency power source 31 gives the source frequency f(m-M 2 ,n) one frequency shift from the source frequency f(m-M 1 ,n).
  • f (m, n) represents the source frequency of the source high frequency power RF used in the phase period SP (m, n).
  • ⁇ (m,n) represents the amount of frequency shift.
  • One frequency shift is one of a frequency decrease and a frequency increase. If one frequency shift is a decrease in frequency, ⁇ (m,n) has a negative value. If one frequency shift is an increase in frequency, ⁇ (m,n) has a positive value.
  • the high-frequency power source 31 changes the source frequency f(m, n) is set to a frequency that has one frequency shift with respect to the source frequency f(m ⁇ M 2 ,n).
  • the high-frequency power supply 31 changes the source frequency f (m, n) is set to a frequency that has one frequency shift with respect to the source frequency f(m ⁇ M 2 ,n).
  • Pr (m, n) represents the power level Pr of the reflected wave of the source high frequency power RF during the phase period SP (m, n).
  • the degree of reflection may increase by using the source frequency f(m ⁇ M 2 ,n) obtained by one frequency shift.
  • the high frequency power supply 31 may set the source frequency f(m, n) to a frequency that has the other frequency shift with respect to the source frequency f(m-M 2 , n).
  • the source frequency of the source radio frequency power RF in the phase period SP(m,n) is the corresponding phase period SP(n) in each of the two or more waveform periods CY preceding the waveform period CY(m).
  • the frequency that minimizes the degree of reflection may be determined from two or more degrees of reflection (for example, power level Pr) obtained by using different source frequencies.
  • the frequency that minimizes the degree of reflection may be determined by a least squares method using each of the different frequencies and the corresponding degree of reflection.
  • the waveform period CY(m) represents the m-th waveform period among the plurality of waveform periods CY(1) to CY(M) in each of the plurality of overlapping periods OP.
  • the waveform period CY (k, m) represents the m-th waveform period within the k-th overlapping period.
  • the phase period SP(n) represents the n-th phase period among the plurality of phase periods SP(1) to SP(N) in each of the plurality of waveform periods CY in each of the plurality of overlapping periods OP. ing.
  • the phase period SP (m, n) represents the n-th phase period in the waveform period CY (m).
  • the phase period SP(k, m, n) represents the n-th phase period in the waveform period CY(m) within the k-th overlapping period OP(k).
  • Adjustment of the source frequency of each of the plurality of phase periods SP in each of the plurality of waveform periods CY in each of the overlapping periods OP(1) to OP(T-1) may be performed by the first feedback described above.
  • T is an integer of 3 or more.
  • the source frequency of each of the plurality of phase periods SP in each of the plurality of waveform periods CY in each of the overlapping periods OP(1) to OP(T-1) is registered in a table prepared in advance. It may be set to the frequency.
  • the second feedback may be used in adjusting the source frequency of the source high frequency power RF in the overlapping period after the overlapping period OP(T).
  • the high frequency power supply 31 adjusts the source frequency f(k, m, n) according to the change in the degree of reflection of the source high frequency power RF.
  • the changes in the degree of reflection are different from each other in corresponding phase periods SP(n) in the waveform period CY(m) in two or more overlapping periods OP before the overlapping period OP(k). It is specified by using the source frequency of the source high frequency power RF.
  • the source frequency can be changed (frequency shift) and the degree of reflection of the source high-frequency power can be changed. It is possible to identify the relationship between changes in Therefore, according to the second feedback, depending on the change in the degree of reflection, it is possible to adjust the source frequency used in the phase period SP(k, m, n) so as to reduce the degree of reflection. be. Further, according to the second feedback, it is possible to rapidly reduce the degree of reflection in each of the plurality of waveform periods CY in each of the plurality of overlapping periods OP.
  • the two or more overlapping periods OP before the overlapping period OP(k) include a (k-K 1 )th overlapping period OP(k-K 1 ) and a (k-K 2 )th overlapping period OP(k-K 1 ). Includes period OP(k-K 2 ).
  • K 1 and K 2 are natural numbers satisfying K 1 >K 2 .
  • the overlapping period OP(k-K 1 ) is the overlapping period OP(k-2).
  • the overlapping period OP(k-K 2 ) is the overlapping period after the overlapping period OP(k-K 1 ), and in one embodiment is the overlapping period OP(k-1). That is, in one embodiment, K 2 and K 1 are 1 and 2, respectively.
  • the high frequency power source 31 has a source frequency f (k-K 2 , m, n) in the phase period SP (k-K 2 , m, n) and a source frequency f (k-K 2 , m, n) in the phase period SP (k-K 1 , m, n). gives one frequency shift from .
  • f (k, m, n) represents the source frequency of the source high frequency power RF used in the phase period SP (k, m, n).
  • ⁇ (k,m,n) represents the amount of frequency shift.
  • One frequency shift is one of a frequency decrease and a frequency increase. If one frequency shift is a decrease in frequency, ⁇ (k,m,n) has a negative value. If one frequency shift is an increase in frequency, ⁇ (k,m,n) has a positive value.
  • the high-frequency power source 31 changes the source frequency f (k, m, n) is set to a frequency that has one frequency shift with respect to the source frequency f (k-K 2 , m, n).
  • the high-frequency power supply 31 changes the source frequency f ( k, m, n) are set to frequencies that have one frequency shift with respect to the source frequency f(k-K 2 , m, n).
  • Pr (k, m, n) represents the power level Pr of the reflected wave of the source high frequency power RF during the phase period SP (k, m, n).
  • the degree of reflection may increase by using the source frequency f(k ⁇ K 2 , m, n) obtained by one frequency shift.
  • the high frequency power supply 31 may set the source frequency f (k, m, n) to a frequency that has a frequency shift of the other with respect to the source frequency f (k-K 2 , m, n).
  • the plurality of overlapping periods OP may include the first to Kath overlapping periods OP(1) to OP(K a ) .
  • Ka is a natural number of 2 or more.
  • the high-frequency power supply 31 is configured to provide each of the first to Ma -th waveform cycles CY(1) to CY(M a ) among the plurality of waveform cycles CY included in each of the overlapping periods OP(1) to OP(K a ). Initial processing may be performed in .
  • M a is a natural number.
  • a frequency set group including a plurality of frequency sets for each of the waveform periods CY(1) to CY(M a ) may be used, and the plurality of frequency sets included in the frequency set group may be mutually exclusive. May be different. Further, a plurality of frequency set groups may be used for each of the overlapping periods OP(1) to OP(K a ), and these frequency set groups may be different from each other.
  • the high frequency power source 31 is a source of power during a plurality of phase periods SP in each of the first to Ma -th waveform cycles CY(1) to CY(M a ) in each of the overlapping periods OP(1) to OP(K a ). As the frequency, a plurality of frequencies included in the corresponding frequency set are respectively used. Note that the plurality of frequency sets and the plurality of frequency set groups may be stored in the storage section of the control section 2 or the high frequency power supply 31.
  • the high-frequency power source 31 may perform the above-described first feedback after the waveform period CY (M a ) among the plurality of waveform periods CY in each of the overlapping periods OP ( 1 ) to OP (K a ). That is, the high frequency power supply 31 may perform the above-described first feedback in the waveform periods CY(M a +1) to CY(M) included in each of the overlapping periods OP(1) to OP(K a ). .
  • the plurality of overlapping periods OP may further include (K a +1)-th to K b -th overlapping periods OP(K a +1) to OP(K b ).
  • the high-frequency power supply 31 is configured to perform the first to M b1 waveform cycles CY(1) to CY(M b1 ) among the plurality of waveform cycles CY included in each of the overlapping periods OP(K a +1) to OP(K b ).
  • the above initial processing may be performed in each of the above steps.
  • M b1 is a natural number.
  • M b1 and M a may satisfy M b1 ⁇ M a .
  • the high-frequency power supply 31 is configured to generate waveform cycles CY (M b1 +1) from (M b1 +1)th to M b2 of the plurality of waveform cycles CY included in each of the overlapping periods OP (K a +1) to OP (K b ). ) to CY(M b2 ), the above-mentioned second feedback may be performed.
  • M b2 is a natural number satisfying M b2 > M b1 .
  • the high frequency power supply 31 may perform the above-described first feedback after the waveform period CY (M b2 ) in each of the overlapping periods OP (K a +1) to OP (K b ). That is, the high frequency power supply 31 performs the above-mentioned first feedback in the waveform periods CY(M b2 +1) to CY(M) included in each of the overlapping periods OP(K a +1) to OP(K b ). Good too.
  • the high frequency power supply 31 generates the first to Mcth waveform cycles CY (1) to CY( M c ), the second feedback described above may be performed.
  • M c is a natural number.
  • the high frequency power source 31 may perform the above-described first feedback after the waveform period CY(M c ) in each of the overlapping periods OP(K b +1) to OP(K). That is, even if the high frequency power supply 31 performs the above-described first feedback in the waveform periods CY(M c +1) to CY(M) included in each of the overlapping periods OP(K b +1) to OP(K), good.
  • the source frequency of the source radio frequency power RF in the phase period SP(k,m,n) is of the waveform period CY(k,m) within the overlap period OP(k). From two or more degrees of reflection (e.g., power level Pr) obtained by using different source frequencies of the source high-frequency power RF in corresponding phase periods SP(n) in each of the previous two or more waveform periods CY , may be determined as a frequency that minimizes the degree of reflection. The frequency that minimizes the degree of reflection may be determined by a least squares method using each of the different frequencies and the corresponding degree of reflection.
  • degrees of reflection e.g., power level Pr
  • the source frequency f(k, m, n) is set to the corresponding phase within the waveform period CY(m) within two or more overlapping periods OP before the overlapping period OP(k).
  • the frequency that minimizes the degree of reflection may be determined. good.
  • the frequency that minimizes the degree of reflection may be determined by a least squares method using each of the different frequencies and the corresponding degree of reflection.
  • method MT will be explained.
  • method MT will be explained using the case where it is performed using plasma processing apparatus 1 as an example.
  • each part of the plasma processing apparatus 1 may be controlled by the control unit 2.
  • method MT may be performed using a plasma processing apparatus different from plasma processing apparatus 1.
  • Method MT is performed with the substrate W placed on the substrate support 11 in order to perform plasma processing on the substrate W.
  • the plasma treatment may be, for example, etching the film of the substrate W.
  • the substrate W may have a mask on top of the film.
  • the mask has a pattern that is transferred to the film of the substrate W by etching.
  • the substrate W may not have a mask.
  • the method MT includes a step STa, a step STb, and a step STc.
  • step STa plasma is generated within the chamber 10.
  • gas is supplied from the gas supply unit 20 into the chamber 10 .
  • the pressure within the chamber 10 is set to a specified pressure by the exhaust system 40.
  • plasma is generated from the gas in the chamber 10 by the plasma generation unit 12 .
  • source high frequency power RF is supplied from the high frequency power supply 31 to the high frequency electrode.
  • the source high frequency power RF may be supplied continuously, or pulses of the source high frequency power RF may be supplied intermittently or periodically.
  • Step STb is performed to draw ions from the plasma generated in step STa into the substrate W.
  • Process STb includes process STb1 and process STb2.
  • step STb1 the duration length of the voltage pulse PV is set.
  • step STb2 a voltage pulse PV having a set duration length is applied to the bias electrode by the bias power supply 32.
  • step STJ it is determined in step STJ whether the stop condition is satisfied.
  • the stop condition is met if it is reached when terminating the plasma treatment. If the stop conditions are not met, step STb is repeated. That is, in step STc, step STb is repeated. In step STc, the duration of the voltage pulse PV is changed so as to change the potential of the substrate W.
  • step STJ the stop condition is not satisfied, method MT ends.
  • the period during which step STc is performed may include multiple ON periods PP and multiple OFF periods.
  • the plurality of OFF periods are alternating periods with the plurality of ON periods PP.
  • a voltage pulse PV is repeatedly applied from the bias power supply 32 to the bias electrode.
  • application of the voltage pulse PV from the bias power supply 32 to the bias electrode is stopped.
  • the duration length of the voltage pulse PV may be changed. In one embodiment, as described above with reference to FIG. May be increased. In one embodiment, when the voltage pulse PV is repeatedly applied to the bias electrode in each of the plurality of ON periods PP, the voltage pulse is The duration length of the PV may be adjusted.
  • the duration length of the voltage pulse PV in at least one ON period PP among the plurality of ON periods PP is different from that in another ON period PP.
  • the duration length of the voltage pulse PV in the ON period PP may be changed as etching progresses on the film of the substrate W.
  • the duration length of the voltage pulse PV may be constant in each of the plurality of ON periods PP.
  • the duration length of the voltage pulse PV may be varied until reaching its final value.
  • the duration length of the voltage pulse PV may be increased until reaching its final value.
  • the duration length of the voltage pulse PV is adjusted so that the variation in the emission intensity or the distribution of the emission intensity within the chamber 10 approaches a predetermined value until reaching its final value. may be done.
  • the set voltage level VB of the voltage pulse PV may be changed.
  • the set voltage level VB may be changed for each of two or more ON periods PP that appear in sequence.
  • method MT may further include step STd.
  • Step STd includes adjusting the source frequency so as to reduce the degree of reflection of the source high-frequency power RF in at least each of the plurality of overlapping periods OP.
  • the source frequency may be adjusted to reduce the degree of reflection of the source radio frequency power RF in each of the plurality of phase periods SP within the waveform period CY of the electrical bias energy BE.
  • adjusting the source frequency please refer to the description of the first feedback and/or the second feedback above.
  • FIG. 8 is a diagram illustrating another configuration example of the power supply system in the plasma processing apparatus according to one exemplary embodiment.
  • the bias power supply 32 may include a DC power supply 32d and a switching section 32s.
  • the DC power supply 32d may be a variable DC power supply.
  • the switching unit 32s generates a voltage pulse PV from the DC voltage output from the DC power supply 32d by switching between opening and closing.
  • the plasma processing apparatus 1 may further include a damping circuit 34.
  • the damping circuit 34 reduces the rate of change in the voltage level of the voltage pulse PV output from the bias power supply 32.
  • the damping circuit 34 may include an inductor connected between the bias power supply 32 and the bias electrode, and a capacitor connected between one end of the inductor and ground.
  • the damping circuit 34 may further include a resistance element connected in series with the intactor.
  • FIG. 9 is a partially enlarged sectional view of another example of the substrate support section.
  • the substrate support section 11 may further include electrostatic electrodes 113a and 113b in addition to the electrostatic electrode 1111b.
  • Electrostatic electrode 1111b is provided within ceramic member 1111a in central region 111a.
  • the electrostatic electrode 1111b may have a substantially circular planar shape.
  • a DC power source 51p is connected to the electrostatic electrode 1111b via a switch 51s. When a voltage from the DC power supply 51p is applied to the electrostatic electrode 1111b, electrostatic attraction is generated between the substrate W and the central region 111a. Due to the generated electrostatic attraction, the substrate W is attracted to the central region 111a and held by the central region 111a.
  • Electrostatic electrodes 113a and 113b are provided within ceramic member 1111a in annular region 111b. Each of the electrostatic electrodes 113a and 113b is a single electrode having a substantially ring shape, or includes a plurality of electrodes arranged along the circumferential direction. The electrostatic electrode 113a is provided inside the electrostatic electrode 113b.
  • a DC power source 52p is connected to the electrostatic electrode 113a via a switch 52s.
  • a DC power source 53p is connected to the electrostatic electrode 113b via a switch 53s.
  • the DC power supply 52p and the DC power supply 53p apply a voltage to the electrostatic electrode 113a and the electrostatic electrode 113b so as to generate a potential difference between the electrostatic electrode 113a and the electrostatic electrode 113b. This generates electrostatic attraction between the annular region 111b and the edge ring. Due to the generated electrostatic attraction, the edge ring is attracted to and held by the annular region 111b. Note that a voltage may be applied to the electrostatic electrode 113a and the electrostatic electrode 113b from a single power source as long as a potential difference occurs between them.
  • the substrate support section 11 may further include a bias electrode 114a and a bias electrode 114b.
  • Bias electrode 114a is provided within ceramic member 1111a in central region 111a.
  • the bias electrode 114a may have a substantially circular planar shape.
  • the bias electrode 114a may be provided between the electrostatic electrode 1111b and the base 1110.
  • the bias electrode 114b is provided within the ceramic member 1111a in the annular region 111b.
  • the bias electrode 114b is a single electrode having a substantially ring shape, or includes a plurality of electrodes arranged along the circumferential direction. Bias electrode 114b may be provided between each of electrostatic electrodes 113a and 113b and base 1110.
  • bias power supplies 32A and 32B are employed instead of a single bias power supply 32.
  • Bias power supplies 32A and 32B may have the same configuration as bias power supply 32.
  • Bias power supply 32A is electrically connected to bias electrode 114a
  • bias power supply 32B is electrically connected to bias electrode 114b.
  • Bias power supply 32A and bias power supply 32B repeatedly apply mutually synchronized voltage pulses PV to bias electrode 114a and bias electrode 114b, respectively.
  • the voltage pulse PV from a single bias power source may be repeatedly applied to both the bias power source 32A and the bias power source 32B.
  • the electrostatic electrode 1111b may be used as the bias electrode 114a
  • the electrostatic electrodes 113a and 113b may be used as the bias electrode 114b.
  • the plasma processing device may be an inductively coupled plasma processing device, an ECR plasma processing device, a helicon wave excitation plasma processing device, or a surface wave plasma processing device.
  • source high frequency power RF is used to generate plasma, and the source frequency of the source high frequency power RF is adjusted as described above with respect to plasma processing apparatus 1.
  • [E1] (a) A step of generating plasma in a chamber of a plasma processing apparatus, the plasma processing apparatus having a substrate support part provided in the chamber, and the substrate support part being placed on it. supporting the substrate; (b) applying a voltage pulse from a bias power source to a bias electrode of the substrate support to draw ions from the plasma into the substrate; (c) repeating the above (b); including; The plasma processing method according to (c) above, wherein the duration length of the voltage pulse is changed to change the potential of the substrate.
  • the period in which (c) is performed includes a plurality of ON periods and a plurality of OFF periods alternating with the plurality of ON periods, In each of the plurality of ON periods, the voltage pulse is repeatedly applied from the bias power supply to the bias electrode, and the duration length of the voltage pulse is changed to change the potential of the substrate, In each of the plurality of OFF periods, application of the voltage pulse from the bias power source to the bias electrode is stopped; The plasma processing method described in E1.
  • the period in which (c) is performed includes a plurality of ON periods and a plurality of OFF periods alternating with the plurality of ON periods, In each of the plurality of ON periods, the voltage pulse is repeatedly applied to the bias electrode from the bias power supply, In each of the plurality of OFF periods, application of the voltage pulse from the bias power supply to the bias electrode is stopped, The duration length of the voltage pulse in at least one ON period among the plurality of ON periods is set to a different value from the duration length of the voltage pulse in another one of the plurality of ON periods. be done, The plasma processing method according to any one of E1 to E4.
  • [E11] a chamber; a substrate support provided in the chamber; a plasma generation unit configured to generate plasma within the chamber; a bias power supply configured to repeatedly apply voltage pulses to a bias electrode of the substrate support to draw ions from the plasma to a substrate on the substrate support; Equipped with The bias power source is configured to change the duration of the voltage pulse to change the potential of the substrate during repeated application of the voltage pulse to the bias electrode.
  • Plasma processing apparatus 10
  • Chamber 11
  • Substrate support part 12
  • Plasma generation part 31
  • High frequency power supply 32
  • Bias power supply 32

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

開示されるプラズマ処理方法は、プラズマ処理装置のチャンバ内でプラズマを生成する工程（ａ）を含む。プラズマ処理装置は、チャンバ内に設けられた基板支持部を有し、基板支持部はその上に載置される基板を支持する。プラズマ処理方法は、プラズマからイオンを基板に引き込むために、バイアス電源から基板支持部のバイアス電極に電圧パルスを印加する工程（ｂ）を更に含む。プラズマ処理方法は、工程（ｂ）を繰り返す工程（ｃ）を更に含む。工程（ｃ）において、基板の電位を変更するよう、電圧パルスの持続時間長が変更される。

Description

プラズマ処理方法及びプラズマ処理装置
　本開示の例示的実施形態は、プラズマ処理方法及びプラズマ処理装置に関するものである。
　プラズマ処理装置が基板に対するプラズマ処理において用いられている。プラズマ処理装置は、チャンバ及び基板保持電極を備える。基板保持電極は、チャンバ内に設けられている。基板保持電極は、その主面上に載置された基板を保持する。このようなプラズマ処理装置の一種は、下記の特許文献１に記載されている。
　特許文献１に記載されたプラズマ処理装置は、高周波発生装置及びＤＣ負パルス発生装置を更に備えている。高周波発生装置は、基板保持電極に対して高周波電圧を印加する。特許文献１に記載されたプラズマ処理装置では、高周波電圧のオンとオフが交互に切り替えられる。また、特許文献１に記載されたプラズマ処理装置では、高周波電圧のオンとオフのタイミングに応じてＤＣ負パルス発生装置から基板保持電極にＤＣ負パルス電圧が印加される。
特開２００９－１８７９７５号公報
　本開示は、プラズマ処理装置において基板の電位を変更する技術を提供する。
　一つの例示的実施形態において、プラズマ処理方法が提供される。プラズマ処理方法は、プラズマ処理装置のチャンバ内でプラズマを生成する工程（ａ）を含む。プラズマ処理装置は、チャンバ内に設けられた基板支持部を有し、基板支持部はその上に載置される基板を支持する。プラズマ処理方法は、プラズマからイオンを基板に引き込むために、バイアス電源から基板支持部のバイアス電極に電圧パルスを印加する工程（ｂ）を更に含む。プラズマ処理方法は、工程（ｂ）を繰り返す工程（ｃ）を更に含む。工程（ｃ）において、基板の電位を変更するよう、電圧パルスの持続時間長が変更される。
　一つの例示的実施形態によれば、プラズマ処理装置において基板の電位を変更する技術が提供される。
一つの例示的実施形態に係るプラズマ処理方法の流れ図である。 プラズマ処理システムの構成例を説明するための図である。 容量結合型のプラズマ処理装置の構成例を説明するための図である。 一つの例示的実施形態に係るプラズマ処理装置における電源システムの構成例を示す図である。 図５の（ａ）及び図５の（ｂ）の各々は、一つの例示的実施形態に係るプラズマ処理装置に関連する一例のタイミングチャートである。 図６の（ａ）及び図６の（ｂ）の各々は、一つの例示的実施形態に係るプラズマ処理装置に関連する一例のタイミングチャートである。 図７は、一つの例示的実施形態に係るプラズマ処理装置に関連する更に別の例のタイミングチャートである。 一つの例示的実施形態に係るプラズマ処理装置における電源システムの別の構成例を示す図である。 基板支持部の別の例の部分拡大断面図である。
　以下、種々の例示的実施形態について説明する。
　一つの例示的実施形態において、プラズマ処理方法が提供される。プラズマ処理方法は、プラズマ処理装置のチャンバ内でプラズマを生成する工程（ａ）を含む。プラズマ処理装置は、チャンバ内に設けられた基板支持部を有し、基板支持部はその上に載置される基板を支持する。プラズマ処理方法は、プラズマからイオンを基板に引き込むために、バイアス電源から基板支持部のバイアス電極に電圧パルスを印加する工程（ｂ）を更に含む。プラズマ処理方法は、工程（ｂ）を繰り返す工程（ｃ）を更に含む。工程（ｃ）において、基板の電位を変更するよう、電圧パルスの持続時間長が変更される。
　電圧パルスがバイアス電源から出力されてから基板の電位が電圧パルスの設定電圧レベルに対応する最大電位に到達するまでには遅延が生じる。したがって、基板の電位は、電圧パルスの持続時間長に依存する。故に、上記実施形態によれば、電圧パルスの持続時間長を変更することにより、基板の電位を変更することが可能となる。
　一つの例示的実施形態において、工程（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含んでいてもよい。複数のＯＮ期間の各々において、バイアス電源からバイアス電極に電圧パルスが繰り返して印加され、且つ、基板の電位を変更するよう電圧パルスの持続時間長が変更される。複数のＯＦＦ期間の各々において、バイアス電源からのバイアス電極への電圧パルスの印加が停止される。
　一つの例示的実施形態では、複数のＯＮ期間の各々におけるバイアス電極への電圧パルスの印加の繰り返しにおいて、電圧パルスの持続時間長が増加されてもよい。この実施形態によれば、複数のＯＮ期間の各々においてプラズマインピーダンスの急激な変化が抑制される。したがって、プラズマの生成のために用いられるソース高周波電力の反射が低減される。
　一つの例示的実施形態では、複数のＯＮ期間の各々において、チャンバ内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、電圧パルスの持続時間長が調整されてもよい。
　一つの例示的実施形態では、工程（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含んでいてもよい。複数のＯＮ期間の各々において、バイアス電源からバイアス電極に電圧パルスが繰り返して印加される。複数のＯＦＦ期間の各々において、バイアス電源からバイアス電極への電圧パルスの印加が停止される。複数のＯＮ期間のうち少なくとも一つのＯＮ期間における電圧パルスの持続時間長が、複数のＯＮ期間のうち別の一つのＯＮ期間における電圧パルスの持続時間長と異なる値に設定されてもよい。この実施形態によれば、基板に対するプラズマ処理の進行に伴い、基板の電位を変更することが可能となる。
　一つの例示的実施形態では、電気バイアスエネルギーが、工程（ｃ）において、バイアス電極に周期的に印加されてもよい。電気バイアスエネルギーは、電圧パルスを含み、波形周期を有する。工程（ｃ）において、波形周期における電圧パルスのデューティー比を変更することにより電圧パルスの持続時間長が変更されてもよい。
　一つの例示的実施形態では、プラズマ処理方法は、プラズマを生成するために供給されるソース高周波電力の反射の度合いを低減するように、ソース高周波電力のソース周波数を調整する工程を更に含んでいてもよい。
　一つの例示的実施形態では、ソース周波数は、電圧パルスを含む電気バイアスエネルギーの波形周期内の複数の位相期間の各々において調整されてもよい。
　一つの例示的実施形態において、工程（ａ）、工程（ｂ）、及び工程（ｃ）は、基板の膜をエッチングするために行われてもよい。
　一つの例示的実施形態では、工程（ｃ）において、バイアス電源における電圧パルスの設定電圧レベルが更に変更されてもよい。
　別の例示的実施形態においては、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持部、プラズマ生成部、及びバイアス電源を備える。基板支持部は、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でプラズマを生成するように構成されている。バイアス電源は、プラズマから基板支持部上の基板にイオンを引き込むために基板支持部のバイアス電極に電圧パルスを繰り返して印加するように構成されている。バイアス電源は、バイアス電極への電圧パルスの印加の繰り返しにおいて基板の電位を変更するために、電圧パルスの持続時間長を変更するように構成されている。
　以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
　図１は、一つの例示的実施形態に係るプラズマ処理方法の流れ図である。図１に示すプラズマ処理方法（以下、「方法ＭＴ」という）は、基板に対するプラズマ処理、例えばエッチングで用いられる。方法ＭＴは、プラズマ処理装置を用いて行われる。
　図２は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
　プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ　ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。
　制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
　以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図３は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
　容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源システム３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。
　基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面を含み、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面を含む。
　一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。
　リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
　また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
　シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ　Ｇａｓ　Ｉｎｊｅｃｔｏｒ）を含んでもよい。
　ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。
　排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
　以下、図３と共に図４を参照する。図４は、一つの例示的実施形態に係るプラズマ処理装置における電源システムの構成例を示す図である。電源システム３０は、高周波電源３１及びバイアス電源３２を含む。高周波電源３１は、一実施形態のプラズマ生成部１２を構成する。高周波電源３１は、ソース高周波電力ＲＦを発生するように構成されている。ソース高周波電力ＲＦは、ソース周波数ｆＲＦを有する。即ち、ソース高周波電力ＲＦは、その周波数がソース周波数ｆＲＦである正弦波状の波形を有する。ソース周波数ｆＲＦは、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数であり得る。高周波電源３１は、整合器３３を介して高周波電極に電気的に接続されており、ソース高周波電力ＲＦを高周波電極に供給するように構成されている。高周波電極は、基板支持部１１内に設けられていてもよい。高周波電極は、基台１１１０の導電性部材又はセラミック部材１１１１ａ内に設けられた少なくとも一つの電極であってもよい。或いは、高周波電極は、上部電極であってもよい。ソース高周波電力ＲＦが高周波電極に供給されると、チャンバ１０内のガスからプラズマが生成される。
　整合器３３は、可変インピーダンスを有する。整合器３３の可変インピーダンスは、ソース高周波電力ＲＦの負荷からの反射を低減するよう、設定される。整合器３３は、例えば制御部２によって制御され得る。
　一実施形態において、高周波電源３１は、信号発生器３１ｇ、Ｄ／Ａ変換器３１ｃ、及び増幅器３１ａを含んでいてもよい。信号発生器３１ｇは、ソース周波数ｆＲＦを有する高周波信号を発生する。信号発生器３１ｇは、プログラム可能なプロセッサ又はＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）のようなプログラム可能なロジックデバイスから構成されていてもよい。信号発生器３１ｇは、後述する信号発生器３２ｇと共に単一のプログラム可能なデバイスから構成されていてもよく、信号発生器３２ｇとは別個のプログラム可能なデバイスから構成されていてもよい。
　信号発生器３１ｇの出力は、Ｄ／Ａ変換器３１ｃの入力に接続されている。Ｄ／Ａ変換器３１ｃは、信号発生器３１ｇからの高周波信号をアナログ信号に変換する。Ｄ／Ａ変換器３１ｃの出力は、増幅器３１ａの入力に接続されている。増幅器３１ａは、Ｄ／Ａ変換器３１ｃからのアナログ信号を増幅して、ソース高周波電力ＲＦを生成する。増幅器３１ａの増幅率は、制御部２から高周波電源３１に指定される。なお、高周波電源３１は、Ｄ／Ａ変換器３１ｃを含んでいなくてもよい。この場合には、信号発生器３１ｇの出力は、増幅器３１ａの入力に接続され、増幅器３１ａは、信号発生器３１ｇからの高周波信号を増幅して、ソース高周波電力ＲＦを生成する。
　バイアス電源３２は、基板支持部１１に電気的に結合されている。バイアス電源３２は、基板支持部１１内のバイアス電極に電気的に接続されており、電気バイアスエネルギーＢＥをバイアス電極に供給するように構成されている。バイアス電極は、基台１１１０の導電性部材又はセラミック部材１１１１ａ内に設けられた少なくとも一つの電極であってもよい。バイアス電極は、高周波電極と共通であってもよい。電気バイアスエネルギーＢＥがバイアス電極に供給されると、プラズマからのイオンが基板Ｗに引き付けられる。
　一実施形態において、バイアス電源３２は、図４に示すように、信号発生器３２ｇ、Ｄ／Ａ変換器３２ｃ、及び増幅器３２ａを含んでいてもよい。信号発生器３２ｇは、指定された波形を有するバイアス信号を発生する。信号発生器３２ｇは、プログラム可能なプロセッサ又はＦＰＧＡのようなプログラム可能なロジックデバイスプロセッサから構成されていてもよい。
　信号発生器３２ｇの出力は、Ｄ／Ａ変換器３２ｃの入力に接続されている。Ｄ／Ａ変換器３２ｃは、信号発生器３２ｇからのバイアス信号をアナログ信号に変換する。Ｄ／Ａ変換器３２ｃの出力は、増幅器３２ａの入力に接続されている。増幅器３２ａは、Ｄ／Ａ変換器３２ｃからのアナログ信号を増幅して、電気バイアスエネルギーＢＥを生成する。増幅器３２ａの増幅率は、制御部２からバイアス電源３２に指定される。なお、バイアス電源３２は、Ｄ／Ａ変換器３２ｃを含んでいなくてもよい。この場合には、信号発生器３２ｇの出力は、増幅器３２ａの入力に接続され、増幅器３２ａは、信号発生器３２ｇからのバイアス信号を増幅して、電気バイアスエネルギーＢＥを生成する。
　以下、図３及び図４と共に、図５の（ａ）、図５の（ｂ）、図６の（ａ）、図６の（ｂ）、及び図７を参照する。図５の（ａ）、図５の（ｂ）、図６の（ａ）、図６の（ｂ）、及び図７の各々は、一つの例示的実施形態に係るプラズマ処理装置に関連する一例のタイミングチャートである。図５の（ａ）、図６の（ａ）、及び図７の各々は、ソース高周波電力ＲＦのパルス及び電気バイアスエネルギーＢＥのパルスのタイミングチャートを示している。図５の（ａ）、図６の（ａ）、及び図７の各々において、ソース高周波電力ＲＦのＯＮは、ソース高周波電力ＲＦのパルスが供給されていることを示しており、ソース高周波電力ＲＦのＯＦＦは、ソース高周波電力ＲＦの供給が停止されていることを示している。また、図５の（ａ）、図６の（ａ）、及び図７の各々において、電気バイアスエネルギーＢＥのＯＮは、電気バイアスエネルギーＢＥのパルスが供給されていることを示しており、電気バイアスエネルギーＢＥのＯＦＦは、電気バイアスエネルギーＢＥの供給が停止されていることを示している。図５の（ｂ）及び図６の（ｂ）の各々は、電気バイアスエネルギーＢＥの電圧パルスＰＶの波形、ソース周波数、及び基板Ｗの電位を示している。また、図７は、電気バイアスエネルギーＢＥにおける電圧パルスＰＶのデューティー比ＤＲ及びバイアス電源３２における電圧パルスＰＶの設定電圧レベルＶＢを示している。
　電気バイアスエネルギーＢＥは、電圧パルスＰＶを含んでいる。電圧パルスＰＶの波形は、矩形波、三角波、又は任意の波形であり得る。電圧パルスＰＶの電圧の極性は、基板Ｗとプラズマとの間に電位差を生じさせてプラズマからのイオンを基板Ｗに引き込むことができるように設定される。電圧パルスＰＶは、負の電圧のパルス又は負の直流電圧のパルスであってもよい。
　バイアス電源３２は、電気バイアスエネルギーＢＥをバイアス電極に繰り返して与えるように構成されている。即ち、バイアス電源３２は、電圧パルスＰＶをバイアス電極に繰り返して印加するように構成されている。また、バイアス電源３２は、電気バイアスエネルギーＢＥのパルスをバイアス電極に繰り返して与えるように構成されている。即ち、電気バイアスエネルギーＢＥのパルスは、複数のＯＮ期間ＰＰにおいてバイアス電極に与えられる。複数のＯＮ期間ＰＰは、順に出現する。なお、以下の説明及び図面において、ＯＮ期間ＰＰ（ｋ）は、複数のＯＮ期間ＰＰのうちｋ番目のＯＮ期間を表している。複数のＯＮ期間ＰＰの各々では、電気バイアスエネルギーＢＥがバイアス電極に繰り返して与えられる。即ち、複数のＯＮ期間ＰＰの各々では、電圧パルスＰＶがバイアス電極に繰り返して印加される。電気バイアスエネルギーＢＥのパルスの供給、即ち電圧パルスＰＶのバイアス電極への印加の繰り返しは、ＯＦＦ期間において停止される。ＯＦＦ期間は、順に出現する二つのＯＮ期間ＰＰの間の期間である。
　一実施形態において、バイアス電源３２は、複数のＯＮ期間ＰＰの各々において、波形周期ＣＹを有する電気バイアスエネルギーＢＥをバイアス電極に周期的に与えるように構成されていてもよい。即ち、バイアス電源３２は、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶを、波形周期ＣＹの時間長と同じ長さの時間間隔で周期的にバイアス電極に印加してもよい。複数の波形周期ＣＹの各々は、バイアス周波数で規定される。バイアス周波数は、例えば５０ｋＨｚ以上、２７ＭＨｚ以下の周波数である。波形周期ＣＹの各々の時間長は、バイアス周波数の逆数である。
　バイアス電源３２は、電圧パルスＰＶのバイアス電極への印加の繰り返しにおいて、基板Ｗの電位を変更するよう、電圧パルスＰＶの持続時間長を変更する。一実施形態では、バイアス電源３２は、電圧パルスＰＶのデューティー比ＤＲを変更することにより電圧パルスＰＶの持続時間長を変更する。デューティー比ＤＲは、波形周期ＣＹにおいて電圧パルスＰＶの持続時間長が占める割合（％）である。
　電圧パルスＰＶがバイアス電源３２によって出力されてから基板Ｗの電位が電圧パルスＰＶの設定電圧レベルに対応する最大電位に到達するまでには遅延が生じる。即ち、電圧パルスＰＶの持続時間長が十分に長ければ、電圧パルスＰＶがバイアス電極に印加される期間において基板Ｗの電位は電圧パルスＰＶの設定電圧レベルに対応する最大電位に到達する。一方、電圧パルスＰＶの持続時間長が短い場合には、電圧パルスＰＶの印加は、基板Ｗの電位が電圧パルスＰＶの設定電圧レベルに対応する最大電位に到達する前に終了する。したがって、電圧パルスＰＶの持続時間長が短い場合には、電圧パルスＰＶがバイアス電極に印加される期間において到達する基板Ｗの電位、電圧パルスＰＶの設定電圧レベルに対応する最大電位よりも低い。このように、基板Ｗの電位は、電圧パルスＰＶの持続時間長に依存する。故に、プラズマ処理装置１によれば、電圧パルスＰＶの持続時間長を変更することにより、基板Ｗの電位を変更することが可能である。
　一実施形態において、バイアス電源３２は、図５の（ｂ）に示すように、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶをバイアス電極に繰り返して印加し、且つ、基板Ｗの電位を変更するよう、電圧パルスＰＶの持続時間長を変更してもよい。
　一実施形態において、バイアス電源３２は、図５の（ｂ）に示すように、複数のＯＮ期間ＰＰの各々におけるバイアス電極への電圧パルスＰＶの印加の繰り返しにおいて、電圧パルスＰＶの持続時間長を増加してもよい。これにより、複数のＯＮ期間ＰＰの各々の開始期間においてプラズマのインピーダンスの変化が抑制されるので、ソース高周波電力ＲＦのプラズマへの結合効率が高められる。
　一実施形態において、バイアス電源３２は、複数のＯＮ期間ＰＰの各々におけるバイアス電極への電圧パルスＰＶの印加の繰り返しにおいて、チャンバ１０内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、電圧パルスＰＶの持続時間長を調整してもよい。チャンバ１０内の発光強度又は発光強度の分布のバラツキは、図３に示すように一つ以上の発光分光分析装置５０により取得され得る。例えば、バイアス電源３２は、チャンバ１０内の発光強度が所定値よりも小さいか、チャンバ１０内の発光強度の分布のバラツキが所定値よりも大きい場合には、電圧パルスＰＶの持続時間長を減少させる。
　一実施形態において、バイアス電源３２は、図６の（ｂ）に示すように、複数のＯＮ期間ＰＰのうち少なくとも一つのＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長を、別の一つのＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長と異なる値に設定してもよい。例えば、バイアス電源３２は、基板Ｗの膜に対するエッチングの進行に伴い、ＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長を変更してもよい。なお、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は一定であってもよい。或いは、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、変更されてもよい。例えば、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、増加されてもよい。或いは、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、チャンバ１０内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、調整されてもよい。
　一実施形態において、バイアス電源３２は、電圧パルスＰＶの持続時間長の変更に加えて、電圧パルスＰＶの設定電圧レベルＶＢを変更してもよい。例えば、バイアス電源３２は、図７に示すように、設定電圧レベルＶＢを、順に出現する二つ以上のＯＮ期間ＰＰごとに、変更してもよい。
　一実施形態において、高周波電源３１は、ソース高周波電力ＲＦのＯＮとＯＦＦを交互に繰り返してもよい。即ち、高周波電源３１は、ソース高周波電力ＲＦのパルスを繰り返して供給してもよい。ソース高周波電力ＲＦのパルスが供給される複数の期間は、複数のＯＮ期間ＰＰとそれぞれ一致していてもよい。或いは、ソース高周波電力ＲＦのパルスが供給される複数の期間の各々は、複数のＯＮ期間ＰＰのうち対応のＯＮ期間ＰＰと部分的に重複していてもよい。また、高周波電源３１は、ソース高周波電力ＲＦを連続的に供給してもよい。なお、以下の説明において、ソース高周波電力ＲＦと電気バイアスエネルギーＢＥのパルスが同時に供給される期間を、重複期間ＯＰという。プラズマ処理装置１においては、複数の重複期間ＯＰが順に出現する。なお、以下の説明及び図面において、重複期間ＯＰ（ｋ）は、複数の重複期間ＯＰのうちｋ番目の重複期間を表している。
　一実施形態において、高周波電源３１は、少なくとも複数の重複期間ＯＰの各々において、ソース高周波電力ＲＦの反射の度合いを低減するよう、ソース周波数を調整するように構成されていてもよい。一実施形態において、高周波電源３１は、電気バイアスエネルギーＢＥの波形周期ＣＹ内の複数の位相期間ＳＰの各々におけるソース高周波電力ＲＦの反射の度合いを低減するよう、ソース周波数を調整するように構成されていてもよい。ソース周波数の調整は、後述する第１のフィードバック及び／又は第２のフィードバックにより行われる。
　高周波電源３１は、ソース高周波電力ＲＦのパワーレベルを変調してもよい。例えば、高周波電源３１は、複数の重複期間ＯＰの各々において、ソース高周波電力ＲＦのパワーレベルを変調してもよい。或いは、高周波電源３１は、複数の重複期間ＯＰのうち少なくとも一つの重複期間におけるソース高周波電力ＲＦのパワーレベルを、別の一つの重複期間におけるソース高周波電力ＲＦのパワーレベルと異なるレベルに設定してもよい。
　［第１のフィードバック］
　以下、第１のフィードバックについて説明する。第１のフィードバックは、重複期間ＯＰ内の連続する複数の波形周期ＣＹの各々の中の複数の位相期間ＳＰにおけるソース周波数の調整のために行われる。複数の波形周期ＣＹの各々は、Ｎ個の位相期間ＳＰ（１）～ＳＰ（Ｎ）を含んでいる。Ｎは、２以上の整数である。Ｎ個の位相期間ＳＰ（１）～ＳＰ（Ｎ）は、複数の波形周期ＣＹの各々をＮ個の位相期間に分割している。以下の説明において、波形周期ＣＹ（ｍ）は、連続する複数の波形周期ＣＹのうち、ｍ番目の波形周期を表す。位相期間ＳＰ（ｎ）は、位相期間ＳＰ（１）～ＳＰ（Ｎ）のうち、ｎ番目の位相期間を表す。また、位相期間ＳＰ（ｍ，ｎ）は、波形周期ＣＹ（ｍ）におけるｎ番目の位相期間を表す。
　第１のフィードバックにおけるソース周波数の調整は、高周波電源３１（又はその信号発生器３１ｇ）によって行われ得る。高周波電源３１は、位相期間ＳＰ（ｍ，ｎ）におけるソース高周波電力ＲＦのソース周波数を、ソース高周波電力ＲＦの反射の度合いの変化に応じて調整する。
　ソース高周波電力ＲＦの反射の度合いを決定するために、プラズマ処理装置１は、センサ３５及び／又はセンサ３６を更に備えていてもよい。センサ３５は、ソース高周波電力ＲＦの負荷からの反射波のパワーレベルＰｒを測定するように構成されている。センサ３５は、例えば方向性結合器を含む。この方向性結合器は、高周波電源３１と整合器３３との間に設けられていてもよい。なお、センサ３５は、ソース高周波電力ＲＦの進行波のパワーレベルＰｆを更に測定するように構成されていてもよい。センサ３５によって測定された反射波のパワーレベルＰｒは、高周波電源３１に通知される。加えて、進行波のパワーレベルＰｆが、センサ３５から高周波電源３１に通知されてもよい。
　センサ３６は、電圧センサ及び電流センサを含む。センサ３６は、高周波電源３１と高周波電極とを互いに接続する給電路における電圧ＶＲＦ及び電流ＩＲＦを測定するように構成されている。ソース高周波電力ＲＦは、この給電路を経由して高周波電極に供給される。センサ３６は、高周波電源３１と整合器３３との間に設けられていてもよい。電圧ＶＲＦ及び電流ＩＲＦは、高周波電源３１に通知される。
　高周波電源３１は、複数の位相期間ＳＰの各々における測定値から代表値を生成する。測定値は、センサ３５によって取得される反射波のパワーレベルＰｒであってもよい。測定値は、ソース高周波電力ＲＦの出力パワーレベルに対する反射波のパワーレベルＰｒの比の値（即ち、反射率）であってもよい。測定値は、複数の位相期間ＳＰの各々においてセンサ３６によって取得される電圧ＶＲＦと電流ＩＲＦの位相差θであってもよい。測定値は、複数の位相期間ＳＰの各々における高周波電源３１の負荷側のインピーダンスＺであってもよい。インピーダンスＺは、センサ３６によって取得される電圧ＶＲＦと電流ＩＲＦから決定される。代表値は、複数の位相期間ＳＰの各々における当該測定値の平均値又は最大値であってもよい。高周波電源３１は、複数の位相期間ＳＰの各々における代表値を、ソース高周波電力ＲＦの反射の度合いを表す値として用いる。
　第１のフィードバックにおいて、高周波電源３１は、波形周期ＣＹ（ｍ）の前の二つ以上の波形周期ＣＹそれぞれにおける対応の位相期間ＳＰ（ｎ）において互いに異なるソース周波数を用いることにより、反射の度合いの変化を特定する。
　二つの以上の波形周期ＣＹそれぞれにおける位相期間ＳＰ（ｎ）において互いに異なるソース周波数を用いることにより、ソース周波数の変更（周波数シフト）とソース高周波電力の反射の度合いの変化との関係を特定することが可能である。したがって、プラズマ処理装置１によれば、反射の度合いの変化に応じて、位相期間ＳＰ（ｍ，ｎ）において用いられるソース周波数を、反射の度合いを低減するように調整することが可能である。また、プラズマ処理装置１によれば、電気バイアスエネルギーＢＥが基板支持部１１のバイアス電極に与えられる複数の波形周期ＣＹの各々において、高速に反射の度合いを低減することが可能である。
　一実施形態において、波形周期ＣＹ（ｍ）の前の二つ以上の波形周期ＣＹは、波形周期ＣＹ（ｍ－Ｍ１）及び波形周期ＣＹ（ｍ－Ｍ２）を含む。ここで、Ｍ１及びＭ２は、Ｍ１＞Ｍ２を満たす自然数である。一実施形態においては、波形周期ＣＹ（ｍ－Ｍ１）は、波形周期ＣＹ（ｍ－２Ｑ）であり、波形周期ＣＹ（ｍ－Ｍ２）は、波形周期ＣＹ（ｍ－Ｑ）である。「Ｑ」及び「Ｍ２」は「１」であってもよく、「２Ｑ」及び「Ｍ１」は「２」であってもよい。「Ｑ」は、２以上の整数であってもよい。
　第１のフィードバックにおいて、高周波電源３１は、ソース周波数ｆ（ｍ－Ｍ２，ｎ）に、ソース周波数ｆ（ｍ－Ｍ１，ｎ）からの一方の周波数シフトを与える。ここで、ｆ（ｍ，ｎ）は、位相期間ＳＰ（ｍ，ｎ）で用いられるソース高周波電力ＲＦのソース周波数を表す。ｆ（ｍ，ｎ）は、ｆ（ｍ，ｎ）＝ｆ（ｍ－Ｍ２，ｎ）＋Δ（ｍ，ｎ）で表される。Δ（ｍ，ｎ）は、周波数シフトの量を表す。一方の周波数シフトは、周波数の減少及び周波数の増加のうち一方である。一方の周波数シフトが周波数の減少であれば、Δ（ｍ，ｎ）は負の値を有する。一方の周波数シフトが周波数の増加であれば、Δ（ｍ，ｎ）は正の値を有する。
　第１のフィードバックにおいて、一方の周波数シフトにより得られたソース周波数ｆ（ｍ－Ｍ２，ｎ）を用いることにより反射の度合いが低下した場合には、高周波電源３１は、ソース周波数ｆ（ｍ，ｎ）を、ソース周波数ｆ（ｍ－Ｍ２，ｎ）に対して一方の周波数シフトを有する周波数に設定する。例えば、一方の周波数シフトによりパワーレベルＰｒ（ｍ－Ｍ２，ｎ）がパワーレベルＰｒ（ｍ－Ｍ１，ｎ）から減少した場合には、高周波電源３１は、ソース周波数ｆ（ｍ，ｎ）を、ソース周波数ｆ（ｍ－Ｍ２，ｎ）に対して一方の周波数シフトを有する周波数に設定する。なお、Ｐｒ（ｍ，ｎ）は、位相期間ＳＰ（ｍ，ｎ）におけるソース高周波電力ＲＦの反射波のパワーレベルＰｒを表している。
　第１のフィードバックにおいては、一方の周波数シフトによって得られたソース周波数ｆ（ｍ－Ｍ２，ｎ）を用いることにより反射の度合いが増大する場合が生じ得る。例えば、一方の周波数シフトにより反射波のパワーレベルＰｒ（ｍ－Ｍ２，ｎ）が反射波のパワーレベルＰｒ（ｍ－Ｍ１，ｎ）から増加する場合が生じ得る。この場合には、高周波電源３１は、ソース周波数ｆ（ｍ，ｎ）を、ソース周波数ｆ（ｍ－Ｍ２，ｎ）に対して他方の周波数シフトを有する周波数に設定してもよい。
　別の実施形態において、位相期間ＳＰ（ｍ，ｎ）におけるソース高周波電力ＲＦのソース周波数は、波形周期ＣＹ（ｍ）の前の二つ以上の波形周期ＣＹそれぞれにおける対応の位相期間ＳＰ（ｎ）において互いに異なるソース周波数を用いることにより得られる二つ以上の反射の度合い（例えば、パワーレベルＰｒ）から、反射の度合いを最小化する周波数として求められてもよい。反射の度合いを最小化する周波数は、当該互いに異なる周波数のそれぞれと対応の反射の度合いとを用いた最小自乗化法により求められてもよい。
　［第２のフィードバック］
　以下、第２のフィードバックについて説明する。以下の説明において、波形周期ＣＹ（ｍ）は、複数の重複期間ＯＰの各々の中の複数の波形周期ＣＹ（１）～ＣＹ（Ｍ）のうち、ｍ番目の波形周期を表す。また、波形周期ＣＹ（ｋ，ｍ）は、ｋ番目の重複期間内のｍ番目の波形周期を表す。また、位相期間ＳＰ（ｎ）は、複数の重複期間ＯＰの各々の中の複数の波形周期ＣＹの各々における複数の位相期間ＳＰ（１）～ＳＰ（Ｎ）のうちｎ番目の位相期間を表している。また、位相期間ＳＰ（ｍ，ｎ）は、波形周期ＣＹ（ｍ）におけるｎ番目の位相期間を表す。また、位相期間ＳＰ（ｋ，ｍ，ｎ）は、ｋ番目の重複期間ＯＰ（ｋ）内の波形周期ＣＹ（ｍ）におけるｎ番目の位相期間を表す。
　重複期間ＯＰ（１）～ＯＰ（Ｔ－１）の各々における複数の波形周期ＣＹの各々の中の複数の位相期間ＳＰの各々のソース周波数の調整は、上述した第１のフィードバックにより行われ得る。なお、Ｔは、３以上の整数である。或いは、重複期間ＯＰ（１）～ＯＰ（Ｔ－１）の各々における複数の波形周期ＣＹの各々の中の複数の位相期間ＳＰの各々のソース周波数は、予め準備されたテーブルに登録されている周波数に設定されてもよい。
　重複期間ＯＰ（Ｔ）以降の重複期間におけるソース高周波電力ＲＦのソース周波数の調整においては、第２のフィードバックが用いられ得る。第２のフィードバックにおいて、高周波電源３１は、ソース周波数ｆ（ｋ，ｍ，ｎ）を、ソース高周波電力ＲＦの上述した反射の度合いの変化に応じて、調整する。第２のフィードバックでは、反射の度合いの変化は、重複期間ＯＰ（ｋ）の前の二つ以上の重複期間ＯＰ内の波形周期ＣＹ（ｍ）内の対応の位相期間ＳＰ（ｎ）において互いに異なるソース高周波電力ＲＦのソース周波数を用いることにより特定される。
　第２のフィードバックでは、二つ以上の重複期間ＯＰそれぞれにおける同一波形周期内の同一の位相期間において互いに異なるソース周波数を用いることにより、ソース周波数の変更（周波数シフト）とソース高周波電力の反射の度合いの変化との関係を特定することが可能である。したがって、第２のフィードバックによれば、反射の度合いの変化に応じて、位相期間ＳＰ（ｋ，ｍ，ｎ）において用いられるソース周波数を、反射の度合いを低減するように調整することが可能である。また、第２のフィードバックによれば、複数の重複期間ＯＰの各々の中の複数の波形周期ＣＹの各々において、高速に反射の度合いを低減することが可能である。
　一実施形態において、重複期間ＯＰ（ｋ）の前の二つ以上の重複期間ＯＰは、（ｋ－Ｋ１）番目の重複期間ＯＰ（ｋ－Ｋ１）と（ｋ－Ｋ２）番目の重複期間ＯＰ（ｋ－Ｋ２）を含む。ここで、Ｋ１及びＫ２は、Ｋ１＞Ｋ２を満たす自然数である。
　一実施形態においては、重複期間ＯＰ（ｋ－Ｋ１）は、重複期間ＯＰ（ｋ－２）である。重複期間ＯＰ（ｋ－Ｋ２）は、重複期間ＯＰ（ｋ－Ｋ１）の後の重複期間であり、一実施形態においては、重複期間ＯＰ（ｋ－１）である。即ち、一実施形態において、Ｋ２、Ｋ１はそれぞれ、１、２である。
　高周波電源３１は、位相期間ＳＰ（ｋ－Ｋ２，ｍ，ｎ）におけるソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）に、位相期間ＳＰ（ｋ－Ｋ１，ｍ，ｎ）におけるソース周波数からの一方の周波数シフトを与える。ここで、ｆ（ｋ，ｍ，ｎ）は、位相期間ＳＰ（ｋ，ｍ，ｎ）で用いられるソース高周波電力ＲＦのソース周波数を表す。ｆ（ｋ，ｍ，ｎ）は、ｆ（ｋ，ｍ，ｎ）＝ｆ（ｋ－Ｋ２，ｍ，ｎ）＋Δ（ｋ，ｍ，ｎ）で表される。Δ（ｋ，ｍ，ｎ）は、周波数シフトの量を表す。一方の周波数シフトは、周波数の減少及び周波数の増加のうち一方である。一方の周波数シフトが周波数の減少であれば、Δ（ｋ，ｍ，ｎ）は負の値を有する。一方の周波数シフトが周波数の増加であれば、Δ（ｋ，ｍ，ｎ）は正の値を有する。
　第２のフィードバックにおいて、一方の周波数シフトにより得られたソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）を用いた場合に反射の度合いが低下した場合には、高周波電源３１は、ソース周波数ｆ（ｋ，ｍ，ｎ）を、ソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）に対して一方の周波数シフトを有する周波数に設定する。例えば、一方の周波数シフトによりパワーレベルＰｒ（ｋ－Ｋ２，ｍ，ｎ）がパワーレベルＰｒ（ｋ－Ｋ１，ｍ，ｎ）から減少した場合には、高周波電源３１は、ソース周波数ｆ（ｋ，ｍ，ｎ）を、ソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）に対して一方の周波数シフトを有する周波数に設定する。なお、Ｐｒ（ｋ，ｍ，ｎ）は、位相期間ＳＰ（ｋ，ｍ，ｎ）におけるソース高周波電力ＲＦの反射波のパワーレベルＰｒを表している。
　第２のフィードバックでは、一方の周波数シフトによって得られたソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）を用いることにより反射の度合いが増大する場合が生じ得る。例えば、一方の周波数シフトにより反射波のパワーレベルＰｒ（ｋ－Ｋ２，ｍ，ｎ）が反射波のパワーレベルＰｒ（ｋ－Ｋ１，ｍ，ｎ）から増加する場合が生じ得る。この場合に、高周波電源３１は、ソース周波数ｆ（ｋ，ｍ，ｎ）を、ソース周波数ｆ（ｋ－Ｋ２，ｍ，ｎ）に対して他方の周波数シフトを有する周波数に設定してもよい。
　別の実施形態において、複数の重複期間ＯＰは、１番目からＫａ番目の重複期間ＯＰ（１）～ＯＰ（Ｋａ）を含んでいてもよい。ここで、Ｋａは２以上の自然数である。高周波電源３１は、重複期間ＯＰ（１）～ＯＰ（Ｋａ）の各々に含まれる複数の波形周期ＣＹのうち１番目からＭａ番目の波形周期ＣＹ（１）～ＣＹ（Ｍａ）の各々において、初期処理を行ってもよい。ここで、Ｍａは、自然数である。初期処理においては、波形周期ＣＹ（１）～ＣＹ（Ｍａ）それぞれのための複数の周波数セットを含む周波数セット群が用いられてもよく、当該周波数セット群に含まれる複数の周波数セットは互いに異なっていてもよい。また、重複期間ＯＰ（１）～ＯＰ（Ｋａ）のそれぞれのための複数の周波数セット群が用いられてもよく、これら複数の周波数セット群は互いに異なっていてもよい。高周波電源３１は、重複期間ＯＰ（１）～ＯＰ（Ｋａ）の各々における１番目からＭａ番目の波形周期ＣＹ（１）～ＣＹ（Ｍａ）の各々における複数の位相期間ＳＰにおいて、ソース周波数として、対応の周波数セットに含まれる複数の周波数をそれぞれ用いる。なお、複数の周波数セット並びに複数の周波数セット群は、制御部２又は高周波電源３１の記憶部に記憶されていてもよい。
　高周波電源３１は、重複期間ＯＰ（１）～ＯＰ（Ｋａ）の各々において、複数の波形周期ＣＹのうち波形周期ＣＹ（Ｍａ）の後に、上述の第１のフィードバックを行ってもよい。即ち、高周波電源３１は、重複期間ＯＰ（１）～ＯＰ（Ｋａ）の各々に含まれる波形周期ＣＹ（Ｍａ＋１）～ＣＹ（Ｍ）において、上述の第１のフィードバックを行ってもよい。
　一実施形態において、複数の重複期間ＯＰは、（Ｋａ＋１）番目からＫｂ番目の重複期間ＯＰ（Ｋａ＋１）～ＯＰ（Ｋｂ）を更に含んでいてもよい。ここで、Ｋｂは、（Ｋａ＋１）以上の自然数であり、Ｋｂ＝Ｋａ＋１を満たしてもよい。
　高周波電源３１は、重複期間ＯＰ（Ｋａ＋１）～ＯＰ（Ｋｂ）の各々に含まれる複数の波形周期ＣＹのうち１番目からＭｂ１番目の波形周期ＣＹ（１）～ＣＹ（Ｍｂ１）の各々において上記の初期処理を行いってもよい。ここで、Ｍｂ１は、自然数である。Ｍｂ１及びＭａは、Ｍｂ１＜Ｍａを満たしてもよい。
　高周波電源３１は、重複期間ＯＰ（Ｋａ＋１）～ＯＰ（Ｋｂ）の各々に含まれる複数の波形周期ＣＹのうち（Ｍｂ１＋１）番目～からＭｂ２番目の波形周期ＣＹ（Ｍｂ１＋１）～ＣＹ（Ｍｂ２）において、上述の第２のフィードバックを行ってもよい。ここで、Ｍｂ２は、Ｍｂ２＞Ｍｂ１を満たす自然数である。
　高周波電源３１は、重複期間ＯＰ（Ｋａ＋１）～ＯＰ（Ｋｂ）の各々において、波形周期ＣＹ（Ｍｂ２）の後に、上述の第１のフィードバックを行ってもよい。即ち、高周波電源３１は、重複期間ＯＰ（Ｋａ＋１）～ＯＰ（Ｋｂ）の各々に含まれる波形周期ＣＹ（Ｍｂ２＋１）～ＣＹ（Ｍ）において、上述の第１のフィードバックを行ってもよい。
　また、高周波電源３１は、（Ｋｂ＋１）番目から最後の重複期間ＯＰ（Ｋｂ＋１）～ＯＰ（Ｋ）の各々に含まれる１番目からＭｃ番目の波形周期ＣＹ（１）～ＣＹ（Ｍｃ）において、上述の第２のフィードバックを行ってもよい。ここで、Ｍｃは、自然数である。また、高周波電源３１は、重複期間ＯＰ（Ｋｂ＋１）～ＯＰ（Ｋ）の各々において、波形周期ＣＹ（Ｍｃ）の後に、上述の第１のフィードバックを行ってもよい。即ち、高周波電源３１は、重複期間ＯＰ（Ｋｂ＋１）～ＯＰ（Ｋ）の各々に含まれる波形周期ＣＹ（Ｍｃ＋１）～ＣＹ（Ｍ）において、上述の第１のフィードバックを行ってもよい。
　別の実施形態では、第１のフィードバイックにおいて、位相期間ＳＰ（ｋ，ｍ，ｎ）におけるソース高周波電力ＲＦのソース周波数は、重複期間ＯＰ（ｋ）内で波形周期ＣＹ（ｋ，ｍ）の前の二つ以上の波形周期ＣＹそれぞれにおける対応の位相期間ＳＰ（ｎ）において互いに異なるソース高周波電力ＲＦのソース周波数を用いることにより得られる二つ以上の反射の度合い（例えば、パワーレベルＰｒ）から、反射の度合いを最小化する周波数として求められてもよい。反射の度合いを最小化する周波数は、当該互いに異なる周波数のそれぞれと対応の反射の度合いとを用いた最小自乗化法により求められてもよい。
　また、第２のフィードバイックにおいて、ソース周波数ｆ（ｋ，ｍ，ｎ）は、重複期間ＯＰ（ｋ）の前の二つ以上の重複期間ＯＰ内の波形周期ＣＹ（ｍ）内の対応の位相期間ＳＰ（ｎ）において互いに異なるソース高周波電力ＲＦのソース周波数を用いることにより得られる二つ以上の反射の度合い（例えば、パワーレベルＰｒ）から、反射の度合いを最小化する周波数として求められてもよい。反射の度合いを最小化する周波数は、当該互いに異なる周波数のそれぞれと対応の反射の度合いとを用いた最小自乗化法により求められてもよい。
　再び図１を参照して、方法ＭＴについて説明する。以下の説明では、方法ＭＴについて、それがプラズマ処理装置１を用いて行われる場合を例にとって説明する。方法ＭＴの各工程において、プラズマ処理装置１の各部は、制御部２によって制御され得る。なお、方法ＭＴは、プラズマ処理装置１とは別のプラズマ処理装置を用いて行われてもよい。
　方法ＭＴは、基板Ｗに対してプラズマ処理を行うために、基板Ｗが基板支持部１１上に載置されている状態で行われる。プラズマ処理は、例えば、基板Ｗの膜に対するエッチングであってもよい。基板Ｗは、マスクを膜の上に有していてもよい。マスクは、基板Ｗの膜にエッチングによって転写するパターンを有する。或いは、基板Ｗは、マスクを有していなくてもよい。
　図１に示すように、方法ＭＴは、工程ＳＴａ、工程ＳＴｂ、及び工程ＳＴｃを含む。工程ＳＴａでは、プラズマがチャンバ１０内で生成される。工程ＳＴａでは、ガス供給部２０からチャンバ１０内にガスが供給される。工程ＳＴａでは、チャンバ１０内の圧力が、指定された圧力に排気システム４０により設定される。工程ＳＴａでは、チャンバ１０内のガスからプラズマ生成部１２によりプラズマが生成される。具体的には、ソース高周波電力ＲＦが、高周波電源３１から高周波電極に供給される。上述したように、ソース高周波電力ＲＦは連続的に供給されてもよく、ソース高周波電力ＲＦのパルスが断続的又は周期的に供給されてもよい。
　工程ＳＴｂは、工程ＳＴａで生成されたプラズマからのイオンを基板Ｗに引き込むために行われる。工程ＳＴｂは、工程ＳＴｂ１及び工程ＳＴｂ２を含む。工程ＳＴｂ１では、電圧パルスＰＶの持続時間長が設定される。工程ＳＴｂ２では、設定された持続時間長を有する電圧パルスＰＶが、バイアス電源３２によってバイアス電極に印加される。
　工程ＳＴｂの後、工程ＳＴＪにおいて停止条件が満たされるか否かが判定される。停止条件は、プラズマ処理を終了するときに到達した場合に満たされる。停止条件が満たされない場合には、工程ＳＴｂが繰り返される。即ち、工程ＳＴｃにおいて、工程ＳＴｂが繰り返される。工程ＳＴｃでは、基板Ｗの電位を変更するよう、電圧パルスＰＶの持続時間長が変更される。一方、工程ＳＴＪにおいて停止条件が満たされないと判定されると、方法ＭＴは終了する。
　一実施形態において、工程ＳＴｃが行われる期間は、複数のＯＮ期間ＰＰと複数のＯＦＦ期間を含んでいてもよい。複数のＯＦＦ期間は、複数のＯＮ期間ＰＰと交互の期間である。複数のＯＮ期間ＰＰの各々では、電圧パルスＰＶがバイアス電源３２からバイアス電極に繰り返して印加される。複数のＯＦＦ期間の各々では、バイアス電源３２からのバイアス電極への電圧パルスＰＶの印加が停止される。
　一実施形態においては、図５の（ｂ）を参照して上述したように、複数のＯＮ期間ＰＰの各々におけるバイアス電極への電圧パルスＰＶの印加の繰り返しにおいて、基板Ｗの電位を変更するよう、電圧パルスＰＶの持続時間長が変更されてもよい。一実施形態においては、図５の（ｂ）を参照して上述したように、複数のＯＮ期間ＰＰの各々におけるバイアス電極への電圧パルスＰＶの印加の繰り返しにおいて、電圧パルスＰＶの持続時間長が増加されてもよい。一実施形態においては、複数のＯＮ期間ＰＰの各々におけるバイアス電極への電圧パルスＰＶの印加の繰り返しにおいて、チャンバ１０内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、電圧パルスＰＶの持続時間長が調整されてもよい。
　一実施形態において、図６の（ｂ）を参照して上述したように、複数のＯＮ期間ＰＰのうち少なくとも一つのＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長が、別の一つのＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長と異なる値に設定されてもよい。上述したように、例えば、基板Ｗの膜に対するエッチングの進行に伴い、ＯＮ期間ＰＰにおける電圧パルスＰＶの持続時間長が変更されてもよい。なお、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は一定であってもよい。或いは、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、変更されてもよい。例えば、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、増加されてもよい。或いは、複数のＯＮ期間ＰＰの各々において、電圧パルスＰＶの持続時間長は、その最終値に到達するまで、チャンバ１０内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、調整されてもよい。
　一実施形態においては、図７を参照して上述したように、電圧パルスＰＶの持続時間長の変更に加えて、電圧パルスＰＶの設定電圧レベルＶＢが変更されてもよい。例えば、設定電圧レベルＶＢが、順に出現する二つ以上のＯＮ期間ＰＰごとに、変更されてもよい。
　一実施形態において、方法ＭＴは、工程ＳＴｄを更に含んでいてもよい。工程ＳＴｄは、少なくとも複数の重複期間ＯＰの各々において、ソース高周波電力ＲＦの反射の度合いを低減するよう、ソース周波数を調整することを含む。一実施形態において、ソース周波数は、電気バイアスエネルギーＢＥの波形周期ＣＹ内の複数の位相期間ＳＰの各々におけるソース高周波電力ＲＦの反射の度合いを低減するよう、調整されてもよい。ソース周波数の調整の更なる具体例については、上述の第１のフィードバック及び／又は第２のフィードバックの説明を参照されたい。
　以下、図８を参照する。図８は、一つの例示的実施形態に係るプラズマ処理装置における電源システムの別の構成例を示す図である。図８に示すように、別の実施形態において、バイアス電源３２は、直流電源３２ｄ及びスイッチング部３２ｓを含んでいてもよい。直流電源３２ｄは、可変直流電源であり得る。スイッチング部３２ｓは、その開閉の切り替えにより、直流電源３２ｄから出力される直流電圧から電圧パルスＰＶを生成する。
　また、図８に示すように、プラズマ処理装置１は、ダンピング回路３４を更に含んでいてもよい。ダンピング回路３４は、バイアス電源３２から出力された電圧パルスＰＶの電圧レベルの変化速度を低下させる。ダンピング回路３４は、バイアス電源３２とバイアス電極との間で接続されたインダクタと、当該インダクタの一端とグランドとの間で接続されたコンデンサを含んでいてもよい。ダンピング回路３４は、インタクタと直列接続された抵抗素子を更に含んでいてもよい。
　以下、図９を参照する。図９は、基板支持部の別の例の部分拡大断面図である。図９に示すように、別の実施形態において、基板支持部１１は、静電電極１１１１ｂに加えて、静電電極１１３ａ及び１１３ｂを更に含んでいてもよい。静電電極１１１１ｂは、中央領域１１１ａにおいてセラミック部材１１１１ａ内に設けられている。静電電極１１１１ｂは、略円形の平面形状を有し得る。静電電極１１１１ｂには、直流電源５１ｐがスイッチ５１ｓを介して接続されている。静電電極１１１１ｂに直流電源５１ｐからの電圧が印加されると、基板Ｗと中央領域１１１ａとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、中央領域１１１ａに引き付けられて、中央領域１１１ａによって保持される。
　静電電極１１３ａ及び１１３ｂは、環状領域１１１ｂにおいてセラミック部材１１１１ａ内に設けられている。静電電極１１３ａ及び１１３ｂの各々は、略環形状を有する単一の電極であるか、周方向に沿って配列された複数の電極を含む。静電電極１１３ａは、静電電極１１３ｂの内側に設けられている。静電電極１１３ａには、直流電源５２ｐがスイッチ５２ｓを介して接続されている。静電電極１１３ｂには、直流電源５３ｐがスイッチ５３ｓを介して接続されている。直流電源５２ｐ及び直流電源５３ｐは、静電電極１１３ａと静電電極１１３ｂとの間で電位差を生じさせるように、静電電極１１３ａ及び静電電極１１３ｂに電圧を印加する。これにより、環状領域１１１ｂとエッジリングとの間で静電引力が発生する。発生した静電引力により、エッジリングが、環状領域１１１ｂに引き付けられて、環状領域１１１ｂによって保持される。なお、静電電極１１３ａと静電電極１１３ｂには、それらの間に電位差が生じる限り、単一の電源から電圧が印加されてもよい。
　図９に示すように、基板支持部１１は、バイアス電極１１４ａ及びバイアス電極１１４ｂを更に含んでいてもよい。バイアス電極１１４ａは、中央領域１１１ａにおいてセラミック部材１１１１ａ内に設けられている。バイアス電極１１４ａは、略円形の平面形状を有し得る。バイアス電極１１４ａは、静電電極１１１１ｂと基台１１１０との間に設けられていてもよい。
　バイアス電極１１４ｂは、環状領域１１１ｂにおいてセラミック部材１１１１ａ内に設けられている。バイアス電極１１４ｂは、略環形状を有する単一の電極であるか、周方向に沿って配列された複数の電極を含む。バイアス電極１１４ｂは、静電電極１１３ａ及び１１３ｂの各々と基台１１１０との間に設けられていてもよい。
　図９に示す実施形態では、単一のバイアス電源３２の代わりに、二つのバイアス電源３２Ａ及び３２Ｂが採用される。バイアス電源３２Ａ及び３２Ｂは、バイアス電源３２と同一の構成を有し得る。バイアス電源３２Ａはバイアス電極１１４ａに電気的に接続されており、バイアス電源３２Ｂはバイアス電極１１４ｂに電気的に接続されている。バイアス電源３２Ａ及びバイアス電源３２Ｂはそれぞれ、互いに同期された電圧パルスＰＶをバイアス電極１１４ａ及びバイアス電極１１４ｂに繰り返して印加する。
　なお、単一のバイアス電源からの電圧パルスＰＶが、バイアス電源３２Ａ及びバイアス電源３２Ｂの双方に繰り返して印加されてもよい。また、静電電極１１１１ｂが、バイアス電極１１４ａとして用いられてもよく、静電電極１１３ａ及び１１３ｂがバイアス電極１１４ｂとして用いられてもよい。
　以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
　別の実施形態においては、プラズマ処理装置は、誘導結合型のプラズマ処理装置、ＥＣＲプラズマ処理装置、ヘリコン波励起プラズマ処理装置、又は表面波プラズマ処理装置であってもよい。何れのプラズマ処理装置においても、ソース高周波電力ＲＦは、プラズマの生成のために用いられ、ソース高周波電力ＲＦのソース周波数は、プラズマ処理装置１に関して上述したように、調整される。
　ここで、本開示に含まれる種々の例示的実施形態を、以下の［Ｅ１］～［Ｅ１１］に記載する。
［Ｅ１］
　（ａ）プラズマ処理装置のチャンバ内でプラズマを生成する工程であり、該プラズマ処理装置は、前記チャンバ内に設けられた基板支持部を有し、該基板支持部はその上に載置される基板を支持する、該工程と、
　（ｂ）前記プラズマからイオンを前記基板に引き込むために、バイアス電源から前記基板支持部のバイアス電極に電圧パルスを印加する工程と、
　（ｃ）前記（ｂ）を繰り返す工程と、
を含み、
　前記（ｃ）において、前記基板の電位を変更するよう、前記電圧パルスの持続時間長が変更される、プラズマ処理方法。
［Ｅ２］
　前記（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含み、
　前記複数のＯＮ期間の各々において、前記バイアス電源から前記バイアス電極に前記電圧パルスが繰り返して印加され、且つ、前記基板の電位を変更するよう前記電圧パルスの前記持続時間長が変更され、
　前記複数のＯＦＦ期間の各々において、前記バイアス電源からの前記バイアス電極への前記電圧パルスの印加が停止される、
Ｅ１に記載のプラズマ処理方法。
［Ｅ３］
　前記複数のＯＮ期間の各々における前記バイアス電極への前記電圧パルスの印加の繰り返しにおいて、前記電圧パルスの前記持続時間長が増加される、Ｅ２に記載のプラズマ処理方法。
［Ｅ４］
　前記複数のＯＮ期間の各々において、前記チャンバ内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、前記電圧パルスの前記持続時間長が調整される、Ｅ２又はＥ３に記載のプラズマ処理方法。
［Ｅ５］
　前記（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含み、
　前記複数のＯＮ期間の各々において、前記バイアス電源から前記バイアス電極に前記電圧パルスが繰り返して印加され、
　前記複数のＯＦＦ期間の各々において、前記バイアス電源から前記バイアス電極への前記電圧パルスの印加が停止され、
　前記複数のＯＮ期間のうち少なくとも一つのＯＮ期間における前記電圧パルスの前記持続時間長が、前記複数のＯＮ期間のうち別の一つのＯＮ期間における前記電圧パルスの前記持続時間長と異なる値に設定される、
Ｅ１～Ｅ４の何れか一項に記載のプラズマ処理方法。
［Ｅ６］
　前記（ｃ）において、前記電圧パルスを含む電気バイアスエネルギーであり波形周期を有する該電気バイアスエネルギーが、前記バイアス電極に周期的に印加され、前記波形周期における前記電圧パルスのデューティー比を変更することにより前記電圧パルスの前記持続時間長が変更される、Ｅ１～Ｅ５の何れか一項に記載のプラズマ処理方法。
［Ｅ７］
　前記プラズマを生成するために供給されるソース高周波電力の反射の度合いを低減するように該ソース高周波電力のソース周波数を調整する工程を更に含む、Ｅ１～Ｅ６の何れか一項に記載のプラズマ処理方法。
［Ｅ８］
　前記ソース周波数は、前記電圧パルスを含む電気バイアスエネルギーの波形周期内の複数の位相期間の各々において調整される、Ｅ７に記載のプラズマ処理方法。
［Ｅ９］
　前記（ａ）、前記（ｂ）、及び前記（ｃ）は、前記基板の膜をエッチングするために行われる、Ｅ１～Ｅ８の何れか一項に記載のプラズマ処理方法。
［Ｅ１０］
　前記（ｃ）において、前記バイアス電源における前記電圧パルスの設定電圧レベルが更に変更される、Ｅ１～Ｅ９の何れか一項に記載のプラズマ処理方法。
［Ｅ１１］
　チャンバと、
　前記チャンバ内に設けられた基板支持部と、
　前記チャンバ内でプラズマを生成するように構成されたプラズマ生成部と、
　前記プラズマから前記基板支持部上の基板にイオンを引き込むために前記基板支持部のバイアス電極に電圧パルスを繰り返して印加するように構成されたバイアス電源と、
を備え、
　前記バイアス電源は、前記バイアス電極への前記電圧パルスの印加の繰り返しにおいて前記基板の電位を変更するために、前記電圧パルスの持続時間長を変更するように構成されている、プラズマ処理装置。
　以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
　１…プラズマ処理装置、１０…チャンバ、１１…基板支持部、１２…プラズマ生成部、３１…高周波電源、３２…バイアス電源。

Claims (11)

  1. 　（ａ）プラズマ処理装置のチャンバ内でプラズマを生成する工程であり、該プラズマ処理装置は、前記チャンバ内に設けられた基板支持部を有し、該基板支持部はその上に載置される基板を支持する、該工程と、
    　（ｂ）前記プラズマからイオンを前記基板に引き込むために、バイアス電源から前記基板支持部のバイアス電極に電圧パルスを印加する工程と、
    　（ｃ）前記（ｂ）を繰り返す工程と、
    を含み、
    　前記（ｃ）において、前記基板の電位を変更するよう、前記電圧パルスの持続時間長が変更される、プラズマ処理方法。
  2. 　前記（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含み、
    　前記複数のＯＮ期間の各々において、前記バイアス電源から前記バイアス電極に前記電圧パルスが繰り返して印加され、且つ、前記基板の電位を変更するよう前記電圧パルスの前記持続時間長が変更され、
    　前記複数のＯＦＦ期間の各々において、前記バイアス電源からの前記バイアス電極への前記電圧パルスの印加が停止される、
    請求項１に記載のプラズマ処理方法。
  3. 　前記複数のＯＮ期間の各々における前記バイアス電極への前記電圧パルスの印加の繰り返しにおいて、前記電圧パルスの前記持続時間長が増加される、請求項２に記載のプラズマ処理方法。
  4. 　前記複数のＯＮ期間の各々において、前記チャンバ内の発光強度又は発光強度の分布のバラツキを所定値に近づけるように、前記電圧パルスの前記持続時間長が調整される、請求項２に記載のプラズマ処理方法。
  5. 　前記（ｃ）が行われる期間は、複数のＯＮ期間と該複数のＯＮ期間と交互の複数のＯＦＦ期間を含み、
    　前記複数のＯＮ期間の各々において、前記バイアス電源から前記バイアス電極に前記電圧パルスが繰り返して印加され、
    　前記複数のＯＦＦ期間の各々において、前記バイアス電源から前記バイアス電極への前記電圧パルスの印加が停止され、
    　前記複数のＯＮ期間のうち少なくとも一つのＯＮ期間における前記電圧パルスの前記持続時間長が、前記複数のＯＮ期間のうち別の一つのＯＮ期間における前記電圧パルスの前記持続時間長と異なる値に設定される、
    請求項１～４の何れか一項に記載のプラズマ処理方法。
  6. 　前記（ｃ）において、前記電圧パルスを含む電気バイアスエネルギーであり波形周期を有する該電気バイアスエネルギーが、前記バイアス電極に周期的に印加され、前記波形周期における前記電圧パルスのデューティー比を変更することにより前記電圧パルスの前記持続時間長が変更される、請求項１～４の何れか一項に記載のプラズマ処理方法。
  7. 　前記プラズマを生成するために供給されるソース高周波電力の反射の度合いを低減するように該ソース高周波電力のソース周波数を調整する工程を更に含む、請求項１～４の何れか一項に記載のプラズマ処理方法。
  8. 　前記ソース周波数は、前記電圧パルスを含む電気バイアスエネルギーの波形周期内の複数の位相期間の各々において調整される、請求項７に記載のプラズマ処理方法。
  9. 　前記（ａ）、前記（ｂ）、及び前記（ｃ）は、前記基板の膜をエッチングするために行われる、請求項１～４の何れか一項に記載のプラズマ処理方法。
  10. 　前記（ｃ）において、前記バイアス電源における前記電圧パルスの設定電圧レベルが更に変更される、請求項１～４の何れか一項に記載のプラズマ処理方法。
  11. 　チャンバと、
    　前記チャンバ内に設けられた基板支持部と、
    　前記チャンバ内でプラズマを生成するように構成されたプラズマ生成部と、
    　前記プラズマから前記基板支持部上の基板にイオンを引き込むために前記基板支持部のバイアス電極に電圧パルスを繰り返して印加するように構成されたバイアス電源と、
    を備え、
    　前記バイアス電源は、前記バイアス電極への前記電圧パルスの印加の繰り返しにおいて前記基板の電位を変更するために、前記電圧パルスの持続時間長を変更するように構成されている、プラズマ処理装置。
PCT/JP2023/008400 2022-03-18 2023-03-06 プラズマ処理方法及びプラズマ処理装置 WO2023176558A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022043629 2022-03-18
JP2022-043629 2022-03-18

Publications (1)

Publication Number Publication Date
WO2023176558A1 true WO2023176558A1 (ja) 2023-09-21

Family

ID=88023061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008400 WO2023176558A1 (ja) 2022-03-18 2023-03-06 プラズマ処理方法及びプラズマ処理装置

Country Status (2)

Country Link
TW (1) TW202401492A (ja)
WO (1) WO2023176558A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027667A (ja) * 2015-10-01 2016-02-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2017022136A (ja) * 2016-10-06 2017-01-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP2020536393A (ja) * 2017-10-06 2020-12-10 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 高エネルギー原子層エッチング

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027667A (ja) * 2015-10-01 2016-02-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2017022136A (ja) * 2016-10-06 2017-01-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP2020536393A (ja) * 2017-10-06 2020-12-10 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 高エネルギー原子層エッチング

Also Published As

Publication number Publication date
TW202401492A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
JP2024061920A (ja) プラズマ処理装置及びソース高周波電力のソース周波数を制御する方法
WO2023176558A1 (ja) プラズマ処理方法及びプラズマ処理装置
WO2022163535A1 (ja) プラズマ処理装置及びソース高周波電力のソース周波数を制御する方法
WO2024024681A1 (ja) プラズマ処理装置及びソース高周波電力のソース周波数を制御する方法
WO2024004766A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2023127655A1 (ja) プラズマ処理装置、電源システム、制御方法、プログラム、及び記憶媒体
WO2023223866A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024106256A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024014398A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024062804A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024004339A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024106257A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2023129234A (ja) プラズマ処理装置
WO2023132300A1 (ja) プラズマ処理装置、電源システム、制御方法、プログラム、及び記憶媒体
WO2023074816A1 (ja) プラズマ処理装置、給電システム、制御方法、プログラム、及び記憶媒体
WO2023176555A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20240071723A1 (en) Etching method and plasma processing apparatus
WO2023090256A1 (ja) プラズマ処理装置、電源システム、制御方法、プログラム、及び記憶媒体
WO2024018960A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20240170257A1 (en) Plasma processing apparatus and plasma processing method
WO2024111460A1 (ja) プラズマ処理装置、電源システム、及びソース周波数を制御する方法
WO2024043065A1 (ja) プラズマ処理装置、ｒｆシステム、およびｒｆ制御方法
WO2023228853A1 (ja) 基板処理装置
US20240153742A1 (en) Plasma processing method and plasma processing apparatus
WO2023008448A1 (ja) プラズマ処理システム及びプラズマ処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770514

Country of ref document: EP

Kind code of ref document: A1