WO2023153272A1 - 弾性波装置 - Google Patents

弾性波装置 Download PDF

Info

Publication number
WO2023153272A1
WO2023153272A1 PCT/JP2023/003048 JP2023003048W WO2023153272A1 WO 2023153272 A1 WO2023153272 A1 WO 2023153272A1 JP 2023003048 W JP2023003048 W JP 2023003048W WO 2023153272 A1 WO2023153272 A1 WO 2023153272A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
electrode
connection
wave device
main surface
Prior art date
Application number
PCT/JP2023/003048
Other languages
English (en)
French (fr)
Inventor
徹 山路
琢真 葛下
雅人 京谷
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023153272A1 publication Critical patent/WO2023153272A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Definitions

  • the present invention relates to elastic wave devices.
  • Patent Document 1 discloses an example of a surface acoustic wave device having a plurality of IDT (Interdigital Transducer) electrodes. This surface acoustic wave device is obtained by dicing a wafer-shaped piezoelectric substrate on which a plurality of surface acoustic wave device precursors are formed.
  • IDT Interdigital Transducer
  • a surface acoustic wave device precursor has a routing electrode and a plurality of probe electrode pads. After testing using the probe electrode pads, the piezoelectric substrate is divided.
  • the probe electrode pad is cut by a dicing blade during dicing. At this time, there is a possibility that the lead-out wiring may be peeled off due to the entrainment of the metal film forming the probe electrode pad. Furthermore, due to microcracks in the piezoelectric substrate that occur when the piezoelectric substrate is cut, there is a risk that the lead-out wiring will be peeled off.
  • a surface acoustic wave device is flip-chip mounted on a mounting substrate, for example. However, if the detachment of the wiring as described above occurs, the wiring may come into contact with the wiring on the mounting substrate. In this case, the electrical characteristics of the surface acoustic wave device deteriorate.
  • An object of the present invention is to provide an acoustic wave device capable of suppressing contact between wiring on a mounting substrate and wiring on a piezoelectric substrate and suppressing deterioration of electrical characteristics.
  • An elastic wave device includes: a piezoelectric substrate having first and second main surfaces facing each other; functional electrodes provided on the first main surface of the piezoelectric substrate; a functional wiring provided on the first main surface of the piezoelectric substrate and connected to the functional electrode; and a functional wiring provided on the first main surface of the piezoelectric substrate and connected to the functional wiring.
  • An acoustic wave element chip including connection wirings connected to each other and reaching an edge portion of the first main surface, the acoustic wave element chip having the piezoelectric substrate, the functional electrodes, the functional wirings, and the connection wirings.
  • the elastic wave device of the present invention it is possible to suppress the contact between the wiring on the mounting substrate and the wiring on the piezoelectric substrate, thereby suppressing the deterioration of the electrical characteristics.
  • FIG. 1 is a schematic front cross-sectional view of an elastic wave device according to a first embodiment of the present invention.
  • FIG. 2 is a schematic see-through plan view of the acoustic wave device chip according to the first embodiment of the present invention.
  • FIG. 3 is a schematic plan view of the mounting board in the first embodiment of the invention.
  • FIG. 4 is a schematic front cross-sectional view showing an enlarged view of the vicinity of the connection wiring in the first embodiment of the present invention.
  • FIG. 5 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the first embodiment of the present invention.
  • FIG. 6 is a schematic bottom view showing the electrode structure of the acoustic wave resonator according to the first embodiment of the invention.
  • FIG. 7 is a schematic bottom view showing an enlarged vicinity of connection wirings and functional wirings in the first embodiment of the present invention.
  • FIG. 8 is a schematic cross-sectional view along the direction in which the connection wiring extends, showing the vicinity of the connection wiring and the functional wiring in the first modification of the first embodiment of the present invention.
  • FIG. 9 is a schematic bottom view showing the vicinity of connection wirings and functional wirings in the first modification of the first embodiment of the present invention.
  • FIG. 10 is a schematic bottom view showing the vicinity of connection wirings and functional wirings in the second modification of the first embodiment of the present invention.
  • FIG. 11 is a schematic bottom view showing the vicinity of connection wirings and functional wirings in the third modification of the first embodiment of the present invention.
  • FIG. 12 is a schematic front cross-sectional view of an elastic wave device according to a fourth modification of the first embodiment of the invention.
  • FIG. 13 is a schematic bottom view of the acoustic wave device chip according to the second embodiment of the invention.
  • FIG. 14 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the second embodiment of the present invention.
  • FIG. 15 is a schematic bottom view of the acoustic wave device chip according to the third embodiment of the invention.
  • FIG. 16 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the third embodiment of the present invention.
  • 17A to 17C are diagrams showing examples of alignment marks.
  • FIG. 18 is a schematic bottom view of the acoustic wave device chip according to the fourth embodiment of the invention.
  • FIG. 19 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the fourth embodiment of the present invention.
  • FIG. 20 is a schematic bottom view showing an enlarged part of the acoustic wave device chip according to the fifth embodiment of the present invention.
  • FIG. 21 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the fifth embodiment of the present invention.
  • FIG. 1 is a schematic front cross-sectional view of an elastic wave device according to a first embodiment of the present invention.
  • an elastic wave resonator which will be described later, is shown by a schematic diagram in which two diagonal lines are added to a rectangle. The same applies to the following schematic plan views and the like.
  • the elastic wave device 10 has an elastic wave element chip 1 and a mounting board 2 .
  • the acoustic wave device chip 1 has a piezoelectric substrate 4 .
  • the piezoelectric substrate 4 is a substrate made of only a piezoelectric material.
  • the piezoelectric substrate 4 has a first main surface 4a and a second main surface 4b.
  • the first main surface 4a and the second main surface 4b face each other.
  • a plurality of elastic wave resonators 11 are formed on the first main surface 4a.
  • the mounting substrate 2 has a third principal surface 2a and a fourth principal surface 2b.
  • the third main surface 2a and the fourth main surface 2b face each other.
  • the acoustic wave element chip 1 is flip-chip mounted on the third main surface 2 a of the mounting substrate 2 . Therefore, the third main surface 2a of the mounting substrate 2 faces the first main surface 4a of the piezoelectric substrate 4. As shown in FIG. A sealing resin layer 17 is provided on the third main surface 2 a of the mounting substrate 2 so as to cover the acoustic wave element chip 1 .
  • piezoelectric substrate 4 for example, piezoelectric materials such as lithium tantalate, lithium niobate, zinc oxide, aluminum nitride, crystal, or PZT (lead zirconate titanate) can be used.
  • PZT lead zirconate titanate
  • the material of the mounting substrate 2 for example, glass epoxy resin or appropriate ceramics can be used.
  • the second principal surface 4b side of the first principal surface 4a and the second principal surface 4b of the piezoelectric substrate 4 is upward, and the first principal surface 4a is downward. do.
  • Viewing the elastic wave device 10 from above in FIG. 1 is defined as a plan view, and viewing the acoustic wave device 10 from below is defined as a bottom view.
  • FIG. 2 is a schematic see-through plan view of the acoustic wave device chip in the first embodiment.
  • connection wirings which will be described later, are indicated by hatching.
  • 1 is a schematic cross-sectional view taken along line II in FIG.
  • the first main surface 4a of the piezoelectric substrate 4 has an edge portion 4c. More specifically, in this embodiment, the shape of the first main surface 4a is rectangular. Therefore, the edge portion 4c has portions corresponding to four sides.
  • a plurality of functional electrodes, a plurality of functional wirings 6, a plurality of connection wirings 7, a plurality of electrode pads 8, and a plurality of bump pads 9 are provided on the first main surface 4a of the piezoelectric substrate 4.
  • each functional electrode is an IDT electrode 5 .
  • the functional wiring 6 is wiring that connects the functional elements or the functional elements and the bump pads 9 on the piezoelectric substrate 4 .
  • a functional element is, for example, an inductive element such as an inductor, a capacitive element, or a resonator.
  • the elastic wave resonator 11 is configured by providing the IDT electrodes 5 as functional electrodes on the piezoelectric substrate 4 .
  • Each functional wiring 6 is connected to one of the IDT electrodes 5 . Some of the functional wirings 6 connect the IDT electrodes 5 together. Another functional wiring 6 connects the bump pad 9 and at least one IDT electrode 5 .
  • connection wiring 7 is a wiring having one end connected to the functional wiring 6 and the other end reaching the edge portion 4 c of the piezoelectric substrate 4 .
  • each of the plurality of connection wirings 7 is connected to one of the functional wirings 6 .
  • a connection portion A is a portion where the connection wiring 7 and the function wiring 6 are connected.
  • Each of the plurality of connection wires 7 extends from the connection portion A toward the edge portion 4 c of the first main surface 4 a of the piezoelectric substrate 4 .
  • Each connection wiring 7 reaches the edge portion 4c.
  • the connection portion A is one end of the connection wiring 7 .
  • the other end of connection wiring 7 reaches edge 4c.
  • connection wiring 7 and the function wiring 6 may extend in the direction in which the connection wiring 7 extends.
  • connection portion A is the portion closest to the edge portion 4c to which the connection wiring 7 extends in the portion where the connection wiring 7 and the function wiring 6 are connected.
  • a plurality of electrode pads 8 are floating electrodes.
  • a floating electrode as used herein refers to an electrode that is not connected to a signal potential and a ground potential. Note that the plurality of electrode pads 8 may not necessarily be floating electrodes.
  • the plurality of electrode pads 8 are used for inspecting electrical characteristics when manufacturing the elastic wave device 10 . During inspection, the plurality of electrode pads 8 are electrically connected to the IDT electrodes 5 . More specifically, the acoustic wave device chip 1 is obtained by dicing a substrate having a plurality of devices. Before dicing, each electrode pad 8 is electrically connected to one of the IDT electrodes 5 by a connection wiring 7 . By cutting the connection wirings 7 by dicing, the electrode pads 8 are made into floating electrodes.
  • connection wiring 7 is thinner than the thickness of the functional wiring 6. Thereby, dicing can be easily performed.
  • each bump pad 9 is provided with a bump 13 .
  • the bump 13 joins the first main surface 4 a of the piezoelectric substrate 4 and the third main surface 2 a of the mounting substrate 2 .
  • Each IDT electrode 5 is electrically connected to the mounting board 2 via the functional wiring 6 , the bump pad 9 and the bump 13 .
  • FIG. 3 is a schematic plan view of the mounting board in the first embodiment.
  • FIG. 4 is a schematic front cross-sectional view showing an enlarged view of the vicinity of the connection wiring in the first embodiment.
  • connection pads 14 and a plurality of mounting substrate wirings 15 are provided on the third main surface 2 a of the mounting substrate 2 .
  • the bump 13 is bonded to each connection pad 14 .
  • the mounting board wiring 15 includes a first surface 15a and a second surface 15b.
  • the first surface 15a and the second surface 15b face each other.
  • the first surface 15a is the surface on the acoustic wave element chip 1 side.
  • connection wiring 7 and the piezoelectric substrate 4 in the acoustic wave element chip 1 are indicated by a dashed line.
  • One end of the connection wiring 7 is the connection portion A described above.
  • a reference portion B is a portion of the mounting board 2 that overlaps the connection portion A in plan view.
  • the length of the connection wiring 7 is assumed to be D1.
  • the shortest distance between the reference part B and the mounting board wiring 15 is set to D2.
  • a feature of this embodiment is that D1 ⁇ L. That is, in this embodiment, D1 ⁇ (D2 2 +H1 2 ) 0.5 . It should be noted that D1 ⁇ (D2 2 +H1 2 ) 0.5 in at least one connection wiring 7 . Thereby, contact between the mounting substrate wiring 15 and the connection wiring 7 on the piezoelectric substrate 4 can be suppressed, and deterioration of the electrical characteristics of the elastic wave device 10 can be suppressed. Details of this are described below.
  • FIG. 5 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips in the first embodiment. Since FIG. 5 is a plan view of the state before the acoustic wave element chip 1 is flip-chip mounted, the layout of the wiring and the like are shown in a shape reversed from that in FIG.
  • the acoustic wave element chip 1 is obtained by dicing the substrate 16 having a plurality of acoustic wave elements. During dicing, part of the electrode pads 8 and part of the connection wirings 7 are removed. In FIG. 5, dicing lines and portions to be removed by dicing are indicated by dashed lines.
  • connection wiring 7 is connected to the function wiring 6 at the connection portion A. As shown in FIG. The thickness of the connection wiring 7 is thinner than the thickness of the functional wiring 6 . Therefore, peeling of the connection wiring 7 tends to occur starting from the connection portion A. As shown in FIG.
  • connection wiring 7 When the connection wiring 7 is peeled off, the connection wiring 7 does not necessarily bend so as to overlap with the extending direction of the connection wiring 7 in plan view. That is, the connection wiring 7 may bend in a direction that does not overlap with the direction in which the connection wiring 7 extends in a plan view.
  • connection wiring In the state where the acoustic wave element chip is mounted on the mounting board, if the connection wiring is peeled off, there is a risk that the connection wiring will come into contact with the mounting board wiring. In this case, the electrical characteristics of the acoustic wave device are degraded.
  • D1 ⁇ (D2 2 +H1 2 ) 0.5 L in the present embodiment.
  • the length D1 of the connection wiring 7 is equal to or less than the shortest distance L between the connection portion A and the mounting board wiring 15 .
  • D1 ⁇ (D2 2 +H1 2 ) 0.5 may be satisfied.
  • contact between the connection wiring 7 and the mounting substrate wiring 15 can be suppressed.
  • FIG. 6 is a schematic bottom view showing the electrode structure of the elastic wave resonator in the first embodiment.
  • the wiring connected to the elastic wave resonator is omitted.
  • the functional electrode is the IDT electrode 5 in this embodiment.
  • an AC voltage to the IDT electrodes 5
  • elastic waves are excited.
  • a pair of reflectors 12A and 12B are provided on the first main surface 4a of the piezoelectric substrate 4 on both sides of the IDT electrode 5 in the elastic wave propagation direction.
  • the acoustic wave resonator 11 in this embodiment is a surface acoustic wave resonator.
  • the IDT electrode 5 has a first busbar 18A and a second busbar 18B, and a plurality of first electrode fingers 19A and a plurality of second electrode fingers 19B.
  • the first busbar 18A and the second busbar 18B face each other.
  • One end of each of the plurality of first electrode fingers 19A is connected to the first bus bar 18A.
  • One end of each of the plurality of second electrode fingers 19B is connected to the second bus bar 18B.
  • the plurality of first electrode fingers 19A and the plurality of second electrode fingers 19B are interdigitated with each other.
  • the direction in which the plurality of first electrode fingers 19A and the plurality of second electrode fingers 19B extend is perpendicular to the elastic wave propagation direction.
  • the IDT electrode 5, the reflector 12A, and the reflector 12B may be composed of a laminated metal film, or may be composed of a single layer metal film.
  • the length D1 of the connection wiring 7 is preferably the shortest distance between the connection portion A and the edge portion 4c of the first main surface 4a of the piezoelectric substrate 4.
  • the length D1 of the connection wiring 7 is short. Therefore, contact between the mounting substrate wiring 15 and the connection wiring 7 can be easily suppressed.
  • the degree of freedom in arrangement of the mounting substrate wiring 15 can also be increased.
  • the shortest distance D2 between the reference portion B and the mounting board wiring 15 can be shortened. As a result, the mounting substrate 2 can be made smaller.
  • FIG. 7 is a schematic bottom view showing an enlarged view of the vicinity of connection wirings and functional wirings in the first embodiment.
  • the width of the connection wiring 7 is preferably narrower than the width of the functional wiring 6 .
  • the width of the connection wiring 7 is the dimension of the connection wiring 7 along the direction orthogonal to the direction in which the connection wiring 7 extends.
  • the width of the functional wiring 6 is the dimension of the functional wiring 6 along the direction orthogonal to the direction in which the functional wiring 6 extends.
  • connection wiring 7 when a portion of the connection wiring 7 is cut and removed, the length of the connection wiring 7 is shortened. Therefore, contact of the connection wiring 7 with the mounting substrate wiring 15 is effectively suppressed. Therefore, deterioration of the electrical characteristics of the elastic wave device 10 can be effectively suppressed.
  • connecting wirings 7 and the functional wirings 6 shown in FIG. 7 extend in the same direction, they are not limited to this.
  • the direction in which the connection wiring 7 extends and the direction in which the function wiring 6 extends may intersect.
  • At least one electrode pad 8 shown in FIG. 2 is preferably a floating electrode. Due to the stress caused by the dicing blade entangling part of the electrode pad 8, the electrode pad 8 may be peeled off. Alternatively, the stress may propagate to the surface of substrate 16 shown in FIG. 5, causing microcracks in substrate 16 . Due to these microcracks, the electrode pad 8 may be peeled off. Then, there is a risk that the electrode pads 8 will come into contact with the mounting board wiring 15 . Even in such a case, deterioration of the electrical characteristics of the elastic wave device 10 can be suppressed by using the electrode pads 8 as floating electrodes.
  • the functional wiring 6 is made of a laminated metal film. It is preferable that part of the plurality of metal layers in the functional wiring 6 and the connection wiring 7 are provided integrally. Thereby, productivity of the elastic wave device 10 can be improved.
  • first to third modifications of the first embodiment are shown below.
  • the first to third modifications differ from the first embodiment only in the shape of the connection wiring near the connection portion.
  • FIG. 8 is a schematic cross-sectional view along the direction in which the connection wiring extends, showing the vicinity of the connection wiring and the function wiring in the first modification of the first embodiment.
  • FIG. 9 is a schematic bottom view showing the vicinity of connection wirings and functional wirings in the first modification of the first embodiment.
  • connection wiring 27A includes a first portion 27X and a second portion 27Y.
  • the first portion 27X is a portion that continues to the connection portion A.
  • the second portion 27Y is a portion that continues to the first portion 27X.
  • the boundary between the first portion 27X and the second portion 27Y is indicated by a dashed line.
  • the direction in which the connection wiring 27A extends is defined as the connection wiring extension direction, and the direction orthogonal to the connection wiring extension direction is defined as the width direction.
  • a recess 27a is provided in the first portion 27X of the connection wiring 27A.
  • the recess 27a is provided over the entire connection wiring 27A in the width direction.
  • One end of the concave portion 27a in the extending direction of the connection wiring is located at the connecting portion A.
  • the other end of the recess 27a is positioned at the boundary between the first portion 27X and the second portion 27Y.
  • the recess 27a is provided in the entire first portion 27X. That is, the thickness of the first portion 27X is thinner than the thickness of the second portion 27Y.
  • connection wiring 27A is likely to be cut at the concave portion 27a. Then, the portion of the first portion 27X on the side of the second portion 27Y and the second portion 27Y are easily removed. Therefore, it is possible to effectively prevent the connection wiring 27 ⁇ /b>A from coming into contact with the mounting substrate wiring 15 .
  • the shape of the recess 27a in the cross section shown in FIG. 8 is semicircular. However, it is not limited to this.
  • the cross-sectional shape of the concave portion 27a may be a semi-substantially elliptical shape or a triangular shape.
  • the shape may be any suitable shape including curved lines, polygons, or the like. In this specification, triangles and polygons also include those with curved vertices.
  • the recess 27a may be provided in at least part of the first portion 27X.
  • the thickness of at least part of the first portion 27X should be thinner than the thickness of the second portion 27Y.
  • the concave portion 27a may be provided in at least a portion of the first portion 27X in the direction crossing the extending direction of the connection wiring.
  • One end of the recess 27a in the extending direction of the connection wiring may be positioned away from the connecting portion A. As shown in FIG. Also in this case, it is easy to shorten the length of the connection wiring 27A after dicing. Therefore, it is possible to effectively prevent the connection wiring 27 ⁇ /b>A from coming into contact with the mounting substrate wiring 15 .
  • the width of at least part of the first portion 27X of the connection wiring 27B is narrower than the width of the second portion 27Y. More specifically, in the first portion 27X, notch portions 27b are provided at both end edges in the width direction. As a result, the width of at least a portion of the first portion 27X is narrowed.
  • One end of the notch portion 27b in the extending direction of the connection wiring is located at the connection portion A. As shown in FIG. The other end of the notch 27b is positioned at the boundary between the first portion 27X and the second portion 27Y.
  • connection wiring 27B is likely to be cut at the portion where the notch 27b is provided. Then, the portion of the first portion 27X on the side of the second portion 27Y and the second portion 27Y are easily removed. Therefore, it is possible to effectively prevent the connection wiring 27B from coming into contact with the mounting substrate wiring 15 .
  • the shape of the notch 27b in plan view is semicircular.
  • the shape of the notch portion 27b in a plan view is not limited to the above, and may be, for example, a semi-substantially elliptical shape or a triangular shape. Alternatively, the shape may be any suitable shape including curved lines, polygons, or the like.
  • the notch portion 27b may be provided on at least one of the edge portions in the width direction.
  • one end of the notch 27b in the direction in which the connection wiring 27B extends may be positioned away from the connecting portion A.
  • the width of at least a portion of the first portion 27X should be narrower than the width of the second portion 27Y. Also in this case, it is easy to shorten the length of the connection wiring 27B after dicing. Therefore, it is possible to effectively prevent the connection wiring 27B from coming into contact with the mounting substrate wiring 15 .
  • the dimensions or positions of both cutouts 27b may be different from each other.
  • the boundary between the first portion 27X and the second portion 27Y may pass through, for example, the farthest end from the connecting portion A among the ends of both cutouts in the connection wiring extending direction. .
  • a plurality of through holes 27c are provided in the first portion 27X of the connection wiring 27C. More specifically, the plurality of through holes 27c are provided so as to line up in the width direction. The ends of the plurality of through holes 27c on the connecting portion A side in the direction in which the connecting wiring extends are provided apart from the connecting portion A. As shown in FIG. The other ends of the plurality of through holes 27c are positioned at the boundary between the first portion 27X and the second portion 27Y.
  • the plurality of through holes 27c may be provided so as to line up in a direction crossing the direction in which the connection wiring 27C extends.
  • the boundary between the first portion 27X and the second portion 27Y is, for example, one of the ends of the plurality of through-holes 27c in the connection wiring extension direction. It is sufficient if it passes through the end farthest from the connecting portion A.
  • connection wiring 27C is likely to be cut at the portion where the plurality of through holes 27c are provided. Then, the portion of the first portion 27X on the side of the second portion 27Y and the second portion 27Y are easily removed. Therefore, it is possible to effectively prevent the connection wiring 27 ⁇ /b>C from contacting the mounting substrate wiring 15 .
  • each through-hole 27c in plan view is substantially elliptical.
  • the shape of the through hole 27c in plan view is not limited to the above, and may be circular, triangular, or polygonal, for example.
  • the shape may be any suitable shape, including curved lines.
  • each connection wiring 7 has a linear shape.
  • the connection wiring 7 may have a shape other than a straight shape.
  • the shape of the connection wiring 7 may include a curved shape such as an arc shape or a parabolic shape.
  • the length D1 of the connection wiring 7 is the length of the middle line of the connection wiring 7 .
  • the intermediate line of the connection wiring 7 is a line connecting the intermediate points of the connection wiring 7 .
  • the midpoint of any portion of the connection wiring 7 is the central portion of the portion in the direction orthogonal to the direction in which the portion extends.
  • the direction in which an arbitrary portion included in the curved portion of the connection wiring 7 extends is the direction in which the tangent line in contact with the portion extends.
  • the piezoelectric substrate 4 is made only of piezoelectric material.
  • the piezoelectric substrate 4 may be a laminated substrate including piezoelectric layers.
  • the piezoelectric substrate 24 has a support substrate 26 and a piezoelectric layer 23. As shown in FIG. Thereby, the piezoelectric substrate 24 becomes a substrate having piezoelectricity.
  • a piezoelectric layer 23 is provided on a support substrate 26 .
  • the first main surface of the piezoelectric substrate 24 is the main surface of the piezoelectric layer 23 located on the mounting substrate 2 side. Also in this case, as in the first embodiment, contact between the mounting substrate wiring 15 and the connection wiring 7 can be suppressed, and deterioration of the electrical characteristics of the acoustic wave device can be suppressed.
  • a semiconductor such as silicon or ceramics such as aluminum oxide can be used as the material of the support substrate 26 for example.
  • the piezoelectric layer 23 is provided directly on the support substrate 26 .
  • the piezoelectric layer 23 may be indirectly provided on the support substrate 26 via an intermediate layer.
  • the intermediate layer may be, for example, a single-layer dielectric film or a laminated film. Dielectric materials such as silicon oxide, silicon nitride, or silicon oxynitride can be used as materials for the intermediate layer.
  • the first to fourth modifications can also be applied to configurations other than the first embodiment of the present invention. At least two of the configurations of the first to fourth modifications may be applied at the same time.
  • the recess 27a and the notch 27b shown in FIG. 10 may be provided in the first portion 27X shown in FIG.
  • FIG. 13 is a schematic bottom view of the acoustic wave device chip in the second embodiment.
  • FIG. 14 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips in the second embodiment. In FIG. 14, dicing lines and portions removed by dicing are indicated by dashed lines. Furthermore, in FIG. 14, the wiring electrodes 35 and the electrode pads 8 connected to the wiring electrodes 35 are indicated by hatching.
  • this embodiment differs from the first embodiment in that wiring electrodes 35A are provided on the first main surface 4a of the piezoelectric substrate 4 so as to surround the electrode pads 8. .
  • the elastic wave device of this embodiment has the same configuration as the elastic wave device 10 of the first embodiment.
  • the wiring electrode 35A reaches the edge portion 4c of the first main surface 4a. Therefore, the wiring electrode 35A specifically surrounds the electrode pad 8 in three directions.
  • the wiring electrode 35A surrounds the electrode pad 8 together with the edge portion 4c.
  • Each wiring electrode 35A surrounds one electrode pad 8 on the first main surface 4a of the piezoelectric substrate 4 .
  • the wiring electrode 35A may surround a plurality of electrode pads 8. FIG.
  • connection wiring 7 and the mounting board 2 are configured in the same manner as in the first embodiment. Therefore, contact between the mounting substrate wiring 15 and the connection wiring 7 can be suppressed, and deterioration of the electrical characteristics of the acoustic wave device can be suppressed.
  • the substrate 16 shown in FIG. 14 is divided by dicing.
  • a wiring electrode 35A shown in FIG. 13 is formed by removing a part of the wiring electrode 35 shown in FIG. 14 by dicing.
  • the wiring electrodes 35 are provided so as to be connected to some of the plurality of electrode pads 8 and not to be connected to other portions. More specifically, the wiring electrode 35 has a portion provided so as to bypass the electrode pad 8 . The wiring electrode 35 is not connected to the electrode pad 8 around which the wiring electrode 35 is routed. On the other hand, the portion of the wiring electrode 35 other than the portion bypassing the electrode pad 8 extends on the dicing line. A portion of the wiring electrode 35 extending on the dicing line is removed by dicing. A portion of the wiring electrode 35 bypassing the electrode pad 8 becomes the wiring electrode 35A after dicing.
  • the plurality of electrode pads 8 are connected to the wiring electrodes 35 and have the same potential.
  • the wiring electrode 35 is connected to ground potential.
  • the electrode pads 8 not connected to the wiring electrodes 35 are connected to the hot potential.
  • hot potential refers to a signal potential.
  • the electrode pattern connected to the ground potential is made common by the wiring electrode 35 including the plurality of electrode pads 8 . Thereby, the stability of measurement in inspection can be improved.
  • the thickness of the wiring electrode 35 is preferably thicker than the thickness of the connection wiring 7 .
  • the thickness of the wiring electrode 35 may be increased by forming the wiring electrode 35 into a laminated structure of multiple layers. This can also improve the stability of measurement in inspection.
  • the pattern of the wiring electrodes 35 is not limited to the above. Another example of the wiring electrode 35 is shown in the following third embodiment. In the third embodiment, the electrode corresponding to the wiring electrode 35A after dicing is assumed to be the first wiring electrode.
  • FIG. 15 is a schematic bottom view of the acoustic wave device chip in the third embodiment.
  • FIG. 16 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the third embodiment.
  • dicing lines and portions removed by dicing are indicated by dashed lines.
  • the wiring electrodes 45 and the electrode pads 8 connected to the wiring electrodes 45 are indicated by hatching.
  • the first main surface 4a of the piezoelectric substrate 4 is provided with a first wiring electrode 45A and a second wiring electrode 45B.
  • This embodiment differs from the second embodiment in that a second wiring electrode 45B is provided.
  • the second wiring electrode 45B has a portion provided along the bump pad 9 .
  • the second wiring electrode 45B reaches the edge portion 4c of the first main surface 4a.
  • the elastic wave device of this embodiment has the same configuration as the elastic wave device of the second embodiment.
  • connection wiring 7 and the mounting board 2 are configured in the same manner as in the first embodiment. Therefore, contact between the mounting substrate wiring 15 and the connection wiring 7 can be suppressed, and deterioration of the electrical characteristics of the acoustic wave device can be suppressed.
  • the first wiring electrode 45A and the second wiring electrode 45B are formed by removing part of the wiring electrode 45 shown in FIG. 16 by dicing. More specifically, the wiring electrode 45 has a portion that bypasses the electrode pad 8, a portion that extends on the dicing line, a portion that extends along the bump pad 9, and a portion that extends along the dicing line. and a portion extending toward the A portion of the wiring electrode 45 extending on the dicing line is removed by dicing. A portion of the wiring electrode 45 bypassing the electrode pad 8 becomes the first wiring electrode 45A after dicing. A portion of the wiring electrode 45 extending along the bump pad 9 and a portion extending toward the dicing line become the second wiring electrode 45B after dicing.
  • the wiring electrodes 45 are not provided at the portions where the dicing lines intersect. For example, at the intersection C where the dicing lines intersect, alignment marks such as M1 to M3 shown in FIGS. Marks can be placed.
  • the electrode pattern connected to the ground potential is shared by the wiring electrode 45 . This can improve the stability of measurement in inspection.
  • FIG. 18 is a schematic bottom view of the acoustic wave device chip in the fourth embodiment.
  • FIG. 19 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the fourth embodiment.
  • dicing lines and portions removed by dicing are indicated by dashed lines.
  • first-layer wiring electrodes, second-layer wiring electrodes, and electrode pads connected thereto, which will be described later, are indicated by hatching. The same applies to the schematic plan views showing a part of the substrate from FIG. 19 onward.
  • this embodiment differs from the second embodiment in that a second wiring electrode 55B is provided.
  • This embodiment also differs from the second embodiment in the number of electrode pads 8 and the positions of connection wirings 7 .
  • the elastic wave device of this embodiment has the same configuration as the elastic wave device of the second embodiment.
  • the length of the connection wiring 7 and the functional wiring 6 to which the connection wiring 7 is connected in this embodiment are the same as those in the second embodiment.
  • the first wiring electrode 55A is provided in the same manner as the wiring electrode 35A in the second embodiment shown in FIG.
  • the first wiring electrode 55A is provided so as to surround the electrode pad 8. As shown in FIG.
  • a part of the second wiring electrode 55B is connected to the electrode pad 8. Both ends of the second wiring electrode 55B reach the edge 4c of the first main surface 4a of the piezoelectric substrate 4. As shown in FIG. However, the electrode pad 8 connected to the second wiring electrode 55B is a different electrode pad 8 from the electrode pad 8 surrounded by the first wiring electrode 55A. In this embodiment, the material of the second wiring electrode 55B is different from the material of the first wiring electrode 55A and the material of the electrode pad 8 . The material of the second wiring electrode 55B may be the same as the material of the first wiring electrode 55A and the material of the electrode pad 8 .
  • the mounting board 2 is configured in the same manner as in the second embodiment, and the length D1 of the connection wiring 7 satisfies D1 ⁇ (D2 2 +H1 2 ) 0.5 . Therefore, contact between the mounting substrate wiring 15 and the connection wiring 7 can be suppressed, and deterioration of the electrical characteristics of the acoustic wave device can be suppressed.
  • the first wiring electrode 55A and the second wiring electrode 55B are formed by removing part of the first wiring electrode 35C and the second wiring electrode 55D shown in FIG. 19 by dicing. More specifically, the portion of the first-layer wiring electrode 35C that is not removed by dicing becomes the first wiring electrode 55A shown in FIG. On the other hand, the portion of the second-layer wiring electrode 55D that is not removed by dicing becomes the second wiring electrode 55B.
  • the first layer wiring electrode 35C shown in FIG. 19 has a portion provided so as to bypass the electrode pad 8. A portion of the portion of the first layer wiring electrode 35C becomes the first wiring electrode 55A shown in FIG. A portion of the first-layer wiring electrode 35C other than this portion extends on the dicing line.
  • the electrode pad 8 bypassed by the first-layer wiring electrode 35C is connected to the signal potential.
  • the first wiring electrode 35C is connected to the electrode pad 8 connected to the ground potential. A portion where the electrode pad 8 and the first wiring electrode 35C are connected is located on the dicing line.
  • the second-layer wiring electrode 55D has a laminated portion and a detour portion. More specifically, the laminated portion is a portion of the second-layer wiring electrode 55D that is laminated on the first-layer wiring electrode 35C. The laminated portion is positioned on the dicing line. The second-layer wiring electrode 55D is not stacked on the portion of the first-layer wiring electrode 35C that bypasses the electrode pad 8. As shown in FIG. The second layer wiring electrode 55D is not connected to the electrode pad 8 connected to the signal potential.
  • the bypass portion is a portion of the second-layer wiring electrode 55D that is provided so as to bypass the portion where the electrode pad 8 and the first-layer wiring electrode 35C are connected.
  • the detour is provided directly on substrate 16 .
  • the detour portion is connected to an electrode pad 8 connected to ground potential. That is, the electrode pad 8 is connected to the first layer wiring electrode 35C on the dicing line, and is connected to the second layer wiring electrode 55D outside the dicing line.
  • a part of the detour portion of the second-layer wiring electrode 55D becomes the second wiring electrode 55B shown in FIG.
  • the first layer wiring electrode 35C corresponds to the wiring electrode 35 in the second embodiment. Also in this embodiment, the electrode pattern connected to the ground potential is shared by the first-layer wiring electrode 35C. Furthermore, a second-layer wiring electrode 55D is layered on a part of the first-layer wiring electrode 35C. Thereby, the electric resistance of the electrode pattern connected to the ground potential can be lowered. As a result, it is possible to effectively improve the stability of measurement in inspection.
  • the second layer wiring electrode 55D has a detour portion. As a result, it is possible to reduce the thick portion of the electrode pattern on the dicing line. As a result, dicing can be facilitated, and productivity can be improved.
  • FIG. 20 is a schematic bottom view showing an enlarged part of the acoustic wave device chip in the fifth embodiment.
  • FIG. 21 is a schematic plan view showing part of a substrate that is divided when obtaining acoustic wave device chips according to the fifth embodiment.
  • this embodiment differs from the third embodiment in that the first wiring electrode 65A and the second wiring electrode 65B are laminated bodies. Except for the above points, the elastic wave device of this embodiment has the same configuration as the elastic wave device of the third embodiment.
  • connection wiring 7 and the mounting board 2 are configured in the same manner as in the third embodiment. Therefore, contact between the mounting substrate wiring 15 and the connection wiring 7 can be suppressed, and deterioration of the electrical characteristics of the acoustic wave device can be suppressed.
  • the first wiring electrode 65A is provided so as to surround the electrode pad 8.
  • the first wiring electrode 65A has a first layer wiring electrode 65C and a second layer wiring electrode 65D.
  • a second-layer wiring electrode 65D is laminated on the first-layer wiring electrode 65C.
  • the first wiring electrode 65C is configured in the same manner as the first wiring electrode 45A in the third embodiment shown in FIG. Therefore, both ends of the first wiring electrode 65 ⁇ /b>C reach the edge 4 c of the first main surface 4 a of the piezoelectric substrate 4 .
  • the second layer wiring electrode 65D is layered on a part of the first layer wiring electrode 65C. More specifically, the second-layer wiring electrode 65D is laminated on the portion other than the vicinity of the end portion of the first-layer wiring electrode 65C. Therefore, the vicinity of the end portion of the first-layer wiring electrode 65C is exposed from the second-layer wiring electrode 65D. Both end portions of the second-layer wiring electrode 65D do not reach the edge portion 4c of the first main surface 4a of the piezoelectric substrate 4. As shown in FIG.
  • the second wiring electrode 65B has a portion provided along the bump pad 9 .
  • the second wiring electrode 65B has a first layer wiring electrode 65E and a second layer wiring electrode 65F.
  • a second-layer wiring electrode 65F is laminated on the first-layer wiring electrode 65E.
  • the first layer wiring electrode 65E is configured in the same manner as the second wiring electrode 45B in the third embodiment shown in FIG. Therefore, both ends of the first wiring electrode 65 ⁇ /b>E reach the edge 4 c of the first main surface 4 a of the piezoelectric substrate 4 .
  • the second-layer wiring electrodes 65F are laminated on portions other than the vicinity of the ends of the first-layer wiring electrodes 65E. Therefore, both end portions of the second-layer wiring electrode 65F do not reach the edge portion 4c of the first main surface 4a of the piezoelectric substrate 4. As shown in FIG.
  • the first wiring electrode 65A and the second wiring electrode 65B are formed by removing part of the first wiring electrode 75C and the second wiring electrode 75D shown in FIG. 21 by dicing.
  • a second-layer wiring electrode 75D is laminated on the first-layer wiring electrode 75C.
  • the portions of the first-layer wiring electrode 75C that are not removed by dicing become the first-layer wiring electrode 65C and the first-layer wiring electrode 65E shown in FIG.
  • the portions of the second-layer wiring electrode 75D that are not removed by dicing become the second-layer wiring electrode 65D and the second-layer wiring electrode 65F.
  • a first-layer wiring electrode 75C shown in FIG. 21 corresponds to the wiring electrode 45 in the third embodiment shown in FIG. Specifically, the first-layer wiring electrode 75C includes a portion provided to bypass the electrode pad 8, a portion extending on the dicing line, a portion extending along the bump pad 9, and a portion extending along the dicing line. and a portion extending toward the line.
  • the second-layer wiring electrode 75D is laminated on a portion of the first-layer wiring electrode 75C other than the vicinity of the edge of the dicing line. As a result, after dicing, the second-layer wiring electrode 65D does not reach the edge portion 4c of the first main surface 4a of the piezoelectric substrate 4, as shown in FIG.
  • the stress applied to the wiring electrode tends to increase during dicing. More specifically, the stress applied between the portion of the wiring electrode that is removed by dicing and the portion that is not removed tends to increase. This stress may cause microcracks or cracks larger than microcracks in the piezoelectric substrate.
  • the second layer wiring electrode 75D is not provided near the edge of the dicing line. Therefore, the wiring electrode is not a laminate in the vicinity of the edge of the dicing line. As a result, the stress applied to the wiring electrodes during dicing can be reduced. As a result, the occurrence of cracks in the piezoelectric substrate 4 shown in FIG. 20 can be suppressed.
  • the electrode pattern connected to the ground potential shown in FIG. 21 is shared by the first layer wiring electrode 75C. Furthermore, a second-layer wiring electrode 75D is layered on a part of the first-layer wiring electrode 75C. Thereby, the electric resistance of the electrode pattern connected to the ground potential can be lowered. As a result, it is possible to effectively improve the stability of measurement in inspection.
  • the functional electrodes are IDT electrodes, and the acoustic wave resonators are surface acoustic wave resonators.
  • the elastic wave resonator in the present invention may be a BAW (Bulk Acoustic Wave) element.
  • the functional electrodes may be a pair of plate electrodes. A pair of plate-shaped electrodes should just face each other with the piezoelectric substrate interposed therebetween. When the piezoelectric substrate is a laminated substrate, it is sufficient that a pair of plate electrodes are opposed to each other with the piezoelectric layer interposed therebetween.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

実装基板上の配線及び圧電性基板上の配線の接触を抑制することができ、電気的特性の劣化を抑制することができる、弾性波装置を提供する。　弾性波装置１０は、対向し合う第１の主面４ａ及び第２の主面を有する圧電性基板４と、圧電性基板４の第１の主面４ａに設けられている機能電極と、圧電性基板４の第１の主面４ａに設けられており、機能電極に接続されている機能配線と、圧電性基板４の第１の主面４ａに設けられており、機能配線に接続されており、第１の主面４ａの端縁部に至っている接続配線７とを備える。圧電性基板４と、機能電極と、機能配線と、接続配線７とを有する弾性波素子チップが構成されており、弾性波素子チップが実装されており、かつ圧電性基板４の第１の主面４ａと対向している第３の主面２ａを有する実装基板２と、実装基板２の第３の主面２ａに設けられており、弾性波素子チップ側の面である第１の面１５ａ、及び第１の面１５ａと対向している第２の面１５ｂを含む実装基板配線１５とがさらに備えられている。機能配線及び接続配線７が接続されている部分が接続部Ａであり、実装基板２における、平面視において接続部Ａと重なる部分が基準部Ｂであり、接続配線７の長さをＤ１、基準部Ｂ及び実装基板配線１５の間の最短距離をＤ２、圧電性基板４の第１の主面４ａ及び実装基板配線１５の第１の面１５ａの間の距離をＨ１としたときに、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５である。

Description

弾性波装置
　本発明は、弾性波装置に関する。
　従来、弾性波装置は、携帯電話機のフィルタなどに広く用いられている。下記の特許文献１には、複数のＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ　Ｔｒａｎｓｄｕｃｅｒ）電極を有する弾性表面波装置の一例が開示されている。この弾性表面波装置は、複数の弾性表面波装置前駆体が構成されたウェハ状の圧電性基板を、ダイシングにより分断することにより得られる。
　弾性表面波装置前駆体は、引き回し電極及び複数のプローブ用電極パッドを有する。プローブ用電極パッドを用いて検査を行った後に、圧電性基板の分断が行われる。
特開２００２－３１９８４１号公報
　特許文献１に記載された弾性表面波装置においては、ダイシングに際し、ダイシングブレードによってプローブ用電極パッドを切断する。このとき、プローブ用電極パッドを構成する金属膜の巻き込みに起因して、引き回し配線の剥がれが生じるおそれがある。さらに、圧電性基板を分断する際に生じる圧電性基板のマイクロクラックに起因して、引き回し配線の剥がれが生じるおそれがある。
　弾性表面波装置は、例えば、実装基板にフリップチップ実装される。しかしながら、上記のような引き回し配線の剥がれが生じると、実装基板上の配線に上記引き回し配線が接触することがある。この場合には、弾性表面波装置の電気的特性が劣化することとなる。
　本発明の目的は、実装基板上の配線及び圧電性基板上の配線の接触を抑制することができ、電気的特性の劣化を抑制することができる、弾性波装置を提供することにある。
　本発明に係る弾性波装置は、対向し合う第１の主面及び第２の主面を有する圧電性基板と、前記圧電性基板の前記第１の主面に設けられている機能電極と、前記圧電性基板の前記第１の主面に設けられており、前記機能電極に接続されている機能配線と、前記圧電性基板の前記第１の主面に設けられており、前記機能配線に接続されており、前記第１の主面の端縁部に至っている接続配線とを備え、前記圧電性基板と、前記機能電極と、前記機能配線と、前記接続配線とを有する弾性波素子チップが構成されており、前記弾性波素子チップが実装されており、かつ前記圧電性基板の前記第１の主面と対向している第３の主面を有する実装基板と、前記実装基板の前記第３の主面に設けられており、前記弾性波素子チップ側の面である第１の面、及び前記第１の面と対向している第２の面を含む実装基板配線とをさらに備え、前記機能配線及び前記接続配線が接続されている部分が接続部であり、前記実装基板における、平面視において前記接続部と重なる部分が基準部であり、前記接続配線の長さをＤ１、前記基準部及び前記実装基板配線の間の最短距離をＤ２、前記圧電性基板の前記第１の主面及び前記実装基板配線の前記第１の面の間の距離をＨ１としたときに、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５である。
　本発明に係る弾性波装置によれば、実装基板上の配線及び圧電性基板上の配線の接触を抑制することができ、電気的特性の劣化を抑制することができる。
図１は、本発明の第１の実施形態に係る弾性波装置の略図的正面断面図である。 図２は、本発明の第１の実施形態における弾性波素子チップの略図的透視平面図である。 図３は、本発明の第１の実施形態における実装基板の略図的平面図である。 図４は、本発明の第１の実施形態における接続配線付近を拡大して示す略図的正面断面図である。 図５は、本発明の第１の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。 図６は、本発明の第１の実施形態における弾性波共振子の電極構造を示す模式的底面図である。 図７は、本発明の第１の実施形態における接続配線及び機能配線付近を拡大して示す略図的底面図である。 図８は、本発明の第１の実施形態の第１の変形例における、接続配線及び機能配線付近を示す、接続配線が延びる方向に沿う略図的断面図である。 図９は、本発明の第１の実施形態の第１の変形例における接続配線及び機能配線付近を示す略図的底面図である。 図１０は、本発明の第１の実施形態の第２の変形例における接続配線及び機能配線付近を示す略図的底面図である。 図１１は、本発明の第１の実施形態の第３の変形例における接続配線及び機能配線付近を示す略図的底面図である。 図１２は、本発明の第１の実施形態の第４の変形例に係る弾性波装置の略図的正面断面図である。 図１３は、本発明の第２の実施形態における弾性波素子チップの略図的底面図である。 図１４は、本発明の第２の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。 図１５は、本発明の第３の実施形態における弾性波素子チップの略図的底面図である。 図１６は、本発明の第３の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。 図１７（ａ）～図１７（ｃ）は、アライメントマークの例を示す図である。 図１８は、本発明の第４の実施形態における弾性波素子チップの略図的底面図である。 図１９は、本発明の第４の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。 図２０は、本発明の第５の実施形態における弾性波素子チップの一部を拡大して示す略図的底面図である。 図２１は、本発明の第５の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　図１は、本発明の第１の実施形態に係る弾性波装置の略図的正面断面図である。図１においては、後述する弾性波共振子を、矩形に２本の対角線を加えた略図により示す。以下の略図的平面図などにおいても同様である。
　弾性波装置１０は、弾性波素子チップ１と、実装基板２とを有する。弾性波素子チップ１は圧電性基板４を有する。本実施形態では、圧電性基板４は、圧電材料のみからなる基板である。圧電性基板４は第１の主面４ａ及び第２の主面４ｂを有する。第１の主面４ａ及び第２の主面４ｂは互いに対向している。第１の主面４ａにおいて、複数の弾性波共振子１１が構成されている。他方、実装基板２は第３の主面２ａ及び第４の主面２ｂを有する。第３の主面２ａ及び第４の主面２ｂは互いに対向している。実装基板２の第３の主面２ａに、弾性波素子チップ１がフリップチップ実装されている。よって、実装基板２の第３の主面２ａは、圧電性基板４の第１の主面４ａと対向している。実装基板２の第３の主面２ａには、弾性波素子チップ１を覆うように、封止樹脂層１７が設けられている。
　圧電性基板４の材料としては、例えば、タンタル酸リチウム、ニオブ酸リチウム、酸化亜鉛、窒化アルミニウム、水晶、またはＰＺＴ（チタン酸ジルコン酸鉛）などの圧電材料を用いることができる。実装基板２の材料としては、例えば、ガラスエポキシ樹脂や適宜のセラミックスなどを用いることができる。
　以下においては、図１における方向として、圧電性基板４の第１の主面４ａ及び第２の主面４ｂのうち第２の主面４ｂ側を上方、第１の主面４ａ側を下方とする。図１における上方から下方に弾性波装置１０を見ることを平面視とし、下方から上方に弾性波装置１０を見ることを底面視とする。
　図２は、第１の実施形態における弾性波素子チップの略図的透視平面図である。図２においては、後述する接続配線をハッチングにより示す。他の略図的平面図、略図的底面図及び略図的断面図においても同様である。なお、上記図１は、図２中のＩ－Ｉ線に沿う略図的断面図である。
　圧電性基板４の第１の主面４ａは端縁部４ｃを有する。より具体的には、本実施形態においては、第１の主面４ａの形状は矩形である。よって、端縁部４ｃは、４本の辺に相当する部分を有する。
　圧電性基板４の第１の主面４ａには、複数の機能電極と、複数の機能配線６と、複数の接続配線７と、複数の電極パッド８と、複数のバンプパッド９とが設けられている。本実施形態においては、各機能電極はＩＤＴ電極５である。機能配線６は、圧電性基板４上において、機能素子同士または機能素子及びバンプパッド９を接続している配線である。機能素子とは、例えば、インダクタなどの誘導素子、容量素子または共振子である。本実施形態においては、機能電極としてのＩＤＴ電極５が圧電性基板４上に設けられていることにより、弾性波共振子１１が構成されている。そして、各機能配線６はそれぞれ、いずれかのＩＤＴ電極５に接続されている。複数の機能配線６のうち一部の機能配線６は、ＩＤＴ電極５同士を接続している。他の機能配線６は、バンプパッド９及び少なくとも１つのＩＤＴ電極５を接続している。
　接続配線７は、一方端部が機能配線６に接続されており、他方端部が圧電性基板４の端縁部４ｃに至っている配線である。具体的には、図２に示すように、複数の接続配線７はそれぞれ、いずれかの機能配線６に接続されている。接続配線７及び機能配線６が接続されている部分が接続部Ａである。複数の接続配線７はそれぞれ、接続部Ａから、圧電性基板４における第１の主面４ａの端縁部４ｃに向かい延びている。そして、各接続配線７は端縁部４ｃに至っている。本実施形態では、接続部Ａは、接続配線７の一方端部である。接続配線７の他方端部が端縁部４ｃに至っている。なお、接続配線７及び機能配線６が接続されている部分が、該接続配線７が延びる方向に延びていてもよい。このような場合には、接続部Ａは、接続配線７及び機能配線６が接続されている部分における、該接続配線７が至っている端縁部４ｃに最も近い部分であるとする。
　複数の電極パッド８はそれぞれ、端縁部４ｃに至っている。複数の電極パッド８は浮き電極である。本明細書において浮き電極とは、信号電位及びグラウンド電位に接続されていない電極をいう。なお、複数の電極パッド８は、必ずしも浮き電極ではなくともよい。
　複数の電極パッド８は、弾性波装置１０の製造に際し、電気的特性の検査のために用いられる。検査の際、複数の電極パッド８は、ＩＤＴ電極５に電気的に接続されている。より詳細には、弾性波素子チップ１は、複数の素子が構成された基板をダイシングすることにより得られる。ダイシングの前においては、各電極パッド８は、接続配線７により、いずれかのＩＤＴ電極５に電気的に接続されている。ダイシングによりそれぞれの接続配線７が切断されることによって、電極パッド８が浮き電極とされる。
　なお、検査によって、例えば、良品の選別が行われる。良品のみの工程を進めることにより、生産性を高めることができる。
　接続配線７の厚みは機能配線６の厚みよりも薄い。それによって、ダイシングを容易に行うことができる。
　図１に示すように、各バンプパッド９にはバンプ１３が設けられている。バンプ１３は、圧電性基板４の第１の主面４ａ及び実装基板２の第３の主面２ａを接合している。各ＩＤＴ電極５は、機能配線６、バンプパッド９及びバンプ１３を介して、実装基板２に電気的に接続されている。
　図３は、第１の実施形態における実装基板の略図的平面図である。図４は、第１の実施形態における接続配線付近を拡大して示す略図的正面断面図である。
　図３に示すように、実装基板２の第３の主面２ａには、複数の接続用パッド１４及び複数の実装基板配線１５が設けられている。各接続用パッド１４にはそれぞれ、上記バンプ１３が接合されている。実装基板配線１５は第１の面１５ａ及び第２の面１５ｂを含む。第１の面１５ａ及び第２の面１５ｂは互いに対向している。第１の面１５ａ及び第２の面１５ｂのうち、第１の面１５ａが弾性波素子チップ１側の面である。
　なお、図３においては、一点鎖線により、弾性波素子チップ１における接続配線７及び圧電性基板４を示す。接続配線７の一方端部が上記接続部Ａである。実装基板２における、平面視において接続部Ａと重なる部分が基準部Ｂである。以下においては、接続配線７の長さをＤ１とする。基準部Ｂ及び実装基板配線１５の間の最短距離をＤ２とする。さらに、図４に示すように、圧電性基板４の第１の主面４ａ及び実装基板配線１５の第１の面１５ａの間の距離をＨ１とする。この場合、接続部Ａ及び実装基板配線１５の間の最短距離をＬとしたときに、Ｌ＝（Ｄ２２＋Ｈ１２）０．５である。
　本実施形態の特徴は、Ｄ１＜Ｌであることにある。すなわち、本実施形態では、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５である。なお、少なくとも１本の接続配線７において、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５であればよい。それによって、実装基板配線１５及び圧電性基板４上の接続配線７の接触を抑制することができ、弾性波装置１０の電気的特性の劣化を抑制することができる。この詳細を以下において説明する。
　図５は、第１の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。図５は、弾性波素子チップ１がフリップチップ実装される前の状態の平面図であるため、配線の配置などは、図２とは反転した形状として示される。
　上述したように、弾性波素子チップ１は、複数の弾性波素子が構成された基板１６をダイシングすることにより得られる。ダイシングに際し、電極パッド８の一部や、接続配線７の一部が除去される。なお、図５においては、ダイシングライン及びダイシングにより除去される部分を破線により示す。
　ダイシングに際し、ダイシングブレードが、接続配線７の一部を巻き込むことによる応力が、ＩＤＴ電極５側に伝搬する。そのため、ＩＤＴ電極５側に向かい、接続配線７の剥がれが生じることがある。なお、接続配線７は機能配線６に、接続部Ａにおいて接続されている。そして、接続配線７の厚みは機能配線６の厚みよりも薄い。そのため、接続部Ａを起点として、接続配線７の剥がれが生じがちである。
　接続配線７の剥がれが生じたとき、接続配線７は、平面視において接続配線７が延びる方向と重なるように屈曲するとは限らない。すなわち、接続配線７は、平面視において、接続配線７が延びる方向とは重ならない方向に屈曲する場合もある。
　弾性波素子チップが実装基板に実装された状態において、接続配線の剥がれが生じていた場合、接続配線が実装基板配線に接触するおそれがある。この場合、弾性波装置の電気的特性は劣化することとなる。
　これに対して、本実施形態においては、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５＝Ｌである。このように、接続配線７の長さＤ１は、接続部Ａ及び実装基板配線１５の間の最短距離Ｌ以下である。それによって、接続配線７に剥がれが生じた場合においても、接続配線７が実装基板配線１５に接触し難い。従って、弾性波装置１０の電気的特性の劣化を抑制することができる。なお、Ｄ１≦（Ｄ２２＋Ｈ１２）０．５であってもよい。この場合においても、接続配線７及び実装基板配線１５の接触を抑制することができる。もっとも、本実施形態のように、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５であることが好ましい。それによって、実装基板配線１５及び接続配線７の接触をより確実に抑制することができる。
　以下において、本実施形態における弾性波共振子の詳細を示す。
　図６は、第１の実施形態における弾性波共振子の電極構造を示す模式的底面図である。図６においては、弾性波共振子に接続された配線は省略している。
　上記のように、本実施形態では、機能電極はＩＤＴ電極５である。ＩＤＴ電極５に交流電圧を印加することにより、弾性波が励振される。圧電性基板４の第１の主面４ａにおける、ＩＤＴ電極５の弾性波伝搬方向両側に１対の反射器１２Ａ及び反射器１２Ｂが設けられている。このように、本実施形態における弾性波共振子１１は弾性表面波共振子である。
　ＩＤＴ電極５は、第１のバスバー１８Ａ及び第２のバスバー１８Ｂと、複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂとを有する。第１のバスバー１８Ａ及び第２のバスバー１８Ｂは互いに対向している。第１のバスバー１８Ａに、複数の第１の電極指１９Ａの一端がそれぞれ接続されている。第２のバスバー１８Ｂに、複数の第２の電極指１９Ｂの一端がそれぞれ接続されている。複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂは互いに間挿し合っている。本実施形態においては、複数の第１の電極指１９Ａ及び複数の第２の電極指１９Ｂが延びる方向と、弾性波伝搬方向とは直交する。ＩＤＴ電極５、反射器１２Ａ及び反射器１２Ｂは、積層金属膜からなっていてもよく、あるいは単層の金属膜からなっていてもよい。
　以下において、本実施形態における好ましい構成を示す。
　図３に示すように、接続配線７の長さＤ１は、接続部Ａ及び圧電性基板４の第１の主面４ａの端縁部４ｃの間の最短距離であることが好ましい。この場合には、接続配線７の長さＤ１は短い。よって、実装基板配線１５及び接続配線７の接触を容易に抑制することができる。さらに、実装基板配線１５の配置の自由度を高めることもできる。例えば、基準部Ｂ及び実装基板配線１５の間の最短距離Ｄ２を短くすることができる。それによって、実装基板２を小型にすることができる。
　図７は、第１の実施形態における接続配線及び機能配線付近を拡大して示す略図的底面図である。
　接続配線７の幅は、機能配線６の幅よりも狭いことが好ましい。接続配線７の幅とは、接続配線７が延びる方向と直交する方向に沿う、接続配線７の寸法である。同様に、機能配線６の幅とは、機能配線６が延びる方向と直交する方向に沿う、機能配線６の寸法である。上述したように、ダイシングに際しては、ダイシングブレードが接続配線７の一部を巻き込むことによる応力が、ＩＤＴ電極５側に伝搬する。接続配線７の幅が狭い場合には、接続部Ａ側において、接続配線７が切断され易い。接続配線７が接続部Ａにおいて切断され、除去された場合、実装基板配線１５に向かい接続配線７が屈曲することはなくなる。あるいは、接続配線７の一部が切断され、除去された場合、接続配線７の長さは短くなる。よって、接続配線７が実装基板配線１５と接触することが効果的に抑制される。従って、弾性波装置１０の電気的特性の劣化を効果的に抑制することができる。
　なお、図７に示す接続配線７及び機能配線６は、延びる方向が同じであるが、これに限られるものではない。接続配線７が延びる方向及び機能配線６が延びる方向は交叉していてもよい。
　図２に示す、少なくとも１つの電極パッド８が、浮き電極であることが好ましい。ダイシングブレードが電極パッド８の一部を巻き込むことによる応力に起因して、電極パッド８の剥がれが生じるおそれがある。あるいは、上記応力が、図５に示す基板１６の面に伝搬し、基板１６にマイクロクラックが生じることがある。このマイクロクラックが起因となり、電極パッド８の剥がれが生じるおそれもある。そして、電極パッド８が実装基板配線１５に接触するおそれがある。このような場合においても、電極パッド８が浮き電極であることによって、弾性波装置１０の電気的特性の劣化を抑制することができる。
　図示しないが、機能配線６は積層金属膜からなる。機能配線６における複数の金属層のうち一部と、接続配線７とが一体として設けられていることが好ましい。それによって、弾性波装置１０の生産性を高めることができる。
　以下において、第１の実施形態の第１～第３の変形例を示す。第１～第３の変形例は、接続配線における接続部付近の形状のみが第１の実施形態と異なる。
　図８は、第１の実施形態の第１の変形例における、接続配線及び機能配線付近を示す、接続配線が延びる方向に沿う略図的断面図である。図９は、第１の実施形態の第１の変形例における接続配線及び機能配線付近を示す略図的底面図である。
　図８及び図９に示すように、接続配線２７Ａは、第１の部分２７Ｘと、第２の部分２７Ｙとを含む。第１の部分２７Ｘは、接続部Ａに連なっている部分である。第２の部分２７Ｙは、第１の部分２７Ｘに連なっている部分である。図８においては、第１の部分２７Ｘ及び第２の部分２７Ｙの境界を破線により示す。他の第１の実施形態の変形例を示す略図的底面図においても同様である。以下においては、接続配線２７Ａが延びる方向を接続配線延伸方向とし、接続配線延伸方向と直交する方向を幅方向とする。
　図８に示すように、接続配線２７Ａの第１の部分２７Ｘに凹部２７ａが設けられている。図９に示すように、凹部２７ａは、幅方向における、接続配線２７Ａの全体に設けられている。凹部２７ａの、接続配線延伸方向における一方端部は、接続部Ａに位置している。凹部２７ａの他方端部は、第１の部分２７Ｘ及び第２の部分２７Ｙの境界に位置している。本変形例においては、第１の部分２７Ｘの全体に凹部２７ａが設けられている。すなわち、第１の部分２７Ｘの厚みは、第２の部分２７Ｙの厚みよりも薄い。
　弾性波素子チップを得る工程においてダイシングを行うに際し、接続配線２７Ａは、凹部２７ａにおいて切断され易い。そして、第１の部分２７Ｘにおける第２の部分２７Ｙ側の部分、及び第２の部分２７Ｙが除去され易い。よって、接続配線２７Ａが実装基板配線１５と接触することを効果的に抑制することができる。
　凹部２７ａの、図８に示す断面における形状は半円形である。もっとも、これに限定されるものではない。例えば、凹部２７ａの上記断面における形状は、半略楕円形や三角形であってもよい。あるいは、上記形状は、曲線を含む適宜の形状や、多角形などであってもよい。本明細書において三角形や多角形は、頂点が曲線状となっているものも含む。
　なお、凹部２７ａは、第１の部分２７Ｘの少なくとも一部に設けられていればよい。言い換えれば、第１の部分２７Ｘの少なくとも一部の厚みが、第２の部分２７Ｙの厚みよりも薄ければよい。凹部２７ａは、より具体的には、第１の部分２７Ｘの、接続配線延伸方向と交叉する方向における少なくとも一部に設けられていればよい。凹部２７ａの、接続配線延伸方向における一方端部は、接続部Ａと離れた部分に位置していてもよい。この場合においても、ダイシング後において、接続配線２７Ａの長さを短くし易い。よって、接続配線２７Ａが実装基板配線１５と接触することを効果的に抑制することができる。
　図１０に示す第２の変形例においては、接続配線２７Ｂの第１の部分２７Ｘの少なくとも一部の幅が、第２の部分２７Ｙの幅よりも狭い。より具体的には、第１の部分２７Ｘにおいては、幅方向における両端縁部にそれぞれ、切り欠き部２７ｂが設けられている。これにより、第１の部分２７Ｘの少なくとも一部において幅が狭くなっている。切り欠き部２７ｂの、接続配線延伸方向における一方端部は、接続部Ａに位置している。切り欠き部２７ｂの他方端部は、第１の部分２７Ｘ及び第２の部分２７Ｙの境界に位置している。
　弾性波素子チップを得る工程においてダイシングを行うに際し、接続配線２７Ｂは、切り欠き部２７ｂが設けられた部分において切断され易い。そして、第１の部分２７Ｘにおける第２の部分２７Ｙ側の部分、及び第２の部分２７Ｙが除去され易い。よって、接続配線２７Ｂが実装基板配線１５と接触することを効果的に抑制することができる。
　切り欠き部２７ｂの平面視における形状は半円形である。もっとも、切り欠き部２７ｂの平面視における形状は上記に限定されず、例えば、半略楕円形や三角形であってもよい。あるいは、上記形状は、曲線を含む適宜の形状や、多角形などであってもよい。切り欠き部２７ｂは、幅方向における端縁部のうち少なくとも一方に設けられていればよい。
　なお、切り欠き部２７ｂにおける、接続配線２７Ｂが延びる方向における一方端部は、接続部Ａと離れた部分に位置していてもよい。第１の部分２７Ｘの少なくとも一部の幅が、第２の部分２７Ｙの幅よりも狭ければよい。この場合においても、ダイシング後において、接続配線２７Ｂの長さを短くし易い。よって、接続配線２７Ｂが実装基板配線１５と接触することを効果的に抑制することができる。
　双方の切り欠き部２７ｂの寸法または位置は互いに異なっていてもよい。この場合、第１の部分２７Ｘ及び第２の部分２７Ｙの境界は、例えば、双方の切り欠き部の接続配線延伸方向における端部のうち、最も接続部Ａから遠い端部を通っていればよい。
　図１１に示す第３の変形例においては、接続配線２７Ｃにおける第１の部分２７Ｘに複数の貫通孔２７ｃが設けられている。より具体的には、複数の貫通孔２７ｃは、幅方向に並ぶように設けられている。複数の貫通孔２７ｃの接続配線延伸方向における接続部Ａ側の端部は、接続部Ａから離れて設けられている。複数の貫通孔２７ｃの他方端部は、第１の部分２７Ｘ及び第２の部分２７Ｙの境界に位置している。
　なお、複数の貫通孔２７ｃは、接続配線２７Ｃが延びる方向と交叉する方向に並ぶように設けられていればよい。複数の貫通孔２７ｃが幅方向以外の方向に並んでいる場合、第１の部分２７Ｘ及び第２の部分２７Ｙの境界は、例えば、複数の貫通孔２７ｃの接続配線延伸方向における端部のうち、最も接続部Ａから遠い端部を通っていればよい。
　弾性波素子チップを得る工程においてダイシングを行うに際し、接続配線２７Ｃは、複数の貫通孔２７ｃが設けられている部分において切断され易い。そして、第１の部分２７Ｘにおける第２の部分２７Ｙ側の部分、及び第２の部分２７Ｙが除去され易い。よって、接続配線２７Ｃが実装基板配線１５と接触することを効果的に抑制することができる。
　各貫通孔２７ｃの平面視における形状は略楕円形である。もっとも、貫通孔２７ｃの平面視における形状は上記に限定されず、例えば、円形、三角形または多角形であってもよい。あるいは、上記形状は、曲線を含む適宜の形状であってもよい。
　図２に示すように、第１の実施形態においては、各接続配線７は直線状の形状を有する。もっとも、接続配線７は直線状以外の形状を有していてもよい。例えば、接続配線７の形状は、弧状または放物線状などの、曲線状の形状などを含んでいてもよい。この場合には、接続配線７の長さＤ１は、接続配線７の中間線の長さである。本明細書において、接続配線７の中間線とは、接続配線７の中間点同士を結んだ線である。接続配線７の任意の部分の中間点は、該部分が延びる方向と直交する方向における、該部分の中央部である。接続配線７における曲線状の部分に含まれる任意の部分が延びる方向は、該部分と接する接線が延びる方向である。
　図１に示すように、第１の実施形態においては、圧電性基板４は圧電材料のみからなる。もっとも、圧電性基板４は、圧電層を含む積層基板であってもよい。例えば、図１２に示す第１の実施形態の第４の変形例においては、圧電性基板２４は、支持基板２６と、圧電層２３とを有する。これにより、圧電性基板２４は、圧電性を有する基板となっている。支持基板２６上に圧電層２３が設けられている。圧電性基板２４の第１の主面は、圧電層２３の、実装基板２側に位置する主面である。この場合においても、第１の実施形態と同様に、実装基板配線１５及び接続配線７の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
　支持基板２６の材料としては、例えば、シリコンなどの半導体や酸化アルミニウムなどのセラミックスなどを用いることができる。
　本変形例においては、支持基板２６上に直接的に圧電層２３が設けられている。もっとも、支持基板２６上に、中間層を介して間接的に圧電層２３が設けられていてもよい。中間層は、例えば、単層の誘電体膜であってもよく、積層膜であってもよい。中間層の材料としては、例えば、酸化ケイ素、窒化ケイ素または酸窒化ケイ素などの誘電体を用いることができる。
　第１～第４の変形例は、本発明における第１の実施形態以外の構成に適用することもできる。第１～第４の変形例の構成のうち少なくとも２つが同時に適用されてもよい。例えば、図９に示した第１の部分２７Ｘに、凹部２７ａと、図１０に示した切り欠き部２７ｂとが設けられていてもよい。
　図１３は、第２の実施形態における弾性波素子チップの略図的底面図である。図１４は、第２の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。図１４においては、ダイシングライン及びダイシングにより除去される部分を破線により示す。さらに、図１４においては、配線電極３５及び配線電極３５に接続された電極パッド８をハッチングにより示す。
　図１３に示すように、本実施形態は、圧電性基板４の第１の主面４ａに、電極パッド８を囲むように、配線電極３５Ａが設けられている点において第１の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第１の実施形態の弾性波装置１０と同様の構成を有する。
　配線電極３５Ａは第１の主面４ａの端縁部４ｃに至っている。よって、配線電極３５Ａは、具体的には、電極パッド８を三方向において囲んでいる。配線電極３５Ａは、端縁部４ｃと共に電極パッド８を囲んでいる。圧電性基板４の第１の主面４ａにおいて、各配線電極３５Ａは、１つの電極パッド８を囲んでいる。もっとも、配線電極３５Ａは複数の電極パッド８を囲んでいてもよい。
　本実施形態においても、第１の実施形態と同様に、接続配線７及び実装基板２が構成されている。よって、実装基板配線１５及び接続配線７の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
　本実施形態の弾性波装置の製造に際しては、図１４に示す基板１６をダイシングにより分割する。図１３に示す配線電極３５Ａは、図１４に示す配線電極３５の一部がダイシングにより除去されることによって形成される。
　配線電極３５は、複数の電極パッド８のうち一部に接続され、かつ他の一部に接続されないように設けられている。より具体的には、配線電極３５は、電極パッド８を迂回するように設けられている部分を有する。配線電極３５が迂回している電極パッド８には、配線電極３５は接続されていない。一方で、配線電極３５における、電極パッド８を迂回している部分以外の部分は、ダイシングライン上において延びている。配線電極３５におけるダイシングライン上において延びている部分は、ダイシングにより除去される。配線電極３５における電極パッド８を迂回している部分が、ダイシング後において、配線電極３５Ａとなる。
　複数の電極パッド８は、配線電極３５に接続されていることにより、電位が同じとなる。配線電極３５はグラウンド電位に接続される。他方、配線電極３５に接続されていない電極パッド８はホット電位に接続される。なお、本明細書において、ホット電位とは信号電位を指す。グラウンド電位に接続される電極パターンは、複数の電極パッド８を含めて、配線電極３５により共通化されている。それによって、検査における測定の安定性を高めることができる。
　配線電極３５の厚みは接続配線７の厚みよりも厚いことが好ましい。例えば、配線電極３５を複数層の積層構造とすることにより、配線電極３５の厚みを厚くしてもよい。これによっても、検査における測定の安定性を高めることができる。
　なお、配線電極３５のパターンは上記に限定されない。以下の第３の実施形態において、配線電極３５の他の例を示す。なお、第３の実施形態においては、ダイシング後の配線電極３５Ａに相当する電極は、第１の配線電極であるとする。
　図１５は、第３の実施形態における弾性波素子チップの略図的底面図である。図１６は、第３の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。図１６においては、ダイシングライン及びダイシングにより除去される部分を破線により示す。さらに、図１６においては、配線電極４５及び配線電極４５に接続された電極パッド８をハッチングにより示す。
　図１５に示すように、本実施形態においては、圧電性基板４の第１の主面４ａに第１の配線電極４５Ａ及び第２の配線電極４５Ｂが設けられている。本実施形態は、第２の配線電極４５Ｂが設けられている点において、第２の実施形態と異なる。第２の配線電極４５Ｂは、バンプパッド９に沿って設けられている部分を有する。第２の配線電極４５Ｂは、第１の主面４ａの端縁部４ｃに至っている。上記の点以外においては、本実施形態の弾性波装置は第２の実施形態の弾性波装置と同様の構成を有する。
　本実施形態においても、第１の実施形態と同様に、接続配線７及び実装基板２が構成されている。よって、実装基板配線１５及び接続配線７の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
　第１の配線電極４５Ａ及び第２の配線電極４５Ｂは、図１６に示す配線電極４５の一部がダイシングにより除去されることによって形成される。より具体的には、配線電極４５は、電極パッド８を迂回するように設けられている部分と、ダイシングライン上において延びている部分と、バンプパッド９に沿って延びている部分と、ダイシングラインに向かい延びている部分とを有する。配線電極４５における、ダイシングライン上において延びている部分は、ダイシングにより除去される。配線電極４５における電極パッド８を迂回している部分が、ダイシング後において、第１の配線電極４５Ａとなる。配線電極４５におけるバンプパッド９に沿って延びている部分及びダイシングラインに向かい延びている部分が、ダイシング後において、第２の配線電極４５Ｂとなる。
　図１６に示すように、配線電極４５は、ダイシングラインが交叉する部分には設けられていない。例えば、ダイシングラインが交叉する部分である交叉部Ｃには、フォトリソグラフィ技術を用いた製造工程において必要な、図１７（ａ）～図１７（ｃ）に示すマークＭ１～Ｍ３などのようなアライメントマークを配置することができる。
　本実施形態においても、グラウンド電位に接続される電極パターンは、配線電極４５により共通化されている。これにより、検査における測定の安定性を高めることができる。
　図１８は、第４の実施形態における弾性波素子チップの略図的底面図である。図１９は、第４の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。図１９においては、ダイシングライン及びダイシングにより除去される部分を破線により示す。さらに、図１９においては、後述する一層目配線電極及び二層目配線電極並びにこれらに接続された電極パッドをハッチングにより示す。図１９以降の、基板の一部を示す略図的平面図においても同様である。
　図１８に示すように、本実施形態は、第２の配線電極５５Ｂが設けられている点において、第２の実施形態と異なる。本実施形態は、電極パッド８の個数及び接続配線７の位置においても、第２の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第２の実施形態の弾性波装置と同様の構成を有する。なお、本実施形態における接続配線７の長さや、接続配線７が接続されている機能配線６は、第２の実施形態と同様である。
　第１の配線電極５５Ａは、図１３に示す第２の実施形態における配線電極３５Ａと同様に設けられている。第１の配線電極５５Ａは、電極パッド８を囲むように設けられている。
　第２の配線電極５５Ｂの一部は、電極パッド８と接続されている。第２の配線電極５５Ｂの両端部は、圧電性基板４における第１の主面４ａの端縁部４ｃに至っている。もっとも、第２の配線電極５５Ｂに接続されている電極パッド８は、第１の配線電極５５Ａにより囲まれている電極パッド８とは別の電極パッド８である。本実施形態では、第２の配線電極５５Ｂの材料は、第１の配線電極５５Ａの材料及び電極パッド８の材料と異なる。なお、第２の配線電極５５Ｂの材料は、第１の配線電極５５Ａの材料及び電極パッド８の材料と同じであってもよい。
　本実施形態においても、第２の実施形態と同様に実装基板２が構成されており、接続配線７の長さＤ１は、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５を満たす。よって、実装基板配線１５及び接続配線７の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
　第１の配線電極５５Ａ及び第２の配線電極５５Ｂは、図１９に示す一層目配線電極３５Ｃ及び二層目配線電極５５Ｄの一部がダイシングにより除去されることによって形成される。より具体的には、一層目配線電極３５Ｃにおける、ダイシングにより除去されなかった部分が、図１８に示す第１の配線電極５５Ａとなる。一方で、二層目配線電極５５Ｄにおける、ダイシングにより除去されなかった部分が、第２の配線電極５５Ｂとなる。
　図１９に示す一層目配線電極３５Ｃは、電極パッド８を迂回するように設けられている部分を有する。一層目配線電極３５Ｃにおける該部分の一部が、図１８に示す第１の配線電極５５Ａとなる。一層目配線電極３５Ｃにおける該部分以外の部分は、ダイシングライン上において延びている。一層目配線電極３５Ｃが迂回している電極パッド８は、信号電位に接続される。他方、グラウンド電位に接続される電極パッド８に、一層目配線電極３５Ｃが接続されている。該電極パッド８及び一層目配線電極３５Ｃが接続されている部分は、ダイシングライン上に位置している。
　二層目配線電極５５Ｄは、積層部と、迂回部とを有する。より具体的には、積層部は、二層目配線電極５５Ｄにおける、一層目配線電極３５Ｃ上に積層されている部分である。積層部はダイシングライン上に位置している。二層目配線電極５５Ｄは、一層目配線電極３５Ｃにおける、電極パッド８を迂回している部分には積層されていない。二層目配線電極５５Ｄは、信号電位に接続される電極パッド８には接続されていない。
　迂回部は、二層目配線電極５５Ｄにおける、電極パッド８及び一層目配線電極３５Ｃが接続されている部分を迂回するように設けられている部分である。迂回部は、基板１６上に直接的に設けられている。そして、迂回部は、グラウンド電位に接続される電極パッド８に接続されている。すなわち、該電極パッド８は、ダイシングライン上において一層目配線電極３５Ｃと接続されており、ダイシングライン外において二層目配線電極５５Ｄと接続されている。二層目配線電極５５Ｄの迂回部の一部が、図１８に示す第２の配線電極５５Ｂとなる。
　一層目配線電極３５Ｃは、第２の実施形態における配線電極３５に相当する。本実施形態においても、グラウンド電位に接続される電極パターンは、一層目配線電極３５Ｃにより共通化されている。さらに、一層目配線電極３５Ｃ上の一部に、二層目配線電極５５Ｄが積層されている。それによって、グラウンド電位に接続される電極パターンの電気抵抗を低くすることができる。これにより、検査における測定の安定性を効果的に高めることができる。
　加えて、上記のように、二層目配線電極５５Ｄは迂回部を有する。それによって、ダイシングライン上において、電極パターンの厚みが厚くなっている部分を少なくすることができる。これにより、ダイシングし易くすることができ、生産性を高めることができる。
　図２０は、第５の実施形態における弾性波素子チップの一部を拡大して示す略図的底面図である。図２１は、第５の実施形態における弾性波素子チップを得る際に分割される基板の一部を示す略図的平面図である。
　図２０に示すように、本実施形態は、第１の配線電極６５Ａ及び第２の配線電極６５Ｂが積層体である点において、第３の実施形態と異なる。上記の点以外においては、本実施形態の弾性波装置は第３の実施形態の弾性波装置と同様の構成を有する。
　本実施形態においても、第３の実施形態と同様に、接続配線７及び実装基板２が構成されている。よって、実装基板配線１５及び接続配線７の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
　第１の配線電極６５Ａは、電極パッド８を囲むように設けられている。第１の配線電極６５Ａは、一層目配線電極６５Ｃ及び二層目配線電極６５Ｄを有する。一層目配線電極６５Ｃ上に二層目配線電極６５Ｄが積層されている。
　一層目配線電極６５Ｃは、図１５に示す第３の実施形態における第１の配線電極４５Ａと同様に構成されている。よって、一層目配線電極６５Ｃの両端部は、圧電性基板４における第１の主面４ａの端縁部４ｃに至っている。
　一方で、二層目配線電極６５Ｄは、一層目配線電極６５Ｃの一部に積層されている。より具体的には、二層目配線電極６５Ｄは、一層目配線電極６５Ｃの端部付近以外の部分に積層されている。よって、一層目配線電極６５Ｃの端部付近は、二層目配線電極６５Ｄから露出している。二層目配線電極６５Ｄの両端部はいずれも、圧電性基板４における第１の主面４ａの端縁部４ｃに至っていない。
　第２の配線電極６５Ｂは、バンプパッド９に沿って設けられている部分を有する。第２の配線電極６５Ｂは、一層目配線電極６５Ｅ及び二層目配線電極６５Ｆを有する。一層目配線電極６５Ｅ上に二層目配線電極６５Ｆが積層されている。
　一層目配線電極６５Ｅは、図１５に示す第３の実施形態における第２の配線電極４５Ｂと同様に構成されている。よって、一層目配線電極６５Ｅの両端部は、圧電性基板４における第１の主面４ａの端縁部４ｃに至っている。
　一方で、二層目配線電極６５Ｆは、一層目配線電極６５Ｅの端部付近以外の部分に積層されている。よって、二層目配線電極６５Ｆの両端部はいずれも、圧電性基板４における第１の主面４ａの端縁部４ｃに至っていない。
　第１の配線電極６５Ａ及び第２の配線電極６５Ｂは、図２１に示す一層目配線電極７５Ｃ及び二層目配線電極７５Ｄの一部がダイシングにより除去されることによって形成される。なお、一層目配線電極７５Ｃ上に二層目配線電極７５Ｄが積層されている。一層目配線電極７５Ｃにおける、ダイシングにより除去されなかった部分が、図２０に示す一層目配線電極６５Ｃ及び一層目配線電極６５Ｅとなる。一方で、二層目配線電極７５Ｄにおける、ダイシングにより除去されなかった部分が、二層目配線電極６５Ｄ及び二層目配線電極６５Ｆとなる。
　図２１に示す一層目配線電極７５Ｃは、図１６に示す第３の実施形態における配線電極４５に相当する。具体的には、一層目配線電極７５Ｃは、電極パッド８を迂回するように設けられている部分と、ダイシングライン上において延びている部分と、バンプパッド９に沿って延びている部分と、ダイシングラインに向かい延びている部分とを有する。
　二層目配線電極７５Ｄは、一層目配線電極７５Ｃにおける、ダイシングラインの端縁部付近以外の部分に積層されている。これにより、ダイシング後において、図２０に示すように、圧電性基板４の第１の主面４ａにおける端縁部４ｃに、二層目配線電極６５Ｄが至っていない。
　ここで、配線電極が積層体である場合には、ダイシングに際し、配線電極に加わる応力が大きくなりがちである。より具体的には、配線電極におけるダイシングにより除去される部分と、除去されない部分との間に加わる応力が大きくなりがちである。この応力に起因して、圧電性基板にマイクロクラックや、マイクロクラックよりも大きいクラックが生じるおそれがある。
　これに対して、図２１に示すように、本実施形態においては、二層目配線電極７５Ｄはダイシングラインの端縁部付近には設けられていない。よって、配線電極は、ダイシングラインの端縁部付近においては、積層体ではない。これにより、ダイシングに際し配線電極に加わる応力を小さくすることができる。それによって、図２０に示す圧電性基板４にクラックが生じることを抑制できる。
　図２１に示す、グラウンド電位に接続される電極パターンは、一層目配線電極７５Ｃにより共通化されている。さらに、一層目配線電極７５Ｃ上の一部に、二層目配線電極７５Ｄが積層されている。それによって、グラウンド電位に接続される電極パターンの電気抵抗を低くすることができる。これにより、検査における測定の安定性を効果的に高めることができる。
　第１～第５の実施形態においては、機能電極がＩＤＴ電極であり、弾性波共振子が弾性表面波共振子である例を示した。もっとも、本発明における弾性波共振子は、ＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）素子であってもよい。この場合、機能電極は１対の板状電極であってもよい。１対の板状電極が、圧電性基板を挟み互いに対向していればよい。なお、圧電性基板が積層基板である場合には、１対の板状電極が、圧電層を挟み互いに対向していればよい。
　弾性波共振子がＢＡＷ素子である場合においても、第１～第５の実施形態と同様に、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５が成立していればよい。それによって、実装基板配線及び接続配線の接触を抑制することができ、弾性波装置の電気的特性の劣化を抑制することができる。
１…弾性波素子チップ
２…実装基板
２ａ，２ｂ…第３，第４の主面
４…圧電性基板
４ａ，４ｂ…第１，第２の主面
４ｃ…端縁部
５…ＩＤＴ電極
６…機能配線
７…接続配線
８…電極パッド
９…バンプパッド
１０…弾性波装置
１１…弾性波共振子
１２Ａ，１２Ｂ…反射器
１３…バンプ
１４…接続用パッド
１５…実装基板配線
１５ａ，１５ｂ…第１，第２の面
１６…基板
１７…封止樹脂層
１８Ａ，１８Ｂ…第１，第２のバスバー
１９Ａ，１９Ｂ…第１，第２の電極指
２３…圧電層
２４…圧電性基板
２６…支持基板
２７Ａ～２７Ｃ…接続配線
２７Ｘ，２７Ｙ…第１，第２の部分
２７ａ…凹部
２７ｂ…切り欠き部
２７ｃ…貫通孔
３５，３５Ａ…配線電極
３５Ｃ…一層目配線電極
４５…配線電極
４５Ａ，４５Ｂ…第１，第２の配線電極
５５Ａ，５５Ｂ…第１，第２の配線電極
５５Ｄ…二層目配線電極
６５Ａ，６５Ｂ…第１，第２の配線電極
６５Ｃ…一層目配線電極
６５Ｄ…二層目配線電極
６５Ｅ…一層目配線電極
６５Ｆ…二層目配線電極
７５Ｃ…一層目配線電極
７５Ｄ…二層目配線電極
Ａ…接続部
Ｂ…基準部
Ｃ…交叉部
Ｍ１～Ｍ３…マーク

Claims (12)

  1. 　対向し合う第１の主面及び第２の主面を有する圧電性基板と、
    　前記圧電性基板の前記第１の主面に設けられている機能電極と、
    　前記圧電性基板の前記第１の主面に設けられており、前記機能電極に接続されている機能配線と、
    　前記圧電性基板の前記第１の主面に設けられており、前記機能配線に接続されており、前記第１の主面の端縁部に至っている接続配線と、を備え、
    　前記圧電性基板と、前記機能電極と、前記機能配線と、前記接続配線と、を有する弾性波素子チップが構成されており、
    　前記弾性波素子チップが実装されており、かつ前記圧電性基板の前記第１の主面と対向している第３の主面を有する実装基板と、
    　前記実装基板の前記第３の主面に設けられており、前記弾性波素子チップ側の面である第１の面、及び前記第１の面と対向している第２の面を含む実装基板配線と、
    をさらに備え、
    　前記機能配線及び前記接続配線が接続されている部分が接続部であり、前記実装基板における、平面視において前記接続部と重なる部分が基準部であり、前記接続配線の長さをＤ１、前記基準部及び前記実装基板配線の間の最短距離をＤ２、前記圧電性基板の前記第１の主面及び前記実装基板配線の前記第１の面の間の距離をＨ１としたときに、Ｄ１＜（Ｄ２２＋Ｈ１２）０．５である、弾性波装置。
  2. 　前記接続配線の厚みが前記機能配線の厚みよりも薄い、請求項１に記載の弾性波装置。
  3. 　前記接続配線の幅が前記機能配線の幅よりも狭い、請求項１または２に記載の弾性波装置。
  4. 　前記接続配線が、前記接続部に連なっている第１の部分と、前記第１の部分に連なっている第２の部分と、を含み、前記第１の部分の少なくとも一部の厚みが、前記第２の部分の厚みよりも薄い、請求項１～３のいずれか１項に記載の弾性波装置。
  5. 　前記接続配線が、前記接続部に連なっている第１の部分と、前記第１の部分に連なっている第２の部分と、を含み、前記第１の部分の少なくとも一部の幅が、前記第２の部分の幅よりも狭い、請求項１～４のいずれか１項に記載の弾性波装置。
  6. 　前記接続配線が、前記接続部に連なっている第１の部分を含み、前記第１の部分に、前記接続配線が延びる方向と交叉する方向に並ぶように、複数の貫通孔が設けられている、請求項１～５のいずれか１項に記載の弾性波装置。
  7. 　前記圧電性基板の前記第１の主面に設けられており、前記端縁部に至っている少なくとも１つの電極パッドをさらに備える、請求項１～６のいずれか１項に記載の弾性波装置。
  8. 　少なくとも１つの前記電極パッドが、信号電位及びグラウンド電位に接続されていない、請求項７に記載の弾性波装置。
  9. 　前記圧電性基板の前記第１の主面に、前記電極パッドを囲むように、かつ前記端縁部に至るように設けられている配線電極をさらに備える、請求項８に記載の弾性波装置。
  10. 　前記機能電極がＩＤＴ電極である、請求項１～９のいずれか１項に記載の弾性波装置。
  11. 　前記圧電性基板が支持基板と、前記支持基板上に設けられている圧電層と、を有する、請求項１～１０のいずれか１項に記載の弾性波装置。
  12. 　前記圧電性基板が、圧電材料のみからなる基板である、請求項１～１０のいずれか１項に記載の弾性波装置。
PCT/JP2023/003048 2022-02-09 2023-01-31 弾性波装置 WO2023153272A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022018612 2022-02-09
JP2022-018612 2022-02-09

Publications (1)

Publication Number Publication Date
WO2023153272A1 true WO2023153272A1 (ja) 2023-08-17

Family

ID=87564250

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003048 WO2023153272A1 (ja) 2022-02-09 2023-01-31 弾性波装置

Country Status (1)

Country Link
WO (1) WO2023153272A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081555A (ja) * 2005-09-12 2007-03-29 Kyocera Corp 弾性表面波装置
JP2013070347A (ja) * 2011-09-26 2013-04-18 Taiyo Yuden Co Ltd 弾性波デバイス及びその製造方法
WO2019054364A1 (ja) * 2017-09-14 2019-03-21 京セラ株式会社 弾性波デバイスおよび通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081555A (ja) * 2005-09-12 2007-03-29 Kyocera Corp 弾性表面波装置
JP2013070347A (ja) * 2011-09-26 2013-04-18 Taiyo Yuden Co Ltd 弾性波デバイス及びその製造方法
WO2019054364A1 (ja) * 2017-09-14 2019-03-21 京セラ株式会社 弾性波デバイスおよび通信装置

Similar Documents

Publication Publication Date Title
US11218130B2 (en) Acoustic wave device
US11764752B2 (en) Elastic wave device
WO2022085581A1 (ja) 弾性波装置
US20230223914A1 (en) Acoustic wave device
WO2023153272A1 (ja) 弾性波装置
JP7199195B2 (ja) 弾性波デバイスおよび複合基板
WO2023085362A1 (ja) 弾性波装置
US11765978B2 (en) Acoustic wave device
WO2023157798A1 (ja) 弾性波装置
US20240048114A1 (en) Acoustic wave device and manufacturing method for acoustic wave device
US20230246619A1 (en) Acoustic wave device and method of manufacturing acoustic wave device
US20240186979A1 (en) Acoustic wave device and method of manufacturing acoustic wave device
WO2023058728A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2022210683A1 (ja) 弾性波装置及びその製造方法
US20240014800A1 (en) Acoustic wave device
US20240014799A1 (en) Acoustic wave device
US20240014796A1 (en) Acoustic wave device
WO2022168937A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023013694A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023017825A1 (ja) 弾性波装置及びその製造方法
WO2022080433A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023058727A1 (ja) 弾性波装置及び弾性波装置の製造方法
WO2023100816A1 (ja) フィルタ装置
WO2023085368A1 (ja) 弾性波装置
WO2020179458A1 (ja) 電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23752737

Country of ref document: EP

Kind code of ref document: A1