WO2023084696A1 - 受信装置、通信システム、制御回路および記憶媒体 - Google Patents

受信装置、通信システム、制御回路および記憶媒体 Download PDF

Info

Publication number
WO2023084696A1
WO2023084696A1 PCT/JP2021/041560 JP2021041560W WO2023084696A1 WO 2023084696 A1 WO2023084696 A1 WO 2023084696A1 JP 2021041560 W JP2021041560 W JP 2021041560W WO 2023084696 A1 WO2023084696 A1 WO 2023084696A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
preamble
clock deviation
chirp
data
Prior art date
Application number
PCT/JP2021/041560
Other languages
English (en)
French (fr)
Inventor
章範 大橋
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/041560 priority Critical patent/WO2023084696A1/ja
Priority to JP2023550122A priority patent/JP7366329B2/ja
Publication of WO2023084696A1 publication Critical patent/WO2023084696A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/14—Generation of codes with a zero correlation zone

Definitions

  • the present disclosure relates to a receiving device, a communication system, a control circuit, and a storage medium that communicate a signal spectrum-spread by a chirp signal.
  • the CSS (Chirp Spectrum Spread) modulation method is a modulation method that spreads the spectrum using a chirp signal.
  • the amplitude of the carrier wave is kept constant, and the frequency is changed linearly within the target frequency band for transmission.
  • a receiving apparatus performs despreading processing using the chirp signal used for spectrum spreading, thereby obtaining a spreading gain associated with a spreading factor. can improve reception accuracy.
  • Patent Document 1 discloses a technique for estimating and correcting the clock deviation. Specifically, in the system disclosed in Patent Document 1, the amount of timing deviation is monitored for each communication packet, and the clock deviation is estimated from changes in the amount of timing deviation of a plurality of communication packets.
  • the clock deviation cannot be estimated until a plurality of communication packets are received. Therefore, there is a problem that the clock deviation cannot be corrected for a plurality of packets received before estimating the clock deviation, and the reception sensitivity is lowered.
  • the present disclosure has been made in view of the above, and an object thereof is to obtain a receiving apparatus capable of improving reception sensitivity of a signal whose spectrum is spread by a chirp signal.
  • a receiving device receives a signal including a preamble signal spectrum-spread by a chirp signal and a data signal spectrum-spread by a chirp signal, A preamble despreading processor that multiplies the preamble signal extracted from the received signal by the reverse phase of the chirp signal to perform despreading processing, and a preamble reverse modulation that performs reverse modulation processing on the despread preamble signal.
  • a processing unit a preamble delay detection unit that performs differential detection processing twice on the inverse modulated preamble signal, and a clock deviation calculator that estimates the clock deviation based on the preamble signal that has undergone the differential detection processing twice. and a clock deviation correction unit that corrects the clock deviation of the received signal using the estimated value of the clock deviation.
  • the receiving device has the effect of being able to improve the reception sensitivity of a signal spectrum-spread by a chirp signal.
  • FIG. 1 is a diagram showing the configuration of a communication system according to a first embodiment
  • FIG. FIG. 2 is a diagram showing the functional configuration of the transmission device shown in FIG. 1
  • FIG. 3 is a diagram showing the structure of a signal transmitted by the transmitting device shown in FIG. 2
  • FIG. 2 is a diagram showing a functional configuration of the receiving device shown in FIG. 1
  • FIG. 4 shows a functional configuration of a receiving device according to a second embodiment
  • FIG. 4 is a diagram showing dedicated hardware for realizing the functions of the transmitting device and the receiving device according to the first and second embodiments;
  • FIG. 3 is a diagram showing the configuration of a control circuit for realizing the respective functions of the transmitting device and the receiving device according to the first and second embodiments;
  • FIG. 1 is a diagram showing the configuration of a communication system 1 according to the first embodiment.
  • the communication system 1 has a transmitter 10 and a receiver 20 .
  • the communication system 1 transmits a signal generated by spread spectrum using a chirp signal whose frequency varies linearly.
  • the transmitting apparatus 10 performs spectrum spreading and the receiving apparatus 20 performs despreading processing, thereby improving reception sensitivity. If the reception sensitivity is improved, it is possible to lengthen the communication distance accordingly.
  • the communication system 1 spreads the spectrum of data to be transmitted using CSS modulation.
  • the CSS modulation method is a type of modulation method that spreads the spectrum using a chirp signal, and is a wireless communication method that can achieve low power consumption and long-distance wireless communication LPWA (Low Power Wide Area) IoT (Internet of Things) ), which is the standard for LoRa.
  • LPWA Low Power Wide Area
  • IoT Internet of Things
  • M2M Machine to Machine
  • long-distance wireless communication with low power consumption and wide coverage is required in order to collect data such as sensor information.
  • increasing the spreading factor improves the reception sensitivity but reduces the communication speed. Due to its small size, the requirements for communication speed are low. Therefore, it can be said that the CSS modulation method is a technique suitable for fields such as IoT and M2M.
  • LPWA includes SIGFOX, which is a wireless communication standard for IoT like LoRa, and Wi-SUN (Wireless-Smart Utility Network), which is a wireless communication standard used in smart meters. .
  • FIG. 2 is a diagram showing the functional configuration of the transmission device 10 shown in FIG.
  • Transmitting apparatus 10 includes modulating section 100, CSS modulating section 101, preamble generating section 102, CP (Cyclic Prefic) adding section 103, transmission filter section 104, frequency conversion section 105, and transmission antenna 106. .
  • Modulation section 100 modulates transmission data and outputs the modulated transmission data to CSS modulation section 101 .
  • CSS modulation section 101 performs spectrum spreading processing on modulated transmission data using a spreading sequence by a chirp signal, and outputs the data signal spectrum-spread by the chirp signal to CP adding section 103 .
  • Preamble generating section 102 generates a preamble signal, which is a known signal used for timing detection and clock deviation estimation on the receiving side, spreads the spectrum of the preamble signal using a spreading sequence based on the chirp signal, and spreads the spectrum using the chirp signal.
  • the added preamble signal is output to CP adding section 103 .
  • CP addition section 103 outputs to transmission filter section 104 a signal obtained by adding a guard interval to the data signal output from CSS modulation section 101 and the preamble signal output from preamble generation section 102 .
  • Transmission filter section 104 filters the spectrum-spread signal with a transmission filter and outputs the filtered signal to frequency conversion section 105 .
  • Frequency conversion section 105 frequency-converts the filtered signal and outputs the frequency-converted signal to transmitting antenna 106 . Transmitting antenna 106 transmits the signal after frequency conversion.
  • FIG. 3 is a diagram showing the configuration of a signal transmitted by the transmitting device 10 shown in FIG.
  • One packet of signals transmitted by the transmitter 10 includes a preamble signal and a data signal. Each of the preamble signal and data signal is spectrally spread by a chirp signal. A preamble signal is transmitted at the beginning of one packet.
  • FIG. 4 is a diagram showing the functional configuration of the receiving device 20 shown in FIG.
  • the receiving apparatus 20 includes a receiving antenna 200, a frequency converting section 201, a receiving filter section 202, a timing detecting section 203, a preamble extracting section 204, a clock deviation estimating section 205, a data extracting section 206, and data despreading. It has a processing section 207 , a clock deviation correction section 208 and a demodulation section 209 .
  • the receiving antenna 200 receives the signal transmitted from the transmitting device 10 and outputs the received signal to the frequency converting section 201 .
  • Frequency conversion section 201 frequency-converts the received signal into a baseband signal, and outputs the frequency-converted received signal to reception filter section 202 .
  • Reception filter section 202 filters the frequency-converted reception signal into a communication wave band using a reception filter, and outputs the filtered reception signal to timing detection section 203, preamble extraction section 204, and data extraction section 206, respectively. .
  • Timing detection section 203 detects the reception timing of the filtered reception signal by a matched filter method or the like, and outputs the detected reception timing to preamble extraction section 204 and data extraction section 206, respectively.
  • Preamble extracting section 204 extracts a preamble signal excluding the guard interval from the received signal based on the reception timing output from timing detecting section 203 and outputs the extracted preamble signal to clock deviation estimating section 205 .
  • the clock deviation estimating section 205 estimates the clock deviation and the frequency offset using the preamble signal output by the preamble extracting section 204 and outputs the estimated values of the clock deviation and the frequency offset to the clock deviation correcting section 208 . Details of the clock deviation estimator 205 will be described later.
  • the data extraction section 206 uses the reception timing output by the timing detection section 203 to extract the data signal with the guard interval removed from the received signal, and outputs the extracted data signal to the data despreading processing section 207 .
  • the data signal output from the data extractor 206 is CSS-modulated.
  • Data despreading processing section 207 performs despreading processing using a chirp signal on the data signal extracted from the received signal, and outputs the despreading processed data signal to clock deviation correction section 208 .
  • Clock deviation correction section 208 corrects the clock deviation of the data signal after despreading processing using the estimated value of the clock deviation estimated by clock deviation estimation section 205 , and outputs the corrected data signal to demodulation section 209 .
  • output to Demodulation section 209 performs demodulation processing on the data signal after despreading processing.
  • the communication system 1 uses single-carrier block transmission with a guard interval added on the transmitting side, and does not use BTR (Bit Timing Recovery) on the receiving side.
  • FIG. 5 is a diagram showing a detailed functional configuration of clock deviation estimating section 205 shown in FIG.
  • Clock deviation estimation section 205 includes preamble despreading processing section 210 , preamble inverse modulation processing section 211 , first preamble delay detection section 212 , second preamble delay detection section 213 , and clock deviation calculation section 214 . have.
  • Preamble despreading processing section 210 converts despreading sequence ⁇ p (n), which is the opposite phase of spreading sequence ⁇ p (n) used when preamble generating section 102 of transmitting apparatus 10 directly spreads a preamble signal, into a preamble.
  • despreading processing of the preamble signal is executed.
  • the spreading sequence ⁇ p (n) is represented by Equation (1) below.
  • n is time.
  • N p is the spreading length of the spreading sequence ⁇ p (n) and is an even number.
  • j is the imaginary unit.
  • ⁇ p (n) is one of chirp signals and is a signal called Zadoff-Chu sequence, and has characteristics of constant envelope and frequency change with time.
  • U p is an integer representing the slope of the frequency in the Zadoff-Chu sequence.
  • Equation (2) A despreading sequence ⁇ p (n), which is the opposite phase of the spreading sequence ⁇ p (n) represented by Equation (1), is represented by Equation (2) below.
  • the despreading process performed by the preamble despreading processing unit 210 is represented by the following formula (3).
  • Preamble despreading processing section 210 outputs preamble signal s p (n) after despreading represented by Equation (3).
  • the clock deviation ⁇ f c is represented by the following formula (4).
  • the source oscillation clock f tx on the transmission side is represented by the following equation (5) using the source oscillation clock f rx on the reception side.
  • x is the ratio of the clock deviation ⁇ f c with reference to the source oscillation clock f rx on the receiving side, and is represented by the following formula (6).
  • a chirp sequence on the transmitting side as viewed by the receiving side is represented by the following equation (7).
  • Equation (8) The phase after despreading the chirp signal of Equation (7) on the receiving side is represented by Equation (8) below.
  • ⁇ d (n) is the phase of the chirp signal
  • ⁇ (n) is the phase of the chirp sequence used for despreading at the receiver.
  • Equation (8) the phase after despreading in Equation (8), it is a quadratic function with respect to time n. Therefore, if there is a clock deviation, the frequency changes linearly with time even after despreading.
  • FIG. 6 is a diagram showing temporal changes in the frequency of the chirp signal before and after despreading.
  • Chirp signal 300 has no clock deviation and chirp signal 301 has clock deviation.
  • the chirp signal 300 before despreading has a slope of Up
  • the chirp signal 310 has a frequency of 0 Hz.
  • the chirp signal 301 has a slope of U p +V p due to the clock deviation
  • a frequency with a slope of V p remains as shown in the chirp signal 311 .
  • the slope V p is represented by the following formula (9) from formula (8).
  • Preamble inverse modulation processing section 211 performs inverse modulation processing on preamble signal s p (n) output from preamble despreading processing section 210 .
  • the inverse modulation processing performed by the preamble inverse modulation processing unit 211 is represented by the following formula (10).
  • t p (n) is a preamble signal after inverse modulation processing
  • ⁇ * (n) is a complex conjugate signal of the preamble signal ⁇ (n) before direct spreading transmitted from the transmitting device 10 .
  • the preamble signal t p (n) after inverse modulation has a secondary phase with respect to time, that is, a frequency with a slope V p , as shown in Equation (8).
  • the effect of the clock deviation is the frequency of the residual slope Vp
  • the effect of the clock deviation can be corrected by estimating the slope Vp . Therefore, in order to estimate the slope V p remaining in the inverse-modulated preamble signal t p (n), the second derivative of time is calculated for the inverse-modulated preamble signal t p (n).
  • the differential detection process once on the preamble signal t p (n) calculates the first-order derivative of time, and performing the differential detection process two times calculates the second-order derivative of the time.
  • the first preamble differential detection unit 212 performs differential detection processing represented by the following formula (11) on the preamble signal t p (n) after the inverse modulation, and the preamble signal after the first differential detection processing is Compute up (n).
  • ⁇ 1 is the amount of delay in the first differential detection process.
  • the second preamble delay detection section 213 performs the second delay detection processing represented by the following equation (12) on the preamble signal up (n) after the first delay detection processing.
  • a preamble signal v p (n) after detection processing is calculated.
  • ⁇ 2 is the amount of delay in the second differential detection process.
  • the first preamble delay detection section 212 and the second preamble delay detection section 213 may be collectively referred to as the preamble delay detection section 21 that performs two delay detection processes on the inverse modulated preamble signal. can.
  • the clock deviation calculator 214 estimates the slope V p based on the preamble signal v p (n) after two differential detection processes. First, the following equation (13) is obtained by second-order differentiation of equation (8) with respect to time n.
  • the estimated value of the slope V p is a value obtained for one symbol of the preamble signal, that is, for N p chips. Therefore, when the preamble signal has a plurality of symbols, the clock deviation calculator 214 may obtain the estimated value of the slope V p for each symbol of the preamble signal and output the average value thereof.
  • the data despreading processing unit 207 performs despreading processing represented by the following formula (15) on the data signal extracted by the data extraction unit 206.
  • N d is the spreading length of the chirp signal used in spreading the data signal
  • ⁇ d (m) is the despread sequence corresponding to the chirp signal used in spreading the data signal.
  • the despread sequence ⁇ d (m) is represented by the following Equation (16).
  • Equation (17) the slope V d of the frequency remaining in the data signal is expressed by Equation (17) below.
  • the clock deviation correction unit 208 uses the estimated value of the slope V p obtained by the clock deviation estimation unit 205 to convert the slope V d of the frequency remaining in the data signal after despreading into the following equation (18). perform correction processing.
  • s dc is the data signal after clock deviation correction
  • ⁇ dc (m) is expressed by the following equation (19).
  • the despreading processing by the data despreading processing unit 207 and the clock deviation correction processing by the clock deviation correction unit 208 are described separately here, but the despreading sequence ⁇ d (m) in Equation (15) is replaced by Equation ( The despreading sequence ⁇ d (m) represented by 16) may be replaced with the sequence ⁇ dc (m) represented by Equation (20) below. In this case, it is possible to simultaneously execute the data despreading process and the clock deviation correction process.
  • FIG. 7 is a flowchart for explaining an example of the operation of the receiving device 20 shown in FIG.
  • the receiving device 20 receives the signal transmitted by the transmitting device 10 through the receiving antenna 200 (step S101).
  • the frequency conversion unit 201 frequency-converts the received signal into a baseband signal (step S102).
  • the reception filter unit 202 filters the frequency-converted reception signal using a reception filter (step S103).
  • the timing detector 203 detects the reception timing using the filtered received signal (step S104).
  • the preamble extraction unit 204 extracts a preamble signal from the received signal based on the detected reception timing (step S105).
  • the preamble despreading processing unit 210 of the clock deviation estimating unit 205 performs despreading processing on the extracted preamble signal (step S106).
  • the preamble inverse modulation processing unit 211 of the clock deviation estimation unit 205 performs inverse modulation processing on the preamble signal after the despreading processing (step S107).
  • the first preamble delay detection unit 212 of the preamble delay detection unit 21 performs the first delay detection process on the preamble signal after the inverse modulation process (step S108).
  • the second preamble differential detection unit 213 of the preamble differential detection unit 21 performs second differential detection processing on the preamble signal after the first differential detection processing (step S109).
  • the clock deviation calculator 214 calculates an estimated value of the clock deviation based on the preamble signal after performing the delay detection process twice (step S110).
  • the data extraction unit 206 extracts the data signal from the received signal based on the reception timing estimated by the timing detection unit 203 (step S111).
  • the data despreading processing unit 207 performs despreading processing on the extracted data signal (step S112).
  • the processing of the preamble extraction unit 204 and the clock deviation estimation unit 205 in steps S105 to S110 and the processing of the data extraction unit 206 and the data despreading processing unit 207 in steps S111 and S112 can be executed in parallel. .
  • Clock deviation correcting section 208 corrects the clock deviation of the received signal using the estimated clock deviation output from clock deviation estimating section 205 and the despread data signal output from data despreading processing section 207. (step S113).
  • the demodulator 209 performs demodulation processing on the data signal after correcting the clock deviation (step S114).
  • transmitting apparatus 10 transmits a signal including a preamble signal spectrum-spread by a chirp signal and a data signal spectrum-spread by a chirp signal.
  • the receiving device 20 performs despreading processing and then inverse modulation processing on the preamble signal extracted from the received signal, and performs inverse modulation processing on the preamble signal after the inverse modulation processing.
  • Delay detection processing is performed twice, clock deviation is estimated based on the preamble signal after the delay detection processing has been performed twice, and the clock deviation of the data signal is corrected using the estimated value of the clock deviation.
  • the receiver 20 estimates the slope of the frequency remaining due to the clock deviation, and corrects the clock deviation of the data signal based on the estimated slope. By performing such processing, the receiving device 20 can estimate the clock deviation even when only one packet has been received. Therefore, it is possible to correct the clock deviation for each packet, and it is possible to follow changes in the clock deviation for each packet. Therefore, the receiving device 20 can improve the receiving sensitivity of the signal spectrum-spread by the chirp signal.
  • Embodiment 2 In the communication system 1 according to the first embodiment, the preamble signal after performing the despreading process and the inverse modulation process is used to estimate the slope of the frequency remaining due to the clock deviation, and using the estimated value of the slope, An example of correcting the clock deviation of the data signal has been described. In the communication system 2 according to the second embodiment, the data signal is used in addition to the preamble signal to estimate the slope of the frequency remaining due to the clock deviation. In the following, portions different from the first embodiment will be mainly described, and detailed description of the same portions as in the first embodiment will be omitted.
  • the overall configuration of the communication system 2 has a transmitting device 10A instead of the transmitting device 10 of the communication system 1 and a receiving device 20A instead of the receiving device 20.
  • Transmitting apparatus 10A differs from transmitting apparatus 10 in that, in addition to the functions of transmitting apparatus 10, CSS modulation section 101 performs direct spreading once per data signal symbol.
  • the receiving device 20A estimates the slope of the frequency remaining due to the clock deviation using the data signal.
  • the despread data signal is subjected to differential detection twice, the slope of the frequency remaining due to the clock deviation can be estimated without depending on the data signal. This is because one symbol of a data signal is generally not a modulated signal whose frequency changes over time. are using.
  • the estimated value of the slope of the residual frequency due to the clock deviation obtained from the preamble signal and the estimated value obtained from the data signal are combined, and the combined estimated value is used to correct the clock deviation of the data signal. do.
  • FIG. 8 is a diagram showing the functional configuration of the receiving device 20A according to the second embodiment.
  • the same reference numerals to the same parts as in the receiving device 20, the detailed description will be omitted below, and the different parts from the receiving device 20 will be mainly described.
  • the receiving apparatus 20A includes a receiving antenna 200, a frequency converting section 201, a receiving filter section 202, a timing detecting section 203, a preamble extracting section 204, a clock deviation estimating section 220, a data extracting section 206, and data despreading. It has a processing section 207 , a clock deviation correction section 221 and a demodulation section 209 .
  • the receiving device 20A has a clock deviation estimating unit 220 instead of the clock deviation estimating unit 205 of the receiving device 20, and a clock deviation correcting unit 221 instead of the clock deviation correcting unit 208.
  • Data despreading processing section 207 of receiving device 20A outputs the data signal after despreading processing to clock deviation estimating section 220 and clock deviation correcting section 221, respectively.
  • the clock deviation estimator 220 estimates the clock deviation based on the data signal in addition to the preamble signal extracted from the received signal.
  • the clock deviation correction unit 221 corrects the clock deviation of the despread data signal using the estimated value.
  • FIG. 9 is a diagram showing the detailed functional configuration of the clock deviation estimator 220 shown in FIG.
  • the clock deviation estimator 220 has a preamble despreading processor 210 , a preamble inverse modulation processor 211 , a preamble delay detector 21 , a clock deviation calculator 232 and a data delay detector 23 .
  • the data differential detection section 23 has a first data differential detection section 230 and a second data differential detection section 231 .
  • the clock deviation estimator 220 has a clock deviation calculator 232 instead of the clock deviation calculator 214 of the clock deviation estimator 205 in the receiver 20 .
  • clock deviation estimating section 220 has, in addition to the configuration of clock deviation estimating section 205 in receiving apparatus 20, data differential detection section 23 that performs differential detection processing on the data signal twice.
  • the first data differential detection section 230 performs differential detection processing represented by the following formula (21) on the despread data signal s d (m), and the data after the first differential detection processing is Compute the signal u d (m).
  • ⁇ 1 is the amount of delay in the first differential detection process for the data signal.
  • the second data differential detection unit 231 performs the second differential detection process represented by the following formula (22) on the data signal u d (m) after the first differential detection process, , the data signal v d (m) after differential detection processing is calculated.
  • ⁇ 2 is the amount of delay in the second differential detection processing for the data signal.
  • the clock deviation calculating unit 232 first estimates the slope V p from the preamble signal v p (n) after two differential detection processes by the process represented by Equation (14), and then performs two differential detection processes.
  • a first estimated value of the slope V d is obtained from the subsequent data signal v d (m) by the processing represented by the following equation (23).
  • the first estimated value represented by Equation (23) is a value obtained for one symbol of the data signal, ie, Nd chips. Therefore, the clock deviation calculator 232 may use a plurality of symbols of the data signal to obtain a plurality of first estimated values and output the average value as the first estimated value.
  • the clock deviation calculator 232 synthesizes the estimated value of the slope V p obtained from the preamble signal and the first estimated value of the slope V d obtained from the data signal, and obtains the estimated value of the slope V d after synthesis.
  • a second estimated value is obtained from the following equation (24).
  • ⁇ p is a coefficient that represents the ratio of the estimated value of the slope V p when combining the estimated value of the slope V p and the first estimated value of the slope V d
  • ⁇ d is the estimated value of the slope V p
  • This coefficient represents the ratio of the first estimated value of the slope Vd when combining the first estimated value of the slope Vd .
  • the values of these coefficients are not limited to the above examples.
  • the clock deviation correction section 221 corrects the slope V d of the frequency remaining in the despread data signal using the second estimated value of V d obtained by the clock deviation estimation section 220 .
  • the clock deviation correction process performed by the clock deviation correction unit 221 is represented by the following formula (25).
  • s dc2 (m) is the data signal after the clock deviation correction processing
  • ⁇ dc2 (m) is represented by the following formula (26).
  • FIG. 10 is a flowchart for explaining an example of the operation of the receiver 20A shown in FIG. 10 that are the same as those in the first embodiment described with reference to FIG. 7 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the receiving device 20 in the description shall be read as the receiving device 20A.
  • step S101 to step S112 The processing from step S101 to step S112 is the same as in FIG. Note that the clock deviation calculator 214 is replaced with the clock deviation calculator 232 here.
  • the first data differential detection unit 230 performs the first differential detection processing of the data signal (step S201).
  • the second data differential detection unit 231 performs the second differential detection process on the data signal after the first differential detection process (step S202).
  • the clock deviation calculator 232 calculates a first estimated value of the clock deviation based on the data signal after the delay detection process has been performed twice (step S203).
  • the processes of steps S111, S112, and steps S201 to S203 can be executed in parallel with the processes of steps S105 to S110.
  • the clock deviation calculator 232 synthesizes the estimated value of the clock deviation based on the preamble signal calculated in step S110 and the first estimated value of the clock deviation based on the data signal calculated in step S203 to obtain the clock deviation.
  • a second estimated value is calculated (step S204). Thereafter, steps S113 and S114 are the same as those of the receiving apparatus 20. FIG. At this time, in step S113, the second estimated value calculated in step S204 is used to correct the clock deviation.
  • the clock deviation is estimated based on the data signal after the differential detection process has been performed twice. value is calculated. For this reason, as in the first embodiment, it is possible to improve the receiving sensitivity of a signal spectrum-spread by a chirp signal, and to improve the estimation accuracy of the clock deviation more than in the first embodiment. be.
  • Each function of the transmitters 10, 10A and the receivers 20, 20A is implemented by a processing circuit.
  • These processing circuits may be implemented by dedicated hardware, or may be control circuits using a CPU (Central Processing Unit).
  • CPU Central Processing Unit
  • FIG. 11 is a diagram showing dedicated hardware for implementing the functions of the transmitters 10 and 10A and the receivers 20 and 20A according to the first and second embodiments.
  • the processing circuit 90 is a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), an FPGA (Field Programmable Gate Array), or a combination thereof.
  • this control circuit is, for example, the control circuit 91 having the configuration shown in FIG.
  • FIG. 12 is a diagram showing the configuration of a control circuit 91 for implementing the functions of the transmitters 10 and 10A and the receivers 20 and 20A according to the first and second embodiments.
  • the control circuit 91 has a processor 92 and a memory 93 .
  • the processor 92 is a CPU, and is also called an arithmetic unit, microprocessor, microcomputer, DSP (Digital Signal Processor), or the like.
  • the memory 93 is, for example, non-volatile or volatile semiconductor memory such as RAM (Random Access Memory), ROM (Read Only Memory), flash memory, EPROM (Erasable Programmable ROM), EEPROM (registered trademark) (Electrically EPROM), They include magnetic discs, flexible discs, optical discs, compact discs, mini discs, and DVDs (Digital Versatile Disks).
  • control circuit 91 When the above processing circuit is realized by the control circuit 91, it is realized by the processor 92 reading and executing a program stored in the memory 93 and corresponding to the processing of each component.
  • the memory 93 is also used as temporary memory in each process executed by the processor 92 .
  • the program executed by the control circuit 91 may be provided while being stored in a storage medium, or may be provided via a communication channel.
  • processing circuit 90 and the control circuit 91 may be used together.
  • Each of the functional units represented by one block in FIGS. 2, 4, 8, etc. may be implemented by one circuit, or functions of a plurality of functional units may be implemented by one circuit. Alternatively, the function of one functional unit can be implemented by dividing it into a plurality of circuits.
  • CSS modulation was exemplified as an example of a modulation scheme for spectrum spreading using a chirp signal, but the technical scope of the present disclosure is not limited to such an example.
  • the modulation method used by the communication systems 1 and 2 may be any method as long as the chirp signal spreads the spectrum.

Abstract

チャープ信号によりスペクトル拡散されたプリアンブル信号と、チャープ信号によりスペクトル拡散されたデータ信号とを含む信号を受信する受信装置は、受信信号から抽出されたプリアンブル信号に対してチャープ信号の逆相を乗算して逆拡散処理をするプリアンブル逆拡散処理部（２１０）と、逆拡散処理されたプリアンブル信号に対して逆変調処理を行うプリアンブル逆変調処理部（２１１）と、逆変調処理されたプリアンブル信号に対して遅延検波処理を２回行うプリアンブル遅延検波部（２１）と、遅延検波処理を２回行った後のプリアンブル信号に基づいてクロック偏差を推定するクロック偏差算出部（２１４）と、クロック偏差の推定値を用いて受信信号のクロック偏差を補正するクロック偏差補正部と、を備えることを特徴とする。

Description

受信装置、通信システム、制御回路および記憶媒体
　本開示は、チャープ信号によりスペクトル拡散された信号を通信する受信装置、通信システム、制御回路および記憶媒体に関する。
　近年、通信分野で使用されている変調方式の中には、周波数帯域を元の信号よりも広い帯域に拡散するスペクトル拡散を行うものがある。例えば、ＣＳＳ（Chirp　Spectrum　Spread）変調方式は、チャープ信号を用いてスペクトル拡散を行う変調方式である。ＣＳＳ変調方式では、搬送波の振幅を一定に維持したまま、対象とする周波数帯域内で周波数を線形に変化させて伝送する。このようにチャープ信号を用いてスペクトル拡散する変調方式を用いる通信システムにおいて、受信装置は、スペクトル拡散に用いられたチャープ信号を用いて逆拡散処理を行うことで、拡散率に伴う拡散利得を得て受信精度を改善することができる。
　スペクトル拡散を行う通信システムにおいて、受信側で逆拡散処理による拡散利得を得るためには、クロック偏差を高精度に推定する必要がある。特に、ＣＳＳ変調によるスペクトル拡散では、クロック偏差が発生するとチャープ信号の時間に対する周波数の傾きにずれが発生する。これにより、正確なタイミングで逆拡散処理をしてもクロック偏差を補正しないと拡散利得を得ることができない。
　特許文献１には、クロック偏差を推定して補正する技術が開示されている。具体的には、特許文献１に開示されたシステムでは、通信パケット毎にタイミングずれ量を監視し、複数の通信パケットのタイミングずれ量の変化からクロック偏差を推定している。
特開２００１－１１９３２２号公報
　しかしながら、上記従来の技術によれば、複数の通信パケットを受信するまではクロック偏差を推定することができない。このため、クロック偏差を推定するまでに受信する複数のパケットについてはクロック偏差の補正ができず、受信感度が低下するという問題があった。
　本開示は、上記に鑑みてなされたものであって、チャープ信号によりスペクトル拡散された信号の受信感度を向上させることが可能な受信装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本開示にかかる受信装置は、チャープ信号によりスペクトル拡散されたプリアンブル信号と、チャープ信号によりスペクトル拡散されたデータ信号とを含む信号を受信し、受信信号から抽出されたプリアンブル信号に対してチャープ信号の逆相を乗算して逆拡散処理をするプリアンブル逆拡散処理部と、逆拡散処理されたプリアンブル信号に対して逆変調処理を行うプリアンブル逆変調処理部と、逆変調処理されたプリアンブル信号に対して遅延検波処理を２回行うプリアンブル遅延検波部と、遅延検波処理を２回行った後のプリアンブル信号に基づいてクロック偏差を推定するクロック偏差算出部と、クロック偏差の推定値を用いて受信信号のクロック偏差を補正するクロック偏差補正部と、を備えることを特徴とする。
　本開示にかかる受信装置は、チャープ信号によりスペクトル拡散された信号の受信感度を向上させることが可能であるという効果を奏する。
実施の形態１にかかる通信システムの構成を示す図 図１に示す送信装置の機能構成を示す図 図２に示す送信装置が送信する信号の構成を示す図 図１に示す受信装置の機能構成を示す図 図４に示すクロック偏差推定部の詳細な機能構成を示す図 逆拡散前後のチャープ信号の周波数の経時変化を示す図 図４に示す受信装置の動作の一例について説明するためのフローチャート 実施の形態２にかかる受信装置の機能構成を示す図 図８に示すクロック偏差推定部の詳細な機能構成を示す図 図８に示す受信装置の動作の一例について説明するためのフローチャート 実施の形態１，２にかかる送信装置および受信装置のそれぞれの機能を実現するための専用のハードウェアを示す図 実施の形態１，２にかかる送信装置および受信装置のそれぞれの機能を実現するための制御回路の構成を示す図
　以下に、本開示の実施の形態にかかる受信装置、通信システム、制御回路および記憶媒体を図面に基づいて詳細に説明する。なお、以下に示す実施の形態によって本開示の技術的範囲が限定されるものではない。
実施の形態１．
　図１は、実施の形態１にかかる通信システム１の構成を示す図である。通信システム１は、送信装置１０と、受信装置２０とを有する。通信システム１は、周波数が線形に変化するチャープ信号を用いてスペクトル拡散を行って生成される信号を伝送する。送信装置１０はスペクトル拡散を行い、受信装置２０は逆拡散処理を行うことで、受信感度を向上させることができる。受信感度が改善すると、その分だけ通信距離を長くすることが可能である。以下では、通信システム１は、ＣＳＳ変調を用いて、伝送するデータをスペクトル拡散することとする。
　ＣＳＳ変調方式は、チャープ信号を用いてスペクトル拡散する変調方式の一種であり、低消費電力かつ長距離無線通信を実現可能な無線通信方式であるＬＰＷＡ（Low　Power　Wide　Area）のＩｏＴ（Internet　of　Things）向け規格であるＬｏＲａにおいて採用されている。ＩｏＴ、Ｍ２Ｍ（Machine　to　Machine）の分野では、センサ情報などのデータを収集するために、低消費電力かつ広範囲をカバーするための長距離無線通信が求められている。ＣＳＳ変調方式では、拡散率を上げると受信感度が改善される代わりに通信速度が低下するが、ＩｏＴ、Ｍ２Ｍなどの分野では、一般的な通信と比較すると、端末間で伝送される情報量は小さいため、通信速度に対する要求は低い。このため、ＣＳＳ変調方式は、ＩｏＴ、Ｍ２Ｍなどの分野に適した技術であるといえる。なお、ＬＰＷＡには、ＬｏＲａの他に、ＬｏＲａと同じくＩｏＴ向けの無線通信規格であるＳＩＧＦＯＸ、スマートメータなどに採用されている無線通信規格であるＷｉ－ＳＵＮ（Wireless－Smart　Utility　Network）などがある。
　図２は、図１に示す送信装置１０の機能構成を示す図である。送信装置１０は、変調部１００と、ＣＳＳ変調部１０１と、プリアンブル生成部１０２と、ＣＰ（Cyclic　Prefic）付加部１０３と、送信フィルタ部１０４と、周波数変換部１０５と、送信アンテナ１０６とを有する。
　変調部１００は、送信データを変調し、変調後の送信データをＣＳＳ変調部１０１に出力する。ＣＳＳ変調部１０１は、変調後の送信データに対してチャープ信号による拡散系列を使用してスペクトル拡散処理し、チャープ信号によりスペクトル拡散されたデータ信号をＣＰ付加部１０３に出力する。プリアンブル生成部１０２は、受信側のタイミング検出およびクロック偏差推定に用いられる既知信号であるプリアンブル信号を生成し、プリアンブル信号をチャープ信号による拡散系列を使用してスペクトル拡散処理し、チャープ信号によりスペクトル拡散されたプリアンブル信号をＣＰ付加部１０３に出力する。
　ＣＰ付加部１０３は、ＣＳＳ変調部１０１が出力するデータ信号と、プリアンブル生成部１０２が出力するプリアンブル信号とにガードインターバルを付加した信号を送信フィルタ部１０４に出力する。送信フィルタ部１０４は、スペクトル拡散された信号を送信用のフィルタでフィルタリングし、フィルタリングされた信号を周波数変換部１０５に出力する。周波数変換部１０５は、フィルタリングされた信号を周波数変換し、周波数変換後の信号を送信アンテナ１０６に出力する。送信アンテナ１０６は、周波数変換後の信号を送信する。
　図３は、図２に示す送信装置１０が送信する信号の構成を示す図である。送信装置１０が送信する信号の１パケットは、プリアンブル信号およびデータ信号を含む。プリアンブル信号およびデータ信号のそれぞれは、チャープ信号によりスペクトル拡散されている。プリアンブル信号は、１パケットの先頭部分で送信される。
　図４は、図１に示す受信装置２０の機能構成を示す図である。受信装置２０は、受信アンテナ２００と、周波数変換部２０１と、受信フィルタ部２０２と、タイミング検出部２０３と、プリアンブル抽出部２０４と、クロック偏差推定部２０５と、データ抽出部２０６と、データ逆拡散処理部２０７と、クロック偏差補正部２０８と、復調部２０９とを有する。
　受信アンテナ２００は、送信装置１０から送信された信号を受信し、受信信号を周波数変換部２０１に出力する。周波数変換部２０１は、受信信号をベースバンド信号に周波数変換し、周波数変換後の受信信号を受信フィルタ部２０２に出力する。受信フィルタ部２０２は、周波数変換後の受信信号を受信用のフィルタで通信波帯域にフィルタリングし、フィルタリング後の受信信号をタイミング検出部２０３、プリアンブル抽出部２０４およびデータ抽出部２０６のそれぞれに出力する。
　タイミング検出部２０３は、フィルタリング後の受信信号に対してマッチドフィルタ法などにより受信タイミングを検出し、検出した受信タイミングをプリアンブル抽出部２０４およびデータ抽出部２０６のそれぞれに出力する。
　プリアンブル抽出部２０４は、タイミング検出部２０３が出力する受信タイミングに基づいて、受信信号から、ガードインターバルを除いたプリアンブル信号を抽出し、抽出したプリアンブル信号をクロック偏差推定部２０５に出力する。
　クロック偏差推定部２０５は、プリアンブル抽出部２０４が出力するプリアンブル信号を用いてクロック偏差および周波数オフセットを推定し、クロック偏差および周波数オフセットの推定値をクロック偏差補正部２０８に出力する。クロック偏差推定部２０５の詳細については後述される。
　データ抽出部２０６は、タイミング検出部２０３が出力する受信タイミングを用いて、受信信号からガードインターバルを除いたデータ信号を抽出し、抽出したデータ信号をデータ逆拡散処理部２０７に出力する。データ抽出部２０６が出力するデータ信号は、ＣＳＳ変調されている。データ逆拡散処理部２０７は、受信信号から抽出されたデータ信号に対して、チャープ信号による逆拡散処理を行い、逆拡散処理後のデータ信号をクロック偏差補正部２０８に出力する。
　クロック偏差補正部２０８は、クロック偏差推定部２０５で推定されたクロック偏差の推定値を用いて、逆拡散処理後のデータ信号に対してクロック偏差を補正し、補正後のデータ信号を復調部２０９に出力する。復調部２０９は、逆拡散処理後のデータ信号に対して復調処理を行う。通信システム１は、送信側でガードインターバルを付加するシングルキャリアブロック伝送であり、受信側でＢＴＲ（Bit　Timing　Recovery）を用いないこととする。
　以下、受信装置２０が行うクロック偏差推定処理の詳細について説明する。図５は、図４に示すクロック偏差推定部２０５の詳細な機能構成を示す図である。クロック偏差推定部２０５は、プリアンブル逆拡散処理部２１０と、プリアンブル逆変調処理部２１１と、第１のプリアンブル遅延検波部２１２と、第２のプリアンブル遅延検波部２１３と、クロック偏差算出部２１４とを有する。
　プリアンブル逆拡散処理部２１０は、送信装置１０のプリアンブル生成部１０２がプリアンブル信号を直接拡散するときに使用した拡散系列αp（ｎ）の逆位相となる逆拡散系列βp（ｎ）を、プリアンブル抽出部２０４が抽出したプリアンブル信号に乗算することで、プリアンブル信号の逆拡散処理を実行する。例えば、拡散系列αp（ｎ）は、以下の数式（１）で表される。
Figure JPOXMLDOC01-appb-M000001
　ｎは時間である。Ｎpは拡散系列αp（ｎ）の拡散長であり、偶数である。ｊは虚数単位である。αp（ｎ）は、チャープ信号の１つでありＺａｄｏｆｆ－Ｃｈｕ系列と呼ばれる信号であり、定包絡かつ時間に対して周波数が変化する特徴を有する。Ｕpは、Ｚａｄｏｆｆ－Ｃｈｕ系列における周波数の傾きを表す整数である。
　数式（１）で表される拡散系列αp（ｎ）の逆位相となる逆拡散系列βp（ｎ）は、以下の数式（２）で表される。
Figure JPOXMLDOC01-appb-M000002
　プリアンブル逆拡散処理部２１０が行う逆拡散処理は、以下の数式（３）で表される。
Figure JPOXMLDOC01-appb-M000003
　ｒp（ｎ）は、プリアンブル抽出部２０４が抽出したプリアンブル信号であり、ｓp（ｎ）は、逆拡散処理後のプリアンブル信号である。プリアンブル逆拡散処理部２１０は、数式（３）で表される逆拡散処理後のプリアンブル信号ｓp（ｎ）を出力する。
　プリアンブル抽出部２０４が抽出したプリアンブル信号ｒp（ｎ）に介在しているクロック偏差Δｆcについて考える。クロック偏差は、送信側のサンプリング周波数を生成する源振クロックｆtxと、受信側のサンプリング周波数を生成する源振クロックｆrxとの偏差により発生する。クロック偏差Δｆcは、以下の数式（４）で表される。
Figure JPOXMLDOC01-appb-M000004
　ここで、送信側の源振クロックｆtxは、受信側の源振クロックｆrxを用いて以下の数式（５）で表される。
Figure JPOXMLDOC01-appb-M000005
　ここで、ｘは受信側の源振クロックｆrxを基準にしたときのクロック偏差Δｆcの割合であり、以下の数式（６）で表される。
Figure JPOXMLDOC01-appb-M000006
　続いて、クロック偏差Δｆcにより発生するタイミングずれについて考える。クロック偏差Δｆcがある状態で、受信側においてｆrxサンプル分の信号を受信する時間が経つと、タイミングがΔｆcサンプル分だけ前にずれる。つまり、１サンプル当たりにタイミングがずれる時間は、Δｆc／ｆrxとなり、これは数式（６）のｘに相当する。ここで、１サンプルを直接拡散の１チップに置き換えても同じことが言える。そのため、ｘは１チップあたりのタイミングずれ量として扱うことができ、単位はチップである。
　受信側で逆拡散する際に受信した信号にクロック偏差Δｆcが介在している場合、送信側のチャープ信号は、受信側で見るとクロック偏差Δｆcに影響を受けていると考えられる。受信側で見たときの送信側のチャープ系列は、以下の数式（７）で表される。
Figure JPOXMLDOC01-appb-M000007
　数式（７）のチャープ信号を受信側で逆拡散後の位相は、以下の数式（８）で表される。
Figure JPOXMLDOC01-appb-M000008
　θd（ｎ）はチャープ信号の位相であり、θ（ｎ）は受信側で逆拡散に使用するチャープ系列の位相である。
　数式（８）の逆拡散後の位相を見ると、時間ｎに対する２次の関数になっている。そのため、クロック偏差があると逆拡散後でも時間に対して周波数が線形に変化する。
　図６は、逆拡散前後のチャープ信号の周波数の経時変化を示す図である。チャープ信号３００にはクロック偏差がなく、チャープ信号３０１にはクロック偏差がある。逆拡散前のチャープ信号３００は傾きＵpを有し、逆拡散するとチャープ信号３１０に示すように周波数０Ｈｚになる。これに対してチャープ信号３０１はクロック偏差により傾きＵp＋Ｖpを有し、逆拡散するとチャープ信号３１１に示すように傾きＶpの周波数が残留する。ここで、傾きＶpは、数式（８）から以下の数式（９）で表される。
Figure JPOXMLDOC01-appb-M000009
　図５の説明に戻る。プリアンブル逆変調処理部２１１は、プリアンブル逆拡散処理部２１０が出力するプリアンブル信号ｓp（ｎ）を逆変調処理する。プリアンブル逆変調処理部２１１が行う逆変調処理は、以下の数式（１０）で表される。
Figure JPOXMLDOC01-appb-M000010
　ｔp（ｎ）は、逆変調処理後のプリアンブル信号であり、γ*（ｎ）は、送信装置１０から送信された直接拡散前のプリアンブル信号γ（ｎ）の複素共役信号である。
　逆変調後のプリアンブル信号ｔp（ｎ）には、クロック偏差の影響によって、数式（８）に示すように、時間に対して２次の位相、つまり傾きＶpの周波数が残留している。ここで、クロック偏差による影響を補正する方法について考える。クロック偏差の影響は、残留する傾きＶpの周波数であるため、傾きＶpを推定することでクロック偏差の影響を補正することができる。このため、逆変調後のプリアンブル信号ｔp（ｎ）に残留する傾きＶpを推定するために、逆変調後のプリアンブル信号ｔp（ｎ）に対して時間の２次微分を計算する。プリアンブル信号ｔp（ｎ）に対して遅延検波処理を１回行うことで時間の１次微分が計算され、遅延検波処理を２回行うことで時間の２次微分が計算される。
　第１のプリアンブル遅延検波部２１２は、逆変調後のプリアンブル信号ｔp（ｎ）に対して以下の数式（１１）で表される遅延検波処理を行い、１回目の遅延検波処理後のプリアンブル信号ｕp（ｎ）を算出する。
Figure JPOXMLDOC01-appb-M000011
　ここで、τ1は、１回目の遅延検波処理における遅延量である。
　第２のプリアンブル遅延検波部２１３は、１回目遅延検波処理後のプリアンブル信号ｕp（ｎ）に対して以下の数式（１２）で表される２回目の遅延検波処理を行い、２回目の遅延検波処理後のプリアンブル信号ｖp（ｎ）を算出する。
Figure JPOXMLDOC01-appb-M000012
　ここで、τ2は、２回目の遅延検波処理における遅延量である。なお、第１のプリアンブル遅延検波部２１２および第２のプリアンブル遅延検波部２１３は、合わせて、逆変調処理されたプリアンブル信号に対して遅延検波処理を２回行うプリアンブル遅延検波部２１と称することもできる。
　クロック偏差算出部２１４は、２回の遅延検波処理後のプリアンブル信号ｖp（ｎ）に基づいて、傾きＶpを推定する。まず数式（８）を時間ｎで２次微分すると以下の数式（１３）が得られる。
Figure JPOXMLDOC01-appb-M000013
　数式（１１）、数式（１２）および数式（１３）から、傾きＶpの推定値は、以下の数式（１４）で表される。
Figure JPOXMLDOC01-appb-M000014
　傾きＶpの推定値は、プリアンブル信号１シンボル分つまりＮpチップ分で求めた値である。このため、プリアンブル信号が複数シンボルあるときは、クロック偏差算出部２１４は、プリアンブル信号の各シンボルで傾きＶpの推定値を求めて、それらの平均値を出力してもよい。
　データ逆拡散処理部２０７は、データ抽出部２０６で抽出したデータ信号に対して以下の数式（１５）で表される逆拡散処理を行う。
Figure JPOXMLDOC01-appb-M000015
　ここで、Ｎdはデータ信号を拡散処理する際に使用したチャープ信号の拡散長であり、βd（ｍ）はデータ信号を拡散処理する際に使用したチャープ信号に対応する逆拡散系列である。逆拡散系列βd（ｍ）は以下の数式（１６）で表される。
Figure JPOXMLDOC01-appb-M000016
　クロック偏差がある場合、逆拡散後のデータ信号もクロック偏差の影響を受ける。数式（９）から、データ信号に残留する周波数の傾きＶdは、以下の数式（１７）で表される。
Figure JPOXMLDOC01-appb-M000017
　クロック偏差補正部２０８は、逆拡散後のデータ信号に残留する周波数の傾きＶdをクロック偏差推定部２０５で求められた傾きＶpの推定値を用いて、以下の数式（１８）に表される補正処理を行う。
Figure JPOXMLDOC01-appb-M000018
　ここで、ｓdcはクロック偏差補正後のデータ信号であり、βdc（ｍ）は以下の数式（１９）で表される。
Figure JPOXMLDOC01-appb-M000019
　なお、ここではデータ逆拡散処理部２０７による逆拡散処理とクロック偏差補正部２０８によるクロック偏差補正処理とを分けて記載したが、数式（１５）の逆拡散系列βd（ｍ）を、数式（１６）で表される逆拡散系列βd（ｍ）に代えて、以下の数式（２０）で表される系列βdc（ｍ）に置き換えてもよい。この場合、データの逆拡散処理とクロック偏差補正処理とを同時に実行することが可能である。
Figure JPOXMLDOC01-appb-M000020
　続いて、図４に示す受信装置２０の動作について説明する。図７は、図４に示す受信装置２０の動作の一例について説明するためのフローチャートである。受信装置２０は、受信アンテナ２００で送信装置１０が送信した信号を受信する（ステップＳ１０１）。
　周波数変換部２０１は、受信信号をベースバンド信号に周波数変換する（ステップＳ１０２）。受信フィルタ部２０２は、周波数変換後の受信信号に対して受信用のフィルタでフィルタリング処理する（ステップＳ１０３）。タイミング検出部２０３は、フィルタリング処理後の受信信号を用いて受信タイミングを検出する（ステップＳ１０４）。
　プリアンブル抽出部２０４は、検出された受信タイミングに基づいて、受信信号からプリアンブル信号を抽出する（ステップＳ１０５）。クロック偏差推定部２０５のプリアンブル逆拡散処理部２１０は、抽出されたプリアンブル信号の逆拡散処理を行う（ステップＳ１０６）。クロック偏差推定部２０５のプリアンブル逆変調処理部２１１は、逆拡散処理後のプリアンブル信号の逆変調処理を行う（ステップＳ１０７）。
　プリアンブル遅延検波部２１の第１のプリアンブル遅延検波部２１２は、逆変調処理後のプリアンブル信号に対して１回目の遅延検波処理を行う（ステップＳ１０８）。プリアンブル遅延検波部２１の第２のプリアンブル遅延検波部２１３は、１回目の遅延検波処理後のプリアンブル信号に対して２回目の遅延検波処理を行う（ステップＳ１０９）。クロック偏差算出部２１４は、遅延検波処理を２回行った後のプリアンブル信号に基づいて、クロック偏差の推定値を算出する（ステップＳ１１０）。
　データ抽出部２０６は、タイミング検出部２０３により推定された受信タイミングに基づいて、受信信号からデータ信号を抽出する（ステップＳ１１１）。データ逆拡散処理部２０７は、抽出されたデータ信号に対して、逆拡散処理を行う（ステップＳ１１２）。ステップＳ１０５からステップＳ１１０におけるプリアンブル抽出部２０４およびクロック偏差推定部２０５の処理と、ステップＳ１１１およびステップＳ１１２におけるデータ抽出部２０６およびデータ逆拡散処理部２０７の処理とは、並行して実行することができる。
　クロック偏差補正部２０８は、クロック偏差推定部２０５が出力するクロック偏差の推定値と、データ逆拡散処理部２０７が出力する逆拡散処理後のデータ信号とを用いて、受信信号のクロック偏差を補正する（ステップＳ１１３）。復調部２０９は、クロック偏差を補正後のデータ信号に対して復調処理を行う（ステップＳ１１４）。
　以上説明したように、実施の形態１によれば、送信装置１０は、チャープ信号によりスペクトル拡散されたプリアンブル信号およびチャープ信号によりスペクトル拡散されたデータ信号を含む信号を送信する。受信装置２０は、送信装置１０が送信した信号を受信すると、受信信号から抽出されたプリアンブル信号に対して、逆拡散処理した後、逆変調処理を行い、逆変調処理後のプリアンブル信号に対して遅延検波処理を２回行い、遅延検波処理を２回行った後のプリアンブル信号に基づいて、クロック偏差を推定し、クロック偏差の推定値を用いてデータ信号のクロック偏差を補正する。具体的には、受信装置２０は、クロック偏差により残留する周波数の傾きを推定し、推定した傾きに基づいて、データ信号のクロック偏差を補正する。このような処理を行うことにより、受信装置２０は、まだ１パケットしか受信していない状態であっても、クロック偏差を推定することが可能になる。したがって、１パケット毎にクロック偏差を補正することが可能であり、クロック偏差の変化に対しても１パケット毎に追従することが可能になる。このため、受信装置２０は、チャープ信号によりスペクトル拡散された信号の受信感度を向上させることが可能である。
実施の形態２．
　実施の形態１にかかる通信システム１では、逆拡散処理および逆変調処理を行った後のプリアンブル信号を使用して、クロック偏差により残留する周波数の傾きを推定し、傾きの推定値を用いて、データ信号のクロック偏差を補正する例について説明した。実施の形態２にかかる通信システム２では、プリアンブル信号に加えて、データ信号を用いて、クロック偏差により残留する周波数の傾きを推定する。以下、実施の形態１と異なる部分について主に説明し、実施の形態１と同様の部分については詳しい説明を省略する。
　通信システム２の全体構成は、通信システム１の送信装置１０の代わりに送信装置１０Ａ、受信装置２０の代わりに受信装置２０Ａを有する。送信装置１０Ａは、送信装置１０の機能に加えて、ＣＳＳ変調部１０１が、データ信号１シンボルに対して１回の直接拡散を行う点が異なる。このようにデータ信号をＣＳＳ変調することで、受信装置２０Ａは、データ信号を用いてクロック偏差により残留する周波数の傾きを推定する際に、拡散長のチップ分の逆拡散後のデータ信号が１シンボル分のデータ信号となり、逆拡散後のデータ信号に２回の遅延検波処理を行うと、データ信号に依存することなく、クロック偏差により残留する周波数の傾きを推定することができる。これは、一般的にデータ信号１シンボルが時間に対して周波数が変化するような変調信号ではないためであり、データ信号１シンボルに対して遅延検波を２回実行するとデータ信号による影響がなくなることを利用している。受信装置２０Ａでは、プリアンブル信号から求めたクロック偏差による残留する周波数の傾きの推定値と、データ信号から求めた推定値とを合成し、合成後の推定値を用いてデータ信号のクロック偏差を補正する。
　図８は、実施の形態２にかかる受信装置２０Ａの機能構成を示す図である。受信装置２０と同様の部分については同じ符号を付することによって、以下、詳細な説明を省略し、受信装置２０と異なる部分について主に説明する。
　受信装置２０Ａは、受信アンテナ２００と、周波数変換部２０１と、受信フィルタ部２０２と、タイミング検出部２０３と、プリアンブル抽出部２０４と、クロック偏差推定部２２０と、データ抽出部２０６と、データ逆拡散処理部２０７と、クロック偏差補正部２２１と、復調部２０９とを有する。
　受信装置２０Ａは、受信装置２０のクロック偏差推定部２０５の代わりにクロック偏差推定部２２０を有し、クロック偏差補正部２０８の代わりにクロック偏差補正部２２１を有する。受信装置２０Ａのデータ逆拡散処理部２０７は、逆拡散処理後のデータ信号を、クロック偏差推定部２２０およびクロック偏差補正部２２１のそれぞれに出力する。クロック偏差推定部２２０は、受信信号から抽出されたプリアンブル信号に加えて、データ信号に基づいてクロック偏差を推定する。クロック偏差補正部２２１は、上記の推定値を用いて、逆拡散後のデータ信号に対してクロック偏差を補正する。
　図９は、図８に示すクロック偏差推定部２２０の詳細な機能構成を示す図である。クロック偏差推定部２２０は、プリアンブル逆拡散処理部２１０と、プリアンブル逆変調処理部２１１と、プリアンブル遅延検波部２１と、クロック偏差算出部２３２と、データ遅延検波部２３とを有する。データ遅延検波部２３は、第１のデータ遅延検波部２３０と、第２のデータ遅延検波部２３１とを有する。クロック偏差推定部２２０は、受信装置２０におけるクロック偏差推定部２０５のクロック偏差算出部２１４の代わりに、クロック偏差算出部２３２を有する。さらに、クロック偏差推定部２２０は、受信装置２０におけるクロック偏差推定部２０５の構成に加えて、データ信号に対して遅延検波処理を２回行うデータ遅延検波部２３を有する。
　第１のデータ遅延検波部２３０は、逆拡散後のデータ信号ｓd（ｍ）に対して、以下の数式（２１）で表される遅延検波処理を行い、１回目の遅延検波処理後のデータ信号ｕd（ｍ）を算出する。
Figure JPOXMLDOC01-appb-M000021
　ここで、ρ1はデータ信号に対する１回目の遅延検波処理における遅延量である。第２のデータ遅延検波部２３１は、１回目の遅延検波処理後のデータ信号ｕd（ｍ）に対して、以下の数式（２２）で表される２回目の遅延検波処理を行い、２回目の遅延検波処理後のデータ信号ｖd（ｍ）を算出する。
Figure JPOXMLDOC01-appb-M000022
　ここで、ρ2はデータ信号に対する２回目の遅延検波処理における遅延量である。
　クロック偏差算出部２３２は、まず、２回の遅延検波処理後のプリアンブル信号ｖp（ｎ）から数式（１４）で表される処理により傾きＶpを推定し、さらに、２回の遅延検波処理後のデータ信号ｖd（ｍ）から以下の数式（２３）で表される処理により傾きＶdの第１推定値を求める。
Figure JPOXMLDOC01-appb-M000023
　数式（２３）で表される第１推定値は、データ信号の１シンボル分つまりＮdチップ分で求めた値である。このため、クロック偏差算出部２３２は、データ信号を複数シンボル使用して、複数の第１推定値を求めてその平均値を第１推定値として出力してもよい。クロック偏差算出部２３２は、プリアンブル信号から求めた傾きＶpの推定値と、データ信号から求めた傾きＶdの第１推定値とを合成して、傾きＶdの合成後の推定値である第２推定値を以下の数式（２４）から求める。
Figure JPOXMLDOC01-appb-M000024
　ここでμpは傾きＶpの推定値と傾きＶdの第１推定値とを合成するときの傾きＶpの推定値における割合を表す係数であり、μdは傾きＶpの推定値と傾きＶdの第１推定値とを合成するときの傾きＶdの第１推定値における割合を表す係数である。例えば、μp＝Ｎp、μd＝Ｎdとすることができる。ただし、これらの係数の値は、上記の例に限定されるものではない。
　クロック偏差補正部２２１は、逆拡散後のデータ信号に残留する周波数の傾きＶdをクロック偏差推定部２２０で求めたＶdの第２推定値を用いて補正する。クロック偏差補正部２２１が行うクロック偏差補正処理は、以下の数式（２５）で表される。
Figure JPOXMLDOC01-appb-M000025
　ここでｓdc2（ｍ）はクロック偏差補正処理後のデータ信号であり、βdc2（ｍ）は以下の数式（２６）で表される。
Figure JPOXMLDOC01-appb-M000026
　続いて、図８に示す受信装置２０Ａの動作について説明する。図１０は、図８に示す受信装置２０Ａの動作の一例について説明するためのフローチャートである。なお、図１０に示す動作のうち図７を用いて説明した実施の形態１と同様である部分については、同じ符号を付することにより詳細な説明を省略する。このとき、説明中の受信装置２０は受信装置２０Ａと読み替えるものとする。
　ステップＳ１０１からステップＳ１１２の処理は図７と同様である。なお、ここでクロック偏差算出部２１４をクロック偏差算出部２３２と読み替えることとする。ステップＳ１１２においてデータ信号の逆拡散処理が行われた後、第１のデータ遅延検波部２３０は、データ信号の１回目の遅延検波処理を行う（ステップＳ２０１）。その後、第２のデータ遅延検波部２３１は、１回目の遅延検波処理後のデータ信号に対して、２回目の遅延検波処理を行う（ステップＳ２０２）。クロック偏差算出部２３２は、遅延検波処理を２回行った後のデータ信号に基づいて、クロック偏差の第１推定値を算出する（ステップＳ２０３）。なお、ステップＳ１１１、ステップＳ１１２、ステップＳ２０１からステップＳ２０３の処理は、ステップＳ１０５からステップＳ１１０の処理と並行して実行することができる。
　クロック偏差算出部２３２は、ステップＳ１１０において算出した、プリアンブル信号に基づくクロック偏差の推定値と、ステップＳ２０３において算出した、データ信号に基づくクロック偏差の第１推定値とを合成して、クロック偏差の第２推定値を算出する（ステップＳ２０４）。以下、ステップＳ１１３およびステップＳ１１４は受信装置２０と同様である。なおこのとき、ステップＳ１１３においては、ステップＳ２０４で算出した第２推定値を用いて、クロック偏差を補正することになる。
　以上説明したように、実施の形態２によれば、遅延検波処理を２回行った後のプリアンブル信号に加えて、遅延検波処理を２回行った後のデータ信号に基づいて、クロック偏差の推定値が算出される。このため、実施の形態１と同様に、チャープ信号によりスペクトル拡散された信号の受信感度を向上させることが可能であると共に、実施の形態１よりもクロック偏差の推定精度を向上させることが可能である。
　続いて通信システム１および通信システム２のハードウェア構成の一例について説明する。送信装置１０，１０Ａおよび受信装置２０，２０Ａのそれぞれの各機能は、処理回路により実現される。これらの処理回路は、専用のハードウェアにより実現されてもよいし、ＣＰＵ（Central　Processing　Unit）を用いた制御回路であってもよい。
　上記の処理回路が、専用のハードウェアにより実現される場合、これらは、図１１に示す処理回路９０により実現される。図１１は、実施の形態１，２にかかる送信装置１０，１０Ａおよび受信装置２０，２０Ａのそれぞれの機能を実現するための専用のハードウェアを示す図である。処理回路９０は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）、またはこれらを組み合わせたものである。
　上記の処理回路が、ＣＰＵを用いた制御回路で実現される場合、この制御回路は例えば図１２に示す構成の制御回路９１である。図１２は、実施の形態１，２にかかる送信装置１０，１０Ａおよび受信装置２０，２０Ａのそれぞれの機能を実現するための制御回路９１の構成を示す図である。図１２に示すように、制御回路９１は、プロセッサ９２と、メモリ９３とを備える。プロセッサ９２は、ＣＰＵであり、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰ（Digital　Signal　Processor）などとも呼ばれる。メモリ９３は、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable　Programmable　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Electrically　ＥＰＲＯＭ）などの不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital　Versatile　Disk）などである。
　上記の処理回路が制御回路９１により実現される場合、プロセッサ９２がメモリ９３に記憶された、各構成要素の処理に対応するプログラムを読み出して実行することにより実現される。また、メモリ９３は、プロセッサ９２が実行する各処理における一時メモリとしても使用される。制御回路９１が実行するプログラムは、記憶媒体に記憶された状態で提供されてもよいし、通信路を介して提供されてもよい。
　なお、処理回路９０と制御回路９１とが併せて用いられてもよい。図２，４，８などに１つのブロックで表した機能部のそれぞれを１つの回路で実現してもよいし、複数の機能部の機能を１つの回路で実現してもよい。或いは、１つの機能部の機能を複数の回路に分けて実現することもできる。
　以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　例えば、上記の実施の形態１，２では、チャープ信号によりスペクトル拡散させる変調方式の一例として、ＣＳＳ変調を例示したが、本開示の技術的範囲はかかる例に限定されない。通信システム１，２が用いる変調方式は、チャープ信号によりスペクトル拡散させるものであればよい。
　１，２　通信システム、１０，１０Ａ　送信装置、２０，２０Ａ　受信装置、２１　プリアンブル遅延検波部、２３　データ遅延検波部、９０　処理回路、９１　制御回路、９２　プロセッサ、９３　メモリ、１００　変調部、１０１　ＣＳＳ変調部、１０２　プリアンブル生成部、１０３　ＣＰ付加部、１０４　送信フィルタ部、１０５，２０１　周波数変換部、１０６　送信アンテナ、２００　受信アンテナ、２０２　受信フィルタ部、２０３　タイミング検出部、２０４　プリアンブル抽出部、２０５，２２０　クロック偏差推定部、２０６　データ抽出部、２０７　データ逆拡散処理部、２０８，２２１　クロック偏差補正部、２０９　復調部、２１０　プリアンブル逆拡散処理部、２１１　プリアンブル逆変調処理部、２１２　第１のプリアンブル遅延検波部、２１３　第２のプリアンブル遅延検波部、２１４，２３２　クロック偏差算出部、２３０　第１のデータ遅延検波部、２３１　第２のデータ遅延検波部。

Claims (8)

  1. 　チャープ信号によりスペクトル拡散されたプリアンブル信号と、チャープ信号によりスペクトル拡散されたデータ信号とを含む信号を受信する受信装置において、
    　受信信号から抽出された前記プリアンブル信号に対して前記チャープ信号の逆相を乗算して逆拡散処理をするプリアンブル逆拡散処理部と、
    　逆拡散処理された前記プリアンブル信号に対して逆変調処理を行うプリアンブル逆変調処理部と、
    　逆変調処理された前記プリアンブル信号に対して遅延検波処理を２回行うプリアンブル遅延検波部と、
    　遅延検波処理を２回行った後の前記プリアンブル信号に基づいてクロック偏差を推定するクロック偏差算出部と、
    　前記クロック偏差の推定値を用いて前記受信信号のクロック偏差を補正するクロック偏差補正部と、
    　を備えることを特徴とする受信装置。
  2. 　前記受信信号から抽出された前記データ信号に対して前記チャープ信号の逆相を乗算して逆拡散処理をするデータ逆拡散処理部と、
    　逆拡散処理された前記データ信号に対して遅延検波処理を２回行うデータ遅延検波部と、
    　をさらに備え、
    　前記クロック偏差算出部は、遅延検波処理を２回行った後の前記プリアンブル信号と、遅延検波処理を２回行った後の前記データ信号とに基づいて前記クロック偏差を推定することを特徴とする請求項１に記載の受信装置。
  3. 　前記クロック偏差補正部は、逆拡散に使用する前記チャープ信号の周波数の傾きを補正することで前記クロック偏差を補正することを特徴とする請求項１または２に記載の受信装置。
  4. 　前記チャープ信号は、Ｚａｄｏｆｆ－Ｃｈｕ系列であることを特徴とする請求項１から３のいずれか１項に記載の受信装置。
  5. 　請求項１から４のいずれか１項に記載の受信装置と、
    　前記プリアンブル信号と前記データ信号とを含む信号を前記受信装置に送信する送信装置と、
    　を備えることを特徴とする通信システム。
  6. 　請求項２に記載の受信装置と、
    　前記プリアンブル信号と前記データ信号とを含む前記信号を前記受信装置に送信する送信装置と、
    　を備え、
    　前記送信装置は、前記データ信号の１シンボル単位で、前記チャープ信号によりスペクトル拡散することを特徴とする通信システム。
  7. 　チャープ信号によりスペクトル拡散されたプリアンブル信号と、チャープ信号によりスペクトル拡散されたデータ信号とを含む信号を受信する受信装置を制御する制御回路において、
    　受信信号から抽出された前記プリアンブル信号に対して前記チャープ信号の逆相を乗算して逆拡散処理をするステップと、
    　逆拡散処理された前記プリアンブル信号に対して逆変調処理を行うステップと、
    　逆変調処理された前記プリアンブル信号に対して遅延検波処理を２回行うステップと、
    　前記遅延検波処理を２回行った後の前記プリアンブル信号に基づいてクロック偏差を推定するステップと、
    　前記クロック偏差の推定値を用いて前記受信信号のクロック偏差を補正するステップと、
    　を前記受信装置に実行させることを特徴とする制御回路。
  8. 　チャープ信号によりスペクトル拡散されたプリアンブル信号と、チャープ信号によりスペクトル拡散されたデータ信号とを含む信号を受信する受信装置を制御するためのプログラムを記憶した記憶媒体において、該プログラムは、
    　受信信号から抽出された前記プリアンブル信号に対して前記チャープ信号の逆相を乗算して逆拡散処理をするステップと、
    　逆拡散処理された前記プリアンブル信号に対して逆変調処理を行うステップと、
    　逆変調処理された前記プリアンブル信号に対して遅延検波処理を２回行うステップと、
    　前記遅延検波処理を２回行った後の前記プリアンブル信号に基づいてクロック偏差を推定するステップと、
    　前記クロック偏差の推定値を用いて前記受信信号のクロック偏差を補正するステップと、
    　を前記受信装置に実行させることを特徴とする記憶媒体。
PCT/JP2021/041560 2021-11-11 2021-11-11 受信装置、通信システム、制御回路および記憶媒体 WO2023084696A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/041560 WO2023084696A1 (ja) 2021-11-11 2021-11-11 受信装置、通信システム、制御回路および記憶媒体
JP2023550122A JP7366329B2 (ja) 2021-11-11 2021-11-11 受信装置、通信システム、制御回路および記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/041560 WO2023084696A1 (ja) 2021-11-11 2021-11-11 受信装置、通信システム、制御回路および記憶媒体

Publications (1)

Publication Number Publication Date
WO2023084696A1 true WO2023084696A1 (ja) 2023-05-19

Family

ID=86335357

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/041560 WO2023084696A1 (ja) 2021-11-11 2021-11-11 受信装置、通信システム、制御回路および記憶媒体

Country Status (2)

Country Link
JP (1) JP7366329B2 (ja)
WO (1) WO2023084696A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832486A (ja) * 1994-07-14 1996-02-02 Matsushita Electric Ind Co Ltd スペクトラム拡散変復調装置
JP2002152088A (ja) * 2000-09-04 2002-05-24 Matsushita Electric Ind Co Ltd 位相回転検出装置及びそれを備えた無線基地局装置
JP2009010474A (ja) * 2007-06-26 2009-01-15 Nippon Dempa Kogyo Co Ltd 信号処理部及び無線機
JP2012531869A (ja) * 2009-07-02 2012-12-10 ナノスケール・ラボ 通信システム
WO2018207359A1 (ja) * 2017-05-12 2018-11-15 三菱電機株式会社 無線通信装置、送信方法および受信方法
JP2019021964A (ja) * 2017-07-11 2019-02-07 日本無線株式会社 通信システム及び通信方法
WO2021117118A1 (ja) * 2019-12-10 2021-06-17 三菱電機株式会社 受信装置、制御回路、記憶媒体および通信システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016284A (ja) 1999-07-01 2001-01-19 Nec Saitama Ltd 移動機用復調装置および移動機用復調方法
KR100643150B1 (ko) 2005-01-05 2006-11-10 오소트론 주식회사 첩 신호의 반복 시간 간격 차이를 이용한 차분적 직교변조 방법 및 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832486A (ja) * 1994-07-14 1996-02-02 Matsushita Electric Ind Co Ltd スペクトラム拡散変復調装置
JP2002152088A (ja) * 2000-09-04 2002-05-24 Matsushita Electric Ind Co Ltd 位相回転検出装置及びそれを備えた無線基地局装置
JP2009010474A (ja) * 2007-06-26 2009-01-15 Nippon Dempa Kogyo Co Ltd 信号処理部及び無線機
JP2012531869A (ja) * 2009-07-02 2012-12-10 ナノスケール・ラボ 通信システム
WO2018207359A1 (ja) * 2017-05-12 2018-11-15 三菱電機株式会社 無線通信装置、送信方法および受信方法
JP2019021964A (ja) * 2017-07-11 2019-02-07 日本無線株式会社 通信システム及び通信方法
WO2021117118A1 (ja) * 2019-12-10 2021-06-17 三菱電機株式会社 受信装置、制御回路、記憶媒体および通信システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CAO CONG, ZHAI SHENGHUA: "A Scheme Using Up-chirp and Down-chirp for LoRa's bit Synchronization and Carrier Restoration", 2020 IEEE 6TH INTERNATIONAL CONFERENCE ON COMPUTER AND COMMUNICATIONS (ICCC), IEEE, 11 December 2020 (2020-12-11) - 14 December 2020 (2020-12-14), pages 288 - 292, XP093065479, ISBN: 978-1-7281-8635-1, DOI: 10.1109/ICCC51575.2020.9344913 *
ZHAO NAN; ZHAO DONGYAN; WANG YUBO; TANG XIAOKE; ZHAO XU; ZHANG YUBING; ZHAO YAHONG: "Frequency Offset Estimation of Chirp Modulation", 2020 INTERNATIONAL CONFERENCE ON WIRELESS COMMUNICATIONS AND SMART GRID (ICWCSG), IEEE, 12 June 2020 (2020-06-12), pages 76 - 80, XP033817457, DOI: 10.1109/ICWCSG50807.2020.00025 *

Also Published As

Publication number Publication date
JP7366329B2 (ja) 2023-10-20
JPWO2023084696A1 (ja) 2023-05-19

Similar Documents

Publication Publication Date Title
US7889782B2 (en) Joint de-spreading and frequency correction using a correlator
US6606487B2 (en) Automatic frequency correction method and apparatus for time division duplex modes of 3G wireless communications
EP1618696B1 (en) Frequency synchronization apparatus and frequency synchronization method
JP4701572B2 (ja) タイミング捕捉・オフセット補正方法及び装置
US10416278B2 (en) Radio receiver for determining location of a signal source
EP1856811A2 (en) Method and apparatus for synchronizing wireless receiver
JP2008533874A (ja) Ｏｆｄｍシステムにおけるフレーム同期化
CN105790788B (zh) 一种直扩msk信号的伪码-多普勒联合捕获方法
JP7004876B2 (ja) 受信装置、制御回路、記憶媒体および通信システム
US9692587B2 (en) Phase tracking
US20220377690A1 (en) Radio receiver synchronization
CN103188067B (zh) 一种扩频系统的码片时钟频率偏差误差估计及校正的方法
US11310085B2 (en) LoRa advanced receiver
WO2023084696A1 (ja) 受信装置、通信システム、制御回路および記憶媒体
US20070177691A1 (en) Device For Detecting A Frequency Offset
US9887730B2 (en) Timing estimation in communication systems
US9960945B2 (en) Method of processing WCDMA signal timing offset for signal analyzing equipment
US6658042B1 (en) Method and apparatus for time tracking a signal using hardware and software
JP7378687B2 (ja) 受信装置、受信同期方法、制御回路、および記憶媒体
WO2023170754A1 (ja) 受信装置、通信システム、制御回路、記憶媒体および通信方法
US7239658B1 (en) Coherent demodulation of hopped MSK waveforms system and method
CN111541636B (zh) 一种采用维纳滤波进行信号解调的方法及装置
KR100665100B1 (ko) 디지털 초협대역 단말기용 주파수 옵셋 자동 보상 장치 및그 방법과 그를 이용한 수신 시스템
JP7387076B2 (ja) 通信装置、通信システム、通信方法、制御回路および記憶媒体
KR102574425B1 (ko) 기저대역의 ofdm 수신 장치 및 그 장치에서의 샘플 클럭 오류 추정 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21964051

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023550122

Country of ref document: JP