WO2023079680A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2023079680A1
WO2023079680A1 PCT/JP2021/040777 JP2021040777W WO2023079680A1 WO 2023079680 A1 WO2023079680 A1 WO 2023079680A1 JP 2021040777 W JP2021040777 W JP 2021040777W WO 2023079680 A1 WO2023079680 A1 WO 2023079680A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
photospacer
layer
electrode
film transistor
Prior art date
Application number
PCT/JP2021/040777
Other languages
English (en)
French (fr)
Inventor
教雄 室伏
英二 藤本
敦史 庄司
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to CN202180101669.8A priority Critical patent/CN117837297A/zh
Priority to PCT/JP2021/040777 priority patent/WO2023079680A1/ja
Publication of WO2023079680A1 publication Critical patent/WO2023079680A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers

Definitions

  • the present invention relates to a display device and its manufacturing method.
  • Patent Literature 1 proposes a display device that includes an edge cover provided so as to cover the peripheral edge of the first electrode, and a protruding portion of the upper surface of the edge cover that forms a photospacer.
  • the common functional layer and the second electrode that constitute the organic EL layer are formed by a vapor deposition method using a vapor deposition mask that is common to the plurality of sub-pixels that constitute the display region.
  • a CMM Common Metal Mask, a mask provided with one opening corresponding to one display device
  • a deposition material is deposited through the openings of the CMM.
  • an FMM Feine Metal Mask
  • a vapor deposition mask for each color (for example, a functional layer common to red and green A mask provided with an opening in the mask) is used to vapor-deposit the vapor-depositing material through the opening of the FMM in the same manner as described above.
  • the deposition material (common material) was deposited on top of the photospacer during deposition using CMM, followed by FMM.
  • a phenomenon hereinafter also referred to as "stamp phenomenon"
  • stamp phenomenon a phenomenon in which the common material is transferred to the FMM as a vapor deposition foreign substance. Due to this stamp phenomenon, in the next vapor deposition process, there arises a problem that the vapor deposition foreign matter adhering to the FMM further adheres to another layer. This inconvenience becomes more pronounced as the vapor deposition cycle progresses.
  • the number of defects of the vapor-deposited substrate (the number of deposition foreign matter adhesion points) overflows and uninspected areas are generated. As a result, the manufacturing yield of the display device is lowered.
  • the present invention has been made in view of this point, and its object is to suppress the transfer of the vapor deposition material to the vapor deposition mask due to contact with the photospacer, thereby improving the manufacturing yield of the display device. That's what it is.
  • a display device comprises a base substrate, a thin film transistor layer provided on the base substrate and having a thin film transistor arranged for each sub-pixel, and a plurality of thin film transistor layers provided on the thin film transistor layer. and a photospacer, wherein a caldera-shaped recess opening upward is formed on the top of each photospacer, and each photospacer and the recess are formed in a circular shape in a plan view. and the ratio of the diameter at the opening end of the recess to the diameter at the base of the photospacer is more than 0 and less than 0.8.
  • a display device includes a base substrate, a thin film transistor layer provided on the base substrate and having a thin film transistor arranged for each sub-pixel, and a plurality of photospacers provided on the thin film transistor layer.
  • a caldera-shaped recess opening upward is formed at the top of each photospacer, and each photospacer and the recess are formed in a rectangular shape in a plan view.
  • a ratio of a diagonal line at the opening end of the recess to a diagonal line at the base is more than 0 and less than 0.8.
  • a method of manufacturing a display device includes a base substrate, a thin film transistor layer provided on the base substrate and having a thin film transistor arranged for each sub-pixel, and a plurality of photospacers provided on the thin film transistor layer. and wherein a caldera-shaped recess opening upward is formed at the top of each of the photospacers, the thin film transistor layer forming step of forming the thin film transistor layer on the base substrate. and a photospacer forming step of forming the plurality of photospacers on the thin film transistor layer, wherein the photospacer forming step is a first photosensitive resin applying step of applying a first photosensitive resin on the thin film transistor layer.
  • the present invention it is possible to suppress the deposition material from being transferred to the deposition mask due to contact with the photospacer, thereby improving the manufacturing yield of the display device.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view of the display area of the organic EL display device according to
  • FIG. 6 is a plan view showing the arrangement of photospacers in the display area of the organic EL display device according to the first embodiment of the invention.
  • FIG. 7 is an enlarged sectional view schematically showing photospacers arranged in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 8 is an enlarged plan view schematically showing photospacers arranged in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 9 is an enlarged plan view schematically showing a modification of the photospacers arranged in the organic EL display device according to the first embodiment of the present invention, which corresponds to FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of this embodiment.
  • 2 and 3 are a plan view and a cross-sectional view of the display area D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 20 forming the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view of the organic EL layer 23 forming the organic EL display device 50a.
  • FIG. 6 is a plan view showing the arrangement of the photospacers 40 in the display area D of the organic EL display device 50a.
  • FIG. 7 is an enlarged sectional view schematically showing the photospacer 40 arranged in the organic EL display device 50a.
  • FIG. 8 is an enlarged plan view schematically showing photospacers arranged in the organic EL display device 50a.
  • FIG. 9 is an enlarged plan view schematically showing a modification of the photospacer 40 arranged in the organic EL display device 50a, and corresponds to FIG.
  • the organic EL display device 50a includes, for example, a rectangular display area D for image display and a frame area F provided around the display area D in a frame shape.
  • the rectangular display area D is exemplified, but the rectangular shape includes, for example, a shape with arc-shaped sides, a shape with arc-shaped corners, and a shape with arc-shaped corners.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix. Further, in the display region D, as shown in FIG. 2, for example, sub-pixels P having a red light-emitting region Lr for displaying red, sub-pixels P having a green light-emitting region Lg for displaying green, and a sub-pixel P having a blue light-emitting region Lb for displaying blue is provided so as to be adjacent to each other. In addition, in the display area D, for example, one pixel is configured by three adjacent sub-pixels P each having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal portion T is provided at the right end portion of the frame area F in FIG.
  • a bending portion B that can be bent at 180° (U shape) with the vertical direction in the drawing as the axis of bending is provided. is provided so as to extend in one direction (vertical direction in the drawing).
  • the organic EL display device 50a includes a resin substrate 10 provided as a base substrate, a TFT layer 20 provided on the resin substrate 10, and light emitting elements forming a display region D on the TFT layer 20. It has an organic EL element layer 30 provided as an element layer and a sealing film 35 provided on the organic EL element layer 30 .
  • the resin substrate 10 is made of, for example, polyimide resin.
  • the TFT layer 20 includes a base coat film 11 provided on a resin substrate 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b and a plurality of capacitors 9c provided on the base coat film 11.
  • a planarizing film 19 is provided as a second planarizing film on the first TFT 9a, each second TFT 9b, and each capacitor 9c.
  • the base coat film 11, the semiconductor layers 12a and 12b, the gate insulating film 13, the gate line 14 (see FIG. 2), the gate electrodes 14a and 14b, and the lower conductive layer are formed.
  • a first wiring layer such as layer 14c, a first interlayer insulating film 15, a second wiring layer such as upper conductive layer 16, a second interlayer insulating film 17, a source line 18f (see FIG. 2), and a source electrode 18a. , 18c, drain electrodes 18b and 18d, power line 18g, and the like, and a planarization film 19 are laminated on the resin substrate 10 in this order.
  • a plurality of gate lines 14 are provided so as to extend parallel to each other in the horizontal direction in the drawings.
  • a plurality of source lines 18f are provided so as to extend parallel to each other in the vertical direction in the drawings.
  • each sub-pixel P is provided with a first TFT 9a, a second TFT 9b and a capacitor 9c.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are made of, for example, silicon nitride (SiNx (x is a positive number)), silicon oxide (SiO 2 ), silicon oxynitride, or the like. It is composed of a single layer film or a laminated film of an inorganic insulating film.
  • the semiconductor layers 12a and 12b are composed of, for example, a low-temperature polysilicon film, an In--Ga--Zn--O-based oxide semiconductor film, or the like.
  • the first wiring layer, the second wiring layer, and the third wiring layer are, for example, metal single-layer films such as molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), and tungsten (W), or It is composed of metal laminated films such as Mo (upper layer)/Al (middle layer)/Mo (lower layer), Ti/Al/Ti, Al (upper layer)/Ti (lower layer), Cu/Mo, and Cu/Ti.
  • Mo molybdenum
  • Ti titanium
  • Al aluminum
  • Cu copper
  • W tungsten
  • the first TFT 9a and the second TFT 9b are p-type TFTs in which semiconductor layers 12a and 12b, which will be described later, are doped with an impurity such as boron, for example.
  • the first TFT 9a is electrically connected to the corresponding gate line 14 and source line 18f in each sub-pixel P, as shown in FIG.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, which are provided on the base coat film 11 in this order. It has a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11 and has, for example, a channel region, a source region and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12a.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14a.
  • the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are connected through respective contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the source region and the drain region of the semiconductor layer 12a.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P, as shown in FIG.
  • the second TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, and a semiconductor layer 12b. It has a source electrode 18c and a drain electrode 18d.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11 and has, for example, a channel region, a source region and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b, as shown in FIG.
  • the gate electrode 14b is provided on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected through respective contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the source region and the drain region of the semiconductor layer 12b.
  • the top gate type first TFT 9a and the second TFT 9b are exemplified, but the first TFT 9a and the second TFT 9b may be bottom gate type TFTs.
  • the capacitor 9c is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P, as shown in FIG.
  • the capacitor 9c includes a lower conductive layer 14c, a first interlayer insulating film 15 provided so as to cover the lower conductive layer 14c, and a lower conductive layer 15 on the first interlayer insulating film 15.
  • An upper conductive layer 16 is provided so as to overlap with 14c.
  • the upper conductive layer 16 is electrically connected to the power line 18g through a contact hole formed in the second interlayer insulating film 17, as shown in FIG.
  • the planarizing film 19 has a flat surface in the display area D, and is made of, for example, an organic resin material such as polyimide resin or acrylic resin, or a polysiloxane-based SOG (spin on glass) material.
  • the organic EL element layer 30 includes a plurality of organic EL elements 25 as a plurality of light emitting elements arranged in a matrix corresponding to the plurality of sub-pixels P.
  • the organic EL element 25 includes, as shown in FIG. 23, and a second electrode 24 provided in common to a plurality of sub-pixels P on the organic EL layer 23 .
  • the first electrode 21 is electrically connected to the drain electrode 18d of the second TFT 9b of each sub-pixel P through a contact hole formed in the planarizing film 19, as shown in FIG. Also, the first electrode 21 has a function of injecting holes into the organic EL layer 23 . Further, the first electrode 21 is more preferably made of a material having a large work function in order to improve the efficiency of hole injection into the organic EL layer 23 .
  • materials forming the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the material forming the first electrode 21 may be an alloy such as astatine (At)/astatine oxide (AtO 2 ).
  • the material constituting the first electrode 21 is, for example, conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 21 may be formed by laminating a plurality of layers made of the above materials. Compound materials having a large work function include, for example, indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the peripheral end portion of the first electrode 21 is covered with an edge cover 22 provided in a grid pattern in common with the plurality of sub-pixels P.
  • materials forming the edge cover 22 include positive photosensitive resin materials such as polyimide resins, acrylic resins, polysiloxane resins, novolak resins, polysiloxane-based SOG materials, and the like.
  • the organic EL layer 23 is provided as a light-emitting functional layer, and as shown in FIG. and an electron injection layer 5 .
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other and improving the efficiency of hole injection from the first electrode 21 to the organic EL layer 23 .
  • materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives and the like.
  • the hole transport layer 2 has the function of improving the transport efficiency of holes from the first electrode 21 to the organic EL layer 23 .
  • Examples of materials constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, and oxadiazole.
  • the light-emitting layer 3 In the light-emitting layer 3, holes and electrons are injected from the first electrode 21 and the second electrode 24 when a voltage is applied by the first electrode 21 and the second electrode 24, and the holes and electrons recombine. area.
  • the light-emitting layer 3 is made of a material with high light-emitting efficiency. Examples of materials constituting the light-emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complex], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently transferring electrons to the light emitting layer 3 .
  • the materials constituting the electron transport layer 4 include, for example, organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , silole derivatives, and metal oxinoid compounds.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 24 and the organic EL layer 23 close to each other and improving the efficiency of electron injection from the second electrode 24 to the organic EL layer 23. With this function, The drive voltage of the organic EL element 25 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of materials constituting the electron injection layer 5 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride.
  • inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like.
  • the second electrode 24 is provided so as to cover the organic EL layer 23 and the edge cover 22 of each sub-pixel P, as shown in FIG. Also, the second electrode 24 has a function of injecting electrons into the organic EL layer 23 . Moreover, the second electrode 24 is more preferably made of a material with a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 23 .
  • materials constituting the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the second electrode 24 is composed of, for example, magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatin oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al), etc.
  • the second electrode 24 may be formed of conductive oxides such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al) etc.
  • the sealing film 35 is provided on the organic EL element layer 30 so as to cover each organic EL element 25, as shown in FIG.
  • the first inorganic sealing film 31 and the second inorganic sealing film 33 are made of, for example, silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), or trisilicon tetranitride (Si 3 N 4 ). It is composed of an inorganic material such as silicon nitride (SiNx (x is a positive number)) or silicon carbonitride (SiCN).
  • the organic sealing film 32 is made of an organic material such as acrylic resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • the photospacer 40 is composed of a portion protruding from the upper surface of the edge cover 22 .
  • the photospacer 40 may be made of the same material as the edge cover 22 or may be made of a different material, but is preferably made of the same material as the edge cover 22 .
  • the photospacer 40 is a positive photosensitive resin such as photosensitive polyimide resin (density: about 1.4 g/cm 3 ) or photosensitive acrylic resin (density: about 1.2 g/cm 3 ). is preferably formed.
  • the photospacers 40 are provided between the plurality of sub-pixels P arranged in the display region D to form the TFT layer 20 (specifically, the flattened film forming the upper surface of the TFT layer 20). A plurality of them are provided on the film 19). A plurality of photospacers 40 are provided over the entire display panel including the frame area F. As shown in FIG.
  • a caldera-shaped concave portion 41 opening upward is formed at the top of the photospacer 40.
  • the top of the photospacer 40 is not convex in a cross-sectional view (a cross section taken along the center line) but concave (caldera-like).
  • the central portion of the top of the photospacer 40 is recessed by the recess 41 and therefore does not come into contact with the vapor deposition mask during vapor deposition.
  • the photospacer 40 Since only the peripheral ridge (ridge line) portion (the outer portion of the recessed portion 41, the outer rim) of the recessed portion 41 (caldera) comes into contact with the deposition mask during deposition, the photospacer ( The contact area with the vapor deposition mask is smaller than that of a conventional photospacer (hereinafter also simply referred to as a "photospacer" without reference numerals). Therefore, in the photospacer 40, the amount of vapor deposition material transferred to the vapor deposition mask during vapor deposition is reduced. Note that the concave portion 41 can be applied to all the photospacers 40 provided in the organic EL display device 50a.
  • the photospacer 40 and its recessed portion 41 are formed in a circular shape in plan view.
  • the bottom surface (caldera floor) 45 of the recess 41 has a diameter ra (caldera diameter, hereinafter also referred to as "opening diameter ra of the recess 41") at the opening end 46 of the recess 41. is formed in a circular shape with a diameter rb smaller than .
  • the length from the opening end 46 of the recess 41 to the bottom surface 45 is defined as the depth d of the recess 41 .
  • the base portion 44 of the photospacer 40 refers to the upper surface portion of the edge cover 22 in the vicinity of the periphery of the photospacer 40, which serves as a boundary surface between the photospacer 40 and the edge cover 22.
  • the first ridgeline portion 42 is a portion that contacts the vapor deposition mask during vapor deposition and corresponds to the top portion of the photospacer 40 . Therefore, as shown in FIG. 7, the height H of the photospacer 40 (hereinafter also referred to as "top height H of the photospacer 40") extends from the base 44 of the photospacer 40 to the opening end 46 of the recess 41 (the second height). The height up to the inner peripheral portion of 1 ridgeline portion 42).
  • the second ridgeline portion 43 is a portion corresponding to the side surface (peripheral surface) of the photospacer 40 during vapor deposition. Therefore, as shown in FIG.
  • a gate signal is input to the first TFT 9a through the gate line 14 to turn on the first TFT 9a, and the gate of the second TFT 9b is turned on through the source line 18f.
  • a voltage corresponding to the source signal is written in the electrode 14b and the capacitor 9c, and a current from the power supply line 18g defined based on the gate voltage of the second TFT 9b is supplied to the organic EL layer 23, whereby the organic EL layer 23 emits light.
  • the layer 3 is configured to emit light to display an image.
  • the gate voltage of the second TFT 9b is held by the capacitor 9c. maintained.
  • the manufacturing method of the organic EL display device 50a includes a TFT layer forming process, an organic EL element layer forming process, and a sealing film forming process.
  • the TFT layer 20 is formed by forming a base coat film 11, a first TFT 9a, a second TFT 9b, a capacitor 9c, a flattening film 19, etc. on the surface of a resin substrate 10 formed on a glass substrate using a known method. Form.
  • the organic EL element layer forming process includes a first electrode forming process, a photospacer forming process, an automatic optical inspection process, a light emitting functional layer forming process, and a second electrode forming process.
  • the first electrode 21 is formed for each sub-pixel P on the planarizing film 19 of the TFT layer 20 formed in the TFT layer forming step by, for example, a vacuum deposition method using FMM as a deposition mask.
  • the photospacer forming process includes a first photosensitive resin coating process, a patterning process, a second photosensitive resin coating process, and a recess forming process.
  • a first photosensitive resin is applied onto the planarizing film 19 of the TFT layer 20 so as to cover the peripheral edge of the first electrode.
  • the first photosensitive resin is a resin material forming the edge cover 22 .
  • a second photosensitive resin is applied onto the patterned first photosensitive resin, that is, the edge cover 22 .
  • the second photosensitive resin is a resin material forming the photospacer 40 . That is, a plurality of photospacers 40 are formed from the second photosensitive resin. Specifically, protruding portions constituting a plurality of photospacers 40 are formed on the upper surface of the edge cover 22 .
  • AOI Auto optical inspection process
  • the substrate deposited substrate after deposition
  • a plurality of photospacers 40 are formed in the series of photospacer forming steps.
  • an organic light-emitting functional layer is formed by, for example, a vacuum vapor deposition method.
  • An EL layer 23 hole injection layer 1, hole transport layer 2, light emitting layer 3, electron transport layer 4, electron injection layer 5 is formed.
  • a second electrode common to all the sub-pixels P is formed on the substrate surface on which the organic EL layer 23 is formed by, for example, a vacuum deposition method using a CMM as a deposition mask so as to cover the organic EL layer 23 and the edge cover 22. 24 is formed.
  • the organic EL element layer 30 can be formed.
  • a first inorganic sealing film 31 is formed by depositing an inorganic insulating film such as a silicon oxynitride film by plasma CVD.
  • an organic resin material such as an acrylic resin is deposited on the first inorganic sealing film 31 by, for example, an inkjet method to form an organic sealing film 32 .
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by plasma CVD so as to cover the organic sealing film 32 .
  • a sealing film 35 is formed by forming an inorganic sealing film 33 .
  • the glass substrate is removed from the lower surface of the resin substrate 10 by irradiating laser light from the glass substrate side of the resin substrate 10 .
  • a protective sheet (not shown) is attached to the lower surface of the resin substrate 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • the photospacer serves as a support for the vapor deposition mask, as described above. Therefore, the height is one of the important parameters in the photospacer, and has conventionally been determined in consideration of two contradictory viewpoints, which will be detailed below.
  • the top area of the photo spacer in contact with the vapor deposition mask is also one of the important parameters.
  • the top area of the photospacer 40 that is, the area of contact with the vapor deposition mask, in order to reduce the amount of foreign matter transferred.
  • the amount of foreign matter transferred can be evaluated, for example, by the number of defects (the number of transferred foreign matter) in AOI performed after vapor deposition.
  • the photospacer 40 having the concave portion 41 was evaluated by changing the parameters relating to the height and the top area, and the results will be described in the following examples.
  • Example 1 According to the manufacturing method of the organic EL display device 50a described above, an organic photospacer 40 having a concave portion 41 at the top and having "ra/Ra” and “h/H” shown in Table 1 as parameters related to height and top area An EL display device was manufactured.
  • ra/Ra means the ratio of "the opening diameter ra of the recess 41" to the “outer diameter Ra of the photospacer 40”.
  • h/H refers to the ratio of "effective height h of photo-spacer 40" to "top height H of photo-spacer 40".
  • Examples 2 to 3 Comparative Example 2 An organic EL display device was manufactured in the same manner as in Example 1, except that "ra/Ra” and “h/H” were changed to the values shown in Table 1, respectively.
  • Example 1 An organic EL display device was manufactured in the same manner as in Example 1, except that no concave portion was formed in the photospacer. Specifically, in the manufacturing method of the organic EL display device 50a described above, the recess forming step was not performed.
  • the foreign matter transfer amount (relative foreign matter transfer amount) in the process of manufacturing each organic EL display device was measured when the foreign matter transfer amount in the process of manufacturing the organic EL display device of Comparative Example 1 was assumed to be 100%.
  • the amount of transferred foreign matter was calculated based on the number of AOI defects of the deposited substrate after deposition measured in the automatic optical inspection process in the manufacturing method of the organic EL display device 50a described above.
  • AOI ⁇ Presence or absence of AOI defect count overflow> AOI was performed on the deposition target substrate after the deposition according to the automatic optical inspection process in the manufacturing method of the organic EL display device 50a described above, and the presence or absence of overflow of the number of defects was confirmed.
  • the overflowed substrates those in which the ratio (area ratio) of the uninspected area portion to the entire substrate is 50% or more are defined as “strong,” and those less than 50% are defined as "weak.”
  • the degree of contact between the deposition mask and the top of the photospacer 40 may differ slightly between the central portion of the deposition target substrate and its peripheral portion.
  • Example 4 it was found that even if "ra/Ra” was increased in the central portion of the display area D of the vapor-deposited substrate and decreased in the peripheral portion, the foreign matter transfer amount was reduced. From this result, the "opening diameter ra of the recesses 41" of the plurality of photospacers 40 does not have to be the same for the entire substrate to be vapor-deposited, and the height and top area of the photospacers 40 are adjusted in consideration of the degree of contact. Therefore, it was suggested that it may be varied (changed) depending on the location of the substrate to be vapor-deposited.
  • each example since each example includes the photospacer 40 in which the concave portion 41 having a predetermined "ra/Ra” is formed, it is compared with the comparative example 1, which includes the conventional photospacer in which the concave portion is not formed. Therefore, although "h/H" (the effective height h of the photospacer 40) is low to improve the shadow, a significant effect of reducing the amount of transferred foreign matter was obtained. Thus, in each example, the three effects of suppression of deterioration of shadows and suppression of overflow of foreign matter transfer amount and number of defects in AOI were obtained at the same time.
  • each parameter (see FIG. 7) indicating the shape (especially height and top area) of the photospacer 40 and the recess 41 will be described below.
  • each parameter may be the same or different in the plurality of photo-spacers 40 provided.
  • the ratio of the "opening diameter ra of the recess 41" to the "outer diameter Ra of the photospacer 40" is more than 0 and less than 0.8 from the viewpoint of suppressing deterioration of shadows.
  • "ra/Ra” is preferably 0.2 or more, more preferably 0.4 or more.
  • the upper limit is preferably 0.77 or less, more preferably 0.75 or less, from the viewpoint of suppressing foreign matter transfer to the vapor deposition mask.
  • the "outer diameter Ra of the photospacer 40" is preferably 28 ⁇ m or more and 60 ⁇ m or less from the viewpoint of suppressing deterioration of shadows and transfer of foreign matter to the vapor deposition mask.
  • the "opening diameter ra of the recess 41" is preferably 15 ⁇ m or more and 21 ⁇ m or less from the viewpoint of suppressing shadow deterioration and foreign matter transfer to the vapor deposition mask.
  • the diameter rb of the bottom surface 45 of the concave portion 41 is preferably 10 ⁇ m or more and 14 ⁇ m or less from the viewpoint of suppressing shadow deterioration and transfer of foreign matter to the vapor deposition mask.
  • the diameter Rb at the boundary portion 47 between the first ridgeline portion 42 and the second ridgeline portion 43 is preferably 20 ⁇ m or more and 43 ⁇ m or less from the viewpoint of suppressing shadow deterioration and foreign matter transfer to the vapor deposition mask. .
  • Ratio of "effective height h of photo-spacer 40" to "top height H of photo-spacer 40" is preferably greater than 0, more preferably 0.2 or more, and even more preferably 0.2 or more, from the viewpoint of suppressing transfer of foreign matter to the vapor deposition mask. 4 or more.
  • the upper limit is preferably less than 0.9, more preferably 0.85 or less, and even more preferably 0.7 or less, from the viewpoint of suppressing shadow deterioration and transfer of foreign matter to the vapor deposition mask.
  • the "top height H of the photospacer 40" (the height H from the base 44 of the photospacer 40 to the opening edge 46 of the recess 41) is determined from the viewpoint of suppressing the deterioration of the shadow and the transfer of foreign matter to the vapor deposition mask. It is preferably 1.5 ⁇ m or more and 2 ⁇ m or less.
  • the depth d of the concave portion 41 (the depth from the opening end portion 46 of the concave portion 41 to the bottom surface 45) is preferably 0.2 ⁇ m or more and 1 ⁇ m or less from the viewpoint of suppressing the deterioration of the shadow and the transfer of foreign matter to the vapor deposition mask. .
  • the planar shape of the photospacer 40 and the concave portion 41 is not limited to circular, and may be elliptical or rectangular as shown in FIG. 9 in plan view.
  • the lengths of the diagonals of the photo-spacers 40 and the recesses 41 can be used to similarly define the above parameters.
  • the ratio "ra/Ra" of the diagonal line at the open end portion 46 of the recess 41 to the diagonal line at the base portion 44 of the photospacer 40 is more than 0 and less than 0.8.
  • the organic EL display device provided with conventional photospacers, as described above, when the height of the photospacers is reduced, deterioration of shadows is suppressed, while the contact area between the top of the photospacers and the vapor deposition mask increases. It was difficult to suppress the transfer of the vapor deposition material to the vapor deposition mask. In this way, with conventional photospacers, even if the height is designed in consideration of the balance between shadows and foreign matter transfer, the two effects of suppressing both deterioration of shadows and foreign matter transfer to the vapor deposition mask can be sufficiently achieved. A satisfactory organic EL display device was not obtained.
  • the organic EL display device 50a even if the height of the photospacer 40 (the top height H and the effective height h shown in FIG. 7) is reduced in order to suppress deterioration of the shadow, Since the recess 41 is formed on the top of the photospacer 40, the contact area between the top of the photospacer 40 and the vapor deposition mask does not increase. As a result, transfer of the vapor deposition material to the vapor deposition mask due to contact with the photospacer 40 can be suppressed. In other words, transfer of the vapor deposition material to the vapor deposition mask can be suppressed without increasing the height of the photospacer 40 (without worsening the shadow).
  • the transfer amount of the vapor deposition material to the vapor deposition mask is reduced, thereby reducing the overflow rate of defects in the AOI of the vapor deposition substrate after vapor deposition.
  • the generation of uninspected areas of the substrate to be vapor-deposited is also reduced, so that the manufacturing yield can be improved.
  • an organic EL layer having a five-layer laminate structure of a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer was exemplified. It may have a three-layered structure of a layer-cum-hole-transporting layer, a light-emitting layer, and an electron-transporting layer-cum-electron-injecting layer.
  • the organic EL display device having the first electrode as the anode and the second electrode as the cathode was exemplified. It can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is exemplified. It can also be applied to an EL display device.
  • the organic EL display device is used as the display device in each of the above embodiments, the present invention can also be applied to a display device such as a liquid crystal display device using an active matrix drive system.
  • an organic EL display device was taken as an example of a display device, but the present invention can be applied to a display device having a plurality of light-emitting elements driven by current.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

有機EL表示装置50aは、ベース基板として設けられた樹脂基板(10)と、樹脂基板(10)上に設けられ、サブ画素(P)毎にTFT(9A,9B)が配置されたTFT層(20)と、TFT層(20)上に設けられた複数のフォトスペーサ(40)とを備え、各フォトスペーサ(40)の頂部には、上方に開口するカルデラ状の凹部(41)が形成され、各フォトスペーサ(40)及び凹部(41)は平面視で円状に形成されており、フォトスペーサ(40)の基底部(44)における直径に対する凹部(41)の開口端部(46)における直径の比率が0超過0.8未満である。

Description

表示装置及びその製造方法
 本発明は、表示装置及びその製造方法に関するものである。
 近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス(electroluminescence、以下「EL」とも称する)素子を用いた自発光型の有機EL表示装置が注目されている。ここで、有機EL素子は、例えば、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ(thin film transistor、以下「TFT」とも称する)が配列されたTFT層上に、第1電極、有機EL層及び第2電極が順に積層されている。例えば、特許文献1には、第1電極の周端部を覆うように設けられたエッジカバーを備え、このエッジカバーの上面の突出した部分でフォトスペーサを構成する表示装置が提案されている。
国際公開第2020/039555号
 ところで、有機EL層を構成する共通機能層及び第2電極は、表示領域を構成する複数のサブ画素に共通する蒸着マスクを用いて蒸着法により形成される。具体的には、被蒸着基板上に形成したフォトスペーサ上に、蒸着マスクとしてパネル単位でパターニング可能なCMM(Common Metal Mask、1つの表示装置に対応して1つの開口が設けられたマスク)を載置して、CMMの開口を介して蒸着材料を蒸着する。一方、複数のサブ画素に対応する個別機能層を形成する際には、蒸着マスクとしてサブ画素単位でパターニング可能なFMM〔Fine Metal Mask、色毎に(例えば、赤及び緑色で共通である機能層も含む)に開口が設けられたマスク〕を用いて、上記と同様にして、FMMの開口を介して蒸着材料を蒸着する。
 上記のように、蒸着の際、フォトスペーサの頂部に蒸着マスクを当接させるため、CMMを用いた蒸着時に蒸着材料(コモン材料)がフォトスペーサの頂部に成膜され、続いてFMMを用いた蒸着時に当該フォトスペーサの頂部がFMMと接触することで、FMMに蒸着異物としてコモン材料が転写される現象(以下「スタンプ現象」とも称する)が生じる場合がある。このスタンプ現象に起因して、次の蒸着工程において、FMMに付着した蒸着異物がさらに他の層の上に付着するという不都合が生じる。当該不都合は蒸着サイクルが進むほど顕著に発生する。この場合、蒸着工程後に実施する自動光学検査(Automated Optical Inspection、以下「AOI」とも称する)において、被蒸着基板の欠陥数(蒸着異物付着箇所の数)がオーバーフローして未検査エリア部の発生を招く結果、表示装置の製造歩留りが低下する。
 しかしながら、特許文献1に記載の表示装置では、エッジカバーの上面の突出した部分で構成されたフォトスペーサの頂部が断面視(側面視)で凸状であるため、上記スタンプ現象を抑制することは根本的に困難である。
 本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フォトスペーサとの接触による蒸着マスクへの蒸着材料の転写を抑制して、表示装置の製造歩留りの向上を図ることにある。
 上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備えた表示装置であって、上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成され、上記各フォトスペーサ及び凹部は平面視で円状に形成されており、上記フォトスペーサの基底部における直径に対する上記凹部の開口端部における直径の比率が0超過0.8未満であることを特徴とする。
 また、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備えた表示装置であって、上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成され、上記各フォトスペーサ及び凹部は平面視で矩形状に形成されており、上記フォトスペーサの基底部における対角線に対する上記凹部の開口端部における対角線の比率が0超過0.8未満であることを特徴とする。
 また、本発明に係る表示装置の製造方法は、ベース基板と、上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備え、上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成されている表示装置の製造方法であって、上記ベース基板上に上記薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程と、上記薄膜トランジスタ層上に上記複数のフォトスペーサを形成するフォトスペーサ形成工程とを備え、上記フォトスペーサ形成工程は、上記薄膜トランジスタ層上に第1感光性樹脂を塗布する第1感光性樹脂塗布工程と、上記第1感光性樹脂塗布工程で塗布された上記第1感光性樹脂をパターニングするパターニング工程と、上記パターニング工程でパターニングされた上記第1感光性樹脂上に、上記複数のフォトスペーサを形成するための第2感光性樹脂を塗布する第2感光性樹脂塗布工程と、上記第2感光性樹脂塗布工程で塗布された上記第2感光性樹脂をグレイトーンマスク又はハーフトーンマスクを用いて露光することにより、上記各フォトスペーサの頂部に上方に開口するカルデラ状の凹部を形成する凹部形成工程とを備え、凹部形成工程において、上記フォトスペーサの基底部における直径又は対角線に対する上記凹部の開口端部における直径又は対角線の比率を0超過0.8未満に調整することを特徴とする。
 本発明によれば、フォトスペーサとの接触による蒸着マスクへの蒸着材料の転写を抑制して、表示装置の製造歩留りの向上を図ることができる。
図1は、本発明の第1の実施形態に係る有機EL表示装置の概略構成を示す平面図である。 図2は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の平面図である。 図3は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の断面図である。 図4は、本発明の第1の実施形態に係る有機EL表示装置を構成するTFT層の等価回路図である。 図5は、本発明の第1の実施形態に係る有機EL表示装置を構成する有機EL層の断面図である。 図6は、本発明の第1の実施形態に係る有機EL表示装置の表示領域におけるフォトスペーサの配置を示す平面図である。 図7は、本発明の第1の実施形態に係る有機EL表示装置に配置されたフォトスペーサを模式的に示す拡大断面図である。 図8は、本発明の第1の実施形態に係る有機EL表示装置に配置されたフォトスペーサを模式的に示す拡大平面図である。 図9は、本発明の第1の実施形態に係る有機EL表示装置に配置されたフォトスペーサの変形例を模式的に示す拡大平面図であり、図8に相当する図である。
 以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
 《第1の実施形態》
 図1~図9は、本発明に係る表示装置の第1の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機EL素子を備えた有機EL表示装置を例示する。ここで、図1は、本実施形態の有機EL表示装置50aの概略構成を示す平面図である。図2及び図3は、有機EL表示装置50aの表示領域Dの平面図及び断面図である。図4は、有機EL表示装置50aを構成するTFT層20の等価回路図である。図5は、有機EL表示装置50aを構成する有機EL層23の断面図である。図6は、有機EL表示装置50aの表示領域Dにおけるフォトスペーサ40の配置を示す平面図である。図7は、有機EL表示装置50aに配置されたフォトスペーサ40を模式的に示す拡大断面図である。図8は、有機EL表示装置50aに配置されたフォトスペーサを模式的に示す拡大平面図である。図9は、有機EL表示装置50aに配置されたフォトスペーサ40の変形例を模式的に示す拡大平面図であり、図8に相当する図である。
 有機EL表示装置50aは、図1に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Dと、表示領域Dの周囲に枠状に設けられた額縁領域Fとを備える。なお、本実施形態では、矩形状の表示領域Dを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。
 表示領域Dには、図2に示すように、複数のサブ画素Pがマトリクス状に配列されている。また、表示領域Dでは、図2に示すように、例えば、赤色の表示を行うための赤色発光領域Lrを有するサブ画素P、緑色の表示を行うための緑色発光領域Lgを有するサブ画素P、及び青色の表示を行うための青色発光領域Lbを有するサブ画素Pが互いに隣り合うように設けられている。なお、表示領域Dでは、例えば、赤色発光領域Lr、緑色発光領域Lg及び青色発光領域Lbを有する隣り合う3つのサブ画素Pにより、1つの画素が構成されている。
 額縁領域Fの図1中の右端部には、端子部Tが設けられている。また、額縁領域Fにおいて、図1に示すように、表示領域D及び端子部Tの間には、図中の縦方向を折り曲げの軸として180°(U字状)に折り曲げ可能な折り曲げ部Bが一方向(図中の縦方向)に延びるように設けられている。
 有機EL表示装置50aは、図3に示すように、ベース基板として設けられた樹脂基板10と、樹脂基板10上に設けられたTFT層20と、TFT層20上に表示領域Dを構成する発光素子層として設けられた有機EL素子層30と、有機EL素子層30上に設けられた封止膜35とを備えている。
 樹脂基板10は、例えば、ポリイミド樹脂等により構成されている。
 TFT層20は、図3に示すように、樹脂基板10上に設けられたベースコート膜11と、ベースコート膜11上に設けられた複数の第1TFT9a、複数の第2TFT9b及び複数のキャパシタ9cと、各第1TFT9a、各第2TFT9b及び各キャパシタ9c上に第2平坦化膜として設けられた平坦化膜19とを備えている。ここで、TFT層20では、図3に示すように、ベースコート膜11と、半導体層12a及び12bと、ゲート絶縁膜13と、ゲート線14(図2参照)、ゲート電極14a,14b、下部導電層14c等の第1配線層と、第1層間絶縁膜15と、上部導電層16等の第2配線層と、第2層間絶縁膜17と、ソース線18f(図2参照)、ソース電極18a,18c、ドレイン電極18b,18d、電源線18g等の第3配線層と、平坦化膜19とが樹脂基板10上に順に積層されている。また、TFT層20では、図2及び図4に示すように、図中の横方向に互いに平行に延びるように複数のゲート線14が設けられている。また、TFT層20では、図2及び図4に示すように、図中の縦方向に互いに平行に延びるように複数のソース線18fが設けられている。また、TFT層20では、図2及び図4に示すように、図中の縦方向に互いに平行に延びるように複数の電源線18gが設けられている。なお、各電源線18gは、図2に示すように、各ソース線18fと隣り合うように設けられている。また、TFT層20では、図4に示すように、各サブ画素Pにおいて、第1TFT9a、第2TFT9b及びキャパシタ9cが設けられている。
 ベースコート膜11、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17は、例えば、窒化シリコン(SiNx(xは正数))、酸化シリコン(SiO)、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。半導体層12a及び12bは、例えば、低温ポリシリコン膜やIn-Ga-Zn-O系の酸化物半導体膜等により構成されている。第1配線層、第2配線層及び第3配線層は、例えば、モリブデン(Mo)、チタン(Ti)、アルミニウム(Al)、銅(Cu)、タングステン(W)等の金属単層膜、又はMo(上層)/Al(中層)/Mo(下層)、Ti/Al/Ti、Al(上層)/Ti(下層)、Cu/Mo、Cu/Ti等の金属積層膜により構成されている。
 第1TFT9a及び第2TFT9bは、後述する半導体層12a及び12bに、例えば、ホウ素等の不純物がドーピングされたp型のTFTである。
 第1TFT9aは、図4に示すように、各サブ画素Pにおいて、対応するゲート線14及びソース線18fに電気的に接続されている。また、第1TFT9aは、図3に示すように、ベースコート膜11上に順に設けられた半導体層12a、ゲート絶縁膜13、ゲート電極14a、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18a及びドレイン電極18bを備えている。ここで、半導体層12aは、図3に示すように、ベースコート膜11上に島状に設けられ、例えば、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜13は、図3に示すように、半導体層12aを覆うように設けられている。また、ゲート電極14aは、図3に示すように、ゲート絶縁膜13上に半導体層12aのチャネル領域と重なるように設けられている。また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、ゲート電極14aを覆うように順に設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層12aのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
 第2TFT9bは、図4に示すように、各サブ画素Pにおいて、対応する第1TFT9a及び電源線18gに電気的に接続されている。また、第2TFT9bは、図3に示すように、ベースコート膜11上に順に設けられた半導体層12b、ゲート絶縁膜13、ゲート電極14b、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18c及びドレイン電極18dを備えている。ここで、半導体層12bは、図3に示すように、ベースコート膜11上に島状に設けられ、例えば、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜13は、図3に示すように、半導体層12bを覆うように設けられている。また、ゲート電極14bは、図3に示すように、ゲート絶縁膜13上に半導体層12bのチャネル領域と重なるように設けられている。また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、ゲート電極14bを覆うように順に設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層12bのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
 なお、本実施形態では、トップゲート型の第1TFT9a及び第2TFT9bを例示したが、第1TFT9a及び第2TFT9bは、ボトムゲート型のTFTであってもよい。
 キャパシタ9cは、図4に示すように、各サブ画素Pにおいて、対応する第1TFT9a及び電源線18gに電気的に接続されている。ここで、キャパシタ9cは、図3に示すように、下部導電層14cと、下部導電層14cを覆うように設けられた第1層間絶縁膜15と、第1層間絶縁膜15上に下部導電層14cと重なるように設けられた上部導電層16とを備えている。なお、上部導電層16は、図3に示すように、第2層間絶縁膜17に形成されたコンタクトホールを介して電源線18gに電気的に接続されている。
 平坦化膜19は、表示領域Dにおいて、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のSOG(spin on glass)材料等により構成されている。
 有機EL素子層30は、図3に示すように、複数のサブ画素Pに対応してマトリクス状に配列された複数の発光素子として複数の有機EL素子25を備えている。
 有機EL素子25は、図3に示すように、平坦化膜19上に各サブ画素Pに設けられた第1電極21と、第1電極21上に各サブ画素Pに設けられた有機EL層23、有機EL層23上に複数のサブ画素Pに共通して設けられた第2電極24とを備えている。
 第1電極21は、図3に示すように、平坦化膜19に形成されたコンタクトホールを介して、各サブ画素Pの第2TFT9bのドレイン電極18dに電気的に接続されている。また、第1電極21は、有機EL層23にホール(正孔)を注入する機能を有している。また、第1電極21は、有機EL層23への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極21を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極21を構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極21を構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極21は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。
 また、第1電極21は、図3及び図6に示すように、その周端部が複数のサブ画素Pに共通して格子状に設けられたエッジカバー22で覆われている。エッジカバー22を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等のポジ型の感光性樹脂材料、又はポリシロキサン系のSOG材料等が挙げられる。
 有機EL層23は、発光機能層として設けられ、図5に示すように、第1電極21上に順に設けられた正孔注入層1、正孔輸送層2、発光層3、電子輸送層4及び電子注入層5を備えている。
 正孔注入層1は、陽極バッファ層とも呼ばれ、第1電極21と有機EL層23とのエネルギーレベルを近づけ、第1電極21から有機EL層23への正孔注入効率を改善する機能を有している。ここで、正孔注入層1を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
 正孔輸送層2は、第1電極21から有機EL層23への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層2を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ-p-フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
 発光層3は、第1電極21及び第2電極24による電圧印加の際に、第1電極21及び第2電極24から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層3は、発光効率が高い材料により形成されている。そして、発光層3を構成する材料としては、例えば、金属オキシノイド化合物[8-ヒドロキシキノリン金属錯体]、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ-p-フェニレンビニレン、ポリシラン等が挙げられる。
 電子輸送層4は、電子を発光層3まで効率良く移動させる機能を有している。ここで、電子輸送層4を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
 電子注入層5は、第2電極24と有機EL層23とのエネルギーレベルを近づけ、第2電極24から有機EL層23へ電子が注入される効率を向上させる機能を有し、この機能により、有機EL素子25の駆動電圧を下げることができる。なお、電子注入層5は、陰極バッファ層とも呼ばれる。ここで、電子注入層5を構成する材料としては、例えば、フッ化リチウム(LiF)、フッ化マグネシウム(MgF)、フッ化カルシウム(CaF)、フッ化ストロンチウム(SrF)、フッ化バリウム(BaF)のような無機アルカリ化合物、酸化アルミニウム(Al)、酸化ストロンチウム(SrO)等が挙げられる。
 第2電極24は、図3に示すように、各サブ画素Pの有機EL層23及びエッジカバー22を覆うように設けられている。また、第2電極24は、有機EL層23に電子を注入する機能を有している。また、第2電極24は、有機EL層23への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第2電極24を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)等が挙げられる。また、第2電極24は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等の合金により形成されていてもよい。また、第2電極24は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の導電性酸化物により形成されていてもよい。また、第2電極24は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム(Mg)、リチウム(Li)、フッ化リチウム(LiF)、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等が挙げられる。
 封止膜35は、図3に示すように、各有機EL素子25を覆うように有機EL素子層30上に設けられている。ここで、封止膜35は、図3に示すように、第2電極24を覆うように設けられた第1無機封止膜31と、第1無機封止膜31上に設けられた有機封止膜32と、有機封止膜32を覆うように設けられた第2無機封止膜33とを備え、有機EL層23を水分や酸素等から保護する機能を有している。ここで、第1無機封止膜31及び第2無機封止膜33は、例えば、酸化シリコン(SiO)や酸化アルミニウム(Al)、四窒化三ケイ素(Si)のような窒化シリコン(SiNx(xは正数))、炭窒化ケイ素(SiCN)等の無機材料により構成されている。また、有機封止膜32は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
 有機EL表示装置50aでは、図3及び図6に示すように、エッジカバー22の表面の一部は、図3中上方に突出して、島状に設けられたフォトスペーサ40になっている。つまり、フォトスペーサ40は、エッジカバー22の上面から突出した部分で構成されている。なお、フォトスペーサ40は、エッジカバー22と同一材料により形成されていてもよく、異なる材料で形成されていてもよいが、エッジカバー22と同一材料により形成されていることが好ましい。具体的には、フォトスペーサ40は、感光性ポリイミド樹脂(密度:約1.4g/cm)又は感光性アクリル樹脂(密度:約1.2g/cm)等のポジ型の感光性樹脂で形成されていることが好ましい。
 フォトスペーサ40は、図3及び図6に示すように、表示領域Dに配置された複数のサブ画素Pの間において、TFT層20(具体的には、TFT層20の上面を構成する平坦化膜19)上に、複数設けられている。なお、フォトスペーサ40は、額縁領域Fを含む表示パネルの全体にわたって複数設けられている。
 ここで、有機EL表示装置50aでは、図3及び図7に示すように、フォトスペーサ40の頂部には、上方に開口するカルデラ状の凹部41が形成されている。つまり、図7に示すように、フォトスペーサ40の頂部は断面視で(中心線を切断線とする断面をみて)凸状ではなく、凹状(カルデラ状)になっている。このように、フォトスペーサ40の頂部の中心部(凹部41の内側部分、カルデラ)は、凹部41により凹んでいるため、蒸着の際に蒸着マスクと接触しない。蒸着の際に蒸着マスクと接触するのは、凹部41(カルデラ)の周辺の尾根(稜線)部分(凹部41の外側部分、外輪山)のみであるため、頂部が断面視で凸状のフォトスペーサ(従来のフォトスペーサ、以下、符号を付さずに、単に「フォトスペーサ」とも称する)と比べて、蒸着マスクとの接触面積が小さい。そのため、フォトスペーサ40では、蒸着の際に蒸着マスクに転写される蒸着材料の量が低減する。なお、凹部41は、有機EL表示装置50aに設けられる全てのフォトスペーサ40に適用可能である。
 フォトスペーサ40及びその凹部41は、図8に示すように、平面視で円状に形成されている。また、図7に示すように、平面視において、凹部41の底面(カルデラ床)45は、凹部41の開口端部46における直径ra(カルデラ径、以下「凹部41の開口直径ra」とも称する)よりも小さい直径rbを有する円状に形成されている。なお、凹部41の開口端部46から底面45までの長さを凹部41の深さdとする。
 フォトスペーサ40の周辺(外輪山)には、図7に示すように、凹部41の開口端部46から連続する第1稜線部42と、第1稜線部42よりも大きく傾斜してフォトスペーサ40の基底部44まで連続する第2稜線部43とが隣り合うように設けられている。第1稜線部42と第2稜線部43との境界部47における直径Rbは、基底部44における直径Ra(以下「フォトスペーサ40の外径Ra」とも称する)よりも小さい。なお、フォトスペーサ40の基底部44とは、図3に示すように、フォトスペーサ40とエッジカバー22との境界面となる、フォトスペーサ40の周囲近傍におけるエッジカバー22の上面部をいう。
 第1稜線部42は、蒸着の際に蒸着マスクと接触する部分であり、フォトスペーサ40の頂部に相当する部分である。そのため、図7に示すように、フォトスペーサ40の高さH(以下「フォトスペーサ40の頂部高さH」とも称する)は、フォトスペーサ40の基底部44から凹部41の開口端部46(第1稜線部42の内周部)までの高さをいう。一方、第2稜線部43は、蒸着の際にフォトスペーサ40の側面(外周面)に相当する部分である。そのため、図7に示すように、フォトスペーサ40の基底部44から第1稜線部42と第2稜線部43との境界部47(第1稜線部42の外周部、第2稜線部43の内周部)までの高さhは、「フォトスペーサ40の頂部高さH」に対して、蒸着時(第1稜線部42がフォトスペーサ40の頂部となるとき)におけるフォトスペーサ40の実際の高さ(実質的な高さ、以下「フォトスペーサ40の実効高さh」とも称する)をいう。
 上記構成の有機EL表示装置50aでは、各サブ画素Pにおいて、ゲート線14を介して第1TFT9aにゲート信号を入力することにより、第1TFT9aをオン状態にし、ソース線18fを介して第2TFT9bのゲート電極14b及びキャパシタ9cにソース信号に対応する電圧を書き込み、第2TFT9bのゲート電圧に基づいて規定された電源線18gからの電流が有機EL層23に供給されることにより、有機EL層23の発光層3が発光して、画像表示を行うように構成されている。なお、有機EL表示装置50aでは、第1TFT9aがオフ状態になっても、第2TFT9bのゲート電圧がキャパシタ9cによって保持されるので、次のフレームのゲート信号が入力されるまで発光層3による発光が維持される。
 次に、本実施形態の有機EL表示装置50aの製造方法について説明する。有機EL表示装置50aの製造方法は、TFT層形成工程と、有機EL素子層形成工程と、封止膜形成工程とを備える。
 <TFT層形成工程>
 例えば、ガラス基板上に形成した樹脂基板10の表面に、周知の方法を用いて、ベースコート膜11、第1TFT9a、第2TFT9b、キャパシタ9c、平坦化膜19等を形成することにより、TFT層20を形成する。
 <有機EL素子層形成工程>
 有機EL素子層形成工程は、第1電極形成工程と、フォトスペーサ形成工程と、自動光学検査工程と、発光機能層形成工程と、第2電極形成工程とを備える。
 (第1電極形成工程)
 まず、上記TFT層形成工程で形成されたTFT層20の平坦化膜19上に、例えば、真空蒸着法により、蒸着マスクとしてFMMを用いて、サブ画素P毎に第1電極21を形成する。
 (フォトスペーサ形成工程)
 フォトスペーサ形成工程は、第1感光性樹脂塗布工程と、パターニング工程と、第2感光性樹脂塗布工程と、凹部形成工程とを備える。
 〔第1感光性樹脂塗布工程〕
 第1電極の周端部を覆うように、TFT層20の平坦化膜19上に、第1感光性樹脂を塗布する。第1感光性樹脂はエッジカバー22を構成する樹脂材料である。
 〔パターニング工程〕
 塗布された第1感光性樹脂をパターニングすることにより、第1電極21の周端部を覆うエッジカバー22を形成する。
 〔第2感光性樹脂塗布工程〕
 パターニングされた第1感光性樹脂、つまりエッジカバー22上に第2感光性樹脂を塗布する。第2感光性樹脂はフォトスペーサ40を構成する樹脂材料である。つまり、第2感光性樹脂により複数のフォトスペーサ40を形成する。具体的には、エッジカバー22の上面に複数のフォトスペーサ40を構成する突出した部分を形成する。
 〔凹部形成工程〕
 エッジカバー22上に塗布された第2感光性樹脂からなるエッジカバー22の上面から突出した部分、つまりフォトスペーサ40をグレイトーンマスク又はハーフトーンマスクを用いて露光することにより、フォトスペーサ40の頂部に上方に開口するカルデラ状の凹部41を形成する。上記露光後に現像して、熱処理を施す。以上の工程により、頂部にカルデラ状の凹部41を有するフォトスペーサ40が形成される。
 (自動光学検査工程)
 自動光学検査装置を用いて、一連の上記フォトスペーサ形成工程で複数のフォトスペーサ40が形成された基板(蒸着後の被蒸着基板)のAOIを実施する。AOIにおいて、欠陥数や欠陥数のオーバーフローの有無を確認する。
 (発光機能層形成工程)
 上記自動光学検査工程で合格となった被蒸着基板表面、具体的には、エッジカバー22及びフォトスペーサ40が形成された第1電極21上に、例えば、真空蒸着法により、発光機能層として有機EL層23(正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、電子注入層5)を形成する。なお、正孔注入層1、正孔輸送層2、電子輸送層4及び電子注入層5を形成する際には、蒸着マスクとしてCMMを用い、発光層3を形成する際には、蒸着マスクとしてFMMを用いる。
 (第2電極形成工程)
 有機EL層23が形成された基板表面に、例えば、真空蒸着法により、蒸着マスクとしてCMMを用いて、有機EL層23及びエッジカバー22を覆うように全てのサブ画素Pに共通する第2電極24を形成する。
 以上のように有機EL素子25を形成して、有機EL素子層30を形成することができる。
 <封止膜形成工程>
 上記有機EL素子層形成工程で形成された有機EL素子層30が形成された基板表面に、各有機EL素子25を覆うように、蒸着マスクとしてCMMを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD法により成膜して、第1無機封止膜31を形成する。
 続いて、第1無機封止膜31上に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜32を形成する。
 その後、有機封止膜32を覆うように、蒸着マスクとしてCMMを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD法により成膜して、第2無機封止膜33を形成することにより、封止膜35を形成する。
 最後に、封止膜35が形成された基板表面に保護シート(不図示)を貼付した後に、樹脂基板10のガラス基板側からレーザー光を照射することにより、樹脂基板10の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板10の下面に保護シート(不図示)を貼付する。
 以上のようにして、本実施形態の有機EL表示装置50aを製造することができる。
 次に、有機EL表示装置50aを構成するフォトスペーサ40及び凹部41の形状についてさらに説明する。フォトスペーサは、上述したように、蒸着マスクの支持体としての役割を果たすものである。そのため、フォトスペーサにおいて、高さは重要なパラメータの一つであり、従来、以下に詳述する2つの相反する観点を考慮して決定されてきた。
 <シャドウの影響>
 フォトスペーサの高さを高くすると、蒸着マスクと被蒸着基板との距離(ギャップ)が大きくなるため、蒸着マスクの開口から蒸着材料が被蒸着基板に侵入する面積が大きくなる。その結果、例えばFMMを用いて蒸着したときに蒸着材料が隣接画素に侵入する等、ターゲット成膜エリアが広がり、薄く広がった成膜物が形成される(以下「シャドウ(outer)の悪化」とも称する)という不都合が生じる。つまり、シャドウの影響の点では、フォトスペーサの高さは低いほうがよい。一方、フォトスペーサの高さが低過ぎると、フォトスペーサの頂部と蒸着マスクとの接触面積が増大するため、蒸着マスク側に転写される成膜物(転写異物、蒸着異物)の量も増大する。この場合、上述したように、蒸着後の被蒸着基板のAOIにおいて欠陥数のオーバーフローを招く原因となる。上記を鑑みて、従来のフォトスペーサでは、シャドウと異物転写のバランスを考慮して高さが設計されていたが、上記2つの観点を十分に満足する高さを設計することは困難であり限界があった。
 <フォトスペーサの頂部面積と異物転写量との関係>
 また、フォトスペーサは、蒸着マスクに転写される異物転写量を低減して上記スタンプ現象を抑制する観点から、蒸着マスクと接触するフォトスペーサの頂部面積も重要なパラメータの一つである。ここで、フォトスペーサの頂部面積と異物転写量には、相関がみられる。そのため、異物転写量を低減するためには、フォトスペーサ40の頂部面積、つまり蒸着マスクとの接触面積を小さくすることが有効と考えられる。なお、異物転写量は、例えば蒸着後に実施するAOIでの欠陥数(転写異物数)で評価できる。
 上記知見をふまえて、凹部41を有するフォトスペーサ40において、その高さと頂部面積に関するパラメータを変化させて評価した結果を以下の実施例に記載する。
 以下に、本開示を実施例に基づいて説明する。なお、本開示は、以下の実施例に限定されるものではなく、以下の実施例を本開示の趣旨に基づいて変形、変更することが可能であり、それらを本開示の範囲から除外するものではない。
 (実施例1)
 上述した有機EL表示装置50aの製造方法に従い、頂部に凹部41を有し、高さと頂部面積に関するパラメータとして表1に示す「ra/Ra」と「h/H」を有するフォトスペーサ40を備える有機EL表示装置を製造した。なお、「ra/Ra」とは、「フォトスペーサ40の外径Ra」に対する「凹部41の開口直径ra」の比率をいう。「h/H」とは、「フォトスペーサ40の頂部高さH」に対する「フォトスペーサ40の実効高さh」の比率をいう。
 (実施例2~実施例3、比較例2)
 「ra/Ra」及び「h/H」をそれぞれ表1に示す値に変更したこと以外は、実施例1と同様にして有機EL表示装置を製造した。
 (比較例1)
 フォトスペーサに凹部を形成しなかったこと以外は、実施例1と同様にして有機EL表示装置を製造した。具体的には、上述した有機EL表示装置50aの製造方法において、上記凹部形成工程を実施しなかった。
 (評価)
 各実施例及び比較例の有機EL表示装置を製造する工程において、相対異物転写量、AOI欠陥数のオーバーフローの有無、及びシャドウの影響について、以下に記載の方法に基づいて評価した。その結果を表1に示す。
 <相対異物転写量>
 比較例1の有機EL表示装置を製造する工程における異物転写量を100%としたときの、各有機EL表示装置を製造する工程における異物転写量(相対異物転写量)を測定した。なお、異物転写量は、上述した有機EL表示装置50aの製造方法における自動光学検査工程で測定される蒸着後の被蒸着基板のAOI欠陥数で計算した。
 <AOI欠陥数のオーバーフローの有無>
 上述した有機EL表示装置50aの製造方法における自動光学検査工程に従って蒸着後の被蒸着基板のAOIを行い、欠陥数のオーバーフローの有無を確認した。なお、オーバーフローした基板のうち、基板全体に対する未検査エリア部の割合(面積比率)が50%以上のものを「強」とし、50%未満のものを「弱」とする。
 <シャドウの影響>
 シャドウの影響について、上述した有機EL表示装置50aの製造方法における発光機能層形成工程後に、被蒸着基板を光学顕微鏡で観察し、以下の評価基準に基づいて評価した。
(評価基準)
「強」:隣接する画素上にも蒸着されている(シャドウの悪化)。
「普通」:隣接する画素上には蒸着されていないが、隣接する蒸着膜上には蒸着されている。
「弱」:隣接する蒸着膜にも蒸着されていない(シャドウの良化・改善)。
Figure JPOXMLDOC01-appb-T000001
 表1の結果から、各実施例と比較例1とを比較して、「ra/Ra」を大きくするほど異物転写量は減少し、各実施例では、AOIにおいて欠陥数のオーバーフローがなくなった。これは、「フォトスペーサ40の外径Ra」に対して「凹部41の開口直径ra」を大きくすると、蒸着マスクと接触するフォトスペーサ40の頂部、具体的には、凹部41周辺の第1稜線部42の面積(頂部面積)が小さくなるためと考えられる。なお、「ra/Ra」を大きくするほど「h/H」は小さくなる。これは、「凹部41の開口直径ra」を大きくすると、開口端部46の高さ、つまり「フォトスペーサ40の頂部高さH」自体の高さが低くなるためと考えられる。
 但し、比較例2から、「ra/Ra」が0.8程度になるまで「凹部41の開口直径ra」を大きくすると、異物転写量が急激に増加することが分かった。この原因としては、第1稜線部42の面積が小さくなり過ぎ、蒸着マスクと接触するフォトスペーサ40の頂部が、第1稜線部42だけでなく、第2稜線部43まで広がる結果、蒸着マスクとの接触面積が大きくなったと考えられる。
 また、各実施例では、比較例1と比較して、シャドウが良化(改善)することが分かった。具体的には、「ra/Ra」を大きくするほど(例えば0.4以上)シャドウがより一層良化することが分かった。
 また、被蒸着基板及び/又は蒸着マスクの微小な撓みによって、被蒸着基板の中央部とその周辺部とでは、蒸着マスクとフォトスペーサ40の頂部との接触度合が多少異なる場合がある。実施例4では、「ra/Ra」を、例えば、被蒸着基板の表示領域Dにおける中央部で大きくする一方、周辺部で小さくしても異物転写量が減少することが分かった。この結果から、複数のフォトスペーサ40の「凹部41の開口直径ra」は、被蒸着基板全体で同一でなくてもよく、上記接触度合を考慮してフォトスペーサ40の高さや頂部面積を調整するために、被蒸着基板の場所によって異ならせてもよい(変化させてもよい)ことが示唆された。
 以上の結果から、各実施例は、所定の「ra/Ra」を有する凹部41が形成されたフォトスペーサ40を備えるため、凹部が形成されていない従来のフォトスペーサを備える比較例1と比較して、シャドウを良化するべく「h/H」(フォトスペーサ40の実効高さh)が低いにも関わらず、異物転写量が低減するという顕著な効果が得られた。このように、各実施例では、シャドウ悪化抑制、異物転写量及びAOIにおける欠陥数のオーバーフロー抑制という3つの効果が同時に得られた。
 <フォトスペーサの形状>
 上記の実施例の結果をふまえて、フォトスペーサ40及び凹部41の形状(特に高さと頂部面積)を示す各パラメータ(図7参照)を以下に記載する。なお、上述したように、各パラメータは、複数設けられるフォトスペーサ40において、全て同一であってもよく、異なっていてもよい。
 「フォトスペーサ40の外径Ra」に対する「凹部41の開口直径ra」の比率(フォトスペーサ40の基底部44における直径Raに対する凹部41の開口端部46における直径raの比率)「ra/Ra」は、シャドウの悪化を抑制する観点から、0超過0.8未満である。「ra/Ra」は、好ましくは0.2以上、より好ましくは0.4以上である。また、その上限値は、蒸着マスクへの異物転写を抑制する観点から、好ましくは0.77以下、より好ましくは0.75以下である。
 「フォトスペーサ40の外径Ra」(フォトスペーサ40の基底部44における直径Ra)は、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは28μm以上60μm以下である。
 「凹部41の開口直径ra」(凹部41の開口端部46における直径ra)は、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは15μm以上21μm以下である。
 凹部41の底面45の直径rbは、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは10μm以上14μm以下である。
 フォトスペーサ40において、第1稜線部42と第2稜線部43との境界部47における直径Rbは、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは20μm以上43μm以下である。
 「フォトスペーサ40の頂部高さH」に対する「フォトスペーサ40の実効高さh」の比率(フォトスペーサ40の基底部44から凹部41の開口端部46までの高さHに対するフォトスペーサ40の基底部44から境界部47までの高さの比率)「h/H」は、蒸着マスクへの異物転写を抑制する観点から、好ましくは0超過、より好ましくは0.2以上、さらに好ましくは0.4以上である。また、その上限値は、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは0.9未満、より好ましく0.85以下、さらに好ましくは0.7以下である。
 「フォトスペーサ40の頂部高さH」(フォトスペーサ40の基底部44から凹部41の開口端部46までの高さH)は、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは1.5μm以上2μm以下である。
 凹部41の深さ(凹部41の開口端部46から底面45までの深さ)dは、シャドウの悪化及び蒸着マスクへの異物転写を抑制する観点から、好ましくは0.2μm以上1μm以下である。
 《第1の実施形態の変形例》
 フォトスペーサ40及び凹部41の平面形状は円状に限定されず、平面視において、楕円状でもよく、図9に示すように、矩形状でもよい。この場合、フォトスペーサ40及び凹部41の各直径の代わりに、フォトスペーサ40及び凹部41の各対角線の長さを用いて、上記各パラメータを同様に規定できる。例えば、フォトスペーサ40の基底部44における対角線に対する凹部41の開口端部46における対角線の比率「ra/Ra」は0超過0.8未満である。
 <効果>
 以上説明したように、本実施形態に係る有機EL表示装置50a及びその変形例によれば、以下の効果を得ることができる。
 従来のフォトスペーサを備える有機EL表示装置では、上述したように、フォトスペーサの高さを低くすると、シャドウの悪化は抑制される一方で、フォトスペーサの頂部と蒸着マスクとの接触面積の増加に起因する、蒸着マスクへの蒸着材料の転写を抑制することは困難であった。このように、従来のフォトスペーサでは、シャドウと異物転写のバランスを考慮して高さを設計しても、シャドウの悪化と蒸着マスクへの異物転写の両方を抑制するという2つの効果を十分に満足する有機EL表示装置は得られなかった。
 (1)これに対して、有機EL表示装置50aでは、シャドウの悪化を抑制するために、フォトスペーサ40の高さ(図7に示す頂部高さH、実効高さh)を低くしても、フォトスペーサ40の頂部に凹部41が形成されているため、フォトスペーサ40の頂部と蒸着マスクとの接触面積が増加しない。その結果、フォトスペーサ40との接触による蒸着マスクへの蒸着材料の転写を抑制できる。換言すると、フォトスペーサ40を高くしなくても(シャドウを悪化させることなく)、蒸着マスクへの蒸着材料の転写を抑制できる。つまり、凹部41を有するフォトスペーサ40では、シャドウの影響を抑制するために高さを比較的低く設計しても、凹部41により頂部面積が小さいため、蒸着マスクへの異物転写も抑制されるという上記2つの効果を十分に満足する有機EL表示装置50aが得られる。
 (2)有機EL表示装置50aでは、蒸着マスクへの蒸着材料の転写量が低減されることによって、蒸着後の被蒸着基板のAOIにおいて欠陥数のオーバーフローの発生率が低減する。その結果、被蒸着基板の未検査エリア部の発生も低減するため、製造歩留りの向上を図ることができる。
 (3)有機EL表示装置50aでは、蒸着マスクへの蒸着材料の転写量が低減されることによって、ダークスポット(ダークドット、暗点、黒点)等の水分進入による信頼性不良の抑制や、より高感度条件での検査が可能になるという新たな効果も発現する。
 《その他の実施形態》
 上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の5層積層構造の有機EL層を例示したが、有機EL層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の3層積層構造であってもよい。
 上記各実施形態では、第1電極を陽極とし、第2電極を陰極とした有機EL表示装置を例示したが、本発明は、有機EL層の積層構造を反転させ、第1電極を陰極とし、第2電極を陽極とした有機EL表示装置にも適用することができる。
 上記各実施形態では、第1電極に接続されたTFTの電極をドレイン電極とした有機EL表示装置を例示したが、本発明は、第1電極に接続されたTFTの電極をソース電極と呼ぶ有機EL表示装置にも適用することができる。
 上記各実施形態では、表示装置として有機EL表示装置したが、本発明は、アクティブマトリクス駆動方式の液晶表示装置等の表示装置にも適用することができる。
 上記各実施形態では、表示装置として有機EL表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot light emitting diode)を備えた表示装置に適用することができる。
 以上説明したように、本発明は、フレキシブルな表示装置について有用である。
D    表示領域
F    額縁領域
P    サブ画素
ra   凹部の開口直径(凹部の開口端部における直径)
Ra   フォトスペーサの外径(フォトスペーサの基底部における直径)
ra/Ra   フォトスペーサの外径に対する凹部の開口直径の比率(フォトスペーサの基底部における直径に対する上記凹部の開口端部における直径の比率)
rb   凹部の底面の直径
Rb   第1稜線部と第2稜線部との境界部における直径
H    フォトスペーサの頂部高さ(フォトスペーサの基底部から凹部の開口端部までの高さ)
h/H  フォトスペーサの頂部高さに対するフォトスペーサの実効高さの比率(フォトスペーサの基底部から凹部の開口端部までの高さに対する基底部から境界部までの高さの比率)
d    凹部の深さ(凹部の開口端部から底面までの深さ)
9a   第1TFT(薄膜トランジスタ)
9b   第2TFT(薄膜トランジスタ)
10   樹脂基板(ベース基板)
20   TFT層(薄膜トランジスタ層)
21   第1電極 
22   エッジカバー 
23   有機EL層(有機エレクトロルミネッセンス層、発光機能層)
24   第2電極
25   有機EL素子(有機エレクトロルミネッセンス素子、発光素子)
30   有機EL素子層(発光素子層)
35   封止膜 
40   フォトスペーサ 
41   凹部 
42   第1稜線部 
43   第2稜線部 
44   基底部 
45   底面 
46   開口端部 
47   境界部
50a  有機EL表示装置 
 

Claims (20)

  1.  ベース基板と、
     上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、
     上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備えた表示装置であって、
     上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成され、
     上記各フォトスペーサ及び凹部は平面視で円状に形成されており、
     上記フォトスペーサの基底部における直径に対する上記凹部の開口端部における直径の比率が0超過0.8未満であることを特徴とする表示装置。
  2.  請求項1に記載された表示装置において、
     上記薄膜トランジスタ層は上面に平坦化膜を備え、
     上記複数のフォトスペーサは上記平坦化膜上に設けられていることを特徴とする表示装置。
  3.  請求項1又は2に記載された表示装置において、
     上記薄膜トランジスタ層上に設けられ、上記サブ画素毎に第1電極、発光機能層及び第2電極が順に積層された発光素子が配置された発光素子層と、
     上記第1電極の周端部を覆うように設けられたエッジカバーとを備え、
     上記複数のフォトスペーサは上記エッジカバーの上面から突出した部分であることを特徴とする表示装置。
  4.  請求項3に記載された表示装置において、
     上記複数のフォトスペーサは上記エッジカバーと同一材料により形成されていることを特徴とする表示装置。
  5.  請求項1~4の何れか1つに記載された表示装置において、
     上記複数のフォトスペーサはポジ型の感光性樹脂により形成されていることを特徴とする表示装置。
  6.  請求項1~5の何れか1つに記載された表示装置において、
     上記フォトスペーサの基底部における直径が28μm以上60μm以下であることを特徴とする表示装置。
  7.  請求項1~6の何れか1つに記載された表示装置において、
     上記凹部の開口端部における直径が15μm以上21μm以下であることを特徴とする表示装置。
  8.  請求項1~7の何れか1つに記載された表示装置において、
     上記各凹部の底面は平面視で上記開口端部における直径よりも小さい直径を有する円状に形成されており、
     上記底面の直径が10μm以上14μm以下であることを特徴とする表示装置。
  9.  請求項1~8の何れか1つに記載された表示装置において、
     上記各フォトスペーサの周囲には、上記凹部の開口端部から連続する第1稜線部と、該第1稜線部よりも傾斜して該フォトスペーサの基底部まで連続する第2稜線部とが設けられ、
     上記第1稜線部と上記第2稜線部との境界部における直径が20μm以上43μm以下であることを特徴とする表示装置。
  10.  請求項9に記載された表示装置において、
     上記フォトスペーサの基底部から上記凹部の開口端部までの高さに対する該基底部から上記境界部までの高さの比率が0超過0.9未満であることを特徴とする表示装置。
  11.  請求項1~10の何れか1つに記載された表示装置において、
     上記フォトスペーサの基底部から上記凹部の開口端部までの高さが1.5μm以上2μm以下であることを特徴とする表示装置。
  12.  請求項1~11の何れか1つに記載された表示装置において、
     上記凹部の開口端部から底面までの深さが0.2μm以上1μm以下であることを特徴とする表示装置。
  13.  ベース基板と、
     上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、
     上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備えた表示装置であって、
     上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成され、
     上記各フォトスペーサ及び凹部は平面視で矩形状に形成されており、
     上記フォトスペーサの基底部における対角線に対する上記凹部の開口端部における対角線の比率が0超過0.8未満であることを特徴とする表示装置。
  14.  請求項13に記載された表示装置において、
     上記薄膜トランジスタ層上に設けられ、上記サブ画素毎に第1電極、発光機能層及び第2電極が順に積層された発光素子が配置された発光素子層と、
     上記第1電極の周端部を覆うように設けられたエッジカバーとを備え、
     上記複数のフォトスペーサは上記エッジカバーの上面から突出した部分であることを特徴とする表示装置。
  15.  請求項3又は14に記載された表示装置において、
     上記発光素子を覆うように設けられた封止膜を備えていることを特徴とする表示装置。
  16.  請求項3又は14に記載された表示装置において、
     上記発光素子は有機エレクトロルミネッセンス素子であることを特徴とする表示装置。
  17.  ベース基板と、
     上記ベース基板上に設けられ、サブ画素毎に薄膜トランジスタが配置された薄膜トランジスタ層と、
     上記薄膜トランジスタ層上に設けられた複数のフォトスペーサとを備え、
     上記各フォトスペーサの頂部には、上方に開口するカルデラ状の凹部が形成されている表示装置の製造方法であって、
     上記ベース基板上に上記薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程と、
     上記薄膜トランジスタ層上に上記複数のフォトスペーサを形成するフォトスペーサ形成工程とを備え、
     上記フォトスペーサ形成工程は、
     上記薄膜トランジスタ層上に第1感光性樹脂を塗布する第1感光性樹脂塗布工程と、
     上記第1感光性樹脂塗布工程で塗布された上記第1感光性樹脂をパターニングするパターニング工程と、
     上記パターニング工程でパターニングされた上記第1感光性樹脂上に、上記複数のフォトスペーサを形成するための第2感光性樹脂を塗布する第2感光性樹脂塗布工程と、
     上記第2感光性樹脂塗布工程で塗布された上記第2感光性樹脂をグレイトーンマスク又はハーフトーンマスクを用いて露光することにより、上記各フォトスペーサの頂部に上方に開口するカルデラ状の凹部を形成する凹部形成工程とを備え、
     凹部形成工程において、上記フォトスペーサの基底部における直径又は対角線に対する上記凹部の開口端部における直径又は対角線の比率を0超過0.8未満に調整することを特徴とする表示装置の製造方法。
  18.  請求項17に記載された表示装置の製造方法において、
     上記薄膜トランジスタ層形成工程で平坦化膜を上面に形成した後、上記フォトスペーサ形成工程の前に、該平坦化膜上に上記サブ画素毎に第1電極を形成する第1電極形成工程を備え、
     上記第1感光性樹脂塗布工程において、上記第1電極の周端部を覆うように上記第1感光性樹脂を塗布し、
     上記パターニング工程において、上記第1電極の周端部を覆うエッジカバーを形成し、
     上記第2感光性樹脂塗布工程において、上記エッジカバー上に上記第2感光性樹脂を塗布して、該エッジカバーの上面に上記複数のフォトスペーサを構成する突出した部分を形成することを特徴とする表示装置の製造方法。
  19.  請求項18に記載された表示装置の製造方法において、
     上記フォトスペーサ形成工程の後に、蒸着後の被蒸着基板を検査する自動光学検査工程を備えることを特徴とする表示装置の製造方法。
  20.  請求項19に記載された表示装置の製造方法において、
     上記自動光学検査工程の後において、
     上記第1電極上に発光機能層を形成する発光機能層形成工程と、
     上記発光機能層及び上記エッジカバーを覆うように上記サブ画素に共通して第2電極を形成する第2電極形成工程とを備えることを特徴とする表示装置の製造方法。
PCT/JP2021/040777 2021-11-05 2021-11-05 表示装置及びその製造方法 WO2023079680A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180101669.8A CN117837297A (zh) 2021-11-05 2021-11-05 显示装置及其制造方法
PCT/JP2021/040777 WO2023079680A1 (ja) 2021-11-05 2021-11-05 表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/040777 WO2023079680A1 (ja) 2021-11-05 2021-11-05 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2023079680A1 true WO2023079680A1 (ja) 2023-05-11

Family

ID=86240902

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/040777 WO2023079680A1 (ja) 2021-11-05 2021-11-05 表示装置及びその製造方法

Country Status (2)

Country Link
CN (1) CN117837297A (ja)
WO (1) WO2023079680A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059671A (ja) * 2001-08-20 2003-02-28 Sony Corp 表示素子及びその製造方法
JP2004191841A (ja) * 2002-12-13 2004-07-08 Fujitsu Ltd 液晶パネル及びその製造方法
JP2004311305A (ja) * 2003-04-09 2004-11-04 Shin Sti Technology Kk カラーフィルタ及び有機el表示素子の製造方法
US20160268356A1 (en) * 2015-03-10 2016-09-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170207418A1 (en) * 2015-11-17 2017-07-20 Samsung Display Co., Ltd. Display device and method of manufacturing display device
WO2018179308A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
US20200027973A1 (en) * 2014-02-25 2020-01-23 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
WO2020039555A1 (ja) * 2018-08-23 2020-02-27 シャープ株式会社 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059671A (ja) * 2001-08-20 2003-02-28 Sony Corp 表示素子及びその製造方法
JP2004191841A (ja) * 2002-12-13 2004-07-08 Fujitsu Ltd 液晶パネル及びその製造方法
JP2004311305A (ja) * 2003-04-09 2004-11-04 Shin Sti Technology Kk カラーフィルタ及び有機el表示素子の製造方法
US20200027973A1 (en) * 2014-02-25 2020-01-23 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
US20160268356A1 (en) * 2015-03-10 2016-09-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170207418A1 (en) * 2015-11-17 2017-07-20 Samsung Display Co., Ltd. Display device and method of manufacturing display device
WO2018179308A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示装置およびその製造方法
WO2020039555A1 (ja) * 2018-08-23 2020-02-27 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
CN117837297A (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2020039555A1 (ja) 表示装置
US20220130929A1 (en) Display device
US11417862B2 (en) Display device including lead wiring lines covered by first and second organic films, and production method therefor
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2023079680A1 (ja) 表示装置及びその製造方法
WO2021149108A1 (ja) 表示装置
US20240023384A1 (en) Display device
WO2020115906A1 (ja) 表示装置及びその製造方法
WO2020017007A1 (ja) 表示装置およびその製造方法
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2020194427A1 (ja) 表示装置及びその製造方法
WO2021144835A1 (ja) 表示装置
WO2023021621A1 (ja) 表示装置
WO2023007582A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置
WO2023079595A1 (ja) 表示装置
WO2022201487A1 (ja) 表示装置
WO2023007549A1 (ja) 表示装置の製造方法
WO2023162094A1 (ja) 表示装置
WO2022201461A1 (ja) 表示装置及びその製造方法
WO2022269756A1 (ja) 表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202180101669.8

Country of ref document: CN