WO2023046611A1 - Verfahren und schaltungsanordnungen zum ermitteln einer sperrschichttemperatur eines halbleiterbauelements mit isoliertem gate - Google Patents

Verfahren und schaltungsanordnungen zum ermitteln einer sperrschichttemperatur eines halbleiterbauelements mit isoliertem gate Download PDF

Info

Publication number
WO2023046611A1
WO2023046611A1 PCT/EP2022/075893 EP2022075893W WO2023046611A1 WO 2023046611 A1 WO2023046611 A1 WO 2023046611A1 EP 2022075893 W EP2022075893 W EP 2022075893W WO 2023046611 A1 WO2023046611 A1 WO 2023046611A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor component
switch
current
phase time
junction temperature
Prior art date
Application number
PCT/EP2022/075893
Other languages
English (en)
French (fr)
Inventor
Jonathan WINKLER
Manuel RIEFER
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN202280065423.4A priority Critical patent/CN118043633A/zh
Publication of WO2023046611A1 publication Critical patent/WO2023046611A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof

Definitions

  • the present invention relates to methods and circuit arrangements for determining a junction temperature of an insulated gate semiconductor device.
  • Voltage-controlled gate drivers for semiconductor components which are used, for example, in power devices such as inverters, etc., are known from the prior art.
  • semiconductor components with a wide band gap are known, which are becoming increasingly widespread in the field of power electronics due to advantageous electrical and thermal properties (eg significantly faster switching speeds).
  • semiconductor components it should be noted that unwanted side effects such as unintentional parasitic switching on and/or high voltages generated due to commutation inductances etc. can occur as a result of such faster switching speeds.
  • such semiconductor components are switched, for example, by means of a current-carrying gate driver which is able to generate current values adapted to the respective switching phases of the semiconductor components for driving the semiconductor components.
  • a current-carrying gate driver which is able to generate current values adapted to the respective switching phases of the semiconductor components for driving the semiconductor components.
  • methods and devices for determining temperatures of such semiconductor components on the basis of temperature-dependent resistances and/or temperature-sensitive parameters are known.
  • a method for determining a junction temperature of an insulated gate semiconductor device is proposed, the method being used during a turn-on operation of the semiconductor device.
  • the semiconductor device is, for example, a Si-MOSFET, a SiC-MOSFET, an IGBT or a different insulated gate semiconductor device.
  • the semiconductor device is used in, for example, a power device such as an inverter or a different device.
  • a gate of the semiconductor component is driven by a current-controlled gate driver using a predefined turn-on current at a first turn-on phase time in order to start a turn-on process of the semiconductor component.
  • a switch-on phase time measurement is started at the first switch-on phase instant.
  • the time measurement is carried out, for example, by means of an evaluation unit according to the invention, which z. B. is a part of the gate driver itself or a separate component.
  • a second switch-on phase time is determined, which represents when a threshold voltage of the semiconductor component has been reached, based on a detection of a rising current edge in a load path of the semiconductor component. Reaching the threshold voltage of the semiconductor device corresponds to a transition between a pre-charging phase of an input capacitance of the semiconductor device and a start of a Current commutation phase (di/dt phase) of the semiconductor device.
  • the second switch-on phase time is determined, for example, by means of a detection circuit described later, which can be linked to the evaluation unit in terms of information technology, so that the evaluation unit is able to register the second switch-on phase time on the basis of the detection circuit.
  • a current junction temperature of the semiconductor component is determined on the basis of a time difference between the second switch-on phase time and the first switch-on phase time.
  • the evaluation unit stores the first switch-on phase time and the second switch-on phase time in a memory unit connected to the evaluation unit in order to then determine the time difference on the basis of the stored values.
  • the method according to the invention makes use of the fact that the duration of the pre-charging phase depends on the current junction temperature of the semiconductor component.
  • a respective duration of the precharging phase and respective associated junction temperature values which are stored, for example, in a lookup table that can be called up by the evaluation unit, it is accordingly possible to determine respective junction temperatures with high sensitivity at runtime. Precise measured values with regard to a current load on the semiconductor component are thus obtained with a particularly short reaction time.
  • the time-temperature relationships of the semiconductor component are preferably calibrated prior to initial use and/or at times following initial use, in order to ensure the required accuracy of a junction temperature determination according to the invention.
  • a method for determining a junction temperature of an insulated gate semiconductor device is proposed, the method being used during a turn-off operation of the semiconductor device.
  • the semiconductor component is, for example, a Si-MOSFET, a SiC-MOSFET, an IGBT or a different semiconductor component with an insulated gate.
  • the semiconductor device is also used in, for example, a power device such as an inverter or a different device.
  • a gate of the semiconductor component is driven by a current-controlled gate driver using a predefined turn-off current at a first turn-off phase time in order to start a turn-off process of the semiconductor component.
  • a switch-off phase time measurement is started at the first switch-off phase instant.
  • the time measurement is carried out, for example, by means of an evaluation unit according to the invention, which is, for example, part of the gate driver or an independent component.
  • a second switch-off phase time is determined, which represents reaching a plateau voltage of the semiconductor component, based on a detection of a falling voltage edge in a load path of the semiconductor component. Reaching the plateau voltage of the semiconductor component corresponds to a transition between a pre-discharge phase of an input capacitance of the semiconductor component and the start of a voltage commutation phase (du/dt phase) of the semiconductor component.
  • the second switch-off phase time is determined, for example, by means of a detection circuit described later, which is linked to the evaluation unit in terms of information technology, so that the evaluation unit is able to register the second switch-off phase time on the basis of the detection circuit.
  • a current junction temperature of the semiconductor component is calculated on the basis of a time difference determined between the second switch-off phase time and the first switch-off phase time and on the basis of a current load current of the semiconductor component.
  • a current profile is advantageously determined as a function of the determined junction temperature, which current profile is used by the current-carrying gate driver during the current switching process (i.e. during a switch-on process and/or a switch-off process) and/or during a subsequent switching process for driving the gate of the semiconductor component.
  • Such a current profile preferably defines time sequences of respective current values to be applied by the current-controlled gate driver. This offers the advantage that respective switchover times of gate currents defined by the current profile and/or levels of the respective gate currents can always be optimally adapted to the current junction temperature of the semiconductor component. It should be noted that independent current profiles can be predefined and used for turn-on and turn-off operations.
  • the current profile to be determined as a function of the junction temperature from a large number of predefined current profiles, which are present, for example, in the form of one or more characteristic diagrams (eg in a memory unit).
  • the predefined switch-on current and/or the predefined switch-off current is/are preferably defined as a function of the required accuracy of the time measurement. In other words, depending on the time measurement method used, it can be useful or necessary to use one associated maximum possible time resolution, a detection accuracy of start and end times of the time measurement, etc., to select the switch-on current and/or the switch-off current lower than in a case in which no junction temperature measurement is carried out on the basis of the method according to the invention.
  • the junction temperature of the semiconductor component is determined only during predefined operating phases of the semiconductor component (e.g. when high load currents are present, which can lead to high heating of the semiconductor component) and/or during each switch-on process and/or each switch-off process of the semiconductor component and/or alternating with at least one further semiconductor component.
  • a junction temperature of the semiconductor component is particularly advantageously carried out both during a switch-on process as described above and during a switch-off process of the semiconductor component as described above, so that z. B. in both switching processes optimally adapted to the respective junction temperature current profiles can be used.
  • a circuit arrangement for determining a junction temperature of a semiconductor component with an insulated gate which circuit arrangement has: a semiconductor component with an insulated gate, a current-carrying gate driver, a first detection circuit and a first evaluation unit.
  • the gate driver is, for example, a gate driver integrated into an ASIC or a gate driver of a different design.
  • the first evaluation unit is designed, for example, as an ASIC, FPGA, processor, digital signal processor, microcontroller, analog circuit or the like and can be part of the gate driver itself or an independent component.
  • the current-carrying gate driver is set up to drive a gate of the semiconductor component using a predefined switch-on current at a first switch-on phase time in order to start a switch-on process of the semiconductor component.
  • the first evaluation unit is set up to start a switch-on phase time measurement at the first switch-on phase instant.
  • the first detection circuit is set up to achieve a To detect the threshold voltage of the semiconductor device based on a detection of a rising current edge in a load path of the semiconductor device and to output a first signaling to the first evaluation unit in response to the threshold voltage being reached.
  • the current edge is determined, for example, on the basis of a parasitic inductance of a connecting line of a semiconductor module that contains the semiconductor component, without thereby making a restriction to this type of determination of the current edge.
  • the first evaluation unit is further set up, in response to the received first signaling of the first detection circuit, to register a second switch-on phase time and to determine a current junction temperature of the semiconductor component on the basis of a time difference between the second switch-on phase time and the first switch-on phase time.
  • a circuit arrangement for determining a junction temperature of a semiconductor component with an insulated gate which circuit arrangement has: a semiconductor component with an insulated gate, a current-carrying gate driver, a second detection circuit and a second evaluation unit.
  • the gate driver is, for example, a gate driver integrated into an ASIC or a gate driver of a different design.
  • the second evaluation unit is designed, for example, as an ASIC, FPGA, processor, digital signal processor, microcontroller, analog circuit or the like and can be part of the gate driver itself or an independent component.
  • the current-carrying gate driver is set up to drive a gate of the semiconductor component using a predefined turn-off current at a first turn-off phase point in time in order to start a turn-off process of the semiconductor component.
  • the second evaluation unit is set up to start a switch-off phase time measurement at the first switch-off phase point in time.
  • the second detection circuit is set up to detect when a plateau voltage of the semiconductor component has been reached by detecting a falling voltage edge in a load path of the semiconductor component and, in response to the plateau voltage being reached to output second signaling to the second evaluation unit.
  • the second evaluation unit is further set up, in response to the received second signaling of the second detection circuit, to register a second switch-off phase time and a current junction temperature of the semiconductor component on the basis of a time difference between the second switch-off phase time and the first switch-off phase time and on the basis to determine a current load current.
  • the circuit arrangement for determining a junction temperature of a semiconductor component with an insulated gate has a circuit arrangement as described above for determining a junction temperature during a switch-on process of the semiconductor component and a circuit arrangement as described above for determining a junction temperature during a switch-off process of the semiconductor component.
  • the first evaluation unit and the second evaluation unit are preferably one and the same evaluation unit, without being restricted thereto.
  • the semiconductor component is a first semiconductor component.
  • the circuit arrangement has at least one second semiconductor component, which is arranged in such a way that it forms a common topological (or also logical) switch with the first semiconductor component in a series connection or in a parallel connection.
  • further semiconductor components are arranged in a series connection and/or parallel connection to the first semiconductor component and to the second semiconductor component and form a single topological switch overall.
  • the circuit arrangement is also set up to derive a junction temperature of the second semiconductor component from the determined junction temperature of the first semiconductor component or to separately determine a junction temperature of the second semiconductor component in a corresponding manner for determining the junction temperature of the first semiconductor component. This also applies analogously in each case to further semiconductor components of the topological switch that may be connected in parallel and/or in series.
  • FIG. 1 shows an exemplary gate current profile and a gate voltage curve corresponding thereto to illustrate a method according to the invention for determining a junction temperature of a semiconductor component with an insulated gate;
  • Figure 2 shows an embodiment of an inventive
  • Circuitry for determining a junction temperature of an insulated gate semiconductor device during a turn-on operation
  • Figure 3 shows an embodiment of an inventive
  • Figure 1 shows an exemplary gate current profile (the upper diagram, which shows IG over t) and a corresponding gate voltage curve (the lower diagram, which shows VG over t) to illustrate a method according to the invention for determining a junction temperature of a SiC -MOSFET 10 formed semiconductor component, which is referred to below as MOSFET 10 for short.
  • the gate current profile is stored, for example, in a memory unit of an ASIC, which acts as a current-carrying gate driver 20 for driving the MOSFET 10 here.
  • the MOSFET 10 is initially in a switched-off state and is at the beginning of a switch-on process to be carried out PE at a first switch-on phase time TE1 by the gate driver 20 with a first Turn-on current IE1 driven to start the turn-on PE of the semiconductor device.
  • a switch-on phase time measurement is started at the first switch-on phase time TE1.
  • a second switch-on phase time TE2 is then determined, which represents when a threshold voltage VGS of the semiconductor component 10 has been reached, based on a detection of a rising current edge in a load path of the semiconductor component 10. From the second switch-on time TE2, the switch-on process is in accordance with a predefined switch-on current profile with a second switch-on current IE2 continued, which is further adapted in the following (not described in more detail) switch-on phases.
  • a current junction temperature of the semiconductor component 10 is determined on the basis of a time difference between the second switch-on phase time TE2 and the first switch-on phase time TE1.
  • a predefined turn-off current profile is selected from a large number of predefined turn-off current profiles as a function of a level of the junction temperature determined in this way.
  • the MOSFET 10 After the completion of the turn-on process PE, the MOSFET 10 is in an on state. In a subsequent switch-off phase PA, the junction temperature of the MOSFET 10 is then determined again.
  • the turn-off current profile determined during the turn-on phase PE is used to drive the gate of the MOSFET 10 by the gate driver at the beginning of the turn-off phase PA in accordance with the turn-off current profile using a first turn-off phase current IA1.
  • the start of the switch-off phase PA corresponds to a first switch-off phase point in time TA1.
  • a switch-off phase time measurement is started at the first switch-off phase time TA1.
  • a second switch-off phase point in time TA2 is then determined, which represents when a plateau voltage VGP of the semiconductor component 10 has been reached, based on a detection of a falling voltage edge im Load path of the semiconductor component 10. From the second turn-off time TA2, the turn-off process is continued in accordance with the turn-off current profile with a second turn-off current IA2, which is further adapted in subsequent turn-off phases (not described in detail).
  • a current junction temperature of the semiconductor component 10 is determined on the basis of a time difference between the second switch-off phase time TA2 and the first switch-off phase time TA1.
  • a predefined inrush current profile is selected from a large number of predefined inrush current profiles for a subsequent turn-on process.
  • the level of the first switch-on current IE1 and the level of the first switch-off current IA1 are each set to be lower than a reliable switch-on or switch-off process would allow in order to ensure the accuracy of a respective time measurement between the switch-on phase times TE1, TE2 and between the To increase turn-off phase times TA1, TA2, thereby enabling the respective junction temperatures of the MOSFET 10 to be determined more precisely.
  • FIG. 2 shows a circuit arrangement according to the invention for determining a junction temperature of a SiC MOSFET 10 (hereinafter referred to as MOSFET) designed semiconductor component during a turn-on process of the MOSFET 10.
  • the circuit arrangement has a gate driver 20 with a first evaluation unit 50, a MOSFET 10 and a first detection circuit 30, which is composed of a parasitic inductance 32 of a connection line of a semiconductor module, which contains the MOSFET 10, and a first comparator 34.
  • first comparator 34 As soon as a current flow begins in the load path of MOSFET 10 during a turn-on process PE of MOSFET 10, a voltage drops across inductor 32, which is compared by first comparator 34 with a first reference voltage VREF1. As soon as the first reference voltage VREF 1 is reached, the first comparator 34 outputs a first signal S1 to the first evaluation unit 50 of the gate driver 20, which is based on the first Signal S1 ends a time measurement started at the beginning of the switch-on process and determines a junction temperature of the MOSFET 10 on the basis of this time measurement.
  • FIG. 3 shows a circuit arrangement according to the invention for determining a junction temperature of a SiC MOSFET 10 (hereinafter referred to as MOSFET for short) semiconductor component during a turn-off process of MOSFET 10.
  • the circuit arrangement has a gate driver 20 with a second evaluation unit 55, a MOSFET 10 and a second detection circuit 40 composed of a second comparator 44 and a voltage divider of a capacitor 42 and a resistor 46 .
  • the second comparator 44 which compares these two voltages, sends a second signal S2 to the second evaluation unit 55 of the gate Output driver 20, which then ends based on the second signal S2 started at the beginning of the turn-off time measurement and based on this time measurement determines a junction temperature of the MOSFET 10.
  • the first evaluation unit 50 and the second evaluation unit 55 described here are preferably designed as one and the same evaluation unit.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Conversion In General (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft Verfahren und Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate. Ein Verfahren zum Ermitteln der Sperrschichttemperatur des Halbleiterbauelements weist folgende Schritte auf: Änsteuern eines Gates des Halbleiterbauelements mit isoliertem Gate mittels eines vordefinierten Einschaltstroms (IE1) zu einem ersten Einschaltphasenzeitpunkt (TE1) durch einen stromgeführten Gate-Treiber, um einen Einschaltvorgang des Halbleiterbauelements zu beginnen, Starten einer Einschaltphasenzeitmessung zum ersten Einschaltphasenzeitpunkt (TE1), Ermitteln eines zweiten Einschaltphasenzeitpunktes (TE2), welcher ein Erreichen einer Schwellenspannung (VGS) des Halbleiterbauelements repräsentiert, anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements und Ermitteln einer aktuellen Sperrschichttemperatur des Halbleiterbauelements auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt (TE2) und dem ersten Einschaltphasenzeitpunkt (TE1).

Description

Beschreibung
Titel
Verfahren und Schaltungsanordnungen zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate
Stand der Technik
Die vorliegende Erfindung betrifft Verfahren und Schaltungsanordnungen zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate.
Aus dem Stand der Technik sind spannungsgeführte Gate-Treiber für Halbleiterbauelemente bekannt, welche zum Beispiel in Leistungsvorrichtungen wie Invertern usw. eingesetzt werden.
Ferner sind Halbleiterbauelemente mit breiter Bandlücke bekannt, welche aufgrund vorteilhafter elektrischer und thermischer Eigenschaften (z. B. deutlich schnellere Schaltgeschwindigkeiten) eine zunehmende Verbreitung im Bereich der Leistungselektronik finden. Im Zusammenhang mit solchen Halbleiterbauelementen ist zu beachten, dass durch solche schnelleren Schaltgeschwindigkeiten unerwünschte Nebeneffekte wie ein unbeabsichtigtes parasitäres Einschalten und/oder hohe erzeugte Spannungen aufgrund von Kommutierungsinduktivitäten usw. auftreten können.
Um solche unerwünschten Nebeneffekte zu vermeiden, werden Schaltvorgänge solcher Halbleiterbauelemente beispielsweise mittels eines stromgeführten Gate- Treibers durchgeführt, welcher in der Lage ist, an jeweilige Schaltphasen der Halbleiterbauelemente angepasste Stromwerte für eine Ansteuerung der Halbleiterbauelemente zu erzeugen. Zudem sind Verfahren und Vorrichtungen zur Bestimmung von Temperaturen solcher Halbleiterbauelemente auf Basis temperaturabhängiger Widerstände und/oder temperatursensitiver Parameter bekannt.
Offenbarung der Erfindung
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate vorgeschlagen, wobei das Verfahren während eines Einschaltvorgangs des Halbleiterbauelements eingesetzt wird. Das Halbleiterbauelement ist beispielsweise ein Si-MOSFET, ein SiC-MOSFET, ein IGBT oder ein davon abweichendes Halbleiterbauelement mit isoliertem Gate. Das Halbleiterbauelement wird beispielsweise in einer Leistungsvorrichtung wie einem Inverter oder einer davon abweichenden Vorrichtung eingesetzt.
In einem ersten Schritt des erfindungsgemäßen Verfahrens wird ein Gate des Halbleiterbauelements mittels eines vordefinierten Einschaltstroms zu einem ersten Einschaltphasenzeitpunkt durch einen stromgeführten Gate-Treiber angesteuert, um einen Einschaltvorgang des Halbleiterbauelements zu beginnen.
In einem zweiten Schritt des erfindungsgemäßen Verfahrens wird eine Einschaltphasenzeitmessung zum ersten Einschaltphasenzeitpunkt gestartet. Die Zeitmessung wird beispielsweise mittels einer erfindungsgemäßen Auswerteeinheit ausgeführt, welche z. B. ein Bestandteil des Gate-Treibers selbst oder eine eigenständige Komponente ist. Mittels einer informationstechnischen Anbindung einer solchen Auswerteeinheit an den Gate- Treiber ist es daher möglich, den Beginn des Einschaltvorgangs an die Auswerteeinheit zu übermitteln oder alternativ den Beginn des Einschaltvorgangs durch die Auswerteeinheit zu initiieren.
In einem dritten Schritt des erfindungsgemäßen Verfahrens wird ein zweiter Einschaltphasenzeitpunkt ermittelt, welcher ein Erreichen einer Schwellenspannung des Halbleiterbauelements repräsentiert, anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements. Das Erreichen der Schwellenspannung des Halbleiterbauelements entspricht einem Übergang zwischen einer Vorladephase einer Eingangskapazität des Halbleiterbauelements und einem Beginn einer Stromkommutierungsphase (di/dt-Phase) des Halbleiterbauelements. Der zweite Einschaltphasenzeitpunkt wird beispielsweise mittels einer später beschriebenen Erfassungsschaltung ermittelt, welche informationstechnisch an die Auswerteeinheit angebunden sein kann, sodass die Auswerteeinheit in der Lage ist, auf Basis der Erfassungsschaltung den zweiten Einschaltphasenzeitpunkt zu registrieren.
In einem vierten Schritt des erfindungsgemäßen Verfahrens wird eine aktuelle Sperrschichttemperatur des Halbleiterbauelements auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt und dem ersten Einschaltphasenzeitpunkt ermittelt. Hierfür ist es denkbar, dass die Auswerteeinheit den ersten Einschaltphasenzeitpunkt und den zweiten Einschaltphasenzeitpunkt in einer an die Auswerteeinheit angebundenen Speichereinheit ablegt, um anschließend auf Basis der gespeicherten Werte die Zeitdifferenz zu ermitteln.
Das erfindungsgemäße Verfahren nutzt die Tatsache, dass eine Dauer der Vorladephase von der aktuellen Sperrschichttemperatur des Halbleiterbauelements abhängt. Auf Basis einer vordefinierten Zuordnung zwischen einer jeweiligen Dauer der Vorladephase und jeweiligen zugehörigen Sperrschichttemperaturwerten, welche beispielsweise in einer durch die Auswerteeinheit abrufbaren Nachschlagetabelle abgelegt sind, ist es dementsprechend möglich, jeweilige Sperrschichttemperaturen mit hoher Sensitivität zur Laufzeit zu ermitteln. Somit erhält man mit besonders geringer Reaktionszeit genaue Messwerte hinsichtlich einer aktuellen Belastung des Halbleiterbauelements.
Vorzugsweise erfolgt vor einer erstmaligen Verwendung und/oder zu Zeitpunkten, welche der erstmaligen Verwendung nachfolgen, eine Kalibrierung der Zeit-Temperaturzusammenhänge des Halbleiterbauelements, um eine erforderliche Genauigkeit einer erfindungsgemäßen Sperrschichttemperaturbestimmung zu gewährleisten.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate vorgeschlagen, wobei das Verfahren während eines Ausschaltvorgangs des Halbleiterbauelements eingesetzt wird. Das Halbleiterbauelement ist beispielsweise, wie oben beschrieben, ein Si-MOSFET, ein SiC-MOSFET, ein IGBT oder ein davon abweichendes Halbleiterbauelement mit isoliertem Gate. Das Halbleiterbauelement wird beispielsweise ebenfalls in einer Leistungsvorrichtung wie einem Inverter oder einer davon abweichenden Vorrichtung eingesetzt.
In einem ersten Schritt des erfindungsgemäßen Verfahrens wird ein Gate des Halbleiterbauelements mittels eines vordefinierten Ausschaltstroms zu einem ersten Ausschaltphasenzeitpunkt durch einen stromgeführten Gate-Treiber angesteuert, um einen Ausschaltvorgang des Halbleiterbauelements zu beginnen.
In einem zweiten Schritt des erfindungsgemäßen Verfahrens wird eine Ausschaltphasenzeitmessung zum ersten Ausschaltphasenzeitpunkt gestartet. Die Zeitmessung wird beispielsweise mittels einer erfindungsgemäßen Auswerteeinheit ausgeführt, welche beispielsweise ein Bestandteil des Gate- Treibers oder eine eigenständige Komponente ist. Mittels einer informationstechnischen Anbindung einer solchen Auswerteeinheit an den Gate- Treiber ist es daher möglich, den Beginn des Ausschaltvorgangs an die Auswerteeinheit zu übermitteln oder alternativ den Beginn des Ausschaltvorgangs durch die Auswerteeinheit zu initiieren.
In einem dritten Schritt des erfindungsgemäßen Verfahrens wird ein zweiter Ausschaltphasenzeitpunkt ermittelt, welcher ein Erreichen einer Plateau- Spannung des Halbleiterbauelements repräsentiert, anhand einer Detektion einer fallenden Spannungsflanke in einem Lastpfad des Halbleiterbauelements. Das Erreichen der Plateau-Spannung des Halbleiterbauelements entspricht einem Übergang zwischen einer Vorentladeladephase einer Eingangskapazität des Halbleiterbauelements und einem Beginn einer Spannungskommutierungsphase (du/dt-Phase) des Halbleiterbauelements. Der zweite Ausschaltphasenzeitpunkt wird beispielsweise mittels einer später beschriebenen Erfassungsschaltung ermittelt, welche informationstechnisch an die Auswerteeinheit angebunden ist, sodass die Auswerteeinheit in der Lage ist, auf Basis der Erfassungsschaltung den zweiten Ausschaltphasenzeitpunkt zu registrieren.
In einem vierten Schritt des erfindungsgemäßen Verfahrens wird eine aktuelle Sperrschichttemperatur des Halbleiterbauelements auf Basis einer Zeitdifferenz zwischen dem zweiten Ausschaltphasenzeitpunkt und dem ersten Ausschaltphasenzeitpunkt und auf Basis eines aktuellen Laststroms des Halbleiterbauelements ermittelt.
Die sich hieraus ergebenden Vorteile und hiermit im Zusammenhang stehende Realisierungsmöglichkeiten des erfindungsgemäßen Verfahrens gelten analog wie im Zusammenhang mit dem oben beschriebenen Ermitteln der Sperrschichttemperatur während des Einschaltvorgangs beschrieben, weshalb diesbezüglich zur Vermeidung von Wiederholungen auf obige Ausführungen verwiesen wird.
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.
Vorteilhaft wird in Abhängigkeit der ermittelten Sperrschichttemperatur ein Stromprofil ermittelt, welches durch den stromgeführten Gate-Treiber während des aktuellen Schaltvorgangs (d. h. während eines Einschaltvorgangs und/oder eines Ausschaltvorgangs) und/oder während eines nachfolgenden Schaltvorgangs zur Ansteuerung des Gates des Halbleiterbauelements verwendet wird. Ein solches Stromprofil definiert vorzugsweise zeitliche Abfolgen jeweiliger durch den stromgeführten Gate-Treiber anzuwendender Stromwerte. Dies bietet den Vorteil, dass jeweilige durch das Stromprofil definierte Umschaltzeitpunkte von Gate-Strömen und/oder Höhen der jeweiligen Gate- Ströme stets optimal an die aktuelle Sperrschichttemperatur des Halbleiterbauelements anpassbar sind. Es sei darauf hingewiesen, dass unabhängige Stromprofile für Einschalt- und Ausschaltvorgänge vordefiniert und eingesetzt werden können. Zudem ist es möglich, das in Abhängigkeit der Sperrschichttemperatur zu ermittelnde Stromprofil aus einer Vielzahl vordefinierter Stromprofile auszuwählen, welche beispielsweise in Form eines oder mehrerer Kennfelder vorliegen (z. B. in einer Speichereinheit). Alternativ oder zusätzlich ist es darüber hinaus möglich, das in Abhängigkeit der Sperrschichttemperatur zu ermittelnde Stromprofil zur Laufzeit dynamisch zu ermitteln.
Vorzugsweise wird der vordefinierte Einschaltstrom und/oder der vordefinierte Ausschaltstrom in Abhängigkeit einer erforderlichen Genauigkeit der Zeitmessung festgelegt. Mit anderen Worten kann es sinnvoll bzw. erforderlich sein, in Abhängigkeit einer verwendeten Zeitmessmethode, einer damit verbundenen maximal möglichen Zeitauflösung, einer Erfassungsgenauigkeit von Start- und Endzeitpunkten der Zeitmessung usw., den Einschaltstrom und/oder den Ausschaltstrom geringer zu wählen, als in einem Fall, in dem keine Sperrschichttemperaturmessung auf Basis des erfindungsgemäßen Verfahrens durchgeführt wird.
In einer vorteilhaften Ausgestaltung der vorliegenden Erfindung erfolgt das Ermitteln der Sperrschichttemperatur des Halbleiterbauelements nur während vordefinierter Betriebsphasen des Halbleiterbauelements (z. B. bei hohen vorliegenden Lastströmen, welche zu hohen Erwärmungen des Halbleiterbauelements führen können) und/oder während jedes Einschaltvorgangs und/oder jedes Ausschaltvorgangs des Halbleiterbauelements und/oder alternierend mit wenigstens einem weiteren Halbleiterbauelement.
Besonders vorteilhaft wird eine Sperrschichttemperatur des Halbleiterbauelements sowohl während eines wie oben beschriebenen Einschaltvorgangs, als auch während eines wie oben beschriebenen Ausschaltvorgangs des Halbleiterbauelements ausgeführt, sodass z. B. in beiden Schaltvorgängen jeweils optimal an die jeweilige Sperrschichttemperatur angepasste Stromprofile eingesetzt werden können.
Gemäß einem dritten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate vorgeschlagen welche aufweist: ein Halbleiterbauelement mit isoliertem Gate, einen stromgeführten Gate-Treiber, eine erste Erfassungsschaltung und eine erste Auswerteeinheit. Der Gate- Treiber ist beispielsweise ein in einen ASIC integrierter Gate-Treiber oder ein davon abweichend ausgebildeter Gate-Treiber. Die erste Auswerteeinheit ist beispielsweise als ASIC, FPGA, Prozessor, digitaler Signalprozessor, Mikrocontroller, analoge Schaltung o. ä., ausgestaltet und kann ein Bestandteil des Gate-Treibers selbst oder eine eigenständige Komponente sein. Der stromgeführte Gate-Treiber ist eingerichtet, ein Gate des Halbleiterbauelements mittels eines vordefinierten Einschaltstroms zu einem ersten Einschaltphasenzeitpunkt anzusteuern, um einen Einschaltvorgang des Halbleiterbauelements zu beginnen. Die erste Auswerteeinheit ist eingerichtet, eine Einschaltphasenzeitmessung zum ersten Einschaltphasenzeitpunkt zu starten. Die erste Erfassungsschaltung ist eingerichtet, ein Erreichen einer Schwellenspannung des Halbleiterbauelements anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements zu erfassen und im Ansprechen auf das Erreichen der Schwellenspannung eine erste Signalisierung an die erste Auswerteeinheit auszugeben. Die Stromflanke wird beispielsweise auf Basis einer parasitären Induktivität einer Anschlussleitung eines Halbleitermoduls ermittelt, welches das Halbleiterbauelement enthält, ohne dadurch eine Einschränkung auf diese Art der Ermittlung der Stromflanke vorzunehmen. Die erste Auswerteeinheit ist weiter eingerichtet, im Ansprechen auf die empfangene erste Signalisierung der ersten Erfassungsschaltung einen zweiten Einschaltphasenzeitpunkt zu registrieren und eine aktuelle Sperrschichttemperatur des Halbleiterbauelements auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt und dem ersten Einschaltphasenzeitpunkt zu ermitteln. Die Merkmale, Merkmalskombinationen sowie die sich aus diesen ergebenden Vorteile entsprechen den in Verbindung mit dem erstgenannten Erfindungsaspekt ausgeführten derart ersichtlich, dass zur Vermeidung von Wiederholungen auf die obigen Ausführungen verwiesen wird.
Gemäß einem vierten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate vorgeschlagen, welche aufweist: ein Halbleiterbauelement mit isoliertem Gate, einen stromgeführten Gate-Treiber, eine zweite Erfassungsschaltung und eine zweite Auswerteeinheit. Der Gate- Treiber ist beispielsweise ein in einen ASIC integrierter Gate-Treiber oder ein davon abweichend ausgebildeter Gate-Treiber. Die zweite Auswerteeinheit ist beispielsweise als ASIC, FPGA, Prozessor, digitaler Signalprozessor, Mikrocontroller, analoge Schaltung o. ä., ausgestaltet und kann ein Bestandteil des Gate-Treibers selbst oder eine eigenständige Komponente sein. Der stromgeführte Gate-Treiber ist eingerichtet, ein Gate des Halbleiterbauelements mittels eines vordefinierten Ausschaltstroms zu einem ersten Ausschaltphasenzeitpunkt anzusteuern, um einen Ausschaltvorgang des Halbleiterbauelements zu beginnen. Die zweite Auswerteeinheit ist eingerichtet, eine Ausschaltphasenzeitmessung zum ersten Ausschaltphasenzeitpunkt zu starten. Die zweite Erfassungsschaltung ist eingerichtet, ein Erreichen einer Plateau-Spannung des Halbleiterbauelements anhand einer Detektion einer fallenden Spannungsflanke in einem Lastpfad des Halbleiterbauelements zu erfassen und im Ansprechen auf das Erreichen der Plateau-Spannung eine zweite Signalisierung an die zweite Auswerteeinheit auszugeben Die zweite Auswerteeinheit ist weiter eingerichtet, im Ansprechen auf die empfangene zweite Signalisierung der zweiten Erfassungsschaltung einen zweiten Ausschaltphasenzeitpunkt zu registrieren und eine aktuelle Sperrschichttemperatur des Halbleiterbauelements auf Basis einer Zeitdifferenz zwischen dem zweiten Ausschaltphasenzeitpunkt und dem ersten Ausschaltphasenzeitpunkt und auf Basis eines aktuellen Laststroms zu ermitteln.
Besonders vorteilhaft weist die Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate eine wie vorstehend beschriebene Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur während eines Einschaltvorgangs des Halbleiterbauelements und eine wie vorstehend beschriebene Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur während eines Ausschaltvorgangs des Halbleiterbauelements auf. In einem solchen Fall sind die erste Auswerteeinheit und die zweite Auswerteeinheit vorzugsweise ein und dieselbe Auswerteeinheit, ohne darauf beschränkt zu sein.
In einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung ist das Halbleiterbauelement ein erstes Halbleiterbauelement. Zudem weist die Schaltungsanordnung wenigstens ein zweites Halbleiterbauelement auf, welches derart angeordnet ist, dass es einen gemeinsamen topologischen (oder auch logischen) Schalter mit dem ersten Halbleiterbauelement in einer Reihenschaltung oder in einer Parallelschaltung ausbildet. Zudem ist es denkbar, dass weitere Halbleiterbauelemente in einer Reihenschaltung und/oder Parallelschaltung zum ersten Halbleiterbauelement und zum zweiten Halbleiterbauelement angeordnet sind und insgesamt einen einzelnen topologischen Schalter ausbilden. Die Schaltungsanordnung ist zudem eingerichtet eine Sperrschichttemperatur des zweiten Halbleiterbauelements aus der ermittelten Sperrschichttemperatur des ersten Halbleiterbauelements abzuleiten oder eine Sperrschichttemperatur des zweiten Halbleiterbauelements in korrespondierender Weise zum Ermitteln der Sperrschichttemperatur des ersten Halbleiterbauelements separat zu ermitteln. Dies gilt jeweils analog auch für ggf. weitere parallel und/oder in Reihe geschaltete Halbleiterbauelemente des topologischen Schalters.
Kurze Beschreibung der Zeichnungen Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitende Zeichnung im Detail beschrieben. Dabei zeigen:
Figur 1 ein beispielhaftes Gate-Stromprofil und einen damit korrespondierenden Gate-Spannungsverlauf zur Veranschaulichung eines erfindungsgemäßen Verfahrens zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate;
Figur 2 eine Ausführungsform einer erfindungsgemäßen
Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate während eines Einschaltvorgangs; und
Figur 3 eine Ausführungsform einer erfindungsgemäßen
Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate während eines Ausschaltvorgangs.
Ausführungsformen der Erfindung
Figur 1 zeigt ein beispielhaftes Gate-Stromprofil (das obere Diagramm, welches IG über t zeigt) und einen damit korrespondierenden Gate-Spannungsverlauf (das untere Diagramm, welches VG über t zeigt) zur Veranschaulichung eines erfindungsgemäßen Verfahrens zum Ermitteln einer Sperrschichttemperatur eines hier als SiC-MOSFET 10 ausgebildeten Halbleiterbauelements, welcher nachfolgend verkürzt als MOSFET 10 bezeichnet wird.
Das Gate-Stromprofil ist beispielsweise in einer Speichereinheit eines ASIC abgelegt, welcher hier als stromgeführter Gate-Treiber 20 zur Ansteuerung des MOSFET 10 fungiert.
Der MOSFET 10 befindet sich zunächst in einem ausgeschalteten Zustand und wird zu Beginn eines auszuführenden Einschaltvorgangs PE zu einem ersten Einschaltphasenzeitpunkt TE1 durch den Gate-Treiber 20 mit einem ersten Einschaltstrom IE1 angesteuert, um den Einschaltvorgang PE des Halbleiterbauelements zu beginnen.
Zudem wird zum ersten Einschaltphasenzeitpunkt TE1 eine Einschaltphasenzeitmessung gestartet.
Anschließend wird ein zweiter Einschaltphasenzeitpunkt TE2 ermittelt, welcher ein Erreichen einer Schwellenspannung VGS des Halbleiterbauelements 10 repräsentiert, anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements 10. Ab dem zweiten Einschaltzeitpunkt TE2 wird der Einschaltvorgang in Übereinstimmung mit einem vordefinierten Einschaltstromprofil mit einem zweiten Einschaltstrom IE2 fortgeführt, welcher in nachfolgenden (nicht näher beschrieben) Einschaltphasen weiter angepasst wird.
Weiterhin wird eine aktuelle Sperrschichttemperatur des Halbleiterbauelements 10 auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt TE2 und dem ersten Einschaltphasenzeitpunkt TE1 ermittelt.
In Abhängigkeit einer Höhe der auf diese Weise ermittelten Sperrschichttemperatur wird ein vordefiniertes Ausschaltstromprofil aus einer Vielzahl vordefinierter Ausschaltstromprofile ausgewählt.
Nach Beendigung des Einschaltvorgangs PE befindet sich der MOSFET 10 in einem eingeschalteten Zustand. In einer nachfolgenden Ausschaltphase PA wird die Sperrschichttemperatur des MOSFET 10 anschließend erneut ermittelt. Hierfür wird das während der Einschaltphase PE ermittelte Ausschaltstromprofil verwendet, um das Gate des MOSFET 10 durch den Gate-Treiber zu Beginn der Ausschaltphase PA in Übereinstimmung mit dem Ausschaltstromprofil mittels eines ersten Ausschaltphasenstroms IA1 anzusteuern. Der Beginn der Ausschaltphase PA entspricht einem ersten Ausschaltphasenzeitpunkt TA1.
Zudem wird zum ersten Ausschaltphasenzeitpunkt TA1 eine Ausschaltphasenzeitmessung gestartet.
Anschließend wird ein zweiter Ausschaltphasenzeitpunkt TA2 ermittelt, welcher ein Erreichen einer Plateau-Spannung VGP des Halbleiterbauelements 10 repräsentiert, anhand einer Detektion einer fallenden Spannungsflanke im Lastpfad des Halbleiterbauelements 10. Ab dem zweiten Ausschaltzeitpunkt TA2 wird der Ausschaltvorgang in Übereinstimmung mit dem Ausschaltstromprofil mit einem zweiten Ausschaltstrom IA2 fortgeführt, welcher in nachfolgenden (nicht näher beschriebenen) Ausschaltphasen weiter angepasst wird.
Weiterhin wird eine aktuelle Sperrschichttemperatur des Halbleiterbauelements 10 auf Basis einer Zeitdifferenz zwischen dem zweiten Ausschaltphasenzeitpunkt TA2 und dem ersten Ausschaltphasenzeitpunkt TA1 ermittelt.
In Abhängigkeit einer Höhe der auf diese Weise ermittelten Sperrschichttemperatur wird ein vordefiniertes Einschaltstromprofil aus einer Vielzahl vordefinierter Einschaltstromprofile für einen nachfolgenden Einschaltvorgang ausgewählt.
Es sei darauf hingewiesen, dass eine Höhe des ersten Einschaltstroms IE1 und eine Höhe des ersten Ausschaltstroms IA1 jeweils geringer festgelegt ist, als es ein zuverlässiger Einschaltvorgang bzw. Ausschaltvorgang erlauben würde, um eine Genauigkeit einer jeweiligen Zeitmessung zwischen den Einschaltphasenzeitpunkten TE1 , TE2 und zwischen den Ausschaltphasenzeitpunkten TA1, TA2 zu erhöhen, um dadurch die jeweiligen Sperrschichttemperaturen des MOSFET 10 präziser bestimmen zu können.
Figur 2 zeigt eine erfindungsgemäße Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines als SiC-MOSFET 10 (nachfolgend verkürzt MOSFET genannt) ausgebildeten Halbleiterbauelements während eines Einschaltvorgangs des MOSFET 10. Die Schaltungsanordnung weist einen Gate- Treiber 20 mit einer ersten Auswerteeinheit 50, einen MOSFET 10 und eine erste Erfassungsschaltung 30 auf, welche sich aus einer parasitären Induktivität 32 einer Anschlussleitung eines Halbleitermoduls, welches den MOSFET 10 beinhaltet und einem ersten Komparator 34 zusammensetzt.
Sobald ein Stromfluss im Lastpfad des MOSFET 10 während eines Einschaltvorgangs PE des MOSFET 10 beginnt, fällt über der Induktivität 32 eine Spannung ab, welche durch den ersten Komparator 34 mit einer ersten Referenzspannung VREF1 verglichen wird. Sobald die erste Referenzspannung VREF 1 erreicht ist, gibt der erste Komparator 34 ein erstes Signal S1 an die erste Auswerteeinheit 50 des Gate-Treibers 20 aus, welche auf Basis des ersten Signals S1 eine zu Beginn des Einschaltvorgangs gestartete Zeitmessung beendet und auf Basis dieser Zeitmessung eine Sperrschichttemperatur des MOSFET 10 ermittelt.
Es sei darauf hingewiesen, dass auch hiervon abweichende Ausgestaltungen der ersten Erfassungsschaltung eingesetzt werden können.
Figur 3 zeigt eine erfindungsgemäße Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines als SiC-MOSFET 10 (nachfolgend verkürzt MOSFET genannt) ausgebildeten Halbleiterbauelements während eines Ausschaltvorgangs des MOSFET 10. Die Schaltungsanordnung weist einen Gate-T reiber 20 mit einer zweiten Auswerteeinheit 55, einen MOSFET 10 und eine zweite Erfassungsschaltung 40 auf, welche sich aus einem zweiten Komparator 44 und einem Spannungsteiler aus einem Kondensator 42 und einem Widerstand 46 zusammensetzt.
Sobald in einem Ausschaltvorgang PA des MOSFET 10 eine Spannung über dem Widerstand 46 abfällt, die größer ist, als eine zweite Referenzspannung VREF2, wird durch den zweiten Komparator 44, welcher diese beiden Spannungen vergleicht, ein zweites Signal S2 an die zweite Auswerteeinheit 55 des Gate-Treibers 20 ausgeben, welche anschließend auf Basis des zweiten Signals S2 eine zu Beginn des Ausschaltvorgangs gestartete Zeitmessung beendet und auf Basis dieser Zeitmessung eine Sperrschichttemperatur des MOSFET 10 ermittelt.
Es sei darauf hingewiesen, dass auch hiervon abweichende Ausgestaltungen der zweiten Erfassungsschaltung eingesetzt werden können.
Es sei zusätzlich darauf hingewiesen, dass die in Fig. 2 beschriebene Schaltungsanordnung und die in Fig. 3 beschriebene Schaltungsanordnung als gemeinsame Schaltungsanordnung ausgebildet sein können, welche dementsprechend in der Lage ist, eine Sperrschichttemperatur sowohl in einem Einschaltvorgang PE, als auch in einem Ausschaltvorgang PA des MOSFET 10 durchzuführen. In einem solchen Fall sind die erste Auswerteeinheit 50 und die hier beschriebene zweite Auswerteeinheit 55 vorzugsweise als ein und dieselbe Auswerteeinheit ausgebildet.

Claims

Ansprüche
1. Verfahren zum Ermitteln einer Sperrschichttemperatur eines
Halbleiterbauelements (10) mit isoliertem Gate aufweisend die Schritte:
• Ansteuern eines Gates des Halbleiterbauelements (10) mit isoliertem
Gate mittels eines vordefinierten Einschaltstroms (IE1) zu einem ersten Einschaltphasenzeitpunkt (TE1) durch einen stromgeführten Gate-Treiber (20), um einen Einschaltvorgang (PE) des Halbleiterbauelements (10) zu beginnen,
• Starten einer Einschaltphasenzeitmessung zum ersten
Einschaltphasenzeitpunkt (TE1),
• Ermitteln eines zweiten Einschaltphasenzeitpunktes (TE2), welcher ein
Erreichen einer Schwellenspannung (VGS) des Halbleiterbauelements (10) repräsentiert, anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements (10), und
• Ermitteln einer aktuellen Sperrschichttemperatur des
Halbleiterbauelements (10) auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt (TE2) und dem ersten Einschaltphasenzeitpunkt (TE1).
2. Verfahren zum Ermitteln einer Sperrschichttemperatur eines
Halbleiterbauelements (10) mit isoliertem Gate aufweisend die Schritte:
• Ansteuern eines Gates des Halbleiterbauelements (10) mit isoliertem
Gate mittels eines vordefinierten Ausschaltstroms (IA1) zu einem ersten Ausschaltphasenzeitpunkt (TA1) durch einen stromgeführten Gate-Treiber (20), um einen Ausschaltvorgang (PA) des Halbleiterbauelements (10) zu beginnen,
• Starten einer Ausschaltphasenzeitmessung zum ersten
Ausschaltphasenzeitpunkt (TA1),
• Ermitteln eines zweiten Ausschaltphasenzeitpunktes (TA2), welcher ein
Erreichen einer Plateau-Spannung (VGP) des Halbleiterbauelements (10) repräsentiert, anhand einer Detektion einer fallenden Spannungsflanke in einem Lastpfad des Halbleiterbauelements (10), und
• Ermitteln einer aktuellen Sperrschichttemperatur des
Halbleiterbauelements (10) auf Basis einer Zeitdifferenz zwischen dem zweiten Ausschaltphasenzeitpunkt (TA2) und dem ersten Ausschaltphasenzeitpunkt (TA1) und auf Basis eines aktuellen Laststroms des Halbleiterbauelements (10). Verfahren nach einem der vorstehenden Ansprüche, wobei in Abhängigkeit der ermittelten Sperrschichttemperatur ein Stromprofil ermittelt wird, welches durch den stromgeführten Gate-Treiber (20) während des aktuellen Schaltvorgangs und/oder während eines nachfolgenden Schaltvorgangs zur Ansteuerung des Gates des Halbleiterbauelements (10) verwendet wird. Verfahren nach einem der vorstehenden Ansprüche, wobei der vordefinierte Einschaltstrom (IE1) und/oder der vordefinierte Ausschaltstrom (IA1) in Abhängigkeit einer erforderlichen Genauigkeit der Zeitmessung festgelegt wird. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ermitteln der Sperrschichttemperatur des Halbleiterbauelements (10)
• nur während vordefinierter Betriebsphasen des Halbleiterbauelements
(10), und/oder
• während jedes Einschaltvorgangs (PE) und/oder jedes
Ausschaltvorgangs (PA) des Halbleiterbauelements (10), und/oder
• alternierend mit wenigstens einem weiteren Halbleiterbauelement (12) erfolgt. Verfahren zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements (10) mit isoliertem Gate, wobei
• ein Einschaltvorgang (PE) des Halbleiterbauelements (10) gemäß den
Verfahrensschritten des Anspruchs 1 ausgeführt wird, und
• ein Ausschaltvorgang (PA) des Halbleiterbauelements (10) gemäß den
Verfahrensschritten des Anspruchs 2 ausgeführt wird. - 15 - Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements (10) mit isoliertem Gate aufweisend:
• ein Halbleiterbauelement (10) mit isoliertem Gate,
• einen stromgeführten Gate-Treiber (20)
• eine erste Erfassungsschaltung (30), und
• eine erste Auswerteeinheit (50), wobei
• der stromgeführte Gate-Treiber (20) eingerichtet ist, ein Gate des
Halbleiterbauelements (10) mittels eines vordefinierten Einschaltstroms (IE1) zu einem ersten Einschaltphasenzeitpunkt (TE1) anzusteuern, um einen Einschaltvorgang (PE) des Halbleiterbauelements (10) zu beginnen,
• die erste Auswerteeinheit (50) eingerichtet ist, eine
Einschaltphasenzeitmessung zum ersten Einschaltphasenzeitpunkt (TE1) zu starten,
• die erste Erfassungsschaltung (30) eingerichtet ist, ein Erreichen einer
Schwellenspannung (VGS) des Halbleiterbauelements (10) anhand einer Detektion einer steigenden Stromflanke in einem Lastpfad des Halbleiterbauelements (10) zu erfassen und im Ansprechen auf das Erreichen der Schwellenspannung (VGS) eine erste Signalisierung (S1) an die erste Auswerteeinheit (50) auszugeben, und
• die erste Auswerteeinheit (50) eingerichtet ist, oim Ansprechen auf die empfangene erste Signalisierung (S1) der ersten Erfassungsschaltung (30) einen zweiten Einschaltphasenzeitpunkt (TE2) zu registrieren, und oeine aktuelle Sperrschichttemperatur des Halbleiterbauelements (10) auf Basis einer Zeitdifferenz zwischen dem zweiten Einschaltphasenzeitpunkt (TE2) und dem ersten Einschaltphasenzeitpunkt (TE1) zu ermitteln. Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements (10) mit isoliertem Gate aufweisend:
• ein Halbleiterbauelement (10) mit isoliertem Gate,
• einen stromgeführten Gate-Treiber (20),
• eine zweite Erfassungsschaltung (40), und
• eine zweite Auswerteeinheit (55), wobei - 16 -
• der stromgeführte Gate-Treiber (20) eingerichtet ist, ein Gate des
Halbleiterbauelements (10) mittels eines vordefinierten Ausschaltstroms (IA1) zu einem ersten Ausschaltphasenzeitpunkt (TA1) anzusteuern, um einen Ausschaltvorgang (PA) des Halbleiterbauelements (10) zu beginnen,
• die zweite Auswerteeinheit (55) eingerichtet ist, eine
Ausschaltphasenzeitmessung zum ersten Ausschaltphasenzeitpunkt (TA1) zu starten,
• die zweite Erfassungsschaltung (40) eingerichtet ist, ein Erreichen einer
Plateau-Spannung (VGP) des Halbleiterbauelements (10) anhand einer Detektion einer fallenden Spannungsflanke in einem Lastpfad des Halbleiterbauelements (10) zu erfassen und im Ansprechen auf das Erreichen der Plateau-Spannung (VGP) eine zweite Signalisierung (S2) an die zweite Auswerteeinheit (55) auszugeben, und
• die zweite Auswerteeinheit (55) eingerichtet ist, oim Ansprechen auf die empfangene zweite Signalisierung (S2) der zweiten Erfassungsschaltung (40) einen zweiten Ausschaltphasenzeitpunkt (TA2) zu registrieren, und oeine aktuelle Sperrschichttemperatur des Halbleiterbauelements (10) auf Basis einer Zeitdifferenz zwischen dem zweiten Ausschaltphasenzeitpunkt (TA2) und dem ersten Ausschaltphasenzeitpunkt (TA1) zu ermitteln. Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements (10) mit isoliertem Gate, aufweisend
• eine Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur während eines Einschaltvorgangs (PE) des Halbleiterbauelements (10) gemäß Anspruch 7, und
• eine Schaltungsanordnung zum Ermitteln einer Sperrschichttemperatur während eines Ausschaltvorgangs (PA) des Halbleiterbauelements (10) gemäß Anspruch 8. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, wobei
• das Halbleiterbauelement ein erstes Halbleiterbauelement (10) ist,
• die Schaltungsanordnung wenigstens ein zweites Halbleiterbauelement
(12) aufweist, und - 17 -
• die Schaltungsanordnung eingerichtet ist, oeine Sperrschichttemperatur des zweiten Halbleiterbauelements (12) aus der ermittelten Sperrschichttemperatur des ersten Halbleiterbauelements (10) abzuleiten, oder oeine Sperrschichttemperatur des zweiten Halbleiterbauelements
(12) in korrespondierender Weise zum Ermitteln der Sperrschichttemperatur des ersten Halbleiterbauelements (10) zu ermitteln.
PCT/EP2022/075893 2021-09-27 2022-09-19 Verfahren und schaltungsanordnungen zum ermitteln einer sperrschichttemperatur eines halbleiterbauelements mit isoliertem gate WO2023046611A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280065423.4A CN118043633A (zh) 2021-09-27 2022-09-19 用于求取具有绝缘栅极的半导体结构元件的截止层温度的方法和电路组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021210733.8A DE102021210733A1 (de) 2021-09-27 2021-09-27 Verfahren und Schaltungsanordnungen zum Ermitteln einer Sperrschichttemperatur eines Halbleiterbauelements mit isoliertem Gate
DE102021210733.8 2021-09-27

Publications (1)

Publication Number Publication Date
WO2023046611A1 true WO2023046611A1 (de) 2023-03-30

Family

ID=83690412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/075893 WO2023046611A1 (de) 2021-09-27 2022-09-19 Verfahren und schaltungsanordnungen zum ermitteln einer sperrschichttemperatur eines halbleiterbauelements mit isoliertem gate

Country Status (3)

Country Link
CN (1) CN118043633A (de)
DE (1) DE102021210733A1 (de)
WO (1) WO2023046611A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3457149A1 (de) * 2016-05-09 2019-03-20 Hitachi, Ltd. Diagnosesystem für eine leistungsumwandlungsvorrichtung, diagnoseverfahren für ein halbleitermodul und leistungsumwandlungsvorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988354B2 (en) 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
DE102011050122A1 (de) 2010-12-17 2012-06-21 Zf Lenksysteme Gmbh DIREKTE SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs (N-TYP)
DE102011083679B3 (de) 2011-09-29 2012-09-27 Semikron Elektronik Gmbh & Co. Kg Ip-Department Verfahren und Einrichtung zur Ermittlung der Temperatur eines Halbleiterschalters
DE102013225810A1 (de) 2013-12-13 2015-06-18 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Bestimmen der Sperrschichttemperatur eines Halbleiterbauelements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3457149A1 (de) * 2016-05-09 2019-03-20 Hitachi, Ltd. Diagnosesystem für eine leistungsumwandlungsvorrichtung, diagnoseverfahren für ein halbleitermodul und leistungsumwandlungsvorrichtung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
LUO HAOZE ET AL: "Junction Temperature Extraction Approach With Turn-Off Delay Time for High-Voltage High-Power IGBT Modules", IEEE TRANSACTIONS ON POWER ELECTRONICS, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, USA, vol. 31, no. 7, 1 July 2016 (2016-07-01), pages 5122 - 5132, XP011597368, ISSN: 0885-8993, [retrieved on 20160128], DOI: 10.1109/TPEL.2015.2481465 *
SCHINDLER ALEXIS ET AL: "10ns Variable current gate driver with control loop for optimized gate current timing and level control for in-transition slope shaping", 2017 IEEE APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC), IEEE, 26 March 2017 (2017-03-26), pages 3570 - 3575, XP033098768, DOI: 10.1109/APEC.2017.7931210 *
WANG LIE ET AL: "Thermal Stress Reduction of Power MOSFET in Electric Drive Application with Dynamic Gate Driving Strategy", 2021 IEEE APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC), IEEE, 14 June 2021 (2021-06-14), pages 720 - 727, XP033944970, DOI: 10.1109/APEC42165.2021.9487385 *
YANG FEI ET AL: "Turn-on Delay Based Real-Time Junction Temperature Measurement for SiC MOSFETs With Aging Compensation", IEEE TRANSACTIONS ON POWER ELECTRONICS, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, USA, vol. 36, no. 2, 14 July 2020 (2020-07-14), pages 1280 - 1294, XP011811963, ISSN: 0885-8993, [retrieved on 20200925], DOI: 10.1109/TPEL.2020.3009202 *

Also Published As

Publication number Publication date
DE102021210733A1 (de) 2023-03-30
CN118043633A (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
DE112007000857B4 (de) Drei Treiberschaltungen für Halbleiterelemente mit Kurzschlusserfassung
DE112013006487B4 (de) Ansteuervorrichtung für Halbleiterelemente und Halbleitervorrichtigung
DE102012207222B4 (de) Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente
DE69728715T2 (de) Treiberschaltung
DE19838389C1 (de) Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer
DE102012207147B4 (de) Verfahren zum Ansteuern von Leistungshalbleiterschaltern
DE112007002270T5 (de) Gate-Ansteuerschaltung
DE3445296A1 (de) Verfahren und anordnung zum steuern der halbperioden-mittel- oder effektivwertgroesse einer wechselspannung an einer last
DE10325588A1 (de) Integrierte MOS-Gate-Treiberschaltung mit adaptiver Totzeit
DE102009029694B4 (de) Ansteuerung eines Transistors mit variablem Ansteuerstrom
EP3057231B1 (de) Steuerschaltung und Steuerverfahren zum Anschalten eines Leistungshalbleiterschalters
DE102012223088A1 (de) Leistungsvorrichtungs-Steuerschaltung und Leistungsvorrichtungsschaltung
DE102020104717A1 (de) Gate-Treiber und Leistungswandler
EP3711162B1 (de) Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom
DE10223496A1 (de) Halbleiterbauelement
DE102020125082A1 (de) Gate-treiber und leistungswandler
DE102004062224B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsmodul
WO2018077650A1 (de) Ändern eines schaltzustands einer schalt-halbbrücke
DE112017000072T5 (de) Treibervorrichtung für Halbleiterelemente
US4447764A (en) Power supply for low-voltage incandescent lamp and like load
WO2023046611A1 (de) Verfahren und schaltungsanordnungen zum ermitteln einer sperrschichttemperatur eines halbleiterbauelements mit isoliertem gate
EP1936789A2 (de) Umrichter mit einer Verzögerungsschaltung für PWM-Signale
DE102011120841B4 (de) Wechselrichter mit Totzeitkorrektur sowie Verfahren zur Korrektur der Totzeit in einem Wechselrichter
EP3748827A1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE3510450A1 (de) Schaltung zum selbstkommutierten ausschalten einer leistungsschaltvorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22789213

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE