WO2023043163A1 - 양면 냉각 반도체 장치 - Google Patents

양면 냉각 반도체 장치 Download PDF

Info

Publication number
WO2023043163A1
WO2023043163A1 PCT/KR2022/013675 KR2022013675W WO2023043163A1 WO 2023043163 A1 WO2023043163 A1 WO 2023043163A1 KR 2022013675 W KR2022013675 W KR 2022013675W WO 2023043163 A1 WO2023043163 A1 WO 2023043163A1
Authority
WO
WIPO (PCT)
Prior art keywords
cooling structure
cooling
metal plate
semiconductor device
inner metal
Prior art date
Application number
PCT/KR2022/013675
Other languages
English (en)
French (fr)
Inventor
윤기명
김인석
엄주양
Original Assignee
파워마스터반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워마스터반도체 주식회사 filed Critical 파워마스터반도체 주식회사
Priority to CN202280062344.8A priority Critical patent/CN118056274A/zh
Publication of WO2023043163A1 publication Critical patent/WO2023043163A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00

Definitions

  • the present invention relates to a double-sided cooling semiconductor device.
  • Power semiconductors can convert power supplied from a power source or battery in any device that uses power into voltage and current levels required by various systems (eg, automobiles), and manage power throughout the system.
  • Power semiconductors may be used in the form of modules in which individual devices, integrated circuits, and multiple devices are packaged according to application purposes and withstand voltage characteristics. Since such a power semiconductor must be able to operate in a harsh environment having a high operating temperature and a long operating time, high reliability is required. In this regard, research on a method of cooling a semiconductor device from both sides in order to handle a high calorific value of a power semiconductor is active.
  • An object to be solved by the present invention is to provide a double-sided cooling semiconductor device capable of improving cooling efficiency by forming a cooling structure inside a semiconductor device and simplifying an assembly process with an external cooling structure.
  • a double-sided cooling semiconductor device includes a first cooling structure and a second cooling structure including a thermally conductive electrical insulating layer; a first inner metal plate formed on an upper surface of the second cooling structure; a second inner metal plate formed on a lower surface of the first cooling structure; a third inner metal plate formed on the first inner metal plate and supporting a semiconductor chip; a metal block formed on the semiconductor chip; and a fourth inner metal plate formed under the second inner metal plate and having a metal block insertion hole into which the metal block is inserted.
  • the first cooling structure and the second cooling structure may each include a metal plate therein.
  • the double-sided cooling semiconductor device may further include one or more concavo-convex structures to prevent flow of molding resin.
  • a cross-sectional shape of the metal block insertion hole and a cross-sectional shape of the metal block may be circular.
  • the double-sided cooling semiconductor device may further include a third cooling structure attached to a lower surface of the second cooling structure and including one or more coolant entrances.
  • the double-sided cooling semiconductor device may further include a fourth cooling structure attached to a lower surface of the first cooling structure and including one or more coolant entrances.
  • the third cooling structure and the fourth cooling structure form one cooling structure and may be formed by bending or deforming metal.
  • a double-side cooling semiconductor system may include the double-side cooling semiconductor device; external cooling structure; and an interconnection layer including a thermally conductive material and connecting the double-sided cooling semiconductor device and the external cooling structure.
  • cooling efficiency may be improved and an assembly process with an external cooling structure may be simplified.
  • FIG. 1 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment
  • FIG. 2 is a diagram for explaining a double-sided cooling semiconductor system according to an exemplary embodiment.
  • FIG. 3 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment.
  • FIG. 4 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment.
  • FIG. 5 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment.
  • FIG. 6 is a diagram for explaining a double-sided cooling semiconductor system according to an exemplary embodiment.
  • FIG. 1 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment
  • FIG. 2 is a diagram for describing a double-sided cooling semiconductor system according to an exemplary embodiment.
  • a double-sided cooling semiconductor device 1 may include cooling structures 15 and 29 .
  • Cooling structures 15 and 29 may include a thermally conductive electrically insulating layer.
  • the thermally conductive electrical insulation layer can be made using a thermally conductive material having electrical insulation properties.
  • the thermally conductive electrically insulating layer may include a ceramic material.
  • the thermally conductive electrical insulation layer may include a polymer composite in the form of a composite in which a polymer material and a large amount of a metal, carbon, or ceramic filler are mixed.
  • the thermally conductive electrical insulation layer is formed by powder molding with a powder having high heat transfer properties such as Al 2 O 3 , AlN, Si 3 N 4 and the like, and at the same time having high insulation properties, and then subjected to high-temperature treatment (eg, about Celsius). 600 degrees or more) may include one material.
  • high-temperature treatment eg, about Celsius
  • the cooling structures 15 and 29 may further include metal plates 15-1 and 29-1. Upon powder formation of the thermally conductive electrical insulation layer, the metal plates 15 - 1 and 29 - 1 may be disposed inside the cooling structures 15 and 29 .
  • the cooling structures 15 and 29 may increase the thermal conductivity of the thermally conductive electrical insulation layer by having the metal plates 15-1 and 29-1, and the cooling structures 15 and 29 may increase the thermal conductivity of the external cooling structure 13 When combined with, it is possible to prevent microcracks that may occur due to pressure.
  • the metal plates 15-1 and 29-1 may be included without surfaces exposed inside the cooling structures 15 and 29, and in other embodiments, the metal plates 15-1 and 29-1 One surface of may be exposed to the outside through one surface of the cooling structures 15 and 29 . Alternatively, in some other embodiments, the cooling structures 15 and 29 may not include the metal plates 15-1 and 29-1.
  • the double-sided cooling semiconductor device 1 may further include a molding resin layer 34 filling between the cooling structures 15 and 29 .
  • the molding resin layer 34 may correspond to an electrical insulation layer.
  • the double-sided cooling semiconductor device 1 may include one or more concave-convex structures 16 and 17 to prevent flow of molding resin.
  • the uneven structures 16 and 17 preventing the flow of molding resin can prevent resin from flowing out. Due to the concavo-convex structures 16 and 17 preventing the flow of molding resin, it is possible to omit a post-molding polishing process to remove spilled resin or a film attachment process before molding to prevent the flow of resin, simplifying the manufacturing process and Cost and time savings can be achieved.
  • a first inner metal plate 28 may be formed on an upper surface of the cooling structure 29 .
  • the first inner metal plate 28 may be a metal plate capable of being soldered or sintered.
  • the first inner metal plate 28 may be formed by coating at least one of nickel, silver, tin, lead, and copper on the upper surface of the cooling structure 29, and the coating method is selectively immersed in a metal solution , paste application, electroless plating, and the like. The application may be performed in a step of manufacturing the cooling structure 29 .
  • a second inner metal plate 18 may be formed on the lower surface of the cooling structure 15 , and the description of the first inner metal plate 28 may be referred to for the second inner metal plate 18 .
  • a third inner metal plate 26 may be formed on the first inner metal plate 28 .
  • the third inner metal plate 26 may serve to support the semiconductor chips 24 and 31 .
  • the first inner metal plate 28 and the third inner metal plate 26 may be bonded to each other through a solder layer or a sintered adhesive layer 27 .
  • the solder layer may include, for example, silver, tin, lead, copper, or a combination of these metals
  • the sintered adhesive layer may include silver, copper, or a combination of these metals.
  • the semiconductor chips 24 and 31 may be power semiconductor devices.
  • Power semiconductor devices include SCR (Silicon Controlled Rectifier), SiC (Silicon Carbide), IGBT (Insulated Gate Bipolar Transistor), FET (Field Effect Transistor), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), power rectifier, A power regulator or the like may be mentioned, and in particular, a power MOSFET device may be used, and may have a double-diffused metal oxide semiconductor (DMOS) structure unlike a general MOSFET due to high voltage and high current operation. However, the scope of the present invention is not limited to these examples.
  • the semiconductor chips 24 and 31 may be attached to the third internal metal plate 26 through solder layers or sintered adhesive layers 25 and 30 . In some embodiments, a wire connection may be formed between the semiconductor chips 24 and 31 and the third internal metal plate 26 as needed.
  • Metal blocks 22 and 33 may be formed on the semiconductor chips 24 and 31 . Meanwhile, a fourth inner metal plate 20 having a metal block insertion hole may be formed under the second inner metal plate 18 .
  • the cross-sectional shape of the metal block insertion hole may be circular, and the cross-sectional shapes of the metal blocks 22 and 33 may also be circular.
  • the metal blocks 22 and 33 may be firmly fixed by being inserted into the metal block insertion hole formed in the fourth inner metal plate 20 through mechanical pressure.
  • the cross-sectional diameter of the metal blocks 22 and 33 and the cross-sectional diameter of the metal block insertion hole may be determined to sufficiently secure the fixing force of the two elements.
  • the cross-sectional diameter of the metal block insertion hole may be formed to be the same as or slightly smaller than the cross-sectional diameter of the metal blocks 22 and 33 .
  • the cross sections of the metal blocks 22 and 33 and the cross sections of the metal block insertion holes may be formed in shapes other than circular. Due to the structure of the metal blocks 22 and 33 and the fourth inner metal plate 20, the assembly or manufacturing process of the semiconductor device 1 is easy, while providing sufficient fixing force to the internal elements of the semiconductor device 1. Thus, the degree of completeness of assembly of the semiconductor device 1 can be improved.
  • Bottom surfaces of the metal blocks 22 and 33 may be attached to the semiconductor chips 24 and 31 through solder layers or sintered adhesive layers 23 and 32 . Also, the upper surfaces of the metal blocks 22 and 33 and the fourth inner metal plate 20 may be attached to the second inner metal plate 18 through a solder layer or a sintered adhesive layer 19 .
  • the semiconductor devices 1a, 1b, 1c, and 1d manufactured as described in relation to FIG. 1 have an external cooling structure through interconnection layers 10a, 10b, 10c, and 10d that are thermally conductive materials. (13) to form the semiconductor system (2).
  • a coolant may flow inside the external cooling structure 13 .
  • the external cooling structure 13 is made of a metal material, an electrical short circuit may occur when the semiconductor devices 1a, 1b, 1c, and 1d are assembled between the external cooling structures 13. To prevent this, a thermally conductive and electrically insulating layer needs to be formed between the semiconductor devices 1a, 1b, 1c, and 1d and the external cooling structure 13.
  • a method of forming a thermally conductive electrical insulation layer between the interconnection layers 10a, 10b, 10c, and 10d may be considered.
  • the interconnection layers 10a, 10b, 10c, and 10d are thermally conductive.
  • the interconnection layers 10a and 10b , 10c, 10d) only need to have thermal conductivity and do not necessarily have to have electrical insulation. Accordingly, according to the present embodiment, by simply forming the interconnection layers 10a, 10b, 10c, and 10d having a one-layer structure, the electrical short circuit problem can be prevented, the manufacturing and assembly processes are simplified, and the semiconductor device It may also be advantageous in terms of the size of (1a, 1b, 1c, 1d).
  • the interconnection layers 10a and 10b are implemented as three layers, four thermally conductive layers and two thermally conductive electrical insulation layers are needed Furthermore, if the area where the semiconductor devices 1a and 1b are disposed is assembled by repeating 7 times, a total of 28 thermally conductive layers and 14 thermally conductive electrical insulation layers in the vertical direction are required. In contrast, when assembling the semiconductor devices 1a and 1b to the external cooling structure 13, if the interconnection layers 10a and 10b are implemented as one layer according to embodiments, only one thermal conductive layer is required. . Furthermore, if the regions where the semiconductor devices 1a and 1b are disposed are repeatedly assembled 7 times, a total of 14 thermally conductive layers need only be formed in the vertical direction.
  • FIG. 3 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment.
  • a double-sided cooling semiconductor device 3 may include cooling structures 39 and 51 .
  • the cooling structures 39 and 51 may include a thermally conductive electrically insulating layer.
  • the thermally conductive electrical insulation layer can be made using a thermally conductive material having electrical insulation properties.
  • the thermally conductive electrically insulating layer may include a ceramic material.
  • the thermally conductive electrical insulation layer may include a polymer composite in the form of a composite in which a polymer material and a large amount of a metal, carbon, or ceramic filler are mixed.
  • the thermally conductive electrical insulation layer is formed by powder molding with a powder having high heat transfer properties such as Al 2 O 3 , AlN, Si 3 N 4 and the like, and at the same time having high insulation properties, and then subjected to high-temperature treatment (eg, about Celsius). 600 degrees or more) may include one material.
  • the cooling structures 39 and 51 may further include metal plates 39-1 and 51-1. Upon powder formation of the thermally conductive electrical insulation layer, the metal plates 39 - 1 and 51 - 1 may be disposed inside the cooling structures 39 and 51 .
  • the cooling structures 39 and 51 may increase the thermal conductivity of the thermally conductive electrical insulation layer by including the metal plates 39-1 and 51-1, and the cooling structures 39 and 51 are combined with the external cooling structure. It can prevent micro cracks that may occur in the case of
  • the metal plates 39-1 and 51-1 may be included without surfaces exposed inside the cooling structures 39 and 51, and in other embodiments, the metal plates 39-1 and 51-1 One surface of may be exposed to the outside through one surface of the cooling structure (39, 51). Alternatively, in some other embodiments, the cooling structures 39 and 51 may not include the metal plates 39-1 and 51-1.
  • a first inner metal plate 50 may be formed on an upper surface of the cooling structure 51 .
  • the first inner metal plate 50 may be a metal plate capable of being soldered or sintered.
  • the first inner metal plate 50 may be formed by coating at least one of nickel, silver, tin, lead, and copper on the upper surface of the cooling structure 51, and the coating method is selectively immersed in a metal solution , paste application, electroless plating, and the like. The application may be performed in a step of manufacturing the cooling structure 51 .
  • a second inner metal plate 40 may be formed on the lower surface of the cooling structure 39 , and the description of the first inner metal plate 50 may be referred to for the second inner metal plate 40 .
  • the double-sided cooling semiconductor device 3 may further include a cooling structure 37 .
  • the cooling structures 39 and 51 may be attached to the cooling structure 37 by, for example, high temperature surface melting of about 600 degrees Celsius or more, oxide film melting, or direct attachment of aluminum or copper of about 1000 degrees Celsius or more.
  • the lower surface of the cooling structure 51 may be attached to one end of the cooling structure 37 where the coolant inlet 56b is located, and the upper surface of the cooling structure 39 is the coolant inlet 56a of the cooling structure 37. ) can be attached to the other end where it is located.
  • the first inner metal plate 50 may be first formed on the upper surface of the cooling structure 51 and then bonded to the cooling structure 37 on the lower surface of the cooling structure 51, in the opposite order. After bonding with the cooling structure 37 is made on the lower surface of the 51 , the first inner metal plate 50 may be formed on the upper surface of the cooling structure 51 .
  • the second inner metal plate 40 may be first formed on the lower surface of the cooling structure 39 and then bonded to the cooling structure 37 on the upper surface of the cooling structure 39, in the opposite order. ) may be bonded to the cooling structure 37 on the upper surface, and then the second inner metal plate 40 may be formed on the lower surface of the cooling structure 39 .
  • the cooling structure 37 may be formed by metal bending or deformation 38 . Accordingly, the first inner metal plate 50 and the second inner metal plate 40 bonded to the cooling structure 37 may face each other.
  • the coolant entrance 56a formed in the cooling structure 37 and the coolant entrance 56a may be arranged to form a straight line in the vertical direction in the drawing. Due to the shape of the cooling structure 37, the cooling efficiency of the double-sided cooling semiconductor device 3 can be maximized. Meanwhile, a compression process using a jig may be performed at both ends of the cooling structure 37 before a soldering or sintering process.
  • the double-sided cooling semiconductor device 3 may further include a molded resin layer 36 filling the inside thereof.
  • the molding resin layer 36 may entirely cover the cooling structure 37 having a bent or deformed metal shape 38 and expose only the coolant entrances 56a and 56b.
  • a third inner metal plate 48 may be formed on the first inner metal plate 50 .
  • the third inner metal plate 48 may serve to support the semiconductor chips 46 and 53 .
  • the first inner metal plate 50 and the third inner metal plate 48 may be bonded to each other through a solder layer or a sintered adhesive layer 49 .
  • the semiconductor chips 46 and 53 may be power semiconductor devices as described above with reference to FIG. 1 .
  • the semiconductor chips 46 and 53 may be attached to the third internal metal plate 48 through solder layers or sintered adhesive layers 47 and 52 .
  • a wire connection may be formed between the semiconductor chips 46 and 53 and the third inner metal plate 48 as needed.
  • Metal blocks 44 and 55 may be formed on the semiconductor chips 46 and 53 . Meanwhile, fourth inner metal plates 42 and 43 having metal block insertion holes may be formed under the second inner metal plate 40 .
  • the cross-sectional shape of the metal block insertion hole may be circular, and the cross-sectional shapes of the metal blocks 44 and 55 may also be circular.
  • the metal blocks 44 and 55 may be firmly fixed by being inserted into the metal block insertion holes formed in the fourth inner metal plates 42 and 43 through mechanical pressure.
  • the cross-sectional diameter of the metal blocks 44 and 55 and the cross-sectional diameter of the metal block insertion hole may be determined to sufficiently secure the fixing force of the two elements.
  • the cross-sectional diameter of the metal block insertion hole may be formed to be the same as or slightly smaller than the cross-sectional diameter of the metal blocks 44 and 55 .
  • the cross sections of the metal blocks 44 and 55 and the cross sections of the metal block insertion holes may be formed in shapes other than circular. Due to the structures of the metal blocks 44 and 55 and the fourth internal metal plates 42 and 43, the assembly or manufacturing process of the semiconductor device 3 is easy, and the semiconductor device 3 has sufficient fixing force for internal elements. It is possible to increase the completeness of assembly of the semiconductor device 3 by providing.
  • Bottom surfaces of the metal blocks 44 and 55 may be attached to the semiconductor chips 46 and 53 through solder layers or sintered adhesive layers 45 and 54 . Also, the upper surfaces of the metal blocks 44 and 55 and the fourth inner metal plates 42 and 43 may be attached to the second inner metal plate 40 through a solder layer or a sintered adhesive layer 41 .
  • the assembly process for the external cooling structure (eg, the external cooling structure 13 of FIG. 2 or the external cooling structure 93 of FIG. 6, etc.) is simplified, and only the coolant entrances 56a and 56b are installed. Since the connection is necessary, manufacturing convenience may be increased.
  • the thermally conductive electrical insulating layers, such as the cooling structures 39 and 51, are protected by the resin 36, these layers prevent microscopic forces that may occur due to pressure when the cooling structures 15, 29 are coupled with an external cooling structure. cracking can be prevented.
  • a polishing process after molding to remove resin or a film attachment process before molding to prevent flow of resin can be omitted. , can simplify the manufacturing process and promote cost and time savings.
  • FIG. 4 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment.
  • a double-sided cooling semiconductor device 4 may include cooling structures 66 and 76 .
  • Cooling structures 66 and 76 may include a thermally conductive electrically insulating layer.
  • the thermally conductive electrical insulation layer can be made using a thermally conductive material having electrical insulation properties.
  • the thermally conductive electrically insulating layer may include a ceramic material.
  • the thermally conductive electrical insulation layer may include a polymer composite in the form of a composite in which a polymer material and a large amount of a metal, carbon, or ceramic filler are mixed.
  • the thermally conductive electrical insulation layer is formed by powder molding with a powder having high heat transfer properties such as Al 2 O 3 , AlN, Si 3 N 4 and the like, and at the same time having high insulation properties, and then subjected to high-temperature treatment (eg, about Celsius). 600 degrees or more) may include one material.
  • a thermally conductive electrical insulation layer as a thermal control material, it is possible to improve problems that cause deterioration and shortened lifespan of products and decrease in reliability due to greatly increased heat density in a limited area.
  • the cooling structures 66 and 76 may further include metal plates 66-1 and 76-1. Upon powder formation of the thermally conductive electrical insulating layer, metal plates 66 - 1 and 76 - 1 may be disposed inside the cooling structures 66 and 76 .
  • the cooling structures 66 and 76 may increase the thermal conductivity of the thermally conductive electrical insulation layer by including the metal plates 66-1 and 76-1, and the cooling structures 66 and 76 may include an external cooling structure (eg, For example, it is possible to prevent micro cracks that may occur when combined with a cooling water providing casting body).
  • the metal plates 66-1 and 76-1 may be included without surfaces exposed inside the cooling structures 66 and 76, and in other embodiments, the metal plates 66-1 and 76-1 One surface of may be exposed to the outside through one surface of the cooling structures 66 and 76 . Alternatively, in some other embodiments, the cooling structures 66 and 76 may not include the metal plates 66-1 and 76-1.
  • a first inner metal plate 75 may be formed on an upper surface of the cooling structure 76 .
  • the first inner metal plate 75 may be a metal plate capable of being soldered or sintered.
  • the first inner metal plate 75 may be formed by coating at least one of nickel, silver, tin, lead, and copper on the upper surface of the cooling structure 76, and the coating method is selectively immersed in a metal solution , paste application, electroless plating, and the like. Application may be performed at the stage of manufacturing the cooling structure 76 .
  • a second inner metal plate 65 may be formed on the lower surface of the cooling structure 66 , and the description of the first inner metal plate 75 may be referred to for the second inner metal plate 65 .
  • the double-sided cooling semiconductor device 4 may further include cooling structures 67a and 67b.
  • the cooling structure 66 is coupled to the cooling structure 67a
  • the cooling structure 76 is coupled to the cooling structure 67b, for example, a high temperature surface melting of about 600 degrees Celsius or more, an oxide film melting, or about 1000 degrees Celsius or more. It can be attached by direct attachment of aluminum or copper.
  • the upper surface of the cooling structure 66 may be attached to the lower surface of the cooling structure 67a including the coolant inlets 68a and 68b, and the lower surface of the cooling structure 76 provides the coolant inlets 68c and 68d. It may be attached to the upper surface of the cooling structure 67b including the cooling structure 67b.
  • the first internal metal plate 75 is formed on the upper surface of the cooling structure 76 and then bonded to the cooling structure 67b on the lower surface of the cooling structure 76.
  • the lower surface of 76 may be bonded to the cooling structure 67b and then the first inner metal plate 75 may be formed on the upper surface of the cooling structure 76 .
  • the second inner metal plate 65 may be first formed on the lower surface of the cooling structure 66 and then bonded to the cooling structure 67a on the upper surface of the cooling structure 66, in the opposite order. ) may be bonded to the cooling structure 67a on the upper surface, and then the second inner metal plate 65 may be formed on the lower surface of the cooling structure 66 .
  • the double-sided cooling semiconductor device 4 may further include a molded resin layer 69 filling the inside thereof.
  • the molding resin layer 69 may entirely cover the cooling structures 67a and 67b and expose only the coolant entrances 68a, 68b, 68c and 68d.
  • a third inner metal plate 73 may be formed on the first inner metal plate 75 .
  • the third inner metal plate 73 may serve to support the semiconductor chips 60 and 71 .
  • the first inner metal plate 75 and the third inner metal plate 73 may be bonded to each other through a solder layer or a sintered adhesive layer 74 .
  • the semiconductor chips 60 and 71 may be power semiconductor devices as described above with reference to FIG. 1 .
  • the semiconductor chips 60 and 71 may be attached to the third internal metal plate 73 through solder layers or sintered adhesive layers 59 and 72 .
  • a wire connection may be formed between the semiconductor chips 60 and 71 and the third inner metal plate 73 as needed.
  • Metal blocks 62 and 69 may be formed on the semiconductor chips 60 and 71 . Meanwhile, a fourth inner metal plate 63 having a metal block insertion hole may be formed under the second inner metal plate 65 .
  • the cross-sectional shape of the metal block insertion hole may be circular, and the cross-sectional shapes of the metal blocks 62 and 69 may also be circular.
  • the metal blocks 62 and 69 may be firmly fixed by being inserted into the metal block insertion hole formed in the fourth inner metal plate 63 through mechanical pressure.
  • the cross-sectional diameter of the metal blocks 62 and 69 and the cross-sectional diameter of the metal block insertion hole may be determined to sufficiently secure the fixing force of the two elements.
  • the cross-sectional diameter of the metal block insertion hole may be the same as or slightly smaller than the cross-sectional diameter of the metal blocks 62 and 69 .
  • the cross sections of the metal blocks 62 and 69 and the cross sections of the metal block insertion holes may be formed in shapes other than circular. Due to the structures of the metal blocks 62 and 69 and the fourth inner metal plate 63, the assembly or manufacturing process of the semiconductor device 4 is easy, while providing sufficient fixing force to the internal elements of the semiconductor device 4. Thus, the completeness of assembly of the semiconductor device 4 can be improved.
  • the lower surfaces of the metal blocks 62 and 69 may be attached to the semiconductor chips 60 and 71 through solder layers or sintered adhesive layers 61 and 70 . Also, the upper surfaces of the metal blocks 62 and 69 and the fourth inner metal plate 63 may be attached to the second inner metal plate 65 through a solder layer or a sintered adhesive layer 64 .
  • the assembly process for the external cooling structure (eg, the external cooling structure 13 of FIG. 2 or the external cooling structure 93 of FIG. 6, etc.) is simplified, and the coolant entrances 68a, 68b, and 68c , 68d), manufacturing convenience can be increased.
  • the thermally conductive electrical insulating layers, such as the cooling structures 66 and 76, are protected by the resin 69, these layers can prevent the microstructures that may be caused by pressure when the cooling structures 66, 76 are coupled with an external cooling structure. cracking can be prevented.
  • the metal plates that operate electrically in the double-sided cooling semiconductor device 4 are not exposed, it is possible to omit a polishing process after molding to remove resin or a film attachment process before molding to prevent flow of resin. , can simplify the manufacturing process and promote cost and time savings.
  • FIG. 5 is a diagram for explaining a double-sided cooling semiconductor device according to an exemplary embodiment
  • FIG. 6 is a diagram for explaining a double-sided cooling semiconductor system according to an exemplary embodiment.
  • a double-sided cooling semiconductor device 5 may include cooling structures 79 and 81 .
  • Cooling structures 79 and 81 may include a thermally conductive electrically insulating layer.
  • the thermally conductive electrical insulation layer can be made using a thermally conductive material having electrical insulation properties.
  • the thermally conductive electrically insulating layer may include a ceramic material.
  • the thermally conductive electrical insulation layer may include a polymer composite in the form of a composite in which a polymer material and a large amount of a metal, carbon, or ceramic filler are mixed.
  • the thermally conductive electrical insulation layer is formed by powder molding with a powder having high heat transfer properties such as Al 2 O 3 , AlN, Si 3 N 4 and the like, and at the same time having high insulation properties, and then subjected to high-temperature treatment (eg, about Celsius). 600 degrees or more) may include one material.
  • a thermally conductive electrical insulation layer as a thermal control material, it is possible to improve problems that cause deterioration and shortened lifespan of products and decrease in reliability due to greatly increased heat density in a limited area.
  • the cooling structures 79 and 81 may further include metal plates 79-1 and 81-1. Upon powder formation of the thermally conductive electrical insulating layer, metal plates 79 - 1 and 81 - 1 may be disposed inside the cooling structures 79 and 81 .
  • the cooling structures 79 and 81 may increase the thermal conductivity of the thermally conductive electrical insulation layer by having the metal plates 79-1 and 81-1, and the cooling structures 79 and 81 may be provided with the external cooling structure 93 When combined with, it is possible to prevent microcracks that may occur due to pressure.
  • the metal plates 79-1 and 81-1 may be included without surfaces exposed inside the cooling structures 79 and 81, and in other embodiments, the metal plates 79-1 and 81-1 One surface of may be exposed to the outside through one surface of the cooling structure (79, 81). Alternatively, in some other embodiments, the cooling structures 79 and 81 may not include the metal plates 79-1 and 81-1.
  • the double-sided cooling semiconductor device 5 may further include a molding resin layer 92 .
  • the molding resin layer 92 may correspond to an electrical insulation layer.
  • the double-sided cooling semiconductor device 5 may include one or more concave-convex structures 90 and 91 to prevent flow of molding resin.
  • the molded resin flow prevention concave-convex structures 90 and 91 can prevent the resin from flowing out when the molded resin layer 92 is filled. Due to the concavo-convex structures 90 and 91 to prevent the flow of molding resin, it is possible to omit a post-molding polishing process to remove spilled resin or a film attachment process before molding to prevent the flow of resin, simplifying the manufacturing process and Cost and time savings can be achieved.
  • the molding resin layer 92 may cover the entire cooling structure 80 and expose only the coolant entrances 89a and 89b.
  • a first inner metal plate 78 may be formed on an upper surface of the cooling structure 79 .
  • the first inner metal plate 78 may be a metal plate capable of being soldered or sintered.
  • the first inner metal plate 78 may be formed by coating at least one of nickel, silver, tin, lead, and copper on the upper surface of the cooling structure 79, and the coating method is selectively immersed in a metal solution , paste application, electroless plating, and the like. The application may be performed at the stage of manufacturing the cooling structure 79 .
  • a second inner metal plate 82 may be formed on the lower surface of the cooling structure 81 , and the description of the first inner metal plate 78 may be referred to for the second inner metal plate 82 .
  • the double-sided cooling semiconductor device 5 may further include a cooling structure 80 .
  • the cooling structures 79 and 81 may be attached to the cooling structure 79 by, for example, hot surface melting of about 600 degrees Celsius or greater, oxide film melting, or direct attachment of aluminum or copper of about 1000 degrees Celsius or greater.
  • a lower surface of the cooling structure 79 may be attached to an upper surface of the cooling structure 80 including coolant entrances 89a and 89b.
  • the first internal metal plate 78 is formed on the upper surface of the cooling structure 79 and then bonded to the cooling structure 80 on the lower surface of the cooling structure 79.
  • the lower surface of 79 may be bonded to the cooling structure 80 and then the first inner metal plate 78 may be formed on the upper surface of the cooling structure 79 .
  • a third inner metal plate 76 may be formed on the first inner metal plate 78 .
  • the third inner metal plate 76 may serve to support the semiconductor chips 74 and 87 .
  • the first inner metal plate 78 and the third inner metal plate 76 may be bonded to each other through a solder layer or a sintered adhesive layer 77 .
  • the solder layer may include, for example, silver, tin, lead, copper, or a combination of these metals
  • the sintered adhesive layer may include silver, copper, or a combination of these metals.
  • the semiconductor chips 74 and 87 may be power semiconductor devices as described above with reference to FIG. 1 .
  • the semiconductor chips 74 and 87 may be attached to the third inner metal plate 76 through solder layers or sintered adhesive layers 75 and 88 .
  • a wire connection may be formed between the semiconductor chips 74 and 87 and the third inner metal plate 76 as needed.
  • Metal blocks 72 and 85 may be formed on the semiconductor chips 74 and 87 . Meanwhile, a fourth inner metal plate 84 having a metal block insertion hole may be formed under the second inner metal plate 82 .
  • the cross-sectional shape of the metal block insertion hole may be circular, and the cross-sectional shapes of the metal blocks 72 and 85 may also be circular.
  • the metal blocks 72 and 85 may be firmly fixed by being inserted into the metal block insertion hole formed in the fourth inner metal plate 84 through mechanical pressure.
  • the cross-sectional diameter of the metal blocks 72 and 85 and the cross-sectional diameter of the metal block insertion hole may be determined to sufficiently secure the fixing force of the two elements.
  • the cross-sectional diameter of the metal block insertion hole may be formed to be the same as or slightly smaller than the cross-sectional diameter of the metal blocks 72 and 85 .
  • the cross sections of the metal blocks 72 and 85 and the cross sections of the metal block insertion holes may be formed in shapes other than circular. Due to the structure of the metal blocks 72 and 85 and the fourth inner metal plate 84, the assembly or manufacturing process of the semiconductor device 5 is easy, while providing sufficient fixing force to the internal elements of the semiconductor device 5. Thus, the completeness of assembly of the semiconductor device 5 can be improved.
  • Bottom surfaces of the metal blocks 72 and 85 may be attached to the semiconductor chips 74 and 87 through solder layers or sintered adhesive layers 73 and 86 . Also, the upper surfaces of the metal blocks 72 and 85 and the fourth inner metal plate 84 may be attached to the second inner metal plate 82 through a solder layer or a sintered adhesive layer 83 .
  • the semiconductor devices 5a, 5b, 5c, and 5d manufactured as described in relation to FIG. 5 are provided with an external cooling structure 93 through interconnection layers 10a and 10b, which are thermally conductive materials. connected to form the semiconductor system 6 .
  • a coolant may flow inside the external cooling structure 93 .
  • the external cooling structure 93 is made of a metal material, an electrical short circuit may occur when the semiconductor devices 5a, 5b, 5c, and 5d are assembled between the external cooling structures 13. To prevent this, a thermally conductive and electrically insulating layer needs to be formed between the semiconductor devices 5a, 5b, 5c, and 5d and the external cooling structure 13.
  • the interconnection layers 10a and 10b are thermally conductive. It does not necessarily have to have electrical insulation. Therefore, according to the present embodiment, simply forming the one-layer interconnection layers 10a and 10b can prevent the electrical short circuit problem, simplify the manufacturing and assembling process, and improve the semiconductor devices 5a and 5b. , 5c, 5d) may also be advantageous in terms of size.
  • the assembly process for the external cooling structure 93 is simplified and only the coolant entrances 89a and 89b need to be connected, manufacturing convenience can be increased.
  • the thermally conductive electrical insulating layers, such as the cooling structures 79 and 81, are protected by the resin 92, these layers may cause microscopic microstructures that may occur due to pressure when the cooling structures 79 and 81 are coupled with an external cooling structure. cracking can be prevented.
  • the metal plates that operate electrically in the double-sided cooling semiconductor device 5 are not exposed, a polishing process after molding to remove resin or a film attachment process before molding to prevent flow of resin can be omitted. , can simplify the manufacturing process and promote cost and time savings.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

양면 냉각 반도체 장치 및 양면 냉각 반도체 시스템이 제공된다. 양면 냉각 반도체 장치는, 열 전도성 전기 절연층을 포함하는 제1 냉각 구조체 및 제2 냉각 구조체; 상기 제2 냉각 구조체의 상면 상에 형성되는 제1 내부 금속판; 상기 제1 냉각 구조체의 하면 상에 형성되는 제2 내부 금속판; 상기 제1 내부 금속판 상에 형성되고, 반도체 칩을 지지하는 제3 내부 금속판; 상기 반도체 칩 상에 형성되는 금속 블록; 및 상기 제2 내부 금속판 아래에 형성되고, 상기 금속 블록이 삽입되는 금속 블록 삽입 홀이 형성된 제4 내부 금속판을 포함할 수 있다.

Description

양면 냉각 반도체 장치
본 발명은 양면 냉각 반도체 장치에 관한 것이다.
전력 반도체는 전력을 사용하는 임의의 장치에서 전원이나 배터리로부터 공급되는 전력을 다양한 시스템(예를 들어 자동차)이 요구하는 전압과 전류 수준으로 변환하고, 시스템 전체의 전력을 관리할 수 있다. 전력 반도체는 응용 목적과 내압 특성에 따라 개별 소자, 집적 회로 및 다중 소자를 패키지로 집적한 모듈 형태로 사용될 수 있다. 이와 같은 전력 반도체는 높은 사용 온도와 긴 사용 시간을 갖는 가혹한 환경에서 동작할 수 있어야 하므로 높은 신뢰성이 요구된다. 이와 관련하여, 전력 반도체의 높은 발열량을 취급하기 위해 양면에서 반도체 장치를 냉각하는 방안에 대한 연구가 활발하다.
본 발명이 해결하고자 하는 과제는, 냉각 구조체를 반도체 장치 내부에 형성하여 냉각 효율을 개선하고 외부의 냉각 구조체와의 조립 공정을 단순화할 수 있는 양면 냉각 반도체 장치를 제공하는 것이다.
본 발명의 일 실시 예에 따른 양면 냉각 반도체 장치는, 열 전도성 전기 절연층을 포함하는 제1 냉각 구조체 및 제2 냉각 구조체; 상기 제2 냉각 구조체의 상면 상에 형성되는 제1 내부 금속판; 상기 제1 냉각 구조체의 하면 상에 형성되는 제2 내부 금속판; 상기 제1 내부 금속판 상에 형성되고, 반도체 칩을 지지하는 제3 내부 금속판; 상기 반도체 칩 상에 형성되는 금속 블록; 및 상기 제2 내부 금속판 아래에 형성되고, 상기 금속 블록이 삽입되는 금속 블록 삽입 홀이 형성된 제4 내부 금속판을 포함할 수 있다.
몇몇 실시 예에서, 상기 제1 냉각 구조체 및 상기 제2 냉각 구조체는 그 내부에 금속판을 각각 포함할 수 있다.
몇몇 실시 예에서, 상기 양면 냉각 반도체 장치는, 하나 이상의 성형 수지 흐름 방지 요철 구조를 더 포함할 수 있다.
몇몇 실시 예에서, 상기 금속 블록 삽입 홀의 단면 형상과, 상기 금속 블록의 단면 형상은 원형일 수 있다.
몇몇 실시 예에서, 상기 양면 냉각 반도체 장치는, 상기 제2 냉각 구조체의 하면에 부착되고, 하나 이상의 냉각제 출입구를 포함하는 제3 냉각 구조체를 더 포함할 수 있다.
몇몇 실시 예에서, 상기 양면 냉각 반도체 장치는, 상기 제1 냉각 구조체의 하면에 부착되고, 하나 이상의 냉각제 출입구를 포함하는 제4 냉각 구조체를 더 포함할 수 있다.
몇몇 실시 예에서, 상기 제3 냉각 구조체 및 상기 제4 냉각 구조체는 하나의 냉각 구조체를 이루고, 금속 굽힘 또는 변형되어 형성될 수 있다.
몇몇 실시 예에서, 일 실시 예에 따른 양면 냉각 반도체 시스템은, 상기 양면 냉각 반도체 장치; 외부 냉각 구조체; 및 열 전도성 소재를 포함하고, 상기 양면 냉각 반도체 장치와 상기 외부 냉각 구조체를 연결하는 상호 연결층을 포함할 수 있다.
냉각 구조체를 반도체 장치 내부에 형성하여 냉각 효율을 개선하고 외부의 냉각 구조체와의 조립 공정을 단순화할 수 있다.
도 1은 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 양면 냉각 반도체 시스템을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 양면 냉각 반도체 시스템을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 1은 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이고, 도 2는 일 실시예에 따른 양면 냉각 반도체 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 일 실시예에 따른 양면 냉각 반도체 장치(1)는 냉각 구조체(15, 29)를 포함할 수 있다.
냉각 구조체(15, 29)는 열 전도성 전기 절연층을 포함할 수 있다. 열 전도성 전기 절연층은 전기 절연 특성을 갖는 열 전도성 재료를 사용하여 제조될 수 있다. 예를 들어, 열 전도성 전기 절연층은 세라믹 재료를 포함할 수 있다. 다른 예로서, 열 전도성 전기 절연층은, 고분자 재료와 금속계, 탄소계, 세라믹계 필러가 다량 혼합된 복합재 형태인 고분자 복합재를 포함할 수 있다. 또 다른 예로서, 열 전도성 전기 절연층은 Al2O3, AlN, Si3N4 등 높은 열전달 특성을 가지면서 동시에 높은 절연 특성을 갖는 분말로 분말 성형한 후 고온 처리(예를 들어, 섭씨 약 600도 이상)한 재료를 포함할 수 있다. 이와 같은 열 전도성 전기 절연층을 열 제어 소재로 택함으로써 제한된 면적에서 크게 증가하는 열밀도로 인해 제품의 열화와 수명 단축을 초래하고 신뢰성을 떨어뜨리는 문제를 개선할 수 있다.
몇몇 실시 예에서, 냉각 구조체(15, 29)는 금속판(15-1, 29-1)을 더 포함할 수 있다. 열 전도성 전기 절연층의 분말 형성 시, 금속판(15-1, 29-1)이 냉각 구조체(15, 29)의 내부에 배치될 수 있다. 냉각 구조체(15, 29)는 금속판(15-1, 29-1)을 구비함에 따라 열 전도성 전기 절연층의 열 전도성을 증가시킬 수 있고, 냉각 구조체(15, 29)가 외부 냉각 구조체(13)와 결합하는 경우 압력에 의해 발생할 수 있는 미세 균열을 방지할 수 있다.
몇몇 실시 예에서, 금속판(15-1, 29-1)은 냉각 구조체(15, 29) 내부에 노출되는 면이 없이 포함될 수도 있고, 다른 몇몇 실시 예에서, 금속판(15-1, 29-1)의 일면이 냉각 구조체(15, 29)의 일면을 통해 외부에 노출될 수도 있다. 또는, 다른 몇몇 실시 예에서, 냉각 구조체(15, 29)는 금속판(15-1, 29-1)을 포함하지 않을 수도 있다.
양면 냉각 반도체 장치(1)는 냉각 구조체(15, 29) 사이를 채우는 성형 수지층(34)를 더 포함할 수 있다. 성형 수지층(34)은 전기 절연층에 해당할 수 있다. 몇몇 실시 예에서, 양면 냉각 반도체 장치(1)는 하나 이상의 성형 수지 흐름 방지 요철 구조(16, 17)를 포함할 수 있다. 성형 수지 흐름 방지 요철 구조(16, 17)는, 냉각 구조체(15, 29) 사이에 성형 수지층(34)이 채워질 때, 수지(resin)가 흘러나오는 것을 방지할 수 있다. 성형 수지 흐름 방지 요철 구조(16, 17)로 인해, 흘러나온 수지를 제거하기 위한 성형 후 연마 공정이나, 수지의 흐름을 방지하기 위한 성형 전 필름 부착 공정을 생략할 수 있어서, 제조 공정을 단순화하고 비용 및 시간 절약을 도모할 수 있다.
냉각 구조체(29)의 상면 상에는 제1 내부 금속판(28)이 형성될 수 있다. 제1 내부 금속판(28)은 솔더링(soldering) 또는 소결 접착이 가능한 금속판일 수 있다. 예를 들어, 제1 내부 금속판(28)은, 니켈, 은, 주석, 납, 구리 중 적어도 하나가 냉각 구조체(29)의 상면에 도포되어 형성될 수 있으며, 도포 방식으로는 금속 용액에 선택적 담금, 페이스트 도포, 무전해 도금 방식 등을 포함할 수 있다. 도포는 냉각 구조체(29)를 제조하는 단계에서 수행될 수 있다. 한편, 냉각 구조체(15)의 하면 상에는 제2 내부 금속판(18)이 형성될 수 있으며, 제2 내부 금속판(18)에 대하여는 제1 내부 금속판(28)에 대한 설명을 참조할 수 있다.
제1 내부 금속판(28) 상에는 제3 내부 금속판(26)이 형성될 수 있다. 제3 내부 금속판(26)은 반도체 칩(24, 31)을 지지하는 역할을 할 수 있다. 제1 내부 금속판(28)과 제3 내부 금속판(26)은 솔더층 또는 소결 접착층(27)을 통해 서로 접착될 수 있다. 실시 예들에서, 솔더층은 예를 들어 은, 주석, 납, 구리 또는 이들 금속들의 조합을 포함할 수 있고, 소결 접착층은 은, 구치 또는 이들 금속들의 조합을 포함할 수 있다.
반도체 칩(24, 31)은 전력 반도체 장치일 수 있다. 전력 반도체 장치로는 SCR(Silicon Controlled Rectifier), SiC(Silicon Carbide), IGBT(Insulated Gate Bipolar Transistor), FET(Field Effect Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 전력 정류기(power rectifier), 전력 레귤레이터(power regulator) 등을 들 수 있으며, 특히, 전력 MOSFET 소자가 사용될 수 있으며, 고전압 고전류 동작으로 일반 MOSFET와 달리 DMOS(Double-Diffused Metal Oxide Semiconductor) 구조를 가질 수 있다. 그러나 본 발명의 범위가 이들 예로 제한되는 것은 아니다. 반도체 칩(24, 31)은 솔더층 또는 소결 접착층(25, 30)을 통해 제3 내부 금속판(26) 상에 부착될 수 있다. 몇몇 실시 예에서, 반도체 칩(24, 31)과 제3 내부 금속판(26) 사이에는 필요에 따라 와이어(wire) 연결이 형성될 수 있다.
반도체 칩(24, 31) 상에는 금속 블록(22, 33)이 형성될 수 있다. 한편, 제2 내부 금속판(18) 아래에는 금속 블록 삽입 홀이 형성된 제4 내부 금속판(20)이 형성될 수 있다. 여기서 금속 블록 삽입 홀의 단면 형상은 원형일 수 있고, 금속 블록(22, 33)의 단면 형상 역시 원형일 수 있다. 금속 블록(22, 33)은 제4 내부 금속판(20)에 형성된 금속 블록 삽입 홀에 기계적 압력을 통해 삽입되어 단단히 고정될 수 있다. 금속 블록(22, 33)의 단면 지름과, 금속 블록 삽입 홀의 단면 지름은, 2개 요소의 고정력을 충분히 확보할 수 있도록 결정될 수 있다. 예를 들어, 금속 블록 삽입 홀의 단면 지름은, 금속 블록(22, 33)의 단면 지름과 동일하거나 미세하게 작도록 형성될 수 있다. 물론, 몇몇 실시 예에서, 금속 블록(22, 33)의 단면과, 금속 블록 삽입 홀의 단면은 원형이 아닌 다른 형상으로 형성될 수도 있다. 이와 같은 금속 블록(22, 33) 및 제4 내부 금속판(20)의 구조로 인해, 반도체 장치(1)의 조립 또는 제조 공정이 용이하면서도, 반도체 장치(1) 내부 요소들에 대한 충분한 고정력을 제공하여 반도체 장치(1)의 조립 완성도를 높일 수 있다.
금속 블록(22, 33)의 하면은 솔더층 또는 소결 접착층(23, 32)을 통해 반도체 칩(24, 31) 상에 부착될 수 있다. 그리고, 금속 블록(22, 33)의 상면 및 제4 내부 금속판(20)은 솔더층 또는 소결 접착층(19)을 통해 제2 내부 금속판(18)과 부착될 수 있다.
이어서 도 2를 참조하면, 도 1과 관련하여 설명한 바와 같이 제조된 반도체 장치(1a, 1b, 1c, 1d)는 열 전도성 소재인 상호 연결층(10a, 10b, 10c, 10d)을 통해 외부 냉각 구조체(13)와 연결되어 반도체 시스템(2)을 형성할 수 있다. 외부 냉각 구조체(13) 내부에는 냉각제가 흐를 수 있다. 일반적으로 외부 냉각 구조체(13)는 금속 소재로 제조되므로, 반도체 장치(1a, 1b, 1c, 1d)가 외부 냉각 구조체(13) 사이에 조립되는 경우 전기적 합선이 발생할 수 있다. 이를 방지하기 위해, 반도체 장치(1a, 1b, 1c, 1d)와 외부 냉각 구조체(13) 사이에 열 전도성이면서 전기 절연성을 갖는 층이 형성될 필요가 있다.
이를 위해, 상호 연결층(10a, 10b, 10c, 10d) 사이에 열 전도성 전기 절연층을 형성하는 방식을 고려해볼 수 있는데, 이러한 방식은 상호 연결층(10a, 10b, 10c, 10d)이 열 전도성층, 열 전도성 전기 절연층 및 열 전도성층을 적층한 3층 구조가 되어 제조 및 조립 공정이 복잡하고 그 두께가 증가하여 결과적으로 외부 냉각 구조체(13)와 조립되는 반도체 장치(1a, 1b, 1c, 1d)의 크기에 제약이 발생할 수 있다.
반면, 도 1과 관련하여 전술한 바와 같이, 이미 반도체 장치(1a, 1b, 1c, 1d)의 내부에는 냉각 구조체(15, 29)가 전기 절연층으로 형성되어 있으므로, 상호 연결층(10a, 10b, 10c, 10d)은 열 전도성만 가지면 되고 반드시 전기 절연성을 가져야 할 필요가 없다. 따라서, 본 실시 예에 따르면, 1층 구조의 상호 연결층(10a, 10b, 10c, 10d)을 형성하기만 하면 전기적 합선 문제를 방지할 수 있고, 제조 및 조립 공정이 단순해질 뿐 아니라, 반도체 장치(1a, 1b, 1c, 1d)의 크기 면에서도 유리할 수 있다.
구체적으로, 반도체 장치(1a, 1b)를 외부 냉각 구조체(13)에 조립하는 경우에 상호 연결층(10a, 10b)이 3개 층으로 구현된다면, 4 개의 열 전도성층과 2 개의 열 전도성 전기 절연층이 필요하다. 나아가 반도체 장치(1a, 1b)가 배치되는 영역이 7 회 반복되어 조립된다면, 수직 방향으로 총 28 개의 열 전도성층과 14 개의 열 전도성 전기 절연층이 필요하다. 이와 다르게, 반도체 장치(1a, 1b)를 외부 냉각 구조체(13)에 조립하는 경우에 실시 예들에 따라 상호 연결층(10a, 10b)이 1개 층으로 구현된다면, 1 개의 열 전도성층이 필요할 뿐이다. 나아가 반도체 장치(1a, 1b)가 배치되는 영역이 7 회 반복되어 조립된다면, 수직 방향으로 총 14 개의 열 전도성층만 형성되면 된다.
도 3은 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 3을 참조하면, 일 실시예에 따른 양면 냉각 반도체 장치(3)는 냉각 구조체(39, 51)를 포함할 수 있다.
냉각 구조체(39, 51)는 열 전도성 전기 절연층을 포함할 수 있다. 열 전도성 전기 절연층은 전기 절연 특성을 갖는 열 전도성 재료를 사용하여 제조될 수 있다. 예를 들어, 열 전도성 전기 절연층은 세라믹 재료를 포함할 수 있다. 다른 예로서, 열 전도성 전기 절연층은, 고분자 재료와 금속계, 탄소계, 세라믹계 필러가 다량 혼합된 복합재 형태인 고분자 복합재를 포함할 수 있다. 또 다른 예로서, 열 전도성 전기 절연층은 Al2O3, AlN, Si3N4 등 높은 열전달 특성을 가지면서 동시에 높은 절연 특성을 갖는 분말로 분말 성형한 후 고온 처리(예를 들어, 섭씨 약 600도 이상)한 재료를 포함할 수 있다. 이와 같은 열 전도성 전기 절연층을 열 제어 소재로 택함으로써 제한된 면적에서 크게 증가하는 열밀도로 인해 제품의 열화와 수명 단축을 초래하고 신뢰성을 떨어뜨리는 문제를 개선할 수 있다.
몇몇 실시 예에서, 냉각 구조체(39, 51)는 금속판(39-1, 51-1)을 더 포함할 수 있다. 열 전도성 전기 절연층의 분말 형성 시, 금속판(39-1, 51-1)이 냉각 구조체(39, 51)의 내부에 배치될 수 있다. 냉각 구조체(39, 51)는 금속판(39-1, 51-1)을 구비함에 따라 열 전도성 전기 절연층의 열 전도성을 증가시킬 수 있고, 냉각 구조체(39, 51)가 외부 냉각 구조체와 결합하는 경우 발생할 수 있는 미세 균열을 방지할 수 있다.
몇몇 실시 예에서, 금속판(39-1, 51-1)은 냉각 구조체(39, 51) 내부에 노출되는 면이 없이 포함될 수도 있고, 다른 몇몇 실시 예에서, 금속판(39-1, 51-1)의 일면이 냉각 구조체(39, 51)의 일면을 통해 외부에 노출될 수도 있다. 또는, 다른 몇몇 실시 예에서, 냉각 구조체(39, 51)는 금속판(39-1, 51-1)을 포함하지 않을 수도 있다.
냉각 구조체(51)의 상면 상에는 제1 내부 금속판(50)이 형성될 수 있다. 제1 내부 금속판(50)은 솔더링 또는 소결 접착이 가능한 금속판일 수 있다. 예를 들어, 제1 내부 금속판(50)은, 니켈, 은, 주석, 납, 구리 중 적어도 하나가 냉각 구조체(51)의 상면에 도포되어 형성될 수 있으며, 도포 방식으로는 금속 용액에 선택적 담금, 페이스트 도포, 무전해 도금 방식 등을 포함할 수 있다. 도포는 냉각 구조체(51)를 제조하는 단계에서 수행될 수 있다. 한편, 냉각 구조체(39)의 하면 상에는 제2 내부 금속판(40)이 형성될 수 있으며, 제2 내부 금속판(40)에 대하여는 제1 내부 금속판(50)에 대한 설명을 참조할 수 있다.
양면 냉각 반도체 장치(3)는 냉각 구조체(37)를 더 포함할 수 있다. 냉각 구조체(39, 51)는 냉각 구조체(37)와, 예를 들어, 섭씨 약 600도 이상의 고온 표면 용융, 산화 피막 용융, 또는 섭씨 약 1000도 이상의 알루미늄 또는 구리의 직접 부착 방식으로 부착될 수 있다. 구체적으로, 냉각 구조체(51)의 하면은 냉각 구조체(37) 중 냉각제 출입구(56b)가 위치하는 일 단과 부착될 수 있고, 냉각 구조체(39)의 상면은 냉각 구조체(37) 중 냉각제 출입구(56a)가 위치하는 타 단과 부착될 수 있다.
제조 공정 상으로는, 먼저 냉각 구조체(51)의 상면에 먼저 제1 내부 금속판(50)이 형성된 다음 냉각 구조체(51)의 하면에서 냉각 구조체(37)와의 접합이 이루어질 수도 있고, 반대 순서로 먼저 냉각 구조체(51)의 하면에서 냉각 구조체(37)와의 접합이 이루어진 다음 냉각 구조체(51)의 상면에 제1 내부 금속판(50)이 형성될 수도 있다. 마찬가지로, 먼저 냉각 구조체(39)의 하면에 먼저 제2 내부 금속판(40)이 형성된 다음 냉각 구조체(39)의 상면에서 냉각 구조체(37)와의 접합이 이루어질 수도 있고, 반대 순서로 먼저 냉각 구조체(39)의 상면에서 냉각 구조체(37)와의 접합이 이루어진 다음 냉각 구조체(39)의 하면에 제2 내부 금속판(40)이 형성될 수도 있다.
본 실시 예에서, 냉각 구조체(37)는 금속 굽힘 또는 변형(38)되어 형성될 수 있다. 이에 따라, 냉각 구조체(37)와 접합되는 제1 내부 금속판(50)과 제2 내부 금속판(40)이 서로 마주보게 될 수 있다. 또한, 냉각 구조체(37)에 형성된 냉각제 출입구(56a)와 냉각제 출입구(56a)가 도면에서 수직 방향으로 일직선을 이루도록 배치될 수 있다. 이와 같은 냉각 구조체(37)의 형상으로 인해, 양면 냉각 반도체 장치(3)의 냉각 효율을 극대화할 수 있다. 한편, 냉각 구조체(37)의 양 단부에서는 솔더링 또는 소결 접착 공정 전에, 지그(jig)를 이용한 압착 공정이 수행될 수 있다.
양면 냉각 반도체 장치(3)는 그 내부를 채우는 성형 수지층(36)을 더 포함할 수 있다. 성형 수지층(36)은 금속 굽힘 또는 변형(38)된 형상의 냉각 구조체(37)를 전체적으로 덮으면서, 냉각제 출입구(56a, 56b)만이 노출되도록 형성될 수 있다.
제1 내부 금속판(50) 상에는 제3 내부 금속판(48)이 형성될 수 있다. 제3 내부 금속판(48)은 반도체 칩(46, 53)을 지지하는 역할을 할 수 있다. 제1 내부 금속판(50)과 제3 내부 금속판(48)은 솔더층 또는 소결 접착층(49)을 통해 서로 접착될 수 있다.
반도체 칩(46, 53)은 도 1에서 전술한 바와 같은 전력 반도체 장치일 수 있다. 반도체 칩(46, 53)은 솔더층 또는 소결 접착층(47, 52)을 통해 제3 내부 금속판(48) 상에 부착될 수 있다. 몇몇 실시 예에서, 반도체 칩(46, 53)과 제3 내부 금속판(48) 사이에는 필요에 따라 와이어 연결이 형성될 수 있다.
반도체 칩(46, 53) 상에는 금속 블록(44, 55)이 형성될 수 있다. 한편, 제2 내부 금속판(40) 아래에는 금속 블록 삽입 홀이 형성된 제4 내부 금속판(42, 43)이 형성될 수 있다. 여기서 금속 블록 삽입 홀의 단면 형상은 원형일 수 있고, 금속 블록(44, 55)의 단면 형상 역시 원형일 수 있다. 금속 블록(44, 55)은 제4 내부 금속판(42, 43)에 형성된 금속 블록 삽입 홀에 기계적 압력을 통해 삽입되어 단단히 고정될 수 있다. 금속 블록(44, 55)의 단면 지름과, 금속 블록 삽입 홀의 단면 지름은, 2개 요소의 고정력을 충분히 확보할 수 있도록 결정될 수 있다. 예를 들어, 금속 블록 삽입 홀의 단면 지름은, 금속 블록(44, 55)의 단면 지름과 동일하거나 미세하게 작도록 형성될 수 있다. 물론, 몇몇 실시 예에서, 금속 블록(44, 55)의 단면과, 금속 블록 삽입 홀의 단면은 원형이 아닌 다른 형상으로 형성될 수도 있다. 이와 같은 금속 블록(44, 55) 및 제4 내부 금속판(42, 43)의 구조로 인해, 반도체 장치(3)의 조립 또는 제조 공정이 용이하면서도, 반도체 장치(3) 내부 요소들에 대한 충분한 고정력을 제공하여 반도체 장치(3)의 조립 완성도를 높일 수 있다.
금속 블록(44, 55)의 하면은 솔더층 또는 소결 접착층(45, 54)을 통해 반도체 칩(46, 53) 상에 부착될 수 있다. 그리고, 금속 블록(44, 55)의 상면 및 제4 내부 금속판(42, 43)은 솔더층 또는 소결 접착층(41)을 통해 제2 내부 금속판(40)과 부착될 수 있다.
본 실시 예에 따르면, 외부 냉각 구조체(예를 들어 도 2의 외부 냉각 구조체(13) 또는 도 6의 외부 냉각 구조체(93) 등)에 대한 조립 공정이 단순해지고, 냉각제 출입구(56a, 56b)만 연결하면 되므로 제조 편의성이 증대될 수 있다. 또한, 냉각 구조체(39, 51) 등 열 전도성 전기 절연층이 수지(36)에 의해 보호되므로, 이들 층이 냉각 구조체(15, 29)가 외부 냉각 구조체와 결합하는 경우 압력에 의해 발생할 수 있는 미세 균열을 방지할 수 있다. 뿐만 아니라, 양면 냉각 반도체 장치(3) 내에서 전기적으로 동작하는 금속판들이 노출되지 않으므로, 수지를 제거하기 위한 성형 후 연마 공정이나, 수지의 흐름을 방지하기 위한 성형 전 필름 부착 공정을 생략할 수 있어서, 제조 공정을 단순화하고 비용 및 시간 절약을 도모할 수 있다.
도 4는 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 일 실시예에 따른 양면 냉각 반도체 장치(4)는 냉각 구조체(66, 76)를 포함할 수 있다.
냉각 구조체(66, 76)는 열 전도성 전기 절연층을 포함할 수 있다. 열 전도성 전기 절연층은 전기 절연 특성을 갖는 열 전도성 재료를 사용하여 제조될 수 있다. 예를 들어, 열 전도성 전기 절연층은 세라믹 재료를 포함할 수 있다. 다른 예로서, 열 전도성 전기 절연층은, 고분자 재료와 금속계, 탄소계, 세라믹계 필러가 다량 혼합된 복합재 형태인 고분자 복합재를 포함할 수 있다. 또 다른 예로서, 열 전도성 전기 절연층은 Al2O3, AlN, Si3N4 등 높은 열전달 특성을 가지면서 동시에 높은 절연 특성을 갖는 분말로 분말 성형한 후 고온 처리(예를 들어, 섭씨 약 600도 이상)한 재료를 포함할 수 있다. 이와 같은 열 전도성 전기 절연층을 열 제어 소재로 택함으로써 제한된 면적에서 크게 증가하는 열밀도로 인해 제품의 열화와 수명 단축을 초래하고 신뢰성을 떨어뜨리는 문제를 개선할 수 있다.
몇몇 실시 예에서, 냉각 구조체(66, 76)는 금속판(66-1, 76-1)을 더 포함할 수 있다. 열 전도성 전기 절연층의 분말 형성 시, 금속판(66-1, 76-1)이 냉각 구조체(66, 76)의 내부에 배치될 수 있다. 냉각 구조체(66, 76)는 금속판(66-1, 76-1)을 구비함에 따라 열 전도성 전기 절연층의 열 전도성을 증가시킬 수 있고, 냉각 구조체(66, 76)가 외부 냉각 구조체(예를 들어, 냉각수 제공 주조체)와 결합하는 경우 발생할 수 있는 미세 균열을 방지할 수 있다.
몇몇 실시 예에서, 금속판(66-1, 76-1)은 냉각 구조체(66, 76) 내부에 노출되는 면이 없이 포함될 수도 있고, 다른 몇몇 실시 예에서, 금속판(66-1, 76-1)의 일면이 냉각 구조체(66, 76)의 일면을 통해 외부에 노출될 수도 있다. 또는, 다른 몇몇 실시 예에서, 냉각 구조체(66, 76)는 금속판(66-1, 76-1)을 포함하지 않을 수도 있다.
냉각 구조체(76)의 상면 상에는 제1 내부 금속판(75)이 형성될 수 있다. 제1 내부 금속판(75)은 솔더링 또는 소결 접착이 가능한 금속판일 수 있다. 예를 들어, 제1 내부 금속판(75)은, 니켈, 은, 주석, 납, 구리 중 적어도 하나가 냉각 구조체(76)의 상면에 도포되어 형성될 수 있으며, 도포 방식으로는 금속 용액에 선택적 담금, 페이스트 도포, 무전해 도금 방식 등을 포함할 수 있다. 도포는 냉각 구조체(76)를 제조하는 단계에서 수행될 수 있다. 한편, 냉각 구조체(66)의 하면 상에는 제2 내부 금속판(65)이 형성될 수 있으며, 제2 내부 금속판(65)에 대하여는 제1 내부 금속판(75)에 대한 설명을 참조할 수 있다.
양면 냉각 반도체 장치(4)는 냉각 구조체(67a. 67b)를 더 포함할 수 있다. 냉각 구조체(66)는 냉각 구조체(67a)와, 그리고 냉각 구조체(76)는 냉각 구조체(67b)와, 예를 들어, 섭씨 약 600도 이상의 고온 표면 용융, 산화 피막 용융, 또는 섭씨 약 1000도 이상의 알루미늄 또는 구리의 직접 부착 방식으로 부착될 수 있다. 구체적으로, 냉각 구조체(66)의 상면은 냉각제 출입구(68a, 68b)를 포함하는 냉각 구조체(67a)의 하면과 부착될 수 있고, 냉각 구조체(76)의 하면은 냉각제 출입구(68c, 68d)를 포함하는 냉각 구조체(67b)의 상면과 부착될 수 있다.
제조 공정 상으로는, 먼저 냉각 구조체(76)의 상면에 먼저 제1 내부 금속판(75)이 형성된 다음 냉각 구조체(76)의 하면에서 냉각 구조체(67b)와의 접합이 이루어질 수도 있고, 반대 순서로 먼저 냉각 구조체(76)의 하면에서 냉각 구조체(67b)와의 접합이 이루어진 다음 냉각 구조체(76)의 상면에 제1 내부 금속판(75)이 형성될 수도 있다. 마찬가지로, 먼저 냉각 구조체(66)의 하면에 먼저 제2 내부 금속판(65)이 형성된 다음 냉각 구조체(66)의 상면에서 냉각 구조체(67a)와의 접합이 이루어질 수도 있고, 반대 순서로 먼저 냉각 구조체(66)의 상면에서 냉각 구조체(67a)와의 접합이 이루어진 다음 냉각 구조체(66)의 하면에 제2 내부 금속판(65)이 형성될 수도 있다.
양면 냉각 반도체 장치(4)는 그 내부를 채우는 성형 수지층(69)을 더 포함할 수 있다. 성형 수지층(69)은 냉각 구조체(67a, 67b)를 전체적으로 덮으면서, 냉각제 출입구(68a, 68b, 68c, 68d)만이 노출되도록 형성될 수 있다.
제1 내부 금속판(75) 상에는 제3 내부 금속판(73)이 형성될 수 있다. 제3 내부 금속판(73)은 반도체 칩(60, 71)을 지지하는 역할을 할 수 있다. 제1 내부 금속판(75)과 제3 내부 금속판(73)은 솔더층 또는 소결 접착층(74)을 통해 서로 접착될 수 있다.
반도체 칩(60, 71)은 도 1에서 전술한 바와 같은 전력 반도체 장치일 수 있다. 반도체 칩(60, 71)은 솔더층 또는 소결 접착층(59,72)을 통해 제3 내부 금속판(73) 상에 부착될 수 있다. 몇몇 실시 예에서, 반도체 칩(60, 71)과 제3 내부 금속판(73) 사이에는 필요에 따라 와이어 연결이 형성될 수 있다.
반도체 칩(60, 71) 상에는 금속 블록(62, 69)이 형성될 수 있다. 한편, 제2 내부 금속판(65) 아래에는 금속 블록 삽입 홀이 형성된 제4 내부 금속판(63)이 형성될 수 있다. 여기서 금속 블록 삽입 홀의 단면 형상은 원형일 수 있고, 금속 블록(62, 69)의 단면 형상 역시 원형일 수 있다. 금속 블록(62, 69)은 제4 내부 금속판(63)에 형성된 금속 블록 삽입 홀에 기계적 압력을 통해 삽입되어 단단히 고정될 수 있다. 금속 블록(62, 69)의 단면 지름과, 금속 블록 삽입 홀의 단면 지름은, 2개 요소의 고정력을 충분히 확보할 수 있도록 결정될 수 있다. 예를 들어, 금속 블록 삽입 홀의 단면 지름은, 금속 블록(62, 69)의 단면 지름과 동일하거나 미세하게 작도록 형성될 수 있다. 물론, 몇몇 실시 예에서, 금속 블록(62, 69)의 단면과, 금속 블록 삽입 홀의 단면은 원형이 아닌 다른 형상으로 형성될 수도 있다. 이와 같은 금속 블록(62, 69) 및 제4 내부 금속판(63)의 구조로 인해, 반도체 장치(4)의 조립 또는 제조 공정이 용이하면서도, 반도체 장치(4) 내부 요소들에 대한 충분한 고정력을 제공하여 반도체 장치(4)의 조립 완성도를 높일 수 있다.
금속 블록(62, 69)의 하면은 솔더층 또는 소결 접착층(61, 70)을 통해 반도체 칩(60, 71) 상에 부착될 수 있다. 그리고, 금속 블록(62, 69)의 상면 및 제4 내부 금속판(63)은 솔더층 또는 소결 접착층(64)을 통해 제2 내부 금속판(65)과 부착될 수 있다.
본 실시 예에 따르면, 외부 냉각 구조체(예를 들어 도 2의 외부 냉각 구조체(13) 또는 도 6의 외부 냉각 구조체(93) 등)에 대한 조립 공정이 단순해지고, 냉각제 출입구(68a, 68b, 68c, 68d)만 연결하면 되므로 제조 편의성이 증대될 수 있다. 또한, 냉각 구조체(66, 76) 등 열 전도성 전기 절연층이 수지(69)에 의해 보호되므로, 이들 층이 냉각 구조체(66, 76)가 외부 냉각 구조체와 결합하는 경우 압력에 의해 발생할 수 있는 미세 균열을 방지할 수 있다. 뿐만 아니라, 양면 냉각 반도체 장치(4) 내에서 전기적으로 동작하는 금속판들이 노출되지 않으므로, 수지를 제거하기 위한 성형 후 연마 공정이나, 수지의 흐름을 방지하기 위한 성형 전 필름 부착 공정을 생략할 수 있어서, 제조 공정을 단순화하고 비용 및 시간 절약을 도모할 수 있다.
도 5는 일 실시예에 따른 양면 냉각 반도체 장치를 설명하기 위한 도면이고, 도 6은 일 실시예에 따른 양면 냉각 반도체 시스템을 설명하기 위한 도면이다.
도 5를 참조하면, 일 실시예에 따른 양면 냉각 반도체 장치(5)는 냉각 구조체(79, 81)를 포함할 수 있다.
냉각 구조체(79, 81)는 열 전도성 전기 절연층을 포함할 수 있다. 열 전도성 전기 절연층은 전기 절연 특성을 갖는 열 전도성 재료를 사용하여 제조될 수 있다. 예를 들어, 열 전도성 전기 절연층은 세라믹 재료를 포함할 수 있다. 다른 예로서, 열 전도성 전기 절연층은, 고분자 재료와 금속계, 탄소계, 세라믹계 필러가 다량 혼합된 복합재 형태인 고분자 복합재를 포함할 수 있다. 또 다른 예로서, 열 전도성 전기 절연층은 Al2O3, AlN, Si3N4 등 높은 열전달 특성을 가지면서 동시에 높은 절연 특성을 갖는 분말로 분말 성형한 후 고온 처리(예를 들어, 섭씨 약 600도 이상)한 재료를 포함할 수 있다. 이와 같은 열 전도성 전기 절연층을 열 제어 소재로 택함으로써 제한된 면적에서 크게 증가하는 열밀도로 인해 제품의 열화와 수명 단축을 초래하고 신뢰성을 떨어뜨리는 문제를 개선할 수 있다.
몇몇 실시 예에서, 냉각 구조체(79, 81)는 금속판(79-1, 81-1)을 더 포함할 수 있다. 열 전도성 전기 절연층의 분말 형성 시, 금속판(79-1, 81-1)이 냉각 구조체(79, 81)의 내부에 배치될 수 있다. 냉각 구조체(79, 81)는 금속판(79-1, 81-1)을 구비함에 따라 열 전도성 전기 절연층의 열 전도성을 증가시킬 수 있고, 냉각 구조체(79, 81)가 외부 냉각 구조체(93)와 결합하는 경우 압력에 의해 발생할 수 있는 미세 균열을 방지할 수 있다.
몇몇 실시 예에서, 금속판(79-1, 81-1)은 냉각 구조체(79, 81) 내부에 노출되는 면이 없이 포함될 수도 있고, 다른 몇몇 실시 예에서, 금속판(79-1, 81-1)의 일면이 냉각 구조체(79, 81)의 일면을 통해 외부에 노출될 수도 있다. 또는, 다른 몇몇 실시 예에서, 냉각 구조체(79, 81)는 금속판(79-1, 81-1)을 포함하지 않을 수도 있다.
양면 냉각 반도체 장치(5)는 성형 수지층(92)를 더 포함할 수 있다. 성형 수지층(92)은 전기 절연층에 해당할 수 있다. 몇몇 실시 예에서, 양면 냉각 반도체 장치(5)는 하나 이상의 성형 수지 흐름 방지 요철 구조(90, 91)를 포함할 수 있다. 성형 수지 흐름 방지 요철 구조(90, 91)는, 성형 수지층(92)이 채워질 때, 수지가 흘러나오는 것을 방지할 수 있다. 성형 수지 흐름 방지 요철 구조(90, 91)로 인해, 흘러나온 수지를 제거하기 위한 성형 후 연마 공정이나, 수지의 흐름을 방지하기 위한 성형 전 필름 부착 공정을 생략할 수 있어서, 제조 공정을 단순화하고 비용 및 시간 절약을 도모할 수 있다. 또한, 성형 수지층(92)는 냉각 구조체(80)를 전체적으로 덮으면서, 냉각제 출입구(89a, 89b)만이 노출되도록 형성될 수 있다.
냉각 구조체(79)의 상면 상에는 제1 내부 금속판(78)이 형성될 수 있다. 제1 내부 금속판(78)은 솔더링 또는 소결 접착이 가능한 금속판일 수 있다. 예를 들어, 제1 내부 금속판(78)은, 니켈, 은, 주석, 납, 구리 중 적어도 하나가 냉각 구조체(79)의 상면에 도포되어 형성될 수 있으며, 도포 방식으로는 금속 용액에 선택적 담금, 페이스트 도포, 무전해 도금 방식 등을 포함할 수 있다. 도포는 냉각 구조체(79)를 제조하는 단계에서 수행될 수 있다. 한편, 냉각 구조체(81)의 하면 상에는 제2 내부 금속판(82)이 형성될 수 있으며, 제2 내부 금속판(82)에 대하여는 제1 내부 금속판(78)에 대한 설명을 참조할 수 있다.
양면 냉각 반도체 장치(5)는 냉각 구조체(80)를 더 포함할 수 있다. 냉각 구조체(79, 81)는 냉각 구조체(79)와, 예를 들어, 섭씨 약 600도 이상의 고온 표면 용융, 산화 피막 용융, 또는 섭씨 약 1000도 이상의 알루미늄 또는 구리의 직접 부착 방식으로 부착될 수 있다. 냉각 구조체(79)의 하면은 냉각제 출입구(89a, 89b)를 포함하는 냉각 구조체(80)의 상면과 부착될 수 있다.
제조 공정 상으로는, 먼저 냉각 구조체(79)의 상면에 먼저 제1 내부 금속판(78)이 형성된 다음 냉각 구조체(79)의 하면에서 냉각 구조체(80)와의 접합이 이루어질 수도 있고, 반대 순서로 먼저 냉각 구조체(79)의 하면에서 냉각 구조체(80)와의 접합이 이루어진 다음 냉각 구조체(79)의 상면에 제1 내부 금속판(78)이 형성될 수도 있다.
제1 내부 금속판(78) 상에는 제3 내부 금속판(76)이 형성될 수 있다. 제3 내부 금속판(76)은 반도체 칩(74, 87)을 지지하는 역할을 할 수 있다. 제1 내부 금속판(78)과 제3 내부 금속판(76)은 솔더층 또는 소결 접착층(77)을 통해 서로 접착될 수 있다. 실시 예들에서, 솔더층은 예를 들어 은, 주석, 납, 구리 또는 이들 금속들의 조합을 포함할 수 있고, 소결 접착층은 은, 구치 또는 이들 금속들의 조합을 포함할 수 있다.
반도체 칩(74, 87)은 도 1에서 전술한 바와 같은 전력 반도체 장치일 수 있다. 반도체 칩(74, 87)은 솔더층 또는 소결 접착층(75, 88)을 통해 제3 내부 금속판(76) 상에 부착될 수 있다. 몇몇 실시 예에서, 반도체 칩(74, 87)과 제3 내부 금속판(76) 사이에는 필요에 따라 와이어 연결이 형성될 수 있다.
반도체 칩(74, 87) 상에는 금속 블록(72, 85)이 형성될 수 있다. 한편, 제2 내부 금속판(82) 아래에는 금속 블록 삽입 홀이 형성된 제4 내부 금속판(84)이 형성될 수 있다. 여기서 금속 블록 삽입 홀의 단면 형상은 원형일 수 있고, 금속 블록(72, 85)의 단면 형상 역시 원형일 수 있다. 금속 블록(72, 85)은 제4 내부 금속판(84)에 형성된 금속 블록 삽입 홀에 기계적 압력을 통해 삽입되어 단단히 고정될 수 있다. 금속 블록(72, 85)의 단면 지름과, 금속 블록 삽입 홀의 단면 지름은, 2개 요소의 고정력을 충분히 확보할 수 있도록 결정될 수 있다. 예를 들어, 금속 블록 삽입 홀의 단면 지름은, 금속 블록(72, 85)의 단면 지름과 동일하거나 미세하게 작도록 형성될 수 있다. 물론, 몇몇 실시 예에서, 금속 블록(72, 85)의 단면과, 금속 블록 삽입 홀의 단면은 원형이 아닌 다른 형상으로 형성될 수도 있다. 이와 같은 금속 블록(72, 85) 및 제4 내부 금속판(84)의 구조로 인해, 반도체 장치(5)의 조립 또는 제조 공정이 용이하면서도, 반도체 장치(5) 내부 요소들에 대한 충분한 고정력을 제공하여 반도체 장치(5)의 조립 완성도를 높일 수 있다.
금속 블록(72, 85)의 하면은 솔더층 또는 소결 접착층(73, 86)을 통해 반도체 칩(74, 87) 상에 부착될 수 있다. 그리고, 금속 블록(72, 85)의 상면 및 제4 내부 금속판(84)은 솔더층 또는 소결 접착층(83)을 통해 제2 내부 금속판(82)과 부착될 수 있다.
이어서 도 6을 참조하면, 도 5와 관련하여 설명한 바와 같이 제조된 반도체 장치(5a, 5b, 5c, 5d)는 열 전도성 소재인 상호 연결층(10a, 10b)을 통해 외부 냉각 구조체(93)와 연결되어 반도체 시스템(6)을 형성할 수 있다. 외부 냉각 구조체(93) 내부에는 냉각제가 흐를 수 있다. 일반적으로 외부 냉각 구조체(93)는 금속 소재로 제조되므로, 반도체 장치(5a, 5b, 5c, 5d)가 외부 냉각 구조체(13) 사이에 조립되는 경우 전기적 합선이 발생할 수 있다. 이를 방지하기 위해, 반도체 장치(5a, 5b, 5c, 5d)와 외부 냉각 구조체(13) 사이에 열 전도성이면서 전기 절연성을 갖는 층이 형성될 필요가 있다.
도 5와 관련하여 전술한 바와 같이, 이미 반도체 장치(5a, 5b, 5c, 5d)의 내부에는 냉각 구조체(81)가 전기 절연층으로 형성되어 있으므로, 상호 연결층(10a, 10b)은 열 전도성만 가지면 되고 반드시 전기 절연성을 가져야 할 필요가 없다. 따라서, 본 실시 예에 따르면, 1층 구조의 상호 연결층(10a, 10b)을 형성하기만 하면 전기적 합선 문제를 방지할 수 있고, 제조 및 조립 공정이 단순해질 뿐 아니라, 반도체 장치(5a, 5b, 5c, 5d)의 크기 면에서도 유리할 수 있다.
또한, 외부 냉각 구조체(93)에 대한 조립 공정이 단순해지고, 냉각제 출입구(89a, 89b)만 연결하면 되므로 제조 편의성이 증대될 수 있다. 또한, 냉각 구조체(79, 81) 등 열 전도성 전기 절연층이 수지(92)에 의해 보호되므로, 이들 층이 냉각 구조체(79, 81)가 외부 냉각 구조체와 결합하는 경우 압력에 의해 발생할 수 있는 미세 균열을 방지할 수 있다. 뿐만 아니라, 양면 냉각 반도체 장치(5) 내에서 전기적으로 동작하는 금속판들이 노출되지 않으므로, 수지를 제거하기 위한 성형 후 연마 공정이나, 수지의 흐름을 방지하기 위한 성형 전 필름 부착 공정을 생략할 수 있어서, 제조 공정을 단순화하고 비용 및 시간 절약을 도모할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속한다.

Claims (8)

  1. 열 전도성 전기 절연층을 포함하는 제1 냉각 구조체 및 제2 냉각 구조체;
    상기 제2 냉각 구조체의 상면 상에 형성되는 제1 내부 금속판;
    상기 제1 냉각 구조체의 하면 상에 형성되는 제2 내부 금속판;
    상기 제1 내부 금속판 상에 형성되고, 반도체 칩을 지지하는 제3 내부 금속판;
    상기 반도체 칩 상에 형성되는 금속 블록; 및
    상기 제2 내부 금속판 아래에 형성되고, 상기 금속 블록이 삽입되는 금속 블록 삽입 홀이 형성된 제4 내부 금속판을 포함하는
    양면 냉각 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 냉각 구조체 및 상기 제2 냉각 구조체는 그 내부에 금속판을 각각 포함하는, 양면 냉각 반도체 장치.
  3. 제1항에 있어서,
    하나 이상의 성형 수지 흐름 방지 요철 구조를 더 포함하는, 양면 냉각 반도체 장치.
  4. 제1항에 있어서,
    상기 금속 블록 삽입 홀의 단면 형상과, 상기 금속 블록의 단면 형상은 원형인, 양면 냉각 반도체 장치.
  5. 제1항에 있어서,
    상기 제2 냉각 구조체의 하면에 부착되고, 하나 이상의 냉각제 출입구를 포함하는 제3 냉각 구조체를 더 포함하는 양면 냉각 반도체 장치.
  6. 제5항에 있어서,
    상기 제1 냉각 구조체의 하면에 부착되고, 하나 이상의 냉각제 출입구를 포함하는 제4 냉각 구조체를 더 포함하는 양면 냉각 반도체 장치.
  7. 제1항에 있어서,
    상기 제3 냉각 구조체 및 상기 제4 냉각 구조체는 하나의 냉각 구조체를 이루고, 금속 굽힘 또는 변형되어 형성되는, 양면 냉각 반도체 장치.
  8. 제1항에 있어서,
    상기 양면 냉각 반도체 장치;
    외부 냉각 구조체; 및
    열 전도성 소재를 포함하고, 상기 양면 냉각 반도체 장치와 상기 외부 냉각 구조체를 연결하는 상호 연결층을 포함하는,
    양면 냉각 반도체 시스템.
PCT/KR2022/013675 2021-09-14 2022-09-14 양면 냉각 반도체 장치 WO2023043163A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280062344.8A CN118056274A (zh) 2021-09-14 2022-09-14 双面冷却半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0122488 2021-09-14
KR20210122488 2021-09-14

Publications (1)

Publication Number Publication Date
WO2023043163A1 true WO2023043163A1 (ko) 2023-03-23

Family

ID=85603174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/013675 WO2023043163A1 (ko) 2021-09-14 2022-09-14 양면 냉각 반도체 장치

Country Status (2)

Country Link
CN (1) CN118056274A (ko)
WO (1) WO2023043163A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751286B1 (ko) * 2006-04-11 2007-08-23 삼성전기주식회사 반도체 실장용 기판 및 반도체 패키지 제조방법
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
KR20130014881A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 홈이 형성된 기판을 포함하는 반도체 장치
KR20180002957A (ko) * 2016-06-29 2018-01-09 현대자동차주식회사 파워 모듈 및 그 제조 방법
KR20180131130A (ko) * 2017-05-31 2018-12-10 한온시스템 주식회사 전기소자 냉각용 열교환기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751286B1 (ko) * 2006-04-11 2007-08-23 삼성전기주식회사 반도체 실장용 기판 및 반도체 패키지 제조방법
US20110037166A1 (en) * 2008-04-09 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor device and semiconductor device manufacturing method
KR20130014881A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 홈이 형성된 기판을 포함하는 반도체 장치
KR20180002957A (ko) * 2016-06-29 2018-01-09 현대자동차주식회사 파워 모듈 및 그 제조 방법
KR20180131130A (ko) * 2017-05-31 2018-12-10 한온시스템 주식회사 전기소자 냉각용 열교환기

Also Published As

Publication number Publication date
CN118056274A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
WO2019182216A1 (ko) 양면냉각형 파워 모듈 및 그의 제조 방법
WO2019011198A1 (zh) 一种功率半导体集成式封装用陶瓷模块及其制备方法
US4766481A (en) Power semiconductor module
TW560229B (en) Power converter package with enhanced thermal management
WO2018133069A1 (zh) Igbt模组及其制造方法
WO2020218753A1 (ko) 열변환장치
JP2018512742A (ja) パワーエレクトロニクスモジュール
WO2021125722A1 (ko) 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
WO2018030633A1 (ko) 다면 방열구조를 갖는 피씨비 모듈 및 이 모듈에 사용되는 다층 피씨비 어셈블리
WO2019112288A1 (ko) 열변환장치
KR20180015097A (ko) 캡슐화된 칩을 냉각하기 위한 부분적으로 캡슐화된 냉각 채널을 갖는 패키지
US5926372A (en) Power block assembly and method of making same
US10109973B2 (en) Insulating busbar and manufacturing method
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
CN114551381B (zh) 一种嵌入式双面散热mosfet模块封装结构
CN116391311A (zh) 具有带集成信号板的升高的功率平面的功率模块及实现该模块的方法
WO2023043163A1 (ko) 양면 냉각 반도체 장치
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2021145621A1 (ko) 발전장치
WO2018226046A1 (ko) 열변환장치
WO2020040479A1 (ko) 열전 모듈
EP3770962A1 (en) Semiconductor module arrangement
WO2021101267A1 (ko) 열전소자
WO2021230620A1 (ko) 파워모듈
WO2022270912A1 (ko) 열전장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22870247

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18691542

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280062344.8

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22870247

Country of ref document: EP

Kind code of ref document: A1