WO2023042568A1 - ｐｎ接合ダイオード - Google Patents

ｐｎ接合ダイオード Download PDF

Info

Publication number
WO2023042568A1
WO2023042568A1 PCT/JP2022/029845 JP2022029845W WO2023042568A1 WO 2023042568 A1 WO2023042568 A1 WO 2023042568A1 JP 2022029845 W JP2022029845 W JP 2022029845W WO 2023042568 A1 WO2023042568 A1 WO 2023042568A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
semiconductor layer
junction diode
junction
single crystal
Prior art date
Application number
PCT/JP2022/029845
Other languages
English (en)
French (fr)
Inventor
章夫 高塚
公平 佐々木
Original Assignee
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical 株式会社タムラ製作所
Priority to CN202280062811.7A priority Critical patent/CN117981091A/zh
Publication of WO2023042568A1 publication Critical patent/WO2023042568A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to pn junction diodes.
  • a pn junction diode in which an n-type semiconductor layer made of Ga 2 O 3 -based single crystal and a p-type semiconductor layer made of NiO are laminated (see Patent Document 1). Since it is difficult to form p-type Ga 2 O 3 , in the pn junction diode described in Patent Document 1, a NiO single crystal capable of forming a Ga 2 O 3 -based single crystal hetero pn junction is the p-type semiconductor. It is used as a layer material.
  • Patent Document 1 discloses a trench junction comprising an n-type semiconductor layer made of Ga 2 O 3 -based single crystal having a trench and a p-type semiconductor layer made of NiO embedded in the trench of the n-type semiconductor layer.
  • a barrier Schottky (JBS) diode is disclosed.
  • JBS barrier Schottky
  • Schottky barrier diodes can have a lower rise voltage in forward characteristics than pn junction diodes, but there is a problem that leak current may occur due to the tunneling phenomenon at the Schottky junction interface. .
  • the pn junction between the n-type semiconductor layer and the p-type semiconductor layer in the trench suppresses leakage current caused by the tunneling phenomenon at the Schottky junction interface, realizing a low start-up voltage and suppressing leakage current. are compatible.
  • Patent Document 1 since the JBS diode described in Patent Document 1 has a complicated structure in which a p-type semiconductor layer is embedded in trenches, complicated processes are required for its manufacture.
  • An object of the present invention is to provide a pn junction diode capable of achieving both a low start-up voltage and suppression of leakage current, even if it has a simple structure.
  • one aspect of the present invention provides the following pn junction diodes [1] to [4].
  • An n-type semiconductor single crystal having a composition of (GaxAlyIn1 - xy ) 2O3 (0 ⁇ x ⁇ 1 , 0 ⁇ y ⁇ 1 , 0 ⁇ x+y ⁇ 1) type semiconductor layer and Cu 2 O, NiO, Ag 2 O, Ge, Si x Ge 1-x (0 ⁇ x ⁇ 1), CuInO 2 , CuGaO 2 , CuAlO forming a pn junction with the n-type semiconductor layer 2 , a p-type semiconductor layer made of CuAl x Ga y In 1-xy O 2 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1) or a p-type semiconductor that is CuO; and a pn junction diode having a rising voltage of 1.2 V or less.
  • An n-type semiconductor single crystal having a composition of (GaxAlyIn1 - xy ) 2O3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 , 0 ⁇ x+y ⁇ 1) and a p-type semiconductor layer made of a p-type semiconductor, which is polycrystalline Si or amorphous Si, forming a pn junction with the n-type semiconductor layer, and having a rising voltage of 1.2 V or less, pn junction diode.
  • a pn junction diode comprising: a p-type semiconductor layer, and a p-type semiconductor layer made of a single-crystal Si p-type semiconductor forming a pn junction with the n-type semiconductor layer, and having a rising voltage of 1.2 V or less.
  • the present invention it is possible to provide a pn junction diode capable of achieving both a low start-up voltage and suppression of leakage current, even if it has a simple structure.
  • FIG. 1 is a vertical cross-sectional view of a pn junction diode according to an embodiment of the invention.
  • FIG. 1 is a vertical sectional view of a pn junction diode 1 according to an embodiment of the invention.
  • the pn junction diode 1 includes an n-type semiconductor layer 11 made of a single crystal of an n-type Ga 2 O 3 -based semiconductor, and a p-type semiconductor layer 12 made of a p-type semiconductor that forms a pn junction with the n-type semiconductor layer 11 . , provided.
  • the Ga 2 O 3 -based semiconductor is Ga 2 O 3 , or Ga 2 O 3 to which one or both of Al and In are added, (Ga x Al y In (1-xy) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • Al is added to Ga 2 O 3
  • the bandgap widens
  • In is added
  • the single crystal of the Ga 2 O 3 -based semiconductor forming the n-type semiconductor layer 11 typically has a ⁇ -type crystal structure.
  • the n-type semiconductor layer 11 is made of a single crystal of an n-type Ga 2 O 3 -based semiconductor. It does not correspond to aggregates of many granular or flake-like fine single crystals. Since the n-type semiconductor layer 11 is made of a Ga 2 O 3 -based semiconductor single crystal, the characteristic on-resistance of the pn junction diode 1 can achieve a value close to the ideal value determined by the performance of the material.
  • the n-type semiconductor layer 11 is formed so as to have the same carrier concentration and thickness by using an aggregate of flake-like fine crystals instead of the Ga 2 O 3 -based semiconductor single crystal, It is considered that the characteristic on-resistance of the pn junction diode 1 is several times higher than in the case of using the single crystal of the Ga 2 O 3 based semiconductor, which is not practical.
  • the n-type semiconductor layer 11 is a layer made of a single crystal of an n-type Ga 2 O 3 -based semiconductor formed by epitaxial crystal growth on the n-type semiconductor substrate 10.
  • a p-type semiconductor layer 12 is laminated on the semiconductor layer 11 .
  • An anode electrode 13 is formed on the surface of the p-type semiconductor layer 12 opposite to the n-type semiconductor layer 11
  • a cathode electrode 14 is formed on the surface of the n-type semiconductor substrate 10 opposite to the n-type semiconductor layer 11 . It is
  • the pn junction diode 1 utilizes the rectifying properties of the pn junction between the n-type semiconductor layer 11 and the p-type semiconductor layer 12 .
  • the rising voltage of the pn junction diode 1 is 1.2V or less. Also, the rising voltage of the pn junction diode 1 is, for example, 0.3 V or more.
  • the extrapolated straight line and The voltage at the intersection with the horizontal axis is taken as the rising voltage.
  • the pn junction diode 1 by applying a forward voltage (positive potential on the anode electrode 13 side) between the anode electrode 13 and the cathode electrode 14, the p-type semiconductor layer 12 and the p-type semiconductor layer 12 viewed from the n-type semiconductor layer 11 A potential barrier at the interface with the n-type semiconductor layer 11 is lowered, and current flows from the anode electrode 13 to the cathode electrode 14 .
  • a reverse voltage is applied between the anode electrode 13 and the cathode electrode 14 (negative potential on the anode electrode 13 side)
  • current does not flow due to the potential barrier between pn.
  • the n-type semiconductor substrate 10 is a substrate made of a single crystal of an n-type Ga 2 O 3 based semiconductor.
  • the n-type semiconductor substrate 10 contains donor impurities such as Si and Sn.
  • the donor concentration of the n-type semiconductor substrate 10 is, for example, 1.0 ⁇ 10 18 cm ⁇ 3 or more and 1.0 ⁇ 10 20 cm ⁇ 3 or less.
  • the thickness of the n-type semiconductor substrate 10 is, for example, 10 ⁇ m or more and 600 ⁇ m or less.
  • the n-type semiconductor layer 11 made of n-type Ga 2 O 3 -based single crystal contains donor impurities such as Si and Sn.
  • the donor concentration of the n-type semiconductor layer 11 is, for example, 1 ⁇ 10 13 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the thickness of the n-type semiconductor layer 11 is, for example, 1 ⁇ m or more and 100 ⁇ m or less.
  • the height of the potential barrier between the anode electrode 13 and the cathode electrode 14, which corresponds to the theoretical value of the rising voltage, should be 1.2 V or less.
  • the electron affinity ⁇ p and work function ⁇ p of the p-type semiconductor that is the material of the p-type semiconductor layer 12 and the electron affinity ⁇ n and work function ⁇ n of the n-type semiconductor that is the material of the n-type semiconductor layer 11 are: It is preferable to satisfy the condition expressed by the formula 0 eV ⁇ n ⁇ p + ⁇ p ⁇ n ⁇ 1.2 eV.
  • the above work function is equal to the energy difference between the vacuum level and the Fermi level.
  • ⁇ n of (Ga x Al y In (1 ⁇ x ⁇ y) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1), which is the material of the n-type semiconductor layer 11, is It is approximately 0.7 to 4.5 eV, and can be adjusted within these ranges by the composition ratio (values of x, y, and z).
  • ⁇ n can be adjusted by the composition ratio (x, y, z) and the carrier concentration Nd of the n-type semiconductor layer, and is approximately 0.7 to 5.5 eV.
  • the p-type semiconductor that is the material of the p-type semiconductor layer 12 includes, for example, Cu 2 O, NiO, Ag 2 O, Si, Ge, Si x Ge 1-x (0 ⁇ x ⁇ 1), CuInO 2 , CuGaO 2 , CuAlO 2 , CuAl x Ga y In 1-xy O 2 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1), or CuO.
  • these p-type semiconductors may be polycrystalline, single-crystalline, or amorphous.
  • the p-type semiconductor that is the material of the p-type semiconductor layer 12 is preferably polycrystalline Si or amorphous Si.
  • polycrystalline Si or amorphous Si is used as a p-type semiconductor, the most mature known film formation techniques such as CVD and plasma CVD can be used. It can be controlled with high precision.
  • the p-type semiconductor that is the material of the p-type semiconductor layer 12 may be single crystal Si.
  • single crystal Si p-type single crystal Si with controlled carrier concentration and high quality can be commercially used.
  • the p-type semiconductor layer 12 made of single crystal Si can be bonded to the n-type semiconductor layer 11 by a surface activation bonding method at room temperature, and a safe process that does not use explosive raw material gas or carrier gas used in a CVD apparatus is performed. , it is possible to form a pn junction.
  • Table 1 below shows electron affinities ⁇ p and work functions ⁇ p of materials that can be used as materials for the p-type semiconductor layer 12 .
  • the value of ⁇ p can be adjusted within the range shown in Table 1 by changing the acceptor concentration of the p-type semiconductor layer 12 .
  • the material of the p-type semiconductor layer 12 is single-crystal Si x Ge 1-x , polycrystalline Si x Ge 1-x , or amorphous Si x Ge 1-x , ⁇ p and ⁇ p can also be adjusted.
  • a sputtering method, vacuum deposition, MBE, PLD, CVD, direct bonding, a sol-gel method, a spray method, or a coating method can be used.
  • the sputtering and vacuum deposition methods have relatively low process costs, it is relatively difficult to obtain a highly crystalline film due to the characteristics of the film forming method, and it is difficult to obtain a desired carrier concentration.
  • Cu 2 O can be deposited by sputtering, for example, as described in Non-Patent Document “Applied Physics Letters 111, 093501 (2017)”.
  • MBE, PLD, and CVD have a high process cost, but can obtain a single crystal relatively easily, and the background impurity gas concentration can be kept relatively low. It's easy.
  • Polycrystalline Si, amorphous Si, polycrystalline Ge, and amorphous Ge can be deposited by known methods such as CVD. Direct bonding can use pre-prepared high quality p-type semiconductor layers.
  • the sol-gel method for example, when NiO is formed by the same method, the method described in the non-patent document "Y. Kokubun, S. Kubo, S. Nakagomi, Applied Physics Express 9, 091101 (2016)". can be used.
  • the rise voltage of the pn junction diode 1 is about 0.9V.
  • the rising voltage of the pn junction diode 1 is about 1.0V. becomes.
  • the material of the n-type semiconductor layer 11 should be a single crystal of a Ga 2 O 3 -based semiconductor, and the anode electrode 13 and the cathode electrode 14 should be such that the height of the potential barrier between them is 1.2 V or less. It cannot be less than 2V.
  • the pn junction diode described as Example 1 in the above Patent Document 1 Japanese Patent Application Laid-Open No. 2019-36593
  • the p-type semiconductor layer is made of NiO.
  • the electron affinity ⁇ n of Ga 2 O 3 is 4.0 eV
  • the electron affinity ⁇ p of NiO is 1.8 eV
  • the work function ⁇ n of Ga 2 O 3 is approximately 4.1 eV
  • the work function of NiO Since the function ⁇ p is approximately 5.2 to 5.5 eV, the height of the potential barrier corresponding to the theoretical value of the rise voltage derived from ⁇ n ⁇ p + ⁇ p ⁇ n is approximately 3.3 to 3.5 eV. 0.6V, and the rising voltage never falls below 1.2V.
  • the anode electrode 13 is made of a conductive material such as Pt or Ni that forms an ohmic contact with the p-type semiconductor layer 12 .
  • the thickness of the anode electrode 13 is, for example, 0.01 ⁇ m or more and 10 ⁇ m or less.
  • the portion of the cathode electrode 14 that contacts the n-type semiconductor substrate 10 is made of a conductive material such as Ti that forms an ohmic contact with the Ga 2 O 3 system single crystal. That is, when the cathode electrode 14 has a single-layer structure, the entire cathode electrode 14 is made of Ti or the like, and when it has a multi-layer structure, the layer in contact with the n-type semiconductor substrate 10 is made of Ti or the like. Examples of the multilayer structure of the cathode electrode 14 include Ti/Au, Ti/Al, Ti/Ni/Au, and Ti/Al/Ni/Au.
  • the thickness of the cathode electrode 14 is, for example, 0.01 ⁇ m or more and 5 ⁇ m or less.
  • the n-type semiconductor layer 11 makes ohmic contact with the cathode electrode 14 .
  • the pn junction diode 1 According to the pn junction diode 1 according to the above-described embodiment, it is possible to realize both a low start-up voltage and a suppression of leakage current, even in the case of adopting a simple laminated structure as shown in FIG. Therefore, for example, the pn junction diode 1 can be used to manufacture a power conversion circuit such as an ACDC converter with low power loss and high reliability.
  • the loss during diode conduction is proportional to the forward voltage VF , and this VF is obtained by adding the voltage component VR obtained by multiplying the rising voltage Vth by the characteristic on-resistance and the current density during current conduction. Calculated. For example, a 600 V withstand voltage SiC Schottky barrier diode currently on the market has a Vth of about 0.9 V and a characteristic on-resistance of about 1 m ⁇ cm 2 . Therefore, when the current density is 400 A/cm 2 , VF is 1.3V.
  • the Bariga figure of merit of SiC is 340
  • the Bariga figure of merit of gallium oxide is about 3444
  • the gallium oxide diode has about 10 times the figure of merit of the SiC diode. Therefore, according to the pn junction diode 1, a characteristic on-resistance of about 0.1 m ⁇ cm 2 can be realized, and if V th is 1.2 V or less, current conduction at a current density of 400 A/cm 2 can be achieved. VF becomes 1.24 V or less, which is lower than VF of the SiC Schottky barrier diode. That is, the conduction loss can be made smaller than the above SiC Schottky barrier diode.
  • the pn junction diode 1 which is a gallium oxide pn diode, can be easily manufactured at low cost by the melt growth method, and since bulk wafers that are easy to machine can be used, bulk wafer manufacturing costs can be reduced. It is superior in manufacturability to SiC Schottky barrier diodes, which require the use of materials that are expensive and difficult to process.
  • the pn junction diode 1 has a V th of 1.2 V or less and can surpass the above SiC Schottky barrier diode in terms of both electrical performance and manufacturability, then the above SiC Schottky barrier diode is currently available. It can be used instead of SiC Schottky barrier diodes in the field of application.
  • the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention.
  • the structure of the pn junction diode 1 is not limited to that shown in FIG.
  • the shape of the semiconductor layer 12 and the arrangement in the pn junction diode 1 are not particularly limited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

単純な構造をとる場合であっても、低い立ち上がり電圧の実現とリーク電流の抑制を両立することのできるｐｎ接合ダイオードを提供する。　一実施の形態として、（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層１１と、ｎ型半導体層１１とｐｎ接合を形成する、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、Ｇｅ、ＳｉｘＧｅ１－ｘ（０＜ｘ＜１）、ＣｕＩｎＯ２、ＣｕＧａＯ２、ＣｕＡｌＯ２、ＣｕＡｌｘＧａｙＩｎ１－ｘ－ｙＯ２（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）、又はＣｕＯであるｐ型半導体からなるｐ型半導体層１２と、を備え、立ち上がり電圧が１．２Ｖ以下である、ｐｎ接合ダイオード１を提供する。

Description

ｐｎ接合ダイオード
　本発明は、ｐｎ接合ダイオードに関する。
　従来、Ｇａ２Ｏ３系単結晶からなるｎ型半導体層と、ＮｉＯからなるｐ型半導体層とが積層されたｐｎ接合ダイオードが知られている（特許文献１参照）。ｐ型のＧａ２Ｏ３の形成は困難であるため、特許文献１に記載のｐｎ接合ダイオードにおいては、Ｇａ２Ｏ３系単結晶ヘテロｐｎ接合を形成することができるＮｉＯ単結晶がｐ型半導体層の材料に用いられている。
　また、特許文献１には、トレンチを有するＧａ２Ｏ３系単結晶からなるｎ型半導体層と、ｎ型半導体層のトレンチ内に埋め込まれたＮｉＯからなるｐ型半導体層とを備えるトレンチ型ジャンクションバリアショットキー（ＪＢＳ）ダイオードが開示されている。一般的に、ショットキーバリアダイオードは、ｐｎ接合ダイオードと比較して順方向特性における立ち上がり電圧を小さくすることができるが、ショットキー接合界面のトンネル現象に起因したリーク電流が生じ得るという問題がある。特許文献１におけるＪＢＳダイオードでは、ｎ型半導体層とトレンチ内のｐ型半導体層とのｐｎ接合によりショットキー接合界面のトンネル現象に起因したリーク電流を抑え、低い立ち上がり電圧の実現とリーク電流の抑制を両立させている。
特開２０１９－３６５９３号公報
　しかしながら、特許文献１に記載のＪＢＳダイオードは、トレンチ内にｐ型半導体層が埋め込まれた複雑な構造を有するため、その製造には複雑な工程が必要である。
　本発明の目的は、単純な構造をとる場合であっても、低い立ち上がり電圧の実現とリーク電流の抑制を両立することのできるｐｎ接合ダイオードを提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［４］のｐｎ接合ダイオードを提供する。
［１］（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、前記ｎ型半導体層とｐｎ接合を形成する、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、Ｇｅ、ＳｉｘＧｅ１－ｘ（０＜ｘ＜１）、ＣｕＩｎＯ２、ＣｕＧａＯ２、ＣｕＡｌＯ２、ＣｕＡｌｘＧａｙＩｎ１－ｘ－ｙＯ２（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）、又はＣｕＯであるｐ型半導体からなるｐ型半導体層と、を備え、立ち上がり電圧が１．２Ｖ以下である、ｐｎ接合ダイオード。
［２］（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、前記ｎ型半導体層とｐｎ接合を形成する、多結晶Ｓｉ又はアモルファスＳｉであるｐ型半導体からなるｐ型半導体層と、を備え、立ち上がり電圧が１．２Ｖ以下である、ｐｎ接合ダイオード。
［３］（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、前記ｎ型半導体層とｐｎ接合を形成する、単結晶Ｓｉであるｐ型半導体からなるｐ型半導体層と、を備え、立ち上がり電圧が１．２Ｖ以下である、ｐｎ接合ダイオード。
［４］前記ｐ型半導体の電子親和力χpと仕事関数φp、及び前記ｎ型半導体の電子親和力χnと仕事関数φnが、０ｅＶ≦χn－χp＋φp－φn≦１．２ｅＶの式で表される条件を満たす、上記［１］～［３］のいずれか１項に記載のｐｎ接合ダイオード。
　本発明によれば、単純な構造をとる場合であっても、低い立ち上がり電圧の実現とリーク電流の抑制を両立することのできるｐｎ接合ダイオードを提供することができる。
図１は、本発明の実施の形態に係るｐｎ接合ダイオードの垂直断面図である。
〔実施の形態〕
（ｐｎ接合ダイオードの構成）
　図１は、本発明の実施の形態に係るｐｎ接合ダイオード１の垂直断面図である。ｐｎ接合ダイオード１は、ｎ型のＧａ２Ｏ３系半導体の単結晶からなるｎ型半導体層１１と、ｎ型半導体層１１とｐｎ接合を形成する、ｐ型半導体からなるｐ型半導体層１２と、を備える。
　ここで、Ｇａ２Ｏ３系半導体とは、Ｇａ２Ｏ３、又は、Ａｌ、Ｉｎの一方若しくは両方が添加されたＧａ２Ｏ３であり、（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ２Ｏ３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、ｎ型半導体層１１を構成するＧａ２Ｏ３系半導体の単結晶は、典型的には、β型の結晶構造を有する。
　また、上述のように、ｎ型半導体層１１はｎ型のＧａ２Ｏ３系半導体の単結晶からなるが、“単結晶からなる”とは、その全体又はほぼ全体が１つの単結晶体であることをいい、多数の粒状やフレーク状の微細な単結晶の集合体のようなものは該当しない。ｎ型半導体層１１がＧａ２Ｏ３系半導体の単結晶からなるため、ｐｎ接合ダイオード１の特性オン抵抗は材料性能で決まる理想値に近い値が実現できる。しかしながら、上記のＧａ２Ｏ３系半導体の単結晶の代わりにフレーク状の微細な結晶の集合体を用いて、キャリア濃度及び厚さが等しくなるようにｎ型半導体層１１を作成した場合は、上記のＧａ２Ｏ３系半導体の単結晶を用いる場合と比べて、ｐｎ接合ダイオード１の特性オン抵抗が数倍以上高くなるものと考えられ、実用的ではない。
　図１に示される例では、ｎ型半導体層１１はｎ型半導体基板１０上にエピタキシャル結晶成長により形成された、ｎ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、そのｎ型半導体層１１上にｐ型半導体層１２が積層されている。そして、ｐ型半導体層１２のｎ型半導体層１１と反対側の面上にアノード電極１３が形成され、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面上にカソード電極１４が形成されている。
　ｐｎ接合ダイオード１は、ｎ型半導体層１１とｐ型半導体層１２のｐｎ接合の整流性を利用している。ｐｎ接合ダイオード１の立ち上がり電圧は、１．２Ｖ以下である。また、ｐｎ接合ダイオード１の立ち上がり電圧は、例えば、０．３Ｖ以上である。ここで、電流密度－電圧特性を示す曲線上の電流密度が１×１０２ｃｍ－２、２×１０２ｃｍ－２である２点を結ぶ直線を外挿したときの、その外挿直線と横軸（電流密度が０ｃｍ－２の直線）との交点における電圧を立ち上がり電圧とする。
　ｐｎ接合ダイオード１においては、アノード電極１３とカソード電極１４との間に順方向の電圧（アノード電極１３側が正電位）を印加することにより、ｎ型半導体層１１から見たｐ型半導体層１２とｎ型半導体層１１との界面のポテンシャル障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。一方、アノード電極１３とカソード電極１４との間に逆方向の電圧（アノード電極１３側が負電位）を印加したときは、ｐｎ間のポテンシャル障壁により、電流が流れない。
　ｎ型半導体基板１０は、ｎ型のＧａ２Ｏ３系半導体の単結晶からなる基板である。ｎ型半導体基板１０は、Ｓｉ、Ｓｎなどのドナー不純物を含む。ｎ型半導体基板１０のドナー濃度は、例えば、１．０×１０１８ｃｍ－３以上かつ１．０×１０２０ｃｍ－３以下である。ｎ型半導体基板１０の厚さは、例えば、１０μｍ以上かつ６００μｍ以下である。
　ｎ型のＧａ２Ｏ３系単結晶からなるｎ型半導体層１１は、Ｓｉ、Ｓｎなどのドナー不純物を含む。ｎ型半導体層１１のドナー濃度は、例えば、１×１０１３ｃｍ－３以上かつ１×１０１８ｃｍ－３以下である。ｎ型半導体層１１の厚さは、例えば、１μｍ以上かつ１００μｍ以下である。
　ｐｎ接合ダイオード１の立ち上がり電圧を１．２Ｖ以下とするためには、立ち上がり電圧の理論値に相当するアノード電極１３とカソード電極１４との間のポテンシャル障壁の高さが１．２Ｖ以下となるように、ｐ型半導体層１２の材料であるｐ型半導体の電子親和力χpと仕事関数φp、及びｎ型半導体層１１の材料であるｎ型半導体の電子親和力χnと仕事関数φnは、０ｅＶ≦χn－χp＋φp－φn≦１．２ｅＶの式で表される条件を満たすことが好ましい。なお、上記の仕事関数は、真空順位とフェルミ準位とのエネルギー差に等しい。
　ｎ型半導体層１１の材料である（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）のχｎは、およそ０．７～４．５ｅＶであり、組成比（ｘ、ｙ、ｚの値）によりこれらの範囲内で調整することができる。φｎは組成比（ｘ、ｙ、ｚ）及びｎ型半導体層のキャリア濃度Ｎｄによって調整することができ、およそ０．７～５．５ｅＶである。
　ｐ型半導体層１２の材料であるｐ型半導体は、例えば、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、Ｓｉ、Ｇｅ、ＳｉｘＧｅ１－ｘ（０＜ｘ＜１）、ＣｕＩｎＯ２、ＣｕＧａＯ２、ＣｕＡｌＯ２、ＣｕＡｌｘＧａｙＩｎ１－ｘ－ｙＯ２（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）、又はＣｕＯである。ここで、これらのｐ型半導体は、多結晶、単結晶、アモルファスのいずれであってもよい。
　ｐ型半導体層１２の材料であるｐ型半導体は、多結晶Ｓｉ又はアモルファスＳｉであることが好ましい。多結晶Ｓｉ又はアモルファスＳｉをｐ型半導体として用いた場合、ＣＶＤ法、プラズマＣＶＤ法等の最も成熟した公知の成膜技術が利用でき、また、成熟した技術のためｐ型キャリア濃度をドーパント流量により精度よく制御できる。
　非特許文献“H.M.Manasevit and W.I.Simpson:"Single-Crystal Silicon on a Sapphire Substrate"JAP Vol.35　p.1349-1351, 1964”に記載されているように、ＣＶＤ技術を用いて（ＡｌｘＧａｙＩｎ１－ｘ－ｙ）２Ｏ３基板上へｐ型単結晶Ｓｉ膜を成膜することができることが知られている。しかしながら、Ｓｉ膜をエピタキシャル成長した直後は、（ＡｌＧａＩｎ）２Ｏ３単結晶と単結晶Ｓｉの格子不整合のため、Ｓｉ膜側の界面に、多数の格子欠陥が発生する。非特許文献“M.L.Burgener and R.E.Reedy:"Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer"　United States Patent No.5,416,043, 1995”には、これらの格子欠陥を除去するために、Ｓｉ膜のエピタキシャル成長後にイオン注入、高温アニールなどの工程を実施する方法が記載されているが、これらの工程は複雑で、プロセスコストが高くなるという問題がある。これに対し、（ＡｌｘＧａｙＩｎ１－ｘ－ｙ）２Ｏ３基板上にｐ型多結晶Ｓｉ、ｐ型アモルファスＳｉの膜を成膜する場合、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法などの種々の公知の方法を用いることができ、また、上記のｐ型単結晶Ｓｉ膜を成膜する場合のイオン注入などによる欠陥回復工程も必要としないため、より簡便に成膜が可能である。
　ｐ型半導体層１２の材料であるｐ型半導体は、単結晶Ｓｉであってもよい。単結晶Ｓｉは、キャリア濃度が制御された安価で高品質なｐ型単結晶Ｓｉを商用利用できる。また、単結晶Ｓｉからなるｐ型半導体層１２は、常温で表面活性化接合法によりｎ型半導体層１１と接合でき、ＣＶＤ装置で用いられる爆発性の原料ガスやキャリアガスを使用しない安全なプロセスにて、ｐｎ接合形成が可能である。
　下記の表１に、ｐ型半導体層１２の材料として用いることができる材料の電子親和力χp及び仕事関数φｐを示す。φｐの値は、ｐ型半導体層１２のアクセプタ濃度を変化させることにより、表１に示すような範囲で調整できる。また、ｐ型半導体層１２の材料が単結晶ＳｉｘＧｅ１－ｘ、多結晶ＳｉｘＧｅ１－ｘ、又はアモルファスＳｉｘＧｅ１－ｘであるときは、組成比ｘによってχｐ及びφｐを調整することもできる。
Figure JPOXMLDOC01-appb-T000001
　ｐ型半導体層１２の形成には、例えば、スパッタ法、真空蒸着、ＭＢＥ、ＰＬＤ、ＣＶＤ、直接接合、ゾルゲル法、スプレー法、塗布法を用いることができる。スパッタや真空蒸着法はプロセスコストが比較的低いが、成膜法の特性上、結晶性の高い膜を得ることは比較的難しく、所望のキャリア濃度を得ることが困難である。Ｃｕ２Ｏのスパッタ法による成膜は、例えば非特許文献“Applied Physics Letters 111, 093501(2017)”に記載されている要領で可能である。一方、ＭＢＥ、ＰＬＤ、ＣＶＤは、プロセスコストが高価だが、単結晶を比較的容易に得ることができ、バックグラウンドの不純物ガス濃度を比較的低く抑えられるため、所望の電気特性を得ることが比較的容易である。多結晶Ｓｉ、アモルファスＳｉ、多結晶Ｇｅ、アモルファスＧｅはＣＶＤ法等の公知の手法により成膜が可能である。直接接合は、予め用意された高品質のｐ型半導体層を使用することができる。ゾルゲル法については、例えばＮｉＯを同法で成膜する場合は、非特許文献「Ｙ. Ｋｏｋｕｂｕｎ, Ｓ. Ｋｕｂｏ, Ｓ. Ｎａｋａｇｏｍｉ, Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ　Ｅｘｐｒｅｓｓ　９，　０９１１０１　（２０１６）」に記載された方法などを用いることができる。
　ここで、ｐｎ接合ダイオード１の立ち上がり電圧を１．２Ｖ以下とするための具体的な構成例を示す。例えば、ｎ型半導体層１１の材料であるｎ型半導体が単結晶Ｇａ２Ｏ３、ｐ型半導体層１２の材料であるｐ型半導体が多結晶Ｓｉである場合は、ｎ型半導体層１１のドナー濃度を２×１０１６ｃｍ－３、ｐ型半導体層１２のアクセプタ濃度を１×１０１８ｃｍ－３とすることにより、ｐｎ接合ダイオード１の立ち上がり電圧がおよそ０．９Ｖとなる。また、ｎ型半導体層１１の材料であるｎ型半導体が（Ａｌ０．３７Ｇａ０．６２）２Ｏ３、ｐ型半導体層１２の材料であるｐ型半導体が多結晶Ｇｅである場合は、ｎ型半導体層１１のドナー濃度を１×１０１７ｃｍ－３、ｐ型半導体層１２のアクセプタ濃度を１×１０１７ｃｍ－３とすることにより、ｐｎ接合ダイオード１の立ち上がり電圧がおよそ１．０Ｖとなる。
　上述のように、ｐｎ接合ダイオード１の立ち上がり電圧を１．２Ｖ以下という低い値にするためには、ｎ型半導体層１１の材料にＧａ２Ｏ３系半導体の単結晶を用いること、アノード電極１３とカソード電極１４の材料の組み合わせが、これらの間のポテンシャル障壁の高さが１．２Ｖ以下となるようなものであることが求められ、これらの条件を満たさない場合には立ち上がり電圧を１．２Ｖ以下とすることはできない。
　例えば、上記の特許文献１（特開２０１９－３６５９３号公報）に実施例１として記載されているｐｎ接合ダイオードは、ｎ型半導体層がキャリア濃度６×１０１６ｃｍ－３のＧａ２Ｏ３からなり、ｐ型半導体層がＮｉＯからなる。このｐｎ接合ダイオードにおいては、Ｇａ２Ｏ３の電子親和力χnが４．０ｅＶ、ＮｉＯの電子親和力χpが１．８ｅＶ、Ｇａ２Ｏ３の仕事関数φnがおよそ４．１ｅＶ、ＮｉＯの仕事関数φpがおよそ５．２～５．５ｅＶであるため、χn－χp＋φp－φnから導出される立ち上がり電圧の理論値に相当するポテンシャル障壁の高さがおよそ３．３～３．６Ｖであり、立ち上がり電圧が１．２Ｖ以下となることはない。
　アノード電極１３は、ｐ型半導体層１２とオーミック接合を形成するＰｔやＮｉなどの導電性材料からなる。アノード電極１３の厚さは、例えば、０．０１μｍ以上かつ１０μｍ以下である。
　カソード電極１４は、ｎ型半導体基板１０と接触する部分がＧａ２Ｏ３系単結晶とオーミック接合を形成するＴｉなどの導電性材料からなる。すなわち、カソード電極１４が単層構造を有する場合はその全体がＴｉなどからなり、多層構造を有する場合はｎ型半導体基板１０と接触する層がＴｉなどからなる。カソード電極１４の多層構造としては、例えば、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ｎｉ／Ａｕ、又はＴｉ／Ａｌ／Ｎｉ／Ａｕが挙げられる。カソード電極１４の厚さは、例えば、０．０１μｍ以上かつ５μｍ以下である。なお、ｐｎ接合ダイオード１がｎ型半導体基板１０を備えず、カソード電極１４がｎ型半導体層１１に直接接続される場合は、ｎ型半導体層１１がカソード電極１４とオーミック接触する。
（実施の形態の効果）
　上記実施の形態に係るｐｎ接合ダイオード１によれば、図１に示されるような単純な積層構造をとる場合であっても、低い立ち上がり電圧の実現とリーク電流の抑制を両立することができる。このため、例えば、ｐｎ接合ダイオード１を用いて、電力損失が小さく、かつ信頼性の高いＡＣＤＣコンバータなどの電力変換回路を製造することができる。
　ダイオード導通時の損失は順方向電圧ＶＦに比例するが、このＶＦは、電流導通時は立ち上がり電圧Ｖｔｈに特性オン抵抗と電流密度を乗して求められる電圧成分ＶＲを加算して算出される。例えば、現在市販されている６００Ｖ耐圧ＳｉＣショットキーバリアダイオードは、Ｖｔｈが０．９Ｖ程度、特性オン抵抗が１ｍΩｃｍ２程度である。このため、電流密度４００Ａ／ｃｍ２で電流導通した場合、ＶＦは１．３Ｖとなる。
　一方、ＳｉＣのバリガ性能指数が３４０であるのに対し、酸化ガリウムのバリガ性能指数は３４４４程度とされているため、酸化ガリウムダイオードはＳｉＣダイオードの約１０倍の性能指数を有する。このため、ｐｎ接合ダイオード１によれば、０．１ｍΩｃｍ２程度の特性オン抵抗を実現することができ、Ｖｔｈが１．２Ｖ以下であれば、電流密度４００Ａ／ｃｍ２で電流導通した場合のＶＦは１．２４Ｖ以下となり、上記のＳｉＣショットキーバリアダイオードのＶＦを下回る。すなわち、上記のＳｉＣショットキーバリアダイオードよりも導通損失を小さくすることができる。
　また、酸化ガリウムｐｎダイオードであるｐｎ接合ダイオード１は、融液成長法により低コストで容易に製造することができ、また機械加工も容易なバルクウエハを利用することができるため、バルクウエハ製造のコストが高く、加工の困難性に課題がある材料を使用する必要があるＳｉＣショットキーバリアダイオードよりも、製造容易性において優れている。
　このため、ｐｎ接合ダイオード１のＶｔｈが１．２Ｖ以下であり、電気的性能と製造容易性の両面で上記のＳｉＣショットキーバリアダイオードを上回ることができれば、現在上記のＳｉＣショットキーバリアダイオードが応用されている分野において、ＳｉＣショットキーバリアダイオードの替わりに利用することが可能となる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、ｐｎ接合ダイオード１の構造は図１に示されるものに限られず、ｎ型半導体層１１とｐ型半導体層１２のｐｎ接合を含む構造であればよく、また、ｎ型半導体層１１とｐ型半導体層１２の形状やｐｎ接合ダイオード１中の配置なども特に限定されない。
　また、上記に記載した実施の形態は請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　単純な構造をとる場合であっても、低い立ち上がり電圧の実現とリーク電流の抑制を両立することのできるｐｎ接合ダイオードを提供する。
１…ｐｎ接合ダイオード、　１０…ｎ型半導体基板、　１１…ｎ型半導体層、　１２…ｐ型半導体層、　１３…アノード電極、　１４…カソード電極

Claims (4)

  1. 　（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、
    　前記ｎ型半導体層とｐｎ接合を形成する、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、Ｇｅ、ＳｉｘＧｅ１－ｘ（０＜ｘ＜１）、ＣｕＩｎＯ２、ＣｕＧａＯ２、ＣｕＡｌＯ２、ＣｕＡｌｘＧａｙＩｎ１－ｘ－ｙＯ２（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）、又はＣｕＯであるｐ型半導体からなるｐ型半導体層と、
    　を備え、
    　立ち上がり電圧が１．２Ｖ以下である、
    　ｐｎ接合ダイオード。
  2. 　（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、
    　前記ｎ型半導体層とｐｎ接合を形成する、多結晶Ｓｉ又はアモルファスＳｉであるｐ型半導体からなるｐ型半導体層と、
    　を備え、
    　立ち上がり電圧が１．２Ｖ以下である、
    　ｐｎ接合ダイオード。
  3. 　（ＧａｘＡｌｙＩｎ１－ｘ－ｙ）２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）の組成を有するｎ型半導体の単結晶からなるｎ型半導体層と、
    　前記ｎ型半導体層とｐｎ接合を形成する、単結晶Ｓｉであるｐ型半導体からなるｐ型半導体層と、
    　を備え、
    　立ち上がり電圧が１．２Ｖ以下である、
    　ｐｎ接合ダイオード。
  4. 　前記ｐ型半導体の電子親和力χpと仕事関数φp、及び前記ｎ型半導体の電子親和力χnと仕事関数φnが、０ｅＶ≦χn－χp＋φp－φn≦１．２ｅＶの式で表される条件を満たす、
    　請求項１～３のいずれか１項に記載のｐｎ接合ダイオード。
     
PCT/JP2022/029845 2021-09-17 2022-08-03 ｐｎ接合ダイオード WO2023042568A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280062811.7A CN117981091A (zh) 2021-09-17 2022-08-03 pn结二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-152316 2021-09-17
JP2021152316A JP2023044337A (ja) 2021-09-17 2021-09-17 ｐｎ接合ダイオード

Publications (1)

Publication Number Publication Date
WO2023042568A1 true WO2023042568A1 (ja) 2023-03-23

Family

ID=85602743

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/029845 WO2023042568A1 (ja) 2021-09-17 2022-08-03 ｐｎ接合ダイオード

Country Status (3)

Country Link
JP (1) JP2023044337A (ja)
CN (1) CN117981091A (ja)
WO (1) WO2023042568A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JP2019036593A (ja) 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
JP2019067915A (ja) * 2017-09-29 2019-04-25 株式会社タムラ製作所 電界効果トランジスタ
WO2019155768A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 電力用半導体装置
JP2021103747A (ja) * 2019-12-25 2021-07-15 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JP2019036593A (ja) 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
JP2019067915A (ja) * 2017-09-29 2019-04-25 株式会社タムラ製作所 電界効果トランジスタ
WO2019155768A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 電力用半導体装置
JP2021103747A (ja) * 2019-12-25 2021-07-15 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, vol. 111, 2017, pages 093501
H. M. MANASEVITW. I. SIMPSON: "Single-Crystal Silicon on a Sapphire Substrate", JAP, vol. 35, 1964, pages 1349 - 1351
M. L. BURGENERR. E. REEDY, MINIMUM CHARGE FET FABRICATED ON AN ULTRATHIN SILICON ON SAPPHIRE WAFER

Also Published As

Publication number Publication date
JP2023044337A (ja) 2023-03-30
CN117981091A (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
JP7037142B2 (ja) ダイオード
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
TWI731844B (zh) 積層體
KR102267094B1 (ko) 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US11222985B2 (en) Power semiconductor device
JP4872158B2 (ja) ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
US11164743B2 (en) Systems and method for integrated devices on an engineered substrate
JP2016143841A (ja) 半導体装置とその製造方法
WO2023042568A1 (ja) ｐｎ接合ダイオード
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
US20210391428A1 (en) Semiconductor device
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
TWI838037B (zh) 半導體元件
US20230352541A1 (en) Polarization-Engineered Heterogeneous Semiconductor Heterostructures
US20230352571A1 (en) Polarization-Engineered Heterogeneous Semiconductor Heterostructures
US20220254939A1 (en) Epitaxial wafer, method of manufacturing the epitaxial wafer, diode, and current rectifier
JP6856193B2 (ja) ショットキーバリアダイオードの製造方法
JP2016143840A (ja) 半導体装置
JP2018032690A (ja) 電子素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22869716

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280062811.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022869716

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022869716

Country of ref document: EP

Effective date: 20240417