WO2023033191A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2023033191A1
WO2023033191A1 PCT/JP2022/033909 JP2022033909W WO2023033191A1 WO 2023033191 A1 WO2023033191 A1 WO 2023033191A1 JP 2022033909 W JP2022033909 W JP 2022033909W WO 2023033191 A1 WO2023033191 A1 WO 2023033191A1
Authority
WO
WIPO (PCT)
Prior art keywords
addition
unit
potential
storage section
transistor
Prior art date
Application number
PCT/JP2022/033909
Other languages
English (en)
French (fr)
Inventor
琢己 山口
Original Assignee
株式会社 Rosnes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 Rosnes filed Critical 株式会社 Rosnes
Publication of WO2023033191A1 publication Critical patent/WO2023033191A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Definitions

  • the present invention relates to an image pickup apparatus, and in particular, when signal charges in a light receiving section are added to an addition accumulation section via a unit accumulation section and read out a plurality of times, the number of times of addition and accumulation in the addition accumulation section are performed.
  • the present invention relates to a method of driving an image pickup device and an image pickup device in which the amount of signal charge is linearly proportional, or an electronic device having the image pickup device and requiring a wide dynamic range.
  • CMOS image sensors have become the mainstream of imaging devices used in cameras.
  • Conventional CMOS sensors generally convert the charge in the light-receiving part of a pixel to a floating diffusion (FD) to convert it into a voltage and read it out from a source follower amplifier (AMP).
  • FD floating diffusion
  • AMP source follower amplifier
  • FIG. 7 is an example of a circuit diagram of a conventional pixel.
  • incident light is photoelectrically converted to store signal charges. be.
  • AMP source follower amplifier
  • the floating diffusion (FD) 5 is The voltage of the amplifier power supply 10 is reset.
  • the readout transistor 2 (TR2) operates (turns on)
  • the charge Q1 of the photodiode (PD) of the light receiving section 1 is transferred to the FD5 of the AMP3 and converted into a voltage.
  • the converted voltage is read out from signal line 4 as the output of source follower transistor 7 (TR7) when row select transistor 8 (TR8) turns on.
  • the floating diffusion (FD) capacity (5-1 ) cannot receive all the charges, by applying a voltage to the addition transistor wiring (9-1), the addition transistor 9 (TR9) is turned on, and the capacitance of the addition storage section (9-2) and It is configured such that electric charges are stored in both of the FD capacitors (5-1).
  • FIG. 8 is a cross-sectional view of the light receiving section and the FD section.
  • the FD capacitor (5-1) and the addition storage section (9-2) are made of a dense N+ diffusion layer.
  • FIG. 9 shows the basic operation of adding the signal charges of the sections of the light receiving section and the FD section.
  • the operation of (A-1) is a state in which signal charges are held in the light receiving section 1 .
  • the capacitance of the FD capacitor (5-1) and the addition/storage section (9-2) is such that the FD reset transistor 6 adjacent to the FD capacitor (5-1) shown in FIG. This is a state in which the amplifier power supply 10 is reset to 3V by changing the potential.
  • TR9 turns on the signal charge of the FD capacitor (5-1), thereby transferring three signal charges in the unit storage section of the FD capacitor (5-1) to the FD capacitor (5 -1) and the addition storage unit (9-2).
  • FIG. 10 is a diagram of excerpts of the first basic motion and the second motion. (A-1), (B-1), and (C-1) are part of the basic operation in FIG.
  • (C-2) is 3 signal charges of the FD capacitor (5-1) of the operation of (B-2) and 2 signal charges of the addition storage section (9-2), a total of 5 signals.
  • the signal charges are 2 at the time of the first operation (C-1), and the signal charges are 10/3 at the time of the second operation (C-2). ing.
  • the signal charges should be accumulated linearly in direct proportion each time. If two signal charges are accumulated in the first cycle, four signal charges in direct proportion are accumulated in the second cycle. need to However, the number is 10/3 in the second time compared to 2 in the first time, and the value in the second time is smaller than the proportional value of 4, resulting in a non-proportional state between the first time and the second time.
  • An object of the present invention is to provide a driving method for an imaging device in which, when a signal from a light-receiving unit is read out by adding it to an addition/accumulation unit a plurality of times, the number of times of addition and the amount of signal charge accumulated in the addition/accumulation unit are linearly proportional to each other. and an imaging device or an electronic device equipped with the imaging device that requires a wide dynamic range.
  • a light receiving unit a unit storage section that stores part or all of the signal charge of the light receiving section; a readout transistor arranged between the light receiving section and the unit storage section; an addition storage unit that adds part or all of the signal charges of the unit storage units; an addition transistor arranged between the unit storage section and the addition storage section;
  • the maximum potential of the potential of the addition transistor is set to a potential smaller than the maximum potential of the potential of the addition storage section.
  • a reset transistor is arranged adjacent to the unit storage section; A configuration in which a Low potential of the potential of the unit storage section is determined by a Low potential of the potential of the reset transistor, When transferring the signal charge in the unit storage section to the addition storage section, The charge transferred is a low potential of the potential of the unit storage determined by the low potential of the reset transistor; a high potential of the addition transistor when transferring the signal charge in the unit storage portion to the addition storage portion; is a charge in the potential range between .
  • the potential of the summation storage unit determined by the charge stored in the summation storage unit is so that the potential is higher than the maximum potential of the summing transistor, A maximum potential of the potential of the addition transistor is set.
  • the unit accumulation section is the FD.
  • the unit storage section is arranged between the light receiving section and the floating diffusion (FD).
  • the present invention it is possible to obtain an imaging apparatus in which the number of times of addition and the amount of signal charge accumulated in the addition/accumulation unit are linearly proportional when the signal of the light receiving portion is added to the addition/accumulation unit and read out a plurality of times. can be done.
  • FIGS. 1A and 1B are diagrams of the first and second driving methods of the imaging device of the present invention.
  • 2A and 2B are diagrams for the third and fourth times of the driving method of the imaging device of the present invention.
  • FIG. 3 is a diagram in which the potential under the addition transistor is increased to increase the amount of signal charge per transfer from the unit accumulation section to the addition accumulation section.
  • FIG. 4 is a diagram of arranging a unit accumulation portion at a position different from that of the floating diffusion.
  • FIG. 5 is a diagram in which an avalanche photodiode is used for the light receiving section.
  • FIG. 6 is a diagram in which the light receiving section is an avalanche photodiode and the unit storage section is arranged at a position different from the floating diffusion.
  • FIG. 1A and 1B are diagrams of the first and second driving methods of the imaging device of the present invention.
  • 2A and 2B are diagrams for the third and fourth times of the driving method of the imaging device of the present invention.
  • FIG. 7 is an example of a circuit diagram of a conventional pixel.
  • FIG. 8 is a cross-sectional view of the light receiving section and the FD section.
  • FIG. 9 is a diagram for explaining the basic operation of adding signal charges in cross sections of the light receiving section and the FD section.
  • FIG. 10 is a diagram of excerpts of the first basic motion and the second motion.
  • FIGS. 1A and 1B are diagrams of the first and second driving methods of the imaging device of the present invention.
  • the operations of (A-1) and (B-1) are the same as the conventional FIG.
  • the operation (B-1) three of the twelve signal charges in the light receiving section 1 are read out to the unit storage section of the FD capacitor (5-1).
  • the difference between the maximum potential (3V) of the addition storage section (9-2) and the potential of the addition transistor 9 when the voltage is applied to the addition transistor 9 is ⁇ V2. is set to At this time, among the three signal charges in the unit storage section of the FD capacitor (5-1), the signal charge having a potential lower than ⁇ V1 rolls down to the addition storage section (9-2), and the addition storage section ( 9-2). At this time, the signal charge that rolls down has a potential between the low potential (0.5 V) of the potential of the unit storage section determined by the low potential of the reset transistor and the high potential ⁇ V1 of the potential of the addition transistor 9 . It becomes a charge in the range.
  • the maximum potential ⁇ V1 of the potential of the addition transistor 9 is set to a potential smaller than the maximum potential ⁇ V1+ ⁇ V2 of the potential of the addition storage section (9-2).
  • one of the three signal charges in the unit accumulation part of the FD capacitor (5-1) has a potential lower than ⁇ V1. rolls down to the addition storage section (9-2) and is added to the one charge that was stored at (C-3), so that the addition storage section (9-2) has a total of two charges. becomes.
  • the signal charge that rolls down is between the low potential (0.5 V) of the potential of the unit storage section determined by the low potential of the reset transistor and the high potential ⁇ V1 of the potential of the addition transistor 9. It becomes a charge in the potential range.
  • the maximum potential ⁇ V1 of the potential of the addition transistor 9 is set to a potential smaller than the maximum potential ⁇ V1+ ⁇ V2 of the potential of the addition storage section (9-2).
  • FIGS. 2A and 2B are diagrams for the third and fourth times of the driving method of the imaging device of the present invention.
  • the third (A-5) and the fourth (A-5) are the same operations as the second (A-3), and the third (B-5) and the fourth (B -5) is the same as the second (B-3).
  • the third addition operation results in a total of three charges accumulated in the addition accumulation section (9-2).
  • the fourth addition operation results in a total of four charges accumulated in the addition accumulation section (9-2).
  • the maximum potential of the addition transistor 9 is set to ⁇ V1
  • the maximum potential of the addition transistor 9 becomes the potential of the addition storage unit (9-2).
  • the signal charge of the light-receiving unit 1 is read out by being added to the addition accumulation unit (9-2) via the unit accumulation unit a plurality of times, the number of times of addition , and the amount of signal charge accumulated in the addition accumulation section (9-2) is linearly proportional.
  • the amount of signal charge accumulated in the addition accumulation unit (9-2) per time can be reduced. You can increase the number of times.
  • the limit value of the number of times of accumulation that can increase the amount of signal charge in the addition/accumulation section (9-2) in linear proportion is when the potential due to the charge accumulated in the addition/accumulation section (9-2) exceeds ⁇ V2. There is no problem as long as it is within the range of no.
  • FIG. 3 shows the potential of the addition transistor 9 when a voltage is applied to the addition transistor 9, and the potential of the addition transistor 9 is increased to transfer from the unit storage section (5-1) to the addition storage section (9-2). It is the figure which increased the signal electric charge amount.
  • (C-3) in FIG. 1 the difference ⁇ V1 between the potential of the addition transistor 9 and the potential of the addition transistor 9 when a voltage is applied to the addition transistor 9 is small. 9-2), but in the operation of (C-7) in FIG. Two electric charges can be transferred to the addition storage section (9-2) at one time, and the voltage of the addition storage section (9-2) can be greatly changed, so that the gain and sensitivity read out from the signal line 4 are increased. be able to.
  • FIG. 3 shows the potential of the addition transistor 9 when a voltage is applied to the addition transistor 9, and the potential of the addition transistor 9 is increased to transfer from the unit storage section (5-1) to the addition storage section (9-2). It is the figure which increased the signal electric charge amount.
  • (C-3) in FIG. 1 the
  • the limit value of the number of times of accumulation that can increase the amount of signal charge in the addition/accumulation section (9-2) in direct proportion is determined by the potential due to the charge accumulated in the addition/accumulation section (9-2). Since the range does not exceed ⁇ V4, the limit number of times is smaller than in FIG.
  • the difference between the maximum potential (3 V) of the addition storage section (9-2) and the potential of the addition transistor 9 when a voltage is applied to the addition transistor 9 is
  • a driving method that provides ⁇ V2 or ⁇ V4 it is possible to realize an imaging device that can increase the amount of signal charge in the addition accumulation section (9-2) linearly and in direct proportion.
  • FIG. 4 is a diagram of arranging the unit accumulation portion at a position different from that of the floating diffusion (FD).
  • the unit storage section 14 is arranged adjacent to the light receiving section 1, and is characterized in that it is arranged between the light receiving section 1 and the floating diffusion 5 (FD). Further, the addition accumulation section (9-2) is arranged between the unit accumulation section 14 and the FD5. As a result, the light receiving section 1, the readout transistor 2, the unit storage section 14, the addition transistor 9, the addition storage section (9-2), the readout transistor 15 of the addition storage section, and the FD5 are arranged in this order.
  • the unit storage section 14 in FIG. 4 replaces the FD capacitor (5-1) in FIGS.
  • the signal charge of the light receiving section 1 is added to the addition accumulation section (9-2) via the unit accumulation section 14 and read out a plurality of times, the number of times of addition and the addition accumulation section (9- In 2), it is possible to realize a driving method in which the amount of accumulated signal charge is linearly proportional.
  • the readout transistor 15 of the addition/accumulation section is turned on, the signal charge accumulated in the addition/accumulation section (9-2) changes to a voltage due to the total capacitance of the addition/accumulation section (9-2) and the capacitance of the FD5. It is converted and read out to the outside through AMP 3 and signal line 4 .
  • the greatest advantage of FIG. 4 is that the size of the unit storage section 14 can be freely changed. Since the main purpose of the FD capacitor (5-1) is to play an important role in determining the conversion gain of the source follower amplifier 3, the biggest problem is that the FD capacitor (5-1) cannot be easily changed. On the other hand, since the unit storage section 14 shown in the figure does not play an important role in determining the conversion gain, the capacity of the unit storage section 14 can be easily reduced.
  • the capacity of the addition storage section (9-2) requires a large area, if possible, by reducing the capacity of the small-capacity unit storage section 14, the capacity of the small unit storage section 14 and the large-capacity addition storage section can be combined.
  • FIG. 5 is a diagram using an avalanche photodiode in the light receiving section.
  • FIG. 5 shows a case where an avalanche photodiode (APD) is adopted for the light receiving section 1 of FIG. Since it is necessary to apply a high voltage to the PN junction of the avalanche region 102 , a voltage of approximately 30 V is applied to the semiconductor substrate 13 .
  • APD avalanche photodiode
  • a P-type well (P-well) 101 is sandwiched between an N-type well (N-well) 100 so that a high voltage of the semiconductor substrate 13 is not applied to the semiconductor P-type region of the circuit other than the light receiving unit 1. are separating. 0 V is applied to the P-type well (P-Well) 101 .
  • P-Well P-type well
  • signal charge is accumulated in the N region of the avalanche region 102, and the charge is transferred to the wiring connecting the light receiving portion 1 and the source of the readout transistor.
  • a signal charge is transmitted to the source 103 of the read transistor via 104 .
  • Signal charges connected to the source 103 of the read transistor can be driven by the same driving method as in FIGS. 1 to 3 by turning on the read transistor 2 .
  • the driving method shown in FIGS. 1 to 3 is the optimum driving method for wide dynamic range driving and multiple readout driving.
  • the number of additions and the amount of signal charge accumulated in the addition accumulation section (9-2) are linearly proportional to each other, making it the most effective use. can.
  • FIG. 6 is a diagram in which the light receiving section is an avalanche photodiode and the unit storage section is arranged at a position different from the floating diffusion.
  • FIG. 6 shows an invention in which an avalanche photodiode structure and a driving method are used in the light receiving section 1 in contrast to the wide dynamic range structure of FIG. Therefore, by combining the light receiving section 1 of the wide dynamic range APD as shown in FIG. A driving method in which the number of times signal charges are read out from and the amount of signal charges in the addition storage section (9-2) are directly proportional to each other can be used most effectively. Therefore, an imaging device with the widest dynamic range can be achieved.
  • Electronic equipment equipped with an imaging device that employs the driving method according to the present invention is used in many fields that require a wide dynamic range, such as mobile phones, cameras for industrial equipment, and cameras for vehicles.

Abstract

[課題]従来のＣＭＯＳイメージセンサでは、受光部の信号電荷を加算蓄積部に、複数回加算した場合に、回数に直線的に正比例した出力が得られない課題があった。 [解決手段]受光部と、前記受光部の信号電荷の一部または全部を蓄積する単位蓄積部と、前記受光部と前記単位蓄積部との間に配置された読出しトランジスタと、前記単位蓄積部の信号電荷の一部または全部を加算する加算蓄積部と、前記単位蓄積部と前記加算蓄積部との間に配置された加算トランジスタと、を有する画素を配列した撮像装置において、前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合に、前記加算トランジスタのポテンシャルの最大電位は、前記加算蓄積部のポテンシャルの最大電位よりも小さい電位に設定する。

Description

[規則37.2に基づきISAが決定した発明の名称]　撮像装置
本発明は、撮像装置に係わり、特に、受光部の信号電荷を複数の回数、単位蓄積部を経由して、加算蓄積部に加算して読み出す場合に、加算する回数と加算蓄積部に蓄積する信号電荷量が直線的に正比例する撮像装置の駆動方法および撮像装置、または前記撮像装置を備えた、広ダイナミックレンジを必要とする電子機器に関する。　
近年、カメラに使われる撮像装置の主流はＣＭＯＳイメージセンサである。従来のＣＭＯＳセンサは、一般的に、画素の受光部の電荷を、フローティング・ディフュージョン（ＦＤ）に移すことで電圧に変換して、ソースフォロア・アンプ（ＡＭＰ）から読み出す場合が一般的である。
近年、画素アンプの高ゲインを実現するため、ＦＤの容量は、できる限り小型になっている。そのため、受光部から１回で転送された電荷が多い場合や、受光部の電荷をＦＤへ複数回転送することで高いダイナミックレンジを実現する場合に、ＦＤ容量が満杯になり、ＡＭＰから正しい信号電圧が読み出せなくなる不具合が発生している。
この課題を解決する手段として、高い容量が、ＦＤ部の容量と並列にトランジスタを介して接続された構造が提案されている。
図７は、従来の画素の回路図の例である。
従来の画素の受光部１では、入射光を光電変換して信号電荷を蓄え、受光部で溢れた電荷は、受光部リセット・トランジスタ１１（ＴＲ１１）を制御により、受光部リセット電源１２へ排出される。
ソースフォロア・アンプ（ＡＭＰ）３では、リセット・トランジスタ配線（６－１）に電圧を印加してＦＤリセット・トランジスタ６（ＴＲ６）をオン状態にすることで、フローティング・ディフュージョン（ＦＤ）５は、アンプ電源１０の電圧にリセットされる。
その後、受光部１のフォトダイオード（ＰＤ）の電荷Ｑ１は、読出しトランジスタ２（ＴＲ２）が動作（オン）すると、ＡＭＰ３のＦＤ５に転送され、電圧に変換させる。変換された電圧は、行選択トランジスタ８（ＴＲ８）がオンすると、ソースフォロア・トランジスタ ７（ＴＲ７）の出力として、信号線４から読み出される。
一方、受光部１から１回で転送された電荷が多い場合や、受光部１の電荷を、ＦＤへ複数回の転送をする場合には、ＦＤ５のフローティング・ディフュージョン（ＦＤ）容量（５－１）で全ての電荷を受けることができないため、加算トランジスタ配線（９－１）に電圧を印加することで、加算トランジスタ９（ＴＲ９）をオンして、加算蓄積部（９－２）の容量とＦＤ容量（５－１）の両方に電荷を貯める構成となっている。
図８は、受光部とＦＤ部の断面図である。
ＦＤ容量（５－１）と加算蓄積部（９－２）は、Ｎ＋の濃い拡散層で作られている。
図９は、受光部とＦＤ部の断面の信号電荷を加算する基本動作である。
（Ａ－１）の動作は、受光部１に信号電荷が保持された状態である。
　ＦＤ容量（５－１）と加算蓄積部（９－２）の容量は、図７に示したＦＤ容量（５－１）に隣接するＦＤリセット・トランジスタ６をＨｉｇｈ電位にし、加算トランジスタ９をＨｉｇｈ電位することで、アンプ電源１０の３Ｖにリセットされた状態である。
（Ｂ－１）の動作は、読出しトランジスタ２の電極に電圧を印加して、受光部１の信号電荷がＦＤ容量（５－１）に、全部または一部が、１回だけ、読み出された状態である。この時、ＦＤ容量（５－１）は、受光部１の信号電荷の１回分を蓄積しており、ＦＤ容量（５－１）を単位蓄積部と呼ぶことにする。この図の場合は、受光部１の１２個の信号電荷の内、３個をＦＤ容量（５－１）の単位蓄積部に読み出した状態である。
（Ｃ－１）の動作は、ＦＤ容量（５－１）の信号電荷をＴＲ９がオンすることで、ＦＤ容量（５－１）の単位蓄積部にある信号電荷３個を、ＦＤ容量（５－１）の単位蓄積部と加算蓄積部（９－２）とに、容量分割した状態である。
仮に、
ＦＤ容量（５－１）：加算蓄積部（９－２）＝１：２
の場合には、
ＦＤ容量（５－１）に対して
３個＊(１／（１＋２）)＝３＊（１／３）＝1個
加算蓄積部（９－２）に対して、
３個＊(２／（１＋２）)＝３＊（２／３）＝２個
のように、信号電荷３個が、分割された状態である。
（Ｄ－１）の動作は、加算トランジスタ９がオフした状態で、１回目の電荷蓄積が終了した状態である。
図１０は、１回目の基本動作と２回目の動作の抜粋の図である。
（Ａ－１）、（Ｂ－１）、（Ｃ－１）は、図９の基本動作の一部である。
（Ａ－２）の動作は、（Ｃ－１）の後に、加算トランジスタ９がオフし、ＦＤ容量（５－１）が図７のＴＲ６で３Ｖにリセットされ、再度、受光部１に光電変換した電荷が蓄積した状態である。
（Ｂ－２）の動作は、（Ｂ－１）の動作と同様に、受光部１の信号電荷がＦＤ容量（５－１）に、全部または一部が、1回だけ、読み出された状態である。この図１０の場合は、受光部１の１２個の信号電荷の内、３個をＦＤ容量（５－１）に読み出した状態である。
この時点で加算蓄積部（９－２）には、（Ｃ－１）の動作の時点で電荷２個が入った状態にある。
（Ｃ－２）の動作は、（Ｂ－２）の動作のＦＤ容量（５－１）の信号電荷３個と加算蓄積部（９－２）の信号電荷２個と、合計５個の信号電荷が、
ＦＤ容量（５－１）：加算蓄積部（９－２）＝１：２
の割合で、再配分された状態である。
この時、
ＦＤ容量（５－１）に対して
５個＊(１／（１＋２）)＝５＊（１／３）＝５／３個
加算蓄積部（９－２）に対して、
５個＊(２／（１＋２）)＝５＊（２／３）＝１０／３個
となる。
ここで、
加算蓄積部（９－２）では、１回目の（Ｃ－１）の動作時点で２個の信号電荷で、２回目の（Ｃ－２）の動作時点で１０／３個の信号電荷となっている。
本来は、回数毎に直線的に正比例して信号電荷が蓄積される必要があり、１回目で２個の信号電荷の場合、２回目では直線的に正比例値の４個の信号電荷が蓄積される必要がある。しかし、１回目で２個に対して２回目で１０／３個となり、２回目では比例値の４個より小さい値であり、１回目と２回目で比例しない状態になる。
これにより、受光部１の信号電荷を加算蓄積部（９－２）に回数毎に比例して加算できなくなる。図９、図１０では、２回目までの加算結果を示しているが、３回、４回、５回と、回数が増えるに従って、比例直線から離れていく。
その結果、加算した加算蓄積部（９－２）の電荷を、最終的に、ＦＤ５を経由して信号線４に電圧出力する場合に、加算回数と電圧出力が直線的に正比例しない課題を発生する。
特開２００６－２４５５２２ 特許６０２４１０３号
従来のＣＭＯＳイメージセンサでは、受光部の信号電荷を加算蓄積部に、複数回加算した場合に、回数に直線的に正比例した出力が得られない課題があった。
本発明の目的は、受光部の信号を複数の回数、加算蓄積部に加算して読み出す場合に、加算する回数と加算蓄積部に蓄積する信号電荷量が直線的に正比例する撮像装置の駆動方法および撮像装置、または、撮像装置を備えた広ダイナミックレンジを必要とする電子機器を提供することである。
受光部と、
前記受光部の信号電荷の一部または全部を蓄積する単位蓄積部と、
前記受光部と前記単位蓄積部との間に配置された読出しトランジスタと、
前記単位蓄積部の信号電荷の一部または全部を加算する加算蓄積部と、
前記単位蓄積部と前記加算蓄積部との間に配置された加算トランジスタと、
を有する画素を配列した撮像装置において、
前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合に、
前記加算トランジスタのポテンシャルの最大電位は、前記加算蓄積部のポテンシャルの最大電位よりも小さい電位に設定する
ことを特徴とする。
前記単位蓄積部に隣接してリセット・トランジスタが配置され、
前記単位蓄積部のポテンシャルのＬｏｗ電位が、前記リセット・トランジスタのポテンシャルのＬｏｗ電位により決定される構成であって、
前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合に、
転送される電荷は、
前記リセット・トランジスタのポテンシャルのＬｏｗ電位で決定された前記単位蓄積部のポテンシャルのＬｏｗ電位と、
前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合の前記加算トランジスタのポテンシャルのＨｉｇｈ電位と、　
の間の電位範囲にある電荷である
ことを特徴とする。
前記受光部の信号電荷の一部または全部を前記読出しトランジスタを経由して前記単位蓄積部へ転送し、
前記単位蓄積部の信号電荷を前記加算トランジスタ経由して前記加算蓄積部へ転送する駆動を1回の駆動単位とする場合に、
前記1回の駆動単位を、複数回にわたって駆動する場合において、
前記加算蓄積部に蓄積される信号量は、前記複数回の駆動単位に従って、概ね直線的に正比例する
ことを特徴とする。
前記加算蓄積部に蓄積される信号量が、前記複数回の駆動単位に従って概ね直線的に正比例する場合において、
前記加算蓄積部に蓄積された電荷により決定された前記加算蓄積部の電位が、
前記加算トランジスタのポテンシャルの最大電位よりも高い電位になるように、
前記加算トランジスタのポテンシャルの最大電位を設定する
ことを特徴とする。
前記画素が、フローティング・ディフュージョン（ＦＤ）を含むアンプを有する場合に、前記単位蓄積部がＦＤである
ことを特徴とする。
前記単位蓄積部が、受光部とフローティング・ディフュージョン（ＦＤ）の間に配置された構成である
ことを特徴とする。
本発明によれば、受光部の信号を複数の回数、加算蓄積部に加算して読み出す場合に、加算する回数と加算蓄積部に蓄積する信号電荷量が直線的に正比例する撮像装置を得ることができる。
図１は、本発明の撮像装置の駆動方法の１回目と２回目の図である。 図２は、本発明の撮像装置の駆動方法の３回目と４回目の図である。 図３は、加算トランジスタ下の電位を大きくして、単位蓄積部から加算蓄積部へ転送する1回当たりの信号電荷量を増やした図である。 図４は、単位蓄積部をフローティング・ディフュージョンとは異なる位置に配置した図である。 図５は、受光部がアバランシェ・フォトダイオードを用いた図である。 図６は、受光部がアバランシェ・フォトダイオードで且つ、単位蓄積部をフローティング・ディフュージョンとは異なる位置に配置した図である。 図７は、従来の画素の回路図の例である。 図８は、受光部とＦＤ部の断面図である。 図９は、受光部とＦＤ部の断面の信号電荷を加算する基本動作を説明する図である。 図１０は、1回目の基本動作と2回目の動作の抜粋の図である。
受光部の信号を複数の回数、加算蓄積部に加算して読み出す場合に、加算する回数と加算蓄積部に蓄積する信号電荷量が直線的に正比例する撮像装置の駆動方法および撮像装置、または前記撮像装置を備えた電子機器を提供する。以下に本発明の実施の形態を添付図面に基づいて説明する。
図１は、本発明の撮像装置の駆動方法の１回目と２回目の図である。
図１では、（Ａ－１）および（Ｂ－１）の動作は、従来の図９と同様である。
（Ｂ－１）の動作では、受光部１の１２個の信号電荷の内の３個をＦＤ容量（５－１）の単位蓄積部に、読み出している。
（Ｃ－３）の動作では、加算蓄積部（９－２）の最大電位（３Ｖ）と、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差は、ΔＶ２となるように設定している。
この時、ＦＤ容量（５－１）の単位蓄積部にある信号電荷３個の内、ΔＶ１より低い電位にある信号電荷が、加算蓄積部（９－２）に転がり落ちて、加算蓄積部（９－２）に蓄積される事となる。このとき、転がり落ちる信号電荷は、リセットトランジスタのポテンシャルのＬｏｗ電位で決定された単位蓄積部のポテンシャルのＬｏｗ電位（０．５Ｖ）と、加算トランジスタ９のポテンシャルのＨｉｇｈ電位ΔＶ１と、の間の電位範囲にある電荷となる。
ここで、加算トランジスタ９のポテンシャルの最大電位ΔＶ１は、加算蓄積部（９－２）のポテンシャルの最大電位ΔＶ１＋ΔＶ２よりも小さい電位に設定されている。
（Ａ－４）の動作では、ＦＤ容量（５－１）の単位蓄積部のみが、リセット・トランジスタ６で、３Ｖにリセットされている。
（Ｂ－４）の動作では、（Ｂ－１）の動作と同様にして、受光部１の１２個の信号電荷の内の３個を、ＦＤ容量（５－１）の単位蓄積部に、２回目の読みだしを行っている。
（Ｃ－４）の動作では、（Ｃ－３）の動作と同様に、ＦＤ容量（５－１）の単位蓄積部にある信号電荷３個の内、ΔＶ１より低い電位にある信号電荷1個が、加算蓄積部（９－２）に転がり落ちて、（Ｃ－３）の時に蓄積されていた電荷１個に加算されて、加算蓄積部（９－２）の蓄積電荷は、合計２個となる。このときも、転がり落ちる信号電荷は、リセットトランジスタのポテンシャルのＬｏｗ電位で決定された単位蓄積部のポテンシャルのＬｏｗ電位（０．５Ｖ）と、加算トランジスタ９のポテンシャルのＨｉｇｈ電位ΔＶ１と、の間の電位範囲にある電荷となる。
ここでも、加算トランジスタ９のポテンシャルの最大電位ΔＶ１は、加算蓄積部（９－２）のポテンシャルの最大電位ΔＶ１＋ΔＶ２よりも小さい電位に設定されている。
図２は、本発明の撮像装置の駆動方法の３回目と４回目の図である。
３回目の（Ａ－５）と、４回目の（Ａ－５）は、２回目の（Ａ－３）と同様の動作であり、３回目の（Ｂ－５）と、４回目の（Ｂ－５）は、２回目の（Ｂ－３）と同様である。
結果的に、（Ｃ－５）の動作では、３回目の加算動作により、加算蓄積部（９－２）のに蓄積電荷は、合計３個となる。
さらに、（Ｃ－６）の動作では、４回目の加算動作により、加算蓄積部（９－２）のに蓄積電荷は、合計４個となる。
図１と図２から分かるように、1回目の（Ｃ－３）の場合に、加算蓄積部（９－２）の最大電位をΔＶ１＋ΔＶ２＝３Ｖとし、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差がΔＶ２となるように設定することで、加算トランジスタ９の最大電位をΔＶ１とし、加算トランジスタ９のポテンシャルの最大電位が、加算蓄積部（９－２）のポテンシャルの最大電位よりも小さい関係とすることで、受光部１の信号電荷を複数の回数、単位蓄積部を経由して、加算蓄積部（９－２）に加算して読み出す場合に、加算する回数と加算蓄積部（９－２）に蓄積された信号電荷量が直線的に正比例する駆動方法を実現することができる。
この時、ΔＶ１を小さい電位差にすることで、1回当たりに加算蓄積部（９－２）に蓄積された信号電荷量を少なくすることができるため、加算蓄積部（９－２）への蓄積回数を増やすことができる。加算蓄積部（９－２）の信号電荷量を直線的に正比例して増やすことができる蓄積回数の限界値は、加算蓄積部（９－２）に蓄積された電荷による電位が、ΔＶ２を超えない範囲であれば、問題ない。
加算蓄積部（９－２）に蓄積された電荷による電位が、ΔＶ２を超えた場合は、加算蓄積部（９－２）に蓄積された電荷の一部が、加算トランジスタ９のポテンシャルの電位を超えて、ＦＤ容量（５－１）の単位蓄積部へ逆流するため、加算蓄積部（９－２）の信号電荷量は、直線的に正比例できなくなる。
図３は、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位を大きくして、単位蓄積部（５－１）から加算蓄積部（９－２）へ転送する1回当たりの信号電荷量を増やした図である。
図１の（Ｃ－３）の動作では、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差のΔＶ１が小さいため、1回当たり、電荷１個が加算蓄積部（９－２）へ転送していたが、図３の（Ｃ－７）の動作では、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差のΔＶ３を大きくして、1回当たり、電荷２個が加算蓄積部（９－２）へ転送でき、加算蓄積部（９－２）の電圧を大きく変えることができるので、信号線４から読み出されるゲインや感度を大きくすることができる。図３では、加算蓄積部（９－２）の最大電位（３Ｖ）と、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差は、ΔＶ４とΔＶ２よりも小さくなる。このため、加算蓄積部（９－２）の信号電荷量を直線的に正比例して増やすことができる蓄積回数の限界値は、加算蓄積部（９－２）に蓄積された電荷による電位が、ΔＶ４を超えない範囲であるため、図１に比べて、限界回数は少なくなる。
以上により、図１の場合と図３の場合では、加算蓄積部（９－２）の最大電位（３Ｖ）と、加算トランジスタ９に電圧を加えた時の加算トランジスタ９のポテンシャルの電位との差は、ΔＶ２、または、ΔＶ４を設ける駆動方法を採用することで、加算蓄積部（９－２）の信号電荷量を直線的に正比例して増やすことができる撮像装置を実現することができる。
図４は、単位蓄積部を、フローティング・ディフュージョン（ＦＤ）とは、異なる位置に配置した図である。単位蓄積部１４は、受光部１に隣接して配置され、受光部１とフローティング・ディフュ－ジョン５（ＦＤ）の間に配置された構成を特徴としている。また、加算蓄積部（９－２）は、単位蓄積部１４とＦＤ５の間に配置している。結果的に、受光部１、読出しトランジスタ２、単位蓄積部１４、加算トランジスタ９、加算蓄積部（９－２）、加算蓄積部の読出しトランジスタ１５、ＦＤ５の順に、配置した構成である。図４の単位蓄積部１４は、図１－図３のＦＤ容量（５―１）が、単位蓄積部１４に置き換わることになる。
この時、（Ａ－１）の駆動の場合に、単位蓄積部１４と加算蓄積部（９－２）を３Ｖにリセットする必要があるが、加算トランジスタ９と、加算蓄積部リセット・トランジスタ配線（６－３）に電圧を印加して加算蓄積部リセット・トランジスタ（６－２）との両方をオンすることで、初期のリセット動作を行う構成となっている。その他の動作は、図１－図３と、全く同じで駆動方法が実現できる。
結果的に、受光部１の信号電荷を複数の回数、単位蓄積部１４を経由して、加算蓄積部（９－２）に加算して読み出す場合に、加算する回数と加算蓄積部（９－２）に蓄積された信号電荷量が直線的に正比例する駆動方法を実現することができる。
その後、加算蓄積部の読出しトランジスタ１５がオンすると、加算蓄積部（９－２）の容量とＦＤ５の容量の合計容量により、加算蓄積部（９－２）に蓄積された信号電荷は、電圧に変換されて、ＡＭＰ３と信号線４を通して外部に読み出される。
図４の最大の利点は、単位蓄積部１４の大きさを自由に変えることができる事である。ＦＤ容量（５－１）の主な目的は、ソースフォロア・アンプ３の変換ゲインを決定する重要な役割があるため、ＦＤ容量（５－１）を安易に変更できないという最大の課題がある。一方、図の単位蓄積部１４は、変換ゲインを決定する重要な役割は不要なため、容易に単位蓄積部１４の容量を小さく変更することができる。
加算蓄積部（９－２）の容量は大きな面積が必要なため、なるべくなら、小さい容量の単位蓄積部１４の容量を減らすことで、小さい単位蓄積部１４の容量と、大きい容量の加算蓄積部（９－２）の容量比率を大きくして、加算蓄積部（９－２）に加算蓄積しながら、信号電荷量が直線的に正比例できるための限界加算回数を増やすことが可能となる。これにより、広ダイナミックレンジを実現することができる。
図５は、受光部にアバランシェ・フォトダイオードを用いた図である。
図５は、図７の受光部１に、アバランシェ・フォトダイオード（ＡＰＤ）を採用した場合である。アバランシェ領域１０２のＰＮ接合に高い電圧を印加する必要があるため、半導体基板１３に３０Ｖ程度の電圧を加える。
受光部１以外の回路の半導体のＰ型領域には、半導体基板１３の高い電圧が印加されないように、Ｐ型ウェル（Ｐ－Ｗｅｌｌ）１０１を、Ｎ型ウェル（Ｎ－Ｗｅｌｌ）１００を挟んで分離をしている。
Ｐ型ウェル（Ｐ－Ｗｅｌｌ）１０１には、０Ｖを印加する。
この状態で、アバランシェ領域１０２に光が入ると、アバランシェの増倍現象が発生し、アバランシェ領域１０２のＮ領域に信号電荷が蓄積され、電荷は、受光部１と読出しトランジスタのソースを接続する配線１０４を経由して、読出しトランジスタのソース１０３へ信号電荷が伝えられる構成となっている。
読出しトランジスタのソース１０３へ繋がる信号電荷は、読出しトランジスタ２がオンすることで、図１－図３と、全く同じで駆動方法を実現できる。
結果的に、ＡＰＤの信号電荷を複数の回数、単位蓄積部１４を経由して、加算蓄積部（９－２）に加算して読み出す場合に、加算する回数と加算蓄積部（９－２）に蓄積された信号電荷量が直線的に正比例する駆動方法を実現することができる。
特に、ＡＰＤのアバランシェ領域１００で発生する信号電荷量は、通常の受光部１に比べて桁違いに大きいけれど、発生確率が小さいため、ｄＴｏＦなどの距離測定装置に使う場合には、何度も読み出す必要があり、図１－図３の駆動方法は、広ダイナミックレンジ駆動や、複数回読出し駆動には、最適な駆動方法である。
したがって、広ダイナミックレンジ駆動や、複数回読出し駆動の時であっても、加算する回数と加算蓄積部（９－２）に蓄積された信号電荷量が直線的に正比例するため、最も有効に利用できる。
図６は、受光部がアバランシェ・フォトダイオードで且つ、単位蓄積部をフローティング・ディフュージョンとは異なる位置に配置した図である。
図６は、図４の広ダイナミックレンジの構造に対して、受光部１にアバランシェ・フォトダイオード構造と駆動方法を用いた発明である。
したがって、図５のような広ダイナミックレンジＡＰＤの受光部１と、図４のような単位蓄積部１４と加算蓄積部（９－２）の広ダイナミックレンジ駆動方法を合体することで、受光部１から信号電荷を読み出す回数と加算蓄積部（９－２）の信号電荷量が直線的に正比例する駆動方法を、最も有効に利用できる。そのため、最も広ダイナミックレンジな撮像装置を達成できる。
本発明による駆動方法を採用した撮像装置を搭載した電子機器は、携帯電話や産業機器用カメラや車載用カメラなどの多くの広ダイナミックレンジが必要な分野で利用される。
１　受光部
２　読出しトランジスタ（ＴＲ２）
３　ソースフォロア・アンプ（ＡＭＰ）
４　信号線
５　フローティング・ディフュ－ジョン（ＦＤ）
５－１　フローティング・ディフュ－ジョン容量（ＦＤ容量、Ｃ５）
６　ＦＤリセット・トランジスタ（ＴＲ６）
６－１　ＦＤリセット・トランジスタ配線
６－２　加算蓄積部リセット・トランジスタ（ＴＲ６－２）
６－３　加算蓄積部リセット・トランジスタ配線
７　ソースフォロア・トランジスタ（ＴＲ７）
８　行選択トランジスタ（ＴＲ８）
９　加算トランジスタ（ＴＲ９）
９－１　加算トランジスタ配線
９－２　加算蓄積部（Ｃ９）
１０　アンプ電源
１１　受光部リセット・トランジスタ（ＴＲ１１）
１２　受光部リセット電源
１３　半導体基板　
１４　単位蓄積部(Ｃ１４)
１５　加算蓄積部の読出しトランジスタ（ＴＲ１５）
１００　Ｎ型ウェル（Ｎ－Ｗｅｌｌ）
１０１　Ｐ型ウェル（Ｐ－Ｗｅｌｌ）
１０２　アバランシェ領域
１０３　読出しトランジスタのソース
１０４　受光部と読出しトランジスタのソースを接続する配線

Claims (6)

  1. 受光部と、
    前記受光部の信号電荷の一部または全部を蓄積する単位蓄積部と、
    前記受光部と前記単位蓄積部との間に配置された読出しトランジスタと、
    前記単位蓄積部の信号電荷の一部または全部を加算する加算蓄積部と、
    前記単位蓄積部と前記加算蓄積部との間に配置された加算トランジスタと、
    を有する画素を配列した撮像装置において、
    前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合に、
    前記加算トランジスタのポテンシャルの最大電位は、前記加算蓄積部のポテンシャルの最大電位よりも小さい電位に設定する
    ことを特徴とする撮像装置。
  2. 前記単位蓄積部に隣接してリセット・トランジスタが配置され、
    前記単位蓄積部のポテンシャルのＬｏｗ電位が、前記リセット・トランジスタのポテンシャルのＬｏｗ電位により決定される構成であって、
    前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合に、
    転送される電荷は、
    前記リセット・トランジスタのポテンシャルのＬｏｗ電位で決定された前記単位蓄積部のポテンシャルのＬｏｗ電位と、
    前記単位蓄積部にある信号電荷を前記加算蓄積部へ転送する場合の前記加算トランジスタのポテンシャルのＨｉｇｈ電位と、　
    の間の電位範囲にある電荷である
    ことを特徴とする請求項１記載の撮像装置。
  3. 前記受光部の信号電荷の一部または全部を前記読出しトランジスタを経由して前記単位蓄積部へ転送し、
    前記単位蓄積部の信号電荷を前記加算トランジスタ経由して前記加算蓄積部へ転送する駆動を1回の駆動単位とする場合に、
    前記1回の駆動単位を、複数回にわたって駆動する場合において、
    前記加算蓄積部に蓄積される信号量は、前記複数回の駆動単位に従って、概ね直線的に正比例する
    ことを特徴とする請求項１または２記載の撮像装置
  4. 前記加算蓄積部に蓄積される信号量が、前記複数回の駆動単位に従って概ね直線的に正比例する場合において、
    前記加算蓄積部に蓄積された電荷により決定された前記加算蓄積部の電位が、
    前記加算トランジスタのポテンシャルの最大電位よりも高い電位になるように、
    前記加算トランジスタのポテンシャルの最大電位を設定する
    ことを特徴とする請求項１または２記載の撮像装置。
  5. 前記画素が、フローティング・ディフュ－ジョン（ＦＤ）を含むアンプを有する場合に、前記単位蓄積部がＦＤである
    ことを特徴とする請求項１または２記載の撮像装置。
  6. 前記単位蓄積部が、受光部とフローティング・ディフュ－ジョン（ＦＤ）の間に配置された構成である
    ことを特徴とする請求項１または２記載の撮像装置。
PCT/JP2022/033909 2021-09-03 2022-09-09 撮像装置 WO2023033191A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-144032 2021-09-03
JP2021144032 2021-09-03

Publications (1)

Publication Number Publication Date
WO2023033191A1 true WO2023033191A1 (ja) 2023-03-09

Family

ID=85412537

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/033909 WO2023033191A1 (ja) 2021-09-03 2022-09-09 撮像装置

Country Status (1)

Country Link
WO (1) WO2023033191A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2012129797A (ja) * 2010-12-15 2012-07-05 Sony Corp 固体撮像素子および駆動方法、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2012129797A (ja) * 2010-12-15 2012-07-05 Sony Corp 固体撮像素子および駆動方法、並びに電子機器

Similar Documents

Publication Publication Date Title
JP5358136B2 (ja) 固体撮像装置
JP5267867B2 (ja) 撮像装置
JP6157630B2 (ja) Ｃｍｏｓ能動ピクセルの構造
US11350044B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP4273124B2 (ja) 撮像装置及び撮像システム
US7705900B2 (en) CMOS image sensor pixel with selectable binning and conversion gain
JP5959829B2 (ja) 固体撮像装置
JP6859553B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
EP3151280A1 (en) Solid-state imaging device and camera
KR100820520B1 (ko) 고체촬상장치
CN108336102A (zh) 摄像器件及其驱动方法和摄像装置
JP2012222807A (ja) ピクセル、ピクセル配列及びピクセル配列を含む画像センサー
WO2014002367A1 (ja) 固体撮像装置
JP2008192648A (ja) 撮像装置
CN102387316A (zh) 一种高动态范围的像素单元及图像传感器
JP5980269B2 (ja) 撮像装置及び撮像システム
US7687755B2 (en) CMOS image sensor and operating method thereof
CN102969323A (zh) 固态摄像装置和电子设备
CN102202188A (zh) 固体摄像装置
CN211208448U (zh) 堆叠芯片图像传感器和固态堆叠芯片图像传感器
US10999548B2 (en) Pixel sensing circuit and driving method therefor, image sensor, and electronic device
WO2011117949A1 (ja) 固体撮像装置
JP2011066506A (ja) 固体撮像素子
CN105791716A (zh) Cmostdi图像传感器及其控制方法
WO2023033191A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22864773

Country of ref document: EP

Kind code of ref document: A1