WO2022250343A1 - 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치 - Google Patents

실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
WO2022250343A1
WO2022250343A1 PCT/KR2022/006804 KR2022006804W WO2022250343A1 WO 2022250343 A1 WO2022250343 A1 WO 2022250343A1 KR 2022006804 W KR2022006804 W KR 2022006804W WO 2022250343 A1 WO2022250343 A1 WO 2022250343A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
copper
coated
layer
oxygen
Prior art date
Application number
PCT/KR2022/006804
Other languages
English (en)
French (fr)
Inventor
정세영
김수재
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to CN202280030045.6A priority Critical patent/CN117222772A/zh
Priority to EP22811536.6A priority patent/EP4350026A1/en
Publication of WO2022250343A1 publication Critical patent/WO2022250343A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0015—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterized by the colour of the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45399—Coating material
    • H01L2224/454—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof

Definitions

  • the present invention relates to a method for manufacturing silicon-coated copper, silicon-coated copper for oxidation prevention using the same, and a semiconductor device using the same, and more particularly, by depositing silicon (Si) to form silicon (Si)-oxygen (O)- It relates to copper including a surface coated with silicon (Si) having resistance to oxidation while maintaining electrical properties as it is by forming a protective film of a copper (Cu) mixed layer.
  • copper has high utilization value as a conductive material and is widely used. Such copper is used for thin films, foils or bulk structures. However, since copper has weak resistance to oxidation, it cannot be used when extreme reliability is required, when long-term use is required, or when it is used at high temperature.
  • the present invention has been made to solve the above problems, and an object of the present invention is to prevent oxidation by forming a Si-O-Cu protective layer through deposition of Si, and at the same time, a copper thin film, foil or It is to provide a method for manufacturing a lump structure or the like.
  • the present invention is characterized in that silicon (Si)-oxygen (O) and silicon (Si)-oxygen (O)-copper (Cu) mixed layers are formed by depositing silicon (Si) with silicon-coated copper for oxidation prevention. .
  • the silicon-coated copper is characterized in that it has an electrical resistance value between gold (Au) and copper on which the silicon (Si) is not deposited.
  • the silicon-coated copper has an electrical resistance of 1.68*10 -6 to 2.2*10 -6 ⁇ cm.
  • a cyclox layer 20 formed by mixing silicon (Si) -oxygen (O) -copper (Cu) on top of the copper layer 10;
  • Si silicon
  • the silicon (Si) layer 40 is characterized in that the thickness is 3 to 20 nm.
  • first silicon (Si) -oxygen (O) mixed layer 30 and the second silicon (Si) -oxygen (O) mixed layer 50 is characterized in that the thickness is 1 to 10 nm.
  • the cox layer 20 is characterized in that the thickness is 0.8 to 1.2 nm.
  • the present invention is a silicon-coated copper manufacturing method, characterized in that silicon (Si) is deposited on copper (Cu) in a single sputtering process.
  • the sputtering is performed under an argon atmosphere.
  • the sputtering (sputtering) is characterized in that it is carried out for 1 to 5 minutes at room temperature to 350 °C.
  • the present invention relates to a semiconductor device, and is characterized by including copper provided with a cyclox layer 20, which is a silicon (Si)-oxygen (O)-copper (Cu) mixed layer by depositing silicon (Si).
  • the cox layer 20 is characterized in that the thickness is 0.8 to 1.2 nm.
  • the present invention has high manufacturing efficiency by producing copper free from oxidation only with silicon (Si) deposition, and can replace gold using copper (Cu) and silicon (Si), which are most abundant on earth. It has high economic value.
  • the present invention can manufacture copper (Cu) having resistance to oxidation while maintaining electrical characteristics by forming a silicon (Si)-oxygen (O)-copper (Cu) protective film through silicon (Si) deposition.
  • the present invention can manufacture antioxidant copper that can be used semi-permanently at room temperature while being very simple and inexpensive in the manufacturing method.
  • the present invention can manufacture a circuit that is not oxidized despite heat generation when a pattern is produced and surface treated, so that fire and explosion due to heat generation can be prevented.
  • RGB values R: 254, G: 220, B: 182
  • RGB values R: 184, G: 115, B: 51
  • FIG. 2 is a photograph of single crystal thin film copper coated with silicon (Si) heat-treated in air at 350 ° C. for 30 minutes after coating silicon (Si).
  • Si 4 is an XRD measurement result of a single crystal copper thin film coated with silicon (Si), which confirms that the crystal structure is not changed at all even after heat treatment in air at 350 ° C. for 30 minutes, crystallization is better in one direction, and the surface is not oxidized.
  • FIG. 6 is a photograph of a copper foil coated with silicon (Si) and surface-treated.
  • 10 is an XRD measurement result of a copper foil subjected to surface treatment by coating with silicon (Si) and then heat-treated in air at 250° C. for 30 minutes.
  • 11 is a graph showing changes in electrical resistance depending on the heat treatment temperature and silicon (Si) coating thickness of SiCu/Al 2 O 3 samples.
  • 16 is a diagram showing the expected distribution of O (pink and red) and Si (yellow) on a copper thin film (from green to bottom), (a) side view and (b) plan view.
  • the present invention relates to a silicon-coated copper manufacturing method, wherein silicon is deposited to form a silicon (Si)-oxygen (O)-copper (Cu) mixed layer.
  • the silicon is coated by depositing silicon on the copper surface in a single sputtering process.
  • the sputtering is performed under an argon atmosphere, and is preferably performed at room temperature to 350° C. for 1 to 5 minutes.
  • the sputtering is performed, if the temperature and time range are higher or lower than the crystallinity due to the formation of grain boundaries and dislocations, it is preferable to perform the sputtering within the above temperature range. In the embodiment of the present invention, it was performed at 190 ° C. for 75 seconds, 150 seconds and 300 seconds.
  • the silicon-coated copper produced by the silicon-coated copper manufacturing method is characterized in that the cox layer 20, which is a silicon (Si)-oxygen (O)-copper (Cu) mixed layer, is formed by depositing silicon do.
  • the cox layer 20 which is a silicon (Si)-oxygen (O)-copper (Cu) mixed layer, is formed by depositing silicon do.
  • the silicon-coated copper of the present invention is characterized by RGB values of 250 to 260 (red), 210 to 220 (green), and 155 to 165 (blue), respectively.
  • 1 is a photograph of a single crystal copper thin film (SCCF) having a thickness of 185 nm
  • FIG. 2 is a photograph of copper coated with silicon and then subjected to heat treatment in air at 350 ° C. for 30 minutes.
  • the single crystal thin film copper of FIG. 1 showed RGB values of 254 (red), 220 (green) and 182 (blue), and the copper heat-treated in air after silicon coating of FIG. Values of 255 (red), 216 (green) and 159 (blue) were observed.
  • the silicon-coated copper prepared by the present invention is prevented from oxidation, and at 350 ° C. It can be seen that even though the heat treatment was performed for 30 minutes, oxidation was prevented by remaining similar to the single crystal thin film copper.
  • FIG. 5 to 8 show a comparison of photographs of copper foil before and after heat treatment in air and copper foil coated with silicon.
  • FIG. 7 When comparing the copper foil of FIG. 5 by heat treatment at 250° C. for 30 minutes (FIG. 7), it can be seen that the general copper foil has turned dark.
  • FIG. 8 when comparing the silicon-coated copper foil of FIG. 6 by heat treatment at 250 ° C. for 30 minutes (FIG. 8) under the same conditions, the silicon-coated copper foil retains its original color. can confirm that
  • 3 and 4 show XRD measurement results of a single crystal thin copper thin film (SCCF) and a single crystal copper thin film coated with silicon and then heat-treated. As shown in FIG. 4, it can be predicted that the crystal structure is not changed at all even after coating with silicon and heat treatment at 350 ° C. in air for 30 minutes, rather, crystallization is better in one direction and the surface is not oxidized.
  • SCCF single crystal thin copper thin film
  • FIG. 9 to 10 show XRD measurement results of a copper foil after heat treatment in air and a copper foil coated with silicon.
  • FIG. 10 When comparing the copper foil of FIG. 9 by heat treatment in air at 250 °C for 30 minutes (FIG. 10), the copper foil shows the Cu 2 O phase in FIG. 9, but the copper foil coated with silicon As confirmed in FIG. 10, it can be seen that the foil maintains the original copper structure.
  • the silicon-coated copper of the present invention has a resistance value of 1.68*10 -6 ⁇ cm and a resistance value of 2.2*10 of bulk Au. It is characterized by having a resistance value between -6 ⁇ cm.
  • the silicon-coated copper of the present invention maintains a similar electrical resistance to that of copper on which the silicon is not deposited.
  • the silicon-coated copper of the present invention is prevented from being oxidized even when heated at 200 ° C. for 60 hours.
  • Zone 11 shows the change in resistance depending on the heat treatment temperature and silicon coating thickness of the SiCu/Al 2 O 3 sample.
  • Zone A is the resistance change due to heat treatment of a single crystal thin copper thin film (SCCF) sample having a thickness of 185 nm
  • zone B is a silicon-coated single crystal thin copper thin film (SCCF) sample (Si SCCF) and its resistance change after heat treatment.
  • Zone C is the resistance change of a single crystal thin film copper film (SCCF) sample coated with silicon thicker than 5 nm.
  • Zone D shows the resistance of bulk copper (bulk Cu) and bulk gold (bulk Au) and compares it with zones B and C.
  • the pure SCCF (pristine) sample has a resistance value of 1.68*10 -6 ⁇ cm, which is the resistance value of bulk Cu, and a resistance value of 2.2*10, which is the resistance value of bulk Au. It shows a resistance value smaller than -6 ⁇ cm.
  • SCCF single crystal thin film copper thin film
  • zone B the sample (Si5SCCF) in which 5 nm of silicon is coated on the 185 nm single crystal thin film copper film (SCCF) has a resistance value almost similar to that of bulk Cu even when heat treated at 400 ° C for 30 minutes.
  • zone C a change in resistance as the thickness of the silicon layer becomes thicker can be confirmed.
  • the single crystal thin film copper film (SCCF) coated with silicon has a value between the resistance of bulk Cu and bulk gold, and only when the thickness of silicon reaches 30 nm It can be seen that the resistance becomes similar to that of bulk Au.
  • the silicon-coated copper can be made into a single crystal thin film, polycrystalline thin film, foil or lump. As confirmed in FIG. 11, when the silicon-coated copper is a single crystal thin film, oxidation is prevented even when heat is applied at 400° C. for 30 minutes. When the silicon-coated copper is a polycrystalline thin film, foil, or lump, oxidation is prevented even when heat is applied at 300° C. for 30 minutes.
  • the silicon-coated copper manufactured by the silicon-coated copper manufacturing method has a copper layer 10 and silicon (Si)-oxygen (O)-copper on top of the copper layer 10.
  • a cyclox layer 20 formed by mixing (Cu), a first silicon (Si)-oxygen (O) mixed layer 30 formed on top of the cyclox layer 20, and the first silicon (Si)-oxygen ( O) It consists of a silicon (Si) layer 40 formed on top of the mixed layer 30 and a second silicon (Si)-oxygen (O) mixed layer 50 formed on top of the silicon (Si) layer 40.
  • the mixed layer 50 is characterized in that the thickness is 5 to 30 nm. If the silicon (Si) coated layer is thinner than 5 nm, it is easily oxidized, and if it is thicker than 30 nm, problems such as insulation or poor electrical conductivity occur, so the above conditions are preferable.
  • the silicon (Si) layer 40 is characterized in that the thickness is 3 to 20 nm.
  • the first silicon (Si) -oxygen (O) mixed layer 30 and the second silicon (Si) -oxygen (O) mixed layer 50 are characterized in that the thickness is 1 to 10 nm.
  • the cox layer 20 is characterized in that the thickness is 0.8 to 1.2 nm.
  • FIG. 13 shows the change in the distance between copper atoms according to the depth observed by high-resolution TEM. As shown in FIG. 13, it can be seen that the distance between copper (Cu)-copper (Cu) is reduced on the surface, which confirms the presence of a mixed layer of silicon (Si) and copper (Cu) on the surface, and FIG. 14 The presence of a silicon (Si) and copper (Cu) mixed layer can be confirmed again in the XPS analysis of .
  • a silicon (Si)-oxygen (O)-copper (Cu) mixed layer (Cyclox layer 20, SiCuO x ), a silicon (Si)-oxygen (O) mixed layer (SiO X ) and silicon (Si) It can be confirmed that it is configured in the form of a layer 40.
  • 15 shows the surface structure (TEM) of the surface of a silicon-coated SCCF (Si10SCCF) sample, which can more accurately confirm the surface morphology of silicon-coated copper.
  • 15(b) shows the TEM component analysis results, as seen in the TEM of FIG. 12 and the XPS measurement results of FIG.
  • SiO X silicon-oxygen-copper
  • FIG. 15 (a) shows that the thin film surface is formed in order, and the formed silicon (Si)-oxygen (O) mixed layer (SiO X ) is not visible in the image of FIG. 15 (a) because it has an amorphous structure.
  • the silicon atoms directly on the copper film anchor the free-moving oxygen to optimal sites on the copper surface.
  • silicon serves to fix these oxygens.
  • the thickness of the silicon (Si) layer 40 is not very important in preventing oxidation, and the most important structure is determined by 1-2 layers of atoms directly on the copper thin film.
  • Figure 16 shows the expected distribution of the oxygen (O) and silicon (Si) in the cox layer 20 on the copper thin film
  • Figure 16 (a) is the oxygen (O) and silicon on the copper thin film (Si) is a side view of forming the cox layer 20
  • 16 (b) is a plan view.
  • the silicon (Si) is expected to play a role of fixing on the copper surface by combining with oxygen (O) of the copper surface, and at this time, the most basic structure is configured as shown in FIG. 16 .
  • the oxygen (O) covers the copper surface and then is fixed by silicon (Si)
  • other oxygen (O) is prevented from entering the inside of the copper. expected to play a role.
  • the present invention can manufacture a semiconductor device including silicon-coated copper manufactured by the silicon-coated copper manufacturing method.
  • the semiconductor device is characterized in that it includes copper in which a silicon (Si)-oxygen (O)-copper (Cu) mixed layer is formed by depositing silicon (Si).
  • the semiconductor device includes the same configuration as the silicon-coated copper.
  • the semiconductor device is connected to semiconductor chip pads and terminals, and a silicon (Si)-oxygen (O)-copper (Cu) mixed layer of the present invention is formed on the surface to contain copper to prevent oxidation, so that gold is used.
  • Si silicon-oxygen
  • Cu copper
  • It has less electrical resistance and robustness than the case, is inexpensive, and has an effect of being able to use it for a long time because its lifespan is increased even at high ambient temperatures.
  • it has an effect of improving electrical properties and increasing strength due to oxidation inhibition.
  • the first silicon (Si) -oxygen (O) mixed layer 30, the silicon (Si) layer 40, and the second silicon (Si) -oxygen (O) mixed layer 50 may include silicon ( Si) is a coated layer, characterized in that it has a thickness of 5 to 30 nm. If the silicon (Si) coated layer is thinner than 5 nm, it is easily oxidized, and if it is thicker than 30 nm, problems such as insulation or poor electrical conductivity occur, so the above conditions are preferable.
  • the thickness of the cox layer 20 is characterized in that 0.8 to 1.2 nm.
  • the present invention has high manufacturing efficiency by producing copper free from oxidation only with silicon (Si) deposition, and can replace gold using copper (Cu) and silicon (Si), which are most abundant on earth. It has high economic value.
  • the present invention can manufacture copper (Cu) having resistance to oxidation while maintaining electrical properties by forming a silicon (Si)-oxygen (O)-copper (Cu) mixed layer through silicon (Si) deposition.
  • the present invention corresponds to a material that lasts the longest at high temperature, is very simple in manufacturing method and is inexpensive, and corresponds to antioxidant copper that is semi-permanent at room temperature.
  • the present invention can manufacture a circuit that is not oxidized despite heat generation when a pattern is manufactured and surface treated, so that fire and explosion due to heat generation can be prevented and current density can be greatly improved, which is also suitable for semiconductor processes. It can lead to very large directions.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치에 관한 것으로, 더욱 상세하게는 실리콘(Si)을 증착하여 실리콘(Si)-산소(O)-구리(Cu) 혼합층 보호막을 형성하여 전기적인 특성을 그대로 유지하면서 산화에 대한 저항성을 갖는 실리콘(Si)이 코팅 된 표면을 포함하는 구리에 관한 것이다. 본 발명인 실리콘이 코팅된 산화방지용 구리는 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O) 혼합층이 형성된 것을 특징으로 한다. 상기 실리콘이 코팅된 구리는 구리층(10); 상기 구리층(10) 상단에 실리콘(Si)-산소(O)-구리(Cu)가 혼합되어 형성된 사이콕스층(20); 상기 사이콕스층(20) 상단에 형성된 제 1 실리콘(Si)-산소(O) 혼합층(30); 상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 상단에 형성된 실리콘(Si)층(40); 및 상기 실리콘(Si)층(40) 상단에 형성된 제 2 실리콘(Si)-산소(O) 혼합층(50);으로 구성되는 것을 특징으로 한다. 본 발명인 실리콘이 코팅 된 구리 제조방법은 실리콘(Si)을 스퍼터링(sputtering) 단일 공정으로 증착시킨 것을 특징으로 한다.

Description

실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치
본 발명은 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치에 관한 것으로, 더욱 상세하게는 실리콘(Si)을 증착하여 실리콘(Si)-산소(O)-구리(Cu) 혼합층 보호막을 형성하여 전기적인 특성을 그대로 유지하면서 산화에 대한 저항성을 갖는 실리콘(Si)이 코팅 된 표면을 포함하는 구리에 관한 것이다.
일반적으로 구리는 전도성 물질로 활용 가치가 높으며 널리 사용되고 있다. 이러한 구리는 박막, 호일 도는 덩어리 구조체 등으로 사용된다. 그러나 구리는 산화에 대한 저항성이 약한 관계로 극도의 신뢰성이 필요한 경우, 장시간 사용이 필요한 경우 또는 높은 온도에서 사용되는 경우에는 쓰이지 못하고, 구리에 비해 저항이 높으면서 가격도 비싼 금이 이용되고 있다.
따라서 경제적으로 유리하며 물성이 우수한 구리를 좀 더 효율적으로 이용하기 위해서는 이러한 산화 문제를 해결할 기술이 필요하다.
본 발명은 상기의 문제점을 해결하기 위해서 안출된 것으로서, 본 발명의 목적은 Si를 증착을 통해 Si-O-Cu 보호층을 형성하여 산화를 방지함과 동시에 고온에서도 산화에 안정적인 구리박막, 호일 또는 덩어리 구조체 등을 제조하는 방법을 제공하는 것이다.
발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 실리콘이 코팅된 산화방지용 구리로, 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O) 및 실리콘(Si)-산소(O)-구리(Cu) 혼합층이 형성된 것을 특징으로 한다.
또한, 상기 실리콘이 코팅 된 구리는, 상기 실리콘(Si)이 증착되지 않은 구리 와 금(Au) 사이의 전기저항 값을 가지는 것을 특징으로 한다.
또한, 상기 실리콘이 코팅 된 구리는, 전기 저항이 1.68*10-6 내지 2.2*10-6 Ω·cm 인 것을 특징으로 한다.
또한, 상기 실리콘이 코팅 된 구리는,
구리층(10);
상기 구리층(10) 상단에 실리콘(Si)-산소(O)-구리(Cu)가 혼합되어 형성된 사이콕스층(20);
상기 사이콕스층(20) 상단에 형성된 제 1 실리콘(Si)-산소(O) 혼합층(30);
제 1 실리콘(Si)-산소(O) 혼합층(30) 상단에 형성된 실리콘(Si)층(40); 및
상기 실리콘(Si)층(40) 상단에 형성된 제 2 실리콘(Si)-산소(O) 혼합층(50);으로 구성되는 것을 특징으로 한다.
*또한, 상기 실리콘(Si)층(40)은, 두께가 3 내지 20 ㎚ 인 것을 특징으로 한다.
또한, 상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은, 두께가 1 내지 10 ㎚ 인 것을 특징으로 한다.
또한, 상기 사이콕스층(20)은, 두께가 0.8 내지 1.2 ㎚ 인 것을 특징으로 한다.
본 발명은 실리콘이 코팅 된 구리 제조방법으로, 구리(Cu)에 실리콘(Si)을 스퍼터링(sputtering) 단일 공정으로 증착시킨 것을 특징으로 한다.
또한, 상기 스퍼터링(sputtering)은, 아르곤 분위기 하에서 수행하는 것을 특징으로 한다.
또한, 상기 스퍼터링(sputtering)은, 상온 내지 350 ℃에서 1 내지 5 분 동안 수행하는 것을 특징으로 한다.
본 발명은 반도체 장치에 관한 것으로, 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 마련된 구리를 포함하는 것을 특징으로 한다.
또한, 상기 사이콕스층(20)은, 두께가 0.8 내지 1.2 ㎚ 인 것을 특징으로 한다.
상기 과제의 해결 수단에 의해, 본 발명은 산화에서 자유로운 구리를 실리콘(Si) 증착만으로 제작하여 제조 효율이 높으며, 지구상에서 가장 풍부한 구리(Cu)와 실리콘(Si)을 이용하여 금을 대체할 수 있어 경제적으로 높은 가치가 있다.
또한, 본 발명은 실리콘(Si) 증착을 통해 실리콘(Si)-산소(O)-구리(Cu) 보호막을 형성하여 전기적 특성을 그대로 유지하면서 산화에 대한 저항 특성을 가지는 구리(Cu)를 제조할 수 있다.
또한, 본 발명은 제조방법에서 매우 간편하고 가격이 저렴하면서 상온에서 반영구적으로 사용 가능한 항산화 구리를 제조할 수 있다.
또한, 본 발명은 패턴을 제작하고 표면 처리를 할 경우 열 발생에도 불구하고 산화되지 않는 회로를 제작할 수 있어 열 발생에 의한 화재 및 폭발을 막을 수 있다.
도 1은 단결정 박막 구리의 사진으로, 공식적으로 알려진 구리의 RGB 값(R: 184, G: 115, B: 51)보다 밝은 RGB 값(R: 254, G: 220, B: 182)을 나타낸다.
도 2는 실리콘(Si) 코팅 후 350 ℃에서 30 분 동안 공기 중에서 열처리한 실리콘(Si)가 코팅된 단결정 박막 구리 사진이다.
도 3은 단결정 구리 박막의 XRD 측정 결과이다.
도 4는 실리콘(Si)이 코팅된 단결정 구리 박막의 XRD 측정 결과로, 350 ℃ 30 분 동안 공기 중에서 열처리 후에도 결정 구조가 전혀 바뀌지 않았고 한 방향으로 결정화가 더욱 잘 이루어지며 표면이 산화되지 않음을 확인할 수 있다.
도 5는 일반 구리 호일(foil)의 사진이다.
도 6은 실리콘(Si)을 코팅하여 표면 처리한 구리 호일(foil)의 사진이다.
도 7은 250 ℃에서 30 분 동안 공기 중에서 열처리한 일반 구리 호일(foil)의 사진이다.
도 8은 실리콘(Si)을 코팅하여 표면 처리한 후, 250 ℃에서 30 분 동안 공기 중에서 열처리한 구리 호일(foil)의 사진이다.
도 9는 250 ℃에서 30 분 동안 공기 중에서 열처리한 일반 구리 호일(foil)의 XRD 측정 결과이다.
도 10은 실리콘(Si)을 코팅하여 표면 처리한 후, 250 ℃에서 30 분 동안 공기 중에서 열처리한 구리 호일(foil)의 XRD 측정 결과이다.
도 11은 SiCu/Al2O3 시료의 열처리 온도와 실리콘(Si) 코팅 두께에 의존하는 전기 저항의 변화를 나타낸 그래프이다.
도 12는 Si10Cu/Al2O3 시료의 TEM 단면 측정 결과이다.
도 13은 고분해능 TEM으로 관찰한 Si10Cu/Al2O3 깊이에 따른 구리 원자간 거리 변화를 나타낸 결과이다.
도 14는 Si10SCCF 시료 표면에 대한 XPS 분석 결과이다.
도 15는 Si10SCCF 시료 표면에 대한 TEM 성분 분석 결과이다.
도 16은 구리 박막(녹색부터 아래) 위의 O(분홍 및 빨강)와 Si(노랑)의 분포 예상도로, (a) 측면도 및 (b) 평면도를 나타낸 그림이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명에 대한 해결하고자 하는 과제, 과제의 해결 수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시 예 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
본 발명은 실리콘이 코팅 된 구리 제조방법에 관한 것으로, 실리콘을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층을 형성한다.
보다 구체적으로, 구리 표면에 실리콘을 스퍼터링(sputtering) 단일 공정으로 증착하여 상기 실리콘을 코팅한다. 상기 스퍼터링(sputtering)은 아르곤 분위기 하에서 수행하며, 상온 내지 350 ℃에서 1 내지 5 분 동안 수행하는 것이 바람직하다. 상기 스퍼터링(sputtering) 수행 시, 온도 및 수행 시간 범위보다 높거나 낮으면 결정립계와 전위 등의 형성됨에 따라 결정성이 저하되므로 상기 온도범위 내에서 수행하는 것이 바람직하다. 본 발명의 실시예에서는 190 ℃에서 75 초, 150 초 및 300 초 동안 수행하였다.
상기 실리콘이 코팅 된 구리 제조방법에 의해 제조된 실리콘이 코팅된 구리는 실리콘을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 형성되는 것을 특징으로 한다.
본 발명인 실리콘이 코팅된 구리는 RGB 값이 각각 250 내지 260(레드), 210 내지 220(그린) 및 155 내지 165(블루)인 것을 특징으로 한다. 도 1은 185 ㎚ 두께의 단결정 박막 구리 박막(single crystal copper thin film, 이하 SCCF)의 사진이고, 도 2는 실리콘을 코팅한 후 350 ℃에서 30 분 동안 공기 중에서 열처리를 수행한 구리의 사진이다. 동일한 크기로 제조하였을 때, 도 1의 단결정 박막 구리는 RGB 값이 254(레드), 220(그린) 및 182(블루)로 나타났고, 본 발명인 도 2의 실리콘 코팅 후 공기 중에서 열처리한 구리는 RGB 값이 255(레드), 216(그린) 및 159(블루)로 관찰되었다. 공식적으로 알려진 구리의 RGB 값이 185(레드), 115(그린) 및 51(블루)인 것을 감안할 때, 본 발명에 의해 제조된 실리콘이 코팅된 구리는 산화가 방지된 것을 알 수 있고 350 ℃에서 30 분 동안 열처리를 진행하였음에도 상기 단결정 박막 구리와 유사하게 유지되어 산화가 방지됨을 확인할 수 있다.
도 5 내지 도 8은 공기 중 열처리 전과 후의 구리 호일(foil)과 실리콘으로 코팅된 구리 호일(foil) 사진을 비교하여 나타내었다. 도 5의 구리 호일(foil)을 250 ℃에서 30 분 동안 열처리(도 7)하여 비교하였을 때 일반 구리 호일(foil)은 어둡게 변한 것을 확인할 수 있다. 한편, 도 6의 실리콘으로 코팅된 구리 호일(foil)을 동일한 조건으로 250 ℃에서 30 분 동안 열처리(도 8)하여 비교하였을 때 실리콘으로 코팅된 구리 호일(foil)은 원래의 색을 그대로 유지한 것을 확인할 수 있다.
도 3 및 도 4는 단결정 박막 구리 박막(SCCF)과 실리콘으로 코팅한 후 열처리한 단결정 구리 박막의 XRD를 측정 결과를 나타내었다. 도 4에 나타난 바와 같이, 실리콘으로 코팅한 후 공기 중 350 ℃에서 30 분 동안 열처리 후에도 결정 구조가 전혀 바뀌지 않았으며 오히려 한 방향으로 결정화가 더욱 잘 이루어지고 표면이 산화되지 않은 것을 예측할 수 있다.
도 9 내지 도 10은 공기 중 열처리 후의 구리 호일(foil)과 실리콘으로 코팅된 구리 호일(foil)의 XRD 측정 결과를 나타내었다. 도 9의 구리 호일(foil)을 250 ℃에서 30 분 동안 공기 중에서 열처리(도 10)하여 비교하였을 때, 구리 호일(foil)은 도 9에서 Cu2O 상을 보여주지만, 실리콘으로 코팅된 구리 호일(foil)은 도 10에서 확인한 바와 같이, 원래의 구리 구조를 유지함을 알 수 있다.
또한, 본 발명인 실리콘이 코팅 된 구리는, 도 11에 나타난 바와 같이, 덩어리 구리(bulk Cu)의 저항값인 1.68*10-6 Ω·cm과 덩어리 금(bulk Au)의 저항값인 2.2*10-6 Ω·cm 사이의 저항 값을 갖는 것을 특징으로 한다.
본 발명인 실리콘이 코팅된 구리는 상기 실리콘이 증착되지 않은 구리와 전기 저항이 유사하게 유지된다.
본 발명인 실리콘이 코팅 된 구리는 200 ℃에서 60시간 동안 열을 가하여도 산화가 방지된다.
도 11은 SiCu/Al2O3시료의 열처리 온도와 실리콘 코팅 두께에 의존하는 저항의 변화를 나타내었다. zone A는 두께 185㎚인 단결정 박막 구리 박막(SCCF) 시료의 열처리에 의한 저항변화이고, zone B는 실리콘이 코팅된 단결정 박막 구리 박막(SCCF) 시료(Si5SCCF) 및 이의 열처리 후 저항변화이다. zone C는 5㎚ 보다 더 두껍게 실리콘 코팅된 단결정 박막 구리 박막(SCCF) 시료의 저항변화이다. zone D는 덩어리 구리(bulk Cu) 및 덩어리 금(bulk Au)의 저항을 나타내어 zone B 및 C와 비교하였다.
zone A에서 순수 SCCF (pristine) 시료는 덩어리 구리(bulk Cu)의 저항값인 1.68*10-6 Ω·cm의 저항과 거의 같은 값을 가지며, 덩어리 금(bulk Au)의 저항값인 2.2*10-6 Ω·cm 보다는 작은 저항값을 보여준다. 그러나 zone A에서 단결정 박막 구리 박막(SCCF) 시료를 200 내지 250 ℃에서 열처리할 경우 저항이 급격하게 상승하는 것을 볼 수 있다. 이것은 구리가 산화되어 Cu2O로 바뀌었음을 의미한다.
한편, zone B에서 185 ㎚ 단결정 박막 구리 박막(SCCF)에 실리콘을 5㎚ 코팅된 시료(Si5SCCF)는 400 ℃ 에서 30 분간 열처리한 경우에도 저항값이 덩어리 구리(bulk Cu)와 거의 비슷함을 볼 수 있다.
또한, zone C는 실리콘 층의 두께가 두꺼워 짐에 따른 저항의 변화를 확인할 수 있다. 실리콘의 두께가 30㎚ 가 될 때까지 실리콘이 코팅된 단결정 박막 구리 박막(SCCF)는 덩어리 구리(bulk Cu)와 덩어리 금(bulk Au) 저항의 사이값을 가지며 실리콘의 두께가 30㎚ 가 되었을 때에야 덩어리 금(bulk Au)의 저항과 비슷해지는 것을 확인할 수 있다.
상기 실리콘이 코팅 된 구리는 단결정 박막, 다결정 박막, 호일 또는 덩어리로 제조될 수 있다. 도 11에서 확인한 바와 같이, 상기 실리콘이 코팅 된 구리가 단결정 박막인 경우 400 ℃로 30 분 동안 열을 가하여도 산화가 방지된다. 상기 실리콘이 코팅 된 구리가 다결정 박막, 호일 또는 덩어리인 경우 300 ℃로 30 분 동안 열을 가하여도 산화가 방지된다.
상기 실리콘이 코팅 된 구리 제조방법에 의해 제조된 실리콘이 코팅된 구리는 도 12에 나타난 바와 같이, 구리층(10), 상기 구리층(10) 상단에 실리콘(Si)-산소(O)-구리(Cu)가 혼합되어 형성된 사이콕스층(20), 상기 사이콕스층(20) 상단에 형성된 제 1 실리콘(Si)-산소(O) 혼합층(30), 상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 상단에 형성된 실리콘(Si)층(40) 및 상기 실리콘(Si)층(40) 상단에 형성된 제 2 실리콘(Si)-산소(O) 혼합층(50)으로 구성된다.
도 12는 단결정 구리 박막에 실리콘을 10 nm 코팅(Si10Cu/Al2O3)한 시료의 투과 전자 현미경(TEM) 단면 측정 결과를 나타낸 것으로, 본 발명에서 코팅된 실리콘이 단순하게 한 층으로 존재하지 않고 상기 구리층(10) 상단에 실리콘(Si)-산소(O)혼합층이 형성되고, 실리콘(Si) 층 및 다시 상기 실리콘(Si)-산소(O)혼합층으로 형성되어 있음을 확인할 수 있다.
보다 구체적으로, 구리에 실리콘(Si)이 코팅된 층인 상기 제 1 실리콘(Si)-산소(O) 혼합층(30), 실리콘(Si)층(40) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은 두께가 5 내지 30 ㎚ 인 것을 특징으로 한다. 상기 실리콘(Si)이 코팅된 층이 5 ㎚ 보다 얇으면 쉽게 산화되어 버리고, 30 ㎚ 보다 두꺼우면 절연 되거나 전기전도도가 떨어지는 문제점이 발생하므로 상기 조건인 것이 바람직하다.
상기 실리콘(Si)층(40)은 두께가 3 내지 20 ㎚ 인 것을 특징으로 한다.
상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은 두께가 1 내지 10 ㎚ 인 것을 특징으로 한다.
상기 사이콕스층(20)은 두께가 0.8 내지 1.2 ㎚ 인 것을 특징으로 한다.
도 13은 고분해능 TEM으로 관찰한 깊이에 따른 구리 원자간 거리 변화를 나타내었다. 도 13에 나타난 바와 같이, 표면에서 구리(Cu)-구리(Cu) 사이의 거리가 줄어든 것을 볼 수 있는데 이는 표면에서 실리콘(Si) 및 구리(Cu) 혼합층이 존재함을 확인할 수 있으며, 도 14의 XPS 분석에서 실리콘(Si) 및 구리(Cu) 혼합층의 존재를 다시 확인할 수 있다.
도 14는 실리콘이 10 ㎚ 코팅된 SCCF(Si10SCCF) 시료 표면의 성분 분포를 확인하기 위한 XPS 분석 결과이다. 표면의 산소는 약간 감소하다 혼합층에서 다시 증가한 후 감소함을 확인 할 수 있으며 실리콘(Si)의 분포는 산소가 골자기를 이루는 부분에서 가장 큰 분포를 보임을 알 수 있다. 또한 산소, 실리콘 및 구리가 혼합층을 이루는 부분이 존재하며 이 혼합층이 산화를 막는 결정적인 역할을 하는 것으로 예상 된다. 즉 구리 표면에는 실리콘(Si)-산소(O)-구리(Cu) 혼합층(사이콕스층(20), SiCuOx), 실리콘(Si)-산소(O) 혼합층(SiOX) 및 실리콘(Si)층(40)의 형태로 구성이 되어 있음을 확인할 수 있다.
도 15는 실리콘이 코팅 된 구리의 표면형태를 더욱 정확하게 확인할 수 있는 것으로, 실리콘이 10 ㎚ 코팅된 SCCF(Si10SCCF) 시료 표면에 대한 표면 구조(TEM)를 나타낸다. 도 15(b)는 TEM의 성분 분석 결과에서도, 도 12의 TEM와 도 14의 XPS 측정 결과에서 본 것과 같이, 실리콘(Si)-산소(O) 혼합층(SiOX), 실리콘(Si)층(40), 실리콘(Si)-산소(O) 혼합층(SiOX), 실리콘(Si)-산소(O)-구리(Cu) 혼합층(사이콕스층(20), SiCuOx) 및 구리(Cu)의 순서로 박막표면이 형성이 되어 있음을 보여주며, 형성된 실리콘(Si)-산소(O) 혼합층(SiOX)은 비정질 구조를 가지기 때문에 도 15(a) 이미지에서는 보이지 않는다. 구리 박막 바로 위의 실리콘 원자들은 구리 표면에 자유롭게 움직이는 산소들을 최적의 위치(sites)에 고정을 한다. 일반적으로 산소는 구리의 평탄한 표면위에서 비교적 자유롭게 움직이나 실리콘은 이들 산소들을 고정하는 역할을 한다. 실리콘(Si)층(40)의 두께는 산화를 막는데 크게 중요하지는 않으며 가장 중요한 구조는 구리 박막 바로 위의 원자 1-2층에 의해 결정이 된다.
도 15(b)의 key로 표시된 부분에서 산소와 실리콘 구리가 혼합층을 이루는 실리콘(Si)-산소(O)-구리(Cu) 혼합층(사이콕스층(20), SiCuOx) 부분이 존재하며, 이 혼합층이 산화를 막는 결정적인 역할을 하는 것으로 예상된다.
도 16은 구리 박막 위의 상기 사이콕스층(20)에서 상기 산소(O)와 실리콘(Si)의 분포 예상도를 나타낸 것으로, 도 16(a)는 상기 구리 박막위에 상기 산소(O)와 실리콘(Si)이 상기 사이콕스층(20)을 형성하는 측면도이고 16(b)는 평면도이다. 상기 실리콘(Si)은 상기 구리 표면의 산소(O)와 결합하여 상기 구리 표면상에 고정하는 역할을 할 것으로 예상되며, 이 때 가장 기본적인 구조는 도 16과 같이 구성이 된다. 도 16(a)의 측면도와 (b)의 평면도처럼 상기 산소(O)가 상기 구리 표면을 덮은 다음 실리콘(Si)에 의해 고정이 되면 다른 산소(O)들이 구리 내부로 들어가지 못하면서 들어가는 것을 막는 역할을 할 것으로 예상된다.
또한, 본 발명은 상기 실리콘이 코팅 된 구리 제조방법에 의해 제조된 실리콘이 코팅된 구리를 포함하는 반도체 장치를 제조할 수 있다. 본 반도체 장치는 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층이 형성된 구리를 포함하는 것을 특징으로 한다. 상기 반도체 장치는 상기 실리콘이 코팅된 구리와 동일한 구성을 포함한다.
구체적으로, 상기 반도체 장치는 반도체 칩 패드 및 단자와 연결되며 표면에 본 발명인 실리콘(Si)-산소(O)-구리(Cu) 혼합층이 형성되어 산화를 방지하는 구리를 포함하고 있어 금을 사용하는 경우보다 적은 전기적 저항 및 견고함을 가지고 비용이 저렴하며 높은 주위 온도에도 수명이 증가되어 오래 사용할 수 있는 효과가 있다. 또한, 일반적인 구리가 제공하는 장점을 유지하면서도 산화 억제로 인한 전기적 특성이 향상되고 강도가 증가되는 효과를 가진다.
보다 구체적으로, 상기 제 1 실리콘(Si)-산소(O) 혼합층(30), 실리콘(Si)층(40) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은 구리에 실리콘(Si)이 코팅된 층으로, 두께가 5 내지 30 ㎚ 인 것을 특징으로 한다. 상기 실리콘(Si)이 코팅된 층이 5 ㎚ 보다 얇으면 쉽게 산화되어 버리고, 30 ㎚ 보다 두꺼우면 절연 되거나 전기전도도가 떨어지는 문제점이 발생하므로 상기 조건인 것이 바람직하다.
또한, 상기 반도체 장치에서 상기 사이콕스층(20)의 두께는 0.8 내지 1.2 ㎚ 인 것을 특징으로 한다.
상기 과제의 해결 수단에 의해, 본 발명은 산화에서 자유로운 구리를 실리콘(Si) 증착만으로 제작하여 제조 효율이 높으며, 지구상에서 가장 풍부한 구리(Cu)와 실리콘(Si)을 이용하여 금을 대체할 수 있어 경제적으로 높은 가치가 있다.
또한, 본 발명은 실리콘(Si) 증착을 통해 실리콘(Si)-산소(O)-구리(Cu) 혼합층을 형성하여 전기적 특성을 그대로 유지하면서 산화에 대한 저항 특성을 가지는 구리(Cu)를 제조할 수 있다.
또한, 본 발명은 높은 온도에서 가장 오래 견디는 물질에 해당하며 제조방법에서 매우 간편하고 가격이 저렴하면서 상온에서 반영구적인 항산화 구리에 해당한다.
또한, 본 발명은 패턴을 제작하고 표면 처리를 할 경우 열 발생에도 불구하고 산화되지 않는 회로를 제작할 수 있어 열 발생에 의한 화재 및 폭발을 막을 수 있고, 전류 밀도를 크게 향상 시킬 수 있어 반도체 공정에도 매우 큰 방향을 일으킬 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
[부호의 설명]
10. 구리층
20. 사이콕스층
30. 제 1 실리콘(Si)-산소(O) 혼합층
40. 실리콘(Si)층
50. 제 2 실리콘(Si)-산소(O) 혼합층

Claims (16)

  1. 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 형성된 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  2. 제 1항에 있어서,
    상기 실리콘이 코팅 된 구리는,
    상기 실리콘(Si)이 증착되지 않은 구리 및 금(Au) 사이의 전기저항을 가지는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  3. 제 1항에 있어서,
    상기 실리콘이 코팅 된 구리는,
    단결정 박막, 다결정 박막, 호일 또는 덩어리 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  4. 제 3항에 있어서,
    상기 실리콘이 코팅 된 구리가 단결정 박막인 경우,
    400 ℃로 30 분 동안 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  5. 제 3항에 있어서,
    상기 실리콘이 코팅 된 구리가 다결정 박막, 호일 또는 덩어리인 경우,
    300 ℃로 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  6. 제 1항에 있어서,
    상기 실리콘이 코팅 된 구리는,
    200 ℃로 60 시간 동안 열을 가하여도 산화가 방지되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  7. 제 1항에 있어서,
    상기 실리콘이 코팅 된 구리는,
    전기 저항이 1.68*10-6 내지 2.2*10-6 Ω·cm 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  8. 제 1항에 있어서,
    상기 실리콘이 코팅 된 구리는,
    구리층(10);
    상기 구리층(10) 상단에 실리콘(Si)-산소(O)-구리(Cu)가 혼합되어 형성된 사이콕스층(20);
    상기 사이콕스층(20) 상단에 형성된 제 1 실리콘(Si)-산소(O) 혼합층(30);
    제 1 실리콘(Si)-산소(O) 혼합층(30) 상단에 형성된 실리콘(Si)층(40); 및
    상기 실리콘(Si)층(40) 상단에 형성된 제 2 실리콘(Si)-산소(O) 혼합층(50);으로 구성되는 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  9. 제 8항에 있어서,
    상기 제 1 실리콘(Si)-산소(O) 혼합층(30), 실리콘(Si)층(40) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은,
    두께가 5 내지 30 ㎚ 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  10. 제 8항에 있어서,
    상기 제 1 실리콘(Si)-산소(O) 혼합층(30) 및 제 2 실리콘(Si)-산소(O) 혼합층(50)은,
    두께가 1 내지 10 ㎚ 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  11. 제 8항에 있어서,
    상기 사이콕스층(20)은,
    두께가 0.8 내지 1.2 ㎚ 인 것을 특징으로 하는 실리콘이 코팅된 산화방지용 구리.
  12. 구리(Cu)에 실리콘(Si)을 스퍼터링(sputtering) 단일 공정으로 증착시킨 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법.
  13. 제 12항에 있어서,
    상기 스퍼터링(sputtering)은,
    아르곤 분위기 하에서 수행하는 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법.
  14. 제 12항에 있어서,
    상기 스퍼터링(sputtering)은,
    상온 내지 350 ℃에서 1 내지 5 분 동안 수행하는 것을 특징으로 하는 실리콘이 코팅 된 구리 제조방법.
  15. 실리콘(Si)을 증착시켜 실리콘(Si)-산소(O)-구리(Cu) 혼합층인 사이콕스층(20)이 마련된 구리를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제 15항에 있어서,
    상기 사이콕스층(20)은,
    두께가 0.8 내지 1.2 ㎚ 인 것을 특징으로 하는 반도체 장치.
PCT/KR2022/006804 2021-05-28 2022-05-12 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치 WO2022250343A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280030045.6A CN117222772A (zh) 2021-05-28 2022-05-12 涂敷硅的铜的制备方法、利用该制备方法的涂敷硅的防氧化铜及利用其的半导体装置
EP22811536.6A EP4350026A1 (en) 2021-05-28 2022-05-12 Method for manufacturing silicon-coated copper, silicon-coated anti-oxidation copper using same, and semiconductor device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210069338A KR102640972B1 (ko) 2021-05-28 2021-05-28 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치
KR10-2021-0069338 2021-05-28

Publications (1)

Publication Number Publication Date
WO2022250343A1 true WO2022250343A1 (ko) 2022-12-01

Family

ID=84230085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/006804 WO2022250343A1 (ko) 2021-05-28 2022-05-12 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치

Country Status (4)

Country Link
EP (1) EP4350026A1 (ko)
KR (1) KR102640972B1 (ko)
CN (1) CN117222772A (ko)
WO (1) WO2022250343A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070045269A (ko) * 2004-08-25 2007-05-02 산드빅 인터렉츄얼 프로퍼티 에이비 금속 제품, 금속 제품의 제조 방법 및 그 용도
KR100863388B1 (ko) * 1999-06-28 2008-10-13 인피콘 게엠베하 전자 소자 및 그 제조방법
US20140311900A1 (en) * 2011-11-08 2014-10-23 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
KR20170046147A (ko) * 2014-09-19 2017-04-28 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 그리고 프린트 배선판
KR20170116129A (ko) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 및 프린트 배선판
KR20180120607A (ko) * 2017-04-27 2018-11-06 램 리써치 코포레이션 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598290B1 (ko) 2004-05-20 2006-07-07 동부일렉트로닉스 주식회사 리소그래피 공정의 감광막 패턴 형성 방법
CN101681994A (zh) 2007-05-31 2010-03-24 Nxp股份有限公司 包括可转变结构的电子器件以及制造该电子器件的方法
US9613826B2 (en) 2015-07-29 2017-04-04 United Microelectronics Corp. Semiconductor process for treating metal gate
JP6811136B2 (ja) 2017-03-30 2021-01-13 Ｊｘ金属株式会社 Ｃｕ−Ｎｉ−Ｓｉ系銅合金条及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863388B1 (ko) * 1999-06-28 2008-10-13 인피콘 게엠베하 전자 소자 및 그 제조방법
KR20070045269A (ko) * 2004-08-25 2007-05-02 산드빅 인터렉츄얼 프로퍼티 에이비 금속 제품, 금속 제품의 제조 방법 및 그 용도
US20140311900A1 (en) * 2011-11-08 2014-10-23 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
KR20170046147A (ko) * 2014-09-19 2017-04-28 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 그리고 프린트 배선판
KR20170116129A (ko) * 2015-04-28 2017-10-18 미쓰이금속광업주식회사 표면 처리 구리박 및 그 제조 방법, 프린트 배선판용 동장 적층판, 및 프린트 배선판
KR20180120607A (ko) * 2017-04-27 2018-11-06 램 리써치 코포레이션 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치

Also Published As

Publication number Publication date
KR20220160997A (ko) 2022-12-06
EP4350026A1 (en) 2024-04-10
CN117222772A (zh) 2023-12-12
KR102640972B1 (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
WO2015190807A1 (ko) 그래핀 구조체 및 그 제조 방법
WO2014084695A1 (ko) 전도성 기판 및 이의 제조방법
WO2022250343A1 (ko) 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치
WO2016153172A1 (ko) 높은 전계 효과 이동도를 가지는 basno3 박막 트랜지스터 및 그의 제조 방법
WO2019061711A1 (zh) 一种薄膜晶体管阵列基板的制作方法
WO2013042863A1 (en) Nano particle complex and method of fabricating the same
WO2023191403A1 (ko) 탄소계 박막 쉐도우 마스크 및 그 제조방법
WO2017206269A1 (zh) 阵列基板及其制备方法
WO2018139704A1 (ko) 다결정 실리콘 박막 형성 방법
WO2013042861A1 (en) Nano particle, nano particle complex having the same and method of fabricating the same
WO2019004561A1 (ko) 고방열 박막 및 그 제조 방법
JPH01171247A (ja) 超伝導体配線の構造
WO2022050704A1 (ko) 저온 용매화 공정을 포함하는 할라이드 페로브스카이트 단결정의 제조 방법
WO2020213847A1 (ko) Sic 소재 및 이의 제조방법
WO2022035111A1 (ko) 내플라즈마 유리 및 그 제조 방법
JPH02181919A (ja) 半導体装置の製造方法
WO2020222427A1 (ko) 세라믹 기판 및 세라믹 기판 제조 방법
KR930001566B1 (ko) 초전도체 배선의 구조 및 그 제조방법
JP3096050B2 (ja) 半導体装置の製造方法
WO2023249451A1 (ko) 반도체 장치의 제조 방법
WO2024085528A1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2019153661A1 (zh) 阵列基板及其制造方法
JPS5848940A (ja) 半導体装置の製造方法
WO2018004280A1 (ko) 무결점 단결정 구리 박막을 이용한 산화구리 박막 구조체 및 그 제조방법
WO2023211099A1 (ko) 멀티 레이어 구조를 갖는 전자파 차폐재 및 이를 포함하는 반도체 칩 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22811536

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280030045.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18561672

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2023572159

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2022811536

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022811536

Country of ref document: EP

Effective date: 20240102