WO2022250248A1 - Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치 - Google Patents

Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치 Download PDF

Info

Publication number
WO2022250248A1
WO2022250248A1 PCT/KR2022/002116 KR2022002116W WO2022250248A1 WO 2022250248 A1 WO2022250248 A1 WO 2022250248A1 KR 2022002116 W KR2022002116 W KR 2022002116W WO 2022250248 A1 WO2022250248 A1 WO 2022250248A1
Authority
WO
WIPO (PCT)
Prior art keywords
side switch
time
mode
pfm
voltage
Prior art date
Application number
PCT/KR2022/002116
Other languages
English (en)
French (fr)
Inventor
김재준
김명우
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Publication of WO2022250248A1 publication Critical patent/WO2022250248A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Definitions

  • the present invention relates to a PWM/PFM dual mode DC-DC buck converter device, and more particularly, to a voltage-mode pulse width modulation (VPWM) operating mode or an adaptive on-time PFM (pulse frequency modulation) operating mode. It relates to a PWM/PFM dual mode DC-DC buck converter device that performs.
  • VPWM voltage-mode pulse width modulation
  • PFM pulse frequency modulation
  • PFM pulse frequency modulation
  • PWM pulse width modulation
  • EMI electromagnetic interference
  • PWM pulse width modulation
  • the voltage-mode PWM control method has a simple feedback loop structure that utilizes a complex compensation circuit design but a single voltage control loop with high noise immunity.
  • the current mode PWM control method has fast transient response but requires one or more current control loops. Therefore, additional area and power consumption are required to support the current sensor and compensation ramp circuit.
  • pulse frequency modulation control and pulse width modulation control have their respective advantages and disadvantages, so they are selected according to usage or load conditions.
  • DC-DC converters for Internet of Things (IoT) or portable applications provide an interface for energy input from lithium-ion batteries, next-generation batteries or various harvesting sources. Since these DC-DC converters have to support various types of load steps, it is difficult to provide high efficiency over a wide load range when a control method is selected between pulse frequency modulation control and pulse width modulation control.
  • a voltage-mode pulse width modulation (VPWM) operation mode is performed for a high load condition through on-time control of the high-side switch and the low-side switch of the DC-DC buck converter, while adapting to the light load condition.
  • VPWM pulse width modulation
  • a PWM/PFM dual-mode DC-DC buck converter device that performs an on-time Pulse Frequency Modulation (PFM) mode of operation.
  • the PFM/PWM dual-mode buck converter device has a voltage-mode pulse width modulation (VPWM) operating mode or an adaptive on-time pulse frequency modulation (PFM) according to on-time control for a high-side switch and a low-side switch.
  • VPWM voltage-mode pulse width modulation
  • PFM adaptive on-time pulse frequency modulation
  • a voltage mode PWM control loop generating unit providing as a first reset signal, a signal obtained by amplifying a difference between the output feedback voltage and the first reference voltage as a second set signal, and providing an on-time of the high side switch.
  • a second reference voltage proportional to is determined, and an operation of charging and discharging the capacitor up to the second reference voltage with an adaptive current proportional to the difference between the input voltage and the output feedback voltage is performed according to the on/off of the high side switch.
  • a selectable adaptive on-time PFM control loop generating unit that repeatedly provides a ramp waveform as a second reset signal; and the first set signal, the second set signal, the first reset signal and the second reset signal.
  • a converter driving unit for driving the DC buck converter unit is included.
  • the voltage mode PWM control loop generating unit may include a compensator configured to amplify a difference between the output feedback voltage and the first reference voltage to provide the first reset signal, the compensator comprising a constant transconductance rail-to-rail It may include an error amplifier employing a (rail-to-rail) operational amplifier structure.
  • the selectable adaptive on-time PFM control loop generator may include a comparator configured to output a signal obtained by comparing a difference between the output feedback voltage and the first reference voltage as the second set signal, the input voltage, the output feedback voltage, and a selectable adaptive on-time generator outputting the second reset signal based on an activation/deactivation signal corresponding to on/off of the high side switch and a second reference voltage, wherein the converter driver comprises: and a mode selector configured to determine whether to perform the adaptive on-time PFM operation mode based on the second set signal, the second reset signal, and the zero current detection signal of the DC-DC buck converter unit.
  • the selectable adaptive on-time generator includes an adaptive current generator generating an adaptive current proportional to a difference between the input voltage and the output feedback voltage, and the second reference voltage proportional to the on-time of the high side switch.
  • an adaptive current generator generating an adaptive current proportional to a difference between the input voltage and the output feedback voltage, and the second reference voltage proportional to the on-time of the high side switch.
  • the converter driver may use the first reset signal as duty cycle information for turning on the high side switch.
  • the converter driver may include a gate driver for a high-side switch and a gate driver for a low-side switch that perform a non-overlapping gate driver operation, and the gate driver for the low-side switch detects zero current of the DC-DC buck converter.
  • An auxiliary switch for turning off the low side switch according to a signal may be included.
  • the converter driver may provide gate driver control signals to the high side switch and the low side switch under continuous conduction mode (CCM) and discontinuous conduction mode (DCM) conditions.
  • CCM continuous conduction mode
  • DCM discontinuous conduction mode
  • the converter driver performs periodic switching of the DC-DC buck converter in steps 1 and 2 in the condition of the continuous conduction mode, and when each CLK signal is input to the gate driver in step 1, the high side When the switch is turned on, the final output of the gate driver is low, and turning on the low side switch after a dead time can cause the final output of the gate driver to be high.
  • the converter driver performs periodic switching of the DC-DC buck converter unit in steps 1, 2, and 3 in the discontinuous conduction mode condition, and when each CLK signal is input to the gate driver in step 1
  • the high side switch is turned on, the final output of the gate driver is low, when the low side switch is turned on after the dead time, the final output of the gate driver is high, and the third step is the high according to the zero current detection signal during the second step operation. Both the side switch and the low side switch can be turned off.
  • the VPWM operation mode is performed for high load conditions through on-time control of the high-side switch and the low-side switch of the DC-DC buck converter, but the adaptive on-time PFM operation mode for light load conditions By performing, it provides excellent efficiency under various output current conditions according to a wide load range.
  • the inductor peak current or output voltage ripple is important depending on the load (eg, IoT application), it is possible to adjust the on-time to a required value.
  • FIG. 1 is a block diagram of a buck-boost converter device including a converter driving device according to an embodiment of the present invention.
  • FIG. 2 is a detailed configuration diagram of the voltage mode PWM control loop generation unit shown in FIG. 1 .
  • (a) is a detailed configuration diagram of a compensator
  • (b) is a detailed configuration diagram of an error amplifier in the compensator.
  • FIG. 3 is a block diagram of a selectable adaptive on-time generator in the selectable adaptive on-time PFM control loop generator shown in FIG. 1 .
  • FIG. 4 is a configuration diagram of a driver in the converter driving unit shown in FIG. 1 .
  • FIG. 5 are graphs showing characteristics of selectable adaptive on-time control through a selectable adaptive on-time PFM control loop generator.
  • FIG. 6 is a graph showing a difference in efficiency according to a switching frequency under a light load condition.
  • FIG. 7 illustrates control signal states for a gate driver for a high-side switch and a gate driver for a low-side switch included in the driver under continuous conduction mode (CCM) and discontinuous conduction mode (DCM) conditions.
  • CCM continuous conduction mode
  • DCM discontinuous conduction mode
  • FIG. 8 is a timing diagram of a gate driver for a high-side switch and a gate driver for a low-side switch included in a driver under CCM and DCM conditions.
  • 'unit' used in the specification means software or a hardware component such as FPGA or ASIC, and 'unit' performs certain roles.
  • 'part' is not limited to software or hardware.
  • a 'unit' may be configured to reside in an addressable storage medium and may be configured to reproduce one or more processors.
  • 'unit' refers to components such as software components, object-oriented software components, class components and task components, processes, functions, properties, procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays and variables.
  • the functionality provided within the components and 'parts' may be combined into a smaller number of elements and 'parts' or further separated into additional elements and 'parts'.
  • FIG. 1 is a block diagram of a PWM/PMF (Pulse Width Modulation/ Pulse Frequency Modulation) dual mode DC-DC buck converter device 100 according to an embodiment of the present invention.
  • PWM/PMF Pulse Width Modulation/ Pulse Frequency Modulation
  • the PWM / PFM dual mode DC-DC buck converter device 100 includes a DC-DC buck converter unit 110, a voltage mode PWM control loop generation unit 120, and a selectable adaptive on-time PFM control It includes a loop generating unit 130 and a converter driving unit 140 .
  • the DC-DC buck converter unit 110 performs a voltage-mode pulse width modulation (VPWM) operation mode or an adaptive on-time PFM operation mode according to on-time control of the high-side switch and the low-side switch.
  • VPWM voltage-mode pulse width modulation
  • the voltage mode PWM control loop generation unit 120 provides the ramp signal generated by the ramp generator 121 as a first set signal SET1, and the compensator 122 outputs the output feedback voltage VFB and the reference voltage VREF When the difference of is amplified, the comparator 123 compares the amplified voltage VAMP and the output voltage VSAW of the ramp signal, and provides the first reset signal RST1.
  • the compensator 122 constituting the voltage mode PWM control loop generation unit 120 includes an error amplifier (EA), and a constant transconductance rail to rail -to-rail) op amp structure to operate stably over the entire input voltage range.
  • EA error amplifier
  • constant transconductance rail to rail -to-rail constant transconductance rail to rail -to-rail
  • the selectable adaptive on-time PFM control loop generator 130 provides a signal obtained by amplifying the difference between the output feedback voltage VFB and the reference voltage VREF as the second set signal SET2. and determines a reference voltage 2 (VREF2) proportional to the on-time of the high-side switch of the DC-DC buck converter unit 110, and converts the capacitor to the reference voltage with an adaptive current proportional to the difference between the input voltage and the output feedback voltage.
  • VREF2 reference voltage 2
  • the operation of charging and then discharging up to 2 (VREF2) is repeated according to the on/off of the high side switch of the DC-DC buck converter unit 110, and a ramp waveform is provided as the second reset signal RST2.
  • the selectable adaptive on-time PFM control loop generator 130 may include a comparator 210 and a selectable adaptive on-time generator 220 .
  • the comparator 210 may output a signal obtained by comparing the difference between the output feedback voltage VFB and the reference voltage VREF as the second set signal SET2.
  • the selectable adaptive on-time generator 220 generates an input voltage (Vin), an output feedback voltage (VFB), an activation/deactivation signal corresponding to on/off of the high side switch of the DC-DC buck converter unit 110, and a reference
  • the second reset signal RST2 may be output based on voltage 2 VREF2.
  • this selectable adaptive on-time generator 220 may include an adaptive current generator 310, a 2-bit digital-to-analog converter 320, a ramp generator 330 and a current mirror 340.
  • the adaptive current generator 310 may generate an adaptive current Iadaptive proportional to a difference between the input voltage Vin and the output feedback voltage VFB.
  • the 2-bit digital-analog converter 320 may determine the reference voltage 2 VREF2 proportional to the on-time of the high-side switch of the DC-DC buck converter unit 110 .
  • the ramp generator 330 when the high side switch of the DC-DC buck converter 110 is turned on, the VGATE.P signal is inactivated, and the capacitor C1 is charged by the adaptive current provided through the current mirror 340.
  • the voltage increases as the charging time corresponding to the on time elapses, and when the charging voltage reaches the reference voltage 2 (VREF2), the high-side switch of the DC-DC buck converter unit 110 is turned off and the VGATE.P signal is activated. and a ramp waveform can be generated as the second reset signal RST2 through a repetitive operation in which the capacitor C1 is discharged.
  • VREF2 reference voltage 2
  • the converter driver 140 uses the first set signal SET1 and the first reset signal RST1 of the voltage mode PWM control loop generator 120 and the selectable adaptive on-time PFM control loop. Based on the second set signal SET2 and the second reset signal RST2 of the generation unit 130, the high load is controlled through the on-time control of the high side switch and the low side switch of the DC-DC buck converter unit 110.
  • the DC-DC buck converter unit 110 is driven to perform the VPWM operation mode for the condition and to perform the adaptive on-time PFM operation mode for the light load condition.
  • the converter driver 140 may use the first reset signal RST1 as duty cycle information for turning on the high side switch of the DC-DC buck converter 110 .
  • the converter driver 140 operates in an adaptive on-time PFM operation mode based on the second set signal SET2, the second reset signal RST2, and the zero current detection (ZCD) signal of the DC-DC buck converter 110. It may further include a mode selector 141, a control logic 142, a dead time controller (DTC, 143) and a driver 144 that determine whether or not to perform.
  • ZCD zero current detection
  • the driver 144 may include a gate driver 410 for a high side switch and a gate driver 420 for a low side switch that perform non-overlapping gate driver operations.
  • the gate driver 420 for the low side switch may include an auxiliary switch 421 that turns off the low side switch according to a zero current detection (ZCD) signal of the DC-DC buck converter unit 110 .
  • ZCD zero current detection
  • the PWM/PMF dual mode DC-DC buck converter device 100 is designed to obtain high efficiency under a wide range of load current conditions.
  • Adopt a loop Adopt a loop.
  • Adaptive on-time PFM control provides additional adaptive optimization through selectable adaptive on-time schemes.
  • the efficiency of the VPWM control loop is improved by employing a non-overlapping gate driving circuit for the driver 144 in the converter driver 140. When the output load current drops below a certain level, the VPWM control loop has difficulty achieving high efficiency.
  • Selectable adaptive on-time control provides high efficiency under light load conditions.
  • the on-time can be adjusted according to the required efficiency, peak inductor current and output voltage ripple specifications under light load conditions.
  • the selectable adaptive on-time PFM control loop generator 130 includes a selectable adaptive on-time generator 220, and the adaptive current generator 310 in the selectable adaptive on-time generator 220 has an input voltage It produces an adaptive current proportional to the difference between (Vin) and the output feedback voltage (VFB).
  • the generated adaptive current is used to generate the ramp waveform through the current mirror 340.
  • the VGATE.P signal is deactivated.
  • the generated adaptive current charges capacitor C1 through current mirror 340, increasing its voltage over time.
  • the reference voltage 2 (VREF2) is reached, the high-side switch of the DC-DC buck converter unit 110 is turned off.
  • the VGATE.P signal is then activated and capacitor C1 is discharged.
  • the adaptive on-time generator 220 includes a 2-bit digital-to-analog converter 320, and the reference voltage 2 ( VREF2) and the on-time Ton of the high side switch of the DC-DC buck converter unit 110 are controlled.
  • the on-time of the high-side switch of the DC-DC buck converter unit 110 is proportional to the reference voltage 2 (VREF2), and by increasing the reference voltage 2 (VREF2), the high-side switch of the DC-DC buck converter unit 110 increase the on-time for
  • the selectable adaptive on-time control through the selectable adaptive on-time PFM control loop generator 130 is designed to operate at an on-time dependent switching frequency that derives optimal efficiency according to the load current.
  • 5 are graphs showing the characteristics of the selectable adaptive on-time control through the selectable adaptive on-time PFM control loop generation unit 130, (a) shows the relationship between the on-time and the switching frequency, (b) ) shows the relationship between the on-time and the inductor peak current, and (c) shows the relationship between the on-time and the output voltage ripple.
  • 6 is a graph showing a difference in efficiency according to a switching frequency under a light load condition.
  • Increasing the on-time through the 2-bit digital-to-analog converter 320 reduces the switching frequency.
  • the switching frequency is inversely proportional to the square of the on-time as shown in FIG. 5(a).
  • FIG. 6 it can be seen that the optimal switching frequency for deriving optimal efficiency varies depending on the load current (I LOAD ).
  • I LOAD load current
  • F PWM is the PWM switching frequency under heavy load conditions
  • F PFM is the PFM switching frequency under light load conditions.
  • the smaller the load current the smaller the optimal switching frequency.
  • Selectable adaptive on-time control increases the on-time value as the load current value decreases under light load conditions. The increased on-time then reduces the switching frequency and further reduces switching losses to achieve optimal efficiency.
  • selectable adaptive on-time control allows control of inductor peak current or output voltage ripple, which is critical in IoT applications.
  • Increasing the on-time by adjusting the 2-bit digital-to-analog converter 320 increases the inductor peak current.
  • the inductor peak current is proportional to the on-time as shown in FIG. 5(b).
  • the cyclic operation of the converter causes the energy stored in the converter's capacitor (Cout) to discharge over a long period of time.
  • the time used for energy discharge dominates the switching cycle.
  • the output voltage ripple increases as the on-time increases.
  • the output voltage ripple is proportional to the square of the on-time as shown in FIG. 5(c). Therefore, the selectable adaptive on-time control method enables on-time control.
  • On-time adjustment allows light-load efficiency, inductor peak current, and output voltage ripple to be adjusted to meet the needs of versatile IoT applications.
  • VPWM control through the voltage mode PWM control loop generation unit 120 is implemented using two improved sub-circuits.
  • the first circuit is an enhanced gate driver.
  • the gate driver 410 for the high-side switch and the gate driver 420 for the low-side switch included in the driver 144 perform a non-overlap gate driver operation, and a dynamic It reduces current consumption and no current flows through the power switch.
  • the driver 144 according to the embodiment is used with dead time control (DTC) but has its own non-overlapping feedback structure inside.
  • the gate driver according to the embodiment not only prevents current from being generated through the power switch, but also reduces dynamic current loss in the final stage of the driver.
  • the gate driver 420 for the low side switch has an auxiliary switch 421 that temporarily opens the low side switch when the ZCD circuit in the DC-DC buck inverter unit 110 detects an instance when the inductor current becomes zero.
  • the second circuit is an error amplifier structure that operates stably over the entire input voltage range.
  • the compensator 122 constituting the voltage mode PWM control loop generation unit 120 includes an error amplifier (EA), and a constant transconductance rail-to-rail operation is performed on the error amplifier (EA). Adopting an amplifier structure, it operates stably over the entire input voltage range.
  • the common-mode level of both inputs of the error amplifier (EA) is equally biased to the reference voltage (VREF).
  • VREF reference voltage
  • the positive input voltage of the error amplifier (EA) increases smoothly from zero to the reference voltage (VREF) while the negative input must remain at the same common mode.
  • CCM continuous conduction mode
  • DCM discontinuous conduction mode
  • step 1 when each CLK signal is input to the gate driver, the high-side switch is turned on and the final output of the gate driver is low. Turning on the low-side switch after a short dead time raises the final output of the gate driver.
  • step 2 Under the DCM condition where the load current is close to zero, the converter's periodic switching is performed in 1-step ( ⁇ 1.DCM), 2-step ( ⁇ 2.DCM), and 3-step ( ⁇ 3.DCM) operations.
  • the operation of steps 1 and 2 is the same as in the CCM condition.
  • stage 2 operation when the ZCD circuit senses that the inductor current crosses zero, stage 3 ( ⁇ 3.DCM) opens both the high-side and low-side switches.
  • FIG. 8 is a timing diagram of a gate driver 410 for a high-side switch and a gate driver 420 for a low-side switch included in the driver 144 under CCM and DCM conditions.
  • the gate driver 410 for the high-side switch and the gate driver 420 for the low-side switch perform periodic operations of step 1 and step 2 as shown in FIG. 8(a).
  • CLK1 for the high side and CLK2 for the low side are configured to have non-overlapping characteristics.
  • the non-overlapping delay times on the rising and falling edges of the CLK1 and CLK2 signals correspond to tdc1 and tdc2, respectively.
  • signals controlling the last stage buffer through the gate driver's own internal non-overlapping feedback structure correspond to V.G.PP and V.G.PN.
  • the non-overlapping delay times on the falling and rising edges of V.G.PP and V.G.PN correspond to tdp1 and tdp2, respectively.
  • the non-overlapping delay times on the falling and rising edges of V.G.NP and V.G.NN correspond to tdn1 and tdn2, respectively.
  • the non-overlapping delay times on the rising and falling edges of the final driver outputs (VGATE.P, VGATE.N) correspond to Td1 and Td2, respectively.
  • the gate driver 410 for the high side switch and the gate driver 420 for the low side switch prevent dynamic current loss by applying an optimal dead time to the final stage of the gate driver. It also prevents current from flowing through the power switch.
  • the gate driver 410 for the high-side switch and the gate driver 420 for the low-side switch operate periodically in steps 1, 2, and 3 as shown in (b) of FIG.
  • the transition operation from step 1 to step 2 is the same as in the CCM condition.
  • the high-side switch is turned off and the low-side switch is turned on, the amount of current flowing through the inductor gradually decreases.
  • the inductor current crosses zero (Tclk1) the phase of the signal path to CLK2 is reversed.
  • the EN signal changes from low to high at the timing moment of Ten1, turning on the auxiliary switch 421 in a short time and then turning off the low side switch (step 3).
  • step 3 when the VGATE.P signal changes from low to high (Tclk2, Ten2), the output signal of the ZCD circuit changes from high to low.
  • the phase of the signal path to CLK2 returns to its original state.
  • the EN signal changes from high to low and the auxiliary switch 421 is turned off.
  • the VPWM operation mode is performed for a high load condition through on-time control of the high-side switch and the low-side switch of the DC-DC buck converter, while adapting to the light load condition.
  • the phase on-time PFM operation mode it provides excellent efficiency under various output current conditions according to a wide load range.
  • the inductor peak current or output voltage ripple is important depending on the load (eg, IoT application), it is possible to adjust the on-time to a required value.
  • This invention is a basic research project carried out with the support of the National Research Foundation of Korea with financial resources from the government (Ministry of Education) in 2020. (Task number 2020R1A6A1A03040570)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

일 실시예에 따른 PFM/PWM 듀얼 모드 벅 컨버터 장치는, 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어에 따라 VPWM 동작 모드 또는 적응형 온 타임 PFM 동작 모드를 수행하는 DC-DC 벅 컨버터부와, 램프 신호를 제1세트 신호로서 제공하고, 제1리세트 신호를 제공하는 전압 모드 PWM 제어 루프 생성부와, 제2세트 신호를 제공하고, 램프 파형을 제2리세트 신호로서 제공하는 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부와, 제1세트 신호, 제2세트 신호, 제1리세트 신호 및 제2리세트 신호에 기초하여 고부하 조건에 대해 VPWM 동작 모드를 수행하되 경부하 조건에 대해 적응형 온 타임 PFM 동작 모드를 수행하도록 DC-DC 벅 컨버터부를 구동하는 컨버터 구동부를 포함한다.

Description

PWM/PFM 듀얼 모드 DC-DC 벅 컨버터 장치
본 발명은 PWM/PFM 듀얼 모드 DC-DC 벅(Buck) 컨버터 장치에 관한 것으로, 더욱 상세하게는 VPWM(Voltage-mode Pulse Width Modulation) 동작 모드 또는 적응형 온 타임 PFM(Pulse Frequency Modulation) 동작 모드를 수행하는 PWM/PFM 듀얼 모드 DC-DC 벅(Buck) 컨버터 장치에 관한 것이다.
주지하고 있는 바와 같이, 컨버터 제어 방식 중에 펄스 주파수 변조(PFM) 제어와 펄스 폭 변조(PWM) 제어가 있다. 이 중에서 펄스 주파수 변조 제어는 부하 전류가 감소하면 스위칭 기간이 늘어나고 출력 전압 리플이 커진다. 또한 스위칭 주파수가 다양하기 때문에 전자기 간섭(EMI) 노이즈를 필터링하는 것도 쉽지 않다. 경부하 조건에서 전체 손실을 지배하는 스위칭 손실을 줄임으로써 더 높은 효율이 달성될 수 있다. 펄스 폭 변조(PWM) 제어는 PFM보다 더 나은 EMI 성능을 제공하는 고부하 조건에서 여전히 널리 사용되고 있다. 전압 모드 PWM 제어 방법은 복잡한 보상 회로 설계이지만 잡음 내성이 높은 단일 전압 제어 루프를 활용하는 간단한 피드백 루프 구조를 가지고 있다. 전류 모드 PWM 제어 방법은 빠른 과도 응답 속도를 갖지만 하나 이상의 전류 제어 루프가 필요하다. 따라서 전류 센서 및 보상 램프 회로를 지원하려면 추가 영역과 전력 소비가 필요하다.
이처럼, 컨버터 제어 방식 중 펄스 주파수 변조 제어와 펄스 폭 변조 제어는 각각의 장점과 단점을 갖고 있기에 용도나 부하 조건에 따라 선택된다.
한편, 사물 인터넷(IoT) 또는 휴대용 애플리케이션을 위한 DC-DC 컨버터는 리튬 이온 배터리, 차세대 배터리 또는 다양한 수확 소스에서 에너지 입력 인터페이스를 제공한다. 이러한 DC-DC 컨버터는 다양한 종류의 부하 단계를 지원하여야 하기에 펄스 주파수 변조 제어와 펄스 폭 변조 제어 중에 제어 방식을 택일할 경우에는 넓은 부하 범위에 대해 높은 효율성을 제공하기는 어렵다.
일 실시예에 따르면, DC-DC 벅 컨버터의 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 VPWM(Voltage-mode Pulse Width Modulation) 동작 모드를 수행하되 경부하 조건에 대해 적응형 온 타임 PFM(Pulse Frequency Modulation) 동작 모드를 수행하는 PWM/PFM 듀얼 모드 DC-DC 벅 컨버터 장치를 제공한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
일 관점에 따르면, PFM/PWM 듀얼 모드 벅 컨버터 장치는, 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어에 따라 VPWM(Voltage-mode Pulse Width Modulation) 동작 모드 또는 적응형 온 타임 PFM(Pulse Frequency Modulation) 동작 모드를 수행하는 DC-DC 벅 컨버터부와, 램프 신호를 제1세트 신호로서 제공하고, 출력 피드백 전압과 제1기준 전압의 차를 증폭한 전압과 상기 램프 신호의 출력 전압을 비교한 결과를 제1리세트 신호로서 제공하는 전압 모드 PWM 제어 루프 생성부와, 상기 출력 피드백 전압과 상기 제1기준 전압의 차를 증폭한 신호를 제2세트 신호로서 제공하고, 상기 하이 사이드 스위치의 온 타임에 비례하는 제2기준 전압을 결정하며, 입력 전압과 출력 피드백 전압 간의 차이에 비례하는 적응형 전류로 커패시터를 상기 제2기준 전압까지 충전 후 방전하는 동작을 상기 하이 사이드 스위치의 온/오프에 따라 반복하여 램프 파형을 제2리세트 신호로서 제공하는 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부와, 상기 제1세트 신호, 상기 제2세트 신호, 상기 제1리세트 신호 및 상기 제2리세트 신호에 기초하여 상기 하이 사이드 스위치 및 상기 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 상기 VPWM 동작 모드를 수행하되 경부하 조건에 대해 상기 적응형 온 타임 PFM 동작 모드를 수행하도록 상기 DC-DC 벅 컨버터부를 구동하는 컨버터 구동부를 포함한다.
상기 전압 모드 PWM 제어 루프 생성부는, 상기 제1리세트 신호를 제공하기 위해 상기 출력 피드백 전압과 상기 제1기준 전압의 차를 증폭하는 보상기를 포함할 수 있고, 상기 보상기는 상수 트랜스 컨덕턴스 레일 투 레일(rail-to-rail) 연산 증폭기 구조를 채택한 오류 증폭기를 포함할 수 있다.
상기 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부는, 상기 출력 피드백 전압과 상기 제1기준 전압의 차를 비교한 신호를 상기 제2세트 신호로서 출력하는 비교기와, 상기 입력 전압, 상기 출력 피드백 전압, 상기 하이 사이드 스위치의 온/오프에 대응하는 활성화/비활성화 신호 및 제2기준 전압에 기초하여 상기 제2리세트 신호를 출력하는 선택 가능한 적응형 온 타임 생성기를 포함할 수 있고, 상기 컨버터 구동부는, 상기 제2세트 신호, 상기 제2리세트 신호 및 상기 DC-DC 벅 컨버터부의 제로 전류 감지 신호에 기초하여 상기 적응형 온 타임 PFM 동작 모드의 수행 여부를 결정하는 모드 선택기를 포함할 수 있다.
상기 선택 가능한 적응형 온 타임 생성기는, 상기 입력 전압과 상기 출력 피드백 전압 간의 차이에 비례하는 적응형 전류를 생성하는 적응형 전류 생성기와, 상기 하이 사이드 스위치의 온 타임에 비례하는 상기 제2기준 전압을 결정하는 2비트 디지털-아날로그 컨버터와, 상기 하이 사이드 스위치가 켜지면, 전류 미러를 통해 제공되는 적응형 전류에 의해 커패시터가 충전되어 온 타임에 해당하는 충전시간이 지남에 따라 전압이 증가되고, 충전 전압이 상기 제2기준 전압에 도달하면 상기 하이 사이드 스위치가 꺼져서 상기 커패시터가 방전되는 반복 동작을 통해 램프 파형을 상기 제2리세트 신호로서 생성하는 램프 생성기를 포함할 수 있다.
상기 컨버터 구동부는, 상기 제1리세트 신호를 상기 하이 사이드 스위치를 켜기 위한 듀티 사이클 정보로서 이용할 수 있다.
상기 컨버터 구동부는, 비중첩 게이트 드라이버 동작을 하는 하이 사이드 스위치용 게이트 드라이버 및 로우 사이드 스위치용 게이트 드라이버를 포함할 수 있고, 상기 로우 사이드 스위치용 게이트 드라이버는, 상기 DC-DC 벅 컨버터부의 제로 전류 감지 신호에 따라 상기 로우 사이드 스위치를 오프하는 보조 스위치를 포함할 수 있다.
상기 컨버터 구동부는, 연속 전도 모드 (CCM) 및 불연속 전도 모드 (DCM) 조건에서 상기 하이 사이드 스위치 및 상기 로우 사이드 스위치에 대해 게이트 드라이버의 제어 신호를 제공할 수 있다.
상기 컨버터 구동부는, 상기 연속 전도 모드 조건에서 상기 DC-DC 벅 컨버터부의 주기적인 스위칭은 1 단계와 2 단계의 작동으로 수행하되, 상기 1 단계에서 각 CLK 신호가 상기 게이트 드라이버에 입력되면 상기 하이 사이드 스위치가 켜지고 상기 게이트 드라이버의 최종 출력이 낮아지며, 데드 타임 후에 상기 로우 사이드 스위치를 켜면 상기 게이트 드라이버의 최종 출력이 높아질 수 있다.
상기 컨버터 구동부는, 상기 불연속 전도 모드 조건에서 상기 DC-DC 벅 컨버터부의 주기적인 스위칭은 1 단계와 2 단계 및 3 단계의 작동으로 수행하되, 상기 1 단계에서 각 CLK 신호가 상기 게이트 드라이버에 입력되면 상기 하이 사이드 스위치가 켜지고 상기 게이트 드라이버의 최종 출력이 낮아지며, 데드 타임 후에 상기 로우 사이드 스위치를 켜면 상기 게이트 드라이버의 최종 출력이 높아지고, 상기 3 단계는 상기 2 단계 작동 중에 제로 전류 감지 신호에 따라 상기 하이 사이드 스위치와 상기 로우 사이드 스위치가 모두 오프할 수 있다.
본 발명의 실시예에 따르면, DC-DC 벅 컨버터의 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 VPWM 동작 모드를 수행하되 경부하 조건에 대해 적응형 온 타임 PFM 동작 모드를 수행함으로써, 넓은 부하 범위에 따른 다양한 출력 전류 조건에서 우수한 효율성을 제공한다. 아울러, 부하(예컨대, IoT 어플리케이션 등)에 따라서 인덕터 피크전류 혹은 출력 전압 리플이 중요한 경우에는 온 타임을 조절하여 필요한 수치로 조절이 가능하다.
도 1은 본 발명의 실시예에 따른 컨버터 구동 장치를 포함하는 벅-부스트 컨버터 장치의 구성도이다.
도 2는 도 1에 도시된 전압 모드 PWM 제어 루프 생성부의 세부 구성도로서, (a)는 보상기의 세부 구성도이고, (b)는 보상기 내의 오류 증폭기의 세부 구성도이다.
도 3은 도 1에 도시된 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부 내의 선택 가능한 적응형 온타임 생성기의 구성도이다.
도 4는 도 1에 도시된 컨버터 구동부 내의 드라이버의 구성도이다.
도 5은 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부를 통한 선택 가능한 적응형 온 타임 제어의 특성을 나타낸 그래프들이다.
도 6은 경부하 조건에서 스위칭 주파수에 따른 효율 차이를 나타낸 그래프이다.
도 7은 드라이버에 포함되는 하이 사이드 스위치용 게이트 드라이버 및 로우 사이드 스위치용 게이트 드라이버에 대한 연속 전도 모드(CCM) 및 불연속 전도 모드(DCM) 조건에서의 제어 신호 상태를 나타낸 것이다.
도 8은 CCM 및 DCM 조건에서 드라이버에 포함되는 하이 사이드 스위치용 게이트 드라이버 및 로우 사이드 스위치용 게이트 드라이버의 타이밍 다이어그램이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 '부'라는 용어는 소프트웨어 또는 FPGA나 ASIC과 같은 하드웨어 구성요소를 의미하며, '부'는 어떤 역할들을 수행한다. 그렇지만 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부'들로 결합되거나 추가적인 구성요소들과 '부'들로 더 분리될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 1은 본 발명의 실시예에 따른 PWM/PMF(Pulse Width Modulation/ Pulse Frequency Modulation) 듀얼 모드 DC-DC 벅 컨버터 장치(100)의 구성도이다.
도 1을 참조하면, PWM/PFM 듀얼 모드 DC-DC 벅 컨버터 장치(100)는 DC-DC 벅 컨버터부(110), 전압 모드 PWM 제어 루프 생성부(120), 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130) 및 컨버터 구동부(140)를 포함한다.
DC-DC 벅 컨버터부(110)는 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어에 따라 VPWM(Voltage-mode Pulse Width Modulation) 동작 모드 또는 적응형 온 타임 PFM 동작 모드를 수행한다.
전압 모드 PWM 제어 루프 생성부(120)는 램프 생성기(121)가 생성한 램프 신호를 제1세트 신호(SET1)로서 제공하고, 보상기(122)가 출력 피드백 전압(VFB)과 기준 전압(VREF)의 차를 증폭하면, 증폭된 전압(VAMP)과 램프 신호의 출력 전압(VSAW)을 비교기(123)에서 비교한 결과를 제1리세트 신호(RST1)로서 제공한다.
도 2를 참조하면, 전압 모드 PWM 제어 루프 생성부(120)를 구성하는 보상기(122)는 오류 증폭기(Error Amplifier, EA)를 포함하고, 오류 증폭기(EA)에 상수 트랜스 컨덕턴스 레일 투 레일(rail-to-rail) 연산 증폭기 구조를 채택하여 전체 입력 전압 범위에 대해 안정적으로 작동한다.
다시 도 1을 참조하면, 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)는 출력 피드백 전압(VFB)과 기준 전압(VREF)의 차를 증폭한 신호를 제2세트 신호(SET2)로서 제공하고, DC-DC 벅 컨버터부(110)의 하이 사이드 스위치의 온 타임에 비례하는 기준 전압2(VREF2)를 결정하며, 입력 전압과 출력 피드백 전압 간의 차이에 비례하는 적응형 전류로 커패시터를 기준 전압2(VREF2)까지 충전 후 방전하는 동작을 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치의 온/오프에 따라 반복하여 램프 파형을 제2리세트 신호(RST2)로서 제공한다.
이러한 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)는 비교기(210) 및 선택 가능한 적응형 온 타임 생성기(220)를 포함할 수 있다. 비교기(210)는 출력 피드백 전압(VFB)과 기준 전압(VREF)의 차를 비교한 신호를 제2세트 신호(SET2)로서 출력할 수 있다. 선택 가능한 적응형 온 타임 생성기(220)는 입력 전압(Vin), 출력 피드백 전압(VFB), DC-DC 벅 컨버터부(110)의 하이 사이드 스위치의 온/오프에 대응하는 활성화/비활성화 신호 및 기준 전압2(VREF2)에 기초하여 제2리세트 신호(RST2)를 출력할 수 있다.
도 3을 참조하면, 이러한 선택 가능한 적응형 온 타임 생성기(220)는 적응형 전류 생성기(310), 2비트 디지털-아날로그 컨버터(320), 램프 생성기(330) 및 전류 미러(340)를 포함할 수 있다. 적응형 전류 생성기(310)는 입력 전압(Vin)과 출력 피드백 전압(VFB) 간의 차이에 비례하는 적응형 전류(Iadaptive)를 생성할 수 있다. 2비트 디지털-아날로그 컨버터(320)는 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치의 온 타임에 비례하는 기준 전압2(VREF2)를 결정할 수 있다. 램프 생성기(330)는 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치가 켜지면 VGATE.P 신호가 비활성화되어, 전류 미러(340)를 통해 제공되는 적응형 전류에 의해 커패시터(C1)가 충전되어 온 타임에 해당하는 충전시간이 지남에 따라 전압이 증가되고, 충전 전압이 기준 전압2(VREF2)에 도달하면 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치가 꺼져서 VGATE.P 신호가 활성화되고 커패시터(C1)가 방전되는 반복 동작을 통해 램프 파형을 제2리세트 신호(RST2)로서 생성할 수 있다.
다시 도 1을 참조하면, 컨버터 구동부(140)는 전압 모드 PWM 제어 루프 생성부(120)의 제1세트 신호(SET1)와 제1리세트 신호(RST1) 및 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)의 제2세트 신호(SET2)와 제2리세트 신호(RST2)에 기초하여 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 VPWM 동작 모드를 수행하되 경부하 조건에 대해 적응형 온 타임 PFM 동작 모드를 수행하도록 DC-DC 벅 컨버터부(110)를 구동한다. 여기서, 컨버터 구동부(140)는 제1리세트 신호(RST1)를 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치를 켜기 위한 듀티 사이클 정보로서 이용할 수 있다.
컨버터 구동부(140)는 제2세트 신호(SET2), 제2리세트 신호(RST2) 및 DC-DC 벅 컨버터부(110)의 제로 전류 감지(ZCD) 신호에 기초하여 적응형 온 타임 PFM 동작 모드의 수행 여부를 결정하는 모드 선택기(141), 제어 로직(142), 데드 타임 컨트롤러(DTC, 143) 및 드라이버(144)를 더 포함할 수 있다.
도 4를 참조하면, 드라이버(144)는 비중첩 게이트 드라이버 동작을 하는 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)를 포함할 수 있다. 로우 사이드 스위치용 게이트 드라이버(420)는 DC-DC 벅 컨버터부(110)의 제로 전류 감지(ZCD) 신호에 따라 로우 사이드 스위치를 오프하는 보조 스위치(421)를 포함할 수 있다.
이하, 도 1 내지 도 8을 참조하여 본 발명의 실시예에 따른 PWM/PMF 듀얼 모드 DC-DC 벅 컨버터 장치의 동작에 대해 자세히 살펴보기로 한다.
실시예에 따른 PWM/PMF 듀얼 모드 DC-DC 벅 컨버터 장치(100)는 광범위한 부하 전류 조건에서 고효율을 얻도록 설계되었다. 고부하 조건에 대해 전압 모드 PWM 제어 루프 생성부(120)를 통한 VPWM 제어 루프를 채택하고, 경부하 조건에 대해 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)를 통한 적응형 온 타임 PFM 제어 루프를 채택한다. 적응형 온 타임 PFM 제어는 선택 가능한 적응형 온 타임 방식을 통해 추가적인 적응형 최적화를 제공한다. 또한, 컨버터 구동부(140) 내 드라이버(144)에 비중첩 게이트 구동 회로를 채용하여 VPWM 제어 루프의 효율성을 향상 시켰다. 출력 부하 전류가 특정 수준보다 낮아지면 VPWM 제어 루프는 고효율을 달성하기 어렵다. 따라서 효율적인 전력 공급을 위해 VPWM이 아닌 PFM 제어를 사용하여 더 나은 효율이 달성될 수 있다. 선택 가능한 적응형 온 타임 제어는 경부하 조건에서 높은 효율성을 보여준다. 경부하 조건에서 필요한 효율, 피크 인덕터 전류 및 출력 전압 리플 사양에 따라 온 타임을 조정할 수 있다.
선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)는 선택 가능한 적응형 온 타임 생성기(220)를 포함하고, 선택 가능한 적응형 온 타임 생성기(220) 내의 적응형 전류 생성기(310)는 입력 전압(Vin)과 출력 피드백 전압(VFB) 간의 차이에 비례하는 적응형 전류를 생성한다. 생성된 적응형 전류는 전류 미러(340)를 통해 램프 파형을 생성하는 데 사용된다. DC-DC 벅 컨버터부(110)의 하이 사이드 스위치가 켜지면 VGATE.P 신호가 비활성화된다. 생성된 적응형 전류는 전류 미러(340)를 통해 커패시터(C1)를 충전하여 시간이 지남에 따라 전압을 증가시킨다. 기준 전압2(VREF2)에 도달하면 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치가 꺼진다. 그러면 VGATE.P 신호가 활성화되고 커패시터(C1)가 방전된다. 이러한 충전 및 방전의 반복 동작을 통해 커패시터(C1) 전압은 램프 모양을 따른다. 온 타임은 커패시터(C1) 전압이 충전되는 시간에 해당하며 기준 전압2(VREF2)에 비례한다. 적응형 온 타임 생성기(220)는 2 비트 디지털-아날로그 컨버터(320)를 포함하고, 2 비트 디지털-아날로그 컨버터(320)의 2비트 출력(11, 10, 01, 00)에 따라 기준 전압2(VREF2) 및 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치에 대한 온 타임(Ton)이 제어된다. DC-DC 벅 컨버터부(110)의 하이 사이드 스위치에 대한 온 타임은 기준 전압2(VREF2)에 비례하고, 기준 전압2(VREF2)를 증가시켜 DC-DC 벅 컨버터부(110)의 하이 사이드 스위치에 대한 온 타임을 증가시킨다.
이러한 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)를 통한 선택 가능한 적응형 온 타임 제어는 부하 전류에 따라 최적의 효율을 도출하는 온 타임 종속 스위칭 주파수에서 작동하도록 설계되었다.
도 5는 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부(130)를 통한 선택 가능한 적응형 온 타임 제어의 특성을 나타낸 그래프들로서, (a)는 온 타임과 스위칭 주파수 간의 관계를 나타낸 것이고, (b)는 온 타임과 인덕터 피크 전류 간의 관계를 나타낸 것이며, (c)는 온 타임과 출력 전압 리플 간의 관계를 나타낸 것이다. 도 6은 경부하 조건에서 스위칭 주파수에 따른 효율 차이를 나타낸 그래프이다.
2 비트 디지털-아날로그 컨버터(320)를 통해 온 타임을 증가시키면 스위칭 주파수가 감소한다. 스위칭 주파수는 도 5의 (a)와 같이 온 타임의 제곱에 반비례한다. 도 6에서 알 수 있듯이 최적의 효율을 도출하기 위한 최적의 스위칭 주파수가 부하 전류(ILOAD)에 따라 달라지는 것을 볼 수 있다. 여기서, FPWM은 고부하 조건에서 PWM 스위칭 주파수이고 FPFM은 경부하 조건에서 PFM 스위칭 주파수이니다. 충분한 경부하 조건에서 부하 전류가 작을수록 최적의 스위칭 주파수가 작아진다. 선택 가능한 적응형 온 타임 제어를 통해 경부하 조건에서 부하 전류 값이 감소함에 따라 온 타임 값을 증가시킨다. 그러면 증가된 온 타임이 스위칭 주파수를 줄이고 스위칭 손실을 더욱 줄여 최적의 효율성을 달성한다.
또한, 선택 가능한 적응형 온 타임 제어를 통해 IoT 애플리케이션에서 값이 중요한 인덕터 피크 전류 또는 출력 전압 리플을 제어 할 수 있다. 2 비트 디지털-아날로그 컨버터(320)를 조정하여 온 타임이 증가하면 인덕터 피크 전류가 증가한다. 인덕터 피크 전류는 도 5의 (b)와 같이 온 타임에 비례한다. 출력 전류가 충분히 낮다고 가정하면 컨버터의 주기적인 작동은 컨버터의 커패시터(Cout)에 충전된 에너지를 방전하는 데 오랜 시간이 걸리도록 한다. 에너지 방전에 사용되는 시간은 스위칭 사이클에서 지배적이다. 이 경우 온 타임이 증가함에 따라 출력 전압 리플이 증가한다. 출력 전압 리플은 도 5의 (c)와 같이 온 타임의 제곱에 비례한다. 따라서 선택 가능한 적응형 온 타임 제어 방식은 정시 제어가 가능하다. 정시 조정을 통해 다목적 IoT 애플리케이션의 요구 사항을 충족하기 위해 경부하 효율성, 인덕터 피크 전류 및 출력 전압 리플을 조정할 수 있다.
무거운 부하 조건에서 전압 모드 PWM 제어 루프 생성부(120)를 통한 VPWM 제어는 2개의 개선된 서브 회로를 활용하여 구현된다.
첫 번째 회로는 향상된 게이트 드라이버이다. 도 4에 나타낸 바와 같이 드라이버(144)에 포함된 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)는 비중첩(non-overlap) 게이트 드라이버 동작을 하고, 드라이버 끝에서 동적 전류 소비를 줄이며 전원 스위치를 통해 전류가 흐르지 않는다. 실시예에 따른 드라이버(144)는 데드 타임 제어(DTC)와 함께 사용되지만 내부에 자체 비중첩 피드백 구조가 있다. 실시예에 따른 게이트 드라이버는 전류가 전원 스위치를 통해 발생하는 것을 방지 할뿐만 아니라 드라이버의 최종 단계에서 동적 전류 손실을 줄여준다. 로우 사이드 스위치용 게이트 드라이버(420)에는 DC-DC 벅 인터버부(110) 내의 ZCD 회로가 인덕터 전류가 0이 될 때 인스턴스를 감지하면 일시적으로 로우 사이드 스위치를 여는 보조 스위치(421)가 있다. ZCD 신호가 로우에서 하이로 변경되는 순간 게이트 드라이버의 입력으로 들어오는 CLK2 신호의 위상이 반전된다. 짧은 지연 시간이 지나면 EN(활성화) 신호가 활성화되고 보조 스위치(421)가 짧은 시간에 켜지고 로우 사이드 스위치가 열린다.
두 번째 회로는 전체 입력 전압 범위에 대해 안정적으로 작동하는 오류 증폭기 구조이다. 전압 모드 PWM 제어 루프 생성부(120)를 구성하는 보상기(122)는 오류 증폭기(Error Amplifier, EA)를 포함하고, 오류 증폭기(EA)에 상수 트랜스 컨덕턴스 레일 투 레일(rail-to-rail) 연산 증폭기 구조를 채택하여 전체 입력 전압 범위에 대해 안정적으로 작동한다. 컨버터의 정상 상태에서 오류 증폭기(EA)에 있는 두 입력의 공통 모드 레벨은 기준 전압(VREF)으로 동일하게 바이어스된다. 소프트 스타트 프로세스에서 오류 증폭기(EA)의 양의 입력 전압은 0에서 기준 전압(VREF)으로 부드럽게 증가하지만 음의 입력은 동일한 공통 모드로 유지되어야 한다. 정상적인 컨버터 작동에서 오류 증폭기(EA)의 네거티브 입력은 일시적인 응답에서 일시적으로 변동하고 기존 증폭기는 부하 전류의 즉각적인 상승 또는 하강 응답의 경우 원하지 않는 상태가 될 수 있다. 따라서 넓은 입력 전압에서 일정한 트랜스 컨덕턴스를 유지하기 위해 레일 투 레일 증폭기 구조를 채택하여 오버 슈팅이나 언더 슈팅의 경우에도 안정적인 동작이 나타난다.
도 7은 드라이버(144)에 포함되는 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)에 대한 연속 전도 모드(CCM) 및 불연속 전도 모드(DCM) 조건에서의 제어 신호 상태를 나타낸 것이다.
부하 전류가 충분히 높은 CCM 조건에서 컨버터의 주기적인 스위칭은 1 단계(Φ1.CCM)와 2 단계(Φ2.CCM)의 작동으로 수행된다. 1 단계에서 각 CLK 신호가 게이트 드라이버에 입력되면 하이 사이드 스위치가 켜지고 게이트 드라이버의 최종 출력이 낮다. 짧은 데드 타임 후에 로우 사이드 스위치를 켜면 게이트 드라이버의 최종 출력이 높아진다. 부하 전류가 0에 가까운 DCM 조건에서 컨버터의 주기적 스위칭은 1 단계(Φ1.DCM), 2 단계(Φ2.DCM) 및 3 단계(Φ3.DCM)의 작동으로 수행된다. 1 단계와 2 단계의 작동은 CCM 조건에서와 동일합니다. 2 단계 작동 중에 ZCD 회로가 인덕터 전류가 0을 교차하는 것을 감지하면 3 단계(Φ3.DCM)에서 하이 사이드 스위치와 로우 사이드 스위치가 모두 열린다.
도 8은 CCM 및 DCM 조건에서 드라이버(144)에 포함되는 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)의 타이밍 다이어그램이다. CCM 조건에서 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)는 도 8의 (a)에 나와있는 것처럼 1 단계 및 2 단계의 주기 작동을 수행한다. DTC 회로의 CLK 신호와 유사하게 하이 측에 대한 CLK1 및 로우 측에 대한 CLK2는 비중첩 특성을 갖도록 구성된다. CLK1 및 CLK2 신호의 상승 및 하강 에지에서 겹치지 않는 지연 시간은 각각 tdc1 및 tdc2에 해당한다. 하이 사이드 스위치용 게이트 드라이버(410)에서 게이트 드라이버의 자체 내부 비중첩 피드백 구조를 통해 마지막 단계 버퍼를 제어하는 신호는 V.G.PP 및 V.G.PN에 해당한다. V.G.PP 및 V.G.PN의 하강 및 상승 에지에서 겹치지 않는 지연 시간은 각각 tdp1 및 tdp2에 해당한다. 로우 사이드 스위치용 게이트 드라이버(420)에서 V.G.NP 및 V.G.NN의 하강 및 상승 에지에서 겹치지 않는 지연 시간은 각각 tdn1 및 tdn2에 해당한다. 최종 드라이버 출력 (VGATE.P, VGATE.N)의 상승 및 하강 에지에서 겹치지 않는 지연 시간은 각각 Td1 및 Td2에 해당한다. 실시예에 따른 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)는 게이트 드라이버의 최종 단계에 최적의 데드 타임을 적용하여 동적 전류 손실을 방지한다. 또한 전원 스위치를 통해 전류가 흐르지 않도록 한다.
DCM 조건에서 하이 사이드 스위치용 게이트 드라이버(410) 및 로우 사이드 스위치용 게이트 드라이버(420)는 도 8의 (b)에 나타낸 바와 같이 1 단계, 2 단계 및 3 단계에서 주기적으로 작동한다. 1 단계에서 2 단계로의 전환 작업은 CCM 조건에서와 동일합니다. 하이 사이드 스위치를 끄고 로우 사이드 스위치를 켜면 인덕터를 통해 흐르는 전류량이 점차 감소한다. 인덕터 전류가 0 (Tclk1)을 교차하면 CLK2에 대한 신호 경로의 위상이 반전된다. 짧은 지연 시간 후 Ten1의 타이밍 순간에 EN 신호가 로우에서 하이로 변경되어 짧은 시간에 보조 스위치(421)를 켠 다음 로우 사이드 스위치 (3 단계)를 끈다. 3 단계에서 1 단계로 전환하는 과정에서 VGATE.P 신호가 낮음에서 높음(Tclk2, Ten2)으로 변경되면 ZCD 회로의 출력 신호가 높음에서 낮음으로 변경된다. CLK2에 대한 신호 경로의 위상은 원래 상태로 돌아간다. 동시에 EN 신호가 높음에서 낮음으로 변경되고 보조 스위치(421)가 꺼진다.
지금까지 설명한 바와 같이, 본 발명의 실시예에 따르면, DC-DC 벅 컨버터의 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 VPWM 동작 모드를 수행하되 경부하 조건에 대해 적응형 온 타임 PFM 동작 모드를 수행함으로써, 넓은 부하 범위에 따른 다양한 출력 전류 조건에서 우수한 효율성을 제공한다. 아울러, 부하(예컨대, IoT 어플리케이션 등)에 따라서 인덕터 피크전류 혹은 출력 전압 리플이 중요한 경우에는 온 타임을 조절하여 필요한 수치로 조절이 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 품질에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
(이 발명을 지원한 국가연구개발사업)
(과제명) : 자율 무인시스템 기반 스마트 환경 모니터링 기술 개발
Development of Smart Environment Monitoring System Technology using Autonomous Unmanned Systems
(과제번호) : 2020R1A6A1A03040570
본 발명은 2020년도 정부(교육부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임.(과제번호 2020R1A6A1A03040570)

Claims (9)

  1. 하이 사이드 스위치 및 로우 사이드 스위치에 대한 온 타임 제어에 따라 VPWM(Voltage-mode Pulse Width Modulation) 동작 모드 또는 적응형 온 타임 PFM(Pulse Frequency Modulation) 동작 모드를 수행하는 DC-DC 벅 컨버터부와,
    램프 신호를 제1세트 신호로서 제공하고, 출력 피드백 전압과 제1기준 전압의 차를 증폭한 전압과 상기 램프 신호의 출력 전압을 비교한 결과를 제1리세트 신호로서 제공하는 전압 모드 PWM 제어 루프 생성부와,
    상기 출력 피드백 전압과 상기 제1기준 전압의 차를 증폭한 신호를 제2세트 신호로서 제공하고, 상기 하이 사이드 스위치의 온 타임에 비례하는 제2기준 전압을 결정하며, 입력 전압과 출력 피드백 전압 간의 차이에 비례하는 적응형 전류로 커패시터를 상기 제2기준 전압까지 충전 후 방전하는 동작을 상기 하이 사이드 스위치의 온/오프에 따라 반복하여 램프 파형을 제2리세트 신호로서 제공하는 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부와,
    상기 제1세트 신호, 상기 제2세트 신호, 상기 제1리세트 신호 및 상기 제2리세트 신호에 기초하여 상기 하이 사이드 스위치 및 상기 로우 사이드 스위치에 대한 온 타임 제어를 통해 고부하 조건에 대해 상기 VPWM 동작 모드를 수행하되 경부하 조건에 대해 상기 적응형 온 타임 PFM 동작 모드를 수행하도록 상기 DC-DC 벅 컨버터부를 구동하는 컨버터 구동부를 포함하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  2. 제 1 항에 있어서,
    상기 전압 모드 PWM 제어 루프 생성부는,
    상기 제1리세트 신호를 제공하기 위해 상기 출력 피드백 전압과 상기 제1기준 전압의 차를 증폭하는 보상기를 포함하고,
    상기 보상기는 상수 트랜스 컨덕턴스 레일 투 레일(rail-to-rail) 연산 증폭기 구조를 채택한 오류 증폭기를 포함하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  3. 제 1 항에 있어서,
    상기 선택 가능한 적응형 온 타임 PFM 제어 루프 생성부는,
    상기 출력 피드백 전압과 상기 제1기준 전압의 차를 비교한 신호를 상기 제2세트 신호로서 출력하는 비교기와,
    상기 입력 전압, 상기 출력 피드백 전압, 상기 하이 사이드 스위치의 온/오프에 대응하는 활성화/비활성화 신호 및 제2기준 전압에 기초하여 상기 제2리세트 신호를 출력하는 선택 가능한 적응형 온 타임 생성기를 포함하고,
    상기 컨버터 구동부는,
    상기 제2세트 신호, 상기 제2리세트 신호 및 상기 DC-DC 벅 컨버터부의 제로 전류 감지 신호에 기초하여 상기 적응형 온 타임 PFM 동작 모드의 수행 여부를 결정하는 모드 선택기를 포함하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  4. 제 3 항에 있어서,
    상기 선택 가능한 적응형 온 타임 생성기는,
    상기 입력 전압과 상기 출력 피드백 전압 간의 차이에 비례하는 적응형 전류를 생성하는 적응형 전류 생성기와,
    상기 하이 사이드 스위치의 온 타임에 비례하는 상기 제2기준 전압을 결정하는 2비트 디지털-아날로그 컨버터와,
    상기 하이 사이드 스위치가 켜지면, 전류 미러를 통해 제공되는 적응형 전류에 의해 커패시터가 충전되어 온 타임에 해당하는 충전시간이 지남에 따라 전압이 증가되고, 충전 전압이 상기 제2기준 전압에 도달하면 상기 하이 사이드 스위치가 꺼져서 상기 커패시터가 방전되는 반복 동작을 통해 램프 파형을 상기 제2리세트 신호로서 생성하는 램프 생성기를 포함하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  5. 제 1 항에 있어서,
    상기 컨버터 구동부는, 상기 제1리세트 신호를 상기 하이 사이드 스위치를 켜기 위한 듀티 사이클 정보로서 이용하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  6. 제 1 항에 있어서,
    상기 컨버터 구동부는,
    비중첩 게이트 드라이버 동작을 하는 하이 사이드 스위치용 게이트 드라이버 및 로우 사이드 스위치용 게이트 드라이버를 포함하고,
    상기 로우 사이드 스위치용 게이트 드라이버는,
    상기 DC-DC 벅 컨버터부의 제로 전류 감지 신호에 따라 상기 로우 사이드 스위치를 오프하는 보조 스위치를 포함하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  7. 제 1 항에 있어서,
    상기 컨버터 구동부는,
    연속 전도 모드 (CCM) 및 불연속 전도 모드 (DCM) 조건에서 상기 하이 사이드 스위치 및 상기 로우 사이드 스위치에 대해 게이트 드라이버의 제어 신호를 제공하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  8. 제 7 항에 있어서,
    상기 컨버터 구동부는,
    상기 연속 전도 모드 조건에서 상기 DC-DC 벅 컨버터부의 주기적인 스위칭은 1 단계와 2 단계의 작동으로 수행하되, 상기 1 단계에서 각 CLK 신호가 상기 게이트 드라이버에 입력되면 상기 하이 사이드 스위치가 켜지고 상기 게이트 드라이버의 최종 출력이 낮아지며, 데드 타임 후에 상기 로우 사이드 스위치를 켜면 상기 게이트 드라이버의 최종 출력이 높아지는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
  9. 제 7 항에 있어서,
    상기 컨버터 구동부는,
    상기 불연속 전도 모드 조건에서 상기 DC-DC 벅 컨버터부의 주기적인 스위칭은 1 단계와 2 단계 및 3 단계의 작동으로 수행하되, 상기 1 단계에서 각 CLK 신호가 상기 게이트 드라이버에 입력되면 상기 하이 사이드 스위치가 켜지고 상기 게이트 드라이버의 최종 출력이 낮아지며, 데드 타임 후에 상기 로우 사이드 스위치를 켜면 상기 게이트 드라이버의 최종 출력이 높아지고, 상기 3 단계는 상기 2 단계 작동 중에 제로 전류 감지 신호에 따라 상기 하이 사이드 스위치와 상기 로우 사이드 스위치가 모두 오프하는
    PFM/PWM 듀얼 모드 벅 컨버터 장치.
PCT/KR2022/002116 2021-05-28 2022-02-11 Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치 WO2022250248A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0069500 2021-05-28
KR1020210069500A KR102561778B1 (ko) 2021-05-28 2021-05-28 Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치

Publications (1)

Publication Number Publication Date
WO2022250248A1 true WO2022250248A1 (ko) 2022-12-01

Family

ID=84229987

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/002116 WO2022250248A1 (ko) 2021-05-28 2022-02-11 Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치

Country Status (2)

Country Link
KR (1) KR102561778B1 (ko)
WO (1) WO2022250248A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116755539A (zh) * 2023-08-16 2023-09-15 合肥联宝信息技术有限公司 一种智能设备的风扇供电装置、风扇供电方法和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018755A2 (en) * 2004-08-13 2006-02-23 Koninklijke Philips Electronics N.V. Digitally controlling a dc-dc converter
US20150091544A1 (en) * 2013-09-30 2015-04-02 Micrel, Inc. Timer based pfm exit control method for a boost regulator
CN106549578A (zh) * 2016-12-21 2017-03-29 湖南国科微电子股份有限公司 多模式电源管理系统
JP2018061386A (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像装置
JP2019017186A (ja) * 2017-07-07 2019-01-31 日立オートモティブシステムズ株式会社 電源装置および電子制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427123B2 (en) * 2009-07-08 2013-04-23 Microchip Technology Incorporated System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply
KR20200097529A (ko) * 2019-02-08 2020-08-19 울산과학기술원 스택 스위치 기반의 벅-부스트 컨버터 제어 장치
JP7259600B2 (ja) 2019-07-04 2023-04-18 株式会社ソシオネクスト 電子回路及び制御システム、並びに電子回路の制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018755A2 (en) * 2004-08-13 2006-02-23 Koninklijke Philips Electronics N.V. Digitally controlling a dc-dc converter
US20150091544A1 (en) * 2013-09-30 2015-04-02 Micrel, Inc. Timer based pfm exit control method for a boost regulator
JP2018061386A (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像装置
CN106549578A (zh) * 2016-12-21 2017-03-29 湖南国科微电子股份有限公司 多模式电源管理系统
JP2019017186A (ja) * 2017-07-07 2019-01-31 日立オートモティブシステムズ株式会社 電源装置および電子制御装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIM MYEONG, KIM JAE: "A PWM/PFM Dual-Mode DC-DC Buck Converter with Load-Dependent Efficiency-Controllable Scheme for Multi-Purpose IoT Applications", ENERGIES, vol. 14, no. 4, pages 960, XP093008346, DOI: 10.3390/en14040960 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116755539A (zh) * 2023-08-16 2023-09-15 合肥联宝信息技术有限公司 一种智能设备的风扇供电装置、风扇供电方法和存储介质
CN116755539B (zh) * 2023-08-16 2023-11-28 合肥联宝信息技术有限公司 一种智能设备的风扇供电装置、风扇供电方法和存储介质

Also Published As

Publication number Publication date
KR20220161071A (ko) 2022-12-06
KR102561778B1 (ko) 2023-07-31

Similar Documents

Publication Publication Date Title
US10615697B1 (en) Multi-level switching converter with flying capacitor voltage regulation
US7432614B2 (en) Single-inductor multiple-output switching converters in PCCM with freewheel switching
US11011991B1 (en) Regulation loop circuit
US9041363B2 (en) Windowless H-bridge buck-boost switching converter
US8013585B2 (en) DC-DC converter and DC-DC power conversion method employing overcurrent protection
US8018212B1 (en) Buck-boost regulator
US11228243B2 (en) Power converter with reduced RMS input current
CN110912405B (zh) 一种基于电压模式控制的四开关buck-boost变换器
US20220255433A1 (en) Charging circuit and charging system
US11205947B2 (en) Multi-input single-output DC-DC converter, control circuit and control method thereof
CN102055334B (zh) 升降压式电源转换器的控制电路及方法
US11831240B2 (en) Parallel output converters connected to a split midpoint node on an input converter
EP4125201B1 (en) Three-level direct current converter and power supply system
JP2002233139A (ja) Ｄｃ−ｄｃコンバータ
US11689094B2 (en) Inductive flying capacitor converters and control techniques therefor
US11456663B2 (en) Power converter with reduced root mean square input current
US11245338B2 (en) Alternating current-direct current conversion circuit, alternating current-direct current conversion method and charger
WO2022250248A1 (ko) Pwm/pfm 듀얼 모드 dc-dc 벅 컨버터 장치
US20220038002A1 (en) Switching converter and control circuit thereof
CN114389452B (zh) 开关变换器及其控制电路和控制方法
CN110034678A (zh) 单电感双极性输出升降压转换器及其控制方法
CN110460237B (zh) 一种PCCM Boost变换器控制方法及其装置
CN115242089A (zh) 开关变换器及其控制电路和控制方法
CN115514228B (zh) 开关变换器及其控制电路
CN103973113A (zh) 升降压式电源转换器的控制电路及方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22811443

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22811443

Country of ref document: EP

Kind code of ref document: A1