WO2022207374A1 - Verfahren zum testen eines messsystems sowie testsystem - Google Patents

Verfahren zum testen eines messsystems sowie testsystem Download PDF

Info

Publication number
WO2022207374A1
WO2022207374A1 PCT/EP2022/057265 EP2022057265W WO2022207374A1 WO 2022207374 A1 WO2022207374 A1 WO 2022207374A1 EP 2022057265 W EP2022057265 W EP 2022057265W WO 2022207374 A1 WO2022207374 A1 WO 2022207374A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
delay
measuring
measurement
clock
Prior art date
Application number
PCT/EP2022/057265
Other languages
English (en)
French (fr)
Inventor
Josef Schmid
Original Assignee
iSyst Intelligente Systeme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by iSyst Intelligente Systeme GmbH filed Critical iSyst Intelligente Systeme GmbH
Publication of WO2022207374A1 publication Critical patent/WO2022207374A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/74—Systems using reradiation of electromagnetic waves other than radio waves, e.g. IFF, i.e. identification of friend or foe
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
    • G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4052—Means for monitoring or calibrating by simulation of echoes
    • G01S7/406—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder
    • G01S7/4069—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder involving a RF signal injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/93—Radar or analogous systems specially adapted for specific applications for anti-collision purposes
    • G01S13/931—Radar or analogous systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Definitions

  • the invention relates to a method for testing a high-resolution measuring system using a test system, the measuring system being in particular a measuring system for distance measurement, specifically in automobiles.
  • the invention also relates to a test system for such a method.
  • simulation or test systems are often used, which simulate the measured variables to be measured by the measuring system, for example in order to depict different real scenarios in order to check how the measuring system and a control system connected to it react .
  • An example of this are measuring systems for distance measurement, especially in the motor vehicle sector, as they are increasingly being used for assistance systems or for autonomous ferry operations, e.g. for Advanced Driving Systems (AD), Automated and Assisted Driving Systems (ADAS) or for Connected and Automated Ve - hicles (CAVs).
  • AD Advanced Driving Systems
  • ADAS Automated and Assisted Driving Systems
  • CAVs Connected and Automated Ve - hicles
  • Distance measuring systems are designed, for example, as radar, ultrasonic or laser systems (LIDAR). These are generally based on a measurement pulse being sent out and a reflected response signal being recorded and evaluated. Based on the time it takes for the response signal to arrive, the distance of an object that led to the reflection of the measuring pulse is deduced. It is known to simulate such response signals for un ferent distances with the help of or in test systems.
  • a test system typically has a receiver and a transmitter. The measuring pulse emitted by the measuring system is detected by means of the receiver and an output pulse which simulates the response signal is output via the transmitter. A defined delay is set between the receipt of the measurement pulse and the delivery of the output pulse, which correlates to the transit time of a real response signal that is to be simulated.
  • test arrangements in which the real measurement system to be tested is integrated into the test environment, are also referred to as hardware in the loop systems (HIL).
  • HIL loop systems
  • DUT Device Under Test
  • the invention is based on the object of enabling reliable testing of such measuring systems which are based on the evaluation of transit times of a measuring pulse, specifically with the aid of a test system which simulates the transit time of a measuring pulse by outputting a delayed output pulse.
  • the object is achieved according to the invention by a method for testing and in particular also for validating the functionalities and the functionality of a high-frequency measuring system, in particular a measuring system for distance measurement, specifically in motor vehicles.
  • the measuring system shows generally generates a measuring clock and periodically transmits a measuring pulse clocked with the measuring clock.
  • the measurement pulse is recorded by a test system, which generates a delayed output pulse as a measure of the measurement variable to be measured by the measurement system. This is in particular the transit time of the measuring pulse or, derived from this, a distance and thus a distance to a (fictitious) object.
  • This output pulse therefore simulates a response signal or reflected signal which would be reflected at a given distance from the measuring system on a real object.
  • the measuring system is therefore tested for its function with the aid of the test system and, in particular, it is validated as to whether the measuring system corresponds to a desired requirement profile.
  • the output pulse is emitted delayed by a delay time in relation to the measurement pulse output by the measurement system, the delay time being composed of a particularly integer multiple, particularly a simple multiple of the measurement cycle plus a simulation delay.
  • the simulation delay correlates to a simulated runtime of the measurement pulse, i.e. to a runtime that the measurement pulse would need until it would be detected again by the measurement system after a reflection on a (real) object.
  • the simulation delay therefore correlates to a (fictitious) distance.
  • This configuration is based on the consideration that, especially with short distances to be simulated and thus with short propagation times, there is the problem that internal signal processing times of the test system can lead to a delayed delivery of the output pulse. This would falsify the measurement result.
  • the simulation delay time to be set is less than the signal processing time of the test system, which is also referred to as the dead time.
  • the delay time is set as the sum of an integer multiple of the measuring cycle plus the simulation delay, the output pulse and thus the simulated response signal are shifted to a subsequent measuring cycle, preferably to the immediately following measuring cycle of the measuring system.
  • a respective measurement cycle is in each case defined by the periodically emitted measurement pulses.
  • a cycle time is defined by the measurement cycle, specifically by the time between two consecutive measurement pulses.
  • the test system therefore receives a first measurement pulse and adjusts the delay time in such a way that the emitted output pulse arrives at the measurement system only after a further, in particular the following, second measurement pulse at the measurement system.
  • the delay time is set in such a way that the time interval between the further measuring pulse and the arrival of the output pulse at the measuring system corresponds exactly to the transit time that the measuring pulse would need until, after a reflection on an object at a defined distance from the measuring system hits the measuring system again.
  • the measuring system evaluates the transit time between the further (second) measuring pulse and the output pulse. This measure effectively avoids delays caused by signal processing times and allows the delay time to be set with high precision, so that even short distances can be reliably simulated.
  • a further advantage of shifting is that a distance of an object can also be simulated whose distance is within the distance range from the measuring system to the test system. Such short distances, for example in the range of less than 10m, could not previously be simulated / emulated.
  • the measuring clock of the measuring system is in the kilohertz range, especially in the range between 10 kHz and 100 kHz and preferably in the range from 30 kHz to 60 kHz, for example from 50kHz.
  • a measurement clock of 50 kHz corresponds to a clock time (cycle time, clock period) of 20 ps.
  • the pulse duration of the measurement pulse is typically well below this cycle time, for example by a factor of at least 100. Typical pulse durations of the measurement pulse are 200 ns, for example.
  • the simulation delay correlates to a simulated propagation time of the measurement pulse takes into account that for setting the shift in the output pulse emitted by the test system (i.e. for setting the time difference between the measurement pulse arriving at the test system and the output pulse) Boundary conditions, in particular the physical distance between the measuring system and test system and, preferably, the dead time must also be taken into account.
  • the simulation delay usually corresponds exactly to a total running time of the measuring pulse, which this requires for the distance "measuring system - (fictitious) object in a defined measuring distance - measuring system", however, taking into account a real running time that for the (double) distance between measuring system and test system is required.
  • the (total) delay time set by the test system usually also contains a fixed part, namely the dead time.
  • the test system sets a simulation delay in such a way that, after a first measurement pulse has been emitted, the output pulse emitted by the test system does not arrive at the measurement system until a subsequent measurement cycle, in such a way that the time interval between the measurement pulse of the subsequent measurement cycle and the (simulated) distance between the measuring system and the (simulated) object corresponds to the output pulse received by the measuring system. If the (fictitious, virtual) measurement distance is greater than the distance (route) between the measurement system and the test system, the simulation delay is determined from the total runtime minus the required real runtime of the signal for the route between the measurement system and the test system, i.e the total runtime is the sum of the real runtime and the positive simulation delay.
  • a (calculated negative) simulation delay is determined from the required real propagation time of the signal for the distance between the measuring system and the test system minus the total runtime, i.e. the total runtime is the sum of the real runtime and the negative simulation delay.
  • the dead time of the test system i.e. the time required for signal processing until the output pulse is sent, is also determined by the input and output delays of the test system, including internal configuration settings (multiplexer).
  • a specified system clock of the test system also has a significant influence on this. Such dead times can be 20 ns and more, for example.
  • the test system has a system clock with a pulsed clock signal (clock signal) and a phase shift of the measurement pulse received by the test system is determined in relation to the clock signal. This phase shift is then taken into account and compensated for when determining the delay time.
  • This configuration is based on the consideration that for the detection of the measurement pulse in the event of an unfavorable phase offset between the input of the measurement pulse and the clock signal, almost a complete system clock, ie the Duration between 2 consecutive clock signals can elapse and that at least one system clock can elapse again before the output pulse is delivered. Overall, at least two system clock cycles can therefore elapse before the output pulse is delivered. This results - for example with a system clock of 10 ns - in the above-mentioned inaccuracy of several meters and, due to the asynchronous nature, leads to clock jitter and thus also to fluctuations in distance. In order to at least reduce this inaccuracy, the phase relationship, ie the time offset between the measurement pulse and the clock signal, is determined.
  • the reference point for detecting the phase relationship is typically the rising or falling edge of the respective signal pulse, either the measurement pulse or the (pulsed) clock signal.
  • the determined phase relationship is taken into account when outputting the output pulse, preferably in such a way that the phase relationship between the measurement pulse and the system clock corresponds to the phase relationship of the output pulse and the system clock plus the simulation delay time.
  • the measurement pulse is preferably applied to a measurement block with a large number of individual delay modules.
  • Each of these delay components has a time delay, i.e. a defined period of time, with the delay being the time that elapses until - after the application of an input signal - the state of the delay component changes and it switches, as it were .
  • Such delay modules are known in principle. They are specifically implemented, for example, by inverters or by multiplexers.
  • the number of delay modules is determined that have switched in the period between the measurement pulse, in particular a pulse edge of the measurement pulse, and the clock signal, in particular a pulse edge of the clock signal. The number of switched delay components multiplied by the duration of the delay results in the phase shift.
  • This measurement block generally has a serial structure, so that the individual delays add up linearly.
  • the individual Delay blocks arranged in series so that the delay results from the addition of the individual delays of the delay blocks.
  • the delay modules preferably have a time duration for the delay in the range from 1/10 to 1/100 or even up to 1/1000 of the system clock.
  • the delays can also be implemented in binary stages, e.g. in the range 1/8 to 1/128 or even up to 1/1024 of the system clock.
  • the accuracy of the detection of the incoming measuring pulse is therefore increased by the corresponding factor, for example by a factor of 10, 100 or 1000.
  • the system clock is preferably in the range between 50 MFIz to, for example, 500 MFIz. In particular, it is 100 MFIz or even 400 MFIz. This corresponds to cycle times of 10 ns or 2.5 ns.
  • the time duration for the delay of the delay components is accordingly, for example, in the range of 100 ps, with a cycle time of 10 ns.
  • the delay of a respective delay module is in the range between 10ps and 500ps, in particular in the range between 50ps and 300ps.
  • the number of delay modules in the measurement block is preferably dimensioned in such a way that the duration of the delay per module multiplied by the number of modules results at least and preferably exactly in the cycle time. If the delay in the selected example is 100 ps, then with a cycle time of the system clock of 10 ns, 100 components are used, the total delay of which results in 10 ns.
  • the system cycle ie the cycle time of the test system, is typically around a factor of 1000 below the cycle time of the measurement cycle of the measurement system. This means that the cycle time of the test system is generally around a factor of 1000 faster than the measurement cycle, i.e. the cycle time of the measurement system.
  • the following steps are carried out: a) First, the phase shift is determined as described above. b) Subsequently or simultaneously with the determination of the phase shift, the measurement pulse is synchronized with the clock signal. This means that the measurement pulse is shifted (delayed) so far in time that it no longer has a phase shift to the clock signal. This means in particular that a pulse edge of the measurement pulse and the clock signal are present at the same time. Conventional methods for synchronizing two pulses are used for this. c) Furthermore, the measurement pulse is shifted in time by an integer multiple of the system clock.
  • the test system specifically a control unit of the test system, which is formed by an FPGA (Field Programmable Gate Array), for example, has a first, in particular adjustable, delay circuit.
  • the measurement pulse is then shifted further in accordance with the previously determined phase shift.
  • a further (second) delay circuit is provided in the hardware implementation for shifting the measuring pulse in accordance with the phase shift.
  • the measurement pulse again assumes the same phase position in relation to the system clock as was present before synchronization.
  • the shifted signal assumes exactly the same phase position with respect to the clock signal. In this way, a time interval between the input of the measurement pulse and the clock signal is maintained, as it were, during the shift.
  • the measurement pulse is shifted by the simulation delay before the output pulse is output. In principle, this can also be done before step d), in which the phase shift is taken into account.
  • the phase shift is determined first, the subsequent synchronization enables a defined shift by a multiple of the system clock and The original phase position is then restored or at least taken into account by the supplementary shift by the previously determined phase shift.
  • the shift resulting from steps c) and d) is preferably set in such a way that, according to a first embodiment variant, this shift corresponds exactly to the cycle time or to an integer multiple of the measurement cycle, ie the measurement pulse is shifted by exactly one or more measurement cycles .
  • this shift is set in such a way that the shift corresponds to the measurement cycle (or an integer multiple of the measurement cycle) minus a distance window.
  • the distance window is set, for example, to 5-20% of the measuring cycle, that is, for example, to 0.5 ps to 5 ps and in particular to 1-2 ps. This creates a time interval between the shifted measurement pulse and the following further (second) measurement pulse, which is received by the test system.
  • the shift by the simulation delay and--if the distance window is set--plus by the distance window is then preferably carried out in a (last) step before the output pulse is emitted.
  • a further, third delay circuit is preferably provided in the hardware implementation.
  • the delay circuit is also referred to as a delay line
  • the dead time of the test system must generally be taken into account for the shift by the simulation delay. This is known or can be determined.
  • the delay set by the delay circuit therefore takes into account the dead time that is present anyway. It is of particular importance here that the incoming measurement pulse is shifted by an integral multiple of the system clock. The shift is therefore determined exclusively according to the system clock of the test system.
  • the test system is designed in such a way that it is used to simulate a distance (of the measuring system) from an object that is smaller than the physical distance between the test system and the measuring system, so that the object to be simulated is between the measuring system and the test system.
  • the simulation delay is selected in such a way that the simulated runtime evaluated by the measuring system corresponds to a distance that is smaller than the physical distance between the test system and the measuring system. In particular, distances of less than 10m or even less than 3m are simulated. This is not possible with conventional test methods.
  • the method described here with the shift by at least and in particular precisely one measurement cycle into a subsequent measurement cycle therefore advantageously enables even the shortest distances to be simulated.
  • the entire distance range (measuring system to the fictitious object) can therefore be simulated by moving it.
  • the decisive factor here is that the signal processing time (dead time) and the distance between the test system and the measuring system no longer play a role and are virtually eliminated.
  • the simulation delay is selected accordingly so that the output pulse arrives at the measuring system very close to the time after the further (second) measuring pulse.
  • a test system of this type typically has a number of (simulation) channels, with different simulation delays being specified in a fixed manner for the channels or being programmable. Different simulated distances are set by selecting a respective channel.
  • a (real) signal propagation time between the measuring system and the test system is also regularly taken into account for determining the delay time that is set by the test system. It is therefore taken into account that the test system has a predetermined measurement distance from the measurement system, which is typically in the range of a few meters, for example from 0.5 m to 4 m.
  • the test system can preferably be switched between normal operation and compensation operation, with the delay time being determined as described above only in compensation operation, so that the measurement pulse is shifted to a subsequent measurement cycle of the measurement system.
  • the dead time is preferably taken into account.
  • the simulation delay (preferably also taking into account the dead time) is set, via which the distance is simulated.
  • These two modes of operation can also be viewed as close-range mode and long-range mode, with compensation operation taking place in close-range mode.
  • the signal processing time of the test system has little or no influence.
  • the dead time can be taken into account when setting the DelayLine delay.
  • the exact determination of the phase shift is also essential on. Since delay components are used to determine the phase shift, the quality of these delay components is important. As previously described, the delays of these delay components are in the range of 100 ps. Un investigations have shown that as a result of component tolerances - for example between components from different production batches of such delay components - the delay can vary greatly, for example by a factor of 2. In unfavorable cases, this means that 2 test systems that are basically identical but have delay components from different batches can lead to different delays in the output pulse, so that the distances determined by the measuring system fluctuate greatly.
  • a calibration of the test system is provided in an expedient embodiment. Namely, a delay time of the delay components is determined individually for the test system and taken into account when determining the delay time and especially when determining the phase shift.
  • a calibration unit is provided as a fixed component of the test system, which is integrated in the control unit, at least in a control device having the control unit.
  • a ring oscillator with delay components is preferably designed as the calibration unit.
  • the ring oscillator consists specifically of these delay components and the duration of the delay of a respective delay component is calculated using a natural frequency of the ring oscillator. In this case, based on the natural frequency of the ring oscillator, a total delay time of the delay modules used for the ring oscillator is first determined and this is then divided by the number of delay modules used.
  • the delay modules used are structurally identical components as are also used for the measurement block, via which the phase shift is determined.
  • the ring oscillator works as an additional unit in addition to the measuring block is formed. If structurally identical components are referred to here, this means that the components come from the same production batch. As an alternative to this, all or at least some of the delay components used for the measurement block are part of the calibration unit, specifically the ring oscillator, and preferably form this. By detecting the natural frequency of the ring oscillator, the delay times of the delay components used are determined immediately.
  • the real measurement system is preferably a LIDAR system, which is preferably used in motor vehicles for an assistance system.
  • LIDAR system laser pulses are therefore emitted as measurement pulses.
  • the measurement pulse and the output pulse of the test system are therefore optical signals.
  • test system having the features of claim 16.
  • advantages and preferred configurations explained above with regard to the method can also be applied to the test system.
  • the test system generally has a receiver for receiving a measurement pulse, in particular an optical measurement pulse, which is clocked with a measurement clock of a real measurement system known to the test system. Furthermore, the test system includes a transmitter for outputting a likewise preferably optical output pulse. Finally, the test system has at least one control unit, which sets a delay time between the receipt of the measurement pulse and the transmission of the output pulse, which is selected in such a way that the output pulse is emitted with a delay in relation to the measurement pulse by a delay time that is made up from a multiple of the measurement cycle plus a simulation delay that correlates to a simulated, specified transit time of the measurement pulse.
  • the control unit is, in particular, an integrated electronic circuit (IC) that is embodied in particular in one structural unit.
  • IC integrated electronic circuit
  • An FPGA is preferably used.
  • the control unit can alternatively also be in the form of an ASIC (Application Specific Integrated Circuit), ASSP (Application Specific Standard Product) or SOC (System on Chip).
  • ASIC Application Specific Integrated Circuit
  • ASSP Application Specific Standard Product
  • SOC System on Chip
  • This control unit ie setting up the flardware in such a way that it executes the method steps specified above, is carried out in particular by means of a flardware description language which is known per se.
  • a flardware description language which is known per se.
  • Hard- would be Description Language, FIDL).
  • VHDL Description Language
  • Other hardware description languages can also be used (e.g. Verilog).
  • FIG. 1 shows a diagram of a measurement setup with a measurement system and a test system
  • FIG. 2 shows a comparison of the time profile of a measurement pulse output by the measurement system and an output pulse output by the test system
  • 3a, b a comparison of the time curves of the measurement pulses output by the measuring system compared to a pulse that has been finely shifted and compared to the output pulse output by the test system delayed overall by a delay time to explain the determination of the delay time, with Fig. 3a explaining a situation , in which the object to be simulated is at a distance greater than the distance between the test system and the measuring system, and Fig. 3b explains a situation in which the object to be simulated is at a distance smaller than the distance between the test system and the measuring system,
  • FIG. 5 shows a block diagram representation of a circuit arrangement with delay modules, which forms a measurement and synchronization block for determining the phase shift between the measurement pulse and the system clock and for synchronizing the measurement pulse with the system clock,
  • FIG. 7 shows a simplified block diagram to illustrate the individual delay steps between the incoming measurement pulse and the outgoing output pulse
  • FIG. 8 shows a block diagram representation of a control device of the test system with a control unit via which the delay between the incoming measurement pulse and the outgoing output pulse is generated.
  • parts that have the same effect are provided with the same reference symbols.
  • the measurement or test setup shown in FIG. 1 essentially comprises a real measurement system 2 and a test system 4.
  • the real measurement system is in particular a system for distance measurement, as is used in particular in motor vehicles.
  • this is a LIDAR system.
  • the measuring system 2 has a transmitter 6 for delivering a measuring clock signal PIN, ie a sequence of periodically recurring measuring pulses PIN1, PIN2...PINn. In the case of a LIDAR system, these are laser pulses.
  • the measuring system 2 has a receiver 8 for receiving a signal pulse.
  • the measuring system 2 has a Processing unit 10, on the basis of which a signal propagation time between the sending and receiving of the measuring pulse is determined and from this a distance to an object is derived.
  • this distance measurement is used, for example, as an input variable for an assistance system in autonomous or semi-autonomous ferry operation of a motor vehicle.
  • the test system 4 is provided in order to test the operability or the functionality of the measuring system 2 (device under test, DUT) on a laboratory scale. This is positioned directly in front of the measuring system 2 and at a distance a from it.
  • the test system 4 also has a receiver 8 for receiving the measurement clock signal PIN and a transmitter 6 for delivering an output pulse POUT.
  • the test system 4 has a control unit 16, with the aid of which a delay time D between an incoming measurement pulse PINn and the output pulse POUT is set (cf. also FIG. 3).
  • the test system 4 simulates a distance of an object va (virtual distance), therefore it simulates a virtual object 12 at a distance a+va from the measuring system 2.
  • one or more virtual distances va are stored in the test system 4 and the test system 4 determines this corresponding virtual delays, which are referred to below as simulation delay VD.
  • the timing between the measurement pulse PIN and the output pulse POUT is shown in simplified form in FIG. From this it can be seen that—in relation to the rising pulse edge of the two pulses—the output pulse POUT is delayed by the simulation delay VD.
  • the virtual distance va is thus simulated by this delayed output.
  • Different virtual distances va can preferably be specified for the test system 4 . This is done, for example, using tables that are made known to the control unit 16 .
  • the system described with reference to FIGS. 1 and 2 works comparatively easily with large virtual distances of, for example, 100 m or more.
  • Measuring system 2 reacts to objects in the close range of, for example, only a few 10 m or less than 10 m, but problems arise due to the extremely short signal propagation times due to the required signal processing time within the test system 4.
  • the dead time TD must be taken into account when setting the overall delay D or the simulation delay VD.
  • the virtual delay VD is made up, for example, of the dead time TD and a delay that can be set on the test system, referred to below as delay DL.
  • a circuit device, the so-called DelayLine, is implemented to set the delay DL.
  • the test system 4 is now designed in such a way that the output signal POUT is output by a total of the delay time D in relation to the input of the measurement pulse PINn, with the delay time D being dimensioned such that that the output pulse POUT is output in a subsequent measurement cycle of the measurement clock signal PIN, ie subsequent to a further measurement pulse, in particular subsequent to a second measurement pulse PIN2.
  • This situ ation is shown in Fig. 3a.
  • This representation is still a simplified representation since a required signal propagation time between the measuring system 2 and the test system 4 has not yet been taken into account. in the In this simplified representation, it is assumed in particular that the delivery of the measurement pulse PIN to the measurement system 2 and its entry to the test system 4 take place more or less at the same time. In the present case, the simulation delay is identified by VD'.
  • the delay time D is dimensioned in such a way that the output pulse POUT occurs offset by the simulation delay VD' in relation to the further measuring pulse PIN2.
  • the output pulse POUT generally has a pulse duration PW. In relation to the reference system of the measuring system 2, this therefore receives a simulated, reflected output pulse POUT after the delivery of the further measuring pulse PIN2, which is received with a delay of the simulation delay VD' and determines a distance from this simulated propagation time.
  • the output pulse POUT is (exactly) shifted by an integer multiple of the cycle time of the measuring clock, referred to below as measuring clock Tp for short, plus the simulation delay VD'.
  • the deceleration D is therefore:
  • a fine shift PFT of the pulse first takes place within the test system 4, as is specifically explained in more detail in connection with FIG.
  • This fine shift PFT is preferably selected overall in such a way that the pulse shifted in this way is spaced apart from the further measurement pulse PIN2 by a time interval window X.
  • the adjustable delay of the DelayLine DL is thus:
  • FIG. 3b This is shown in FIG. 3b, in which the time sequence of the measurement pulses emitted by the measurement system 2, referred to here as P(DUT), is also shown. It is easy to see that a period of time TS elapses between delivery P(DUT) and receipt of the pulse PIN1 at the test system 4 .
  • the adjustable delay of the DelayLine DL is thus:
  • va ⁇ a also applies: VD“ ⁇ TS.
  • the shift to a (the) subsequent measurement cycle of the measurement system 2 has the particular advantage that the output pulse POUT can be emitted in virtually any proximity to the second measurement pulse PIN2 and thus virtually any distance from the measurement system 2 to an object can be simulated can, in particular virtual distances va, which are smaller than the distance a and are between the measuring system 2 and the test system 4.
  • the simulation delay is therefore selected in such a way that, taking into account the real distance a in measuring system 2, the output pulse POUT arrives in measuring system 2 promptly after the second measuring pulse P(DUT) is output (and thus before the second measuring pulse PIN2 arrives at Test system 4 is delivered) that the measuring system 2 evaluates a distance which is less than the physical distance a to the test system.
  • the test system 4 specifically the control unit 16, which is preferably in the form of an FPGA, has a system clock signal CLK or has such a signal applied to it.
  • This system clock signal CLK has a clock or cycle time T, which is also referred to as system clock T for short below.
  • the system clock T is typically in the range of 2.5 ns to 50 ns, for example, and specifically at 10 ns, which corresponds to a clock rate of 100 MHz.
  • the pulse durations of the HI level and the LO level are identical.
  • the measuring clock Tp ie the cycle time of the measuring clock signal PIN, is significantly larger by a factor of 1000, for example.
  • the clock rate is, for example, in the range between 10 kHz and 100 kHz, for example at 50 kHz, which corresponds to a measurement clock Tp of 20 ps.
  • the HI level and the LO level are unequal, specifically the HI level is, for example, less than 1/5 or 1/10 of the cycle time of the measurement clock Tp and is 100 ns, for example.
  • the measurement pulse PINn shows that it arrives asynchronously to the system clock signal CLK.
  • a phase shift FT between the measurement pulse PINn and the first pulse of the system clock signal CLK, which follows the measurement pulse PINn.
  • this phase shift FT is determined by the test system 4 and taken into account for the calculation of the delay time D.
  • Step synchronized with the system clock signal CLK i. H. first shifted by the phase shift FT, so that the measurement pulse PINn is synchronous with the system clock signal CLK.
  • the pulse is then shifted by an integer multiple of the system clock T (n * T), so that in total the dotted, shifted Pulse signal results, which at this point in time is still synchronous with the system clock signal CLK.
  • This pulse is then correspondingly shifted by the phase shift FT, specifically by the inverse phase shift T ⁇ FT.
  • the pulse signal shifted in this way is the signal shifted by the fine shift PFT.
  • this pulse signal With respect to the system clock signal CLK, this pulse signal has the same phase offset as the measurement pulse PINn.
  • the distance window X is generally selected in such a way and set, for example, by appropriate programming of the control unit 16 (e.g. FPGA) such that it is, for example, in the range between 1-2 ps, in particular with the aforementioned cycle time of the measurement clock Tp of around 20 ps. This provides a sufficient distance between the shifted pulse and the further, 2nd measuring pulse PIN2.
  • This finely shifted pulse PFT is finally shifted by the distance window X plus the (calculated, without considering the real distance A) simulation delay VD (FIG. 3).
  • the fine shift PFT corresponds to a shift by an integer multiple of the system clock T.
  • the total fine shift is the sum of several individual shifts as follows:
  • This measure which takes the phase shift FT into account, avoids or reduces errors as a result of asynchronism between the measurement pulse PIN and the system clock signal CLK.
  • shifting the measurement clock signal PIN to a subsequent measurement cycle it is ensured that no errors occur as a result of a required signal processing time (dead time) even with short signal propagation times and thus short distances to be simulated.
  • the control unit 16 has a measurement and synchronization block, which is referred to below as measurement block 18 for short .
  • This is a circuit arrangement of several construction stones.
  • This measurement block 18 basically has a large number of individual delay modules D1, D2 . . . Dn.
  • Each of these delay devices Dn has a delay d between the application of an input signal and the output of an output signal. This means that a defined delay d elapses between an incoming signal and a switching of the respective delay module Dn (switching of the output level).
  • the individual delay components Dn are, for example, inverters or also a multiplexer arrangement, as they are known in principle.
  • the switching times of these components and thus the delay d is, for example, in the range of 100 ps.
  • the measuring pulse PINn is applied to this switching arrangement with the delay modules Dn.
  • the individual delay modules Dn are connected in series one behind the other. After each component Dn, its switching state is picked up and evaluated.
  • the time sequence is shown in FIG.
  • the system clock signal CLK can be seen first and the measurement pulse PINn shifted by the phase shift FT.
  • the first delay module D1 switches after the delay d and emits a high-level output signal, which is evaluated as switching.
  • This output signal is then present at the second component D2, etc., delayed by the delay d.
  • the switching states of the individual components Dn are read out and the phase shift FT is determined with a known delay d with comparatively high accuracy based on the number of connected components Dn.
  • this measuring block 18 is also used for synchronization and thus shifting of the measuring pulse PINn, as is shown in FIG. 5 in the lower image area.
  • Such synchronization of a pulse with a predetermined cycle is known in principle.
  • the pulse is synchronized in parallel with the determination of the phase shift FT.
  • the synchronized pulse SYNC is emitted by the measuring block 18 .
  • the incoming measurement pulse PIN is first fed in at measurement block 18 .
  • the phase shift FT is determined and the synchronization with the system clock signal CLK is performed.
  • This synchronized signal SYNC is further processed in a first processing block 20 .
  • the signal is shifted by a multiple of the system clock T by n*T using a first delay circuit.
  • This shifted signal is fed to a second processing block 22, in which a further shift by the inverse phase shift T-FT takes place with the aid of a second delay circuit, so that the finely shifted pulse PFT results overall.
  • the phase shift FT is converted to T-FT with the aid of a transponder 27 and forwarded to the second processing block 22 .
  • phase shift FT With the help of the transponder 27 there is therefore a kind of complement formation for the phase shift FT.
  • This finely shifted pulse PFT is generated overall within the control unit 16 in a compensation block 24.
  • third processing block 25 with a third delay circuit the further displacement by the distance window X plus the simulation delay takes place before the output pulse POUT is output.
  • a block diagram representation of the control unit 16 is shown in a simplified representation in FIG. This is preferably designed as an integrated circuit and in particular as an FPGA or at least has such an integrated circuit.
  • the control unit 16 preferably has a plurality of signal processing units 17, each of which forms a channel. For example, 4 or more such signal processing units 17 are implemented.
  • the control unit 16 and thus at least one (and preferably precisely one) selected signal processing unit 17 is supplied with the measurement pulse signal PIN on the input side and outputs the output pulse POUT on the output side.
  • the signals PIN and POUT are preferably designed individually for each channel and configured separately.
  • the previously described compensation block 24 is shown, which outputs the finely shifted pulse PFT.
  • the third delay block 25 is shown, the input side of which--depending on the operating mode--either the finely shifted signal PFT or the measurement pulse PIN is applied directly.
  • the output pulse POUT is output on the output side.
  • the control unit 16 also has a communication interface 26 via which the signal processing units 17 can be set and configured.
  • SPI interface Serial Peripheral Interface, SPI bus
  • SPI bus Serial Peripheral Interface
  • This typically has several connection pins (3 inputs: SCLK, CSN, MOSI,
  • a (programming) connection 28 can be used to set how much the signal is to be shifted in the first delay block 20; in particular, the factor n for the integer shift by the clock signal T is set.
  • the pulse width of the measuring pulse in addition to the shift, i.e. the pulse width PW (see Fig. 3) of the output pulse POUT and setting it to a desired value, for example to an integer multiple of the cycle time T of the system clock (m * T).
  • a selection connection 30 is provided, via which operating modes can be switched between two operating modes, namely normal operation and compensation operation.
  • the measurement pulse PIN is fed directly to the third processing block 25, whereas in the compensation operation the measurement pulse PINn is routed via the compensation block 24 and the finely shifted signal PFT is fed to the third processing block 25.
  • the processing block 32 monitors the input signal PIN (watchdog). If there is no pulse edge within a predetermined time (eg 2 * Tp), then this is output at a control connection 34 .
  • a calibration unit 36 which is connected to a calibration connection 38, is also of particular importance.
  • a configuration connection 40 is also provided, via which the delay in the third processing block 25 can be configured. In particular, the virtual distance and thus the simulation delay VD are specified via this configuration connection.
  • the communication interface 26 also has a switching connection 42 with which the control unit 16, at least one respective channel, can be activated so that the output of the respective output pulse POUT can be activated or deactivated.
  • a debug interface is also provided as a register connection 44 in order to be able to make settings and measurements independently of the communication interface (SPI).
  • a fixed simulation delay VD for a respective signal processing unit 17 can be set via the configuration connection 40 .
  • the respective signal processing unit 17 defines a channel with a predetermined simulation delay VD.
  • a plurality of such channels and thus signal processing units 17 are preferably provided within the control unit 16, for example 4 or more, so that different simulation delays VD can be set, with each channel having a separate connection PIN and POUT.
  • a respective channel (a respective signal processing unit 17) is then activated via the switching connection 42.
  • circuit arrangements known per se with which the pulses can be delayed by a predetermined, adjustable delay time.
  • These delay circuits are constructed, for example, similarly to the measurement block 18 and have a number of delay modules Dn connected in series. The delay time is set by using a specific number of these delay components Dn to select the total delay time.
  • the delay d of the individual delay modules Dn of the respective signal processing unit 17 is determined and checked via the calibration unit 36.
  • a (single) ring oscillator integrated in the control unit 16 is preferably constructed, which forms or forms the calibration unit 36.
  • Several delay components Dn are connected to form a ring for this ring oscillator. The natural frequency of the ring oscillator formed in this way is measured.
  • the building blocks Dn in the measurement block 18 and in the calibration unit 36 are structurally identical building blocks Dn. This means in particular that they come from at least the same production batch.
  • the delay d of the components Dn used in the measurement block 18 is deduced from the determined (averaged) delay d.
  • the building blocks Dn used in the measuring block 18 could in principle also be used directly as components of the ring oscillator.
  • the number of components used for the ring oscillator is greater (eg by a factor of at least 10 or at least 100 up to a factor of 1000) than the number of delay components Dn used for the measuring block 18 .
  • the value determined in this way for the delay d is made known to the measuring block 18, for example via the programming connection 28, in order to enable an exact determination of the phase shift FT.
  • Only a single signal processing unit 17 is shown in FIG.
  • a plurality of signal processing units 17 are preferably contained in the control unit 16, with each signal processing unit 17 having its own, as mentioned, has a channel and different simulation delays VD are set for the respective connections PIN and POUT for the different channels.
  • the entire control unit 16 is preferably accommodated on an IC, in particular an FPGA.
  • VD' simulation delay to be set (taking TD into account)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Die Erfindung betrifft ein Verfahren sowie ein Testsystem zum Testen eines Messsystems, insbesondere ein Messsystem zur Abstandsmessung speziell bei Automobilen insbesondere ein Lidar, bei dem das Messsystem einen Messtakt aufweist und periodisch mit dem Messtakt (PIN) getaktet jeweils einen Messpuls (PIN1, PIN2) aussendet, wobei der Messpuls von einem Testsystem erfasst wird, welches einen Ausgangspuls erzeugt und diesen an das Messystem übermittelt, wobei der Ausgangspuls (POUT) bezogen auf den Messpuls um eine Verzögerungszeit (D) verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes (Tp) zuzüglich einer Simulations-Verzögerung (VD'), die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert. Bevorzugt weist das Testsystem einen Systemtakt mit einem Taktsignal auf und eine Phasenverschiebung des Messpulses (PIN1, PIN2) in Relation zu dem Taktsignal wird ermittelt, wobei die Phasenverschiebung bei der Bestimmung der Verzögerungszeit berücksichtigt wird. Der Systemtakt liegt dabei typischerweise im Bereich von beispielsweise 2,5 ns bis 50 ns und speziell bei 10 ns, was einer Taktung von 100 MHz entspricht. Im Unterschied zum Systemtakt ist der Messtakt (Tp), also die Zykluszeit des Messtakt-Signals (PIN) deutlich, um beispielsweise den Faktor 1000 größer. Die Taktrate liegt beispielsweise im Bereich zwischen 10 kHz und 100 kHz, beispielsweise bei 50 kHz, was einem Messtakt (Tp) von 20 μs entspricht. Typische Pulsdauern des Messpulses liegen bei 200 ns. Es kann damit ein Abstand eines Gegenstands simuliert werden kann, dessen Abstand innerhalb des Abstandsbereichs vom Messsystem zum Testsystem liegt.

Description

Beschreibung
Verfahren zum Testen eines Messsystems sowie Testsystem
Die Erfindung betrifft ein Verfahren zum Testen eines hochauflösenden Messsys tems mithilfe eines Testsystems, wobei das Messsystem insbesondere ein Mess system zur Abstandsmessung speziell bei Automobilen ist. Die Erfindung betrifft weiterhin ein Testsystem für ein solches Verfahren.
Zum Testen der Funktionsfähigkeit und der Funktionalität von Messsystemen wer den häufig Simulations- oder Testsysteme verwendet, welche die von dem Mess system zu messenden Messgrößen simulieren, um beispielsweise unterschiedli che reale Szenarien abzubilden, um zu überprüfen, wie das Messsystem und ein damit verbundenes Steuersystem reagieren.
Ein Beispiel hierfür sind Messsysteme zur Abstandsmessung speziell im Kraftfahr zeugbereich, wie sie zusehends für Assistenzsysteme oder für einen autonomen Fährbetrieb eingesetzt werden, z.B. für Advanced Driving Systems (AD), Automa- ted and Assisted Driving Systems (ADAS) oder für Connected and Automated Ve- hicles (CAVs).
Abstandsmesssysteme sind beispielsweise als Radar-, Ultraschall- oder auch La ser-Systeme (LIDAR) ausgebildet. Diese beruhen im Allgemeinen darauf, dass ein Messpuls ausgesendet und ein reflektiertes Antwortsignal erfasst und ausgewertet wird. Anhand der Laufzeit bis zum Eintreffen des Antwortsignals wird auf die Ent fernung eines Gegenstands zurückgeschlossen, welcher zur Reflexion des Messpulses geführt hat. Es ist bekannt, mit Hilfe von oder in Testsystemen derartige Antwortsignale für un terschiedliche Entfernungen zu simulieren. Ein derartiges Testsystem weist typi scherweise einen Empfänger sowie einen Sender auf. Mittels des Empfängers wird der von dem Messsystem abgegebene Messpuls erfasst und über den Sen- der wird ein Ausgangspuls ausgegeben, welcher das Antwortsignal simuliert. Zwi schen dem Empfang des Messpulses und dem Abgeben des Ausgangspulses wird eine definierte Verzögerung eingestellt, die zu der Laufzeit eines realen Ant wortsignals korreliert, welches simuliert werden soll. Derartige Testanordnungen, bei denen das zu testende reale Messsystem in die Testumgebung mit eingebunden ist, werden auch als Hardware in the Loop-Sys- teme (HIL) bezeichnet. Das zu testende System oder die zu testende Hardware, also vorliegend das Messsystem, werden allgemein als DUT (Device Under Test) bezeichnet.
Von besonderer Bedeutung ist eine möglichst genaue Einstellung der Verzöge rung zwischen Messpuls und Ausgangspuls. Aufgrund der hohen Geschwindigkeit der Signalausbreitung (z.B. Lichtgeschwindigkeit im Falle LIDAR) führt eine unge naue Einstellung der Verzögerung zu ungenauen Ergebnissen. Dies macht sich speziell im Nahbereich bemerkbar, wenn also Entfernungen im Bereich von weni gen Metern oder einigen 10 m zuverlässig simuliert werden sollen.
Ausgehend hiervon liegt der Erfindung die Aufgabe zugrunde, ein zuverlässiges Testen solcher Messsysteme zu ermöglichen, die auf der Auswertung von Laufzei- ten eines Messpulses beruhen, und zwar mit Hilfe eines Testsystems, welches die Laufzeit eines Messpulses durch Ausgabe eines verzögerten Ausgangspulses si muliert.
Die Aufgabe wird gemäß der Erfindung gelöst durch ein Verfahren zum Testen und insbesondere auch zum Validieren der Funktionalitäten und der Funktionsfä higkeit eines hochfrequenten Messsystems, insbesondere ein Messsystem zur Abstandsmessung und zwar speziell bei Kraftfahrzeugen. Das Messsystem weist allgemein einen Messtakt auf und sendet periodisch mit dem Messtakt getaktet ei nen Messpuls aus. Der Messpuls wird von einem Testsystem erfasst, welches ei nen verzögerten Ausgangspuls erzeugt und zwar als Maß für die von dem Mess system zu messende Messgröße. Bei dieser handelt es sich insbesondere um die Laufzeit des Messpulses bzw. hieraus abgeleitet eine Entfernung und damit einen Abstand zu einem (fiktiven) Gegenstand. Dieser Ausgangspuls simuliert daher ein Antwortsignal oder reflektiertes Signal, welches in einem vorgegebenen Abstand von dem Messsystem an einem realen Gegenstand reflektiert werden würde. Mit Hilfe des Testsystems wird daher das Messystem auf seine Funktion getestet und insbesondere wird validiert, ob das Messsystem einem gewünschten Anforde rungsprofil entspricht.
Der Ausgangspuls wird in Relation zu dem auf den von dem Messsystem ausge- gebenen Messpuls um eine Verzögerungszeit verzögert abgegeben, wobei die Verzögerungszeit sich zusammensetzt aus einem insbesondere ganzzahligen Vielfachen, insbesondere dem Einfachen des Messtaktes zuzüglich einer Simulati ons-Verzögerung. Die Simulations-Verzögerung korreliert dabei zu einer simulier ten Laufzeit des Messpulses, also zu einer Laufzeit, die der Messpuls benötigen würde, bis er nach einer Reflexion an einem (realen) Gegenstand wieder vom Messsystem erfasst werden würde. Die Simulations-Verzögerung korreliert daher zu einem (fiktiven) Abstand.
Diese Ausgestaltung beruht auf der Überlegung, dass speziell bei kurzen zu simu- lierenden Abständen und damit bei kurzen Laufzeiten das Problem besteht, dass interne Signalverarbeitungszeiten des Testsystems zu einer verzögerten Abgabe des Ausgangspulses führen können. Dadurch würde das Messergebnis verfälscht werden. Speziell besteht die Gefahr, dass bei kurzen Abständen die einzustel lende Simulations-Verzögerungszeit geringer ist als die Signalverarbeitungszeit des Testsystems, die auch als Totzeit bezeichnet wird. Durch die Einstellung der Verzögerungszeit als Summe eines ganzzahligen Vielfa- chens des Messtaktes zuzüglich der Simulations-Verzögerung wird quasi der Aus gangspuls und damit das simulierte Antwortsignal in einen nachfolgenden Messzyklus, bevorzugt in den unmittelbar nachfolgenden Messzyklus des Mess- Systems verschoben. Ein jeweiliger Messzyklus ist dabei jeweils definiert durch die periodisch abgegebenen Messpulse. Durch den Messtakt ist eine Zykluszeit defi niert, und zwar durch die Zeit zwischen zwei aufeinanderfolgenden Messpulsen.
Das Testsystem empfängt daher einen ersten Messpuls und stellt die Verzöge- rungszeit derart ein, dass der abgegebene Ausgangspuls beim Messsystem erst nach einem weiteren, insbesondere dem folgenden, zweiten Messpuls beim Mess system eintrifft. Die Verzögerungszeit wird dabei derart eingestellt, dass der zeitli che Abstand zwischen dem weiteren Messpuls und dem Eintreffen des Aus gangspulses beim Messsystem exakt der Laufzeit entspricht, die der Messpuls be- nötigen würde, bis er nach einer Reflexion an einem Gegenstand mit definiertem Abstand von dem Messsystem wieder beim Messystem auftrifft. Das Messsystem wertet dann die Laufzeit zwischen dem weiteren (zweiten) Messpuls und dem Ausgangspuls aus. Durch diese Maßnahme werden effektiv Verzögerungen durch Signalverarbeitungszeiten vermieden und es ist eine hochgenaue Einstellung der Verzögerungszeit ermöglicht, sodass auch kurze Abstände zuverlässig simuliert werden können.
Ein weiterer Vorteil des Verschiebens besteht darin, dass auch ein Abstand eines Gegenstands simuliert werden kann, dessen Abstand innerhalb des Abstandsbe- reichs vom Messsystem zum Testsystem liegt. Derartige kurze Abstände bei spielsweise im Bereich unter 10m konnten bisher nicht simuliert / emuliert wer den.
Sofern vorliegend von einem hochfrequenten Messsystem gesprochen wird, so wird hierunter insbesondere verstanden, dass der Messtakt des Messsystems im Kilohertz Bereich liegt, speziell im Bereich zwischen 10 kHz und 100 kHz und vor zugsweise beispielsweise im Bereich von 30 kHz bis 60 kHz, beispielsweise von 50 kHz. Ein Messtakt von 50 kHz entspricht dabei einer Taktzeit (Zykluszeit, Takt periode) von 20 ps. Die Pulsdauer des Messpulses liegt typischerweise deutlich unter dieser Taktzeit, beispielsweise um zumindest den Faktor 100. Typische Pulsdauern des Messpulses liegen beispielsweise bei 200 ns.
Mit dem Ausdruck „die Simulations-Verzögerung korreliert zu einer simulierten Laufzeit des Messpulses“ wird berücksichtigt, dass für die Einstellung der Ver schiebung des vom Testsystem ausgegebenen Ausganspulses (also für die Ein stellung der zeitlichen Differenz zwischen dem beim Testsystem eingehenden Messpuls und dem Ausganspuls) Randbedingungen, insbesondere der physikali sche Abstand zwischen Messsystem und Testsystem und ergänzend vorzugs weise auch die Totzeit zu berücksichtigen sind.
Die Simulations-Verzögerung entspricht üblicherweise exakt einer Gesamtlaufzeit des Messpulses, die dieser benötigt für die Strecke „Messsystem- (fiktiver) Gegen stand in einem definierten Messabstand - Messsystem“ jedoch unter Berücksichti gung einer realen Laufzeit, die für die (doppelte) Strecke zwischen Messsystem und Testsystem benötigt wird.
Die vom Testsystem eingestellte (gesamte) Verzögerungszeit enthält neben einem variablen, vom Testsystem einstellbaren Teil i.d.R. auch einen festen Teil, nämlich die Totzeit.
Allgemein stellt das Testsystem eine Simulations-Verzögerung derart ein, dass beim Messystem nach einem ersten abgegebenen Messpuls der von dem Test system abgegebene Ausgangspuls erst zu einem nachfolgenden Messzyklus beim Messsystem eintrifft und zwar so, dass der zeitliche Abstand zwischen dem Mess puls des nachfolgenden Messzyklus und dem beim Messsystem eingehenden Ausgangspuls der (simulierten) Entfernung zwischen dem Messsystem und dem (simulierten) Gegenstand entspricht. Ist der (fiktive, virtuelle) Messabstand größer als der Abstand (Strecke) zwischen dem Messsystem und dem Testsystem, so bestimmt sich die Simulations-Verzö gerung aus der Gesamtlaufzeit abzüglich der benötigten realen Laufzeit des Sig nals für die Strecke zwischen Messsystem und Testsystem, d.h. die Gesamtlauf- zeit ist die Summe aus der realen Laufzeit und der positiven Simulations-Verzöge rung.
Ist demgegenüber der gewünschte (fiktive, virtuelle) Messabstand kleiner als der Abstand (Strecke) zwischen dem Messsystem und dem Testsystem, so bestimmt sich eine (rechnerisch negative) Simulations-Verzögerung aus der benötigten rea len Laufzeit des Signals für die Strecke zwischen Messsystem und Testsystem ab züglich der Gesamtlaufzeit, d.h. die Gesamtlaufzeit ist die Summe aus der realen Laufzeit und der negativen Simulations-Verzögerung. Die Totzeit des Testsystems, also die erforderliche Zeit für die Signalverarbeitung bis zum Aussenden des Ausgangspulses wird mitbestimmt durch Ein- und Aus gangsverzögerungen des Testsystems, inklusive interne Konfigurationseinstellun gen (Multiplexer). Hierauf hat insbesondere auch ein vorgegebenen Systemtakt des Testsystems maßgeblichen Einfluss. Derartige Totzeiten können beispiels- weise 20 ns und mehr betragen. Dies entspricht einer Entfernung von 3 m und mehr. Dies bedeutet, dass ohne die zuvor beschriebene Kompensation infolge der Verschiebung um einen Messzyklus ein eventuelles Messergebnis für einen simu lierten Nahbereich stark verfälscht wäre. Gemäß einer bevorzugten Ausgestaltung weist das Testsystem einen Systemtakt mit einem gepulsten Taktsignal (Clock-Signal) auf und es wird eine Phasenver schiebung des vom Testsystem empfangenen Messpulses in Relation zu dem Taktsignal ermittelt. Diese Phasenverschiebung wird anschließend bei der Bestim mung der Verzögerungszeit berücksichtigt und kompensiert.
Diese Ausgestaltung beruht dabei auf der Überlegung, dass für die Erkennung des Messpulses bei einem ungünstigen Phasenversatz zwischen dem Eingang des Messpulses und dem Taktsignal nahezu ein vollständiger Systemtakt, also die Zeitdauer zwischen 2 aufeinanderfolgenden Taktsignalen, vergehen kann und dass bis zur Abgabe des Ausgangspulses nochmals zumindest ein Systemtakt vergehen kann. Insgesamt können daher mindestens zwei Systemtakte bis zur Abgabe des Ausgangspulses vergehen. Hierdurch entsteht - beispielsweise bei ei- nem Systemtakt von 10 ns - die oben erwähnte Ungenauigkeit von mehreren Me tern und führt wegen der asynchronen Natur zu Taktzittern (Jitter) und damit auch zu Entfernungsschwankungen. Um diese Ungenauigkeit zumindest zu reduzieren wird die Phasenbeziehung, also der Zeitversatz zwischen dem Messpuls und dem Taktsignal ermittelt. Bezugspunkt für die Erfassung der Phasenbeziehung ist dabei typischerweise die ansteigende oder abfallende Flanke des jeweiligen Signalpul ses entweder des Messpulses oder des (gepulsten) Taktsignals.
Die ermittelte Phasenbeziehung wird bei der Ausgabe des Ausganspulses berück sichtigt und zwar bevorzugt derart, dass die Phasenbeziehung zwischen Messpuls und dem Systemtakt der Phasenbeziehung des Ausgangspulses und dem Sys temtakt zuzüglich der Simulations-Verzögerungszeit entspricht.
Zur Ermittlung der Phasenverschiebung wird der Messpuls bevorzugt an einen Messblock mit einer Vielzahl von einzelnen Delay-Bausteinen angelegt. Jeder die- ser Delay-Bausteine weist jeweils eine zeitliche Verzögerung auf, also eine defi nierte Zeitdauer, wobei die Verzögerung die Zeit ist, die verstreicht, bis - nach dem Anlegen eines Eingangssignals - sich der Zustand des Delay-Bausteins verändert und dieser quasi schaltet. Derartige Delay-Bausteine sind grundsätzlich bekannt. Speziell sind sie beispielsweise durch Inverter oder auch durch Multiplexer ver- wirklicht. Für die Bestimmung der Phasenverschiebung wird die Anzahl der Delay- Bausteine ermittelt, die im Zeitraum zwischen dem Messpuls, insbesondere einer Pulsflanke des Messpulses, und dem Taktsignal, insbesondere einer Pulsflanke des Taktsignals geschaltet haben. Die Anzahl der geschalteten Delay-Bausteine multipliziert mit der Zeitdauer der Verzögerung ergibt die Phasenverschiebung.
Dieser Messblock weist allgemein einen seriellen Aufbau auf, so dass sich die ein zelnen Verzögerungen linear aufaddieren. Beispielsweise sind die einzelnen Delay-Bausteine seriell hintereinander angeordnet, sodass sich die Verzögerung durch Addition der einzelnen Verzögerungen der Delay-Bausteine ergibt.
Die Delay-Bausteine weisen vorzugsweise eine Zeitdauer für die Verzögerung im Bereich von ein 1/10 bis 1/100 oder auch bis 1/1000 des Systemtaktes auf. Die Verzögerungen können alternativ auch in Binärstufen realisiert sein, z.B. im Be reich 1/8 bis 1/128 oder auch bis 1/1024 des Systemtaktes. Im Vergleich zu einem System ohne Berücksichtigung der Phasenverschiebung wird daher die Genauig keit der Erfassung des eingehenden Messpulses um den entsprechenden Faktor, beispielsweise um den Faktor 10,100 oder 1000 erhöht.
Der Systemtakt liegt vorzugsweise im Bereich zwischen 50 MFIz bis beispiels weise 500 MFIz. Speziell liegt er bei 100 MFIz oder auch bei 400 MFIz. Dies ent spricht Taktzeiten von 10 ns bzw. von 2,5 ns. Die Zeitdauer für die Verzögerung der Delay-Bausteine liegt entsprechend beispielsweise im Bereich von 100 ps, bei einer Taktzeit von 10 ns. Allgemein liegt die Verzögerung eines jeweiligen Delay- Bausteins im Bereich zwischen 10ps und 500ps, insbesondere im Bereich zwi schen 50ps bis 300ps.
Die Anzahl der Delay-Bausteine in dem Messblock ist bevorzugt derart bemessen, dass die Zeitdauer der Verzögerung pro Baustein multipliziert mit der Anzahl der Bausteine zumindest und bevorzugt genau die Taktzeit ergibt. Liegt also im ge wählten Beispiel die Verzögerung bei 100 ps, so werden bei einer Taktzeit des Systemtaktes von 10 ns 100 Bausteine eingesetzt, deren aufsummierte Gesamt- Verzögerung die 10 ns ergeben.
Der Systemtakt, also die Taktzeit des Testsystems liegt allgemein typischerweise um etwa den Faktor 1000 unter der Taktzeit des Messtaktes des Messsystems. D.h. die Taktzeit des Testsystems ist im Allgemeinen um etwa den Faktor 1000 schneller als der Messtakt, also als die Taktzeit des Messsystems.
In bevorzugter Ausgestaltung werden die folgenden Schritte durchgeführt: a) Zunächst wird wie zuvor beschrieben die Phasenverschiebung ermittelt. b) Anschließend oder gleichzeitig mit der Ermittlung der Phasenverschiebung wird der Messpuls mit dem Taktsignal synchronisiert. Dies bedeutet, dass der Messpuls so weit zeitlich verschoben (verzögert) wird, dass er keine Phasenverschiebung mehr zum Taktsignal aufweist. Dies bedeutet insbe sondere, dass eine Pulsflanke des Messpulses und des Taktsignals zeit gleich vorliegen. Hierzu werden übliche Verfahren zur Synchronisierung zweier Impulse eingesetzt. c) Weiterhin erfolgt ein zeitliches Verschieben des Messpulses um ein ganz zahliges Vielfaches des Systemtaktes. Hierzu weist das Testsystem, spezi ell eine Steuereinheit des Testsystems, welche beispielsweise durch ein FPGA (Field Programmable Gate Array) gebildet ist, eine erste insbeson dere einstellbare Verzögerungsschaltung auf. d) Danach erfolgt ein weiteres Verschieben des Messpulses entsprechend der zuvor ermittelten Phasenverschiebung. Für die Verschiebung des Messpul ses entsprechend der Phasenverschiebung ist eine weitere (zweite) Verzö gerungsschaltung in der hardwaretechnischen Umsetzung vorgesehen.
Gemäß einer Variante nimmt der Messpuls nach diesem weiteren Verschie ben wieder die gleiche Phasenlage im Verhältnis zum Systemtakt ein, wie dies vor dem Synchronisieren vorlag. Dies bedeutet, dass das verschobene Signal (Messpuls) exakt wieder die gleiche Phasenlage bezüglich des Takt signals einnimmt. Damit wird ein Zeitabstand zwischen Eingang des Messpulses und dem Taktsignal quasi bei der Verschiebung beibehalten.
Grundsätzlich wird der Messpuls noch um die Simulations-Verzögerung verscho ben, bevor dann der Ausgangspuls ausgegeben wird. Dies kann grundsätzlich auch vor dem Schritt d) erfolgen, bei dem die Phasenverschiebung berücksichtigt wird.
Durch diese einzelnen Schritte wird daher zum einen erreicht, dass zunächst die Phasenverschiebung ermittelt wird, durch das anschließende Synchronisieren wird ein definiertes Verschieben um ein Vielfaches des Systemtaktes ermöglicht und anschließend wird durch die ergänzende Verschiebung um die zuvor ermittelte Phasenverschiebung die ursprüngliche Phasenlage wieder hergestellt, oder zu mindest berücksichtigt. Die sich aus den Schritten c) und d) ergebende Verschiebung wird dabei bevor zugt derart eingestellt, dass diese Verschiebung gemäß einer ersten Ausführungs variante exakt der Taktzeit oder einem ganzzahligen Vielfachen des Messtaktes entspricht, d.h. der Messpuls wird um exakt ein oder mehrere Messzyklen ver schoben.
In einer bevorzugten Ausgestaltung ist demgegenüber vorgesehen, dass diese Verschiebung derart eingestellt ist, dass die Verschiebung dem Messtakt (oder ei nem ganzzahligen Vielfachen des Messtaktes) abzüglich eines Abstandsfensters entspricht. Das Abstandsfenster wird beispielsweise auf 5-20 % des Messtaktes eingestellt, also beispielsweise auf 0,5 ps bis 5 ps und insbesondere auf 1-2 ps. Dadurch wird ein zeitlicher Abstand des verschobenen Messpulses zu dem nach folgenden weiteren (zweiten) Messpuls geschaffen, welcher von den Testsystem empfangen wird. Wie bereits erwähnt, wird vorzugsweise anschließend in einem (letzten) Schritt die Verschiebung um die Simulations-Verzögerung und - sofern das Abstandsfenster eingestellt ist - zuzüglich um das Abstandsfenster vorgenommen, bevor der Aus gangspuls abgegeben wird. Für diese weitere Verschiebung um die Simulations- Verzögerung und gegebenenfalls ergänzt um das Abstandsfensters ist vorzugs- weise eine weitere, dritte Verzögerungsschaltung bei der hardwaretechnischen Umsetzung vorgesehen. Die Verzögerungsschaltung wird auch als Delay-Iine be zeichnet
Für die Verschiebung um die Simulations-Verzögerung ist allgemein die Totzeit des Testsystems zu berücksichtigen. Dies ist bekannt oder kann ermittelt werden. Die von der Verzögerungsschaltung eingestellte Verzögerung berücksichtigt daher die sowieso vorhandene Totzeit. Von besonderer Bedeutung ist vorliegend, dass der eingehende Messpuls um ein ganzzahliges Vielfaches des Systemtaktes verschoben wird. Die Verschiebung bestimmt sich daher insbesondere ausschließlich nach dem Systemtakt des Test systems.
In bevorzugter Ausgestaltung ist das Testsystem derart ausgebildet, dass mit die sem ein Abstand (des Messsystems) zu einem Gegenstand simuliert wird, welcher kleiner ist als der physikalische Abstand zwischen dem Testsystem und dem Messsystem, so dass also der zu simulierende Gegenstand zwischen dem Mess system und dem Testsystem liegt. D.h. die Simulations-Verzögerung wird derart gewählt, dass die simulierte und vom Messystem ausgewertete Laufzeit einem Abstand entspricht, welcher kleiner dem physikalischen Abstand zwischen dem Testsystem und dem Messsystem ist. Speziell werden Abstände simuliert, die klei ner 10m oder auch kleiner 3m sind. Dies ist mit herkömmlichen Testverfahren nicht möglich.
Das hier beschriebene Verfahren mit der Verschiebung um zumindest und insbe sondere genau einen Messtakt in einen nachfolgenden Messzyklus ermöglicht da her in vorteilhafter Weise, auch kürzeste Abstände zu simulieren. Durch das Ver schieben kann daher der komplette Abstandsbereich (Messsystem zum fiktiven Objekt) simuliert werden. Entscheidend hierfür ist, dass durch die Verschiebung die Signalverarbeitungszeit (Totzeit) und der Abstand des Testsystems zum Mess system keine Rolle mehr spielt und quasi eliminiert wird.
Hierzu wird die Simulation-Verzögerung entsprechend gewählt, so dass der Aus gangspuls zeitlich sehr nahe nach dem weiteren (zweiten) Messpuls beim Mess system eingeht.
Da sich die Verzögerungszeit zwischen eingehendem Messpuls und Ausganspuls zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer zu der si mulierten Laufzeit korrespondierenden Simulations-Verzögerung, ist diese rein rechnerisch negativ. In diesem Fall wird insbesondere auf die oben beschriebene Variante mit dem Abstandsfenster zurückgegriffen. Typischerweise weist ein derartiges Testsystem mehrere (Simulations-) Kanäle auf, wobei für die Kanäle unterschiedliche Simulations-Verzögerungen fest vorge geben sind oder programmierbar sind. Durch Auswahl eines jeweiligen Kanals werden unterschiedliche simulierte Abstände eingestellt.
Für die Ermittlung der Verzögerungszeit, die durch das Testsystem eingestellt wird, wird regelmäßig auch eine (reale) Signallaufzeit zwischen dem Messsystem und dem Testsystem berücksichtigt. Es wird also berücksichtigt, dass das Test- System von dem Messsystem einen vorgegebenen Messabstand aufweist, der ty pischerweise im Bereich von wenigen Metern, beispielsweise von 0,5 m bis 4 m liegt.
Bevorzugt ist das Testsystem zwischen einem Normalbetrieb und einem Kompen- sationsbetrieb umschaltbar, wobei lediglich im Kompensationsbetrieb die Verzöge rungszeit wie zuvor beschriebenen bestimmt wird, sodass der Messpuls in einen nachfolgenden Messzyklus des Messsystems verschoben wird. Bei der tatsächli chen Einstellung der Verzögerungszeit (was durch die beschriebenen Verzöge rungsschaltungen (Delay-Iines) erreicht wird, wird vorzugsweise die Totzeit mit be- rücksichtigt.
Dagegen wird im Normalbetrieb lediglich die Simulations-Verzögerung (vorzugs weise ebenfalls unter Berücksichtigung der Totzeit) eingestellt, über die der Ab stand simuliert wird. Diese beiden Betriebsmodi können auch als Nahbereich-Mo- dus und Fern-Modus angesehen werden, wobei im Nahbereich-Modus der Kom pensationsbetrieb erfolgt. Im Normalbetrieb oder im Fern-Modus, bei dem bei spielsweise Entfernungen von 100 m oder mehr simuliert werden, hat die Signal verarbeitungszeit des Testsystems keinen oder nur geringen Einfluss. Es kann aber bei der Einstellung der DelayLine-Verzögerung die Totzeit mitberücksichtigt werden.
Für die korrekte Einstellung der Verzögerungszeit im Kompensationsbetrieb kommt es wesentlich auch auf die exakte Bestimmung der Phasenverschiebung an. Da für die Ermittlung der Phasenverschiebung Delay-Bausteine eingesetzt werden, kommt es auf die Güte dieser Delay-Bausteine an. Wie zuvor beschrie ben, liegen die Verzögerungen dieser Delay-Bausteine im Bereich von 100 ps. Un tersuchungen haben gezeigt, dass infolge von Bauteiltoleranzen - beispielsweise zwischen Bausteinen aus unterschiedlichen Produktionschargen von derartigen Delay-Bauteilen - die Verzögerung stark, beispielsweise um bis zu den Faktor 2 variieren kann. Dies führt in ungünstigen Fällen dazu, dass 2 Testsysteme, die im Grunde baugleich sind, die jedoch aus unterschiedlichen Chargen Delay-Bau steine aufweisen, zu unterschiedlichen Verzögerungen des Ausgangspulses füh ren können, sodass die vom Messsystem ermittelten Abstände stark schwanken.
Um dies zu vermeiden ist in zweckdienlicher Ausgestaltung eine Kalibrierung des Testsystems vorgesehen. Und zwar wird eine Verzögerungszeit der Delay-Bau steine individuell für das Testsystem bestimmt und bei der Ermittlung der Verzöge rungszeit und speziell bei der Ermittlung der Phasenverschiebung berücksichtigt. Flierzu ist insbesondere eine Kalibriereinheit als fester Bestandteil des Testsys tems vorgesehen, die in der Steuereinheit, zumindest in einer die Steuereinheit aufweisenden Steuervorrichtung integriert ist.
Hierzu ist als Kalibriereinheit bevorzugt ein Ringoszillator mit Delay-Bausteinen ausgebildet, speziell besteht der Ringoszillator aus diesen Delay-Bauteilen und anhand einer Eigenfrequenz des Ringoszillators wird die Zeitdauer der Verzöge rung eines jeweiligen Delay-Bausteins berechnet. Hierbei wird anhand der Eigen frequenz des Ringoszillators zunächst eine Gesamt Verzögerungszeit der für den Ringoszillator verwendeten Delay-Bausteine ermittelt und diese dann durch die Anzahl der verwendeten Delay-Bausteine dividiert.
Weiterhin handelt es sich bei den verwendeten Delay-Bausteinen gemäß einer ersten bevorzugten Ausgestaltung um baugleiche Bauteile, wie sie auch für den Messblock verwendet werden, über die die Phasenverschiebung ermittelt wird.
Dies bedeutet, dass der Ringoszillator als eine zusätzliche Einheit zusätzlich zu dem Messblock ausgebildet ist. Sofern vorliegend von baugleichem Bauteil ge sprochen wird, so wird hierunter verstanden, dass die Bauteile aus einer gleichen Produktionscharge stammen. Alternativ hierzu sind alle oder zumindest ein Teil der für den Messblock verwen deten Delay-Bauteile Teil der Kalibriereinheit, speziell des Ringoszillators und bil den diesen vorzugsweise. Mit dem Erfassen der Eigenfrequenz des Ringoszilla tors werden unmittelbar die Verzögerungszeiten der verwendeten Delay-Bauteile ermittelt.
Bei dem realen Messystem handelt sich bevorzugt um ein LIDAR-System, wel ches bevorzugt in Kraftfahrzeugen für ein Assistenzsystem eingesetzt wird. Bei ei nem solchen LIDAR-System werden daher als Messpulse Laserpulse abgegeben. Es handelt sich daher bei dem Messpuls als auch bei dem Ausgangspuls des Testsystems um optische Signale.
Die Aufgabe wird weiterhin erfindungsgemäß gelöst durch ein Testsystem mit den Merkmalen des Anspruchs 16. Die zuvor im Hinblick auf das Verfahren ausgeführ ten Vorteile und bevorzugten Ausgestaltungen sind sinngemäß auch auf das Test- System zu übertragen.
Das Testsystem weist dabei allgemein einen Empfänger zum Empfang eines ins besondere optischen Messpulses auf, welcher mit einem dem Testsystem be kannten Messtakt eines realen Messsystems getaktet ist. Weiterhin umfasst das Testsystem einen Sender zur Ausgabe eines ebenfalls vorzugsweise optischen Ausgangspulses. Schließlich weist das Testsystem zumindest eine Steuereinheit auf, welche zwischen dem Empfang des Messpulses und dem Senden des Aus gangspulses eine Verzögerungszeit einstellt, die derart gewählt ist, dass der Aus gangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abge- geben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes zuzüg lich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Lauf zeit des Messpulses korreliert. Bei der Steuereinheit handelt es sich insbesondere um eine integrierte elektroni sche Schaltung (IC), die insbesondere in einer Baueinheit ausgeführt ist. Bevor zugt wird ein FPGA eingesetzt. Daneben kann die Steuereinheit alternativ auch als ASIC (Application Specific Integrated Circuit), ASSP (Application Specific Stan- dard Product) oder SOC (System on Chip) ausgebildet sein.
Die Programmierung dieser Steuereinheit, also die Einrichtung der Flardware der art, dass diese die zuvor angegebenen Verfahrensschritte ausführt, erfolgt insbe sondere mittels einer an sich bekannten Flardwarebeschreibungssprache. (Hard- wäre Description Language, FIDL). Ein Beispiel hierfür ist VHDL. Andere Hard warebeschreibungssprachen können auch eingesetzt werden (z.B. Verilog).
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Figuren nä her erläutert. Diese zeigen in vereinfachten Darstellungen:
Fig. 1 ein Schaubild eines Messaufbaus mit einem Messsystem und einem Testsystem, Fig 2 eine Gegenüberstellung des zeitlichen Verlaufs eines vom Messsys tem ausgegebenen Messpulses und eines vom Testsystem ausgege benen Ausgangspulses,
Fig 3a, b die Gegenüberstellung der zeitlichen Verläufe der vom Messsystem ausgegebenen Messpulse gegenüber einem um eine Feinverschie bung verschobenen Puls sowie gegenüber dem vom Testsystem ins gesamt um eine Verzögerungszeit verzögert ausgegebenen Aus gangspuls zur Erläuterung der Ermittlung der Verzögerungszeit, wobei Fig. 3a eine Situation erläutert, bei der der zu simulierende Gegen stand einen Abstand größer dem Abstand zwischen Testsystem und Messsystem aufweist und Fig. 3b eine Situation erläutert, bei der bei der der zu simulierende Gegenstand einen Abstand kleiner dem Ab stand zwischen Testsystem und Messsystem aufweist,
Fig 4 eine Gegenüberstellung der zeitlichen Verläufe eines Taktsignals ei nes Systemtakts des Testsystems gegenüber einem eingehenden Messpulses sowie weiterhin gegenüber einem mit dem Systemtakt synchronisierten Messpuls und schließlich gegenüber dem um die Feinverschiebung verschobenen Puls zur Erläuterung der Bestim mung einer Phasenverschiebung zwischen Messpuls und Systemtakt,
Fig 5 eine Blockbild-Darstellung einer Schaltungsanordnung mit Delay-Bau steinen, die einen Mess- und Synchronisierungsblock bildet zur Be stimmung der Phasenverschiebung zwischen Messpuls und Sys temtakt sowie zur Synchronisierung des Messpulses mit dem Sys temtakt,
Fig 6 ergänzend zu der Blockbild-Darstellung gemäß der Figur 5 die Gegen überstellung der zeitlichen Verläufe des Systemtaktes, des eingehen den Messpulses und der ausgehenden Signalpegel der Delay-Bau steine,
Fig 7 eine vereinfachte Blockbild-Darstellung zur Illustration der einzelnen Verzögerungsschritte zwischen dem eingehenden Messpuls und dem ausgehenden Ausgangspuls sowie
Fig 8 eine Blockbild-Darstellung einer Steuervorrichtung des Testsystems mit einer Steuereinheit, über die die Verzögerung zwischen eingehen dem Messpuls und ausgehendem Ausgangspuls erzeugt wird. In den Figuren sind gleichwirkende Teile mit den gleichen Bezugszeichen verse hen.
Der in der Figur 1 dargestellte Mess- oder Testaufbau umfasst im Wesentlichen ein reales Messsystem 2 sowie ein Testsystem 4. Bei dem realen Messystem han- delt es sich insbesondere um ein System zur Abstandsmessung, wie es insbeson dere in Kraftfahrzeugen eingesetzt wird. Speziell handelt sich hierbei um ein LIDAR-System. Das Messsystem 2 weist einen Sender 6 zur Abgabe eines Messtakt-Signals PIN, also einer Abfolge von periodisch wiederkehrenden Mess pulsen PIN1, PIN2 ...PINn auf. Im Falle eines LIDAR-Systems handelt es sich hierbei um Laserpulse. Weiterhin weist das Messsystem 2 einen Empfänger 8 zum Empfang eines Signalpulses auf. Weiterhin weist das Messsystem 2 eine Verarbeitungseinheit 10 auf, anhand derer eine Signallaufzeit zwischen dem Sen den und Empfangen des Messpulses ermittelt und hieraus ein Abstand zu einem Gegenstand abgeleitet wird. Im realen Betrieb dient diese Abstandsmessung beispielsweise als eine Eingangs größe für ein Assistenzsystem bei einem autonomen oder teilautonomen Fährbe trieb eines Kraftfahrzeugs. Um die Funktionsfähigkeit oder auch die Funktionalität des Messsystems 2 (Device Under Test, DUT) im Labormaßstab zu testen ist das Testsystem 4 vorgesehen. Dieses ist unmittelbar vor dem Messsystem 2 und zu diesem um einen Abstand a beabstandet positioniert. Das Testsystem 4 weist ebenfalls einen Empfänger 8 zum Empfang des Messtakt-Signals PIN sowie einen Sender 6 zur Abgabe eines Ausgangspulses POUT auf. Weiterhin weist das Test system 4 eine Steuereinheit 16 auf, mit deren Hilfe eine Verzögerungszeit D zwi schen einem eingehenden Messpuls PINn und dem Ausgangspuls POUT einge- stellt wird (vgl. auch Fig. 3). Das Testsystem 4 simuliert dabei einen Abstand eines Gegenstandes va (virtueller Abstand), simuliert daher quasi einen virtuellen Ge genstand 12 im Abstand a+va vom Messsystem 2. Hierzu sind im Testsystem 4 ein oder mehrere virtuelle Abstände va hinterlegt und das Testsystem 4 ermittelt hierzu korrespondierende virtuelle Verzögerungen, die nachfolgend als Simulati- ons-Verzögerung VD bezeichnet werden.
Der zeitliche Ablauf zwischen Messpuls PIN und Ausgangspuls POUT ist verein facht in der Figur 2 dargestellt. Hieraus ist zu erkennen, dass - bezogen jeweils auf die ansteigende Pulsflanke der beiden Pulse - der Ausgangspuls POUT um die Simulations-Verzögerung VD verzögert ist. Durch diese verzögerte Ausgabe wird also der virtuelle Abstand va simuliert. Bevorzugt können dem Testsystem 4 unterschiedliche virtuelle Abstände va vorgegeben werden. Dies erfolgt beispiels weise über Tabellen, die der Steuereinheit 16 bekannt gemacht werden. Das zu den Figuren 1 und 2 beschriebene System funktioniert vergleichsweise problemlos bei großen virtuellen Abständen von beispielsweise 100 m oder mehr. Bei einer Simulation eines Nahbereichs, also bei einer Überprüfung, wie das Messsystem 2 auf Gegenstände im Nahbereich von beispielsweise lediglich eini gen 10 m oder weniger als 10 m reagiert, entstehen jedoch aufgrund der extrem kurzen Signallaufzeiten Probleme aufgrund der erforderlichen Signalverarbei tungszeit innerhalb des Testsystems 4.
Wie beispielsweise in der Figur 3a im unteren Bereich durch die gestrichelten Pfeile sowie durch den gestrichelten Ausgangspuls dargestellt ist, besteht das Problem, dass die Simulations-Verzögerung VD geringer ist als die erforderliche Signalverarbeitungszeit, auch Totzeit TD genannt. Dies bedeutet, dass beim nor malen Betrieb das Testsystem 4 einen Nahbereich nicht oder nur unzureichend si mulieren kann.
Bei der Einstellung der gesamten Verzögerung D oder auch der Simulations-Ver zögerung VD ist diese Totzeit TD zu berücksichtigten. Die virtuelle Verzögerung VD setzt sich beispielsweise zusammen aus der Totzeit TD und einer am Testsys tem einstellbaren Verzögerung nachfolgend als Delay DL bezeichnet. Zur Einstel lung des Delays DL ist eine Schaltungsvorrichtung implementiert, die sogenannte DelayLine. Die Totzeit kann kalibriert bzw. vermessen werden, beispielsweise durch die Einstellung DL=0 und der Vermessung der zeitlichen Differenz der Pulse POUT-PIN.
Um auch einen solchen Nahbereich zuverlässig und mit hoher Genauigkeit zu si mulieren ist das Testsystem 4 nunmehr derart ausgebildet, dass das Ausgangs signal POUT insgesamt um die Verzögerungszeit D bezogen auf den Eingang des Messpulses PINn ausgegeben wird, wobei die Verzögerungszeit D derart bemes sen ist, dass der Ausgangspuls POUT in einem nachfolgenden Messzyklus des Messtakt-Signals PIN, also nachfolgend zu einem weiteren Messpuls, insbeson dere nachfolgend zu einem zweiten Messpuls PIN2 ausgegeben wird. Diese Situ ation ist in der Fig. 3a dargestellt. Bei dieser Darstellung handelt es sich noch um eine vereinfachte Darstellung, da eine erforderliche Signallaufzeit zwischen dem Messystem 2 und dem Testsystem 4 noch nicht berücksichtigt ist. In der verein- fachten Darstellung ist insbesondere angenommen, dass die Abgabe des Mess puls PIN am Messsystem 2 und dessen Eingang am Testsystem 4 quasi zeitgleich erfolgt. Die Simulations-Verzögerung wird vorliegend mit VD‘ gekennzeichnet.
Die Verzögerungszeit D ist dabei derart bemessen, dass der Ausgangspuls POUT um die Simulations-Verzögerung VD‘ versetzt zu dem weiteren Messpuls PIN2 er folgt. Der Ausgangspuls POUT weist allgemein eine Pulsdauer PW auf. Bezogen auf das Bezugssystem des Messsystems 2 empfängt dieses also nach Abgabe des weiteren Messpulses PIN2 einen simulierten, reflektierten Ausgangspuls POUT, der um die Simulations- Verzögerung VD‘ verzögert empfangen wird und ermittelt aus dieser simulierten Laufzeit einen Abstand.
Insgesamt wird daher der Ausgangspuls POUT (exakt) um ein ganzzahliges Viel faches der Zykluszeit des Messtaktes, im Folgenden kurz als Messtakt Tp be zeichnet, zuzüglich der Simulations-Verzögerung VD‘ verschoben. Für die Verzö gerung D ergibt sich daher:
D = Tp + VD‘
In einem Zwischenschritt erfolgt innerhalb des Testsystems 4 dabei zunächst eine Feinverschiebung PFT des Pulses, wie sie speziell im Zusammenhang mit der Fi gur 4 genauer erläutert wird. Diese Feinverschiebung PFT ist dabei insgesamt be vorzugt derart gewählt, dass der hierbei verschobene Puls um ein zeitliches Ab standsfenster X von dem weiteren Messpuls PIN2 beabstandet ist.
Die Feinverschiebung ergibt sich daher zu
PFT = Tp - X
Für die Verzögerung D ergibt sich dann:
D = Tp + VD‘ = PFT + X + VD‘ Für die am Testsystem mit Hilfe der DelayLine einzustellende Verzögerung DL für die (weitere) Verschiebung des um PFT feinverschobenen Pulses ergibt sich somit unter Berücksichtigung der Totzeit: DL + TD = D - PFT = X + VD‘
Die einstellbare Verzögerung der DelayLine DL ergibt sich damit zu:
DL = X + VD‘ - TD
Bei der bisherigen Betrachtung in Fig. 3a blieb der reale Abstand a zwischen Test system 4 und Messsystem 2 noch außer Betracht und es wurde zunächst nur eine rechnerische Simulations-Verzögerung VD berücksichtigt. Bei der Ermittlung einer tatsächlich von dem Testsystem 4 einzustellenden Simu lations-Verzögerung nachfolgend mit VD“ bezeichnet, ist jedoch grundsätzlich noch zu berücksichtigen, dass die Pulse PIN sowie POUT den realen Abstand a, genauer eine Strecke s in der Zeit TS zwischen den Empfängern 8 und Sendern 6, durchlaufen müssen. Es gilt zumindest näherungsweise: s = a = c * TS.
Dies ist in der Fig. 3b dargestellt, in der zusätzlich der zeitliche Ablauf der von dem Messsystem 2 abgegebenen Messpulse, hier als P(DUT) bezeichnet, mit darge stellt ist. Es ist gut zu erkennen, dass zwischen Abgabe P(DUT) und Empfang des Pulses PIN1 am Testsystem 4 eine Zeitdauer TS vergeht.
Weiterhin wird ein Fall betrachtet, bei dem der zu simulierende, virtuelle Abstand va kleiner ist als der Abstand a und damit vom Testsystem aus gesehen negativ, d.h. das virtuelle Objekt liegt zwischen Messsystem 2 und Testsystem 4. In die sem Fall muss daher bei der Bestimmung der Verzögerung D gemäß Fig 3b die Simulations-Verzögerung VD“ rechnerisch von Tp abgezogen werden und es ergibt sich:
D = Tp - VD“ = PFT + X - VD“ Für die DelayLine, also für die am Testsystem zusätzlich zu der Feinverschiebung PFT einzustellende Verzögerung ergibt sich inklusive der Totzeit somit:
DL + TD = D - PFT = X - VD“
Die einstellbare Verzögerung der DelayLine DL ergibt sich damit zu:
DL = X - VD“ - TD
Wobei wg. va < a auch gilt: VD“ < TS.
Durch die Verschiebung in einen (den) nachfolgenden Messzyklus des Messsys- tems 2 besteht der besondere Vorteil, dass der Ausgangspuls POUT quasi in be liebiger Nähe zum zweiten Messpuls PIN2 abgegeben werden kann und damit quasi beliebige Abstände vom Messsystem 2 aus zu einem Gegenstand simuliert werden können, insbesondere auch virtuelle Abstände va, die kleiner als der Ab stand a sind und zwischen Messsystem 2 und Testsystem 4 liegen. Die Simulati- ons-Verzögerung wird also derart gewählt, dass unter Berücksichtigung des realen Abstandes a beim Messystem 2 der Ausgangspuls POUT derart zeitnah nach dem zweiten ausgegebenen Messpuls P(DUT) beim Messsystem 2 eingeht (und damit vor dem Eingang des zweiten Messpuls PIN2 beim Testsystem 4 abgegeben wird), dass das Messystem 2 einen Abstand auswertet, welcher geringer ist als der physikalische Abstand a zum Testsystem.
In diesem Fall muss quasi der Ausgangspuls POUT vom Testsystem 2 abgegeben werden, bevor das Messystem 2 den zweiten Messpuls PIN2 abgibt. Es ist daher für die Gleichung D = Tp - VD“ eine rechnerisch negative Simulations-Verzöge- rung VD“ erforderlich wie oben gezeigt.
Die Feinverschiebung PFT erfolgt dabei in allen Fällen folgendermaßen, wie an hand der Figur 4 erläutert wird: Das Testsystem 4, speziell die Steuereinheit 16, die bevorzugt als ein FPGA aus gebildet ist, weist ein Systemtakt-Signal CLK auf bzw. wird mit einem solchen be aufschlagt. Dieses Systemtakt-Signal CLK weist eine Takt- oder Zykluszeit T auf, die nachfolgend auch kurz als Systemtakt T bezeichnet wird. Der Systemtakt T liegt dabei typischerweise im Bereich von beispielsweise 2,5 ns bis 50 ns und spe ziell bei 10 ns, was einer Taktung von 100 MHz entspricht. Typischerweise sind bei diesem Systemtakt die Pulsdauern des Hl-Pegels und des LO-Pegels iden tisch.
Im Unterschied zu diesem Systemtakt T ist der Messtakt Tp, also die Zykluszeit des Messtakt-Signals PIN deutlich, um beispielsweise den Faktor 1000 größer.
Die Taktrate liegt beispielsweise im Bereich zwischen 10 kHz und 100 kHz, bei spielsweise bei 50 kHz, was einem Messtakt Tp von 20 ps entspricht. Bei dem Messtakt-Signal PIN sind der Hl-Pegel und der LO-Pegel ungleich, speziell liegt der Hl-pegel beispielsweise bei weniger als 1/5 oder 1/10 der Zykluszeit des Messtaktes Tp an und beträgt beispielsweise 100 ns.
Zurückkommend auf Figur 4 ist anhand des Messpulses PINn dargestellt, dass dieser asynchron zum Systemtakt-Signal CLK eintrifft. Zwischen dem Messpuls PINn und dem ersten Puls des Systemtakt-Signals CLK, welcher dem Messpuls PINn nachfolgt, besteht eine Phasenverschiebung FT. Wie nachfolgend noch er läutert wird, wird diese Phasenverschiebung FT vom Testsystem 4 ermittelt und für die Berechnung der Verzögerungszeit D berücksichtigt.
Um eine definierte Verschiebung des Messpulses PINn zu ermöglichen, wird die ser zunächst in einem 1 . Schritt mit dem Systemtakt-Signal CLK synchronisiert, d. h. zunächst um die Phasenverschiebung FT verschoben, sodass also der Mess puls PINn synchron zum Systemtakt-Signal CLK ist.
Anschließend wird der Puls um ein ganzzahliges Vielfaches des Systemtaktes T (n*T) verschoben, sodass in Summe sich zunächst das gepunktete, verschobene Pulssignal ergibt, welches zu diesem Zeitpunkt noch synchron mit dem Sys temtakt-Signal CLK ist.
Anschließend wird dieser Puls korrespondierend um die Phasenverschiebung FT, und zwar um die inverse Phasenverschiebung T - FT verschoben. Das derart ver schobene Pulssignal ist das um die Feinverschiebung PFT verschobene Signal. Dieses Pulssignal weist dabei bezüglich des Systemtakt-Signals CLK den gleichen Phasenversatz auf wie der Messpuls PINn.
Die Verschiebung im 2. Schritt um ein ganzzahliges Vielfaches des Systemtaktes n*T ist dabei derart, d. h. n wird entsprechend gewählt, dass sich die dargestellte Feinverschiebung PFT als PFT = Tp -X ergibt. Das Abstandsfenster X wird dabei allgemein derart gewählt und beispielsweise durch eine entsprechende Program mierung der Steuereinheit 16 (z.B. FPGA) eingestellt, dass es beispielsweise im Bereich zwischen 1-2 ps liegt, insbesondere bei der zuvor genannten Zykluszeit des Messtaktes Tp von etwa 20 ps. Damit ist ein ausreichender Abstand des ver schobenen Pulses zu dem weiteren, 2. Messpuls PIN2 gegeben.
Dieser feinverschobene Puls PFT wird schließlich um das Abstandsfenster X zu züglich der (rechnerischen, ohne Berücksichtigung des realen Abstandes A) Simu lations-Verzögerung VD verschoben (Fig. 3).
In einer alternativen Ausbildung besteht auch die Möglichkeit, dass die gesamte Feinverschiebung PFT exakt einem Messtakt Tp entspricht und lediglich in der letzten Verschiebungsstufe oder Verzögerungsstufe nur noch die Simulations-Ver zögerung VD erfolgen muss.
Insgesamt entspricht die Feinverschiebung PFT einer Verschiebung um ein ganz zahliges Vielfaches des Systemtaktes T. Die gesamte Feinverschiebung stellt sich als Summe von mehreren einzelnen Verschiebungen wie folgt dar:
PFT = FT+ n*T + T - FT = (n +1 ) * T. Mittels dieser Verschiebung PFT erfolgt daher - in Verbindung mit einer Verschie bung um das Abstandsfenster X - eine hochgenaue Verschiebung des eingehen den Messpulses PIN um exakt ein oder auch mehrere Messzyklen des Messtaktes Tp. Hervorzuheben ist, dass diese Verschiebung PFT alleine durch den Sys- temtakt bestimmt ist.
Durch diese Maßnahme mit der Berücksichtigung der Phasenverschiebung FT sind Fehler infolge einer Asynchronität zwischen Messpuls PIN und Systemtakt- Signal CLK vermieden oder reduziert. Durch die Verschiebung in einen nachfol- genden Messzyklus des Messtakt-Signals PIN ist gewährleistet, dass auch bei kurzen Signallaufzeiten und damit kurzen zu simulierenden Abständen keine Feh ler infolge einer erforderlichen Signalverarbeitungszeit (Totzeit) auftreten.
Für den Schritt zur Bestimmung der Phasenverschiebung FT und gleichzeitig auch für die Synchronisierung des Messpulses PINn mit dem Systemtakt-Signal CLK weist die Steuereinheit 16 (vergleiche hierzu insbesondere Figur 5) einen Mess- und Synchronisierungsblock auf, der nachfolgend kurz als Messblock 18 bezeich net ist. Bei diesem handelt sich um eine Schaltungsanordnung von mehreren Bau steinen. Dieser Messblock 18 weist dabei grundsätzlich eine Vielzahl von einzel- nen Delay-Bausteinen D1, D2 ... Dn auf. Jeder dieser Delay-Bausteine Dn weist eine Verzögerung d zwischen dem Anlegen eines Eingangssignals und der Ab gabe eines Ausgangssignals an. Dies bedeutet, dass zwischen einem eingehen den Signal und einem Schalten des jeweiligen Delay-Bausteins Dn (Umschalten des Ausganspegels) eine definierte Verzögerung d verstreicht. Bei den einzelnen Delay-Bausteinen Dn handelt es sich beispielsweise um Inverter oder auch um eine Multiplexer-Anordnung, wie sie grundsätzlich bekannt sind.
Die Schaltzeiten dieser Bausteine und damit die Verzögerung d liegt beispiels weise im Bereich von 100 ps. Diese Schaltanordnung mit den Delay-Bausteine Dn wird mit dem Messpuls PINn beaufschlagt. Gemäß der Figur 5 sind die einzelnen Delay-Bausteine Dn in Serie hintereinander geschaltet. Nach jedem Baustein Dn wird dessen Schaltzustand abgegriffen und ausgewertet. Die zeitliche Abfolge ist in der Figur 6 dargestellt. Zu erkennen ist zunächst das Systemtakt-Signal CLK und der hierzu um die Phasenverschiebung FT verschobene Messpuls PINn. So bald dieser anliegt, schaltet nach der Verzögerung d der erste Delay-Baustein D1 und gibt ein High-Level Ausgangssignal ab, welches als Schalten gewertet wird. Dieses Ausgangssignal liegt verzögert um die Verzögerung d nachfolgend am zweiten Baustein D2 usw. an. Beim nächsten Takt des Systemtakt-Signals CLK werden die Schaltzustände der einzelnen Bausteine Dn ausgelesen und anhand der Anzahl der geschalteten Bausteine Dn wird bei bekannter Verzögerung d mit vergleichsweise hoher Genauigkeit die Phasenverschiebung FT ermittelt.
Gleichzeitig wird dieser Messblock 18 auch zu einer Synchronisierung und damit Verschiebung des Messpulses PINn herangezogen, wie dies in der Figur 5 im un teren Bildbereich dargestellt ist. Eine derartige Synchronisierung eines Pulses mit einem vorgegebenen Takt ist grundsätzlich bekannt. Die Synchronisierung des Pulses erfolgt parallel zur Bestimmung der Phasenverschiebung FT. Der synchro nisierte Puls SYNC wir schließlich von dem Messblock 18 abgegeben.
Die gesamte Verzögerungszeit D und die einzelnen Schritte zu deren Bestimmung werden nachfolgend anhand der Darstellung der Figur 7 erläutert:
Der eingehende Messpuls PIN wird zunächst am Messblock 18 eingespeist. In diesem erfolgt wie eben beschrieben die Bestimmung der Phasenverschiebung FT sowie die Synchronisation mit dem Systemtakt-Signal CLK. Dieses synchronisierte Signal SYNC wird in einem ersten Verarbeitungsblock 20 weiterverarbeitet. Und zwar wird insbesondere das Signal um ein Vielfaches des Systemtaktes T mithilfe einer ersten Verzögerungsschaltung um n*T verschoben. Dieses verschobene Signal wird einem zweiten Verarbeitungsblock 22 zugeführt, in dem eine weitere Verschiebung um die inverse Phasenverschiebung T-FT mit Hilfe einer zweiten Verzögerungsschaltung erfolgt, so dass sich insgesamt der feinverschobene Puls PFT ergibt. Die Phasenverschiebung FT wird mit Hilfe eines Transponders 27 zu T-FT gewandelt und dem zweiten Verarbeitungsblock 22 weitergeleitet. Mit Hilfe des Transponders 27 erfolgt daher eine Art Komplement-Bildung zur Phasenver schiebung FT. Die Erzeugung dieses feinverschobenen Pulses PFT erfolgt insge samt innerhalb der Steuereinheit 16 in einem Kompensationsblock 24. In einem nachfolgenden dritten Verarbeitungsblock 25 mit einer dritten Verzöge rungsschaltung erfolgt schließlich die weitere Verschiebung um das Abstandsfens ter X zuzüglich der Simulations-Verzögerung, bevor dann der Ausgangspuls POUT ausgegeben wird.
Eine Blockbilddarstellung der Steuereinheit 16 ist in vereinfachter Darstellung in der Figur 8 dargestellt. Diese ist bevorzugt als eine integrierte Schaltung und ins besondere als ein FPGA ausgebildet oder weist zumindest eine solche integrierte Schaltung auf. Die Steuereinheit 16 weist vorzugsweise mehrere Signalverarbei tungseinheiten 17 auf, die jeweils einen Kanal bilden. Beispielsweise sind 4 oder auch mehr derartiger Signalverarbeitungseinheiten 17 implementiert. Die Steuer einheit 16 und damit zumindest eine (und vorzugsweise genau eine) ausgewählte Signalverarbeitungseinheit 17 wird eingangsseitig mit dem Messpuls-Signal PIN beaufschlagt wird und gibt ausgangsseitig den Ausgangspuls POUT aus. Die Sig nale PIN und POUT werden vorzugsweise individuell pro Kanal ausgelegt und se parat konfiguriert. Innerhalb der Signalverarbeitungseinheit 17 ist der zuvor be schriebene Kompensationsblock 24 dargestellt, weicher den feinverschobenen Puls PFT ausgibt. Weiterhin ist der dritte Verzögerungsblock 25 dargestellt, wel cher eingangsseitig - je nach Betriebsmodus - entweder mit dem feinverschobe nen Signal PFT oder mit dem Messpuls PIN direkt beaufschlagt wird. Schließlich wird ausgangsseitig der Ausgangspuls POUT ausgegeben.
Die Steuereinheit 16 weist weiterhin eine Kommunikationsschnittstelle 26 auf, über die die Signalverarbeitungseinheiten17 eingestellt und konfiguriert werden können.
Bei dieser handelt es sich um eine an sich bekannte Schnittstelle, beispielsweise um eine sogenannte SPI-Schnittstelle (Serial Peripheral Interface, SPI-Bus). Diese weist typischerweise mehrere Anschlusspins auf (3 Eingänge: SCLK, CSN, MOSI,
1 Ausgang: MISO), über die eine Eingabe und Ausgabe erfolgt. Speziell werden hierdurch mehrere Register adressiert, um Einstellungen vorzunehmen. Diese Re- gister 28, 30 ,32, 34, 38, 40, 42 werden nachfolgend allgemein als „Anschluss“ be zeichnet und sind mehrfach ausgelegt, um die Signalverarbeitungseinheiten 17 in dividuell zu konfigurieren.
So ist beispielsweise über einen (Programmier-) Anschluss 28 einstellbar, um wie viel das Signal im ersten Verzögerungsblock 20 verschoben werden soll, es wird also insbesondere der Faktor n für die ganzzahliges Verschiebung um das Takt signal T eingestellt.
Grundsätzlich besteht auch die Möglichkeit, neben der Verschiebung auch die Pulsweite des Messpulses zu verändern, d.h. die Pulsweite PW (vgl. Fig. 3) des Ausgangspulses POUT und auf einen gewünschten Wert, beispielsweise auf ein ganzzahliges Vielfaches der Zykluszeit T des Systemtaktes einzustellen (m*T).
Insbesondere werden hierbei Sicherheitsanforderungen speziell im Hinblick auf die Personensicherheit berücksichtigt. So ist beispielsweise bei Lasersystemen eine maximale Lichtintensität (Laser Safety), zu beachten. Durch die Einstellung einer kurzen Pulsweite kann diese reduziert werden.
Weiterhin ist ein Auswahlanschluss 30 vorgesehen, über den zwischen zwei Be triebsmodi, nämlich einem Normalbetrieb und einem Kompensationsbetrieb umge schaltet werden kann. Im Normalbetrieb wird der Messpuls PIN direkt dem dritten Verarbeitungsblock 25 zugeführt, wohingegen im Kompensationsbetrieb der Messpuls PINn über den Kompensationsblock 24 geleitet und das fein verscho bene Signal PFT dem dritten Verarbeitungsblock 25 zugeführt wird.
Der Verarbeitungsblock 32 überwacht das Eingangssignal PIN (Watchdog). Erfolgt keine Pulsflanke in einer vorgegebenen Zeit (z.B. 2 * Tp), so wird dies an einem Kontrollanschluss 34 ausgegeben.
Von besonderer Bedeutung ist weiterhin eine Kalibriereinheit 36, die mit einem Ka librieranschluss 38 verbunden ist. Weiterhin ist ein Konfigurationsanschluss 40 vorgesehen, über den die Verzöge rung des dritten Verarbeitungsblocks 25 konfigurierbar ist. Speziell werden über diesen Konfigurationsanschluss der virtuelle Abstand und damit die Simulations- Verzögerung VD vorgegeben.
Schließlich weist die Kommunikationsschnittstelle 26 noch einen Schaltanschluss 42 auf, mit dem die Steuereinheit 16, zumindest ein jeweiliger Kanal, aktivierbar ist, sodass also die Ausgabe des jeweiligen Ausgangspulses POUT aktiviert oder deaktiviert werden kann.
Ergänzend ist noch eine Debug-Schnittstelle als Registeranschluss 44 vorgesehen um unabhängig von der Kommunikationsschnittstelle (SPI) Einstellungen und Messungen vornehmen zu können. Über den Konfigurationsanschluss 40 ist eine feste Simulations-Verzögerung VD für eine jeweilige Signalverarbeitungseinheit 17 einstellbar. Die jeweilige Signal verarbeitungseinheit 17 definiert insofern einen Kanal mit vorgegebener Simulati- ons- Verzögerung VD. Vorzugsweise sind mehrere derartige Kanäle und damit Signalverarbeitungseinheiten 17 innerhalb der Steuereinheit 16 vorgesehen, bei- spielsweise 4 oder auch mehr, sodass unterschiedliche Simulations-Verzögerun gen VD eingestellt werden können, wobei jeder Kanal einen separaten Anschluss PIN und POUT haben kann. Die Aktivierung eines jeweiligen Kanals (einer jeweili gen Signalverarbeitungseinheit 17) erfolgt dann über den Schaltanschluss 42. Bei den einzelnen Verzögerungsschaltungen der Verarbeitungseinheiten 20, 22,
25 handelt es sich um an sich bekannte Schaltungsanordnungen, mit denen die Pulse um eine vorgegebene, einstellbare Verzögerungszeit verzögert werden kön nen. Diese Verzögerungsschaltungen sind beispielsweise ähnlich wie der Mess block 18 aufgebaut und weisen mehrere in Serie geschaltete Delay-Bausteine Dn auf. Die Verzögerungszeit wird dadurch eingestellt, dass eine bestimmte Anzahl dieser Delay-Bausteine Dn zur Auswahl der Gesamt Verzögerungszeit herangezo gen werden. Über die Kalibriereinheit 36 erfolgt die Ermittlung und Überprüfung der Verzöge rung d der einzelnen Delay-Bausteine Dn der jeweiligen Signalverarbeitungsein heit 17. Hierzu ist bevorzugt ein (einziger) in der Steuereinheit 16 integrierter Rin goszillator aufgebaut, welcher die Kalibriereinheit 36 bildet oder mit ausbildet. Für diesen Ringoszillator sind mehrere Delay-Bausteine Dn zu einem Ring verschaltet. Es wird die Eigenfrequenz des hierdurch gebildeten Ringoszillators ausgemessen. Anhand dieser Eigenfrequenz (Resonanzfrequenz des gebildeten Ringoszillators) lässt sich in einfacher Weise auf die mittlere Verzögerung d der verwendeten Delay-Bausteine Dn rückschließen. So führt die Eigenfrequenz zunächst zu einer Gesamtverzögerung, welche dividiert durch die Anzahl der eingesetzten Baustei nen Dn schließlich eine gemittelte individuelle Verzögerung d der eingesetzten Bausteinen Dn ergibt. Bei den Bausteinen Dn im Messblock 18 sowie in der Kalib riereinheit 36 handelt sich um baugleiche Bausteine Dn. Hierunter wird insbeson dere verstanden, dass diese zumindest aus einer gleichen Produktionscharge stammen. Anhand der ermittelten (gemittelten) Verzögerung d wird auf die Verzö gerung d der im Messblock 18 verwendeten Bausteine Dn zurückgeschlossen. Al ternativ könnten grundsätzlich auch die im Messblock 18 verwendeten Bausteine Dn direkt als Bauteile des Ringoszillators verwendet werden. Dies wäre jedoch mit Nachteilen bei der Genauigkeit der Bestimmung der Frequenz des Ringoszillators und damit der Bestimmung der Verzögerung der Delay-Bausteine Dn verbunden. Speziell ist vorgesehen, dass die Anzahl der für den Ringoszillator verwendeten Bausteine größer (z.B. um Faktor von zumindest 10 oder zumindest 100 bis zu Faktor 1000) ist als die Anzahl der für den Messblock 18 verwendeten Delay-Bau steine Dn.
Der so ermittelte Wert für die Verzögerung d wird beispielsweise über den Pro grammier- Anschluss 28 dem Messblock 18 bekannt gegeben, um eine genaue Bestimmung der Phasenverschiebung FT zu ermöglichen^ In der Figur 8 ist lediglich eine einzige Signalverarbeitungseinheit 17 dargestellt. Bevorzugt sind mehrere Signalverarbeitungseinheiten 17, in der Steuereinheit 16 enthalten, wobei jede Signalverarbeitungseinheit 17 wie erwähnt quasi einen eige- nen Kanal aufweist und für die unterschiedlichen Kanäle unterschiedliche Simulati ons-Verzögerungen VD für die jeweiligen Anschlüsse PIN und POUT eingestellt sind. Bevorzugt ist die gesamte Steuereinheit 16 auf einem IC, insbesondere einem FPGA untergebracht.
Die Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel be schränkt. Vielmehr können auch andere Varianten der Erfindung von dem Fach- mann hieraus abgeleitet werden, ohne den Gegenstand der Erfindung zu verlas sen. Insbesondere sind ferner alle im Zusammenhang mit dem Ausführungsbei spiel beschriebenen Einzelmerkmale auch auf andere Weise miteinander kombi nierbar, ohne den Gegenstand der Erfindung zu verlassen.
Bezugszeichenliste
2 Messsystem 4 Testsystem
6 Sender
8 Empfänger
10 Verarbeitungseinheit
12 Gegenstand 16 Steuereinheit
17 Signalverarbeitungseinheit
18 Messblock
20 erster Verarbeitungsblock 22 zweiter Verarbeitungsblock 24 Kompensationsblock
25 dritter Verarbeitungsblock
26 Kommunikationsschnittstelle
27 Transponder
28 (Programmier-) Anschluss 30 Auswahlanschluss
32 Überwachungseinheit
34 Kontrollanschluss
36 Kalibriereinheit
38 Kalibrieranschluss 40 Konfigurationsanschluss
42 Schaltanschluss
44 Registeranschluss Tp Zykluszeit Messtakt, Messtakt
T Zykluszeit Systemtakt, Systemtakt
TD Totzeit
PW Pulsweite PIN Messtakt-Signal PIN1 , 2 Messpuls POUT Ausgangspuls D Verzögerungszeit DL Delay va virtueller Abstand
VD Simulations-Verzögerung (virtual Delay), rechnerisch
VD‘ einzustellende Simulations-Verzögerung (unter Berücksichtigung von TD)
VD“ einzustellende Simulations-Verzögerung (unter Berücksichtigung von TS) a Abstand Messsystem -Testsystem s Strecke für die Pulse zwischen Messsystem - Testsystem (s=a)
TS Pulslaufzeit für Strecke s=a CLK Systemtakt-Signal
FT Phasenverschiebung (zum nachfolgenden Puls des Systemtaktes) PFT Pulsfeinverschiebung
X Abstandsfenster (zeitliche Verzögerung) d Verzögerung Delay-Baustein
SYNC synchronisiertes Signal

Claims

Ansprüche
1. Verfahren zum Testen eines Messsystems, insbesondere ein Messsystem zur Abstandsmessung speziell bei Automobilen, bei dem das Messsystem ei nen Messtakt aufweist und periodisch mit dem Messtakt getaktet jeweils ei nen Messpuls aussendet, wobei der Messpuls von einem Testsystem erfasst wird, welches einen Ausgangspuls erzeugt und diesen an das Messystem übermittelt, wobei - der Ausgangspuls bezogen auf den Messpuls um eine Verzögerungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem Vielfachen des Messtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simu lierten, vorgegebenen Laufzeit des Messpulses korreliert.
2. Verfahren nach Anspruch 1, bei dem das Testsystem einen Systemtakt mit einem Taktsignal aufweist und eine Phasenverschiebung des Messpulses in Relation zu dem Taktsignal ermittelt wird, wobei die Phasenverschiebung bei der Bestimmung der Verzögerungszeit berücksichtigt wird.
3. Verfahren nach dem vorhergehenden Anspruch, bei dem zur Ermittlung der
Phasenverschiebung der Messpuls an einen Messblock mit einer Vielzahl von einzelnen Delay-Bausteinen angelegt wird, welche jeweils nach einer Verzögerung schalten, wobei die Anzahl der Delay-Bausteine ermittelt wird, die zwischen Messpuls und Taktsignal geschaltet haben.
4. Verfahren nach dem vorhergehenden Anspruch, bei dem ein jeweiliger Delay-Baustein eine Verzögerungszeit im Bereich von 1/10 bis 1/100 oder bis 1/ 1000 des Systemtaktes aufweist.
5. Verfahren nach einem der Ansprüche, 2 bis 4, bei dem folgende Schritte durchgeführt werden a) Ermitteln der Phasenverschiebung gemäß einem der Ansprüche 2 bis 4, b) Synchronisieren des Messpulses mit dem Systemtakt c) Verschieben des Messpulses um ein ganzzahliges Vielfaches des Sys temtaktes d) weiteres Verschieben des Messpulses entsprechend der ermittelten Pha senverschiebung.
6. Verfahren nach dem vorhergehenden Anspruch, bei dem in den Schritten c) und / oder d) eine Verschiebung um den Messtakt abzüglich eines Abstands fensters erfolgt.
7. Verfahren nach einem der beiden vorhergehenden Ansprüche, bei dem zu sätzlich die Verschiebung um die Simulations-Verzögerung erfolgt - und im Falle einer vorhergehenden Einstellung eines Abstandsfensters eine Ver schiebung zuzüglich um das Abstandsfenster erfolgt - wobei anschließend der Ausgangspuls ausgegeben wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsys tem einen Systemtakt mit einem Taktsignal aufweist und der Ausgangspuls bezogen auf den Messpuls um ein ganzzahliges Vielfaches des Systemtak tes verschoben wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem für die Be rechnung der Verzögerungszeit zusätzlich eine Signallaufzeit zwischen dem Messsystem und dem Testsystem berücksichtigt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsys tem physikalisch um einen Abstand von dem Messsystem beabstandet ist und die Simulations-Verzögerung derart gewählt ist, dass die simulierte Lauf zeit einem Abstand entspricht, welcher kleiner dem physikalischen Abstand zwischen dem Messsystem und dem Testsystem ist.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Testsys tem zwischen einem Normalbetrieb und einem Kompensationsbetrieb um- schaltbar ist, wobei lediglich im Kompensationsbetrieb die Verzögerungszeit nach einem der vorhergehenden Ansprüche ermittelt wird und im Normalbe- trieb lediglich die Simulations-Verzögerung eingestellt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche und nach Anspruch 3, bei dem eine Verzögerungszeit der Delay-Bausteine individuell für das ver wendete Testsystem ermittelt und für die Ermittlung der Phasenverschiebung und/ oder der Kompensation und der Einstellung der Simulations-Verzöge rung berücksichtigt wird.
13. Verfahren nach dem vorhergehenden Anspruch, bei dem das Testsystem ei nen Ringoszillator mit Delay-Bausteinen aufweist und anhand einer Eigenfre- quenz des Ringoszillators die Verzögerung der Delay-Bausteine berechnet wird.
14. Verfahren nach einem der beiden vorhergehenden Ansprüche, bei dem es sich bei den Delay -Bausteinen um die Delay-Bausteine handelt, welche für die Ermittlung der Phasenverschiebung herangezogen werden oder um zu sätzliche, baugleiche Delay-Bausteine.
15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich bei dem realen Messystem um ein LIDAR-System handelt und sowohl der Mess- puls als auch der Ausgangspuls optische Signale sind.
16. Testsystem für ein Verfahren nach einem der vorhergehenden Ansprüche, mit
- einem Empfänger zum Empfang eines Messpulses mit einem bekannten Messtakt eines Messsystems,
- mit einem Sender zur Ausgabe eines Ausgangspulses
- mit einer Steuereinheit, welche zwischen dem Empfang des Messpulses und dem Senden des Ausgangspulses eine Verzögerungszeit bestimmt der art, dass der Ausgangspuls bezogen auf den Messpuls um eine Verzöge- rungszeit verzögert abgegeben wird, die sich zusammensetzt aus einem
Vielfachen des Messtaktes zuzüglich einer Simulations-Verzögerung, die zu einer simulierten, vorgegebenen Laufzeit des Messpulses korreliert, wobei weiterhin die Steuereinheit bevorzugt durch einen IC, insbesondere durch ein FPGA gebildet ist.
PCT/EP2022/057265 2021-04-01 2022-03-21 Verfahren zum testen eines messsystems sowie testsystem WO2022207374A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021203365.2A DE102021203365A1 (de) 2021-04-01 2021-04-01 Verfahren zum Testen eines Messsystems sowie Testsystem
DE102021203365.2 2021-04-01

Publications (1)

Publication Number Publication Date
WO2022207374A1 true WO2022207374A1 (de) 2022-10-06

Family

ID=77659161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/057265 WO2022207374A1 (de) 2021-04-01 2022-03-21 Verfahren zum testen eines messsystems sowie testsystem

Country Status (2)

Country Link
DE (1) DE102021203365A1 (de)
WO (1) WO2022207374A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022204529A1 (de) 2022-05-09 2023-11-09 Deutsches Zentrum für Luft- und Raumfahrt e.V. Vorrichtung und Verfahren zur Simulation einer Entfernungsmessung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170016981A1 (en) * 2015-07-17 2017-01-19 Hexagon Technology Center Gmbh Time-of-flight measurement apparatus and time-of-flight measurement method with ambiguity resolution in real time
US20190291743A1 (en) * 2018-03-23 2019-09-26 Infineon Technologies Ag Advanced driver assistance systems test-interface for automated driving sensors
DE102019106129A1 (de) * 2018-11-10 2020-05-14 Jenoptik Optical Systems Gmbh Testeinheit und Verfahren zum Prüfen einer LIDAR-Einheit für ein Fahrzeug

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170016981A1 (en) * 2015-07-17 2017-01-19 Hexagon Technology Center Gmbh Time-of-flight measurement apparatus and time-of-flight measurement method with ambiguity resolution in real time
US20190291743A1 (en) * 2018-03-23 2019-09-26 Infineon Technologies Ag Advanced driver assistance systems test-interface for automated driving sensors
DE102019106129A1 (de) * 2018-11-10 2020-05-14 Jenoptik Optical Systems Gmbh Testeinheit und Verfahren zum Prüfen einer LIDAR-Einheit für ein Fahrzeug

Also Published As

Publication number Publication date
DE102021203365A1 (de) 2021-09-30

Similar Documents

Publication Publication Date Title
DE69905750T2 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE10124909A1 (de) Verfahren und Vorrichtung zum Betrieb einer Radarsensoranordnung
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE19926787C2 (de) Entfernungsmeßeinrichtung und Verfahren zum Kalibrieren einer Entfernungsmeßeinrichtung
DE19914986A1 (de) Vorrichtung zum Verzögern eines Taktsignals
WO2022207374A1 (de) Verfahren zum testen eines messsystems sowie testsystem
US8735790B2 (en) Method for examining an object using a microscope with delayed control signals and a microscope for examining an object
WO2020157039A2 (de) Vorrichtung zum verarbeiten eines signals eines ortungssystems sowie verfahren zum simulieren und zum orten eines objekts
DE102015120736B4 (de) Verfahren und Füllstandsmessgerät zur Bestimmung des Füllstands eines in einem Behälter befindlichen Füllgutes
DE102009015787A1 (de) Verfahren und Vorrichtung zur Messung von Zeitintervallen
DE102017118307B4 (de) Schaltung, System und Verfahren zum Unterdrücken eines Störpulses in einem Messsignal
DE10138883B4 (de) Verfahren sowie Vorrichtung zur synchronen Signalübertragung zwischen Logik-/Speicherbausteinen
DE10121309B4 (de) Testschaltung zum Testen einer zu testenden Schaltung
DE102019131460B3 (de) Verzögerungsregelung für Lichtlaufzeitmessvorrichtungen
EP3502734A1 (de) Distanzsensor
DE102005041048B4 (de) Integrierter Schaltungsbaustein
DE10016724A1 (de) Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen
DE102017214125A1 (de) Verfahren und Vorrichtung zum Synchronisieren einer Simulation mit einem Echtzeitsystem
EP2088522B1 (de) Verfahren und Vorrichtung zur Emulation von Hardwarebeschreibungsmodellen zur Herstellung von Prototypen für integrierte Schaltungen
DE10262204B4 (de) Vorrichtung zur berührungslosen Entfernungsmessung
EP3931580B1 (de) Verfahren und auswerteeinheit zur ermittlung eines zeitpunkts einer flanke in einem signal
EP2384561B1 (de) Vorrichtung und verfahren zur zeitkalibrierung zwischen sende-/empfangsbausteinen
EP1413896A2 (de) Verfahren zum Betrieb eines Radarsensors sowie Anordnungen hierzu
EP2380072B1 (de) Aussetzbarer taktgenerator

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22717090

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22717090

Country of ref document: EP

Kind code of ref document: A1