WO2022199968A1 - Betrieb von zwei schaltwandlern an einem gemeinsamen dc-bus - Google Patents

Betrieb von zwei schaltwandlern an einem gemeinsamen dc-bus Download PDF

Info

Publication number
WO2022199968A1
WO2022199968A1 PCT/EP2022/054568 EP2022054568W WO2022199968A1 WO 2022199968 A1 WO2022199968 A1 WO 2022199968A1 EP 2022054568 W EP2022054568 W EP 2022054568W WO 2022199968 A1 WO2022199968 A1 WO 2022199968A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
switching
switching converter
uak
sampling
Prior art date
Application number
PCT/EP2022/054568
Other languages
English (en)
French (fr)
Inventor
Zoltan KLAUSZ
Original Assignee
Sma Solar Technology Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sma Solar Technology Ag filed Critical Sma Solar Technology Ag
Publication of WO2022199968A1 publication Critical patent/WO2022199968A1/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/02—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H02J1/102—Parallel operation of dc sources being switching converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Definitions

  • the invention relates to a method for operating two switching converters which are connected in parallel to one another at different points on a common DC bus.
  • the switching converters can be two DC/DC converters, two DC/AC converters, or one DC/DC converter and one DC/AC converter.
  • the invention also relates to an energy supply system with two switching converters, which is designed and set up to carry out the method.
  • Energy supply systems often contain several switching converters that are connected to a common DC bus at different points with their respective connection capacities.
  • the energy supply systems can contain regenerative energy sources, for example a PV generator or a wind turbine, which are connected to the DC bus either directly or via a switching converter and can feed electrical power into the DC bus.
  • the switching operations of semiconductor switches operating in clock mode in the switching converters lead to a high-frequency (HF), in particular clock-frequency, voltage ripple at the connection capacitances, which is superimposed on the DC voltage otherwise present.
  • the voltage ripple is transmitted to the respective connection points of the switching converters on the DC bus and can lead to a high-frequency, in particular clock-frequency, interference current there.
  • the interference current only flows between the switching converters and is usually not, or only with great difficulty, usable as a useful signal. Nevertheless, it loads the connection capacities and other components of the switching converters and can cause disturbances in the normal operation of the switching converters.
  • it represents a power flow of each switching converter, which reduces freely usable power up to the rated power of the switching converter.
  • the high-frequency interference current can, under certain circumstances, assume a high current intensity. This is particularly the case when one of the clock frequencies, possibly also both clock frequencies of the switching converters are close to a resonant frequency of a series resonant circuit formed from inherent line impedances of the DC bus and the connection capacitances. It is therefore desirable to minimize the HF interference current on the DC bus as much as possible.
  • One way of minimizing the interference current is to connect the connection capacitances of the switching converters to the DC bus via an inductive decoupling means.
  • the DC bus itself can also have one or more inductive decoupling means between the connection points of the switching converters.
  • inductive decoupling means also lead to ohmic losses during operation of the switching converter and are associated with additional expense (in particular additional installation space, costs for the decoupling means themselves, and also means for cooling them during operation).
  • the additional costs can quickly add up to a significant proportion of the total costs, particularly in the case of energy supply systems with nominal outputs in the MW range.
  • the publication DE 10 2019 202335 A1 discloses a method for operating at least two pulse-controlled inverters connected to a DC network, which are each controlled via a control signal and are each operated at one operating point.
  • a phase difference between the control signals of the at least two pulse-controlled inverters by adapting the control signal generates at least one of the pulse-controlled inverters as a function of operating point information describing the operating points of the pulse-controlled inverters.
  • the invention is based on the object of specifying a method for optimized operation of two switching converters which are connected in parallel to one another at different points on a common DC bus.
  • a high-frequency (HF) interference current which is injected into the DC bus via the connection capacitances of the switching converters and their HF voltage ripple, should be minimized during operation of the switching converters.
  • the method should be as simple and inexpensive to implement as possible. It is also the object of the invention to provide an energy supply system that is suitable for carrying out the method.
  • a method for operating a first switching converter and a second switching converter, which are connected in parallel to one another at different points with their respective connection capacities to a common DC bus has the following steps:
  • the first and the second sampling rate are the same or approximately the same, and the voltages can also be measured at the respective terminal capacitances with the same sampling rate.
  • the sampling times t1 of the first sampling rate are assigned a sampling time t2 of the second sampling rate that is as close as possible to the closest possible time.
  • the sampling times t2 of the second sampling rate are assigned a sampling time t1 of the first sampling rate that is as close as possible to the closest possible time.
  • a corresponding sampling time of the lower sampling rate does not have to be assigned to each sampling time of the higher sampling rate. Conversely, however, a corresponding sampling time of the higher sampling rate is usually assigned to each sampling time of the lower sampling rate.
  • a sampling instant possibly also a plurality of sampling instants of one sampling rate, can each have a time-synchronous sampling instant of the other sampling rate. If the first and the second sampling rate are the same, the sampling times t1 and t2 are preferably also the same time-synchronous, i.e.
  • each sampling instant t1 of the first sampling rate can be assigned a time-synchronous sampling instant t2 of the second sampling rate, and vice versa, ie the assignment is unambiguous.
  • Switching converter refers to a circuit arrangement for voltage and/or current conversion using periodically clocked electronic switches, e.g. B. in the form of flabconductor switches.
  • Switching converters include, in particular, bidirectionally operating DC/AC converters and bidirectionally operating DC/DC converters.
  • a high-frequency (HF) ripple can occur at the connection capacities of the switching converters by clocking the switches assigned to the switching converters -Tension are generated.
  • An FIF interference current is generated in the DC bus via the HF ripple voltages, which should preferably be kept low. The effect can occur particularly amplified when the switches, e.g. B. semiconductor switches of the two switching converters can be operated with the same or substantially the same clock frequency.
  • the process enables the HF voltage ripple at the connection capacities of the switching converters to be shifted against each other in such a way that the HF interference current on the DC bus is as low as possible.
  • the method can thus enable the HF interference current to be minimized.
  • the clocking of the switching converters is shifted relative to one another by means of a time offset ⁇ t in such a way that the determined maximum value of the absolute value of the differential voltage occurring within the period of time is as minimal as possible.
  • a control unit of the switching converters is designed to generate the time offset ⁇ t and to shift the clocking of the switching converters by ⁇ t relative to one another in such a way that the maximum value of the absolute value of the differential voltage is as minimal as possible.
  • the control unit can be a common control unit of the switching converters. This is advantageous since the different clock frequencies of the switching converters or the common clock frequency of the switching converters of the common control unit are known in any case. Specifically, the switching converters are given the clock frequencies or the common clock frequency by the control unit. An erroneous determination of a clock frequency by measuring a ripple voltage present on the common DC bus at the location of the switching converter is thus ruled out.
  • a change in the time synchronization between the clocking of the first switching converter and the clocking of the second switching converter, in which the time offset At a period Tia kt z. B. corresponds to a common clock frequency fi kt can again lead to a time synchronization without change. It is therefore advantageous to ensure that the time offset At z. B. at a common clock frequency is within a value range between 0 and Ti act .
  • the respective sampling rate exceeds the respective clock frequency of the switching converters by a factor of 4, advantageously by a factor of 10.
  • the voltages UAK,-I, UAK,2 present at the connection capacitances are measured at high frequency in both converters, advantageously with a respective sampling rate that is significantly higher than the clock frequency of the switching converters.
  • a target value for the output voltage is regulated via a so-called duty cycle.
  • the duty cycle indicates the mark-to-space ratio of a signal that is used to regulate the output voltage.
  • their semiconductor switches can have the same clock frequencies at least substantially, ie to the extent that this can be achieved within the scope of the technical implementation.
  • the duty cycle of the first switching converter can differ from the duty cycle of the second switching converter even if the clock frequency is substantially the same.
  • the duty cycle can be constant in time, constant in time at least over a period of several clock periods, in particular more than 100, 1000 or 10000 clock periods, but different from one another. This is the case, for example, when the first and the second switching converter are each designed as a DC/DC converter.
  • Both clocks can also have duty cycles, which each change with a second frequency. This is the case, for example, when the first and the second switching converter are each designed as a DC/AC converter. Furthermore, the clocking of one switching converter can have a constant duty cycle, while the clocking of the other has a duty cycle that changes with a second frequency, which e.g. in the case of a DC/DC converter as the first switching converter and a DC/ AC converter as the second switching converter would be the case.
  • the clocks of both switching converters each have a duty cycle that is constant at least over a large number of clock periods, with the time duration during which the maximum value for the absolute value of the differential voltage AUiviax is determined being at least one period duration of at least one of the Clock frequencies corresponds.
  • the clocking of one of the two switching converters includes a duty cycle changed at a second frequency, with the time period during which the maximum value for the absolute value of the differential voltage AUivi ax is determined corresponds to at least one period of the second frequency .
  • the switching converter whose clocking has a duty cycle that changes with the second frequency is designed as a DC/AC converter.
  • the second frequency can correspond to a frequency of an AC voltage network connected to the DC/AC converter.
  • the DC/AC converter can be designed as a bidirectional converter, i. H. allow energy to flow in both directions.
  • the first sampling rate is equal to the second sampling rate and each sampling time t1 of the first sampling rate has a time-synchronous sampling time t2 of the second sampling rate.
  • the step of determining the maximum value for the absolute value of the differential voltage AUivia x has the following additional sub-steps:
  • the step of changing a time synchronization between the clocking of the first switching converter and the clocking of the second switching converter via the time offset has the following sub-step:
  • a differential voltage is formed from the voltages UAK , ⁇ I , UAK , 2 present at the connection capacitances and a maximum value of the absolute value of the differential voltage occurring within a period of time is determined.
  • This formation of the differential voltage and determination of the maximum value can e.g. B. done in the control unit, which is preferably common to the two switching converters and z. B. can also control the clocking of the switching converter.
  • the semiconductor switches of both switching converters are each operated with a duty cycle that is constant over time
  • the period of time to be considered is advantageously at least one period of at least one of the clock frequencies.
  • clocking of one of the switching converters has a duty cycle that is constant over time, e.g. B.
  • the period of time to be considered is advantageously at least one period of the second frequency.
  • the time synchronization between the clocking of the two switching converters can be changed using an iterative method.
  • the step of changing a time synchronization between the clocking of the first switching converter and the clocking of the second switching converter via the time offset At can include the following sub-steps:
  • the predefined time offset At vd is to be understood here in the sense of a predefined increment by which the time offset At—for example a currently existing time offset At—is changed in the time synchronization of the two switching converters.
  • a direction in which the predefined time offset At Vd changes the time synchronization of the clocks of the two switching converters when the iterative method is run through again depends on which operating mode has the lower maximum value for the absolute value of the differential voltage AUiviax .
  • At least one step of the method is run through repeatedly at regular time intervals. Several steps can also be run through repeatedly at regular time intervals.
  • the predefined time offset is reduced if it is determined that the direction has already changed several times in the iterative method.
  • the predefined time offset can be reduced if it is determined that the method moves around an optimal value.
  • the timings are repeatedly shifted against one another and the result is evaluated. For example, the maximum value of the differential voltages AUiviax occurring there is determined at a current starting point, corresponding to a position of the clock pulses relative to one another. By means of a predefined time offset At Vd , the timings are now further shifted relative to each other. The then occurring maximum value of the absolute value of the differential voltages AUiviax.v d is determined again.
  • the time synchronization changes via the time offset At in a ramp-like manner and not abruptly or abruptly.
  • the change can be limited by a maximum permitted rate of change, which must not be exceeded.
  • the maximum permitted rate of change can be 2% per period of at least one of the clock frequencies, advantageously 1% per period of at least one of the clock frequencies, particularly advantageously 0.5% per period of at least one of the clock frequencies.
  • An energy supply system has a first switching converter and a second switching converter.
  • the switching converters are connected to a common DC bus with their respective connection capacities in parallel to one another at different points.
  • the energy supply system is designed and set up to carry out the method. For this purpose, it has measuring units for detecting voltages UAK.I (t1), UAK , 2 (t2) at the connection capacitances and a control unit.
  • the control unit is designed to control the switching converters.
  • the control unit is also designed to shift synchronization of the clocks of the two switching converters relative to one another via a time offset ⁇ t.
  • the control unit can also be designed to operate as an evaluation unit when the method is carried out and, for example, the maximum value for an absolute value of the differential voltage AUiviax at the connection capacitances as a function of
  • one of the two sampling rates during the period of time for the multiple sampling times t1, t2 determine.
  • Max UAK , I (t1) - UAK , 2(t2)
  • a measuring device detects a voltage at the connection capacitances.
  • a measuring device z. B. a measuring device can be used, which the switching converter already has and which is therefore already installed in the switching converter. This can save additional costs.
  • the first switching converter and the second switching converter have converter types of the same type and are each designed as a DC/DC converter or as a DC/AC converter.
  • the first switching converter is designed as a DC/DC converter and the second switching converter is designed as a DC/AC converter.
  • the first switching converter and/or the second switching converter is designed as a bidirectional switching converter.
  • a bidirectional switching converter can operate in either direction, i.e. bidirectional, with respect to a flow of power through it.
  • a PV generator is also connected to the DC bus.
  • a connection of the PV generator is arranged on the DC bus between connections of the first switching converter and the second switching converter.
  • the PV generator is connected in parallel to the DC bus.
  • FIG. 1 schematically shows an embodiment of a power generation plant
  • FIG. 3 schematically shows a flowchart of an embodiment of a method
  • FIG. 4 schematically shows a flow chart of a further embodiment of the method.
  • FIG. 1 shows an embodiment of a power generation system 10 with a DC bus 20 .
  • a first switching converter 12 and a second switching converter 14 are connected in parallel to one another at different locations on the DC bus.
  • the first switching converter 12 is connected to the DC bus 20 with a first connection capacitance 24 and the second switching converter 14 is connected with a second connection capacitance 26 .
  • the first connection capacitance 24 is connected in parallel to the input of the first switching converter 12 and thus in parallel to the DC bus 20 .
  • the second connection capacitance 26 is connected in parallel to the input of the second switching converter 14 and thus also in parallel to the DC bus 20 .
  • a first voltmeter 16 of the first switching converter 12 is set up to measure the voltage IIAK , I( ⁇ 1) at the first connection capacitance 24 at a first sampling rate.
  • a second voltmeter 18 of the second switching converter 14 is set up to measure the voltage IIAK , 2( ⁇ 2) at the second terminal capacitance 26 at a second sampling rate.
  • the first sampling rate can be the same as or different from the second sampling rate.
  • a PV generator 22 can be connected to the DC bus 20 in parallel with the switching converters 12 , 14 between the first switching converter 12 and the second switching converter 14 .
  • the switching of semiconductor switches operating in clock mode in the switching converters 12, 14 leads to a high-frequency (HF), in particular clock-frequency, voltage ripple (FIG. 2) at the connection capacitances 24, 26, which is superimposed on the DC voltage otherwise present.
  • HF high-frequency
  • FOG. 2 voltage ripple
  • the voltage ripple is transmitted to the respective connection points of the switching converters 12, 14 on the DC bus 20 and can lead there to a high-frequency, in particular clock-frequency, interference current IHF.
  • the high-frequency interference current IHF can, under certain circumstances, assume a high current intensity. This is the case in particular when a clock frequency of at least one of the switching converters 12, 14 - possibly also both clock frequencies - is close to a resonant frequency of one formed from inherent line impedances 21.1, 21.2, 21.3, 21.4 of the DC bus 20 and the connection capacitances 24, 26 Series resonant circuit is. It is therefore desirable to minimize the HF interference current IHF on the DC bus as much as possible.
  • a control unit C of the switching converters is designed to generate a time offset At and to shift the clocking of the switching converters by At so that the maximum value of the absolute value of the differential voltage, and thus the HF interference current IHF, is as minimal as possible.
  • the control unit C can be a common control unit of the switching converters. It can be present as a separate control unit. Alternatively, however, it is also possible for the control unit C to be at least partially integrated into an already existing control unit of an individual switching converter 12 , 14 .
  • FIG. 2 shows diagrammatically the time curves of the voltages U AK,i (t), IIAK , 2( ⁇ ) at the connection capacitances 24, 26.
  • the y-axes are interrupted because the ripple voltages at the connection capacitances are usually significantly lower than the prevailing DC voltage.
  • a time offset At in the clocking of the first switching converter 12 affects the ripple voltage at the first connection capacitance 24 . It can be seen that the ripple voltage shifts by the time offset At.
  • FIG. 3 an embodiment of a method for operating switching converters 12, 14 on the common DC bus 20 is shown schematically. In particular, the method for operating the power generation system 10 shown in FIG. 1 is suitable.
  • step S1 the time offset At is initially set to 0 in step S1.
  • step S2 operation takes place with At (here still equal to 0).
  • step i) the voltages U AK,i (t1), Ü AK,2 (t2) are measured at the connection capacitances 24, 26 of each of the switching converters 12, 14 with a respective sampling rate.
  • the sampling rates can be the same or different.
  • the first sampling rate of the first switching converter 12 is equal to the second sampling rate of the second switching converter 14 .
  • each sampling time t1 has the first sampling rate and exactly one temporally synchronous sampling time t2 within the second sampling rate and vice versa.
  • each sampling time t1 is not only combined with its time-synchronous sampling time t2, but also with a plurality of non-time-synchronous sampling times t2.
  • the sequentially detected voltage values UAK.2 (t2) of the second connection capacitance 26 are clearly shifted relative to the sequentially detected voltage values UAK.I (t1) of the first connection capacitance 24 for the purpose of the calculation.
  • each sampling time t1 of the first sampling rate is combined with several, optionally with each sampling time t2 of the second sampling rate, to form the differential voltage.
  • the combination is only for the purpose of calculating a number of maximum values for the absolute value of the differential voltage AUiviax.
  • step ii.2) specific sampling times t1 and t2 are selected, the selection being made such that the maximum value for the absolute value of the differential voltage AUiviax at the selected sampling times t1 and t2 is minimal.
  • the time offset At is determined as the difference between t1 and t2.
  • the switching converters 12, 14 and the DC bus 20 are operated with At (now equal to t2-t1).
  • Steps ii.1) and ii.2) are contained in a step ii).
  • Steps iii.1) and iii.2) are contained in a step iii).
  • Steps i), ii) and iii) can be run through repeatedly during the operation of the power generation system 10 .
  • step SO an embodiment of a method for operating switching converters 12, 14 on a common DC bus 20 is shown schematically.
  • the method for operating the power generation system 10 shown in FIG. 1 is suitable.
  • the time offset At in the clocking of the two switching converters 12, 14 is initially set to 0 in step ST.
  • a predefined time offset Atvd is set to e.g. B. 1% of the period set at least one of the clock frequencies.
  • the predefined time offset Atvd is to be understood in the sense of a predefined increment by which a currently existing time offset At is changed in the time synchronization of both switching converters.
  • step S2 operation takes place with At (here still equal to 0).
  • step i) the voltages UAK , i(t1), IIAK,2( ⁇ 2) are measured at the connection capacitances 24, 26 of each of the switching converters 12, 14 with the respective sampling rates.
  • the sampling rates can be the same or different from one another.
  • AUMax
  • step iiia the switching converters 12, 14 are operated on the DC bus 20 with At+ A vd .
  • step iiib) the voltages IIAK,I ( ⁇ 1), U AK,2 (t2) are again measured at the connection capacitances 24, 26 of each of the switching converters 12, 14 with the respective sampling rates.
  • for a plurality of sampling times t1, t2 one of the sampling rates during a period of time. If the sampling rate for UAK.I and UAK,2 is the same, then AU Max ,vd
  • step iiid) the maximum values of the differential voltage of AUiviax.vd are compared with AUiviax.
  • the maximum value of the differential voltage AUiviax, vd corresponds to the AUiviax, vd just determined in step iiic), vd in operation with At+ A.
  • the maximum value of the differential voltage AUiviax when iii) is run through for the first time corresponds to the
  • step iiia) to step iiie) is really a change in the operation of the switching converters 12, 14 with At and AUiviax reset, whereas with the "no" branch, steps iiia) and iiie) indicate the same operation of the switching converters (with the same At and the same AUiviax).
  • the switching converters 12, 14 continue the operation which they have already assumed in the previous step iiia). This is now only defined as a new current operation. Proceeding from this, step iiia) of the subsequent run through of the loop from iii) already shows a further change in the (new) current operation by the predefined time offset Atvd.
  • Steps iiia), iiib), iiie), iiid), iiie), iiid.j) and iiid.n) are included in step iii).
  • Step iii) can be run through repeatedly during the operation of the switching converters 12, 14. Reference character list

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

Die Anmeldung beschreibt ein Verfahren zum Betrieb eines ersten Schaltwandlers (12) und eines zweiten Schaltwandlers (14), die an unterschiedlichen Stellen mit ihren jeweiligen Anschluss-Kapazitäten (24, 26) parallel zueinander an einen gemeinsamen DC-Bus (20) angeschlossen sind. Das Verfahren weist die Schritte auf: i) Messen einer ersten Spannung UAK,1(t1) an der ersten Anschluss-Kapazität (24), mit der der erste Schaltwandler (12) an den DC-Bus (20) angeschlossen ist, im aktuellen Betrieb mit einer ersten Abtastrate; Messen einer zweiten Spannung UAK,2(t2) an der zweiten Anschluss-Kapazität (26), mit der der zweite Schaltwandler (14) an den DC-Bus (20) angeschlossen ist, im aktuellen Betrieb mit einer zweiten Abtastrate. ii) Bestimmen eines maximalen Wertes für einen Absolutbetrag einer Differenz-Spannung ΔUMax an den Anschluss-Kapazitäten (24, 26) in Abhängigkeit von |Max (UAK,1 (t1) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1, t2 einer der beiden Abtastraten während einer Zeitdauer. iii) Ändern einer zeitlichen Synchronisation zwischen einer Taktung des ersten Schaltwandlers (12) und einer Taktung des zweiten Schaltwandlers (14) über einen Zeitversatz Δt mit dem Ziel, den maximalen Wert für den Absolutbetrag der Differenz-Spannung ΔUMax zu minimieren. Die Anmeldung beschreibt weiter eine Energieversorgungsanlage (10), die zur Durchführung des Verfahrens ausgelegt und eingerichtet ist.

Description

BETRIEB VON ZWEI SCHALTWANDLERN AN EINEM GEMEINSAMEN DC-BUS
Technisches Gebiet der Erfindung
Die Erfindung betrifft ein Verfahren zum Betrieb von zwei Schaltwandlern, die an unterschiedlichen Stellen parallel zueinander an einen gemeinsamen DC-Bus angeschlossen sind. Bei den Schaltwandlern kann es sich um zwei DC/DC-Wandler, zwei DC/AC-Wandler, oder einen DC/DC-Wandler und einen DC/AC-Wandler handeln. Die Erfindung betrifft zudem ein Energieversorgungsanlage mit zwei Schaltwandlern, die zur Durchführung des Verfahrens ausgelegt und eingerichtet ist.
Stand der Technik
Energieversorgungsanlagen beinhalten oft mehrere Schaltwandler, die an unterschiedlichen Stellen mit ihren jeweiligen Anschluss-Kapazitäten an einen gemeinsamen DC-Bus angeschlossen sind. Die Energieversorgungsanlagen können regenerative Energiequellen, beispielsweise einen PV-Generator oder eine Windkraftanlage, beinhalten, die entweder direkt oder auch über einen Schaltwandler mit dem DC-Bus verbunden sind und elektrische Leistung in den DC-Bus einspeisen können.
Die Schalthandlungen von im Taktbetrieb operierenden Halbleiterschaltern in den Schaltwandlern führen zu einem hochfrequenten (HF), insbesondere taktfrequenten, Spannungs-Ripple an den Anschluss-Kapazitäten, der der ansonsten vorhandenen Gleichspannung überlagert ist. Der Spannungs-Ripple überträgt sich auf die jeweiligen Anschlussstellen der Schaltwandler an dem DC-Bus, und kann dort zu einem hochfrequenten, insbesondere taktfrequenten, Störstrom führen. Dabei fließt der Störstrom lediglich zwischen den Schaltwandlern und ist üblicherweise nicht oder nur sehr schwer als Nutzsignal zu verwerten. Er belastet dennoch die Anschlusskapazitäten und weitere Komponenten der Schaltwandler und kann Störungen im normalen Betrieb der Schaltwandler erzeugen. Zusätzlich stellt er einen Leistungsfluss jedes Schaltwandlers dar, wodurch eine bis zur Nennleistung der Schaltwandler frei nutzbare Leistung verringert wird. Der hochfrequente Störstrom kann unter Umständen eine große Stromstärke annehmen. Dies ist insbesondere dann der Fall, wenn eine der Taktfrequenzen, gegebenenfalls auch beide Taktfrequenzen der Schaltwandler nahe bei einer Resonanzfrequenz eines aus inhärenten Leitungsimpedanzen des DC-Busses und den Anschlusskapazitäten gebildeten Reihenschwingkreises ist. Daher ist es wünschenswert, den HF Störstrom auf dem DC-Bus weitestmöglich zu minimieren.
Eine Möglichkeit zur Minimierung des Störstroms ist es, die Anschluss-Kapazitäten der Schaltwandler jeweils über ein induktives Entkopplungsmittel an den DC-Bus anzuschließen. Alternativ oder kumulativ dazu kann auch der DC-Bus selbst ein oder mehrere induktive Entkopplungsmittel zwischen den Anschlussstellen der Schaltwandler aufweisen. Derartige induktive Entkopplungsmittel führen jedoch auch zu ohmschen Verlusten im Betrieb der Schaltwandler und sind mit einem zusätzlichen Aufwand verbunden (insbesondere zusätzlicher Bauraum, Kosten für die Entkopplungsmittel selbst, sowie auch Mittel zu deren Kühlung im Betrieb). Gerade bei Energieversorgungsanlagen mit Nennleistungen im MW-Bereich können die zusätzlichen Kosten schnell einen signifikanten Anteil an den Gesamtkosten annehmen.
In der Druckschrift US3883792 wird ein Steuerungssystem für einen thyristorbasierten AC/DC-Schaltwandler beschrieben, das ausgelegt ist, harmonische Oberschwingungen, die von dem AC/DC-Schaltwandler auf seiner AC-Seite erzeugt und in ein AC-seitig angeschlossenes AC-Netz reflektiert werden, durch Strommessung und Anpassung von Zündwinkeln der Thyristoren des Wandlers zu minimieren.
In der Druckschrift WO91/03863A1 wird ein Verfahren für einen DC/AC- Schaltwandler beschrieben, bei dem die von dem DC/AC-Schaltwandler auf seiner AC-Seite erzeugten Oberschwingungen durch Erfassung von Fourier-Komponenten der AC-Netzspannung und Anpassung der Zündwinkel des Wandlers minimiert werden.
Die Druckschrift DE 10 2019 202335 A1 offenbart ein Verfahren zum Betrieb von wenigstens zwei mit einem Gleichstromnetzwerk verbundenen Pulswechselrichtern, die jeweils über ein Ansteuersignal angesteuert und in jeweils einem Arbeitspunkt betrieben werden. Dabei wird eine Phasendifferenz zwischen den Ansteuersignalen der wenigstens zwei Pulswechselrichter durch Anpassung des Ansteuersignals wenigstens eines der Pulswechselrichter in Abhängigkeit einer die Arbeitspunkte der Pulswechselrichter beschreibenden Arbeitspunktinformation erzeugt.
Die Veröffentlichung Youssef, T. [et al.]; „DC-BUS voltage rippte minimization of distributed DC-DC Converters based on phase shifting theory; 2017 IEEE International Conference on Environment and Electrical Engineering and 2017 IEEE Industrial and Commercial Power Systems Europe (EEEIC / l&CPS Europe), 2017; pp. 1-6; doi: 10.1109/EEEIC.2017.7977588 beschreibt ein Verfahren zur Synchronisierung von PWM-Signalen verteilter DC-DC-Wandler, die zur Integration erneuerbarer Energiequellen in einen DC-Bus eines Microgrids verwendet werden. Dabei wird ein Wandler von einem Energiemanagementzentrum des Microgrids ausgewählt, um als Master-Wandler eine Trägerfrequenz des DC-Busses zu regulieren. Die anderen Wandler operieren als Slave-Wandler, extrahieren Komponenten der Trägerfrequenz aus der Restwelligkeit des DC-Busses und passen ihre lokale Frequenz an die gleiche Frequenz an.
Aufgabe der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren für einen optimierten Betrieb von zwei Schaltwandlern anzugeben, die parallel zueinander an unterschiedlichen Stellen an einen gemeinsamen DC-Bus angeschlossen sind. Insbesondere soll dabei ein hochfrequenter (HF) Störstrom, der über die Anschluss-Kapazitäten der Schaltwandler und deren HF Spannungs-Ripple auf den DC-Bus eingekoppelt wird, im Betrieb der Schaltwandler minimiert werden. Das Verfahren soll möglichst einfach und kostengünstig umsetzbar sein. Es ist zudem Aufgabe der Erfindung, eine zur Durchführung des Verfahrens geeignete Energieversorgungsanlage aufzuzeigen.
Lösung
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Die Aufgabe, eine zur Durchführung des Verfahrens geeignete Energieversorgungsanlage anzugeben, wird mit den Merkmalen des unabhängigen Anspruchs 12 gelöst. Vorteilhafte Ausführungsformen des Verfahrens sind in den Ansprüchen 2 bis 11, vorteilhafte Ausführungsformen der Energieversorgungsanlage in den Ansprüchen 13 bis 16 angegeben. Beschreibung der Erfindung
Ein Verfahren zum Betrieb eines ersten Schaltwandlers und eines zweiten Schaltwandlers, die an unterschiedlichen Stellen mit ihren jeweiligen Anschluss- Kapazitäten parallel zueinander an einen gemeinsamen DC-Bus angeschlossen sind, weist die folgenden Schritte auf:
Messen einer ersten Spannung UAK,i(t1 ) an der Anschluss-Kapazität des ersten Schaltwandlers im aktuellen Betrieb mit einer ersten Abtastrate, Messen einer zweiten Spannung IIAK,2(Ϊ2) an der Anschluss-Kapazität des zweiten Schaltwandlers im aktuellen Betrieb mit einer zweiten Abtastrate. In einer Ausführungsform des Verfahrens sind die erste und die zweite Abtastrate gleich oder annähernd gleich und es können die Spannungen auch mit der gleichen Abtastrate an den jeweiligen Anschluss-Kapazitäten gemessen werden.
Bestimmen eines maximalen Wertes für einen Absolutbetrag einer Differenz- Spannung AUiviax an den Anschluss-Kapazitäten in Abhängigkeit von |Max (IIAK,I(Ϊ) - U AK,2(t) ) | für mehrere Abtastzeitpunkte t1 , t2 einer der beiden Abtastraten während einer Zeitdauer. Die Differenz-Spannung AUiviax kann dabei z. B. AUiviax = |Max (UAK,i(t1 ) - UAK,2(t2))| entsprechen. Je nach erster und zweiter Abtastrate können die Abtastzeitpunkte t1 und t2 bei AUiviax = |Max (UAK.I (t1 ) - IIAK,2(Ϊ2))| für UAK.I und UAK,2 verschieden sein. In diesem Fall ist jedoch beim Bilden der Differenz-Spannung zu berücksichtigen, dass den Abtastzeitpunkten t1 der ersten Abtastrate ein möglichst zeitnah benachbarter Abtastzeitpunkt t2 der zweiten Abtastrate zugeordnet wird. Dies gilt auch im umgekehrten Fall, nämlich dass bei dem Bilden der Differenz-Spannung den Abtastzeitpunkten t2 der zweiten Abtastrate ein möglichst zeitnah benachbarter Abtastzeitpunkt t1 der ersten Abtastrate zugeordnet wird. Bei verschieden großen Abtastraten muss nicht jedem Abtastzeitpunkt der höheren Abtastrate ein entsprechender Abtastzeitpunkt der niedrigeren Abtastrate zugeordnet sein. Umgekehrt ist jedoch üblicherweise jedem Abtastzeitpunkt der niedrigeren Abtastrate ein entsprechender Abtastzeitpunkt der höheren Abtastrate zugeordnet. Bei verschieden großen Abtastraten kann ein Abtastzeitpunkt, gegebenenfalls auch mehrere Abtastzeitpunkte der einen Abtastrate jeweils einen zeitsynchronen Abtastzeitpunkt der anderen Abtastrate aufweisen. Sind die erste und die zweite Abtastrate gleich, so sind die Abtastzeitpunkte t1 und t2 bevorzugterweise auch zeitsynchron, das heißt es gilt t1 =t2 bei AUiviax = |Max (UAK,i(t1 ) - ÜAK,2(t2))| für UAK.I und UAK,2 gleich. In diesem Fall kann jedem Abtastzeitpunkt t1 der ersten Abtastrate ein zeitsynchroner Abtastzeitpunkt t2 der zweiten Abtastrate zugeordnet sein und umgekehrt, das heißt die Zuordnung ist eineindeutig.
Ändern einer zeitlichen Synchronisation zwischen einer Taktung des ersten Schaltwandlers und einer Taktung des zweiten Schaltwandlers über einen Zeitversatz At mit dem Ziel, den maximalen Wert für den Absolutbetrag der Differenz- Spannung AUiviax zu minimieren.
Schaltwandler bezeichnet eine Schaltungsanordnung zur Spannungs- und/oder Stromwandlung mithilfe periodisch getakteter elektronischer Schalter, z. B. in Form von Flalbleiterschaltern. Schaltwandler umfassen insbesondere bidirektional arbeitende DC/AC-Wandler und bidirektional arbeitende DC/DC-Wandler.
Beim Betrieb von zwei Schaltwandlern, die an unterschiedlichen Stellen mit ihren jeweiligen Anschluss-Kapazitäten parallel zueinander an einen gemeinsamen DC- Bus angeschlossen sind, kann über das Takten der den Schaltwandlern zugeordneten Schalter an den Anschluss-Kapazitäten der Schaltwandler jeweils eine hochfrequente (HF) Ripple-Spannung erzeugt werden. Über die HF Ripple- Spannungen wird ein FIF-Störstrom in dem DC-Bus generiert, der bevorzugt gering gehalten werden soll. Der Effekt kann insbesondere dann verstärkt auftreten, wenn die Schalter, z. B. Halbleiterschalter der zwei Schaltwandler mit gleicher oder substantiell gleicher Taktfrequenz betrieben werden.
Das Verfahren ermöglicht, den HF Spannungs-Ripple an den Anschlusskapazitäten der Schaltwandler so gegeneinander zu verschieben, dass ein möglichst geringer HF-Störstrom auf dem DC-Bus resultiert. Es kann dabei ausgenutzt werden, dass gegenphasige HF-Spannungs-Ripple in ihrer Wirkung auf den DC-Bus üblicherweise zu einem hohen HF-Störstrom führen können, während eher gleichphasige HF- Spannungs-Ripple zu einem eher geringen HF-Störstrom führen können. Durch geeignetes Verschieben der HF-Spannungs-Ripple zu gleichphasigen HF- Spannungs-Ripple kann das Verfahren so ermöglichen, den HF-Störstrom zu minimieren. Die Taktung der Schaltwandler wird mittels eines Zeitversatzes At so relativ zueinander verschoben, dass der ermittelte, innerhalb der Zeitdauer auftretende Maximalwert des Absolutbetrages der Differenz-Spannung möglichst minimal wird. In einer Ausführungsform ist eine Steuereinheit der Schaltwandler ausgelegt, den Zeitversatz At so zu erzeugen und die Taktung der Schaltwandler um At so gegeneinander zu verschieben, dass der Maximalwert des Absolutbetrages der Differenz-Spannung möglichst minimal wird. Die Steuereinheit kann eine gemeinsame Steuereinheit der Schaltwandler sein. Dies ist vorteilhaft, da die unterschiedlichen Taktfrequenzen der Schaltwandler oder die gemeinsame Taktfrequenz der Schaltwandler der gemeinsamen Steuereinheit ohnehin bekannt sind. Konkret werden nämlich den Schaltwandlern die Taktfrequenzen bzw. die gemeinsame Taktfrequenz durch die Steuereinheit vorgegeben. Eine fehlerhafte Ermittlung einer Taktfrequenz durch eine Messung einer auf dem gemeinsamen DC- Bus vorhandenen Ripple-Spannung am Ort der Schaltwandler ist damit ausgeschlossen. Dies hingegen ist eine potenzielle Fehlerquelle eines bekannten Verfahrens, bei dem untereinander weitgehend autark operierende Schaltwandler an den gemeinsamen DC-Bus angebunden sind und ihre Taktfrequenzen einer an dem DC-Bus vermeintlich vorherrschenden Taktfrequenz anpassen, die über einen als Master-Wandler operierenden Wandler auf den DC-Bus übertragen wird. Bei dem bekannten Verfahren erfolgt die Ermittlung der auf dem DC-Bus vorherrschenden Taktfrequenz erst aus den von den verteilten Schaltwandlern lokal detektierten Ripple-Spannungen. Sie wird insbesondere dadurch erschwert, dass auf dem gemeinsamen DC-Bus stets eine Überlagerung aller gegebenenfalls taktversetzt und mit leicht verschiedenen Frequenzen operierenden Schaltwandler vorhanden ist. Diese Fehlerquelle ist in dem erfindungsgemäßen Verfahren, bei dem die Schaltwandler durch eine gemeinsame Steuereinheit mit jeweils vordefinierten Taktfrequenzen und koordiniert zueinander angesteuert werden, ausgeschlossen.
Eine Änderung der zeitlichen Synchronisation zwischen der Taktung des ersten Schaltwandlers und der Taktung des zweiten Schaltwandlers, bei der der Zeitversatz At einer Periodendauer Tiakt z. B. einer gemeinsamen Taktfrequenz fiakt entspricht, kann wieder zu einer zeitlichen Synchronisation ohne Änderung führen. Daher ist vorteilhafterweise darauf zu achten, dass der Zeitversatz At z. B. bei einer gemeinsamen Taktfrequenz innerhalb eines Wertebereiches zwischen 0 und Tiakt liegt.
In einer Ausführungsform des Verfahrens übersteigt die jeweilige Abtastrate die jeweilige Taktfrequenz der Schaltwandler um das 4-fache, vorteilhafterweise um das 10-fache. Die an den Anschluss-Kapazitäten anliegenden Spannungen UAK,-I , UAK,2 werden bei beiden Wandlern hochfrequent gemessen, vorteilhafterweise mit einer jeweiligen Abtastrate, die deutlich über der Taktfrequenz der Schaltwandler liegt.
Bei Schaltwandlern wird ein Sollwert der Ausgangsspannung über einen sogenannten Duty-Cycle geregelt. Der Duty-Cycle gibt dabei das Puls/Pausen- Verhältnis eines Signals an, über das die Ausgangsspannung geregelt wird. Bei den Schaltwandlern können deren Halbleiterschalter zumindest substantiell, also soweit im Rahmen der technischen Ausführung erreichbar, gleiche Taktfrequenzen aufweisen. Der Duty-Cycle der ersten Schaltwandlers kann sich auch bei substantiell gleicher Taktfrequenz von dem Duty-Cycle des zweiten Schaltwandlers unterscheiden. Der Duty-Cycle kann zeitlich konstant, zumindest über einen Zeitraum von mehreren Taktperioden, insbesondere von mehr als 100, 1000 oder 10000 Taktperioden zeitlich konstant, aber untereinander verschieden sein. Dies ist beispielsweise dann der Fall, wenn der erste und der zweite Schaltwandler jeweils als ein DC/DC-Wandler ausgebildet ist. Es können auch beide Taktungen Duty- Cycles aufweisen, die sich jeweils mit einer zweiten Frequenz ändern. Dies ist z.B. dann der Fall, wenn der erste und der zweite Schaltwandler jeweils als ein DC/AC- Wandler ausgebildet ist. Ferner kann auch die Taktung eines Schaltwandlers einen konstanten Duty-Cycle aufweisen, während die Taktung des anderen einen Duty- Cycle aufweist, der sich mit einer zweiten Frequenz ändert, was z.B. im Falle eines DC/DC-Wandlers als erstem Schaltwandler und eines DC/AC-Wandlers als zweitem Schaltwandler der Fall wäre.
In einer Ausführungsform des Verfahrens weisen die Taktungen beider Schaltwandler jeweils einen zumindest über eine Vielzahl von Taktperioden konstanten Duty-Cycle auf, wobei die Zeitdauer, während der der maximale Wert für den Absolutbetrag der Differenz-Spannung AUiviax bestimmt wird, zumindest einer Periodendauer zumindest einer der Taktfrequenzen entspricht. In einer Ausführungsform des Verfahrens umfasst die Taktung eines der beiden Schaltwandler einen mit einer zweiten Frequenz geänderten Duty-Cycle, wobei die Zeitdauer, während der der maximale Wert für den Absolutbetrag der Differenz- Spannung AUiviax bestimmt wird, zumindest einer Periodendauer der zweiten Frequenz entspricht.
In einer Ausführungsform des Verfahrens ist der Schaltwandler, dessen Taktung einen mit der zweiten Frequenz geänderten Duty-Cycle aufweist als DC/AC-Wandler ausgebildet. Dabei kann die zweite Frequenz einer Frequenz eines an den DC/AC- Wandler angeschlossenen Wechselspannungsnetzes entsprechen. Der DC/AC- Wandler kann dabei als bidirektionaler Wandler ausgebildet sein, d. h. einen Energiefluss in beide Richtungen ermöglichen.
In einer Ausführungsform des Verfahrens ist die erste Abtastrate gleich der zweiten Abtastrate und jeder Abtastzeitpunkt t1 der ersten Abtrastrate weist einen zeitsynchronen Abtastzeitpunkt t2 der zweiten Abtastrate auf. Dabei weist der Schritt des Bestimmens des maximalen Wertes für den Absolutbetrag der Differenz- Spannung AUiviax die folgenden zusätzlichen Teilschritte auf:
Bestimmen eines maximalen Wertes für einen Absolutbetrag der Differenz- Spannung AUiviax an den Anschluss-Kapazitäten in Abhängigkeit von |Max (UAK,I (t1) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1 und mehrere dazu nicht zeitsynchrone Abtastzeitpunkte t2 während einer Zeitdauer.
Auswahl bestimmter Abtastzeitpunkte t1 und t2, wobei die Auswahl so erfolgt, dass der maximale Wert für den Absolutbetrag der Differenz-Spannung AUiviax zu den ausgewählten Abtastzeitpunkten t1 und t2 minimal ist.
In einer Ausführungsform des Verfahrens weist der Schritt des Änderns einer zeitlichen Synchronisation zwischen der Taktung des ersten Schaltwandlers und der Taktung des zweiten Schaltwandlers über den Zeitversatz At den folgenden Teilschritt auf:
Bestimmen des Zeitversatzes At als Differenz von t1 und t2.
Es wird eine Differenz-Spannung aus den an den Anschluss-Kapazitäten anliegenden Spannungen UAK,-I , UAK,2 gebildet und ein innerhalb einer Zeitdauer auftretenden Maximalwert des Absolutbetrages der Differenz-Spannung ermittelt. Diese Bildung der Differenz-Spannung und Ermittlung des Maximalwertes kann z. B. in der Steuereinheit erfolgen, die bevorzugt den beiden Schaltwandlern gemein ist und z. B. auch die Taktung der Schaltwandler steuern kann. In einem Fall, bei dem Halbleiterschalter beider Schaltwandler jeweils mit zeitlich konstantem Duty-Cycle betrieben werden, ist die zu betrachtende Zeitdauer vorteilhaft zumindest eine Periodendauer zumindest einer der Taktfrequenzen. In einem Fall, bei dem eine Taktung eines der Schaltwandler einen zeitlich konstanten Duty-Cycle aufweist, z. B. bei einem DC/DC-Wandler als dem einen der Schaltwandler, und eine Taktung des anderen Schaltwandlers einen Duty Cycle aufweist, der sich mit einer zweiten Frequenz ändert, z. B. bei einem DC/AC-Wandler als dem anderen der Schaltwandler, ist die zu betrachtende Zeitdauer vorteilhaft zumindest eine Periodendauer der zweiten Frequenz.
In einer Ausführungsform des Verfahrens kann das Ändern der zeitlichen Synchronisation zwischen den Taktungen beider Schaltwandler nach einem iterativen Verfahren erfolgen. Dabei kann der Schritt des Änderns einer zeitlichen Synchronisation zwischen der Taktung des ersten Schaltwandlers und der Taktung des zweiten Schaltwandlers über den Zeitversatz At die folgenden Teilschritte beinhalten:
Betreiben der Schaltwandler mit einer um einen vordefinierten Zeitversatz Atvd geänderten zeitlichen Synchronisation. Der vordefinierte Zeitversatz Atvd ist hierbei im Sinne einer vordefinierten Schrittweite zu verstehen, um die der Zeitversatz At - beispielsweise ein aktuell bestehender Zeitversatz At - in der zeitlichen Synchronisation beider Schaltwandler geändert wird.
Erneutes Messen von Spannungen UAK.I (t1), UAK,2 (t2) an den Anschluss- Kapazitäten jedes der Schaltwandler mit den jeweiligen Abtastraten.
Erneutes Bestimmen eines maximalen Wertes AUiviax.vd für einen Absolutbetrag einer Differenz-Spannung an den Anschluss-Kapazitäten in Abhängigkeit von |Max (UAK.I (t1 ) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1, t2 einer der Abtastraten während der Zeitdauer mit der um den vordefinierten Zeitversatz AtVd geänderten zeitlichen Synchronisation.
Vergleich des erneut bestimmten maximalen Wertes AUiviax.vd für den Absolutbetrag der Differenz-Spannungen mit dem zuvor bestimmten maximalen Wert AUiviax. Betreiben der Schaltwandler im aktuellen Betrieb, oder mit der um den vordefinierten Zeitversatz AtVd geänderten zeitlichen Synchronisation als neuem aktuellen Betrieb der Schaltwandler, in Abhängigkeit davon, welche Betriebsart den geringeren maximalen Wert für den Absolutbetrag der Differenz-Spannung AUiviax aufweist.
In einer Ausführungsform des Verfahrens hängt eine Richtung, in die der vordefinierte Zeitversatz AtVd die zeitliche Synchronisation der Taktungen der beiden Schaltwandler beim erneuten Durchlaufen des iterativen Verfahrens ändert, davon ab, welche Betriebsart den geringeren maximalen Wert für den Absolutbetrag der Differenz-Spannung AUiviax aufweist.
In einer Ausführungsform des Verfahrens wird zumindest ein Schritt des Verfahrens in regelmäßigen Zeitabständen wiederholt durchlaufen. Dabei können auch mehrere Schritte in regelmäßigen Zeitabschnitten wiederholt durchlaufen werden.
In einer Ausführungsform des Verfahrens wird der vordefinierte Zeitversatz verkleinert, wenn festgestellt wird, dass bei dem iterativen Verfahren bereits mehrmals eine Änderung der Richtung erfolgte. Insbesondere kann der vordefinierte Zeitversatz verkleinert werden, wenn festgestellt wird, dass das Verfahren sich um einen optimalen Wert herumbewegt.
In einer Ausführungsform, in der das Verfahren iterativ erfolgt, werden die Taktungen wiederholt gegeneinander verschoben und das Ergebnis wird bewertet. Zum Beispiel wird bei einem aktuellen Ausgangspunkt, entsprechend einer Lage der Taktungen relativ zueinander, der dort auftretende Maximalwert der Differenz-Spannungen AUiviax ermittelt. Mittels eines vordefinierten Zeitversatzes AtVd werden die Taktungen nun weiter relativ zueinander verschoben. Wieder wird der dann auftretende Maximalwert des Absolutbetrages der Differenz-Spannungen AUiviax.vd ermittelt.
Bei AUMax.vd <= /UMax hat die Änderung der Synchronisation um den vordefinierten Zeitversatz AtVd zu einer Verbesserung geführt (die Ursache des Störstroms hat abgenommen). In diesem Fall werden die Taktungen der Schaltwandler auf den um Atvd verschobenen Wert als neuen Ausgangspunkt geändert, ausgehend von da werden die Taktungen relativ zueinander weiter in die entsprechende Richtung verschoben, die zu einer Verbesserung geführt hat, verschoben. Bei AUMax.vd > AUMax hat die Änderung der Synchronisation um den vordefinierten Zeitversatz Atvd der Taktungen zu einer Verschlechterung geführt (die Ursache des Störstroms hat zugenommen). In diesem Fall bleiben die Taktungen beim zuvor herrschenden aktuellen Ausgangspunkt. Ausgehend von da werden die Taktungen relativ zueinander in die entgegengesetzte Richtung verschoben, da die letzte Änderungsrichtung ja zu einer Verschlechterung geführt hat.
In einer Ausführungsform des Verfahrens erfolgt eine Änderung der zeitlichen Synchronisation über den Zeitversatz At rampenförmig und nicht abrupt bzw. sprungartig. Konkret kann dabei die Änderung über eine maximal erlaubte Änderungsrate limitiert sein, die nicht überschritten werden darf. Die maximal erlaubte Änderungsrate kann 2% pro Periodendauer zumindest einer der Taktfrequenzen, vorteilhafterweise 1% pro Periodendauer zumindest einer der Taktfrequenzen, besonders vorteilhaft 0,5% pro Periodendauer zumindest einer der Taktfrequenzen betragen. Hierdurch kann ein instabiler Betrieb der beiden Schaltwandler an dem gemeinsamen DC-Bus vermieden werden, wie er z. B. bei einer sprungartigen Änderung des Zeitversatzes durch hohe Spannungsschwankungen am DC-Bus passieren könnte.
Eine Energieversorgungsanlage weist einen ersten Schaltwandler und einen zweiten Schaltwandler auf. Die Schaltwandler sind mit ihren jeweiligen Anschluss- Kapazitäten parallel zueinander an unterschiedlichen Stellen an einen gemeinsamen DC-Bus angeschlossen. Die Energieversorgungsanlage ist zur Durchführung des Verfahrens ausgelegt und eingerichtet. Sie weist dafür Messeinheiten zur Detektion von Spannungen UAK.I (t1), UAK,2 (t2) an den Anschluss-Kapazitäten sowie eine Steuereinheit auf. Die Steuereinheit ist zur Steuerung der Schaltwandler ausgelegt. Die Steuereinheit ist außerdem ausgelegt, eine Synchronisation der Taktungen beider Schaltwandler relativ zueinander über einen Zeitversatz At zu verschieben. Die Steuereinheit kann weiterhin dazu ausgelegt sein, bei einer Durchführung des Verfahrens als Auswerteeinheit zu operieren, und beispielsweise den maximalen Wert für einen Absolutbetrag der Differenz-Spannung AUiviax an den Anschluss- Kapazitäten in Abhängigkeit von |Max (UAK,I (t1) - UAK,2 (t2))| für die mehreren Abtastzeitpunkte t1, t2 einer der beiden Abtastraten während der Zeitdauer zu bestimmen. Alternativ ist es jedoch auch möglich, dass die Energieversorgungsanlage zum Zweck der Auswertung eine separate Auswerteeinheit aufweist, die mit der Messeinrichtung und/oder der Steuereinheit steuerungstechnisch verbunden ist.
Bei jedem der Schaltwandler wird über eine Messeinrichtung eine Spannung an den Anschluss-Kapazitäten detektiert. Als eine solche Messeinrichtung kann z. B. eine Messeinrichtung verwendet werden, die der Schaltwandler bereits aufweist und die deshalb bereits im Schaltwandler verbaut ist. Dies kann Zusatzkosten ersparen.
In einer Ausführungsform der Energieversorgungsanlage weisen der erste Schaltwandler und der zweite Schaltwandler gleichartige Wandlertypen auf und sind jeweils als DC/DC-Wandler oder als DC/AC-Wandler ausgebildet.
In einer Ausführungsform der Energieversorgungsanlage ist der erste Schaltwandler als DC/DC-Wandler und der zweite Schaltwandler als DC/AC-Wandler ausgebildet.
In einer Ausführungsform der Energieversorgungsanlage ist der erste Schaltwandler und/oder der zweite Schaltwandler als ein bidirektionaler Schaltwandler ausgebildet. Ein bidirektionaler Schaltwandler kann in Bezug auf einen durch ihn fließenden Leistungsfluss in beide Richtungen, also bidirektional, operieren.
In einer Ausführungsform der Energieversorgungsanlage ist zusätzlich ein PV- Generator an den DC-Bus angeschlossen. Dabei ist ein Anschluss des PV- Generators an dem DC-Bus zwischen Anschlüssen des ersten Schaltwandlers und des zweiten Schaltwandlers angeordnet. Der PV-Generator ist parallel auf den DC- Bus aufgeschaltet. Die räumliche Anordnung zwischen den Schaltwandlern ist vorteilhaft, weil dann, insbesondere für einen Fall, bei dem die einzelnen Schaltwandler Nennleistungen aufweisen, die jeweils kleiner als eine Nennleistung des PV-Generators sind, eine besonders kostengünstige Auslegung der Stromschienen realisiert werden kann.
Mit einem solchen Verfahren und einer solchen Energieversorgungsanlage ist es nicht erforderlich, mittels eines an dem DC-Bus vorzusehenden Stromsensors den HF-Störstrom selbst zu messen. Vielmehr wird die Ursache des Störstroms, nämlich die Spannungs-Ripple und deren zeitliche Lage relativ zueinander vermessen. Das kann mit ohnehin in den Spannungswandlern vorhandenen Messmitteln erfolgen. Kurzbeschreibunq der Figuren
Im Folgenden wird die Erfindung mithilfe von Figuren dargestellt. Von diesen zeigen
Fig. 1 schematisch eine Ausführungsform einer Energieerzeugungsanlage;
Fig. 2 Verläufe von Spannungen an den Anschluss-Kapazitäten;
Fig. 3 schematisch ein Ablaufdiagramm einer Ausführungsform eines Verfahrens;
Fig. 4 schematisch ein Ablaufdiagramm einer weiteren Ausführungsform des Verfahrens.
In den Figuren sind gleiche oder ähnliche Elemente mit den gleichen Bezugszeichen bezeichnet.
Fiqurenbeschreibunq
In Fig. 1 ist schematisch eine Ausführungsform einer Energieerzeugungsanlage 10 mit einem DC-Bus 20 dargestellt. Ein erster Schaltwandler 12 und ein zweiter Schaltwandler 14 sind parallel zueinander an verschiedenen Stellen des DC-Busses angeschlossen. Der erste Schaltwandler 12 ist mit einer ersten Anschluss-Kapazität 24 und der zweite Schaltwandler 14 ist mit einer zweiten Anschluss-Kapazität 26 an den DC-Bus 20 angeschlossen. Die erste Anschluss-Kapazität 24 ist parallel zu dem Eingang des ersten Schaltwandlers 12 und damit parallel zu dem DC-Bus 20 angeschlossen. Die zweite Anschluss-Kapazität 26 ist parallel zu dem Eingang des zweiten Schaltwandlers 14 und damit ebenfalls parallel zu dem DC-Bus 20 angeschlossen. Ein erster Spannungsmesser 16 des ersten Schaltwandlers 12 ist darauf eingerichtet, die Spannung IIAK,I(Ϊ1 ) an der ersten Anschluss-Kapazität 24 mit einer ersten Abtastrate zu messen. Ein zweiter Spannungsmesser 18 des zweiten Schaltwandlers 14 ist darauf eingerichtet, die Spannung IIAK,2(Ϊ2) an der zweiten Anschluss-Kapazität 26 mit einer zweiten Abtastrate zu messen. Dabei kann die erste Abtastrate gleich oder verschieden zu der zweiten Abtastrate sein. Zwischen dem ersten Schaltwandler 12 und dem zweiten Schaltwandler 14 kann ein PV- Generator 22 parallel zu den Schaltwandlern 12, 14 an den DC-Bus 20 angeschlossen sein. Das Schalten von im Taktbetrieb operierenden Halbleiterschaltern in den Schaltwandlern 12, 14 führt zu einem hochfrequenten (HF), insbesondere taktfrequenten Spannungs-Ripple (Fig. 2) an den Anschluss-Kapazitäten 24, 26, der der ansonsten vorhandenen Gleichspannung überlagert ist. Die Spannungs-Ripple übertragen sich auf die jeweiligen Anschlussstellen der Schaltwandler 12, 14 an dem DC-Bus 20, und können dort zu einem hochfrequenten, insbesondere taktfrequenten Störstrom IHF führen. Der hochfrequente Störstrom IHF kann unter Umständen eine große Stromstärke annehmen. Dies ist insbesondere dann der Fall, wenn eine Taktfrequenz zumindest eines der Schaltwandler 12, 14 - gegebenenfalls auch beide Taktfrequenzen - nahe bei einer Resonanzfrequenz eines aus inhärenten Leitungsimpedanzen 21.1, 21.2, 21.3, 21.4 des DC-Busses 20 und den Anschlusskapazitäten 24, 26 gebildeten Reihenschwingkreises ist. Daher ist es wünschenswert, den HF Störstrom IHF auf dem DC-Bus weitestmöglich zu minimieren.
Eine Steuereinheit C der Schaltwandler ist ausgelegt, einen Zeitversatz At so zu erzeugen und die Taktung der Schaltwandler um At so gegeneinander zu verschieben, dass der Maximalwert des Absolutbetrages der Differenz-Spannung, und damit der HF Störstrom IHF möglichst minimal wird. Die Steuereinheit C kann eine gemeinsame Steuereinheit der Schaltwandler sein. Dabei kann sie als separate Steuereinheit vorliegen. Alternativ ist es jedoch auch möglich, dass die Steuereinheit C zumindest teilweise in eine ohnehin bestehende Steuereinheit eines einzelnen der Schaltwandler 12, 14 integriert ist.
In Fig. 2 sind schematisch Zeitverläufe der Spannungen UAK,i(t), IIAK,2(Ϊ) an den Anschlusskapazitäten 24, 26 dargestellt. Zu sehen ist der Gleichspannungsanteil mit überlagerten hochfrequenten Ripple-Spannungen. Die y-Achsen sind unterbrochen, da die Ripple-Spannungen an den Anschlusskapazitäten üblicherweise deutlich geringer sind als die herrschende DC-Spannung. Schematisch ist ebenfalls dargestellt, wie sich ein Zeitversatz At in der Taktung des ersten Schaltwandlers 12 auf die Ripple-Spannung an der ersten Anschlusskapazität 24 auswirkt. Zu sehen ist, dass sich die Ripple-Spannung um den Zeitversatz At verschiebt. In Fig. 3 ist schematisch eine Ausführungsform eines Verfahrens zum Betrieb von Schaltwandlern 12, 14 an dem gemeinsamen DC-Bus 20 dargestellt. Insbesondere ist das Verfahren zum Betrieb der in Fig. 1 dargestellten Energieerzeugungsanlage 10 geeignet. Nach dem Start in Schritt SO wird der Zeitversatz At in Schritt S1 zunächst auf 0 gesetzt. In Schritt S2 erfolgt der Betrieb mit At (hier noch gleich 0). In Schritt i) erfolgt ein Messen der Spannungen UAK,i(t1 ), ÜAK,2(t2) an den Anschluss- Kapazitäten 24, 26 jedes der Schaltwandler 12, 14 mit einer jeweiligen Abtastrate. Die Abtastraten können gleich oder verschieden sein. Innerhalb der Ausführungsform in Fig. 3 wird jedoch angenommen, dass die erste Abtastrate des ersten Schaltwandlers 12 gleich der zweiten Abtastrate des zweiten Schaltwandlers 14 ist. Weiterhin wird vorausgesetzt, dass jeder Abtastzeitpunkte t1 der ersten Abtastrate und genau einen zeitlich synchronen Abtastzeitpunkt t2 innerhalb der zweiten Abtastrate aufweist und umgekehrt. In Schritt ii.1) erfolgt ein Bestimmen eines maximalen Wertes für einen Absolutbetrag der Differenz-Spannung AUiviax an den Anschluss-Kapazitäten 24, 26 gemäß AUiviax = |Max (UAK.I (t1 ) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1 und mehrere nicht zeitsynchrone Abtastzeitpunkte t2 während einer Zeitdauer. Dabei wird bei der Berechnung der Differenz-Spannung jeder Abtastzeitpunkt t1 nicht nur mit seinem zeitsynchronen Abtastzeitpunkt t2 kombiniert, sondern auch mit mehreren nicht zeitsynchronen Abtastzeitpunkten t2. Anschaulich werden dabei die zeitlich aufeinanderfolgend detektierten Spannungswerte UAK,2 (t2) der zweiten Anschluss-Kapazität 26 relativ zu den zeitlich aufeinanderfolgend detektierten Spannungswerten UAK.I (t1 ) der ersten Anschluss- Kapazität 24 zum Zwecke der Berechnung verschoben. Auf diese Weise wird jeder Abtastzeitpunkt t1 der ersten Abtastrate zur Bildung der Differenz-Spannung mit mehreren, optional mit jedem Abtastzeitpunkt t2 der zweiten Abtastrate kombiniert. Die Kombination erfolgt jedoch nur zum Zweck der Berechnung mehrerer maximaler Werte für den Absolutbetrag der Differenz-Spannung AUiviax. In Schritt ii.2) erfolgt eine Auswahl bestimmter Abtastzeitpunkte t1 und t2, wobei die Auswahl so erfolgt, dass der maximale Wert für den Absolutbetrag der Differenz-Spannung AUiviax zu den ausgewählten Abtastzeitpunkten t1 und t2 minimal ist. In Schritt iii.1) erfolgt ein Bestimmen des Zeitversatzes At als Differenz von t1 und t2. In Schritt iii.2) werden die Schaltwandler 12, 14 and dem DC-Bus 20 mit At (jetzt gleich t2-t1) betrieben. Über die unterschiedlichen Kombinationen der Abtastzeitpunkte t1 und t2 werden quasi mehrere sich über die Kombinationen ergebenden Zeitversätze At in der Berechnung der zu erwartenden Differenz-Spannung miteinander verglichen, bevor ein Zeitversatz At in der Synchronisation der Taktung beider Schaltwandler dann wirklich umgesetzt wird. Real umgesetzt wird dann derjenige Zeitversatz At = t2-t1, der innerhalb der Berechnung ein Minimum innerhalb im maximalen Wert für den Absolutbetrag der Differenz-Spannung aufweist.
Die Schritte ii.1) und ii.2) sind dabei in einem Schritt ii) enthalten. Die Schritte iii.1) und iii.2) sind in einem Schritt iii) enthalten. Die Schritte i), ii) und iii) können während des Betriebs der Energieerzeugungsanlage 10 wiederholt durchlaufen werden.
In Fig. 4 ist schematisch eine Ausführungsform eines Verfahrens zum Betrieb von Schaltwandlern 12, 14 an einem gemeinsamen DC-Bus 20 dargestellt. Insbesondere ist das Verfahren zum Betrieb der in Fig. 1 dargestellten Energieerzeugungsanlage 10 geeignet. Nach dem Start in Schritt SO wird der Zeitversatz At in der Taktung der beiden Schaltwandler 12, 14 in Schritt ST zunächst auf 0 gesetzt. Ein vordefinierter Zeitversatz Atvd wird auf z. B. 1% der Periodendauer zumindest einer der Taktfrequenzen gesetzt. Der vordefinierte Zeitversatz Atvd ist im Sinne einer vordefinierten Schrittweite zu verstehen, um die ein aktuell bestehender Zeitversatz At in der zeitlichen Synchronisation beider Schaltwandler geändert wird. In Schritt S2 erfolgt der Betrieb mit At (hier noch gleich 0). In Schritt i) erfolgt ein Messen der Spannungen UAK,i(t1 ), IIAK,2(Ϊ2) an den Anschluss-Kapazitäten 24, 26 jedes der Schaltwandler 12, 14 mit den jeweiligen Abtastraten. Dabei können die Abtastraten gleich oder verschieden voneinander sein. In Schritt ii) erfolgt ein Bestimmen des maximalen Wertes für einen Absolutbetrag einer Differenz-Spannung AUiviax an den Anschluss-Kapazitäten 24, 26 gemäß AUMax=|Max (UAK.I (t1) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1 , t2 einer der Abtastraten während einer Zeitdauer. Ist die Abtastrate für UAK,I und UAK,2 gleich, so wird AUMax=|Max (UAK,I (t1) - UAK,2 (t2))| bevorzugt für gleiche (zeitsynchrone) Abtastzeitpunkte für UAK,I und UAK,2 gebildet. Ansonsten werden diejenigen Abtastzeitpunkte t2 der verschiedenen Abtastraten miteinander kombiniert, die möglichst zeitnah zueinander angeordnet sind.
In Schritt iiia) werden die Schaltwandler 12, 14 an dem DC-Bus 20 mit At+ Avd betrieben. In Schritt iiib) erfolgt wieder ein Messen der Spannungen IIAK,I (Ϊ1 ), UAK,2(t2) an den Anschluss-Kapazitäten 24, 26 jedes der Schaltwandler 12, 14 mit den jeweiligen Abtastraten. In Schritt iii.c) erfolgt ein erneutes Bestimmen des maximalen Wertes für einen Absolutbetrag einer Differenz-Spannung AUiviax.vci im Betrieb mit At+ vd an den Anschluss-Kapazitäten 24, 26 gemäß AUMax,vd=|Max (UAK,i(t1 ) - UAK,2(t2))| für mehrere Abtastzeitpunkte t1, t2 einer der Abtastraten während einer Zeitdauer. Ist die Abtastrate für UAK.I und UAK,2 gleich, so wird AUMax,vd=|Max (UAK,i(t1 ) - UAK,2(t2))| bevorzugt für gleiche (zeitsynchrone) Abtastzeitpunkte für UAK,I und UAK,2 gebildet. In Schritt iiid) erfolgt ein Vergleich der maximalen Werte der Differenz-Spannung von AUiviax.vd mit AUiviax. Dabei entspricht der maximale Wert der Differenz-Spannung AUiviax, vd dem gerade in Schritt iiic) bestimmten AUiviax, vd im Betrieb mit At+ A Hingegen entspricht der maximale Wert der Differenz-Spannung AUiviax beim erstmaligen Durchlaufen von iii) dem in Schritt ii) bestimmten |Max (IIAK,I(Ϊ1 ) - IIAK,2(Ϊ2))|.
Ist in Schritt iiid) AUiviax, vd <= AUiviax - Zweig „ja“ - so wird in Schritt iiid.j At=At+ AtVd als neuer aktueller Betrieb definiert. Die Richtung für die nächste Änderung AtVd wird beibehalten und AUiviax = AUiviax, vd gesetzt. Ist hingegen in Schritt iiid) AUiviax, vd > AUiviax - Zweig „nein“ - so wird in Schritt iiid.n die Richtung durch Setzen von AtVd=- Ävd geändert. Danach erfolgt der Betrieb in Schritt iiie) mit At. Beim Zweig „nein“ handelt es sich bei dem Wechsel von Schritt iiia) zu Schritt iiie) wirklich um eine Änderung des Betriebs der Schaltwandler 12, 14 mit neu gesetztem At und neu gesetztem AUiviax, wohingegen beim Zweig „nein“ die Schritte iiia) und iiie) denselben Betrieb der Schaltwandler kennzeichnen (mit gleichem At und gleichem AUiviax). Die Schaltwandler 12, 14 setzten den Betrieb fort, den sie bereits schon in dem vorangegangenen Schritt iiia) angenommen haben. Dieser wird nun lediglich als neuer aktueller Betrieb definiert. Ausgehend davon weist der Schritt iiia) des darauffolgenden Durchlaufs der Schleife von iii) bereits wieder eine weitere Änderung des (neuen) aktuellen Betriebs um den vordefinierten Zeitversatz Atvd auf.
Die Schritte iiia), iiib), iiie), iiid), iiie), iiid.j) und iiid.n) sind dabei in dem Schritt iii) enthalten. Dabei kann der Schritt iii) während des Betriebs der Schaltwandler 12, 14 wiederholt durchlaufen werden. Bezuqszeichenliste
10 Energieversorgungsanlage
12 erster Schaltwandler
14 zweiter Schaltwandler
16 erster Spannungsmesser
18 zweiter Spannungsmesser
20 DC-Bus
21.1 , 21.2, 21.3, 21.4 Leitungsimpedanzen
22 PV-Generator
24 erste Anschlusskapazität
26 zweite Anschlusskapazität
UAK,I Spannung an der ersten Anschlusskapazität
UAK,2 Spannung an der zweiten Anschlusskapazität
IHF hochfrequenter Störstrom
C Steuereinheit so, si, sr, S2 Verfahrensschritte i), ii), iii), ii.1), ii.2), iii.1), iii.2) Verfahrensschritte iiia), iiib), iiic), iiid), iiie) Verfahrensschritte iiid.j), iiid.n) Verfahrensschritte

Claims

Patentansprüche
1. Verfahren zum Betrieb eines ersten Schaltwandlers (12) und eines zweiten Schaltwandlers (14), die an unterschiedlichen Stellen mit ihren jeweiligen Anschluss-Kapazitäten (24, 26) parallel zueinander an einen gemeinsamen DC- Bus (20) angeschlossen sind, mit den Schritten: i) Messen einer ersten Spannung UAK,i(t1 ) an der ersten Anschluss-Kapazität (24), mit der der erste Schaltwandler (12) an den DC-Bus (20) angeschlossen ist, im aktuellen Betrieb mit einer ersten Abtastrate; Messen einer zweiten Spannung UAK,2(t2) an der zweiten Anschluss-Kapazität (26), mit der der zweite Schaltwandler (14) an den DC-Bus (20) angeschlossen ist, im aktuellen Betrieb mit einer zweiten Abtastrate, ii) Bestimmen eines maximalen Wertes für einen Absolutbetrag einer
Differenz-Spannung AUiviax an den Anschluss-Kapazitäten (24, 26) in
Abhängigkeit von |Max (UAK.I (t1 ) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1, t2 einer der beiden Abtastraten während einer Zeitdauer, iii) Ändern einer zeitlichen Synchronisation zwischen einer Taktung des ersten Schaltwandlers (12) und einer Taktung des zweiten Schaltwandlers (14) über einen Zeitversatz At mit dem Ziel, den maximalen Wert für den Absolutbetrag der Differenz-Spannung Alliviax zu minimieren.
2. Verfahren nach Anspruch 1, wobei die jeweilige Abtastrate eine jeweilige Taktfrequenz der Schaltwandler (12, 14) um das 4-fache, vorteilhafterweise um das 10-fache übersteigt.
3. Verfahren nach Anspruch 1 oder 2, wobei die Taktungen beider Schaltwandler (12, 14) jeweils einen zeitlich konstanten Duty-Cycle aufweisen, und wobei die Zeitdauer, während der der maximale Wert für den Absolutbetrag der Differenz- Spannung AUiviax bestimmt wird, zumindest einer Periodendauer zumindest einer der Taktfrequenzen entspricht.
4. Verfahren nach einem der vorangehenden Ansprüche, wobei die Taktung eines der beiden Schaltwandler (12, 14) einen mit einer zweiten Frequenz geänderten Duty-Cycle umfasst, und wobei die Zeitdauer, während der der maximale Wert für den Absolutbetrag der Differenz-Spannung AUiviax bestimmt wird, zumindest einer Periodendauer der zweiten Frequenz entspricht.
5. Verfahren nach Anspruch 4, wobei der Schaltwandler (12, 14), dessen Taktung einen mit der zweiten Frequenz geänderten Duty-Cycle aufweist als DC/AC- Wandler ausgebildet ist, und wobei die zweite Frequenz einer Frequenz eines an den DC/AC-Wandler angeschlossenen Wechselspannungsnetzes entspricht.
6. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste Abtastrate gleich der zweiten Abtastrate ist und jeder Abtastzeitpunkt t1 der ersten Abtrastrate einen zeitsynchronen Abtastzeitpunkt t2 der zweiten Abtastrate aufweist, und wobei die Schritte ii) und iii) die folgenden zusätzlichen Teilschritte aufweisen:
11.1) Bestimmen eines maximalen Wertes für einen Absolutbetrag der Differenz- Spannung AUiviax an den Anschluss-Kapazitäten (24, 26) in Abhängigkeit von |Max (UAK.I (t1) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1 und mehrere dazu nicht zeitsynchrone Abtastzeitpunkte t2 während einer Zeitdauer,
11.2) Auswahl bestimmter Abtastzeitpunkte t1 und t2, wobei der maximale Wert für den Absolutbetrag der Differenz-Spannung AUiviax zu den ausgewählten Abtastzeitpunkten t1 und t2 minimal ist, iii.1) Bestimmen des Zeitversatzes At als Differenz von t1 und t2.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Ändern der zeitlichen Synchronisation zwischen den Taktungen beider Schaltwandler (12, 14) in Schritt iii) nach einem iterativen Verfahren erfolgt, und die folgenden Teilschritte beinhaltet: iiia) Betreiben der Schaltwandler (12, 14) mit einer um einen vordefinierten Zeitversatz Atvd geänderten zeitlichen Synchronisation, iiib) erneutes Messen von Spannungen UAK.I (t1), UAK,2 (t2) an den Anschluss-Kapazitäten (24, 26) jedes der Schaltwandler (12, 14) mit den jeweiligen Abtastraten und iiic) erneutes Bestimmen eines maximalen Wertes AUMax.vd für einen Absolutbetrag einer Differenz-Spannung an den Anschluss-Kapazitäten (24, 26) in Abhängigkeit von |Max (UAK.I (t1) - UAK,2 (t2))| für mehrere Abtastzeitpunkte t1, t2 einer der Abtastraten während der Zeitdauer mit der um den vordefinierten Zeitversatz Atvd geänderten zeitlichen Synchronisation, iiid) Vergleich des erneut bestimmten maximalen Wertes AUiviax.vci für den Absolutbetrag der Differenz-Spannungen mit dem zuvor bestimmten maximalen Wert AUiviax, iiie) Betreiben der Schaltwandler (12, 14) im aktuellen Betrieb, oder mit der um den vordefinierten Zeitversatz Atvd geänderten zeitlichen Synchronisation als neuem aktuellen Betrieb der Schaltwandler (12, 14), in Abhängigkeit davon, welche Betriebsart den geringeren maximalen Wert für den Absolutbetrag der Differenz-Spannung AUiviax aufweist.
8. Verfahren nach Anspruch 7, wobei eine Richtung, in die der vordefinierte Zeitversatz AtVd die zeitliche Synchronisation beim erneuten Durchlaufen des iterativen Verfahrens ändert, davon abhängt, welche Betriebsart den geringeren maximalen Wert für den Absolutbetrag der Differenz-Spannung AUiviax aufweist.
9. Verfahren nach einem der vorangehenden Ansprüche, wobei zumindest ein Schritt des Verfahrens in regelmäßigen Zeitabständen wiederholt durchlaufen wird.
10. Verfahren nach einem der Ansprüche 8 bis 9, wobei der vordefinierte Zeitversatz Atvd verkleinert wird, wenn festgestellt wird, dass bereits mehrmals, insbesondere mehrmals aufeinanderfolgend, eine Änderung der Richtung erfolgte.
11. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Änderung der zeitlichen Synchronisation über den Zeitversatz At rampenförmig erfolgt, wobei während der Änderung eine maximale Änderungsrate von 2% pro Periodendauer zumindest einer der Taktfrequenzen, vorteilhafterweise 1% pro Periodendauer zumindest einer der Taktfrequenzen, besonders vorteilhaft 0,5% pro Periodendauer zumindest einer der Taktfrequenzen nicht überschritten wird.
12. Energieversorgungsanlage (10) mit einem ersten Schaltwandler (12) und einem zweiten Schaltwandler (14), die mit ihren jeweiligen Anschluss-Kapazitäten (24, 26) parallel zueinander an unterschiedlichen Stellen an einen gemeinsamen DC- Bus (20) angeschlossen sind, - Messeinheiten (16, 18) zur Detektion von Spannungen UAK.I (t1), UAK,2 (t2) an den Anschluss-Kapazitäten (24, 26),
- einer Steuereinheit (C) zur Steuerung der Schaltwandler (12, 14), die ausgelegt ist, eine Synchronisation der Taktungen beider Schaltwandler (12, 14) relativ zueinander über einen Zeitversatz At zu verschieben, dadurch gekennzeichnet, dass die Energieversorgungsanlage (10) zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche ausgelegt und eingerichtet ist.
13. Energieversorgungsanlage nach Anspruch 12, dadurch gekennzeichnet, dass der erste Schaltwandler (12) und der zweite Schaltwandler (14) gleichartige Wandlertypen aufweisen und jeweils als DC/DC-Wandler oder als DC/AC- Wandler ausgebildet sind.
14. Energieversorgungsanlage nach Anspruch 12 dadurch gekennzeichnet, dass der erste Schaltwandler (12) als DC/DC-Wandler und der zweite Schaltwandler (14) als DC/AC-Wandler ausgebildet ist.
15. Energieversorgungsanlage nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der erste Schaltwandler (12) und/oder der zweite Schaltwandler (14) als bidirektionaler Schaltwandler ausgeführt ist.
16. Energieversorgungsanlage nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass zusätzlich ein PV-Generator (22) an den DC-Bus (20) angeschlossen ist, wobei ein Anschluss des PV-Generators (22) zwischen Anschlüssen des ersten Schaltwandlers (12) und des zweiten Schaltwandlers (14) an dem DC-Bus (20) angeordnet ist.
PCT/EP2022/054568 2021-03-26 2022-02-23 Betrieb von zwei schaltwandlern an einem gemeinsamen dc-bus WO2022199968A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021107657.9 2021-03-26
DE102021107657.9A DE102021107657A1 (de) 2021-03-26 2021-03-26 Verfahren zum betrieb von zwei schaltwandlern an einem gemeinsamen dcbus und zur durchführung des verfahrens eingerichtete energieversorgungsanlage

Publications (1)

Publication Number Publication Date
WO2022199968A1 true WO2022199968A1 (de) 2022-09-29

Family

ID=80937184

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/054568 WO2022199968A1 (de) 2021-03-26 2022-02-23 Betrieb von zwei schaltwandlern an einem gemeinsamen dc-bus

Country Status (2)

Country Link
DE (1) DE102021107657A1 (de)
WO (1) WO2022199968A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022210923A1 (de) 2022-10-17 2024-04-18 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Regelung eines mehrphasigen DC/DC-Wandlers, DC/DC-Wandler und Bordnetz für ein Fahrzeug

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883792A (en) 1973-06-28 1975-05-13 Gen Electric Optimum control system for minimizing harmonic effects in HVDC power converters
WO1991003863A1 (de) 1989-09-11 1991-03-21 Siemens Aktiengesellschaft Verfahren und vorrichtung zum optimierten betrieb eines pulswechselrichters am netz
DE102016203044A1 (de) * 2016-02-26 2017-08-31 Bayerische Motoren Werke Aktiengesellschaft Verfahren und vorrichtung zur rippelspannungsreduktion in einem fahrzeugbordnetz
US20190043538A1 (en) * 2017-08-01 2019-02-07 Micron Technology, Inc. Phase control between regulator outputs
DE102019202335A1 (de) 2019-02-21 2020-08-27 Audi Ag Verfahren zum Betrieb von wenigstens zwei mit einem Gleichstromnetzwerk verbundenen Pulswechselrichtern, Schaltungsanordnung und Kraftfahrzeug

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883792A (en) 1973-06-28 1975-05-13 Gen Electric Optimum control system for minimizing harmonic effects in HVDC power converters
WO1991003863A1 (de) 1989-09-11 1991-03-21 Siemens Aktiengesellschaft Verfahren und vorrichtung zum optimierten betrieb eines pulswechselrichters am netz
DE102016203044A1 (de) * 2016-02-26 2017-08-31 Bayerische Motoren Werke Aktiengesellschaft Verfahren und vorrichtung zur rippelspannungsreduktion in einem fahrzeugbordnetz
US20190043538A1 (en) * 2017-08-01 2019-02-07 Micron Technology, Inc. Phase control between regulator outputs
DE102019202335A1 (de) 2019-02-21 2020-08-27 Audi Ag Verfahren zum Betrieb von wenigstens zwei mit einem Gleichstromnetzwerk verbundenen Pulswechselrichtern, Schaltungsanordnung und Kraftfahrzeug

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BROVONT AARON ET AL: "Modeling Common-Mode Circulating Currents in Paralleled Non-Isolated DC-DC Converter-Based Systems", 2018 IEEE ENERGY CONVERSION CONGRESS AND EXPOSITION (ECCE), IEEE, 23 September 2018 (2018-09-23), pages 4187 - 4194, XP033464319, DOI: 10.1109/ECCE.2018.8558277 *
YOUSSEF, T.: "DC-BUS voltage ripple minimization of distributed DC-DC converters based on phase shifting theory", 2017 IEEE INTERNATIONAL CONFERENCE ON ENVIRONMENT AND ELECTRICAL ENGINEERING AND 2017 IEEE INDUSTRIAL AND COMMERCIAL POWER SYSTEMS EUROPE (EEEIC / 1&CPS EUROPE), 2017, pages 1 - 6, XP033117820, DOI: 10.1109/EEEIC.2017.7977588

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022210923A1 (de) 2022-10-17 2024-04-18 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Regelung eines mehrphasigen DC/DC-Wandlers, DC/DC-Wandler und Bordnetz für ein Fahrzeug

Also Published As

Publication number Publication date
DE102021107657A1 (de) 2022-09-29

Similar Documents

Publication Publication Date Title
EP3496259B1 (de) Elektrisches umrichtersystem
EP2256506B1 (de) Verfahren und Vorrichtung zur Isolationsüberwachung von ungeerdeten Gleich- und Wechselspannungsnetzen
EP2632012B1 (de) Verfahren zum Synchronisieren einer Einspeisespannung mit einer Netzspannung
WO2008086760A1 (de) Ansteuerung eines phasenmodulzweiges eines multilevel-stromrichters
WO2019228816A1 (de) Elektrisches koppeln eines ersten elektrischen netzes mit einem zweiten elektrischen netz
DE112016000590T5 (de) Dc/dc-umsetzer
WO2022199968A1 (de) Betrieb von zwei schaltwandlern an einem gemeinsamen dc-bus
DE102013212426A1 (de) Umrichteranordnung mit parallel geschalteten Mehrstufen-Umrichtern sowie Verfahren zu deren Steuerung
DE102019216381A1 (de) System und Verfahren zum Ausgleichen des Stroms von Wandlerphasen
EP2582030A2 (de) Schaltungsanordnung mit Wechselrichter
DE102020100838B4 (de) Verfahren und schaltungsanordnung zur detektion eines lichtbogens und photovoltaik (pv) - wechselrichter mit einer entsprechenden schaltungsanordnung
WO2001050583A1 (de) Netzrückwirkungsarmes dreiphasen-stromzwischenkreis-pulsgleich-richtersystem mit weitem stellbereich der ausgangsspannung
EP3036811B1 (de) Verfahren und vorrichtung zum betreiben eines umrichters in einem umrichterbasierten energieverteilungssystem sowie energieverteilungssystem mit mehreren umrichterbasierten energieübertragungseinheiten
EP0790689B1 (de) Verfahren zur Verbesserung der Spannungsqualität in einem Drehstromnetz und Anlage für die Durchführung des Verfahrens
DE102018126904A1 (de) Verfahren und Schaltungsanordnung zum Angleichen von Ladespannungen zwischen Energiespeichern
DE102013111075B4 (de) Verfahren und Wechselrichter zum Ermitteln eines Betriebszustands einer Photovoltaikanlage
WO2013092130A2 (de) Steuerung für einen wandler, wandler und steuerungsverfahren
WO2017012882A1 (de) Verfahren zum betrieb eines wechselrichters und wechselrichter, sowie photovoltaikanlage
DE202016006211U1 (de) Messanordnung zur spektral aufgelösten Messung der Impendanz von Stromversorgungsnetzen
DE202010007346U1 (de) Wechselrichteranordnung zum Einspeisen elektrischer Energie in ein elektrisches Wechselspannungsnetz
WO2016110363A1 (de) Modularer multilevelumrichter mit phasenspezifischen modulatoren
DE102018115490A1 (de) Verfahren zur Reduzierung des Gleichtaktstroms in Leistungselektronik-Ausrüstung
WO2019166642A1 (de) Verfahren zum regeln eines dreiphasen-pulsgleichrichtersystems
CH715005B1 (de) Vorrichtung zur Umsetzung einer in weiten Grenzen variierenden Gleichspannung in eine Mehrphasenwechselspannung mit variabler Frequenz und Amplitude.
EP2928056B1 (de) Verfahren und Vorrichtung zum Betreiben eines modularen Stromrichters mit einstellbarer Flankensteilheit der Schaltvorgänge in den Submodulen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22712516

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 22712516

Country of ref document: EP

Kind code of ref document: A1