WO2022191408A1 - 프로세스 스케줄링을 위한 장치 및 스케줄링 방법 - Google Patents

프로세스 스케줄링을 위한 장치 및 스케줄링 방법 Download PDF

Info

Publication number
WO2022191408A1
WO2022191408A1 PCT/KR2022/000716 KR2022000716W WO2022191408A1 WO 2022191408 A1 WO2022191408 A1 WO 2022191408A1 KR 2022000716 W KR2022000716 W KR 2022000716W WO 2022191408 A1 WO2022191408 A1 WO 2022191408A1
Authority
WO
WIPO (PCT)
Prior art keywords
cores
task
capacity
power
frequency
Prior art date
Application number
PCT/KR2022/000716
Other languages
English (en)
French (fr)
Inventor
석현철
조대현
서준화
신영철
윤연우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of WO2022191408A1 publication Critical patent/WO2022191408A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the following disclosure relates to an apparatus and a scheduling method for process scheduling.
  • an AP processor used in a mobile communication terminal mainly uses a heterogeneous multi-processor structure using a combination of different architectures.
  • a structure composed of a performance cpu and a power cpu is commonly used as a structure to satisfy both performance and power consumption.
  • Scheduling is an operating technique of an operating system that enables multi-programming, and refers to an operation of allocating various system resources required when a process is created and executed to the corresponding process.
  • An efficient scheduling algorithm of the operating system can improve system performance by properly allocating resources such as CPU to processes.
  • the embodiment may provide a scheduling method of allocating a task to a core suitable for the IPC of the task based on modeling of the performance and power of the core according to a plurality of IPC values.
  • the embodiment may provide a scheduling method for allocating a task according to a priority between cores suitable for IPC information of the task, based on supportable IPC information according to the type and architecture of the core constituting the heterogeneous multi-core processor. .
  • An electronic device includes a processor including a plurality of cores; and a memory operatively coupled to the processor, wherein the memory is loaded with an operating system driven by the processor, the operating system obtains IPC information of a task loaded into the memory, and the plurality of cores In response to each of the above, a capacity and power per frequency corresponding to the obtained IPC information are obtained, and based on the obtained capacity and power per frequency, any one of the plurality of cores is obtained. You can assign the task to one.
  • a scheduling method of an operating system driven by a processor of an electronic device includes: acquiring IPC information of a task loaded in a memory of the electronic device; obtaining, in response to each of the plurality of cores of the processor, capacity and power for each frequency corresponding to the obtained IPC information; and allocating the task to one of the plurality of cores based on the acquired capacity and power for each frequency.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments of the present disclosure.
  • FIG. 2 is a block diagram of a part of the configuration of an electronic device 101 to which a scheduling method is applied, according to various embodiments of the present disclosure.
  • 3 is a diagram for describing a configuration of the multi-core processor 120 according to various embodiments of the present disclosure.
  • FIG. 4 is a diagram for describing a configuration of a heterogeneous multi-core processor 120 according to various embodiments of the present disclosure.
  • FIG. 5 is a flowchart illustrating a scheduling method according to various embodiments of the present disclosure.
  • FIG. 6 is a diagram illustrating a performance and power graph of a processor according to IPC of a type of a processor core and a task, according to various embodiments of the present disclosure
  • FIG. 7 is a diagram for describing an energy table corresponding to a core of a processor, according to various embodiments of the present disclosure.
  • FIGS. 8A and 8B are diagrams for explaining an energy function corresponding to a core of a processor, according to various embodiments of the present disclosure
  • 9 to 13 are diagrams for explaining a method of allocating tasks based on energy consumption of all cores, according to various embodiments of the present disclosure.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments of the present disclosure.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with at least one of the electronic device 104 and the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199
  • the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 .
  • at least one of these components eg, the connection terminal 178
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, a program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, a program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be stored in , process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is the main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a
  • the secondary processor 123 may, for example, act on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190 ). have.
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which the artificial intelligence model is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the artificial intelligence model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 , or an external electronic device (eg, a sound output module 155 ) connected directly or wirelessly with the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the electronic device 102 may output a sound.
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication performance through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)
  • a second network 199 eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a telecommunication network
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 uses various techniques for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements defined in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realizing eMBB, loss coverage (eg, 164 dB or less) for realizing mMTC, or U-plane latency for realizing URLLC ( Example: Downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less) can be supported.
  • a peak data rate eg, 20 Gbps or more
  • loss coverage eg, 164 dB or less
  • U-plane latency for realizing URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC)
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, bottom side) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • the server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • FIG. 2 is a block diagram of a part of the configuration of an electronic device 101 to which a scheduling method is applied, according to various embodiments of the present disclosure.
  • an electronic device 101 (eg, the electronic device 101 of FIG. 1 ) according to one side includes a processor 120 (eg, the processor 120 of FIG. 1 ), a main memory 130 ( For example, it may include the memory 130 of FIG. 1 ) and the disk 210 (eg, the memory 130 of FIG. 1 ).
  • the processor 120 may include a multi-core processor including a plurality of cores.
  • a core is an element that performs an operation in the processor 120 and may be classified into various types according to hardware specifications.
  • the configuration of the multi-core processor 120 may refer to FIG. 3 .
  • the processor 120 eg, the processor 120 of FIG. 1 or the processor 120 of FIG. 2
  • the processor 120 may include a plurality of cores 310 and 320 and an L2 cache memory 330 . have.
  • Each of the plurality of cores 310 and 320 may include registers and an L1 cache memory (L1 cache).
  • the processor 120 stores some data stored in the main memory 130 (eg, the memory 130 of FIG. 1 or the main memory 130 of FIG. 2 ) in the L1 cache memory and/or the L2 cache memory 330 , You can access your data quickly.
  • a heterogeneous multi-core processor or an asymmetric multi-core processor when a plurality of cores of the same type are included It may correspond to a homogeneous multi-core processor or a symmetric multi-core processor.
  • the configuration of the heterogeneous multi-core processor may refer to FIG. 4 .
  • the processor 120 eg, the processor 120 of FIG. 1 , the processor 120 of FIG. 2 , or the processor 120 of FIG. 3
  • the processor 120 includes a first type of core (eg, big core) and It may include a second type of core (eg, little core).
  • Different types of cores included in a heterogeneous multi-core processor may have different hardware specifications.
  • the first type of core may correspond to a high-performance core that has good performance but consumes a lot of power and generates heat
  • the second type of core has slightly lower performance but consumes less power. It may correspond to a low-performance core.
  • the first type of cores may form a first cluster and the second type of cores may form a second cluster.
  • the processor 120 may include two or more different types of a plurality of cores.
  • the main memory 130 includes a volatile memory device such as a dynamic RAM (DRAM) and a static RAM (SRAM) (eg, the volatile memory 132 of FIG. 1 ) and/or a flash memory device, PRAM ( Phase-change RAM), resistive RAM (RRAM), ferroelectric RAM (FRAM), magnetic RAM (MRAM), etc. may be implemented as a non-volatile memory device (eg, the non-volatile memory 134 of FIG. 1 ).
  • the main memory 130 may load an operating system (eg, the operating system 142 of FIG. 1 ) and store various information related to the processor 120 in the electronic device 101 .
  • the processor 120 may bring the operating system stored in the disk 210 to the main memory 130 .
  • the operating system may include a scheduler, which is a program module for allocating a structural unit (eg, a task or a thread) of a process to the processor 120 .
  • the scheduler may be, but is not limited to, a software program that operates within the context of an operating system.
  • the scheduler may be loaded and driven from the main memory 130 by the processor 120 .
  • a process may correspond to an execution unit of a program processed by at least one processor 120 of the electronic device 101 .
  • One process may consist of several threads or tasks.
  • a thread or task refers to a unit for scheduling according to an operating system type (eg, Android, Linux, MacOS, Windows, etc.).
  • the scheduling unit is unified and referred to as a task.
  • Scheduling is a process of allocating tasks to cores of each processor 120 , and is performed by the operating system loaded into the main memory 130 . For example, tasks of a process may be scheduled to be simultaneously processed by the multi-core processor 101 including a plurality of cores.
  • the electronic device 101 may include a processor 120 including a plurality of cores and a memory 130 operatively connected to the processor 120 .
  • the memory 130 may be loaded with an operating system driven by the processor 120 , and the operating system may include a scheduler operating according to a scheduling algorithm. A detailed operation of the scheduling algorithm according to an embodiment will be described in detail with reference to FIGS. 5 to 13 below.
  • FIG. 5 is a flowchart illustrating a scheduling method according to various embodiments of the present disclosure.
  • the scheduling method may include a processor (eg, the electronic device 101 of FIG. 1 , the electronic device 101 of FIG. 2 , or the electronic device 101 of FIG. 3 ).
  • a frequency corresponding to the obtained IPC information It may include an operation 520 of acquiring star capacity and power and an operation 530 of allocating a task to any one of a plurality of cores.
  • IPC information of a task means the number of instructions in a task that can be processed in one cycle by the processor.
  • the IPC information of a task is a value determined based on the properties of instructions included in the task.
  • the IPC information of a task may be determined based on the properties of the instruction, such as an operation that performs a lot of calculations and an operation that accesses memory.
  • the IPC information of the task may be measured by a performance monitoring unit (PMU).
  • PMU performance monitoring unit
  • the performance and power of the processor for processing the corresponding task may vary according to the IPC value of the task. For example, when operating at the same frequency of 1 GHz, a task with an IPC value of 2 can be processed by the processor twice as quickly as a task with an IPC value of 1, and a task with an IPC value of 2 is a task with an IPC value of 1. A larger processor power may be required.
  • FIG. 6 shows a graph of performance and power of a processor according to the type of processor core and the IPC of the task.
  • a first graph 610 corresponds to a performance and power graph of a processor when a task having a high IPC value is processed in a processor including a first type of core (eg, a big core).
  • the second graph 620 corresponds to a performance and power graph of a processor when a task having a low IPC value is processed in the processor including the first type of core (eg, big core).
  • the third graph 630 corresponds to a performance and power graph of a processor when a task having a high IPC value is processed in a processor including a second type of core (eg, little core).
  • the fourth graph 640 corresponds to a performance and power graph of a processor when a task having a low IPC value is processed in a processor including a second type of core (eg, little core).
  • the power required to achieve the same performance when processing a task with high IPC is larger.
  • the third graph 630 and the fourth graph 640 corresponding to the same type of core it can be seen that the power required to achieve the same performance when processing a task with high IPC is larger.
  • the larger the IPC of the task the greater the processing speed by the processor at the same frequency, and the greater the use of hardware resources, the greater the energy consumption tends to be.
  • the IPC of the task according to one side may be distinguished from the IPC of the processor determined based on the hardware properties of the processor. For example, since instructions of the task may not be performed by maximally using a pipeline of hardware, the task may not be performed based on the IPC of the processor. In other words, the IPC of the task may be determined independently of the IPC of the processor, and may be determined as a value different from the IPC of the processor.
  • the IPC of the task may be briefly referred to as IPC.
  • the operation 520 of acquiring the capacity and power for each frequency according to one side corresponds to each of a plurality of cores of the processor of the electronic device, for each frequency corresponding to the IPC information of the acquired task. It may correspond to an operation of acquiring capacity and power.
  • the capacity may correspond to a measure indicating the performance corresponding to a specific frequency of the processor.
  • the capacity and power for each frequency means a capacity value and a power value determined in response to an arbitrary frequency, and may be determined as in Equations 1 and 2 below.
  • dmips@freq is dmips at an arbitrary frequency (freq)
  • max_dmips is a constant relating to a predetermined maximum dmips value
  • c is a power coefficient
  • volt@freq is a volt value at an arbitrary frequency (freq)
  • dmips (dhrystone million instructions per second) may correspond to a value loaded by integerizing the results of a drystone benchmark test.
  • a capacity value corresponding to an arbitrary frequency may be determined based on million instructions per second (mips) instead of dmips or the number of instructions per second measured by various methods.
  • the capacity and power for each frequency may be obtained corresponding to each of a plurality of cores of the processor.
  • the capacity and power for each frequency corresponding to the first core and the capacity and power for each frequency corresponding to the second core may be obtained.
  • the operation 520 of obtaining the capacity and power for each frequency corresponding to the obtained IPC information is performed based on a predetermined energy table corresponding to each of the plurality of cores corresponding to the obtained IPC information. It may include an operation of acquiring capacity and power for each frequency.
  • the energy table may include capacity and power for each frequency corresponding to each of the plurality of IPC values.
  • FIG. 7 shows an example of an energy table corresponding to a specific core.
  • an energy table corresponding to a specific core may include a plurality of energy tables 710 , 720 , 730 , and 740 respectively corresponding to a plurality of IPC values.
  • the energy table corresponding to a specific core may include a plurality of eight energy tables 710 , 720 , 730 , and 740 corresponding to each of eight IPC values (eg, 1 to 8).
  • 7 illustrates energy tables 710 , 720 , 730 , and 740 corresponding to IPC values of 1 to 8 , but is not limited thereto.
  • the number of energy tables corresponding to a specific core may vary, and may include energy tables corresponding to IPC values of different values.
  • the energy table corresponding to a specific core and a specific IPC value may include a capacity value and a power value corresponding to a frequency level.
  • the energy table 710 may include a capacity value of 200 and a power value of 20 corresponding to the frequency level of Lv0, and a capacity of 300 corresponding to the frequency level of Lv1. It may include a city value and a power value of 30.
  • the frequency level may correspond to a frequency range of a predetermined predetermined range.
  • the energy tables 710 , 720 , 730 , and 740 shown in FIG. 7 include frequency level information in the first column, but the energy table according to one side does not include frequency level information, and capacity values and power values may include
  • the capacity and power for each frequency corresponding to the obtained IPC information may include an operation of obtaining .
  • the IPC value according to the obtained IPC information corresponds to 2
  • the energy table 720 having the IPC value of 2 among the eight energy tables 710 , 720 , 730 , and 740 shown in FIG. 7 is It may be obtained with capacity and power for each frequency corresponding to the obtained IPC information.
  • the operation 520 of obtaining the capacity and power per frequency corresponding to the obtained IPC information according to one side corresponds to each of the plurality of cores, and the capacity and the frequency per frequency according to the IPC value and
  • the method may include obtaining a capacity and power for each frequency corresponding to the obtained IPC information based on the energy function modeled to output power.
  • the energy function may include a capacity function that outputs a capacity value according to an IPC value and a frequency value, and a power function that outputs a power value according to the IPC value and the frequency value.
  • FIG. 8A shows an example of an energy function corresponding to a particular core.
  • the energy function corresponding to a specific core includes a plurality of capacity functions (Cap Lv0 (IPC) to Cap Lv18 (IPC)) and a plurality of power functions (P Lv0 ) corresponding to a plurality of frequency levels. (IPC) to P Lv18 (IPC)).
  • the capacity function Cap LV0 (IPC) corresponding to the frequency level of Lv0 may correspond to a function outputting the capacity value corresponding to the obtained IPC value
  • the power function P corresponding to the frequency level of Lv0 LV0 (IPC) may correspond to a function outputting a power value corresponding to the obtained IPC value.
  • the energy function may include a continuous function modeled by acquiring a capacity value and a power value for each frequency corresponding to a finite number of IPC values.
  • the energy function corresponding to a specific frequency includes capacity values c1 to c5 and power values p1 corresponding to a finite number (eg, 5) of different IPC values at the frequency. to p5), and a function modeled to pass the obtained values may be included.
  • the energy function may include a function modeled by using the IPC value and the frequency as variables. For example, unlike shown in FIG. 8A , the energy function inputs a frequency and IPC value to output a single capacity function that outputs a capacity value corresponding to the frequency and IPC value, and a frequency and IPC value to input a corresponding frequency and IPC value. It may include a single power function that outputs a power value corresponding to a frequency and an IPC value.
  • the capacity and power for each frequency corresponding to the obtained IPC information may be obtained by inputting an IPC value according to the obtained IPC information to the modeled energy function.
  • IPC value according to the obtained IPC information corresponds to 2
  • Cap LVx (2) and P LVx (2) corresponding to Lvx (x is an arbitrary integer between 0 and 18) shown in FIG. 8A . ) value may be obtained as a capacity and power for each frequency corresponding to the obtained IPC information.
  • the capacity function and the power function corresponding to the obtained IPC information using the frequency value as variables are applied to the obtained IPC information. Capacitance and power for each corresponding frequency may be obtained.
  • a task may be assigned to any one of a plurality of cores of the processor based on the performance and power for each frequency obtained in operation 520 . For example, assuming that a corresponding task is allocated to each of a plurality of cores, a total energy consumption due to task allocation may be calculated, and the task may be allocated to a core having the lowest calculated total energy consumption.
  • the operation 530 of allocating a task based on the energy consumption of the entire core according to one side will be described in detail with reference to FIG. 9 .
  • the operation 530 of allocating the task to any one of the plurality of cores includes determining the core to which the plurality of tasks will be allocated according to various criteria based on the obtained capacity and power for each frequency. can do. For example, a task may be assigned to a high-efficiency core determined according to a ratio of capacity to power (eg, capacity/power) for each frequency.
  • the operation 530 of allocating a task to any one of the plurality of cores includes determining a priority among the plurality of cores for task assignment based on supportable IPC information of the plurality of cores. It may include an operation of allocating a task to any one of a plurality of cores based on the operation and the determined priority, and the acquired capacity and power for each frequency.
  • the heterogeneous multi-core processor may include various types of cores configured with various architectures.
  • the maximum supportable IPC value of the processor may vary according to the architecture of the heterogeneous multi-core processor. For example, even cores of the same type may have different maximum supported IPC values depending on the architecture.
  • the performance of the task processing can guarantee For example, if the supportable IPC value of the first type core is 8, the supportable IPC value of the second type core is 4, and the supportable IPC value of the third type core is 2, it corresponds to a task having an IPC value of 6 Accordingly, the priority among the cores may be determined in the order of the first type core, the G2 type core, and the third type core.
  • FIG. 9 is an operation flowchart of a method of allocating a task based on energy consumption of all cores, according to various embodiments of the present disclosure.
  • an operation of allocating a task to any one of a plurality of cores corresponds to each of the plurality of cores, and assigns the task to the corresponding core (core- x ).
  • An operation 920 of calculating the energy consumption of the entire core and an operation 930 of allocating a task to the core having the lowest calculated energy consumption of the entire core may be included on the assumption of the case of allocation ( 910 ).
  • energy consumption of all cores may mean the sum of energy consumption consumed by a plurality of cores included in the processor.
  • Energy consumption (E 0 to E n-1 ) of the entire core calculated while being repeated may be stored.
  • the task starts from the energy consumption E 0 of all cores calculated on the assumption that the task is allocated to core 0 .
  • Energy consumption E n-1 of all cores calculated on the assumption that is allocated to core n-1 may be recorded in the memory.
  • the energy consumption of all cores may be determined based on the energy consumption of the corresponding core (core x ). For example, when a task is assigned to a specific core (core x ), the energy consumption of the corresponding core (core x ) changes among the energy consumption of the cores before the assignment, so the An amount of change in energy of all cores after task assignment may be determined based on the amount of change in energy consumption.
  • the energy consumption of a specific core may be calculated based on the capacity and power for each frequency corresponding to the corresponding core (core x ). For example, when a task is assigned to a specific core (core x ), the method of calculating the energy consumption of the corresponding core (core x ) is based on the required utilization of the task, the corresponding core (core x ) and Based on the operation of determining a specific frequency as a task is assigned to the corresponding core (core x ) in the capacity and power for each frequency corresponding to the IPC information, and the capacity and power corresponding to the specific frequency, the corresponding core (core x ) It may include an operation of calculating the energy consumption of
  • a frequency for processing a task may be determined according to a load or capacity of a corresponding core generated by allocating a task having a specific required performance to a specific core among a plurality of cores.
  • FIG. 11 shows an example of a graph of a capacity of a core for each frequency according to an IPC value of a task.
  • the capacity of the corresponding core generated by allocating a task having a specific required performance to the core is a value corresponding to the dotted line of the graph
  • the operation clock of the task having high IPC will be determined at the frequency of Freq#1.
  • a task having a low IPC may have an operation clock determined by a frequency of Freq#2 greater than Freq#1.
  • the frequency of the operation clock may be determined to be high in order to guarantee the required performance of the task.
  • the frequency of the operating clock is determined based on the high IPC supported by the processor, the operating clock is determined at a frequency lower than the frequency required to guarantee the performance required of the actual task. may not be able to guarantee the required performance of
  • the operating clock when the frequency of the operating clock is determined based on the IPC lower than the IPC of the task, the operating clock may be determined with a frequency higher than the frequency required to ensure the required performance of the actual task, and thus unnecessary energy consumption may occur.
  • the required performance of the task can be guaranteed and unnecessary energy consumption can be prevented from occurring.
  • an operation of determining a frequency for processing a task according to an aspect may vary according to a form in which capacity and power for each frequency are obtained.
  • the capacity and power for each frequency corresponding to a specific core may be obtained in the form of an energy table or in the form of an energy function.
  • a method of calculating the energy consumption of a corresponding core (core x ) when the capacity and power for each frequency corresponding to a specific core (core x ) are obtained in the form of an energy table will be described with reference to FIG. 12 .
  • the IPC value of the task and an energy table corresponding to the corresponding core (core x ) are used.
  • the operation 1220 of determining a specific frequency to which the task is assigned, and the operation of obtaining the capacity and power corresponding to the specific frequency based on the energy table ( 1230) may be included.
  • Operation 1210 may correspond to an operation of selecting an energy table corresponding to IPC information of a task from among a plurality of energy tables corresponding to a specific core x .
  • the plurality of energy tables corresponding to a specific core x are the energy tables 710 to 740 illustrated in FIG. 7
  • the IPC value of the task is 1, IPC 1 by operation 1210
  • An energy table 710 corresponding to may be selected.
  • Operation 1220 may include, when a task is assigned to a specific core (core x ), determining an expected capacity of the corresponding core (core x ) based on the required performance of the task.
  • the expected capacity of the specific core (core x ) may be determined based on the required performance of the task and the capacity before the task of the corresponding core (core x ) is assigned. For example, when the capacity of a specific core (core x ) before task assignment is 200 and the required performance of the task is 100, the expected capacity may be determined to be 300 .
  • operation 1220 may include an operation of determining a frequency corresponding to a value greater than the expected capacity of the corresponding core (core x ) determined from the selected energy table. For example, when the energy table 710 of FIG. 7 is selected by operation 1210, when the expected capacity of the corresponding core x based on the required performance of the task is 200 or less, the frequency of Lv0 is determined as a specific frequency. Also, when the expected capacity of the corresponding core (core x ) is greater than 200 and less than 300, the frequency of Lv1 may be determined as a specific frequency.
  • Operation 1230 may correspond to an operation of acquiring capacity and power corresponding to a specific frequency determined by operation 1220 based on the energy table selected by operation 1210 .
  • the capacity and power corresponding to the specific frequency are each 300 and 30.
  • a method of calculating the energy consumption of the corresponding core (core x ) when the capacity and power for each frequency corresponding to the specific core (core x ) are obtained in the form of an energy function will be described with reference to FIG. 13 .
  • a method of calculating the energy consumption of a corresponding core (core x ) when a task is assigned to a specific core (core x ) is based on the required performance of the task and an energy function corresponding to the IPC of the task, It may include an operation of determining a specific frequency according to which a task is assigned ( 1310 ) and an operation of acquiring power corresponding to the specific frequency based on an energy function corresponding to the IPC of the task ( 1320 ).
  • the operation 1310 corresponds to the operation of determining the expected capacity of the corresponding core (core x ) based on the required performance of the task and the IPC value of the task when the task is assigned to a specific core (core x ) It may include determining a specific frequency corresponding to the expected capacity based on the capacity function to be calculated. For example, as shown in FIG. 11 , a specific frequency corresponding to an expected capacity of a specific core x may be determined based on the capacity function.
  • the operation 1320 may include an operation of acquiring power corresponding to a specific frequency determined by the IPC operation 1310 of the task, based on a power function corresponding to the IPC value of the task.
  • the operation 920 of calculating the energy consumption of the entire core is an operation of calculating the energy consumption of the corresponding core (core x ) based on the capacity and power corresponding to a specific frequency and the corresponding core ( and calculating the energy consumption of all cores based on the energy consumption of core x ).
  • EAS Electronicgy
  • the energy consumption of the corresponding core (core x ) may be calculated.
  • a method of calculating the energy consumption corresponding to a specific core (core x ) according to an Energy-Aware Scheduler (EAS) is a specific frequency obtained by operation 1230 or 1320 of FIG. 12 of FIG. Based on the operation of calculating the processing time of the instruction as the task is assigned in the corresponding core x based on the capacity corresponding to and the required performance of the task, and the calculated processing time of the instruction and the power corresponding to the specific frequency Accordingly, the operation of calculating the energy consumption of the corresponding core may be included.
  • EAS Energy-Aware Scheduler
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • first, second, or first or second may simply be used to distinguish an element from other elements in question, and may refer elements to other aspects (e.g., importance or order) is not limited. It is said that one (eg, first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When referenced, it means that one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module used in various embodiments of this document may include a unit implemented in hardware, software, or firmware, and is interchangeable with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101).
  • a storage medium eg, internal memory 136 or external memory 138
  • the processor eg, the processor 120
  • the device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not contain a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided in a computer program product (computer program product).
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or through an application store (eg Play StoreTM) or on two user devices ( It can be distributed (eg downloaded or uploaded) directly, online between smartphones (eg: smartphones).
  • a portion of the computer program product may be temporarily stored or temporarily created in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities, and some of the plurality of entities may be separately disposed in other components. have.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. or one or more other operations may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Multi-Process Working Machines And Systems (AREA)

Abstract

실시 예들은 프로세스 스케줄링을 위한 장치 및 스케줄링 방법에 관한 것이다. 일 측에 따른 전자 장치는 복수의 코어들을 포함하는 프로세서 및 상기 프로세서와 작동적으로 연결된 메모리를 포함하고, 상기 메모리는, 상기 프로세서에 의해 구동되는 운영 체제가 로드되고, 상기 운영 체제는 상기 메모리에 로드된 태스크의 IPC 정보를 획득하고, 상기 복수의 코어들 각각에 대응하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력(power)을 획득하고, 상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당할 수 있다.

Description

프로세스 스케줄링을 위한 장치 및 스케줄링 방법
관련 출원들에 대한 참조
본 출원은 2021년 3월 12일에 출원된 한국특허출원 제10-2021-0032861호의 우선권을 주장한다.
아래의 개시는 프로세스 스케줄링을 위한 장치 및 스케줄링 방법에 관한 것이다.
최근 이동통신 단말에서 사용되는, AP 프로세서(application processor)는 서로 다른 아키텍처(architecture)의 조합을 사용하는 이종 멀티 프로세서(heterogeneous multi-processor)의 구조를 주로 사용하고 있다. 특히 성능과 파워 소모량을 둘 다 만족하기 위한 구조로 performance cpu와 power cpu로 구성된 구조가 흔히 사용되고 있다. 이종 멀티 프로세서의 사용이 증가함에 따라 이종 멀티 프로세서로 구성된 컴퓨팅 장치에서 프로세스의 스케줄링을 효율적으로 하기 위한 기술의 개발이 요구되고 있다. 스케줄링(scheduling)은 다중 프로그래밍을 가능하게 하는 운영 체제의 동작 기법으로, 프로세스가 생성되어 실행될 때 필요한 시스템의 여러 자원을 해당 프로세스에게 할당하는 작업을 의미한다. 운영 체제의 효율적인 스케줄링 알고리즘은 프로세스들에게 CPU 등의 자원 배정을 적절히 함으로써 시스템의 성능을 개선할 수 있다.
실시 예는 복수의IPC 값들에 따른 코어의 성능 및 파워에 대한 모델링에 기초하여, 태스크의 IPC에 적합한 코어에 태스크를 할당하는 스케줄링 방법을 제공할 수 있다.
실시 예는 이종 멀티 코어 프로세서를 구성하는 코어의 유형 및 아키텍처에 따른 지원 가능한 IPC 정보에 기초하여, 태스크의 IPC 정보에 적합한 코어들 사이의 우선 순위에 따라 태스크를 할당하는 스케줄링 방법을 제공할 수 있다.
일 측에 따른 전자 장치는 복수의 코어들을 포함하는 프로세서; 및 상기 프로세서와 작동적으로 연결된 메모리를 포함하고, 상기 메모리는, 상기 프로세서에 의해 구동되는 운영 체제가 로드되고, 상기 운영 체제는 상기 메모리에 로드된 태스크의 IPC 정보를 획득하고, 상기 복수의 코어들 각각에 대응하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력(power)을 획득하고, 상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당할 수 있다.
일 측에 따른 전자 장치의 프로세서에 의해 구동되는 운영 체제의 스케줄링 방법은 상기 전자 장치의 메모리에 로드된 태스크의 IPC 정보를 획득하는 동작; 상기 프로세서의 복수의 코어들 각각에 대응하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력(power)을 획득하는 동작; 및 상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는 동작을 포함할 수 있다.
태스크의 IPC 정보를 고려하여 태스크를 스케줄링함으로써, 태스크의 처리에 관한 성능과 에너지 효율을 개선할 수 있다.
도 1은 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 2는 다양한 실시 예들에 따른, 스케줄링 방식이 적용되는 전자 장치(101) 구성 일부의 블록도이다.
도 3은 다양한 실시 예들에 따른, 멀티 코어 프로세서(120)의 구성을 설명하기 위한 도면이다.
도 4는 다양한 실시 예들에 따른, 이종 멀티 코어 프로세서(120)의 구성을 설명하기 위한 도면이다.
도 5는 다양한 실시 예들에 따른, 스케줄링 방법의 동작 흐름도이다.
도 6은 다양한 실시 예들에 따른, 프로세서 코어의 유형 및 태스크의 IPC에 따른 프로세서의 성능 및 전력 그래프를 예시한 도면이다.
도 7은 다양한 실시 예들에 따른, 프로세서의 코어에 대응하는 에너지 테이블을 설명하기 위한 도면이다.
도 8a 및 도 8b는 다양한 실시 예들에 따른, 프로세서의 코어에 대응하는 에너지 함수를 설명하기 위한 도면들이다.
도 9 내지 도 13은 다양한 실시 예들에 따른, 전체 코어의 에너지 소모량에 기초하여 태스크를 할당하는 방법을 설명하기 위한 도면들이다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2는 다양한 실시 예들에 따른, 스케줄링 방식이 적용되는 전자 장치(101) 구성 일부의 블록도이다.
도 2를 참조하면, 일 측에 따른 전자 장치(101)(예: 도 1의 전자 장치(101))는 프로세서(120)(예: 도 1의 프로세서(120)), 메인 메모리(130)(예: 도 1의 메모리(130)) 및 디스크(210)(예: 도 1의 메모리(130))를 포함할 수 있다.
일 실시 예에 따르면, 프로세서(120)는 복수의 코어들을 포함하는 멀티 코어 프로세서를 포함할 수 있다. 코어는 프로세서(120)에서 연산을 수행하는 요소로, 하드웨어 스펙에 따라 다양한 종류로 구분될 수 있다.
예를 들어, 멀티 코어 프로세서(120)의 구성은 도 3을 참조할 수 있다. 도 3을 참조하면, 프로세서(120)(예: 도 1의 프로세서(120) 또는 도 2의 프로세서(120))는 복수의 코어들(310, 320) 및 L2 캐시 메모리(330)를 포함할 수 있다. 복수의 코어들(310, 320) 각각은 레지스터(registers) 및 L1 캐시 메모리(L1 cache)를 포함할 수 있다. 프로세서(120)는 메인 메모리(130)(예: 도 1의 메모리(130) 또는 도 2의 메인 메모리(130))에 저장된 일부 데이터를 L1 캐시 메모리 및/또는 L2 캐시 메모리(330)에 저장하여 데이터에 빠르게 접근할 수 있다.
일 실시 예에 따르면, 단일 프로세서(120)에 서로 다른 유형의 복수의 코어가 포함된 경우 이종(heterogeneous) 멀티 코어 프로세서 또는 비대칭적(asymmetric) 멀티 코어 프로세서, 동일한 유형의 복수의 코어가 포함된 경우 동종(homogeneous) 멀티 코어 프로세서 또는 대칭적(symmetric) 멀티 코어 프로세서에 해당할 수 있다.
예를 들어, 이종 멀티 코어 프로세서의 구성은 도 4를 참조할 수 있다. 도 4를 참조하면, 프로세서(120)(예: 도 1의 프로세서(120), 도 2의 프로세서(120) 또는 도 3의 프로세서(120))는 제1 유형의 코어(예: big core) 및 제2 유형의 코어(예: little core)를 포함할 수 있다. 이종 멀티 코어 프로세서에 포함된 서로 다른 유형의 코어들은 하드웨어 스펙이 서로 상이할 수 있다. 예를 들어, 제1 유형의 코어는 성능(performance)이 좋으나 전력(power)을 많이 소모하고 발열이 발생하는 고성능 코어에 해당할 수 있으며, 제2 유형의 코어는 성능은 다소 낮으나 전력을 적게 소모하는 저성능 코어에 해당할 수 있다. 제1 유형의 코어들은 제1 클러스터를 형성할 수 있으며, 제2 유형의 코어들은 제2 클러스터를 형성할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 2 이상의 서로 다른 유형의 복수의 코어들을 포함할 수 있다.
다시 도 2를 참조하면, 메인 메모리(130)는 DRAM(Dynamic RAM), SRAM(Static RAM)과 같은 휘발성 메모리 장치(예: 도 1의 휘발성 메모리(132)) 및/또는 플래시 메모리 장치, PRAM(Phase-change RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등과 같은 비휘발성 메모리 장치(예: 도 1의 비휘발성 메모리(134))로 구현될 수 있다. 메인 메모리(130)는 운영 체제(예: 도 1의 운영 체제(142))를 로드(load)할 수 있으며, 전자 장치(101) 내 프로세서(120)와 관련된 다양한 정보를 저장할 수 있다.
전자 장치(101)의 부팅 시 프로세서(120)는 디스크(210)에 저장된 운영 체제를 메인 메모리(130)에 가져올 수 있다. 운영 체제는 프로세스의 구성 단위(예: 태스크(task) 또는 스레드(thread))를 프로세서(120)에 할당하기 위한 프로그램 모듈인 스케줄러를 포함할 수 있다. 스케줄러는 운영 체제의 컨텍스트 내에서 작동하는 소프트웨어 프로그램일 수 있으나, 이에 한정되지 않는다. 스케줄러는 프로세서(120)에 의해 메인 메모리(130)로부터 로딩되어 구동될 수 있다.
일 실시 예에 따르면, 프로세스는 전자 장치(101)의 적어도 하나의 프로세서(120)에서 처리되는 프로그램의 실행 단위에 해당할 수 있다. 하나의 프로세스는 여러 개의 스레드(thread) 또는 태스크(task)로 구성될 수 있다. 스레드 또는 태스크는 운영 체제의 유형(예: 안드로이드, 리눅스, 맥OS, 윈도우 등)에 따른 스케줄링을 위한 단위를 지칭하는 것으로, 이하 스케줄링 단위를 태스크로 통일하여 지칭한다. 스케줄링은 태스크를 각 프로세서(120)의 코어에 할당하는 과정으로, 메인 메모리(130)에 로드되는 운영 체제에 의해 수행된다. 예를 들어, 프로세스의 태스크들은 복수의 코어들을 포함하는 멀티 코어 프로세서(101)에 의해 동시에 처리되도록 스케줄링될 수 있다.
일 측에 따른 전자 장치(101)는 복수의 코어들을 포함하는 프로세서(120) 및 프로세서(120)와 작동적으로 연결된 메모리(130)를 포함할 수 있다. 메모리(130)는 프로세서(120)에 의해 구동되는 운영 체제가 로드될 수 있으며, 운영 체제는 스케줄링 알고리즘에 따라 동작하는 스케줄러를 포함할 수 있다. 일 실시 예에 따른 스케줄링 알고리즘의 구체적인 동작은 이하의 도 5내지 도 13을 통해 상술한다.
도 5는 다양한 실시 예들에 따른, 스케줄링 방법의 동작 흐름도이다.
도 5를 참조하면, 일 측에 따른 스케줄링 방법은 전자 장치(예: 도 1의 전자 장치(101), 도 2의 전자 장치(101), 또는 도 3의 전자 장치(101))의 프로세서(예: 도 1의 프로세서(120), 도 2의 프로세서(120), 도 3의 프로세서(120) 또는 도 4의 프로세서(120))에 의해 구동되는 운영 체제의 스케줄링 방법으로, 전자 장치의 메모리(예:도 1의 메모리(130), 도 2의 메인 메모리(130) 또는 도 3의 메인 메모리(130))에 로드된 태스크의 IPC 정보를 획득하는 동작(510), 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력을 획득하는 동작(520) 및 복수의 코어들 중 어느 하나에 태스크를 할당하는 동작(530)을 포함할 수 있다.
일 측에 따른 태스크의 IPC(instruction per cycle) 정보는 프로세서에 의해 한 사이클에서 처리 가능한 태스크 내 명령어(instruction)의 수를 의미한다. 태스크의 IPC 정보는 태스크에 포함된 명령어들의 속성에 기초하여 결정되는 값으로, 예를 들어 태스크의 IPC정보는 연산을 많이 하는 동작, 메모리에 접근하는 동작 등의 명령어의 속성에 기초하여 결정될 수 있다. 일 실시 예에 따르면, 태스크의 IPC 정보는 PMU(performance monitoring unit)에 의해 측정될 수 있다.
일 실시 예에 따르면, 태스크의 IPC 값에 따라 해당 태스크 처리를 위한 프로세서의 성능(performance) 및 전력(power)이 달라질 수 있다. 예를 들어, 같은 1GHz의 주파수로 동작 시, IPC 값이 2인 태스크는 IPC 값이 1인 태스크에 비해서 2배로 빠르게 프로세서에서 처리될 수 있으며, IPC 값이 2인 태스크는 IPC 값이 1인 태스크에 비해서 더 큰 프로세서의 전력이 요구될 수 있다.
일 예로, 도 6은 프로세서 코어의 유형 및 태스크의 IPC에 따른 프로세서의 성능 및 전력 그래프를 도시한다. 도 6을 참조하면, 제1 그래프(610)는 제1 유형의 코어(예: big core)를 포함하는 프로세서에서 높은 IPC 값을 갖는 태스크가 처리되는 경우의 프로세서의 성능 및 전력 그래프에 해당한다. 제2 그래프(620)는 제1 유형의 코어(예: big core)를 포함하는 프로세서에서 낮은 IPC 값을 갖는 태스크가 처리되는 경우의 프로세서의 성능 및 전력 그래프에 해당한다. 제3 그래프(630)는 제2 유형의 코어(예: little core)를 포함하는 프로세서에서 높은 IPC 값을 갖는 태스크가 처리되는 경우의 프로세서의 성능 및 전력 그래프에 해당한다. 제4 그래프(640)는 제2 유형의 코어(예: little core)를 포함하는 프로세서에서 낮은 IPC 값을 갖는 태스크가 처리되는 경우의 프로세서의 성능 및 전력 그래프에 해당한다.
예를 들어, 같은 유형의 코어에 대응하는 제1 그래프(610) 및 제2 그래프(620)를 비교하면, IPC가 높은 태스크를 처리할 때 같은 성능을 내기 위해 필요한 전력이 더 큰 것을 알 수 있다. 마찬가지로, 같은 유형의 코어에 대응하는 제3 그래프(630) 및 제4 그래프(640)를 비교하면, IPC가 높은 태스크를 처리할 때 같은 성능을 내기 위해 필요한 전력이 더 큰 것을 알 수 있다. 다시 말해, 태스크의 IPC가 클수록 같은 주파수에서 프로세서에 의한 처리 속도가 크고, 하드웨어 자원을 많이 사용하므로 에너지 소모량도 커지는 경향이 있다.
일 측에 따른 태스크의 IPC는 프로세서의 하드웨어 속성에 기초하여 결정되는 프로세서의 IPC와 구분될 수 있다. 일 예로, 태스크의 명령어들은 하드웨어의 파이프라인(pipeline)을 최대로 이용하여 수행되지 않을 수 있으므로, 태스크는 프로세서의 IPC에 기초하여 수행되지 않을 수 있다. 다시 말해, 태스크의 IPC는 프로세서의 IPC와 독립적으로 결정될 수 있으며, 프로세서의 IPC와 다른 값으로 결정될 수 있다. 이하에서, 태스크의 IPC는 IPC로 간략하게 지칭될 수 있다.
다시 도 5를 참조하면, 일 측에 따른 주파수 별 커패시티 및 전력을 획득하는 동작(520)은 전자 장치의 프로세서의 복수의 코어들 각각에 대응하여, 획득된 태스크의 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작에 해당할 수 있다. 여기서, 커패시티는 프로세서의 특정 주파수에 대응하는 성능을 나타내는 척도에 해당할 수 있다.
일 실시 예에 따르면, 주파수 별 커패시티 및 전력은 임의의 주파수에 대응하여 결정된 커패시티 값 및 전력 값을 의미하는 것으로, 아래의 수학식 1 및 2와 같이 결정될 수 있다.
Figure PCTKR2022000716-appb-img-000001
Figure PCTKR2022000716-appb-img-000002
여기서, dmips@freq는 임의의 주파수(freq)에서의 dmips, max_dmips는 미리 결정된 최대 dmips 값에 관한 상수, c는 전력 계수(power coefficient) , volt@freq는 임의의 주파수(freq)에서의 볼트 값을 의미할 수 있으며, dmips(dhrystone million instructions per second)는 드라이스톤(dhrystone) 벤치마크 테스트의 결과를 정수화하여 하중한 값에 해당할 수 있다.
일 실시 예에 따르면, dmips 대신 mips(million instructions per second) 또는 다양한 방법으로 측정된 초당 인스트럭션의 수에 기초하여 임의의 주파수에 대응하는 커패시티 값이 결정될 수 있다.
일 실시 예에 따르면, 주파수 별 커패시티 및 전력은 프로세서의 복수의 코어들 각각에 대응하여 획득될 수 있다. 예를 들어, 제1 코어 및 제2 코어를 포함하는 프로세서의 경우, 제1 코어에 대응하는 주파수 별 커패시티 및 전력 및 제2 코어에 대응하는 주파수 별 커패시티 및 전력이 획득될 수 있다.
일 실시 예에 따르면, 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작(520)은 복수의 코어들 각각에 대응하여 미리 결정된 에너지 테이블에 기초하여, 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작을 포함할 수 있다. 여기서, 에너지 테이블은 복수의 IPC 값들 각각에 대응하는 주파수 별 커패시티 및 전력을 포함할 수 있다.
예를 들어, 도 7은 특정 코어에 대응하는 에너지 테이블의 일 예를 도시한다. 도 7을 참조하면, 특정 코어에 대응하는 에너지 테이블은 복수의 IPC 값들 각각에 대응하는 복수의 에너지 테이블들(710, 720, 730, 740)을 포함할 수 있다. 예를 들어, 특정 코어에 대응하는 에너지 테이블은 8개의 IPC 값(예: 1 내지 8) 각각에 대응하는 8개의 복수의 에너지 테이블들(710, 720, 730, 740)을 포함할 수 있다. 도 7은 1 내지 8의 IPC 값에 대응하는 에너지 테이블들(710, 720, 730, 740)을 도시하고 있으나, 이에 한정되지 않는다. 실시 예에 따라 특정 코어에 대응하는 에너지 테이블의 개수는 다양할 수 있으며, 다른 수치의 IPC 값에 대응하는 에너지 테이블을 포함할 수 있다.
일 실시 예에 따르면, 특정 코어 및 특정 IPC 값에 대응하는 에너지 테이블은 주파수 레벨에 대응하는 커패시티 값 및 전력 값을 포함할 수 있다. 예를 들어, 도 7을 참조하면 에너지 테이블(710)은 Lv0의 주파수 레벨에 대응하여, 200의 커패시티 값 및 20의 전력 값을 포함할 수 있으며, Lv1의 주파수 레벨에 대응하여, 300의 커패시티 값 및 30의 전력 값을 포함할 수 있다. 주파수 레벨은 미리 정해진 일정 범위의 주파수 범위에 대응될 수 있다.
도 7에 도시된 에너지 테이블들(710, 720, 730, 740)은 첫 번째 열에 주파수 레벨 정보를 포함하고 있으나, 일 측에 따른 에너지 테이블은 주파수 레벨 정보를 포함하지 않고, 커패시티 값들 및 전력 값들을 포함할 수도 있다.
일 실시 예에 따르면, 동작(520)은 복수의 IPC 값들에 대응하는 복수의 에너지 테이블들 중 획득된 IPC 정보에 대응하는 에너지 테이블을 선택함으로써, 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작을 포함할 수 있다. 예를 들어, 획득된 IPC 정보에 따른 IPC 값이 2에 해당하는 경우, 도 7에 도시된 8개의 에너지 테이블들(710, 720, 730, 740) 중 IPC 값이 2인 에너지 테이블(720)이 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력으로 획득될 수 있다.
다시 도 5를 참조하면, 일 측에 따른 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작(520)은 복수의 코어들 각각에 대응하여, IPC 값에 따른 주파수 별 커패시티 및 전력을 출력하도록 모델링된 에너지 함수에 기초하여, 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작을 포함할 수 있다. 에너지 함수는 IPC 값 및 주파수 값에 따른 커패시티 값을 출력하는 커패시티 함수 및 IPC 값 및 주파수 값에 따른 전력 값을 출력하는 전력 함수를 포함할 수 있다.
예를 들어, 도 8a는 특정 코어에 대응하는 에너지 함수의 일 예를 도시한다. 도 8a를 참조하면, 특정 코어에 대응하는 에너지 함수는 복수의 주파수 레벨들에 대응하는 복수의 커패시티 함수들(CapLv0(IPC) 내지 CapLv18(IPC)) 및 복수의 전력 함수들(PLv0(IPC) 내지 PLv18(IPC))을 포함할 수 있다. 예를 들어, Lv0의 주파수 레벨에 대응하는 커패시티 함수 CapLV0(IPC)은 획득된 IPC 값에 대응하는 커패시티 값을 출력하는 함수에 해당할 수 있고, Lv0의 주파수 레벨에 대응하는 전력 함수 PLV0(IPC)은 획득된 IPC 값에 대응하는 전력 값을 출력하는 함수에 해당할 수 있다.
일 실시 예에 따르면, 에너지 함수는 유한 개의 IPC 값에 대응하는 주파수 별 커패시티 값 및 전력 값을 획득하여 모델링한 연속 함수를 포함할 수 있다. 예를 들어, 도 8b를 참조하면, 특정 주파수에 대응하는 에너지 함수는 해당 주파수에서 유한 개수(예: 5개)의 서로 다른 IPC 값에 대응하는 커패시티 값들(c1 내지 c5) 및 전력 값들(p1 내지 p5)을 획득하여, 획득된 값들을 지나도록 모델링된 함수를 포함할 수 있다.
일 실시 예에 따르면, 에너지 함수는 IPC 값 및 주파수를 변수로 하여 모델링된 함수를 포함할 수 있다. 예를 들어, 도 8a에 도시된 바와 달리, 에너지 함수는 주파수 및 IPC 값을 입력하여 해당 주파수 및 IPC 값에 대응하는 커패시티 값을 출력하는 단일 커패시티 함수, 및 주파수 및 IPC 값을 입력하여 해당 주파수 및 IPC 값에 대응하는 전력 값을 출력하는 단일 전력 함수를 포함할 수 있다.
다시 도 5를 참조하면, 일 측에 따른 동작(520)은 획득된 IPC 정보에 따른 IPC 값을 모델링된 에너지 함수에 입력함으로써, 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득할 수 있다. 예를 들어, 획득된 IPC 정보에 따른 IPC 값이 2에 해당하는 경우, 도 8a에 도시된 Lvx(x는 0 내지 18 사이의 임의의 정수)에 대응하는 CapLVx(2) 및 PLVx(2) 값이 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력으로 획득될 수 있다.
일 실시 예에 따르면, 에너지 함수가 IPC 값 및 주파수를 변수로 하여 모델링된 함수에 해당하는 경우, 주파수 값을 변수로 하는 획득된 IPC 정보에 대응하는 커패시티 함수 및 전력 함수가 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력으로 획득될 수 있다.
일 실시 예에 따르면, 동작(520)을 통해 획득된 주파수 별 성능 및 전력에 기초하여, 프로세서의 복수의 코어들 중 어느 하나에 태스크가 할당될 수 있다. 예를 들어, 복수의 코어들 각각에 해당 태스크가 할당되는 경우를 가정하여, 태스크 할당으로 인한 전체 에너지 소모량을 계산하고, 계산된 전체 에너지 소모량이 가장 낮은 코어에 태스크가 할당될 수 있다. 일 측에 따른 코어 전체의 에너지 소모량에 기초하여, 태스크를 할당하는 동작(530)은 도 9를 통하여 상술한다.
일 실시 예에 따르면, 복수의 코어들 중 어느 하나에 태스크를 할당하는 동작(530)은 획득된 주파수 별 커패시티 및 전력에 기초한 다양한 기준에 따라 복수의 태스크가 할당될 코어를 결정하는 동작을 포함할 수 있다. 예를 들어, 주파수 별 커패시티와 전력의 비율(예: 커패시티/전력)에 따라 결정되는 효율이 높은 코어로 태스크가 할당될 수 있다.
일 실시 예에 따르면, 복수의 코어들 중 어느 하나에 태스크를 할당하는 동작(530)은 복수의 코어들의 지원 가능한 IPC 정보에 기초하여, 태스크의 할당을 위한 복수의 코어들 간의 우선 순위를 결정하는 동작 및 결정된 우선 순위, 획득된 주파수 별 커패시티 및 전력에 기초하여, 태스크를 복수의 코어들 중 어느 하나에 할당하는 동작을 포함할 수 있다.
도 4에서 상술한 바와 같이, 이종 멀티 코어 프로세서는 다양한 아키텍처로 구성된 다양한 유형의 코어들을 포함할 수 있다. 일 실시 예에 따르면, 이종 멀티 코어 프로세서의 아키텍처에 따라 프로세서에서 최대로 지원 가능한 IPC 값이 달라질 수 있다. 예를 들어, 동일한 유형의 코어도 아키텍처에 따라 최대로 지원 가능한 IPC 값이 달라질 수 있다.
일 실시 예에 따르면, 태스크의 IPC 값을 지원 가능한 코어에 태스크가 우선적으로 할당되도록 태스크의 IPC 정보 및 프로세서의 코어에서 지원 가능한 IPC 정보에 기초하여 코어들 간의 우선 순위를 결정함으로써, 태스크 처리의 성능을 보장할 수 있다. 예를 들어, 제1 유형 코어의 지원 가능한 IPC 값은 8, 제2 유형 코어의 지원 가능한 IPC 값은 4, 제3 유형 코어의 지원 가능한 IPC 값은 2인 경우, IPC 값 6을 갖는 태스크에 대응하여, 제1 유형 코어, 지2 유형 코어 및 제3 유형 코어의 순서로 코어들 간의 우선 순위가 결정될 수 있다.
도 9는 다양한 실시 예들에 따른, 전체 코어의 에너지 소모량에 기초하여 태스크를 할당하는 방법의 동작 흐름도이다.
도 9를 참조하면, 복수의 코어들 중 어느 하나에 태스크를 할당하는 동작(예: 도 5의 동작(530))은 복수의 코어들 각각에 대응하여, 태스크를 해당 코어(core-x)에 할당하는 경우를 가정(910)하여 코어 전체의 에너지 소모량을 계산하는 동작(920) 및 계산된 코어 전체의 에너지 소모량이 가장 적은 코어에 태스크를 할당하는 동작(930)을 포함할 수 있다.
예를 들어, core0 내지 coren-1의 n개의 코어들을 포함하는 프로세서의 경우, x = 0 부터 n-1까지 동작(910) 및 동작(920)이 n회 반복되면서 각 코어(corex)에 태스크가 할당되는 경우의 전체 코어의 에너지 소모량이 계산될 수 있다.
일 측에 따른 전체 코어의 에너지 소모량(energy consumption)은 프로세서에 포함된 복수의 코어들에서 소모되는 에너지 소모량의 합을 의미할 수 있다. 예를 들어, 도 10을 참조하면 core0 내지 coren-1의 n개의 코어들을 포함하는 프로세서의 경우, x = 0 부터 n-1 까지 도 9의 동작(910) 및 동작(920)이 n회 반복되면서 계산된 전체 코어의 에너지 소모량(E0 내지 En-1)이 저장될 수 있다. 다시 말해, 도 9의 동작(910) 및 동작(920)이 복수의 코어들 각각에 대응하여 반복됨에 따라, 태스크가 core0에 할당되는 경우를 가정하여 계산된 전체 코어의 에너지 소모량 E0부터 태스크가 coren-1에 할당되는 경우를 가정하여 계산된 전체 코어의 에너지 소모량 En-1이 메모리에 기록될 수 있다.
다시 도 9를 참조하면, 특정 코어(corex)에 태스크가 할당되는 경우의 전체 코어의 에너지 소모량은 해당 코어(corex)의 에너지 소모량에 기초하여 결정될 수 있다. 예를 들어, 태스크가 특정 코어(corex)에 할당되는 경우, 할당되기 이전의 코어들의 에너지 소모량 중 해당 코어(corex)의 에너지 소모량이 변화하므로, 태스크 할당 이후의 해당 코어(corex)의 에너지 소모량의 변화량에 기초하여 태스크 할당 이후의 전체 코어의 에너지 변화량이 결정될 수 있다.
일 실시 예에 따르면, 특정 코어(corex)의 에너지 소모량은 해당 코어(corex)에 대응하는 주파수 별 커패시티 및 전력에 기초하여 계산될 수 있다. 예를 들어, 특정 코어(corex)에 태스크가 할당되는 경우의 해당 코어(corex)의 에너지 소모량을 계산하는 방법은 태스크의 요구 성능(needed utilization)에 기초하여, 해당 코어(corex) 및 IPC 정보에 대응하는 주파수 별 커패시티 및 전력에서 해당 코어(corex)에 태스크가 할당됨에 따른 특정 주파수를 결정하는 동작 및 특정 주파수에 대응하는 커패시티 및 전력에 기초하여, 해당 코어(corex)의 에너지 소모량을 계산하는 동작을 포함할 수 있다.
일 실시 예에 따르면, 특정 요구 성능을 가지는 태스크를 복수의 코어들 중 특정 코어에 할당함으로써 발생하는 해당 코어의 로드 또는 커패시티에 따라 태스크의 처리를 위한 주파수가 결정될 수 있다.
예를 들어, 도 11은 태스크의 IPC 값에 따른 코어의 주파수 별 커패시티의 그래프의 일 예를 도시한다. 도 11을 참조하면, 특정 요구 성능을 가지는 태스크를 코어에 할당함으로써 발생하는 해당 코어의 커패시티가 그래프의 점선에 대응하는 값이라면, high IPC를 갖는 태스크는 Freq#1의 주파수로 동작 클럭이 결정될 수 있고, low IPC를 갖는 태스크는 Freq#1보다 큰 Freq#2의 주파수로 동작 클럭이 결정될 수 있다.
일 실시 예에 따르면, 태스크의 IPC가 낮은 경우, 프로세서에서 높은 IPC를 지원 가능한 경우에도 프로세서의 모든 파이프라인을 사용하지 못하므로, 태스크의 요구 성능을 보장하기 위하여 동작 클럭의 주파수가 높게 결정될 수 있다. 실제로 낮은 IPC를 갖는 태스크에 대해, 프로세서에서 지원 가능한 높은 IPC를 기준으로 동작 클럭의 주파수를 결정하는 경우, 실제 태스크의 요구 성능을 보장하기 위하여 필요한 주파수보다 낮은 주파수로 동작 클럭이 결정이 되기 때문에 태스크의 요구 성능을 보장할 수가 없을 수 있다.
한편, 태스크의 IPC보다 낮은 IPC를 기준으로 동작 클럭의 주파수를 결정하는 경우, 실제 태스크의 요구 성능을 보장하기 위하여 필요한 주파수보다 높은 주파수로 동작 클럭이 결정될 수 있으므로, 불필요한 에너지 소모량이 발생할 수 있다.
다시 말해, 태스크의 IPC 정보를 획득하고, 획득된 태스크의 IPC에 기초하여, 태스크 수행을 위한 동작 클럭의 주파수를 결정함으로써, 태스크의 요구 성능을 보장하고, 불필요한 에너지 소모량의 발생을 방지할 수 있다.
다시 도 9를 참조하면, 일 측에 따른 태스크의 처리를 위한 주파수를 결정하는 동작은 주파수 별 커패시티 및 전력이 획득된 형태에 따라 달라질 수 있다. 상술한 바와 같이, 특정 코어에 대응하는 주파수 별 커패시티 및 전력은 에너지 테이블의 형태로 획득될 수도 있고, 에너지 함수의 형태로 획득될 수도 있다.
예를 들어, 특정 코어(corex)에 대응하는 주파수 별 커패시티 및 전력이 에너지 테이블의 형태로 획득된 경우의 해당 코어(corex)의 에너지 소모량을 계산하는 방법은 도 12를 참조하여 설명할 수 있다. 도 12를 참조하면, 태스크가 특정 코어(corex)에 할당되는 경우의 해당 코어(corex)의 에너지 소모량을 계산하는 방법은 태스크의 IPC 값 및 해당 코어(corex)에 대응하는 에너지 테이블을 선택하는 동작(1210) 및 태스크의 요구 성능에 기초하여, 태스크가 할당됨에 따른 특정 주파수를 결정하는 동작(1220) 및 에너지 테이블에 기초하여, 특정 주파수에 대응하는 커패시티 및 전력을 획득하는 동작(1230)을 포함할 수 있다.
일 측에 따른 동작(1210)은 특정 코어(corex)에 대응하는 복수의 에너지 테이블들 중 태스크의 IPC 정보에 대응하는 에너지 테이블을 선택하는 동작에 해당할 수 있다. 예를 들어, 특정 코어(corex)에 대응하는 복수의 에너지 테이블들이 도 7에 도시된 에너지 테이블들(710 내지 740)이고, 태스크의 IPC 값이 1인 경우, 동작(1210)에 의해 IPC 1에 대응하는 에너지 테이블(710)이 선택될 수 있다.
일 측에 따른 동작(1220)은 태스크가 특정 코어(corex)에 할당되는 경우, 태스크의 요구 성능에 기초하여 해당 코어(corex)의 예상 커패시티를 결정하는 동작을 포함할 수 있다. 일 실시 예에 따르면, 특정 코어(corex)의 예상 커패시티는 태스크의 요구 성능 및 해당 코어(corex)의 태스크가 할당되기 이전의 커패시티에 기초하여 결정될 수 있다. 예를 들어, 태스크가 할당되기 이전의 특정 코어(corex)의 커패시티가 200이고, 태스크의 요구 성능이 100인 경우 예상 커패시티는 300으로 결정될 수 있다.
일 실시 예에 따르면, 동작(1220)은 선택된 에너지 테이블에서 결정된 해당 코어(corex)의 예상 커패시티보다 큰 값에 대응하는 주파수를 결정하는 동작을 포함할 수 있다. 예를 들어, 동작(1210)에 의해 도 7의 에너지 테이블(710)이 선택된 경우, 태스크의 요구 성능에 기초한 해당 코어(corex)의 예상 커패시티가 200 이하인 경우 Lv0의 주파수가 특정 주파수로 결정될 수 있고, 해당 코어(corex)의 예상 커패시티가 200 초과 300 미만인 경우 Lv1의 주파수가 특정 주파수로 결정될 수 있다.
일 측에 따른 동작(1230)은 동작(1210)에 의해 선택된 에너지 테이블에 기초하여 동작(1220)에 의해 결정된 특정 주파수에 대응하는 커패시티 및 전력을 획득하는 동작에 해당할 수 있다. 예를 들어, 동작(1210)에 의해 도 7의 에너지 테이블(710)이 선택되고, 동작(1220)에 의해 Lv1의 주파수가 특정 주파수로 결정된 경우, 특정 주파수에 대응하는 커패시티 및 전력은 각각 300 및 30으로 획득될 수 있다.
예를 들어, 특정 코어(corex)에 대응하는 주파수 별 커패시티 및 전력이 에너지 함수의 형태로 획득된 경우의 해당 코어(corex)의 에너지 소모량을 계산하는 방법은 도 13을 참조하여 설명할 수 있다. 도 13을 참조하면, 태스크가 특정 코어(corex)에 할당되는 경우의 해당 코어(corex)의 에너지 소모량을 계산하는 방법은 태스크의 요구 성능 및 태스크의 IPC에 대응하는 에너지 함수에 기초하여, 태스크가 할당됨에 따른 특정 주파수를 결정하는 동작(1310) 및 태스크의 IPC에 대응하는 에너지 함수에 기초하여, 특정 주파수에 대응하는 전력을 획득하는 동작(1320)을 포함할 수 있다.
일 측에 따른 동작(1310)은 태스크가 특정 코어(corex)에 할당되는 경우, 태스크의 요구 성능에 기초하여 해당 코어(corex)의 예상 커패시티를 결정하는 동작 및 태스크의 IPC 값에 대응하는 커패시티 함수에 기초하여, 예상 커패시티에 대응하는 특정 주파수를 결정하는 동작을 포함할 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 커패시티 함수에 기초하여 특정 코어(corex)의 예상 커패시티에 대응하는 특정 주파수가 결정될 수 있다.
일 측에 따른 동작(1320)은 태스크의 IPC 값에 대응하는 전력 함수에 기초하여, 태스크의 IPC동작(1310)에 의해 결정된 특정 주파수에 대응하는 전력을 획득하는 동작을 포함할 수 있다.
다시 도 9를 참조하면, 코어 전체의 에너지 소모량을 계산하는 동작(920)은 특정 주파수에 대응하는 커패시티 및 전력에 기초하여, 해당 코어(corex)의 에너지 소모량을 계산하는 동작 및 해당 코어(corex)의 에너지 소모량에 기초하여 전체 코어의 에너지 소모량을 계산하는 동작을 포함할 수 있다. 일 실시 예에 따르면, 특정 코어(corex)에 대응하여 도 12의 동작(1230) 또는 도 13의 동작(1320)에 의해 획득된 특정 주파수에 대응하는 커패시티 및 전력에 기초하여, EAS(Energy-Aware Scheduler)에서 에너지 소모량을 계산하는 방법에 따라 해당 코어(corex)의 에너지 소모량이 계산될 수 있다. 예를 들어, EAS(Energy-Aware Scheduler)에 따른 특정 코어(corex)에 대응하는 에너지 소모량을 계산하는 방법은 도 12의 동작(1230) 또는 도 13의 동작(1320)에 의해 획득된 특정 주파수에 대응하는 커패시티 및 태스크의 요구 성능에 기초하여, 해당 코어(corex)에서 태스크가 할당됨에 따른 명령어의 처리 시간을 계산하는 동작 및 계산된 명령어의 처리 시간 및 특정 주파수에 대응하는 전력에 기초하여, 해당 코어의 에너지 소모량을 계산하는 동작을 포함할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 복수의 코어들을 포함하는 프로세서; 및
    상기 프로세서와 작동적으로 연결된 메모리
    를 포함하고,
    상기 메모리는, 상기 프로세서에 의해 구동되는 운영 체제가 로드되고,
    상기 운영 체제는
    상기 메모리에 로드된 태스크의 IPC 정보를 획득하고,
    상기 복수의 코어들 각각에 대응하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력(power)을 획득하고,
    상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는,
    전자 장치.
  2. 제1항에 있어서,
    상기 운영 체제는,
    상기 태스크를 할당함에 있어서,
    상기 복수의 코어들 각각에 대응하여,
    해당 코어 및 상기 IPC 정보에 대응하는 주파수 별 커패시티 및 전력에 기초하여, 상기 해당 코어에 상기 태스크가 할당되는 경우의 상기 복수의 코어들의 에너지 소모량을 계산하고,
    상기 복수의 코어들 각각에 대응하여 계산된 에너지 소모량에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는,
    전자 장치.
  3. 제2항에 있어서,
    상기 운영 체제는,
    상기 복수의 코어들의 에너지 소모량을 계산함에 있어서,
    상기 복수의 코어들 각각에 대응하여,
    상기 태스크의 요구 성능(needed utilization)에 기초하여, 상기 해당 코어 및 상기 IPC 정보에 대응하는 주파수 별 커패시티 및 전력에서 상기 해당 코어에 상기 태스크가 할당됨에 따른 특정 주파수를 결정하고,
    상기 특정 주파수에 대응하는 커패시티 및 전력에 기초하여, 상기 해 당 코어의 에너지 소모량을 계산하고,
    상기 해당 코어의 에너지 소모량에 기초하여, 상기 복수의 코어들 전 체의 에너지 소모량을 계산하는,
    전자 장치.
  4. 제2항에 있어서,
    상기 운영 체제는,
    상기 해당 코어의 에너지 소모량을 계산함에 있어서,
    특정 주파수에 대응하는 커패시티 및 상기 태스크의 요구 성능에 기초하여, 상기 해당 코어에서 상기 태스크가 할당됨에 따른 명령어의 처리 시간을 계산하고,
    상기 계산된 명령어의 처리 시간 및 상기 특정 주파수에 대응하는 전력에 기초하여, 상기 해당 코어의 에너지 소모량을 계산하는,
    전자 장치.
  5. 제1항에 있어서,
    상기 운영 체제는,
    상기 복수의 코어들의 지원 가능한 IPC 정보에 기초하여, 상기 태스크의 할당을 위한 상기 복수의 코어들 간의 우선 순위를 결정하고,
    상기 우선 순위, 상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 태스크를 상기 복수의 코어들 중 어느 하나에 할당하는,
    전자 장치.
  6. 제1항에 있어서,
    상기 운영 체제는,
    상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득함에 있어서,
    상기 복수의 코어들 각각에 대응하여 미리 결정된 에너지 테이블에 기초하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하고,
    상기 에너지 테이블은 복수의 IPC 값들 각각에 대응하는 주파수 별 커패시티 및 전력을 포함하는,
    전자 장치.
  7. 제1항에 있어서,
    상기 운영 체제는,
    상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득함에 있어서,
    상기 복수의 코어들 각각에 대응하여, IPC 값에 따른 주파수 별 커패시티 및 전력을 출력하도록 모델링된 에너지 함수에 기초하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는,
    전자 장치.
  8. 제1항에 있어서,
    상기 복수의 코어들은 적어도 하나 이상의 유형에 대응하는 복수의 코어들을 포함하는,
    전자 장치.
  9. 전자 장치의 프로세서에 의해 구동되는 운영 체제의 스케줄링 방법에 있어서,
    상기 전자 장치의 메모리에 로드된 태스크의 IPC 정보를 획득하는 동작;
    상기 프로세서의 복수의 코어들 각각에 대응하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티(capacity) 및 전력(power)을 획득하는 동작; 및
    상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는 동작
    을 포함하는,
    스케줄링 방법.
  10. 제9항에 있어서,
    상기 태스크를 할당하는 동작은
    상기 복수의 코어들 각각에 대응하여,
    해당 코어 및 상기 IPC 정보에 대응하는 주파수 별 커패시티 및 전력에 기초하여, 상기 해당 코어에 상기 태스크가 할당되는 경우의 상기 복수의 코어들의 에너지 소모량을 계산하는 동작; 및
    상기 복수의 코어들 각각에 대응하여 계산된 에너지 소모량에 기초하여, 상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는 동작
    을 포함하는,
    스케줄링 방법.
  11. 제10항에 있어서,
    상기 복수의 코어들의 에너지 소모량을 계산하는 동작은
    상기 복수의 코어들 각각에 대응하여,
    상기 태스크의 요구 성능(needed utilization)에 기초하여, 상기 해 당 코어 및 상기 IPC 정보에 대응하는 주파수 별 커패시티 및 전력에서 상기 해당 코어에 상기 태스크가 할당됨에 따른 특정 주파수를 결정하는 동작;
    상기 특정 주파수에 대응하는 커패시티 및 전력에 기초하여, 상기 해 당 코어의 에너지 소모량을 계산하는 동작; 및
    상기 해당 코어의 에너지 소모량에 기초하여, 상기 복수의 코어들 전 체의 에너지 소모량을 계산하는 동작
    을 포함하는,
    스케줄링 방법.
  12. 제9항에 있어서,
    상기 복수의 코어들 중 어느 하나에 상기 태스크를 할당하는 동작은
    상기 복수의 코어들의 지원 가능한 IPC 정보에 기초하여, 상기 태스크의 할당을 위한 상기 복수의 코어들 간의 우선 순위를 결정하는 동작; 및
    상기 우선 순위, 상기 획득된 주파수 별 커패시티 및 전력에 기초하여, 상기 태스크를 상기 복수의 코어들 중 어느 하나에 할당하는 동작
    을 포함하는,
    스케줄링 방법.
  13. 제9항에 있어서,
    상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작은
    상기 복수의 코어들 각각에 대응하여 미리 결정된 에너지 테이블에 기초하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작
    을 포함하고,
    상기 에너지 테이블은 복수의 IPC 값들 각각에 대응하는 주파수 별 커패시티 및 전력을 포함하는,
    스케줄링 방법.
  14. 제9항에 있어서,
    상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작은
    상기 복수의 코어들 각각에 대응하여, IPC 값에 따른 주파수 별 커패시티 및 전력을 출력하도록 모델링된 에너지 함수에 기초하여, 상기 획득된 IPC 정보에 대응하는 주파수 별 커패시티 및 전력을 획득하는 동작
    을 포함하는,
    스케줄링 방법.
  15. 하드웨어와 결합되어 제9항 내지 제14항 중 어느 하나의 항의 방법을 실행시키기 위하여 매체에 저장된 컴퓨터 프로그램.
PCT/KR2022/000716 2021-03-12 2022-01-17 프로세스 스케줄링을 위한 장치 및 스케줄링 방법 WO2022191408A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0032861 2021-03-12
KR1020210032861A KR20220128159A (ko) 2021-03-12 2021-03-12 프로세스 스케줄링을 위한 장치 및 스케줄링 방법

Publications (1)

Publication Number Publication Date
WO2022191408A1 true WO2022191408A1 (ko) 2022-09-15

Family

ID=83226901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/000716 WO2022191408A1 (ko) 2021-03-12 2022-01-17 프로세스 스케줄링을 위한 장치 및 스케줄링 방법

Country Status (2)

Country Link
KR (1) KR20220128159A (ko)
WO (1) WO2022191408A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050081183A1 (en) * 2003-09-25 2005-04-14 International Business Machines Corporation System and method for CPI load balancing in SMT processors
US20060168571A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation System and method for optimized task scheduling in a heterogeneous data processing system
US20090217277A1 (en) * 2008-02-27 2009-08-27 Sun Microsystems, Inc. Use of cpi power management in computer systems
US20140359633A1 (en) * 2013-06-04 2014-12-04 Advanced Micro Devices, Inc. Thread assignment for power and performance efficiency using multiple power states
KR101765830B1 (ko) * 2016-05-09 2017-08-08 울산과학기술원 멀티 코어 시스템 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050081183A1 (en) * 2003-09-25 2005-04-14 International Business Machines Corporation System and method for CPI load balancing in SMT processors
US20060168571A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation System and method for optimized task scheduling in a heterogeneous data processing system
US20090217277A1 (en) * 2008-02-27 2009-08-27 Sun Microsystems, Inc. Use of cpi power management in computer systems
US20140359633A1 (en) * 2013-06-04 2014-12-04 Advanced Micro Devices, Inc. Thread assignment for power and performance efficiency using multiple power states
KR101765830B1 (ko) * 2016-05-09 2017-08-08 울산과학기술원 멀티 코어 시스템 및 그 구동 방법

Also Published As

Publication number Publication date
KR20220128159A (ko) 2022-09-20

Similar Documents

Publication Publication Date Title
WO2022154414A1 (ko) 전자 장치 및 전자 장치의 스토리지 운영 방법
EP3977264A1 (en) Application optimization method and electronic device supporting the same
WO2022191408A1 (ko) 프로세스 스케줄링을 위한 장치 및 스케줄링 방법
US11768702B2 (en) Electronic device for scheduling based on heterogeneous multi-processor and operating method thereof
CN117203616A (zh) 电子设备及电子设备的传感器数据处理方法
US20230315521A1 (en) Electronic device and operation method of electronic device allocating memory resource to task
WO2022030964A1 (ko) 가상 메모리의 할당 방법 및 이를 지원하는 전자 장치
WO2022196889A1 (ko) 멀티 프로세서를 포함하는 전자 장치 및 그 운용 방법
WO2022149970A1 (ko) 서비스 운용 방법 및 이를 지원하는 전자 장치
WO2023106636A1 (ko) 전자 장치 및 전자 장치에서 백그라운드 프로세스 제어 기반의 발열 제어 방법
WO2022255542A1 (ko) 전자 장치 및 전자 장치의 센서 데이터 처리 방법
WO2023167438A1 (ko) 시스템의 성능 병목 현상을 처리하는 전자 장치 및 그 동작 방법
WO2023048404A1 (ko) 어플리케이션의 실행 화면을 표시하는 방법 및 이를 지원하는 전자 장치
WO2020171552A1 (ko) 발열 제어를 수행하는 전자 장치 및 그 제어 방법
WO2023163341A1 (ko) 터치 입력의 인식 감도를 조정하는 방법 및 이를 수행하는 전자 장치
WO2024076068A1 (ko) 복수의 프로세스들의 릴리즈를 제어하기 위한 전자 장치 및 그 방법
WO2023113176A1 (ko) 전자 장치 및 이를 이용한 충전 방법
US20220300333A1 (en) Electronic device including multi processor and method for operating the same
WO2023038217A1 (ko) 신경망 모델을 처리하는 전자 장치와 이의 동작 방법
WO2024014884A1 (ko) Cpu 클럭을 제어하는 전자 장치, 그 동작 방법, 및 저장 매체
WO2022154383A1 (ko) 전자 장치 및 전자 장치의 커널 모듈 로딩 방법
WO2022220416A1 (ko) 터치 입력 데이터를 처리하는 전자 장치 및 터치 입력 데이터를 처리하는 전자 장치를 제어하는 방법
WO2023022359A1 (ko) 어플리케이션의 실행 오류를 검출하는 전자 장치 및 그 작동 방법
WO2024058615A1 (ko) 신경 처리부를 포함하는 전자 장치 및 그 동작 방법
KR20230017464A (ko) 발열 제어 및 프로세스의 스케줄 관리를 위하여 복수의 클러스터들을 제어하는 전자 장치 및 그 작동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22767305

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22767305

Country of ref document: EP

Kind code of ref document: A1