WO2020171552A1 - 발열 제어를 수행하는 전자 장치 및 그 제어 방법 - Google Patents

발열 제어를 수행하는 전자 장치 및 그 제어 방법 Download PDF

Info

Publication number
WO2020171552A1
WO2020171552A1 PCT/KR2020/002332 KR2020002332W WO2020171552A1 WO 2020171552 A1 WO2020171552 A1 WO 2020171552A1 KR 2020002332 W KR2020002332 W KR 2020002332W WO 2020171552 A1 WO2020171552 A1 WO 2020171552A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor
attribute
application
electronic device
clock
Prior art date
Application number
PCT/KR2020/002332
Other languages
English (en)
French (fr)
Inventor
정관진
석현철
권병수
서준화
신영철
이선광
조대현
최원서
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US17/432,410 priority Critical patent/US20230161324A1/en
Publication of WO2020171552A1 publication Critical patent/WO2020171552A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/50—Machine tool, machine tool null till machine tool work handling
    • G05B2219/50333—Temperature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • Various embodiments relate to an electronic device for controlling heat generation and a method for controlling the same.
  • the processor of the electronic device executes an application or task, heat is generated from the processor.
  • applications that consume a lot of power of a processor such as game applications are increasing.
  • the processor may request a high value (or high speed) clock.
  • the processor may generate relatively much heat.
  • the electronic device may control the clock of the processor to prevent excessive heat generation.
  • the electronic device may set the maximum allowable clock speed for each specific condition to prevent excessive heat generation.
  • the electronic device can prevent excessive heat generation by controlling the clock generation circuit so as not to exceed the maximum allowable clock speed.
  • the performance may be deteriorated compared to the same power, resulting in a decrease in efficiency. have.
  • an electronic device for controlling a clock in which a processor operates in consideration of an instruction set structure of an application or task and a control method thereof may be provided.
  • the electronic device can improve the processing performance of the processor by controlling heat generation.
  • An electronic device includes a memory for storing at least one processor and a first table and a second table associated with a value associated with a performance of the at least one processor and a maximum allowable value of a clock.
  • the at least one processor confirms that the attribute of the application being executed by the at least one processor is either a first attribute or a second attribute, and the attribute of the application is In the case of 1 attribute, the maximum allowable value of the clock operated by the at least one processor is controlled based on the first table, and when the attribute of the application is the second attribute, the at least one processor based on the second table You can control the maximum allowable value of the clock in which the is operated.
  • a method of performing heat control in an electronic device includes storing a first table and a second table related to a value related to a performance of at least one processor of the electronic device and a maximum allowable value of a clock.
  • the maximum allowable value corresponding to at least some of the values related to the performance of the operation performed by the at least one processor in the first table, corresponding to the at least part of the values related to the performance in the second table.
  • efficient heat control can be performed for each structure of an instruction set of an application or task, thereby obtaining sustainable performance.
  • FIG. 1 illustrates a network environment including an electronic device according to various embodiments of the present disclosure.
  • FIG. 2 is a block diagram illustrating a program according to various embodiments.
  • FIG. 3 is an exemplary flowchart in which an electronic device controls a maximum allowable value of a clock operated by a processor according to an application property according to various embodiments of the present disclosure.
  • FIG. 4 is an exemplary diagram for a configuration in which a maximum allowable value of a clock of a processor is determined for each cluster according to various embodiments of the present disclosure.
  • 5 is an exemplary table of maximum allowable values of clocks in which a plurality of clusters operate according to various embodiments.
  • FIG. 6 is an exemplary flowchart illustrating a configuration in which an electronic device controls a maximum allowable value of a clock of a processor according to properties of a plurality of applications, according to various embodiments.
  • FIG. 7 is an exemplary diagram for describing a configuration in which an electronic device controls a maximum allowable value of a clock of a processor according to properties of a plurality of applications, according to various embodiments.
  • FIG. 8 is an exemplary block diagram of a configuration for controlling heat generation of a processor at an application, a framework, and a kernel stage according to various embodiments.
  • 9A is an exemplary flowchart in which an electronic device controls a maximum allowable value of a clock operated by a processor according to an application property according to various embodiments of the present disclosure.
  • 9B is an exemplary flowchart in which an electronic device determines a maximum allowable value of a clock operated by a processor based on attributes of a plurality of tasks according to various embodiments of the present disclosure.
  • FIG. 10 is an exemplary diagram in which an electronic device determines a maximum allowable value of a clock on which a processor operates based on attributes of a plurality of tasks according to various embodiments of the present disclosure.
  • FIG. 11 is an exemplary flowchart of a configuration in which an electronic device controls a range of a voltage applied to a processor based on a task attribute according to various embodiments of the present disclosure.
  • FIG. 12 is an exemplary diagram of a table used by an electronic device to control a range of a voltage applied to a processor based on a task attribute according to various embodiments of the present disclosure.
  • FIG. 13 is an exemplary diagram of a configuration for controlling heat generation of an electronic device in a framework and a kernel stage, according to various embodiments.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (for example, a short-range wireless communication network), or a second network 199 It is possible to communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network).
  • the electronic device 101 may communicate with the electronic device 104 through the server 108.
  • the electronic device 101 includes a processor 120, a memory 130, an input device 150, an audio output device 155, a display device 160, an audio module 170, and a sensor module ( 176, interface 177, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196, or antenna module 197 ) Can be included.
  • a sensor module 176, interface 177, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196, or antenna module 197
  • at least one of these components may be omitted or one or more other components may be added to the electronic device 101.
  • some of these components may be implemented as one integrated circuit.
  • the sensor module 176 eg, a fingerprint sensor, an iris sensor, or an illuminance sensor
  • the display device 160 eg, a display.
  • the processor 120 for example, executes software (eg, a program 140) to implement at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120. It can be controlled and can perform various data processing or operations. According to an embodiment, as at least part of data processing or operation, the processor 120 may store commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132. The command or data stored in the volatile memory 132 may be processed, and result data may be stored in the nonvolatile memory 134.
  • software eg, a program 140
  • the processor 120 may store commands or data received from other components (eg, the sensor module 176 or the communication module 190) to the volatile memory 132.
  • the command or data stored in the volatile memory 132 may be processed, and result data may be stored in the nonvolatile memory 134.
  • the processor 120 includes a main processor 121 (eg, a central processing unit or an application processor), and a secondary processor 123 (eg, a graphic processing unit, an image signal processor) that can be operated independently or together with the main processor 121 (eg, a central processing unit or an application processor). , A sensor hub processor, or a communication processor). Additionally or alternatively, the coprocessor 123 may be set to use less power than the main processor 121 or to be specialized for a designated function. The secondary processor 123 may be implemented separately from the main processor 121 or as a part thereof.
  • main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, an image signal processor
  • the coprocessor 123 may be set to use less power than the main processor 121 or to be specialized for a designated function.
  • the secondary processor 123 may be implemented separately from the main processor 121 or as a part thereof.
  • the coprocessor 123 is, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, an application is executed). ) While in the state, together with the main processor 121, at least one of the components of the electronic device 101 (for example, the display device 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the functions or states related to. According to an embodiment, the coprocessor 123 (eg, an image signal processor or a communication processor) may be implemented as part of another functionally related component (eg, the camera module 180 or the communication module 190). have.
  • an image signal processor or a communication processor may be implemented as part of another functionally related component (eg, the camera module 180 or the communication module 190). have.
  • the memory 130 may store various data used by at least one component of the electronic device 101 (eg, the processor 120 or the sensor module 176).
  • the data may include, for example, software (eg, the program 140) and input data or output data for commands related thereto.
  • the memory 130 may include a volatile memory 132 or a nonvolatile memory 134.
  • the program 140 may be stored as software in the memory 130, and may include, for example, an operating system 142, middleware 144, or an application 146.
  • the input device 150 may receive a command or data to be used for a component of the electronic device 101 (eg, the processor 120) from an outside (eg, a user) of the electronic device 101.
  • the input device 150 may include, for example, a microphone, a mouse, a keyboard, or a digital pen (eg, a stylus pen).
  • the sound output device 155 may output an sound signal to the outside of the electronic device 101.
  • the sound output device 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback, and the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display device 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display device 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display device 160 may include a touch circuitry set to sense a touch, or a sensor circuit (eg, a pressure sensor) set to measure the strength of a force generated by the touch. have.
  • the audio module 170 may convert sound into an electric signal or, conversely, convert an electric signal into sound. According to an embodiment, the audio module 170 acquires sound through the input device 150, the sound output device 155, or an external electronic device (for example, an external electronic device directly or wirelessly connected to the electronic device 101). Sound may be output through the electronic device 102) (for example, a speaker or headphones).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101, or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an atmospheric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more designated protocols that may be used for the electronic device 101 to connect directly or wirelessly with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that a user can perceive through a tactile or motor sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture a still image and a video.
  • the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101.
  • the power management module 388 may be implemented as at least a part of, for example, a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101.
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, electronic device 102, electronic device 104, or server 108). It is possible to support establishment and communication through the established communication channel.
  • the communication module 190 operates independently of the processor 120 (eg, an application processor), and may include one or more communication processors that support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg : A LAN (local area network) communication module, or a power line communication module) may be included.
  • a corresponding communication module is a first network 198 (for example, a short-range communication network such as Bluetooth, WiFi direct or IrDA (infrared data association)) or a second network 199 (for example, a cellular network, the Internet, or It can communicate with external electronic devices through a computer network (for example, a telecommunication network such as a LAN or WAN).
  • the wireless communication module 192 uses subscriber information stored in the subscriber identification module 196 (eg, International Mobile Subscriber Identifier (IMSI)) within a communication network such as the first network 198 or the second network 199.
  • IMSI International Mobile Subscriber Identifier
  • the antenna module 197 may transmit a signal or power to the outside (eg, an external electronic device) or receive from the outside.
  • the antenna module may include one antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas. In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is, for example, provided by the communication module 190 from the plurality of antennas. Can be chosen.
  • the signal or power may be transmitted or received between the communication module 190 and an external electronic device through the at least one selected antenna.
  • other components eg, RFIC
  • other than the radiator may be additionally formed as part of the antenna module 197.
  • At least some of the components are connected to each other through a communication method (e.g., bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI))) between peripheral devices and signals ( E.g. commands or data) can be exchanged with each other.
  • a communication method e.g., bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199.
  • Each of the electronic devices 102 and 104 may be a device of the same or different type as the electronic device 101.
  • all or part of the operations executed by the electronic device 101 may be executed by one or more of the external electronic devices 102, 104, or 108.
  • the electronic device 101 needs to perform a function or service automatically or in response to a request from a user or another device, the electronic device 101 does not execute the function or service by itself.
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit the execution result to the electronic device 101.
  • the electronic device 101 may process the result as it is or additionally and provide it as at least part of a response to the request.
  • cloud computing, distributed computing, or client-server computing technology Can be used.
  • the program 140 includes an operating system 142 for controlling one or more resources of the electronic device 101, a middleware 144, or an application 146 executable in the operating system 142.
  • the operating system 142 may include, for example, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, or BadaTM.
  • At least some of the programs 140 are, for example, preloaded on the electronic device 101 at the time of manufacture, or when used by a user, an external electronic device (eg, electronic device 102 or 104), or a server ( 108)) can be downloaded or updated.
  • the operating system 142 may control management (eg, allocation or collection) of one or more system resources (eg, process, memory, or power) of the electronic device 101.
  • the operating system 142 is, additionally or alternatively, other hardware devices of the electronic device 101, for example, the input device 150, the sound output device 155, the display device 160, the audio module 170 , Sensor module 176, interface 177, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196, or One or more driver programs for driving the antenna module 197 may be included.
  • the middleware 144 may provide various functions to the application 146 so that a function or information provided from one or more resources of the electronic device 101 can be used by the application 146.
  • the middleware 144 is, for example, an application manager 201, a window manager 203, a multimedia manager 205, a resource manager 207, a power manager 209, a database manager 211, and a package manager 213 ), a connectivity manager 215, a notification manager 217, a location manager 219, a graphic manager 221, a security manager 223, a call manager 225, or a voice recognition manager 227.
  • I can.
  • the application manager 201 may manage the life cycle of the application 146, for example.
  • the window manager 203 may manage one or more GUI resources used on a screen, for example.
  • the multimedia manager 205 for example, identifies one or more formats required for playback of media files, and performs encoding or decoding of a corresponding media file among the media files by using a codec suitable for the selected corresponding format. Can be done.
  • the resource manager 207 may manage the source code of the application 146 or a memory space of the memory 130, for example.
  • the power manager 209 manages, for example, capacity, temperature, or power of the battery 189, and may determine or provide related information necessary for the operation of the electronic device 101 using the corresponding information. . According to an embodiment, the power manager 209 may interwork with a basic input/output system (BIOS) (not shown) of the electronic device 101.
  • BIOS basic input/output system
  • the database manager 211 may create, search, or change a database to be used by the application 146, for example.
  • the package manager 213 may manage installation or update of an application distributed in the form of, for example, a package file.
  • the connectivity manager 215 may manage, for example, a wireless connection or a direct connection between the electronic device 101 and an external electronic device.
  • the notification manager 217 may provide a function for notifying the user of the occurrence of a designated event (eg, incoming call, message, or alarm), for example.
  • the location manager 219 may manage location information of the electronic device 101, for example.
  • the graphic manager 221 may manage, for example, one or more graphic effects to be provided to a user or a user interface related thereto.
  • the security manager 223 may provide, for example, system security or user authentication.
  • the telephony manager 225 may manage, for example, an audio call function or a video call function provided by the electronic device 101.
  • the voice recognition manager 227 transmits, for example, a user's voice data to the server 108, and a command corresponding to a function to be performed in the electronic device 101 based at least in part on the voice data, Alternatively, text data converted based at least in part on the voice data may be received from the server 108.
  • the middleware 244 may dynamically delete some of the existing components or add new components.
  • at least a portion of the middleware 144 may be included as a part of the operating system 142 or implemented as separate software different from the operating system 142.
  • the application 146 is, for example, a home 251, a dialer 253, an SMS/MMS 255, an instant message (IM) 257, a browser 259, a camera 261, and an alarm 263. , Contacts (265), voice recognition (267), email (269), calendar (271), media player (273), album (275), watch (277), health (279) (e.g., exercise or blood sugar) Biometric information measurement), or environmental information 281 (eg, air pressure, humidity, or temperature information measurement) application may be included. According to an embodiment, the application 146 may further include an information exchange application (not shown) capable of supporting information exchange between the electronic device 101 and an external electronic device.
  • an information exchange application (not shown) capable of supporting information exchange between the electronic device 101 and an external electronic device.
  • the information exchange application may include, for example, a notification relay application configured to deliver specified information (eg, a call, a message, or an alarm) to an external electronic device, or a device management application configured to manage an external electronic device.
  • the notification relay application for example, transmits notification information corresponding to a specified event (eg, mail reception) generated by another application (eg, email application 269) of the electronic device 101 to an external electronic device. I can. Additionally or alternatively, the notification relay application may receive notification information from an external electronic device and provide it to the user of the electronic device 101.
  • the device management application is, for example, an external electronic device that communicates with the electronic device 101 or some components thereof (for example, the display device 160 or the camera module 180). -Off) or a function (eg, brightness, resolution, or focus of the display device 160 or the camera module 180) may be controlled.
  • the device management application may additionally or alternatively support installation, deletion, or update of an application operating in an external electronic device.
  • FIG. 3 is an exemplary flowchart in which an electronic device controls a maximum allowable value of a clock operated by a processor according to an application property according to various embodiments of the present disclosure.
  • An electronic device may include a processor 120 and a memory 130.
  • the processor 120 is functionally connected to the memory 130 and may load data stored in the memory 130.
  • the memory 130 may store a first table and a second table associated with a maximum allowable value of a clock operated by the processor 120.
  • the first table and the second table may be selected according to properties of an application executed by the processor 120.
  • the processor 120 prevents overload and overclock of the processor 120 by limiting the maximum allowable value of the clock in which the processor 120 operates according to the first table and the second table, and controls heat generation of the processor 120 can do. Details of the first table and the second table will be described in detail with reference to FIG. 4.
  • the number of tables above is merely exemplary, and the number of tables is not limited.
  • the processor 120 may determine that the attribute of the application being executed by the processor 120 is either a first attribute or a second attribute.
  • the processor 120 may check the properties of the application by checking an instruction set architecture (ISA) of the application.
  • ISA instruction set architecture
  • the instruction set structure may mean a machine language instruction that a processor can recognize, understand and execute a corresponding function.
  • the processor 120 may determine whether the application is an application having a first attribute having a 32-bit instruction set structure or an application having a second attribute having a 64-bit instruction set structure. have.
  • the processor 120 may check the properties of the application running in the foreground, but the type, execution location, or activity stack for which the processor 120 checks the properties no limits.
  • properties of the changed other application may be checked.
  • the processor 120 may check that the property of the changed other application is the first property or the second property.
  • the processor 120 may load the first table or the second table associated with the maximum allowable value of the clock operated by the processor 120 from the memory 130 according to the identified application attribute. For example, the processor 120 may load the first table from the memory 130 when the instruction set structure of the application has a first attribute of 32 bits. Alternatively, the processor 120 may load the second table from the memory 130 when the instruction set structure of the application has a second attribute of 64 bits. Operation 330 will be described later after FIG. 5.
  • 4 is an exemplary diagram for a configuration in which a maximum allowable value of a clock of a processor is determined for each cluster according to various embodiments of the present disclosure.
  • 5 is an exemplary table of maximum allowable values of clocks in which a plurality of clusters operate according to various embodiments.
  • a processor may include a plurality of cores.
  • Each core may be a unit in which the processor 120 processes a task. At least some of the cores may have the same maximum performance. Alternatively, each of at least some other cores among the cores may have a maximum performance capable of processing a task, such as P1, P2, or P3. For example, each of the cores having different maximum performances may have the maximum performance of any one of P1, P2, and P3.
  • a plurality of cores included in the processor 120 may be classified into at least one cluster according to maximum performance.
  • the processor 120 may include eight cores, and the eight cores may be classified into a first cluster 410, a second cluster 420, and a third cluster 430.
  • the first cluster 410 may include four cores with the lowest maximum performance among a plurality of cores
  • the third cluster 430 may include two cores with the highest performance among a plurality of cores.
  • the processor 120 may set and control a maximum allowable value of a clock in which each cluster operates, based on the degree of heat generated when each cluster executes an application or processes a task, or the maximum performance of the cluster. . Accordingly, as shown in the figure, the maximum allowable value of the clock in which the cluster operates may be different for each cluster, and the table for the maximum allowable value for each cluster operation may also be different for each cluster.
  • the maximum allowable value of a clock in which the cluster operates may be controlled based on the structure of an instruction set of an application or task processed in each cluster.
  • the maximum allowable value of the clock may be controlled on a 32-bit or 64-bit basis according to an instruction set structure of an application or task to be executed.
  • a maximum allowable clock value based on 32 bits may be set to be larger than a maximum allowable clock value based on 64 bits.
  • 5 is an exemplary table of maximum allowable values of clocks in which a plurality of clusters operate according to various embodiments.
  • a memory may store a table of clocks in which a processor (eg, the processor 120 of FIG. 1) operates according to a value of power consumption versus performance.
  • a processor eg, the processor 120 of FIG. 1
  • the memory 130 is a first table for the clock on which the processor 120 operates
  • the memory 130 Can store the second table for.
  • the maximum allowed value corresponding to the first table may be different from the maximum allowed value corresponding to the second table.
  • a processor may generate a table for a maximum allowable value of a clock in which each of a plurality of clusters operates according to a power consumption value compared to the performance of the processor.
  • the maximum allowable value of the clock in which each cluster operates may be set differently for each case in which the instruction set structure of an application or task has 32 bits or 64 bits.
  • the first table 510 is an exemplary table for the maximum allowable value of a clock uniformly set without considering the structure of an instruction set of an application or task. According to the first table 510, the maximum allowable value of the clock is set without considering the structure of the instruction set of the task, and the maximum allowable value of the clock at which the first cluster operates at the L14 value 511 is the maximum performance of the first cluster. Since the clock value is set to be lower than the clock value corresponding to, the processor 120 may operate inefficiently.
  • the second table 520 and the third table 530 are exemplary tables indicating the maximum allowable value of a clock for each cluster for 32 bits or 64 bits in consideration of an instruction set structure of an application.
  • a maximum allowable value of an operation clock for each cluster may be controlled in consideration of the heat generation degree and maximum performance of the first cluster and the second cluster. Therefore, by controlling the maximum allowable values of the clocks of the first cluster and the second cluster at the L8 value 512 having a maximum allowable value higher than the L14 value 511, the processor performance can be increased to enable efficient task processing. have.
  • the processor 120 checks at least one of the heat generation degree, the maximum performance, and the performance sustainability of the first cluster and the second cluster, and determines the A clock value corresponding to the L11 value 513 or the L12 value 514 within a range in which the first cluster and the second cluster have high performance may be set as the maximum allowable value of the clock.
  • the specific examples described above are illustrative and do not limit the spirit of the present application.
  • the processor 120 may control a maximum allowable value of a clock operated by the processor 120 based on the first table or the second table.
  • the maximum allowable value of a clock in which the processor 120 operates may include a maximum allowable value of a clock in which each of at least one cluster included in the processor 120 operates.
  • the maximum allowable value of the clock in which the processor 120 operates includes the maximum allowable value of the clock in which each of at least one cluster included in the processor 120 operates.
  • the processor 120 controls the maximum allowable value of the clock on which the processor 120 operates based on a first table when the application has the first attribute, and when the application has the second attribute, the second The maximum allowable value of the clock in which the processor 120 operates may be controlled based on the table.
  • the processor 120 may control a clock generator to control a maximum allowable value of a clock in which the processor 120 operates.
  • the clock generator may exist inside or outside the processor 120.
  • the clock generator may be implemented as an independent circuit or may be implemented as part of various hardware such as a power management integrated circuit.
  • the clock generator is not limited to the example described above, and can be implemented in various ways.
  • 6 is an exemplary flowchart illustrating a configuration in which an electronic device controls a maximum allowable value of a clock operated by a processor according to properties of a plurality of applications, according to various embodiments.
  • 7 is an exemplary diagram for describing a configuration in which an electronic device controls a maximum allowable value of a clock operated by a processor according to properties of a plurality of applications, according to various embodiments.
  • the processor may execute a plurality of applications in the foreground and background.
  • the processor 120 may execute the first application 710 in the foreground and at least one application 720 may be executed in the background.
  • the foreground may collectively refer to an environment in which an application having a high priority is executed when a plurality of applications are executed.
  • the application executed in the foreground is an application executed with the highest priority, and may be an application displayed on a display (eg, the display 160 of FIG. 1) of an electronic device (eg, the electronic device 101 of FIG. 1 ).
  • the background is an environment in which an application with a lower priority than an application executed in the foreground is executed when a plurality of applications are executed, and the application executed in the background is executed with a lower priority and the display 160 of the electronic device 101 May not be displayed on.
  • the processor 120 may check properties of a plurality of applications. Referring to FIG. 7, the processor 120 may check whether a first application 710 running in the foreground and at least one application 720 running in the background have a first property or a second property. For example, the processor 120 may check whether the instruction set structure of the plurality of applications 710 and 720 has a first attribute having 32 bits or a second attribute having 64 bits.
  • the processor 120 may control a maximum allowable value of a clock operated by the processor according to any one of the first table or the second table, based on attributes of a plurality of applications.
  • the processor 120 checks the number of at least one application having a first attribute and at least one application having a second attribute, and the clock on which the processor 120 operates based on the checked number. You can control the maximum allowable value of. For example, when the number of at least one application having a first attribute having a 32-bit instruction set structure is greater than the number of at least one application having a second attribute having a 64-bit instruction set structure, the processor 120 ) May control the maximum allowable value of the clock in which the processor 120 operates according to the first table corresponding to the 32-bit instruction set structure. Alternatively, when the number of at least one application having the first attribute is less than or equal to the number of at least one application having the second attribute, the processor 120 may determine the number of clocks on which the processor 120 operates according to the second table. The maximum allowed value can be controlled.
  • the processor 120 checks the processor 120 usage ratio of at least one application having the first attribute and the at least one application having the second attribute, and the determined processor 120 usage ratio is Based on this, the maximum allowable value of the clock in which the processor 120 operates may be controlled. For example, if at least one application having a first attribute having a 32-bit instruction set structure has a 64-bit instruction set structure and thus has a higher processor usage ratio than at least one application having the second attribute, the processor 120 ) May control the maximum allowable value of the clock in which the processor 120 operates according to the first table corresponding to the 32-bit instruction set structure. Alternatively, when at least one application having the first attribute has a lower or equal processor utilization rate than at least one application having the second attribute, the processor 120 may determine the clock of the processor 120 operating according to the second table. The maximum allowed value can be controlled.
  • the processor 120 checks the number of at least one task processed by the processor 120 per unit time for at least one application having a first attribute and at least one application having a second attribute.
  • the processor 120 may control the maximum allowable value of the clock in which the processor 120 operates based on the number of the identified at least one task. For example, when the number of tasks included in at least one application having a first attribute having a 32-bit instruction set structure is greater than the number of tasks included in at least one application having a second attribute, the processor 120 ) May control the maximum allowable value of the clock in which the processor 120 operates according to the first table corresponding to 32 bits.
  • the processor 120 2 when the number of tasks included in at least one application having the first attribute is less than or equal to the number of tasks included in at least one application having the second attribute, the processor 120 2 The maximum allowable value of the clock on which the processor 120 operates may be controlled according to the table.
  • FIG. 8 is an exemplary block diagram of a configuration for controlling heat generation of a processor at an application, a framework, and a kernel stage according to various embodiments.
  • the processor 120 may execute the application 810 of the application stage.
  • the processor 120 may check the properties of the running application 810 and determine whether the instruction set structure of the application is a first property having 32 bits or a second property having 64 bits.
  • the processor 120 may transmit information related to the properties of the identified application 810 to the heat control module 820 of the framework stage.
  • the heat control module 820 may transmit the received information to the heat control controller 830 of the kernel stage.
  • the scheduler 840 at the kernel level checks not only the properties of the currently executing application 810 but also the properties of a plurality of tasks being executed by the processor 120, and based on the checked information.
  • the generated first table and second table may be stored in the power module 850.
  • the heat control controller 830 receiving information on the properties of the application 810 from the heat control module 820 loads the first table and the second table from the power module 850 to obtain the properties of the application 810 And a maximum allowable value of a clock in which the processor 120 operates on the basis of attributes of a plurality of tasks, and controls the processor 120 according to the set value. For example, as described with reference to FIGS.
  • the heat control controller 830 may provide the processor 120 according to a first table or a second table selected based on the properties of the application 810 and the properties of a plurality of tasks. You can control the maximum allowable value of the clock in which the is operated.
  • 9A is an exemplary flowchart in which an electronic device controls a maximum allowable value of a clock operated by a processor according to an application property according to various embodiments of the present disclosure.
  • An electronic device (eg, the electronic device 101 of FIG. 1) may include a processor 120 and a memory 130.
  • the memory 130 may store a first table and a second table associated with a maximum allowable value associated with a maximum allowable value of a clock operated by the processor 120.
  • the processor 120 may check whether a plurality of tasks being executed by the processor 120 satisfy a specified condition.
  • the processor 120 may execute a plurality of tasks.
  • the plurality of tasks may correspond to respective functions performed in at least one application. At least one application may be executed in the foreground and background by the processor 120.
  • the processor 120 determines whether a plurality of tasks satisfy a specified condition, among the plurality of tasks, at least one task having a first attribute and the number of at least one task having a second attribute, a processor usage ratio, or any one of
  • the processor 120 may load the first table or the second table from the memory 130 based on whether the specified condition is satisfied.
  • the processor 120 loads the first table from the memory 130 when a plurality of tasks satisfy the specified condition, and loads the second table from the memory 130 when the plurality of tasks do not satisfy the specified condition. I can.
  • the processor 120 may control the maximum allowable value of the clock operated by the processor 120 according to the first table or the second table loaded from the memory 130.
  • the processor 120 may control the maximum allowable value of the clock in which the processor 120 operates according to the first table corresponding to the 32-bit instruction set structure or the second table corresponding to the 64-bit instruction set structure.
  • 9B is an exemplary flowchart in which an electronic device determines a maximum allowable value of a clock operated by a processor based on attributes of a plurality of tasks according to various embodiments of the present disclosure.
  • the processor 120 may check properties of a plurality of tasks being executed by the processor 120. For example, the processor 120 may check the instruction set structure of the plurality of tasks to determine whether the instruction set structure of the plurality of tasks corresponds to 32 bits or 64 bits. When any one of the instruction set structures of the plurality of tasks is 32-bit, the processor 120 may determine that it has a first attribute, and if it is 64-bit, it may determine that it has a second attribute.
  • the processor 120 may load any one of the plurality of tables from the memory based on the attributes of the plurality of tasks.
  • the memory 130 may store a plurality of tables associated with a maximum allowable value associated with a maximum allowable value of a clock operated by the processor 120.
  • the plurality of tables are allowed to be maximum between the second table 520 and the third table 530 It can contain tables with values.
  • the memory 130 uses various tables in addition to the second table 520 and the third table 530 of FIG. 5 in a situation in which the processor 120 executes a plurality of tasks. By selecting an appropriate table based on conditions, it is possible to increase the task processing performance of the processor 120.
  • the processor 120 checks the processor 120 usage ratio of at least one task having a first attribute and at least one task having a second attribute, and a plurality of tables according to the checked usage ratio. Any one of the tables may be loaded from the memory 130. For example, when the processor 120 usage ratio of at least one task having a first attribute and at least one task having a second attribute is 50:50, the processor 120 may use the first table 520 and the second 2 A table having an intermediate value of the table 530 may be selected and loaded. Alternatively, the processor 120 checks the number of at least one task processed by the processor 120 per unit time for at least one task having a first attribute and at least one task having a second attribute, and Any one of a plurality of tables may be loaded based on the number.
  • the processor 120 A table having an intermediate value between the first table 520 and the second table 530 may be selected and loaded.
  • the processor 120 may control a maximum allowable value of a clock operated by the processor 120 according to any one of a plurality of tables.
  • the processor 120 may increase task processing performance of the processor 120 by controlling a maximum allowable value of a clock in which the processor 120 operates based on a table loaded from the memory 130.
  • the processor 120 uses more tables than the electronic device of FIG. 9A, which controls the maximum allowable value of the clock using two tables, thereby determining the performance of the processor 120 based on the current state of the processor 120. You can select a table that can be maximized.
  • FIG. 10 is an exemplary diagram in which an electronic device determines a maximum allowable value of a clock on which a processor operates based on attributes of a plurality of tasks according to various embodiments of the present disclosure.
  • a processor may execute a plurality of tasks 1010.
  • the processor 120 may execute the first task 1001 in the foreground and may execute the tasks 1002 excluding the first task 1001 in the background.
  • the scheduler 1000 of the kernel stage may classify the plurality of tasks 1010 according to the properties of the plurality of tasks 1010. For example, the scheduler 1000 checks whether the plurality of tasks 1010 has a 32-bit (1011) instruction set structure or a 64-bit (1012) instruction set structure, and the plurality of tasks 1010 Can be classified according to the identified attributes.
  • the processor 120 may load the first table or the second table from the memory 130 according to the identified attributes of the plurality of tasks 1010.
  • the processor 120 may control a maximum allowable value of a clock operated by the processor 120 according to the first table or the second table loaded from the memory 130. Descriptions of various examples of the configuration for selecting the first table or the second table have been described in detail, and thus will be omitted.
  • the processor 120 may control the maximum allowable value of the clock in which the processor 120 operates according to the first table corresponding to the 32-bit instruction set structure or the second table corresponding to the 64-bit instruction set structure. Alternatively, referring to FIG.
  • the processor 120 loads any one of a plurality of tables according to the identified attributes of the plurality of tasks 1010, and the processor 120 You can control the maximum allowable value of the running clock.
  • the processor 120 of FIG. 9B may select any one of a greater number of tables and control a maximum allowable value of the clock according to the selected table.
  • FIG. 11 is an exemplary flowchart of a configuration in which an electronic device controls a range of a voltage applied to a processor based on a task attribute according to various embodiments of the present disclosure.
  • An electronic device may include a processor (eg, the processor 120 of FIG. 1) and a power management integrated circuit 1100.
  • the power management integrated circuit 1100 may receive power from a battery (eg, the battery 189 of FIG. 1) and provide the received power to the processor 120.
  • the processor 120 may check whether the task being executed by the processor 120 has the first attribute or the second attribute. For example, the processor 120 may check the instruction set structure of the task and determine whether the instruction set structure of the task has a first attribute of 32 bits or a second attribute of 64 bits based on the identified instruction set structure. have.
  • the processor 120 may control the power management integrated circuit 1100 to apply a voltage of the first range or the second range to the processor 120.
  • the power management integrated circuit 1100 may apply a first range voltage or a second range voltage.
  • the processor 120 may control the power management integrated circuit 1100 so that the power management integrated circuit 1100 applies a voltage in the first range to the processor 120. have.
  • the processor 120 may control the power management integrated circuit 1100 so that the power management integrated circuit 1100 applies a voltage in the second range to the processor 120.
  • the voltage in the first range and the voltage in the second range may each have a maximum value corresponding to a case in which the processor 120 corresponds to an overclock, and a maximum value corresponding to the voltage in the first range and a voltage in the second range
  • the maximum value corresponding to may be different.
  • the maximum value corresponding to the voltage in the first range may be greater than the maximum value corresponding to the voltage in the second range.
  • FIG. 12 is an exemplary diagram of a table used by an electronic device to control a range of a voltage applied to a processor based on a task attribute according to various embodiments of the present disclosure.
  • a plurality of cores included in a processor may be classified into at least one cluster.
  • the processor 120 may include a first cluster, a second cluster, and a third cluster.
  • the first cluster may be a cluster having the highest maximum performance among at least one cluster
  • the third cluster may be a cluster having the lowest maximum performance among at least one cluster.
  • the processor 120 may control the power management integrated circuit to apply voltages of different ranges to at least one cluster based on at least one of performance or heat generation of each cluster.
  • the first cluster, the second cluster, and the third cluster are the processor 120 at the maximum allowable value of the clock corresponding to each level.
  • This is a table of operating voltage values.
  • the third cluster having the lowest maximum performance cannot operate with a clock exceeding 1950Mhz, and the first cluster having the highest maximum performance can operate with a clock having the highest maximum allowable value. Therefore, since the first cluster, the second cluster, and the third cluster have different maximum allowable values of clocks, as shown in FIG. 12, voltages in different ranges corresponding to the maximum allowable values of the clocks may be applied. .
  • the range of the voltage applied to the first cluster may be wider than the range of the voltage applied to the second cluster and the third cluster
  • the range of the voltage applied to the second cluster is the voltage applied to the third cluster. Can be wider than the range of
  • FIG. 13 is an exemplary diagram of a configuration in which a middleware and a kernel stage perform heat control of an electronic device according to various embodiments of the present disclosure.
  • the heat control module 1310 at the middleware stage and the scheduler 1340 at the kernel stage may check properties of a task being executed in the foreground.
  • the heat control module 1310 and the scheduler 1340 may check whether the task has a 32-bit instruction set structure or a 64-bit instruction set structure based on the instruction set structure of the task being executed to check the properties of the task.
  • the heat generation control controller 1320 of the kernel may receive information on a task property from the heat control module 1310 and control the power management integrated circuit driver 1330 based on the task property.
  • the heat control controller 1320 includes a power management integrated circuit to apply a voltage in a first range to a processor (eg, the processor 120 of FIG.
  • the power management integrated circuit driver 1330 is controlled to apply a second range of voltage to the processor 120, and power management is integrated.
  • the driver may apply a voltage of a first range or a voltage of a second range to the processor 120.
  • a value associated with a performance of at least one at least one processor 120 and an operating performance of the at least one processor 120 and a maximum allowable value of a clock Including a memory 130 for storing a first table and a second table-a maximum allowable value corresponding to at least some of values related to the performance of the at least one processor 120 in the first table, It is different from the maximum allowable value corresponding to the at least some of the performance values in the second table -, the at least one processor 120 has a property of the application being executed by the at least one processor 120 If it is checked that it is one of the first attribute or the second attribute, and if the attribute of the application is the first attribute, the maximum allowable value of the clock on which the at least one processor 120 operates is controlled based on the first table, and If the attribute of the application is the second attribute, the power management integrated circuit may be controlled to control a maximum allowable value of a clock operated by the at least one processor 120 based on the second table.
  • At least one processor 120 checks an instruction set structure of an application being executed by the at least one processor 120, and based on the instruction set structure of the application, the attribute of the application It can be confirmed that this is either the first attribute or the second attribute. At least one processor 120 according to an embodiment confirms that the application being executed by the at least one processor 120 is changed to another application, and based on the changed attribute of the other application, the first table Alternatively, the maximum allowable clock of the at least one processor 120 may be controlled according to any one of the second tables. According to an embodiment, the at least one processor 120 may be configured to select any one of the first table or the second table based on a property of the application running in the foreground and the property of at least one application running in the background.
  • the maximum allowable value of the clock on which the at least one processor 120 operates may be controlled according to one table.
  • the at least one processor 120 according to an embodiment checks the number of at least one application having the first property and at least one application having the second property, and based on the checked number, the A maximum allowable value of a clock operated by the at least one processor 120 may be controlled according to one of the first table or the second table.
  • the at least one processor 120 checks the use ratio of the at least one processor 120 of the at least one application having the first attribute and the at least one application having the second attribute
  • the maximum allowable value of a clock operated by the at least one processor 120 may be controlled according to one of the first table or the second table based on the usage ratio.
  • the at least one processor 120 includes a unit time of the at least one processor 120 for at least one application having the first attribute and at least one application having the second attribute.
  • the at least one processor 120 checks the number of processed at least one task per task, and according to one of the first table or the second table based on the number of the identified at least one task You can control the maximum allowable value of the clock in which) is operated.
  • the at least one processor 120 includes a plurality of cores classified into at least one cluster, and at least one cluster is operated based on at least one of performance or heat generation of each cluster. You can set the maximum allowable value for each of the clocks.
  • At least one processor 120 and a plurality of tables associated with a value related to a performance of the at least one processor 120 and a maximum allowable value of a clock And a memory 130 for storing them-the maximum allowable values corresponding to at least some of the values related to the performance of the at least one processor 120 included in each of the plurality of tables are different from each other -,
  • the at least one processor 120 checks properties of a plurality of tasks being executed by the at least one processor 120, and based on the properties of the plurality of tasks, the first of the plurality of tables
  • the maximum allowable value of the clock operated by the at least one processor 120 may be controlled according to the table.
  • the at least one processor 120 may check an instruction set structure of the plurality of tasks and, based on the instruction set structure, check properties of the plurality of tasks. According to an embodiment, the at least one processor 120 checks the number of at least one task having a first attribute and the number of at least one task having a second attribute among the plurality of tasks, and the The first table may be selected from among the plurality of tasks based on a ratio of the number of at least one task having the first attribute and the number of at least one task having the second attribute.
  • the at least one processor 120 includes the at least one processor 120 of at least one task having a first attribute and at least one task having a second attribute among the plurality of tasks.
  • the usage rate may be checked, and the first table may be selected from among the plurality of tables based on the usage rate.
  • the at least one processor 120 includes the at least one processor 120 for at least one task having a first attribute and at least one task having a second attribute among the plurality of tasks. ) May check the number of tasks processed per unit time, and select a first table from among the plurality of tables based on the identified number of tasks.
  • the at least one processor 120 includes a plurality of cores classified into at least one cluster, and the at least one processor 120 includes at least one of performance or heat generation of each cluster. Based on, it is possible to set a maximum allowable value of each clock in which at least one cluster operates.
  • An electronic device 101 includes at least one processor 120 and a power management integrated circuit, wherein the at least one processor 120 is executed by the at least one processor 120 Checks whether the task being processed has a first attribute or a second attribute, and if the task has the first attribute, the power management integrated circuit applies the voltage in the first range to the at least one processor 120 Control a power management integrated circuit, and when the task has the second attribute, control the power management integrated circuit such that the power management integrated circuit applies a second range of voltage to the at least one processor 120 Can be set.
  • the maximum value of the voltage of the first range which is related to the overclock of the at least one processor 120, is related to the overclock of the at least one processor 120. It may be different from the maximum value of the voltage in the second range.
  • the at least one processor 120 checks the instruction set structure of the task, and based on the instruction set structure of the task, the attribute of the task is one of a first attribute or a second attribute. It can be confirmed that it is either.
  • the at least one processor 120 confirms that the task being executed by the at least one processor 120 is changed to another task, and manages the power based on the attribute of the changed task.
  • the power management integrated circuit may be controlled so that the integrated circuit applies the voltage in the first range or the voltage in the second range to the at least one processor 120.
  • the at least one processor 120 includes a plurality of cores classified into at least one cluster, and the at least one processor 120 includes at least one of performance or heat generation of each cluster. Based on, the power management integrated circuit may be controlled to apply voltages of different ranges to at least one cluster. According to an embodiment, the at least one processor 120, based on the attribute of the task running in the foreground and the attribute of the at least one task running in the background, the power management integrated circuit is The power management integrated circuit may be controlled to apply any one of a voltage in the first range or a voltage in the second range to the processor 120 to the at least one processor 120.
  • the electronic device 101 may be a device of various types.
  • the electronic device 101 may include, for example, a portable communication device (eg, a smartphone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance.
  • a portable communication device eg, a smartphone
  • a computer device e.g., a laptop, a desktop, a tablet, or a portable multimedia device
  • portable medical device e.g., a portable medical device
  • camera e.g., a camera
  • a wearable device e.g., a portable medical device
  • phrases such as “at least one of, B, or C” may include any one of the items listed together in the corresponding one of the phrases, or all possible combinations thereof.
  • Terms such as “first”, “second”, or “first” or “second” may be used simply to distinguish the component from other corresponding components, and the components may be referred to in other aspects (eg, importance or Order) is not limited.
  • Some (eg, first) component is referred to as “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”. When mentioned, it means that any of the above components can be connected to the other components directly (eg by wire), wirelessly, or via a third component.
  • module used in this document may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as logic, logic blocks, parts, or circuits.
  • the module may be an integrally configured component or a minimum unit of the component or a part thereof that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101). It may be implemented as software (for example, the program 140) including them.
  • the processor eg, the processor 120 of the device (eg, the electronic device 101) may call and execute at least one command among one or more commands stored from a storage medium. This makes it possible for the device to be operated to perform at least one function according to the at least one command invoked.
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • a storage medium that can be read by a device may be provided in the form of a non-transitory storage medium.
  • non-transient only means that the storage medium is a tangible device and does not contain a signal (e.g., electromagnetic wave), and this term refers to the case where data is semi-permanently stored in the storage medium. It does not distinguish between temporary storage cases.
  • a signal e.g., electromagnetic wave
  • a method according to various embodiments disclosed in the present document may be provided by being included in a computer program product.
  • Computer program products can be traded between sellers and buyers as commodities.
  • Computer program products are distributed in the form of a device-readable storage medium (e.g. compact disc read only memory (CD-ROM)), or through an application store (e.g. Play StoreTM) or two user devices ( It can be distributed (e.g., downloaded or uploaded) directly between, e.g. smartphones).
  • a device e.g. compact disc read only memory (CD-ROM)
  • an application store e.g. Play StoreTM
  • two user devices It can be distributed (e.g., downloaded or uploaded) directly between, e.g. smartphones).
  • at least a part of the computer program product may be temporarily stored or temporarily generated in a storage medium that can be read by a device such as a server of a manufacturer, a server of an application store, or a memory of a relay server.
  • each component (eg, module or program) of the above-described components may include a singular number or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar to that performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are sequentially, parallel, repeatedly, or heuristically executed, or one or more of the above operations are executed in a different order or omitted. Or one or more other actions may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Telephone Function (AREA)

Abstract

다양한 실시예에 따른 전자 장치에 있어서, 적어도 하나의 프로세서, 및 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 메모리를 포함하고, -상기 제1 테이블 내의 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능에 연관되는 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이함-, 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하고, 상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하고, 상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 그 밖에 다양한 실시예가 제공될 수 있다.

Description

발열 제어를 수행하는 전자 장치 및 그 제어 방법
다양한 실시예는, 발열 제어를 수행하는 전자 장치 및 그 제어 방법에 연관된다.
전자 장치의 프로세서가 어플리케이션 또는 태스크를 실행하는 경우, 프로세서로부터 발열이 발생하게 된다. 최근에는 게임 어플리케이션 등 프로세서의 전력을 많이 소모하는 어플리케이션이 증가하고 있다. 프로세서의 전력 소모가 큰 어플리케이션이 실행되는 경우, 전자 장치에 과도한 발열이 발생할 수 있다. 예를 들어, 전력을 많이 소모하는 어플리케이션을 실행시키는 경우, 프로세서는 높은 값의(또는, 높은 스피드) 클락을 요구할 수 있다. 상대적으로 높은 주파수의 클락을 이용하여 구동함에 따라, 프로세서에서 상대적으로 발열이 많이 발생할 수 있다. 전자 장치는 과도한 발열을 방지하도록 프로세서의 클락을 제어할 수 있다.
상술한 바와 같이, 전자 장치는 과도한 발열을 방지하도록 특정 조건마다 최대 허용 클럭 스피드를 설정할 수 있다. 전자 장치는, 최대 허용 클럭 스피드를 초과하지 않도록 클럭 생성회로를 제어함으로써, 과도한 발열을 방지할 수 있다. 하지만, 전자 장치의 발열을 제어하는 데 있어서, 실행되는 어플리케이션 또는 태스크의 구조(또는, 속성)을 고려하지 않고 일률적인 발열 제어를 수행하는 경우, 동일한 전력 대비 성능의 저하가 발생하여 효율이 떨어질 수 있다.
다양한 실시예에 따라, 어플리케이션 또는 태스크의 명령어 집합 구조를 고려하여 프로세서가 동작하는 클락을 제어하는 전자 장치 및 그 제어 방법이 제공될 수 있다. 전자 장치는, 발열을 제어함으로써 프로세서의 처리 성능을 향상시킬 수 있다.
다양한 실시예에 따른 전자 장치에 있어서, 적어도 하나의 프로세서, 및 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 메모리를 포함하고, -상기 제1 테이블 내의 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능에 연관되는 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이함-, 상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하고, 상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하고, 상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
다양한 실시예에 따른 전자 장치에서 발열 제어를 수행하는 방법은,상기 전자 장치의 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 동작, 상기 제1 테이블 내의 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능에 연관되는 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이하며, 상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하는 동작, 상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 동작 및 상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 동작을 포함할 수 있다.
다양한 실시예에 따라, 어플리케이션 또는 태스크의 명령어 집합 구조를 고려하여 프로세서의 클락이 제어됨으로써, 어플리케이션 또는 태스크의 명령어 집합의 구조별로 효율적인 발열 제어가 가능하여, 지속 가능한 성능을 얻을 수 있다.
도 1은 다양한 실시예에 따른, 전자 장치를 포함하는 네트워크 환경을 도시한다.
도 2은 다양한 실시예에 따른 프로그램을 예시하는 블록도이다.
도 3은 다양한 실시예에 따른 전자 장치가 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 예시적인 흐름도이다.
도 4는 다양한 실시예에 따라 클러스터 별로 프로세서의 클락의 최대 허용 값이 결정되는 구성에 대한 예시적인 도면이다.
도 5는 다양한 실시예에 따라 복수의 클러스터가 동작하는 클락의 최대 허용 값에 대한 예시적인 테이블이다.
도 6은 다양한 실시예에 따른 전자 장치가 복수의 어플리케이션의 속성에 따라 프로세서의 클락의 최대 허용 값을 제어하는 구성에 대한 예시적인 흐름도이다.
도 7은 다양한 실시예에 따른 전자 장치가 복수의 어플리케이션의 속성에 따라 프로세서의 클락의 최대 허용 값을 제어하는 구성을 설명하기 위한 예시적인 도면이다.
도 8은 다양한 실시예에 따라 어플리케이션, 프레임워크, 커널 단에서 프로세서의 발열 제어를 수행하는 구성에 대한 예시적인 블록도이다.
도 9a는 다양한 실시예에 따른 전자 장치가 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 예시적인 흐름도이다.
도 9b는 다양한 실시예에 따른 전자 장치가 복수의 태스크들에 대한 속성에 기초하여 프로세서가 동작하는 클락의 최대 허용 값을 결정하는 예시적인 흐름도이다.
도 10은 다양한 실시예에 따른 전자 장치가 복수의 태스크들에 대한 속성에 기초하여 프로세서가 동작하는 클락의 최대 허용 값을 결정하는 예시적인 도면이다.
도 11은 다양한 실시예에 따른 전자 장치가 태스크의 속성에 기초하여 프로세서에 인가되는 전압의 범위를 제어하는 구성에 대한 예시적인 흐름도이다.
도 12는 다양한 실시예에 따른 전자 장치가 태스크의 속성에 기초하여 프로세서에 인가되는 전압의 범위를 제어하는 데 이용되는 테이블에 대한 예시적인 도면이다.
도 13은 다양한 실시예에 따라 프레임 워크 및 커널 단에서 전자 장치의 발열 제어를 수행하는 구성에 대한 예시적인 도면이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예:스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2은 다양한 실시예에 따른 프로그램(140)을 예시하는 블록도(200)이다. 일실시예에 따르면, 프로그램(140)은 전자 장치(101)의 하나 이상의 리소스들을 제어하기 위한 운영 체제(142), 미들웨어(144), 또는 상기 운영 체제(142)에서 실행 가능한 어플리케이션(146)을 포함할 수 있다. 운영 체제(142)는, 예를 들면, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, 또는 BadaTM를 포함할 수 있다. 프로그램(140) 중 적어도 일부 프로그램은, 예를 들면, 제조 시에 전자 장치(101)에 프리로드되거나, 또는 사용자에 의해 사용 시 외부 전자 장치(예: 전자 장치(102 또는 104), 또는 서버(108))로부터 다운로드되거나 갱신 될 수 있다.
운영 체제(142)는 전자 장치(101)의 하나 이상의 시스템 리소스들(예: 프로세스, 메모리, 또는 전원)의 관리(예: 할당 또는 회수)를 제어할 수 있다. 운영 체제(142)는, 추가적으로 또는 대체적으로, 전자 장치(101)의 다른 하드웨어 디바이스, 예를 들면, 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 구동하기 위한 하나 이상의 드라이버 프로그램들을 포함할 수 있다.
미들웨어(144)는 전자 장치(101)의 하나 이상의 리소스들로부터 제공되는 기능 또는 정보가 어플리케이션(146)에 의해 사용될 수 있도록 다양한 기능들을 어플리케이션(146)으로 제공할 수 있다. 미들웨어(144)는, 예를 들면, 어플리케이션 매니저(201), 윈도우 매니저(203), 멀티미디어 매니저(205), 리소스 매니저(207), 파워 매니저(209), 데이터베이스 매니저(211), 패키지 매니저(213), 커넥티비티 매니저(215), 노티피케이션 매니저(217), 로케이션 매니저(219), 그래픽 매니저(221), 시큐리티 매니저(223), 통화 매니저(225), 또는 음성 인식 매니저(227)를 포함할 수 있다.
어플리케이션 매니저(201)는, 예를 들면, 어플리케이션(146)의 생명 주기를 관리할 수 있다. 윈도우 매니저(203)는, 예를 들면, 화면에서 사용되는 하나 이상의 GUI 자원들을 관리할 수 있다. 멀티미디어 매니저(205)는, 예를 들면, 미디어 파일들의 재생에 필요한 하나 이상의 포맷들을 파악하고, 그 중 선택된 해당하는 포맷에 맞는 코덱을 이용하여 상기 미디어 파일들 중 해당하는 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(207)는, 예를 들면, 어플리케이션(146)의 소스 코드 또는 메모리(130)의 메모리의 공간을 관리할 수 있다. 파워 매니저(209)는, 예를 들면, 배터리(189)의 용량, 온도 또는 전원을 관리하고, 이 중 해당 정보를 이용하여 전자 장치(101)의 동작에 필요한 관련 정보를 결정 또는 제공할 수 있다. 일실시예에 따르면, 파워 매니저(209)는 전자 장치(101)의 바이오스(BIOS: basic input/output system)(미도시)와 연동할 수 있다.
데이터베이스 매니저(211)는, 예를 들면, 어플리케이션(146)에 의해 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(213)는, 예를 들면, 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다. 커넥티비티 매니저(215)는, 예를 들면, 전자 장치(101)와 외부 전자 장치 간의 무선 연결 또는 직접 연결을 관리할 수 있다. 노티피케이션 매니저(217)는, 예를 들면, 지정된 이벤트(예: 착신 통화, 메시지, 또는 알람)의 발생을 사용자에게 알리기 위한 기능을 제공할 수 있다. 로케이션 매니저(219)는, 예를 들면, 전자 장치(101)의 위치 정보를 관리할 수 있다. 그래픽 매니저(221)는, 예를 들면, 사용자에게 제공될 하나 이상의 그래픽 효과들 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다.
시큐리티 매니저(223)는, 예를 들면, 시스템 보안 또는 사용자 인증을 제공할 수 있다. 통화(telephony) 매니저(225)는, 예를 들면, 전자 장치(101)에 의해 제공되는 음성 통화 기능 또는 영상 통화 기능을 관리할 수 있다. 음성 인식 매니저(227)는, 예를 들면, 사용자의 음성 데이터를 서버(108)로 전송하고, 그 음성 데이터에 적어도 일부 기반하여 전자 장치(101)에서 수행될 기능에 대응하는 명령어(command), 또는 그 음성 데이터에 적어도 일부 기반하여 변환된 문자 데이터를 서버(108)로부터 수신할 수 있다. 일 실시예에 따르면, 미들웨어(244)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. 일 실시예에 따르면, 미들웨어(144)의 적어도 일부는 운영 체제(142)의 일부로 포함되거나, 또는 운영 체제(142)와는 다른 별도의 소프트웨어로 구현될 수 있다.
어플리케이션(146)은, 예를 들면, 홈(251), 다이얼러(253), SMS/MMS(255), IM(instant message)(257), 브라우저(259), 카메라(261), 알람(263), 컨택트(265), 음성 인식(267), 이메일(269), 달력(271), 미디어 플레이어(273), 앨범(275), 와치(277), 헬스(279)(예: 운동량 또는 혈당과 같은 생체 정보를 측정), 또는 환경 정보(281)(예: 기압, 습도, 또는 온도 정보 측정) 어플리케이션을 포함할 수 있다. 일실시예에 따르면, 어플리케이션(146)은 전자 장치(101)와 외부 전자 장치 사이의 정보 교환을 지원할 수 있는 정보 교환 어플리케이션(미도시)을 더 포함할 수 있다. 정보 교환 어플리케이션은, 예를 들면, 외부 전자 장치로 지정된 정보 (예: 통화, 메시지, 또는 알람)를 전달하도록 설정된 노티피케이션 릴레이 어플리케이션, 또는 외부 전자 장치를 관리하도록 설정된 장치 관리 어플리케이션을 포함할 수 있다. 노티피케이션 릴레이 어플리케이션은, 예를 들면, 전자 장치(101)의 다른 어플리케이션(예: 이메일 어플리케이션(269))에서 발생된 지정된 이벤트(예: 메일 수신)에 대응하는 알림 정보를 외부 전자 장치로 전달할 수 있다. 추가적으로 또는 대체적으로, 노티피케이션 릴레이 어플리케이션은 외부 전자 장치로부터 알림 정보를 수신하여 전자 장치(101)의 사용자에게 제공할 수 있다.
장치 관리 어플리케이션은, 예를 들면, 전자 장치(101)와 통신하는 외부 전자 장치 또는 그 일부 구성 요소(예: 표시 장치(160) 또는 카메라 모듈(180))의 전원(예: 턴-온 또는 턴-오프) 또는 기능(예: 표시 장치(160) 또는 카메라 모듈(180)의 밝기, 해상도, 또는 포커스)을 제어할 수 있다. 장치 관리 어플리케이션은, 추가적으로 또는 대체적으로, 외부 전자 장치에서 동작하는 어플리케이션의 설치, 삭제, 또는 갱신을 지원할 수 있다.
도 3은 다양한 실시예에 따른 전자 장치가 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 예시적인 흐름도이다.
다양한 실시예에 따른 전자 장치(예: 도 1의 전자 장치(101))는 프로세서(120), 및 메모리(130)를 포함할 수 있다. 프로세서(120)는 메모리(130)와 기능적으로 연결되어, 메모리(130)에 저장된 데이터를 로드할 수 있다. 메모리(130)에는, 프로세서(120)가 동작하는 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블이 저장될 수 있다. 제1 테이블 및 제2 테이블은 프로세서(120)에 의해 실행되는 어플리케이션의 속성에 따라 선택될 수 있다. 프로세서(120)는 제1 테이블 및 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제한함으로써 프로세서(120)의 과부하 및 오버 클락을 방지하고, 프로세서(120)의 발열을 제어할 수 있다. 제1 테이블 및 제2 테이블에 대한 자세한 내용은 도 4에서 자세히 설명하기로 한다. 한편, 상기의 테이블의 개수가 2개인 것은 단순히 예시적인 것으로, 테이블의 개수에는 제한이 없다.
동작 310에서, 프로세서(120)는 프로세서(120)에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인할 수 있다. 다양한 실시예에 따라, 프로세서(120)는 어플리케이션의 명령어 집합 구조(instruction set architecture, ISA)를 확인하여 어플리케이션의 속성을 확인할 수 있다. 명령어 집합 구조는 프로세서가 인식하여 해당 기능을 이해하고 실행할 수 있는 기계어 명령어를 의미할 수 있다. 예를 들어, 프로세서(120)는 어플리케이션의 명령어 집합 구조를 확인하여, 어플리케이션이 32비트의 명령어 집합 구조를 갖는 제1 속성의 어플리케이션 또는 64비트의 명령어 집합 구조를 갖는 제2 속성의 어플리케이션인지 확인할 수 있다. 예시적으로, 프로세서(120)는, 포어 그라운드(fore ground)에서 동작하고 있는 어플리케이션의 속성을 확인할 수 있으나, 프로세서(120)가 속성을 확인하는 어플리케이션의 종류, 실행 위치, 또는 액티비티 스택에 대하여서는 제한이 없다.
다양한 실시예에 따라, 프로세서(120)에 의해 실행 중인 어플리케이션이 다른 어플리케이션으로 변경된 경우에도 변경된 다른 어플리케이션의 속성을 확인할 수 있다. 프로세서(120)는 실행 중인 어플리케이션이 다른 어플리케이션으로 변경됨에 따라, 변경된 다른 어플리케이션의 속성이 제1 속성 또는 제2 속성인 것을 확인할 수 있다.
동작 320에서, 프로세서(120)는 확인된 어플리케이션의 속성에 따라 메모리(130)로부터 프로세서(120)가 동작하는 클락의 최대 허용 값과 연관되는 제1 테이블 또는 제2 테이블을 로드할 수 있다. 예를 들어, 프로세서(120)는 어플리케이션의 명령어 집합 구조가 32비트인 제1 속성을 갖는 경우 제1 테이블을 메모리(130)로부터 로드할 수 있다. 또는, 프로세서(120)는 어플리케이션의 명령어 집합 구조가 64비트인 제2 속성을 갖는 경우 제2 테이블을 메모리(130)로부터 로드할 수 있다. 동작 330에 대해서는 도 5 이후에 후술하기로 한다.
도 4는 다양한 실시예에 따라 클러스터 별로 프로세서의 클락의 최대 허용 값이 결정되는 구성에 대한 예시적인 도면이다. 도 5는 다양한 실시예에 따라 복수의 클러스터가 동작하는 클락의 최대 허용 값에 대한 예시적인 테이블이다.
다양한 실시예에 따라, 도 4를 참고하면, 프로세서(예: 도 1의 프로세서(120))는 복수의 코어를 포함할 수 있다. 각각의 코어는 프로세서(120)가 태스크를 처리하는 단위일 수 있다. 코어들 중 적어도 일부들은 동일한 최대 성능을 가질 수 있다. 또는, 코어들 중 적어도 다른 일부의 코어 각각은 태스크를 처리할 수 있는 최대 성능이 P1, P2, 또는 P3로 상이할 수 있다. 예를 들어, 최대 성능이 상이한 코어들의 각각은 P1, P2, 및 P3 중 어느 하나의 최대 성능을 가질 수 있다. 프로세서(120)에 포함되는 복수의 코어는 최대 성능에 따라 적어도 하나의 클러스터로 분류될 수 있다. 예를 들어, 프로세서(120)는 8개의 코어를 포함할 수 있으며, 8개의 코어는 제1 클러스터(410), 제2 클러스터(420), 및 제3 클러스터(430)로 분류될 수 있다. 제1 클러스터(410)는 복수의 코어들 중 최대 성능이 가장 낮은 4개의 코어를 포함할 수 있고, 제3 클러스터(430)는 복수의 코어들 중 가장 성능이 높은 2개의 코어를 포함할 수 있다. 프로세서(120)는, 각각의 클러스터가 어플리케이션을 실행하거나 태스크를 처리할 때의 발열 정도, 또는 클러스터의 최대 성능에 기초하여, 각각의 클러스터가 동작하는 클락의 최대 허용 값을 설정 및 제어할 수 있다. 따라서, 도면에 도시된 바와 같이 클러스터가 동작하는 클락의 최대 허용 값은 클러스터마다 상이할 수 있고, 각각의 클러스터가 동작하는 최대 허용 값에 대한 테이블도 클러스터마다 상이할 수 있다.
일실시예에 따라, 각각의 클러스터에서 처리되는 어플리케이션 또는 태스크의 명령어 집합 구조에 기초하여 클러스터가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 예를 들어, 도 4의 제1 클러스터(410)의 경우, 실행되는 어플리케이션 또는 태스크의 명령어 집합 구조에 따라 32비트 또는 64비트 기준으로 클락의 최대 허용 값이 제어될 수 있다. 예를 들어, 32 비트 기준의 최대 허용 클락 값이 64 비트 기준의 최대 허용 클락 값보다 크게 설정될 수 있다.
도 5는 다양한 실시예에 따라 복수의 클러스터가 동작하는 클락의 최대 허용 값에 대한 예시적인 테이블이다.
다양한 실시예에 따라, 메모리(예: 도 1의 메모리(130))는 성능 대비 소모 전력 값에 따라 프로세서(예: 도 1의 프로세서(120))가 동작하는 클락에 대한 테이블을 저장할 수 있다. 예를 들어, 메모리(130)는 어플리케이션의 속성이 제1 속성인 경우 프로세서(120)가 동작하는 클락에 대한 제1 테이블 및 어플리케이션의 속성이 제2 속성인 경우 프로세서(120)가 동작하는 클락에 대한 제2 테이블을 저장할 수 있다. 적어도 일부 값에 대해, 제1 테이블에 해당하는 최대 허용 값은 제2 테이블에 해당하는 최대 허용 값과 상이할 수 있다.
도 5를 참고하면, 프로세서(예: 도 1의 프로세서(120))는, 프로세서의 성능 대비 소모 전력 값에 따라, 복수의 클러스터 각각이 동작하는 클락의 최대 허용 값에 대한 테이블을 생성할 수 있다. 각각의 클러스터가 동작하는 클락의 최대 허용 값은 어플리케이션 또는 태스크의 명령어 집합 구조가 32비트 또는 64비트를 가지는 각각의 경우에 대해 상이하게 설정될 수 있다.
제1 테이블(510)은 어플리케이션 또는 태스크의 명령어 집합 구조를 고려하지 않고 일률적으로 설정된 클락의 최대 허용 값에 대한 예시적인 테이블이다. 제1 테이블(510)에 따르면, 태스크의 명령어 집합 구조를 고려하지 않고 클락의 최대 허용 값이 설정되어 L14 값(511)에서 제1 클러스터가 동작하는 클럭의 최대 허용 값이 제1 클러스터의 최대 성능에 대응하는 클락 값에 비해 낮은 클락으로 설정되어 프로세서(120)가 비효율적으로 동작할 수 있다.
제2 테이블(520) 및 제3 테이블(530)은 어플리케이션의 명령어 집합 구조를 고려하여 32비트 또는 64비트 각각에 대해 클러스터 별 클락의 최대 허용 값을 나타내는 예시적인 테이블이다. 제2 테이블(520) 및 제3 테이블(530)에 대해서는 제1 클러스터 및 제2 클러스터의 발열 정도 및 최대 성능을 고려하여 클러스터 별 동작 클락의 최대 허용 값이 제어될 수 있다. 따라서, L14 값(511)보다 더 높은 최대 허용 값을 갖는 L8 값(512)에서 제1 클러스터 및 제2 클러스터의 클락의 최대 허용 값을 제어하여 프로세서의 성능은 높여 효율적인 태스크 처리가 가능하도록 할 수 있다. 예를 들어, 프로세서(120)는, 실행 중인 어플리케이션의 속성이 확인된 경우, 제1 클러스터 및 제2 클러스터의 발열 정도, 최대 성능, 성능의 지속 가능성 중 적어도 하나를 확인하여, 확인 결과에 따라 제1 클러스터 및 제2 클러스터가 높은 성능을 갖는 범위 내인 L11 값(513) 또는 L12 값(514)에 해당하는 클락 값을 클락의 최대 허용 값으로 설정할 수 있다. 하지만, 위 설명한 구체적인 예는 예시적인 것일 뿐 본원의 사상을 제한하지는 않는다.
다시, 도 3을 참조하면, 동작 330에서, 프로세서(120)는 제1 테이블 또는 제2 테이블에 기초하여, 상기 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 프로세서(120)가 동작하는 클락의 최대 허용 값은, 프로세서(120)에 포함되는 적어도 하나의 클러스터들 각각이 동작하는 클락의 최대 허용 값을 포함할 수 있다. 이하의 설명에서는, 프로세서(120)가 동작하는 클락의 최대 허용 값은, 프로세서(120)에 포함되는 적어도 하나의 클러스터 각각이 동작하는 클락의 최대 허용 값을 포함하는 것으로 가정한다. 예를 들어, 프로세서(120)는 어플리케이션이 제1 속성을 갖는 경우 제1 테이블에 기초하여 상기 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어하고, 어플리케이션이 제2 속성을 갖는 경우 제2 테이블에 기초하여 상기 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 프로세서(120)는 도면에는 도시되지 않았지만, 클락 생성기를 제어하여 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 클락 생성기는 프로세서(120) 내부 또는 외부에 존재할 수 있다. 클락 생성기는 독립적인 회로로 구현되거나, 또는 전력 관리 집적 회로 등의 다양한 하드웨어의 일부로 구현될 수도 있다. 클락 생성기는 위 설명한 예에 국한되지 않으며, 다양하게 구현될 수 있다.
도 6은 다양한 실시예에 따른 전자 장치가 복수의 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 구성에 대한 예시적인 흐름도이다. 도 7은 다양한 실시예에 따른 전자 장치가 복수의 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 구성을 설명하기 위한 예시적인 도면이다.
다양한 실시예에 따라, 동작 610에서, 프로세서(예: 도 1의 프로세서(120))는 복수의 어플리케이션을 포어 그라운드 및 백그라운드에 실행할 수 있다. 도 6을 참고하면, 프로세서(120)는 제1 어플리케이션(710)을 포어 그라운드에서 실행하고, 적어도 하나의 어플리케이션(720)을 백그라운드에서 실행할 수 있다. 포어 그라운드는 복수의 어플리케이션이 실행되는 경우 우선 순위가 높은 어플리케이션이 실행되는 환경을 통칭할 수 있다. 포어 그라운드에서 실행되는 어플리케이션은 최우선순위로 실행되는 어플리케이션으로, 전자 장치(예: 도 1의 전자 장치(101))의 디스플레이(예: 도 1의 디스플레이(160))에 표시되는 어플리케이션일 수 있다. 백그라운드는 복수의 어플리케이션이 실행되는 경우 포어 그라운드에서 실행되는 어플리케이션에 비해 우선 순위가 낮은 어플리케이션이 실행되는 환경으로, 백그라운드에서 실행되는 어플리케이션은 낮은 우선순위로 실행되어 전자 장치(101)의 디스플레이(160)에 표시되지 않을 수 있다.
동작 620에서, 프로세서(120)는 복수의 어플리케이션의 속성을 확인할 수 있다. 도 7을 참고하면, 프로세서(120)는 포어 그라운드에서 실행 중인 제1 어플리케이션(710) 및 백그라운드에서 실행 중인 적어도 하나의 어플리케이션(720)이 제1 속성 또는 제2 속성을 갖는지 확인할 수 있다. 예를 들어, 프로세서(120)는 복수의 어플리케이션(710, 720)의 명령어 집합 구조가 32비트를 갖는 제1 속성 또는 64비트를 갖는 제2 속성을 갖는지 확인할 수 있다.
동작 630에서, 프로세서(120)는 복수의 어플리케이션의 속성에 기초하여, 제1 테이블 또는 제2 테이블 중 어느 하나의 테이블에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
일실시예에 따라, 프로세서(120)는 제1 속성을 갖는 적어도 하나의 어플리케이션 및 제2 속성을 갖는 적어도 하나의 어플리케이션의 개수를 확인하고, 확인된 개수에 기초하여 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 예를 들어, 32비트의 명령어 집합 구조를 가져 제1 속성을 갖는 적어도 하나의 어플리케이션의 개수가 64비트의 명령어 집합 구조를 가져 제2 속성을 갖는 적어도 하나의 어플리케이션의 개수보다 많은 경우, 프로세서(120)는 32비트의 명령어 집합 구조에 대응하는 제1 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 또는, 제1 속성을 갖는 적어도 하나의 어플리케이션의 개수가 제2 속성을 갖는 적어도 하나의 어플리케이션의 개수보다 작거나 같은 경우, 프로세서(120)는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
일실시예에 따라, 프로세서(120)는 제1 속성을 갖는 적어도 하나의 어플리케이션 및 제2 속성을 갖는 적어도 하나의 어플리케이션의 프로세서(120) 이용 비율을 확인하고, 확인된 프로세서(120) 이용 비율에 기초하여 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 예를 들어, 32비트의 명령어 집합 구조를 가져 제1 속성을 갖는 적어도 하나의 어플리케이션이 64비트의 명령어 집합 구조를 가져 제2 속성을 갖는 적어도 하나의 어플리케이션보다 프로세서 이용 비율이 높은 경우, 프로세서(120)는 32비트의 명령어 집합 구조에 대응하는 제1 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 또는, 제1 속성을 갖는 적어도 하나의 어플리케이션이 제2 속성을 갖는 적어도 하나의 어플리케이션보다 프로세서 이용 비율이 낮거나 같은 경우, 프로세서(120)는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
일실시예에 따라, 프로세서(120)는 제1 속성을 갖는 적어도 하나의 어플리케이션 및 제2 속성을 갖는 적어도 하나의 어플리케이션에 대해 프로세서(120)가 단위 시간 당 처리한 적어도 하나의 태스크의 개수를 확인할 수 있다. 프로세서(120)는 확인된 적어도 하나의 태스크의 개수에 기초하여 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 예를 들어, 32비트의 명령어 집합 구조를 가져 제1 속성을 갖는 적어도 하나의 어플리케이션에 포함되는 태스크의 개수가 제2 속성을 갖는 적어도 하나의 어플리케이션에 포함되는 태스크의 개수보다 많은 경우, 프로세서(120)는 32비트에 대응하는 제1 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 또는, 제1 속성을 갖는 적어도 하나의 어플리케이션에 포함되는 태스크의 개수가 제2 속성을 갖는 적어도 하나의 어플리케이션에 포함되는 태스크의 개수보다 작거나 같은 경우, 프로세서(120)는 64비트에 대응하는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
도 8은 다양한 실시예에 따라 어플리케이션, 프레임워크, 커널 단에서 프로세서의 발열 제어를 수행하는 구성에 대한 예시적인 블록도이다.
다양한 실시예에 따라, 프로세서(120)는 어플리케이션 단의 어플리케이션(810)을 실행할 수 있다. 프로세서(120)는 실행 중인 어플리케이션(810)의 속성을 확인하여, 어플리케이션의 명령어 집합 구조가 32비트를 갖는 제1 속성 또는 64비트를 갖는 제2 속성인지 확인할 수 있다. 프로세서(120)는 확인된 어플리케이션(810)의 속성에 연관되는 정보를 프레임워크 단의 발열 제어 모듈(820)로 전송할 수 있다. 발열 제어 모듈(820)은, 수신된 정보를 커널 단의 발열 제어 컨트롤러(830)로 전송할 수 있다.
일실시예에 따라, 커널(kernel) 단의 스케줄러(840)는 현재 실행 중인 어플리케이션(810)의 속성 뿐 아니라 프로세서(120)에 의해 실행 중인 복수의 태스크의 속성을 확인하고, 확인된 정보에 기초하여 생성된 제1 테이블 및 제2 테이블을 파워 모듈(850)에 저장할 수 있다. 발열 제어 모듈(820)로부터 어플리케이션(810)의 속성에 대한 정보를 수신한 발열 제어 컨트롤러(830)는, 파워 모듈(850)로부터 제1 테이블 및 제2 테이블을 로드하여, 어플리케이션(810)의 속성 및 복수의 태스크의 속성에 기초하여 프로세서(120)가 동작하는 클락의 최대 허용 값을 설정하고, 설정된 값에 따라 프로세서(120)를 제어할 수 있다. 예를 들어, 발열 제어 컨트롤러(830)는 도 3 내지 도 6에서 설명한 바와 같이, 어플리케이션(810)의 속성 및 복수의 태스크의 속성에 기초하여 선택된 제1 테이블 또는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
도 9a는 다양한 실시예에 따른 전자 장치가 어플리케이션의 속성에 따라 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 예시적인 흐름도이다.
다양한 실시예에 따른 전자 장치(예: 도 1의 전자 장치(101))는 프로세서(120), 및 메모리(130)를 포함할 수 있다. 메모리(130)에는, 프로세서(120)가 동작하는 클락의 최대 허용 값과 연관되는 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블이 저장될 수 있다.
동작 910에서, 프로세서(120)는 프로세서(120)에 의해 실행 중인 복수의 태스크들이 지정된 조건을 만족하는지 확인할 수 있다. 프로세서(120)는 복수의 태스크들을 실행할 수 있다. 복수의 태스크들은 적어도 하나의 어플리케이션에서 수행되는 각각의 기능들에 대응될 수 있다. 적어도 하나의 어플리케이션은, 프로세서(120)에 의해 포어 그라운드 및 백그라운드에서 실행될 수 있다. 프로세서(120)는 복수의 태스크들이 지정된 조건을 만족하는지 여부를 복수의 태스크들 중 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크의 개수, 프로세서 이용 비율, 중 어느 하나에 기초하여 확인할 수 있다.동작 920에서, 프로세서(120)는 지정된 조건의 만족 여부에 기초하여 메모리(130)로부터 제1 테이블 또는 제2 테이블을 로드할 수 있다. 프로세서(120)는, 복수의 태스크들이 지정된 조건을 만족하는 경우 메모리(130)로부터 제1 테이블을 로드하고, 복수의 태스크들이 지정된 조건을 만족하지 않는 경우 메모리(130)로부터 제2 테이블을 로드할 수 있다.
동작 930에서, 프로세서(120)는 메모리(130)로부터 로드한 제1 테이블 또는 제2 테이블에 따라 상기 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 프로세서(120)는 32비트의 명령어 집합 구조에 대응하는 제1 테이블 또는 64비트의 명령어 집합 구조에 대응하는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
도 9b는 다양한 실시예에 따른 전자 장치가 복수의 태스크들에 대한 속성에 기초하여 프로세서가 동작하는 클락의 최대 허용 값을 결정하는 예시적인 흐름도이다.
동작 940에서, 프로세서(120)는 프로세서(120)에 의해 실행 중인 복수의 태스크들의 속성을 확인할 수 있다. 예를 들어, 프로세서(120)는 복수의 태스크들의 명령어 집합 구조를 확인하여 복수의 태스크들의 명령어 집합 구조가 32비트 또는 64 비트에 해당하는지 확인할 수 있다. 프로세서(120)는 복수의 태스크들의 명령어 집합 구조 중 어느 하나의 태스크가 32비트인 경우 제1 속성을 갖는 것으로 확인하고, 64비트인 경우 제2 속성을 갖는 것으로 확인할 수 있다.
동작 950에서, 프로세서(120)는 복수의 태스크들의 속성에 기초하여 메모리로부터 복수의 테이블들 중 어느 하나의 테이블을 로드할 수 있다. 메모리(130)는 프로세서(120)가 동작하는 클락의 최대 허용 값과 연관되는 최대 허용 값과 연관되는 복수의 테이블을 저장할 수 있다. 복수의 테이블은 도 5의 제1 속성에 대응하는 제2 테이블(520), 제2 속성에 대응하는 제3 테이블(530) 외에도 제2 테이블(520) 및 제3 테이블(530) 사이의 최대 허용 값들을 갖는 테이블들을 포함할 수 있다. 메모리(130)는, 프로세서(120)가 복수의 태스크를 실행하는 상황에서 도 5의 제2 테이블(520) 및 제3 테이블(530) 외에도 다양한 테이블들을 이용하여 프로세서(120)의 이용 비율 등 다양한 조건들에 기초하여 적절한 테이블을 선택함으로써 프로세서(120)의 태스크 처리 성능을 높이도록 할 수 있다.
다양한 실시예에 따라, 프로세서(120)는 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크의 프로세서(120) 이용 비율을 확인하고, 확인된 이용 비율에 따라 복수의 테이블들 중 어느 하나의 테이블을 메모리(130)로부터 로드할 수 있다. 예를 들어, 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크의 프로세서(120) 이용 비율이 50:50인 경우, 프로세서(120)는 제1 테이블(520) 및 제2 테이블(530)의 중간 값을 갖는 테이블을 선택하여 로드할 수 있다. 또는, 프로세서(120)는 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크에 대해 프로세서(120)가 단위 시간 당 처리한 적어도 하나의 태스크의 개수를 확인하고, 확인된 개수에 기초하여 복수의 테이블들 중 어느 하나의 테이블을 로드할 수 있다. 예를 들어, 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크에 대해 프로세서(120)가 단위 시간 당 처리한 적어도 하나의 태스크의 개수가 같은 경우 프로세서(120)는 제1 테이블(520) 및 제2 테이블(530)의 중간 값을 갖는 테이블을 선택하여 로드할 수 있다.
동작 960에서, 프로세서(120)는 복수의 테이블들 중 어느 하나의 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 프로세서(120)는 메모리(130)로부터 로드한 테이블에 기초하여, 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어함으로써, 프로세서(120)의 태스크 처리 성능을 높일 수 있다. 프로세서(120)는 2개의 테이블을 이용하여 클락의 최대 허용 값을 제어하는 도 9a의 전자 장치에 비해 더 많은 테이블을 이용함으로써, 현재 프로세서(120)의 상태에 기초하여 프로세서(120)의 성능을 최대화할 수 있는 테이블을 선택할 수 있다.
도 10은 다양한 실시예에 따른 전자 장치가 복수의 태스크들에 대한 속성에 기초하여 프로세서가 동작하는 클락의 최대 허용 값을 결정하는 예시적인 도면이다.
다양한 실시예에 따라, 프로세서(예: 도 1의 프로세서(120))는 복수의 태스크(1010)를 실행할 수 있다. 프로세서(120)는 포어 그라운드에서 제1 태스크(1001)을 실행하고, 백그라운드에서 제1 태스크(1001)를 제외한 태스크들(1002)을 실행할 수 있다. 커널 단의 스케줄러(1000)는 복수의 태스크들(1010)의 속성에 따라 복수의 태스크들(1010)을 분류할 수 있다. 예를 들어, 스케줄러(1000)는 복수의 태스크들(1010)이 32비트(1011)의 명령어 집합 구조를 갖는지 또는 64비트(1012)의 명령어 집합 구조를 갖는지 확인하고, 복수의 태스크들(1010)을 확인된 속성에 따라 분류할 수 있다.
일실시예에 따라, 도 9a를 참고하면, 프로세서(120)는 복수의 태스크들(1010)의 확인된 속성에 따라, 제1 테이블 또는 제2 테이블을 메모리(130)로부터 로드할 수 있다. 프로세서(120)는 메모리(130)로부터 로드한 제1 테이블 또는 제2 테이블에 따라 상기 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 제1 테이블 또는 제2 테이블을 선택하는 구성에 대한 다양한 예시에 대한 설명은 자세히 설명한 바 있으므로 생략하기로 한다. 프로세서(120)는 32비트의 명령어 집합 구조에 대응하는 제1 테이블 또는 64비트의 명령어 집합 구조에 대응하는 제2 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 또는, 도 9b를 참고하면, 프로세서(120)는 복수의 태스크들(1010)의 확인된 속성에 따라, 복수의 테이블들 중 어느 하나의 테이블을 로드하고, 로드한 테이블에 따라 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 도 9a에 비해, 도 9b의 프로세서(120)는 더 많은 수의 테이블들 중 어느 하나의 테이블을 선택하고, 선택된 테이블에 따라 클락의 최대 허용 값을 제어할 수 있다.
도 11은 다양한 실시예에 따른 전자 장치가 태스크의 속성에 기초하여 프로세서에 인가되는 전압의 범위를 제어하는 구성에 대한 예시적인 흐름도이다.
다양한 실시예에 따른 전자 장치(예: 도 1의 전자 장치(101))는, 프로세서(예: 도 1의 프로세서(120)) 및 전력 관리 집적 회로(1100)를 포함할 수 있다. 전력 관리 집적 회로(1100)는 배터리(예: 도 1의 배터리(189))로부터 전원을 공급 받고, 공급 받은 전력을 프로세서(120)에 제공할 수 있다.
동작 1110에서, 프로세서(120)는 프로세서(120)가 실행 중인 태스크가 제1 속성 또는 제2 속성을 갖는지 확인할 수 있다. 예를 들어, 프로세서(120)는 태스크의 명령어 집합 구조를 확인하고, 확인된 명령어 집합 구조에 기초하여 태스크의 명령어 집합 구조가 32비트인 제1 속성을 갖는지 64비트인 제2 속성을 갖는지 확인할 수 있다.
동작 1120에서, 프로세서(120)는 프로세서(120)에 제1 범위 또는 제2 범위의 전압을 인가하도록 전력 관리 집적 회로(1100)를 제어할 수 있다. 동작 1130에서, 전력 관리 집적 회로(1100)는 제1 범위 전압 또는 제2 범위의 전압을 인가할 수 있다. 예를 들어, 태스크가 제1 속성을 갖는 경우, 프로세서(120)는 전력 관리 집적 회로(1100)가 프로세서(120)에 제1 범위의 전압을 인가하도록 전력 관리 집적 회로(1100)를 제어할 수 있다. 또는, 태스크가 제2 속성을 갖는 경우, 프로세서(120)는 전력 관리 집적 회로(1100)가 프로세서(120)에 제2 범위의 전압을 인가하도록 전력 관리 집적 회로(1100)를 제어할 수 있다. 제1 범위의 전압 및 제2 범위의 전압은, 프로세서(120)가 오버 클락에 해당하는 경우에 해당하는 각각의 최댓값을 가질 수 있고, 제1 범위의 전압에 해당하는 최댓값과 제2 범위의 전압에 해당하는 최댓값은 상이할 수 있다. 예를 들어, 제1 범위의 전압에 해당하는 최댓값은 제2 범위의 전압에 해당하는 최댓값보다 큰 값일 수 있다.
도 12는 다양한 실시예에 따른 전자 장치가 태스크의 속성에 기초하여 프로세서에 인가되는 전압의 범위를 제어하는 데 이용되는 테이블에 대한 예시적인 도면이다.
앞서 설명한 바와 같이, 프로세서(예: 도 1의 프로세서(120))에 포함되는 복수의 코어는 적어도 하나의 클러스터로 분류될 수 있다. 예를 들어, 프로세서(120)는 제1 클러스터, 제2 클러스터, 제3 클러스터를 포함할 수 있다. 제1 클러스터는 적어도 하나의 클러스터 중 최대 성능이 가장 높은 클러스터이며, 제3 클러스터는 적어도 하나의 클러스터 중 최대 성능이 가장 낮은 클러스터일 수 있다. 프로세서(120)는, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터에 서로 다른 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어할 수 있다.
제1 테이블(1210), 제2 테이블(1220), 제3 테이블(1230)은 각각 제1 클러스터, 제2 클러스터, 제3 클러스터가 각각의 레벨에 해당하는 클락의 최대 허용 값에서 프로세서(120)가 동작하는 전압 값에 대한 테이블이다. 가장 낮은 최대 성능을 갖는 제3 클러스터는 1950Mhz을 초과하는 클락으로 동작할 수 없으며, 가장 높은 최대 성능을 갖는 제1 클러스터는 가장 높은 최대 허용 값의 클락으로 동작할 수 있다. 따라서, 제1 클러스터, 제2 클러스터, 제3 클러스터는 도 12에서 도시되는 바와 같이 서로 다른 클락의 최대 허용 값을 가지므로, 클락의 최대 허용 값에 대응하는 서로 다른 범위의 전압이 인가될 수 있다. 예를 들어, 제1 클러스터에 인가되는 전압의 범위가 제2 클러스터 및 제3 클러스터에 인가되는 전압의 범위보다 더 넓을 수 있고, 제2 클러스터에 인가되는 전압의 범위가 제3 클러스터에 인가되는 전압의 범위보다 더 넓을 수 있다.
도 13은 다양한 실시예에 따라 미들웨어 및 커널 단에서 전자 장치의 발열 제어를 수행하는 구성에 대한 예시적인 도면이다.
다양한 실시예에 따라, 미들웨어 단의 발열 제어 모듈(1310) 및 커널 단의 스케줄러(1340)는 포어 그라운드에서 실행 중인 태스크의 속성을 확인할 수 있다. 발열 제어 모듈(1310) 및 스케줄러(1340)는 실행 중인 태스크의 명령어 집합 구조에 기초하여 태스크가 32비트의 명령어 집합 구조 또는 64비트의 명령어 집합 구조를 갖는지 확인하여 태스크의 속성을 확인할 수 있다. 커널의 발열 제어 컨트롤러(1320)는 발열 제어 모듈(1310)로부터 태스크의 속성에 대한 정보를 수신하고, 태스크의 속성에 기초하여 전력 관리 집적 회로 드라이버(1330)를 제어할 수 있다. 발열 제어 컨트롤러(1320)는, 태스크가 32비트의 명령어 집합 구조를 가져 제1 속성을 갖는 경우 프로세서(예: 도 1의 프로세서(120))에 제1 범위의 전압을 인가하도록 전력 관리 집적 회로(1330)를 제어하고, 태스크가 64비트의 명령어 집합 구조를 가져 제2 속성을 갖는 경우 프로세서(120)에 제2 범위의 전압을 인가하도록 전력 관리 집적 회로 드라이버(1330)를 제어하여, 전력 관리 집적 드라이버가 프로세서(120)에 제1 범위의 전압 또는 제2 범위의 전압을 인가하도록 할 수 있다.
다양한 실시예에 따른 전자 장치(101)에 있어서, 적어도 하나의 적어도 하나의 프로세서(120), 및 상기 적어도 하나의 프로세서(120)가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 메모리(130)를 포함하고-상기 제1 테이블 내의 상기 적어도 하나의 프로세서(120)가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이함-, 상기 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하고, 상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어하고, 상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어하도록 상기 전력 관리 집적 회로를 제어할 수 있다.
일실시예에 따른 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)에 의해 실행 중인 어플리케이션의 명령어 집합 구조를 확인하고, 상기 어플리케이션의 상기 명령어 집합 구조에 기초하여, 상기 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인할 수 있다. 일실시예에 따른 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)에 의해 실행 중인 어플리케이션이 다른 어플리케이션으로 변경됨을 확인하고, 상기 변경된 다른 어플리케이션의 속성에 기초하여, 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서(120)의 최대 허용 클락을 제어할 수 있다. 일실시예에 따른 상기 적어도 하나의 프로세서(120)는, 포어 그라운드에서 실행 중인 상기 어플리케이션의 속성 및 백그라운드에서 실행 중인 적어도 하나의 어플리케이션의 속성에 기초하여, 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 일실시예에 따른 상기 적어도 하나의 프로세서(120)는, 상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션의 개수를 확인하고, 상기 확인된 개수에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션의 상기 적어도 하나의 프로세서(120) 이용 비율을 확인하고, 상기 이용 비율에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션에 대해 상기 적어도 하나의 프로세서(120)가 단위 시간 당 처리한 적어도 하나의 태스크의 개수를 확인하고, 상기 확인된 적어도 하나의 태스크의 개수에 기초에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는 적어도 하나의 클러스터로 분류되는 복수의 코어를 포함하고, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터가 동작하는 클락 각각의 최대 허용 값을 설정할 수 있다.
다양한 실시예에 따른 전자 장치(101)에 있어서, 적어도 하나의 프로세서(120), 및 상기 적어도 하나의 프로세서(120)가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 복수의 테이블들을 저장하는 메모리(130)를 포함하고-상기 복수의 테이블들 각각에 포함되는 상기 적어도 하나의 프로세서(120)가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값 서로 상이함-, 상기 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)에 의해 실행 중인 복수의 태스크들의 속성을 확인하고, 상기 복수의 태스크들의 속성에 기초하여, 상기 복수의 테이블들 중 상기 제1 테이블에 따라 상기 적어도 하나의 프로세서(120)가 동작하는 클락의 최대 허용 값을 제어할 수 있다.
일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 복수의 태스크들의 명령어 집합 구조를 확인하고, 상기 명령어 집합 구조에 기초하여, 상기 복수의 태스크들의 속성을 확인할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 복수의 태스크들 중 제1 속성을 갖는 적어도 하나의 태스크의 개수 및 제2 속성을 갖는 적어도 하나의 태스크의 개수를 확인하고, 상기 제1 속성을 갖는 적어도 하나의 태스크의 개수 및 상기 제2 속성을 갖는 적어도 하나의 태스크의 개수의 비율에 기초하여, 상기 복수의 태스크들 중 상기 제1 테이블을 선택할 수 있다.
일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 복수의 태스크들 중 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크의 상기 적어도 하나의 프로세서(120) 이용 비율을 확인하고, 상기 이용 비율에 기초하여 상기 복수의 테이블 들 중 상기 제1 테이블을 선택할 수 있다.
일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 복수의 태스크들 중 제1 속성을 갖는 적어도 하나의 태스크 및 제2 속성을 갖는 적어도 하나의 태스크에 대해 상기 적어도 하나의 프로세서(120)가 단위 시간 당 처리한 태스크의 개수를 확인하고, 상기 확인된 태스크의 개수에 기초하여 상기 복수의 테이블들 중 제1 테이블을 선택할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는 적어도 하나의 클러스터로 분류되는 복수의 코어를 포함하고, 상기 적어도 하나의 프로세서(120)는, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터가 동작하는 클락 각각의 최대 허용 값을 설정할 수 있다.
다양한 실시예에 따른 전자 장치(101)에 있어서, 적어도 하나의 프로세서(120), 및 전력 관리 집적 회로를 포함하고, 상기 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)가 실행 중인 태스크가 제1 속성 또는 제2 속성을 갖는지 확인하고, 상기 태스크가 상기 제1 속성을 갖는 경우, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서(120)에 제1 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어하고, 상기 태스크가 상기 제2 속성을 갖는 경우, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서(120)에 제2 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어하도록 설정될 수 있다.
일실시예에 따른 전자 장치(101)에 있어서, 상기 적어도 하나의 프로세서(120)의 오버 클락에 연관되는 상기 제1 범위의 전압의 최댓값은, 상기 적어도 하나의 프로세서(120)의 오버 클락에 연관되는 상기 제2 범위의 전압의 최댓값과 상이할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 태스크의 명령어 집합 구조를 확인하고, 상기 태스크의 상기 명령어 집합 구조에 기초하여, 상기 태스크의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 상기 적어도 하나의 프로세서(120)에 의해 실행 중인 태스크가 다른 태스크로 변경됨을 확인하고, 상기 변경된 태스크의 속성에 기초하여, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서(120)에 상기 제1 범위의 전압 또는 상기 제2 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어할 수 있다.
일실시예에 따라, 상기 적어도 하나의 프로세서(120)는 적어도 하나의 클러스터로 분류되는 복수의 코어를 포함하고, 상기 적어도 하나의 프로세서(120)는, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터에 서로 다른 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어할 수 있다. 일실시예에 따라, 상기 적어도 하나의 프로세서(120)는, 포어 그라운드에서 실행 중인 상기 태스크의 속성 및 백그라운드에서 실행 중인 적어도 하나의 태스크의 속성에 기초하여, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서(120)에 상기 제1 범위의 전압 또는 상기 제2 범위의 전압 중 어느 하나를 상기 적어도 하나의 프로세서(120)에 인가하도록 상기 전력 관리 집적 회로를 제어할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치(101)는 다양한 형태의 장치가 될 수 있다. 전자 장치(101)는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치(101)는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 메모리를 포함하고, 상기 제1 테이블 내의 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능에 연관되는 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이하며,
    상기 적어도 하나의 프로세서는,
    상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하고,
    상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하고,
    상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 프로세서는, 상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 명령어 집합 구조를 확인하고,
    상기 어플리케이션의 상기 명령어 집합 구조에 기초하여, 상기 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하는 전자 장치.
  3. 제2항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션이 다른 어플리케이션으로 변경됨을 확인하고,
    상기 변경된 다른 어플리케이션의 속성에 기초하여, 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서의 최대 허용 클락을 제어하는 전자 장치.
  4. 제1항에 있어서,
    상기 적어도 하나의 프로세서는, 포어 그라운드에서 실행 중인 상기 어플리케이션의 속성 및 백그라운드에서 실행 중인 적어도 하나의 어플리케이션의 속성에 기초하여, 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  5. 제4항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션의 개수를 확인하고,
    상기 확인된 개수에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  6. 제4항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션의 상기 적어도 하나의 프로세서 이용 비율을 확인하고,
    상기 이용 비율에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  7. 제4항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 제1 속성을 갖는 적어도 하나의 어플리케이션 및 상기 제2 속성을 갖는 적어도 하나의 어플리케이션에 대해 상기 적어도 하나의 프로세서가 단위 시간 당 처리한 적어도 하나의 태스크의 개수를 확인하고,
    상기 확인된 적어도 하나의 태스크의 개수에 기초에 기초하여 상기 제1 테이블 또는 상기 제2 테이블 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  8. 제1항에 있어서,
    상기 적어도 하나의 프로세서는 적어도 하나의 클러스터로 분류되는 복수의 코어를 포함하고,
    상기 적어도 하나의 프로세서는, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터가 동작하는 클락 각각의 최대 허용 값을 설정하는 전자 장치.
  9. 제1항에 있어서, 상기 메모리에
    상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 복수의 테이블들을 저장하는 경우,
    상기 적어도 하나의 프로세서는,
    상기 적어도 하나의 프로세서에 의해 실행 중인 복수의 태스크들의 속성을 확인하고,
    상기 복수의 태스크들의 속성에 기초하여, 상기 복수의 테이블들 중 어느 하나의 테이블에 따라 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 전자 장치.
  10. 제9항에 있어서, 상기 적어도 하나의 프로세서는,
    상기 복수의 태스크들 중 상기 제1 속성을 갖는 적어도 하나의 태스크의 개수 및 상기 제2 속성을 갖는 적어도 하나의 태스크의 개수를 확인하고,
    상기 제1 속성을 갖는 적어도 하나의 태스크의 개수 및 상기 제2 속성을 갖는 적어도 하나의 태스크의 개수의 비율에 기초하여 상기 복수의 테이블들 중에서 상기 어느 하나의 테이블을 선택하는 전자 장치.
  11. 제1항에 있어서,
    전력 관리 집적 회로를 더 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 적어도 하나의 프로세서가 실행 중인 태스크가 상기 제1 속성 또는 상기 제2 속성을 갖는지 확인하고,
    상기 태스크가 상기 제1 속성을 갖는 경우, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서에 제1 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어하고,
    상기 태스크가 상기 제2 속성을 갖는 경우, 상기 전력 관리 집적 회로가 상기 적어도 하나의 프로세서에 제2 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어하도록 설정된 전자 장치.
  12. 제11항에 있어서,
    상기 적어도 하나의 프로세서의 오버 클락에 연관되는 상기 제1 범위의 전압의 최댓값은, 상기 적어도 하나의 프로세서의 오버 클락에 연관되는 상기 제2 범위의 전압의 최댓값과 상이한 전자 장치.
  13. 제11항에 있어서,
    상기 적어도 하나의 프로세서는 적어도 하나의 클러스터로 분류되는 복수의 코어를 포함하고,
    상기 적어도 하나의 프로세서는, 각각의 클러스터의 성능 또는 발열 정도 중 적어도 하나에 기초하여, 적어도 하나의 클러스터에 서로 다른 범위의 전압을 인가하도록 상기 전력 관리 집적 회로를 제어하는 전자 장치.
  14. 전자 장치에서 발열 제어를 수행하는 방법에 있어서,
    상기 전자 장치의 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 및 클락의 최대 허용 값과 연관되는 제1 테이블 및 제2 테이블을 저장하는 동작;
    상기 제1 테이블 내의 상기 적어도 하나의 프로세서가 동작하는 성능에 연관되는 값 중 적어도 일부에 대응하는 최대 허용 값은, 상기 제2 테이블 내의 상기 성능에 연관되는 값 중 상기 적어도 일부에 대응하는 최대 허용 값과 상이하며,
    상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하는 동작;
    상기 어플리케이션의 속성이 제1 속성인 경우 상기 제1 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 동작; 및
    상기 어플리케이션의 속성이 제2 속성인 경우 상기 제2 테이블에 기초하여 상기 적어도 하나의 프로세서가 동작하는 클락의 최대 허용 값을 제어하는 동작을 포함하는 발열 제어를 수행하는 방법.
  15. 제14항에 있어서, 상기 어느 하나인 것을 확인하는 동작은,
    상기 적어도 하나의 프로세서에 의해 실행 중인 어플리케이션의 명령어 집합 구조를 확인하는 동작; 및
    상기 어플리케이션의 상기 명령어 집합 구조에 기초하여, 상기 어플리케이션의 속성이 제1 속성 또는 제2 속성 중 어느 하나인 것을 확인하는 동작을 포함하는 발열 제어를 수행하는 방법.
PCT/KR2020/002332 2019-02-19 2020-02-18 발열 제어를 수행하는 전자 장치 및 그 제어 방법 WO2020171552A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/432,410 US20230161324A1 (en) 2019-02-19 2020-02-18 Electronic apparatus for performing heating control and control method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0019509 2019-02-19
KR1020190019509A KR20200101199A (ko) 2019-02-19 2019-02-19 발열 제어를 수행하는 전자 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
WO2020171552A1 true WO2020171552A1 (ko) 2020-08-27

Family

ID=72143420

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/002332 WO2020171552A1 (ko) 2019-02-19 2020-02-18 발열 제어를 수행하는 전자 장치 및 그 제어 방법

Country Status (3)

Country Link
US (1) US20230161324A1 (ko)
KR (1) KR20200101199A (ko)
WO (1) WO2020171552A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070022198A (ko) * 2004-06-01 2007-02-26 가부시키가이샤 소니 컴퓨터 엔터테인먼트 태스크 관리방법, 태스크 관리장치, 반도체 집적회로, 전자장치, 태스크 관리 시스템, 및 프로그램을 격납한 기록매체
JP2008077563A (ja) * 2006-09-25 2008-04-03 Nec Corp 電子機器およびｃｐｕ動作環境制御プログラム
KR20160145999A (ko) * 2015-06-11 2016-12-21 고려대학교 산학협력단 전자 기기의 발열 관리 방법 및 전자 기기
WO2017052737A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Task assignment in processor cores based on a statistical power and frequency model
KR101848164B1 (ko) * 2016-10-18 2018-05-28 고려대학교 산학협력단 모바일 기기에서의 태스크 스케줄링 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070022198A (ko) * 2004-06-01 2007-02-26 가부시키가이샤 소니 컴퓨터 엔터테인먼트 태스크 관리방법, 태스크 관리장치, 반도체 집적회로, 전자장치, 태스크 관리 시스템, 및 프로그램을 격납한 기록매체
JP2008077563A (ja) * 2006-09-25 2008-04-03 Nec Corp 電子機器およびｃｐｕ動作環境制御プログラム
KR20160145999A (ko) * 2015-06-11 2016-12-21 고려대학교 산학협력단 전자 기기의 발열 관리 방법 및 전자 기기
WO2017052737A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Task assignment in processor cores based on a statistical power and frequency model
KR101848164B1 (ko) * 2016-10-18 2018-05-28 고려대학교 산학협력단 모바일 기기에서의 태스크 스케줄링 방법

Also Published As

Publication number Publication date
KR20200101199A (ko) 2020-08-27
US20230161324A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
WO2019177373A1 (en) Electronic device for controlling predefined function based on response time of external electronic device on user input, and method thereof
WO2020166894A1 (en) Electronic device and method for recommending word in same
WO2022030893A1 (ko) 오디오 공유를 지원하는 전자 장치
WO2021060836A1 (ko) 어플리케이션 실행 방법 및 장치
WO2020153817A1 (en) Method for controlling display and electronic device thereof
WO2022086207A1 (ko) 고속 충전 방법 및 전자 장치
WO2020106076A1 (en) Electronic device for scheduling wireless network service according to application and method of operating same
WO2021107577A1 (en) Electronic device for supporting to control auto brightness of display
WO2021020711A1 (ko) 불량을 예측하는 전자 장치 및 그 전자 장치의 제어 방법
WO2020138909A1 (ko) 콘텐트 공유 방법 및 그 전자 장치
WO2019164204A1 (ko) 전자 장치 및 그의 동작 방법
KR20210050398A (ko) 전자 장치와 연결되지 않은 외부 전자 장치로 데이터를 전송하는 전자 장치 및 전자 장치의 동작 방법
WO2020171552A1 (ko) 발열 제어를 수행하는 전자 장치 및 그 제어 방법
WO2021157837A1 (en) Electronic device for scheduling based on heterogeneous multi-processor and operating method
WO2021162439A1 (en) Electronic device performing restoration on basis of comparison of constant value and control method thereof
WO2021162388A1 (ko) 스토리지를 포함하는 전자 장치 및 이를 이용한 스토리지로 파일 시스템의 디스카드 커맨드 전달 방법
WO2021206374A1 (ko) 전자 장치 및 이를 이용한 태스크 스케쥴링 방법
WO2020204401A1 (ko) 전자 장치 및 전자 장치에서의 스트리밍 어플리케이션 처리 방법
WO2020204451A1 (ko) 키리스 리셋을 위한 방법 및 이를 위한 전자 장치
WO2019199016A1 (ko) 리치 통신 스위트 서비스를 통한 비디오 공유 제어 방법 및 전자 장치
EP3980986A1 (en) Electronic device controlling luminance and method for controlling luminance thereof
WO2021221348A1 (ko) 클록 제어 방법 및 이를 위한 전자 장치
WO2019177396A1 (ko) 전자 장치 및 그의 동작 방법
WO2020166780A1 (ko) 전자 장치 및 상기 전자 장치에서 실행되는 복수의 어플리케이션의 라이프 사이클을 관리하는 방법
WO2021033875A1 (en) Electronic device for improving graphic performace of application program and operating method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20759572

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20759572

Country of ref document: EP

Kind code of ref document: A1