WO2021206374A1 - 전자 장치 및 이를 이용한 태스크 스케쥴링 방법 - Google Patents

전자 장치 및 이를 이용한 태스크 스케쥴링 방법 Download PDF

Info

Publication number
WO2021206374A1
WO2021206374A1 PCT/KR2021/004118 KR2021004118W WO2021206374A1 WO 2021206374 A1 WO2021206374 A1 WO 2021206374A1 KR 2021004118 W KR2021004118 W KR 2021004118W WO 2021206374 A1 WO2021206374 A1 WO 2021206374A1
Authority
WO
WIPO (PCT)
Prior art keywords
core
operating frequency
electronic device
task
information
Prior art date
Application number
PCT/KR2021/004118
Other languages
English (en)
French (fr)
Inventor
김숙동
김광욱
이성규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2021206374A1 publication Critical patent/WO2021206374A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria

Definitions

  • Various embodiments of the present invention relate to an electronic device and a method for scheduling a task using the same.
  • the multi-core processor may be divided into a homogenous multi-processor and a heterogeneous multi-processor.
  • a heterogeneous multi-processor may include a plurality of cores having different sizes and/or different processing performance (eg, processing speed).
  • the heterogeneous multi-processor may include at least one core having a relatively low processing speed but low power consumption and at least one other core having a relatively high processing speed but high power consumption.
  • the electronic device including a heterogeneous multi-processor may allocate the task to a specific core among a plurality of cores and process the assigned task at a specific frequency in the specific core.
  • the electronic device may generate an abnormal reset.
  • the electronic device allocates a task to the processor through the scheduler, the task may be allocated to a core and an operating frequency at which an abnormal reset occurs.
  • an abnormal reset may be repeatedly generated, and accordingly, performance of an application processor (AP) may be deteriorated.
  • AP application processor
  • the electronic device may store, in a memory, defect information about the core and/or the operating frequency of the core where the abnormal reset has occurred.
  • the electronic device eg, a scheduler
  • the electronic device refers to the fault information stored in the memory, excludes the core and the operating frequency of the core in which the abnormal reset occurred, and assigns the task to another core and/or the other operating frequency of the core. can be changed and assigned to work.
  • An electronic device includes a processor including a plurality of cores and a memory for storing defect information related to at least one core, and the processor is configured to: determining a first core to which the task is assigned from among a plurality of cores, determining a first operating frequency of the first core for processing the task, and based on the defect information related to the at least one core, the Check whether defect information of the first operating frequency of the first core exists, and if there is defect information of the first operating frequency of the first core, change the first core to a second core and/or It may be set to change a first operating frequency of the first core to a second operating frequency.
  • a method of scheduling a task of an electronic device includes, when task assignment occurs, determining a first core to which the task is to be assigned from among a plurality of cores, and the first core for processing the task.
  • the electronic device may exclude the core and the operating frequency of the core in which the abnormal reset has occurred and allocate the task to another core and/or other operating frequencies of the core. have.
  • the probability that the task is assigned to the core and/or the operating frequency of the core in which the abnormal reset occurs may be reduced.
  • the probability of assigning a task to the operating frequency of the core and/or the core at which the abnormal reset occurs is reduced, the probability of the abnormal reset occurring at the operating frequency of the core and/or the core may also be reduced.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments of the present disclosure
  • FIG. 2 is a block diagram illustrating a program according to various embodiments.
  • FIG. 3 is a diagram illustrating an electronic device according to various embodiments of the present disclosure.
  • FIG. 4 is a diagram illustrating a software layer of an electronic device according to various embodiments of the present disclosure.
  • FIG. 5 is a flowchart illustrating a method of storing state information of an electronic device related to an abnormal reset, according to various embodiments of the present disclosure
  • FIG. 6 is a flowchart illustrating a task scheduling method of an electronic device, according to various embodiments of the present disclosure.
  • FIG. 7 is a flowchart illustrating a task scheduling method of an electronic device, according to various embodiments of the present disclosure.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • the electronic device 101 communicates with the electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input device 150 , a sound output device 155 , a display device 160 , an audio module 170 , and a sensor module ( 176 , interface 177 , haptic module 179 , camera module 180 , power management module 188 , battery 189 , communication module 190 , subscriber identification module 196 , or antenna module 197 . ) may be included. In some embodiments, at least one of these components (eg, the display device 160 or the camera module 180 ) may be omitted or one or more other components may be added to the electronic device 101 . In some embodiments, some of these components may be implemented as one integrated circuit. For example, the sensor module 176 (eg, a fingerprint sensor, an iris sensor, or an illuminance sensor) may be implemented while being embedded in the display device 160 (eg, a display).
  • the sensor module 176 eg, a fingerprint sensor, an iris sensor, or an illuminance sensor
  • the processor 120 executes software (eg, the program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be loaded into the volatile memory 132 , process commands or data stored in the volatile memory 132 , and store the resulting data in the non-volatile memory 134 .
  • the processor 120 includes a main processor 121 (eg, a central processing unit or an application processor), and a secondary processor 123 (eg, a graphic processing unit, an image signal processor) that can operate independently or together with the main processor 121 . , a sensor hub processor, or a communication processor). Additionally or alternatively, the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function. The auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, an image signal processor
  • the auxiliary processor 123 may be configured to use less power than the main processor 121 or to be specialized for a designated function.
  • the auxiliary processor 123 may be implemented separately from or as a part of the main processor 121 .
  • the auxiliary processor 123 may be, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or when the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display device 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the coprocessor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190. have.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176 ) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input device 150 may receive a command or data to be used by a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input device 150 may include, for example, a microphone, a mouse, a keyboard, or a digital pen (eg, a stylus pen).
  • the sound output device 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output device 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback, and the receiver can be used to receive incoming calls. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display device 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display device 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the corresponding device.
  • the display device 160 may include a touch circuitry configured to sense a touch or a sensor circuit (eg, a pressure sensor) configured to measure the intensity of a force generated by the touch. have.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input device 150 , or an external electronic device (eg, a sound output device 155 ) connected directly or wirelessly with the electronic device 101 .
  • the electronic device 102) eg, a speaker or headphones
  • the electronic device 102 may output a sound.
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more specified protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a local area network (LAN) communication module, or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : It may include a local area network (LAN) communication module, or a power line communication module.
  • the corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, WiFi direct, or IrDA (infrared data association)) or a second network 199 (eg, a cellular network, the Internet, Alternatively, it may communicate with the external electronic device through a computer network (eg, a telecommunication network such as a LAN or WAN).
  • a computer network eg, a telecommunication network such as a LAN or WAN.
  • These various types of communication modules may be integrated into one component (eg, a single chip) or may be implemented as a plurality of components (eg, multiple chips) separate from each other.
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include one antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas. In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, RFIC
  • other than the radiator may be additionally formed as a part of the antenna module 197 .
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the electronic devices 102 and 104 may be the same or a different type of the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more of the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • the one or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing, distributed computing, or client-server computing technology may be used.
  • FIG. 2 is a block diagram 200 illustrating a program 140 in accordance with various embodiments.
  • the program 140 executes an operating system 142 , middleware 144 , or an application 146 executable in the operating system 142 for controlling one or more resources of the electronic device 101 .
  • Operating system 142 may include, for example, Android TM , iOS TM , Windows TM , Symbian TM , Tizen TM , or Bada TM .
  • At least some of the programs 140 are, for example, preloaded into the electronic device 101 at the time of manufacture, or an external electronic device (eg, the electronic device 102 or 104 ), or a server (eg, the electronic device 102 or 104 ) when used by a user ( 108)) or may be updated.
  • the operating system 142 may control management (eg, allocation or retrieval) of one or more system resources (eg, a process, memory, or power) of the electronic device 101 .
  • the operating system 142 may additionally or alternatively include other hardware devices of the electronic device 101 , for example, the input device 150 , the sound output device 155 , the display device 160 , and the audio module 170 . , sensor module 176 , interface 177 , haptic module 179 , camera module 180 , power management module 188 , battery 189 , communication module 190 , subscriber identification module 196 , or It may include one or more driver programs for driving the antenna module 197 .
  • the middleware 144 may provide various functions to the application 146 so that functions or information provided from one or more resources of the electronic device 101 may be used by the application 146 .
  • the middleware 144 includes, for example, an application manager 201 , a window manager 203 , a multimedia manager 205 , a resource manager 207 , a power manager 209 , a database manager 211 , and a package manager 213 . ), a connectivity manager 215 , a notification manager 217 , a location manager 219 , a graphics manager 221 , a security manager 223 , a call manager 225 , or a voice recognition manager 227 .
  • an application manager 201 includes, for example, an application manager 201 , a window manager 203 , a multimedia manager 205 , a resource manager 207 , a power manager 209 , a database manager 211 , and a package manager 213 .
  • a connectivity manager 215 a notification manager 217 , a
  • the application manager 201 may manage the life cycle of the application 146 , for example.
  • the window manager 203 may manage one or more GUI resources used in a screen, for example.
  • the multimedia manager 205 for example, identifies one or more formats required for playback of media files, and encodes or decodes a corresponding media file among the media files using a codec suitable for the selected format. can be done
  • the resource manager 207 may manage the space of the source code of the application 146 or the memory of the memory 130 , for example.
  • the power manager 209 may, for example, manage the capacity, temperature, or power of the battery 189 , and determine or provide related information necessary for the operation of the electronic device 101 by using the corresponding information. . According to an embodiment, the power manager 209 may interwork with a basic input/output system (BIOS) (not shown) of the electronic device 101 .
  • BIOS basic input/output system
  • the database manager 211 may create, retrieve, or change a database to be used by the application 146 , for example.
  • the package manager 213 may manage installation or update of an application distributed in the form of a package file, for example.
  • the connectivity manager 215 may manage, for example, a wireless connection or a direct connection between the electronic device 101 and an external electronic device.
  • the notification manager 217 may provide, for example, a function for notifying the user of the occurrence of a specified event (eg, an incoming call, a message, or an alarm).
  • the location manager 219 may manage location information of the electronic device 101 , for example.
  • the graphic manager 221 may manage, for example, one or more graphic effects to be provided to a user or a user interface related thereto.
  • Security manager 223 may provide, for example, system security or user authentication.
  • the telephony manager 225 may manage, for example, a voice call function or a video call function provided by the electronic device 101 .
  • the voice recognition manager 227 for example, transmits the user's voice data to the server 108, and based at least in part on the voice data, a command corresponding to a function to be performed in the electronic device 101; Alternatively, the converted text data may be received from the server 108 based at least in part on the voice data.
  • the middleware 244 may dynamically delete some existing components or add new components.
  • at least a portion of the middleware 144 may be included as a part of the operating system 142 or implemented as software separate from the operating system 142 .
  • Application 146 includes, for example, home 251 , dialer 253 , SMS/MMS 255 , instant message (IM) 257 , browser 259 , camera 261 , alarm 263 . , contact 265, voice recognition 267, email 269, calendar 271, media player 273, album 275, watch 277, health 279 (such as exercise or blood sugar) measuring biometric information), or environmental information 281 (eg, measuring atmospheric pressure, humidity, or temperature information).
  • the application 146 may further include an information exchange application (not shown) capable of supporting information exchange between the electronic device 101 and an external electronic device.
  • the information exchange application may include, for example, a notification relay application configured to transmit specified information (eg, call, message, or alarm) to an external electronic device, or a device management application configured to manage the external electronic device.
  • the notification relay application for example, transmits notification information corresponding to a specified event (eg, mail reception) generated in another application (eg, the email application 269 ) of the electronic device 101 to the external electronic device.
  • the notification relay application may receive notification information from the external electronic device and provide it to the user of the electronic device 101 .
  • the device management application is, for example, a power source (eg, turn-on or turn on) of an external electronic device that communicates with the electronic device 101 or some components thereof (eg, the display device 160 or the camera module 180 ). -off) or a function (eg, brightness, resolution, or focus of the display device 160 or the camera module 180 ) may be controlled.
  • the device management application may additionally or alternatively support installation, deletion, or update of an application operating in an external electronic device.
  • FIG. 3 is a diagram 300 illustrating an electronic device 301 according to various embodiments of the present disclosure.
  • an electronic device 301 (eg, the electronic device 101 of FIG. 1 ) includes a memory 310 (eg, the memory 130 of FIG. 1 ) and a processor 320 (eg, the electronic device 101 of FIG. 1 ). processor 120).
  • the memory 310 (eg, the memory 130 of FIG. 1 ) includes state information of the electronic device 301 at the time when the abnormal reset occurs, for example, the core where the abnormal reset occurs, and the core of the core.
  • a table in which an error rate is mapped according to the operating frequency, the number of times an abnormal reset occurs at the operating frequency of the core, and the number of abnormal resets occurs at the operating frequency of the core may be stored.
  • the memory 310 may store a table in which the number of times an abnormal reset occurs in the operating frequency of the core and an error rate weight are mapped.
  • the memory 310 is a user interface (UI) including a setting menu for activating or deactivating a function of recording the defect information of the processor 320 and/or a function of correcting the defect information of the processor 320 .
  • a program for providing interface)/UX (user experience) may be stored.
  • the memory 310 is an electronic device 301 related to abnormal reset according to various embodiments of the present disclosure based on activation or deactivation of a function of recording defect information and/or a function of correcting defect information through a setting menu.
  • a program may be stored for activating or deactivating the function, the function of updating the defect information, and/or the function of assigning a task to the core based on the defect information.
  • the processor 320 controls the overall operation of the electronic device 301 and signal flow between internal components of the electronic device 301 , and , data processing can be performed.
  • the processor 320 includes a plurality of cores having different types (e.g., the first core 461 , the second core 462 , the third core 463 of FIG. 4 , ..., the Nth It may be configured as a heterogeneous multiprocessing (HMP) including a core 464).
  • the multi-core processor may include different processors from among X86, X64, advanced RISC machine (ARM), graphic processing unit (GPU), and digital signal processor (DSP).
  • the plurality of cores may be classified according to performance or power of the processor.
  • some of the plurality of cores may be configured as a high-performance (or high-power) processor, and others may be configured as a low-performance (or low-power) processor. Since a high-performance processor has a higher processing speed, the processor 320 may allocate a task with high importance to the high-performance processor. When the temperature of the electronic device 301 increases or the battery consumption of the electronic device 301 is high while the high-performance processor is operating, the processor 320 controls the high-performance processor to process only a minimum number of tasks, and almost all other tasks can be controlled to be processed by a low-performance processor.
  • high-performance processors and low-performance processors are dual-core, triple-core, quad-core, hexacore, octa-core (eg, high-performance processors).
  • - It can consist of either a high-power big core (eg, Cotex-A15) or a low-performance-low-power little core (eg, Cortex-A7).
  • the processor 320 may determine a core to assign a task to when task placement occurs. For example, the processor 320 may determine an average load of a task, a process state value or an out of memory (OOM) value set in the task, a function to be processed through the task, and the linkage (or dependency) of a routine. ), or based on the performance of the core, you can decide which core to assign the task to.
  • the processor 320 may check the operating frequency of the task to be performed by the determined core.
  • the processor 320 may include a task load, temperature information of the electronic device 301 , power information of the electronic device 301 , and a core load (eg, the number of tasks pre-allocated to the core). , and/or an operating frequency of a task to be performed by the core determined based on the performance information of the core may be set.
  • the processor 320 may determine whether the checked operating frequency of the core is stored as defect information in the memory 310 . For example, the processor 320 determines the core in which the abnormal reset occurs, the core operating frequency, the number of times the abnormal reset occurs, and the error rate according to the number of times the abnormal reset occurs in the operating frequency of the core is checked based on the mapped table. It can be determined whether the operating frequency is stored as defect information. When the checked operating frequency of the core is stored as defect information, the processor 320 may change the core and/or change the operating frequency of the core based on the defect information related to the operating frequency of the core.
  • the processor 320 may change the core to another core and/or change the operating frequency of the core to another operating frequency based on a table to which the number of times an abnormal reset occurs in the operating frequency of the core and the error rate weights are mapped. .
  • the processor 320 may process the assigned task with the changed core and/or the changed operating frequency of the core.
  • the electronic device 301 includes a processor 320 including a plurality of cores, and a memory 310 (eg, the nonvolatile memory 134 of FIG. 1 ) that stores defect information related to at least one core. )), wherein, when task assignment occurs, the processor 320 determines a first core to which the task is to be assigned from among the plurality of cores, and determines a first core of the first core for processing the task.
  • a processor 320 including a plurality of cores, and a memory 310 (eg, the nonvolatile memory 134 of FIG. 1 ) that stores defect information related to at least one core. )), wherein, when task assignment occurs, the processor 320 determines a first core to which the task is to be assigned from among the plurality of cores, and determines a first core of the first core for processing the task.
  • the first operating frequency and determine whether defect information of the first operating frequency of the first core exists based on the defect information related to the at least one core, and the first operating frequency of the first core If there is defect information of , it may be configured to change the first core to the second core and/or to change the first operating frequency of the first core to the second operating frequency.
  • the processor 320 may be configured to perform Check the number of abnormal resets occurring at the first operating frequency, and if the number of abnormal resets is equal to or greater than the specified number, check the exclusion weight of the first operating frequency of the first core corresponding to the number of abnormal resets, and Set to change the first core to the second core and/or to change the first operating frequency of the first core to the second operating frequency based on the exclusion weight of the first operating frequency of the first core can be
  • the processor 320 allocates the task to the first core and processes the assigned task at the first operating frequency when the number of abnormal resets is less than the specified number of times. can be set.
  • the abnormal reset includes an abnormal reset caused by a hardware fault
  • the hardware fault includes an instruction cache corruption, a CPU malfunction, and a data abort. ), a watchdog reset, and/or an invalid memory access.
  • the processor 320 may be set to check the first operating frequency of the first core based on the state information of the electronic device 301 and the size of the load of the task.
  • the state information of the electronic device 301 may include load information of the first core, performance information of the first core, temperature information of the electronic device 301 , or the electronic device 301 . It may include at least one of power information of the device 310 .
  • the processor 320 uses the core in which the abnormal reset has occurred and/or the operating frequency of the core as the defect information to the memory 310 (eg, a non-volatile memory). 134)).
  • the processor 320 may include a core in which the abnormal reset occurs, the operating frequency of the core, the number of times the abnormal reset occurs in the operating frequency of the core, and the number of abnormal resets in the core. It may be set to map the error rate at the operating frequency and store the defect information in the memory 310 (eg, the non-volatile memory 134 ).
  • the core in which the abnormal reset has occurred and the operating frequency of the core are pre-stored in the memory 310 (eg, non-volatile memory 134) as the defect information. If there is, the defect information on the core and the operating frequency of the core is updated and stored in the memory 310 (eg, non-volatile memory 134), and the core in which the abnormal reset occurs and the operating frequency of the core is not previously stored in the memory 310 (eg, non-volatile memory 134) as the defect information, as new defect information, the core in which the abnormal reset occurred and the operating frequency of the core are stored in the memory 310 as new defect information. (eg, the non-volatile memory 134) may be set to be stored.
  • the core in which the abnormal reset has occurred and the operating frequency of the core are pre-stored in the memory 310 (eg, non-volatile memory 134) as the defect information. If there is, it may be set to increase the number of times the abnormal reset occurs and an error rate at the operating frequency of the core and the core, and store it in the memory 310 (eg, the nonvolatile memory 134 ).
  • An integrated circuit including an application processor (AP) includes a plurality of cores and is electrically connected to a non-volatile memory 134 that stores defect information related to at least one core, and the plurality of A first core among the cores determines a second core to which the task is assigned from among the plurality of cores when task assignment occurs, and a first operating frequency in the second core for processing the task. check, and based on the defect information related to the at least one core, determine whether defect information of the first operating frequency of the second core exists, and defect information of the first operating frequency of the second core may be set to change the second core to the third core and/or to change the first operating frequency of the second core to the second operating frequency.
  • AP application processor
  • the first core and the second core may be the same or different.
  • the second core may include one core from among the plurality of cores, and the second core may include another core from among the plurality of cores except for the second core.
  • FIG. 4 is a diagram 400 illustrating a software layer of the electronic device 301 according to various embodiments of the present disclosure.
  • a program eg, the program 140 of FIG. 1
  • a processor eg, the electronic device 301 of FIG. 3
  • the processor 320 may be implemented as an application layer 410 , a kernel layer 420 , and a hardware layer 460 .
  • the application layer 410 is driven on an operating system (eg, the operating system 142 of FIG. 1 ) that controls resources related to the electronic device 301 and/or the operating system 142 .
  • an operating system eg, the operating system 142 of FIG. 1
  • Various applications eg, the application 146 of FIG. 1
  • the application layer 410 includes at least one task (eg, a first task 411 , a second task 412 , a third task 413 , ..., an N-th task 414 ). ) can be created.
  • the at least one task may be generated when a user input or a program for driving the electronic device 301 is executed.
  • the kernel layer 420 is a configuration of the operating system 142 and may perform a control operation between the application layer 410 and the hardware layer 460 .
  • the kernel layer 420 may include an abnormal reset processing unit 430 (eg, a reset handler) and a scheduler 440 .
  • an abnormal reset processing unit 430 eg, a reset handler
  • a scheduler 440 e.g., a scheduler
  • the abnormal reset processing unit 430 uses the state information of the electronic device 301 at the time when the abnormal reset occurs as defect information in memory (eg, the nonvolatile memory 134 of FIG. 1 ). ) can be stored in The status information of the electronic device 301 at the time when the abnormal reset occurs may include register information and context information at the time when the reset occurs.
  • the context information may include a core in which an abnormal reset has occurred and an operating frequency of the core.
  • the stored state information of the electronic device 301 may be used for debugging of a core in which an abnormal reset has occurred.
  • the abnormal reset processing unit 430 may include an abnormal reset update unit 435 .
  • the operating frequency of the core and the core in which the abnormal reset has occurred stored by the abnormal reset processing unit 430 is assumed to be the first core and the first operating frequency of the first core, the first core and the first core of the first core Abnormal resets may reoccur at the operating frequency.
  • the abnormal reset update unit 435 may update the first core at which the abnormal reset occurs again and the first operating frequencies of the first core.
  • the abnormal reset update unit 435 may count the number of times that an abnormal reset occurs every time an abnormal reset occurs at the first core and the first operating frequency of the first core, and may increase and store an error rate.
  • the abnormal reset processing unit 430 determines an error rate according to the number of times an abnormal reset occurs at the core, the operating frequency of the core, the number of abnormal resets occurring at the operating frequency of the core, and the number of abnormal resets occurring at the operating frequency of the core. It can be mapped and stored in a memory (eg, non-volatile memory 134 ) as a table (eg, failure history table (FHT)).
  • a memory eg, non-volatile memory 134
  • FHT failure history table
  • the abnormal reset update unit 435 specifies the core and the operating frequency of the core in which the number of abnormal resets is greater than or equal to a specified number based on the stored at least one core and the operating frequency of the at least one core in which the abnormal reset has occurred. can do.
  • the scheduler 440 may include a scheduler adjustment unit 445 .
  • the scheduler 440 executes at least one task generated in the application layer 410 by at least one core (eg, the first core 461 , the second core 462 ) of the hardware layer 460 , It may be assigned to the third core 463 , ..., the N-th core 464 ).
  • an operation of allocating at least one task to at least one core may mean an operation for driving the task in the corresponding core.
  • the scheduler 440 may allocate a task to a core at a predetermined time interval based on a time quantum or time slice indicating a minimum unit time interval of scheduling execution.
  • the scheduler 440 may check whether assignment of at least one task generated in the application layer 410 occurs. For example, whether at least one task assignment occurs, whether it is detected per time quantum or per time slice, whether a new process is started, whether a currently running process is terminated, or whether the currently running process responds to an I/O request It may be determined based on whether to enter the blocking state by the In one embodiment, when task assignment occurs, the scheduler 440 executes a plurality of cores (eg, a first core 461 , a second core 462 , A task may be assigned to any one of the third core 463 , ..., and the N-th core 464 ).
  • a plurality of cores eg, a first core 461 , a second core 462 .
  • a task may be assigned to any one of the third core 463 , ..., and the N-th core 464 ).
  • the scheduler 440 may allocate at least one task generated in the application layer 410 to at least one core included in the hardware layer 460 based on the degree of user interaction. For example, when a task is created, a process state value or an out of memory (OOM) value may be set in the task. The scheduler 440 may check the degree of user interaction based on a process state value or an out of memory (OOM) value associated with each set task. The process state value or OOM value of the task may be changed according to the state of the task or the state of the electronic device 301 . The scheduler 440 may determine that the user interaction degree of the task is higher as the process state value is lower, and may determine that the user interaction degree of the task is lower as the process state value is higher.
  • OOM out of memory
  • the scheduler 440 may determine that the user interaction degree of the task is higher as the OOM value is lower, and may determine that the user interaction degree of the task is lower as the OOM value is higher.
  • the scheduler 440 may allocate the task to at least one core that processes high performance.
  • the scheduler 440 may allocate the task to at least one core that processes low performance.
  • the scheduler 440 executes at least one task generated in the application layer 410 based on a function to be processed through the task, the connectivity (or dependency) of a routine, or the performance of the core. It may be allocated to at least one core included in the hardware layer 460 .
  • the scheduler 440 may set an operating frequency of a core to which a task is assigned.
  • the scheduler 440 may include a task load, temperature information of the electronic device 301 , power information of the electronic device 301 , and a core load (eg, the number of tasks pre-allocated to the core). , and/or based on the performance information of the core, the operating frequency of the core may be set.
  • the scheduler 440 may check whether the core to which the task is to be assigned and the operating frequency of the core are stored in the memory 310 as defect information.
  • the scheduler adjustment unit 445 changes the core to another core and/or changes the operating frequency of the core to another operating frequency.
  • the core may be changed to another core and/or the operating frequency of the core may be changed to a different operating frequency.
  • the scheduler 440 may allocate the task to process the task at the changed core and/or the changed operating frequency of the core based on the error rate weight in the table.
  • the scheduler 440 is configured to control the core and/or the core. Tasks can be assigned to process (eg, drive a task) at an operating frequency.
  • the hardware layer 460 includes a plurality of cores, for example, a first core 461 , a second core 462 , a third core 463 , . , an Nth core 464 may be included.
  • the plurality of cores eg, the first core 461 , the second core 462 , the third core 463 , ..., the Nth core 464
  • some of the plurality of cores may be configured as a high-performance (or high-power) processor, and others may be configured as a low-performance (or low-power) processor.
  • At least one core may process the assigned task at a set operating frequency.
  • FIG. 5 is a flowchart 500 for explaining a method of storing state information of the electronic device 301 related to an abnormal reset, according to various embodiments of the present disclosure.
  • an abnormal reset in the electronic device (eg, the electronic device 301 of FIG. 3 ) (eg, the abnormal reset processing unit 430 of FIG. 4 ), when an abnormal reset occurs, the core in which the abnormal reset occurs and the operating frequency of the core.
  • an abnormal reset may be related to a hardware fault, such as instruction cache corruption, CPU malfunction, data abort, watchdog reset, and/or incorrect memory. It may include invalid memory access.
  • the electronic device 301 (eg, the abnormal reset processing unit 430 ) sets the acquired core and the operating frequency of the core as defect information into a memory (eg, the memory 310 of FIG. 3 , FIG. 3 ). 1) in the non-volatile memory 134)).
  • the electronic device 301 when the acquired core and the operating frequency of the core are stored in the memory 310 as defect information (eg, YES in operation 520), the electronic device 301 (eg, the abnormal reset update unit of FIG. 4 ) (435) may update and store the core and defect information on the operating frequency of the core in operation 530 .
  • the electronic device 301 eg, the abnormal reset update unit 435
  • the electronic device 301 may increase and store the core and the number of times an abnormal reset occurs at the operating frequency of the core and an error rate.
  • the defect information about the core and the operating frequency of the core may be stored in the memory 310 (eg, the non-volatile memory 134 ) as a table.
  • the electronic device 301 eg, the abnormal reset processing unit 430
  • One table can be stored.
  • the electronic device 301 when the acquired core and the operating frequency of the core are not stored in the memory 310 (eg, the non-volatile memory 134) as defect information (eg, NO in operation 520), the electronic device 301 ) (eg, the abnormal reset processing unit 430 ) may store the acquired core and the operating frequency of the core as new defect information in the memory 310 (eg, the non-volatile memory 134 ) in operation 540 .
  • FIG. 6 is a flowchart 600 for explaining a task scheduling method of the electronic device 301 according to various embodiments of the present disclosure.
  • the electronic device determines a core to which a task is to be allocated when task allocation occurs in operation 610 .
  • the electronic device 301 eg, the scheduler 440
  • the electronic device 301 generates at least one task (eg, in FIG. 4 ) generated by a user input in the application layer 410 or execution of a program for driving the electronic device 301 .
  • At least one core eg, the first core 461 in FIG.
  • the second core 462 , the third core 463 , ..., the Nth core 464 ) may be determined.
  • the electronic device determines the average load of the task, a process state value set in the task, or A core to which a task is assigned may be determined based on an out of memory (OOM) value, a function to be processed through a task, the connectivity (or dependency) of a routine, or the performance of the core.
  • OOM out of memory
  • the electronic device 301 (eg, the scheduler 440 of FIG. 4 ) performs a task in a specific core (eg, a high-performance-high-power core) among a plurality of cores under a specified condition (eg, an electronic device).
  • a request eg, migration
  • another core eg, low-performance-low-power core
  • a core to which a task is to be allocated among at least one core eg, a low performance-low power core
  • a specific core eg, a high-performance-high-power core
  • the electronic device 301 may check the operation frequency of the task to be performed by the determined core in operation 620 .
  • the electronic device 301 eg, the scheduler 440
  • the electronic device 301 includes a task load, temperature information of the electronic device 301 , power information of the electronic device 301 , and a load of a core (eg, a load of a core).
  • the number of tasks pre-allocated to the core) and/or the operating frequency of the task to be performed by the core determined based on the performance information of the core may be set.
  • the electronic device 301 eg, the scheduler 440
  • the electronic device 301 may determine whether the checked operating frequency of the core is stored as defect information. For example, according to the above-described embodiment of FIG. 5 , when an abnormal reset occurs, the defect information on the core and the operating frequency of the core in which the abnormal reset occurs is stored in a memory (eg, the memory 310 of FIG. 3 , the nonvolatile information of FIG. 1 ).
  • the memory 134 may be stored in the form of a file.
  • the defect information about the core in which the abnormal reset has occurred and the operating frequency of the core may be stored in a database as a table.
  • the table may include a table in which error rates are mapped according to the number of abnormal resets occurring at the core, the operating frequency of the core, the number of abnormal resets occurring at the operating frequency of the core, and the number of abnormal resets occurring at the operating frequency of the core.
  • the electronic device 301 when the checked operating frequency of the core is stored as defect information (eg, YES in operation 630), the electronic device 301 (eg, the scheduler adjustment unit 445 of the scheduler 440 of FIG. 4) may change the core to another core and/or change the operating frequency of the core to another operating frequency based on the defect information related to the operating frequency of the core in operation 640 .
  • the electronic device 301 changes the core to another core based on a table to which the number of times an abnormal reset occurs in the operating frequency of the core and an error rate weight are mapped, and/or Alternatively, the operating frequency of the core may be changed to another operating frequency.
  • the scheduler 440 determines a third core as a core to which a task is to be assigned, and sets an operating frequency at which the third core will process the task to 1.5 GHz. It is assumed that it is set.
  • the scheduler 440 may check whether the third core and 1.5 GHz of the third core are stored as defect information, and if stored, may check an error rate weight according to the number of abnormal resets.
  • the scheduler adjustment unit 445 of the scheduler 440 applies an error rate weight of 30% corresponding to the number of 9 abnormal resets.
  • the third core may be changed to another core and/or 1.5 GHz of the third core may be changed to a different operating frequency.
  • the scheduler adjustment unit 445 of the scheduler 440 may control to exclude 30% of the weight for allocating the task to 1.5 GHz of the third core based on the error rate weight.
  • Error rate weight according to the number of abnormal resets at the operating frequency (eg 1.5 GHz ) of the core (eg 3rd core) 0 ⁇ 2 times 0% 3 ⁇ 8 times 10% Episodes 9 to 14 30% 15 or more 70%
  • the numerical value of the error rate weight according to the number of abnormal resets in Table 1 described above is an embodiment for easy explanation of the invention, and limiting the numerical value of the error rate weight according to the number of abnormal resets described above to the numerical value of the error rate weight according to the number of abnormal resets. no.
  • the error rate weight according to the number of abnormal reset occurrences may be changed (eg, updated) according to environmental information (eg, atmospheric pressure, humidity, or temperature information) of the electronic device 301 .
  • environmental information eg, atmospheric pressure, humidity, or temperature information
  • the electronic device 301 may process an assigned task with a changed core and/or a changed operating frequency of the core.
  • the electronic device 301 when the checked operating frequency of the core is not stored as defect information (eg, NO in operation 630 ), the electronic device 301 (eg, the scheduler 440 ) performs the operation of the core in operation 660 . It can handle tasks assigned by frequency.
  • the electronic device 301 may display defect information (eg, a core in which an abnormal reset has occurred, an operating frequency of the core, the number of times an abnormal reset has occurred in the operating frequency of the core, and/or an operating frequency of the core).
  • defect information eg, a core in which an abnormal reset has occurred, an operating frequency of the core, the number of times an abnormal reset has occurred in the operating frequency of the core, and/or an operating frequency of the core.
  • An error rate according to the number of times an abnormal reset has occurred in may be displayed on a display (eg, the display device 160 of FIG. 1 ).
  • the electronic device 301 transmits defect information on the core at which the abnormal reset has occurred and the operating frequency of the core to the external electronic device through a communication module (eg, the communication module 190 of FIG. 1 ). (eg, the electronic devices 102 and 104 of FIG. 1 , and the server 108) (eg, a manufacturer).
  • the external electronic device may compensate based on the defect information about the core in which the abnormal reset has occurred and the operating frequency of the core received from the electronic device 301 .
  • the core and/or the operating frequency of the core Abnormal resets can be prevented from reoccurring.
  • FIG. 7 is a flowchart 700 for explaining a task scheduling method of the electronic device 301 according to various embodiments of the present disclosure.
  • an electronic device eg, the electronic device 301 of FIG. 3
  • a task eg, the first task 411 of FIG. 4
  • a plurality of cores eg, the first core 461 of FIG. 4 , the second core ( 462), the third core 463, ..., the N-th core 464) may determine a first core to which a task is to be allocated.
  • the electronic device 301 may identify the first operating frequency of the first core in operation 720 .
  • the electronic device 301 eg, the scheduler 440
  • the electronic device 301 includes a task load, temperature information of the electronic device 301 , power information of the electronic device 301 , and a load of a core (eg, a load of a core).
  • the number of tasks pre-allocated to the core) and/or the operating frequency of the task to be performed by the first core determined based on the performance information of the core may be set.
  • the electronic device 301 determines whether defect information of the first operating frequency of the first core exists based on the defect information related to at least one core. can be checked.
  • the electronic device 301 eg, the scheduler 440
  • the electronic device 301 if defect information of the first operating frequency of the first core exists, the electronic device 301 (eg, the scheduler adjuster 445 of FIG. 4 ) sets the first core as the second core in operation 740 . and/or change the first operating frequency of the first core to a second operating frequency.
  • the electronic device 301 eg, the scheduler adjusting unit 445 ) assigns the first core to the second core (eg, the changing the first operating frequency of the first core to a second operating frequency (eg, a plurality of operating frequencies in the first core) from among the plurality of cores, and/or changing the first operating frequency of the first core (one operating frequency among the remaining operating frequencies except for the first operating frequency).
  • the electronic device 301 eg, the scheduler adjuster 445 of FIG. 4
  • the electronic device 301 may process a task assigned to a changed core, eg, a second core, and/or a changed operating frequency, eg, a second operating frequency of the first core.
  • the method of scheduling a task of the electronic device 301 includes, when task assignment occurs, determining a first core to which the task is to be assigned from among a plurality of cores; The operation of confirming the first operating frequency of the first core, the operation of determining whether defect information of the first operating frequency of the first core exists based on the defect information related to at least one core, and the first core If there is defect information of the first operating frequency of , changing the first core to the second core and/or changing the first operating frequency of the first core to a second operating frequency
  • the operation of changing the first core to the second core and/or changing the first operating frequency of the first core to the second operating frequency may include: When the defect information of the operating frequency exists, the operation of checking the number of abnormal resets occurring at the first operating frequency of the first core based on the defect information of the first operating frequency of the first core, the number of abnormal resets is If the number of times is greater than or equal to a specified number, the operation of checking the exclusion weight of the first operating frequency of the first core corresponding to the number of times of the abnormal reset, and based on the exclusion weight of the first operating frequency of the first core, the first changing a core to the second core and/or changing a first operating frequency of the first core to the second operating frequency.
  • the task scheduling method of the electronic device 301 when the number of abnormal resets is less than the specified number of times, the task is allocated to the first core, and the allocated task is performed at the first operating frequency. It may further include an operation of processing.
  • the abnormal reset includes an abnormal reset caused by a hardware fault
  • the hardware fault includes an instruction cache corruption, a CPU malfunction, and a data abort. ), a watchdog reset, and/or an invalid memory access.
  • the checking of the first operating frequency of the first core may include, based on the state information of the electronic device 301 and the size of the load of the task, the second operation of the first core. 1 may include an operation of confirming the operating frequency.
  • the state information of the electronic device 301 may include load information of the first core, performance information of the first core, temperature information of the electronic device 301 , or the electronic device 301 . It may include at least one of power information of the device 301 .
  • a core in which the abnormal reset occurs and/or an operating frequency of the core is used as the defect information in the memory of the electronic device 301 .
  • the operation of storing in 310 may be further included.
  • the operation of storing the core at which the abnormal reset has occurred and/or the operating frequency of the core as the defect information may be performed in the core at which the abnormal reset occurs, the operating frequency of the core, and the operating frequency of the core. It may include an operation of mapping the number of times an abnormal reset has occurred and an error rate at the operating frequency of the core and storing the error information in the memory 310 (eg, the non-volatile memory 134 ) as the defect information.
  • the operation of storing the operating frequency of the core and/or the core in which the abnormal reset has occurred as the defect information may include setting the abnormal reset occurring core and the operating frequency of the core as the defect information to the memory. If it is pre-stored in 310 (eg, non-volatile memory 134), the memory 310 (eg, non-volatile memory 134) by updating defect information about the core and the operating frequency of the core When the operation of storing to the memory 310 (eg, non-volatile memory 134) as the defect information and the operation frequency of the core in which the abnormal reset has occurred, and the operating frequency of the core are not previously stored in the memory 310 (eg, the non-volatile memory 134), as new defect information The operation may include storing the core in which the abnormal reset has occurred and the operating frequency of the core in the memory 310 (eg, the nonvolatile memory 134 ).
  • the core in which the abnormal reset has occurred and the operating frequency of the core are the memory 310 ( ) ( For example, if it is pre-stored in the non-volatile memory 134 , the number and error rate of the abnormal reset are increased at the core and the operating frequency of the core to increase the memory 310 (eg, non-volatile memory). It may include an operation of storing in the memory 134 .
  • the electronic device may have various types of devices.
  • the electronic device may include, for example, a portable communication device (eg, a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device.
  • a portable communication device eg, a smart phone
  • a computer device e.g., a smart phone
  • a portable multimedia device e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a camera e.g., a portable medical device
  • a wearable device e.g., a smart bracelet
  • a home appliance device e.g., a home appliance
  • a or B “at least one of A and B”, “at least one of A or B”, “A, B, or C”, “at least one of A, B, and C”, and
  • Each of the phrases such as “at least one of A, B, or C” may include any one of the items listed together in the corresponding one of the phrases, or all possible combinations thereof.
  • Terms such as “first”, “second”, or “first” or “second” may simply be used to distinguish the component from other components in question, and may refer to components in other aspects (e.g., importance or order) is not limited.
  • one (eg first) component is “coupled” or “connected” to another (eg, second) component with or without the terms “functionally” or “communicatively”
  • one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • module may include a unit implemented in hardware, software, or firmware, and may be used interchangeably with terms such as, for example, logic, logic block, component, or circuit.
  • a module may be an integrally formed part or a minimum unit or a part of the part that performs one or more functions.
  • the module may be implemented in the form of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • Various embodiments of the present document include one or more instructions stored in a storage medium (eg, internal memory 136 or external memory 138) readable by a machine (eg, electronic device 101).
  • a machine eg, electronic device 101
  • the processor eg, the processor 120
  • the device eg, the electronic device 101
  • the one or more instructions may include code generated by a compiler or code executable by an interpreter.
  • the device-readable storage medium may be provided in the form of a non-transitory storage medium.
  • 'non-transitory' only means that the storage medium is a tangible device and does not include a signal (eg, electromagnetic wave), and this term is used in cases where data is semi-permanently stored in the storage medium and It does not distinguish between temporary storage cases.
  • a signal eg, electromagnetic wave
  • the method according to various embodiments disclosed in this document may be provided as included in a computer program product.
  • Computer program products may be traded between sellers and buyers as commodities.
  • the computer program product is distributed in the form of a machine-readable storage medium (eg compact disc read only memory (CD-ROM)), or via an application store (eg Play Store TM ) or on two user devices ( It can be distributed (eg, downloaded or uploaded) directly between smartphones (eg: smartphones) and online.
  • a part of the computer program product may be temporarily stored or temporarily generated in a machine-readable storage medium such as a memory of a server of a manufacturer, a server of an application store, or a relay server.
  • each component eg, a module or a program of the above-described components may include a singular or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components identically or similarly to those performed by the corresponding component among the plurality of components prior to the integration. .
  • operations performed by a module, program, or other component are executed sequentially, in parallel, repeatedly, or heuristically, or one or more of the operations are executed in a different order, or omitted. or one or more other operations may be added.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)

Abstract

본 발명의 다양한 실시예들에 따르면, 전자 장치는, 복수의 코어들을 포함하는 프로세서, 및 적어도 하나의 코어와 관련된 결함 정보를 저장하는 메모리를 포함하며, 상기 프로세서는, 태스크 할당이 발생하는 경우, 상기 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하고, 상기 태스크를 처리하기 위한 상기 제1 코어에서의 제1 동작 주파수를 확인하고, 상기 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하고, 및 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하도록 설정될 수 있다. 본 발명에 개시된 다양한 실시예들 이외의 다른 다양한 실시예가 가능하다.

Description

전자 장치 및 이를 이용한 태스크 스케쥴링 방법
본 발명의 다양한 실시예는 전자 장치 및 이를 이용한 태스크를 스케쥴링 하는 방법에 관한 것이다.
최근 프로세서 기술의 발전에 따라 멀티 코어 프로세서(multi-core processor)가 제안되고 있다. 멀티-코어 프로세서는 동종의 멀티-프로세서(homogenous multi-processor)와 이종의 멀티-코어(heterogeneous multi-processor)로 구분될 수 있다. 특히, 이종의 멀티-프로세서는 서로 다른 크기 및/또는 서로 다른 처리 성능(예: 처리 속도)을 가지는 복수 개의 코어들을 포함할 수 있다. 예컨대, 이종의 멀티-프로세서는 상대적으로 처리 속도가 느리지만 전력 소모가 적은 적어도 하나의 코어 및 상대적으로 처리 속도가 빠르지만 전력 소모가 많은 적어도 하나의 다른 코어를 포함할 수 있다. 이종의 멀티-프로세서를 포함하는 전자 장치는 태스크를 할당해야 하는 경우, 태스크를 복수 개의 코어들 중 특정 코어에 할당하고, 특정 코어에서의 특정 주파수로 할당된 태스크를 처리할 수 있다.
복수 개의 코어들 중 결함을 가지는 코어 및 코어의 동작 주파수가 존재하는 경우, 전자 장치는 비정상 리셋(abnormal reset)을 발생시킬 수 있다. 전자 장치가 스케쥴러를 통해 태스크를 프로세서에 할당할 때, 태스크는 비정상 리셋이 발생한 코어 및 동작 주파수에 할당될 수 있다. 태스크가 결함을 가지는 코어 및/또는 코어의 동작 주파수에 할당됨에 따라 비정상 리셋이 반복적으로 발생될 수 있으며, 이에 따라, 어플리케이션 프로세서(application processor, AP)의 성능은 저하될 수 있다.
본 발명의 다양한 실시예들에 따른 전자 장치는, 비정상 리셋이 발생하는 경우, 비정상 리셋이 발생한 코어 및/또는 코어의 동작 주파수에 대한 결함 정보를 메모리에 저장할 수 있다. 태스크를 할당해야 하는 경우, 전자 장치(예: 스케쥴러)는 메모리에 저장된 결함 정보를 참조하여, 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 배제하고, 다른 코어 및/또는 코어의 다른 동작 주파수에 태스크를 동작할 수 있게 변경하여 할당할 수 있다.
본 발명의 다양한 실시예들에 따른 전자 장치는, 복수의 코어들을 포함하는 프로세서, 및 적어도 하나의 코어와 관련된 결함 정보를 저장하는 메모리를 포함하며, 상기 프로세서는, 태스크 할당이 발생하는 경우, 상기 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하고, 상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하고, 상기 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하고, 및 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하도록 설정될 수 있다.
본 발명의 다양한 실시예들에 따른 전자 장치의 태스크 스케쥴링 방법은, 태스크 할당이 발생하는 경우, 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하는 동작, 상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하는 동작, 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하는 동작, 및 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하는 동작을 포함할 수 있다.
본 발명의 다양한 실시예들에 따른 전자 장치는, 태스크 할당이 발생하는 경우, 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 배제하고, 다른 코어 및/또는 코어의 다른 동작 주파수에 태스크를 할당할 수 있다. 태스크를 할당할 코어 및 코어의 동작 주파수로서 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 배제하도록 제어함에 따라 비정상 리셋이 발생한 코어 및/또는 코어의 동작 주파수에 태스크가 할당될 확률이 낮아질 수 있다. 비정상 리셋이 발생한 코어 및/또는 코어의 동작 주파수에 태스크를 할당할 확률이 낮아짐에 따라, 코어 및/또는 코어의 동작 주파수에서 비정상 리셋이 발생될 확률 또한 감소시킬 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는, 다양한 실시예들에 따른 프로그램을 예시하는 블록도이다.
도 3은, 다양한 실시예들에 따른, 전자 장치를 도시한 도면이다.
도 4는, 다양한 실시예들에 따른, 전자 장치의 소프트웨어적 계층을 도시한 도면이다.
도 5는, 다양한 실시예들에 따른, 비정상 리셋과 관련된 전자 장치의 상태 정보를 저장하는 방법을 설명하기 위한 흐름도이다.
도 6은, 다양한 실시예들에 따른, 전자 장치의 태스크 스케쥴링 방법을 설명하기 위한 흐름도이다.
도 7은, 다양한 실시예들에 따른, 전자 장치의 태스크 스케쥴링 방법을 설명하기 위한 흐름도이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)), 및 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144), 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi direct, 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104) 간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는, 다양한 실시예들에 따른 프로그램(140)을 예시하는 블록도(200)이다.
일 실시예에 따르면, 프로그램(140)은 전자 장치(101)의 하나 이상의 리소스들을 제어하기 위한 운영 체제(142), 미들웨어(144), 또는 상기 운영 체제(142)에서 실행 가능한 어플리케이션(146)을 포함할 수 있다. 운영 체제(142)는, 예를 들면, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, 또는 BadaTM를 포함할 수 있다. 프로그램(140) 중 적어도 일부 프로그램은, 예를 들면, 제조 시에 전자 장치(101)에 프리로드되거나, 또는 사용자에 의해 사용 시 외부 전자 장치(예: 전자 장치(102 또는 104), 또는 서버(108))로부터 다운로드되거나 갱신될 수 있다.
운영 체제(142)는 전자 장치(101)의 하나 이상의 시스템 리소스들(예: 프로세스, 메모리, 또는 전원)의 관리(예: 할당 또는 회수)를 제어할 수 있다. 운영 체제(142)는, 추가적으로 또는 대체적으로, 전자 장치(101)의 다른 하드웨어 디바이스, 예를 들면, 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 구동하기 위한 하나 이상의 드라이버 프로그램들을 포함할 수 있다.
미들웨어(144)는 전자 장치(101)의 하나 이상의 리소스들로부터 제공되는 기능 또는 정보가 어플리케이션(146)에 의해 사용될 수 있도록 다양한 기능들을 어플리케이션(146)으로 제공할 수 있다. 미들웨어(144)는, 예를 들면, 어플리케이션 매니저(201), 윈도우 매니저(203), 멀티미디어 매니저(205), 리소스 매니저(207), 파워 매니저(209), 데이터베이스 매니저(211), 패키지 매니저(213), 커넥티비티 매니저(215), 노티피케이션 매니저(217), 로케이션 매니저(219), 그래픽 매니저(221), 시큐리티 매니저(223), 통화 매니저(225), 또는 음성 인식 매니저(227)를 포함할 수 있다.
어플리케이션 매니저(201)는, 예를 들면, 어플리케이션(146)의 생명 주기를 관리할 수 있다. 윈도우 매니저(203)는, 예를 들면, 화면에서 사용되는 하나 이상의 GUI 자원들을 관리할 수 있다. 멀티미디어 매니저(205)는, 예를 들면, 미디어 파일들의 재생에 필요한 하나 이상의 포맷들을 파악하고, 그 중 선택된 해당하는 포맷에 맞는 코덱을 이용하여 상기 미디어 파일들 중 해당하는 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(207)는, 예를 들면, 어플리케이션(146)의 소스 코드 또는 메모리(130)의 메모리의 공간을 관리할 수 있다. 파워 매니저(209)는, 예를 들면, 배터리(189)의 용량, 온도 또는 전원을 관리하고, 이 중 해당 정보를 이용하여 전자 장치(101)의 동작에 필요한 관련 정보를 결정 또는 제공할 수 있다. 일 실시예에 따르면, 파워 매니저(209)는 전자 장치(101)의 바이오스(BIOS: basic input/output system)(미도시)와 연동할 수 있다.
데이터베이스 매니저(211)는, 예를 들면, 어플리케이션(146)에 의해 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(213)는, 예를 들면, 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다. 커넥티비티 매니저(215)는, 예를 들면, 전자 장치(101)와 외부 전자 장치 간의 무선 연결 또는 직접 연결을 관리할 수 있다. 노티피케이션 매니저(217)는, 예를 들면, 지정된 이벤트(예: 착신 통화, 메시지, 또는 알람)의 발생을 사용자에게 알리기 위한 기능을 제공할 수 있다. 로케이션 매니저(219)는, 예를 들면, 전자 장치(101)의 위치 정보를 관리할 수 있다. 그래픽 매니저(221)는, 예를 들면, 사용자에게 제공될 하나 이상의 그래픽 효과들 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다.
시큐리티 매니저(223)는, 예를 들면, 시스템 보안 또는 사용자 인증을 제공할 수 있다. 통화(telephony) 매니저(225)는, 예를 들면, 전자 장치(101)에 의해 제공되는 음성 통화 기능 또는 영상 통화 기능을 관리할 수 있다. 음성 인식 매니저(227)는, 예를 들면, 사용자의 음성 데이터를 서버(108)로 전송하고, 그 음성 데이터에 적어도 일부 기반하여 전자 장치(101)에서 수행될 기능에 대응하는 명령어(command), 또는 그 음성 데이터에 적어도 일부 기반하여 변환된 문자 데이터를 서버(108)로부터 수신할 수 있다. 일 실시예에 따르면, 미들웨어(244)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. 일 실시예에 따르면, 미들웨어(144)의 적어도 일부는 운영 체제(142)의 일부로 포함되거나, 또는 운영 체제(142)와는 다른 별도의 소프트웨어로 구현될 수 있다.
어플리케이션(146)은, 예를 들면, 홈(251), 다이얼러(253), SMS/MMS(255), IM(instant message)(257), 브라우저(259), 카메라(261), 알람(263), 컨택트(265), 음성 인식(267), 이메일(269), 달력(271), 미디어 플레이어(273), 앨범(275), 와치(277), 헬스(279)(예: 운동량 또는 혈당과 같은 생체 정보를 측정), 또는 환경 정보(281)(예: 기압, 습도, 또는 온도 정보 측정) 어플리케이션을 포함할 수 있다. 일 실시예에 따르면, 어플리케이션(146)은 전자 장치(101)와 외부 전자 장치 사이의 정보 교환을 지원할 수 있는 정보 교환 어플리케이션(미도시)을 더 포함할 수 있다. 정보 교환 어플리케이션은, 예를 들면, 외부 전자 장치로 지정된 정보(예: 통화, 메시지, 또는 알람)를 전달하도록 설정된 노티피케이션 릴레이 어플리케이션, 또는 외부 전자 장치를 관리하도록 설정된 장치 관리 어플리케이션을 포함할 수 있다. 노티피케이션 릴레이 어플리케이션은, 예를 들면, 전자 장치(101)의 다른 어플리케이션(예: 이메일 어플리케이션(269))에서 발생된 지정된 이벤트(예: 메일 수신)에 대응하는 알림 정보를 외부 전자 장치로 전달할 수 있다. 추가적으로 또는 대체적으로, 노티피케이션 릴레이 어플리케이션은 외부 전자 장치로부터 알림 정보를 수신하여 전자 장치(101)의 사용자에게 제공할 수 있다.
장치 관리 어플리케이션은, 예를 들면, 전자 장치(101)와 통신하는 외부 전자 장치 또는 그 일부 구성 요소(예: 표시 장치(160) 또는 카메라 모듈(180))의 전원(예: 턴-온 또는 턴-오프) 또는 기능(예: 표시 장치(160) 또는 카메라 모듈(180)의 밝기, 해상도, 또는 포커스)을 제어할 수 있다. 장치 관리 어플리케이션은, 추가적으로 또는 대체적으로, 외부 전자 장치에서 동작하는 어플리케이션의 설치, 삭제, 또는 갱신을 지원할 수 있다.
도 3은, 다양한 실시예들에 따른, 전자 장치(301)를 도시한 도면(300)이다.
도 3을 참조하면, 전자 장치(301)(예: 도 1의 전자 장치(101))는 메모리(310)(예: 도 1의 메모리(130)) 및 프로세서(320)(예: 도 1의 프로세서(120))를 포함할 수 있다.
본 발명의 다양한 실시예들에 따르면, 메모리(310)(예: 도 1의 메모리(130))는 비정상 리셋이 발생한 시점의 전자 장치(301)의 상태 정보 예컨대, 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율(error rate)을 매핑한 테이블을 저장할 수 있다. 일 실시예에서, 메모리(310)는 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수 및 에러율 가중치를 매핑한 테이블을 저장할 수 있다.
일 실시예에서, 메모리(310)는 프로세서(320)의 결함 정보를 기록하는 기능 및/또는 프로세서(320)의 결함 정보를 보정하는 기능을 활성화 또는 비활성화할 수 있는 설정 메뉴를 포함하는 UI(user interface)/UX(user experience)를 제공하기 위한 프로그램을 저장할 수 있다. 메모리(310)는 설정 메뉴를 통해 결함 정보를 기록하는 기능 및/또는 결함 정보를 보정하는 기능의 활성화 또는 비활성화에 기반하여, 본 발명의 다양한 실시예들에 따른 비정상 리셋과 관련된 전자 장치(301)의 상태 정보(예: 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율)를 결함 정보로서 저장하는 기능, 결함 정보를 업데이트하는 기능, 및/또는 결함 정보에 기반하여 태스크를 코어에 할당하는 기능을 활성화하거나 또는 비활성화하는 프로그램을 저장할 수 있다.
본 발명의 다양한 실시예들에 따르면, 프로세서(320)(예: 도 1의 프로세서(120))는 전자 장치(301)의 전반적인 동작 및 전자 장치(301)의 내부 구성들 간의 신호 흐름을 제어하고, 데이터 처리를 수행할 수 있다.
일 실시예에서, 프로세서(320)는 서로 다른 타입을 가지는 복수 개의 코어들(에: 도 4의 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464))을 포함하는 이기종 멀티 코어 프로세서(heterogeneous multiprocessing, HMP)로 구성될 수 있다. 예컨대, 멀티 코어 프로세서는 X86, X64, ARM(advanced RISC machine), GPU(graphic processing unit), DSP(digital signal processor) 중 서로 다른 프로세서로 구성될 수 있다. 서로 다른 프로세서로 구성되는 경우, 복수 개의 코어들은 프로세서의 성능(performance) 또는 전력(power)에 따라 구분될 수 있다. 예컨대, 복수 개의 코어들 중 일부는 고성능(또는 고전력) 프로세서로 구성될 수 있으며, 다른 일부는 저성능(또는 저전력) 프로세서로 구성될 수 있다. 고성능 프로세서일수록 처리하는 속도가 빠르기 때문에, 프로세서(320)는 중요도가 높은 태스크를 고성능 프로세서에 할당될 수 있다. 고성능 프로세서가 동작하는 동안에는 전자 장치(301)의 온도가 높아지거나, 전자 장치(301)의 배터리 소모량이 큰 경우, 프로세서(320)는 고성능 프로세서에서 최소한의 태스크만 처리되도록 제어하고, 나머지 거의 모든 태스크를 저성능 프로세서에서 처리하도록 제어할 수 있다. 예컨대, 고성능 프로세서 및 저성능 프로세서는 듀얼 코어(dual-core), 트리플 코어(triple-core), 쿼드 코어(quad-core), 헥사 코어(hexacore), 옥타코어(octa-core)(예: 고성능-고전력 빅코어(예: Cotex-A15) 또는 저성능-저전력 리틀 코어(예: Cortex-A7)) 중 어느 하나의 코어로 구성될 수 있다.
일 실시예에서, 프로세서(320)는 태스크 할당(task placement)이 발생하는 경우, 태스크를 할당할 코어를 결정할 수 있다. 예컨대, 프로세서(320)는 태스크의 평균 로드(load), 태스크에 설정된 프로세스 상태(process state) 값 또는 OOM(out of memory) 값, 태스크를 통해 처리할 기능, 루틴의 연계성(또는 종속성(dependency)), 또는 코어의 성능에 기반하여 태스크를 할당할 코어를 결정할 수 있다. 프로세서(320)는 결정된 코어에서 수행할 태스크의 동작 주파수를 확인할 수 있다. 예컨대, 프로세서(320)는 태스크의 로드(load), 전자 장치(301)의 온도 정보, 전자 장치(301)의 전력 정보, 코어의 로드(load)(예: 코어에 기 할당된 태스크의 개수), 및/또는 코어의 성능 정보에 기반하여 결정된 코어에서 수행할 태스크의 동작 주파수를 설정할 수 있다.
일 실시예에서, 프로세서(320)는 확인된 코어의 동작 주파수가 메모리(310) 내 결함 정보로서 저장되어 있는지 여부를 결정할 수 있다. 예컨대, 프로세서(320)는 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율이 매핑된 테이블에 기반하여 확인된 코어의 동작 주파수가 결함 정보로서 저장되어 있는지 여부를 결정할 수 있다. 확인된 코어의 동작 주파수가 결함 정보로서 저장되어 있는 경우, 프로세서(320)는 코어의 동작 주파수와 관련된 결함 정보에 기반하여 코어를 변경하거나 및/또는 코어의 동작 주파수를 변경할 수 있다. 예컨대, 프로세서(320)는 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수 및 에러율 가중치가 매핑된 테이블에 기반하여 코어를 다른 코어로 변경하거나 및/또는 코어의 동작 주파수를 다른 동작 주파수로 변경할 수 있다. 프로세서(320)는 변경된 코어 및/또는 코어의 변경된 동작 주파수로 할당된 태스크를 처리할 수 있다.
다양한 실시예들에 따른 전자 장치(301)는 복수의 코어들을 포함하는 프로세서(320), 및 적어도 하나의 코어와 관련된 결함 정보를 저장하는 메모리(310)(예: 도 1의 비휘발성 메모리(134))를 포함하며, 상기 프로세서(320)는, 태스크 할당이 발생하는 경우, 상기 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하고, 상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하고, 상기 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하고, 및 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어의 제1 동작 주파수의 결함 정보에 기반하여 상기 제1 코어의 제1 동작 주파수에서 발생한 비정상 리셋의 횟수를 확인하고, 상기 비정상 리셋의 횟수가 지정된 횟수 이상인 경우, 상기 비정상 리셋의 횟수에 대응하는 상기 제1 코어의 제1 동작 주파수의 배제 가중치를 확인하고, 및 상기 제1 코어의 제1 동작 주파수의 배제 가중치에 기반하여, 상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 비정상 리셋의 횟수가 상기 지정된 횟수 미만인 경우, 상기 제1 코어에 상기 태스크를 할당하고, 상기 제1 동작 주파수로 상기 할당된 태스크를 처리하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 비정상 리셋은, 하드웨어 결함에 의한 비정상 리셋을 포함하며, 및 상기 하드웨어 결함은, 인스트럭션 캐시 손상(instruction cache corruption), CPU 오작동(CPU malfunction), 데이터 어볼트(data abort), 워치독 리셋(watchdog reset), 및/또는 잘못된 메모리 액세스(invalid memory access)를 포함할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 전자 장치(301)의 상태 정보 및 상기 태스크의 로드(load)의 크기에 기반하여 상기 제1 코어의 제1 동작 주파수를 확인하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 전자 장치(301)의 상태 정보는, 상기 제1 코어의 로드(load) 정보, 상기 제1 코어의 성능 정보, 상기 전자 장치(301)의 온도 정보, 또는 상기 전자 장치(310)의 전력 정보 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어, 상기 코어의 동작 주파수, 상기 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 상기 코어의 동작 주파수에서의 에러율을 매핑하여 상기 결함 정보로 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하고, 및 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있지 않은 경우, 새로운 결함 정보로서 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수를 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 프로세서(320)는, 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에서 상기 비정상 리셋이 발생한 횟수 및 에러율(error rate)을 증가시켜 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하도록 설정될 수 있다.
다양한 실시예들에 따른 AP(application processor)를 포함하는 집적 회로는, 복수의 코어들을 포함하며, 적어도 하나의 코어와 관련된 결함 정보를 저장하는 비휘발성 메모리(134)와 전기적으로 연결되며, 상기 복수의 코어들 중 제1 코어는, 태스크 할당이 발생하는 경우, 상기 복수의 코어들 중 상기 태스크를 할당할 제2 코어를 결정하고, 상기 태스크를 처리하기 위한 상기 제2 코어에서의 제1 동작 주파수를 확인하고, 상기 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제2 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하고, 및 상기 제2 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제2 코어를 제3 코어로 변경하거나 및/또는 상기 제2 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하도록 설정될 수 있다.
다양한 실시예들에 따르면, 상기 제1 코어와 제2 코어는 동일하거나 또는 상이할 수 있다. 상기 제2 코어는 상기 복수의 코어들 중 하나의 코어를 포함할 수 있으며, 상기 제2 코어는 상기 복수의 코어들 중 상기 제2 코어를 제외한 다른 하나의 코어를 포함할 수 있다.
도 4는, 다양한 실시예들에 따른, 전자 장치(301)의 소프트웨어적 계층을 도시한 도면(400)이다.
도 4를 참조하면, 본 발명의 다양한 실시예들에 따른 전자 장치(예: 도 3의 전자 장치(301))의 프로그램(예: 도 1의 프로그램(140)) 및 프로세서(예: 도 3의 프로세서(320))는 어플리케이션 계층(410), 커널 계층(420), 및 하드웨어 계층(460)으로 구현될 수 있다.
본 발명의 다양한 실시예들에 따른 어플리케이션 계층(410)은 전자 장치(301)와 관련된 리소스들을 제어하는 운영 체제(예: 도 1의 운영 체제(142)) 및/또는 운영 체제(142) 상에서 구동되는 다양한 어플리케이션(예: 도 1의 어플리케이션(146))을 포함할 수 있다.
일 실시예에서, 어플리케이션 계층(410)은 적어도 하나의 태스크(task)(예: 제1 태스크(411), 제2 태스크(412), 제3 태스크(413), …, 제N 태스크(414))를 생성할 수 있다. 예컨대, 적어도 하나의 태스크는 사용자 입력 또는 전자 장치(301) 구동을 위한 프로그램 실행 시 생성될 수 있다.
본 발명의 다양한 실시예들에 따른 커널 계층(420)은 운영 체제(142)의 구성으로, 어플리케이션 계층(410)과 하드웨어 계층(460) 사이에서 제어 동작을 수행할 수 있다.
일 실시예에서, 커널 계층(420)은 비정상 리셋(abnormal reset) 처리부(430)(예: 리셋 핸들러(reset handler)) 및 스케쥴러(scheduler)(440)를 포함할 수 있다.
일 실시예에서, 비정상 리셋 처리부(430)는 비정상 리셋이 발생하는 경우, 비정상 리셋이 발생한 시점의 전자 장치(301)의 상태 정보를 결함 정보로서 메모리(예: 도 1의 비휘발성 메모리(134))에 저장할 수 있다. 비정상 리셋이 발생한 시점의 전자 장치(301)의 상태 정보는 리셋이 발생한 시점의 레지스터(register) 정보 및 컨텍스트(context) 정보를 포함할 수 있다. 컨텍스트 정보는 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 포함할 수 있다. 저장되는 전자 장치(301)의 상태 정보는 비정상 리셋이 발생한 코어의 디버깅에 이용될 수 있다.
일 실시예에서, 비정상 리셋 처리부(430)는 비정상 리셋 업데이트부(435)를 포함할 수 있다. 예컨대, 비정상 리셋 처리부(430)에 의해 저장된 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 제1 코어 및 제1 코어의 제1 동작 주파수로 가정하여 설명하면, 제1 코어 및 제1 코어의 제1 동작 주파수에서 비정상 리셋이 재발생할 수 있다. 비정상 리셋 업데이트부(435)는 비정상 리셋이 재발생한 제1 코어 및 제1 코어의 제1 동작 주파수를 업데이트 할 수 있다. 예컨대, 비정상 리셋 업데이트부(435)는 제1 코어 및 제1 코어의 제1 동작 주파수에서 비정상 리셋이 발생할 때마다 발생한 횟수를 카운트할 수 있으며, 에러율(error rate)을 증가시켜 저장할 수 있다.
일 실시예에서, 비정상 리셋 처리부(430)는 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율을 매핑하여 테이블(예: 실패 히스토리 테이블(failure history table, FHT))로 메모리(예: 비휘발성 메모리(134))에 저장할 수 있다.
일 실시예에서, 비정상 리셋 업데이트부(435)는 저장된 비정상 리셋이 발생한 적어도 하나의 코어 및 적어도 하나의 코어의 동작 주파수에 기반하여 비정상 리셋이 발생한 횟수가 지정된 횟수 이상인 코어 및 코어의 동작 주파수를 특정할 수 있다.
일 실시예에서, 스케쥴러(440)는 스케쥴러 조정부(445)를 포함할 수 있다.
일 실시예에서, 스케쥴러(440)는 어플리케이션 계층(410)에서 생성된 적어도 하나의 태스크를 하드웨어 계층(460)의 적어도 하나의 코어(예: 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464))에 할당할 수 있다. 예컨대, 적어도 하나의 태스크를 적어도 하나의 코어에 할당하는 동작은, 해당 코어에서 태스크가 구동되도록 하기 위한 동작을 의미할 수 있다.
다양한 실시예들에서, 스케쥴러(440)는 스케쥴링 실행의 최소 단위 시간 간격을 나타내는 타임 퀀텀(time quantum) 또는 타임 슬라이스(time slice)를 기반으로 정해진 시간 간격으로 코어에 태스크를 할당할 수 있다.
다양한 실시예들에서, 스케쥴러(440)는 어플리케이션 계층(410)에서 생성되는 적어도 하나의 태스크의 할당이 발생하는지 여부를 확인할 수 있다. 예컨대, 적어도 하나의 태스크 할당이 발생하는지 여부는, 타임 퀀텀 또는 타임 슬라이스마다 검출되는지 여부, 새로운 프로세스가 시작되는지 여부, 현재 실행중인 프로세스가 종료되는지 여부, 또는 현재 실행중인 프로세스가 I/O 요청에 의해 블로킹 상태에 진입하는 여부에 기반하여 결정될 수 있다. 일 실시예에서, 태스크 할당이 발생하면, 스케쥴러(440)는 적어도 하나의 태스크의 평균 로드(load)에 기반하여 복수의 코어들(예: 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464)) 중 어느 하나에 태스크를 할당할 수 있다.
다양한 실시예들에서, 스케쥴러(440)는 어플리케이션 계층(410)에서 생성된 적어도 하나의 태스크를 사용자 인터랙션 정도에 기반하여 하드웨어 계층(460)에 포함된 적어도 하나의 코어에 할당할 수 있다. 예컨대, 태스크가 생성되면, 태스크에 프로세스 상태(process state) 값 또는 OOM(out of memory) 값이 설정될 수 있다. 스케쥴러(440)는 설정된 각 태스크와 연관된 프로세스 상태(process state) 값 또는 OOM(out of memory) 값에 기반하여 사용자 인터랙션 정도를 확인할 수 있다. 태스크의 프로세스 상태 값 또는 OOM 값은 태스크의 상태 또는 전자 장치(301)의 상태에 따라 변경될 수 있다. 스케쥴러(440)는 프로세스 상태 값이 낮을수록 태스크의 사용자 인터랙션 정도가 높은 것으로 결정하고, 프로세스 상태 값이 높을수록 태스크의 사용자 인터랙션 정도가 낮은 것으로 결정할 수 있다. 다른 예를 들어, 스케쥴러(440)는 OOM 값이 낮을수록 태스크의 사용자 인터랙션 정도가 높은 것으로 결정하고, OOM값이 높을수록 태스크의 사용자 인터랙션 정도가 낮은 것으로 결정할 수 있다. 스케쥴러(440)는 태스크의 프로세스 상태 값 또는 OOM 값에 기반하여 사용자 인터랙션 정도가 높은 경우, 고성능을 처리하는 적어도 하나의 코어에 태스크를 할당할 수 있다. 스케쥴러(440)는 태스크의 프로세스 상태 값 또는 OOM 값에 기반하여 사용자 인터랙션 정도가 낮은 경우, 저성능을 처리하는 적어도 하나의 코어에 태스크를 할당할 수 있다.
다양한 실시예들에서, 스케쥴러(440)는 태스크를 통해 처리할 기능, 루틴의 연계성(또는 종속성(dependency)), 또는 코어의 성능에 기반하여, 어플리케이션 계층(410)에서 생성되는 적어도 하나의 태스크를 하드웨어 계층(460)에 포함된 적어도 하나의 코어에 할당할 수 있다.
일 실시예에서, 스케쥴러(440)는 태스크가 할당된 코어의 동작 주파수를 설정할 수 있다. 예컨대, 스케쥴러(440)는 태스크의 로드(load), 전자 장치(301)의 온도 정보, 전자 장치(301)의 전력 정보, 코어의 로드(load)(예: 코어에 기 할당된 태스크의 개수), 및/또는 코어의 성능 정보에 기반하여 코어의 동작 주파수를 설정할 수 있다.
일 실시예에서, 스케쥴러(440)는 태스크를 할당할 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(310)에 저장되어 있는지 여부를 확인할 수 있다. 태스크를 할당할 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(310)에 저장되어 있는 경우, 스케쥴러 조정부(445)는 코어를 다른 코어로 변경하거나 및/또는 코어의 동작 주파수를 다른 동작 주파수로 변경할 수 있다. 예컨대, 비정상 리셋 처리부(430)에 의해 결함 정보로서 저장된 코어 및 코어의 동작 주파수에 대한 테이블(예: 코어 및 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수 및 에러율 가중치가 매핑된 테이블)을 참조하여 코어를 다른 코어로 변경하거나 및/또는 코어의 동작 주파수를 다른 동작 주파수로 변경할 수 있다. 스케쥴러(440)는 테이블 내 에러율 가중치에 기반하여 변경된 코어 및/또는 코어의 변경된 동작 주파수에서 태스크를 처리하도록 태스크를 할당할 수 있다.
일 실시예에서, 태스크를 할당할 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(310)(예: 비휘발성 메모리(134))에 저장되어 있는 경우, 스케쥴러(440)는 코어 및/또는 코어의 동작 주파수에서 태스크를 처리(예: 태스크를 구동)하도록 태스크를 할당할 수 있다.
본 발명의 다양한 실시예들에 따른 하드웨어 계층(460)은 복수 개의 코어들 예컨대, 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464)를 포함할 수 있다. 복수 개의 코어들(예: 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464))은 이기종 멀티 코어 프로세서로 구성될 수 있다. 예컨대, 복수 개의 코어들 중 일부는 고성능(또는 고전력) 프로세서로 구성될 수 있으며, 다른 일부는 저성능(또는 저전력) 프로세서로 구성될 수 있다.
일 실시예에서, 적어도 하나의 코어는 할당된 태스크를 설정된 동작 주파수로 처리할 수 있다.
도 5는, 다양한 실시예들에 따른, 비정상 리셋과 관련된 전자 장치(301)의 상태 정보를 저장하는 방법을 설명하기 위한 흐름도(500)이다.
도 5를 참조하면, 전자 장치(예: 도 3의 전자 장치(301))(예: 도 4의 비정상 리셋 처리부(430))는 510동작에서, 비정상 리셋이 발생하는 경우, 비정상 리셋이 발생한 코어 및 코어의 동작 주파수를 획득할 수 있다. 예컨대, 비정상 리셋은 하드웨어 결함과 관련된 것으로, 예컨대, 인스트럭션 캐시 손상(instruction cache corruption), CPU 오작동(CPU malfunction), 데이터 어볼트(data abort), 워치독 리셋(watchdog reset), 및/또는 잘못된 메모리 액세스(invalid memory access)를 포함할 수 있다.
일 실시예에서, 전자 장치(301)(예: 비정상 리셋 처리부(430))는 520동작에서, 획득한 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(예: 도 3의 메모리(310), 도 1의 비휘발성 메모리(134)))에 저장되어 있는지 여부를 결정할 수 있다.
일 실시예에서, 획득한 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(310)에 저장되어 있는 경우(예: 520동작의 YES), 전자 장치(301)(예: 도 4의 비정상 리셋 업데이트부(435))는 530동작에서, 코어 및 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 저장할 수 있다. 예컨대, 전자 장치(301)(예: 비정상 리셋 업데이트부(435))는 코어 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수 및 에러율(error rate)을 증가시켜 저장할 수 있다.
일 실시예에서, 코어 및 코어의 동작 주파수에 대한 결함 정보는 테이블로서 메모리(310)(예: 비휘발성 메모리(134))에 저장될 수 있다. 예컨대, 전자 장치(301)(예: 비정상 리셋 처리부(430))는 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 에러율을 매핑한 테이블을 저장할 수 있다.
일 실시예에서, 획득한 코어 및 코어의 동작 주파수가 결함 정보로서 메모리(310)(예: 비휘발성 메모리(134))에 저장되어 있지 않은 경우(예: 520동작의 NO), 전자 장치(301)(예: 비정상 리셋 처리부(430))는 540동작에서, 획득한 코어 및 코어의 동작 주파수를 새로운 결함 정보로서 메모리(310)(예: 비휘발성 메모리(134))에 저장할 수 있다.
도 6은, 다양한 실시예들에 따른, 전자 장치(301)의 태스크 스케쥴링 방법을 설명하기 위한 흐름도(600)이다.
도 6을 참조하면, 전자 장치(예: 도 3의 전자 장치(301))(예: 도 4의 스케쥴러(440))는 610동작에서, 태스크 할당이 발생하는 경우, 태스크를 할당할 코어를 결정할 수 있다. 예컨대, 전자 장치(301)(예: 스케쥴러(440))는 어플리케이션 계층(410)에서 사용자 입력 또는 전자 장치(301) 구동을 위한 프로그램의 실행에 의해 생성된 적어도 하나의 태스크(예: 도 4의 제1 태스크(411), 제2 태스크(412), 제3 태스크(413), …, 제N 태스크(414))를 할당할 적어도 하나의 코어(예: 도 4의 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464))를 결정할 수 있다.
일 실시예에서, 전자 장치(예: 도 3의 전자 장치(301))(예: 도 4의 스케쥴러(440))는 태스크의 평균 로드(load), 태스크에 설정된 프로세스 상태(process state) 값 또는 OOM(out of memory) 값, 태스크를 통해 처리할 기능, 루틴의 연계성(또는 종속성(dependency)), 또는 코어의 성능에 기반하여 태스크를 할당할 코어를 결정할 수 있다.
다른 실시예에서, 전자 장치(301)(예: 도 4의 스케쥴러(440))는 복수의 코어들 중 특정 코어(예: 고성능-고전력 코어)에서 태스크를 수행하는 중에 지정된 조건(예: 전자 장치(301)의 온도가 높아지거나, 전자 장치(301)의 배터리 소모량이 큰 경우)에 따라 태스크를 다른 코어(예: 저성능-저전력 코어)로 전달하기 위한 요청(예: 마이그레이션(migration))이 발생하는 경우, 복수의 코어들 중 특정 코어(예: 고성능-고전력 코어)를 제외한 적어도 하나의 코어(예: 저성능-저전력 코어) 중 태스크를 할당할 코어를 결정할 수 있다.
일 실시예에서, 전자 장치(301)(예: 스케쥴러(440))는 620동작에서, 결정된 코어에서 수행할 태스크의 동작 주파수를 확인할 수 있다. 예컨대, 전자 장치(301)(예: 스케쥴러(440))는 태스크의 로드(load), 전자 장치(301)의 온도 정보, 전자 장치(301)의 전력 정보, 코어의 로드(load)(예: 코어에 기 할당된 태스크의 개수), 및/또는 코어의 성능 정보에 기반하여 결정된 코어에서 수행할 태스크의 동작 주파수를 설정할 수 있다. 전자 장치(301)(예: 스케쥴러(440))는 설정된 동작 주파수를 확인하고, 후술하는 630동작을 수행할 수 있다.
일 실시예에서, 전자 장치(301)(예: 스케쥴러(440))는 630동작에서, 확인된 코어의 동작 주파수가 결함 정보로서 저장되어 있는지 여부를 결정할 수 있다. 예컨대, 전술한 도 5의 실시예에 따라, 비정상 리셋이 발생하는 경우 비정상 리셋이 발생한 코어 및 코어의 동작 주파수에 대한 결함 정보는 메모리(예: 도 3의 메모리(310), 도 1의 비휘발성 메모리(134))에 파일 형태로 저장될 수 있다.
일 실시예에서, 비정상 리셋이 발생한 코어 및 코어의 동작 주파수에 대한 결함 정보는 테이블로 데이터베이스화되어 저장될 수 있다. 테이블은 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율이 매핑된 테이블을 포함할 수 있다.
일 실시예에서, 확인된 코어의 동작 주파수가 결함 정보로서 저장되어 있는 경우(예: 630동작의 YES), 전자 장치(301)(예: 도 4의 스케쥴러(440)의 스케쥴러 조정부(445))는 640동작에서, 코어의 동작 주파수와 관련된 결함 정보에 기반하여 코어를 다른 코어로 변경하거나 및/또는 코어의 동작 주파수를 다른 동작 주파수로 변경할 수 있다.
일 실시예에서, 전자 장치(301)(예: 스케쥴러 조정부(445))는 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수 및 에러율 가중치가 매핑된 테이블에 기반하여 코어를 다른 코어로 변경하거나 및/또는 코어의 동작 주파수를 다른 동작 주파수로 변경할 수 있다.
예컨대, 하기 <표 1>을 참조하면, 태스크의 할당이 발생함에 따라 스케쥴러(440)는 태스크를 할당할 코어로서 제3 코어를 결정하고, 제3 코어에서 태스크를 처리할 동작 주파수를 1.5GHz로 설정하는 것으로 가정하여 설명한다. 스케쥴러(440)는 제3 코어 및 제3 코어의 1.5GHz가 결함 정보로서 저장되어 있는지 여부를 확인하고, 저장되어 있는 경우 비정상 리셋 횟수에 따른 에러율 가중치를 확인할 수 있다. 제3 코어 및 제3 코어의 1.5GHz에서 9번의 비정상 리셋이 발생한 이력이 있는 경우, 스케쥴러(440)의 스케쥴러 조정부(445)는 9번의 비정상 리셋이 발생한 횟수에 대응하는 에러율 가중치 30%를 적용하여 제3 코어를 다른 코어로 변경하거나 및/또는 제3 코어의 1.5GHz를 다른 동작 주파수로 변경할 수 있다. 예컨대, 스케쥴러(440)의 스케쥴러 조정부(445)는 에러율 가중치에 기반하여 제3 코어의 1.5GHz로 태스크를 할당할 가중치를 30% 배제하도록 제어할 수 있다.
코어(예: 제3 코어)의 동작 주파수(예: 1.5GHz )에서의 비정상 리셋 횟수에 따른 에러율 가중치
0회~2회 0%
3회~8회 10%
9회~14회 30%
15회 이상 70%
전술한 <표 1>에서의 비정상 리셋 횟수에 따른 에러율 가중치에 대한 수치는, 발명을 용이하기 설명하기 위한 하나의 실시예로, 전술한 비정상 리셋 발생 횟수에 따른 에러율 가중치에 대한 수치에 한정하는 것은 아니다.
일 실시예에서, 비정상 리셋 발생 횟수에 따른 에러율 가중치는 전자 장치(301)의 환경 정보(예: 기압, 습도, 또는 온도 정보)에 따라 변경(예: 업데이트)될 수 있다.
일 실시예에서, 전자 장치(301)는 650동작에서, 변경된 코어 및/또는 코어의 변경된 동작 주파수로 할당된 태스크를 처리할 수 있다.
일 실시예에서, 확인된 코어의 동작 주파수가 결함 정보로서 저장되어 있지 않은 경우(예: 630동작의 NO), 전자 장치(301)(예: 스케쥴러(440))는 660동작에서, 코어의 동작 주파수로 할당된 태스크를 처리할 수 있다.
다양한 실시예들에 따라 미도시 되었으나, 전자 장치(301)는 결함 정보(예: 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및/또는 코어의 동작 주파수에서의 비정상 리셋이 발생한 횟수에 따른 에러율)를 디스플레이(예: 도 1의 표시 장치(160))에 표시할 수 있다.
다양한 실시예들에 따라 미도시 되었으나, 전자 장치(301)는 비정상 리셋이 발생한 코어 및 코어의 동작 주파수에 대한 결함 정보를 통신 모듈(예: 도 1의 통신 모듈(190))을 통해 외부 전자 장치(예: 도 1의 전자 장치(102, 104), 서버(108))(예: 제조사)에 송신할 수 있다. 외부 전자 장치는 전자 장치(301)로부터 수신한 비정상 리셋이 발생한 코어 및 코어의 동작 주파수에 대한 결함 정보에 기반하여 보완할 수 있다.
다양한 실시예들에 따른 도 6에서 비정상 리셋 횟수에 따른 에러율 가중치에 기반하여 비정상 리셋이 발생한 코어 및/또는 코어의 동작 주파수에 태스크를 할당할 확률을 낮춤으로써 해당 코어 및/또는 코어의 동작 주파수에서 비정상 리셋이 재발생하지 않도록 할 수 있다.
도 7은, 다양한 실시예들에 따른, 전자 장치(301)의 태스크 스케쥴링 방법을 설명하기 위한 흐름도(700)이다.
일 실시예에 따른, 도 7의 710동작 내지 740동작은, 전술한 도 6의 610동작 내지 640동작과 유사하므로, 그에 대한 상세한 설명은 도 6과 관련된 설명으로 대신할 수 있다.
도 7을 참조하면, 전자 장치(예: 도 3의 전자 장치(301))(예: 도 4의 스케쥴러(440))는 710동작에서, 태스크(예: 도 4의 제1 태스크(411), 제2 태스크(412), 제3 태스크(413), …, 제N 태스크(414)) 할당이 발생하는 경우, 복수의 코어들(예: 도 4의 제1 코어(461), 제2 코어(462), 제3 코어(463), …, 제N 코어(464)) 중 태스크를 할당할 제1 코어를 결정할 수 있다.
일 실시예에서, 전자 장치(301)(예: 스케쥴러(440))는 720동작에서, 제1 코어의 제1 동작 주파수를 확인할 수 있다. 예컨대, 전자 장치(301)(예: 스케쥴러(440))는 태스크의 로드(load), 전자 장치(301)의 온도 정보, 전자 장치(301)의 전력 정보, 코어의 로드(load)(예: 코어에 기 할당된 태스크의 개수), 및/또는 코어의 성능 정보에 기반하여 결정된 제1 코어에서 수행할 태스크의 동작 주파수를 설정할 수 있다.
일 실시예에서, 전자 장치(301)(예: 스케쥴러(440))는 730동작에서, 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인할 수 있다. 예컨대, 전자 장치(301)(예: 스케쥴러(440))는 비정상 리셋이 발생한 코어, 코어의 동작 주파수, 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 코어의 동작 주파수에서의 에러율이 매핑된 테이블에 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 결정할 수 있다.
일 실시예에서, 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 전자 장치(301)(예: 도 4의 스케쥴러 조정부(445))는 740동작에서, 제1 코어를 제2 코어로 변경하거나, 및/또는 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경할 수 있다. 예컨대, 전자 장치(301)(예: 스케쥴러 조정부(445))는 제1 코어의 제1 동작 주파수에서 발생한 비정상 리셋 횟수 및 에러율 가중치가 매핑된 테이블에 기반하여 제1 코어를 제2 코어(예: 복수의 코어들 중 제 1 코어를 제외한 나머지 코어들 중 하나의 코어)로 변경하거나 및/또는 제1 코어의 제1 동작 주파수를 제2 동작 주파수(예: 제1 코어에서의 복수의 동작 주파수들 중 제1 동작 주파수를 제외한 나머지 동작 주파수들 중 하나의 동작 주파수)로 변경할 수 있다. 다른 예를 들어, 전자 장치(301)(예: 도 4의 스케쥴러 조정부(445))는 제1 코어의 제1 동작 주파수로 태스크를 할당할 확률을 에러율 가중치에 기반하여 배제할 수 있다.
일 실시예에서, 미도시 되었으나, 전자 장치(301)는 변경된 코어 예컨대, 제2 코어 및/또는 변경된 동작 주파수 예컨대, 제1 코어의 제2 동작 주파수로 할당된 태스크를 처리할 수 있다.
다양한 실시예들에 따른 전자 장치(301)의 태스크 스케쥴링 방법은, 태스크 할당이 발생하는 경우, 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하는 동작, 상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하는 동작, 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하는 동작, 및 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하는 동작은, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어의 제1 동작 주파수의 결함 정보에 기반하여 상기 제1 코어의 제1 동작 주파수에서 발생한 비정상 리셋의 횟수를 확인하는 동작, 상기 비정상 리셋의 횟수가 지정된 횟수 이상인 경우, 상기 비정상 리셋의 횟수에 대응하는 상기 제1 코어의 제1 동작 주파수의 배제 가중치를 확인하는 동작, 및 상기 제1 코어의 제1 동작 주파수의 배제 가중치에 기반하여, 상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하는 동작을 포함할 수 있다.
다양한 실시예들에 따른 전자 장치(301)의 태스크 스케쥴링 방법은, 상기 비정상 리셋의 횟수가 상기 지정된 횟수 미만인 경우, 상기 제1 코어에 상기 태스크를 할당하고, 상기 제1 동작 주파수로 상기 할당된 태스크를 처리하는 동작을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 비정상 리셋은, 하드웨어 결함에 의한 비정상 리셋을 포함하며, 및 상기 하드웨어 결함은, 인스트럭션 캐시 손상(instruction cache corruption), CPU 오작동(CPU malfunction), 데이터 어볼트(data abort), 워치독 리셋(watchdog reset), 및/또는 잘못된 메모리 액세스(invalid memory access)를 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제1 코어의 제1 동작 주파수를 확인하는 동작은, 상기 전자 장치(301)의 상태 정보 및 상기 태스크의 로드(load)의 크기에 기반하여 상기 제1 코어의 제1 동작 주파수를 확인하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전자 장치(301)의 상태 정보는, 상기 제1 코어의 로드(load) 정보, 상기 제1 코어의 성능 정보, 상기 전자 장치(301)의 온도 정보, 또는 상기 전자 장치(301)의 전력 정보 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따른 전자 장치(301)의 태스크 스케쥴링 방법은, 비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 상기 전자 장치(301)의 메모리(310)(예: 비휘발성 메모리(134))에 저장하는 동작을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 저장하는 동작은, 상기 비정상 리셋이 발생한 코어, 상기 코어의 동작 주파수, 상기 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 상기 코어의 동작 주파수에서의 에러율을 매핑하여 상기 결함 정보로 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 저장하는 동작은, 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하는 동작, 및 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있지 않은 경우, 새로운 결함 정보로서 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수를 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 저장하는 동작은, 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리(310)(예: 비휘발성 메모리(134))에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에서 상기 비정상 리셋이 발생한 횟수 및 에러율(error rate)을 증가시켜 상기 메모리(310)(예: 비휘발성 메모리(134))에 저장하는 동작을 포함할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트 폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", “A 또는 B 중 적어도 하나”, "A, B, 또는 C", "A, B, 및 C 중 적어도 하나”, 및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    복수의 코어들을 포함하는 프로세서; 및
    적어도 하나의 코어와 관련된 결함 정보를 저장하는 메모리를 포함하며,
    상기 프로세서는,
    태스크 할당이 발생하는 경우, 상기 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하고,
    상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하고,
    상기 적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하고, 및
    상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하도록 설정된 전자 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는,
    상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어의 제1 동작 주파수의 결함 정보에 기반하여 상기 제1 코어의 제1 동작 주파수에서 발생한 비정상 리셋의 횟수를 확인하고,
    상기 비정상 리셋의 횟수가 지정된 횟수 이상인 경우, 상기 비정상 리셋의 횟수에 대응하는 상기 제1 코어의 제1 동작 주파수의 배제 가중치를 확인하고, 상기 제1 코어의 제1 동작 주파수의 배제 가중치에 기반하여, 상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하고, 및
    상기 비정상 리셋의 횟수가 상기 지정된 횟수 미만인 경우, 상기 제1 코어에 상기 태스크를 할당하고, 상기 제1 동작 주파수로 상기 할당된 태스크를 처리하도록 설정된 전자 장치.
  3. 제 2 항에 있어서,
    상기 비정상 리셋은, 하드웨어 결함에 의한 비정상 리셋을 포함하며, 및
    상기 하드웨어 결함은, 인스트럭션 캐시 손상(instruction cache corruption), CPU 오작동(CPU malfunction), 데이터 어볼트(data abort), 워치독 리셋(watchdog reset), 및/또는 잘못된 메모리 액세스(invalid memory access)를 포함하는 전자 장치.
  4. 제 1 항에 있어서,
    상기 프로세서는,
    상기 전자 장치의 상태 정보 및 상기 태스크의 로드(load)의 크기에 기반하여, 상기 제1 코어의 제1 동작 주파수를 확인하고,
    상기 전자 장치의 상태 정보는, 상기 제1 코어의 로드(load) 정보, 상기 제1 코어의 성능 정보, 상기 전자 장치의 온도 정보, 또는 상기 전자 장치의 전력 정보 중 적어도 하나를 포함하는 전자 장치.
  5. 제 1 항에 있어서,
    상기 프로세서는,
    비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 상기 메모리에 저장하도록 설정된 전자 장치.
  6. 제 5 항에 있어서,
    상기 프로세서는,
    상기 비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어, 상기 코어의 동작 주파수, 상기 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 상기 코어의 동작 주파수에서의 에러율을 매핑하여 상기 결함 정보로 상기 메모리에 저장하도록 설정된 전자 장치.
  7. 제 5 항에 있어서,
    상기 프로세서는,
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 상기 메모리에 저장하고, 및
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있지 않은 경우, 새로운 결함 정보로서 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수를 상기 메모리에 저장하도록 설정된 전자 장치.
  8. 제 7 항에 있어서,
    상기 프로세서는,
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에서 상기 비정상 리셋이 발생한 횟수 및 에러율(error rate)을 증가시켜 상기 메모리에 저장하도록 설정된 전자 장치.
  9. 전자 장치의 태스크 스케쥴링 방법에 있어서,
    태스크 할당이 발생하는 경우, 복수의 코어들 중 상기 태스크를 할당할 제1 코어를 결정하는 동작;
    상기 태스크를 처리하기 위한 상기 제1 코어의 제1 동작 주파수를 확인하는 동작;
    적어도 하나의 코어와 관련된 결함 정보에 기반하여, 상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하는지 여부를 확인하는 동작; 및
    상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어를 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 제2 동작 주파수로 변경하는 동작을 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하는 동작은,
    상기 제1 코어의 제1 동작 주파수의 결함 정보가 존재하면, 상기 제1 코어의 제1 동작 주파수의 결함 정보에 기반하여 상기 제1 코어의 제1 동작 주파수에서 발생한 비정상 리셋의 횟수를 확인하는 동작;
    상기 비정상 리셋의 횟수가 지정된 횟수 이상인 경우, 상기 비정상 리셋의 횟수에 대응하는 상기 제1 코어의 제1 동작 주파수의 배제 가중치를 확인하고, 상기 제1 코어의 제1 동작 주파수의 배제 가중치에 기반하여, 상기 제1 코어를 상기 제2 코어로 변경하거나 및/또는 상기 제1 코어의 제1 동작 주파수를 상기 제2 동작 주파수로 변경하는 동작; 및
    상기 비정상 리셋의 횟수가 상기 지정된 횟수 미만인 경우, 상기 제1 코어에 상기 태스크를 할당하고, 상기 제1 동작 주파수로 상기 할당된 태스크를 처리하는 동작을 포함하는 방법.
  11. 제 9 항에 있어서,
    상기 제1 코어의 제1 동작 주파수를 확인하는 동작은,
    상기 전자 장치의 상태 정보 및 상기 태스크의 로드(load)의 크기에 기반하여 상기 제1 코어의 제1 동작 주파수를 확인하는 동작을 포함하며,
    상기 전자 장치의 상태 정보는, 상기 제1 코어의 로드(load) 정보, 상기 제1 코어의 성능 정보, 상기 전자 장치의 온도 정보, 또는 상기 전자 장치의 전력 정보 중 적어도 하나를 포함하는 방법.
  12. 제 9 항에 있어서,
    비정상 리셋이 발생하면, 상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 상기 전자 장치의 메모리에 저장하는 동작을 더 포함하는 방법.
  13. 제 12 항에 있어서,
    상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 저장하는 동작은,
    상기 비정상 리셋이 발생한 코어, 상기 코어의 동작 주파수, 상기 코어의 동작 주파수에서 비정상 리셋이 발생한 횟수, 및 상기 코어의 동작 주파수에서의 에러율을 매핑하여 상기 결함 정보로 상기 메모리에 저장하는 동작을 포함하는 방법.
  14. 제 12 항에 있어서,
    상기 비정상 리셋이 발생한 코어 및/또는 상기 코어의 동작 주파수를 상기 결함 정보로 저장하는 동작은,
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 상기 메모리에 저장하는 동작; 및
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있지 않은 경우, 새로운 결함 정보로서 상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수를 상기 메모리에 저장하는 동작을 포함하는 방법.
  15. 제 14 항에 있어서,
    상기 코어 및 상기 코어의 동작 주파수에 대한 결함 정보를 업데이트하여 저장하는 동작은,
    상기 비정상 리셋이 발생한 코어 및 상기 코어의 동작 주파수가 상기 결함 정보로서 상기 메모리에 기 저장되어 있는 경우, 상기 코어 및 상기 코어의 동작 주파수에서 상기 비정상 리셋이 발생한 횟수 및 에러율(error rate)을 증가시켜 상기 메모리에 저장하는 동작을 포함하는 방법.
PCT/KR2021/004118 2020-04-06 2021-04-02 전자 장치 및 이를 이용한 태스크 스케쥴링 방법 WO2021206374A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200041681A KR20210123889A (ko) 2020-04-06 2020-04-06 전자 장치 및 이를 이용한 태스크 스케쥴링 방법
KR10-2020-0041681 2020-04-06

Publications (1)

Publication Number Publication Date
WO2021206374A1 true WO2021206374A1 (ko) 2021-10-14

Family

ID=78022589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/004118 WO2021206374A1 (ko) 2020-04-06 2021-04-02 전자 장치 및 이를 이용한 태스크 스케쥴링 방법

Country Status (2)

Country Link
KR (1) KR20210123889A (ko)
WO (1) WO2021206374A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115098294A (zh) * 2022-08-24 2022-09-23 摩尔线程智能科技(北京)有限责任公司 异常事件的处理方法、电子设备及管理终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091974A1 (en) * 2006-10-11 2008-04-17 Denso Corporation Device for controlling a multi-core CPU for mobile body, and operating system for the same
US20130318539A1 (en) * 2011-12-23 2013-11-28 Saurabh Dighe Characterization of within-die variations of many-core processors
JP2016096414A (ja) * 2014-11-13 2016-05-26 コニカミノルタ株式会社 画像形成装置、同装置におけるマルチコアプロセッサの制御処理の割り当て方法およびプログラム
KR20170105343A (ko) * 2016-03-09 2017-09-19 한국전자통신연구원 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법
KR102042494B1 (ko) * 2019-05-31 2019-11-08 아주대학교산학협력단 멀티 코어 마이크로 프로세서의 열주기 안정성 향상 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091974A1 (en) * 2006-10-11 2008-04-17 Denso Corporation Device for controlling a multi-core CPU for mobile body, and operating system for the same
US20130318539A1 (en) * 2011-12-23 2013-11-28 Saurabh Dighe Characterization of within-die variations of many-core processors
JP2016096414A (ja) * 2014-11-13 2016-05-26 コニカミノルタ株式会社 画像形成装置、同装置におけるマルチコアプロセッサの制御処理の割り当て方法およびプログラム
KR20170105343A (ko) * 2016-03-09 2017-09-19 한국전자통신연구원 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법
KR102042494B1 (ko) * 2019-05-31 2019-11-08 아주대학교산학협력단 멀티 코어 마이크로 프로세서의 열주기 안정성 향상 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115098294A (zh) * 2022-08-24 2022-09-23 摩尔线程智能科技(北京)有限责任公司 异常事件的处理方法、电子设备及管理终端
CN115098294B (zh) * 2022-08-24 2022-11-15 摩尔线程智能科技(北京)有限责任公司 异常事件的处理方法、电子设备及管理终端

Also Published As

Publication number Publication date
KR20210123889A (ko) 2021-10-14

Similar Documents

Publication Publication Date Title
WO2015115852A1 (en) Task scheduling method and apparatus
WO2017188577A1 (ko) 배터리의 충전을 제어하기 위한 방법 및 그 전자 장치
WO2020085636A1 (en) Electronic device for displaying list of executable applications on split screen and operating method thereof
WO2015030529A1 (ko) 곡면 바닥을 가지는 전자 장치 및 그 동작 방법
WO2017142309A1 (en) Electronic device and method for controlling application and component
WO2021060836A1 (ko) 어플리케이션 실행 방법 및 장치
WO2018128509A1 (en) Electronic device and method for sensing fingerprints
EP3472688A1 (en) Electronic device and method for recognizing accessories
WO2017196102A1 (en) Input unit and electronic device having the same
WO2021101246A2 (en) Method for preloading application and electronic device supporting same
WO2017082554A1 (ko) 액세서리 장치를 감지하는 전자장치 및 그의 동작 방법
WO2019045255A1 (ko) 어플리케이션 시작 방법 및 이를 구현하는 전자 장치
WO2021206374A1 (ko) 전자 장치 및 이를 이용한 태스크 스케쥴링 방법
WO2018131831A1 (ko) 프로세스의 권한 상승을 검출하는 전자 장치 및 저장 매체
WO2019039741A1 (ko) 운영 체제의 운용 방법 및 이를 지원하는 전자 장치
WO2019039706A1 (ko) 전자 장치 및 그의 데이터 운용 방법
EP3970006A1 (en) Method and apparatus for managing application
WO2019160323A1 (ko) 어플리케이션과 관련된 데이터를 관리하기 위한 방법 및 그 전자 장치
WO2019083283A1 (en) ELECTRONIC IMAGE DISPLAY DEVICE AND ITS CONTROL METHOD
WO2018066843A1 (ko) 전자 장치 및 그의 동작 방법
WO2021040395A1 (en) Electronic device for controlling access to device resource and operation method thereof
WO2021157837A1 (en) Electronic device for scheduling based on heterogeneous multi-processor and operating method
WO2020022616A1 (ko) 전자 장치 및 그의 동작 방법
WO2020159032A1 (ko) 복수의 어플리케이션에 카메라에서 획득한 이미지를 제공하는 전자 장치 및 그의 동작 방법
WO2021145693A1 (ko) 이미지 데이터를 처리하는 전자 장치 및 이미지 데이터 처리 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21784268

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21784268

Country of ref document: EP

Kind code of ref document: A1