WO2022158288A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2022158288A1
WO2022158288A1 PCT/JP2022/000112 JP2022000112W WO2022158288A1 WO 2022158288 A1 WO2022158288 A1 WO 2022158288A1 JP 2022000112 W JP2022000112 W JP 2022000112W WO 2022158288 A1 WO2022158288 A1 WO 2022158288A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
pixel
region
contact
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/000112
Other languages
English (en)
French (fr)
Inventor
勇磨 地引
翔平 島田
悠介 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/258,049 priority Critical patent/US12527096B2/en
Publication of WO2022158288A1 publication Critical patent/WO2022158288A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Definitions

  • the present disclosure relates to a photodetector.
  • Avalanche photodiodes have a Geiger mode that operates at a bias voltage higher than the breakdown voltage and a linear mode that operates at a slightly higher bias voltage near the breakdown voltage.
  • a Geiger mode avalanche photodiode is also called a single photon avalanche diode (SPAD).
  • the SPAD detects one photon for each pixel by multiplying carriers generated by photoelectric conversion in a high electric field PN junction region provided for each pixel.
  • a deep element isolation portion may be provided in the semiconductor substrate to isolate pixels.
  • a stopper film for example, a silicon nitride film
  • this stopper film may trap charges during driving of the SPAD and change the driving start voltage of the pixel. there were.
  • the present disclosure provides a photodetector capable of suppressing fluctuations in drive start voltage in pixels.
  • a photodetector includes a semiconductor substrate having a first surface that is a light incident surface and a second surface that is opposite to the light incident surface; a pixel separation section for separating a first pixel having an avalanche amplification region including a type region and a second conductivity type region from a pixel adjacent to the first pixel; A first insulating film and a second insulating film provided between the first insulating film and the avalanche amplification region are provided, and the second insulating film is thicker than the first insulating film.
  • the first insulating film is a silicon nitride film
  • the second insulating film is a silicon oxide film.
  • the first insulating film is less than 15 nm, and the second insulating film is 40 nm or less.
  • the first insulating film is in contact with the end of the pixel separation section on the second surface side.
  • the photodetector further includes a third insulating film provided between the first insulating film and the second insulating film and having a higher surface density than the first and second insulating films.
  • the third insulating film contains aluminum oxide.
  • the first insulating film is provided below the avalanche amplification region.
  • the first insulating film is provided only directly below the end of the pixel separation section on the second surface side.
  • the photodetector further includes a first contact plug penetrating through the first and second insulating films and electrically connected to one end of the avalanche amplification region.
  • the photodetector further includes a charge storage region provided around the avalanche amplification region, and a second contact plug penetrating through the first and second insulating films and electrically connected to one end of the charge storage region. .
  • One of the first and second contact plugs functions as a cathode, and the other functions as an anode.
  • the photodetector includes a first contact diffusion layer electrically connecting the first contact plug to one end of the avalanche amplification region, and a second contact diffusion layer electrically connecting the second contact plug to one end of the charge storage region. and the first contact diffusion layer is wider than the avalanche amplification region in a plan view seen from a direction substantially perpendicular to the first surface.
  • the photodetector includes a first contact diffusion layer electrically connecting the first contact plug to one end of the avalanche amplification region, and a second contact diffusion layer electrically connecting the second contact plug to one end of the charge storage region. and the second contact diffusion layer is wider than the end surface of one end of the charge storage region in a plan view seen from a direction substantially perpendicular to the first surface.
  • a photodetector includes a semiconductor substrate having a first surface that is a light incident surface and a second surface that is opposite to the light incident surface; a pixel separation portion separating a first pixel having an avalanche amplification region including a conductivity type region and a second conductivity type region from a pixel adjacent to the first pixel; a contacting silicon oxide film;
  • the photodetector further comprises a first contact plug penetrating through the silicon oxide film and electrically connected to one end of the avalanche amplification region.
  • the photodetector further includes a charge storage region provided around the avalanche amplification region, and a second contact plug penetrating through the silicon oxide film and electrically connected to one end of the charge storage region.
  • One of the first and second contact plugs functions as a cathode, and the other functions as an anode.
  • FIG. 2 is a cross-sectional view showing a configuration example of a back-illuminated SAPD according to the first embodiment
  • 4 is a schematic plan view showing a configuration example of a pixel
  • FIG. FIG. 5 is a cross-sectional view showing a configuration example of a pixel according to the second embodiment
  • FIG. 7 is a schematic plan view showing a configuration example of a pixel according to the second embodiment
  • FIG. 5 is a cross-sectional view showing a configuration example of a pixel according to the third embodiment
  • FIG. 11 is a schematic plan view showing a configuration example of a pixel according to the third embodiment
  • FIG. 11 is a cross-sectional view showing a configuration example of a pixel according to the fourth embodiment
  • FIG. 11 is a cross-sectional view showing a configuration example of a pixel according to the fifth embodiment
  • FIG. 12 is a schematic plan view showing a configuration example of a pixel according to the fifth embodiment
  • FIG. 11 is a cross-sectional view showing a configuration example of a pixel according to the sixth embodiment
  • FIG. 12 is a schematic plan view showing a configuration example of a pixel according to the sixth embodiment
  • FIG. 12 is a cross-sectional view showing a configuration example of a pixel according to the seventh embodiment
  • FIG. 12 is a cross-sectional view showing a configuration example of a pixel according to the eighth embodiment
  • 1 is a diagram showing a configuration of an embodiment of a distance measuring device to which SAPD according to the present technology is applied;
  • FIG. 12 is a schematic plan view showing a configuration example of a pixel according to the fifth embodiment
  • FIG. 11 is a cross-sectional view showing a configuration example of a pixel according to the sixth embodiment
  • FIG. 12 is
  • FIG. 1 is a diagram showing a configuration of an embodiment of a distance measuring device to which SAPD according to the present technology is applied;
  • FIG. 1 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which technology according to the present disclosure can be applied;
  • FIG. 4 is a diagram showing an example of an installation position of an imaging unit;
  • a SPAD can detect a single photon for each pixel by multiplying the carriers generated by photoelectric conversion in a high electric field PN junction region provided for each pixel. Higher effects can be obtained by applying this technology to SPAD among APDs.
  • FIG. 1 is a cross-sectional view showing a configuration example of a back-illuminated SAPD according to the first embodiment.
  • the pixel 1 includes a substrate 10, an element isolation section 70, an on-chip lens 80, insulating films 90, 92 and 94, and contact plugs CNT1 and CNT2.
  • the substrate 10 is, for example, a silicon substrate, and has a first surface F1, which is a light incident surface, and a second surface F2 opposite to the first surface F1.
  • the substrate 10 has a well diffusion layer 20 introduced from the second surface F2.
  • the well diffusion layer 20 may be an N-type semiconductor region or a P-type semiconductor region.
  • the well diffusion layer 20 is preferably a low-concentration N ⁇ -type or P ⁇ -type semiconductor region of, for example, 1 ⁇ 10 14 atoms/cm 3 or less. As a result, the well diffusion layer 20 can be easily depleted, and photon detection efficiency (PDE) can be improved.
  • PDE photon detection efficiency
  • An N-type impurity diffusion layer 40 functioning as a cathode is provided in the well diffusion layer 20 in the surface region of the second surface F2.
  • a P + -type impurity diffusion layer 30 is provided adjacent to the diffusion layer 40 in the well diffusion layer 20 .
  • the diffusion layer 40 is, for example, an N-type semiconductor region having a higher impurity concentration than the well diffusion layer 20 .
  • the diffusion layer 30 is a P + -type semiconductor region having a higher impurity concentration than the well diffusion layer 20 and the diffusion layer 40 .
  • the diffusion layer 30 and the diffusion layer 40 form a PN junction at the junction interface.
  • the diffusion layers 30 and 40 function as amplification regions for avalanche amplification of carriers generated by incident light to be detected.
  • Diffusion layer 40 is preferably depleted to improve PDE.
  • the diffusion layers 30 and 40 are also referred to as avalanche amplification regions.
  • the diffusion layers 30 and 40 are examples of the first conductivity type region and the second conductivity type region, respectively.
  • the diffusion layer 40 is provided with an N + -type contact diffusion layer 50 having a high impurity concentration.
  • a contact diffusion layer 50 as a first contact diffusion layer is connected to the diffusion layer 40, and is also connected to a control circuit (CMOS (Complementary Metal Oxide Semiconductor) circuit) (not shown) via a contact plug CNT1. .
  • CMOS Complementary Metal Oxide Semiconductor
  • a hole accumulation region 60 as a charge accumulation region is provided in the substrate 10 between the well diffusion layer 20 and the element isolation portion 70 . That is, the hole accumulation regions 60 are provided around the avalanche amplification regions (30, 40), and are provided on both sides of the well diffusion layer 20 so as to be spaced apart from the diffusion layers 30, 40. FIG. Furthermore, the hole accumulation region 60 is also provided between the well diffusion layer 20 and the on-chip lens 80 . That is, the hole accumulation region 60 is also provided on the first surface F1 side of the well diffusion layer 20 . The hole accumulation region 60 is provided in a portion where different materials are in contact.
  • the element isolation section 70 is an example of a pixel isolation portion that isolates adjacent pixels 1 .
  • the hole accumulation region 60 and the element isolation portion 70 By providing the hole accumulation region 60 and the element isolation portion 70, electrical and optical crosstalk between the pixels 1 can be suppressed. Further, by providing the hole accumulation regions 60 on both sides of the well diffusion layer 20, an electric field in the lateral direction (X direction or Y direction) is formed on both sides of the well diffusion layer 20, and charges are collected in the high electric field region. easier to do. This leads to improved PDE. In addition, by using a metal material such as tungsten, which has a high light-shielding property, for the element isolation portion 70, the incident light can be reflected to the well diffusion layer 20 to further improve the PDE, and furthermore, the PDE can be further improved. Crosstalk can be suppressed.
  • a metal material such as tungsten, which has a high light-shielding property
  • the hole accumulation region 60 can be formed by ion implantation, solid phase diffusion, induction by a fixed charge film, or the like.
  • the hole accumulation region 60 By providing the hole accumulation region 60 at the interface between the well diffusion layer 20 and the element isolation portion 70, the hole accumulation region 60 can trap electrons generated at the interface and reduce the dark current component (that is, DCR (Dark Count Rate)) can be suppressed.
  • the hole accumulation region 60 accumulates holes and traps electrons.
  • accumulation region 60 may accumulate electrons and trap holes.
  • the hole accumulation regions 60 may be provided only on both side surfaces of the well diffusion layer 20 when the dark current component is sufficiently small. In this case, the hole accumulation region 60 on the first surface F1 may be omitted. Also, the hole accumulation region 60 can be formed by ion implantation, solid-phase diffusion, induction by a fixed charge film, or the like.
  • the element isolation portion 70 is provided so as to surround the well diffusion layer 20 of each pixel 1 and is provided to electrically and optically isolate adjacent pixels 1 from each other.
  • the element isolation section 70 is provided in a lattice shape so as to surround the avalanche amplification region of each pixel 1 .
  • the element isolation part 70 penetrates from the first surface F1 to the second surface F2 of the substrate 10 in a cross section taken in a direction (Z direction) substantially perpendicular to the first surface F1.
  • the element isolation portion 70 is provided between adjacent pixels 1, and the avalanche amplification regions (30, 40) correspond to the pixels 1 on a one-to-one basis. Thereby, the element isolation section 70 can electrically and optically isolate each pixel 1 . Note that the element isolation portion 70 may be configured to be inserted halfway into the substrate 10 .
  • the on-chip lens 80 is provided on the first surface F ⁇ b>1 of the substrate 10 .
  • a transparent resin for example, is used for the on-chip lens 80 .
  • light is incident from the first surface (rear surface) F1 opposite to the second surface F2 on which the contact plugs CNT1 to CNT3 and the control circuit are provided.
  • Pixel 1 is therefore a back-illuminated SAPD.
  • a control circuit (not shown) may be laminated on the second surface (front surface) F2 side of the substrate 10 as a separate substrate. Also, the control circuit may be arranged on the same substrate 10 in a region outside the pixel area of the second surface F2.
  • a P + -type contact diffusion layer 65 having a high impurity concentration is provided on the second surface F2 side of the hole accumulation region 60 .
  • a contact diffusion layer 65 as a second contact diffusion layer is connected to the hole accumulation region 60 and to the control circuit via the contact plug CNT2.
  • the contact diffusion layer 65 functions as an anode.
  • Insulating films 90 , 92 , 94 are laminated in this order on the second surface F ⁇ b>2 of the substrate 10 .
  • the insulating film 92 as the first insulating film is provided between the insulating film 90 and the insulating film 94, and functions as a stopper when forming the element isolation portion 70 from the first surface F1 side. Therefore, the insulating film 92 is in contact with the element isolation portion 70 at the end of the element isolation portion 70 on the second surface F2 side.
  • an insulating film such as silicon nitride film, yttrium oxide (Y2O3), lanthanum oxide ( La2O3 ), aluminum oxide ( Al2O3 ) , hafnium oxide ( HfO2) is used. be done.
  • the insulating film 90 as a second insulating film is provided between the insulating film 92 and the diffusion layer 40 . That is, the insulating film 90 is provided between the insulating film 92 and the avalanche amplification regions (30, 40).
  • a silicon oxide film, for example, is used for the insulating film 90 .
  • the insulating film 94 is provided so as to be in contact with the insulating film 92 .
  • the same silicon oxide film as the insulating film 90 is used for the insulating film 94 .
  • the film thickness of the insulating film 90 is thicker than the film thickness of the insulating film 92 .
  • the insulating film 92 is provided as an etching stopper when forming the element isolation portion 70 .
  • the substrate 10 is etched from the first surface F1 to the second surface F2, and the insulating film 90 is also etched.
  • the insulating film 90 is, for example, a silicon oxide film and the insulating film 92 is a silicon nitride film
  • the etching can be stopped at the silicon nitride film depending on the selectivity.
  • the insulating film 92 functions as an etching stopper when forming the isolation portion 70 . Therefore, the insulating film 92 is formed to have a thickness (for example, 40 nm) that can function as an etching stopper.
  • the element isolation section 70 may be provided from the first surface F1 to the second surface F2 of the substrate 10 in order to electrically and optically isolate the pixels 1 . Therefore, the insulating film 92 may be provided in the vicinity of the second surface F2, and the film thickness of the insulating film 90 is preferably thin in order to shorten the etching process.
  • the insulating film 90 is thin, the charges generated in the avalanche amplification regions (30, 40) and the well diffusion layer 20 are trapped in the insulating film 92 through the insulating film 90. In this case, the insulating film 92 is charged up to apply an electric field to the avalanche amplification regions (30, 40).
  • the driving start voltage (threshold voltage) of the pixel 1 fluctuates. In this case, even if a predetermined drive voltage is applied to the contact plugs CNT1 and CNT2, the pixel 1 will not operate as expected.
  • the insulating film 90 is thicker than the insulating film 92 .
  • a thick insulating film (eg, silicon oxide film) 90 is interposed between the avalanche amplifying regions (30, 40) and an insulating film (eg, silicon nitride film) 92, and the avalanche amplifying regions (30, 40) are to the insulating film 92 can be increased.
  • the film thickness of the insulating film 90 is, for example, 15 nm or more, preferably 30 nm or more.
  • the film thickness of the insulating film 92 is, for example, 40 nm or less.
  • the contact plug CNT1 penetrates the insulating films 90, 92, 94 and is electrically connected to the contact diffusion layer 50 as one end (cathode) of the avalanche amplification region.
  • the contact plug CNT2 passes through the insulating films 90, 92, 94 and is connected to the contact diffusion layer 65 as an anode, and is electrically connected to one end of the hole accumulation region 60 via the contact diffusion layer 65.
  • a depletion layer can be spread from the diffusion layer 40 to the well diffusion layer 20 by applying a voltage to the contact plugs CNT1 and CNT2.
  • FIG. 2 is a schematic plan view showing a configuration example of the pixel 1.
  • FIG. FIG. 2 shows a plane along line BB of FIG. Pixel 1 has a substantially square or substantially rectangular shape when viewed from above in the Z direction. The periphery of the pixel 1 is surrounded by the element isolation portion 70 .
  • a hole accumulation region 60 , a well diffusion layer 20 , a diffusion layer 40 , and a diffusion layer 30 are arranged in that order inside the element isolation portion 70 .
  • the contact plug CNT1 is connected to the center of the diffusion layer 40 together with the contact diffusion layer 50 (not shown in FIG. 2).
  • the contact plug CNT2 is provided along the hole accumulation region 60 along the entire inner periphery of the element isolation portion 70 .
  • pixel 1 has a square shape as an example. In this case, a large area can be secured for the avalanche amplification regions (30, 40). This can improve the PDE.
  • pixel 1 may be circular, elliptical, or other polygonal.
  • avalanche amplification regions (30, 40) are circular, electric field concentration at the ends of the avalanche amplification regions (30, 40) can be suppressed, and unintended edge breakdown can be suppressed.
  • the pixel 1 according to the first embodiment has the insulating film 90 thicker than the insulating film 92 . This makes it difficult for charges generated in the avalanche amplification regions (30, 40) and well diffusion layer 20 to reach insulating film 92 and to be trapped in insulating film 92. FIG. In addition, the influence of the charge of the insulating film 92 is less likely to reach the avalanche amplification regions (30, 40). As a result, fluctuations in the drive start voltage (threshold voltage) in the pixel 1 can be suppressed.
  • the insulating film 92 covers the entire surface of the pixel 1 on the second surface F2 side, except for areas through which the contact plugs CNT1 and CNT2 pass.
  • the insulating film 92 is a silicon nitride film, the insulating film 92 can suppress hydrogen from entering the pixel 1 from the outside. As a result, deterioration of the pixel 1 due to hydrogen can be suppressed.
  • FIG. 3 is a cross-sectional view showing a configuration example of the pixel 1 according to the second embodiment.
  • FIG. 4 is a schematic plan view showing a configuration example of the pixel 1 according to the second embodiment.
  • FIG. 4 shows a plane along line CC of FIG. Incidentally, the cross section along line BB in FIG. 4 may be the same as in FIG.
  • the insulating film 92 is provided directly below the end of the element isolation section 70 on the second surface F2 side, and also provided below the avalanche amplification regions (30, 40). ing.
  • the insulating film 92 is not provided over the entire surface of the pixel 1 .
  • the insulating film 92 is not provided around the contact plug CNT2, that is, below the end (contact diffusion layer 65) of the hole accumulation region 60 on the second surface F2 (guard ring region). Therefore, as shown in FIG. 4, the insulating film 92 is partially provided and not provided over the entire pixel 1 .
  • Other configurations of the second embodiment may be the same as corresponding configurations of the first embodiment.
  • the insulating film 92 is partially omitted, the charges generated in the avalanche amplification regions (30, 40) and the well diffusion layer 20 are more difficult to be trapped in the insulating film 92. Accordingly, it becomes difficult for the influence of the charge of the insulating film 92 to reach the avalanche amplification regions (30, 40). As a result, fluctuations in the driving start voltage (threshold voltage) of the pixel 1 can be further suppressed.
  • the insulating film 92 is provided directly under the end of the element isolation portion 70 on the second surface F2 side, it can function as an etching stopper in the process of forming the element isolation portion 70 .
  • the insulating film 92 is also provided below the avalanche amplification regions (30, 40). Therefore, the insulating film 92 can suppress entry of hydrogen into the pixel 1 from the outside to some extent.
  • the formation region of the insulating film 92 may be determined in consideration of fluctuations in the driving start voltage of the pixels 1 and deterioration of the pixels 1 due to hydrogen.
  • the second embodiment can also obtain other effects of the first embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration example of the pixel 1 according to the third embodiment.
  • FIG. 6 is a schematic plan view showing a configuration example of the pixel 1 according to the third embodiment.
  • FIG. 6 shows a plane along line CC of FIG.
  • the cross section along line BB in FIG. 5 may be the same as in FIG.
  • the insulating film 92 is provided only directly below the end of the element isolation section 70 on the second surface F2 side. On the other hand, the insulating film 92 is not provided over the entire surface of the pixel 1 .
  • the insulating film 92 is provided around the contact plugs CNT1 and CNT2, that is, below the end of the hole accumulation region 60 (contact diffusion layer 65) and the avalanche amplification regions (30, 40) on the second surface F2. do not have. Therefore, as shown in FIG. 6, the insulating film 92 is partially provided and not provided over the entire pixel 1 .
  • Other configurations of the third embodiment may be the same as corresponding configurations of the first embodiment.
  • the charges generated in the avalanche amplification regions (30, 40) and the well diffusion layer 20 are further transferred to the insulating film 92. Less likely to be trapped. Accordingly, it becomes difficult for the influence of the charge of the insulating film 92 to reach the avalanche amplification regions (30, 40). As a result, fluctuations in the driving start voltage (threshold voltage) of the pixel 1 can be further suppressed.
  • the insulating film 92 is provided directly under the end of the element isolation portion 70 on the second surface F2 side, it can function as an etching stopper in the process of forming the element isolation portion 70 .
  • FIG. 7 is a cross-sectional view showing a configuration example of the pixel 1 according to the fourth embodiment. Incidentally, the cross section along line BB in FIG. 7 may be the same as in FIG.
  • the insulating film 96 is provided between the insulating films 92 and 90 .
  • the bandgap of the silicon oxide film is about 8.8 eV
  • the bandgap of the silicon nitride film is about 8.8 eV. Since it is 5.1 eV, a large energy gap is formed at the interface between insulating film 90 and insulating film 92 . In this case, charges (for example, electrons) from the avalanche amplification regions (30, 40) are likely to be accumulated in the insulating film 92 of the silicon nitride film.
  • an insulating film 96 that is less likely to be charged up is provided.
  • a material having a bandgap closer to that of the silicon oxide film than that of the insulating film 90 may be used for the insulating film 96 as the third insulating film.
  • the insulating film 96 is preferably an oxide film having a higher surface density than the insulating film 92 . If the insulating film 90 is a silicon oxide film and the insulating film 92 is a silicon nitride film, it is preferable that the insulating film 96 is made of an insulating film such as aluminum oxide (Al 2 O 3 ).
  • the insulating film 96 can pin the fixed charge (positive charge) and suppress the influence of the charge (negative charge) accumulated in the insulating film 92 .
  • the insulating film 96 may function as an etching stopper in the process of forming the isolation portion 70 .
  • the insulating film 96 is provided together with the insulating film 92 .
  • the insulating film 96 may be provided instead of the insulating film 92 .
  • FIG. 8 is a cross-sectional view showing a configuration example of the pixel 1 according to the fifth embodiment.
  • FIG. 9 is a schematic plan view showing a configuration example of the pixel 1 according to the fifth embodiment.
  • FIG. 9 shows a plane along line BB of FIG.
  • the contact diffusion layer 65 protrudes in the X direction and/or the Y direction from the end of the hole accumulation region 60 on the second surface F2 side toward the avalanche amplification regions (30, 40). . That is, in plan view in the Z direction, the contact diffusion layer 65 is wider than one end surface of the hole accumulation region 60 on the second surface F2 side. 9, the contact diffusion layer 65 protrudes from the hole accumulation region 60 toward the avalanche amplification regions (30, 40), that is, toward the center of the pixel 1. As shown in FIG. As a result, the area of the second surface F2 covered with the anode (contact diffusion layer 65) is increased, and the effect of surface pinning can be increased. As a result, the influence of charges accumulated in the insulating film 92 on the avalanche amplification regions (30, 40) can be alleviated.
  • the fifth embodiment may be combined with any of the second to fourth embodiments.
  • FIG. 10 is a cross-sectional view showing a configuration example of the pixel 1 according to the sixth embodiment.
  • FIG. 11 is a schematic plan view showing a configuration example of the pixel 1 according to the sixth embodiment.
  • FIG. 11 shows a plane along line BB of FIG.
  • the contact diffusion layer 50 protrudes in the X direction and/or the Y direction from the avalanche amplification region (30, 40) on the second surface F2 side toward the hole accumulation region 60 or the contact diffusion layer 65. ing. That is, in plan view in the Z direction, the contact diffusion layer 50 is wider than the avalanche amplification regions (30, 40) on the second surface F2 side. 11, the contact diffusion layer 50 extends from the avalanche amplification region (30, 40) toward the hole accumulation region 60, i.e., toward the outer edge of the pixel 1, from the avalanche amplification region (30, 40).
  • the sixth embodiment may be combined with any of the second to fourth embodiments.
  • FIG. 12 is a cross-sectional view showing a configuration example of the pixel 1 according to the seventh embodiment.
  • the contact diffusion layer 65 of the hole accumulation region 60 is buried in the substrate 10 as a buried contact.
  • the contact diffusion layer 65 is connected to a control circuit of another chip through a contact plug (not shown).
  • the element isolation portion 70 is formed from the second surface F2 side after the insulating films 90, 92, and 94 are formed. Therefore, the element isolation portion 70 is provided from the bottom surface of the insulating film 94 to the first surface F1.
  • the insulating film 90 is thicker than the insulating film 92 . This makes it difficult for charges generated in the avalanche amplification regions (30, 40) and well diffusion layer 20 to reach insulating film 92 and to be trapped in insulating film 92. FIG. Also, even if electric charges are trapped in the insulating film 92, the electric field caused by the trapping does not easily reach the avalanche amplification regions (30, 40). As a result, fluctuations in the drive start voltage (threshold voltage) in the pixel 1 can be suppressed.
  • the SPAD according to the seventh embodiment may be combined with any of the second through sixth embodiments.
  • FIG. 13 is a cross-sectional view showing a configuration example of the pixel 1 according to the eighth embodiment.
  • the SPAD according to the eighth embodiment is not provided with the insulating film 92 .
  • the insulating film 90 is in contact with the end portion of the element isolation portion 70 on the second surface F2 side.
  • the insulating films 90 and 94 are made of the same material (for example, silicon oxide film). Therefore, the insulating films 90 and 94 are displayed as the same insulating film 90.
  • etching of the substrate 10 is controlled by time in the process of forming the element isolation section 70 .
  • a silicon oxide film for example, is used for the insulating film 90. Therefore, although the insulating film 90 is etched to some extent in the process of forming the element isolation portion 70, there is no problem.
  • Other configurations of the eighth embodiment may be the same as corresponding configurations of the first embodiment.
  • the insulating film 92 for example, silicon nitride film
  • the insulating film 92 that traps charges is not provided, fluctuations in the drive start voltage of the avalanche amplification regions (30, 40) can be suppressed.
  • a pixel 1 according to the present disclosure can be applied to a device for measuring distance.
  • SAPD an example of application of SAPD will be described, taking as an example the case where pixel 1 is applied to a distance measuring device that measures a distance.
  • FIG. 14 is a diagram showing the configuration of one embodiment of a distance measuring device to which the SAPD 21 according to the present technology is applied.
  • a distance measuring device 1000 shown in FIG. 14 includes an optical pulse transmitter 1021 , an optical pulse receiver 1022 and an RS flip-flop 1023 .
  • the case of using the TOF (Time Of Flight) method will be described as an example.
  • the APD 21 described above can be used as the TOF sensor.
  • a TOF sensor is a sensor that measures the distance to an object by measuring the time it takes for the light it emits to hit the object, reflect, and return.
  • the TOF sensor operates at the timings shown in FIG. 15, for example.
  • the optical pulse transmitter 1021 emits light (optical transmission pulse) based on the supplied trigger pulse.
  • the light pulse receiver 1022 receives the light that is reflected when the emitted light hits the object.
  • the APD 21 described above can be used as the optical pulse receiver 1022 .
  • the difference between the time when the transmitted light pulse is emitted and the time when the received light pulse is received corresponds to the time corresponding to the distance to the object, that is, the time of flight TOF.
  • the trigger pulse is supplied to the optical pulse transmitter 1021 and also to the flip-flop 1023 .
  • the trigger pulse is supplied to the optical pulse transmitter 1021 and also to the flip-flop 1023 .
  • a short-time optical pulse is transmitted, and by supplying it to the flip-flop 1023, the flip-flop 1023 is reset.
  • the APD 21 When the APD 21 is used as the optical pulse receiver 1022, photons are generated when the APD 21 receives a received optical pulse. The generated photon (electrical pulse) resets the flip-flop 1023 .
  • the TOF can be calculated (output as a digital signal) by counting the generated gate signal using a clock signal or the like.
  • distance information is generated by the above-described processing.
  • the APD 21 described above can be used for such a distance measuring device 1000 .
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is implemented as a device mounted on any type of moving object such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 16 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a driving system control unit 12010, a body system control unit 12020, an exterior information detection unit 12030, an interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • Body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging unit 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on information on the inside and outside of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs coordinated control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 17 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images of the front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 17 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic braking control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle autonomously travels without depending on the operation of the driver.
  • automatic braking control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the obstacle is detected through the audio speaker 12061 and the display unit 12062. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • this technique can take the following structures. (1) a semiconductor substrate having a first surface that is a light incident surface and a second surface that is opposite to the light incident surface; a first pixel in the semiconductor substrate having an avalanche amplification region including a first conductivity type region and a second conductivity type region; a pixel separation unit that separates the first pixel from an adjacent pixel; a first insulating film provided on the second surface side and in contact with the pixel separation section; a second insulating film provided between the first insulating film and the avalanche amplification region; The photodetector, wherein the film thickness of the second insulating film is thicker than the film thickness of the first insulating film.
  • the first insulating film is a silicon nitride film
  • the first insulating film is less than 15 nm;
  • (10) a charge accumulation region provided around the avalanche amplification region;
  • (11) The photodetector according to (10), wherein one of the first and second contact plugs functions as a cathode and the other functions as an anode.
  • a semiconductor substrate having a first surface that is a light incident surface and a second surface that is opposite to the light incident surface; a first pixel in the semiconductor substrate having an avalanche amplification region including a first conductivity type region and a second conductivity type region; a pixel separation unit that separates the first pixel from an adjacent pixel; and a silicon oxide film in contact with an end portion of the pixel separation portion on the second surface side.
  • the photodetector according to (14) further comprising a first contact plug electrically connected to one end of the avalanche amplification region through the silicon oxide film.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

［課題］画素における駆動開始電圧の変動を抑制することができる光検出装置を提供する。 ［解決手段］本開示による光検出装置は、光入射面である第１面と、光入射面とは反対側にある第２面とを有する半導体基板と、半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、第１画素と隣接する画素とを分離する画素分離部と、第２面側に設けられ、画素分離部と接する第１絶縁膜と、第１絶縁膜とアバランシェ増幅領域との間に設けられた第２絶縁膜とを備え、第２絶縁膜の膜厚は前記第１絶縁膜の膜厚よりも厚い。

Description

光検出装置
　本開示は、光検出装置に関する。
　アバランシェフォトダイオード（ＡＰＤ）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェダイオード（ＳＰＡＤ）とも呼ばれている。ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で増倍させることで、１個のフォトンを画素毎に検出する。
国際特許公開第２０１８－０７４５３０号公報
　このようなＳＰＡＤにおいて、画素間を分離するために深い素子分離部が半導体基板に設けられる場合がある。この素子分離部を形成する際には、ストッパ膜（例えば、シリコン窒化膜）が必要となるが、このストッパ膜はＳＰＡＤの駆動中において電荷をトラップして画素における駆動開始電圧を変化させるおそれがあった。
　そこで、本開示では、画素における駆動開始電圧の変動を抑制することができる光検出装置を提供する。
　本開示の一側面の光検出装置は、光入射面である第１面と、光入射面とは反対側にある第２面とを有する半導体基板と、半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、第１画素と隣接する画素とを分離する画素分離部と、第２面側に設けられ、画素分離部と接する第１絶縁膜と、第１絶縁膜とアバランシェ増幅領域との間に設けられた第２絶縁膜と、を備え、第２絶縁膜の膜厚は第１絶縁膜の膜厚よりも厚い。
　第１絶縁膜は、シリコン窒化膜であり、第２絶縁膜は、シリコン酸化膜である。
　第１絶縁膜は、１５ｎｍ未満であり、第２絶縁膜は、４０ｎｍ以下である。
　第１絶縁膜は、画素分離部の第２面側の端部に接する。
　光検出装置は、第１絶縁膜と第２絶縁膜との間に設けられ、第１および第２絶縁膜に比べて、面密度が高い第３絶縁膜をさらに備える。
　第３絶縁膜は、酸化アルミニウムを含む。
　第１絶縁膜は、アバランシェ増幅領域の下方に設けられている。
　第１絶縁膜は、画素分離部の第２面側の端部の直下のみに設けられている。
　光検出装置は、第１および第２絶縁膜を貫通してアバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備える。
　光検出装置は、アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、第１および第２絶縁膜を貫通して電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備える。
　第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する。
　光検出装置は、第１コンタクトプラグをアバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、第２コンタクトプラグを電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、第１面に対して略垂直方向から見た平面視において、第１コンタクト拡散層は、アバランシェ増幅領域よりも広い。
　光検出装置は、第１コンタクトプラグをアバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、第２コンタクトプラグを電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、第１面に対して略垂直方向から見た平面視において、第２コンタクト拡散層は、電荷蓄積領域の一端の端面よりも広い。
　本開示の他の側面の光検出装置は、光入射面である第１面と、光入射面とは反対側にある第２面とを有する半導体基板と、半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、第１画素と隣接する画素とを分離する画素分離部と、画素分離部の第２面側の端部に接するシリコン酸化膜と、を備える。
　光検出装置は、シリコン酸化膜を貫通してアバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備える。
　光検出装置は、アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、シリコン酸化膜を貫通して電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備える。
　第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する。
第１実施形態による裏面照射型ＳＡＰＤの構成例を示す断面図。 画素の構成例を示す概略平面図。 第２実施形態による画素の構成例を示す断面図。 第２実施形態による画素の構成例を示す概略平面図。 第３実施形態による画素の構成例を示す断面図。 第３実施形態による画素の構成例を示す概略平面図。 第４実施形態による画素の構成例を示す断面図。 第５実施形態による画素の構成例を示す断面図。 第５実施形態による画素の構成例を示す概略平面図。 第６実施形態による画素の構成例を示す断面図。 第６実施形態による画素の構成例を示す概略平面図。 第７実施形態による画素の構成例を示す断面図。 第８実施形態による画素の構成例を示す断面図。 本技術によるＳＡＰＤを適用した測距装置の一実施の形態の構成を示す図。 本技術によるＳＡＰＤを適用した測距装置の一実施の形態の構成を示す図。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。 撮像部の設置位置の例を示す図。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。本技術は、光検出器に適用できる。また光検出器として、ここではＡＰＤを例に挙げて説明する。
　ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で増倍させることで、１個のフォトンを画素毎に検出することができる。本技術は、ＡＰＤのうちのＳＰＡＤに適用することで、より高い効果を得ることができる。
（第１実施形態）
　図１は、第１実施形態による裏面照射型ＳＡＰＤの構成例を示す断面図である。画素１は、基板１０と、素子分離部７０と、オンチップレンズ８０と、絶縁膜９０、９２、９４と、コンタクトプラグＣＮＴ１、ＣＮＴ２とを備えている。
　基板１０は、例えば、シリコン基板であり、光入射面である第１面Ｆ１と、第１面Ｆ１に対して反対側にある第２面Ｆ２とを有する。基板１０は、第２面Ｆ２から導入されたウェル拡散層２０を有する。ウェル拡散層２０は、Ｎ型半導体領域であってもよいし、Ｐ型の半導体領域であってもよい。また、ウェル拡散層２０は、例えば、１×１０１４ａｔｏｍｓ／ｃｍ３以下の低濃度のＮ－型またはＰ－型半導体領域であることが好ましい。これにより、ウェル拡散層２０を空乏化させやすくなり、光子検出効率（ＰＤＥ（Photon Detection Efficiency））を向上させることができる。
　第２面Ｆ２の表面領域におけるウェル拡散層２０には、カソードとして機能するＮ型不純物拡散層４０が設けられている。また、ウェル拡散層２０内において、拡散層４０に隣接してＰ+型不純物拡散層３０が設けられている。拡散層４０は、例えば、不純物濃度がウェル拡散層２０よりも高いＮ型半導体領域である。拡散層３０は、不純物濃度がウェル拡散層２０および拡散層４０よりも高いＰ＋型半導体領域である。拡散層３０と拡散層４０は、接合界面においてＰＮ接合部を構成している。拡散層３０、４０は、被検出光の入射によって生じたキャリアをアバランシェ増幅する増幅領域として機能する。拡散層４０は、空乏化していることが好ましく、これによりＰＤＥを向上させることができる。以下、拡散層３０、４０は、アバランシェ増幅領域ともいう。尚、拡散層３０、４０は、それぞれ第１導電型領域および第２導電型領域の一例である。
　拡散層４０には、不純物濃度が高いＮ＋型コンタクト拡散層５０が設けられている。第１コンタクト拡散層としてのコンタクト拡散層５０は、拡散層４０に接続されており、かつ、コンタクトプラグＣＮＴ１を介して、図示しない制御回路（ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路）に接続されている。
　電荷蓄積領域としてのホール蓄積領域６０は、ウェル拡散層２０と素子分離部７０との間の基板１０に設けられている。即ち、ホール蓄積領域６０は、アバランシェ増幅領域（３０、４０）の周囲に設けられ、ウェル拡散層２０の両側に拡散層３０、４０と離間して設けられている。さらに、ホール蓄積領域６０は、ウェル拡散層２０とオンチップレンズ８０との間にも設けられている。即ち、ホール蓄積領域６０は、ウェル拡散層２０の第１表面Ｆ１側にも設けられている。ホール蓄積領域６０は、異なる材質が接する部分に設けられている。例えば、基板１０（例えば、シリコン）と素子分離部７０（例えば、タングステン等の金属材料）との界面、あるいは、基板１０とオンチップレンズ８０（例えば、樹脂）との界面に設けられている。ホール蓄積領域６０は、これらの界面において発生する暗電流を抑制するために設けられている。尚、素子分離部７０は、隣接する画素１を分離する画素分離部の一例である。
　ホール蓄積領域６０および素子分離部７０を備えることによって、画素１間の電気的および光学的なクロストークを抑制することができる。また、ホール蓄積領域６０をウェル拡散層２０の両側面に設けることによって、横方向（Ｘ方向またはＹ方向）の電界がウェル拡散層２０の両側面に形成され、その高電界領域に電荷を収集しやすくなる。これは、ＰＤＥの向上につながる。また、素子分離部７０に遮光性の高いタングステン等の金属材料を用いることによって、入射光をウェル拡散層２０へ反射してＰＤＥをさらに向上させることができ、尚且つ、隣接する画素１間のクロストークを抑制することができる。
　ホール蓄積領域６０は、イオン注入、固相拡散、固定電荷膜による誘起等により形成することができる。
　ウェル拡散層２０と素子分離部７０との界面にホール蓄積領域６０を設けることによって、ホール蓄積領域６０は、該界面で発生した電子をトラップすることができ、暗電流成分（即ち、ＤＣＲ（Dark Count Rate））を抑制することができる。ここでは、ホール蓄積領域６０は、ホール（正孔）を蓄積して、電子をトラップする。しかし、画素１内の各拡散層の導電型を逆にすることによって、蓄積領域６０は、電子を蓄積し、ホールをトラップするようにしてもよい。
　尚、暗電流成分が充分に小さい場合には、ホール蓄積領域６０をウェル拡散層２０の両側面のみに設けてもよい。この場合、第１面Ｆ１のホール蓄積領域６０は省略しても構わない。また、ホール蓄積領域６０は、イオン注入、固相拡散、固定電荷膜による誘起等により形成することができる。
　素子分離部７０は、各画素１のウェル拡散層２０の周囲を囲むように設けられており、隣接する画素１間を電気的および光学的に分離するために設けられている。例えば、第１面Ｆ１に対して略垂直方向（Ｚ方向）から見た平面視において、素子分離部７０は、各画素１のアバランシェ増幅領域の周囲を囲むように格子状に設けられている。また、素子分離部７０は、第１面Ｆ１に対して略垂直方向（Ｚ方向）に切断した断面において、基板１０の第１面Ｆ１から第２面Ｆ２まで貫通している。即ち、素子分離部７０は、隣接する画素１間に設けられており、画素１に対してアバランシェ増幅領域（３０、４０）を１対１に対応させている。これにより、素子分離部７０は、各画素１を電気的および光学的に分離することができる。なお、素子分離部７０は、基板１０の途中まで挿入されている構成であってもよい。
　オンチップレンズ８０は、基板１０の第１面Ｆ１上に設けられている。オンチップレンズ８０には、例えば、透明な樹脂が用いられる。本実施形態では、コンタクトプラグＣＮＴ１～ＣＮＴ３や制御回路が設けられる第２面Ｆ２とは反対側の第１面（裏面）Ｆ１から光を入射する。従って、画素１は、裏面照射型ＳＡＰＤである。裏面照射型の画素の場合、図示しない制御回路は、別基板として基板１０の第２面（表面）Ｆ２側に積層してもよい。また、制御回路は、同一基板１０内において、第２面Ｆ２の画素エリア外の領域に配置してもよい。
　ホール蓄積領域６０の第２面Ｆ２側には、不純物濃度が高いＰ＋型コンタクト拡散層６５が設けられている。第２コンタクト拡散層としてのコンタクト拡散層６５は、ホール蓄積領域６０に接続されており、かつ、コンタクトプラグＣＮＴ２を介して制御回路に接続されている。コンタクト拡散層６５は、アノードとして機能する。
　基板１０の第２面Ｆ２上には、絶縁膜９０、９２、９４がこの順番に積層されている。第１絶縁膜としての絶縁膜９２は、絶縁膜９０と絶縁膜９４との間に設けられており、第１面Ｆ１側から素子分離部７０を形成する際のストッパとして機能する。従って、絶縁膜９２は、素子分離部７０の第２面Ｆ２側の端部において素子分離部７０と接触している。絶縁膜９２には、例えば、シリコン窒化膜、酸化イットリウム（Ｙ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）等の絶縁膜が用いられる。
　第２絶縁膜としての絶縁膜９０は、絶縁膜９２と拡散層４０との間に設けられている。即ち、絶縁膜９０は、絶縁膜９２とアバランシェ増幅領域（３０、４０）との間に設けられている。絶縁膜９０には、例えば、シリコン酸化膜が用いられている。
　絶縁膜９４は、絶縁膜９２に接触するように設けられている。絶縁膜９４には、例えば、絶縁膜９０と同じシリコン酸化膜が用いられている。
　ここで、絶縁膜９０の膜厚は、絶縁膜９２の膜厚よりも厚い。絶縁膜９２は、素子分離部７０を形成する際のエッチングストッパとして設けられている。例えば、素子分離部７０に用いられるトレンチを基板１０に形成する際に、基板１０を第１面Ｆ１から第２面Ｆ２までエッチングし、さらに、絶縁膜９０もエッチングする。このとき、絶縁膜９０は、例えば、シリコン酸化膜であり、絶縁膜９２がシリコン窒化膜である場合、選択比により、エッチングをシリコン窒化膜で停止させることができる。このように、絶縁膜９２は、素子分離部７０を形成する際のエッチングストッパとして機能する。従って、絶縁膜９２の膜厚は、エッチングストッパとして機能可能な厚み（例えば、４０ｎｍ）に形成される。
　一方、素子分離部７０は、画素１を電気的および光学的に分離するために、基板１０の第１面Ｆ１から第２面Ｆ２まで設けられていればよい。従って、絶縁膜９２は、第２面Ｆ２近傍に設けられていればよく、絶縁膜９０の膜厚は、エッチング工程を短縮するために薄い方が好ましい。
　しかし、絶縁膜９０の膜厚が薄い場合、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷が絶縁膜９０を介して絶縁膜９２にトラップされる。この場合、絶縁膜９２がチャージアップされて、アバランシェ増幅領域（３０、４０）に電界を印加する。アバランシェ増幅領域（３０、４０）に電界が印加されると、画素１の駆動開始電圧（閾値電圧）が変動してしまう。この場合、コンタクトプラグＣＮＴ１、ＣＮＴ２に所定の駆動電圧を印加しても、画素１が期待通りに動作しなくなる。
　これに対し、本開示による画素１では、絶縁膜９０の膜厚が絶縁膜９２の膜厚よりも厚い。これにより、アバランシェ増幅領域（３０、４０）と絶縁膜（例えば、シリコン窒化膜）９２との間に、厚い絶縁膜（例えば、シリコン酸化膜）９０が介在し、アバランシェ増幅領域（３０、４０）から絶縁膜９２までの距離を遠くすることができる。これにより、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷は、絶縁膜９２に到達し難くなり、絶縁膜９２にトラップされ難くなる。また、電荷が絶縁膜９２にトラップされても、それによる電界の影響はアバランシェ増幅領域（３０、４０）に届き難くなる。その結果、画素１における駆動開始電圧（閾値電圧）の変動を抑制することができる。
　絶縁膜９０がシリコン酸化膜である場合、絶縁膜９０の膜厚は、例えば、１５ｎｍ以上であり、好ましくは、３０ｎｍ以上である。絶縁膜９２がシリコン窒化膜である場合、絶縁膜９２の膜厚は、例えば、４０ｎｍ以下である。
　コンタクトプラグＣＮＴ１は、絶縁膜９０、９２、９４を貫通してアバランシェ増幅領域の一端（カソード）としてのコンタクト拡散層５０に電気的に接続される。コンタクトプラグＣＮＴ２は、絶縁膜９０、９２、９４を貫通してアノードとしてのコンタクト拡散層６５に接続され、コンタクト拡散層６５を介してホール蓄積領域６０の一端に電気的に接続される。コンタクトプラグＣＮＴ１、ＣＮＴ２に電圧を印加することによって、拡散層４０からウェル拡散層２０へ空乏層を広げることができる。
　図２は、画素１の構成例を示す概略平面図である。図２は、図１のＢ－Ｂ線に沿った平面を示している。画素１は、Ｚ方向からの平面視において、略正方形または略長方形を有する。画素１の外周は、素子分離部７０によって取り囲まれている。素子分離部７０の内側に、ホール蓄積領域６０、ウェル拡散層２０、拡散層４０、拡散層３０がその順に配置されている。
　コンタクトプラグＣＮＴ１は、図２では図示しないコンタクト拡散層５０とともに拡散層４０の中心部に接続されている。コンタクトプラグＣＮＴ２は、ホール蓄積領域６０に沿って素子分離部７０の内周全体に設けられている。本開示において、画素１は、一例として方形を有する。この場合、アバランシェ増幅領域（３０、４０） の面積を広く確保することができる。これにより、ＰＤＥを向上させることができる。
　一方、画素１は、円形、楕円形、他の多角形であってもよい。例えば、アバランシェ増幅領域（３０、４０）を円形状にした場合、アバランシェ増幅領域（３０、４０）の端部における電界集中を抑制することができ、意図しないエッジブレイクダウンを抑制することができる。
　以上のように、第１実施形態による画素１は、絶縁膜９２の膜厚よりも厚い絶縁膜９０を有する。これにより、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷は、絶縁膜９２に到達し難くなり、絶縁膜９２にトラップされ難くなる。また、絶縁膜９２の電荷による影響はアバランシェ増幅領域（３０、４０）に届き難くなる。その結果、画素１における駆動開始電圧（閾値電圧）の変動を抑制することができる。
　また、絶縁膜９２は、コンタクトプラグＣＮＴ１、ＣＮＴ２が通過する領域以外、画素１の第２面Ｆ２側の全面を被覆している。絶縁膜９２がシリコン窒化膜である場合、絶縁膜９２は、外部から画素１内部への水素の進入を抑制することができる。その結果、画素１の水素による劣化を抑制することができる。
（第２実施形態）
　図３は、第２実施形態による画素１の構成例を示す断面図である。図４は、第２実施形態による画素１の構成例を示す概略平面図である。図４は、図３のＣ－Ｃ線に沿った平面を示している。尚、図４のＢ－Ｂ線に沿った断面は、図２と同じでよい。
　第２実施形態によれば、絶縁膜９２は、第２面Ｆ２側の素子分離部７０の端部の直下に設けられており、並びに、アバランシェ増幅領域（３０、４０）の下方にも設けられている。一方、絶縁膜９２は、画素１の全面には設けられていない。絶縁膜９２は、コンタクトプラグＣＮＴ２の周囲、即ち、第２面Ｆ２におけるホール蓄積領域６０の端部（コンタクト拡散層６５）の下方（ガードリング領域）、には設けられていない。よって、図４に示すように、絶縁膜９２は、部分的に設けられており、画素１の全体には設けられていない。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
　第２実施形態によれば、絶縁膜９２は部分的に省略されているので、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷は、絶縁膜９２にさらにトラップされ難くなる。それに伴い、絶縁膜９２の電荷による影響はアバランシェ増幅領域（３０、４０）に届き難くなる。その結果、画素１の駆動開始電圧（閾値電圧）の変動をさらに抑制することができる。
　一方、絶縁膜９２は、第２面Ｆ２側の素子分離部７０の端部の直下に設けられているので、素子分離部７０の形成工程におけるエッチングストッパとしての機能を果たすことができる。また、絶縁膜９２は、アバランシェ増幅領域（３０、４０）の下方にも設けられている。従って、絶縁膜９２は、外部から画素１内部への水素の進入を或る程度、抑制することができる。
　絶縁膜９２の形成領域は、画素１の駆動開始電圧の変動と水素による画素１の劣化とを考慮して決定すればよい。第２実施形態は、さらに、第１実施形態の他の効果を得ることができる。
（第３実施形態）
　図５は、第３実施形態による画素１の構成例を示す断面図である。図６は、第３実施形態による画素１の構成例を示す概略平面図である。図６は、図５のＣ－Ｃ線に沿った平面を示している。尚、図５のＢ－Ｂ線に沿った断面は、図２と同じでよい。
　第３実施形態によれば、絶縁膜９２は、第２面Ｆ２側の素子分離部７０の端部の直下にのみ設けられている。一方、絶縁膜９２は、画素１の全面には設けられていない。絶縁膜９２は、コンタクトプラグＣＮＴ１およびＣＮＴ２の周囲、即ち、第２面Ｆ２におけるホール蓄積領域６０の端部（コンタクト拡散層６５）およびアバランシェ増幅領域（３０、４０）の下方、には設けられていない。よって、図６に示すように、絶縁膜９２は、部分的に設けられており、画素１の全体には設けられていない。第３実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
　第３実施形態によれば、第２実施形態よりも、絶縁膜９２がさらに省略されているので、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷は、絶縁膜９２にさらにトラップされ難くなる。それに伴い、絶縁膜９２の電荷による影響はアバランシェ増幅領域（３０、４０）に届き難くなる。その結果、画素１の駆動開始電圧（閾値電圧）の変動をさらに抑制することができる。
　一方、絶縁膜９２は、第２面Ｆ２側の素子分離部７０の端部の直下には設けられているので、素子分離部７０の形成工程におけるエッチングストッパとしての機能を果たすことができる。
（第４実施形態）
　図７は、第４実施形態による画素１の構成例を示す断面図である。尚、図７のＢ－Ｂ線に沿った断面は、図２と同じでよい。
　第４実施形態によれば、絶縁膜９６が絶縁膜９２と絶縁膜９０との間に設けられている。例えば、絶縁膜９０がシリコン酸化膜であり、絶縁膜９２がシリコン窒化膜である場合、シリコン酸化膜のバンドギャップは、約 ８．８ｅＶであるのに対し、シリコン窒化膜のバンドギャップは、約５．１ｅＶであるため、絶縁膜９０と絶縁膜９２との間の界面に大きなエネルギギャップができる。この場合、アバランシェ増幅領域（３０、４０）からの電荷（例えば、電子）がシリコン窒化膜の絶縁膜９２に蓄積されやすくなる。従って、絶縁膜９０と絶縁膜９２との間に、チャージアップし難い絶縁膜９６を設けている。第３絶縁膜としての絶縁膜９６には、絶縁膜９０に比べて、シリコン酸化膜により近いバンドギャップを有する材料を用いればよい。また、絶縁膜９６は、絶縁膜９２に比べて、面密度が高い酸化膜であることが好ましい。絶縁膜９０がシリコン酸化膜であり、絶縁膜９２がシリコン窒化膜である場合、絶縁膜９６には、例えば、酸化アルミニウム（Ａｌ２Ｏ３）等の絶縁膜が用いられることが好ましい。
　絶縁膜９６は、固定電荷（正電荷）をピニングして絶縁膜９２に蓄積される電荷（負電荷）の影響を抑制することができる。絶縁膜９６は、素子分離部７０の形成工程においてエッチングストッパとして機能してもよい。
　第４実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第４実施形態は、第１実施形態と同様の効果を得ることができる。
　第４実施形態では、絶縁膜９６は、絶縁膜９２とともに設けられている。しかし、絶縁膜９６は、絶縁膜９２の代わりに設けられていてもよい。
（第５実施形態）
　図８は、第５実施形態による画素１の構成例を示す断面図である。図９は、第５実施形態による画素１の構成例を示す概略平面図である。図９は、図８のＢ－Ｂ線に沿った平面を示している。
　第５実施形態によれば、コンタクト拡散層６５が第２面Ｆ２側におけるホール蓄積領域６０の端部からアバランシェ増幅領域（３０、４０）へ向かって、Ｘ方向および／またはＹ方向へ突出している。即ち、Ｚ方向から見た平面視において、コンタクト拡散層６５は、第２面Ｆ２側におけるホール蓄積領域６０の一端の端面よりも広くなっている。図９の破線で示すように、コンタクト拡散層６５は、アバランシェ増幅領域（３０、４０）へ向かって、即ち、画素１の中心へ向かって、ホール蓄積領域６０よりも突出している。これにより、アノード（コンタクト拡散層６５）によって被覆される第２面Ｆ２の面積が大きくなり、表面ピニングの効果を大きくすることができる。これにより、絶縁膜９２に蓄積された電荷がアバランシェ増幅領域（３０、４０）に与える影響を緩和させることができる。
　第５実施形態は、第２～第４実施形態のいずれかと組み合わせてもよい。
（第６実施形態）
　図１０は、第６実施形態による画素１の構成例を示す断面図である。図１１は、第６実施形態による画素１の構成例を示す概略平面図である。図１１は、図１０のＢ－Ｂ線に沿った平面を示している。
　第６実施形態によれば、コンタクト拡散層５０が第２面Ｆ２側におけるアバランシェ増幅領域（３０、４０）からホール蓄積領域６０またはコンタクト拡散層６５へ向かって、Ｘ方向および／またはＹ方向へ突出している。即ち、Ｚ方向から見た平面視において、コンタクト拡散層５０は、第２面Ｆ２側においてアバランシェ増幅領域（３０、４０）よりも広くなっている。図１１の破線で示すように、コンタクト拡散層５０は、アバランシェ増幅領域（３０、４０）からホール蓄積領域６０へ向かって、即ち、画素１の外縁へ向かって、アバランシェ増幅領域（３０、４０）よりも突出している。これにより、カソード（コンタクト拡散層５０）によって被覆される第２面Ｆ２の面積が大きくなり、表面ピニングの効果を大きくすることができる。これにより、絶縁膜９２に蓄積された電荷がアバランシェ増幅領域（３０、４０）に与える影響を緩和させることができる。
　第６実施形態は、第２～第４実施形態のいずれかと組み合わせてもよい。
（第７実施形態）
　図１２は、第７実施形態による画素１の構成例を示す断面図である。第７実施形態によるＳＰＡＤによれば、ホール蓄積領域６０のコンタクト拡散層６５は、埋込みコンタクトとして基板１０内に埋め込まれている。コンタクト拡散層６５は、図示されないコンタクトプラグを介して他のチップの制御回路に接続されている。また、素子分離部７０は、絶縁膜９０、９２、９４の形成後、第２面Ｆ２側から形成される。このため、素子分離部７０は、絶縁膜９４の底面から第１面Ｆ１まで設けられている。
　第７実施形態においても、絶縁膜９０の膜厚が絶縁膜９２の膜厚よりも厚い。これにより、アバランシェ増幅領域（３０、４０）およびウェル拡散層２０で発生した電荷は、絶縁膜９２に到達し難くなり、絶縁膜９２にトラップされ難くなる。また、電荷が絶縁膜９２にトラップされても、それによる電界の影響はアバランシェ増幅領域（３０、４０）に届き難くなる。その結果、画素１における駆動開始電圧（閾値電圧）の変動を抑制することができる。
　第７実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第７実施形態によるＳＰＡＤは、第１実施形態によるＳＰＡＤと同様の効果を得ることができる。第７実施形態によるＳＰＡＤは、第２～第６実施形態のいずれかと組み合わせてもよい。
（第８実施形態）
　図１３は、第８実施形態による画素１の構成例を示す断面図である。第８実施形態によるＳＰＡＤは、絶縁膜９２が設けられていない。この場合、素子分離部７０の第２面Ｆ２側の端部には、絶縁膜９０が接触している。尚、絶縁膜９０、９４は、同一材料（例えば、シリコン酸化膜）で構成されている。従って、絶縁膜９０、９４は、同一の絶縁膜９０として表示する。
　絶縁膜９２が設けられていないので、素子分離部７０の形成工程では、基板１０のエッチングは、時間によって制御される。絶縁膜９０には、例えば、シリコン酸化膜が用いられるので、素子分離部７０の形成工程において、絶縁膜９０が或る程度エッチングされるが、問題ない。第８実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
　第８実施形態では、電荷をトラップする絶縁膜９２（例えば、シリコン窒化膜）が設けられていないので、アバランシェ増幅領域（３０、４０）の駆動開始電圧の変動が抑制され得る。
＜撮像装置への適用＞
　本開示による画素１は、距離を測定する装置に適用できる。ここでは、距離を測定する測距装置に、画素１を適用した場合を例として、ＳＡＰＤの適用例の一例を説明する。
　図１４は、本技術によるＳＡＰＤ２１を適用した測距装置の一実施の形態の構成を示す図である。図１４に示した測距装置１０００は、光パルス送信機１０２１、光パルス受光機１０２２、ＲＳフリップフロップ１０２３を含む構成とされている。
　距離を測定する方法として、ＴＯＦ（Time Of Flight）方式を用いた場合を例に挙げて説明する。ＴＯＦ型センサとして、上述したＡＰＤ２１を用いることができる。
　ＴＯＦ型センサは、自己が発した光が、対象物に当たり、反射して帰ってくるまでの時間を計測することで、対象物までの距離を計測するセンサである。ＴＯＦ型センサは、例えば、図１５に示したタイミングで動作する。
　図１５を参照して測距装置１０００の動作について説明する。光パルス送信機１０２１は、供給されるトリガーパルスに基づき、光を発光する（光送信パルス）。発光された光が対象物に当たり、反射されてきた反射光を、光パルス受信機１０２２は、受信する。光パルス受信機１０２２として、上記したＡＰＤ２１を用いることができる。
　送信光パルスが発光された時刻と、受信光パルスが受光された時刻との差分が、対象物との距離に応じた時間、すなわち光飛行時間ＴＯＦに相当する。
　トリガーパルスは、光パルス送信機１０２１に供給されるとともに、フリップフロップ１０２３にも供給される。トリガーパルスが光パルス送信機１０２１に供給されることで、短時間光パルスが送信され、フリップフロップ１０２３に供給されることで、フリップフロップ１０２３がリセットされる。
　光パルス受信機１０２２にＡＰＤ２１を用いた場合、ＡＰＤ２１に受信光パルスが受信されると、フォトンが発生する。その発生したフォトン（電気パルス）により、フリップフロップ１０２３がリセットされる。
　このような動作により、光飛行時間ＴＯＦに相当するパルス幅をもったゲート信号を生成することができる。この生成されるゲート信号を、クロック信号などを用いてカウントすることで、ＴＯＦを算出（デジタル信号として出力）することができる。
　測距装置１０００では、上記したような処理により、距離情報が生成される。このような測距装置１０００に対して、上述したＡＰＤ２１を用いることができる。
＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図６６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図６６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１７は、撮像部１２０３１の設置位置の例を示す図である。
　図１７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は、以下のような構成をとることができる。
（１）
　光入射面である第１面と、前記光入射面とは反対側にある第２面とを有する半導体基板と、
　前記半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、
　前記第１画素と隣接する画素とを分離する画素分離部と、
　前記第２面側に設けられ、前記画素分離部と接する第１絶縁膜と、
　前記第１絶縁膜と前記アバランシェ増幅領域との間に設けられた第２絶縁膜と、を備え、
　前記第２絶縁膜の膜厚は前記第１絶縁膜の膜厚よりも厚い、光検出装置。
（２）
　前記第１絶縁膜は、シリコン窒化膜であり、
　前記第２絶縁膜は、シリコン酸化膜である、（１）に記載の光検出装置。
（３）
　前記第１絶縁膜は、１５ｎｍ未満であり、
　前記第２絶縁膜は、４０ｎｍ以下である、（１）または（２）に記載の光検出装置。
（４）
　前記第１絶縁膜は、前記画素分離部の前記第２面側の端部に接する、（１）から（３）のいずれか一項に記載の光検出装置。
（５）
　前記第１絶縁膜と前記第２絶縁膜との間に設けられ、前記第１および第２絶縁膜に比べて、面密度が高い第３絶縁膜をさらに備える、（１）から（４）のいずれか一項に記載の光検出装置。
（６）
　前記第３絶縁膜は、酸化アルミニウムを含む（５）に記載の光検出装置。
（７）
　前記第１絶縁膜は、前記アバランシェ増幅領域の下方に設けられている、（１）から（６）のいずれか一項に記載の光検出装置。
（８）
　前記第１絶縁膜は、前記画素分離部の前記第２面側の端部の直下のみに設けられている、（１）から（７）のいずれか一項に記載の光検出装置。
（９）
　前記第１および第２絶縁膜を貫通して前記アバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備えた、（１）から（８）のいずれか一項に記載の光検出装置。
（１０）
　前記アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、
　前記第１および第２絶縁膜を貫通して前記電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備えた、（９）に記載の光検出装置。
（１１）
　前記第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する、（１０）に記載の光検出装置。
（１２）
　前記第１コンタクトプラグを前記アバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、
　前記第２コンタクトプラグを前記電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、
　前記第１面に対して略垂直方向から見た平面視において、前記第１コンタクト拡散層は、前記アバランシェ増幅領域よりも広い、（１０）または（１１）に記載の光検出装置。（１３）
　前記第１コンタクトプラグを前記アバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、
　前記第２コンタクトプラグを前記電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、
　前記第１面に対して略垂直方向から見た平面視において、前記第２コンタクト拡散層は、前記電荷蓄積領域の一端の端面よりも広い、（１０）または（１１）に記載の光検出装置。
（１４）
　光入射面である第１面と、前記光入射面とは反対側にある第２面とを有する半導体基板と、
　前記半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、
　前記第１画素と隣接する画素とを分離する画素分離部と、
　前記画素分離部の前記第２面側の端部に接するシリコン酸化膜と、を備えた光検出装置。
（１５）
　前記シリコン酸化膜を貫通して前記アバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備えた、（１４）に記載の光検出装置。
（１６）
　前記アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、
　前記シリコン酸化膜を貫通して前記電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備えた、（１５）に記載の光検出装置。
（１７）
　前記第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する、（１６）に記載の光検出装置。
　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
１　画素、１０　基板、２０　ウェル拡散層、３０，４０　不純物拡散層、５０，６５　コンタクト拡散層、６０　ホール蓄積領域、７０　素子分離部、８０　オンチップレンズ、９０、９２、９４　絶縁膜、ＣＮＴ１，ＣＮＴ２　コンタクトプラグ

Claims (17)

  1. 　光入射面である第１面と、前記光入射面とは反対側にある第２面とを有する半導体基板と、
    　前記半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、
    　前記第１画素と隣接する画素とを分離する画素分離部と、
    　前記第２面側に設けられ、前記画素分離部と接する第１絶縁膜と、
    　前記第１絶縁膜と前記アバランシェ増幅領域との間に設けられた第２絶縁膜と、を備え、
    　前記第２絶縁膜の膜厚は前記第１絶縁膜の膜厚よりも厚い、光検出装置。
  2. 　前記第１絶縁膜は、シリコン窒化膜であり、
    　前記第２絶縁膜は、シリコン酸化膜である、請求項１に記載の光検出装置。
  3. 　前記第１絶縁膜は、１５ｎｍ未満であり、
    　前記第２絶縁膜は、４０ｎｍ以下である、請求項１に記載の光検出装置。
  4. 　前記第１絶縁膜は、前記画素分離部の前記第２面側の端部に接する、請求項１に記載の光検出装置。
  5. 　前記第１絶縁膜と前記第２絶縁膜との間に設けられ、前記第１および第２絶縁膜に比べて、面密度が高い第３絶縁膜をさらに備える、請求項１に記載の光検出装置。
  6. 　前記第３絶縁膜は、酸化アルミニウムを含む請求項５に記載の光検出装置。
  7. 　前記第１絶縁膜は、前記アバランシェ増幅領域の下方に設けられている、請求項１に記載の光検出装置。
  8. 　前記第１絶縁膜は、前記画素分離部の前記第２面側の端部の直下のみに設けられている、請求項１に記載の光検出装置。
  9. 　前記第１および第２絶縁膜を貫通して前記アバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備えた、請求項１に記載の光検出装置。
  10. 　前記アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、
    　前記第１および第２絶縁膜を貫通して前記電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備えた、請求項９に記載の光検出装置。
  11. 　前記第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する、請求項１０に記載の光検出装置。
  12. 　前記第１コンタクトプラグを前記アバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、
    　前記第２コンタクトプラグを前記電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、
    　前記第１面に対して略垂直方向から見た平面視において、前記第１コンタクト拡散層は、前記アバランシェ増幅領域よりも広い、請求項１０に記載の光検出装置。
  13. 　前記第１コンタクトプラグを前記アバランシェ増幅領域の一端に電気的に接続する第１コンタクト拡散層と、
    　前記第２コンタクトプラグを前記電荷蓄積領域の一端に電気的に接続する第２コンタクト拡散層とをさらに備え、
    　前記第１面に対して略垂直方向から見た平面視において、前記第２コンタクト拡散層は、前記電荷蓄積領域の一端の端面よりも広い、請求項１０に記載の光検出装置。
  14. 　光入射面である第１面と、前記光入射面とは反対側にある第２面とを有する半導体基板と、
    　前記半導体基板内にあって、第１導電型領域と第２導電型領域とを含むアバランシェ増幅領域を有する第１画素と、
    　前記第１画素と隣接する画素とを分離する画素分離部と、
    　前記画素分離部の前記第２面側の端部に接するシリコン酸化膜と、を備えた光検出装置。
  15. 　前記シリコン酸化膜を貫通して前記アバランシェ増幅領域の一端に電気的に接続された第１コンタクトプラグをさらに備えた、請求項１４に記載の光検出装置。
  16. 　前記アバランシェ増幅領域の周囲に設けられた電荷蓄積領域と、
    　前記シリコン酸化膜を貫通して前記電荷蓄積領域の一端に電気的に接続された第２コンタクトプラグとをさらに備えた、請求項１５に記載の光検出装置。
  17. 　前記第１および第２コンタクトプラグの一方がカソードとして機能し、他方がアノードとして機能する、請求項１６に記載の光検出装置。
PCT/JP2022/000112 2021-01-25 2022-01-05 光検出装置 Ceased WO2022158288A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/258,049 US12527096B2 (en) 2021-01-25 2022-01-05 Optical detection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021009581A JP2022113371A (ja) 2021-01-25 2021-01-25 光検出装置
JP2021-009581 2021-01-25

Publications (1)

Publication Number Publication Date
WO2022158288A1 true WO2022158288A1 (ja) 2022-07-28

Family

ID=82548824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000112 Ceased WO2022158288A1 (ja) 2021-01-25 2022-01-05 光検出装置

Country Status (3)

Country Link
US (1) US12527096B2 (ja)
JP (1) JP2022113371A (ja)
WO (1) WO2022158288A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234070A1 (ja) * 2022-06-01 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
WO2025197027A1 (ja) * 2024-03-21 2025-09-25 ソニーセミコンダクタソリューションズ株式会社 光検出素子および距離センサ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7512241B2 (ja) * 2021-09-22 2024-07-08 キヤノン株式会社 光電変換装置
JP7467401B2 (ja) * 2021-09-22 2024-04-15 キヤノン株式会社 光電変換装置
CN120660460A (zh) * 2023-03-22 2025-09-16 索尼半导体解决方案公司 光检测装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204950B1 (en) * 2017-09-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2020184213A1 (ja) * 2019-03-11 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2020203222A1 (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444899B2 (ja) * 2008-09-10 2014-03-19 ソニー株式会社 固体撮像装置の製造方法、および固体撮像装置の製造基板
JP7058479B2 (ja) * 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
EP3387676B1 (en) 2016-10-18 2024-12-04 Sony Semiconductor Solutions Corporation Photodetector
US10985201B2 (en) * 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033136A (ja) * 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US10204950B1 (en) * 2017-09-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
WO2020184213A1 (ja) * 2019-03-11 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2020203222A1 (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234070A1 (ja) * 2022-06-01 2023-12-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
WO2025197027A1 (ja) * 2024-03-21 2025-09-25 ソニーセミコンダクタソリューションズ株式会社 光検出素子および距離センサ

Also Published As

Publication number Publication date
US12527096B2 (en) 2026-01-13
JP2022113371A (ja) 2022-08-04
US20240072192A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
JP7413432B2 (ja) センサ、測距装置
CN113853686B (zh) 光接收元件和电子设备
US11127772B2 (en) Sensor chip and electronic apparatus
CN113383431B (zh) 传感器芯片、电子设备和测距装置
US12527096B2 (en) Optical detection device
CN110036491B (zh) 雪崩光电二极管传感器
CN111052404B (zh) 雪崩光电二极管传感器和电子装置
US20240038913A1 (en) Light receiving element, distance measuring system, and electronic device
WO2020202888A1 (ja) センサチップおよび測距装置
CN116568991A (zh) 光检测装置及测距装置
US20220384493A1 (en) Solid-state imaging apparatus and distance measurement system
US20250040269A1 (en) Photodetection device and distance measuring system
WO2025088776A1 (ja) 受光素子、測距システム
WO2024004222A1 (ja) 光検出装置およびその製造方法
US20240072080A1 (en) Light detection device and distance measurement apparatus
WO2023090277A1 (ja) 半導体装置及び光検出装置
WO2025258234A1 (ja) 光検出装置および測距装置
WO2025009424A1 (ja) 光検出装置及び測距システム
WO2023238513A1 (ja) 光検出器、及び光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22742413

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18258049

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22742413

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 18258049

Country of ref document: US