WO2022141539A1 - 一种接收器、芯片及电子设备 - Google Patents

Abstract

本申请公开了一种接收器、芯片及电子设备，该接收器中的N个接收端可以与N条信号线分别一一对应连接，接收N条信号线分别传输的N个子信号。N个下拉电阻的一端分别与N个接收端一一对应连接，N个下拉电阻的另一端与所述负电阻电路的一端连接，负电阻电路的另一端接地。后级电路与N个接收端连接，可以对N个子信号中的任两个子信号进行差分处理。该接收器可以抑制共模噪声，有利于提高接收器的抗干扰能力。

Description

一种接收器、芯片及电子设备 技术领域

本申请涉及电子科学技术领域，尤其涉及一种接收器、芯片及电子设备。

背景技术

随着电子设备性能的提升，电子设备中信号传输的抗干扰能力面临着日益严峻的挑战。例如在第5代(5 ^th generation，5G)智能手机中常集成摄像模组和大量天线。其中摄像模组可以根据采集到的图像数据生成数据信号，该数据信号可以承载图像数据。摄像模组中设置有发送器，该发送器通过高速信号线与片上系统(system on chip，SoC)中的接收器连接，从而使得摄像模组可以通过高速信号线将数据信号发送给SoC。

具体来说，数据信号可以改变高速信号线的电平状态，SoC中的接收器可以识别高速信号线的电平状态的变化，从而接收数据信号。然而，若在高速信号线传输数据信号期间，智能手机中的天线同时在发射信号，则天线便会对高速信号线上传输的数据信号产生干扰。天线在高速信号线中产生共模噪声，该共模噪声会干扰高速信号线的电平状态，进而使SoC无法接收到正确的数据信号，从而使数据信号的误码率升高。

在一些现有的技术方案中，可以在高速信号线外围设置电磁屏蔽罩，以增强信号传输的抗干扰能力。然而，电磁屏蔽罩的成本较高，电子设备的制造工序繁琐，且不利于提高电子设备的集成度。有鉴于此，目前电子设备中信号传输的抗干扰能力还有待进一步加强。

发明内容

本申请提供一种接收器、芯片及电子设备，有利于在不增加电子设备制造工序，降低电子设备的制造成本的同时，提高电子设备中接收器的抗干扰能力。

第一方面，本申请提供一种接收器，该接收器主要包括N个接收端、N个下拉电阻、负电阻电路和后级电路，N为大于1的整数。其中，N个接收端可以与N条信号线分别一一对应连接，接收N条信号线分别传输的N个子信号。N个下拉电阻的一端分别与N个接收端一一对应连接，N个下拉电阻的另一端与所述负电阻电路的一端连接，负电阻电路的另一端接地；其中，负电阻电路的等效电阻为负。后级电路与N个接收端连接，后级电路用于对N个子信号中的任两个子信号进行差分处理。

在本申请中，N的取值与接收器的具体实现有关。例如，若接收器为高速串行收发器(serializer/deserializer，SerDes)或D类物理层(D-physical layer，D-PHY)接收器，则N取值为2。若接收器为C类物理层(C-physical layer，C-PHY)接收器，则N取值为3。

在N等于2时，后级电路可以接收到的两个子信号进行差分处理。在N大于2时，N个子信号之间存在多种可能的两两组合。后级电路可以对其中的部分两两组合进行差分处理，也可以对每个两两组合进行差分处理，本申请对此并不多作限制。

本申请通过在接收器中增加负电阻电路来抵消下拉电阻带来的共模阻抗，有利于整体上降低接收器的共模阻抗，在接收器的接收端便大幅抑制共模噪声。理论上讲，在接收器的共模阻抗为0时，可将共模噪声抑制到0。本申请中，无需贴铜箔或设置电磁屏蔽结构，不增加电子设备制造工序，有利于降低制造成本，并减少对电子设备的空间占用。同时， 在接收器的共模阻抗趋近于0时，有利于将共模噪声抑制到接近0，有利于提高数据信号传输的抗干扰能力。

示例性的，本申请实施例中负电阻电路的等效电阻可以为-Rt/2N至-3Rt/2N之间的任一取值，其中，Rt为下拉电阻的阻值。采用该实现方式，相较于无负电阻电路的情况，本申请可以降低至少一半的共模阻抗。而且，在负电阻电路的等效电阻为-Rt/N时，可以将接收器的共模阻抗降为0，进而可以将共模噪声抑制为0。

示例性的，负电阻电路可以包括反相器和N型金属氧化物半导体晶体管NMOS，反相器的输入端与NMOS的漏极连接，反相器的输出端与NMOS的栅极连接，NMOS的漏极与N个下拉电阻的另一端连接，NMOS的源极接地。假设反相器的输入电压为Vn(正值)，则反相器的输出电压为-Vn，控制源极输出电流的栅源电压为负值，即-Vn，源极输出电流也为负值。也就是说，由NMOS的漏极到源极的电阻为负值，因此负电阻电路的等效电阻为负值。

为了防止偏置电压被降低，本申请实施例至少可以采用以下两种方案：

方案一：共模电容

在一种可能的实现方式中，共模电容的一端与负电阻电路的另一端连接，共模电容的另一端接地。由于偏置电压为直流电压，而共模电容具有直流断路(隔直)的特性，因此共模电容可以防止子信号的偏置电压被降低。

在另一种可能的实现方式中，共模电容的一端与N个下拉电阻的另一端连接，共模电容的另一端与负电阻电路的一端连接。也就是说，共模电容位于N个下拉电阻和负电阻电路之间。这是因为，对于一些负电阻电路，需要其中的直流通路导通到地才能工作。本申请将负电阻电路的另一端直接接地，可以防止共模电容阻断负电阻电路的直流通路，使得在防止子信号的偏置电压被降低的同时，使负电阻电路可以保持正常工作。

方案二：前置电容和后置电容

接收器还包括N个前置电容和N个后置电容。其中，N个前置电容的一端分别与N个接收端一一对应连接，N个前置电容的另一端分别与N个下拉电阻的一端一一对应连接。N个后置电容的一端分别与N个前置电容的另一端一一对应连接，N个后置电容的另一端与后级电路连接。

具体来说，接收器通过N条信号线与发送器连接，由发送器输出N个子信号。发送器中包括上拉电源，通过设置前置电容，可以防止发送器中上拉电源的输出电流过大。接收器中也包括上拉电源，通过设置后置电容，可以防止接收器中上拉电源的输出电流过大。

后级电路可以分别对接收到的N个子信号施加偏置电压；对施加偏执电压后的N个子信号中的任两个子信号进行差分处理。

方案三：后置电容

与方案二类似，区别在于N个前置电容也可以位于接收器外部。具体实现不再赘述。

第二方面，本申请提供一种芯片，该芯片主要包括本申请上述第一方面中任一项所提供的接收器。

第三方面，本申请提供一种电子设备，该电子设备主要包括本申请上述第二方面所供的电子设备。

本申请的这些方面或其它方面在以下实施例的描述中会更加简明易懂。

附图说明

图1为一种智能手机结构示意图；

图2a和图2b为一种子信号示意图；

图3为一种发送器与接收器之间的连接关系示意图；

图4为本申请实施例提供的一种接收器的结构示意图；

图5为本申请实施例提供的一种负电阻电路的结构示意图；

图6a为对于子信号，无负电阻电路时下拉电阻的等效结构示意图；

图6b为对于共模噪声，无负电阻电路时下拉电阻的等效结构示意图；

图7a为本申请实施例中对于共模噪声的下拉电阻的等效结构示意图；

图7b为本申请实施例中对于子信号的下拉电阻的等效结构示意图；

图8为本申请实施例提供的一种接收器的结构示意图；

图9为本申请实施例提供的一种SerDes或D-PHY的结构示意图；

图10为本申请实施例提供的一种C-PHY的结构示意图；

图11为本申请实施例提供的一种接收器的结构示意图；

图12为本申请实施例提供的一种SerDes或D-PHY的结构示意图；

图13为本申请实施例提供的一种C-PHY的结构示意图；

图14为本申请实施例提供的一种接收器的结构示意图；

图15为本申请实施例提供的一种接收器的结构示意图。

具体实施方式

下面将结合附图，对本申请实施例进行详细描述。为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。需要说明的是，在本申请的描述中“至少一个”是指一个或多个，其中，多个是指两个或两个以上。鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接，例如A与B连接，也可以是A与C直接连接，C与B直接连接，A与B之间通过C实现了连接。

在大多数电子设备(如智能手机、平板电脑、笔记本电脑等)中，信息传输是实现电子设备功能的基础。随着电子设备性能的提升，电子设备中信号传输的抗干扰能力面临着日益严峻的挑战。

例如在图1所示的5G智能手机中，智能手机10主要包括SoC11、摄像模组12和n个天线(天线1至天线n)，n为大于或等于1的整数。其中，SoC11与摄像模组12通过信号线14连接。

在一个具体的场景中，摄像模组12中包括摄像头，摄像模组12可以根据摄像头采集到的图像数据生成数据信号，该数据信号可以承载图像数据。摄像模组12进而通过信号线14将该图像数据发送给SoC11，使得SoC11可以对图像数据作进一步处理。

示例性的，摄像模组12所发送的数据信号包括子信号p和子信号n。如图3所示，摄像模组12包括发送器121，发送器121与信号线14p和信号线14n连接。其中，信号线14p用于传输子信号p，信号线14n用于传输子信号n。

子信号p和子信号n的电压波动范围相同，且相位相差180度。具体来说，若子信号p为高电平，则子信号n为低电平。若子信号n为高电平，则子信号p为低电平。

示例性的，如图2a所示，为一比特数据对应的子信号n和子信号p的电平状态示意图。图2a中子信号n为高电平，子信号p为低电平，子信号p与子信号n之间的电平差为-1.5V，可以传输一比特数据“0”。可以理解，在子信号n为低电平，子信号p为高电平，子信号n与子信号p之间的电平差为1.5V时，可以传输一比特数据“1”。

SoC11可以接收数据信号，也就是接收子信号p和子信号n。SoC11进而可以对接收到的子信号p和子信号n进行差分处理，得到子信号p减去子信号n的电平差，从而获取数据信号所承载的图像数据。例如上例中，若子信号p减去子信号n的电平差为-1.5V，对应一比特数据“0”，若子信号p减去子信号n的电平差为1.5V，对应一比特数据“1”。

一般来说，如图3所示，摄像模组12位于手机主板外部，摄像模组12通过柔性电路板(flexible printed circuit，FPC)和板到板(board to board，BTB)连接器与手机主板连接。FPC承载信号线14p和信号线14n，并由BTB连接器将FPC和手机主板连接，使得信号线14p和信号线14n可以与位于手机主板上的SoC11连接。可以理解，信号线14p和信号线14n位于手机主板的部分可以由手机主板上的印刷电路板(print circle board，PCB)走线实现。

如图3所示，SoC11中包括接收器111，接收器111分别与信号线14p和信号线14n连接，可以分别接收子信号p和子信号n。SoC11进而可以根据接收器111接收到的子信号p和子信号n获取图像数据，具体实现不再赘述。

一方面，随着摄像模组12的照片像素、动态视频每秒帧数等性能不断提高，摄像模组12与SoC11之间的传输速率也需要同步提升。也就是说，信号线14p和信号线14n多为高速信号线，子信号p和子信号n为高速信号。如图2b所示，由于子信号p和子信号n为高速信号，因此子信号p和子信号n传输一比特数据的用时较短。因此，接收器111需要在较短时间内对子信号p和子信号n完成差分处理。外加PCB走线等损耗影响，使得接收器111对外部环境噪声越来越敏感，数据信号的误码率提高。

另一方面，随着5G时代来临，智能手机10增加了很多5G频段的天线(如图1所示的天线1至天线n)，使得整个智能手机的电磁干扰(electromagnetic interference，EMI)更加密集。在天线1至天线n发射功率信号时，可以对信号线14p和信号线14n的裸露部分产生严重的干扰，导致在子信号p和子信号n中引入了共模噪声，进而制约了智能手机10的摄像规格的提升和产品竞争力。

因此，如何低成本、高性能地解决数据信号(包括子信号p和子信号n)的EMI问题，使数据信号的传输速率得以进一步提升，是影响智能手机10的摄像规格和产品竞争力的重要难点。

以图3为例，数据信号的EMI主要来自于信号线14p和信号线14n位于FPC的裸露部分。 为了降低数据信号的EMI，在目前的一种实现方式中，可以对摄像模组12、FPC和BTB增加金属化接地的电磁屏蔽结构。例如对摄像模组12的外壳进行金属化屏蔽、对FPC添加EMI屏蔽膜，或者对FPC和BTB连接器贴接地的铜箔来屏蔽外部的EMI。

然而，采用该实现方式的成本较高，工艺复杂。而且，该实现方式的屏蔽效果取决于屏蔽结构是否能良好接地。若接地点的数量不足或接地点的位置不够理想，便可能使屏蔽效果大打折扣。此外，在FPC的表面贴铜箔还有可能增大信号线14p和信号线14n的高频损耗，不利于进一步提高数据信号的传输速率。

有鉴于此，本申请实施例提供一种接收器，通过在接收器中设置负电阻电路，以提高数据信号传输的抗干扰能力。而且，本申请实施例无需在FPC上设置电磁屏蔽结构，成本较低，不增加电子设备的制造工序。

接下来，以图4中的发送器121和接收器111为例，对本申请实施例所提供的接收器作进一步的示例性说明。需要指出的是，为了简化附图，省去了发送器121和接收器111之间的其它结构，如FPC、BTB连接器、手机主板等结构。但在实际结构中，发送器121和接收器111之间还可以包括其它结构。

示例性的，如图4所示，接收器111主要N个接收端(接收端p1至接收端pN)、N个下拉电阻(下拉电阻Rt1至下拉电阻RtN)、负电阻电路Rn和后级电路，N为大于1的整数。N个接收端分别与N条信号线(信号线14-1至信号线14-N)连接。

发送器121可以通过N条信号线向接收器111发送数据信号。具体来说，信号线14-1至信号线14-N可以称为一组信号线，在发送器121与接收器111之间可以通过一组或多组信号线连接。每组信号线可以传输一个数据信号，因此一个数据信号内的N个子信号也可以称为一组子信号。在发送器121与接收器111之间通过多组信号线连接时，发送器121可以向接收器111并行发送多个数据信号。为了便于理解，本申请实施例接下来以一组信号线所传输的一组子信号为例进行说明。

数据信号包括N个子信号(子信号1至子信号N)，该N个子信号与N个信号线分别一一对应。其中，信号线1用于传输子信号1，信号线2用于传输子信号2，……，信号线N用于传输子信号N。

在本申请实施例中，N的取值与接收器111的具体实现有关。例如，若接收器111为高速串行收发器(serializer/deserializer，SerDes)或D类物理层(D-physical layer，D-PHY)接收器，则N取值为2。若接收器111为C类物理层(C-physical layer，C-PHY)接收器，则N取值为3。本申请实施例对此不再一一列举。

在N个子信号中，任意两个子信号的相位不同。而且在任一时刻，N个子信号的平均电压为稳定值，该稳定值又可以称为偏置电压。例如图2a中，在任一时刻子信号p和子信号n之间的平均电压为0.75V，该0.75V也可以称为偏置电压。

后级电路可以对N个子信号中的任两个子信号进行差分处理。示例性的，后级电路可以包括差分运算电路，该差分运算电路的一个输入端可以接收该两个子信号中的一个子信号，该差分运算电路的另一个输入端可以接收该两个子信号中的另一个子信号，该差分运算电路可以对这两个子信号进行差分处理，从而输出这两个子信号的电压差。

具体来说，在N等于2时，如接收器111为SerDes或D-PHY接收器的情况下，接收器111与信号接收器111与信号线14-1和信号线14-2连接，可以分别接收子信号1和子信号2，子信号1和子信号2互为差分信号。后级电路可以对子信号1和子信号2进行差分处理，从而得到 子信号1减去子信号2的电压差。

在N大于2时，N个子信号之间存在多种可能的两两组合。后级电路可以对其中的部分两两组合进行差分处理，也可以对其中每个两两组合进行差分处理，本申请实施例对此并不多作限制。

示例性的，如接收器111为C-PHY接收器的情况下，接收器111与信号接收器111与信号线14-1、信号线14-2和信号线14-3连接，可以分别接收子信号1、子信号2和子信号3。其中，子信号1、子信号2和子信号3的相位互不相同，且在任一时刻，子信号1、子信号2和子信号3的平均电压为偏置电压。

后级电路可以分别对子信号1和子信号2、子信号1和子信号3、子信号2和子信号3进行差分处理，分别得到子信号1减去子信号2的电压差、子信号1减去子信号3的电压差，以及子信号2减去子信号3的电压差。

如图4所示，接收器111中的N个下拉电阻与N个接收端分别一一对应连接。具体来说，下拉电阻Rt1的一端与接收端p1连接，下拉电阻Rt2的一端与接收端p2连接，……，下拉电阻RtN的一端与接收端pN连接。

N个下拉电阻的另一端与负电阻电路Rn的一端连接，负电阻电路Rn的另一端接地。其中，负电阻电路Rn是一种等效电阻为负的电路，也就是说，在负电阻电路Rn的电流随电压的增大而降低。

示例性的，如图5所示，负电阻电路Rn可以包括反相器A和N型金属氧化物半导体晶体管(N metal oxide semiconductor，NMOS)，反相器A的输入端与NMOS的漏极连接，反相器A的输出端与NMOS的栅极连接，NMOS的漏极与N个下拉电阻的另一端连接，NMOS的源极接地。

如图5所示，负电阻电路Rn的一端的电压为Vn，另一端的电压为0。反相器A的输入电压为Vn(正值)，输出电压为-Vn，控制源极输出电流的栅源电压为负值，即-Vn，源极输出电流也为负值。也就是说，由NMOS的漏极到源极的电阻为负值，因此图5所示的负电阻电路Rn的等效电阻为负值。

需要指出的是，图5仅为负电阻电路Rn的一种示例，在不同的应用场景下，负电阻电路Rn还可以有其它可能的实现方式，本申请实施例对此不再一一列举。

接下来，以接收器111为SerDes的场景为例进行对本申请实施例的抗干扰原理进行说明。

假设接收器111中没有设置负电阻电路Rn：

如图6a所示，假设子信号1为高电平，子信号2为低电平，因此接收端p1的电势高于接收端p2的电势。电流从接收端p1输入，经下拉电阻Rt1和下拉电阻Rt2后，从接收端p2输出。在此情况下，下拉电阻Rt1和下拉电阻Rt2可以等效为串联关系。

本申请实施例中，接收器111对于子信号1和子信号2的阻抗可以称为差分阻抗。如图6a所示，对于子信号1和子信号2，下拉电阻Rt1和下拉电阻Rt2可以等效为串联关系，因此，接收器111的差分阻抗Zdiff＝2Rt，其中，Rt为下拉电阻Rt1和下拉电阻Rt2的阻值。

EMI可以在信号线14-1和信号线14-2中生成共模噪声。如图6b所示，对于共模噪声，电流可以从接收端p1和接收端p2输入，并从接地输出。在此情况下，下拉电阻Rt1和下拉电阻Rt2可以等效为并联关系。

本申请实施例中，接收器111对于共模噪声的阻抗可以称为共模阻抗。如图6b所示，对于共模噪声，下拉电阻Rt1和下拉电阻Rt2可以等效为并联关系，因此，接收器111的共模阻 抗Zcm＝Rt/2。

可以理解，共模阻抗越大，接收器111所接收到的共模噪声便越大。若要抑制接收器111所接收到的共模噪声，则应尽量降低下拉电阻Rt1和下拉电阻Rt2的共模阻抗。

有鉴于此，本申请实施例在接收器111中设置负电阻电路Rn：

如图7a所示，对于共模噪声，下拉电阻Rt1和下拉电阻Rt2可以等效为并联关系，并联电阻为Rt/2。负电阻电路Rn的一端分别与下拉电阻Rt1和下拉电阻Rt2连接，接收器111的共模阻抗可以理解为负电阻电路Rn的等效电阻，以及下拉电阻Rt1和下拉电阻Rt2的并联电阻之和。

由于负电阻电路Rn的等效电阻为负值，因此负电阻电路Rn可以部分或完全抵消下拉电阻Rt1和下拉电阻Rt2产生的共模阻抗，从而整体上降低接收器111的共模阻抗，使接收器111接收到的共模噪声可以向地释放，从而有利于抑制共模噪声。

可以理解，在负电阻电路Rn的等效电阻为-Rt/2时，接收器111的共模阻抗为Zcm＝0。此时，可实现共模噪声被压制到零的水平，大大改善EMI对接收器111的影响。

如图7b所示，对于子信号1和子信号2，下拉电阻Rt1和下拉电阻Rt2仍可以等效为串联关系，负电阻电路Rn并不会改变接收器111的差分阻抗。

综上所述，本申请实施例通过在接收器111中增加负电阻电路Rn来抵消下拉电阻带来的共模阻抗，有利于整体上降低接收器111的共模阻抗，在接收器111的接收端便大幅抑制共模噪声。理论上讲，在接收器111的共模阻抗为0时，可将共模噪声抑制到0。

本申请实施例中，无需在FPC上贴铜箔，因此不会增加硬件链路损耗，有利于数据信号传输速度的进一步提升。而且，无需在摄像模组12、FPC和BTB连接器等区域设置电磁屏蔽结构，不需要增加电子设备制造工序，有利于降低制造成本，并减少对智能手机10的空间占用。同时，在接收器111的共模阻抗趋近于0时，有利于将共模噪声抑制到接近0，有利于提高数据信号传输的抗干扰能力。

在具体实现时，负电阻电路Rn的等效电阻可以设置为-3Rt/2N至-Rt/2N之间的任一取值，也就是说，负电阻电路Rn的等效电阻可以等于-Rt/2N，或者等于-3Rt/2N，或者大于-3Rt/2N且小于-Rt/2N，其中，Rt为每个下拉电阻的阻值。

例如图8所示，在D-PHY和SerDes中N取值为2，也就是说，负电阻电路Rn的等效电阻可以设置为-3Rt/4至-Rt/4之间的任意取值。如图6b所示，在不设置负电阻电路Rn的情况下，接收器111的共模阻抗为两个下拉电阻的并联电阻，也就是Rt/2。因此，将负电阻电路Rn的等效电阻设置为-3Rt/4至-Rt/4之间的任意取值，可以将接收器111的共模阻抗降至-Rt/4至Rt/4之间的任意取值。相较于不设置负电阻电路Rn时的共模阻抗Rt/2，本申请实施例所提供的负电阻电路Rn可以抵消至少一半共模阻抗，并存在完全抵消共模阻抗的取值(即-Rt/2)。

又例如图9所示，在C-PHY中N取值为3，也就是说，负电阻电路Rn的等效电阻可以设置为3-Rt/6至-Rt/6之间的任意取值。与图6b所示的N＝2的情况类似，在不设置负电阻电路Rn的情况下，接收器111的共模阻抗为三个下拉电阻的并联电阻，也就是Rt/3。因此，负电阻电路Rn的等效电阻设置为3-Rt/6至-Rt/6之间的任意取值，可以将接收器111的共模阻抗降至-Rt/6至Rt/6之间的任意取值。相较于不设置负电阻电路Rn时的共模阻抗Rt/3，本申请实施例所提供的负电阻电路Rn可以抵消至少一半共模阻抗，并存在完全抵消共模阻抗的取值(即-Rt/3)。

如前所述，在任一时刻，N个子信号的平均电压为稳定的偏置电压。可以理解，偏置电压为直流电压，每个子信号皆可以视为在以偏置电压为中心的电压范围内波动。因此，每个子信号皆可以分为偏置电压和交流电压，该交流电压便可以表示子信号在任一时刻的电压与偏置电压之间的电压差。例如子信号1的偏置电压为0.75，则交流电压为V1(t)-0.75，其中，V1(t)表示子信号1在时间点t的电压。

在本申请实施例中，接收器111中包括负电阻电路Rn，可以降低接收器111的共模阻抗。由于偏置电压为直流电压，相当于共模信号，因此，在降低接收器111的共模阻抗的同时还有可能降低偏置电压。在接收器111的共模阻抗趋近于0时，负电阻电路Rn可以使子信号的偏置电压降为0。

当子信号的偏置电压降低时，后级电路有可能无法识别其所接收到的各个子信号。有鉴于此，本申请实施例至少可以通过以下任一方案保持子信号中的偏置电压不被降低。

方案一：共模电容

在一种可能的实现方式中，如图8所示，共模电容Ccm的一端与负电阻电路Rn的另一端连接，共模电容Ccm的另一端接地。共模电容Ccm可以实现直流断路，交流短路。对于偏置电压，其为稳定的直流电压，因此共模电容Ccm可以防止偏置电压被降低。而共模噪声是一种交流电压，因此共模电容Ccm对共模噪声的影响较小，共模噪声仍可以通过接地释放。

示例性的，在D-PHY和SerDes中共模电容Ccm和负电阻电路Rn之间的连接关系可以如图9所示。在C-PHY中共模电容Ccm和负电阻电路Rn之间的连接关系可以如图10所示。

在另一种可能的实现方式中，如图11所示，共模电容Ccm的一端与N个下拉电阻的另一端连接，共模电容Ccm的另一端与负电阻电路Rn的一端连接。

具体来说，负电阻电路Rn多为有源电路，在一些结构的负电阻电路Rn中，需要负电阻电路Rn中的直流通路导通才能工作。若负电阻电路Rn与接地之间间隔共模电容Ccm，则会使负电阻电路Rn中的直流通路断开，使负电阻电路Rn无法正常工作。

在图11所示的接收器111中，负电阻电路Rn直接接地，可以在通过共模电容Ccm保持各个子信号的偏置电压不被降低的同时，使负电阻电路Rn的直流通路导通，进而使负电阻电路Rn可以正常工作。示例性的，在D-PHY和SerDes中共模电容Ccm和负电阻电路Rn之间的连接关系可以如图12所示。在C-PHY中共模电容Ccm和负电阻电路Rn之间的连接关系可以如图13所示。

方案二：前置电容和后置电容

如图14所示，接收器111还包括N个前置电容C11至C1N，以及N个后置电容C21至C2N。

其中，N个前置电容的一端分别与N个接收端一一对应连接，N个前置电容的另一端分别与N个下拉电阻的一端一一对应连接。N个后置电容的一端分别与N个前置电容的另一端一一对应连接，N个后置电容的另一端与后级电路连接。

具体来说，发送器121中存在上拉电源，该上拉电源分别与信号线14-1和14-N连接，发 送器121可以分别控制上拉电源与各个信号线之间的导通与断开，从而控制各个子信号的电压。

可以理解，若接收器111中的下拉电阻Rt1至RtN，以及负电阻电路Rn可以实现直流短路，则会使发送器121中的上拉电源的输出电流过大，不利于发送器121和接收器111的安全。因此，可以设置前置电容C11至C1N，防止信号线14-1至信号线14-2中出现大电流。

由于前置电容C11至C1N具有直流断路(隔直)的特性，因此前置电容C11至C1N可以将子信号1至子信号N的偏置电压降为0。

在此情况下，后级电路中可以包括上拉电源，后级电路可以通过上拉电源为接收到的子信号施加偏置电压。例如，子信号中的偏置电压为0.75V，经N个前置电容隔直后偏置电压下降为0V。则，后级电路可以为各个子信号施加0.75V的偏置电压，可以理解为后级电路将各个子信号的电压同步增加0.75V。

可以理解，若接收器111中的下拉电阻Rt1至RtN，以及负电阻电路Rn可以实现直流短路，则会使后级电路中的上拉电源的输出电流过大，同样不利于发送器121和接收器111的安全。因此，可以设置后置电容C21至C2N，防止后级电路中的上拉电源的输出电流过大。

方案三：

示例性，如图15所示。N条信号线(信号线14-1至信号线14-N)包括N个前置电容(前置电容C11至前置电容C1N)，该N个前置电容与接收器111的N个接收端分别一一对应连接。

在此情况下，接收器111可以包括N个后置电容，该N个后置电容的一端分别与N个接收端一一对应连接，该N个后置电容的另一端与后级电路连接。

可以理解，方案三与方案二类似，区别在于方案三中的前置电容C11至C1N也可以位于接收器111外部。示例性的，前置电容C11至C1N可以设置于图3所示的手机主板。方案三的具体原理不再赘述。

基于相同的技术构思，本申请实施例还提供一种芯片，该芯片可以是通用串行总线(universal serial bus，USB)芯片、高速串行计算机扩展总线(peripheral component interconnect express，PCI-E)芯片、处理器芯片、SoC芯片、电子控制单元(electronic control unit，ECU)、图形处理器(graphics processing unit，GPU)、专用集成电路(application specific integrated circuits，ASIC)等芯片。该芯片可以通过本申请实施例所提供的接收器111接收数据信号，并对该数据信号进行处理。

基于相同的技术构思，本申请实施例还提供一种电子设备，该电子设备可以包括上述芯片。示例性的，该电子设备可以是智能手机、平板电脑、无线基站、交换机、路由器、互联网高端服务器等。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的保护范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (11)

1. 一种接收器，其特征在于，包括N个接收端、N个下拉电阻、负电阻电路和后级电路，N为大于1的整数；

   所述N个接收端，用于与N条信号线分别一一对应连接，接收所述N条信号线分别传输的N个子信号；

   所述N个下拉电阻的一端分别与所述N个接收端一一对应连接，所述N个下拉电阻的另一端与所述负电阻电路的一端连接，所述负电阻电路的另一端接地；其中，所述负电阻电路的等效电阻为负；

   所述后级电路与所述N个接收端连接，所述后级电路用于对所述N个子信号中的任两个子信号进行差分处理。
2. 根据权利要求1所述的接收器，其特征在于，所述接收器还包括共模电容；

   所述共模电容的一端与所述负电阻电路的另一端连接，所述共模电容的另一端接地。
3. 根据权利要求1所述的接收器，其特征在于，所述接收器还包括共模电容；

   所述共模电容的一端与所述N个下拉电阻的另一端连接，所述共模电容的另一端与所述负电阻电路的一端连接。
4. 根据权利要求1至3中任一项所述的接收器，其特征在于，所述接收器还包括N个前置电容和N个后置电容；

   所述N个前置电容的一端分别与所述N个接收端一一对应连接，所述N个前置电容的另一端分别与所述N个下拉电阻的一端一一对应连接；

   所述N个后置电容的一端分别与所述N个前置电容的另一端一一对应连接，所述N个后置电容的另一端与所述后级电路连接。
5. 根据权利要求1至3中任一项所述的接收器，其特征在于，所述N条信号线包括N个前置电容，所述N个前置电容与所述接收器的N个接收端分别一一对应连接；

   所述接收器还包括N个后置电容，所述N个后置电容的一端分别与所述N个接收端一一对应连接，所述N个后置电容的另一端与所述后级电路连接。
6. 根据权利要求4或5所述的接收器，其特征在于，所述后级电路具体用于：

   分别对所述N个子信号施加偏置电压；

   对施加偏执电压后的所述N个子信号中的任两个子信号进行差分处理。
7. 根据权利要求1至6中任一项所述的接收器，其特征在于，所述负电阻电路的等效电阻为-3Rt/2N至-Rt/2N之间的任意取值，其中，Rt为所述下拉电阻的阻值。
8. 根据权利要求1至7中任一项所述的接收器，其特征在于，所述负电阻电路包括反相器和N型金属氧化物半导体晶体管NMOS，所述反相器的输入端与所述NMOS的漏极连接，所述反相器的输出端与所述NMOS的栅极连接，所述NMOS的漏极与所述N个下拉电阻的另一端连接，所述NMOS的源极接地。
9. 根据权利要求1至8中任一项所述的接收器，其特征在于，所述接收器为C类物理层C-PHY接收器，或D类物理层D-PHY接收器，或高速串行收发器SerDes。
10. 一种芯片，其特征在于，包括如权利要求1至9中任一项所述的接收器。
11. 一种电子设备，其特征在于，包括如权利要求10所述的芯片。

Images