WO2022130570A1 - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
WO2022130570A1
WO2022130570A1 PCT/JP2020/047174 JP2020047174W WO2022130570A1 WO 2022130570 A1 WO2022130570 A1 WO 2022130570A1 JP 2020047174 W JP2020047174 W JP 2020047174W WO 2022130570 A1 WO2022130570 A1 WO 2022130570A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
transmission line
frequency
filter circuit
stub
Prior art date
Application number
PCT/JP2020/047174
Other languages
English (en)
French (fr)
Inventor
陽 山口
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Priority to JP2022502201A priority Critical patent/JP7219852B2/ja
Priority to EP20947811.4A priority patent/EP4044360B1/en
Priority to PCT/JP2020/047174 priority patent/WO2022130570A1/ja
Priority to US17/633,983 priority patent/US20220399626A1/en
Priority to CN202080053654.4A priority patent/CN114946080A/zh
Publication of WO2022130570A1 publication Critical patent/WO2022130570A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/212—Frequency-selective devices, e.g. filters suppressing or attenuating harmonic frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters

Definitions

  • the present invention relates to a filter circuit.
  • wireless communication modules that perform wireless communication using high-frequency signals such as microwaves and millimeter waves have been actively developed.
  • a wireless communication module is often realized as an MMIC (Monolithic Microwave Integrated Circuit).
  • MMIC Monitoring Microwave Integrated Circuit
  • Patent Document 1 discloses a conventional filter circuit provided in an MMIC.
  • This filter circuit includes a parallel stub connected in parallel to the main line through which a high frequency signal is transmitted, and a capacitance provided between the main line and ground (ground potential).
  • the parallel stub is a series of two stubs having a discontinuous characteristic admittance, one end of which is connected to the main line and the other end of which is an open end.
  • Such a filter circuit shortens the length of the parallel stub by discontinuously changing the phase of the characteristic admittance at the connection point of the two stubs forming the parallel stub.
  • the loss of the high frequency signal in the pass band is reduced by the capacitance connected in parallel with the main line.
  • the filter circuit disclosed in Patent Document 1 described above can suppress only a high frequency signal in one frequency band. Therefore, for example, when it is necessary to suppress high frequency signals in two frequency bands, it is necessary to prepare a filter circuit capable of suppressing high frequency signals in each frequency band. Therefore, the entire filter circuit. There is a problem that the size of the is increased.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a small filter circuit capable of suppressing high frequency signals in a plurality of frequency bands.
  • the filter circuit includes a first capacitor (21) having one end connected to the ground, a first transmission line (11) having one end connected to the other end of the first capacitor, and the first one.
  • a second transmission line (12) connected between the other end of the transmission line and the main line (L0) through which a high-frequency signal is transmitted, and whose electric length is set to 1/2 of the electric length of the first transmission line.
  • a second capacitor (22) and a third capacitor (23) connected between the connection point between the first transmission line and the second transmission line and the ground, and the first capacitor.
  • the capacitance of the second capacitor and the third capacitor is such that the circuit including the first transmission line, the second transmission line, and the first capacitor resonates in series at a predetermined basic frequency, and the first transmission line,
  • the circuit composed of the first capacitor and the second capacitor resonates in parallel at a frequency three times the basic frequency, and the circuit composed of the second transmission line and the third capacitor is tripled. It is set to resonate in series at a frequency.
  • a circuit consisting of a first capacitor, a first transmission line, and a second transmission line is provided between the ground and the main line, and the connection point between the first transmission line and the second transmission line and the ground are provided.
  • a second capacitor and a third capacitor are provided between the two.
  • the electric length of the second transmission line is set to 1/2 times the electric length of the first transmission line.
  • the capacities of the first capacitor, the second capacitor, and the third capacitor are set as follows. -The circuit consisting of the first transmission line, the second transmission line, and the first capacitor resonates in series at the basic frequency.
  • the circuit consisting of the first transmission line, the first capacitor, and the second capacitor resonates in parallel at a triple frequency.
  • the circuit consisting of the second transmission line and the third capacitor resonates in series at a triple frequency. This realizes a small filter circuit capable of suppressing high frequency signals in multiple frequency bands (basic frequency and triple frequency). be able to.
  • the capacities of the first capacitor, the second capacitor, and the third capacitor are the first transmission line, the second transmission line, the first capacitor, the second capacitor, and the capacitor.
  • the circuit including the third capacitor may be set to resonate in parallel at a frequency twice the basic frequency.
  • the filter circuit according to the above aspect may further include a fourth capacitor having one end connected to the main line and the other end connected to the ground.
  • At least one of the first capacitor, the second capacitor, the third capacitor, and the fourth capacitor may be a variable capacitor whose capacitance can be changed.
  • a fifth capacitor having a capacity obtained by combining the second capacitor and the third capacitor may be provided instead of the second capacitor and the third capacitor.
  • the characteristic impedance of the first transmission line and the second transmission line is Z 1
  • the basic frequency is f1
  • the electrical length of the first transmission line at the basic frequency is ⁇ 1 (provided that the electric length is ⁇ 1).
  • the electrical length of the second transmission line at the basic frequency is ⁇ 2 (where 0 ⁇ 2 ⁇ / 2)
  • the first capacitor, the second capacitor and the above.
  • the capacities of the third capacitor are C 1 , C 2 , and C 3 , respectively
  • the electrical lengths ⁇ 1 and ⁇ 2 are set so as to satisfy the following equations.
  • the capacities C 1 , C 2 , and C 3 may be set so as to satisfy the following equations, respectively.
  • the first transmission line, the second transmission line, the first capacitor, the second capacitor, and the first capacitor as seen from a common connection point between the second transmission line and the fourth capacitor.
  • the capacitance C 4 may be set so as to satisfy the following equation.
  • FIG. 1 is a block diagram showing a main configuration of a filter circuit according to the first embodiment.
  • the filter circuit 1 of the present embodiment includes a stub 11 (first transmission line), a stub 12 (second transmission line), a capacitor 21 (first capacitor), a capacitor 22 (second capacitor), and a capacitor 22 (second capacitor).
  • a capacitor 23 (third capacitor) is provided.
  • Such a filter circuit 1 filters high frequency signals transmitted by the main line L0 (for example, high frequency signals transmitted from the input / output port P1 to the input / output port P2). Specifically, the filter circuit 1 suppresses (blocks) the signal of the fundamental frequency included in the high frequency signal transmitted by the main line L0 and the signal of the triple frequency which is three times the frequency of the fundamental frequency. A signal with a double frequency, which is twice the basic frequency, is passed.
  • the filter circuit 1 is provided, for example, after a multiplication circuit (not shown) that doubles the basic frequency, passes a double frequency signal generated by the multiplication circuit, and leaks from the multiplication circuit.
  • the signal of the triple frequency signal generated in the multiplication circuit is cut off.
  • the basic frequency may be, for example, a microwave band (frequency is about 3 [GHz] to 30 [GHz]) or a millimeter wave band (frequency is about 30 to 300 [GHz]). May be good.
  • connection point A connection point A
  • connection point B connection point B
  • the capacities of the capacitors 21, 22, and 23 are set so that the following conditions ( ⁇ ) to ( ⁇ ) are satisfied.
  • the circuit consisting of stubs 11 and 12 and the capacitor 21 resonates in series at the basic frequency.
  • the circuit consisting of the stub 11 and the capacitors 21 and 22 resonates in parallel at a triple frequency, and the circuit consisting of the stub 12 and the capacitor 23 resonates in parallel. Resonates in series at a double frequency
  • a circuit consisting of stubs 11 and 12 and capacitors 21, 22 and 23 resonates in parallel at a double frequency.
  • the impedance of the circuit consisting of the stubs 11 and 12 and the capacitor 21 with respect to the signal of the fundamental frequency becomes extremely small (zero or almost zero).
  • the connection point A is in a short-circuited state, so that the signal of the fundamental frequency included in the high-frequency signal transmitted by the main line L0 is suppressed by the filter circuit 1.
  • the impedance of the circuit consisting of the stub 11 and the capacitors 21 and 22 with respect to the signal of the triple frequency becomes extremely large (infinite or almost infinite). Further, the impedance of the circuit including the stub 12 and the capacitor 23 with respect to the signal of the triple frequency becomes extremely small (zero or almost zero). As a result, the connection point A is in a short-circuited state, so that the signal having a triple frequency included in the high-frequency signal transmitted by the main line L0 is suppressed by the filter circuit 1.
  • the impedance of the circuit including the stubs 11 and 12 and the capacitors 21 and 22 and 23 becomes extremely large (infinite or almost infinite).
  • the connection point A is opened, so that the double frequency signal included in the high frequency signal transmitted by the main line L0 passes through the filter circuit 1 without being suppressed by the filter circuit 1.
  • the characteristic impedance of the stubs 11 and 12 is Z 1 , and the fundamental frequency is f1. Further, the electric length of the stub 11 at the fundamental frequency f1 is ⁇ 1 (where 0 ⁇ 1 ⁇ / 2), and the electric length of the transmission line of the stub 12 at the fundamental frequency f1 is ⁇ 2 (where 0 ⁇ 2 ). Let it be ⁇ / 2). Further, the capacities of the capacitors 21, 22, and 23 are C 1 , C 2 , and C 3 , respectively.
  • the electric length ⁇ 1 of the stub 11 and the electric length ⁇ 2 of the stub 12 are set so as to satisfy the following equation (1).
  • the capacitance C 1 of the capacitor 21, the capacitance C 2 of the capacitor 22, and the capacitance C 3 of the capacitor 23 are set to satisfy the following equations (2), (3), and (4), respectively.
  • the electric length ⁇ 2 of the stub 12 is set to 1/2 times the electric length ⁇ 1 of the stub 11. That is, in the present embodiment, the stub 11 bears 2/3 of the total length of the stub (sum of the electrical lengths ⁇ 1 and ⁇ 2 of the stubs 11 and 12) connected (parallel connection) to the main line L0, and the remaining 1
  • the stub 12 is responsible for / 3. This is done in order to shorten the total length of the stub connected to the main line L0 and to reduce the size of the filter circuit 1.
  • the filter circuit 1 shown in FIG. 1 suppresses the signal of the basic frequency f1 and the signal of the triple frequency (3. f1) included in the high frequency signal transmitted by the main line L0, and suppresses the signal of the double frequency (2. It functions to pass the signal of f1).
  • FIG. 2 is a diagram showing an example of the frequency characteristics of the filter circuit according to the first embodiment.
  • the graph shown in FIG. 2 shows the frequency characteristics obtained by calculation when the fundamental frequency f1 is 5 [GHz], the characteristic impedance Z 1 is 71 [ ⁇ ], and the electrical length ⁇ 2 is 15 [°]. ing.
  • the horizontal axis is the frequency and the vertical axis is the S parameter.
  • S11 which is one of the S parameters, indicates the reflection characteristic of the filter circuit 1 as seen from the input / output port P1
  • S21 which is one of the S parameters, is the direction from the input / output port P1 to the input / output port P2. It shows the transmission characteristic of the filter circuit 1 in the above.
  • a circuit including the capacitor 21, the stub 11, and the stub 12 is provided between the ground and the main line L0, and the connection points (connection points B) of the stubs 11 and 12 and the ground are connected to each other. Capacitors 22 and 23 are provided between them. Then, the electric length of the stub 12 is set to 1 ⁇ 2 of the electric length of the stub 11. Further, the circuit composed of the capacitor 21, the stub 11, and the stub 12 resonates in series at the basic frequency, the circuit composed of the stub 11, the capacitor 21, and the capacitor 22 resonates in parallel at a triple frequency, and the stub 12 and the capacitor 23 resonate in parallel.
  • the capacitance of the capacitors 21, 22, and 23 is set so that the circuit resonates in series at a frequency tripled. This makes it possible to realize a small filter circuit capable of suppressing high frequency signals in a plurality of frequency bands (fundamental frequency and triple frequency).
  • FIG. 3 is a block diagram showing a main configuration of the filter circuit according to the second embodiment.
  • the filter circuit 2 of the present embodiment has a configuration in which a capacitor 24 (fourth capacitor) is added to the filter circuit 1 shown in FIG.
  • One end of the capacitor 24 is connected to the ground, and the other end of the capacitor 24 is connected to the connection point A.
  • Such a capacitor 24 is provided in order to reduce the loss of the double frequency signal, which is the pass band of the filter circuit 2, and to reliably pass the double frequency signal.
  • the pass band of the filter circuit 2 is the same as the pass band of the filter circuit 1.
  • the impedance (combined impedance) of the circuit consisting of the stubs 11 and 12 and the capacitors 21 and 22,23 with respect to the double frequency signal as seen from the connection point A (common connection point) is set to ZA
  • the capacitance of the capacitor 24 is set to ZA.
  • C 4 The capacity C 4 is set so as to satisfy the following equation (5).
  • a circuit including a capacitor 21, a stub 11, and a stub 12 is provided between the ground and the main line L0, and the stubs 11 and 12 are connected.
  • Capacitors 22 and 23 are provided between the point (connection point B) and the ground.
  • the electric length of the stub 12 is set to 1 ⁇ 2 of the electric length of the stub 11.
  • the circuit composed of the capacitor 21, the stub 11, and the stub 12 resonates in series at the basic frequency
  • the circuit composed of the stub 11, the capacitor 21, and the capacitor 22 resonates in parallel at a triple frequency
  • the stub 12 and the capacitor 23 resonate in parallel.
  • the capacitance of the capacitors 21, 22, and 23 is set so that the circuit resonates in series at a frequency tripled. This makes it possible to realize a small filter circuit capable of suppressing high frequency signals in a plurality of frequency bands (fundamental frequency and triple frequency).
  • a capacitor 24 is provided between the connection point A and the ground.
  • the circuit consisting of the stubs 11 and 12 and the capacitors 21 and 22, 23 connected to the connection point A resonates with the capacitor 24, and the connection point A is surely opened, so that the frequency is surely doubled.
  • the signal can be passed.
  • FIG. 4 is a block diagram showing a main configuration of the filter circuit according to the third embodiment.
  • the filter circuit 3 of the present embodiment has a configuration in which a capacitor 25 is provided in place of the capacitors 22 and 23 of the filter circuit 1 shown in FIG.
  • Such a filter circuit 3 is intended to simplify the element arrangement by reducing the number of capacitors in the filter circuit 1 shown in FIG.
  • the capacitor 25 has a capacity in which the capacitors 22 and 23 shown in FIG. 1 are combined. That is, the capacitor 25 has a capacitance obtained by adding the capacitance C 2 represented by the above-mentioned equation (3) and the capacitance C 3 represented by the above-mentioned equation (4).
  • the filter circuit 3 of the present embodiment includes a capacitor 25 having a capacity obtained by combining the capacitors 22 and 23 shown in FIG. 1 between the ground and the connection point B, and is electrically different from the filter circuit 1 shown in FIG. Is equivalent to. Therefore, similarly to the filter circuit 1 of the first embodiment, it is possible to suppress high frequency signals in a plurality of frequency bands (fundamental frequency and triple frequency). Further, in the present embodiment, the two capacitors 22 and 23 included in the filter circuit 1 are realized by one capacitor 25. As a result, the element arrangement can be simplified as compared with the filter circuit 1 of the first embodiment.
  • the filter circuit 3 of the present embodiment replaces the two capacitors 22 and 23 included in the filter circuit 1 of the first embodiment shown in FIG. 1 with one capacitor 25.
  • the two capacitors 22 and 23 may be replaced with one capacitor 25 in the same manner.
  • the present invention is not limited to the above embodiments and can be freely changed within the scope of the present invention.
  • a part or all of the capacitors 21 to 25 described in the above-described embodiment may be realized by a variable capacitor whose capacitance can be changed.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

フィルタ回路（１）は、第１伝送線路（１１）、電気長が第１伝送線路の電気長の１／２倍に設定された第２伝送線路（１２）、第１キャパシタ（２１）、第２キャパシタ（２２）、及び第３キャパシタ（２３）、を備え、第１キャパシタ、第２キャパシタ、及び第３キャパシタの容量は、第１伝送線路、第２伝送線路、及び第１キャパシタからなる回路が所定の基本周波数で直列共振し、第１伝送線路、第１キャパシタ、及び第２キャパシタからなる回路が基本周波数の３倍の周波数である３倍周波数で並列共振するとともに、第２伝送線路及び第３キャパシタからなる回路が３倍周波数で直列共振するように設定されている。

Description

フィルタ回路
　本発明は、フィルタ回路に関する。
　近年、マイクロ波、ミリ波等の高周波信号を用いて無線通信を行う無線通信モジュールの開発が盛んに行われている。このような無線通信モジュールは、ＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）として実現されることが多い。無線通信モジュールをＭＭＩＣとして実現することで、無線通信モジュールの小型化、コストの低減、信頼性の向上等を図ることができる。
　以下の特許文献１には、ＭＭＩＣに設けられる従来のフィルタ回路が開示されている。このフィルタ回路は、高周波信号が伝送される主線路に対して並列接続された並列スタブと、主線路とグランド（接地電位）との間に設けられた容量とを備える。並列スタブは、特性アドミタンスが不連続の関係にある２つのスタブが直列接続されたものであり、一端が主線路に接続され、他端が開放端とされている。このようなフィルタ回路は、並列スタブをなす２つのスタブの接続点において特性アドミタンスの位相を不連続に変化させることで、並列スタブの長さを短くしている。また、主線路に対して並列接続される容量により通過帯域における高周波信号のロスを低減している。
特開平３－１３６４０１号公報
　ところで、上述した特許文献１に開示されたフィルタ回路は、１つの周波数帯の高周波信号しか抑圧することができない。このため、例えば、２つの周波数帯の高周波信号を抑圧する必要がある場合には、各々の周波数帯の高周波信号を抑圧することができるフィルタ回路を用意する必要があることから、フィルタ回路の全体のサイズが大型化してしまうという問題がある。
　本発明は上記事情に鑑みてなされたものであり、複数の周波数帯の高周波信号を抑圧することができる小型のフィルタ回路を提供することを目的とする。
　本発明の一態様によるフィルタ回路は、一端がグランドに接続された第１キャパシタ（２１）と、一端が前記第１キャパシタの他端に接続された第１伝送線路（１１）と、前記第１伝送線路の他端と高周波信号が伝送される主線路（Ｌ０）との間に接続され、電気長が前記第１伝送線路の電気長の１／２倍に設定された第２伝送線路（１２）と、前記第１伝送線路と前記第２伝送線路との接続点とグランドとの間に接続された第２キャパシタ（２２）及び第３キャパシタ（２３）と、を備え、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量は、前記第１伝送線路、前記第２伝送線路、及び前記第１キャパシタからなる回路が所定の基本周波数で直列共振し、前記第１伝送線路、前記第１キャパシタ、及び前記第２キャパシタからなる回路が前記基本周波数の３倍の周波数である３倍周波数で並列共振するとともに、前記第２伝送線路及び前記第３キャパシタからなる回路が前記３倍周波数で直列共振するように設定されている。
　上記態様によるフィルタ回路では、第１キャパシタ、第１伝送線路、及び第２伝送線路からなる回路をグランドと主線路との間に設け、第１伝送線路と第２伝送線路との接続点とグランドとの間に第２キャパシタ及び第３キャパシタを設けている。そして、第２伝送線路の電気長を第１伝送線路の電気長の１／２倍に設定している。また、第１キャパシタ、第２キャパシタ、及び第３キャパシタの容量を以下の通りに設定している。
　・第１伝送線路、第２伝送線路、及び第１キャパシタからなる回路が基本周波数で直列共振
　・第１伝送線路、第１キャパシタ、及び第２キャパシタからなる回路が３倍周波数で並列共振するとともに、第２伝送線路及び第３キャパシタからなる回路が３倍周波数で直列共振
　これにより、複数の周波数帯（基本周波数及び３倍周波数）の高周波信号を抑圧することができる小型のフィルタ回路を実現することができる。
　上記態様に係るフィルタ回路において、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量は、前記第１伝送線路、前記第２伝送線路、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタからなる回路が前記基本周波数の２倍の周波数である２倍周波数で並列共振するように設定されていてもよい。
　上記態様に係るフィルタ回路において、一端が前記主線路に接続され、他端がグランドに接続された第４キャパシタを更に備えていてもよい。
　上記態様に係るフィルタ回路において、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、及び前記第４キャパシタの少なくとも１つが、容量を変えることができる可変キャパシタであってもよい。
　上記態様に係るフィルタ回路において、前記第２キャパシタ及び前記第３キャパシタに代えて、前記第２キャパシタと前記第３キャパシタとを合成した容量を有する第５キャパシタを備えていてもよい。
　上記態様に係るフィルタ回路において、前記第１伝送線路及び前記第２伝送線路の特性インピーダンスをＺ1、前記基本周波数をｆ１、前記基本周波数における前記第１伝送線路の電気長をθ1（但し、０＜θ1＜π／２）、前記基本周波数における前記第２伝送線路の電気長をθ2（但し、０＜θ2＜π／２）、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量をそれぞれＣ1，Ｃ2，Ｃ3とすると、電気長θ1，θ2は、以下の式を満たすように設定されており、
Figure JPOXMLDOC01-appb-M000006
 　容量Ｃ1，Ｃ2，Ｃ3はそれぞれ、以下の式を満たすように設定されていてもよい。
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
Figure JPOXMLDOC01-appb-M000009
　上記態様に係るフィルタ回路において、前記第２伝送線路と前記第４キャパシタとの共通接続点からみた前記第１伝送線路、前記第２伝送線路、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの合成インピーダンスをＺAとし、前記第４キャパシタの容量をＣ4とすると、容量Ｃ4は、以下の式を満たすよう設定されていてもよい。
Figure JPOXMLDOC01-appb-M000010
　本発明の一以上の態様によれば、複数の周波数帯の高周波信号を抑圧することができる小型のフィルタ回路を提供することができる。
第１実施形態によるフィルタ回路の要部構成を示すブロック図である。 第１実施形態によるフィルタ回路の周波数特性の一例を示す図である。 第２実施形態によるフィルタ回路の要部構成を示すブロック図である。 第３実施形態によるフィルタ回路の要部構成を示すブロック図である。
　以下、図面を参照して、本発明の実施形態によるフィルタ回路について詳細に説明する。
〔第１実施形態〕
　図１は、第１実施形態によるフィルタ回路の要部構成を示すブロック図である。図１に示す通り、本実施形態のフィルタ回路１は、スタブ１１（第１伝送線路）、スタブ１２（第２伝送線路）、キャパシタ２１（第１キャパシタ）、キャパシタ２２（第２キャパシタ）、及びキャパシタ２３（第３キャパシタ）を備える。
　このようなフィルタ回路１は、主線路Ｌ０によって伝送される高周波信号（例えば、入出力ポートＰ１から入出力ポートＰ２に向かって伝送される高周波信号）のフィルタリングを行う。具体的に、フィルタ回路１は、主線路Ｌ０によって伝送される高周波信号に含まれる基本周波数の信号と、基本周波数の３倍の周波数である３倍周波数の信号とを抑圧し(遮断し）、基本周波数の２倍の周波数である２倍周波数の信号を通過させる。
　フィルタ回路１は、例えば、基本周波数を２逓倍する逓倍回路（図示省略）の後段に設けられ、逓倍回路で生成された２倍周波数の信号を通過させ、逓倍回路から漏れ出る基本周波数の信号や逓倍回路で生ずる３倍周波数信号の信号を遮断する。尚、上記の基本周波数は、例えば、マイクロ波帯域（周波数が３［ＧＨｚ］～３０［ＧＨｚ］程度）であってもよく、ミリ波帯域（周波数が３０～３００［ＧＨｚ］程度）であってもよい。
　キャパシタ２１の一端はグランドに接続されており、キャパシタ２１の他端はスタブ１１の一端に接続されている。スタブ１１の一端はキャパシタ２１の他端に接続されており、スタブ１１の他端はスタブ１２の一端に接続されている。スタブ１２の一端はスタブ１１の他端に接続されており、スタブ１２の他端は主線路Ｌ０に接続されている。キャパシタ２２，２３の一端はグランドに接続されており、キャパシタ２２，２３の他端は、スタブ１１，１２の接続点に接続されている。尚、以下では、スタブ１２の他端と主線路Ｌ０との接続点を「接続点Ａ」といい、スタブ１１，１２の接続点を「接続点Ｂ」という。
　ここで、キャパシタ２１，２２，２３の容量は、以下の条件（α）～（γ）が満たされるように設定されている。
　（α）スタブ１１，１２及びキャパシタ２１からなる回路が基本周波数で直列共振する
　（β）スタブ１１及びキャパシタ２１，２２からなる回路が３倍周波数で並列共振し、スタブ１２及びキャパシタ２３からなる回路が３倍周波数で直列共振する
　（γ）スタブ１１，１２及びキャパシタ２１，２２，２３からなる回路が２倍周波数で並列共振する
　上記条件（α）が満たされることで、基本周波数の信号に対するスタブ１１，１２及びキャパシタ２１からなる回路のインピーダンスが極めて小さくなる（零又はほぼ零になる）。これにより、接続点Ａは短絡状態になるため、主線路Ｌ０によって伝送される高周波信号に含まれる基本周波数の信号が、フィルタ回路１によって抑圧される。
　上記条件（β）が満たされることで、３倍周波数の信号に対するスタブ１１及びキャパシタ２１，２２からなる回路のインピーダンスが極めて大きくなる（無限大又はほぼ無限大になる）。また、３倍周波数の信号に対するスタブ１２及びキャパシタ２３からなる回路のインピーダンスが極めて小さくなる（零又はほぼ零になる）。これにより、接続点Ａは短絡状態になるため、主線路Ｌ０によって伝送される高周波信号に含まれる３倍周波数の信号が、フィルタ回路１によって抑圧される。
　上記条件（γ）が満たされることで、スタブ１１，１２及びキャパシタ２１，２２，２３からなる回路のインピーダンスが極めて大きくなる（無限大又はほぼ無限大になる）。これにより、接続点Ａは開放状態になるため、主線路Ｌ０によって伝送される高周波信号に含まれる２倍周波数の信号が、フィルタ回路１によって抑圧されることなくフィルタ回路１を通過する。
　ここで、スタブ１１，１２の特性インピーダンスをＺ1とし、基本周波数をｆ１とする。また、基本周波数ｆ１におけるスタブ１１の電気長をθ1（但し、０＜θ1＜π／２）とし、基本周波数ｆ１におけるスタブ１２の伝送線路の電気長をθ2（但し、０＜θ2＜π／２）とする。また、キャパシタ２１，２２，２３の容量をそれぞれＣ1，Ｃ2，Ｃ3とする。
　スタブ１１の電気長θ1とスタブ１２の電気長θ2とは、以下の（１）式を満たすように設定されている。
Figure JPOXMLDOC01-appb-M000011
　また、キャパシタ２１の容量Ｃ1、キャパシタ２２の容量Ｃ2、キャパシタ２３の容量Ｃ3はそれぞれ、以下の（２）式、（３）式、（４）式を満たすように設定されている。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
　ここで、上記（１）式から、スタブ１２の電気長θ2は、スタブ１１の電気長θ1の１／２倍に設定されている。つまり、本実施形態では、主線路Ｌ０に接続（並列接続）されるスタブの全長（スタブ１１，１２の電気長θ1，θ2の和）の２／３をスタブ１１が担い、残りの１／３をスタブ１２が担うようにしている。このようにするのは、主線路Ｌ０に接続されるスタブの全長を短くして、フィルタ回路１の小型化を図るためである。
　スタブ１１，１２の電気長が、上記（１）式を満たすよう設定されており、キャパシタ２１，２２，２３の容量がそれぞれ、上記（２）～（４）式を満たすよう設定されていると、前述した（Ａ）～（Ｃ）の条件が満たされる。このため、図１に示すフィルタ回路１は、主線路Ｌ０によって伝送される高周波信号に含まれる基本周波数ｆ１の信号及び３倍周波数（３・ｆ１）の信号を抑圧し、２倍周波数（２・ｆ１）の信号を通過させるように機能する。
　図２は、第１実施形態によるフィルタ回路の周波数特性の一例を示す図である。図２に示すグラフは、基本周波数ｆ１を５［ＧＨｚ］とし、特性インピーダンスＺ1を７１［Ω］とし、電気長θ2を１５［°］とした場合に計算によって得られた周波数特性を示している。尚、図２に示すグラフは、横軸に周波数をとり、縦軸にＳパラメータをとってある。Ｓパラメータの１つであるＳ１１は、入出力ポートＰ１からみたフィルタ回路１の反射特性を示すものであり、Ｓパラメータの１つであるＳ２１は、入出力ポートＰ１から入出力ポートＰ２に向かう方向におけるフィルタ回路１の透過特性を示すものである。
　図２に示されたグラフ中のＳ１１を参照すると、基本周波数である５［ＧＨｚ］と３倍周波数である１５［ＧＨｚ］とで値が極大になっており、２倍周波数である１０［ＧＨｚ］で値が著しく小さくなっているのが分かる。これに対し、図２に示されたグラフ中のＳ２１を参照すると、Ｓ１１とは逆に、基本周波数である５［ＧＨｚ］と３倍周波数である１５［ＧＨｚ］とで値が著しく小さくなっており、２倍周波数である１０［ＧＨｚ］で値が極大になっているのが分かる。
　以上から、基本周波数である５［ＧＨｚ］の信号及び３倍周波数である１５［ＧＨｚ］の信号は、フィルタ回路１によって著しく抑圧される（遮断される）のが分かる。これに対し、２倍周波数である１０［ＧＨｚ］の信号は、フィルタ回路１によって抑圧されることなくフィルタ回路１を通過するのが分かる。
　以上の通り、本実施形態では、キャパシタ２１、スタブ１１、及びスタブ１２からなる回路を、グランドと主線路Ｌ０との間に設け、スタブ１１，１２の接続点（接続点Ｂ）とグランドとの間にキャパシタ２２，２３を設けている。そして、スタブ１２の電気長をスタブ１１の電気長の１／２倍に設定している。また、キャパシタ２１、スタブ１１、及びスタブ１２からなる回路が基本周波数で直列共振し、スタブ１１、キャパシタ２１、及びキャパシタ２２からなる回路が３倍周波数で並列共振するとともに、スタブ１２及びキャパシタ２３からなる回路が３倍周波数で直列共振するようにキャパシタ２１，２２，２３の容量を設定している。これにより、複数の周波数帯（基本周波数及び３倍周波数）の高周波信号を抑圧することができる小型のフィルタ回路を実現することができる。
〔第２実施形態〕
　図３は、第２実施形態によるフィルタ回路の要部構成を示すブロック図である。図３に示す通り、本実施形態のフィルタ回路２は、図１に示すフィルタ回路１にキャパシタ２４（第４キャパシタ）を追加した構成である。
　キャパシタ２４の一端はグランドに接続されており、キャパシタ２４の他端は接続点Ａに接続されている。このようなキャパシタ２４は、フィルタ回路２の通過帯域である２倍周波数の信号のロスを低減し、２倍周波数の信号を確実に通過させるために設けられる。尚、フィルタ回路２の通過帯域は、フィルタ回路１の通過帯域と同様である。
　ここで、接続点Ａ（共通接続点）からみた、２倍周波数の信号に対するスタブ１１，１２及びキャパシタ２１，２２，２３からなる回路のインピーダンス（合成インピーダンス）をＺAとし、キャパシタ２４の容量をＣ4とする。容量Ｃ4は、以下の（５）式を満たすよう設定されている。
Figure JPOXMLDOC01-appb-M000015
　キャパシタ２４の容量が、上記（５）式を満たすよう設定されている場合には、接続点Ａに接続されたキャパシタ２４と、接続点Ａに接続されたスタブ１１，１２及びキャパシタ２１，２２，２３からなる回路とが共振（並列共振）する。これにより、接続点Ａは確実に開放状態になるため、２倍周波数の信号が確実にフィルタ回路２を通過することになる。
　以上の通り、本実施形態では、図１のフィルタ回路１と同様に、キャパシタ２１、スタブ１１、及びスタブ１２からなる回路を、グランドと主線路Ｌ０との間に設け、スタブ１１，１２の接続点（接続点Ｂ）とグランドとの間にキャパシタ２２，２３を設けている。そして、スタブ１２の電気長をスタブ１１の電気長の１／２倍に設定している。また、キャパシタ２１、スタブ１１、及びスタブ１２からなる回路が基本周波数で直列共振し、スタブ１１、キャパシタ２１、及びキャパシタ２２からなる回路が３倍周波数で並列共振するとともに、スタブ１２及びキャパシタ２３からなる回路が３倍周波数で直列共振するようにキャパシタ２１，２２，２３の容量を設定している。これにより、複数の周波数帯（基本周波数及び３倍周波数）の高周波信号を抑圧することができる小型のフィルタ回路を実現することができる。
　加えて、本実施形態では、接続点Ａとグランドとの間に、キャパシタ２４を設けている。これにより、接続点Ａに接続されたスタブ１１，１２及びキャパシタ２１，２２，２３からなる回路とキャパシタ２４とが共振し、接続点Ａが確実に開放状態になるため、確実に２倍周波数の信号を通過させることができる。
〔第３実施形態〕
　図４は、第３実施形態によるフィルタ回路の要部構成を示すブロック図である。図４に示す通り、本実施形態のフィルタ回路３は、図１に示すフィルタ回路１のキャパシタ２２，２３に代えて、キャパシタ２５を設けた構成である。このようなフィルタ回路３は、図１に示すフィルタ回路１のキャパシタの数を削減することで、素子配置の簡易化を図ったものである。
　キャパシタ２５の一端はグランドに接続されており、キャパシタ２５の他端は接続点Ｂに接続されている。キャパシタ２５は、図１に示すキャパシタ２２，２３を合成した容量を有する。つまり、キャパシタ２５は、前述した（３）式に示される容量Ｃ2と前述した（４）式に示される容量Ｃ3とを加算した容量を有する。
　本実施形態のフィルタ回路３は、図１に示すキャパシタ２２，２３を合成した容量を有するキャパシタ２５をグランドと接続点Ｂとの間に備えており、図１に示すフィルタ回路１とは電気的に等価である。このため、第１実施形態のフィルタ回路１と同様に、複数の周波数帯（基本周波数及び３倍周波数）の高周波信号を抑圧することができる。また、本実施形態では、フィルタ回路１が備える２つのキャパシタ２２，２３を１つのキャパシタ２５で実現している。これにより、第１実施形態のフィルタ回路１よりも素子配置の簡易化を図ることができる。
　尚、本実施形態のフィルタ回路３は、図１に示す第１実施形態のフィルタ回路１が備える２つのキャパシタ２２，２３を１つのキャパシタ２５に代えたものであった。しかしながら、図２に示す第２実施形態のフィルタ回路２についても同様に、２つのキャパシタ２２，２３を１つのキャパシタ２５に代えてもよい。
　以上、実施形態について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態で説明したキャパシタ２１～２５の一部又は全部が、容量を変えることができる可変キャパシタで実現されていてもよい。
　１～３…フィルタ回路、１１，１２…スタブ、２１～２５…キャパシタ、Ｌ０…主線路

Claims (7)

  1. 　一端がグランドに接続された第１キャパシタと、
    　一端が前記第１キャパシタの他端に接続された第１伝送線路と、
    　前記第１伝送線路の他端と高周波信号が伝送される主線路との間に接続され、電気長が前記第１伝送線路の電気長の１／２倍に設定された第２伝送線路と、
    　前記第１伝送線路と前記第２伝送線路との接続点とグランドとの間に接続された第２キャパシタ及び第３キャパシタと、
    　を備え、
    　前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量は、前記第１伝送線路、前記第２伝送線路、及び前記第１キャパシタからなる回路が所定の基本周波数で直列共振し、前記第１伝送線路、前記第１キャパシタ、及び前記第２キャパシタからなる回路が前記基本周波数の３倍の周波数である３倍周波数で並列共振するとともに、前記第２伝送線路及び前記第３キャパシタからなる回路が前記３倍周波数で直列共振するように設定されている、
    　フィルタ回路。
  2. 　前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量は、前記第１伝送線路、前記第２伝送線路、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタからなる回路が前記基本周波数の２倍の周波数である２倍周波数で並列共振するように設定されている請求項１記載のフィルタ回路。
  3. 　一端が前記主線路に接続され、他端がグランドに接続された第４キャパシタを更に備える、請求項１又は請求項２記載のフィルタ回路。
  4. 　前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、及び前記第４キャパシタの少なくとも１つは、容量を変えることができる可変キャパシタである、請求項３記載のフィルタ回路。
  5. 　前記第２キャパシタ及び前記第３キャパシタに代えて、前記第２キャパシタと前記第３キャパシタとを合成した容量を有する第５キャパシタを備える請求項１から請求項４の何れか一項に記載のフィルタ回路。
  6. 　前記第１伝送線路及び前記第２伝送線路の特性インピーダンスをＺ1、前記基本周波数をｆ１、前記基本周波数における前記第１伝送線路の電気長をθ1（但し、０＜θ1＜π／２）、前記基本周波数における前記第２伝送線路の電気長をθ2（但し、０＜θ2＜π／２）、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの容量をそれぞれＣ1，Ｃ2，Ｃ3とすると、
    　電気長θ1，θ2は、以下の式を満たすように設定されており、
    Figure JPOXMLDOC01-appb-M000001
     　容量Ｃ1，Ｃ2，Ｃ3はそれぞれ、以下の式を満たすように設定されている、
    Figure JPOXMLDOC01-appb-M000002
    Figure JPOXMLDOC01-appb-M000003
    Figure JPOXMLDOC01-appb-M000004
     　請求項２記載のフィルタ回路。
  7. 　前記第２伝送線路と前記第４キャパシタとの共通接続点からみた前記第１伝送線路、前記第２伝送線路、前記第１キャパシタ、前記第２キャパシタ、及び前記第３キャパシタの合成インピーダンスをＺAとし、前記第４キャパシタの容量をＣ4とすると、
    　容量Ｃ4は、以下の式を満たすよう設定されている、
    Figure JPOXMLDOC01-appb-M000005
     　請求項３又は請求項４記載のフィルタ回路。
PCT/JP2020/047174 2020-12-17 2020-12-17 フィルタ回路 WO2022130570A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022502201A JP7219852B2 (ja) 2020-12-17 2020-12-17 フィルタ回路
EP20947811.4A EP4044360B1 (en) 2020-12-17 2020-12-17 Filter circuit
PCT/JP2020/047174 WO2022130570A1 (ja) 2020-12-17 2020-12-17 フィルタ回路
US17/633,983 US20220399626A1 (en) 2020-12-17 2020-12-17 Filter circuit
CN202080053654.4A CN114946080A (zh) 2020-12-17 2020-12-17 滤波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047174 WO2022130570A1 (ja) 2020-12-17 2020-12-17 フィルタ回路

Publications (1)

Publication Number Publication Date
WO2022130570A1 true WO2022130570A1 (ja) 2022-06-23

Family

ID=82057391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/047174 WO2022130570A1 (ja) 2020-12-17 2020-12-17 フィルタ回路

Country Status (5)

Country Link
US (1) US20220399626A1 (ja)
EP (1) EP4044360B1 (ja)
JP (1) JP7219852B2 (ja)
CN (1) CN114946080A (ja)
WO (1) WO2022130570A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136401A (ja) 1989-10-23 1991-06-11 Sharp Corp フィルタ回路
JPH1131903A (ja) * 1997-07-11 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路
JPH11205007A (ja) * 1998-01-20 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路
JP2004135257A (ja) * 2002-08-09 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309947B2 (ja) * 1996-02-16 2002-07-29 日本電信電話株式会社 高周波抑圧回路
KR100866636B1 (ko) * 2007-01-18 2008-11-04 김성일 전송선 조각을 사용한 마이크로파/밀리미터파용 가변소자
TWI442621B (zh) * 2007-01-19 2014-06-21 Murata Manufacturing Co High frequency parts
WO2017043154A1 (ja) * 2015-09-09 2017-03-16 株式会社村田製作所 周波数可変フィルタ、高周波フロントエンド回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136401A (ja) 1989-10-23 1991-06-11 Sharp Corp フィルタ回路
JPH1131903A (ja) * 1997-07-11 1999-02-02 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路
JPH11205007A (ja) * 1998-01-20 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路
JP2004135257A (ja) * 2002-08-09 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> 高周波抑圧回路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
See also references of EP4044360A4
YAMAGUCHI, YO ET AL.: "A Frequency Doubler MMIC with a Small 2-Band Elimination Filter", IEEE COMPOUND SEMICONDUCTOR INTERGRATED CIRCUIT SYMPOSIUM 2004, 24 October 2004 (2004-10-24), pages 268 - 271, XP010767489 *
YAMAGUCHI, YO; KAWASHIMA, MUNENARI; NAKAGAWA, TADAO; ARAKI, KATSUHIKO: "C-2-50 A miniature monolithic filter for a quadrupler", ELECTRONICS SOCIETY CONFERENCE OF IEICE ; MIYAZAKI, JAPAN; SEPTEMBER 10-13, 2002, vol. 1, 31 July 2002 (2002-07-31) - 13 September 2002 (2002-09-13), pages 72, XP009538595 *
YO YAMAGUCHI, TADAO NAKAGAWA, KATSUHIKO ARAKI: "C-2-25 An X-band frequency doubler with 2-band elimination filter", IEICE ELECTRONICS SOCIETY CONFERENCE; NIIGATA, JAPAN; SEPTEMBER 23-26, 2003, vol. 1, 31 August 2003 (2003-08-31) - 26 September 2003 (2003-09-26), JP, pages 49, XP009538596, ISSN: 1349-1407 *

Also Published As

Publication number Publication date
EP4044360A4 (en) 2022-08-17
EP4044360A1 (en) 2022-08-17
EP4044360B1 (en) 2023-07-26
JP7219852B2 (ja) 2023-02-08
US20220399626A1 (en) 2022-12-15
CN114946080A (zh) 2022-08-26
JPWO2022130570A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
US7800461B2 (en) Antenna branching filter
US6696903B1 (en) Laminated dielectric filter, and antenna duplexer and communication equipment using the same
US6621376B2 (en) Multiband matching circuit for a power amplifier
JP3482957B2 (ja) 弾性表面波フィルタ
US9979379B2 (en) Multiplexer, radio frequency front-end circuit, communication device, and multiplexer design method
JPH0372701A (ja) 並列多段型帯域通過フィルタ
JP5920868B2 (ja) 伝送線路共振器、帯域通過フィルタ及び分波器
CN110085959B (zh) 基于h型缺陷地人工传输线的小型化谐波抑制等分功分器
US8228138B2 (en) Filter element, duplexer and electronic device having piezoelectric thin-film resonators stacked vertically
US6492886B1 (en) Laminated filter, duplexer, and mobile communication apparatus using the same
US8494008B2 (en) Multiplexing circuit and designing method therefor
WO1995017023A1 (en) Microwave filter
CN109088134B (zh) 一种微带带通滤波器
WO2022130570A1 (ja) フィルタ回路
JP7149819B2 (ja) 帯域通過フィルタ
JP4735087B2 (ja) ９０度ハイブリッド回路およびウィルキンソン形電力分配回路
US11876505B2 (en) Acoustic wave filter device and multiplexer using same
JP4501729B2 (ja) 高周波フィルタ
JP4251974B2 (ja) 高周波フィルタ
Simpson et al. Mixed-technology quasi-reflectionless planar filters: bandpass, bandstop, and multi-band designs
JP5305855B2 (ja) 有極形帯域通過フィルタ
JP2008054174A (ja) ９０度ハイブリッド回路
Simpson et al. Hybridly-integrated quasi-elliptic-type bandpass filters with symmetrical quasi-reflectionless characteristics
JP2020072284A (ja) 周波数可変フィルタ、結合回路、及び結合方法
JP7183349B2 (ja) フィルタおよび電子機器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2022502201

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020947811

Country of ref document: EP

Effective date: 20220209

NENP Non-entry into the national phase

Ref country code: DE