WO2022123815A1 - 設計支援装置 - Google Patents

設計支援装置 Download PDF

Info

Publication number
WO2022123815A1
WO2022123815A1 PCT/JP2021/024782 JP2021024782W WO2022123815A1 WO 2022123815 A1 WO2022123815 A1 WO 2022123815A1 JP 2021024782 W JP2021024782 W JP 2021024782W WO 2022123815 A1 WO2022123815 A1 WO 2022123815A1
Authority
WO
WIPO (PCT)
Prior art keywords
fmea
inconsistency
failure
support device
result
Prior art date
Application number
PCT/JP2021/024782
Other languages
English (en)
French (fr)
Inventor
茂倫 高野
純利 川崎
直也 來田
泰生 山口
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2022568040A priority Critical patent/JP7450764B2/ja
Publication of WO2022123815A1 publication Critical patent/WO2022123815A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Definitions

  • This disclosure relates to a design support device that supports product design work.
  • FMEA Feilure Mode and Effects Analysis
  • FMEA enumerates the functional blocks and parts that are the components of the product, and by examining the failure mode, failure effect, failure cause, etc. for each component, the product may cause harm to the user. Is done by extracting at the design stage.
  • Designers are developing products with high reliability and safety by incorporating countermeasures against potential failures extracted by FMEA into their designs.
  • FMEA results are combined into one sheet called "FMEA sheet". That is, it can be said that FMEA creates an FMEA sheet.
  • the upper hierarchy is from the system level to the subsystem level, from the subsystem level to the hardware (HW) and software (SW) level (hereinafter sometimes referred to as "HW / SW level"). It is necessary to proceed with the design while breaking down from to the lower hierarchy. FMEA is carried out in all layers from the upper layer to the lower layer.
  • Patent Document 1 proposes an FMEA device that ensures completeness of FMEA by associating a failure mode and a failure effect with the functional model data of a product. According to the FMEA apparatus of Patent Document 1, the completeness of FMEA at each layer of the design can be ensured.
  • the FMEA device of Patent Document 1 is useful for carrying out FMEA at each layer of design.
  • FMEA since FMEA is not associated between layers, it is not possible to associate the failure mode of the components of the upper layer with the failure effect of the components of the lower layer, and the completeness of FMEA in the entire product is sufficiently ensured. It cannot be said that it was done.
  • the present disclosure has been made to solve the above problems, and an object of the present disclosure is to provide a design support device capable of associating FMEA between design layers.
  • the design support device inputs a plurality of FMEA sheets that are the results of FMEA (Failure Mode and Effects Analysis) of each layer of product design, and describes them in the FMEA sheet of the upper layer among the plurality of FMEA sheets.
  • the failure mode is associated with the failure effect described in the lower layer FMEA sheet among the plurality of FMEA sheets, and the result of the association is the traceability and matching between the failure mode and the failure effect. It is provided with an association unit that outputs an association result for evaluating at least one of sex and completeness.
  • the design support device by associating FMEA between the layers of design, omission of examination in FMEA can be prevented and the comprehensiveness of FMEA can be improved.
  • FIG. It is a functional block diagram of the design support apparatus which concerns on Embodiment 1.
  • FIG. It is a flowchart which shows the operation of the design support apparatus which concerns on Embodiment 1.
  • It is a block diagram of a system level of a motor drive device.
  • It is a block diagram of the HW / SW level of a motor drive device.
  • It is a figure which shows the example of the FMEA sheet of the system level of a motor drive device.
  • It is a figure which shows the format of the matrix table which shows the association result.
  • FIG. It is a figure which shows the structural example of the functional block which carries out the 1st partial process of a test process provided in the design support apparatus which concerns on Embodiment 2.
  • FIG. It is a figure which shows the format of the evaluation result input table. It is a figure which shows the description example of the evaluation result input table. It is a figure which shows the example of the screen which is displayed when there is no inconsistency between the design content of the failure influence and the evaluation result. It is a figure which shows the screen example which is displayed when there is inconsistency between the design content of the failure influence and the evaluation result. It is a figure which shows the structural example of the functional block which carries out the 2nd partial process of the test process provided in the design support apparatus which concerns on Embodiment 2.
  • FIG. It is a figure which shows the format of the configuration management table. It is a figure which shows the example of the configuration management table which made the numerical change. It is a figure which shows the screen example when there is no influence analysis by a change of a function. It is a figure which shows the screen example when there is an influence analysis by a change of a function. It is a figure which shows the structural example of the functional block which carries out the 3rd partial process of the test process provided in the design support apparatus which concerns on Embodiment 2. FIG. It is a figure which shows the screen example of the change management table of a function.
  • FIG. 1 is a functional block diagram of the design support device 10 according to the first embodiment.
  • the design support device 10 includes an association unit 11, an association result display processing unit 12, an inconsistency determination unit 13, an inconsistency determination result display processing unit 14, an inconsistency correction plan formulation unit 15, and an inconsistency correction unit.
  • the plan display processing unit 16 is provided.
  • the association unit 11 associates the input FMEA sheets in different layers with each other, and outputs the association result 104 which is the result of the association.
  • the association result 104 is for evaluating at least one of traceability, consistency, and completeness between the failure mode described in the upper layer FMEA sheet and the failure effect of the product described in the lower layer FMEA sheet. belongs to.
  • the data of the system level FMEA sheet 101 is input to the design support device 10 of the present embodiment as the upper layer FMEA sheet, and the HW level FMEA sheet 102 and the SW level FMEA sheet 103 as the lower layer FMEA sheet. Data shall be input.
  • the association unit 11 associates the system level FMEA sheet 101 with the HW level FMEA sheet 102 and the SW level FMEA sheet 103, and outputs the result as the association result 104.
  • the HW level FMEA sheet 102 and the SW level FMEA sheet 103 are collectively referred to as “HW / SW level FMEA sheet 102, 103”.
  • the association result display processing unit 12 performs a process of displaying the association result 104 output from the association unit 11 on the display device.
  • the correspondence between the system level FMEA sheet 101 and the HW / SW level FMEA sheets 102 and 103 is displayed on the display device by the association result display processing unit 12.
  • the inconsistency determination unit 13 determines the inconsistency between the failure mode described in the upper layer FMEA sheet and the failure effect described in the lower layer FMEA sheet based on the association result 104 output from the association unit 11. The presence or absence of is determined, and the inconsistency determination result 105, which is the determination result, is output. In the present embodiment, the inconsistency determination unit 13 determines whether or not there is a mismatch between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103. It is judged.
  • the inconsistency determination result display processing unit 14 is based on the inconsistency determination result 105 output from the inconsistency determination unit 13, the failure mode described in the upper layer FMEA sheet and the failure effect described in the lower layer FMEA sheet. Performs processing to display the inconsistent part between and on the display device.
  • the inconsistency between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103 is the inconsistency determination result. It is displayed on the display device by the display processing unit 14.
  • the inconsistency correction plan formulation unit 15 is based on the inconsistency determination result 105 output from the inconsistency determination unit 13 and the data of the specification 106 or the database 107 including the design information of the target model (target product). Therefore, the inconsistency correction plan 108, which is a correction plan for correcting the inconsistency indicated by the inconsistency determination result 105 (matching the inconsistent parts), is formulated.
  • Proposal 108 is formulated by the Inconsistency Correction Proposal Development Department 15.
  • the inconsistency correction plan display processing unit 16 performs a process of displaying the inconsistency correction plan 108 output from the inconsistency correction plan formulation unit 15 on the display device.
  • inconsistency correction for correcting the inconsistency between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103.
  • the plan 108 is displayed on the display device by the inconsistency correction plan display processing unit 16.
  • FIG. 2 is a flowchart showing the operation of the design support device 10. Hereinafter, the operation of the design support device 10 will be described with reference to FIG. 2.
  • the association unit 11 associates the input FMEA sheets, and the association result 104 which is the result of the association is displayed. Output (step S101).
  • the association unit 11 associates the system level FMEA sheet 101 with the HW / SW level FMEA sheets 102 and 103.
  • the association result display processing unit 12 causes the display device to display the association result 104 output from the association unit 11 (step S102).
  • the correspondence between the system level FMEA sheet 101 and the HW / SW level FMEA sheets 102 and 103 is displayed on the display device.
  • the inconsistency determination unit 13 between the failure mode described in the FMEA sheet in the upper layer and the failure effect described in the FMEA sheet in the lower layer based on the association result 104 output from the association unit 11.
  • the presence or absence of inconsistency is determined (step S103), and the inconsistency determination result 105, which is the result of the determination, is output.
  • it is determined whether or not there is a discrepancy between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103.
  • the inconsistency determination result display processing unit 14 refers to the inconsistency determination result 105 output from the inconsistency determination unit 13, and refers to the failure mode described in the upper layer FMEA sheet and the failure described in the lower layer FMEA sheet. If there is an inconsistency with the influence (YES in step S103), the inconsistency portion is displayed on the display device based on the inconsistency determination result 105 (step S104). In the present embodiment, the inconsistency between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103 is displayed on the display device. Will be done.
  • the inconsistency correction plan formulation unit 15 prepares the inconsistency correction plan 108, which is a correction plan for correcting the inconsistency, based on the inconsistency determination result 105, the data of the specification 106, and the data of the database 107. Formulate (step S105).
  • Plan 108 is formulated.
  • the inconsistency correction plan display processing unit 16 causes the display device to display the inconsistency correction plan 108 output from the inconsistency correction plan formulation unit 15 (step S106).
  • inconsistency correction for correcting the inconsistency between the failure mode described in the system level FMEA sheet 101 and the failure effect described in the HW / SW level FMEA sheets 102 and 103.
  • Proposal 108 is displayed on the display device.
  • the inconsistency determination result display processing unit 14 referring to the inconsistency determination result 105, there is an inconsistency between the failure mode described in the upper layer FMEA sheet and the failure effect described in the lower layer FMEA sheet. If there is no failure (NO in step S103), the inconsistency determination result display processing unit 14 causes the display device to display that there is no inconsistency (step S107).
  • FIG. 3 is a system level block diagram of the motor drive device 200
  • FIG. 4 is a HW / SW level block diagram of the motor drive device 200.
  • the motor drive device 200 when viewed at the system level is composed of four blocks: a calculation function unit 210, a drive function unit 220, a diagnosis function unit 230, and a cutoff function unit 240.
  • the calculation function unit 210 has a function of calculating a command value of the motor 302 based on a signal from an external sensor 301 and transmitting the calculated command value to the drive function unit 220 and the diagnosis function unit 230.
  • the drive function unit 220 has a function of setting a drive value of the motor 302 according to a command value calculated by the calculation function unit 210 and transmitting the drive value to the motor 302, and a function of receiving a cutoff signal from the cutoff function unit 240 of the motor 302. It has a function to set the drive value to 0.
  • the diagnostic function unit 230 has a function of diagnosing the command value calculated by the calculation function unit 210 and a function of transmitting a cutoff command to the cutoff function unit 240 when the result of the diagnosis of the command value is defective (NG).
  • the cutoff function unit 240 has a function of transmitting a cutoff signal to the drive function unit 220 when a cutoff command is received from the diagnostic function unit 230.
  • FIG. 5 shows an example of the FMEA sheet which is the result of the system level FMEA for the motor drive device 200.
  • System-level FMEA is performed on the four blocks shown in FIG.
  • “command value is too large” and “command value is too small” are described as failure modes of the calculation function unit 210, and the failure influence and failure cause of those failure modes are described. They are described as “the motor is not driven as intended” and “the failure of the calculation function unit", respectively. Since the failure mode, failure effect, and failure cause of other system blocks are as shown in FIG. 5, the description thereof is omitted here.
  • the motor drive device 200 when viewed at the HW / SW level includes a first IF circuit 211 (HW), an arithmetic processing unit 212 (SW), and a second IF circuit 213 (HW). It is composed of eight blocks: a drive circuit 221 (HW), a third IF circuit 231 (HW), a diagnostic processing unit 232 (SW), a fourth IF circuit 233 (HW), and a cutoff circuit 241 (HW).
  • the first IF circuit 211, the arithmetic processing unit 212, and the second IF circuit 213 are components of the arithmetic function unit 210 shown in FIG.
  • the drive circuit 221 is a component of the drive function unit 220 shown in FIG.
  • the third IF circuit 231 and the diagnostic processing unit 232 and the fourth IF circuit 233 are components of the diagnostic function unit 230 shown in FIG.
  • the break circuit 241 is a component of the break function unit 240 shown in FIG.
  • the first IF circuit 211, the second IF circuit 213, the third IF circuit 231 and the fourth IF circuit 233 have a function of converting the received signal so that the transmission destination block can receive it.
  • the arithmetic processing unit 212 has a function of calculating a command value using the received signal.
  • the drive circuit 221 has a function of transmitting a drive value based on a command value and a function of setting the drive value to 0 when a cutoff signal is received.
  • the diagnostic processing unit 232 has a function of diagnosing the command value calculated by the arithmetic processing unit 212 and a function of transmitting a cutoff command if the diagnosis result is NG.
  • the cutoff circuit 241 has a function of transmitting a cutoff signal when a cutoff command is received.
  • FIG. 6 shows an example of the FMEA sheet which is the result of FMEA of HW / SW level for the motor drive device 200.
  • HW / SW level FMEA is performed on the eight blocks shown in FIG.
  • the failure mode of the first IF circuit 211 "the conversion result is excessive” and “the conversion result is too small” are described, and the failure mode "the conversion result is excessive” is described.
  • the effects and causes of failure are “excessive command value” and "error in mounting the first IF circuit", respectively. It is said to be “underestimated” and “implementation error of the first IF circuit". Since the failure mode, failure effect and failure cause of the other HW / SW blocks are as shown in FIG. 6, the description thereof is omitted here.
  • the failure mode of the arithmetic function unit 210 which is a block in the upper layer (system level) is ".
  • There is an “excessive command value” and the failure effect caused by the failure mode "excessive conversion result” of the first IF circuit 211 in the lower layer (HW / SW level) that details the calculation function unit 210 is "the command value is excessive”.
  • the failure effect of the first IF circuit 211 It is possible to define a causal relationship in which the failure mode "command value is excessive" of the arithmetic function unit 210 occurs due to "command value is excessive”. In this way, from the correspondence between the failure mode of the block in the lower layer and the failure mode of the block in the upper layer, the failure behavior of the block in the lower layer and the failure behavior of the block in the upper layer are covered. Can be matched.
  • the association unit 11 is a "matrix table” that shows the correspondence between the failure mode of the block in the upper layer and the failure effect of the failure mode of the block in the lower layer in a tabular format, or a block in the upper layer.
  • a "failure tree” is generated that shows the correspondence between the failure mode and the failure effect of the failure mode of the lower layer block in a tree format. The user may arbitrarily select whether the association unit 11 generates the matrix table or the fault tree.
  • the association unit 11 When the association unit 11 generates a matrix table as the association result 104, in step S101 of the flowchart of FIG. 2, the association unit 11 is based on the system level FMEA sheet 101 and the HW / SW level FMEA sheets 102 and 103. By performing the following processes (1) to (6), a matrix table as shown in FIG. 7 is generated. In the matrix table of FIG. 7, the system level FMEA sheet 101 corresponding to the FMEA sheet of FIG. 5 and the HW / SW level FMEA sheets 102 and 103 corresponding to the FMEA sheet of FIG. It is a matrix table generated when input.
  • the association unit 11 lists the system block names and failure modes described in the system-level FMEA sheet 101 in the upper hierarchy column of the matrix table.
  • the association unit 11 lists the HW / SW block names and failure effects described in the FMEA sheets 102 and 103 of the HW / SW level in the lower hierarchy column of the matrix table.
  • the association unit 11 generates a keyword by dividing the description of the failure effect described in the lower hierarchy column of the matrix table into word levels.
  • the associating unit 11 identifies the row in which the system block name and the failure mode related to the keyword generated in the process (3) are described in the upper hierarchy column of the matrix table, and of the identified row. Check the column corresponding to the keyword. If the line containing the system block name and failure mode related to the keyword cannot be specified in the upper hierarchy column, no check mark will be placed in any line.
  • Process (5) The associating unit 11 repeats the process (3) and the process (4) until the process (3) and the process (4) are executed for all the failure effects in the lower hierarchy. If the process (3) and the process (4) are executed for all the fault effects, the process proceeds to the process (6).
  • Process (6) The association unit 11 generates and records the matrix table created by the processes (1) to (5) as the association result 104.
  • a database In order to improve the accuracy of keyword generation in process (3) and check mark assignment in process (4), for example, statistical processing related to correlation or similarity, a database, artificial intelligence (AI), or the like may be utilized.
  • AI artificial intelligence
  • step S101 of the flowchart of FIG. 2 the association unit 11 is based on the system level FMEA sheet 101 and the HW / SW level FMEA sheets 102 and 103. Then, by performing the following processes (1) to (6), a failure tree as shown in FIG. 9 is generated.
  • the system level FMEA sheet 101 corresponding to the FMEA sheet of FIG. 5 and the HW / SW level FMEA sheets 102 and 103 corresponding to the FMEA sheet of FIG. 6 are associated with each other. Failure tree generated when entered.
  • the association unit 11 lists the failure effects described in the system-level FMEA sheet 101 in the first layer of the tree.
  • the association unit 11 lists the system block names and failure modes described in the system-level FMEA sheet 101 in the second layer so as to be connected to the corresponding failure effects in the first layer.
  • the association unit 11 generates a keyword by dividing the description of the failure effect described in the FMEA sheets 102 and 103 of the HW / SW level into the word level.
  • the association unit 11 identifies the system block name and the failure mode related to the keyword generated in the process (3), and assigns the keyword to the specified failure mode.
  • the corresponding HW / SW block name and its failure effect are arranged in the third layer of the tree. If the system block name and failure mode related to the keyword cannot be specified in the second layer of the tree, the HW / SW block name corresponding to the keyword and its failure effect are not connected to any failure mode in the tree. It is placed in the third layer.
  • Process (5) Process (3) and process (4) until process (3) and process (4) are executed for all failure effects in the lower hierarchy (HW / SW level). repeat. If the process (3) and the process (4) are executed for all the fault effects, the process proceeds to the process (6).
  • Process (6) The association unit 11 generates and records the failure tree created by the processes (1) to (5) as the association result 104.
  • AI artificial intelligence
  • the design support device 10 automatically associates the FMEA of the upper layer (system level) with the FMEA of the lower layer (HW / SW level), and generates the association result 104.
  • the unit 11 is provided. Therefore, according to the design support device 10, by associating FMEA between the layers of design, omission of examination in FMEA can be prevented, and the completeness of FMEA can be improved. This makes it possible to easily take traceability in the entire FMEA product. In order to obtain this effect, the design support device 10 may include at least the associating unit 11.
  • the association result 104 generated by the association unit 11 is displayed on the display device by the association result display processing unit 12 in step S102 of the flowchart of FIG.
  • the design support device 10 may include at least the association unit 11 and the association result display processing unit 12.
  • the inconsistency determination unit 13 determines whether or not there is an inconsistency between the failure mode of the upper layer and the failure effect of the lower layer based on the association result 104 generated by the association unit 11. ..
  • the inconsistency determination unit 13 confirms whether or not there is a column or row in which the check mark is not added in the matrix table. If there is no column or row to which the check mark is not added, the inconsistency determination unit 13 determines that there is no inconsistency between the failure mode of the upper layer and the failure effect of the lower layer. If there is a column or row without a check mark, the inconsistency determination unit 13 has an effect of a failure in the lower hierarchy corresponding to the column without the check mark, or a failure in the upper hierarchy corresponding to the row without the check mark. Judge that there is an inconsistency in the mode. When the inconsistency determination is completed, the inconsistency determination unit 13 generates and records the determination result as the inconsistency determination result 105.
  • the association unit 11 when the association unit 11 generates the failure tree as shown in FIG. 9 as the association result 104, does the inconsistency determination unit 13 have a failure effect that is not connected to any failure mode in the second layer in the third layer? Check if there is a failure mode that is not connected to any of the failure effects of the third layer in the second layer. If both of them do not exist, the inconsistency determination unit 13 determines that there is no inconsistency between the failure mode of the upper layer and the failure effect of the lower layer. If any of them exists, the inconsistency determination unit 13 determines that there is an inconsistency in the failure mode that is not connected to any failure effect or the failure effect that is not connected to any failure mode. When the inconsistency determination is completed, the inconsistency determination unit 13 generates and records the determination result as the inconsistency determination result 105.
  • the design support device 10 automatically determines whether or not there is an inconsistency between the FMEA in the upper layer (system level) and the FMEA in the lower layer (HW / SW level), and generates an inconsistency determination result 105.
  • the design support device 10 may include at least the association unit 11 and the inconsistency determination unit 13.
  • association result 104 generated by the association unit 11 may be either a matrix table or a failure tree, but for the sake of brevity of description below, the association result 104 generated is assumed to be a matrix table. do.
  • the inconsistency determination result 105 generated by the inconsistency determination unit 13 is displayed on the display device by the inconsistency determination result display processing unit 14 in steps S104 or S107 of the flowchart of FIG.
  • step S104 for example, a screen showing the inconsistent part as shown in FIG. 10 is displayed. Will be done.
  • the screen of FIG. 10 includes a matrix table showing inconsistent parts and a character message of "with inconsistent parts".
  • the matrix table on the screen of FIG. 10 shows the inconsistent part by highlighting the failure mode of the upper layer having the inconsistency (without the check mark) and the failure effect of the lower layer.
  • step S107 when there is no inconsistency between the failure mode of the upper layer and the failure effect of the lower layer (NO in step S103), in step S107, for example, a screen showing that there is no inconsistency as shown in FIG. 11 is displayed. Is displayed.
  • the screen of FIG. 11 includes a matrix table with checkmarks in all rows and columns, and a "no inconsistency" text message.
  • the design support device 10 includes the inconsistency determination result display processing unit 14 for displaying the inconsistency determination result 105 on the display device, so that the FMEA in the upper layer (system level) and the FMEA in the lower layer (HW / SW level) can be combined with each other.
  • the judgment result of the presence or absence of inconsistency between the two is automatically presented to the user. Therefore, the user can easily confirm the result of evaluating the completeness of the FMEA product as a whole.
  • the design support device 10 may include at least an association unit 11, an association result display processing unit 12, an inconsistency determination unit 13, and an inconsistency determination result display processing unit 14.
  • the inconsistency correction plan formulation unit 15 determines that there is an inconsistency between the FMEA in the upper layer and the FMEA in the lower layer by the inconsistency determination unit 13, the inconsistency is determined in step S105 of the flowchart of FIG. Based on the determination result 105, the following processes (1) to (4) are carried out to formulate a correction plan for the inconsistent part.
  • the inconsistency correction plan formulation unit 15 acquires the data of the specification 106 or the database 107 as the information necessary for formulating the correction plan.
  • the data of the specification 106 or the database 107 is input to the design support device 10 by the user.
  • the data in the specification 106 or the database 107 may include not only the design information of the target model but also the design information of the base model of the target model.
  • the base model is a development model or prototype model in the previous stage of agile development, or a past diversion / derivative model.
  • Process (2) Based on the information acquired in process (1), the inconsistency correction plan formulation unit 15 determines which system block in the upper layer the failure effect of the lower layer identified as the inconsistency affects. Determine.
  • the cause of the inconsistency of the failure mode of the upper layer with respect to the failure effect of the lower layer is There are two cases: (A) there is an extra effect on the failure of the lower layer, and (B) there is a leak in the failure mode of the upper layer. For example, if there is no system block corresponding to the failure effect of the lower hierarchy specified as the inconsistency location, the inconsistency correction plan formulation unit 15 determines that the cause of the inconsistency is the case (A), and the failure effect. Record that may be extra.
  • the inconsistency correction plan formulation unit 15 determines that the cause of the inconsistency is the case (B), and the system. Record that the block may need to be added with a failure mode.
  • the inconsistency correction plan formulation unit 15 performs processing (2) for all the failure effects of the lower layers identified as inconsistencies, and implements processing (3) when the processing for all failure effects is completed. ..
  • Process (3) The information acquired by the inconsistency correction plan formulation unit 15 in the process (1) indicates which HW / SW block in the lower layer causes the failure mode in the upper layer identified as the inconsistent part. Determine based on.
  • the data of the specification 106 or the database 107 acquired by the inconsistency correction plan formulation unit 15 in the process (1) includes the traceability matrix of the upper-level requirement specifications and the lower-level requirement specifications, and the upper-level block and lower-level requirements.
  • the traceability matrix with the block, the function definition of the block in the upper hierarchy and the function definition of the block in the lower hierarchy are described.
  • the inconsistency correction plan formulation unit 15 reads this information and identifies the related block or function between the upper hierarchy and the lower hierarchy, so that the upper hierarchy may be caused by the HW / SW block of the lower hierarchy. Identify the failure mode of the hierarchy.
  • the inconsistency correction plan formulation unit 15 uses a method of identifying or estimating similar descriptions such as statistical processing and AI, and uses the design specifications and the contents of FMEA of the past similar cases to determine the inconsistency of the past similar cases. By extracting the parts similar to the parts, the correction contents are specified.
  • the cause of the inconsistency of the failure effect of the lower layer with respect to the failure mode of the upper layer is There are two cases: (C) an extra one is included in the failure mode of the upper layer, and (D) there is an omission in the failure effect of the lower layer.
  • the inconsistency correction plan formulation unit 15 determines that the cause of the inconsistency is the case (C) and determines that the cause is the case (C). Record that the failure mode may be extra.
  • the inconsistency correction plan formulation unit 15 determines that the cause of the inconsistency is the case (D), and the cause thereof is determined. Record that a failure mode may need to be added to the system block.
  • the inconsistency correction plan formulation unit 15 performs processing (3) for all higher-level failure modes identified as inconsistencies, and performs processing (4) when the processing for all failure modes is completed. ..
  • the inconsistency correction plan formulation unit 15 generates a list of the contents determined in the process (2) and the process (3) as the inconsistency correction plan 108, and the inconsistency determination unit 13 generates it. It is recorded in association with the inconsistency determination result 105.
  • the design support device 10 is provided with the inconsistency correction plan formulation unit 15 for formulating the inconsistency correction plan 108 for correcting the inconsistency between the failure mode of the upper layer and the failure effect of the lower layer.
  • Inconsistency correction plan 108 will be automatically generated, and it will be possible to propose FMEA corrective measures to users.
  • the design support device 10 may include at least an association unit 11, an inconsistency determination unit 13, and an inconsistency correction plan formulation unit 15.
  • the inconsistency correction plan 108 generated by the inconsistency correction plan formulation unit 15 is displayed on the display device by the inconsistency correction plan display processing unit 16 in step S106 of the flowchart of FIG.
  • the inconsistency correction plan display processing unit 16 displays a screen as shown in FIG. 12 including a text showing the contents of the inconsistency correction plan 108 and a matrix table which is the inconsistency determination result 105.
  • the design support device 10 may include at least an association unit 11, an inconsistency determination unit 13, an inconsistency correction plan formulation unit 15, and an inconsistency correction plan display processing unit 16.
  • FIG. 12 includes the same matrix table as in FIG. 10 as the inconsistency determination result 105, and the system level failure mode “indefinite drive value” and the HW / SW level failure effect “do not set the drive value to 0”. "And” sticking of the drive value "are identified as inconsistent points.
  • inconsistency correction plan 108 for correcting these inconsistencies "indefinite drive value” is deleted from the failure mode of the drive function unit 220 in the upper layer and “do not set the drive value to 0" is added. It is proposed to do so and to remove the "fixed drive value” from the failure effect of the drive circuit 221 in the lower layer.
  • the FMEA carried out can be matched between various design levels in the development, and when the inconsistency is detected, the FMEA at each design level is detected. As a result, it has the effect of improving completeness, credibility, and reliability through development.
  • the design support device 10 is for correcting the design items subject to inconsistency and FMEA related to the design items based on the information in the specification 106 or the database 107. Since the amendment proposal is presented, the user can improve the inconsistency based on the presented amendment proposal, and as a result, the effect of suppressing the deterioration of the design quality due to the review of the design or FMEA can be obtained.
  • HW / SW elements constituting the system level and the subsystem level
  • HW / SW subsystem level and the subsystem
  • ⁇ Hardware configuration example> 13 and 14 are diagrams showing an example of the hardware configuration of the design support device 10, respectively.
  • Each function of the component of the design support device 10 shown in FIG. 1 is realized by, for example, the processing circuit 50 shown in FIG. That is, the design support device 10 associates the failure mode described in the FMEA sheet of the upper layer with the failure effect described in the FMEA sheet of the lower layer, and outputs the association result 104 which is the result of the association.
  • the processing circuit 50 for the purpose is provided.
  • the processing circuit 50 may be dedicated hardware, or may be a processor (Central Processing Unit (CPU), processing unit, arithmetic unit, microprocessor, microprocessor, etc.) that executes a program stored in the memory. It may be configured by using a DSP (also called a Digital Signal Processor).
  • DSP Digital Signal Processor
  • the processing circuit 50 may be, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field-Programmable). GateArray), or a combination of these, etc.
  • the functions of the constituent elements of the design support device 10 may be realized by individual processing circuits, or these functions may be collectively realized by one processing circuit.
  • FIG. 14 shows an example of the hardware configuration of the design support device 10 when the processing circuit 50 is configured by using the processor 51 that executes the program.
  • the functions of the components of the design support device 10 are realized by software (software, firmware, or a combination of software and firmware).
  • the software or the like is described as a program and stored in the memory 52.
  • the processor 51 realizes the functions of each part by reading and executing the program stored in the memory 52. That is, when the design support device 10 is executed by the processor 51, the failure mode described in the FMEA sheet in the upper layer is associated with the failure effect described in the FMEA sheet in the lower layer, and the association is made.
  • a memory 52 for storing a program to be executed as a result of the process of outputting the association result 104 which is the result is provided.
  • this program causes the computer to execute the procedure and method of operation of the components of the design support device 10.
  • the memory 52 is, for example, non-volatile such as RAM (RandomAccessMemory), ROM (ReadOnlyMemory), flash memory, EPROM (ErasableProgrammableReadOnlyMemory), EPROM (ElectricallyErasableProgrammableReadOnlyMemory), or the like. Volatile semiconductor memory, HDD (HardDiskDrive), magnetic disk, flexible disk, optical disk, compact disk, mini disk, DVD (DigitalVersatileDisc) and its drive device, etc., or any storage medium used in the future. You may.
  • RAM RandomAccessMemory
  • ROM ReadOnlyMemory
  • flash memory EPROM (ErasableProgrammableReadOnlyMemory), EPROM (ElectricallyErasableProgrammableReadOnlyMemory), or the like.
  • Volatile semiconductor memory Volatile semiconductor memory, HDD (HardDiskDrive), magnetic disk, flexible disk, optical disk, compact disk, mini disk, DVD (DigitalVersatileDisc) and
  • the present invention is not limited to this, and a configuration may be configured in which a part of the components of the design support device 10 is realized by dedicated hardware and another part of the components is realized by software or the like.
  • the function is realized by the processing circuit 50 as dedicated hardware, and for some other components, the processing circuit 50 as the processor 51 is stored in the memory 52. It is possible to realize the function by reading and executing it.
  • the design support device 10 can realize each of the above-mentioned functions by hardware, software, or a combination thereof.
  • FIG. 15 is a diagram showing a development process to which the design support device 10 is applied.
  • the development process shown in FIG. 15 is generally called a "V-shaped model" and is composed of a design process and a test process.
  • the test process is performed on the actual machine, and the test process consists of a "unit test” that evaluates each hardware and software implemented through the design process, and each system that integrates the hardware and software. It includes an "integrated test” that evaluates the product and an "operation test” that evaluates a product composed by combining multiple systems. In the test process, these are carried out in the order of unit test, integration test, and operation test.
  • the evaluation items and their contents in the test process are created from the specifications created in the design process paired with the V-shaped model shown in FIG.
  • the evaluation items and their contents in the operational test are created from the specifications created in the requirement definition
  • the evaluation items and their contents in the integrated test are created from the specifications created in the basic design, and are unit tests.
  • the evaluation items and their contents in are created from the specifications created in the detailed design. Therefore, in the operation test, the specifications designed in the requirement definition are verified, in the integrated test, the specifications designed in the basic design are verified, and in the unit test, the specifications designed in the detailed design are verified.
  • FIG. 16 is a flowchart showing the operation of the design support device 10 according to the second embodiment in the test process.
  • the operation of the design support device 10 in the test process will be described with reference to the flowchart of FIG.
  • the system level FMEA sheet 101, the HW level FMEA sheet 102, and the SW level FMEA sheet 103 are collectively referred to as "FMEA sheet 101, 102, 103" below.
  • the flowchart of FIG. 16 is roughly divided into the following three partial processes (first, second and third partial processes).
  • FIG. 17 shows a configuration example of a functional block for carrying out the first partial process provided in the design support device 10 according to the second embodiment.
  • the design support device 10 according to the second embodiment includes an evaluation item extraction unit 1011 shown in FIG. 17, a verification result determination unit 1012, and a verification result display processing unit 1013.
  • the evaluation item extraction unit 1011 extracts evaluation items from the FMEA sheets 101, 102, 103 of each design level in which the inconsistency is resolved through the processing of the flowchart of FIG. 2 shown in the first embodiment, and shows in FIG.
  • the evaluation result input table 1101 as shown is created (step S201).
  • the evaluation result input table 1101 lists the failure modes, failure effects, and failure causes of the HW / SW blocks described in FMEA sheets 101, 102, and 103 as evaluation items.
  • a failure injection column in which a method for generating a failure mode examined at the time of creating FMEA sheets 101, 102, 103 as a specific failure in an actual machine is entered, and a failure is generated.
  • the designer enters a method for causing a failure in the actual machine in the failure injection column of the evaluation result input table 1101, causes a failure in the actual machine by the entered method, and inputs the failure effect caused by the failure in the failure effect column.
  • Step S202 The designer enters a method for causing a failure in the actual machine in the failure injection column of the evaluation result input table 1101, causes a failure in the actual machine by the entered method, and inputs the failure effect caused by the failure in the failure effect column.
  • FIG. 19 shows an example of the evaluation result input table 1101 in which the influence of the failure in the actual machine is entered by the designer.
  • the verification result determination unit 1012 shall refer to the evaluation result input table 1101 in which the failure effect in the actual machine is entered, and compare the failure effect in the actual machine with the failure effect described in the FMEA sheets 101, 102, 103. Then, it is determined whether or not there is an inconsistency between the design content of the failure effect and the evaluation result (step S203). The verification result determination unit 1012 fills in the determination result in the determination column of the evaluation result input table 1101 and records the evaluation result input table 1101.
  • the verification result display processing unit 1013 inputs the evaluation result input table 1101 in which "PASS" is entered in the determination column and a character message such as "OK” indicating the verification determination result, as shown in FIG. 20, for example. Display the including screen on the display device.
  • the verification result display processing unit 1013 inputs "FAIL" in the determination column of the inconsistent item as shown in FIG. 21, and the inconsistent item is highlighted (reversed) in the evaluation.
  • the result input table 1101 and the screen including the character message such as "NG" as the verification determination result are displayed on the display device. Further, in this case, since it is necessary to review the design contents, the process proceeds to the second partial process.
  • FIG. 22 shows a configuration example of a functional block for carrying out the second partial process provided in the design support device 10 according to the second embodiment.
  • the design support device 10 shown in FIG. 22 includes a configuration management extraction unit 1021, an impact analysis determination unit 1022, and an impact analysis display processing unit 1023.
  • the configuration management extraction unit 1021 creates a configuration management table 1201 as shown in FIG. 23, for example, from the FMEA sheets 101, 102, 103 of each design level in which the inconsistency is resolved through the flowchart of FIG.
  • the configuration management table 1201 lists the failure modes of the HW / SW blocks described in FMEA sheets 101, 102, 103.
  • the configuration management column in which the configuration (input conditions, elements such as processing contents and parts) of the functions examined at the time of creating the FMEA sheets 101, 102, 103 and the parameters and numerical values for the configuration are entered.
  • the configuration management column is preferably filled in by the designer when considering FMEA sheets 101, 102, 103.
  • FIG. 24 shows an example of the configuration management table 1201 in which the numerical values have been changed.
  • the column where the numerical value is changed and the column of the failure mode corresponding to the numerical change are shaded.
  • the impact analysis determination unit 1022 determines whether or not it is necessary to change the failure mode or the failure effect described in the FMEA sheets 101, 102, 103 due to the numerical change made in the configuration management table 1201. It is determined whether or not the numerical change affects the failure mode and the failure effect (step 205). The impact analysis determination unit 1022 writes the determination result in the change impact column of the configuration management table 1201 and records the configuration management table 1201.
  • the impact analysis display processing unit 1023 displays a screen including the configuration management table 1201 and a character message such as “no inconsistency due to change” as the analysis result on the display device, as shown in FIG. 25, for example.
  • the impact analysis display processing unit 1023 has a portion that needs to be changed by the numerical change, for example, as shown in FIG. A screen including the highlighted (highlighted) configuration management table 1201 and a character message such as "inconsistency due to change" as an analysis result is displayed on the display device.
  • the design support device 10 carries out the process shown in the flowchart of FIG. 2, reviews the design (step S206), and then proceeds to the third partial step.
  • FIG. 27 shows a configuration example of a functional block for carrying out a third partial process provided in the design support device 10 according to the second embodiment.
  • the design support device 10 includes a change management extraction unit 1031 and a change management display processing unit 1032.
  • step S207 the change management extraction unit 1031 extracts the changed contents of the parameters and numerical values from the configuration management table 1201 of one or more recorded plates (revision), and for example, the change management table 1301 as shown in FIG. 28. Create and record.
  • the change management table 1301 shows the failure modes of the HW / SW blocks described in FMEA sheets 101, 102, 103, the configuration of their functions (elements such as input conditions, processing contents and parts), and the configuration management table for the configuration.
  • the contents of parameters and numerical values for each version of 1201 and the status indicating the operation history are listed.
  • the change management display processing unit 1032 displays the change management table 1301 on the display device. This allows the designer to confirm the operation history of parameters and numerical values in the test process.
  • the design support device 10 according to the second embodiment is applied not only to the test process in the development process but also to the test process performed when an unknown defect or failure is found in the product in the market or the like after the development is completed. You may.
  • 10 design support device 11 association unit, 12 association result display processing unit, 13 inconsistency judgment unit, 14 inconsistency judgment result display processing unit, 15 inconsistency correction plan formulation unit, 16 inconsistency correction plan display processing unit, 50 processing Circuit, 51 processor, 52 memory, 101 system level FMEA sheet, 102 HW level FMEA sheet, 103 SW level FMEA sheet, 104 association result, 105 inconsistency judgment result, 106 specifications, 107 database, 108 inconsistency correction Draft, 200 motor drive device, 210 calculation function unit, 220 drive function unit, 230 diagnostic function unit, 240 cutoff function unit, 301 sensor, 302 motor, 211 first IF circuit, 212 calculation processing unit, 213 second IF Circuit, 221 drive circuit, 231 third IF circuit, 232 diagnostic processing unit, 233 fourth IF circuit, 241 cutoff circuit, 1011 evaluation item extraction unit, 1012 verification result judgment unit, 1013 verification result display processing unit, 1101 evaluation Result input table, 1021 configuration management extraction unit, 1022 impact analysis judgment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • General Factory Administration (AREA)

Abstract

設計支援装置（１０）には、製品設計の各階層のＦＭＥＡの結果である複数のＦＭＥＡシートが入力される。設計支援装置（１０）の関連付け部（１１）は、複数のＦＭＥＡシートのうちの上位階層のＦＭＥＡシートに記載された故障モードと、複数のＦＭＥＡシートのうちの下位階層のＦＭＥＡシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果（１０４）を出力する。

Description

設計支援装置
　本開示は、製品の設計作業を支援する設計支援装置に関するものである。
　製品の信頼性および安全性を担保するため、一般的に、製品の設計段階でＦＭＥＡ（Failure Mode and Effects Analysis）が実施される。ＦＭＥＡは、製品の構成要素である機能ブロックおよび部品を列挙し、構成要素ごとに故障モード、故障影響、故障原因などを検討することにより、製品が使用者に危害を加えるような潜在的な故障を設計段階で抽出することによって行われる。設計者は、ＦＭＥＡによって抽出された潜在的な故障への対策を設計に取り込むことで、高信頼性および高安全性を有する製品の開発を行っている。通常、ＦＭＥＡの結果は「ＦＭＥＡシート」と呼ばれる１つのシートにまとめられる。つまり、ＦＭＥＡは、ＦＭＥＡシートを作成することとも言える。
　また、製品開発では、システムレベルからサブシステムレベルへ、サブシステムレベルからハードウェア（ＨＷ）およびソフトウェア（ＳＷ）レベル（以下「ＨＷ・ＳＷレベル」ということもある）へ、というように上位の階層から下位の階層へブレイクダウンをしながら設計を進める必要がある。ＦＭＥＡは、上位の階層から下位の階層までの全ての階層で実施される。
　例えば下記の特許文献１には、製品の機能モデルデータに故障モードや故障影響を関連付けることでＦＭＥＡの網羅性を確保するＦＭＥＡ装置が提案されている。特許文献１のＦＭＥＡ装置によれば、設計の各階層でのＦＭＥＡの網羅性を確保することができる。
特開２００７－３２３２１９号公報
　特許文献１のＦＭＥＡ装置は、設計の各階層でのＦＭＥＡを実施するには有用である。しかし、階層間ではＦＭＥＡが関連付けされないため、上位階層の構成要素の故障モードと下位階層の構成要素の故障影響との関連付けなどは行うことができず、製品全体におけるＦＭＥＡの網羅性が十分に確保されたとは言えない。
　本開示は以上のような課題を解決するためになされたものであり、設計の階層間でのＦＭＥＡの関連付けが可能な設計支援装置を提供することを目的とする。
　本開示に係る設計支援装置は、製品設計の各階層のＦＭＥＡ（Failure Mode and Effects Analysis）の結果である複数のＦＭＥＡシートを入力とし、前記複数のＦＭＥＡシートのうちの上位階層のＦＭＥＡシートに記載された故障モードと、前記複数のＦＭＥＡシートのうちの下位階層のＦＭＥＡシートに記載された故障影響との関連付けを行い、その関連付けの結果であり、前記故障モードと前記故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも１つを評価するための関連付け結果を出力する関連付け部を備えるものである。
　本開示に係る設計支援装置によれば、設計の階層間でのＦＭＥＡが関連付けられることで、ＦＭＥＡにおける検討の漏れが防止され、ＦＭＥＡの網羅性を向上させることができる。
　本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る設計支援装置の機能ブロック図である。 実施の形態１に係る設計支援装置の動作を示すフローチャートである。 モータ駆動装置のシステムレベルのブロック図である。 モータ駆動装置のＨＷ・ＳＷレベルのブロック図である。 モータ駆動装置のシステムレベルのＦＭＥＡシートの例を示す図である。 モータ駆動装置のＨＷ・ＳＷレベルのＦＭＥＡシートの例を示す図である。 関連付け結果を表すマトリクス表の例を示す図である。 関連付け結果を表すマトリクス表のフォーマットを示す図である。 関連付け結果を表す故障ツリーの例を示す図である。 不整合が有る場合の不整合判定結果を示す画面の例を示す図である。 不整合が無い場合の不整合判定結果を示す画面の例を示す図である。 不整合箇所の是正案の表示例を示す図である。 設計支援装置のハードウェア構成例を示す図である。 設計支援装置のハードウェア構成例を示す図である。 設計支援装置を適用する開発プロセスを示す図である。 試験工程における実施の形態２に係る設計支援装置の動作を示すフローチャートである。 実施の形態２に係る設計支援装置に設けられる、試験工程の第１の部分工程を実施する機能ブロックの構成例を示す図である。 評価結果入力表のフォーマットを示す図である。 評価結果入力表の記載例を示す図である。 故障影響の設計内容と評価結果とに不整合が無い場合に表示される画面の例を示す図である。 故障影響の設計内容と評価結果とに不整合が有る場合に表示される画面例を示す図である。 実施の形態２に係る設計支援装置に設けられる、試験工程の第２の部分工程を実施する機能ブロックの構成例を示す図である。 構成管理表のフォーマットを示す図である。 数値変更が成された構成管理表の例を示す図である。 機能の変更による影響分析がない場合の画面例を示す図である。 機能の変更による影響分析がある場合の画面例を示す図である。 実施の形態２に係る設計支援装置に設けられる、試験工程の第３の部分工程を実施する機能ブロックの構成例を示す図である。 機能の変更管理表の画面例を示す図である。
　＜実施の形態１＞
　図１は、実施の形態１に係る設計支援装置１０の機能ブロック図である。図１に示すように、設計支援装置１０は、関連付け部１１、関連付け結果表示処理部１２、不整合判定部１３、不整合判定結果表示処理部１４、不整合是正案策定部１５および不整合是正案表示処理部１６を備えている。
　関連付け部１１は、入力された互いに異なる階層のＦＭＥＡシートの関連付けを行い、その関連付けの結果である関連付け結果１０４を出力する。関連付け結果１０４は、上位階層のＦＭＥＡシートに記載された故障モードと、下位階層のＦＭＥＡシートに記載された製品の故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも１つを評価するためのものである。本実施の形態の設計支援装置１０には、上位階層のＦＭＥＡシートとして、システムレベルのＦＭＥＡシート１０１のデータが入力され、下位階層のＦＭＥＡシートとしてＨＷレベルのＦＭＥＡシート１０２およびＳＷレベルのＦＭＥＡシート１０３のデータが入力されるものとする。よって、関連付け部１１は、システムレベルのＦＭＥＡシート１０１と、ＨＷレベルのＦＭＥＡシート１０２およびＳＷレベルのＦＭＥＡシート１０３との関連付けを行い、その結果を関連付け結果１０４として出力する。以下、ＨＷレベルのＦＭＥＡシート１０２およびＳＷレベルのＦＭＥＡシート１０３をまとめて「ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３」という。
　関連付け結果表示処理部１２は、関連付け部１１から出力された関連付け結果１０４を表示装置に表示する処理を行う。本実施の形態では、システムレベルのＦＭＥＡシート１０１と、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３との対応関係が、関連付け結果表示処理部１２によって表示装置に表示される。
　不整合判定部１３は、関連付け部１１から出力された関連付け結果１０４に基づいて、上位階層のＦＭＥＡシートに記載された故障モードと下位階層のＦＭＥＡシートに記載された故障影響との間の不整合の有無を判定し、その判定結果である不整合判定結果１０５を出力する。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との不整合の有無が、不整合判定部１３によって判定される。
　不整合判定結果表示処理部１４は、不整合判定部１３から出力された不整合判定結果１０５に基づき、上位階層のＦＭＥＡシートに記載された故障モードと下位階層のＦＭＥＡシートに記載された故障影響との間の不整合の箇所を、表示装置に表示する処理を行う。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合の箇所が、不整合判定結果表示処理部１４によって表示装置に表示される。
　不整合是正案策定部１５は、不整合判定部１３から出力された不整合判定結果１０５と、対象機種（対象製品）の設計情報が含まれる仕様書１０６のデータまたはデータベース１０７のデータとに基づいて、不整合判定結果１０５が示す不整合を是正する（不整合の箇所を整合させる）ための是正案である不整合是正案１０８を策定する。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合を是正するための不整合是正案１０８が、不整合是正案策定部１５によって策定される。
　不整合是正案表示処理部１６は、不整合是正案策定部１５から出力された不整合是正案１０８を表示装置に表示する処理を行う。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合を是正するための不整合是正案１０８が、不整合是正案表示処理部１６によって表示装置に表示される。
　図２は、設計支援装置１０の動作を示すフローチャートである。以下、図２を参照しつつ、設計支援装置１０の動作を説明する。
　設計支援装置１０が起動し、互いに異なる階層のＦＭＥＡシートが設計支援装置１０に入力されると、関連付け部１１が、入力されたＦＭＥＡシートの関連付けを行い、その関連付けの結果である関連付け結果１０４を出力する（ステップＳ１０１）。本実施の形態では、関連付け部１１は、システムレベルのＦＭＥＡシート１０１と、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３との関連付けを行う。
　そして、関連付け結果表示処理部１２が、関連付け部１１から出力された関連付け結果１０４を表示装置に表示させる（ステップＳ１０２）。本実施の形態では、システムレベルのＦＭＥＡシート１０１と、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３との対応関係が、表示装置に表示される。
　また、不整合判定部１３が、関連付け部１１から出力された関連付け結果１０４に基づいて、上位階層のＦＭＥＡシートに記載された故障モードと下位階層のＦＭＥＡシートに記載された故障影響との間の不整合の有無を判定し（ステップＳ１０３）、その判定の結果である不整合判定結果１０５を出力する。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との不整合の有無が判定される。
　不整合判定結果表示処理部１４は、不整合判定部１３から出力された不整合判定結果１０５を参照し、上位階層のＦＭＥＡシートに記載された故障モードと下位階層のＦＭＥＡシートに記載された故障影響との間に不整合があれば（ステップＳ１０３でＹＥＳ）、不整合判定結果１０５に基づき、その不整合の箇所を表示装置に表示させる（ステップＳ１０４）。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合の箇所が、表示装置に表示される。
　さらに、不整合是正案策定部１５が、不整合判定結果１０５と、仕様書１０６のデータおよびデータベース１０７のデータとに基づいて、不整合を是正するための是正案である不整合是正案１０８を策定する（ステップＳ１０５）。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合を是正するための不整合是正案１０８が策定される。
　そして、不整合是正案表示処理部１６が、不整合是正案策定部１５から出力された不整合是正案１０８を表示装置に表示させる（ステップＳ１０６）。本実施の形態では、システムレベルのＦＭＥＡシート１０１に記載された故障モードと、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響との間の不整合を是正するための不整合是正案１０８が、表示装置に表示される。
　なお、不整合判定結果表示処理部１４が不整合判定結果１０５を参照した結果、上位階層のＦＭＥＡシートに記載された故障モードと下位階層のＦＭＥＡシートに記載された故障影響との間に不整合がなかった場合（ステップＳ１０３でＮＯ）、不整合判定結果表示処理部１４は、不整合が無い旨を、表示装置に表示させる（ステップＳ１０７）。
　以下、ＦＭＥＡの対象となる製品の具体例としてモータ駆動装置を挙げて、設計支援装置１０の動作を説明する。図３は、モータ駆動装置２００のシステムレベルのブロック図であり、図４は、モータ駆動装置２００のＨＷ・ＳＷレベルのブロック図である。
　図３に示すように、システムレベルで見たときのモータ駆動装置２００は、演算機能部２１０、駆動機能部２２０、診断機能部２３０および遮断機能部２４０の４つのブロックで構成される。
　演算機能部２１０は、外部のセンサ３０１からの信号に基づきモータ３０２の指令値に演算して、演算した指令値を駆動機能部２２０および診断機能部２３０へ送信する機能を有する。駆動機能部２２０は、演算機能部２１０が演算した指令値に応じてモータ３０２の駆動値を設定してモータ３０２へ送信する機能と、遮断機能部２４０から遮断信号を受信したときにモータ３０２の駆動値を０に設定する機能とを有する。診断機能部２３０は、演算機能部２１０が演算した指令値を診断する機能と、指令値の診断の結果が不良（ＮＧ）の場合に遮断機能部２４０へ遮断指令を送信する機能とを有する。遮断機能部２４０は、診断機能部２３０から遮断指令を受信したときに遮断信号を駆動機能部２２０へ送信する機能を有する。
　モータ駆動装置２００に対するシステムレベルのＦＭＥＡの結果であるＦＭＥＡシートの例を図５に示す。システムレベルのＦＭＥＡは、図３に示した４つのブロックに対して実施される。図５のＦＭＥＡシートでは、例えば、演算機能部２１０の故障モードとして、「指令値が過大」と「指令値が過小」とが記述されており、それらの故障モードの故障影響および故障原因は、それぞれ「意図通りにモータを駆動しない」および「演算機能部の不良」とされている。他のシステムブロックの故障モード、故障影響および故障原因は、図５に示すとおりであるため、ここでの説明は省略する。
　図４に示すように、ＨＷ・ＳＷレベルで見たときのモータ駆動装置２００は、第１のＩＦ回路２１１（ＨＷ）、演算処理部２１２（ＳＷ）、第２のＩＦ回路２１３（ＨＷ）、駆動回路２２１（ＨＷ）、第３のＩＦ回路２３１（ＨＷ）、診断処理部２３２（ＳＷ）、第４のＩＦ回路２３３（ＨＷ）、遮断回路２４１（ＨＷ）の８つのブロックで構成される。第１のＩＦ回路２１１、演算処理部２１２および第２のＩＦ回路２１３は、図３に示した演算機能部２１０の構成要素である。駆動回路２２１は、図３に示した駆動機能部２２０の構成要素である。第３のＩＦ回路２３１、診断処理部２３２および第４のＩＦ回路２３３は、図３に示した診断機能部２３０の構成要素である。遮断回路２４１は、図３に示した遮断機能部２４０の構成要素である。
　第１のＩＦ回路２１１、第２のＩＦ回路２１３、第３のＩＦ回路２３１および第４のＩＦ回路２３３は、受信した信号を送信先のブロックが受信できるように変換する機能を有する。演算処理部２１２は、受信した信号を用いて指令値を演算する機能を有する。駆動回路２２１は、指令値に基づき駆動値を送信する機能と、遮断信号を受信したときに駆動値を０にする機能とを有する。診断処理部２３２は、演算処理部２１２が演算した指令値を診断する機能と、診断の結果がＮＧであれば遮断指令を送信する機能とを有する。遮断回路２４１は、遮断指令を受信したときに遮断信号を送信する機能を有する。
　モータ駆動装置２００に対するＨＷ・ＳＷレベルのＦＭＥＡの結果であるＦＭＥＡシートの例を図６に示す。ＨＷ・ＳＷレベルのＦＭＥＡは、図４に示した８つのブロックに対して実施される。図６のＦＭＥＡシートでは、例えば、第１のＩＦ回路２１１の故障モードとして、「変換結果が過大」と「変換結果が過小」とが記述されており、故障モード「変換結果が過大」の故障影響および故障原因は、それぞれ「指令値が過大」、「第１のＩＦ回路の実装誤り」とされており、故障モード「変換結果が過小」の故障影響および故障原因は、それぞれ「指令値が過小」および「第１のＩＦ回路の実装誤り」とされている。他のＨＷ・ＳＷブロックの故障モード、故障影響および故障原因は、図６に示すとおりであるため、ここでの説明は省略する。
　図５に示したシステムレベルのＦＭＥＡシートと、図６に示したＨＷ・ＳＷレベルのＦＭＥＡシートとを対比すると、例えば、上位階層（システムレベル）のブロックである演算機能部２１０の故障モードとして「指令値が過大」があり、演算機能部２１０を詳細化した下位階層（ＨＷ・ＳＷレベル）の第１のＩＦ回路２１１の故障モード「変換結果が過大」に起因する故障影響として「指令値が過大」がある。つまり、下位階層の第１のＩＦ回路２１１の故障モードの故障影響が、その上位階層の演算機能部２１０の故障モードの１つと対応しており、この場合、第１のＩＦ回路２１１の故障影響「指令値が過大」によって演算機能部２１０の故障モード「指令値が過大」が発生する、という因果関係を定義付けることが可能である。このように、下位階層のブロックの故障モードの故障影響と、その上位階層のブロックの故障モードとの対応関係から、下位階層のブロックの故障の振る舞いと上位階層のブロックの故障の振る舞いとを網羅的に整合させることができる。
　次に、設計支援装置１０の関連付け部１１の動作の詳細を説明する。関連付け部１１は、関連付け結果１０４として、上位階層のブロックの故障モードと下位階層のブロックの故障モードの故障影響との対応関係を表形式で表した「マトリクス表」、または、上位階層のブロックの故障モードと下位階層のブロックの故障モードの故障影響との対応関係をツリー形式で表した「故障ツリー」を生成する。関連付け部１１がマトリクス表と故障ツリーとのどちらを生成するかは、使用者が任意に選択できるようにしてもよい。
　関連付け部１１が関連付け結果１０４としてマトリクス表を生成する場合、図２のフローチャートのステップＳ１０１において、関連付け部１１は、システムレベルのＦＭＥＡシート１０１およびＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に基づいて、以下の処理（１）～（６）を行うことで、図７のようなマトリクス表を生成する。なお、図７のマトリクス表は、図５のＦＭＥＡシートに相当するシステムレベルのＦＭＥＡシート１０１と、図６のＦＭＥＡシートに相当するＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３とが、関連付け部１１に入力された場合に生成されるマトリクス表である。
　以下の処理（１）～（６）においては、図８に示すマトリクス表のフォーマットが使用される。
　処理（１）：関連付け部１１が、システムレベルのＦＭＥＡシート１０１に記載されたシステムブロック名および故障モードを、マトリクス表の上位階層の欄に列挙する。
　処理（２）：関連付け部１１が、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載されたＨＷ・ＳＷブロック名および故障影響を、マトリクス表の下位階層の欄に列挙する。
　処理（３）：関連付け部１１が、マトリクス表の下位階層の欄に記載された故障影響の記述を単語レベルに分割することで、キーワードを生成する。
　処理（４）：関連付け部１１が、マトリクス表の上位階層の欄において、処理（３）で生成したキーワードに関連するシステムブロック名および故障モードが記載された行を特定し、特定された行のキーワードに対応する列にチェックマークを入れる。上位階層の欄においてキーワードに関連するシステムブロック名および故障モードが記載された行を特定できなかった場合は、どの行にもチェックマークは入れられない。
　処理（５）：関連付け部１１が、処理（３）および処理（４）が下位階層の全ての故障影響に対して実行されるまで、処理（３）および処理（４）を繰り返す。処理（３）および処理（４）が全ての故障影響に対して実行されれば、処理（６）に進む。
　処理（６）：関連付け部１１が、処理（１）～（５）によって作成したマトリクス表を、関連付け結果１０４として生成して記録する。
　なお、処理（３）におけるキーワード生成および処理（４）におけるチェックマーク付与の精度を向上させるため、例えば、相関もしくは類似度に関する統計処理、データベース、人工知能（ＡＩ）等を活用してもよい。
　一方、関連付け部１１が関連付け結果１０４として故障ツリーを生成する場合、図２のフローチャートのステップＳ１０１において、関連付け部１１は、システムレベルのＦＭＥＡシート１０１およびＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に基づいて、以下の処理（１）～（６）を行うことで、図９のような故障ツリーを生成する。なお、図９の故障ツリーは、図５のＦＭＥＡシートに相当するシステムレベルのＦＭＥＡシート１０１と、図６のＦＭＥＡシートに相当するＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３とが、関連付け部１１に入力された場合に生成される故障ツリーである。
　処理（１）：関連付け部１１が、システムレベルのＦＭＥＡシート１０１に記載された故障影響をツリーの１階層目に列挙する。
　処理（２）：関連付け部１１が、システムレベルのＦＭＥＡシート１０１に記載されたシステムブロック名および故障モードを、それに対応する１階層目の故障影響に繋げるように、２階層目に列挙する。
　処理（３）：関連付け部１１が、ＨＷ・ＳＷレベルのＦＭＥＡシート１０２，１０３に記載された故障影響の記述を単語レベルに分割することで、キーワードを生成する。
　処理（４）：関連付け部１１が、ツリーの２階層目において、処理（３）で生成したキーワードに関連するシステムブロック名および故障モードを特定し、特定した故障モードに繋げるように、当該キーワードに対応するＨＷ・ＳＷブロック名およびその故障影響を、ツリーの３階層目に配置する。ツリーの２階層目においてキーワードに関連するシステムブロック名および故障モードを特定できなかった場合は、当該キーワードに対応するＨＷ・ＳＷブロック名およびその故障影響は、どの故障モードとも繋げられずにツリーの３階層目に配置される。
　処理（５）：関連付け部１１が、処理（３）および処理（４）が下位階層（ＨＷ・ＳＷレベル）の全ての故障影響に対して実行されるまで、処理（３）および処理（４）を繰り返す。処理（３）および処理（４）が全ての故障影響に対して実行されれば、処理（６）に進む。
　処理（６）：関連付け部１１が、処理（１）～（５）によって作成した故障ツリーを、関連付け結果１０４として生成して記録する。
　なお、処理（３）におけるキーワード生成および処理（４）におけるキーワードに関連するシステムブロック名および故障モードの特定の精度を向上させるため、例えば、相関もしくは類似度に関する統計処理、データベース、人工知能（ＡＩ）等を活用してもよい。
　このように、実施の形態１に係る設計支援装置１０は、上位階層（システムレベル）のＦＭＥＡと下位階層（ＨＷ・ＳＷレベル）のＦＭＥＡとの関連付けを自動で行い、関連付け結果１０４を生成する関連付け部１１を備える。よって、設計支援装置１０によれば、設計の階層間でのＦＭＥＡが関連付けられることで、ＦＭＥＡにおける検討の漏れが防止され、ＦＭＥＡの網羅性を向上させることができる。それにより、ＦＭＥＡの製品全体におけるトレーサビリティを容易にとることが可能になる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１を備えていればよい。
　関連付け部１１が生成した関連付け結果１０４は、図２のフローチャートのステップＳ１０２において、関連付け結果表示処理部１２によって表示装置に表示される。それにより、上位階層のＦＭＥＡと下位階層のＦＭＥＡとの対応関係が、使用者に提示される。よって、使用者は、ＦＭＥＡの製品全体におけるトレーサビリティを容易に確認できる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１および関連付け結果表示処理部１２を備えていればよい。
　不整合判定部１３は、図２のフローチャートのステップＳ１０３において、上位階層の故障モードと下位階層の故障影響との間の不整合の有無を、関連付け部１１が生成した関連付け結果１０４に基づき判定する。
　例えば、関連付け部１１が関連付け結果１０４として図７のようなマトリクス表を生成する場合、不整合判定部１３は、マトリクス表においてチェックマークが付与されていない列または行があるかどうかを確認する。チェックマークが付与されていない列または行が存在しなければ、不整合判定部１３は、上位階層の故障モードと下位階層の故障影響との間の不整合はないと判断する。チェックマークが付与されていない列または行が存在すれば、不整合判定部１３は、チェックマークの無い列に対応する下位階層の故障影響、または、チェックマークが無い行に対応する上位階層の故障モードに、不整合があると判断する。不整合判定部１３は、不整合の有無の判定が完了したら、その判定結果を不整合判定結果１０５として生成して記録する。
　また、関連付け部１１が関連付け結果１０４として図９のような故障ツリーを生成する場合、不整合判定部１３は、３階層目に２階層目のどの故障モードとも繋がっていない故障影響が存在するかどうか、ならびに、２階層目に３階層目のどの故障影響とも繋がっていない故障モードが存在するかどうか、を確認する。その両方が存在しなければ、不整合判定部１３は、上位階層の故障モードと下位階層の故障影響との間の不整合はないと判断する。そのいずれかが存在すれば、不整合判定部１３は、どの故障影響とも繋がっていない故障モード、または、どの故障モードとも繋がっていない故障影響に、不整合があると判断する。不整合判定部１３は、不整合の有無の判定が完了したら、その判定結果を不整合判定結果１０５として生成して記録する。
　設計支援装置１０が、上位階層（システムレベル）のＦＭＥＡと下位階層（ＨＷ・ＳＷレベル）のＦＭＥＡとの間の不整合の有無を自動で判定して不整合判定結果１０５を生成する不整合判定部１３を備えることで、ＦＭＥＡの製品全体における網羅性を容易に評価できるようになる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１および不整合判定部１３を備えていればよい。
　ここで、関連付け部１１が生成する関連付け結果１０４は、マトリクス表および故障ツリーのどちらでもよいが、以下では説明の簡略化のため、生成する関連付け結果１０４はマトリクス表であるものと仮定して説明する。
　不整合判定部１３が生成した不整合判定結果１０５は、図２のフローチャートのステップＳ１０４またはＳ１０７において、不整合判定結果表示処理部１４によって表示装置に表示される。
　例えば、上位階層の故障モードと下位階層の故障影響との間に不整合がある場合には（ステップＳ１０３でＹＥＳ）、ステップＳ１０４において、例えば図１０のような不整合の箇所を示す画面が表示される。図１０の画面には、不整合の箇所を示すマトリクス表と、「不整合箇所有り」の文字メッセージとが含まれている。図１０の画面のマトリクス表は、不整合のある（チェックマークが付与されていない）上位階層の故障モードおよび下位階層の故障影響が反転表示されることで、不整合の箇所を示している。
　図１０の不整合判定結果１０５においては、システムレベルの故障モード「駆動値の不定」に対応するＨＷ・ＳＷレベルの故障影響が存在しないため、その行にはチェックマークが付与されていない。また、ＨＷ・ＳＷレベルの故障影響「駆動値を０にしない」および「駆動値の固着」に対応するシステムレベルの故障モードが存在しないため、その２つの列にはチェックマークが付与されていない。よって、システムレベルの故障モード「駆動値の不定」と、ＨＷ・ＳＷレベルの故障影響「駆動値を０にしない」および「駆動値の固着」とが、不整合箇所として特定されている。
　一方、上位階層の故障モードと下位階層の故障影響との間に不整合がない場合には（ステップＳ１０３でＮＯ）、ステップＳ１０７において、例えば図１１のような不整合が無い旨を示す画面が表示される。図１１の画面には、全ての行および列にチェックマークが付与されたマトリクス表と、「不整合箇所無し」の文字メッセージとが含まれている。
　設計支援装置１０が、不整合判定結果１０５を表示装置に表示させる不整合判定結果表示処理部１４を備えることで、上位階層（システムレベル）のＦＭＥＡと下位階層（ＨＷ・ＳＷレベル）のＦＭＥＡとの間の不整合の有無の判断結果が、自動的に使用者に提示される。よって、使用者は、ＦＭＥＡの製品全体における網羅性を評価した結果を容易に確認できる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１、関連付け結果表示処理部１２、不整合判定部１３および不整合判定結果表示処理部１４を備えていればよい。
　不整合是正案策定部１５は、不整合判定部１３により上位階層のＦＭＥＡと下位階層のＦＭＥＡとの間に不整合があると判断された場合に、図２のフローチャートのステップＳ１０５において、不整合判定結果１０５に基づいて、以下の処理（１）～（４）を実施することで、不整合箇所の是正案を策定する。
　処理（１）：不整合是正案策定部１５が、是正案を策定するために必要な情報として、仕様書１０６またはデータベース１０７のデータを取得する。仕様書１０６またはデータベース１０７のデータは、使用者により設計支援装置１０に入力される。仕様書１０６またはデータベース１０７のデータには、対象機種の設計情報だけでなく、対象機種のベース機種の設計情報も含まれていてもよい。ベース機種とは、アジャイル開発での前段階の開発機種やプロトタイプ機種、また、過去の流用・派生機種などである。
　処理（２）：不整合是正案策定部１５が、不整合箇所として特定された下位階層の故障影響が上位階層のどのシステムブロックに影響するかを、処理（１）で取得した情報に基づいて判別する。
　下位階層の故障影響に対して上位階層の故障モードの不整合が発生する原因としては、
（Ａ）下位階層の故障影響に余分なものが含まれている
（Ｂ）上位階層の故障モードに漏れがある
の２つのケースが存在する。例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在しない場合、不整合是正案策定部１５は、不整合の発生原因はケース（Ａ）と判別し、その故障影響が余分なものである可能性があることを記録する。また例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在する場合、不整合是正案策定部１５は、不整合の発生原因はケース（Ｂ）と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
　不整合是正案策定部１５は、不整合箇所として特定された全ての下位階層の故障影響に対して処理（２）を行い、全ての故障影響に対する処理が完了したら、処理（３）を実施する。
　処理（３）：不整合是正案策定部１５が、不整合箇所として特定された上位階層の故障モードが下位階層のどのＨＷ・ＳＷブロックによって引き起こされるかを、処理（１）で取得した情報に基づいて判別する。
　処理（１）で不整合是正案策定部１５が取得した仕様書１０６またはデータベース１０７のデータには、上位階層の要求仕様と下位階層の要求仕様とのトレーサビリティマトリクス、上位階層のブロックと下位階層のブロックとのトレーサビリティマトリクス、および、上位階層のブロックの機能定義と下位階層のブロックの機能定義が記載されている。不整合是正案策定部１５は、これらの情報を読み込み、上位階層と下位階層との間で関連するブロックまたは機能を特定することにより、下位階層のＨＷ・ＳＷブロックによって引き起こされる可能性のある上位階層の故障モードを特定する。また、不整合是正案策定部１５は、統計処理やＡＩなどの類似の記述を特定または推定する手法を用いて、設計仕様や過去の類似事例のＦＭＥＡの内容から、過去の類似事例の不整合箇所と類似する箇所を抽出することで、是正内容を特定する。
　上位階層の故障モードに対して下位階層の故障影響の不整合が発生する原因としては、
（Ｃ）上位階層の故障モードに余分なものが含まれている
（Ｄ）下位階層の故障影響に漏れがある
の２つのケースが存在する。例えば、不整合箇所として特定された上位階層の故障モードに対応するＨＷ・ＳＷブロックが存在しない場合、不整合是正案策定部１５は、不整合の発生原因はケース（Ｃ）と判別し、その故障モードが余分なものである可能性があることを記録する。また、不整合箇所として特定された上位階層の故障モードに対応するＨＷ・ＳＷブロックが存在する場合、不整合是正案策定部１５は、不整合の発生原因はケース（Ｄ）と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
　不整合是正案策定部１５は、不整合箇所として特定された全ての上位階層の故障モードに対して処理（３）を行い、全ての故障モードに対する処理が完了したら、処理（４）を実施する。
　処理（４）：不整合是正案策定部１５が、処理（２）および処理（３）で判別した内容を一覧にしたリストを、不整合是正案１０８として生成し、不整合判定部１３が生成した不整合判定結果１０５に関連付けして記録する。
　このように、設計支援装置１０が、上位階層の故障モードと下位階層の故障影響との不整合の是正するための不整合是正案１０８を策定する不整合是正案策定部１５を備えることにより、不整合是正案１０８が自動で生成されるようになり、使用者にＦＭＥＡの是正措置を提案できるようになる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１、不整合判定部１３および不整合是正案策定部１５を備えていればよい。
　不整合是正案策定部１５が生成した不整合是正案１０８は、図２のフローチャートのステップＳ１０６において、不整合是正案表示処理部１６によって表示装置に表示される。このとき不整合是正案表示処理部１６は、不整合是正案１０８の内容を示すテキストと、不整合判定結果１０５であるマトリクス表とを含む図１２のような画面を表示する。不整合是正案１０８が自動で表示装置に表示されることで、使用者は、不整合是正案１０８を参考にしてＦＭＥＡの是正、さらには、仕様・設計の見直しを、開発上流段階で行えるようになる。この効果を得るためには、設計支援装置１０が、少なくとも関連付け部１１、不整合判定部１３、不整合是正案策定部１５および不整合是正案表示処理部１６を備えていればよい。
　図１２には、不整合判定結果１０５として図１０と同じマトリクス表が含まれており、システムレベルの故障モード「駆動値の不定」と、ＨＷ・ＳＷレベルの故障影響「駆動値を０にしない」および「駆動値の固着」とが、不整合箇所として特定されている。また、これらの不整合箇所を是正するための不整合是正案１０８として、上位階層の駆動機能部２２０の故障モードから「駆動値の不定」を削除して「駆動値を０にしない」を追加すること、ならびに、下位階層の駆動回路２２１の故障影響から「駆動値の固着」を削除することが提案されている。
　以上のように、本実施の形態によれば、開発における種々の設計レベル間で、それぞれ実施したＦＭＥＡの整合を取ることができ、これにより不整合を検出した場合に、各設計レベルでのＦＭＥＡの見直しが図られ、その結果、開発を通して網羅性・信憑性・信頼性を向上させる効果を奏する。
　また、各設計レベルでのＦＭＥＡの見直しにあたって、設計支援装置１０が、仕様書１０６またはデータベース１０７の情報をもとに、不整合の対象となった設計事項および設計事項に関わるＦＭＥＡを正すための修正案を提示するので、使用者は提示された修正案をもとに不整合を改善でき、その結果、設計またはＦＭＥＡの見直しによる設計品質の低下を抑制する効果が得られる。
　また、本実施の形態は、例えば、ソフトウェア開発、ＬＳＩ開発、および機構設計などのブレイクダウンを伴う開発において、システムレベルとサブシステムレベル、サブシステムレベルとサブシステムを構成する要素（ＨＷ・ＳＷ）レベル、並びに、機能要件レベルと実装（部品）レベルなど、種々の設計レベルでＦＭＥＡを実施する場合に適用することが可能である。
　＜ハードウェア構成例＞
　図１３および図１４は、それぞれ設計支援装置１０のハードウェア構成の例を示す図である。図１に示した設計支援装置１０の構成要素の各機能は、例えば図１３に示す処理回路５０により実現される。すなわち、設計支援装置１０は、上位階層のＦＭＥＡシートに記載された故障モードと、下位階層のＦＭＥＡシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果１０４を出力するための処理回路５０を備える。処理回路５０は、専用のハードウェアであってもよいし、メモリに格納されたプログラムを実行するプロセッサ（中央処理装置（ＣＰＵ：Central Processing Unit）、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）とも呼ばれる）を用いて構成されていてもよい。
　処理回路５０が専用のハードウェアである場合、処理回路５０は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、またはこれらを組み合わせたものなどが該当する。設計支援装置１０の構成要素の各々の機能が個別の処理回路で実現されてもよいし、それらの機能がまとめて一つの処理回路で実現されてもよい。
　図１４は、処理回路５０がプログラムを実行するプロセッサ５１を用いて構成されている場合における設計支援装置１０のハードウェア構成の例を示している。この場合、設計支援装置１０の構成要素の機能は、ソフトウェア等（ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせ）により実現される。ソフトウェア等はプログラムとして記述され、メモリ５２に格納される。プロセッサ５１は、メモリ５２に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、設計支援装置１０は、プロセッサ５１により実行されるときに、上位階層のＦＭＥＡシートに記載された故障モードと、下位階層のＦＭＥＡシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果１０４を出力する処理が結果的に実行されることになるプログラムを格納するためのメモリ５２を備える。換言すれば、このプログラムは、設計支援装置１０の構成要素の動作の手順や方法をコンピュータに実行させるものであるともいえる。
　ここで、メモリ５２は、例えば、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）などの、不揮発性または揮発性の半導体メモリ、ＨＤＤ（Hard Disk Drive）、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Digital Versatile Disc）およびそのドライブ装置等、または、今後使用されるあらゆる記憶媒体であってもよい。
　以上、設計支援装置１０の構成要素の機能が、ハードウェアおよびソフトウェア等のいずれか一方で実現される構成について説明した。しかしこれに限ったものではなく、設計支援装置１０の一部の構成要素を専用のハードウェアで実現し、別の一部の構成要素をソフトウェア等で実現する構成であってもよい。例えば、一部の構成要素については専用のハードウェアとしての処理回路５０でその機能を実現し、他の一部の構成要素についてはプロセッサ５１としての処理回路５０がメモリ５２に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
　以上のように、設計支援装置１０は、ハードウェア、ソフトウェア等、またはこれらの組み合わせによって、上述の各機能を実現することができる。
　＜実施の形態２＞
　図１５は、設計支援装置１０を適用する開発プロセスを示す図である。図１５に示す開発プロセスは、一般的に「Ｖ字モデル」と呼ばれており、設計工程と試験工程とから構成される。
　設計工程には、製品仕様を満足するために必要なシステムの構成や階層を設計する「要件定義」と、各システムをどのようなハードウェアやソフトウェアで構成するかを設計する「基本設計」と、基本設計の結果を実現するためにハードウェアやソフトウェアの内部動作を設計する「詳細設計」とが含まれる。設計工程において、これらは要件定義、基本設計、詳細設計の順に実施され、その後、設計工程によって設計されたハードウェアやソフトウェアが実装されることで実機（実製品）が作製される。
　試験工程は実機に対して行われ、試験工程には、設計工程を経て実装されたハードウェアやソフトウェアそれぞれの評価を行う「単体試験」と、ハードウェアやソフトウェアを統合して構成される各システムの評価を行う「統合試験」と、複数のシステムを組み合わせて構成される製品の評価を行う「運用試験」とが含まれる。試験工程において、これらは単体試験、統合試験、運用試験の順に実施される。
　試験工程における評価項目およびその内容は、図１５に示すＶ字モデルで対になっている設計工程で作成した仕様書から作成される。つまり、運用試験での評価項目およびその内容は、要件定義で作成された仕様書から作成され、統合試験での評価項目およびその内容は、基本設計で作成された仕様書から作成され、単体試験での評価項目およびその内容は、詳細設計で作成された仕様書から作成される。よって、運用試験では要件定義で設計された仕様の検証が行われ、統合試験では基本設計で設計された仕様の検証が行われ、単体試験では詳細設計で設計された仕様の検証が行われる。
　実施の形態２では、試験工程に適用可能な機能を設計支援装置１０に搭載させた例を示す。図１６は、試験工程における実施の形態２に係る設計支援装置１０の動作を示すフローチャートである。以下、図１６のフローチャートに基づいて、試験工程における設計支援装置１０の動作を説明する。説明の便宜のため、以下では、システムレベルのＦＭＥＡシート１０１、ＨＷレベルのＦＭＥＡシート１０２、ＳＷレベルのＦＭＥＡシート１０３をまとめて「ＦＭＥＡシート１０１，１０２，１０３」と称す。
　図１６のフローチャートは、大きく分けて以下の３つの部分工程（第１、第２および第３の部分工程）で構成されている。
　第１の部分工程では、ステップＳ２０１、ステップＳ２０２およびステップＳ２０３が実施される。図１７に、実施の形態２に係る設計支援装置１０に設けられる第１の部分工程を実施する機能ブロックの構成例を示す。実施の形態２に係る設計支援装置１０は、図１７に示す評価項目抽出部１０１１、検証結果判定部１０１２、検証結果表示処理部１０１３を備えている。
　評価項目抽出部１０１１は、実施の形態１で示した図２のフローチャートの処理を通じて不整合が解消された各設計レベルのＦＭＥＡシート１０１，１０２，１０３から、評価項目を抽出して、図１８に示すような評価結果入力表１１０１を作成する（ステップＳ２０１）。評価結果入力表１１０１には、評価項目として、ＦＭＥＡシート１０１，１０２，１０３に記載されたＨＷ・ＳＷブロックの故障モード、故障影響および故障原因が列挙される。さらに、評価結果入力表１１０１には、ＦＭＥＡシート１０１，１０２，１０３の作成時に検討された故障モードを実機で具体的な故障として発生させる方法が記入される故障注入欄と、故障を発生させることで生じた故障影響の評価結果が記入される故障影響欄と、実機での故障影響とＦＭＥＡシート１０１，１０２，１０３に記載された故障影響との不整合の有無の判定結果が入力される判定欄とが設けられる。
　設計者は、評価結果入力表１１０１の故障注入欄に、実機に故障を生じさせる方法を記入し、記入した方法で実機に故障を発生させ、当該故障によって生じた故障影響を故障影響欄に入力する（ステップＳ２０２）。設計者によって実機での故障影響が記入された評価結果入力表１１０１の例を図１９に示す。
　検証結果判定部１０１２は、実機での故障影響が記入された評価結果入力表１１０１を参照して、実機での故障影響とＦＭＥＡシート１０１，１０２，１０３に記載された故障影響とを比較することで、故障影響の設計内容と評価結果との間の不整合の有無を判定する（ステップＳ２０３）。検証結果判定部１０１２は、その判定結果を評価結果入力表１１０１の判定欄に記入し、評価結果入力表１１０１を記録する。
　実機での故障影響とＦＭＥＡシート１０１，１０２，１０３に記載された故障影響との間に不整合が無いと判定された場合（ステップＳ２０３でＮＯ）、故障影響の設計内容と評価結果との不整合が無く、製品が意図通りに設計されていることが分かるため、試験工程は完了する。このとき、検証結果表示処理部１０１３は、例えば図２０に示すような、判定欄に「ＰＡＳＳ」と記入された評価結果入力表１１０１と、検証判定結果を示す「ＯＫ」などの文字メッセージとを含む画面を表示装置に表示する。
　一方、実機での故障影響とＦＭＥＡシート１０１，１０２，１０３に記載された故障影響との間に不整合が有ると判定された場合（ステップＳ２０３でＹＥＳ）、設計内容と評価結果との不整合が有ることが分かる。この場合、検証結果表示処理部１０１３は、例えば図２１に示すような、不整合のある項目の判定欄に「ＦＡＩＬ」と記入され、不整合のある項目が強調表示（反転表示）された評価結果入力表１１０１と、検証判定結果として「ＮＧ」などの文字メッセージを含む画面を表示装置に表示する。また、この場合は設計内容の見直しが必要であるため、第２の部分工程へ進む。
　第２の部分工程では、図１６のフローチャートのステップＳ２０４、ステップＳ２０５およびステップＳ２０６が実施される。図２２に、実施の形態２に係る設計支援装置１０に設けられる、第２の部分工程を実施する機能ブロックの構成例を示す。設計支援装置１０は、図２２に示す設計支援装置１０は、構成管理抽出部１０２１、影響分析判定部１０２２および影響分析表示処理部１０２３を備えている。
　構成管理抽出部１０２１は、図２のフローチャートを通じて不整合が解消された各設計レベルのＦＭＥＡシート１０１，１０２，１０３から、例えば図２３に示すような構成管理表１２０１を作成する。構成管理表１２０１には、ＦＭＥＡシート１０１，１０２，１０３に記載されたＨＷ・ＳＷブロックの故障モードが列挙される。さらに、構成管理表１２０１には、ＦＭＥＡシート１０１，１０２，１０３の作成時に検討された機能の構成（入力条件、処理内容や部品といった要素）および当該構成に対するパラメータや数値が記入される構成管理欄と、構成管理欄の変更によるＦＭＥＡシート１０１，１０２，１０３への影響の有無が記入される変更影響欄とが設けられる。構成管理欄は、ＦＭＥＡシート１０１，１０２，１０３を検討する際に、設計者によって記入されることが望ましい。
　第１の部分工程で、実機での故障影響とＦＭＥＡシート１０１，１０２，１０３に記載された故障影響との間に不整合が有ると判定された場合（ステップＳ２０３でＹＥＳと判定された場合）、設計者は、構成管理表１２０１に対し、その不整合を是正するための数値変更を行う（ステップ２０４）。数値変更が成された構成管理表１２０１の例を図２４に示す。図２４の構成管理表１２０１には、数値変更が成された欄とそれに対応する故障モードの欄とに網掛けが施されている。
　影響分析判定部１０２２は、構成管理表１２０１に成された数値変更によって、ＦＭＥＡシート１０１，１０２，１０３に記載された故障モードや故障影響を変更する必要が生じたか否かを判定することで、数値変更が故障モードや故障影響に影響するか否かを判定する（ステップ２０５）。影響分析判定部１０２２は、その判定結果を構成管理表１２０１の変更影響欄に記入して、構成管理表１２０１を記録する。
　数値変更が故障モードや故障影響に影響しないと判定された場合は（ステップＳ２０５でＮＯ）、数値変更による製品全体への影響が無いと分かるため、そのまま第３の部分工程へ進む。このとき、影響分析表示処理部１０２３は、例えば図２５に示すような、構成管理表１２０１と、分析結果として「変更による不整合なし」などの文字メッセージとを含む画面を表示装置に表示する。
　一方、数値変更が故障モードや故障影響に影響すると判定された場合は（ステップＳ２０５でＹＥＳ）、影響分析表示処理部１０２３は、例えば図２６に示すような、数値変更によって変更が必要な箇所が強調表示（反転表示）された構成管理表１２０１と、分析結果として「変更による不整合あり」などの文字メッセージとを含む画面を表示装置に表示する。この場合、設計支援装置１０は、図２のフローチャートで示した処理を実施して、設計の見直しを行い（ステップＳ２０６）、その後、第３の部分工程へ進む。
　第３の部分工程では、図１６のフローチャートのステップＳ２０７が実施される。図２７に、実施の形態２に係る設計支援装置１０に設けられる、第３の部分工程を実施する機能ブロックの構成例を示す。図２７に示すように、設計支援装置１０は、変更管理抽出部１０３１、変更管理表示処理部１０３２を備えている。
　ステップＳ２０７では、変更管理抽出部１０３１が、記録済みの１つ以上の版（レビジョン）の構成管理表１２０１から、パラメータや数値の変更内容を抽出し、例えば図２８に示すような変更管理表１３０１を作成して記録する。変更管理表１３０１は、ＦＭＥＡシート１０１，１０２，１０３に記載されたＨＷ・ＳＷブロックの故障モードと、それらの機能の構成（入力条件、処理内容や部品といった要素）と、当該構成に対する構成管理表１２０１の版ごとのパラメータや数値の内容と、その操作履歴（新規、追加、変更、削除など）を示すステータスとが列挙される。また、変更管理表示処理部１０３２は、変更管理表１３０１を表示装置に表示する。これにより、設計者は、試験工程におけるパラメータや数値の操作履歴を確認することができる。
　第３の部分工程が完了すると、ステップＳ２０１へ戻り、再び第１の部分工程が実施される。
　実施の形態２に係る設計支援装置１０は、開発プロセスにおける試験工程だけでなく、開発が完了した後、市場などで製品に未知の不具合や故障が発見された場合に実施される試験工程に適用してもよい。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。
　１０　設計支援装置、１１　関連付け部、１２　関連付け結果表示処理部、１３　不整合判定部、１４　不整合判定結果表示処理部、１５　不整合是正案策定部、１６　不整合是正案表示処理部、５０　処理回路、５１　プロセッサ、５２　メモリ、１０１　システムレベルのＦＭＥＡシート、１０２　ＨＷレベルのＦＭＥＡシート、１０３　ＳＷレベルのＦＭＥＡシート、１０４　関連付け結果、１０５　不整合判定結果、１０６　仕様書、１０７　データベース、１０８　不整合是正案、２００　モータ駆動装置、２１０　演算機能部、２２０　駆動機能部、２３０　診断機能部、２４０　遮断機能部、３０１　センサ、３０２　モータ、２１１　第１のＩＦ回路、２１２　演算処理部、２１３　第２のＩＦ回路、２２１　駆動回路、２３１　第３のＩＦ回路、２３２　診断処理部、２３３　第４のＩＦ回路、２４１　遮断回路、１０１１　評価項目抽出部、１０１２　検証結果判定部、１０１３　検証結果表示処理部、１１０１　評価結果入力表、１０２１　構成管理抽出部、１０２２　影響分析判定部、１０２３　影響分析表示処理部、１２０１　構成管理表、１０３１　変更管理抽出部、１０３２　変更管理表示処理部、１３０１　変更管理表。

Claims (16)

  1. 　製品設計の各階層のＦＭＥＡ（Failure Mode and Effects Analysis）の結果である複数のＦＭＥＡシートを入力とし、前記複数のＦＭＥＡシートのうちの上位階層のＦＭＥＡシートに記載された故障モードと、前記複数のＦＭＥＡシートのうちの下位階層のＦＭＥＡシートに記載された故障影響との関連付けを行い、その関連付けの結果であり、前記故障モードと前記故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも１つを評価するための関連付け結果を出力する関連付け部を備える、
    設計支援装置。
  2. 　関連付け部は、前記上位階層のＦＭＥＡシートに記載された故障モードと前記下位階層のＦＭＥＡシートに記載された故障影響との対応関係を表形式で表したマトリクス表を、前記関連付け結果として生成する、
    請求項１に記載の設計支援装置。
  3. 　関連付け部は、前記上位階層のＦＭＥＡシートに記載された故障モードと前記下位階層のＦＭＥＡシートに記載された故障影響との対応関係をツリー形式で表した故障ツリーを、前記関連付け結果として生成する、
    請求項１に記載の設計支援装置。
  4. 　前記関連付け結果を表示装置に表示する処理を行う関連付け結果表示処理部をさらに備える、
    請求項１から請求項３のいずれか一項に記載の設計支援装置。
  5. 　前記関連付け結果に基づいて、前記上位階層のＦＭＥＡシートに記載された故障モードと前記下位階層のＦＭＥＡシートに記載された故障影響との間の不整合の有無を判定し、その判定結果である不整合判定結果を出力する不整合判定部をさらに備える、
    請求項１から請求項４のいずれか一項に記載の設計支援装置。
  6. 　前記不整合判定結果を表示装置に表示する処理を行う不整合判定結果表示処理部をさらに備える、
    請求項５に記載の設計支援装置。
  7. 　少なくとも対象製品の設計情報に基づいて、前記不整合判定結果で特定された不整合を是正するための不整合是正案を策定する不整合是正案策定部をさらに備える、
    請求項５または請求項６に記載の設計支援装置。
  8. 　前記不整合是正案を表示装置に表示する処理を行う不整合是正案表示処理部をさらに備える、
    請求項７に記載の設計支援装置。
  9. 　前記上位階層のＦＭＥＡシートに記載された故障モードと、前記下位階層のＦＭＥＡシートに記載された故障影響との間で不整合がない場合に、実機で発生した故障の故障影響の評価結果を記入可能な評価結果入力表を作成する評価項目抽出部をさらに備える、
    請求項１から請求項８のいずれか一項に記載の設計支援装置。
  10. 　実機で発生した故障の故障影響の評価結果が記入された前記評価結果入力表と、前記複数のＦＭＥＡシートに記載された故障影響とを比較することで、実機で発生した故障の故障影響の設計内容と評価結果との間の不整合の有無の判定する検証結果判定部をさらに備える、
    請求項９に記載の設計支援装置。
  11. 　前記検証結果判定部による判定結果を表示装置に表示する処理を行う検証結果表示処理部をさらに備える、
    請求項１０に記載の設計支援装置。
  12. 　前記上位階層のＦＭＥＡシートに記載された故障モードと、前記下位階層のＦＭＥＡシートに記載された故障影響との間で不整合がない場合に、前記複数のＦＭＥＡシートの作成時に検討された機能の構成および当該構成に対するパラメータおよび数値が記入される構成管理表を作成する構成管理抽出部をさらに備える、
    請求項１から請求項１１のいずれか一項に記載の設計支援装置。
  13. 　前記構成管理表に記入された前記数値が変更されたときに、当該数値の変更が、前記上位階層のＦＭＥＡシートに記載された故障モードあるいは前記下位階層のＦＭＥＡシートに記載された故障影響に影響するか否かを判定する影響分析判定部をさらに備える、
    請求項１２に記載の設計支援装置。
  14. 　前記影響分析判定部による判定結果を表示装置に表示する処理を行う影響分析表示処理部をさらに備える、
    請求項１３に記載の設計支援装置。
  15. 　前記上位階層のＦＭＥＡシートに記載された故障モードと、前記下位階層のＦＭＥＡシートに記載された故障影響との間で不整合がない場合に、前記構成管理表に記入された前記数値の操作履歴が記録された変更管理表を作成する変更管理抽出部をさらに備える、
    請求項１２から請求項１４のいずれか一項に記載の設計支援装置。
  16. 　前記変更管理表を表示装置に表示する処理を行う変更管理表示処理部をさらに備える、
    請求項１５に記載の設計支援装置。
PCT/JP2021/024782 2020-12-07 2021-06-30 設計支援装置 WO2022123815A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022568040A JP7450764B2 (ja) 2020-12-07 2021-06-30 設計支援装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020202824 2020-12-07
JP2020-202824 2020-12-07

Publications (1)

Publication Number Publication Date
WO2022123815A1 true WO2022123815A1 (ja) 2022-06-16

Family

ID=81974359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024782 WO2022123815A1 (ja) 2020-12-07 2021-06-30 設計支援装置

Country Status (2)

Country Link
JP (1) JP7450764B2 (ja)
WO (1) WO2022123815A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115730430A (zh) * 2022-11-03 2023-03-03 聪脉（上海）信息技术有限公司 一种dfmea系统的分析方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216923A (ja) * 2002-11-29 2003-07-31 Fuji Heavy Ind Ltd 故障診断装置
JP2005235130A (ja) * 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 製造・開発情報のデータトレースシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4911080B2 (ja) 2007-03-14 2012-04-04 オムロン株式会社 品質改善システム
EP1980964B1 (en) 2007-04-13 2016-03-23 Yogitech Spa Method and computer program product for performing failure mode and effects analysis of an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216923A (ja) * 2002-11-29 2003-07-31 Fuji Heavy Ind Ltd 故障診断装置
JP2005235130A (ja) * 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 製造・開発情報のデータトレースシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAZUHIRO AOYAMA,TSUYOSHI KOGA,SHOJI TAKECHI,TOSHIHARU NOMOTO: "Development of the Reliability Design System in Top-Down Oriented Design System", THE PROCEEDINGS OF DESIGN & SYSTEMS CONFERENCE, 27 November 2002 (2002-11-27), pages 234 - 237, XP055941887, DOI: 10.1299/jsmedsd.2002.12.234 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115730430A (zh) * 2022-11-03 2023-03-03 聪脉（上海）信息技术有限公司 一种dfmea系统的分析方法及系统

Also Published As

Publication number Publication date
JP7450764B2 (ja) 2024-03-15
JPWO2022123815A1 (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
JP5570701B2 (ja) 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品
US7757125B2 (en) Defect resolution methodology and data defects quality/risk metric model extension
US20080201611A1 (en) Defect Resolution Methodology Target Assessment Process
US20090099888A1 (en) Method of designing products and processes
US9098638B2 (en) System and method for automatic test level generation
JP2002530659A (ja) 論理集積回路の論理機能試験データを物理的表現にマッピングするためのｉｃ試験ソフトウェア・システム
CN109032872B (zh) 基于贝叶斯网络的设备故障诊断方法及系统
JP6693903B2 (ja) ハードウェア試験装置及びハードウェア試験方法
WO2022123815A1 (ja) 設計支援装置
CN106021014A (zh) 一种内存管理方法及装置
US20100211836A1 (en) Failure analysis method, failure analysis system, and memory macro system
JP2005222108A (ja) バグ分析方法および装置
US9404972B2 (en) Diagnosis and debug with truncated simulation
US8069375B2 (en) Cover lover
JP2011199867A (ja) サブモジュールの故障を特定するベイズ法
US11182236B2 (en) Probabilistic metric for random hardware failure
US20150120248A1 (en) System and method for diagnosing machine faults
US6675323B2 (en) Incremental fault dictionary
KR102176133B1 (ko) 소프트웨어 테스트 케이스 자동 생성 방법 및 장치
US7139944B2 (en) Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability
KR102408165B1 (ko) 반도체 디바이스 테스터의 구제 해석 장치, 구제 해석 방법 및 반도체 디바이스 테스터
JP4921751B2 (ja) 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム
JP2015072576A (ja) テスト項目選択装置
JP7238361B2 (ja) エラー出力装置、エラー出力方法、学習装置、学習済みモデルの生成方法、プログラム、および学習済みモデル
US6581018B1 (en) Multiplexer select line exclusivity check method and apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21902922

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022568040

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21902922

Country of ref document: EP

Kind code of ref document: A1