JP7450764B2 - 設計支援装置 - Google Patents

設計支援装置 Download PDF

Info

Publication number
JP7450764B2
JP7450764B2 JP2022568040A JP2022568040A JP7450764B2 JP 7450764 B2 JP7450764 B2 JP 7450764B2 JP 2022568040 A JP2022568040 A JP 2022568040A JP 2022568040 A JP2022568040 A JP 2022568040A JP 7450764 B2 JP7450764 B2 JP 7450764B2
Authority
JP
Japan
Prior art keywords
inconsistency
failure
fmea
design support
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022568040A
Other languages
English (en)
Other versions
JPWO2022123815A1 (ja
JPWO2022123815A5 (ja
Inventor
茂倫 高野
純利 川崎
直也 來田
泰生 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022123815A1 publication Critical patent/JPWO2022123815A1/ja
Publication of JPWO2022123815A5 publication Critical patent/JPWO2022123815A5/ja
Application granted granted Critical
Publication of JP7450764B2 publication Critical patent/JP7450764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • General Factory Administration (AREA)

Description

本開示は、製品の設計作業を支援する設計支援装置に関するものである。
製品の信頼性および安全性を担保するため、一般的に、製品の設計段階でFMEA(Failure Mode and Effects Analysis)が実施される。FMEAは、製品の構成要素である機能ブロックおよび部品を列挙し、構成要素ごとに故障モード、故障影響、故障原因などを検討することにより、製品が使用者に危害を加えるような潜在的な故障を設計段階で抽出することによって行われる。設計者は、FMEAによって抽出された潜在的な故障への対策を設計に取り込むことで、高信頼性および高安全性を有する製品の開発を行っている。通常、FMEAの結果は「FMEAシート」と呼ばれる1つのシートにまとめられる。つまり、FMEAは、FMEAシートを作成することとも言える。
また、製品開発では、システムレベルからサブシステムレベルへ、サブシステムレベルからハードウェア(HW)およびソフトウェア(SW)レベル(以下「HW・SWレベル」ということもある)へ、というように上位の階層から下位の階層へブレイクダウンをしながら設計を進める必要がある。FMEAは、上位の階層から下位の階層までの全ての階層で実施される。
例えば下記の特許文献1には、製品の機能モデルデータに故障モードや故障影響を関連付けることでFMEAの網羅性を確保するFMEA装置が提案されている。特許文献1のFMEA装置によれば、設計の各階層でのFMEAの網羅性を確保することができる。
特開2007-323219号公報
特許文献1のFMEA装置は、設計の各階層でのFMEAを実施するには有用である。しかし、階層間ではFMEAが関連付けされないため、上位階層の構成要素の故障モードと下位階層の構成要素の故障影響との関連付けなどは行うことができず、製品全体におけるFMEAの網羅性が十分に確保されたとは言えない。
本開示は以上のような課題を解決するためになされたものであり、設計の階層間でのFMEAの関連付けが可能な設計支援装置を提供することを目的とする。
本開示に係る設計支援装置は、製品設計の各階層のFMEA(Failure Mode and Effects Analysis)の結果である複数のFMEAシートを入力とし、前記複数のFMEAシートのうちの上位階層のFMEAシートに記載された故障モードと、前記複数のFMEAシートのうちの下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果であり、前記故障モードと前記故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも整合性および網羅性の両方を評価するための関連付け結果を出力する関連付け部を備えるものである。


本開示に係る設計支援装置によれば、設計の階層間でのFMEAが関連付けられることで、FMEAにおける検討の漏れが防止され、FMEAの網羅性を向上させることができる。
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1に係る設計支援装置の機能ブロック図である。 実施の形態1に係る設計支援装置の動作を示すフローチャートである。 モータ駆動装置のシステムレベルのブロック図である。 モータ駆動装置のHW・SWレベルのブロック図である。 モータ駆動装置のシステムレベルのFMEAシートの例を示す図である。 モータ駆動装置のHW・SWレベルのFMEAシートの例を示す図である。 関連付け結果を表すマトリクス表の例を示す図である。 関連付け結果を表すマトリクス表のフォーマットを示す図である。 関連付け結果を表す故障ツリーの例を示す図である。 不整合が有る場合の不整合判定結果を示す画面の例を示す図である。 不整合が無い場合の不整合判定結果を示す画面の例を示す図である。 不整合箇所の是正案の表示例を示す図である。 設計支援装置のハードウェア構成例を示す図である。 設計支援装置のハードウェア構成例を示す図である。 設計支援装置を適用する開発プロセスを示す図である。 試験工程における実施の形態2に係る設計支援装置の動作を示すフローチャートである。 実施の形態2に係る設計支援装置に設けられる、試験工程の第1の部分工程を実施する機能ブロックの構成例を示す図である。 評価結果入力表のフォーマットを示す図である。 評価結果入力表の記載例を示す図である。 故障影響の設計内容と評価結果とに不整合が無い場合に表示される画面の例を示す図である。 故障影響の設計内容と評価結果とに不整合が有る場合に表示される画面例を示す図である。 実施の形態2に係る設計支援装置に設けられる、試験工程の第2の部分工程を実施する機能ブロックの構成例を示す図である。 構成管理表のフォーマットを示す図である。 数値変更が成された構成管理表の例を示す図である。 機能の変更による影響分析がない場合の画面例を示す図である。 機能の変更による影響分析がある場合の画面例を示す図である。 実施の形態2に係る設計支援装置に設けられる、試験工程の第3の部分工程を実施する機能ブロックの構成例を示す図である。 機能の変更管理表の画面例を示す図である。
<実施の形態1>
図1は、実施の形態1に係る設計支援装置10の機能ブロック図である。図1に示すように、設計支援装置10は、関連付け部11、関連付け結果表示処理部12、不整合判定部13、不整合判定結果表示処理部14、不整合是正案策定部15および不整合是正案表示処理部16を備えている。
関連付け部11は、入力された互いに異なる階層のFMEAシートの関連付けを行い、その関連付けの結果である関連付け結果104を出力する。関連付け結果104は、上位階層のFMEAシートに記載された故障モードと、下位階層のFMEAシートに記載された製品の故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも1つを評価するためのものである。本実施の形態の設計支援装置10には、上位階層のFMEAシートとして、システムレベルのFMEAシート101のデータが入力され、下位階層のFMEAシートとしてHWレベルのFMEAシート102およびSWレベルのFMEAシート103のデータが入力されるものとする。よって、関連付け部11は、システムレベルのFMEAシート101と、HWレベルのFMEAシート102およびSWレベルのFMEAシート103との関連付けを行い、その結果を関連付け結果104として出力する。以下、HWレベルのFMEAシート102およびSWレベルのFMEAシート103をまとめて「HW・SWレベルのFMEAシート102,103」という。
関連付け結果表示処理部12は、関連付け部11から出力された関連付け結果104を表示装置に表示する処理を行う。本実施の形態では、システムレベルのFMEAシート101と、HW・SWレベルのFMEAシート102,103との対応関係が、関連付け結果表示処理部12によって表示装置に表示される。
不整合判定部13は、関連付け部11から出力された関連付け結果104に基づいて、上位階層のFMEAシートに記載された故障モードと下位階層のFMEAシートに記載された故障影響との間の不整合の有無を判定し、その判定結果である不整合判定結果105を出力する。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との不整合の有無が、不整合判定部13によって判定される。
不整合判定結果表示処理部14は、不整合判定部13から出力された不整合判定結果105に基づき、上位階層のFMEAシートに記載された故障モードと下位階層のFMEAシートに記載された故障影響との間の不整合の箇所を、表示装置に表示する処理を行う。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合の箇所が、不整合判定結果表示処理部14によって表示装置に表示される。
不整合是正案策定部15は、不整合判定部13から出力された不整合判定結果105と、対象機種(対象製品)の設計情報が含まれる仕様書106のデータまたはデータベース107のデータとに基づいて、不整合判定結果105が示す不整合を是正する(不整合の箇所を整合させる)ための是正案である不整合是正案108を策定する。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合を是正するための不整合是正案108が、不整合是正案策定部15によって策定される。
不整合是正案表示処理部16は、不整合是正案策定部15から出力された不整合是正案108を表示装置に表示する処理を行う。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合を是正するための不整合是正案108が、不整合是正案表示処理部16によって表示装置に表示される。
図2は、設計支援装置10の動作を示すフローチャートである。以下、図2を参照しつつ、設計支援装置10の動作を説明する。
設計支援装置10が起動し、互いに異なる階層のFMEAシートが設計支援装置10に入力されると、関連付け部11が、入力されたFMEAシートの関連付けを行い、その関連付けの結果である関連付け結果104を出力する(ステップS101)。本実施の形態では、関連付け部11は、システムレベルのFMEAシート101と、HW・SWレベルのFMEAシート102,103との関連付けを行う。
そして、関連付け結果表示処理部12が、関連付け部11から出力された関連付け結果104を表示装置に表示させる(ステップS102)。本実施の形態では、システムレベルのFMEAシート101と、HW・SWレベルのFMEAシート102,103との対応関係が、表示装置に表示される。
また、不整合判定部13が、関連付け部11から出力された関連付け結果104に基づいて、上位階層のFMEAシートに記載された故障モードと下位階層のFMEAシートに記載された故障影響との間の不整合の有無を判定し(ステップS103)、その判定の結果である不整合判定結果105を出力する。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との不整合の有無が判定される。
不整合判定結果表示処理部14は、不整合判定部13から出力された不整合判定結果105を参照し、上位階層のFMEAシートに記載された故障モードと下位階層のFMEAシートに記載された故障影響との間に不整合があれば(ステップS103でYES)、不整合判定結果105に基づき、その不整合の箇所を表示装置に表示させる(ステップS104)。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合の箇所が、表示装置に表示される。
さらに、不整合是正案策定部15が、不整合判定結果105と、仕様書106のデータおよびデータベース107のデータとに基づいて、不整合を是正するための是正案である不整合是正案108を策定する(ステップS105)。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合を是正するための不整合是正案108が策定される。
そして、不整合是正案表示処理部16が、不整合是正案策定部15から出力された不整合是正案108を表示装置に表示させる(ステップS106)。本実施の形態では、システムレベルのFMEAシート101に記載された故障モードと、HW・SWレベルのFMEAシート102,103に記載された故障影響との間の不整合を是正するための不整合是正案108が、表示装置に表示される。
なお、不整合判定結果表示処理部14が不整合判定結果105を参照した結果、上位階層のFMEAシートに記載された故障モードと下位階層のFMEAシートに記載された故障影響との間に不整合がなかった場合(ステップS103でNO)、不整合判定結果表示処理部14は、不整合が無い旨を、表示装置に表示させる(ステップS107)。
以下、FMEAの対象となる製品の具体例としてモータ駆動装置を挙げて、設計支援装置10の動作を説明する。図3は、モータ駆動装置200のシステムレベルのブロック図であり、図4は、モータ駆動装置200のHW・SWレベルのブロック図である。
図3に示すように、システムレベルで見たときのモータ駆動装置200は、演算機能部210、駆動機能部220、診断機能部230および遮断機能部240の4つのブロックで構成される。
演算機能部210は、外部のセンサ301からの信号に基づきモータ302の指令値に演算して、演算した指令値を駆動機能部220および診断機能部230へ送信する機能を有する。駆動機能部220は、演算機能部210が演算した指令値に応じてモータ302の駆動値を設定してモータ302へ送信する機能と、遮断機能部240から遮断信号を受信したときにモータ302の駆動値を0に設定する機能とを有する。診断機能部230は、演算機能部210が演算した指令値を診断する機能と、指令値の診断の結果が不良(NG)の場合に遮断機能部240へ遮断指令を送信する機能とを有する。遮断機能部240は、診断機能部230から遮断指令を受信したときに遮断信号を駆動機能部220へ送信する機能を有する。
モータ駆動装置200に対するシステムレベルのFMEAの結果であるFMEAシートの例を図5に示す。システムレベルのFMEAは、図3に示した4つのブロックに対して実施される。図5のFMEAシートでは、例えば、演算機能部210の故障モードとして、「指令値が過大」と「指令値が過小」とが記述されており、それらの故障モードの故障影響および故障原因は、それぞれ「意図通りにモータを駆動しない」および「演算機能部の不良」とされている。他のシステムブロックの故障モード、故障影響および故障原因は、図5に示すとおりであるため、ここでの説明は省略する。
図4に示すように、HW・SWレベルで見たときのモータ駆動装置200は、第1のIF回路211(HW)、演算処理部212(SW)、第2のIF回路213(HW)、駆動回路221(HW)、第3のIF回路231(HW)、診断処理部232(SW)、第4のIF回路233(HW)、遮断回路241(HW)の8つのブロックで構成される。第1のIF回路211、演算処理部212および第2のIF回路213は、図3に示した演算機能部210の構成要素である。駆動回路221は、図3に示した駆動機能部220の構成要素である。第3のIF回路231、診断処理部232および第4のIF回路233は、図3に示した診断機能部230の構成要素である。遮断回路241は、図3に示した遮断機能部240の構成要素である。
第1のIF回路211、第2のIF回路213、第3のIF回路231および第4のIF回路233は、受信した信号を送信先のブロックが受信できるように変換する機能を有する。演算処理部212は、受信した信号を用いて指令値を演算する機能を有する。駆動回路221は、指令値に基づき駆動値を送信する機能と、遮断信号を受信したときに駆動値を0にする機能とを有する。診断処理部232は、演算処理部212が演算した指令値を診断する機能と、診断の結果がNGであれば遮断指令を送信する機能とを有する。遮断回路241は、遮断指令を受信したときに遮断信号を送信する機能を有する。
モータ駆動装置200に対するHW・SWレベルのFMEAの結果であるFMEAシートの例を図6に示す。HW・SWレベルのFMEAは、図4に示した8つのブロックに対して実施される。図6のFMEAシートでは、例えば、第1のIF回路211の故障モードとして、「変換結果が過大」と「変換結果が過小」とが記述されており、故障モード「変換結果が過大」の故障影響および故障原因は、それぞれ「指令値が過大」、「第1のIF回路の実装誤り」とされており、故障モード「変換結果が過小」の故障影響および故障原因は、それぞれ「指令値が過小」および「第1のIF回路の実装誤り」とされている。他のHW・SWブロックの故障モード、故障影響および故障原因は、図6に示すとおりであるため、ここでの説明は省略する。
図5に示したシステムレベルのFMEAシートと、図6に示したHW・SWレベルのFMEAシートとを対比すると、例えば、上位階層(システムレベル)のブロックである演算機能部210の故障モードとして「指令値が過大」があり、演算機能部210を詳細化した下位階層(HW・SWレベル)の第1のIF回路211の故障モード「変換結果が過大」に起因する故障影響として「指令値が過大」がある。つまり、下位階層の第1のIF回路211の故障モードの故障影響が、その上位階層の演算機能部210の故障モードの1つと対応しており、この場合、第1のIF回路211の故障影響「指令値が過大」によって演算機能部210の故障モード「指令値が過大」が発生する、という因果関係を定義付けることが可能である。このように、下位階層のブロックの故障モードの故障影響と、その上位階層のブロックの故障モードとの対応関係から、下位階層のブロックの故障の振る舞いと上位階層のブロックの故障の振る舞いとを網羅的に整合させることができる。
次に、設計支援装置10の関連付け部11の動作の詳細を説明する。関連付け部11は、関連付け結果104として、上位階層のブロックの故障モードと下位階層のブロックの故障モードの故障影響との対応関係を表形式で表した「マトリクス表」、または、上位階層のブロックの故障モードと下位階層のブロックの故障モードの故障影響との対応関係をツリー形式で表した「故障ツリー」を生成する。関連付け部11がマトリクス表と故障ツリーとのどちらを生成するかは、使用者が任意に選択できるようにしてもよい。
関連付け部11が関連付け結果104としてマトリクス表を生成する場合、図2のフローチャートのステップS101において、関連付け部11は、システムレベルのFMEAシート101およびHW・SWレベルのFMEAシート102,103に基づいて、以下の処理(1)~(6)を行うことで、図7のようなマトリクス表を生成する。なお、図7のマトリクス表は、図5のFMEAシートに相当するシステムレベルのFMEAシート101と、図6のFMEAシートに相当するHW・SWレベルのFMEAシート102,103とが、関連付け部11に入力された場合に生成されるマトリクス表である。
以下の処理(1)~(6)においては、図8に示すマトリクス表のフォーマットが使用される。
処理(1):関連付け部11が、システムレベルのFMEAシート101に記載されたシステムブロック名および故障モードを、マトリクス表の上位階層の欄に列挙する。
処理(2):関連付け部11が、HW・SWレベルのFMEAシート102,103に記載されたHW・SWブロック名および故障影響を、マトリクス表の下位階層の欄に列挙する。
処理(3):関連付け部11が、マトリクス表の下位階層の欄に記載された故障影響の記述を単語レベルに分割することで、キーワードを生成する。
処理(4):関連付け部11が、マトリクス表の上位階層の欄において、処理(3)で生成したキーワードに関連するシステムブロック名および故障モードが記載された行を特定し、特定された行のキーワードに対応する列にチェックマークを入れる。上位階層の欄においてキーワードに関連するシステムブロック名および故障モードが記載された行を特定できなかった場合は、どの行にもチェックマークは入れられない。
処理(5):関連付け部11が、処理(3)および処理(4)が下位階層の全ての故障影響に対して実行されるまで、処理(3)および処理(4)を繰り返す。処理(3)および処理(4)が全ての故障影響に対して実行されれば、処理(6)に進む。
処理(6):関連付け部11が、処理(1)~(5)によって作成したマトリクス表を、関連付け結果104として生成して記録する。
なお、処理(3)におけるキーワード生成および処理(4)におけるチェックマーク付与の精度を向上させるため、例えば、相関もしくは類似度に関する統計処理、データベース、人工知能(AI)等を活用してもよい。
一方、関連付け部11が関連付け結果104として故障ツリーを生成する場合、図2のフローチャートのステップS101において、関連付け部11は、システムレベルのFMEAシート101およびHW・SWレベルのFMEAシート102,103に基づいて、以下の処理(1)~(6)を行うことで、図9のような故障ツリーを生成する。なお、図9の故障ツリーは、図5のFMEAシートに相当するシステムレベルのFMEAシート101と、図6のFMEAシートに相当するHW・SWレベルのFMEAシート102,103とが、関連付け部11に入力された場合に生成される故障ツリーである。
処理(1):関連付け部11が、システムレベルのFMEAシート101に記載された故障影響をツリーの1階層目に列挙する。
処理(2):関連付け部11が、システムレベルのFMEAシート101に記載されたシステムブロック名および故障モードを、それに対応する1階層目の故障影響に繋げるように、2階層目に列挙する。
処理(3):関連付け部11が、HW・SWレベルのFMEAシート102,103に記載された故障影響の記述を単語レベルに分割することで、キーワードを生成する。
処理(4):関連付け部11が、ツリーの2階層目において、処理(3)で生成したキーワードに関連するシステムブロック名および故障モードを特定し、特定した故障モードに繋げるように、当該キーワードに対応するHW・SWブロック名およびその故障影響を、ツリーの3階層目に配置する。ツリーの2階層目においてキーワードに関連するシステムブロック名および故障モードを特定できなかった場合は、当該キーワードに対応するHW・SWブロック名およびその故障影響は、どの故障モードとも繋げられずにツリーの3階層目に配置される。
処理(5):関連付け部11が、処理(3)および処理(4)が下位階層(HW・SWレベル)の全ての故障影響に対して実行されるまで、処理(3)および処理(4)を繰り返す。処理(3)および処理(4)が全ての故障影響に対して実行されれば、処理(6)に進む。
処理(6):関連付け部11が、処理(1)~(5)によって作成した故障ツリーを、関連付け結果104として生成して記録する。
なお、処理(3)におけるキーワード生成および処理(4)におけるキーワードに関連するシステムブロック名および故障モードの特定の精度を向上させるため、例えば、相関もしくは類似度に関する統計処理、データベース、人工知能(AI)等を活用してもよい。
このように、実施の形態1に係る設計支援装置10は、上位階層(システムレベル)のFMEAと下位階層(HW・SWレベル)のFMEAとの関連付けを自動で行い、関連付け結果104を生成する関連付け部11を備える。よって、設計支援装置10によれば、設計の階層間でのFMEAが関連付けられることで、FMEAにおける検討の漏れが防止され、FMEAの網羅性を向上させることができる。それにより、FMEAの製品全体におけるトレーサビリティを容易にとることが可能になる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11を備えていればよい。
関連付け部11が生成した関連付け結果104は、図2のフローチャートのステップS102において、関連付け結果表示処理部12によって表示装置に表示される。それにより、上位階層のFMEAと下位階層のFMEAとの対応関係が、使用者に提示される。よって、使用者は、FMEAの製品全体におけるトレーサビリティを容易に確認できる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11および関連付け結果表示処理部12を備えていればよい。
不整合判定部13は、図2のフローチャートのステップS103において、上位階層の故障モードと下位階層の故障影響との間の不整合の有無を、関連付け部11が生成した関連付け結果104に基づき判定する。
例えば、関連付け部11が関連付け結果104として図7のようなマトリクス表を生成する場合、不整合判定部13は、マトリクス表においてチェックマークが付与されていない列または行があるかどうかを確認する。チェックマークが付与されていない列または行が存在しなければ、不整合判定部13は、上位階層の故障モードと下位階層の故障影響との間の不整合はないと判断する。チェックマークが付与されていない列または行が存在すれば、不整合判定部13は、チェックマークの無い列に対応する下位階層の故障影響、または、チェックマークが無い行に対応する上位階層の故障モードに、不整合があると判断する。不整合判定部13は、不整合の有無の判定が完了したら、その判定結果を不整合判定結果105として生成して記録する。
また、関連付け部11が関連付け結果104として図9のような故障ツリーを生成する場合、不整合判定部13は、3階層目に2階層目のどの故障モードとも繋がっていない故障影響が存在するかどうか、ならびに、2階層目に3階層目のどの故障影響とも繋がっていない故障モードが存在するかどうか、を確認する。その両方が存在しなければ、不整合判定部13は、上位階層の故障モードと下位階層の故障影響との間の不整合はないと判断する。そのいずれかが存在すれば、不整合判定部13は、どの故障影響とも繋がっていない故障モード、または、どの故障モードとも繋がっていない故障影響に、不整合があると判断する。不整合判定部13は、不整合の有無の判定が完了したら、その判定結果を不整合判定結果105として生成して記録する。
設計支援装置10が、上位階層(システムレベル)のFMEAと下位階層(HW・SWレベル)のFMEAとの間の不整合の有無を自動で判定して不整合判定結果105を生成する不整合判定部13を備えることで、FMEAの製品全体における網羅性を容易に評価できるようになる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11および不整合判定部13を備えていればよい。
ここで、関連付け部11が生成する関連付け結果104は、マトリクス表および故障ツリーのどちらでもよいが、以下では説明の簡略化のため、生成する関連付け結果104はマトリクス表であるものと仮定して説明する。
不整合判定部13が生成した不整合判定結果105は、図2のフローチャートのステップS104またはS107において、不整合判定結果表示処理部14によって表示装置に表示される。
例えば、上位階層の故障モードと下位階層の故障影響との間に不整合がある場合には(ステップS103でYES)、ステップS104において、例えば図10のような不整合の箇所を示す画面が表示される。図10の画面には、不整合の箇所を示すマトリクス表と、「不整合箇所有り」の文字メッセージとが含まれている。図10の画面のマトリクス表は、不整合のある(チェックマークが付与されていない)上位階層の故障モードおよび下位階層の故障影響が反転表示されることで、不整合の箇所を示している。
図10の不整合判定結果105においては、システムレベルの故障モード「駆動値の不定」に対応するHW・SWレベルの故障影響が存在しないため、その行にはチェックマークが付与されていない。また、HW・SWレベルの故障影響「駆動値を0にしない」および「駆動値の固着」に対応するシステムレベルの故障モードが存在しないため、その2つの列にはチェックマークが付与されていない。よって、システムレベルの故障モード「駆動値の不定」と、HW・SWレベルの故障影響「駆動値を0にしない」および「駆動値の固着」とが、不整合箇所として特定されている。
一方、上位階層の故障モードと下位階層の故障影響との間に不整合がない場合には(ステップS103でNO)、ステップS107において、例えば図11のような不整合が無い旨を示す画面が表示される。図11の画面には、全ての行および列にチェックマークが付与されたマトリクス表と、「不整合箇所無し」の文字メッセージとが含まれている。
設計支援装置10が、不整合判定結果105を表示装置に表示させる不整合判定結果表示処理部14を備えることで、上位階層(システムレベル)のFMEAと下位階層(HW・SWレベル)のFMEAとの間の不整合の有無の判断結果が、自動的に使用者に提示される。よって、使用者は、FMEAの製品全体における網羅性を評価した結果を容易に確認できる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11、関連付け結果表示処理部12、不整合判定部13および不整合判定結果表示処理部14を備えていればよい。
不整合是正案策定部15は、不整合判定部13により上位階層のFMEAと下位階層のFMEAとの間に不整合があると判断された場合に、図2のフローチャートのステップS105において、不整合判定結果105に基づいて、以下の処理(1)~(4)を実施することで、不整合箇所の是正案を策定する。
処理(1):不整合是正案策定部15が、是正案を策定するために必要な情報として、仕様書106またはデータベース107のデータを取得する。仕様書106またはデータベース107のデータは、使用者により設計支援装置10に入力される。仕様書106またはデータベース107のデータには、対象機種の設計情報だけでなく、対象機種のベース機種の設計情報も含まれていてもよい。ベース機種とは、アジャイル開発での前段階の開発機種やプロトタイプ機種、また、過去の流用・派生機種などである。
処理(2):不整合是正案策定部15が、不整合箇所として特定された下位階層の故障影響が上位階層のどのシステムブロックに影響するかを、処理(1)で取得した情報に基づいて判別する。
下位階層の故障影響に対して上位階層の故障モードの不整合が発生する原因としては、
(A)下位階層の故障影響に余分なものが含まれている
(B)上位階層の故障モードに漏れがある
の2つのケースが存在する。例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在しない場合、不整合是正案策定部15は、不整合の発生原因はケース(A)と判別し、その故障影響が余分なものである可能性があることを記録する。また例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在する場合、不整合是正案策定部15は、不整合の発生原因はケース(B)と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
不整合是正案策定部15は、不整合箇所として特定された全ての下位階層の故障影響に対して処理(2)を行い、全ての故障影響に対する処理が完了したら、処理(3)を実施する。
処理(3):不整合是正案策定部15が、不整合箇所として特定された上位階層の故障モードが下位階層のどのHW・SWブロックによって引き起こされるかを、処理(1)で取得した情報に基づいて判別する。
処理(1)で不整合是正案策定部15が取得した仕様書106またはデータベース107のデータには、上位階層の要求仕様と下位階層の要求仕様とのトレーサビリティマトリクス、上位階層のブロックと下位階層のブロックとのトレーサビリティマトリクス、および、上位階層のブロックの機能定義と下位階層のブロックの機能定義が記載されている。不整合是正案策定部15は、これらの情報を読み込み、上位階層と下位階層との間で関連するブロックまたは機能を特定することにより、下位階層のHW・SWブロックによって引き起こされる可能性のある上位階層の故障モードを特定する。また、不整合是正案策定部15は、統計処理やAIなどの類似の記述を特定または推定する手法を用いて、設計仕様や過去の類似事例のFMEAの内容から、過去の類似事例の不整合箇所と類似する箇所を抽出することで、是正内容を特定する。
上位階層の故障モードに対して下位階層の故障影響の不整合が発生する原因としては、
(C)上位階層の故障モードに余分なものが含まれている
(D)下位階層の故障影響に漏れがある
の2つのケースが存在する。例えば、不整合箇所として特定された上位階層の故障モードに対応するHW・SWブロックが存在しない場合、不整合是正案策定部15は、不整合の発生原因はケース(C)と判別し、その故障モードが余分なものである可能性があることを記録する。また、不整合箇所として特定された上位階層の故障モードに対応するHW・SWブロックが存在する場合、不整合是正案策定部15は、不整合の発生原因はケース(D)と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
不整合是正案策定部15は、不整合箇所として特定された全ての上位階層の故障モードに対して処理(3)を行い、全ての故障モードに対する処理が完了したら、処理(4)を実施する。
処理(4):不整合是正案策定部15が、処理(2)および処理(3)で判別した内容を一覧にしたリストを、不整合是正案108として生成し、不整合判定部13が生成した不整合判定結果105に関連付けして記録する。
このように、設計支援装置10が、上位階層の故障モードと下位階層の故障影響との不整合の是正するための不整合是正案108を策定する不整合是正案策定部15を備えることにより、不整合是正案108が自動で生成されるようになり、使用者にFMEAの是正措置を提案できるようになる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11、不整合判定部13および不整合是正案策定部15を備えていればよい。
不整合是正案策定部15が生成した不整合是正案108は、図2のフローチャートのステップS106において、不整合是正案表示処理部16によって表示装置に表示される。このとき不整合是正案表示処理部16は、不整合是正案108の内容を示すテキストと、不整合判定結果105であるマトリクス表とを含む図12のような画面を表示する。不整合是正案108が自動で表示装置に表示されることで、使用者は、不整合是正案108を参考にしてFMEAの是正、さらには、仕様・設計の見直しを、開発上流段階で行えるようになる。この効果を得るためには、設計支援装置10が、少なくとも関連付け部11、不整合判定部13、不整合是正案策定部15および不整合是正案表示処理部16を備えていればよい。
図12には、不整合判定結果105として図10と同じマトリクス表が含まれており、システムレベルの故障モード「駆動値の不定」と、HW・SWレベルの故障影響「駆動値を0にしない」および「駆動値の固着」とが、不整合箇所として特定されている。また、これらの不整合箇所を是正するための不整合是正案108として、上位階層の駆動機能部220の故障モードから「駆動値の不定」を削除して「駆動値を0にしない」を追加すること、ならびに、下位階層の駆動回路221の故障影響から「駆動値の固着」を削除することが提案されている。
以上のように、本実施の形態によれば、開発における種々の設計レベル間で、それぞれ実施したFMEAの整合を取ることができ、これにより不整合を検出した場合に、各設計レベルでのFMEAの見直しが図られ、その結果、開発を通して網羅性・信憑性・信頼性を向上させる効果を奏する。
また、各設計レベルでのFMEAの見直しにあたって、設計支援装置10が、仕様書106またはデータベース107の情報をもとに、不整合の対象となった設計事項および設計事項に関わるFMEAを正すための修正案を提示するので、使用者は提示された修正案をもとに不整合を改善でき、その結果、設計またはFMEAの見直しによる設計品質の低下を抑制する効果が得られる。
また、本実施の形態は、例えば、ソフトウェア開発、LSI開発、および機構設計などのブレイクダウンを伴う開発において、システムレベルとサブシステムレベル、サブシステムレベルとサブシステムを構成する要素(HW・SW)レベル、並びに、機能要件レベルと実装(部品)レベルなど、種々の設計レベルでFMEAを実施する場合に適用することが可能である。
<ハードウェア構成例>
図13および図14は、それぞれ設計支援装置10のハードウェア構成の例を示す図である。図1に示した設計支援装置10の構成要素の各機能は、例えば図13に示す処理回路50により実現される。すなわち、設計支援装置10は、上位階層のFMEAシートに記載された故障モードと、下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果104を出力するための処理回路50を備える。処理回路50は、専用のハードウェアであってもよいし、メモリに格納されたプログラムを実行するプロセッサ(中央処理装置(CPU:Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、DSP(Digital Signal Processor)とも呼ばれる)を用いて構成されていてもよい。
処理回路50が専用のハードウェアである場合、処理回路50は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)、またはこれらを組み合わせたものなどが該当する。設計支援装置10の構成要素の各々の機能が個別の処理回路で実現されてもよいし、それらの機能がまとめて一つの処理回路で実現されてもよい。
図14は、処理回路50がプログラムを実行するプロセッサ51を用いて構成されている場合における設計支援装置10のハードウェア構成の例を示している。この場合、設計支援装置10の構成要素の機能は、ソフトウェア等(ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせ)により実現される。ソフトウェア等はプログラムとして記述され、メモリ52に格納される。プロセッサ51は、メモリ52に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、設計支援装置10は、プロセッサ51により実行されるときに、上位階層のFMEAシートに記載された故障モードと、下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果104を出力する処理が結果的に実行されることになるプログラムを格納するためのメモリ52を備える。換言すれば、このプログラムは、設計支援装置10の構成要素の動作の手順や方法をコンピュータに実行させるものであるともいえる。
ここで、メモリ52は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)などの、不揮発性または揮発性の半導体メモリ、HDD(Hard Disk Drive)、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disc)およびそのドライブ装置等、または、今後使用されるあらゆる記憶媒体であってもよい。
以上、設計支援装置10の構成要素の機能が、ハードウェアおよびソフトウェア等のいずれか一方で実現される構成について説明した。しかしこれに限ったものではなく、設計支援装置10の一部の構成要素を専用のハードウェアで実現し、別の一部の構成要素をソフトウェア等で実現する構成であってもよい。例えば、一部の構成要素については専用のハードウェアとしての処理回路50でその機能を実現し、他の一部の構成要素についてはプロセッサ51としての処理回路50がメモリ52に格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。
以上のように、設計支援装置10は、ハードウェア、ソフトウェア等、またはこれらの組み合わせによって、上述の各機能を実現することができる。
<実施の形態2>
図15は、設計支援装置10を適用する開発プロセスを示す図である。図15に示す開発プロセスは、一般的に「V字モデル」と呼ばれており、設計工程と試験工程とから構成される。
設計工程には、製品仕様を満足するために必要なシステムの構成や階層を設計する「要件定義」と、各システムをどのようなハードウェアやソフトウェアで構成するかを設計する「基本設計」と、基本設計の結果を実現するためにハードウェアやソフトウェアの内部動作を設計する「詳細設計」とが含まれる。設計工程において、これらは要件定義、基本設計、詳細設計の順に実施され、その後、設計工程によって設計されたハードウェアやソフトウェアが実装されることで実機(実製品)が作製される。
試験工程は実機に対して行われ、試験工程には、設計工程を経て実装されたハードウェアやソフトウェアそれぞれの評価を行う「単体試験」と、ハードウェアやソフトウェアを統合して構成される各システムの評価を行う「統合試験」と、複数のシステムを組み合わせて構成される製品の評価を行う「運用試験」とが含まれる。試験工程において、これらは単体試験、統合試験、運用試験の順に実施される。
試験工程における評価項目およびその内容は、図15に示すV字モデルで対になっている設計工程で作成した仕様書から作成される。つまり、運用試験での評価項目およびその内容は、要件定義で作成された仕様書から作成され、統合試験での評価項目およびその内容は、基本設計で作成された仕様書から作成され、単体試験での評価項目およびその内容は、詳細設計で作成された仕様書から作成される。よって、運用試験では要件定義で設計された仕様の検証が行われ、統合試験では基本設計で設計された仕様の検証が行われ、単体試験では詳細設計で設計された仕様の検証が行われる。
実施の形態2では、試験工程に適用可能な機能を設計支援装置10に搭載させた例を示す。図16は、試験工程における実施の形態2に係る設計支援装置10の動作を示すフローチャートである。以下、図16のフローチャートに基づいて、試験工程における設計支援装置10の動作を説明する。説明の便宜のため、以下では、システムレベルのFMEAシート101、HWレベルのFMEAシート102、SWレベルのFMEAシート103をまとめて「FMEAシート101,102,103」と称す。
図16のフローチャートは、大きく分けて以下の3つの部分工程(第1、第2および第3の部分工程)で構成されている。
第1の部分工程では、ステップS201、ステップS202およびステップS203が実施される。図17に、実施の形態2に係る設計支援装置10に設けられる第1の部分工程を実施する機能ブロックの構成例を示す。実施の形態2に係る設計支援装置10は、図17に示す評価項目抽出部1011、検証結果判定部1012、検証結果表示処理部1013を備えている。
評価項目抽出部1011は、実施の形態1で示した図2のフローチャートの処理を通じて不整合が解消された各設計レベルのFMEAシート101,102,103から、評価項目を抽出して、図18に示すような評価結果入力表1101を作成する(ステップS201)。評価結果入力表1101には、評価項目として、FMEAシート101,102,103に記載されたHW・SWブロックの故障モード、故障影響および故障原因が列挙される。さらに、評価結果入力表1101には、FMEAシート101,102,103の作成時に検討された故障モードを実機で具体的な故障として発生させる方法が記入される故障注入欄と、故障を発生させることで生じた故障影響の評価結果が記入される故障影響欄と、実機での故障影響とFMEAシート101,102,103に記載された故障影響との不整合の有無の判定結果が入力される判定欄とが設けられる。
設計者は、評価結果入力表1101の故障注入欄に、実機に故障を生じさせる方法を記入し、記入した方法で実機に故障を発生させ、当該故障によって生じた故障影響を故障影響欄に入力する(ステップS202)。設計者によって実機での故障影響が記入された評価結果入力表1101の例を図19に示す。
検証結果判定部1012は、実機での故障影響が記入された評価結果入力表1101を参照して、実機での故障影響とFMEAシート101,102,103に記載された故障影響とを比較することで、故障影響の設計内容と評価結果との間の不整合の有無を判定する(ステップS203)。検証結果判定部1012は、その判定結果を評価結果入力表1101の判定欄に記入し、評価結果入力表1101を記録する。
実機での故障影響とFMEAシート101,102,103に記載された故障影響との間に不整合が無いと判定された場合(ステップS203でNO)、故障影響の設計内容と評価結果との不整合が無く、製品が意図通りに設計されていることが分かるため、試験工程は完了する。このとき、検証結果表示処理部1013は、例えば図20に示すような、判定欄に「PASS」と記入された評価結果入力表1101と、検証判定結果を示す「OK」などの文字メッセージとを含む画面を表示装置に表示する。
一方、実機での故障影響とFMEAシート101,102,103に記載された故障影響との間に不整合が有ると判定された場合(ステップS203でYES)、設計内容と評価結果との不整合が有ることが分かる。この場合、検証結果表示処理部1013は、例えば図21に示すような、不整合のある項目の判定欄に「FAIL」と記入され、不整合のある項目が強調表示(反転表示)された評価結果入力表1101と、検証判定結果として「NG」などの文字メッセージを含む画面を表示装置に表示する。また、この場合は設計内容の見直しが必要であるため、第2の部分工程へ進む。
第2の部分工程では、図16のフローチャートのステップS204、ステップS205およびステップS206が実施される。図22に、実施の形態2に係る設計支援装置10に設けられる、第2の部分工程を実施する機能ブロックの構成例を示す。設計支援装置10は、図22に示す設計支援装置10は、構成管理抽出部1021、影響分析判定部1022および影響分析表示処理部1023を備えている。
構成管理抽出部1021は、図2のフローチャートを通じて不整合が解消された各設計レベルのFMEAシート101,102,103から、例えば図23に示すような構成管理表1201を作成する。構成管理表1201には、FMEAシート101,102,103に記載されたHW・SWブロックの故障モードが列挙される。さらに、構成管理表1201には、FMEAシート101,102,103の作成時に検討された機能の構成(入力条件、処理内容や部品といった要素)および当該構成に対するパラメータや数値が記入される構成管理欄と、構成管理欄の変更によるFMEAシート101,102,103への影響の有無が記入される変更影響欄とが設けられる。構成管理欄は、FMEAシート101,102,103を検討する際に、設計者によって記入されることが望ましい。
第1の部分工程で、実機での故障影響とFMEAシート101,102,103に記載された故障影響との間に不整合が有ると判定された場合(ステップS203でYESと判定された場合)、設計者は、構成管理表1201に対し、その不整合を是正するための数値変更を行う(ステップ204)。数値変更が成された構成管理表1201の例を図24に示す。図24の構成管理表1201には、数値変更が成された欄とそれに対応する故障モードの欄とに網掛けが施されている。
影響分析判定部1022は、構成管理表1201に成された数値変更によって、FMEAシート101,102,103に記載された故障モードや故障影響を変更する必要が生じたか否かを判定することで、数値変更が故障モードや故障影響に影響するか否かを判定する(ステップ205)。影響分析判定部1022は、その判定結果を構成管理表1201の変更影響欄に記入して、構成管理表1201を記録する。
数値変更が故障モードや故障影響に影響しないと判定された場合は(ステップS205でNO)、数値変更による製品全体への影響が無いと分かるため、そのまま第3の部分工程へ進む。このとき、影響分析表示処理部1023は、例えば図25に示すような、構成管理表1201と、分析結果として「変更による不整合なし」などの文字メッセージとを含む画面を表示装置に表示する。
一方、数値変更が故障モードや故障影響に影響すると判定された場合は(ステップS205でYES)、影響分析表示処理部1023は、例えば図26に示すような、数値変更によって変更が必要な箇所が強調表示(反転表示)された構成管理表1201と、分析結果として「変更による不整合あり」などの文字メッセージとを含む画面を表示装置に表示する。この場合、設計支援装置10は、図2のフローチャートで示した処理を実施して、設計の見直しを行い(ステップS206)、その後、第3の部分工程へ進む。
第3の部分工程では、図16のフローチャートのステップS207が実施される。図27に、実施の形態2に係る設計支援装置10に設けられる、第3の部分工程を実施する機能ブロックの構成例を示す。図27に示すように、設計支援装置10は、変更管理抽出部1031、変更管理表示処理部1032を備えている。
ステップS207では、変更管理抽出部1031が、記録済みの1つ以上の版(レビジョン)の構成管理表1201から、パラメータや数値の変更内容を抽出し、例えば図28に示すような変更管理表1301を作成して記録する。変更管理表1301は、FMEAシート101,102,103に記載されたHW・SWブロックの故障モードと、それらの機能の構成(入力条件、処理内容や部品といった要素)と、当該構成に対する構成管理表1201の版ごとのパラメータや数値の内容と、その操作履歴(新規、追加、変更、削除など)を示すステータスとが列挙される。また、変更管理表示処理部1032は、変更管理表1301を表示装置に表示する。これにより、設計者は、試験工程におけるパラメータや数値の操作履歴を確認することができる。
第3の部分工程が完了すると、ステップS201へ戻り、再び第1の部分工程が実施される。
実施の形態2に係る設計支援装置10は、開発プロセスにおける試験工程だけでなく、開発が完了した後、市場などで製品に未知の不具合や故障が発見された場合に実施される試験工程に適用してもよい。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。
10 設計支援装置、11 関連付け部、12 関連付け結果表示処理部、13 不整合判定部、14 不整合判定結果表示処理部、15 不整合是正案策定部、16 不整合是正案表示処理部、50 処理回路、51 プロセッサ、52 メモリ、101 システムレベルのFMEAシート、102 HWレベルのFMEAシート、103 SWレベルのFMEAシート、104 関連付け結果、105 不整合判定結果、106 仕様書、107 データベース、108 不整合是正案、200 モータ駆動装置、210 演算機能部、220 駆動機能部、230 診断機能部、240 遮断機能部、301 センサ、302 モータ、211 第1のIF回路、212 演算処理部、213 第2のIF回路、221 駆動回路、231 第3のIF回路、232 診断処理部、233 第4のIF回路、241 遮断回路、1011 評価項目抽出部、1012 検証結果判定部、1013 検証結果表示処理部、1101 評価結果入力表、1021 構成管理抽出部、1022 影響分析判定部、1023 影響分析表示処理部、1201 構成管理表、1031 変更管理抽出部、1032 変更管理表示処理部、1301 変更管理表。

Claims (17)

  1. 製品設計の各階層のFMEA(Failure Mode and Effects Analysis)の結果である複数のFMEAシートを入力とし、前記複数のFMEAシートのうちの上位階層のFMEAシートに記載された故障モードと、前記複数のFMEAシートのうちの下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果であり、前記故障モードと前記故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも整合性および網羅性の両方を評価するための関連付け結果を出力する関連付け部を備える、
    設計支援装置。
  2. 関連付け部は、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との対応関係を表形式で表したマトリクス表を、前記関連付け結果として生成する、
    請求項1に記載の設計支援装置。
  3. 関連付け部は、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との対応関係をツリー形式で表した故障ツリーを、前記関連付け結果として生成する、
    請求項1に記載の設計支援装置。
  4. 前記関連付け結果を表示装置に表示する処理を行う関連付け結果表示処理部をさらに備える、
    請求項1から請求項3のいずれか一項に記載の設計支援装置。
  5. 前記関連付け結果に基づいて、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との間の不整合の有無を判定し、その判定結果である不整合判定結果を出力する不整合判定部をさらに備える、
    請求項1から請求項4のいずれか一項に記載の設計支援装置。
  6. 前記不整合判定結果を表示装置に表示する処理を行う不整合判定結果表示処理部をさらに備える、
    請求項5に記載の設計支援装置。
  7. 少なくとも対象製品の設計情報に基づいて、前記不整合判定結果で特定された不整合を是正するための不整合是正案を策定する不整合是正案策定部をさらに備える、
    請求項5または請求項6に記載の設計支援装置。
  8. 前記不整合是正案策定部は、前記不整合判定結果に基づいて、
    (a)少なくとも対象製品の設計情報を、仕様書またはデータベースから取得する処理と、
    (b)不整合箇所として特定された下位階層の故障影響が上位階層のどのシステムブロックに影響するかを、前記処理(a)で取得した情報に基づいて判別する処理と、
    (c)不整合箇所として特定された上位階層の故障モードが下位階層のどのハードウェアブロックおよびソフトウェアブロックによって引き起こされるかを、前記処理(a)で取得した情報に基づいて判別する処理と、
    (d)前記処理(b)および前記処理(c)で判別した内容を一覧にしたリストを、前記不整合是正案として生成する処理と、
    を実施することで、前記不整合是正案を策定する、
    請求項7に記載の設計支援装置。
  9. 前記不整合是正案を表示装置に表示する処理を行う不整合是正案表示処理部をさらに備える、
    請求項7または請求項8に記載の設計支援装置。
  10. 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、実機で発生した故障の故障影響の評価結果を記入可能な評価結果入力表を作成する評価項目抽出部をさらに備える、
    請求項1から請求項9のいずれか一項に記載の設計支援装置。
  11. 実機で発生した故障の故障影響の評価結果が記入された前記評価結果入力表と、前記複数のFMEAシートに記載された故障影響とを比較することで、実機で発生した故障の故障影響の設計内容と評価結果との間の不整合の有無の判定する検証結果判定部をさらに備える、
    請求項10に記載の設計支援装置。
  12. 前記検証結果判定部による判定結果を表示装置に表示する処理を行う検証結果表示処理部をさらに備える、
    請求項11に記載の設計支援装置。
  13. 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、前記複数のFMEAシートの作成時に検討された機能の構成および当該構成に対するパラメータおよび数値が記入される構成管理表を作成する構成管理抽出部をさらに備える、
    請求項1から請求項12のいずれか一項に記載の設計支援装置。
  14. 前記構成管理表に記入された前記数値が変更されたときに、当該数値の変更が、前記上位階層のFMEAシートに記載された故障モードあるいは前記下位階層のFMEAシートに記載された故障影響に影響するか否かを判定する影響分析判定部をさらに備える、
    請求項13に記載の設計支援装置。
  15. 前記影響分析判定部による判定結果を表示装置に表示する処理を行う影響分析表示処理部をさらに備える、
    請求項14に記載の設計支援装置。
  16. 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、前記構成管理表に記入された前記数値の操作履歴が記録された変更管理表を作成する変更管理抽出部をさらに備える、
    請求項13から請求項15のいずれか一項に記載の設計支援装置。
  17. 前記変更管理表を表示装置に表示する処理を行う変更管理表示処理部をさらに備える、
    請求項16に記載の設計支援装置。
JP2022568040A 2020-12-07 2021-06-30 設計支援装置 Active JP7450764B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020202824 2020-12-07
JP2020202824 2020-12-07
PCT/JP2021/024782 WO2022123815A1 (ja) 2020-12-07 2021-06-30 設計支援装置

Publications (3)

Publication Number Publication Date
JPWO2022123815A1 JPWO2022123815A1 (ja) 2022-06-16
JPWO2022123815A5 JPWO2022123815A5 (ja) 2023-03-02
JP7450764B2 true JP7450764B2 (ja) 2024-03-15

Family

ID=81974359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022568040A Active JP7450764B2 (ja) 2020-12-07 2021-06-30 設計支援装置

Country Status (2)

Country Link
JP (1) JP7450764B2 (ja)
WO (1) WO2022123815A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115730430A (zh) * 2022-11-03 2023-03-03 聪脉(上海)信息技术有限公司 一种dfmea系统的分析方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216923A (ja) 2002-11-29 2003-07-31 Fuji Heavy Ind Ltd 故障診断装置
JP2005235130A (ja) 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 製造・開発情報のデータトレースシステム
JP2008257700A (ja) 2007-03-14 2008-10-23 Omron Corp 品質改善システム
JP2008292467A (ja) 2007-04-13 2008-12-04 Yogitech Spa 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216923A (ja) 2002-11-29 2003-07-31 Fuji Heavy Ind Ltd 故障診断装置
JP2005235130A (ja) 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 製造・開発情報のデータトレースシステム
JP2008257700A (ja) 2007-03-14 2008-10-23 Omron Corp 品質改善システム
JP2008292467A (ja) 2007-04-13 2008-12-04 Yogitech Spa 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
青山和浩 ほか,トップダウン型設計モデルにおける製品の信頼性マネジメント・システムの構築,設計工学・システム部門講演会講演論文集,日本,一般社団法人日本機械学会,2002年11月27日,第2002.12巻,pages 234-237,<DOI: https://doi.org/10.1299/jsmedsd.2002.12.234>

Also Published As

Publication number Publication date
JPWO2022123815A1 (ja) 2022-06-16
WO2022123815A1 (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
US6173440B1 (en) Method and apparatus for debugging, verifying and validating computer software
US8732112B2 (en) Method and system for root cause analysis and quality monitoring of system-level faults
Dubrova Fault-tolerant design
Holst et al. Adaptive debug and diagnosis without fault dictionaries
US7757125B2 (en) Defect resolution methodology and data defects quality/risk metric model extension
US9898387B2 (en) Development tools for logging and analyzing software bugs
US20080201611A1 (en) Defect Resolution Methodology Target Assessment Process
US8949672B1 (en) Analyzing a dump file from a data storage device together with debug history to diagnose/resolve programming errors
US7293204B2 (en) Computer peripheral connecting interface system configuration debugging method and system
US20090099888A1 (en) Method of designing products and processes
US20120116561A1 (en) Program testing apparatus, method of testing a program, and program testing program
US20050204241A1 (en) Method and device for analyzing software error
Granda et al. What do we know about the defect types detected in conceptual models?
JP7450764B2 (ja) 設計支援装置
CN103678116A (zh) 用于促进自动化程序测试的方法和系统
US9404972B2 (en) Diagnosis and debug with truncated simulation
US7434132B2 (en) Method and system of configuring a software program
US11182236B2 (en) Probabilistic metric for random hardware failure
EP2063368A2 (en) Counter example analysis support apparatus
Iqbal et al. Empirical studies omit reporting necessary details: A systematic literature review of reporting quality in model based testing
US6675323B2 (en) Incremental fault dictionary
JP2009099111A (ja) 規則検査プログラム、規則検査方法および規則検査装置
US10546080B1 (en) Method and system for identifying potential causes of failure in simulation runs using machine learning
CN114661503B (zh) 基于程序切片的软件关联配置错误诊断方法及装置
KR102176133B1 (ko) 소프트웨어 테스트 케이스 자동 생성 방법 및 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150