JP7450764B2 - 設計支援装置 - Google Patents
設計支援装置 Download PDFInfo
- Publication number
- JP7450764B2 JP7450764B2 JP2022568040A JP2022568040A JP7450764B2 JP 7450764 B2 JP7450764 B2 JP 7450764B2 JP 2022568040 A JP2022568040 A JP 2022568040A JP 2022568040 A JP2022568040 A JP 2022568040A JP 7450764 B2 JP7450764 B2 JP 7450764B2
- Authority
- JP
- Japan
- Prior art keywords
- inconsistency
- failure
- fmea
- design support
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 126
- 238000011058 failure modes and effects analysis Methods 0.000 claims description 178
- 230000000694 effects Effects 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 104
- 230000008569 process Effects 0.000 claims description 97
- 238000012545 processing Methods 0.000 claims description 82
- 238000012937 correction Methods 0.000 claims description 63
- 238000011156 evaluation Methods 0.000 claims description 35
- 238000009472 formulation Methods 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 27
- 238000007726 management method Methods 0.000 claims description 26
- 238000004458 analytical method Methods 0.000 claims description 15
- 238000013070 change management Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 13
- 238000012795 verification Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 description 60
- 238000010586 diagram Methods 0.000 description 27
- 238000012360 testing method Methods 0.000 description 27
- 238000011161 development Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 6
- 238000012938 design process Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 5
- 238000012552 review Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- General Factory Administration (AREA)
Description
図1は、実施の形態1に係る設計支援装置10の機能ブロック図である。図1に示すように、設計支援装置10は、関連付け部11、関連付け結果表示処理部12、不整合判定部13、不整合判定結果表示処理部14、不整合是正案策定部15および不整合是正案表示処理部16を備えている。
(A)下位階層の故障影響に余分なものが含まれている
(B)上位階層の故障モードに漏れがある
の2つのケースが存在する。例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在しない場合、不整合是正案策定部15は、不整合の発生原因はケース(A)と判別し、その故障影響が余分なものである可能性があることを記録する。また例えば、不整合箇所として特定された下位階層の故障影響に対応するシステムブロックが存在する場合、不整合是正案策定部15は、不整合の発生原因はケース(B)と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
(C)上位階層の故障モードに余分なものが含まれている
(D)下位階層の故障影響に漏れがある
の2つのケースが存在する。例えば、不整合箇所として特定された上位階層の故障モードに対応するHW・SWブロックが存在しない場合、不整合是正案策定部15は、不整合の発生原因はケース(C)と判別し、その故障モードが余分なものである可能性があることを記録する。また、不整合箇所として特定された上位階層の故障モードに対応するHW・SWブロックが存在する場合、不整合是正案策定部15は、不整合の発生原因はケース(D)と判別し、そのシステムブロックに故障モードの追加が必要である可能性があることを記録する。
図13および図14は、それぞれ設計支援装置10のハードウェア構成の例を示す図である。図1に示した設計支援装置10の構成要素の各機能は、例えば図13に示す処理回路50により実現される。すなわち、設計支援装置10は、上位階層のFMEAシートに記載された故障モードと、下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果である関連付け結果104を出力するための処理回路50を備える。処理回路50は、専用のハードウェアであってもよいし、メモリに格納されたプログラムを実行するプロセッサ(中央処理装置(CPU:Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、DSP(Digital Signal Processor)とも呼ばれる)を用いて構成されていてもよい。
図15は、設計支援装置10を適用する開発プロセスを示す図である。図15に示す開発プロセスは、一般的に「V字モデル」と呼ばれており、設計工程と試験工程とから構成される。
Claims (17)
- 製品設計の各階層のFMEA(Failure Mode and Effects Analysis)の結果である複数のFMEAシートを入力とし、前記複数のFMEAシートのうちの上位階層のFMEAシートに記載された故障モードと、前記複数のFMEAシートのうちの下位階層のFMEAシートに記載された故障影響との関連付けを行い、その関連付けの結果であり、前記故障モードと前記故障影響とのトレーサビリティ、整合性および網羅性のうちの少なくとも整合性および網羅性の両方を評価するための関連付け結果を出力する関連付け部を備える、
設計支援装置。 - 関連付け部は、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との対応関係を表形式で表したマトリクス表を、前記関連付け結果として生成する、
請求項1に記載の設計支援装置。 - 関連付け部は、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との対応関係をツリー形式で表した故障ツリーを、前記関連付け結果として生成する、
請求項1に記載の設計支援装置。 - 前記関連付け結果を表示装置に表示する処理を行う関連付け結果表示処理部をさらに備える、
請求項1から請求項3のいずれか一項に記載の設計支援装置。 - 前記関連付け結果に基づいて、前記上位階層のFMEAシートに記載された故障モードと前記下位階層のFMEAシートに記載された故障影響との間の不整合の有無を判定し、その判定結果である不整合判定結果を出力する不整合判定部をさらに備える、
請求項1から請求項4のいずれか一項に記載の設計支援装置。 - 前記不整合判定結果を表示装置に表示する処理を行う不整合判定結果表示処理部をさらに備える、
請求項5に記載の設計支援装置。 - 少なくとも対象製品の設計情報に基づいて、前記不整合判定結果で特定された不整合を是正するための不整合是正案を策定する不整合是正案策定部をさらに備える、
請求項5または請求項6に記載の設計支援装置。 - 前記不整合是正案策定部は、前記不整合判定結果に基づいて、
(a)少なくとも対象製品の設計情報を、仕様書またはデータベースから取得する処理と、
(b)不整合箇所として特定された下位階層の故障影響が上位階層のどのシステムブロックに影響するかを、前記処理(a)で取得した情報に基づいて判別する処理と、
(c)不整合箇所として特定された上位階層の故障モードが下位階層のどのハードウェアブロックおよびソフトウェアブロックによって引き起こされるかを、前記処理(a)で取得した情報に基づいて判別する処理と、
(d)前記処理(b)および前記処理(c)で判別した内容を一覧にしたリストを、前記不整合是正案として生成する処理と、
を実施することで、前記不整合是正案を策定する、
請求項7に記載の設計支援装置。 - 前記不整合是正案を表示装置に表示する処理を行う不整合是正案表示処理部をさらに備える、
請求項7または請求項8に記載の設計支援装置。 - 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、実機で発生した故障の故障影響の評価結果を記入可能な評価結果入力表を作成する評価項目抽出部をさらに備える、
請求項1から請求項9のいずれか一項に記載の設計支援装置。 - 実機で発生した故障の故障影響の評価結果が記入された前記評価結果入力表と、前記複数のFMEAシートに記載された故障影響とを比較することで、実機で発生した故障の故障影響の設計内容と評価結果との間の不整合の有無の判定する検証結果判定部をさらに備える、
請求項10に記載の設計支援装置。 - 前記検証結果判定部による判定結果を表示装置に表示する処理を行う検証結果表示処理部をさらに備える、
請求項11に記載の設計支援装置。 - 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、前記複数のFMEAシートの作成時に検討された機能の構成および当該構成に対するパラメータおよび数値が記入される構成管理表を作成する構成管理抽出部をさらに備える、
請求項1から請求項12のいずれか一項に記載の設計支援装置。 - 前記構成管理表に記入された前記数値が変更されたときに、当該数値の変更が、前記上位階層のFMEAシートに記載された故障モードあるいは前記下位階層のFMEAシートに記載された故障影響に影響するか否かを判定する影響分析判定部をさらに備える、
請求項13に記載の設計支援装置。 - 前記影響分析判定部による判定結果を表示装置に表示する処理を行う影響分析表示処理部をさらに備える、
請求項14に記載の設計支援装置。 - 前記上位階層のFMEAシートに記載された故障モードと、前記下位階層のFMEAシートに記載された故障影響との間で不整合がない場合に、前記構成管理表に記入された前記数値の操作履歴が記録された変更管理表を作成する変更管理抽出部をさらに備える、
請求項13から請求項15のいずれか一項に記載の設計支援装置。 - 前記変更管理表を表示装置に表示する処理を行う変更管理表示処理部をさらに備える、
請求項16に記載の設計支援装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020202824 | 2020-12-07 | ||
JP2020202824 | 2020-12-07 | ||
PCT/JP2021/024782 WO2022123815A1 (ja) | 2020-12-07 | 2021-06-30 | 設計支援装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022123815A1 JPWO2022123815A1 (ja) | 2022-06-16 |
JPWO2022123815A5 JPWO2022123815A5 (ja) | 2023-03-02 |
JP7450764B2 true JP7450764B2 (ja) | 2024-03-15 |
Family
ID=81974359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022568040A Active JP7450764B2 (ja) | 2020-12-07 | 2021-06-30 | 設計支援装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7450764B2 (ja) |
WO (1) | WO2022123815A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115730430A (zh) * | 2022-11-03 | 2023-03-03 | 聪脉(上海)信息技术有限公司 | 一种dfmea系统的分析方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216923A (ja) | 2002-11-29 | 2003-07-31 | Fuji Heavy Ind Ltd | 故障診断装置 |
JP2005235130A (ja) | 2004-02-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 製造・開発情報のデータトレースシステム |
JP2008257700A (ja) | 2007-03-14 | 2008-10-23 | Omron Corp | 品質改善システム |
JP2008292467A (ja) | 2007-04-13 | 2008-12-04 | Yogitech Spa | 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品 |
-
2021
- 2021-06-30 WO PCT/JP2021/024782 patent/WO2022123815A1/ja active Application Filing
- 2021-06-30 JP JP2022568040A patent/JP7450764B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216923A (ja) | 2002-11-29 | 2003-07-31 | Fuji Heavy Ind Ltd | 故障診断装置 |
JP2005235130A (ja) | 2004-02-23 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 製造・開発情報のデータトレースシステム |
JP2008257700A (ja) | 2007-03-14 | 2008-10-23 | Omron Corp | 品質改善システム |
JP2008292467A (ja) | 2007-04-13 | 2008-12-04 | Yogitech Spa | 集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品 |
Non-Patent Citations (1)
Title |
---|
青山和浩 ほか,トップダウン型設計モデルにおける製品の信頼性マネジメント・システムの構築,設計工学・システム部門講演会講演論文集,日本,一般社団法人日本機械学会,2002年11月27日,第2002.12巻,pages 234-237,<DOI: https://doi.org/10.1299/jsmedsd.2002.12.234> |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022123815A1 (ja) | 2022-06-16 |
WO2022123815A1 (ja) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6173440B1 (en) | Method and apparatus for debugging, verifying and validating computer software | |
US8732112B2 (en) | Method and system for root cause analysis and quality monitoring of system-level faults | |
Dubrova | Fault-tolerant design | |
Holst et al. | Adaptive debug and diagnosis without fault dictionaries | |
US7757125B2 (en) | Defect resolution methodology and data defects quality/risk metric model extension | |
US9898387B2 (en) | Development tools for logging and analyzing software bugs | |
US20080201611A1 (en) | Defect Resolution Methodology Target Assessment Process | |
US8949672B1 (en) | Analyzing a dump file from a data storage device together with debug history to diagnose/resolve programming errors | |
US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
US20090099888A1 (en) | Method of designing products and processes | |
US20120116561A1 (en) | Program testing apparatus, method of testing a program, and program testing program | |
US20050204241A1 (en) | Method and device for analyzing software error | |
Granda et al. | What do we know about the defect types detected in conceptual models? | |
JP7450764B2 (ja) | 設計支援装置 | |
CN103678116A (zh) | 用于促进自动化程序测试的方法和系统 | |
US9404972B2 (en) | Diagnosis and debug with truncated simulation | |
US7434132B2 (en) | Method and system of configuring a software program | |
US11182236B2 (en) | Probabilistic metric for random hardware failure | |
EP2063368A2 (en) | Counter example analysis support apparatus | |
Iqbal et al. | Empirical studies omit reporting necessary details: A systematic literature review of reporting quality in model based testing | |
US6675323B2 (en) | Incremental fault dictionary | |
JP2009099111A (ja) | 規則検査プログラム、規則検査方法および規則検査装置 | |
US10546080B1 (en) | Method and system for identifying potential causes of failure in simulation runs using machine learning | |
CN114661503B (zh) | 基于程序切片的软件关联配置错误诊断方法及装置 | |
KR102176133B1 (ko) | 소프트웨어 테스트 케이스 자동 생성 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7450764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |