WO2022119330A1 - 전장용 적층 세라믹 콘덴서 패키지 - Google Patents

전장용 적층 세라믹 콘덴서 패키지 Download PDF

Info

Publication number
WO2022119330A1
WO2022119330A1 PCT/KR2021/018060 KR2021018060W WO2022119330A1 WO 2022119330 A1 WO2022119330 A1 WO 2022119330A1 KR 2021018060 W KR2021018060 W KR 2021018060W WO 2022119330 A1 WO2022119330 A1 WO 2022119330A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic capacitor
multilayer ceramic
extension plate
terminal structure
disposed
Prior art date
Application number
PCT/KR2021/018060
Other languages
English (en)
French (fr)
Inventor
구유경
이재욱
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to CN202180086266.0A priority Critical patent/CN116635961A/zh
Priority to US18/265,132 priority patent/US20240013979A1/en
Publication of WO2022119330A1 publication Critical patent/WO2022119330A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a capacitor, and more particularly, to a multilayer ceramic capacitor mounted on a vehicle.
  • an on board charger (OBC) module that boosts external AC power and converts DC power is mounted during slow charging of the battery.
  • OBC on board charger
  • the multilayer ceramic capacitor is additionally mounted in the electric vehicle and the hybrid electric vehicle in order to remove EMI (Electro Magnetic Interference) noise generated at the power inlet of the OBC module.
  • EMI Electro Magnetic Interference
  • EOS protection devices such as varistors and TVS diodes are separately added to the front of the circuit. was adopted to minimize EOS damage.
  • multilayer ceramic capacitors are difficult to realize high capacity when implementing capacitance characteristics, and thus are mainly used in low capacity application circuits.
  • multilayer ceramic capacitors made of ferroelectric materials such as X7R material have a characteristic that the effective capacitance is lowered when the voltage is increased, resulting in uniform capacitance over a wide voltage range. It is difficult to have a value, so there is a problem in that a ripple of a power line and an effect of reducing power noise are reduced.
  • a multilayer ceramic capacitor made of a paraelectric material such as COG or U2J having a small effective capacitance change rate has a problem in that it is difficult to realize high capacitance due to a low dielectric constant.
  • the present invention has been proposed to solve the above problems, and an object of the present invention is to provide a multilayer ceramic capacitor package for electrical equipment to prevent noise, vibration, noise and cracks due to piezoelectric characteristics.
  • the present invention has been proposed to solve the above problems, and it is different from providing a multilayer ceramic capacitor package for an electric device that is resistant to inrush current and EOS that may occur at the power input part through a complex structure. The purpose.
  • an object of the present invention is to provide a high-capacity multilayer ceramic capacitor package for an electric field having stable capacitance and excellent DC bias characteristics in a wide voltage range. That is, recently released electric vehicles require constant capacitance characteristics in a voltage range of approximately 12V to 400V, and hybrid electric vehicles require constant capacitance characteristics in a voltage range of approximately 250V to 800V. is becoming Accordingly, an object of the present invention is to provide a high-capacity multilayer ceramic capacitor package for an electric field having stable effective capacitance characteristics in a wide operating voltage range.
  • the multilayer ceramic capacitor package for an electric device is connected to a multilayer ceramic capacitor, a first terminal structure connected to the first side of the multilayer ceramic capacitor, and a second side of the multilayer ceramic capacitor, a second terminal structure disposed to face the first terminal structure with a multilayer ceramic capacitor interposed therebetween, wherein the first terminal structure has a first groove defined in a region in contact with a first side surface of the multilayer ceramic capacitor;
  • the horizontal length of the groove is 30% or more and 50% or less of the horizontal length of the multilayer ceramic capacitor.
  • the first terminal structure is disposed on a lower surface of the multilayer ceramic capacitor, a first horizontal plate disposed to be spaced apart from the lower surface of the multilayer ceramic capacitor, a first end is connected to the first horizontal plate, and is directed upward in which the multilayer ceramic capacitor is disposed.
  • the first groove is defined as a space between the first extension plate and the second extension plate, and may be configured to expose a portion of the first side surface of the multilayer ceramic capacitor.
  • the separation distance between the first extension plate and the second extension plate may be 30% or more and 50% or less of the length of the second end of the first vertical plate.
  • the first extension plate and the second extension plate may include one or more contact protrusions formed on one surface facing the first side surface of the multilayer ceramic capacitor.
  • a vertical length of the first groove may exceed a vertical length of the multilayer ceramic capacitor.
  • a second groove is defined in a region in contact with the second side surface of the multilayer ceramic capacitor, and the horizontal length of the second groove may be 30% or more and 50% or less of the horizontal length of the multilayer ceramic capacitor.
  • the second terminal structure is disposed on the lower surface of the multilayer ceramic capacitor, a second horizontal plate disposed to be spaced apart from the lower surface of the multilayer ceramic capacitor, the first end is connected to the second horizontal plate, and is directed upward in which the multilayer ceramic capacitor is disposed.
  • the second groove is defined as a space between the third extension plate and the fourth extension plate, and may be configured to expose a portion of the second side surface of the multilayer ceramic capacitor.
  • the separation distance between the third extension plate and the fourth extension plate may be 30% or more and 50% or less of the length of the second end of the second vertical plate.
  • the third extension plate and the fourth extension plate may include one or more contact protrusions formed on one surface facing the second side surface of the multilayer ceramic capacitor.
  • the multilayer ceramic capacitor package for an electric device further includes a protection element disposed under the multilayer ceramic capacitor, a first side contacting the first terminal structure, and a second side contacting the second terminal structure may include
  • the protection element may be one of a varistor and a TVS diode.
  • the multilayer ceramic capacitor package for an electric device may further include a connection electrode connected to a first external terminal disposed on a first side of the multilayer ceramic capacitor and a first external electrode disposed on a first side of the protection element.
  • the multilayer ceramic capacitor is formed of a first material, a first multilayer ceramic capacitor having a first side in contact with a first terminal structure, and a second side contacting a second terminal structure with a first multilayer ceramic capacitor and a second material. and a second multilayer ceramic capacitor disposed under the capacitor, a first side contacting the first terminal structure, and a second side contacting the second terminal structure.
  • the first material may be one of the X7T material and the PLZT material
  • the second material may be the other one of the X7T material and the PLZT material.
  • the multilayer ceramic capacitor package for an electric device may further include a connection electrode for externally connecting the second external terminal of the first multilayer ceramic capacitor and the second external electrode of the first multilayer ceramic capacitor.
  • the multilayer ceramic capacitor package has an effect of preventing noise, vibration, noise and cracks due to piezoelectric characteristics.
  • the multilayer ceramic capacitor package has an effect of stably mounting the multilayer ceramic capacitor on the circuit board while minimizing the piezoelectric noise transmitted to the circuit board.
  • the multilayer ceramic capacitor package minimizes the bonding area between the terminal structure and the multilayer ceramic capacitor, thereby preventing cracks in the multilayer ceramic capacitor due to piezoelectric vibration.
  • the multilayer ceramic capacitor package for electric equipment includes an EOS protection function, it has an effect that it can be used stably even in an environment in which inrush current and EOS occur.
  • the multilayer ceramic capacitor package for electric use is composed of a single product without applying a plurality of components, it is unnecessary to use an additional device in the corresponding circuit, thereby minimizing the mounting area.
  • the multilayer ceramic capacitor package for an electric vehicle has an effect of providing stable effective capacitance characteristics in an environment requiring a wide voltage range, such as an electric vehicle or a hybrid electric vehicle.
  • the multilayer ceramic capacitor package for an electric device is a high-capacity ceramic capacitor having an effective capacitance characteristic, and may be applied to a power supply line having a wide operating voltage, such as an electric vehicle powertrain.
  • the multilayer ceramic capacitor package for an electric device minimizes variables that may generate ripple and power noise in the power line, thereby achieving stable characteristics.
  • FIG 1 and 2 are views for explaining an electric multilayer ceramic capacitor package according to a first embodiment of the present invention.
  • FIG. 3 and 4 are views for explaining the first terminal structure of FIG. 1 .
  • FIG. 5 and 6 are views for explaining the second terminal structure of FIG. 1 .
  • FIG. 7 and 8 are views for explaining a general multilayer ceramic capacitor.
  • FIGS. 9 and 10 are views for explaining an electric multilayer ceramic capacitor package according to a second embodiment of the present invention.
  • FIG. 11 is a view for explaining an example in which the multilayer ceramic capacitor package for electrical use according to the second embodiment of the present invention is mounted on a circuit board;
  • FIG. 12 is a view for explaining and comparing the EOS withstand voltage characteristics of the multilayer ceramic capacitor package for an electric device according to the second embodiment of the present invention and the conventional multilayer ceramic capacitor;
  • FIG. 13 is a view for explaining a modified example of a multilayer ceramic capacitor package for an electric device according to a second embodiment of the present invention.
  • FIG. 14 and 15 are views for explaining an electric multilayer ceramic capacitor package according to a third embodiment of the present invention.
  • 16 and 17 are views for explaining the capacitance characteristics of a multilayer ceramic capacitor package for electric use according to a third embodiment of the present invention.
  • each layer (film), region, pattern or structures are defined as being formed “on” or “under” the substrate, each layer (film), region, pad or patterns.
  • “on” and “under” include both “directly” or “indirectly” formed through another layer.
  • the standards for above or below each floor are based on the drawings.
  • the package 100 of the multilayer ceramic capacitor 110 for electric use according to the first embodiment of the present invention includes a multilayer ceramic capacitor 110 , a first terminal structure 120 , and a second terminal structure. 130 is included.
  • the multilayer ceramic capacitor 110 includes a body 112 formed as a rectangular parallelepiped having an upper surface, a lower surface, a front surface, a rear surface, a left surface, and a right surface, a first external terminal 114 formed on the left surface of the main body 112, the main body ( and a second external terminal 116 formed on the right side of the 112 .
  • a plurality of internal electrodes are stacked inside the body 112 , and each internal electrode is connected to one of the first external terminal 114 and the second external terminal 116 .
  • the first external terminal 114 and the second external terminal 116 may be partially formed on the upper surface, lower surface, front and rear surfaces of the main body 112 , and in this case, each other on the upper surface, lower surface, front and rear surfaces of the main body 112 . They face each other and are spaced apart from each other by a predetermined distance.
  • the first terminal structure 120 is disposed on the left side of the multilayer ceramic capacitor 110 to contact the first external terminal 114 of the multilayer ceramic capacitor 110 .
  • the first terminal structure 120 is in contact with a region formed on the left side of the main body 112 among the first external terminals 114 .
  • the first terminal structure 120 includes a first horizontal plate 121 , a first vertical plate 122 , a first extension plate 123 , and a second extension plate 124 . is composed by
  • the first horizontal plate 121 is disposed on the lower surface of the multilayer ceramic capacitor 110 .
  • the first horizontal plate 121 is disposed to be spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance.
  • the first horizontal plate 121 is in contact with a terminal of the circuit board when the multilayer ceramic capacitor 110 package 100 is mounted on a circuit board mounted in a vehicle.
  • the first end of the first horizontal plate 121 is disposed at a position spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance.
  • the second end of the first horizontal plate 121 is disposed at a position spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance, and disposed on the same line as the left side of the multilayer ceramic capacitor 110 .
  • the first vertical plate 122 is disposed on the left side of the multilayer ceramic capacitor 110 .
  • a first end of the first vertical plate 122 is connected to a second end of the first horizontal plate 121 .
  • the first vertical plate 122 is bent upwardly at the first end. Accordingly, the first vertical plate 122 is disposed to form an angle of approximately 90 degrees with the first horizontal plate 121 .
  • the second end of the first vertical plate 122 is disposed below the lower surface of the multilayer ceramic capacitor 110 .
  • the second end of the first vertical plate 122 is disposed at a lower position than the lower surface of the multilayer ceramic capacitor 110, so that the multilayer ceramic capacitor ( 110) is spaced apart from the lower surface by a predetermined distance.
  • the first extension plate 123 is connected to the second end of the first vertical plate 122 .
  • the first extension plate 123 extends upward from the second end of the first vertical plate 122 and is disposed on the left side of the multilayer ceramic capacitor 110 .
  • the first extension plate 123 is disposed on the left side of the multilayer ceramic capacitor 110 to contact the first external terminal 114 .
  • the first extension plate 123 is disposed to be biased toward the front side of the multilayer ceramic capacitor 110 to contact a portion of the first external terminal 114 .
  • One or more first contact protrusions 123a may be formed on the surface of the first extension plate 123 facing the left surface of the multilayer ceramic capacitor 110 .
  • the first extension plate 123 is in contact with the first external terminal 114 through the first contact protrusion 123a.
  • the first extension plate 123 may come into contact with the first external terminal 114 through surface contact without the first contact protrusion 123a being formed.
  • the second extension plate 124 is connected to the second end of the first vertical plate 122 .
  • the second extension plate 124 extends upward from the second end of the first vertical plate 122 and is disposed on the left side of the multilayer ceramic capacitor 110 .
  • the second extension plate 124 is disposed on the left side of the multilayer ceramic capacitor 110 to be spaced apart from the first extension plate 123 .
  • the second extension plate 124 is disposed to be biased toward the rear surface of the multilayer ceramic capacitor 110 and is in contact with another portion of the first external terminal 114 .
  • One or more second contact protrusions 124a may be formed on the surface of the second extension plate 124 facing the left surface of the multilayer ceramic capacitor 110 .
  • the second extension plate 124 is in contact with the first external terminal 114 through the second contact protrusion 124a.
  • the second extension plate 124 may be in contact with the first external terminal 114 through surface contact without the second contact protrusion 124a being formed.
  • the first terminal structure 120 includes the first vertical plate 122 , the first extension plate 123 , and the second extension plate.
  • a first groove 125 is defined by 124 .
  • the horizontal length W1 of the first groove 125 is formed to be 30% or more and 50% or less of the length W2 of the second end of the first vertical plate 122 .
  • the horizontal length W1 of the first groove 125 may be formed to be 30% or more and 50% or less of the width of the multilayer ceramic capacitor 110 supported by the first terminal structure 120 .
  • the separation distance between the first extension plate 123 and the second extension plate 124 is the second end of the first vertical plate 122 . It is formed by not less than 30% and not more than 50% of its length.
  • the vertical length (H1, ie, height) of the first groove 125 is longer than the vertical length (height) of the multilayer ceramic capacitor 110 . Accordingly, when the left side of the package of the multilayer ceramic capacitor 110 is viewed, the lower portion of the first groove 125 is spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance. Through this, the multilayer ceramic capacitor 110 package may prevent cracks (breaking phenomenon) due to vibration noise of the multilayer ceramic capacitor 110 due to high pressure/high temperature.
  • the second terminal structure 130 is disposed on the right side of the multilayer ceramic capacitor 110 to contact the second external terminal 116 of the multilayer ceramic capacitor 110 .
  • the second terminal structure 130 is in contact with a region formed on the right side of the body 112 among the second external terminals 116 .
  • the second terminal structure 130 includes a second horizontal plate 131 , a second vertical plate 132 , a third extension plate 133 , and a fourth extension plate 134 . is composed by
  • the second horizontal plate 131 is disposed on the lower surface of the multilayer ceramic capacitor 110 .
  • the second horizontal plate 131 is disposed to be spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance.
  • the second horizontal plate 131 is in contact with another terminal of the circuit board when the multilayer ceramic capacitor 110 package 100 is mounted on a circuit board mounted in a vehicle.
  • the first end of the second horizontal plate 131 is disposed at a position spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance.
  • the first end of the second horizontal plate 131 is disposed to be spaced apart from the first end of the first horizontal plate 121 by a predetermined distance.
  • the second end of the second horizontal plate 131 is disposed at a position spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance, and disposed on the same line as the right side of the multilayer ceramic capacitor 110 .
  • the second vertical plate 132 is disposed on the right side of the multilayer ceramic capacitor 110 .
  • the first end of the second vertical plate 132 is connected to the second end of the second horizontal plate 131 .
  • the second vertical plate 132 is bent upwardly at the first end. Accordingly, the second vertical plate 132 is disposed to form an angle of approximately 90 degrees with the second horizontal plate 131 .
  • the second end of the second vertical plate 132 is disposed below the lower surface of the multilayer ceramic capacitor 110 .
  • the second end of the second vertical plate 132 is disposed at a lower position than the lower surface of the multilayer ceramic capacitor 110 . ) is spaced apart from the lower surface by a predetermined distance.
  • the third extension plate 133 is connected to the second end of the second vertical plate 132 .
  • the third extension plate 133 extends upward from the second end of the second vertical plate 132 and is disposed on the right side of the multilayer ceramic capacitor 110 .
  • the third extension plate 133 is disposed on the right side of the multilayer ceramic capacitor 110 to contact the second external terminal 116 .
  • the third extension plate 133 is disposed to be biased toward the front side of the multilayer ceramic capacitor 110 to contact a portion of the second external terminal 116 .
  • One or more third contact protrusions 133a may be formed on the surface of the third extension plate 133 facing the right surface of the multilayer ceramic capacitor 110 .
  • the third extension plate 133 is in contact with the second external terminal 116 through the third contact protrusion 133a.
  • the third extension plate 133 may contact the second external terminal 116 through surface contact without the third contact protrusion 133a being formed.
  • the fourth extension plate 134 is connected to the second end of the second vertical plate 132 .
  • the fourth extension plate 134 extends upward from the second end of the second vertical plate 132 and is disposed on the right side of the multilayer ceramic capacitor 110 .
  • the fourth extension plate 134 is disposed on the right side of the multilayer ceramic capacitor 110 to be spaced apart from the third extension plate 133 .
  • the fourth extension plate 134 is disposed to be biased toward the rear surface of the multilayer ceramic capacitor 110 to contact another portion of the second external terminal 116 .
  • One or more fourth contact protrusions may be formed on the surface of the fourth extension plate 134 facing the right surface of the multilayer ceramic capacitor 110 .
  • the fourth extension plate 134 is in contact with the second external terminal 116 through the fourth contact protrusion.
  • the fourth extension plate 134 may be in contact with the second external terminal 116 through surface contact without the fourth contact protrusion being formed.
  • the second vertical plate 132 , the third extension plate 133 , and the fourth extension plate are provided on the second terminal structure 130 .
  • a second groove 135 is defined by 134 .
  • the horizontal length W1' of the second groove 135 is formed to be 30% or more and 50% or less of the length W2' of the second end of the second vertical plate 132 .
  • the horizontal length W1 ′ of the second groove 135 may be formed to be 30% or more and 50% or less of the width of the multilayer ceramic capacitor 110 supported by the second terminal structure 130 .
  • the separation distance between the third extension plate 133 and the fourth extension plate 134 is the second length of the second vertical plate 132 . It is formed by not less than 30% and not more than 50% of the length of the end.
  • the vertical length (H1 ′, that is, the height) of the second groove 135 is longer than the vertical length (height) of the multilayer ceramic capacitor 110 . Accordingly, when the right side of the package of the multilayer ceramic capacitor 110 is viewed, the lower portion of the second groove 135 is spaced apart from the lower surface of the multilayer ceramic capacitor 110 by a predetermined distance. Through this, the multilayer ceramic capacitor 110 package may prevent cracks (breaking phenomenon) due to vibration noise of the multilayer ceramic capacitor 110 due to high pressure/high temperature.
  • the multilayer ceramic capacitor 10 since the general multilayer ceramic capacitor 10 does not have resistance to EOS, when EOS is introduced while mounted in a vehicle, a short circuit (ie, an internal short) occurs from the inside. Cracks occur due to the generated short. Accordingly, the multilayer ceramic capacitor 10 is configured as an array 20 in which a plurality of multilayer ceramic capacitors 10 are connected in series, and is mounted in a vehicle.
  • the multilayer ceramic capacitor package 200 for electrical use according to the second embodiment of the present invention includes a multilayer ceramic capacitor 210 , a protection element 220 , a first terminal structure 230 , and a first terminal structure 230 . and a two-terminal structure 240 .
  • the multilayer ceramic capacitor 210 includes a first body 212 formed as a rectangular parallelepiped having an upper surface, a lower surface, a front surface, a rear surface, a left surface, and a right surface, and a first external terminal 214 formed on the left surface of the first body 212 . ), and a second external terminal 216 formed on the right side of the first body 212 .
  • a plurality of internal electrodes are stacked inside the first body 212 , and each internal electrode is connected to one of the first external terminal 214 and the second external terminal 216 .
  • the first external terminal 214 and the second external terminal 216 may be partially formed on the upper surface, lower surface, front and rear surfaces of the first body 212 , and in this case, the upper surface, lower surface, and front surfaces of the first body 212 . and facing each other from the rear surface and spaced apart from each other by a predetermined distance.
  • the protection element 220 is stacked under the multilayer ceramic capacitor 210 .
  • the protection element 220 includes a second body 222 , a first external electrode 224 , and a second external electrode 226 .
  • the second body 222 is formed as a rectangular parallelepiped having an upper surface, a lower surface, a front surface, a rear surface, a left surface, and a right surface, and electrode structures of various structures for EOS protection may be formed therein.
  • One of the varistor and TVS diode is taken as an example.
  • the first external electrode 224 is formed on the left side of the second body 222
  • the second external electrode 226 is formed on the right side of the second body 222 .
  • the first external electrode 224 and the second external electrode 226 may be partially formed on the upper surface, the lower surface, the front surface, and the rear surface of the second body 222 , and in this case, the upper surface and the lower surface of the second body 222 . , facing each other from the front and rear surfaces and are spaced apart from each other by a predetermined distance.
  • the first external electrode 224 is disposed to face the first external terminal 214 .
  • a region located on the lower surface of the first body 212 among the first external terminals 214 and a region located on the upper surface of the second body 222 among the first external electrodes 224 are disposed to face each other.
  • the second external electrode 226 is disposed to face the second external terminal 216 .
  • a region located on the lower surface of the first body 212 among the second external terminals 216 and a region located on the upper surface of the second body 222 among the second external electrodes 226 are disposed to face each other.
  • the multilayer ceramic capacitor package 200 for an electric device may further include a connection electrode connecting the second external terminal 216 and the second external electrode 226 .
  • the first terminal structure 230 is disposed on the left side of the stack in which the multilayer ceramic capacitor 210 and the protection element 220 are stacked.
  • the first terminal structure 230 is disposed to contact the first external terminal 214 and the first external electrode 224 .
  • the first terminal structure 230 is in contact with a region formed on the left side of the first body 212 among the first external terminals 214 , and is formed on the left side of the second body 222 among the first external electrodes 224 . It is arranged to be in contact with the formed area.
  • the second terminal structure 240 is disposed on the right side of the stack in which the multilayer ceramic capacitor 210 and the protection element 220 are stacked.
  • the second terminal structure 240 is disposed to contact the second external terminal 216 and the second external electrode 226 .
  • the second terminal structure 240 is in contact with a region formed on the right side of the first body 212 among the second external terminals 216 , and a region formed on the right side of the second body 222 among the second external electrodes 226 . placed in contact with
  • the first terminal structure 230 and the second terminal structure 240 are bent inward from the bottom of the stack. That is, the multilayer ceramic capacitor package 300 for an electric vehicle is mounted on a circuit board mounted on a vehicle, and the first terminal structure 230 and the second terminal structure 240 have a region bent in the inner direction formed on the circuit board. is in contact with the terminal.
  • a portion of an area of the first terminal structure 230 disposed under the stack is bent in the direction of the second terminal structure 240 to contact the terminals formed on the circuit board of the vehicle.
  • the second terminal structures 240 a portion of a region disposed under the stack is bent in the direction of the first terminal structure 230 to contact other terminals formed on the circuit board of the vehicle.
  • a plurality of multilayer ceramic capacitor packages for electrical use 200 may be mounted side by side on a circuit board.
  • first multilayer ceramic capacitor package 200a and the first multilayer ceramic capacitor package 200b are arranged side by side.
  • the first terminal structures 230 of the first multilayer ceramic capacitor package 200a for electrical use and the first multilayer ceramic capacitor package 200b are disposed side by side.
  • the second terminal structures 240 of the first multilayer ceramic capacitor package 200a and the first multilayer ceramic capacitor package 200b are arranged side by side.
  • the multilayer ceramic capacitor package 200 for an electric device has a two-row, two-column structure in which two multilayer ceramic capacitors 210 are disposed side by side at the top and two protection elements 220 are disposed side by side at the bottom.
  • the conventional multilayer ceramic capacitor 10 is formed in a structure in which a plurality of ceramic capacitors configured as a single unit are connected in series. Accordingly, the conventional multilayer ceramic capacitor 10 has an EOS withstand voltage of about 700 to 770 when composed of one ceramic capacitor, and has an EOS withstand voltage of about 1700 to 1800 when two ceramic capacitors are connected in series, When two ceramic capacitors are connected in series, the EOS withstand voltage is approximately 2600-2800.
  • the multilayer ceramic capacitor package 200 for an electric device is formed in a structure in which a ceramic capacitor and a ceramic capacitor package in which a protection element is stacked are connected in series.
  • the multilayer ceramic capacitor package 200 for electric use has an EOS withstand voltage of about 2800 to 3000 when composed of one ceramic capacitor package, and has an EOS withstand voltage of about 2700 to 3000 when two ceramic capacitor packages are connected in series, When two ceramic capacitor packages are connected in series, they have an EOS withstand voltage of about 1800 to 2000.
  • the EOS withstand voltage characteristic is increased compared to the conventional multilayer ceramic capacitor 210 .
  • a ceramic capacitor package 200 for an electric device includes a first multilayer ceramic capacitor 210a , a second multilayer ceramic capacitor 210b , a protection element 220 , and a first It may be configured to include the terminal structure 230 and the second terminal structure 240 .
  • the second multilayer ceramic capacitor 210b is stacked under the first multilayer ceramic capacitor 210a
  • the protection element 220 is stacked under the second multilayer ceramic capacitor 210b.
  • the first terminal structure 230 is connected to the first external terminals 214 of the first and second multilayer ceramic capacitors 210a and 210b and the first external electrode 224 of the protection element 220
  • the second The terminal structure 240 is connected to the second external terminals 216 of the first and second multilayer ceramic capacitors 210b and the second external electrode 226 of the protection element 220 .
  • two multilayer ceramic capacitors 210a and 210b and one protection element 220 are stacked as an example, but the present invention is not limited thereto and one multilayer ceramic capacitor 210 and two protection elements ( 220) may include a laminated body.
  • the multilayer ceramic capacitor package 300 for electric use includes a first multilayer ceramic capacitor 310 , a second multilayer ceramic capacitor 320 , and a first terminal structure. It is configured to include a 330 and a second terminal structure 340 .
  • the first multilayer ceramic capacitor 310 includes a first body 312 formed as a rectangular parallelepiped having an upper surface, a lower surface, a front surface, a left surface, and a right surface, and a first external terminal formed on the left surface of the first body 312 . 314 , and a second external terminal 316 formed on the right side of the first body 312 .
  • a plurality of internal electrodes are stacked inside the first body 312 , and each internal electrode is connected to one of the first external terminal 314 and the second external terminal 316 .
  • the first external terminal 314 and the second external terminal 316 may also be partially formed on the upper surface, lower surface, front and rear surfaces of the first body 312 , and in this case, the upper surface, lower surface, and front surfaces of the first body 312 . and facing each other from the rear surface and spaced apart from each other by a predetermined distance.
  • the second multilayer ceramic capacitor 320 includes a second body 322 formed as a rectangular parallelepiped having an upper surface, a lower surface, a front surface, a rear surface, a left surface, and a right surface, and a first external terminal formed on the left surface of the second body 322 . 324 , and a second external terminal 326 formed on the right side of the second body 322 .
  • a plurality of internal electrodes are stacked inside the second body 322 , and each internal electrode is connected to one of the first external terminal 324 and the second external terminal 326 .
  • the first external terminal 324 and the second external terminal 326 may also be partially formed on the upper surface, lower surface, front and rear surfaces of the second body 322 , and in this case, the upper surface, lower surface, and front surfaces of the second body 322 . and facing each other from the rear surface and spaced apart from each other by a predetermined distance.
  • the first multilayer ceramic capacitor 310 is disposed on the second multilayer ceramic capacitor 320 . Accordingly, the first external terminals 314 and 324 of the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 are disposed to face each other.
  • Regions located on the upper surface of the body 322 are disposed to face each other.
  • the second external terminals ( 316 and 326 are also arranged to face each other.
  • Regions located on the upper surface of the body 322 are disposed to face each other.
  • the second external terminals 316 and 326 of the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 are connected to each other. It may further include a connecting electrode for connecting.
  • the first terminal structure 330 is disposed on the left side of the multilayer body in which the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 are stacked.
  • the first terminal structure 330 is disposed to contact the first external terminals 314 and 324 of the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 .
  • the first terminal structure 330 is in contact with a region formed on the left side of the first body 312 among the first external terminals 314 of the first multilayer ceramic capacitor 310 , and is formed on the second multilayer ceramic capacitor 320 .
  • the first external terminals 324 they are disposed to be in contact with a region formed on the left side of the second body 322 .
  • the second terminal structure 340 is disposed on the right side of the multilayer body in which the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 are stacked.
  • the second terminal structure 340 is disposed to contact the second external terminals 316 and 326 of the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 .
  • the second terminal structure 340 is in contact with a region formed on the right side of the first body 312 among the second external terminals 316 of the first multilayer ceramic capacitor 310 , Among the two external terminals 326 , they are disposed to be in contact with a region formed on the right side of the second body 322 .
  • the multilayer ceramic capacitor package 300 for electrical equipment is mounted on a circuit board mounted on a vehicle, and the first terminal structure 330 and the second terminal structure 340 are formed with a terminal bent in an inner direction and a terminal formed on the circuit board. is contacted
  • a portion of a region disposed under the laminate is bent in the direction of the second terminal structure 340 to contact the terminals formed on the circuit board of the vehicle.
  • a portion of a region disposed under the stack is bent in the direction of the first terminal structure 330 to contact other terminals formed on the circuit board of the vehicle.
  • the multilayer ceramic capacitor package 300 for an electric device implements two or more multilayer ceramic capacitors in a complex multilayer structure such as parallel connection, so that a wide voltage range is required, such as an electric vehicle or a hybrid electric vehicle. It realizes a high-capacity product while having stable effective capacitance characteristics in the environment.
  • the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 are formed of different materials.
  • the first multilayer ceramic capacitor 310 is formed of a PLZT material
  • the second multilayer ceramic capacitor 320 is formed of an X7T material.
  • the first multilayer ceramic capacitor 310 made of PLZT has a high capacitance characteristic C at a high voltage of about 200V or more.
  • the second multilayer ceramic capacitor 320 made of X7T material has a high capacitance characteristic (D) at a low voltage of less than about 200V.
  • the first multilayer ceramic capacitor 310 and the second multilayer ceramic capacitor 320 of different materials are implemented in a stacking type.
  • the different DC bias characteristics of the two products are combined to have a stable effective capacitance (E) value.

Abstract

압전 특성으로 인한 노이즈, 진동, 소음 및 크랙을 방지하도록 한 전장용 적층 세라믹 콘덴서 패키지를 제시한다. 제시된 전장용 세라믹 콘덴서 패키지는 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 제1 측면과 연결된 제1 단자 구조물, 적층 세라믹 콘덴서의 제2 측면과 연결되고, 적층 세라믹 콘덴서를 사이에 두고 제1 단자 구조물과 대향되도록 배치된 제2 단자 구조물을 포함하고, 제1 단자 구조물은 적층 세라믹 콘덴서의 제1 측면과 접촉되는 영역에 제1 홈이 정의되고, 제1 홈의 가로 길이는 적층 세라믹 콘덴서의 가로 길이의 30% 이상 50% 이하이다.

Description

전장용 적층 세라믹 콘덴서 패키지
본 발명은 콘덴서에 관한 것으로, 더욱 상세하게는 차량에 실장되는 적층 세라믹 콘덴서에 관한 것이다.
전기 자동차와 하이브리드 전기 자동차에는 배터리 완속 충전시 외부 교류 전원을 승압시키고 직류 전원을 변환시키는 OBC (on board charger) 모듈이 실장된다. 이때, 전기 자동차와 하이브리드 전기 자동차에는 OBC 모듈의 전원 초입부에서 발생하는 EMI(Electro Magnetic Interference) 노이즈를 제거하기 위해 적층 세라믹 콘덴서가 추가적으로 실장된다.
전기 자동차에 사용되고 있는 OBC 모듈의 경우 배터리 충전시에 발생하는 EOS 등이 회로 내로 유입하게 되면 사용하고 있는 적층 세라믹 콘덴서의 쇼트 현상 등의 문제가 발생하게 되어 회로 고장 및 화재 위험의 문제가 있다.
종래에는 EOS 내전압 문제로 인한 쇼트 문제를 해결 하기 위해 4~5개의 적층 세라믹 콘덴서를 직렬 연결하여 내전압을 증가시키거나, 바리스터, TVS 다이오드 등의 EOS 보호 소자를 회로의 앞단에 별도로 추가하는 회로 보호 방식을 채택하여 EOS 피해를 최소화하였다.
이러한 회로 구성을 취하게 되면 전체적인 회로의 부피가 커지는 문제가 발생하고 회로 설계 비용이 증가하는 문제점이 있다.
또한, 자동차 업계에서는 전기 자동차의 사용 전압이 점차 높아짐에 따라 변화율이 적은 정전 용량(capacitance) 특성을 갖는 적층 세라믹 콘덴서가 요구되고 있다.
하지만, 적층 세라믹 콘덴서는 정전 용량 특성을 구현하는 경우 고용량 구현이 어렵고, 이에 저용량 어플리케이션(Application) 회로에 주로 사용되고 있다.
고용량, 고전압 특성이 요구되는 EV Powertrain Application에서 X7R 재료 등의 강유전체 재료로 제작된 적층 세라믹 콘덴서는 전압 증가시 실효 정전 용량(effective capacitance)이 낮아지는 특성으로 넓은 전압 범위에서 균일한 정전 용량(capacitance) 값을 갖기가 어렵고, 이로 인해 전원 라인의 리플(Ripple) 및 전원 노이즈 감소 효과가 감소하는 문제점이 있다.
또한, 실효 정전 용량(effective capacitance) 변화율이 적은 COG, U2J 등의 상유전체 재료로 제작된 적층 세라믹 콘덴서는 유전율이 낮아 높은 정전 용량(High Capacitance) 구현이 어려운 문제점이 있다.
또한, 상유전체 재료로 제작된 적층 세라믹 콘덴서는 높은 정전 용량(High Capacitance)을 구현하기 위해 복수개가 병렬 연결되어야 하기 때문에, 회로에 적용하게 되면 전체적인 회로의 부피가 커지는 문제점이 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로 압전 특성으로 인한 노이즈, 진동, 소음 및 크랙을 방지하도록 한 전장용 적층 세라믹 콘덴서 패키지를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로 복합 구조를 통해 전원 초입부에서 발생할 수 있는 돌입 전류(Inrush current) 및 EOS 등으로부터 내성을 갖는 전장용 적층 세라믹 콘덴서 패키지를 제공하는 것을 다른 목적으로 한다.
또한, 본 발명은 다수의 부품을 적용하지 않고 단품의 제품으로 EOS에 내성을 가지는 전장용 적층 세라믹 콘덴서 패키지를 제공하는 것을 또 다른 목적으로 한다.
한편, 본 발명은 넓은 전압 범위에서 안정적인 정전 용량 및 우수한 DC bias 특성을 갖는 고용량의 전장용 적층 세라믹 콘덴서 패키지를 제공하는 것을 목적으로 한다. 즉, 최근 출시되는 전기 자동차는 대략 12V 내지 400V 정도의 전압 범위에서 일정한 정전 용량(capacitance) 특성이 요구되고, 하이브리드 전기 자동차는 대략 250V 내지 800V 정도의 전압 범위에서 일정한 정전 용량(capacitance) 특성이 요구되고 있다. 이에, 본 발명은 넓은 사용 전압 범위에서 안정적인 실효 정전 용량(effective capacitance) 특성을 가지는 고용량의 전장용 적층 세라믹 콘덴서 패키지를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지는 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 제1 측면과 연결된 제1 단자 구조물, 적층 세라믹 콘덴서의 제2 측면과 연결되고, 적층 세라믹 콘덴서를 사이에 두고 제1 단자 구조물과 대향되도록 배치된 제2 단자 구조물을 포함하고, 제1 단자 구조물은 적층 세라믹 콘덴서의 제1 측면과 접촉되는 영역에 제1 홈이 정의되고, 제1 홈의 가로 길이는 적층 세라믹 콘덴서의 가로 길이의 30% 이상 50% 이하이다.
제1 단자 구조물은 적층 세라믹 콘덴서의 하면에 배치되되, 적층 세라믹 콘덴서의 하면과 이격되도록 배치된 제1 수평 플레이트, 제1 단부가 제1 수평 플레이트와 연결되고, 적층 세라믹 콘덴서가 배치된 상부 방향으로 굴곡되고, 제2 단부가 적층 세라믹 콘덴서보다 하부에 위치하도록 배치된 제1 수직 플레이트, 제1 수직 플레이트의 제2 단부에서 상부 방향으로 연장되고, 적층 세라믹 콘덴서의 제1 측면의 제1 영역과 접촉된 제1 연장 플레이트 및 제1 수직 플레이트의 제2 단부에서 상부 방향으로 연장되되 제1 연장 플레이트와 이격되고, 적층 세라믹 콘덴서의 제1 측면의 제2 영역과 접촉된 제2 연장 플레이트를 포함하고, 제1 홈은 제1 연장 플레이트 및 제2 연장 플레이트의 이격 공간으로 정의되고, 적층 세라믹 콘덴서의 제1 측면의 일부를 노출시키도록 구성될 수 있다.
제1 연장 플레이트 및 제2 연장 플레이트 사이의 이격 거리는 제1 수직 플레이트의 제2 단부의 길이의 30% 이상 50% 이하일 수 있다. 이때, 제1 연장 플레이트 및 제2 연장 플레이트는 적층 세라믹 콘덴서의 제1 측면과 마주하는 일면에 형성된 하나 이상의 접촉 돌기를 포함할 수 있다.
제1 홈의 세로 길이는 적층 세라믹 콘덴서의 세로 길이를 초과할 수 있다.
제2 단자 구조물은 적층 세라믹 콘덴서의 제2 측면과 접촉되는 영역에 제2 홈이 정의되고, 제2 홈의 가로 길이는 적층 세라믹 콘덴서의 가로 길이의 30% 이상 50% 이하일 수 있다. 제2 단자 구조물은 적층 세라믹 콘덴서의 하면에 배치되되, 적층 세라믹 콘덴서의 하면과 이격되도록 배치된 제2 수평 플레이트, 제1 단부가 제2 수평 플레이트와 연결되고, 적층 세라믹 콘덴서가 배치된 상부 방향으로 굴곡되고, 제2 단부가 적층 세라믹 콘덴서보다 하부에 위치하도록 배치된 제2 수직 플레이트, 제2 수직 플레이트의 제2 단부에서 상부 방향으로 연장되고, 적층 세라믹 콘덴서의 제2 측면의 제1 영역과 접촉된 제3 연장 플레이트 및 제2 수직 플레이트의 제2 단부에서 상부 방향으로 연장되되 제3 연장 플레이트와 이격되고, 적층 세라믹 콘덴서의 제2 측면의 제2 영역과 접촉된 제4 연장 플레이트를 포함하고, 제2 홈은 제3 연장 플레이트 및 제4 연장 플레이트의 이격 공간으로 정의되고, 적층 세라믹 콘덴서의 제2 측면의 일부를 노출시키도록 구성될 수 있다.
제3 연장 플레이트 및 제4 연장 플레이트 사이의 이격 거리는 제2 수직 플레이트의 제2 단부의 길이의 30% 이상 50% 이하일 수 있다. 이때, 제3 연장 플레이트 및 제4 연장 플레이트는 적층 세라믹 콘덴서의 제2 측면과 마주하는 일면에 형성된 하나 이상의 접촉 돌기를 포함할 수 있다.
본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지는 적층 세라믹 콘덴서의 하부에 배치되고, 제1 측면이 제1 단자 구조물과 접촉되고, 제2 측면이 제2 단자 구조물과 접촉된 보호 소자를 더 포함할 수 있다. 이때, 보호 소자는 바리스터, TVS 다이오드 중 하나일 수 있다.
본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지는 적층 세라믹 콘덴서의 제1 측면에 배치된 제1 외부 단자 및 보호 소자의 제1 측면에 배치된 제1 외부 전극과 연결된 연결 전극을 더 포함할 수 있다.
적층 세라믹 콘덴서는 제1 재질로 형성되고, 제1 측면이 제1 단자 구조물과 접촉되고, 제2 측면이 제2 단자 구조물과 접촉된 제1 적층 세라믹 콘덴서 및 제2 재질로 형성되어 제1 적층 세라믹 콘덴서의 하부에 배치되고, 제1 측면이 제1 단자 구조물과 접촉되고, 제2 측면이 제2 단자 구조물과 접촉된 제2 적층 세라믹 콘덴서를 포함할 수 있다. 이때, 제1 재질은 X7T 재질 및 PLZT 재질 중 하나의 재질이고, 제2 재질은 X7T 재질 및 PLZT 재질 중 다른 하나의 재질일 수 있다.
본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지는 제1 적층 세라믹 콘덴서의 제2 외부 단자 및 제1 적층 세라믹 콘덴서의 제2 외부 전극을 외부에서 연결하는 연결 전극을 더 포함할 수 있다.
본 발명에 의하면, 적층 세라믹 콘덴서 패키지는 압전 특성으로 인한 노이즈, 진동, 소음 및 크랙을 방지할 수 있는 효과가 있다.
또한, 적층 세라믹 콘덴서 패키지는 회로 기판으로 전달되는 압전 노이즈를 최소화하면서, 적층 세라믹 콘덴서를 회로 기판에 안정적으로 실장할 수 있는 효과가 있다.
또한, 적층 세라믹 콘덴서 패키지는 단자 구조물과 적층 세라믹 콘덴서의 접합 면적을 최소화하여 압전 진동으로 인한 적층 세라믹 콘덴서의 크랙을 방지할 수 있는 효과가 있다.
또한, 적층 세라믹 콘덴서 패키지는 단자 구조물의 홈과 적층 세라믹 콘덴서의 하면이 이격되도록 배치함으로써, 고압/ 고온으로 인한 　적층 세라믹 콘덴서의 진동 노이즈로 인해 크랙(깨짐 현상)을 방지할 수 있다.
또한, 전장용 적층 세라믹 콘덴서 패키지는 EOS 보호 기능을 포함함으로써, 돌입 전류 및 EOS가 발생하는 환경에서도 안정적으로 사용할 수 있는 효과가 있다.
또한, 전장용 적층 세라믹 콘덴서 패키지는 다수의 부품을 적용하지 않고 단품의 제품으로 구성됨에 따라 해당 회로에 추가 소자 사용이 불필요하게 되어 실장 면적을 최소화할 수 있는 효과가 있다.
또한, 전장용 적층 세라믹 콘덴서 패키지는 전기 자동차 또는 하이브리드 전기 자동차와 같이 넓은 전압 범위가 요구되는 환경에서 안정적인 실효 정전 용량(effective capacitance) 특성을 제공할 수 있는 효과가 있다.
또한, 전장용 적층 세라믹 콘덴서 패키지는 실효 정전 용량(effective capacitance) 특성을 갖는 고용량 세라믹 콘덴서로 전기자동차 파워 트레인(Powertrain) 등의 사용 전압이 넓은 전원 라인에 적용될 수 있다.
또한, 전장용 적층 세라믹 콘덴서 패키지는 전원 라인에서 리플(Ripple) 및 전원 노이즈가 발생될 수 있는 변수를 최소한으로 줄여주어 안정적인 특성 구현이 가능한 효과가 있다.
도 1 및 도 2는 본 발명의 제1 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지를 설명하기 위한 도면.
도 3 및 도 4는 도 1의 제1 단자 구조물을 설명하기 위한 도면.
도 5 및 도 6은 도 1의 제2 단자 구조물을 설명하기 위한 도면.
도 7 및 도 8은 일반적인 적층 세라믹 콘덴서를 설명하기 위한 도면.
도 9 및 도 10은 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지를 설명하기 위한 도면.
도 11은 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지가 회로 기판에 실장되는 일례를 설명하기 위한 도면.
도 12는 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지와 종래의 적층 세라믹 콘덴서의 EOS 내전압 특성을 비교 설명하기 위한 도면.
도 13은 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지의 변형 예를 설명하기 위한 도면.
도 14 및 도 15는 본 발명의 제3 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지를 설명하기 위한 도면.
도 16 및 도 17은 본 발명의 제3 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지의 정전 용량 특성을 설명하기 위한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시 예에 따른 전장용 적층 세라믹 콘덴서(110) 패키지(100)는 적층 세라믹 콘덴서(110), 제1 단자 구조물(120) 및 제2 단자 구조물(130)을 포함하여 구성된다.
적층 세라믹 콘덴서(110; MLCC)는 상면, 하면, 전면, 후면, 좌측면, 우측면을 갖는 직육면체로 형성된 본체(112), 본체(112)의 좌측면에 형성된 제1 외부 단자(114), 본체(112)의 우측면에 형성된 제2 외부 단자(116)를 포함한다. 본체(112)의 내부에는 복수의 내부 전극이 적층되고, 각각의 내부 전극은 제1 외부 단자(114) 및 제2 외부 단자(116) 중에서 하나와 연결된다. 제1 외부 단자(114) 및 제2 외부 단자(116)는 본체(112)의 상면, 하면, 전면 및 후면에도 일부 형성될 있으며, 이 경우 본체(112)의 상면, 하면, 전면 및 후면에서 서로 마주보며 소정 간격 이격된다.
제1 단자 구조물(120)은 적층 세라믹 콘덴서(110)의 좌측에 배치되어, 적층 세라믹 콘덴서(110)의 제1 외부 단자(114)와 접촉된다. 제1 단자 구조물(120)은 제1 외부 단자(114) 중에서 본체(112)의 좌측면에 형성된 영역과 접촉된다.
도 3 및 도 4를 참조하면, 제1 단자 구조물(120)은 제1 수평 플레이트(121), 제1 수직 플레이트(122), 제1 연장 플레이트(123) 및 제2 연장 플레이트(124)를 포함하여 구성된다.
제1 수평 플레이트(121)는 적층 세라믹 콘덴서(110)의 하면에 배치된다. 제1 수평 플레이트(121)는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격되어 배치된다. 제1 수평 플레이트(121)는 전장용 적층 세라믹 콘덴서(110) 패키지(100)를 차량에 실장된 회로 기판 상에 실장할 때 회로 기판의 단자와 접촉된다.
이때, 제1 수평 플레이트(121)의 제1 단부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된 위치에 배치된다. 제1 수평 플레이트(121)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된 위치에 배치되되, 적층 세라믹 콘덴서(110)의 좌측면과 동일선상에 위치하도록 배치된다.
제1 수직 플레이트(122)는 적층 세라믹 콘덴서(110)의 좌측면 방향에 배치된다.
제1 수직 플레이트(122)의 제1 단부는 제1 수평 플레이트(121)의 제2 단부와 연결된다. 제1 수직 플레이트(122)는 제1 단부에서 상부로 굴곡된다. 그에 따라, 제1 수직 플레이트(122)는 제1 수평 플레이트(121)와 대략 90도의 각도를 이루도록 배치된다.
제1 수직 플레이트(122)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면보다 하부에 배치된다. 전장용 적층 세라믹 콘덴서(110) 패키지(100)를 좌측면을 바라봤을 때, 제1 수직 플레이트(122)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면보다 낮은 위치에 배치되어 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된다.
제1 연장 플레이트(123)는 제1 수직 플레이트(122)의 제2 단부와 연결된다. 제1 연장 플레이트(123)는 제1 수직 플레이트(122)의 제2 단부에서 상부 방향으로 연장되어 적층 세라믹 콘덴서(110)의 좌측면에 배치된다. 제1 연장 플레이트(123)는 적층 세라믹 콘덴서(110)의 좌측면에 배치되어 제1 외부 단자(114)와 접촉된다.
제1 연장 플레이트(123)는 적층 세라믹 콘덴서(110)의 전면 방향으로 치우쳐지도록 배치되어 제1 외부 단자(114)의 일부와 접촉된다. 제1 연장 플레이트(123)는 적층 세라믹 콘덴서(110)의 좌측면과 마주하는 면에 하나 이상의 제1 접촉 돌기(123a)가 형성될 수 있다. 제1 연장 플레이트(123)는 제1 접촉 돌기(123a)를 통해 제1 외부 단자(114)와 접촉된다. 여기서, 제1 연장 플레이트(123)는 제1 접촉 돌기(123a)가 형성되지 않지 않고 면접촉을 통해 제1 외부 단자(114)와 접촉될 수도 있다.
제2 연장 플레이트(124)는 제1 수직 플레이트(122)의 제2 단부와 연결된다. 제2 연장 플레이트(124)는 제1 수직 플레이트(122)의 제2 단부에서 상부 방향으로 연장되어 적층 세라믹 콘덴서(110)의 좌측면에 배치된다. 제2 연장 플레이트(124)는 적층 세라믹 콘덴서(110)의 좌측면에 배치되어 제1 연장 플레이트(123)와 피격된다.
제2 연장 플레이트(124)는 적층 세라믹 콘덴서(110)의 후면 방향으로 치우쳐지도록 배치되어 제1 외부 단자(114)의 다른 일부와 접촉된다. 제2 연장 플레이트(124)는 적층 세라믹 콘덴서(110)의 좌측면과 마주하는 면에 하나 이상의 제2 접촉 돌기(124a)가 형성될 수 있다. 제2 연장 플레이트(124)는 제2 접촉 돌기(124a)를 통해 제1 외부 단자(114)와 접촉된다. 여기서, 제2 연장 플레이트(124)는 제2 접촉 돌기(124a)가 형성되지 않지 않고 면접촉을 통해 제1 외부 단자(114)와 접촉될 수도 있다.
제1 연장 플레이트(123)와 제2 연장 플레이트(124)가 이격되도록 배치됨에 따라, 제1 단자 구조물(120)에는 제1 수직 플레이트(122), 제1 연장 플레이트(123) 및 제2 연장 플레이트(124)에 의해 제1 홈(125)이 정의된다.
제1 홈(125)의 수평 길이(W1)는 제1 수직 플레이트(122)의 제2 단부의 길이(W2)의 30% 이상 50% 이하의 길이로 형성된다. 제1 홈(125)의 수평 길이(W1)는 제1 단자 구조물(120)이 지지하는 적층 세라믹 콘덴서(110)의 폭의 30% 이상 50% 이하로 형성될 수도 있다.
다시 말해, 제1 연장 플레이트(123)와 제2 연장 플레이트(124) 사이의 이격 거리(즉, 제1 홈(125)의 수평 길이(W1))는 제1 수직 플레이트(122)의 제2 단부의 길이의 30% 이상 50% 이하로 형성된다.
이때, 제1 홈(125)의 수직 길이(H1, 즉, 높이)는 적층 세라믹 콘덴서(110)의 수직 길이(높이)보다 길게 형성된다. 그에 따라, 적층 세라믹 콘덴서(110) 패키지의 좌측면을 바라봤을 때, 제1 홈(125)의 하부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된다. 이를 통해, 적층 세라믹 콘덴서(110) 패키지는 고압/ 고온으로 인한 　적층 세라믹 콘덴서(110)의 진동 노이즈로 인해 크랙(깨짐 현상)을 방지할 수 있다.
제2 단자 구조물(130)은 적층 세라믹 콘덴서(110)의 우측에 배치되어, 적층 세라믹 콘덴서(110)의 제2 외부 단자(116)와 접촉된다. 제2 단자 구조물(130)은 제2 외부 단자(116) 중에서 본체(112)의 우측면에 형성된 영역과 접촉된다.
도 5 및 도 6을 참조하면, 제2 단자 구조물(130)은 제2 수평 플레이트(131), 제2 수직 플레이트(132), 제3 연장 플레이트(133) 및 제4 연장 플레이트(134)를 포함하여 구성된다.
제2 수평 플레이트(131)는 적층 세라믹 콘덴서(110)의 하면에 배치된다. 제2 수평 플레이트(131)는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격되어 배치된다. 제2 수평 플레이트(131)는 전장용 적층 세라믹 콘덴서(110) 패키지(100)를 차량에 실장된 회로 기판 상에 실장할 때 회로 기판의 다른 단자와 접촉된다.
제2 수평 플레이트(131)의 제1 단부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된 위치에 배치된다. 이때, 제2 수평 플레이트(131)의 제1 단부는 제1 수평 플레이트(121)의 제1 단부와 소정 간격 이격되도록 배치된다.
제2 수평 플레이트(131)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된 위치에 배치되되, 적층 세라믹 콘덴서(110)의 우측면과 동일선상에 위치하도록 배치된다.
제2 수직 플레이트(132)는 적층 세라믹 콘덴서(110)의 우측면 방향에 배치된다.
제2 수직 플레이트(132)의 제1 단부는 제2 수평 플레이트(131)의 제2 단부와 연결된다. 제2 수직 플레이트(132)는 제1 단부에서 상부로 굴곡된다. 그에 따라, 제2 수직 플레이트(132)는 제2 수평 플레이트(131)와 대략 90도의 각도를 이루도록 배치된다.
제2 수직 플레이트(132)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면보다 하부에 배치된다. 전장용 적층 세라믹 콘덴서(110) 패키지(100)를 우측면을 바라봤을 때, 제2 수직 플레이트(132)의 제2 단부는 적층 세라믹 콘덴서(110)의 하면보다 낮은 위치에 배치되어 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된다.
제3 연장 플레이트(133)는 제2 수직 플레이트(132)의 제2 단부와 연결된다. 제3 연장 플레이트(133)는 제2 수직 플레이트(132)의 제2 단부에서 상부 방향으로 연장되어 적층 세라믹 콘덴서(110)의 우측면에 배치된다. 제3 연장 플레이트(133)는 적층 세라믹 콘덴서(110)의 우측면에 배치되어 제2 외부 단자(116)와 접촉된다.
제3 연장 플레이트(133)는 적층 세라믹 콘덴서(110)의 전면 방향으로 치우쳐지도록 배치되어 제2 외부 단자(116)의 일부와 접촉된다. 제3 연장 플레이트(133)는 적층 세라믹 콘덴서(110)의 우측면과 마주하는 면에 하나 이상의 제3 접촉 돌기(133a)가 형성될 수 있다. 제3 연장 플레이트(133)는 제3 접촉 돌기(133a)를 통해 제2 외부 단자(116)와 접촉된다. 여기서, 제3 연장 플레이트(133)는 제3 접촉 돌기(133a)가 형성되지 않지 않고 면접촉을 통해 제2 외부 단자(116)와 접촉될 수도 있다.
제4 연장 플레이트(134)는 제2 수직 플레이트(132)의 제2 단부와 연결된다. 제4 연장 플레이트(134)는 제2 수직 플레이트(132)의 제2 단부에서 상부 방향으로 연장되어 적층 세라믹 콘덴서(110)의 우측면에 배치된다. 제4 연장 플레이트(134)는 적층 세라믹 콘덴서(110)의 우측면에 배치되어 제3 연장 플레이트(133)와 이격된다.
제4 연장 플레이트(134)는 적층 세라믹 콘덴서(110)의 후면 방향으로 치우쳐지도록 배치되어 제2 외부 단자(116)의 다른 일부와 접촉된다. 제4 연장 플레이트(134)는 적층 세라믹 콘덴서(110)의 우측면과 마주하는 면에 하나 이상의 제4 접촉 돌기가 형성될 수 있다. 제4 연장 플레이트(134)는 제4 접촉 돌기를 통해 제2 외부 단자(116)와 접촉된다. 여기서, 제4 연장 플레이트(134)는 제4 접촉 돌기가 형성되지 않지 않고 면접촉을 통해 제2 외부 단자(116)와 접촉될 수도 있다.
제3 연장 플레이트(133)와 제4 연장 플레이트(134)가 이격되도록 배치됨에 따라, 제2 단자 구조물(130)에는 제2 수직 플레이트(132), 제3 연장 플레이트(133) 및 제4 연장 플레이트(134)에 의해 제2 홈(135)이 정의된다.
제2 홈(135)의 수평 길이(W1')는 제2 수직 플레이트(132)의 제2 단부의 길이(W2')의 30% 이상 50% 이하의 길이로 형성된다. 제2 홈(135)의 수평 길이(W1')는 제2 단자 구조물(130)이 지지하는 적층 세라믹 콘덴서(110)의 폭의 30% 이상 50% 이하로 형성될 수도 있다.
다시 말해, 제3 연장 플레이트(133)와 제4 연장 플레이트(134) 사이의 이격 거리(즉, 제2 홈(135)의 수평 길이(W1'))는 제2 수직 플레이트(132)의 제2 단부의 길이의 30% 이상 50% 이하로 형성된다.
이때, 제2 홈(135)의 수직 길이(H1', 즉, 높이)는 적층 세라믹 콘덴서(110)의 수직 길이(높이)보다 길게 형성된다. 그에 따라, 적층 세라믹 콘덴서(110) 패키지의 우측면을 바라봤을 때, 제2 홈(135)의 하부는 적층 세라믹 콘덴서(110)의 하면과 소정 간격 이격된다. 이를 통해, 적층 세라믹 콘덴서(110) 패키지는 고압/ 고온으로 인한 　적층 세라믹 콘덴서(110)의 진동 노이즈로 인해 크랙(깨짐 현상)을 방지할 수 있다.
도 7 및 도 8를 참조하면, 일반적인 적층 세라믹 콘덴서(10)는 EOS에 대한 내성이 없기 때문에, 차량에 실장된 상태에서 EOS가 유입되면 내부에서 쇼트(즉, 내부 쇼트)가 발생하고, 내부에서 발생하는 쇼트로 인해 크랙(Crack)이 발생한다. 이에, 적층 세라믹 콘덴서(10)는 복수의 적층 세라믹 콘덴서(10)를 직렬 연결한 어레이(20)로 구성되어 차량에 실장된다.
도 9 및 도 10를 참조하면, 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(200)는 적층 세라믹 콘덴서(210), 보호 소자(220), 제1 단자 구조물(230) 및 제2 단자 구조물(240)을 포함하여 구성된다.
적층 세라믹 콘덴서(210; MLCC)는 상면, 하면, 전면, 후면, 좌측면, 우측면을 갖는 직육면체로 형성된 제1 본체(212), 제1 본체(212)의 좌측면에 형성된 제1 외부 단자(214), 제1 본체(212)의 우측면에 형성된 제2 외부 단자(216)를 포함한다. 제1 본체(212)의 내부에는 복수의 내부 전극이 적층되고, 각각의 내부 전극은 제1 외부 단자(214) 및 제2 외부 단자(216) 중에서 하나와 연결된다. 제1 외부 단자(214) 및 제2 외부 단자(216)는 제1 본체(212)의 상면, 하면, 전면 및 후면에도 일부 형성될 있으며, 이 경우 제1 본체(212)의 상면, 하면, 전면 및 후면에서 서로 마주보며 소정 간격 이격된다.
보호 소자(220)는 적층 세라믹 콘덴서(210)의 하부에 적층된다. 보호 소자(220)는 제2 본체(222)와 제1 외부 전극(224) 및 제2 외부 전극(226)을 포함한다.
제2 본체(222)는 상면, 하면, 전면, 후면, 좌측면, 우측면을 갖는 직육면체로 형성되고, 내부에 EOS 보호를 위하 다양한 구조의 전극 구조물이 형성될 수 있다. 바리스터, TVS 다이오드 중 하나인 것을 일례로 한다.
제1 외부 전극(224)은 제2 본체(222)의 좌측면에 형성되고, 제2 외부 전극(226)은 제2 본체(222)의 우측면에 형성된다. 이때, 제1 외부 전극(224) 및 제2 외부 전극(226)은 제2 본체(222)의 상면, 하면, 전면 및 후면에도 일부 형성될 있으며, 이 경우 제2 본체(222)의 상면, 하면, 전면 및 후면에서 서로 마주보며 소정 간격 이격된다.
보호 소자(220)의 상부에 적층 세라믹 콘덴서(210)가 적층됨에 따라, 제1 외부 전극(224)은 제1 외부 단자(214)와 서로 마주보도록 배치된다. 이때, 제1 외부 단자(214) 중에서 제1 본체(212)의 하면에 위치한 영역과 제1 외부 전극(224) 중에서 제2 본체(222)의 상면에 위치한 영역이 마주보도록 배치된다.
또한, 보호 소자(220)의 상부에 적층 세라믹 콘덴서(210)가 적층됨에 따라, 제2 외부 전극(226)은 제2 외부 단자(216)와 서로 마주보도록 배치된다. 이때, 제2 외부 단자(216) 중에서 제1 본체(212)의 하면에 위치한 영역과 제2 외부 전극(226) 중에서 제2 본체(222)의 상면에 위치한 영역이 마주보도록 배치된다.
이때, 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(200)는 제2 외부 단자(216)와 제2 외부 전극(226)을 연결하는 연결 전극을 더 포함할 수 있다.
제1 단자 구조물(230)은 적층 세라믹 콘덴서(210) 및 보호 소자(220)가 적층된 적층체의 좌측에 배치된다. 제1 단자 구조물(230)은 제1 외부 단자(214) 및 제1 외부 전극(224)과 접촉되도록 배치된다. 제1 단자 구조물(230)은 제1 외부 단자(214) 중에서 제1 본체(212)의 좌측면에 형성된 영역과 접촉되고, 제1 외부 전극(224) 중에서 제2 본체(222)의 좌측면에 형성된 영역과 접촉되도록 배치된다.
제2 단자 구조물(240)은 적층 세라믹 콘덴서(210) 및 보호 소자(220)가 적층된 적층체의 우측에 배치된다. 제2 단자 구조물(240)은 제2 외부 단자(216) 및 제2 외부 전극(226)과 접촉되도록 배치된다. 제2 단자 구조물(240)은 제2 외부 단자(216) 중에서 제1 본체(212)의 우측면에 형성된 영역과 접촉되고, 제2 외부 전극(226) 중에서 제2 본체(222)의 우측면에 형성된 영역과 접촉되도록 배치된다.
한편, 제1 단자 구조물(230) 및 제2 단자 구조물(240)은 적층체의 하부에서 내부 방향으로 굴곡된다. 즉, 전장용 적층 세라믹 콘덴서 패키지(300)는 차량에 실장된 회로 기판 상에 실장되며, 제1 단자 구조물(230) 및 제2 단자 구조물(240)은 내부 방향을 굴곡된 영역이 회로 기판에 형성된 단자와 접촉된다.
제1 단자 구조물(230) 중에서 적층체의 하부에 배치된 영역의 일부는 제2 단자 구조물(240) 방향으로 굴곡되어 차량의 회로 기판에 형성된 단자와 접촉된다. 제2 단자 구조물(240) 중에서 적층체의 하부에 배치된 영역의 일부는 제1 단자 구조물(230) 방향으로 굴곡되어 차량의 회로 기판에 형성된 다른 단자와 접촉된다.
한편, 도 11을 참조하면, 요구되는 EOS 내전압 특성이 높은 경우 복수의 전장용 적층 세라믹 콘덴서 패키지(200)가 회로 기판 상에 나란히 배치되도록 실장될 수도 있다.
즉, 제1 전장용 적층 세라믹 콘덴서 패키지(200a) 및 제1 전장용 적층 세라믹 콘덴서 패키지(200b)가 나란히 배치된다. 제1 전장용 적층 세라믹 콘덴서 패키지(200a) 및 제1 전장용 적층 세라믹 콘덴서 패키지(200b)의 제1 단자 구조물(230)들이 나란히 배치된다. 제1 전장용 적층 세라믹 콘덴서 패키지(200a) 및 제1 전장용 적층 세라믹 콘덴서 패키지(200b)의 제2 단자 구조물(240)들이 나란히 배치된다.
그에 따라, 전장용 적층 세라믹 콘덴서 패키지(200)는 두개의 적층 세라믹 콘덴서(210)가 상부에 나란히 배치되고, 두 개의 보호 소자(220)가 하부에 나란히 배치된 2행 2열 구조를 갖는다.
도 12를 참조하면, 종래의 적층 세라믹 콘덴서(10)는 단품으로 구성된 복수의 세라믹 콘덴서를 직렬 연결하는 구조로 형성된다. 그에 따라, 종래의 적층 세라믹 콘덴서(10)는 하나의 세라믹 콘덴서로 구성된 경우 대략 700~770 정도의 EOS 내전압을 갖고, 두 개의 세라믹 콘덴서가 직렬 연결된 경우 대략 1700~1800 정도의 EOS 내전압을 갖고, 세 개의 세라믹 콘덴서가 직렬 연결된 경우 대략 2600~2800 정도의 EOS 내전압을 갖는다.
한편, 본 발명의 제2 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(200)는 세라믹 콘덴서와 보호 소자가 적층된 세라믹 콘덴서 패키지를 직렬 연결하는 구조로 형성된다. 그에 따라,
전장용 적층 세라믹 콘덴서 패키지(200)는 하나의 세라믹 콘덴서 패키지로 구성된 경우 대략 2800~3000 정도의 EOS 내전압을 갖고, 두 개의 세라믹 콘덴서 패키지가 직렬 연결된 경우 대략 2700~3000 정도의 EOS 내전압을 갖고, 세 개의 세라믹 콘덴서 패키지가 직렬 연결된 경우 대략 1800~2000 정도의 EOS 내전압을 갖는다.
이처럼, 본 발명의 제2 실시 에에 따른 전장용 적층 세라믹 콘덴서 패키지(200)는 종래의 적층 세라믹 콘덴서(210)에 비해 EOS 내전압 특성이 증가한다.
도 13을 참조하면, 본 발명의 제2 실시 예에 따른 전장용 세라믹 콘덴서 패키지(200)는 제1 적층 세라믹 콘덴서(210a), 제2 적층 세라믹 콘덴서(210b), 보호 소자(220), 제1 단자 구조물(230) 및 제2 단자 구조물(240)을 포함하여 구성될 수도 있다.
이때, 제1 적층 세라믹 콘덴서(210a)의 하부에 제2 적층 세라믹 콘덴서(210b)가 적층되고, 제2 적층 세라믹 콘덴서(210b)의 하부에 보호 소자(220)가 적층된다. 제1 단자 구조물(230)은 제1 및 제2 적층 세라믹 콘덴서(210a, 210b)의 제1 외부 단자(214)들과 보호 소자(220)의 제1 외부 전극(224)과 연결되고, 제2 단자 구조물(240)은 제1 및 제2 적층 세라믹 콘덴서(210b)의 제2 외부 단자(216)들과 보호 소자(220)의 제2 외부 전극(226)과 연결된다.
여기서, 도 13에서는 두개의 적층 세라믹 콘덴서(210a, 210b)와 하나의 보호 소자(220)가 적층된 것을 예로 들어 설명하였으나, 이에 한정되지 않고 하나의 적층 세라믹 콘덴서(210)와 두 개의 보호 소자(220)가 적층된 적층체를 포함할 수도 있다.
도 14 및 도 15를 참조하면, 본 발명의 제3 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(300)는 제1 적층 세라믹 콘덴서(310), 제2 적층 세라믹 콘덴서(320), 제1 단자 구조물(330) 및 제2 단자 구조물(340)을 포함하여 구성된다.
제1 적층 세라믹 콘덴서(310; MLCC)는 상면, 하면, 전면, 후면, 좌측면, 우측면을 갖는 직육면체로 형성된 제1 본체(312), 제1 본체(312)의 좌측면에 형성된 제1 외부 단자(314), 제1 본체(312)의 우측면에 형성된 제2 외부 단자(316)를 포함한다.
제1 본체(312)의 내부에는 복수의 내부 전극이 적층되고, 각각의 내부 전극은 제1 외부 단자(314) 및 제2 외부 단자(316) 중에서 하나와 연결된다. 제1 외부 단자(314) 및 제2 외부 단자(316)는 제1 본체(312)의 상면, 하면, 전면 및 후면에도 일부 형성될 있으며, 이 경우 제1 본체(312)의 상면, 하면, 전면 및 후면에서 서로 마주보며 소정 간격 이격된다.
제2 적층 세라믹 콘덴서(320; MLCC)는 상면, 하면, 전면, 후면, 좌측면, 우측면을 갖는 직육면체로 형성된 제2 본체(322), 제2 본체(322)의 좌측면에 형성된 제1 외부 단자(324), 제2 본체(322)의 우측면에 형성된 제2 외부 단자(326)를 포함한다.
제2 본체(322)의 내부에는 복수의 내부 전극이 적층되고, 각각의 내부 전극은 제1 외부 단자(324) 및 제2 외부 단자(326) 중에서 하나와 연결된다. 제1 외부 단자(324) 및 제2 외부 단자(326)는 제2 본체(322)의 상면, 하면, 전면 및 후면에도 일부 형성될 있으며, 이 경우 제2 본체(322)의 상면, 하면, 전면 및 후면에서 서로 마주보며 소정 간격 이격된다.
제1 적층 세라믹 콘덴서(310)는 제2 적층 세라믹 콘덴서(320)의 상부에 배치된다. 그에 따라, 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)의 제1 외부 단자들(314, 324)은 서로 마주보도록 배치된다.
이때, 제1 적층 세라믹 콘덴서(310)의 제1 외부 단자(314) 중에서 제1 본체(312)의 하면에 위치한 영역과 제2 적층 세라믹 콘덴서(320)의 제1 외부 단자(324) 중에서 제2 본체(322)의 상면에 위치한 영역이 마주보도록 배치된다.
또한, 제1 적층 세라믹 콘덴서(310)가 제2 적층 세라믹 콘덴서(320)의 상부에 배치됨에 따라, 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)의 제2 외부 단자들(316, 326)도 서로 마주보도록 배치된다.
이때, 제1 적층 세라믹 콘덴서(310)의 제2 외부 단자(316) 중에서 제1 본체(312)의 하면에 위치한 영역과 제2 적층 세라믹 콘덴서(320)의 제2 외부 단자(326) 중에서 제2 본체(322)의 상면에 위치한 영역이 마주보도록 배치된다.
이때, 본 발명의 제3 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(300)는 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)의 제2 외부 단자들(316, 326)을 연결하는 연결 전극을 더 포함할 수 있다.
제1 단자 구조물(330)은 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)가 적층된 적층체의 좌측에 배치된다. 제1 단자 구조물(330)은 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)의 제1 외부 단자들(314, 324)과 접촉되도록 배치된다.
제1 단자 구조물(330)은 제1 적층 세라믹 콘덴서(310)의 제1 외부 단자(314) 중에서 제1 본체(312)의 좌측면에 형성된 영역과 접촉되고, 제2 적층 세라믹 콘덴서(320)의 제1 외부 단자(324) 중에서 제2 본체(322)의 좌측면에 형성된 영역과 접촉되도록 배치된다.
제2 단자 구조물(340)은 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)가 적층된 적층체의 우측에 배치된다.
제2 단자 구조물(340)은 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)의 제2 외부 단자들(316, 326)과 접촉되도록 배치된다.
제2 단자 구조물(340)은 제1 적층 세라믹 콘덴서(310)의 제2 외부 단자(316) 중에서 제1 본체(312)의 우측면에 형성된 영역과 접촉되고, 제1 적층 세라믹 콘덴서(320)의 제2 외부 단자(326) 중에서 제2 본체(322)의 우측면에 형성된 영역과 접촉되도록 배치된다.
한편, 제1 단자 구조물(330) 및 제2 단자 구조물(340)은 적층체의 하부에서 내부 방향으로 굴곡된다. 전장용 적층 세라믹 콘덴서 패키지(300)는 차량에 실장된 회로 기판 상에 실장되며, 제1 단자 구조물(330) 및 제2 단자 구조물(340)은 내부 방향을 굴곡된 영역이 회로 기판에 형성된 단자와 접촉된다.
즉, 제1 단자 구조물(330)은 적층체의 하부에 배치된 영역의 일부가 제2 단자 구조물(340) 방향으로 굴곡되어 차량의 회로 기판 에 형성된 단자와 접촉된다. 제2 단자 구조물(340)은 적층체의 하부에 배치된 영역의 일부가 제1 단자 구조물(330) 방향으로 굴곡되어 차량의 회로 기판 에 형성된 다른 단자와 접촉된다.
도 16을 참조하면, X7R 재료의 강유전체 세라믹 콘덴서의 경우 전압 증가 시 실효 정전 용량(effective capacitance)이 낮아지는 특성(A)으로 넓은 전압 범위에서 균일한 정전 용량(capacitance) 값을 갖기가 어렵고, 이로 인해 전원 라인의 리플(Ripple) 및 전원 노이즈 감소 효과가 저감될 수 있다.
이러한 문제를 해결하기 위해 기존의 X7R 재질에 비해 정전 용량의 변화율이 적은 X7T 재질을 사용하는 해결 방안이 있으나, X7T 재질도 전압 증가 시 실효 정전 용량(effective capacitance)이 낮아지는 특성(B)으로 넓은 전압 범위에서 균일한 정전 용량(capacitance)을 구현하기 어려운 문제점이 있다.
또한, 실효 정전 용량(effective capacitance)의 변화율이 적은 COG 재질, U2J 재질 등의 상유전체 재료의 경우 유전율이 낮아 높은 정전 용량(High Capacitance)을 구현하기 어려운 문제점이 있다.
이에, 본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(300)는 두 개 이상의 적층 세라믹 콘덴서를 병렬 연결 등의 복합 적층 구조로 구현하여 전기 자동차 또는 하이브리드 전기 자동차와 같이 넓은 전압 범위가 요구되는 환경에서 안정적인 실효 정전 용량(effective capacitance) 특성을 가지도록 하는 동시에 고용량 제품을 구현한다.
이를 위해, 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)는 서로 다른 재질로 형성된다. 제1 적층 세라믹 콘덴서(310)는 PLZT 재질로 형성되고, 제2 적층 세라믹 콘덴서(320)는 X7T 재질로 형성되는 것을 일례로 한다.
이때, 도 17을 참조하면, PLZT 재질의 제1 적층 세라믹 콘덴서(310)는 대략 200V 이상의 고전압에서 높은 정전 용량 특성(C)을 갖는다. X7T 재질의 제2 적층 세라믹 콘덴서(320)는 대략 200V 미만의 저전압에서 높은 정전 용량 특성(D)을 갖는다.
이때, 본 발명의 실시 예에 따른 전장용 적층 세라믹 콘덴서 패키지(300)는 서로 다른 재질의 제1 적층 세라믹 콘덴서(310) 및 제2 적층 세라믹 콘덴서(320)를 적층형(stacking type)으로 구현함에 따라, 두 제품의 상이한 DC bias 특징이 합쳐지면서 안정적인 실효 정전 용량(E, effective capacitance) 값을 가지게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 적층 세라믹 콘덴서;
    상기 적층 세라믹 콘덴서의 제1 측면과 연결된 제1 단자 구조물;
    상기 적층 세라믹 콘덴서의 제2 측면과 연결되고, 상기 적층 세라믹 콘덴서를 사이에 두고 상기 제1 단자 구조물과 대향되도록 배치된 제2 단자 구조물을 포함하고,
    상기 제1 단자 구조물은 상기 적층 세라믹 콘덴서의 제1 측면과 접촉되는 영역에 제1 홈이 정의되고,
    상기 제1 홈의 가로 길이는 상기 적층 세라믹 콘덴서의 가로 길이의 30% 이상 50% 이하인 적층 세라믹 콘덴서 패키지.
  2. 제1항에 있어서,
    상기 제1 단자 구조물은,
    상기 적층 세라믹 콘덴서의 하면에 배치되되, 상기 적층 세라믹 콘덴서의 하면과 이격되도록 배치된 제1 수평 플레이트;
    제1 단부가 상기 제1 수평 플레이트와 연결되고, 상기 적층 세라믹 콘덴서가 배치된 상부 방향으로 굴곡되고, 제2 단부가 상기 적층 세라믹 콘덴서보다 하부에 위치하도록 배치된 제1 수직 플레이트;
    상기 제1 수직 플레이트의 제2 단부에서 상부 방향으로 연장되고, 상기 적층 세라믹 콘덴서의 제1 측면의 제1 영역과 접촉된 제1 연장 플레이트; 및
    상기 제1 수직 플레이트의 제2 단부에서 상부 방향으로 연장되되 상기 제1 연장 플레이트와 이격되고, 상기 적층 세라믹 콘덴서의 제1 측면의 제2 영역과 접촉된 제2 연장 플레이트를 포함하고,
    상기 제1 홈은 상기 제1 연장 플레이트 및 상기 제2 연장 플레이트의 이격 공간으로 정의되고, 상기 적층 세라믹 콘덴서의 제1 측면의 일부를 노출시키도록 구성된 적층 세라믹 콘덴서 패키지.
  3. 제2항에 있어서,
    상기 제1 연장 플레이트 및 제2 연장 플레이트 사이의 이격 거리는 상기 제1 수직 플레이트의 제2 단부의 길이의 30% 이상 50% 이하인 적층 세라믹 콘덴서 패키지.
  4. 제2항에 있어서,
    상기 제1 연장 플레이트 및 상기 제2 연장 플레이트는 상기 적층 세라믹 콘덴서의 제1 측면과 마주하는 일면에 형성된 하나 이상의 접촉 돌기를 포함하는 적층 세라믹 콘덴서 패키지.
  5. 제1항에 있어서,
    상기 제1 홈의 세로 길이는 상기 적층 세라믹 콘덴서의 세로 길이를 초과하는 적층 세라믹 콘덴서 패키지.
  6. 제1항에 있어서,
    상기 제2 단자 구조물은 상기 적층 세라믹 콘덴서의 제2 측면과 접촉되는 영역에 제2 홈이 정의되고,
    상기 제2 홈의 가로 길이는 상기 적층 세라믹 콘덴서의 가로 길이의 30% 이상 50% 이하인 적층 세라믹 콘덴서 패키지.
  7. 제6항에 있어서,
    상기 제2 단자 구조물은,
    상기 적층 세라믹 콘덴서의 하면에 배치되되, 상기 적층 세라믹 콘덴서의 하면과 이격되도록 배치된 제2 수평 플레이트;
    제1 단부가 상기 제2 수평 플레이트와 연결되고, 상기 적층 세라믹 콘덴서가 배치된 상부 방향으로 굴곡되고, 제2 단부가 상기 적층 세라믹 콘덴서보다 하부에 위치하도록 배치된 제2 수직 플레이트;
    상기 제2 수직 플레이트의 제2 단부에서 상부 방향으로 연장되고, 상기 적층 세라믹 콘덴서의 제2 측면의 제1 영역과 접촉된 제3 연장 플레이트; 및
    상기 제2 수직 플레이트의 제2 단부에서 상부 방향으로 연장되되 상기 제3 연장 플레이트와 이격되고, 상기 적층 세라믹 콘덴서의 제2 측면의 제2 영역과 접촉된 제4 연장 플레이트를 포함하고,
    상기 제2 홈은 상기 제3 연장 플레이트 및 상기 제4 연장 플레이트의 이격 공간으로 정의되고, 상기 적층 세라믹 콘덴서의 제2 측면의 일부를 노출시키도록 구성된 적층 세라믹 콘덴서 패키지.
  8. 제7항에 있어서,
    상기 제3 연장 플레이트 및 제4 연장 플레이트 사이의 이격 거리는 상기 제2 수직 플레이트의 제2 단부의 길이의 30% 이상 50% 이하인 적층 세라믹 콘덴서 패키지.
  9. 제7항에 있어서,
    상기 제3 연장 플레이트 및 상기 제4 연장 플레이트는 상기 적층 세라믹 콘덴서의 제2 측면과 마주하는 일면에 형성된 하나 이상의 접촉 돌기를 포함하는 적층 세라믹 콘덴서 패키지.
  10. 제1항에 있어서,
    상기 적층 세라믹 콘덴서의 하부에 배치되고, 제1 측면이 상기 제1 단자 구조물과 접촉되고, 제2 측면이 상기 제2 단자 구조물과 접촉된 보호 소자를 더 포함하는 적층 세라믹 콘덴서 패키지.
  11. 제10항에 있어서,
    상기 보호 소자는 바리스터, TVS 다이오드 중 하나인 적층 세라믹 콘덴서 패키지.
  12. 제10항에 있어서,
    상기 적층 세라믹 콘덴서의 제1 측면에 배치된 제1 외부 단자 및 상기 보호 소자의 제1 측면에 배치된 제1 외부 전극과 연결된 연결 전극을 더 포함하는 적층 세라믹 콘덴서 패키지.
  13. 제1항에 있어서,
    상기 적층 세라믹 콘덴서는,
    제1 재질로 형성되고, 제1 측면이 상기 제1 단자 구조물과 접촉되고, 제2 측면이 상기 제2 단자 구조물과 접촉된 제1 적층 세라믹 콘덴서; 및
    제2 재질로 형성되어 상기 제1 적층 세라믹 콘덴서의 하부에 배치되고, 제1 측면이 상기 제1 단자 구조물과 접촉되고, 제2 측면이 상기 제2 단자 구조물과 접촉된 제2 적층 세라믹 콘덴서를 포함하는 적층 세라믹 콘덴서 패키지.
  14. 제13항에 있어서,
    상기 제1 재질은 X7T 재질 및 PLZT 재질 중 하나의 재질이고, 상기 제2 재질은 X7T 재질 및 PLZT 재질 중 다른 하나의 재질인 적층 세라믹 콘덴서 패키지.
  15. 제13항에 있어서,
    상기 제1 적층 세라믹 콘덴서의 제2 외부 단자 및 상기 제1 적층 세라믹 콘덴서의 제2 외부 전극을 외부에서 연결하는 연결 전극을 더 포함하는 적층 세라믹 콘덴서 패키지.
PCT/KR2021/018060 2020-12-03 2021-12-02 전장용 적층 세라믹 콘덴서 패키지 WO2022119330A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180086266.0A CN116635961A (zh) 2020-12-03 2021-12-02 用于电子装置的叠层陶瓷电容器封装件
US18/265,132 US20240013979A1 (en) 2020-12-03 2021-12-02 Stacked ceramic capacitor package for electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0167503 2020-12-03
KR20200167503 2020-12-03
KR20200167105 2020-12-03
KR10-2020-0167105 2020-12-03

Publications (1)

Publication Number Publication Date
WO2022119330A1 true WO2022119330A1 (ko) 2022-06-09

Family

ID=81853308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/018060 WO2022119330A1 (ko) 2020-12-03 2021-12-02 전장용 적층 세라믹 콘덴서 패키지

Country Status (3)

Country Link
US (1) US20240013979A1 (ko)
KR (1) KR20220078507A (ko)
WO (1) WO2022119330A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176695A (ja) * 1997-12-08 1999-07-02 Tokin Ceramics Kk 過電流・過熱保護機能付積層セラミックコンデンサ
KR20160089738A (ko) * 2015-01-20 2016-07-28 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101774463B1 (ko) * 2016-03-04 2017-09-11 삼화콘덴서공업주식회사 적층 세라믹 커패시터
KR20170141631A (ko) * 2017-12-13 2017-12-26 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP2018085425A (ja) * 2016-11-22 2018-05-31 Tdk株式会社 セラミック電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886583B2 (en) 2016-03-02 2021-01-05 Gentherm Incorporated Battery and capacitor assembly for a vehicle and a method for heating and cooling the battery and capacitor assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176695A (ja) * 1997-12-08 1999-07-02 Tokin Ceramics Kk 過電流・過熱保護機能付積層セラミックコンデンサ
KR20160089738A (ko) * 2015-01-20 2016-07-28 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101774463B1 (ko) * 2016-03-04 2017-09-11 삼화콘덴서공업주식회사 적층 세라믹 커패시터
JP2018085425A (ja) * 2016-11-22 2018-05-31 Tdk株式会社 セラミック電子部品
KR20170141631A (ko) * 2017-12-13 2017-12-26 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체

Also Published As

Publication number Publication date
KR20220078507A (ko) 2022-06-10
US20240013979A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
WO2013055026A1 (ko) 배터리 보호회로의 패키지 모듈
WO2017030321A1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
WO2012023731A2 (ko) 전지모듈 및 이를 포함하는 전지팩
WO2019156322A1 (ko) 전류 차단 장치 및 그 전류 차단 장치를 포함하는 전지 모듈
WO2012053789A2 (ko) 안전성이 향상된 신규 구조의 전기소자
WO2022119330A1 (ko) 전장용 적층 세라믹 콘덴서 패키지
WO2021096224A1 (ko) 퓨즈 소자, 플렉서블 배선기판 및 배터리팩
WO2021112655A1 (ko) 배터리 모듈, 배터리 팩, 및 자동차
WO2021045449A1 (ko) 커넥터 및 배터리 관리 유닛 및 배터리 팩
WO2019083246A2 (ko) 광학 필름, 광학 필름 제조 방법 및 유기 발광 전자 장치 제조 방법
WO2017111450A1 (ko) 오픈모드 보호소자 및 이를 구비한 전자장치
WO2018182249A1 (ko) 감전보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치
WO2018164449A1 (ko) 파워 릴레이 어셈블리
WO2021118057A1 (ko) 보호필름을 이용한 파우치형 전지셀의 제조방법 및 이를 이용하여 제조된 파우치형 전지셀
WO2021141311A1 (ko) 이차전지 제조장치 및 이차전지 제조방법
WO2023128362A1 (ko) 적층 세라믹 커패시터 및 그 제조방법
WO2023100165A1 (en) Battery module having a laminated busbar assembly
WO2018117447A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2021141325A1 (ko) Hv 와이어 어셈블리를 포함하는 배터리 팩 및 상기 배터리 팩의 제조 방법
WO2021033786A1 (ko) 고유전 필름 및 그 제조 방법
WO2023128344A1 (ko) 세라믹 커패시터
WO2022191676A1 (ko) 정전 척 시트 및 이를 포함하는 정전 척
WO2021141322A1 (ko) 플렉서블 기판(fpcb)을 이용한 셀 적층 구조로 이루어진 배터리 팩
WO2023085726A1 (ko) 배터리 모듈 및 이를 포함한 배터리 팩
WO2024075964A1 (ko) 이차전지, 그 이차전지의 제조방법, 및 그 제조방법에 이용되는 가압장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21901018

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18265132

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180086266.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21901018

Country of ref document: EP

Kind code of ref document: A1