WO2022106943A1 - 半導体装置、表示装置、表示モジュール、及び電子機器 - Google Patents

半導体装置、表示装置、表示モジュール、及び電子機器 Download PDF

Info

Publication number
WO2022106943A1
WO2022106943A1 PCT/IB2021/060110 IB2021060110W WO2022106943A1 WO 2022106943 A1 WO2022106943 A1 WO 2022106943A1 IB 2021060110 W IB2021060110 W IB 2021060110W WO 2022106943 A1 WO2022106943 A1 WO 2022106943A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating layer
transistor
semiconductor
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2021/060110
Other languages
English (en)
French (fr)
Inventor
山崎舜平
岡崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202180077071.XA priority Critical patent/CN116529857A/zh
Priority to JP2022563250A priority patent/JP7719795B2/ja
Priority to US18/036,993 priority patent/US20230413630A1/en
Publication of WO2022106943A1 publication Critical patent/WO2022106943A1/ja
Anticipated expiration legal-status Critical
Priority to JP2025124522A priority patent/JP2025146915A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Definitions

  • One aspect of the present invention relates to a semiconductor device and a method for manufacturing the same.
  • One aspect of the present invention relates to a display device.
  • one aspect of the present invention is not limited to the above technical fields.
  • the technical fields of one aspect of the present invention disclosed in the present specification and the like include semiconductor devices, display devices, light emitting devices, power storage devices, storage devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof. , Or their manufacturing methods, can be mentioned as an example.
  • Semiconductor devices refer to all devices that can function by utilizing semiconductor characteristics.
  • Oxide semiconductors using metal oxides are attracting attention as semiconductor materials applicable to transistors used in display devices.
  • a plurality of oxide semiconductor layers are laminated, and among the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the ratio of indium is the ratio of gallium.
  • a semiconductor device having an increased electric field effect mobility by making it larger than the above is disclosed.
  • One aspect of the present invention is to provide a display device in which the parasitic capacitance of wiring is reduced.
  • One aspect of the present invention is to provide a display device having both high resolution and high frame frequency.
  • One aspect of the present invention is to provide a high-definition display device.
  • One aspect of the present invention is to provide a highly reliable display device or semiconductor device.
  • One aspect of the present invention is to provide a semiconductor device, a display device, a display module, an electronic device, or the like having a novel configuration.
  • One aspect of the present invention is to provide a method for manufacturing the above-mentioned display device or semiconductor device with high yield.
  • One aspect of the present invention is to alleviate at least one of the problems of the prior art.
  • One aspect of the present invention is a semiconductor device having a first wiring, a second wiring, and a transistor.
  • the semiconductor device has a first resin layer between the first wiring and the transistor.
  • the semiconductor device has a first insulating layer between the first resin layer and the transistor.
  • the semiconductor device has a second resin layer between the transistor and the second wiring.
  • the semiconductor device has a second insulating layer between the second resin layer and the transistor.
  • the first insulating layer and the second insulating layer have an inorganic insulating film containing nitrogen.
  • the first resin layer and the second resin layer have a lower dielectric constant than the first insulating layer and the second insulating layer, respectively. Further, the thickness of the first resin layer and the second resin layer is 5 times or more and 100 times or less as thick as those of the first insulating layer and the second insulating layer, respectively.
  • the first resin layer and the second resin layer contain the same material and have the same thickness.
  • the thickness of the second resin layer is preferably 80% or more and 120% or less of the thickness of the first resin layer.
  • the first resin layer and the second resin layer are formed by the same film forming method using the same material.
  • the first insulating layer and the second insulating layer contain the same material and have the same thickness.
  • the thickness of the second insulating layer is preferably 80% or more and 120% or less of the thickness of the first insulating layer.
  • the first insulating layer and the second insulating layer are formed by the same film forming method using the same material.
  • the transistor has a first gate electrode, a second gate electrode, a first gate insulating layer, a second gate insulating layer, and a semiconductor layer.
  • the first gate insulating layer is located between the semiconductor layer and the first gate electrode.
  • the second gate insulating layer is located between the semiconductor layer and the second gate electrode.
  • the first gate electrode and the second gate electrode have an overlapping region via the semiconductor layer.
  • the first gate electrode is electrically connected to the first wiring at the openings provided in the first insulating layer and the first resin layer.
  • the second wiring is electrically connected to the semiconductor layer at the openings provided in the second resin layer and the second insulating layer.
  • the transistor has a first electrode between the second resin layer and the second insulating layer. Further, it is preferable that the first electrode is electrically connected to a part of the semiconductor layer at the opening provided in the second insulating layer. Further, it is preferable that the second wiring is electrically connected to the first electrode at the opening provided in the second resin layer.
  • the second gate electrode is electrically connected to the first gate electrode at the openings provided in the first gate insulating layer and the second gate insulating layer. ..
  • the semiconductor layer contains either or both of indium and zinc and oxygen.
  • the semiconductor layer contains indium, gallium, and zinc, and the semiconductor layer has an atomic number ratio of indium more than twice that of gallium and a zinc atomic number ratio of more than twice that of gallium. It is more preferable to have.
  • the first resin layer and the second resin layer each contain acrylic or polyimide.
  • one aspect of the present invention is a display device having any of the above semiconductor devices, a pixel electrode, a source drive circuit, and a gate drive circuit. Further, it is preferable that the display device has a third resin layer between the pixel electrode and the transistor. Further, it is preferable that the first wiring is electrically connected to the source drive circuit and the second wiring is electrically connected to the gate drive circuit.
  • the pixel electrode is preferably an electrode of an organic EL element.
  • one aspect of the present invention is a display module having any of the above display devices and a connector or an integrated circuit.
  • one aspect of the present invention is an electronic device having the above-mentioned display module and at least one of an antenna, a battery, a housing, a camera, a speaker, a microphone, a touch sensor, and an operation button.
  • a display device in which the parasitic capacitance of wiring is reduced.
  • a display device having both high resolution and high frame frequency Alternatively, a high-definition display device can be provided.
  • a highly reliable display device or semiconductor device can be provided.
  • a semiconductor device a display device, a display module, an electronic device, or the like having a novel configuration.
  • at least one of the problems of the prior art can be alleviated.
  • 1A to 1C are diagrams showing a configuration example of a semiconductor device.
  • 2A and 2B are diagrams showing a configuration example of a semiconductor device.
  • 3A and 3B are diagrams showing a configuration example of a semiconductor device.
  • 4A to 4F are diagrams illustrating an example of a method for manufacturing a semiconductor device.
  • 5A to 5D are diagrams illustrating an example of a method for manufacturing a semiconductor device.
  • 6A to 6C are diagrams illustrating an example of a method for manufacturing a semiconductor device.
  • 7A and 7B are diagrams illustrating an example of a method for manufacturing a semiconductor device.
  • 8A and 8B are diagrams illustrating an example of a method for manufacturing a semiconductor device.
  • 9A to 9C are diagrams showing a configuration example of the display device.
  • FIGS. 10A to 10C are diagrams showing a configuration example of pixels.
  • FIG. 11 is a diagram showing a configuration example of the display device.
  • FIG. 12 is a diagram showing a configuration example of the display device.
  • 13A to 13F are views showing a configuration example of an electronic device.
  • 14A and 14B are diagrams showing a configuration example of a display module.
  • 15A and 15B are diagrams showing a configuration example of an electronic device.
  • 16A to 16E are diagrams showing a configuration example of an electronic device.
  • 17A to 17G are diagrams showing a configuration example of an electronic device.
  • 18A to 18D are diagrams showing a configuration example of an electronic device.
  • a transistor is a kind of semiconductor element, and can realize a function of amplifying a current or a voltage and a switching operation for controlling conduction or non-conduction.
  • the transistor in the present specification includes an IGFET (Insulated Gate Field Transistor) and a thin film transistor (TFT: Thin Film Transistor).
  • source and drain functions may be interchanged when transistors with different polarities are used, or when the direction of current changes during circuit operation. Therefore, in the present specification, the terms “source” and “drain” may be used interchangeably.
  • membrane and the term “layer” can be interchanged with each other.
  • conductive layer or “insulating layer” may be interchangeable with the terms “conductive film” or “insulating film”.
  • the display panel which is one aspect of the display device, has a function of displaying (outputting) an image or the like on the display surface. Therefore, the display panel is an aspect of the output device.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached to the board of the display panel, or an IC is used on the board by a COG (Chip On Glass) method or the like.
  • FPC Flexible Printed Circuit
  • TCP Transmission Carrier Package
  • COG Chip On Glass
  • Embodiment 1 a semiconductor device according to one aspect of the present invention, a method for manufacturing the semiconductor device, a display device, and the like will be described.
  • a transistor using an oxide semiconductor in the semiconductor layer on which the channel is formed will be described.
  • FIG. 1A shows a schematic top view of a semiconductor device including the transistor 100. Further, FIG. 1B corresponds to a cross-sectional view of the alternate long and short dash line A1-A2 shown in FIG. 1A, and FIG. 1C corresponds to a cross-sectional view of the alternate long and short dash line B1-B2 shown in FIG. 1A. In FIG. 1A, a part of the components (gate insulating layer, etc.) is omitted. 1B is a cross-sectional view of the transistor 100 in the channel length direction, and FIG. 1C is a cross-sectional view including a cross section in the channel width direction.
  • the transistor 100 is provided on the substrate 102 and has a conductive layer 106, an insulating layer 103a, an insulating layer 103b, a semiconductor layer 108, an insulating layer 110, a metal oxide layer 114, a conductive layer 112, and the like. Further, a resin layer 131 is provided between the transistor 100 and the substrate 102. A resin layer 132 is provided on the transistor 100. An insulating layer 104 is provided between the resin layer 131 and the transistor 100. An insulating layer 116 and an insulating layer 118 are laminated and provided between the transistor 100 and the resin layer 132.
  • a part of the conductive layer 106 and a part of the conductive layer 112 each function as a gate electrode. Further, a part of the insulating layer 103a, a part of the insulating layer 103b, and a part of the insulating layer 110 each function as a gate insulating layer.
  • a conductive layer 130 that functions as wiring is provided between the substrate 102 and the resin layer 131. Further, a conductive layer 120a and a conductive layer 120b are provided on the resin layer 132. At least one of the conductive layer 120a and the conductive layer 120b functions as wiring.
  • the resin layer 133 is provided so as to cover the resin layer 132, the conductive layer 120a, and the conductive layer 120b. Further, a conductive layer 150 is provided on the resin layer 133.
  • the conductive layer 150 can be used, for example, as a pixel electrode of a display element. Alternatively, the conductive layer 150 may be used as wiring.
  • the conductive layer 150 is electrically connected to the conductive layer 120b at the opening 144 provided in the resin layer 133.
  • the insulating layer 104 functions as a barrier membrane that prevents impurities such as water and hydrogen in the resin layer 131 from diffusing into the transistor 100.
  • the insulating layer 116 also functions as a barrier membrane that prevents impurities such as water and hydrogen contained in the resin layer 132 from diffusing into the transistor 100.
  • an inorganic insulating film in which water or hydrogen does not easily diffuse can be used.
  • an insulating film containing a nitride such as silicon nitride, silicon nitride oxide, silicon nitride nitride, aluminum nitride, and aluminum nitride can be preferably used.
  • silicon nitride since silicon nitride has a blocking property against either one or both of hydrogen and oxygen, it can prevent both the diffusion of hydrogen from the outside to the semiconductor layer 108 and the desorption of oxygen from the semiconductor layer 108 to the outside. It is possible to realize a highly reliable transistor.
  • Organic resin can be used for the resin layer 131 and the resin layer 132.
  • acrylic or polyimide it is preferable to use acrylic or polyimide.
  • the material that can be used for the resin layer 131 is not limited to this, and a chemically or thermally stable material can be used.
  • the resin layer 131 and the resin layer 132 preferably function as a flattening film.
  • a film formed by a coating method such as a spin coating method or a slit coating method is preferable. Since the resin layer 131 functions as a flattening film, the influence of the step due to the conductive layer 130 located closer to the substrate 102 than the transistor 100 can be suppressed, the formed surface of the transistor 100 can be flattened, and the electrical characteristics of the transistor 100 can be improved. Variation can be reduced. Further, since the resin layer 132 functions as a flattening film, the influence of the step due to the transistor 100 can be suppressed, the formed surfaces of the conductive layer 120a and the conductive layer 120b can be flattened, and processing defects thereof can be reduced. Further, since the formed surface of the conductive layer 150 that can be used as a pixel electrode or the like can be flattened, it is possible to reduce variations in the electrical characteristics and optical characteristics of the display element that uses the conductive layer 150 as the pixel electrode.
  • the resin layer 131 and the resin layer 132 each have a low dielectric constant. Specifically, it is preferable to use an organic insulating material having a lower dielectric constant than either or both of the insulating layer 104 and the insulating layer 116. In particular, it is preferable that the resin layer 131 and the resin layer 132 have a lower dielectric constant than both the insulating layer 104 and the insulating layer 116.
  • the resin layer 131 and the resin layer 132 are each thickly formed.
  • the resin layer 131 and the resin layer 132 are thicker than either or both of the insulating layer 104 and the insulating layer 116, respectively.
  • the resin layer 131 and the resin layer 132 are thicker than both the insulating layer 104 and the insulating layer 116.
  • the thickness of the resin layer 131 and the resin layer 132 is 5 times or more and 100 times or less, or 5 times or more and 50 times or less, or 5 times or more and 30 times or less, respectively, as thick as the insulating layer 104 or the insulating layer 116. Can be.
  • the insulating layer 104 and the insulating layer 116 may have a thickness of 50 nm or more and 300 nm or less, and the resin layer 131 and the resin layer 132 may have a thickness of 500 nm or more and 20 ⁇ m or less, preferably 1 ⁇ m or more and 10 ⁇ m or less. can.
  • FIG. 1B shows a cross section at the intersection of the conductive layer 130 and the conductive layer 120a shown in FIG. 1A.
  • At least a resin layer 131 and a resin layer 132 are provided between the conductive layer 130 and the conductive layer 120a. Since the resin layer 131 and the resin layer 132 are layers having a low dielectric constant and formed thickly, the capacitance generated between them at the intersection of the conductive layer 130 and the conductive layer 120a should be extremely small. Can be done. This makes it possible to realize a display device that can be driven at a high resolution, a high definition, and a high frame rate.
  • the resolution is full high definition (also called “2K resolution”, “2K1K”, or “2K”), ultra high definition (also called “4K resolution”, “4K2K”, or “4K”) or super high definition ("8K resolution”). , “8K4K”, or “8K”).
  • the fineness is, for example, 400 ppi or more, or 500 ppi or more, preferably 1000 ppi or more, more preferably 2000 ppi or more, further 3000 ppi or more, and a high-definition display having a fineness of 10,000 ppi or less, 7500 ppi or less, or 6000 ppi or less.
  • the device can be realized. It should be noted that even for a display device having a definition of less than 400 ppi, it is preferable because the parasitic capacitance can be reduced by applying the above configuration. For example, the above configuration can be suitably used for a large display device having a screen diagonal size of 50 inches or more, 60 inches or more, or 70 inches or more.
  • the time constant of the wiring can be reduced, the time required for charging and discharging the wiring (for example, the writing time of the pixel) can be shortened, so that it is possible to drive at a high frame rate. For example, 60Hz drive, 120Hz drive, 180Hz drive, and even 240Hz drive can be expected.
  • the resin layer 131 and the resin layer 132 contain the same material and have the same thickness.
  • the thickness of the resin layer 132 is preferably 80% or more and 120% or less of the thickness of the resin layer 131.
  • the resin layer 131 and the resin layer 132 are formed by the same film forming method using the same material.
  • the stress can be made the same.
  • the stress can be made similar between the upper and lower parts of the transistor 100, so that an extreme stress difference does not occur, and as a result, film peeling during the process can be suppressed.
  • the stress applied to the transistor 100 from above and below can be made uniform, variations in the electrical characteristics of the transistor 100 can be reduced.
  • the insulating layer 104 and the insulating layer 116 also contain the same material and have the same thickness.
  • the thickness of the insulating layer 116 is preferably 80% or more and 120% or less of the thickness of the insulating layer 104.
  • the insulating layer 104 and the insulating layer 116 are formed by the same film forming method using the same material. As a result, not only the film peeling during the process can be suppressed more effectively, but also the variation in the electrical characteristics of the transistor 100 can be reduced.
  • the conductive layer 106 is provided on the insulating layer 104.
  • the insulating layer 103a is provided so as to cover the conductive layer 106.
  • the insulating layer 103b is provided on the insulating layer 103a.
  • the island-shaped semiconductor layer 108 is provided on the insulating layer 103b and overlaps with a part of the conductive layer 106.
  • the insulating layer 110, the metal oxide layer 114, and the conductive layer 112 are provided on the semiconductor layer 108 and the insulating layer 103b in this order, and have a portion that overlaps with the semiconductor layer 108 and the conductive layer 106.
  • the insulating layer 116 is provided so as to cover the insulating layer 103a, the semiconductor layer 108, the insulating layer 110, the metal oxide layer 114, and the conductive layer 112.
  • the insulating layer 118 is provided on the insulating layer 116.
  • the semiconductor layer 108 has a region that overlaps with the conductive layer 112 and a pair of low resistance regions 108n that sandwich the region.
  • the region of the semiconductor layer 108 that overlaps with the conductive layer 112 functions as a channel forming region of the transistor 100.
  • the pair of low resistance regions 108n function as a source region and a drain region of the transistor 100.
  • the insulating layer 103a and the insulating layer 103b are continuously formed by using a plasma CVD apparatus without being exposed to the atmosphere.
  • an insulating film containing nitrogen such as a silicon nitride film, a silicon nitride film, an aluminum nitride film, and a hafnium nitride film can be used.
  • the insulating layer 103b in contact with the semiconductor layer 108 is preferably a dense insulating film in which impurities such as water are not easily adsorbed on the surface thereof. Further, it is preferable to use an insulating film having as few defects as possible and reduced impurities such as water or hydrogen.
  • Examples of the insulating layer 103b include a silicon oxide film, a silicon nitride film, a silicon nitride film, an aluminum oxide film, a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, and a magnesium oxide film.
  • An insulating layer containing one or more of a lanthanum oxide film, a cerium oxide film, and a neodymium oxide film can be used. In particular, it is preferable to use a silicon oxide film or a silicon nitride film.
  • the insulating layer 103b in contact with the semiconductor layer 108 preferably has an oxide insulating film. Further, it is more preferable that the insulating layer 103b has a region containing oxygen in excess of the stoichiometric composition. In other words, the insulating layer 103b has an insulating film capable of releasing oxygen. For example, forming the insulating layer 103b in an oxygen atmosphere, heat-treating the insulating layer 103b after film formation in an oxygen atmosphere, plasma treatment in an oxygen atmosphere after forming the insulating layer 110, etc.
  • an oxide film for example, a metal oxide film to be the semiconductor layer 108
  • oxygen can be supplied to the insulating layer 103b. ..
  • an oxidizing gas for example, nitrous oxide, ozone, etc. may be used instead of or in addition to oxygen.
  • the semiconductor layer 108 contains a metal oxide exhibiting semiconductor characteristics (hereinafter, also referred to as an oxide semiconductor).
  • the semiconductor layer 108 preferably contains at least indium and oxygen. Since the semiconductor layer 108 contains an oxide of indium, the carrier mobility can be enhanced. For example, it is possible to realize a transistor capable of passing a larger current than when amorphous silicon is used.
  • the region of the semiconductor layer 108 that overlaps the conductive layer 112 functions as a channel forming region. Further, the semiconductor layer 108 preferably has a pair of low resistance regions 108n with the channel forming region interposed therebetween.
  • the low resistance region 108n is a region having a higher carrier concentration than the channel formation region, and functions as a source region and a drain region.
  • the low resistance region 108n can also be said to be a region having a lower resistance, a region having a high carrier concentration, a region having a large amount of oxygen deficiency, a region having a high hydrogen concentration, or a region having a high impurity concentration than the channel forming region.
  • the semiconductor layer 108 preferably contains at least a metal oxide containing indium and oxygen. Further, the semiconductor layer 108 may contain zinc in addition to these. Further, the semiconductor layer 108 may contain gallium.
  • indium oxide indium zinc oxide (In-Zn oxide), indium gallium zinc oxide (also referred to as In-Ga-Zn oxide, IGZO) and the like can be typically used.
  • indium tin oxide In—Sn oxide
  • indium tin oxide containing silicon or the like can also be used.
  • the composition of the semiconductor layer 108 greatly affects the electrical characteristics, reliability, and the like of the transistor 100. For example, by increasing the content of indium in the semiconductor layer 108, carrier mobility is improved, and a transistor having high field effect mobility can be realized.
  • GBT Gate Bias Stress Test
  • PBTS Positive Bias Temperature Stress
  • the PBTS test and the NBTS test conducted in a state of being irradiated with light such as white LED light are called PBTIS (Positive Bias Temperature Illumination Stress) test and NBTIS (Negative Bias Temperature Test) Test, respectively.
  • the composition of the semiconductor layer 108 preferably has a smaller gallium content than the indium content. This makes it possible to realize a highly reliable transistor.
  • a metal oxide film in which the atomic number ratio of In is higher than the atomic number ratio of Ga is applied to the semiconductor layer 108.
  • the semiconductor layer 108 is preferably a film formed by a sputtering method using a metal oxide target in which the atomic number ratio of the metal element is in the above range. At this time, the composition of the semiconductor layer 108 after the film formation may deviate from the composition of the metal oxide target.
  • a metal oxide film containing no gallium may be applied to the semiconductor layer 108.
  • the In—Zn oxide can be applied to the semiconductor layer 108.
  • the electric field effect mobility of the transistor can be increased by increasing the atomic number ratio of In to the atomic number of the metal element contained in the metal oxide film.
  • a highly crystalline metal oxide film is obtained, so that fluctuations in the electrical characteristics of the transistor are suppressed and reliability is improved.
  • a metal oxide film containing no gallium and zinc such as indium oxide may be applied to the semiconductor layer 108.
  • an oxide film such as indium oxide, indium zinc oxide, or indium tin oxide can be used for the semiconductor layer 108.
  • M is aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum
  • M is preferably one or more selected from gallium, aluminum, yttrium, or tin.
  • a crystalline metal oxide film for the semiconductor layer 108 It is preferable to use a crystalline metal oxide film for the semiconductor layer 108.
  • a metal oxide film having a CAAC (c-axis aligned crystal) structure, a polycrystalline structure, a microcrystal structure, etc., which will be described later, can be used.
  • CAAC c-axis aligned crystal
  • the defect level density in the semiconductor layer 108 can be reduced, and a highly reliable semiconductor device can be realized.
  • the low resistance region 108n of the semiconductor layer 108 is a region containing an impurity element.
  • the impurity element include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, and rare gas.
  • the noble gas include helium, neon, argon, krypton, xenon and the like. In particular, it preferably contains boron or phosphorus. Further, it may contain two or more of these elements.
  • the impurity concentration is 1 ⁇ 10 19 atoms / cm 3 or more, 1 ⁇ 10 23 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms / cm 3 or more, and 5 ⁇ 10 22 atoms / cm 3
  • the concentration of impurities contained in the low resistance region 108n is analyzed by, for example, an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • the conductive layer 112, the metal oxide layer 114, and the insulating layer 110 are processed so that their upper surface shapes substantially match each other.
  • the top surface shapes are substantially the same.
  • the contours do not overlap, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer. In this case as well, it is said that the top surface shapes are roughly the same.
  • the description of the insulating layer 103b can be incorporated.
  • the metal oxide layer 114 located between the insulating layer 110 and the conductive layer 112 functions as a barrier membrane for preventing oxygen contained in the insulating layer 110 from diffusing toward the conductive layer 112. Further, the metal oxide layer 114 also functions as a barrier membrane for preventing hydrogen or water contained in the conductive layer 112 from diffusing toward the insulating layer 110.
  • the metal oxide layer 114 for example, it is preferable to use a material that is less permeable to oxygen and hydrogen than the insulating layer 110.
  • the metal oxide layer 114 can prevent oxygen from diffusing from the insulating layer 110 to the conductive layer 112 even when a metal material such as aluminum or copper that easily absorbs oxygen is used for the conductive layer 112. .. Further, even when the conductive layer 112 contains hydrogen, it is possible to prevent hydrogen from diffusing from the conductive layer 112 to the semiconductor layer 108 via the insulating layer 110. As a result, the carrier density in the channel formation region of the semiconductor layer 108 can be made extremely low.
  • the metal oxide layer 114 an insulating material or a conductive material can be used.
  • the metal oxide layer 114 functions as a part of the gate insulating layer.
  • the metal oxide layer 114 has conductivity, the metal oxide layer 114 functions as a part of the gate electrode.
  • the metal oxide layer 114 it is preferable to use an insulating material having a higher dielectric constant than silicon oxide.
  • an aluminum oxide film, a hafnium oxide film, a hafnium aluminate film, or the like because the driving voltage can be reduced.
  • a conductive oxide such as indium oxide, indium tin oxide (ITO), or silicon-containing indium tin oxide (ITSO) can also be used.
  • ITO indium tin oxide
  • ITSO silicon-containing indium tin oxide
  • conductive oxides containing indium are preferable because they have high conductivity.
  • the metal oxide layer 114 it is preferable to use an oxide material containing one or more of the same elements as the semiconductor layer 108. In particular, it is preferable to use an oxide semiconductor material applicable to the semiconductor layer 108. At this time, it is preferable to apply the metal oxide film formed by using the same sputtering target as the semiconductor layer 108 as the metal oxide layer 114 because the apparatus can be shared.
  • the metal oxide layer 114 is formed by using a sputtering device.
  • oxygen can be suitably added to the insulating layer 110 or the semiconductor layer 108 by forming the oxide film in an atmosphere containing oxygen gas.
  • the insulating layer 116 is provided in contact with the upper surface of the low resistance region 108n.
  • the insulating layer 116 preferably has a function of lowering the resistance of the low resistance region 108n.
  • an insulating film capable of supplying impurities into the low resistance region 108n by heating during or after the film formation of the insulating layer 116 can be used.
  • an insulating film capable of causing oxygen deficiency in the low resistance region 108n can be used by heating the insulating layer 116 during or after the film formation.
  • an insulating film capable of giving distortion to the low resistance region 108n can be used by heating the insulating layer 116 during or after the film formation.
  • the insulating layer 116 an insulating film that functions as a supply source for supplying impurities to the low resistance region 108n can be used.
  • the insulating layer 116 is preferably a film that releases hydrogen by heating.
  • the insulating layer 116 is preferably a film formed by using a gas containing an impurity element such as a hydrogen element as the film forming gas used for film formation. Further, the lower the film formation temperature of the insulating layer 116, the more impurity elements can be effectively supplied to the semiconductor layer 108.
  • the film formation temperature of the insulating layer 116 can be, for example, 200 ° C. or higher and 500 ° C. or lower, preferably 220 ° C. or higher and 450 ° C. or lower, and more preferably 230 ° C. or higher and 400 ° C. or lower.
  • the insulating layer 116 under reduced pressure and heating it, it is possible to promote the desorption of oxygen from the region of the semiconductor layer 108 that becomes the low resistance region 108n.
  • impurities such as hydrogen
  • the carrier density in the low resistance region 108n is increased, and the resistance of the low resistance region 108n can be reduced more effectively.
  • an insulating film containing a nitride such as silicon nitride, silicon nitride, silicon oxide, aluminum nitride, and aluminum nitride can be preferably used.
  • silicon nitride has a blocking property against hydrogen or oxygen, it can prevent both the diffusion of hydrogen from the outside to the semiconductor layer and the desorption of oxygen from the semiconductor layer to the outside, and is a highly reliable transistor. Can be realized.
  • an insulating film containing an oxide such as silicon oxide, aluminum oxide, or hafnium oxide can be used.
  • the insulating layer 118 functions as a protective layer that protects the transistor 100.
  • an inorganic insulating material such as an oxide or a nitride can be used.
  • an inorganic insulating material such as silicon oxide, silicon nitride nitride, silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum nitride, hafnium oxide, and hafnium aluminate can be used.
  • the stacking order of the insulating layer 116 and the insulating layer 118 may be changed.
  • a part of the conductive layer 120a and the conductive layer 120b provided on the resin layer 132 is electrically connected to the low resistance region 108n of the transistor 100 and functions as a source electrode or a drain electrode.
  • the conductive layer 120a and the conductive layer 120b are electrically connected to the low resistance region 108n via the openings 141a or 141b provided in the resin layer 132, the insulating layer 118, and the insulating layer 116, respectively.
  • the conductive layer 112 is electrically connected to the conductive layer 106 at the openings 142 provided in the metal oxide layer 114, the insulating layer 110, the insulating layer 103b, and the insulating layer 103a. Further, the conductive layer 106 is electrically connected to the conductive layer 130 at the openings 143 provided in the insulating layer 104 and the resin layer 131.
  • both of the pair of gate electrodes are electrically connected to the conductive layer 130 here, one of them may be electrically connected to the conductive layer 130.
  • the conductive layer 130 and the conductive layer 112 are electrically connected without passing through the conductive layer 106, the conductive layer 130 and the conductive layer are connected via a relay electrode formed by processing the same conductive film as the conductive layer 106. It suffices to connect with 106 electrically.
  • an opening may be formed from the metal oxide layer 114 to reach the upper surface of the conductive layer 130, and the conductive layer 112 and the conductive layer 130 may be directly connected to each other.
  • a transistor having only one gate also referred to as a single gate transistor
  • the transistor can be a so-called top gate type transistor having a gate above the semiconductor layer 108 on which the channel is formed.
  • a single-gate transistor can be realized by forming the right end of the conductive layer 106 so as to be located between the opening 142 and the semiconductor layer 108.
  • FIGS. 2A and 2B show an example in which a part of the configuration is different from that of the above configuration example 1.
  • the configurations shown in FIGS. 2A and 2B are mainly different in that the shape of the insulating layer 110 is different.
  • the insulating layer 110 is provided so as to cover the upper surface of the insulating layer 103b, the upper surface and the side surface of the semiconductor layer 108.
  • the insulating layer 110 is provided in contact with the upper surface of the low resistance region 108n as well as the channel forming region of the semiconductor layer 108.
  • the low resistance region 108n can be formed by forming the insulating layer 110, the metal oxide layer 114, and the conductive layer 112, and then supplying impurities or the like through the insulating layer 110 with the conductive layer 112 as a mask. ..
  • the above-mentioned impurity element can be supplied to the semiconductor layer 108 via the insulating layer 110 by plasma treatment, plasma ion doping method, ion implantation method, or the like.
  • the covering property of the insulating layer 116 in the vicinity of the end portion of the conductive layer 112 can be improved, so that the reliability and the manufacturing yield can be improved.
  • FIG. 3A The configuration shown in FIG. 3A is mainly different from the above configuration example 1 in that it has a conductive layer 121a and a conductive layer 121b.
  • the conductive layer 120a is electrically connected to the low resistance region 108n via the conductive layer 121a. Further, the conductive layer 120b is electrically connected to the low resistance region 108n via the conductive layer 121b. Therefore, the conductive layer 121a and the conductive layer 121b can also be referred to as relay wiring, respectively.
  • the conductive layer 121a and the conductive layer 121b are provided between the insulating layer 118 and the resin layer 132.
  • the conductive layer 121a and the conductive layer 121b are electrically connected to the low resistance region 108n at the openings provided in the insulating layer 118 and the insulating layer 116, respectively.
  • the conductive layer 120a and the conductive layer 120b are electrically connected to the conductive layer 121a and the conductive layer 121b, respectively, at the openings provided in the resin layer 132.
  • the conductive layer 121a and the conductive layer 121b that function as relay wiring between the insulating layer 118 and the resin layer 132 in this way, it is not necessary to form a deep contact hole, so that the production yield can be increased. Can be done.
  • the resin layer 132 containing a resin and the insulating layer 118 and the insulating layer 116 containing an inorganic insulating film are opened in a series of steps, not only the restrictions on the processing conditions become stricter but also the bottom of the opening is opened. Problems such as the disappearance of the positioned semiconductor layer 108 or the increase in the opening diameter may occur.
  • FIG. 3A shows an example in which the opening provided in the resin layer 132 and the opening provided in the insulating layer 118 and the insulating layer 116 overlap each other at the connection portion between the conductive layer 120a and the conductive layer 121a. ing. Further, like the connection portion between the conductive layer 120b and the conductive layer 121b, the above two openings may be staggered so as not to be overlapped with each other.
  • FIG. 3B is an example in which the conductive layer 121a and the conductive layer 121b are applied to the configuration exemplified in the above configuration example 2.
  • the conductive layer 121a and the conductive layer 121b are electrically connected to the low resistance region 108n at the openings provided in the insulating layer 118, the insulating layer 116, and the insulating layer 110, respectively.
  • the thin films (insulating film, semiconductor film, conductive film, etc.) constituting the semiconductor device include a sputtering method, a chemical vapor deposition (CVD) method, a vacuum vapor deposition method, and a pulsed laser deposition (PLD: Pulsed Laser Deposition).
  • CVD chemical vapor deposition
  • ALD Atomic Layer Deposition
  • CVD method examples include a plasma chemical vapor deposition (PECVD: Plasma Enhanced CVD) method and a thermal CVD method.
  • PECVD plasma chemical vapor deposition
  • thermal CVD there is an organometallic chemical vapor deposition (MOCVD: Metalorganic CVD) method.
  • the thin films (insulating film, semiconductor film, conductive film, etc.) that make up the semiconductor device are spin coated, dip, spray coated, inkjet, dispense, screen printing, offset printing, doctor knife, slit coat, roll coat, curtain coat. , Can be formed by a method such as knife coating.
  • a thin film constituting a semiconductor device when processing a thin film constituting a semiconductor device, it can be processed by using a photolithography method or the like.
  • the thin film may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like.
  • an island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
  • photolithography methods There are typically the following two methods as photolithography methods.
  • One is a method of forming a resist mask on a thin film to be processed, processing the thin film by etching or the like, and removing the resist mask.
  • the other is a method in which a photosensitive thin film is formed, and then exposed and developed to process the thin film into a desired shape.
  • the light used for exposure for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or a mixture of these can be used.
  • ultraviolet rays, KrF laser light, ArF laser light, or the like can also be used.
  • the exposure may be performed by the immersion exposure technique.
  • extreme ultraviolet (EUV: Extreme Ultra-violet) light or X-rays may be used as the light used for exposure.
  • an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays or an electron beam because extremely fine processing is possible.
  • extreme ultraviolet light, X-rays or an electron beam because extremely fine processing is possible.
  • a dry etching method, a wet etching method, a sandblasting method, etc. can be used for etching the thin film.
  • 4A to 8B show side-by-side cross sections in the channel length direction and the channel width direction at each stage of the manufacturing process of the semiconductor device exemplified in the configuration example 2.
  • a conductive film is formed on the substrate 102 and processed by etching to form a conductive layer 130 that functions as wiring (FIG. 4A).
  • the resin layer 131 to be formed later functions as a flattening film and has extremely high coverage, the conductive layer 130 does not have to be tapered. Further, since the conductive layer 130 can be made thicker, it is possible to reduce the wiring resistance of the wiring to which the conductive layer 130 is applied.
  • the wiring resistance can be reduced.
  • a conductive film containing copper As the conductive film to be the conductive layer 106, the wiring resistance can be reduced.
  • the insulating layer 103a suppresses the diffusion of copper toward the semiconductor layer 108, so that a highly reliable transistor can be realized.
  • the resin layer 131 is a mixture of the resin precursor and the solvent by, for example, spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, knife coating and the like.
  • the material is formed on the support substrate. After that, by performing a heat treatment, the material can be cured while removing the solvent and the like to form the resin layer 131 containing the organic resin.
  • polyimide As the organic resin that can be used for the resin layer 131, polyimide can be typically used. Polyimide is preferable because it has excellent heat resistance. In addition, acrylic, epoxy, polyamide, polyimideamide, siloxane, benzocyclobutene resin, phenol resin and the like can be used.
  • polyimide when polyimide is used, a resin precursor that forms an imide bond by dehydration can be used. Alternatively, a material containing soluble polyimide may be used.
  • the organic resin used for the resin layer 131 either photosensitive or non-photosensitive resin may be used.
  • the photosensitive polyimide is a material preferably used for a flattening film or the like of a display panel, a forming device and a material can be shared. Therefore, no new device, material, or the like is required to realize the configuration of one aspect of the present invention.
  • a photosensitive resin material and subjecting it to exposure and development treatment for example, an opening can be formed or an unnecessary portion can be removed.
  • optimizing the exposure method and the exposure conditions it is possible to form an uneven shape on the surface. For example, a multiple exposure technique, an exposure technique using a halftone mask or a gray tone mask, or the like may be used.
  • the insulating layer 104 is formed on the resin layer 131 (FIG. 4C).
  • the insulating layer 104 can be formed by using a PECVD method, an ALD method, a sputtering method, or the like.
  • opening 143 a resist mask is formed on the insulating layer 104, and a part of the insulating layer 104 is removed by etching to form an opening in the insulating layer 104. Subsequently, using the insulating layer 104 as a hard mask, an opening reaching the conductive layer 130 is formed in a part of the resin layer 131 to form an opening 143 (FIG. 4D).
  • the diameter of the opening 143 can be reduced.
  • the resin layer 131 is preferably etched by dry etching. For example, it can be etched by an ashing process using plasma.
  • the opening 143 may be formed by using the following method. First, a photosensitive material is used for the resin layer 131, and exposure and development are performed to form the resin layer 131 having an opening overlapping with the conductive layer 130. Subsequently, after the insulating layer 104 is formed into a film, the opening portion 143 can be formed by removing the portion overlapping the opening of the resin layer 131 by etching. In this method, the step of etching the thick resin layer 131 can be omitted.
  • conductive layer 106 is formed by covering the insulating layer 104 and the opening 143, and this is processed by etching to form a conductive layer 106 that functions as a gate electrode (FIG. 4E).
  • the wiring resistance can be reduced.
  • the insulating layer 103a and the insulating layer 103b can be formed by using a PECVD method, an ALD method, a sputtering method, or the like.
  • the insulating layer 103a and the insulating layer 103b are laminated and formed.
  • the insulating layer 103a and the insulating layer 103b are preferably formed by the PECVD method.
  • a process of supplying oxygen to the insulating layer 103b may be performed.
  • plasma treatment or heat treatment in an oxygen atmosphere can be performed.
  • oxygen may be supplied to the insulating layer 103b by a plasma ion doping method, an ion implantation method, or the like.
  • the metal oxide film is preferably formed by a sputtering method using a metal oxide target.
  • the metal oxide film is preferably a dense film with as few defects as possible. Further, the metal oxide film is preferably a high-purity film in which impurities such as hydrogen and water are reduced as much as possible. In particular, it is preferable to use a metal oxide film having crystallinity.
  • oxygen gas and an inert gas for example, helium gas, argon gas, xenon gas, etc.
  • oxygen flow rate ratio the ratio of oxygen gas to the entire film formation gas
  • a high-quality transistor can be realized.
  • the lower the oxygen flow rate ratio the lower the crystallinity of the metal oxide film, and the transistor can be made with an increased on-current.
  • the substrate temperature may be room temperature or higher and 250 ° C. or lower, preferably room temperature or higher and 200 ° C. or lower, and more preferably the substrate temperature is room temperature or higher and 140 ° C. or lower.
  • productivity is high and it is preferable.
  • the crystallinity can be lowered by forming a metal oxide film at a substrate temperature of room temperature or in a state where the substrate is not intentionally heated.
  • At least one of the treatments for desorbing water, hydrogen, organic substances, etc. adsorbed on the surface of the insulating layer 103b and the treatment for supplying oxygen into the insulating layer 103b before forming the metal oxide film can be performed at a temperature of 70 ° C. or higher and 200 ° C. or lower in a reduced pressure atmosphere.
  • plasma treatment may be performed in an atmosphere containing oxygen.
  • oxygen may be supplied to the insulating layer 103b by plasma treatment in an atmosphere containing an oxidizing gas such as nitrous oxide ( N2O).
  • oxygen can be supplied while suitably removing organic substances on the surface of the insulating layer 103b. After such treatment, it is preferable to continuously form a metal oxide film without exposing the surface of the insulating layer 103b to the atmosphere.
  • the metal oxide film to be formed first is formed, and then the surface thereof is continuously formed without being exposed to the atmosphere. It is preferable to form the following metal oxide film.
  • either one or both of the wet etching method and the dry etching method may be used.
  • a part of the insulating layer 103b that does not overlap with the semiconductor layer 108 may be etched and thinned.
  • the insulating layer 103b may disappear by etching and the surface of the insulating layer 103a may be exposed.
  • heat treatment after forming the metal oxide film or processing the metal oxide film into the semiconductor layer 108.
  • heat treatment hydrogen or water contained in or adsorbed on the surface of the metal oxide film or the semiconductor layer 108 can be removed. Further, the heat treatment may improve the film quality of the metal oxide film or the semiconductor layer 108 (for example, reduction of defects, improvement of crystallinity, etc.).
  • oxygen can be supplied from the insulating layer 103b to the metal oxide film or the semiconductor layer 108 by heat treatment. At this time, it is more preferable to perform heat treatment before processing the semiconductor layer 108.
  • the temperature of the heat treatment can be typically 150 ° C. or higher and lower than the strain point of the substrate, 200 ° C. or higher and 500 ° C. or lower, 250 ° C. or higher and 450 ° C. or lower, or 300 ° C. or higher and 450 ° C. or lower.
  • the heat treatment can be performed in an atmosphere containing noble gas or nitrogen. Alternatively, after heating in the atmosphere, heating may be performed in an atmosphere containing oxygen. Alternatively, it may be heated in a dry air atmosphere. It is preferable that the atmosphere of the heat treatment does not contain hydrogen, water or the like as much as possible.
  • an electric furnace, an RTA (Rapid Thermal Anneal) device, or the like can be used. By using the RTA device, the heat treatment time can be shortened.
  • the heat treatment is unnecessary, it may not be performed. Further, the heat treatment is not performed here, and may be combined with the heat treatment performed in a later step. In addition, it may be possible to combine the heat treatment with a treatment under a high temperature (for example, a film forming step) in a later step.
  • a high temperature for example, a film forming step
  • Insulation Layer 110 [Formation of Insulation Layer 110] Subsequently, the insulating layer 103b and the semiconductor layer 108 are covered to form the insulating layer 110.
  • the insulating layer 110 is preferably formed by the PECVD method.
  • the plasma treatment it is preferable to perform plasma treatment on the surface of the semiconductor layer 108 before forming the insulating layer 110.
  • impurities such as water adsorbed on the surface of the semiconductor layer 108 can be reduced. Therefore, impurities at the interface between the semiconductor layer 108 and the insulating layer 110 can be reduced, so that a highly reliable transistor can be realized.
  • the plasma treatment can be performed in an atmosphere such as oxygen, ozone, nitrogen, nitrous oxide, or argon. Further, it is preferable that the plasma treatment and the film formation of the insulating layer 110 are continuously performed without being exposed to the atmosphere.
  • heat treatment it is preferable to perform heat treatment after forming the insulating layer 110.
  • heat treatment hydrogen or water contained in the insulating layer 110 or adsorbed on the surface can be removed.
  • defects in the insulating layer 110 can be reduced.
  • the heat treatment is unnecessary, it may not be performed. Further, the heat treatment is not performed here, and may be combined with the heat treatment performed in a later step. In addition, it may be possible to combine the heat treatment with a treatment under a high temperature (for example, a film forming step) in a later step.
  • a high temperature for example, a film forming step
  • the metal oxide film 114f is preferably formed in an atmosphere containing oxygen, for example. In particular, it is preferably formed by the sputtering method in an atmosphere containing oxygen. As a result, oxygen can be supplied to the insulating layer 110 when the metal oxide film 114f is formed. Oxygen may be supplied to the semiconductor layer 108 at the time of forming the metal oxide film 114f.
  • the metal oxide film 114f is formed by a sputtering method using an oxide target containing a metal oxide similar to that of the semiconductor layer 108, the description of the semiconductor layer 108 can be incorporated.
  • the metal oxide film may be formed by a reactive sputtering method using oxygen as the film forming gas and using a metal target.
  • a metal target for example, an aluminum oxide film can be formed.
  • the oxygen supplied into the layer 110 can be increased.
  • the oxygen flow rate ratio or oxygen partial pressure is, for example, 50% or more and 100% or less, preferably 65% or more and 100% or less, more preferably 80% or more and 100% or less, and further preferably 90% or more and 100% or less.
  • it is preferable that the oxygen flow rate ratio is 100% and the oxygen partial pressure in the film forming chamber is as close as possible to 100%.
  • heat treatment oxygen contained in the insulating layer 110 can be supplied to the semiconductor layer 108.
  • oxygen can be prevented from being desorbed from the insulating layer 110 to the outside, and a large amount of oxygen can be supplied to the semiconductor layer 108.
  • oxygen deficiency in the semiconductor layer 108 can be reduced, and a highly reliable transistor can be realized.
  • the heat treatment is unnecessary, it may not be performed. Further, the heat treatment is not performed here, and may be combined with the heat treatment performed in a later step. In addition, it may be possible to combine the heat treatment with a treatment under a high temperature (for example, a film forming step) in a later step.
  • a high temperature for example, a film forming step
  • the metal oxide film 114f may be removed after the film formation of the metal oxide film 114f or after the heat treatment.
  • opening 142 [Formation of opening 142] Subsequently, by etching a part of the metal oxide film 114f, the insulating layer 110, the insulating layer 103b, and the insulating layer 103a, an opening 142 reaching the conductive layer 106 is formed (FIG. 5C). Thereby, the conductive layer 106 and the conductive layer 112 to be formed later can be electrically connected to each other through the opening 142.
  • the conductive film 112f it is preferable to use a metal or alloy material having low resistance. Further, as the conductive film 112f, it is preferable to use a material that does not easily release hydrogen and that does not easily diffuse hydrogen. Further, it is preferable to use a material that is hard to oxidize as the conductive film 112f.
  • the conductive film 112f is preferably formed by a sputtering method using a sputtering target containing a metal or an alloy.
  • the conductive film 112f it is preferable to use a laminated film in which a conductive film that is difficult to oxidize and hydrogen is not easily diffused and a conductive film having low resistance are laminated.
  • the conductive layer 112 and the metal oxide layer 114 are formed by etching a part of the conductive film 112f and the metal oxide film 114f. It is preferable that the conductive film 112f and the metal oxide film 114f are each processed using the same resist mask. Alternatively, the metal oxide film 114f may be etched by using the etched conductive layer 112 as a hard mask.
  • the conductive layer 112 and the metal oxide layer 114 having substantially the same top surface shape can be formed.
  • the semiconductor layer 108 and the insulating layer are formed when the conductive film 112f or the like is etched. It is possible to prevent 103b and the like from being etched and thinned.
  • a process of supplying (also referred to as addition or injection) of the impurity element 140 to the semiconductor layer 108 via the insulating layer 110 is performed (FIG. 6A).
  • the impurity element 140 is supplied in consideration of the material and thickness of the conductive layer 112 or the like as a mask so that the impurity element 140 is not supplied to the region overlapping the conductive layer 112 of the semiconductor layer 108 as much as possible. It is preferable to determine the conditions. As a result, it is possible to form a channel forming region in which the impurity concentration is sufficiently reduced in the region overlapping the conductive layer 112 of the semiconductor layer 108.
  • a plasma ion doping method or an ion implantation method can be preferably used.
  • the concentration profile in the depth direction can be controlled with high accuracy by the acceleration voltage of ions, the dose amount, and the like.
  • Productivity can be increased by using the plasma ion doping method.
  • the ion implantation method using mass separation the purity of the supplied impurity element can be increased.
  • the interface between the semiconductor layer 108 and the insulating layer 110, the portion of the semiconductor layer 108 near the interface, or the portion of the insulating layer 110 near the interface has the highest concentration.
  • the impurity element 140 having an optimum concentration can be supplied to both the semiconductor layer 108 and the insulating layer 110 by one treatment.
  • Examples of the impurity element 140 include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and rare gas.
  • Typical examples of the noble gas include helium, neon, argon, krypton, xenon and the like. In particular, it is preferable to use boron, phosphorus, aluminum, magnesium, or silicon.
  • a gas containing the impurity element can be used as the raw material gas for the impurity element 140.
  • a gas containing the impurity element can be used.
  • B 2 H 6 gas, BF 3 gas, or the like can be typically used.
  • PH 3 gas can be typically used.
  • a mixed gas obtained by diluting these raw material gases with a rare gas may be used.
  • raw material gas CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, H 2 , (C 5 H 5 ) 2 Mg, rare gas, etc.
  • the ion source is not limited to gas, and a solid or liquid may be heated and vaporized.
  • the addition of the impurity element 140 can be controlled by setting conditions such as an acceleration voltage or a dose amount in consideration of the composition, density, thickness and the like of the insulating layer 110 and the semiconductor layer 108.
  • the dose amount is, for example, 1 ⁇ 10 13 ions / cm 2 or more and 1 ⁇ 10 17 ions / cm 2 or less, preferably 1 ⁇ 10 14 It can be in the range of ions / cm 2 or more and 5 ⁇ 10 16 ions / cm 2 or less, more preferably 1 ⁇ 10 15 ions / cm 2 or more and 3 ⁇ 10 16 ions / cm 2 or less.
  • the method of supplying the impurity element 140 is not limited to this, and for example, a treatment using heat diffusion by heating, a plasma treatment, or the like may be used.
  • the impurity element can be added by generating plasma in a gas atmosphere containing the impurity element to be added and performing the plasma treatment.
  • a dry etching device, an ashing device, a plasma CVD device, a high-density plasma CVD device, or the like can be used as the device for generating the plasma.
  • the impurity element 140 can be supplied to the semiconductor layer 108 via the insulating layer 110. Therefore, even when the semiconductor layer 108 has crystallinity, the damage to the semiconductor layer 108 when the impurity element 140 is supplied can be reduced, and the crystallinity can be suppressed from being impaired. Therefore, it is suitable when the electric resistance increases due to the decrease in crystallinity.
  • Insulating Layer 116 and Insulating Layer 118 [Formation of Insulating Layer 116 and Insulating Layer 118] Subsequently, the insulating layer 110, the metal oxide layer 114, and the conductive layer 112 are covered to form the insulating layer 116 and the insulating layer 118 (FIG. 6B).
  • the film formation temperature of the insulating layer 116 and the insulating layer 118 may be determined in consideration of these factors.
  • the film formation temperature of the insulating layer 116 and the insulating layer 118 is preferably, for example, 150 ° C. or higher and 400 ° C. or lower, preferably 180 ° C. or higher and 360 ° C. or lower, and more preferably 200 ° C. or higher and 250 ° C. or lower.
  • the low resistance region 108n may be made more stable and have low resistance.
  • the impurity element 140 can be appropriately diffused and locally homogenized, and a low resistance region 108n having an ideal impurity element concentration gradient can be formed. If the temperature of the heat treatment is too high (for example, 500 ° C. or higher), the impurity element 140 may diffuse into the channel forming region, which may lead to deterioration of the electrical characteristics and reliability of the transistor.
  • the heat treatment is unnecessary, it may not be performed. Further, the heat treatment is not performed here, and may be combined with the heat treatment performed in a later step. Further, when there is a treatment under high temperature (for example, a film forming step) in a later step, it may be possible to combine the heat treatment.
  • the description of the resin layer 131 can be referred to.
  • a photosensitive material is used, and the resin layer 132 having an opening is formed by exposure and development.
  • the resin layer 132 is used as an etching mask, and the portions of the insulating layer 118, the insulating layer 116, and the insulating layer 110 located in the opening of the resin layer 132 are etched.
  • the opening 141a and the opening 141b may be formed by using the following method. First, before forming the resin layer 132, a resist mask is formed on the insulating layer 118, and openings are formed in advance in the insulating layer 118, the insulating layer 116, and the insulating layer 110. Subsequently, the resin layer 132 having an opening is formed by performing exposure and development using a photosensitive material. Thereby, the opening 141a and the opening 141b can be formed.
  • a semiconductor device including a transistor can be manufactured.
  • the description of the resin layer 131 and the resin layer 132 can be referred to.
  • conductive layer 150 [Formation of conductive layer 150] Subsequently, a conductive film is formed on the resin layer 133 so as to cover the opening 144, and the conductive film is processed into a desired shape to form the conductive layer 150 (FIG. 8B).
  • ⁇ substrate ⁇ There are no major restrictions on the material of the substrate 102, but at least it must have heat resistance sufficient to withstand the subsequent heat treatment.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like is used as the substrate 102. May be good. Further, those in which semiconductor elements are provided on these substrates may be used as the substrate 102.
  • a flexible substrate may be used as the substrate 102, and the semiconductor device may be formed directly on the flexible substrate.
  • a release layer may be provided between the substrate 102 and the semiconductor device. The release layer can be used for separating the semiconductor device from the substrate 102 and reprinting it on another substrate after the semiconductor device is partially or completely completed on the release layer. At that time, the semiconductor device can be reprinted on a substrate having inferior heat resistance or a flexible substrate.
  • the conductive layer 112, the conductive layer 106, the conductive layer 120a, the conductive layer 120b, the conductive layer 121a, the conductive layer 121b, the conductive layer 130, the conductive layer 150 and the like are made of chromium, copper, aluminum, gold, silver, zinc, molybdenum and tantalum. , Titanium, tungsten, manganese, nickel, iron, a metal element selected from cobalt, an alloy containing the above-mentioned metal element as a component, an alloy obtained by combining the above-mentioned metal elements, and the like.
  • the conductive layer includes In-Sn oxide, In-W oxide, In-W-Zn oxide, In-Ti oxide, In-Ti-Sn oxide, In-Zn oxide, In-Sn.
  • An oxide conductor such as ⁇ Si oxide or In—Ga—Zn oxide or a metal oxide film can also be applied.
  • the semiconductor layer 108 is an In—M—Zn oxide
  • the atomic number ratio of the semiconductor layer 108 to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target.
  • the semiconductor layer 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more. As described above, by using a metal oxide having a wider energy gap than silicon, the off-current of the transistor can be reduced.
  • the semiconductor layer 108 preferably has a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC structure, a polycrystalline structure, a microcrystal structure, or an amorphous structure described later.
  • the amorphous structure has the highest defect level density
  • the CAAC structure has the lowest defect level density.
  • CAAC c-axis aligned critical
  • the CAAC structure is one of crystal structures such as a thin film having a plurality of nanocrystals (crystal regions having a maximum diameter of less than 10 nm), and each nanocrystal has a c-axis oriented in a specific direction and an a-axis.
  • the b-axis is a crystal structure having no orientation and having a feature that nanocrystals are continuously connected without forming grain boundaries.
  • the thin film having a CAAC structure has a feature that the c-axis of each nanocrystal is easily oriented in the thickness direction of the thin film, the normal direction of the surface to be formed, or the normal direction of the surface of the thin film.
  • CAAC-OS Oxide Semiconductor
  • CAAC-OS Oxide Semiconductor
  • CAAC-OS since a clear crystal grain boundary cannot be confirmed, it can be said that the decrease in electron mobility due to the crystal grain boundary is unlikely to occur. Further, since the crystallinity of the oxide semiconductor may be deteriorated due to the mixing of impurities, the generation of defects, etc., CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability.
  • crystallography it is common to take a unit cell with a specific axis as the c axis for the three axes (crystal axis) of the a-axis, b-axis, and c-axis that compose the unit cell. ..
  • a crystal having a layered structure it is common that two axes parallel to the plane direction of the layer are the a-axis and the b-axis, and the axes intersecting the layers are the c-axis.
  • a typical example of a crystal having such a layered structure is graphite classified into a hexagonal system.
  • the a-axis and b-axis of the unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane. do.
  • the crystal of InGaZnO 4 having a layered structure of YbFe 2 O 4 type can be classified into a hexagonal system, and the a-axis and b-axis of the unit cell are parallel to the plane direction of the layer and the c-axis. Is orthogonal to the layer (ie, a-axis and b-axis).
  • the crystal part may not be clearly confirmed in the observation image by TEM.
  • the crystal part contained in the microcrystalline oxide semiconductor film often has a size of 1 nm or more and 100 nm or less, or 1 nm or more and 10 nm or less.
  • an oxide semiconductor film having nanocrystals nc: nanocrystals
  • nc-OS nanocrystalline Oxide Semiconductor
  • the crystal grain boundaries may not be clearly confirmed in the observation image by TEM.
  • the nc-OS film has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • the nc-OS film does not show regularity in crystal orientation between different crystal portions. Therefore, no orientation is observed in the entire film. Therefore, the nc-OS film may be indistinguishable from the amorphous oxide semiconductor film depending on the analysis method. For example, when structural analysis is performed on an nc-OS film using an XRD apparatus using an X-ray having a diameter larger than that of the crystal portion, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method.
  • electron beam diffraction also referred to as limited field electron diffraction
  • a diffraction pattern such as a halo pattern is performed. Is observed.
  • electron diffraction also referred to as nanobeam electron diffraction
  • a probe diameter for example, 1 nm or more and 30 nm or less
  • the nc-OS film has a lower defect level density than the amorphous oxide semiconductor film.
  • the nc-OS film there is no regularity in the crystal orientation between different crystal portions. Therefore, the nc-OS film has a higher defect level density than the CAAC-OS film. Therefore, the nc-OS film may have a higher carrier density and higher electron mobility than the CAAC-OS film. Therefore, a transistor using an nc-OS film may exhibit high field effect mobility.
  • the nc-OS film can be formed by reducing the oxygen flow rate ratio at the time of film formation as compared with the CAAC-OS film. Further, the nc-OS film can also be formed by lowering the substrate temperature at the time of film formation as compared with the CAAC-OS film. For example, the nc-OS film can be formed even when the substrate temperature is relatively low (for example, a temperature of 130 ° C. or lower) or the substrate is not heated, so that a large glass substrate or a resin substrate can be formed. It is suitable for use and can increase productivity.
  • a metal oxide An example of the crystal structure of a metal oxide will be described.
  • the substance tends to have a crystal structure of either an nc (nano crystal) structure or a CAAC structure, or a structure in which these are mixed.
  • the metal oxide formed with the substrate temperature at room temperature (RT) tends to have an nc crystal structure.
  • the room temperature (RT) referred to here includes a temperature when the substrate is not intentionally heated.
  • CAAC c-axis aligned crystal
  • CAC Cloud-Indexed Composite
  • the CAC-OS or CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material.
  • the conductive function is the function of allowing electrons (or holes) to be carriers to flow
  • the insulating function is the function of allowing electrons (or holes) to be carriers. It is a function that does not shed.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level. Further, the conductive region and the insulating region may be unevenly distributed in the material. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • CAC-OS or CAC-metal oxide when the conductive region and the insulating region are dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less, respectively. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to an insulating region and a component having a narrow gap due to a conductive region.
  • the carrier when the carrier is flown, the carrier mainly flows in the component having a narrow gap.
  • the component having a narrow gap acts complementarily to the component having a wide gap, and the carrier flows to the component having a wide gap in conjunction with the component having a narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel forming region of the transistor, a high current driving force, that is, a large on-current and a high field effect mobility can be obtained in the ON state of the transistor.
  • CAC-OS or CAC-metal oxide can also be referred to as a matrix composite material (matrix composite) or a metal matrix composite material (metal matrix composite).
  • FIG. 9A shows a schematic top view of the display device 10 illustrated below.
  • the display device 10 includes a pixel unit 11, a circuit 12, a circuit 13, a terminal unit 15a, a terminal unit 15b, a wiring 16a, a wiring 16b, and a wiring 16c. Further, FIG. 9A shows an example in which the IC 17 is mounted on the display device 10.
  • the pixel unit 11 has a plurality of pixels and has a function of displaying an image.
  • the circuit 12 and the IC 17 have a function of outputting a signal for driving the pixel to each pixel in the pixel unit 11.
  • the circuit 12 is a circuit that functions as a gate drive circuit.
  • the IC 17 is a circuit that functions as a source drive circuit.
  • FIG. 9A shows an example in which two circuits 12 are provided with the pixel portion 11 interposed therebetween, and six ICs 17 are mounted. An IC that functions as a gate drive circuit may be mounted, and the circuit 12 may not be provided. Further, a source drive circuit may be provided and the IC 17 may not be mounted.
  • a form in which an integrated circuit such as an IC or a connector such as an FPC (Flexible Printed Circuit) is mounted can also be called a display module. Further, a form in which a connector or an integrated circuit is not mounted can also be called a display panel.
  • FPC Flexible Printed Circuit
  • the circuit 13 is a circuit (for example, a demultiplexer circuit) having a function of distributing one of the signals input from the IC 17 to two or more wires.
  • a circuit for example, a demultiplexer circuit
  • the number of signals output by the IC 17 can be reduced, and the number of terminals of the IC 17 can be reduced. Or the number of parts can be reduced.
  • the circuit 13 may not be provided if it is unnecessary.
  • a plurality of terminals are provided in the terminal portion 15a and the terminal portion 15b, and a connector such as an FPC or an integrated circuit such as another IC can be connected.
  • Each terminal of the terminal portion 15a is electrically connected to the circuit 12 via one of the plurality of wirings 16a.
  • Each terminal of the terminal portion 15b is electrically connected to the IC 17 via one of the plurality of wirings 16b.
  • the plurality of output terminals of the IC 17 are electrically connected to the circuit 13 via one of the plurality of wirings 16c, respectively.
  • FIG. 9B is a schematic top view showing an example of a method of arranging pixel electrodes in the pixel portion 11.
  • the pixel unit 11 has a plurality of pixel units 20.
  • FIG. 9B shows four pixel units 20.
  • the pixel unit 20 includes pixels 21a and pixels 21b.
  • the pixel 21a has a pixel electrode 31a, a pixel electrode 32a, and a pixel electrode 33a.
  • the pixel 21b has a pixel electrode 31b, a pixel electrode 32b, and a pixel electrode 33b.
  • Each pixel electrode functions as an electrode of a display element described later.
  • the display area 22 of one sub-pixel is located inside the pixel electrode of the sub-pixel.
  • the six pixel electrodes of the pixel unit 20 are arranged in a matrix of two in the vertical direction and three in the horizontal direction.
  • the pixel electrode 31a, the pixel electrode 32a, and the pixel electrode 33a can be electrodes of display elements exhibiting different colors.
  • the pixel electrode 31b can be a pixel electrode 31a
  • the pixel electrode 32b can be a pixel electrode 32a
  • the pixel electrode 33b can be a pixel electrode 33a as electrodes of display elements having the same color.
  • the sizes of the three types of pixel electrodes are specified here as being the same, they may have different sizes. Alternatively, the size of the display area 22 on each pixel electrode may be different.
  • the pixel electrode 31a is designated as an electrode of a display element exhibiting a red color (R) and is designated by an R.
  • the pixel electrode 32a is designated by G as an electrode of a display element exhibiting green color (G)
  • the pixel electrode 33a is designated by B as an electrode of a display element exhibiting blue color (B).
  • the pixel arrangement shown in FIG. 9B and the like is an example, and is not limited to this. Further, R, G, and B can exchange these with each other. Further, a pixel array in which the pixel array shown in FIG. 9B or the like is flipped horizontally or vertically may be used.
  • the method of arranging the display elements is not limited to the above, and may be, for example, a so-called stripe arrangement in which three rectangular display elements are arranged in one square. Alternatively, it may be a so-called delta array in which any of the three display elements is arranged at the vertices of a lattice in which triangles of the same shape are spread.
  • FIG. 9C shows an example of a circuit diagram of the pixel unit 20.
  • Wiring 51a and 51b, wiring 52a to 52d, and wiring 53a to 53c are connected to the pixel unit 20.
  • FIG. 9C shows an example in which four wires (wiring 52a, etc.) that function as signal lines are connected to one pixel unit 20.
  • the pixel 21a has a sub-pixel 71a, a sub-pixel 72a, and a sub-pixel 73a.
  • the pixel 21b has a sub-pixel 71b, a sub-pixel 72b, and a sub-pixel 73b.
  • Each sub-pixel has a pixel circuit (pixel circuit 41a, pixel circuit 41b, pixel circuit 42a, pixel circuit 42b, pixel circuit 43a or pixel circuit 43b) and a display element 60.
  • the sub-pixel 71a has a pixel circuit 41a and a display element 60.
  • a light emitting element such as an organic EL element is used as the display element 60 is shown.
  • each pixel circuit has a transistor 61, a transistor 62, and a capacitive element 63.
  • the gate is electrically connected to the wiring 51a
  • one of the source or the drain is electrically connected to the wiring 52a
  • the other of the source or the drain is the gate of the transistor 62 and the capacitive element. It is electrically connected to one of the electrodes of 63.
  • one of the source and the drain is electrically connected to one electrode of the display element 60
  • the other of the source and the drain is electrically connected to the other electrode of the capacitive element 63 and the wiring 53a.
  • the other electrode of the display element 60 is electrically connected to the wiring to which the potential V1 is given.
  • the wiring connected to the gate of the transistor 61, the wiring connected to one of the source or drain of the transistor 61, and the wiring connected to the other electrode of the capacitive element 63 As for the other pixel circuits, as shown in FIG. 9C, the wiring connected to the gate of the transistor 61, the wiring connected to one of the source or drain of the transistor 61, and the wiring connected to the other electrode of the capacitive element 63. It has the same configuration as the pixel circuit 41a except that it is different.
  • the transistor 61 has a function as a selection transistor. Further, the transistor 62 is connected in series with the display element 60 and has a function of controlling the current flowing through the display element 60. In FIG. 9C, it can be said that the transistor 61 that functions as a selection transistor and one electrode (pixel electrode) of the display element 60 are electrically connected via the transistor 62. Further, the capacitive element 63 has a function of holding the potential of the node to which the gate of the transistor 62 is connected. If the leak current in the off state of the transistor 61, the leak current through the gate of the transistor 62, and the like are extremely small, the capacitive element 63 may not be intentionally provided.
  • the transistor 62 has a first gate and a second gate, which are electrically connected to each other, respectively. With the configuration having two gates in this way, the current that can be passed through the transistor 62 can be increased. Particularly in a high-definition display device, the current can be increased without increasing the size of the transistor 62, particularly the channel width, which is preferable.
  • the electrode electrically connected to the transistor 62 corresponds to the pixel electrode (for example, the pixel electrode 31a or the like).
  • FIG. 9C shows a configuration in which the electrode electrically connected to the transistor 62 of the display element 60 is used as a cathode and the electrode on the opposite side is used as an anode.
  • the transistor 62 is an n-channel type transistor. That is, when the transistor 62 is in the ON state, the potential given by the wiring 53a becomes the source potential, so that the current flowing through the transistor 62 is constant regardless of the variation in the electrical resistance of the display element 60 and the variation in the electrical resistance. be able to.
  • the electrode on the transistor 62 side of the display element 60 may be used as an anode, and the electrode on the opposite side may be used as a cathode.
  • a fixed potential lower than the potential given to the wiring 53a or the like can be used for the potential V1 given to the other electrode of the display element 60.
  • a potential common to the potential used for other circuits such as a common potential or a ground potential, for the potential V1 because the circuit configuration can be simplified.
  • a p-channel type transistor may be used.
  • FIGS. 10A and 10B show an example of the layout of one sub-pixel.
  • an example before forming the pixel electrode is shown.
  • the wiring 52 and the like in FIG. 10A are shown by broken lines.
  • the sub-pixel shown in FIG. 10A has a transistor 61, a transistor 62, and a capacitive element 63.
  • the transistor 62 is a transistor having two gates sandwiching the semiconductor layer.
  • the transistor exemplified in the first embodiment can be applied to the transistor 61 and the transistor 62.
  • the same hatching pattern is attached to a pattern formed by processing the same conductive film.
  • the wiring 51 is formed by the conductive layer (conductive layer 130) located at the lowermost side.
  • a relay wiring, one gate of the transistor 62, and the like are formed by the conductive layer (conductive layer 106a, conductive layer 106b, etc.) formed after this.
  • the conductive layer (conductive layer 112a, conductive layer 112b, etc.) formed after this forms the gate of the transistor 61, the other gate of the transistor 62, and the like.
  • the wiring 52, the wiring 53, the relay wiring, and the like are formed by the conductive layer (conductive layer 120a, conductive layer 120b, conductive layer 120c, etc.) formed after this.
  • a part of the wiring 53 functions as the other electrode of the capacitive element 63.
  • the conductive layer 120c functions as a relay wiring for connecting the transistor 62 and the pixel electrode 31 and the like.
  • the transistor 61 has a semiconductor layer 108a
  • the transistor 62 has a semiconductor layer 108b.
  • FIG. 10C shows an example of the layout of the pixel unit 20 using the sub-pixels exemplified in FIG. 10A.
  • each pixel electrode and the display area 22 are also clearly shown.
  • the display area 22 of the three sub-pixels electrically connected to the wiring 51a and the display area 22 of the three sub-pixels electrically connected to the wiring 51b are half the arrangement pitch in the extending direction of the wiring 51a. It may be arranged so as to deviate from each other. This makes it possible to realize a so-called delta array.
  • the display device exemplified in this embodiment can realize an extremely high-definition display device. Further, it is possible to provide a display device having improved display quality. Further, it is possible to provide a display device having improved viewing angle characteristics. Further, it is possible to provide a display device having an increased aperture ratio.
  • FIG. 11 shows a schematic cross-sectional view of the display panel 700.
  • FIG. 11 shows a cross section including a pixel unit 702, a gate driver circuit unit 706, and an FPC terminal unit 708.
  • the pixel unit 702 includes a transistor 750, a transistor 754, and a capacitive element 790.
  • the gate driver circuit unit 706 has a transistor 752.
  • the transistor exemplified in the first embodiment can be applied to the transistor 750, the transistor 752, and the transistor 754.
  • the transistor 750, the transistor 752, and the transistor 754 are transistors in which an oxide semiconductor is applied to the semiconductor layer on which a channel is formed. Not limited to this, a transistor using silicon (amorphous silicon, polycrystalline silicon, or single crystal silicon), an organic semiconductor, or the like can be applied to the semiconductor layer.
  • the transistor used in this embodiment has an oxide semiconductor film that is highly purified and suppresses the formation of oxygen deficiency.
  • the transistor can significantly reduce the off current. Therefore, in the pixel to which such a transistor is applied, the holding time of an electric signal such as an image signal can be lengthened, and the writing interval of the image signal or the like can be set to be long. Therefore, the frequency of refresh operations can be reduced, and power consumption can be reduced.
  • the transistor used in this embodiment can be driven at high speed because a relatively high field effect mobility can be obtained.
  • a transistor capable of high-speed drive for the display panel it is possible to form the switching transistor of the pixel portion and the driver transistor used for the drive circuit portion on the same substrate. That is, it is possible to configure a configuration in which a drive circuit formed of a silicon wafer or the like is not applied, and it is possible to reduce the number of parts of the display device. Further, even in the pixel portion, by using a transistor capable of high-speed driving, it is possible to provide a high-quality image.
  • the capacitive element 790 has a lower electrode formed by processing the same film as the first gate electrode of the transistor 750 and an upper electrode formed by processing the same metal oxide film as the semiconductor layer. Have.
  • the upper electrode has a low resistance as in the source region and drain region of the transistor 750. Further, a part of an insulating film that functions as a first gate insulating layer of the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitive element 790 has a laminated structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes. Further, wiring obtained by processing the same film as the source electrode and drain electrode of the transistor 750 is connected to the upper electrode.
  • the display panel 700 has a support substrate 745 and a support substrate 740.
  • a flexible substrate such as a glass substrate or a plastic substrate can be used.
  • the transistor 750, the transistor 752, the transistor 754, the capacitive element 790, and the like are provided on the insulating layer 744.
  • the support substrate 745 and the insulating layer 744 are bonded to each other by the adhesive layer 742.
  • the conductive layer 720 is provided on the insulating layer 744.
  • the resin layer 722 is provided so as to cover the insulating layer 744 and the conductive layer 720.
  • the insulating layer 723 is provided so as to cover the resin layer 722.
  • the transistor 750, the transistor 752, the transistor 754, the capacitive element 790, and the like are provided on the insulating layer 723.
  • the transistor 750, the transistor 752, and the transistor 754 have a conductive layer 791 that functions as a first gate electrode, an insulating layer 792 that functions as a first gate insulating layer, a semiconductor layer 793, and an insulation that functions as a second gate insulating layer, respectively. It has a layer 794, a conductive layer 795 that functions as a second gate electrode, and the like. Further, an insulating layer 726 is provided so as to cover the transistor 750, the transistor 752, and the transistor 754.
  • a resin layer 724 is provided on the insulating layer 726, and a conductive layer 725 or the like is provided on the resin layer 724.
  • the conductive layer 721 formed by processing the same conductive film as the conductive layer 791 is electrically connected to the conductive layer 720 at the openings provided in the insulating layer 723 and the resin layer 722.
  • a part of the conductive layer 720 functions as a gate wire.
  • a part of the conductive layer 725 functions as a source line.
  • a part of the conductive layer 720 and a part of the conductive layer 725 are overlapped with each other via at least the resin layer 722 and the resin layer 724.
  • an insulating layer 770 that functions as a flattening film is provided on the transistor 750, the transistor 752, the transistor 754, and the capacitive element 790.
  • the transistor 750 and the transistor 754 of the pixel unit 702 and the transistor 752 of the gate driver circuit unit 706 may use transistors having different structures from each other. For example, a top gate type transistor may be applied to one of them, and a bottom gate type transistor may be applied to any of the other.
  • the FPC terminal portion 708 has a wiring 760, an anisotropic conductive film 780, and an FPC 716, part of which functions as a connection electrode.
  • the wiring 760 is electrically connected to the terminal of the FPC 716 via the anisotropic conductive film 780.
  • the wiring 760 is formed of the same conductive film as the source electrode and the drain electrode of the transistor 750 and the like.
  • the display panel 700 has a light emitting element 782, a colored layer 736, a light shielding layer 738, and the like.
  • the light emitting element 782 has a conductive layer 772, an EL layer 786, and a conductive layer 788.
  • the conductive layer 772 is electrically connected to the source electrode or drain electrode of the transistor 750.
  • the conductive layer 772 is provided on the insulating layer 770 and functions as a pixel electrode. Further, an insulating layer 730 is provided so as to cover the end portion of the conductive layer 772, and an EL layer 786 and a conductive layer 788 are laminated on the insulating layer 730 and the conductive layer 772.
  • the light emitting element 782 is a top emission type light emitting element that emits light to the side opposite to the surface to be formed (support substrate 740 side).
  • the EL layer 786 has an organic compound or an inorganic compound such as a quantum dot.
  • the EL layer 786 contains a light emitting material that exhibits white light when an electric current flows.
  • a fluorescent material As the light emitting material, a fluorescent material, a phosphorescent material, a Thermally activated delayed fluorescent (TADF) material, an inorganic compound (quantum dot material, etc.) and the like can be used.
  • TADF Thermally activated delayed fluorescent
  • quantum dot material an inorganic compound
  • examples of materials that can be used for quantum dots include colloidal quantum dot materials, alloy-type quantum dot materials, core-shell type quantum dot materials, and core-type quantum dot materials.
  • the light-shielding layer 738 and the colored layer 736 are provided on one surface of the insulating layer 746.
  • the colored layer 736 is provided at a position overlapping with the light emitting element 782.
  • the light-shielding layer 738 is provided in the pixel portion 702 in a region that does not overlap with the light-emitting element 782.
  • the light-shielding layer 738 may be provided so as to be overlapped with the gate driver circuit unit 706 or the like.
  • the support substrate 740 is bonded to the other surface of the insulating layer 746 by an adhesive layer 747. Further, the support substrate 740 and the support substrate 745 are bonded to each other by the sealing layer 732.
  • the EL layer 786 of the light emitting element 782 a light emitting material exhibiting white light emission is applied.
  • the white light emitted by the light emitting element 782 is colored by the colored layer 736 and emitted to the outside.
  • the EL layer 786 is provided over pixels exhibiting different colors.
  • a conductive film having transparency and reflectivity may be used as the conductive layer 788.
  • a microcavity structure can be realized between the conductive layer 772 and the conductive layer 788, and the light having a specific wavelength can be strengthened and emitted.
  • an optical adjustment layer for adjusting the optical distance is arranged between the conductive layer 772 and the conductive layer 788, and the thickness of the optical adjustment layer is made different between pixels of different colors. It may be configured to increase the color purity of the light emitted from the pixel.
  • the EL layer 786 When the EL layer 786 is formed in an island shape for each pixel or in a striped shape for each pixel row, that is, when the EL layer 786 is formed by painting separately, the colored layer 736 and at least one of the above-mentioned optical adjustment layers are not provided. May be good. In that case, the EL layer 786 may be made separately by a vacuum vapor deposition method using a shadow mask such as a metal mask, or the EL layer 786 may be processed into an island shape or a striped shape by a photolithography method.
  • an inorganic insulating film that functions as a barrier film having low moisture permeability, respectively, for the insulating layer 744 and the insulating layer 746.
  • the display panel 700A shown in FIG. 12 has a protective layer 749 instead of the support substrate 740.
  • the protective layer 749 is attached to the sealing layer 732.
  • a glass substrate, a resin film, or the like can be used.
  • a polarizing plate including a circular polarizing plate
  • an optical member such as a scattering plate
  • an input device such as a touch sensor panel, or a configuration in which two or more of these are laminated may be applied.
  • the EL layer 786 of the light emitting element 782 is provided in an island shape on the insulating layer 730 and the conductive layer 772. By separately forming the EL layer 786 so that the emission color is different for each sub-pixel, color display can be realized without using the coloring layer 736.
  • a protective layer 741 is provided so as to cover the light emitting element 782.
  • the protective layer 741 has a function of preventing impurities such as water from diffusing into the light emitting element 782.
  • the protective layer 741 has a laminated structure in which the insulating layer 741a, the insulating layer 741b, and the insulating layer 741c are laminated in this order from the conductive layer 788 side.
  • the protective layer 741 is extended to the gate driver circuit unit 706 as well.
  • a conductive layer 761 is provided on the protective layer 741.
  • the conductive layer 761 can be used as wiring, electrodes, or the like.
  • the conductive layer 761 functions as an electrostatic shielding film for preventing electrical noise when driving the pixels from being transmitted to the touch sensor. be able to.
  • the conductive layer 761 may be configured to be provided with a predetermined constant potential.
  • the conductive layer 761 can be used, for example, as an electrode of a touch sensor.
  • the display panel 700A can be made to function as a touch panel.
  • the conductive layer 761 can be used as an electrode or wiring of a capacitive touch sensor.
  • the conductive layer 761 can be used as a wiring or an electrode to which the detection circuit is connected, a wiring or an electrode to which the sensor signal is input, or the like.
  • the conductive layer 761 is provided in a portion that does not overlap with the light emitting element 782.
  • the conductive layer 761 can be provided at a position overlapping with the insulating layer 730.
  • a transparent conductive film having a relatively low conductivity as the conductive layer 761, and a metal or an alloy having a high conductivity can be used, so that the sensitivity of the sensor can be increased.
  • the touch sensor method that can be configured by using the conductive layer 761 is not limited to the capacitance method, but various methods such as a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure sensitive method. Can be used. Alternatively, two or more of these may be used in combination.
  • 13A and 13B show the appearance of the head-mounted display 8300.
  • the head-mounted display 8300 has a housing 8301, a display unit 8302, an operation button 8303, and a band-shaped fixture 8304.
  • the operation button 8303 has a function such as a power button. Further, it may have a button in addition to the operation button 8303.
  • a lens 8305 may be provided between the display unit 8302 and the position of the user's eyes.
  • the lens 8305 allows the user to magnify the display unit 8302, which further enhances the sense of presence.
  • a dial 8306 that changes the position of the lens for diopter adjustment may be provided.
  • a display device can be applied to the display unit 8302. Since the display device of one aspect of the present invention has extremely high definition, even if the display device is magnified using the lens 8305 as shown in FIG. 13C, the pixels are not visually recognized by the user, and a more realistic image can be obtained. Can be displayed.
  • FIGS. 13A to 13C show an example in which one display unit 8302 is provided. With such a configuration, the number of parts can be reduced.
  • the display unit 8302 can display two images, one for the right eye and the other for the left eye, side by side in the two left and right areas, respectively. This makes it possible to display a stereoscopic image using binocular parallax.
  • one image that can be visually recognized by both eyes may be displayed over the entire area of the display unit 8302. This makes it possible to display a panoramic image over both ends of the field of view, which enhances the sense of reality.
  • the head-mounted display 8300 has a mechanism for changing the curvature of the display unit 8302 to an appropriate value according to the size of the user's head, the position of the eyes, and the like.
  • the user may adjust the curvature of the display unit 8302 by operating the dial 8307 for adjusting the curvature of the display unit 8302.
  • the housing 8301 is provided with a sensor (for example, a camera, a contact sensor, a non-contact sensor, etc.) that detects the size of the user's head or the position of the eyes, and the display unit 8302 is based on the detection data of the sensor. It may have a mechanism for adjusting the curvature of.
  • the dial 8306 may have a function of adjusting the angle of the lens.
  • FIGS. 13E and 13F show an example including a drive unit 8308 that controls the curvature of the display unit 8302.
  • the drive unit 8308 is fixed to at least a part of the display unit 8302.
  • the drive unit 8308 has a function of deforming the display unit 8302 by deforming or moving a portion fixed to the display unit 8302.
  • FIG. 13E is a schematic view of a user 8310 having a relatively large head size wearing the housing 8301. At this time, the shape of the display unit 8302 is adjusted by the drive unit 8308 so that the curvature is relatively small (the radius of curvature is large).
  • FIG. 13F shows a case where the user 8311, whose head size is smaller than that of the user 8310, is wearing the housing 8301.
  • the distance between the eyes of the user 8311 is narrower than that of the user 8310.
  • the shape of the display unit 8302 is adjusted by the drive unit 8308 so that the curvature of the display unit 8302 becomes large (the radius of curvature becomes small).
  • the position and shape of the display unit 8302 in FIG. 13E are shown by broken lines.
  • the head-mounted display 8300 has a mechanism for adjusting the curvature of the display unit 8302, so that it is possible to provide an optimum display to various users of all ages.
  • the shaking can be expressed by vibrating the curvature of the display unit 8302.
  • various effects can be produced according to the scene in the content, and a new experience can be provided to the user.
  • interlocking with the vibration module provided in the housing 8301 it is possible to display with a higher sense of presence.
  • the head-mounted display 8300 may have two display units 8302 as shown in FIG. 13D.
  • the user can see one display unit for each eye.
  • a high-resolution image can be displayed even when performing a three-dimensional display using parallax or the like.
  • the display unit 8302 is curved in an arc shape centered substantially on the user's eyes.
  • the distance from the user's eyes to the display surface of the display unit becomes constant, so that the user can see a more natural image.
  • the user's eyes are positioned in the normal direction of the display surface of the display unit, so that the user's eyes are substantially located. Since the influence can be ignored, a more realistic image can be displayed.
  • the display module 6000 shown in FIG. 14A has a display device 6006, a frame 6009, a printed circuit board 6010, and a battery 6011 to which an FPC 6005 is connected between the upper cover 6001 and the lower cover 6002.
  • a display device manufactured by using one aspect of the present invention can be used for the display device 6006.
  • the display device 6006 it is possible to realize a display module having extremely low power consumption.
  • the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display device 6006.
  • the display device 6006 may have a function as a touch panel.
  • the frame 6009 may have a protective function of the display device 6006, a function of blocking electromagnetic waves generated by the operation of the printed circuit board 6010, a function of a heat sink, and the like.
  • the printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, a battery control circuit, and the like.
  • FIG. 14B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 has a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010. Further, the area surrounded by the upper cover 6001 and the lower cover 6002 has a pair of light guides (light guide 6017a, light guide 6017b).
  • the display device 6006 is provided so as to overlap the printed circuit board 6010 and the battery 6011 with the frame 6009 in between.
  • the display device 6006 and the frame 6009 are fixed to the light guide unit 6017a and the light guide unit 6017b.
  • the light 6018 emitted from the light emitting unit 6015 passes through the upper part of the display device 6006 by the light guide unit 6017a, passes through the light guide unit 6017b, and reaches the light receiving unit 6016.
  • the touch operation can be detected by blocking the light 6018 by a detected object such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display device 6006.
  • a plurality of light receiving units 6016 are provided at positions facing the light emitting unit 6015. As a result, it is possible to acquire information on the position where the touch operation has been performed.
  • the light emitting unit 6015 can use a light source such as an LED element, and it is particularly preferable to use a light source that emits infrared rays.
  • a light source such as an LED element
  • a photoelectric element that receives the light emitted by the light emitting unit 6015 and converts it into an electric signal can be used.
  • a photodiode capable of receiving infrared rays can be used.
  • the light emitting unit 6015 and the light receiving unit 6016 can be arranged under the display device 6006 by the light guide unit 6017a and the light receiving unit 6017b that transmit the light 6018, and the external light reaches the light receiving unit 6016 and the touch sensor. Can be suppressed from malfunctioning. In particular, if a resin that absorbs visible light and transmits infrared rays is used, the malfunction of the touch sensor can be suppressed more effectively.
  • This embodiment can be carried out by appropriately combining at least a part thereof with other embodiments described in the present specification.
  • the electronic device 6500 shown in FIG. 15A is a portable information terminal that can be used as a smartphone.
  • the electronic device 6500 has a housing 6501, a display unit 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • the display unit 6502 has a touch panel function.
  • a display device can be applied to the display unit 6502.
  • FIG. 15B is a schematic cross-sectional view including the end portion of the housing 6501 on the microphone 6506 side.
  • a translucent protective member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, and a print are provided in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • the display panel 6511, the optical member 6512, and the touch sensor panel 6513 are fixed to the protective member 6510 by an adhesive layer (not shown).
  • the FPC 6515 is connected to the folded portion.
  • the IC6516 is mounted on the FPC6515. Further, the FPC 6515 is connected to a terminal provided on the printed circuit board 6517.
  • a flexible display panel according to one aspect of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Further, since the display panel 6511 is extremely thin, it is possible to mount a large-capacity battery 6518 while suppressing the thickness of the electronic device. Further, by folding back a part of the display panel 6511 and arranging the connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device having a narrow frame can be realized.
  • This embodiment can be carried out by appropriately combining at least a part thereof with other embodiments described in the present specification.
  • the electronic device exemplified below is provided with a display device according to one aspect of the present invention in the display unit. Therefore, it is an electronic device that realizes high resolution. In addition, it is possible to make an electronic device that has both high resolution and a large screen.
  • One aspect of the present invention includes a display device and at least one of an antenna, a battery, a housing, a camera, a speaker, a microphone, a touch sensor, and an operation button.
  • the electronic device of one aspect of the present invention may have a secondary battery, and it is preferable that the secondary battery can be charged by using non-contact power transmission.
  • the secondary battery examples include a lithium ion secondary battery such as a lithium polymer battery (lithium ion polymer battery) using a gel-like electrolyte, a nickel hydrogen battery, a nicad battery, an organic radical battery, a lead storage battery, an air secondary battery, and nickel.
  • a lithium ion secondary battery such as a lithium polymer battery (lithium ion polymer battery) using a gel-like electrolyte, a nickel hydrogen battery, a nicad battery, an organic radical battery, a lead storage battery, an air secondary battery, and nickel.
  • Examples include zinc batteries and silver-zinc batteries.
  • the electronic device of one aspect of the present invention may have an antenna.
  • the display unit can display images, information, and the like.
  • the antenna may be used for non-contact power transmission.
  • An image having a resolution of, for example, full high-definition, 4K2K, 8K4K, 16K8K, or higher can be displayed on the display unit of the electronic device of one aspect of the present invention.
  • Electronic devices include, for example, electronic devices with relatively large screens such as television devices, notebook personal computers, monitor devices, digital signage, pachinko machines, and game machines, as well as digital cameras, digital video cameras, and digital photos. Examples include frames, mobile phones, portable game machines, mobile information terminals, sound reproduction devices, and the like.
  • An electronic device to which one aspect of the present invention is applied can be incorporated along a flat surface or a curved surface of an inner wall or an outer wall of a building such as a house or a building, or an interior or exterior of an automobile or the like.
  • FIG. 16A is a diagram showing the appearance of the camera 8000 with the finder 8100 attached.
  • the camera 8000 has a housing 8001, a display unit 8002, an operation button 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000.
  • the lens 8006 and the housing may be integrated.
  • the camera 8000 can take an image by pressing the shutter button 8004 or touching the display unit 8002 that functions as a touch panel.
  • the housing 8001 has a mount having electrodes, and can be connected to a finder 8100, a strobe device, or the like.
  • the finder 8100 has a housing 8101, a display unit 8102, a button 8103, and the like.
  • the housing 8101 is attached to the camera 8000 by a mount that engages with the mount of the camera 8000.
  • the finder 8100 can display an image or the like received from the camera 8000 on the display unit 8102.
  • Button 8103 has a function as a power button or the like.
  • the display device of one aspect of the present invention can be applied to the display unit 8002 of the camera 8000 and the display unit 8102 of the finder 8100.
  • the camera may be a camera 8000 with a built-in finder.
  • FIG. 16B is a diagram showing the appearance of the head-mounted display 8200.
  • the head-mounted display 8200 has a mounting unit 8201, a lens 8202, a main body 8203, a display unit 8204, a cable 8205, and the like. Further, the battery 8206 is built in the mounting portion 8201.
  • the cable 8205 supplies power from the battery 8206 to the main body 8203.
  • the main body 8203 is provided with a wireless receiver or the like, and the received video information can be displayed on the display unit 8204. Further, the main body 8203 is provided with a camera, and information on the movement of the user's eyeball or eyelid can be used as an input means.
  • the mounting portion 8201 may be provided with a plurality of electrodes capable of detecting the current flowing with the movement of the user's eyeball at a position touching the user, and may have a function of recognizing the line of sight. Further, it may have a function of monitoring the pulse of the user by the current flowing through the electrode. Further, the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and may have a function of displaying the biological information of the user on the display unit 8204 and the movement of the user's head. At the same time, it may have a function of changing the image displayed on the display unit 8204.
  • a display device can be applied to the display unit 8204.
  • the head-mounted display 8300 has a housing 8301, a display unit 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can visually recognize the display of the display unit 8302 through the lens 8305. It is preferable to arrange the display unit 8302 in a curved manner because the user can feel a high sense of presence. Further, by visually recognizing another image displayed in a different area of the display unit 8302 through the lens 8305, three-dimensional display using parallax or the like can be performed.
  • the configuration is not limited to the configuration in which one display unit 8302 is provided, and two display units 8302 may be provided and one display unit may be arranged for one eye of the user.
  • the display device of one aspect of the present invention can be applied to the display unit 8302. Since the display device having the semiconductor device of one aspect of the present invention has extremely high definition, even if the display device is magnified by using the lens 8305 as shown in FIG. 16E, the pixels are not visually recognized by the user, and the feeling of reality is increased. It is possible to display high-quality images.
  • the electronic devices shown in FIGS. 17A to 17G include a housing 9000, a display unit 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, speed). , Acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell or infrared ), Microphone 9008, etc.
  • the electronic devices shown in FIGS. 17A to 17G have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., a function to control processing by various software (programs), It can have a wireless communication function, a function of reading and processing a program or data recorded on a recording medium, and the like.
  • the functions of electronic devices are not limited to these, and can have various functions.
  • the electronic device may have a plurality of display units.
  • the electronic device even if the electronic device is provided with a camera or the like, it has a function of shooting a still image or a moving image and saving it on a recording medium (external or built in the camera), a function of displaying the shot image on a display unit, and the like. good.
  • FIGS. 17A to 17G The details of the electronic devices shown in FIGS. 17A to 17G will be described below.
  • FIG. 17A is a perspective view showing the television device 9100.
  • the television device 9100 can incorporate a large screen, for example, a display unit 9001 having a size of 50 inches or more, or 100 inches or more.
  • FIG. 17B is a perspective view showing a mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as, for example, a smartphone.
  • the mobile information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like. Further, the mobile information terminal 9101 can display characters, image information, and the like on a plurality of surfaces thereof.
  • FIG. 17B shows an example in which three icons 9050 are displayed. Further, the information 9051 indicated by the broken line rectangle can be displayed on the other surface of the display unit 9001.
  • Examples of information 9051 include notification of incoming calls such as e-mail, SNS, and telephone, titles such as e-mail or SNS, sender name, date and time, time, battery level, antenna reception strength, and the like.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 17C is a perspective view showing a mobile information terminal 9102.
  • the mobile information terminal 9102 has a function of displaying information on three or more surfaces of the display unit 9001.
  • information 9052, information 9053, and information 9054 are displayed on different surfaces.
  • the user can check the information 9053 displayed at a position that can be observed from above the mobile information terminal 9102 with the mobile information terminal 9102 stored in the chest pocket of the clothes.
  • the user can check the display without taking out the mobile information terminal 9102 from the pocket, and can determine, for example, whether or not to receive a call.
  • FIG. 17D is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the display unit 9001 is provided with a curved display surface, and can display along the curved display surface.
  • the mobile information terminal 9200 can also make a hands-free call by, for example, communicating with a headset capable of wireless communication.
  • the mobile information terminal 9200 can also perform data transmission and charge with other information terminals by means of the connection terminal 9006.
  • the charging operation may be performed by wireless power supply.
  • 17E, 17F, and 17G are perspective views showing a foldable mobile information terminal 9201.
  • 17E is a perspective view of the mobile information terminal 9201 in an unfolded state
  • FIG. 17G is a folded state
  • FIG. 17F is a perspective view of a state in which one of FIGS. 17E and 17G is in the process of changing to the other.
  • the mobile information terminal 9201 is excellent in portability in the folded state, and is excellent in the listability of the display due to the wide seamless display area in the unfolded state.
  • the display unit 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the display unit 9001 can be bent with a radius of curvature of 1 mm or more and 150 mm or less.
  • FIG. 18A shows an example of a television device.
  • the display unit 7500 is incorporated in the housing 7101.
  • a configuration in which the housing 7101 is supported by the stand 7103 is shown.
  • the operation of the television device 7100 shown in FIG. 18A can be performed by an operation switch provided in the housing 7101 or a separate remote control operation machine 7111.
  • a touch panel may be applied to the display unit 7500, and the television device 7100 may be operated by touching the touch panel.
  • the remote controller 7111 may have a display unit in addition to the operation buttons.
  • the television device 7100 may have a receiver for television broadcasting or a communication device for network connection.
  • FIG. 18B shows a notebook personal computer 7200.
  • the notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display unit 7500 is incorporated in the housing 7211.
  • 18C and 18D show an example of digital signage (electronic signage).
  • the digital signage 7300 shown in FIG. 18C has a housing 7301, a display unit 7500, a speaker 7303, and the like. Further, it may have an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like.
  • FIG. 18D is a digital signage 7400 attached to a columnar pillar 7401.
  • the digital signage 7400 has a display unit 7500 provided along the curved surface of the pillar 7401.
  • a touch panel to the display unit 7500 so that the user can operate it.
  • it can be used not only for advertising purposes but also for providing information requested by users such as route information, traffic information, and guidance information for commercial facilities.
  • the digital signage 7300 or the digital signage 7400 can be linked with the information terminal 7311 such as a smartphone owned by the user by wireless communication.
  • the information of the advertisement displayed on the display unit 7500 can be displayed on the screen of the information terminal 7311. Further, the display of the display unit 7500 can be switched by operating the information terminal 7311.
  • the digital signage 7300 or the digital signage 7400 can be made to execute a game using the information terminal 7311 as an operation means (controller). As a result, an unspecified number of users can participate in and enjoy the game at the same time.
  • the display device of one aspect of the present invention can be applied to the display unit 7500 in FIGS. 18A to 18D.
  • the electronic device of the present embodiment is configured to have a display unit
  • one aspect of the present invention can be applied to an electronic device having no display unit.
  • This embodiment can be carried out by appropriately combining at least a part thereof with other embodiments described in the present specification.
  • Display device 11 Pixel part 12: Circuit 13: Circuit 15a, 15b: Terminal part 16a-16c: Wiring 17: IC 20: Pixel unit 21a-21b: Pixel 22: Display area 31-33: Pixel electrode 41-43 : Pixel circuit 51-53: Wiring 60: Display element 61-62: Transistor 63: Capacitive element 71-73: Sub-pixel 100: Transistor 102: Substrate 103a-103b: Insulation layer 104: Insulation layer 106, 106a, 106b: Conductive Layers 108, 108a, 108b: Semiconductor layer 108n: Low resistance region 110: Insulation layer 112, 112a, 112b: Conductive layer 112f: Conductive film 114: Metal oxide layer 114f: Metal oxide film 116, 118: Insulation layer 120a- 120c: Conductive layer 121-121d: Conductive layer 130: Conductive layer 131-133: Resin layer 140: Impure element 141a-141b: Opening 142-144: Opening

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置の配線の寄生容量を低減する。高い解像度と、高いフレーム周波数が両立された表示装置を提供する。高精細な表示装置を提供する。 表示装置に適用する半導体装置は、第１の配線とトランジスタとの間に、第１の樹脂層と、第１の樹脂層とトランジスタとの間に、第１の絶縁層と、トランジスタと第２の配線との間に、第２の樹脂層と、第２の樹脂層とトランジスタとの間に、第２の絶縁層と、を有する。第１の絶縁層と第２の絶縁層とは、窒素を含む無機絶縁膜を有する。さらに第１の樹脂層及び第２の樹脂層は、それぞれ第１の絶縁層及び第２の絶縁層よりも、誘電率が低く、且つ、厚さが５倍以上１００倍以下とする。

Description

半導体装置、表示装置、表示モジュール、及び電子機器
　本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、表示装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　近年、高解像度の表示装置が求められている。例えば家庭用のテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）では、解像度がフルハイビジョン（画素数１９２０×１０８０）であるものが主流となっているが、今後、４Ｋ（画素数３８４０×２１６０）、または８Ｋ（画素数７６８０×４３２０）などのように、テレビジョン装置の高解像度化が進むと予想される。
　さらに、携帯電話、スマートフォン、タブレット端末、及びノート型のＰＣなどの携帯情報端末機器においても、機器の表示部に用いられる表示パネルの高解像度化が進んでいる。
　表示装置に用いられるトランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度を高めた半導体装置が開示されている。
特開２０１４−７３９９号公報
　同じ画面サイズの表示装置において、解像度が高いほど画素密度が高くなるため、配線間の寄生容量が大きくなる。さらに、解像度が高いほど１本の配線が交差する配線の数も増大するため、その分寄生容量が増大する。配線の寄生容量が大きいと、配線の時定数が大きくなり、高いフレーム周波数で画像を表示することが困難になる。
　本発明の一態様は、配線の寄生容量が低減された表示装置を提供することを課題の一とする。本発明の一態様は、高い解像度と、高いフレーム周波数が両立された表示装置を提供することを課題の一とする。本発明の一態様は、高精細な表示装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置または半導体装置を提供することを課題の一とする。
　本発明の一態様は、新規な構成を有する半導体装置、表示装置、表示モジュール、または電子機器などを提供することを課題の一とする。本発明の一態様は、上述した表示装置または半導体装置を歩留まりよく製造する方法を提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一を少なくとも軽減することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、第１の配線と、第２の配線と、トランジスタと、を有する半導体装置である。半導体装置は、第１の配線とトランジスタとの間に、第１の樹脂層を有する。半導体装置は、第１の樹脂層とトランジスタとの間に、第１の絶縁層を有する。半導体装置は、トランジスタと第２の配線との間に、第２の樹脂層を有する。半導体装置は、第２の樹脂層とトランジスタとの間に、第２の絶縁層を有する。第１の絶縁層と第２の絶縁層とは、窒素を含む無機絶縁膜を有する。第１の樹脂層及び第２の樹脂層は、それぞれ第１の絶縁層及び第２の絶縁層よりも、誘電率が低い。また第１の樹脂層及び第２の樹脂層は、それぞれ第１の絶縁層及び第２の絶縁層よりも、厚さが５倍以上１００倍以下である。
　また、第１の樹脂層及び第２の樹脂層は、同じ材料を含み、且つ、互いに厚さが等しいことが好ましい。または、第２の樹脂層の厚さが、第１の樹脂層の厚さの８０％以上１２０％以下であることが好ましい。さらに、第１の樹脂層と第２の樹脂層とは、同一材料を用いた、同じ成膜方法により形成されることが好ましい。
　また、第１の絶縁層及び第２の絶縁層は、同じ材料を含み、且つ、互いに厚さが等しいことが好ましい。または、第２の絶縁層の厚さが、第１の絶縁層の厚さの８０％以上１２０％以下であることが好ましい。さらに、第１の絶縁層と第２の絶縁層とは、同一材料を用いた、同じ成膜方法により形成されることが好ましい。
　また、上記において、トランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁層と、第２のゲート絶縁層と、半導体層と、を有することが好ましい。このとき、第１のゲート絶縁層は、半導体層と第１のゲート電極との間に位置する。第２のゲート絶縁層は、半導体層と第２のゲート電極との間に位置する。第１のゲート電極と、第２のゲート電極とは、半導体層を介して重なる領域を有する。第１のゲート電極は、第１の絶縁層及び第１の樹脂層に設けられた開口部において、第１の配線と電気的に接続される。
　また、上記において、第２の配線は、第２の樹脂層及び第２の絶縁層に設けられた開口部において、半導体層と電気的に接続されることが好ましい。
　または、上記において、トランジスタは、第２の樹脂層と第２の絶縁層との間に第１の電極を有することが好ましい。さらに、第１の電極は、第２の絶縁層に設けられた開口部において、半導体層の一部と電気的に接続されることが好ましい。また、第２の配線は、第２の樹脂層に設けられた開口部において、第１の電極と電気的に接続されることが好ましい。
　また、上記いずれかにおいて、第２のゲート電極は、第１のゲート絶縁層及び第２のゲート絶縁層に設けられた開口部において、第１のゲート電極と電気的に接続されることが好ましい。
　また、上記いずれかにおいて、半導体層は、インジウムまたは亜鉛のいずれか一方または双方と、酸素と、を含むことが好ましい。このとき、半導体層は、インジウム、ガリウム、及び亜鉛を含み、半導体層は、インジウムの原子数比が、ガリウムの２倍以上であり、且つ、亜鉛の原子数比が、ガリウムの２倍以上であることがより好ましい。
　また、上記いずれかにおいて、第１の樹脂層及び第２の樹脂層は、それぞれアクリル、またはポリイミドを含むことが好ましい。
　また、本発明の一態様は、上記いずれかの半導体装置と、画素電極と、ソース駆動回路と、ゲート駆動回路と、を有する表示装置である。また表示装置は、画素電極とトランジスタとの間に、第３の樹脂層を有することが好ましい。また、第１の配線は、ソース駆動回路と電気的に接続され、第２の配線は、ゲート駆動回路と電気的に接続されることが好ましい。
　また、上記において、さらに有機ＥＬ素子を有することが好ましい。このとき、上記画素電極は、有機ＥＬ素子の電極であることが好ましい。
　また、本発明の一態様は、上記いずれかの表示装置と、コネクターまたは集積回路と、を有する、表示モジュールである。
　また、本発明の一態様は、上記表示モジュールと、アンテナ、バッテリー、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一つと、を有する、電子機器である。
　本発明の一態様によれば、配線の寄生容量が低減された表示装置を提供できる。または、高い解像度と、高いフレーム周波数が両立された表示装置を提供できる。または、高精細な表示装置を提供できる。または、信頼性の高い表示装置または半導体装置を提供できる。
　本発明の一態様によれば、新規な構成を有する半導体装置、表示装置、表示モジュール、または電子機器などを提供できる。または、上述した表示装置または半導体装置を歩留まりよく製造する方法を提供できる。本発明の一態様によれば、先行技術の問題点の少なくとも一を少なくとも軽減することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａ乃至図１Ｃは、半導体装置の構成例を示す図である。
図２Ａ及び図２Ｂは、半導体装置の構成例を示す図である。
図３Ａ及び図３Ｂは、半導体装置の構成例を示す図である。
図４Ａ乃至図４Ｆは、半導体装置の作製方法例を説明する図である。
図５Ａ乃至図５Ｄは、半導体装置の作製方法例を説明する図である。
図６Ａ乃至図６Ｃは、半導体装置の作製方法例を説明する図である。
図７Ａ及び図７Ｂは、半導体装置の作製方法例を説明する図である。
図８Ａ及び図８Ｂは、半導体装置の作製方法例を説明する図である。
図９Ａ乃至図９Ｃは、表示装置の構成例を示す図である。
図１０Ａ乃至図１０Ｃは、画素の構成例を示す図である。
図１１は、表示装置の構成例を示す図である。
図１２は、表示装置の構成例を示す図である。
図１３Ａ乃至図１３Ｆは、電子機器の構成例を示す図である。
図１４Ａ及び図１４Ｂは、表示モジュールの構成例を示す図である。
図１５Ａ及び図１５Ｂは、電子機器の構成例を示す図である。
図１６Ａ乃至図１６Ｅは、電子機器の構成例を示す図である。
図１７Ａ乃至図１７Ｇは、電子機器の構成例を示す図である。
図１８Ａ乃至図１８Ｄは、電子機器の構成例を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
　トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む。
　また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」または「絶縁層」という用語は、「導電膜」または「絶縁膜」という用語に相互に交換することが可能な場合がある。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置、その作製方法、及び表示装置等について説明する。特に本実施の形態では、半導体装置の一例として、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタについて説明する。
［構成例］
〔構成例１〕
　図１Ａにトランジスタ１００を含む半導体装置の上面概略図を示す。また、図１Ｂは、図１Ａに示す一点鎖線Ａ１−Ａ２における断面図に相当し、図１Ｃは、図１Ａに示す一点鎖線Ｂ１−Ｂ２における断面図に相当する。なお図１Ａにおいて、構成要素の一部（ゲート絶縁層等）を省略して図示している。また図１Ｂは、トランジスタ１００のチャネル長方向の断面、図１Ｃはチャネル幅方向の断面を含む断面図である。
　トランジスタ１００は、基板１０２上に設けられ、導電層１０６、絶縁層１０３ａ、絶縁層１０３ｂ、半導体層１０８、絶縁層１１０、金属酸化物層１１４、及び導電層１１２等を有する。またトランジスタ１００と基板１０２との間には、樹脂層１３１が設けられている。トランジスタ１００上には樹脂層１３２が設けられている。樹脂層１３１とトランジスタ１００との間には、絶縁層１０４が設けられている。トランジスタ１００と樹脂層１３２との間には、絶縁層１１６及び絶縁層１１８が積層して設けられている。
　トランジスタ１００において、導電層１０６の一部及び導電層１１２の一部は、それぞれゲート電極として機能する。また絶縁層１０３ａの一部、絶縁層１０３ｂの一部、及び絶縁層１１０の一部は、それぞれゲート絶縁層として機能する。
　基板１０２と樹脂層１３１との間には、配線として機能する導電層１３０が設けられている。また、樹脂層１３２上には、導電層１２０ａと、導電層１２０ｂが設けられている。導電層１２０ａ及び導電層１２０ｂの少なくとも一方は、配線として機能する。
　また、樹脂層１３２、導電層１２０ａ、及び導電層１２０ｂを覆って、樹脂層１３３が設けられている。さらに樹脂層１３３上に、導電層１５０が設けられている。導電層１５０は、例えば表示素子の画素電極として用いることができる。または、導電層１５０は、配線として用いてもよい。導電層１５０は、樹脂層１３３に設けられた開口部１４４において、導電層１２０ｂと電気的に接続されている。
　絶縁層１０４は、樹脂層１３１中の水または水素などの不純物が、トランジスタ１００に拡散することを防ぐバリア膜として機能する。また、絶縁層１１６も同様に、樹脂層１３２に含まれる水または水素などの不純物が、トランジスタ１００に拡散することを防ぐバリア膜として機能する。このように、トランジスタ１００を絶縁層１０４と絶縁層１１６で包み込む構成とすることで、トランジスタ１００の上下を樹脂層で挟んだ構造としても信頼性の高い半導体装置を実現できる。
　絶縁層１０４及び絶縁層１１６には、水または水素が拡散しにくい無機絶縁膜を用いることができる。例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素及び酸素のいずれか一方または双方に対するブロッキング性を有するため、外部から半導体層１０８への水素の拡散と、半導体層１０８から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。
　樹脂層１３１及び樹脂層１３２には、有機樹脂を用いることができる。特にアクリルまたはポリイミドを用いることが好ましい。なお、樹脂層１３１に用いることのできる材料はこれに限られず、化学的または熱的に安定な材料を用いることができる。
　樹脂層１３１及び樹脂層１３２は、平坦化膜として機能することが好ましい。例えばスピンコート法またはスリットコート法などの塗布法により形成される膜であることが好ましい。樹脂層１３１が平坦化膜として機能することで、トランジスタ１００よりも基板１０２側位置する導電層１３０による段差の影響を抑制し、トランジスタ１００の被形成面を平坦にでき、トランジスタ１００の電気特性のばらつきを低減できる。また、樹脂層１３２が平坦化膜として機能することで、トランジスタ１００による段差の影響を抑制し、導電層１２０ａ、導電層１２０ｂの被形成面を平坦にでき、これらの加工不良を低減できる。さらに、画素電極などとして用いることができる導電層１５０の被形成面を平坦化できるため、導電層１５０を画素電極に用いた表示素子の電気特性および光学特性のばらつきを低減できる。
　樹脂層１３１及び樹脂層１３２は、それぞれ誘電率が低いことが好ましい。具体的には、絶縁層１０４及び絶縁層１１６のいずれか一方または両方よりも、誘電率の低い有機絶縁材料を用いることが好ましい。特に、樹脂層１３１及び樹脂層１３２は、絶縁層１０４及び絶縁層１１６の両方よりも、誘電率が低いことが好ましい。
　さらに、樹脂層１３１及び樹脂層１３２は、それぞれ厚く形成することが好ましい。例えば樹脂層１３１及び樹脂層１３２は、それぞれ絶縁層１０４及び絶縁層１１６のいずれか一方または両方よりも厚いことが好ましい。特に、樹脂層１３１及び樹脂層１３２は、絶縁層１０４及び絶縁層１１６の両方よりも厚いことが好ましい。具体的には、樹脂層１３１及び樹脂層１３２は、それぞれ厚さが絶縁層１０４または絶縁層１１６の５倍以上１００倍以下、または５倍以上５０倍以下、または５倍以上３０倍以下の厚さとすることができる。より具体的な例としては、絶縁層１０４及び絶縁層１１６を５０ｎｍ以上３００ｎｍ以下の厚さとし、樹脂層１３１及び樹脂層１３２を、５００ｎｍ以上２０μｍ以下、好ましくは１μｍ以上１０μｍ以下の厚さとすることができる。
　図１Ｂの左側には、図１Ａに示す導電層１３０と導電層１２０ａとの交差部における断面を示している。
　導電層１３０と導電層１２０ａとの間には、少なくとも樹脂層１３１と、樹脂層１３２とが設けられる。樹脂層１３１及び樹脂層１３２は、誘電率が低く、且つ厚く形成された層であるため、導電層１３０と導電層１２０ａとの交差部において、これらの間に生じる容量を極めて小さいものとすることができる。これにより、高解像度、高精細、且つ高フレームレートで駆動可能な表示装置を実現することができる。
　配線間の寄生容量を低減できるため、１つの配線に接続する画素数を大きくすることができ、高い解像度の表示装置を実現できる。解像度はフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などともいう）、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などともいう）またはスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などともいう）に相当する解像度を実現することができる。
　また、配線間の寄生容量が小さいため、精細度を高めても配線の時定数の上昇を抑制できるため、高精細な表示装置を実現できる。精細度は、例えば４００ｐｐｉ以上、または５００ｐｐｉ以上、好ましくは１０００ｐｐｉ以上、より好ましくは２０００ｐｐｉ以上、さらには３０００ｐｐｉ以上であって、１００００ｐｐｉ以下、７５００ｐｐｉ以下、または６０００ｐｐｉ以下の精細度を有する、高精細な表示装置を実現することができる。なお、４００ｐｐｉ未満の精細度の表示装置についても、上記構成を適用することで寄生容量を低減することができるため好ましい。例えば、画面の対角サイズが５０ｉｎｃｈ以上、６０ｉｎｃｈ以上、または７０ｉｎｃｈ以上の大型の表示装置にも、上記構成を好適に用いることができる。
　さらに、配線の時定数を小さくできるため、配線の充放電にかかる時間（例えば、画素の書き込み時間）を短縮できるため、高フレームレートで駆動することが可能となる。例えば、６０Ｈｚ駆動、１２０Ｈｚ駆動、１８０Ｈｚ駆動、さらには２４０Ｈｚ駆動も期待できる。
　また、樹脂層１３１と樹脂層１３２とは、同じ材料を含み、且つ、互いに厚さが等しいことが好ましい。または、樹脂層１３２の厚さが、樹脂層１３１の厚さの８０％以上１２０％以下であることが好ましい。さらに、樹脂層１３１と樹脂層１３２とは、同一材料を用いた、同じ成膜方法により形成されることが好ましい。
　トランジスタ１００を挟む一対の樹脂層１３１と樹脂層１３２を同一材料で形成し、且つ、厚さを同程度とすることで、応力を同程度とすることができる。これにより、トランジスタ１００の上と下とで、応力を同程度にできるため、極端な応力差が生じず、その結果、工程中における膜剥がれ（ピーリング）を抑制することができる。また、トランジスタ１００に、上と下からかかる応力も均一にできるため、トランジスタ１００の電気特性のばらつきを低減できる。
　さらに、絶縁層１０４と絶縁層１１６も同様に、同じ材料を含み、且つ、互いに厚さが等しいことが好ましい。または、絶縁層１１６の厚さが、絶縁層１０４の厚さの８０％以上１２０％以下であることが好ましい。さらに、絶縁層１０４と絶縁層１１６とは、同一材料を用いた、同じ成膜方法により形成されることが好ましい。これにより、工程中の膜剥がれをより効果的に抑制できるだけでなく、トランジスタ１００の電気特性のばらつきを低減できる。
　導電層１０６は絶縁層１０４上に設けられる。絶縁層１０３ａは、導電層１０６を覆って設けられる。絶縁層１０３ｂは、絶縁層１０３ａ上に設けられる。島状の半導体層１０８は、絶縁層１０３ｂ上に設けられ、導電層１０６の一部と重畳する。絶縁層１１０、金属酸化物層１１４、及び導電層１１２は、半導体層１０８及び絶縁層１０３ｂ上にこの順に積層して設けられ、半導体層１０８及び導電層１０６と重畳する部分を有する。絶縁層１１６は、絶縁層１０３ａ、半導体層１０８、絶縁層１１０、金属酸化物層１１４、及び導電層１１２を覆って設けられる。絶縁層１１８は、絶縁層１１６上に設けられる。
　半導体層１０８は、導電層１１２と重畳する領域と、当該領域を挟む一対の低抵抗領域１０８ｎを有する。半導体層１０８の、導電層１１２と重畳する領域は、トランジスタ１００のチャネル形成領域として機能する。一方、一対の低抵抗領域１０８ｎは、トランジスタ１００のソース領域及びドレイン領域として機能する。
　導電層１０６側に位置する絶縁層１０３ａには、窒素を含む絶縁膜を用いることが好ましい。一方、半導体層１０８と接する絶縁層１０３ｂには、酸素を含む絶縁膜を用いることが好ましい。また、絶縁層１０３ａ及び絶縁層１０３ｂは、それぞれプラズマＣＶＤ装置を用いて、大気に触れることなく連続して成膜することが好ましい。
　絶縁層１０３ａとしては、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を用いることができる。
　半導体層１０８と接する絶縁層１０３ｂとしては、その表面に水などの不純物が吸着しにくい、緻密な絶縁膜とすることが好ましい。また、可能な限り欠陥が少なく、水または水素などの不純物が低減された絶縁膜を用いることが好ましい。
　絶縁層１０３ｂとしては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。特に、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。
　半導体層１０８と接する絶縁層１０３ｂは、酸化物絶縁膜を有することが好ましい。また絶縁層１０３ｂは、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１０３ｂは、酸素を放出することが可能な絶縁膜を有する。例えば、酸素雰囲気下にて絶縁層１０３ｂを形成すること、成膜後の絶縁層１０３ｂに対して酸素雰囲気下での熱処理を行うこと、絶縁層１１０の成膜後に酸素雰囲気下で、プラズマ処理等を行うこと、または、絶縁層１０３ｂ上に酸素雰囲気下で酸化物膜（例えば半導体層１０８となる金属酸化物膜）を成膜することなどにより、絶縁層１０３ｂ中に酸素を供給することもできる。なお、上記酸素を供給する各処理において、酸素に代えて、または酸素に加えて、酸化性ガス（例えば一酸化二窒素、オゾンなど）を用いてもよい。
　半導体層１０８は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含む。半導体層１０８は、少なくともインジウムと酸素とを含むことが好ましい。半導体層１０８がインジウムの酸化物を含むことで、キャリア移動度を高めることができる。例えばアモルファスシリコンを用いた場合よりも大きな電流を流すことのできるトランジスタを実現できる。
　半導体層１０８の、導電層１１２と重なる領域が、チャネル形成領域として機能する。また半導体層１０８は、チャネル形成領域を挟んで、一対の低抵抗領域１０８ｎを有することが好ましい。低抵抗領域１０８ｎは、チャネル形成領域よりもキャリア濃度の高い領域であり、ソース領域、及びドレイン領域として機能する。
　低抵抗領域１０８ｎは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度の高い領域、酸素欠損量の多い領域、水素濃度の高い領域、または、不純物濃度の高い領域とも言うことができる。
　ここで、半導体層１０８の組成について説明する。半導体層１０８は、少なくともインジウムと酸素を含む金属酸化物を含むことが好ましい。また、半導体層１０８は、これらに加えて亜鉛を含んでいてもよい。また、半導体層１０８は、ガリウムを含んでいてもよい。
　半導体層１０８としては、代表的には、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯとも表記する）などを用いることができる。また、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物）、またはシリコンを含むインジウムスズ酸化物などを用いることもできる。
　ここで、半導体層１０８の組成は、トランジスタ１００の電気的特性、及び信頼性などに大きく影響する。例えば、半導体層１０８中のインジウムの含有量を多くすることで、キャリア移動度が向上し、電界効果移動度の高いトランジスタを実現することができる。
　ここで、トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ゲートバイアスストレス試験（ＧＢＴ：Ｇａｔｅ　Ｂｉａｓ　Ｓｔｒｅｓｓ　Ｔｅｓｔ）がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、白色ＬＥＤ光などの光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験を、それぞれＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　特に、酸化物半導体を用いたｎ型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　ここで、半導体層１０８の組成として、ガリウムを含まない、またはガリウムの含有率の低い金属酸化物膜を用いることで、ＰＢＴＳ試験でのしきい値電圧の変動量を小さくすることができる。また、ガリウムを含む場合には、半導体層１０８の組成として、インジウムの含有量よりも、ガリウムの含有量を小さくすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　より具体的には、半導体層１０８にＩｎ−Ｇａ−Ｚｎ酸化物を用いた場合、Ｉｎの原子数比が、Ｇａの原子数比よりも高い金属酸化物膜を、半導体層１０８に適用することができる。また、Ｚｎの原子数比が、Ｇａの原子数比よりも高い金属酸化物膜を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、且つＺｎ＞Ｇａを満たす金属酸化物膜を、半導体層１０８に適用することが好ましい。
　例えば、半導体層１０８として、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、またはこれらの近傍である、金属酸化物膜を用いることができる。
　または、半導体層１０８として、金属元素の原子数比が上述の範囲である金属酸化物ターゲットを用いたスパッタリング法により成膜された膜であることが好ましい。このとき、成膜後の半導体層１０８の組成は、金属酸化物ターゲットの組成からずれる場合がある。
　また、半導体層１０８に、ガリウムを含まない金属酸化物膜を適用してもよい。例えば、Ｉｎ−Ｚｎ酸化物を半導体層１０８に適用することができる。このとき、金属酸化物膜に含まれる金属元素の原子数に対するＩｎの原子数比を高くすることで、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対するＺｎの原子数比を高くすることで、結晶性の高い金属酸化物膜となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層１０８には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物膜を適用してもよい。ガリウムを全く含まない金属酸化物膜を用いることで、特にＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
　例えば、酸化インジウム、インジウム亜鉛酸化物、インジウムスズ酸化物などの酸化物膜を、半導体層１０８に用いることができる。
　なお、ここでは代表的にガリウムについて説明したが、ガリウムに代えて元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）を用いた場合にも上記記載を適用できる。特に、Ｍは、ガリウム、アルミニウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
　半導体層１０８には、結晶性を有する金属酸化物膜を用いることが好ましい。例えば、後述するＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶構造等を有する金属酸化物膜を用いることができる。結晶性を有する金属酸化物膜を半導体層１０８に用いることにより、半導体層１０８中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
　半導体層１０８として、結晶性が高いほど、膜中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物膜を用いることで、大きな電流を流すことのできるトランジスタを実現することができる。
　金属酸化物膜をスパッタリング法により成膜する場合、成膜時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。また、成膜時に用いる成膜ガス全体に対する酸素ガスの流量の割合（酸素流量比ともいう）が高いほど、結晶性の高い金属酸化物膜を成膜することができる。
　半導体層１０８の低抵抗領域１０８ｎは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
　低抵抗領域１０８ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
　低抵抗領域１０８ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、またはＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
　導電層１１２、金属酸化物層１１４、及び絶縁層１１０は、上面形状が互いに概略一致するように加工されている。
　なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
　絶縁層１１０に用いることのできる絶縁膜としては、上記絶縁層１０３ｂの記載を援用することができる。
　絶縁層１１０と導電層１１２との間に位置する金属酸化物層１１４は、絶縁層１１０に含まれる酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層１１４は、導電層１１２に含まれる水素または水が絶縁層１１０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
　金属酸化物層１１４により、導電層１１２にアルミニウムまたは銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層１１０から導電層１１２へ酸素が拡散することを防ぐことができる。また、導電層１１２が水素を含む場合であっても、導電層１１２から絶縁層１１０を介して半導体層１０８へ水素が拡散することを防ぐことができる。その結果、半導体層１０８のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
　金属酸化物層１１４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、金属酸化物層１１４はゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、金属酸化物層１１４はゲート電極の一部として機能する。
　金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
　金属酸化物層１１４として、例えば酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
　また、金属酸化物層１１４として、半導体層１０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層１０８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層１１４として、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
　また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０または半導体層１０８に好適に酸素を添加することができる。
　絶縁層１１６は、低抵抗領域１０８ｎの上面に接して設けられる。絶縁層１１６は、低抵抗領域１０８ｎを低抵抗化させる機能を有することが好ましい。このような絶縁層１１６としては、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に不純物を供給することのできる絶縁膜を用いることができる。または、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎ中に酸素欠損を生じさせることのできる絶縁膜を用いることができる。または、絶縁層１１６の成膜時、または成膜後に加熱することにより、低抵抗領域１０８ｎに歪を与えることのできる絶縁膜を用いることができる。
　例えば、絶縁層１１６として、低抵抗領域１０８ｎに不純物を供給する供給源として機能する絶縁膜を用いることができる。このとき、絶縁層１１６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層１１６を半導体層１０８に接して形成することで、低抵抗領域１０８ｎに水素などの不純物を供給し、低抵抗領域１０８ｎを低抵抗化させることができる。
　絶縁層１１６は、成膜の際に用いる成膜ガスに、水素元素などの不純物元素を含むガスを用いて成膜される膜であることが好ましい。また絶縁層１１６の成膜温度が低いほど、半導体層１０８に効果的に多くの不純物元素を供給することができる。絶縁層１１６の成膜温度としては、例えば２００℃以上５００℃以下、好ましくは２２０℃以上４５０℃以下、より好ましくは２３０℃以上４００℃以下とすることができる。
　また、絶縁層１１６の成膜を減圧下で、且つ加熱して行うことで、半導体層１０８中の低抵抗領域１０８ｎとなる領域からの酸素の脱離を促進することができる。酸素欠損が多く形成された半導体層１０８に、水素などの不純物を供給することで、低抵抗領域１０８ｎ中のキャリア密度が高まり、より効果的に低抵抗領域１０８ｎを低抵抗化させることができる。
　絶縁層１１６としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素または酸素などに対するブロッキング性を有するため、外部から半導体層への水素の拡散と、半導体層から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。または、酸化シリコン、酸化アルミニウム、酸化ハフニウムなどの酸化物を含む絶縁膜を用いることもできる。
　絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１０としては、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
　なお、絶縁層１１６及び絶縁層１１８のいずれか一方を設けなくてもよい。または絶縁層１１６と絶縁層１１８の積層順を変更してもよい。
　樹脂層１３２上に設けられる導電層１２０ａ及び導電層１２０ｂの一部は、トランジスタ１００の低抵抗領域１０８ｎと電気的に接続され、ソース電極またはドレイン電極として機能するともいえる。導電層１２０ａ及び導電層１２０ｂは、それぞれ樹脂層１３２、絶縁層１１８、及び絶縁層１１６に設けられた開口部１４１ａまたは開口部１４１ｂを介して、低抵抗領域１０８ｎに電気的に接続される。
　またここでは、導電層１１２、導電層１０６、及び導電層１３０が、それぞれ電気的に接続されている例を示している。導電層１１２は、金属酸化物層１１４、絶縁層１１０、絶縁層１０３ｂ、及び絶縁層１０３ａに設けられた開口部１４２において、導電層１０６と電気的に接続されている。また導電層１０６は、絶縁層１０４及び樹脂層１３１に設けられた開口部１４３において、導電層１３０と電気的に接続されている。
　なお、ここでは一対のゲート電極の両方を、導電層１３０と電気的に接続する例を示したが、いずれか一方を導電層１３０と電気的に接続する構成としてもよい。例えば導電層１３０と導電層１１２を、導電層１０６を介さずに電気的に接続する場合、導電層１０６と同一の導電膜を加工して形成した中継電極を介して、導電層１３０と導電層１０６とを電気的に接続すればよい。または、金属酸化物層１１４から導電層１３０の上面に達する開口部を形成し、導電層１１２と導電層１３０とを直接的に接続してもよい。
　また、導電層１０６を半導体層１０８の下に設けない構成とすることで、一方のゲートのみを有するトランジスタ（シングルゲートのトランジスタともいう）としてもよい。このとき、トランジスタはチャネルが形成される半導体層１０８よりも上部にゲートを有する、いわゆるトップゲート型のトランジスタとすることができる。例えば図１Ｃにおいて、導電層１０６の右側の端部が、開口部１４２と半導体層１０８との間に位置するように形成することで、シングルゲートのトランジスタを実現できる。
〔構成例２〕
　図２Ａ及び図２Ｂに、上記構成例１とは一部の構成が異なる例を示す。図２Ａ及び図２Ｂに示す構成は、絶縁層１１０の形状が異なる点で、主に相違している。
　絶縁層１１０は、絶縁層１０３ｂの上面、半導体層１０８の上面及び側面を覆って設けられている。絶縁層１１０は、半導体層１０８のチャネル形成領域だけでなく、低抵抗領域１０８ｎの上面に接して設けられている。
　低抵抗領域１０８ｎは、絶縁層１１０、金属酸化物層１１４、及び導電層１１２を形成した後に、導電層１１２をマスクとして、絶縁層１１０を介して不純物などを供給することで形成することができる。例えば、プラズマ処理、プラズマイオンドーピング法、またはイオン注入法などにより、絶縁層１１０を介して、上述した不純物元素を半導体層１０８に供給することができる。
　絶縁層１１０をこのような構成とすることで、導電層１１２の端部近傍における絶縁層１１６の被覆性を向上させることができるため、信頼性、および作製歩留まりを高めることができる。
〔構成例３〕
　図３Ａに示す構成は、導電層１２１ａ及び導電層１２１ｂを有する点で、上記構成例１と主に相違している。
　導電層１２０ａは、導電層１２１ａを介して、低抵抗領域１０８ｎと電気的に接続されている。また導電層１２０ｂは、導電層１２１ｂを介して、低抵抗領域１０８ｎと電気的に接続されている。そのため、導電層１２１ａ及び導電層１２１ｂは、それぞれ中継配線ともいうことができる。
　導電層１２１ａ及び導電層１２１ｂは、絶縁層１１８と樹脂層１３２との間に設けられている。導電層１２１ａ及び導電層１２１ｂは、それぞれ絶縁層１１８及び絶縁層１１６に設けられた開口部において、低抵抗領域１０８ｎと電気的に接続されている。
　導電層１２０ａと導電層１２０ｂは、樹脂層１３２に設けられた開口部において、それぞれ導電層１２１ａ、導電層１２１ｂと電気的に接続されている。
　このように、中継配線として機能する導電層１２１ａ及び導電層１２１ｂを、絶縁層１１８と樹脂層１３２との間に配置することで、深いコンタクトホールを形成する必要がなくなるため、作製歩留まりを高めることができる。例えば、樹脂を含む樹脂層１３２と、無機絶縁膜を含む絶縁層１１８及び絶縁層１１６とを、一連の工程で開口する場合では、加工条件の制約が厳しくなるだけでなく、開口部の底部に位置する半導体層１０８が消失してしまう、または開口径が大きくなってしまう、などの不具合が生じる場合ある。
　また図３Ａでは、導電層１２０ａと導電層１２１ａとの接続部において、樹脂層１３２に設けられた開口部と、絶縁層１１８及び絶縁層１１６に設けられた開口部とが、互いに重なる例を示している。また、導電層１２０ｂと導電層１２１ｂとの接続部のように、上記２つの開口部をずらして、これらが重畳しないように設けることもできる。
　図３Ｂは、上記構成例２で例示した構成に、導電層１２１ａ及び導電層１２１ｂを適用した場合の例である。導電層１２１ａ及び導電層１２１ｂは、それぞれ絶縁層１１８、絶縁層１１６、及び絶縁層１１０に設けられた開口部において、低抵抗領域１０８ｎと電気的に接続されている。
［作製方法例］
　以下では、上記で例示した半導体装置の作製方法の一例について、図面を参照して説明する。ここでは、構成例２、図２Ａ、図２Ｂで例示した半導体装置を例に挙げて説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、または熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）光またはＸ線を用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
　図４Ａ乃至図８Ｂには、構成例２で例示した半導体装置の作製工程の各段階におけるチャネル長方向及びチャネル幅方向の断面を並べて示している。
〔導電層１３０の形成〕
　基板１０２上に導電膜を成膜し、これをエッチングにより加工して、配線として機能する導電層１３０を形成する（図４Ａ）。
　このとき、後に形成する樹脂層１３１が平坦化膜として機能し、被覆性が極めて高いため、導電層１３０をテーパ形状にしなくてもよい。また、導電層１３０を厚くすることも可能であるため、導電層１３０が適用された配線の配線抵抗を低減することができる。
　また、導電層１０６となる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。例えば大型の表示装置に適用する場合、または解像度の高い表示装置とする場合には、銅を含む導電膜を用いることが好ましい。また、導電層１０６に銅を含む導電膜を用いた場合であっても、絶縁層１０３ａにより銅が半導体層１０８側に拡散することが抑制されるため、信頼性の高いトランジスタを実現できる。
〔樹脂層１３１の形成〕
　続いて、基板１０２及び導電層１３０を覆う樹脂層１３１を形成する（図４Ｂ）。
　樹脂層１３１は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により、樹脂前駆体と溶媒の混合材料を支持基板上に形成する。その後、加熱処理を行うことにより、溶媒等を除去しつつ、材料を硬化させ、有機樹脂を含む樹脂層１３１を形成することができる。
　樹脂層１３１に用いることのできる有機樹脂としては、代表的にはポリイミドを用いることができる。ポリイミドは、耐熱性に優れるため好ましい。このほかにアクリル、エポキシ、ポリアミド、ポリイミドアミド、シロキサン、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。
　例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。または、可溶性のポリイミドを含む材料を用いてもよい。
　樹脂層１３１に用いる有機樹脂は、感光性、または非感光性のいずれの樹脂を用いてもよい。感光性のポリイミドは、表示パネルの平坦化膜等に好適に用いられる材料であるため、形成装置及び材料などを共有することができる。そのため本発明の一態様の構成を実現するために新たな装置及び材料などを必要としない。また、感光性の樹脂材料を用いることにより、露光及び現像処理を施すことで、例えば、開口部を形成すること、または不要な部分を除去することができる。さらに露光方法及び露光条件などを最適化することで、表面に凹凸形状を形成することも可能となる。例えば多重露光技術、またはハーフトーンマスクもしくはグレートーンマスクを用いた露光技術などを用いればよい。
〔絶縁層１０４の形成〕
　続いて、樹脂層１３１上に絶縁層１０４を形成する（図４Ｃ）。絶縁層１０４は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
〔開口部１４３の形成〕
　続いて、絶縁層１０４上にレジストマスクを形成し、絶縁層１０４の一部をエッチングにより除去することで、絶縁層１０４に開口を形成する。続いて、絶縁層１０４をハードマスクとして用いて、樹脂層１３１の一部に、導電層１３０に達する開口を形成することで、開口部１４３を形成する（図４Ｄ）。
　このように、絶縁層１０４をハードマスクとして用いることで、開口部１４３の径を小さくすることができる。このとき、絶縁層１０４の加工に用いたレジストマスクは、絶縁層１０４のエッチング後に除去することが好ましい。また、樹脂層１３１は、ドライエッチングによりエッチングすることが好ましい。例えば、プラズマを用いたアッシング処理によりエッチングすることができる。
　なお、上記とは異なる方法として、以下の方法を用いて開口部１４３を形成してもよい。まず、樹脂層１３１に感光性の材料を用い、露光及び現像を行うことで、導電層１３０と重なる開口を備える樹脂層１３１を形成する。続いて、絶縁層１０４を成膜したのち、樹脂層１３１の開口と重なる部分をエッチングにより除去することで、開口部１４３を形成することができる。この方法では、厚い樹脂層１３１をエッチングする工程を省略することができる。
〔導電層１０６の形成〕
　続いて、絶縁層１０４及び開口部１４３を覆って導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６を形成する（図４Ｅ）。
　このとき、図４Ｅに示すように、導電層１０６の端部がテーパ形状となるように加工することが好ましい。これにより、次に形成する絶縁層１０３ａの段差被覆性を高めることができる。
　また、導電層１０６となる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。
〔絶縁層１０３ａ、絶縁層１０３ｂの形成〕
　続いて、絶縁層１０４及び導電層１０６を覆って、絶縁層１０３ａ及び絶縁層１０３ｂを形成する（図４Ｆ）。絶縁層１０３ａ及び絶縁層１０３ｂは、ＰＥＣＶＤ法、ＡＬＤ法、またはスパッタリング法などを用いて形成することができる。
　ここでは、絶縁層１０３ａ及び絶縁層１０３ｂを積層して形成する。特に、絶縁層１０３ａ及び絶縁層１０３ｂは、ＰＥＣＶＤ法により形成することが好ましい。
　絶縁層１０３ｂを形成した後に、絶縁層１０３ｂに対して酸素を供給する処理を行ってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法またはイオン注入法などにより、絶縁層１０３ｂに酸素を供給してもよい。
〔半導体層１０８の形成〕
　続いて、絶縁層１０３ｂ上に金属酸化物膜を成膜し、その一部をエッチングすることにより、島状の半導体層１０８を形成する（図５Ａ）。
　金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　金属酸化物膜は、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜は、可能な限り水素または水などの不純物が低減され、高純度な膜であることが好ましい。特に、結晶性を有する金属酸化物膜を用いることが好ましい。
　また、金属酸化物膜を成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）とを混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
　金属酸化物膜を成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
　金属酸化物膜の成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することにより、結晶性を低くすることができる。
　また、金属酸化物膜を成膜する前に、絶縁層１０３ｂの表面に吸着した水または水素、有機物等を脱離させるための処理、及び絶縁層１０３ｂ中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。または、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気下におけるプラズマ処理により、絶縁層１０３ｂに酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１０３ｂの表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１０３ｂの表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。
　なお、半導体層１０８として、複数の金属酸化物膜を積層した積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
　金属酸化物膜の加工には、ウェットエッチング法またはドライエッチング法のいずれか一方、または双方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３ｂの一部がエッチングされ、薄くなる場合がある。例えば、絶縁層１０３ｂがエッチングにより消失し、絶縁層１０３ａの表面が露出する場合もある。
　ここで、金属酸化物膜の成膜後、または金属酸化物膜を半導体層１０８に加工した後に、加熱処理を行うことが好ましい。加熱処理により、金属酸化物膜または半導体層１０８中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、金属酸化物膜または半導体層１０８の膜質が向上する（例えば欠陥の低減、結晶性の向上など）場合がある。
　また、加熱処理により、絶縁層１０３ｂから金属酸化物膜、または半導体層１０８に酸素を供給することもできる。このとき、半導体層１０８に加工する前に加熱処理を行うことがより好ましい。
　加熱処理の温度は、代表的には１５０℃以上基板の歪み点未満、または２００℃以上５００℃以下、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。
　加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。または、乾燥空気雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などができるだけ含まれないことが好ましい。該加熱処理は、電気炉、またはＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔絶縁層１１０の形成〕
　続いて、絶縁層１０３ｂ及び半導体層１０８を覆って、絶縁層１１０を形成する。
　絶縁層１１０は、ＰＥＣＶＤ法により形成することが好ましい。
　また、絶縁層１１０の成膜前に、半導体層１０８の表面に対してプラズマ処理を行なうことが好ましい。当該プラズマ処理により、半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０８と絶縁層１１０との界面における不純物を低減できるため、信頼性の高いトランジスタを実現できる。特に、半導体層１０８の形成から、絶縁層１１０の成膜までの間に半導体層１０８の表面が大気に曝される場合には好適である。プラズマ処理としては、例えば酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気下で行うことができる。また、プラズマ処理と絶縁層１１０の成膜とは、大気に曝すことなく連続して行われることが好ましい。
　ここで、絶縁層１１０を成膜した後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０中に含まれる、または表面に吸着した水素または水を除去することができる。また、絶縁層１１０中の欠陥を低減することができる。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
〔金属酸化物膜１１４ｆの形成〕
　続いて、絶縁層１１０上に、金属酸化物膜１１４ｆを形成する（図５Ｂ）。
　金属酸化物膜１１４ｆは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜１１４ｆの成膜時に絶縁層１１０に酸素を供給することができる。なお、金属酸化物膜１１４ｆの成膜時に、半導体層１０８に酸素が供給されてもよい。
　金属酸化物膜１１４ｆを、上記半導体層１０８の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記半導体層１０８の記載を援用することができる。
　例えば金属酸化物膜１１４ｆの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成してもよい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
　金属酸化物膜１１４ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００％以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下とする。特に、酸素流量比を１００％とし、成膜室内の酸素分圧を１００％にできるだけ近づけることが好ましい。
　このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１１４ｆを形成することにより、金属酸化物膜１１４ｆの成膜時に、絶縁層１１０へ酸素を供給するとともに、絶縁層１１０から酸素が脱離することを防ぐことができる。その結果、絶縁層１１０に極めて多くの酸素を閉じ込めることができる。
　金属酸化物膜１１４ｆの成膜後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０に含まれる酸素を、半導体層１０８に供給することができる。金属酸化物膜１１４ｆが絶縁層１１０を覆った状態で加熱することにより、絶縁層１１０から外部へ酸素が脱離することを防ぎ、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層１０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
　また、金属酸化物膜１１４ｆの成膜後、または当該加熱処理後に、金属酸化物膜１１４ｆを除去してもよい。
〔開口部１４２の形成〕
　続いて、金属酸化物膜１１４ｆ、絶縁層１１０、絶縁層１０３ｂ、及び絶縁層１０３ａの一部をエッチングすることで、導電層１０６に達する開口部１４２を形成する（図５Ｃ）。これにより、導電層１０６と、後に形成する導電層１１２とを、開口部１４２を介して電気的に接続することができる。
〔導電層１１２、金属酸化物層１１４の形成〕
　続いて、金属酸化物膜１１４ｆ上に、導電層１１２となる導電膜１１２ｆを成膜する（図５Ｄ）。
　導電膜１１２ｆとしては、低抵抗な金属または合金材料を用いることが好ましい。また、導電膜１１２ｆとして、水素を放出しにくい材料であり、また水素が拡散しにくい材料を用いることが好ましい。また、導電膜１１２ｆとして、酸化しにくい材料を用いることが好ましい。
　例えば導電膜１１２ｆは、金属または合金を含むスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
　例えば、導電膜１１２ｆとして、酸化しにくく、水素が拡散しにくい導電膜と、低抵抗な導電膜とを積層した積層膜とすることが好ましい。
　続いて、導電膜１１２ｆ及び金属酸化物膜１１４ｆの一部をエッチングすることで、導電層１１２及び金属酸化物層１１４を形成する。導電膜１１２ｆ及び金属酸化物膜１１４ｆは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１２をハードマスクとして用いて、金属酸化物膜１１４ｆをエッチングしてもよい。
　導電膜１１２ｆ及び金属酸化物膜１１４ｆのエッチングとして、特にウェットエッチング法を用いることが好ましい。
　これにより、上面形状が概略一致した導電層１１２及び金属酸化物層１１４を形成することができる。
　このように、絶縁層１１０をエッチングせずに、半導体層１０８の上面及び側面、並びに絶縁層１０３ｂを覆った構造とすることで、導電膜１１２ｆ等のエッチングの際に、半導体層１０８、絶縁層１０３ｂなどがエッチングされ、薄膜化することを防ぐことができる。
〔不純物元素の供給処理〕
　続いて、導電層１１２をマスクとして、絶縁層１１０を介して半導体層１０８に不純物元素１４０を供給（添加、または注入ともいう）する処理を行う（図６Ａ）。これにより、半導体層１０８の導電層１１２に覆われない領域に、低抵抗領域１０８ｎを形成することができる。このとき、半導体層１０８の導電層１１２と重なる領域に、不純物元素１４０ができるだけ供給されないように、マスクとなる導電層１１２等の材料及び厚さなどを考慮して、不純物元素１４０の供給処理の条件を決定することが好ましい。これにより、半導体層１０８の導電層１１２と重なる領域に、不純物濃度が十分に低減されたチャネル形成領域を形成することができる。
　不純物元素１４０の供給は、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
　不純物元素１４０の供給処理において、半導体層１０８と絶縁層１１０との界面、または半導体層１０８中の当該界面に近い部分、または絶縁層１１０中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層１０８と絶縁層１１０の両方に、最適な濃度の不純物元素１４０を供給することができる。
　不純物元素１４０としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
　不純物元素１４０の原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスまたはＢＦ３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
　その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体または液体を加熱して気化させたものを用いてもよい。
　不純物元素１４０の添加は、絶縁層１１０及び半導体層１０８の組成、密度、及び厚さなどを考慮して、加速電圧またはドーズ量などの条件を設定することで制御することができる。
　例えば、イオン注入法またはプラズマイオンドーピング法でホウ素またはリンの添加を行う場合、ドーズ量は、例えば１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下、より好ましくは１×１０１５ｉｏｎｓ／ｃｍ２以上３×１０１６ｉｏｎｓ／ｃｍ２以下の範囲とすることができる。
　なお、不純物元素１４０の供給方法としてはこれに限られず、例えば加熱による熱拡散を利用した処理、またはプラズマ処理などを用いてもよい。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
　本発明の一態様では、絶縁層１１０を介して不純物元素１４０を半導体層１０８に供給することができる。そのため、半導体層１０８が結晶性を有する場合であっても、不純物元素１４０の供給の際に半導体層１０８が受けるダメージが軽減され、結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
〔絶縁層１１６及び絶縁層１１８の形成〕
　続いて、絶縁層１１０、金属酸化物層１１４、及び導電層１１２を覆って、絶縁層１１６及び絶縁層１１８を形成する（図６Ｂ）。
　絶縁層１１６及び絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、低抵抗領域１０８ｎ等に含まれる不純物が、半導体層１０８のチャネル形成領域を含む周辺部に拡散する恐れがある。また、低抵抗領域１０８ｎの電気抵抗が上昇してしまう恐れがある。そのため、絶縁層１１６及び絶縁層１１８の成膜温度は、これらのことを考慮して決定すればよい。
　例えば、絶縁層１１６及び絶縁層１１８の成膜温度としては、例えば１５０℃以上４００℃以下、好ましくは１８０℃以上３６０℃以下、より好ましくは２００℃以上２５０℃以下とすることが好ましい。絶縁層１１６及び絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
　また、絶縁層１１６及び絶縁層１１８の形成後、加熱処理を行ってもよい。当該加熱処理により、低抵抗領域１０８ｎを、より安定して低抵抗なものとすることができる場合がある。例えば、加熱処理を行うことにより、不純物元素１４０が適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する低抵抗領域１０８ｎが形成されうる。なお、加熱処理の温度が高すぎる（例えば５００℃以上）と、不純物元素１４０がチャネル形成領域内にまで拡散し、トランジスタの電気特性および信頼性の悪化を招く恐れがある。
　加熱処理の条件は、上記記載を援用することができる。
　なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）がある場合には、当該加熱処理と兼ねることができる場合もある。
〔樹脂層１３２の形成〕
　続いて、絶縁層１１８上に開口部を有する樹脂層１３２を形成する（図６Ｃ）。
　樹脂層１３２に用いることができる材料については上記樹脂層１３１の記載を援用できる。ここでは、感光性の材料を用い、露光及び現像を行うことで開口部を備える樹脂層１３２を形成する。
〔開口部１４１ａ、開口部１４１ｂの形成〕
　続いて、樹脂層１３２の開口部と重なる領域における、絶縁層１１８、絶縁層１１６、及び絶縁層１１０の一部をエッチングすることで、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する（図７Ａ）。
　ここでは、樹脂層１３２をエッチングマスクとして用い、絶縁層１１８、絶縁層１１６、及び絶縁層１１０の、樹脂層１３２の開口内に位置する部分をエッチングする。
　なお、上記とは異なる方法として、以下の方法を用いて開口部１４１ａ及び開口部１４１ｂを形成してもよい。まず、樹脂層１３２の形成前において、絶縁層１１８上にレジストマスクを形成し、絶縁層１１８、絶縁層１１６、及び絶縁層１１０にあらかじめ開口を形成する。続いて、感光性の材料を用いて、露光及び現像を行うことで、開口を有する樹脂層１３２を形成する。これにより、開口部１４１ａ及び開口部１４１ｂを形成することができる。
〔導電層１２０ａ、導電層１２０ｂの形成〕
　続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、樹脂層１３２上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図７Ｂ）。
　以上の工程により、トランジスタを備える半導体装置を作製することができる。
〔樹脂層１３３の形成〕
　続いて、導電層１２０ａ、導電層１２０ｂ、及び樹脂層１３２を覆って、開口部１４４を有する樹脂層１３３を形成する（図８Ａ）。
　樹脂層１３３の詳細については、樹脂層１３１及び樹脂層１３２の記載を援用できる。
〔導電層１５０の形成〕
　続いて、開口部１４４を覆うように、樹脂層１３３上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１５０を形成する（図８Ｂ）。
　以上が、作製方法例についての説明である。
［半導体装置の構成要素］
　以下では、本実施の形態の半導体装置に含まれる構成要素について説明する。
〔基板〕
　基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンまたは炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
　また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置を形成してもよい。または、基板１０２と半導体装置の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、半導体装置は耐熱性の劣る基板または可撓性の基板にも転載できる。
〔導電層〕
　導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂ、導電層１２１ａ、導電層１２１ｂ、導電層１３０、及び導電層１５０等は、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
　また、導電層には、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
〔半導体層〕
　半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
　また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
　なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
　また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
　以下では、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
　ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
　ＣＡＡＣ−ＯＳ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物及び欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
　ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
　微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
　ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように（リング状に）輝度の高い領域が観測され、当該リング状の領域内に複数のスポットが観測される場合がある。
　ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ−ＯＳ膜はＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
　ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成することができる。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成することができる。例えば、ｎｃ−ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜することができるため、大型のガラス基板、または樹脂基板などを使う場合に適しており、生産性を高めることができる。
　金属酸化物の結晶構造の一例について説明する。Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
［金属酸化物の構成］
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）は結晶構造の一例を表し、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）は機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与できる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　以上が、金属酸化物の構成についての説明である。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、先の実施の形態で例示した半導体装置を有する表示装置の一例について説明する。
　図９Ａに、以下で例示する表示装置１０の上面概略図を示す。表示装置１０は、画素部１１、回路１２、回路１３、端子部１５ａ、端子部１５ｂ、配線１６ａ、配線１６ｂ、及び配線１６ｃを有する。また、図９Ａでは、表示装置１０にＩＣ１７が実装されている例を示している。
　画素部１１は、複数の画素を有し、画像を表示する機能を有する。
　回路１２及びＩＣ１７は、画素部１１内の各画素に、画素を駆動するための信号を出力する機能を有する。例えば回路１２は、ゲート駆動回路として機能する回路である。また例えばＩＣ１７はソース駆動回路として機能する回路である。図９Ａでは、画素部１１を挟んで２つの回路１２が設けられ、また６つのＩＣ１７が実装されている例を示している。なお、ゲート駆動回路として機能するＩＣを実装し、回路１２を設けない構成としてもよい。また、ソース駆動回路を設け、ＩＣ１７を実装しない構成としてもよい。
　なお、ＩＣなどの集積回路、またはＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）などのコネクターが実装された形態を、表示モジュールと呼ぶこともできる。また、コネクターまたは集積回路などが実装されていない形態を、表示パネルと呼ぶこともできる。
　回路１３は、ＩＣ１７から入力される信号の１つを、２以上の配線に分配する機能を有する回路（例えばデマルチプレクサ回路）である。回路１３を設けることにより、ＩＣ１７が出力する信号の数を低減することができ、ＩＣ１７の端子数を削減できる。または部品点数を削減できる。特に、４Ｋまたは８Ｋなどの極めて高解像度の表示装置を実現する場合には、回路１３を設けることは特に有効である。回路１３は、不要であれば設けなくてもよい。
　端子部１５ａ及び端子部１５ｂには複数の端子が設けられ、ＦＰＣなどのコネクター、または他のＩＣなどの集積回路を接続することができる。端子部１５ａの各端子は、複数の配線１６ａの一つを介して回路１２と電気的に接続される。端子部１５ｂの各端子は、複数の配線１６ｂの一つを介してＩＣ１７と電気的に接続される。またＩＣ１７が有する複数の出力端子は、それぞれ複数の配線１６ｃの一つを介して回路１３と電気的に接続される。
　図９Ｂは、画素部１１における画素電極の配列方法の例を示す上面概略図である。画素部１１は、複数の画素ユニット２０を有する。図９Ｂには、４つの画素ユニット２０を示している。画素ユニット２０は、画素２１ａと画素２１ｂを含んで構成されている。画素２１ａは、画素電極３１ａ、画素電極３２ａ、及び画素電極３３ａを有する。画素２１ｂは、画素電極３１ｂ、画素電極３２ｂ、及び画素電極３３ｂを有する。各画素電極は、後述する表示素子の電極として機能する。また１つの副画素の表示領域２２は、その副画素が有する画素電極の内側に位置する。
　画素ユニット２０が有する６つの画素電極は、縦２つ、横３つのマトリクス状に配置されている。ここで、画素電極３１ａ、画素電極３２ａ、及び画素電極３３ａは、それぞれ異なる色を呈する表示素子の電極とすることができる。また画素電極３１ｂは画素電極３１ａと、画素電極３２ｂは画素電極３２ａと、画素電極３３ｂは画素電極３３ａと、それぞれ同じ色を呈する表示素子の電極とすることができる。なお、ここでは３種類の画素電極の大きさを同じとして明示しているが、それぞれ異なる大きさとしてもよい。または各画素電極上の表示領域２２の大きさを異ならせてもよい。
　なお、ここでは説明を容易にするため画素電極３１ａは赤色（Ｒ）を呈する表示素子の電極としＲの符号を付している。同様に画素電極３２ａは緑色（Ｇ）を呈する表示素子の電極としＧの符号を付し、画素電極３３ａは青色（Ｂ）を呈する表示素子の電極としＢの符号を付している。なお図９Ｂ等に示す画素配列は一例であり、これに限られない。また、Ｒ、Ｇ、Ｂは、これらを互いに入れ替えることができる。また、図９Ｂ等に示す画素配列を左右反転または上下反転した画素配列を用いてもよい。
　なお、表示素子の配列方法は上記に限られず、例えば１つの正方形の中に、長方形形状の３つの表示素子を配列する、いわゆるストライプ配列としてもよい。または、同じ形状の三角形を敷き詰めた格子の頂点に、３つの表示素子のいずれかを配置する、いわゆるデルタ配列としてもよい。
〔画素回路の構成例〕
　以下では、画素ユニット２０が有する画素回路の例について説明する。図９Ｃに、画素ユニット２０の回路図の例を示す。画素ユニット２０には、配線５１ａ及び配線５１ｂと、配線５２ａ乃至配線５２ｄと、配線５３ａ乃至配線５３ｃが接続されている。図９Ｃでは、１つの画素ユニット２０につき信号線として機能する配線（配線５２ａ等）が４本接続された場合の例を示している。
　画素２１ａは、副画素７１ａ、副画素７２ａ、及び副画素７３ａを有する。画素２１ｂは、副画素７１ｂ、副画素７２ｂ、及び副画素７３ｂを有する。各々の副画素は、画素回路（画素回路４１ａ、画素回路４１ｂ、画素回路４２ａ、画素回路４２ｂ、画素回路４３ａまたは画素回路４３ｂ）と表示素子６０を有する。例えば副画素７１ａは、画素回路４１ａと表示素子６０を有する。ここでは、表示素子６０として、有機ＥＬ素子等の発光素子を用いた場合を示す。
　また各々の画素回路は、トランジスタ６１と、トランジスタ６２と、容量素子６３と、を有している。例えば画素回路４１ａにおいて、トランジスタ６１は、ゲートが配線５１ａと電気的に接続し、ソース又はドレインの一方が配線５２ａと電気的に接続し、ソース又はドレインの他方がトランジスタ６２のゲート、及び容量素子６３の一方の電極と電気的に接続している。トランジスタ６２は、ソース又はドレインの一方が表示素子６０の一方の電極と電気的に接続し、ソース又はドレインの他方が容量素子６３の他方の電極、及び配線５３ａと電気的に接続している。表示素子６０の他方の電極は、電位Ｖ１が与えられる配線と電気的に接続している。なお、他の画素回路については、図９Ｃに示すようにトランジスタ６１のゲートが接続する配線、トランジスタ６１のソース又はドレインの一方が接続する配線、及び容量素子６３の他方の電極が接続する配線が異なる以外は、画素回路４１ａと同様の構成を有する。
　図９Ｃにおいて、トランジスタ６１は選択トランジスタとしての機能を有する。またトランジスタ６２は、表示素子６０と直列接続され、表示素子６０に流れる電流を制御する機能を有する。図９Ｃにおいて、選択トランジスタとして機能するトランジスタ６１と、表示素子６０の一方の電極（画素電極）とは、トランジスタ６２を介して電気的に接続されている、と言うことができる。また容量素子６３は、トランジスタ６２のゲートが接続されるノードの電位を保持する機能を有する。なお、トランジスタ６１のオフ状態におけるリーク電流、及びトランジスタ６２のゲートを介したリーク電流等が極めて小さい場合には、容量素子６３を意図的に設けなくてもよい。
　ここで、図９Ｃに示すように、トランジスタ６２はそれぞれ電気的に接続された第１のゲートと第２のゲートを有する構成とすることが好ましい。このように２つのゲートを有する構成とすることで、トランジスタ６２の流すことのできる電流を増大させることができる。特に高精細の表示装置においては、トランジスタ６２のサイズ、特にチャネル幅を大きくすることなく当該電流を増大させることができるため好ましい。
　また、表示素子６０の一対の電極のうち、トランジスタ６２と電気的に接続する電極が、上記画素電極（例えば画素電極３１ａ等）に相当する。ここで、図９Ｃでは、表示素子６０のトランジスタ６２と電気的に接続する電極を陰極、反対側の電極を陽極とした構成を示している。このような構成は、トランジスタ６２がｎチャネル型のトランジスタの場合に特に有効である。すなわち、トランジスタ６２がオン状態のとき、配線５３ａにより与えられる電位がソース電位となるため、表示素子６０の電気抵抗のばらつき、及び電気抵抗の変動によらず、トランジスタ６２に流れる電流を一定とすることができる。
　なお、表示素子６０のトランジスタ６２側の電極を陽極とし、反対側の電極を陰極とした構成としてもよい。このような構成とすることにより、表示素子６０の他方の電極に与える電位Ｖ１に配線５３ａ等に与えられる電位よりも低い固定電位を用いることができる。また当該電位Ｖ１に共通電位または接地電位など、他の回路に用いる電位と共通の電位を用いると、回路構成を簡略化できるため好ましい。
　なお、ここでは画素回路が有するトランジスタとして、ｎチャネル型のトランジスタを用いる例を示したが、ｐチャネル型のトランジスタを用いてもよい。
〔画素レイアウトの例〕
　以下では、画素ユニット２０のレイアウトの一例について説明する。
　図１０Ａ及び図１０Ｂには、１つの副画素のレイアウトの例を示している。ここでは見やすくするため、画素電極を形成する前の例を示している。また、図１０Ｂは、図１０Ａにおける配線５２等を破線で示している。図１０Ａに示す副画素は、トランジスタ６１、トランジスタ６２、及び容量素子６３を有する。トランジスタ６２は、半導体層を挟む２つのゲートを有するトランジスタである。
　トランジスタ６１及びトランジスタ６２に、実施の形態１で例示したトランジスタを適用することができる。
　図１０Ａ等では、同一の導電膜を加工して形成されたパターンに、同じハッチングパターンを付して示している。最も下側に位置する導電層（導電層１３０）により、配線５１が形成されている。これよりも後に形成される導電層（導電層１０６ａ、導電層１０６ｂ等）により、中継配線、及びトランジスタ６２の一方のゲートなどが形成されている。これよりも後に形成される導電層（導電層１１２ａ、導電層１１２ｂ等）により、トランジスタ６１のゲート及びトランジスタ６２のもう一方のゲートなどが形成されている。これよりも後に形成される導電層（導電層１２１ａ、導電層１２１ｂ、導電層１２１ｃ、導電層１２１ｄ等）により、各トランジスタのソース電極及びドレイン電極、並びに容量素子６３の一方の電極などが形成されている。これよりも後に形成される導電層（導電層１２０ａ、導電層１２０ｂ、導電層１２０ｃ等）により、配線５２、配線５３、及び中継配線等が形成されている。配線５３の一部は、容量素子６３のもう一方の電極として機能する。導電層１２０ｃは、トランジスタ６２と画素電極３１等とを接続する中継配線として機能する。また、トランジスタ６１は半導体層１０８ａを有し、トランジスタ６２は半導体層１０８ｂを有する。
　図１０Ｃには、図１０Ａで例示した副画素を用いた画素ユニット２０のレイアウトの一例を示している。図１０Ｃには、各画素電極と、表示領域２２も明示している。
　ここでは、配線５１ａと電気的に接続する３つの副画素と、配線５１ｂと電気的に接続する３つの副画素は、それぞれ左右対称となっている例を示している。これにより、配線５２ａ等の延伸方向に向かって同じ色の副画素をジグザグに配列し、且つ、これら副画素が信号線として機能する一つの配線に接続する構成としたとき、副画素内の配線の長さなどを揃えることができるため、副画素間の輝度のばらつきを抑制することができる。
　なお、配線５１ａと電気的に接続する３つの副画素の表示領域２２と、配線５１ｂと電気的に接続する３つの副画素の表示領域２２とが、配線５１ａの延伸方向に、配列ピッチの半分の距離ずれるように配列してもよい。これにより、いわゆるデルタ配列を実現できる。
　以上が画素レイアウトの例についての説明である。
　本実施の形態で例示した表示装置により、極めて高精細な表示装置を実現することができる。また、表示品位が高められた表示装置を提供できる。また、視野角特性が向上した表示装置を提供できる。また、開口率が高められた表示装置を提供できる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の表示装置の断面構成例について説明する。
［断面構成例１］
　図１１に、表示パネル７００の断面概略図を示している。図１１は、画素部７０２と、ゲートドライバ回路部７０６と、ＦＰＣ端子部７０８と、を含む断面を示している。画素部７０２は、トランジスタ７５０、トランジスタ７５４、及び容量素子７９０を有する。ゲートドライバ回路部７０６は、トランジスタ７５２を有する。
　トランジスタ７５０、トランジスタ７５２、及びトランジスタ７５４に、実施の形態１で例示したトランジスタを適用することができる。
　トランジスタ７５０、トランジスタ７５２、及びトランジスタ７５４は、チャネルが形成される半導体層に、酸化物半導体を適用したトランジスタである。なお、これに限られず、半導体層に、シリコン（アモルファスシリコン、多結晶シリコン、または単結晶シリコン）、または有機半導体を用いたトランジスタなどを適用することもできる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を著しく低くできる。そのため、このようなトランジスタが適用された画素は、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減することができる。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示パネルに用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物膜を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造を有する。また、上部電極には、トランジスタ７５０のソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
　表示パネル７００は、支持基板７４５と、支持基板７４０とを有する。支持基板７４５及び支持基板７４０としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。
　トランジスタ７５０、トランジスタ７５２、トランジスタ７５４、及び容量素子７９０等は、絶縁層７４４上に設けられる。支持基板７４５と絶縁層７４４とは、接着層７４２によって貼り合されている。
　導電層７２０は、絶縁層７４４上に設けられる。樹脂層７２２は、絶縁層７４４及び導電層７２０を覆って設けられる。絶縁層７２３は、樹脂層７２２を覆って設けられる。
　トランジスタ７５０、トランジスタ７５２、トランジスタ７５４、及び容量素子７９０等は、絶縁層７２３上に設けられる。
　トランジスタ７５０、トランジスタ７５２、トランジスタ７５４は、それぞれ第１のゲート電極として機能する導電層７９１、第１のゲート絶縁層として機能する絶縁層７９２、半導体層７９３、第２のゲート絶縁層として機能する絶縁層７９４、及び第２のゲート電極として機能する導電層７９５等を有する。またトランジスタ７５０、トランジスタ７５２、トランジスタ７５４を覆って、絶縁層７２６が設けられている。
　絶縁層７２６上には樹脂層７２４が設けられ、樹脂層７２４上に導電層７２５等が設けられる。
　また、導電層７９１と同一の導電膜を加工して形成される導電層７２１は、絶縁層７２３及び樹脂層７２２に設けられた開口部において、導電層７２０と電気的に接続されている。
　導電層７２０の一部は、ゲート線として機能する。導電層７２５の一部は、ソース線として機能する。導電層７２０の一部と、導電層７２５の一部は、少なくとも樹脂層７２２及び樹脂層７２４を介して重畳している。
　また、トランジスタ７５０、トランジスタ７５２、トランジスタ７５４、及び容量素子７９０上には、平坦化膜として機能する絶縁層７７０が設けられている。
　画素部７０２が有するトランジスタ７５０、トランジスタ７５４、及びゲートドライバ回路部７０６が有するトランジスタ７５２は、互いに異なる構造のトランジスタを用いてもよい。例えば、いずれかにトップゲート型のトランジスタを適用し、他のいずれかにボトムゲート型のトランジスタを適用した構成としてもよい。
　ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０等のソース電極及びドレイン電極と同じ導電膜で形成されている。
　また表示パネル７００は、発光素子７８２、着色層７３６、遮光層７３８等を有する。
　発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電層７８８を有する。導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、絶縁層７７０上に設けられ、画素電極として機能する。また導電層７７２の端部を覆って絶縁層７３０が設けられ、絶縁層７３０及び導電層７７２上にＥＬ層７８６と導電層７８８が積層して設けられている。
　導電層７７２には、可視光に対して反射性を有する材料を用いることができる。例えば、アルミニウム、銀等を含む材料を用いることができる。また、導電層７８８には、可視光に対して透光性を有する材料を用いることができる。例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。そのため、発光素子７８２は、被形成面とは反対側（支持基板７４０側）に光を射出する、トップエミッション型の発光素子である。
　ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。ＥＬ層７８６は、電流が流れた際に白色の光を呈する発光材料を含む。
　発光材料としては、蛍光材料、燐光材料、熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料、無機化合物（量子ドット材料など）などを用いることができる。量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
　遮光層７３８と、着色層７３６は、絶縁層７４６の一方の面に設けられている。着色層７３６は、発光素子７８２と重なる位置に設けられている。また、遮光層７３８は、画素部７０２において、発光素子７８２と重ならない領域に設けられている。また遮光層７３８は、ゲートドライバ回路部７０６等にも重ねて設けられていてもよい。
　支持基板７４０は、絶縁層７４６の他方の面に、接着層７４７によって貼り合されている。また、支持基板７４０と支持基板７４５とは、封止層７３２によって貼り合されている。
　ここでは、発光素子７８２が有するＥＬ層７８６として、白色の発光を呈する発光材料が適用されている。発光素子７８２が発する白色の発光は、着色層７３６により着色されて外部に射出される。ＥＬ層７８６は、異なる色を呈する画素に亘って設けられる。画素部７０２に、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）のいずれかを透過する着色層７３６が設けられた画素をマトリクス状に配置することで、表示パネル７００は、フルカラーの表示を行うことができる。
　また、導電層７８８として、透過性及び反射性を有する導電膜を用いてもよい。このとき、導電層７７２と導電層７８８との間で微小共振器（マイクロキャビティ）構造を実現し、特定の波長の光を強めて射出する構成とすることができる。またこのとき、導電層７７２と導電層７８８との間に光学距離を調整するための光学調整層を配置し、当該光学調整層の厚さを異なる色の画素間で異ならせることで、それぞれの画素から射出される光の色純度を高める構成としてもよい。
　なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色層７３６、及び上述した光学調整層の少なくとも一方を設けない構成としてもよい。その場合、メタルマスクなどのシャドーマスクを用いた真空蒸着法により、ＥＬ層７８６を作り分けてもよいし、フォトリソグラフィ法により、ＥＬ層７８６を島状または縞状に加工してもよい。
　ここで、絶縁層７４４と絶縁層７４６には、それぞれ透湿性の低いバリア膜として機能する無機絶縁膜を用いることが好ましい。このような絶縁層７４４と絶縁層７４６との間に、発光素子７８２及びトランジスタ７５０等が挟持された構成とすることで、これらの劣化が抑制され、信頼性の高い表示パネルを実現できる。
　図１２に示す表示パネル７００Ａは、支持基板７４０に代えて、保護層７４９を有する。
　保護層７４９は、封止層７３２と貼りあわされている。保護層７４９としては、ガラス基板、または樹脂フィルムなどを用いることができる。また、保護層７４９として、偏光板（円偏光板を含む）、散乱板などの光学部材、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
　また、発光素子７８２が有するＥＬ層７８６は、絶縁層７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色層７３６を用いずにカラー表示を実現することができる。
　また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、導電層７８８側から絶縁層７４１ａ、絶縁層７４１ｂ、及び絶縁層７４１ｃがこの順で積層された積層構造を有している。このとき、絶縁層７４１ａと絶縁層７４１ｃには、水などの不純物に対してバリア性の高い無機絶縁膜を、絶縁層７４１ｂには平坦化膜として機能する有機絶縁膜を、それぞれ用いることが好ましい。また、保護層７４１は、ゲートドライバ回路部７０６にも延在して設けられていることが好ましい。
　また、図１２において、保護層７４１上には導電層７６１が設けられている。導電層７６１は、配線または電極などとして用いることができる。
　また、導電層７６１は、表示パネル７００Ａに重ねてタッチセンサが設けられる場合に、画素を駆動する際の電気的なノイズが、当該タッチセンサに伝わることを防ぐための静電遮蔽膜として機能させることができる。このとき、導電層７６１には所定の定電位が与えられる構成とすればよい。
　または、導電層７６１は、例えばタッチセンサの電極として用いることができる。これにより、表示パネル７００Ａをタッチパネルとして機能させることができる。例えば、導電層７６１は、静電容量方式のタッチセンサの電極または配線として用いることができる。このとき、導電層７６１は、検知回路が接続される配線もしくは電極、または、センサ信号が入力される配線もしくは電極などとして用いることができる。このように、発光素子７８２上にタッチセンサを作りこむことで、部品点数を削減でき、電子機器等の製造コストを削減することができる。
　導電層７６１は、発光素子７８２と重ならない部分に設けられることが好ましい。例えば導電層７６１は、絶縁層７３０と重なる位置に設けることができる。これにより、導電層７６１として、比較的導電性の低い透明導電膜を用いる必要がなく、導電性の高い金属または合金などを用いることができるため、センサの感度を高めることができる。
　なお、導電層７６１を用いて構成することのできるタッチセンサの方式としては、静電容量方式に限られず、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の電子機器の一例として、表示装置が適用されたヘッドマウントディスプレイの例について説明する。
　図１３Ａ及び図１３Ｂには、ヘッドマウントディスプレイ８３００の外観を示している。
　ヘッドマウントディスプレイ８３００は、筐体８３０１、表示部８３０２、操作ボタン８３０３、及びバンド状の固定具８３０４を有する。
　操作ボタン８３０３は、電源ボタンなどの機能を有する。また操作ボタン８３０３の他にボタンを有していてもよい。
　また、図１３Ｃに示すように、表示部８３０２と使用者の目の位置との間に、レンズ８３０５を有していてもよい。レンズ８３０５により、使用者は表示部８３０２を拡大してみることができるため、より臨場感が高まる。このとき、図１３Ｃに示すように、視度調節のためにレンズの位置を変化させるダイヤル８３０６を有していてもよい。
　表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図１３Ｃのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　図１３Ａ乃至図１３Ｃには、１枚の表示部８３０２を有する場合の例を示している。このような構成とすることで、部品点数を削減することができる。
　表示部８３０２は、左右２つの領域にそれぞれ右目用の画像と、左目用の画像の２つの画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示することができる。
　また、表示部８３０２の全域に亘って、両方の目で視認可能な一つの画像を表示してもよい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、現実感が高まる。
　ここで、ヘッドマウントディスプレイ８３００は、ユーザーの頭部の大きさ、または目の位置などに応じて、表示部８３０２の曲率を適切な値に変化させる機構を有することが好ましい。例えば、表示部８３０２の曲率を調整するためのダイヤル８３０７を操作することで、ユーザー自身が表示部８３０２の曲率を調整してもよい。または、筐体８３０１にユーザーの頭部の大きさ、または目の位置などを検出するセンサ（例えばカメラ、接触式センサ、非接触式センサなど）を設け、センサの検出データに基づいて表示部８３０２の曲率を調整する機構を有していてもよい。
　また、レンズ８３０５を用いる場合には、表示部８３０２の曲率と同期して、レンズ８３０５の位置及び角度を調整する機構を備えることが好ましい。または、ダイヤル８３０６が、レンズの角度を調整する機能を有していてもよい。
　図１３Ｅ及び図１３Ｆには、表示部８３０２の曲率を制御する駆動部８３０８を備える例を示している。駆動部８３０８は、表示部８３０２の少なくとも一部と固定されている。駆動部８３０８は、表示部８３０２と固定される部分が変形または移動することにより、表示部８３０２を変形させる機能を有する。
　図１３Ｅには、頭部の大きさが比較的大きなユーザー８３１０が筐体８３０１を装着している場合の模式図である。このとき、表示部８３０２の形状が、曲率が比較的小さく（曲率半径が大きく）なるように、駆動部８３０８により調整されている。
　一方、図１３Ｆには、ユーザー８３１０と比較して頭部の大きさが小さいユーザー８３１１が、筐体８３０１を装着している場合を示している。また、ユーザー８３１１は、ユーザー８３１０と比較して、両目の間隔が狭い。このとき、表示部８３０２の形状は、表示部８３０２の曲率が大きく（曲率半径が小さく）なるように、駆動部８３０８により調整される。図１３Ｆには、図１３Ｅでの表示部８３０２の位置及び形状を破線で示している。
　このように、ヘッドマウントディスプレイ８３００は、表示部８３０２の曲率を調整する機構を有することで、老若男女様々なユーザーに、最適な表示を提供することができる。
　また、表示部８３０２に表示するコンテンツに応じて、表示部８３０２の曲率を変化させることで、ユーザーに高い臨場感を与えることもできる。例えば、表示部８３０２の曲率を振動させることで揺れを表現することができる。このように、コンテンツ内の場面に合わせた様々な演出をすることができ、ユーザーに新たな体験を提供することができる。さらにこのとき、筐体８３０１に設けた振動モジュールと連動させることにより、より臨場感の高い表示が可能となる。
　なお、ヘッドマウントディスプレイ８３００は、図１３Ｄに示すように２つの表示部８３０２を有していてもよい。
　２つの表示部８３０２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部８３０２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度及び色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
　図１４Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状及び寸法を適宜変更することができる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
　図１４Ｂは、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０及びバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指またはスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図１５Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図１５Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様は、表示装置と、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一つと、を有する。
　本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
　二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋、またはビルなどの建物の内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図１６Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図１６Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
　ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図１６Ｃ、図１６Ｄ、及び図１６Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図１６Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　図１７Ａ乃至図１７Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図１７Ａ乃至図１７Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図１７Ａ乃至図１７Ｇに示す電子機器の詳細について、以下説明を行う。
　図１７Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
　図１７Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字、画像情報などをその複数の面に表示することができる。図１７Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図１７Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図１７Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、または充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図１７Ｅ、図１７Ｆ、及び図１７Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図１７Ｅは携帯情報端末９２０１を展開した状態、図１７Ｇは折り畳んだ状態、図１７Ｆは図１７Ｅと図１７Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　図１８Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　図１８Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、または別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
　なお、テレビジョン装置７１００は、テレビ放送の受信機、またはネットワーク接続のための通信装置を有していてもよい。
　図１８Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　図１８Ｃ、及び図１８Ｄに、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図１８Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図１８Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
　表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報、交通情報、または商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
　また、図１８Ｃ、及び図１８Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることができる。また、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることもできる。
　また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
　図１８Ａ乃至図１８Ｄにおける表示部７５００に、本発明の一態様の表示装置を適用することができる。
　本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０：表示装置　１１：画素部　１２：回路　１３：回路　１５ａ、１５ｂ：端子部　１６ａ−１６ｃ：配線　１７：ＩＣ　２０：画素ユニット　２１ａ−２１ｂ：画素　２２：表示領域　３１−３３：画素電極　４１−４３：画素回路　５１−５３：配線　６０：表示素子　６１−６２：トランジスタ　６３：容量素子　７１−７３：副画素　１００：トランジスタ　１０２：基板　１０３ａ−１０３ｂ：絶縁層　１０４：絶縁層　１０６、１０６ａ、１０６ｂ：導電層　１０８、１０８ａ、１０８ｂ：半導体層　１０８ｎ：低抵抗領域　１１０：絶縁層　１１２、１１２ａ、１１２ｂ：導電層　１１２ｆ：導電膜　１１４：金属酸化物層　１１４ｆ：金属酸化物膜　１１６、１１８：絶縁層　１２０ａ−１２０ｃ：導電層　１２１−１２１ｄ：導電層　１３０：導電層　１３１−１３３：樹脂層　１４０：不純物元素　１４１ａ−１４１ｂ：開口部　１４２−１４４：開口部　１５０：導電層

Claims (14)

  1. 　第１の配線と、第２の配線と、トランジスタと、を有し、
    　前記第１の配線と前記トランジスタとの間に、第１の樹脂層を有し、
    　前記第１の樹脂層と前記トランジスタとの間に、第１の絶縁層を有し、
    　前記トランジスタと前記第２の配線との間に、第２の樹脂層を有し、
    　前記第２の樹脂層と前記トランジスタとの間に、第２の絶縁層を有し、
    　前記第１の絶縁層と前記第２の絶縁層とは、窒素を含む無機絶縁膜を有し、
    　前記第１の樹脂層及び前記第２の樹脂層は、それぞれ前記第１の絶縁層及び前記第２の絶縁層よりも、誘電率が低く、
    　前記第１の樹脂層及び前記第２の樹脂層は、それぞれ前記第１の絶縁層及び前記第２の絶縁層よりも、厚さが５倍以上１００倍以下である、半導体装置。
  2. 　請求項１において、
    　前記第１の樹脂層及び前記第２の樹脂層は、同じ材料を含み、
    　前記第２の樹脂層の厚さは、前記第１の樹脂層の厚さの８０％以上１２０％以下である、半導体装置。
  3. 　請求項１または請求項２において、
    　前記第１の絶縁層及び前記第２の絶縁層は、同じ材料を含み、
    　前記第２の絶縁層の厚さは、前記第１の絶縁層の厚さの８０％以上１２０％以下である、半導体装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記トランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁層と、第２のゲート絶縁層と、半導体層と、を有し、
    　前記第１のゲート絶縁層は、前記半導体層と前記第１のゲート電極との間に位置し、
    　前記第２のゲート絶縁層は、前記半導体層と前記第２のゲート電極との間に位置し、
    　前記第１のゲート電極と、前記第２のゲート電極とは、前記半導体層を介して重なる領域を有し、
    　前記第１のゲート電極は、前記第１の絶縁層及び前記第１の樹脂層に設けられた開口部において、前記第１の配線と電気的に接続される、半導体装置。
  5. 　請求項４において、
    　前記第２の配線は、前記第２の樹脂層及び前記第２の絶縁層に設けられた開口部において、前記半導体層と電気的に接続される、半導体装置。
  6. 　請求項４において、
    　前記トランジスタは、第１の電極を有し、
    　前記第１の電極は、前記第２の樹脂層と前記第２の絶縁層との間に位置し、
    　前記第１の電極は、前記第２の絶縁層に設けられた開口部において、前記半導体層の一部と電気的に接続され、
    　前記第２の配線は、前記第２の樹脂層に設けられた開口部において、前記第１の電極と電気的に接続される、半導体装置。
  7. 　請求項４乃至請求項６のいずれか一において、
    　前記第２のゲート電極は、前記第１のゲート絶縁層及び前記第２のゲート絶縁層に設けられた開口部において、前記第１のゲート電極と電気的に接続される、半導体装置。
  8. 　請求項４乃至請求項７のいずれか一において、
    　前記半導体層は、インジウムまたは亜鉛のいずれか一方または双方と、酸素と、を含む、半導体装置。
  9. 　請求項８において、
    　前記半導体層は、インジウム、ガリウム、及び亜鉛を含み、
    　前記半導体層は、インジウムの原子数比が、ガリウムの２倍以上であり、且つ、亜鉛の原子数比が、ガリウムの２倍以上である、半導体装置。
  10. 　請求項１乃至請求項９のいずれか一において、
    　前記第１の樹脂層及び前記第２の樹脂層は、それぞれアクリル、またはポリイミドを含む、半導体装置。
  11. 　請求項１乃至請求項１０のいずれか一に記載の半導体装置と、画素電極と、ソース駆動回路と、ゲート駆動回路と、を有し、
    　前記画素電極と前記トランジスタとの間に、第３の樹脂層を有し、
    　前記第１の配線は、前記ソース駆動回路と電気的に接続され、
    　前記第２の配線は、前記ゲート駆動回路と電気的に接続される、表示装置。
  12. 　請求項１１において、
    　有機ＥＬ素子を有し、
    　前記画素電極は、前記有機ＥＬ素子の電極である、表示装置。
  13. 　請求項１１または請求項１２に記載の表示装置と、コネクターまたは集積回路と、を有する、表示モジュール。
  14. 　請求項１３に記載の表示モジュールと、
    　アンテナ、バッテリー、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一つと、を有する、電子機器。
PCT/IB2021/060110 2020-11-17 2021-11-02 半導体装置、表示装置、表示モジュール、及び電子機器 Ceased WO2022106943A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180077071.XA CN116529857A (zh) 2020-11-17 2021-11-02 半导体装置、显示装置、显示模块及电子设备
JP2022563250A JP7719795B2 (ja) 2020-11-17 2021-11-02 半導体装置
US18/036,993 US20230413630A1 (en) 2020-11-17 2021-11-02 Semiconductor Device, Display Device, Display Module, and Electronic Device
JP2025124522A JP2025146915A (ja) 2020-11-17 2025-07-25 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020190955 2020-11-17
JP2020-190955 2020-11-17

Publications (1)

Publication Number Publication Date
WO2022106943A1 true WO2022106943A1 (ja) 2022-05-27

Family

ID=81708443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2021/060110 Ceased WO2022106943A1 (ja) 2020-11-17 2021-11-02 半導体装置、表示装置、表示モジュール、及び電子機器

Country Status (4)

Country Link
US (1) US20230413630A1 (ja)
JP (2) JP7719795B2 (ja)
CN (1) CN116529857A (ja)
WO (1) WO2022106943A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102858393B1 (ko) * 2021-02-18 2025-09-11 삼성디스플레이 주식회사 표시 장치
KR20240068963A (ko) * 2022-11-11 2024-05-20 엘지디스플레이 주식회사 터치 센서 내장형 발광 다이오드 디스플레이 장치 및 터치 디스플레이 패널

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080417A1 (en) * 2005-09-15 2007-04-12 Samsung Electronics Co., Ltd. Display device
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2018005206A (ja) * 2015-08-07 2018-01-11 株式会社半導体エネルギー研究所 半導体装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080417A1 (en) * 2005-09-15 2007-04-12 Samsung Electronics Co., Ltd. Display device
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2018005206A (ja) * 2015-08-07 2018-01-11 株式会社半導体エネルギー研究所 半導体装置および電子機器

Also Published As

Publication number Publication date
JP2025146915A (ja) 2025-10-03
US20230413630A1 (en) 2023-12-21
JP7719795B2 (ja) 2025-08-06
CN116529857A (zh) 2023-08-01
JPWO2022106943A1 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
JP7682962B2 (ja) 半導体装置の作製方法
JP7612791B2 (ja) 半導体装置の作製方法
JP7813338B2 (ja) 半導体装置
JP7397789B2 (ja) 半導体装置の作製方法
JP2025181971A (ja) 半導体装置
JPWO2019135137A1 (ja) 半導体装置、及び半導体装置の作製方法
JPWO2020089726A1 (ja) 半導体装置
JPWO2019166925A1 (ja) 半導体装置の作製方法
JP2025146915A (ja) 半導体装置
WO2021028750A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021105828A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法
JPWO2019175708A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020074993A1 (ja) 半導体装置
JPWO2020012276A1 (ja) 半導体装置
JPWO2019186315A1 (ja) 半導体装置、および半導体装置の作製方法
JP7275112B2 (ja) 半導体装置
WO2022130086A1 (ja) 半導体装置
JP7795899B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21894131

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022563250

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180077071.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21894131

Country of ref document: EP

Kind code of ref document: A1