WO2022092731A1 - 박막 트랜지스터 및 이의 제조 방법 - Google Patents

박막 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
WO2022092731A1
WO2022092731A1 PCT/KR2021/015009 KR2021015009W WO2022092731A1 WO 2022092731 A1 WO2022092731 A1 WO 2022092731A1 KR 2021015009 W KR2021015009 W KR 2021015009W WO 2022092731 A1 WO2022092731 A1 WO 2022092731A1
Authority
WO
WIPO (PCT)
Prior art keywords
additive
semiconductor layer
thin film
film transistor
snf2
Prior art date
Application number
PCT/KR2021/015009
Other languages
English (en)
French (fr)
Inventor
노용영
리우아오
주휘휘
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to US18/004,103 priority Critical patent/US20230268443A1/en
Priority to EP21886725.7A priority patent/EP4239688A1/en
Publication of WO2022092731A1 publication Critical patent/WO2022092731A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a thin film transistor and a method for manufacturing the same. More specifically, the present invention relates to a transistor to which three-dimensional tin-based perovskite is applied as a semiconductor layer and a method for manufacturing the same.
  • the present invention is a group research support (R & D) of the Ministry of Science and ICT (Project Unique Number: 1711119390, Research Management Specialized Organization: National Research Foundation of Korea, Research Project Name: Low-Dimensional Perovskite Optoelectronic Materials and Devices Lab, Host Organization: Pohang It was derived from research conducted as part of the Industrial-Academic Cooperation Foundation, Research Period: 2020.07.01 ⁇ 2021.05.31).
  • the present invention relates to (Type 2) mid-level research of the Ministry of Science and ICT (type 2) (project unique number: 1711132233, research management institution: National Research Foundation of Korea, research project name: high-performance TFT development through halide-based ionic semiconductor, host institution: It is derived from research conducted as part of the Industrial-Academic Cooperation Foundation of Pohang University of Science and Technology, research period: March 1, 2021 to February 28, 2022).
  • perovskite is a material with a unique crystal structure composed of two cations and one anion.
  • Organic-inorganic hybrid perovskite materials using organic cations and inorganic cations and halide anions are currently mainly used for light absorption in solar cells. Although it is being studied as a sieve, its characteristics are expected to have high charge mobility due to the low effective mass of electrons and holes, so it has great potential as a transistor.
  • the halide-based perovskite material can be manufactured as a thin film through a solution-phase coating process, so the manufacturing cost is low, the manufacturing and device manufacturing process is simple, and the optical and electrical properties are easy to control. Be in the spotlight.
  • halide-based perovskite can be applied to a variety of materials as positive and negative ions, so that electrical properties can be adjusted by a combination of positive and negative ions, thereby providing customized electronic materials for various applications.
  • An object of the present invention is to provide a thin film transistor having high charge mobility and a method for manufacturing the same.
  • Another object of the present invention is to provide a thin film transistor, which is an environmentally friendly material that does not contain lead, and which is easy to industrialize, and a method for manufacturing the same.
  • a thin film transistor includes: a substrate including a gate electrode; a gate insulating layer disposed over the entire surface of the substrate; a semiconductor layer positioned on the entire surface of the gate insulating layer; and source/drain electrodes spaced apart from each other on the semiconductor layer, wherein the semiconductor layer includes cesium tin triiodide (CsSnI 3 ) or methylammonium tin triiodide (MASnI 3 ), and the semiconductor layer further includes an additive can do.
  • CsSnI 3 cesium tin triiodide
  • MASnI 3 methylammonium tin triiodide
  • the additive may be added in an amount of 1 mol% to 30 mol% relative to the semiconductor layer.
  • the additive may include any one of SnF 2 , SnBr 2 , SnI 2 , and SnCl 2 .
  • the additive may include any one of PbI 2 , InI 2 , and SbI 2 .
  • the additive is a mixture of a first additive and a second additive
  • the first additive includes any one of SnF 2 , SnBr 2 , SnI 2 , and SnCl 2
  • the second additive is PbI 2 , InI 2 , and SbI 2 It may include any one of.
  • a method of manufacturing a thin film transistor includes forming a gate electrode on a substrate; forming a gate insulating layer over the entire surface of the substrate including the gate electrode; forming a semiconductor layer on the gate insulating layer; and forming a source electrode and a drain electrode on the semiconductor layer to be spaced apart from each other.
  • the semiconductor layer includes cesium tin triiodide (CsSnI 3 ) or methylammonium tin triiodide (MASnI 3 ), and forming the semiconductor layer may include adding an additive can
  • the semiconductor layer is spin coating, bar coating, spray, inkjet, flexography, screen, dip-coating, chemical vapor deposition (CVD). ), atomic layer deposition (ADL), sputtering, thermal evaporation, and may be formed by any one of a gravure method.
  • CVD chemical vapor deposition
  • ADL atomic layer deposition
  • sputtering thermal evaporation
  • the additive in the step of adding the additive, may be added in an amount of 1 mol% to 30 mol% compared to the semiconductor layer.
  • the additive may include any one of SnF 2 , SnBr 2 , SnI 2 , and SnCl 2 .
  • the additive may include any one of PbI 2 , InI 2 , and SbI 2 .
  • the additive in the step of adding the additive, includes a first additive and a second additive, and the first additive includes any one of SnF 2 , SnBr 2 , SnI 2 , and SnCl 2 ,
  • the second additive may include any one of PbI 2 , InI 2 , and SbI 2 .
  • the semiconductor material according to CsSnI 3 or MASnI 3 exhibits high OFF-STATE CURRENT characteristics due to the high amount of charge, there may be some disadvantages as a semiconductor for transistors when forming a thin film.
  • a transistor having characteristics can be provided.
  • FIG. 1 is a flowchart showing a manufacturing process diagram of a thin film transistor according to the present invention
  • FIG. 2 is an exemplary diagram schematically showing a thin film transistor according to the present invention.
  • FIG. 3 is a graph showing a structure and a transfer curve of a thin film transistor according to an embodiment of the present invention.
  • FIG. 4 is a graph showing a structure and a transfer curve of a thin film transistor according to another embodiment of the present invention.
  • 5 to 10 are graphs illustrating a characteristic change according to the addition of an additive in a thin film transistor according to an embodiment of the present invention.
  • the transistor used in the present invention is described in a BGTC (Bottom Gate Top Contact) structure, but is not limited thereto, and may also be applied to a BGBC (Bottom Gate Bottom Contact) structure.
  • BGTC Bottom Gate Top Contact
  • BGBC Bottom Gate Bottom Contact
  • FIG. 1 is a flowchart illustrating a manufacturing process diagram of a thin film transistor according to the present invention
  • FIG. 2 is an exemplary diagram schematically illustrating a thin film transistor according to the present invention.
  • the bottom type thin film transistor provides a substrate, a gate electrode is formed on the substrate, a gate insulating film is formed on the gate electrode, a semiconductor layer is formed on the gate insulating film, and a semiconductor layer is formed on the organic semiconductor layer to be spaced apart from each other. and forming the source/drain electrodes.
  • the provided substrate 110 is an n-type or p-type doped silicon wafer, a glass substrate, polyethersulphone, polyacrylate, polyether already Includes a plastic film selected from the group consisting of polyetherimide, polyimide, polyethylene terephthalate, and polyethylene naphthalate, and indium tinoxide-coated glass substrates and plastic films.
  • a plastic film selected from the group consisting of polyetherimide, polyimide, polyethylene terephthalate, and polyethylene naphthalate, and indium tinoxide-coated glass substrates and plastic films.
  • the present invention is not limited thereto.
  • the gate electrode 120 is aluminum (Al), gold (Au), silver (Ag), aluminum alloy (Al-alloy), molybdenum (Mo), molybdenum alloy (Mo-alloy), silver nanowire (silver nanowire) , gallium indium eutectic, PEDOT; may be formed of any one selected from PSS.
  • the gate electrode may be manufactured using a printing process such as inkjet printing or spraying using the above materials as ink. Through such a printing process, the gate electrode 120 can be formed and a vacuum process can be excluded, so that a reduction in manufacturing cost can be expected.
  • the gate insulating layer 130 may be formed over the entire surface of the substrate 110 including the gate electrode 120 .
  • the gate insulating layer 130 is included as a single layer or a multilayer layer of an organic insulating layer or an inorganic insulating layer, or is included as an organic-inorganic hybrid layer.
  • organic insulating film polymethacrylate (PMMA, polymethylmethacrylate), polystyrene (PS, polystyrene), phenol-based polymer, acrylic polymer, imide-based polymer such as polyimide, arylether-based polymer, amide-based polymer, fluorine-based polymer, p -Use any one or a plurality of xylylene-based polymers, vinyl alcohol-based polymers, and parylenes.
  • inorganic insulating film any one or a plurality of silicon oxide films, silicon nitride films, Al 2 O 3 , HfOx, Ta 2 O 5 , BST, and PZT are used.
  • the semiconductor layer 140 may be formed on the entire surface of the gate insulating layer 130 .
  • the semiconductor layer 140 may include cesium tin triiodide (CsSnI3) or methylammonium tin triiodide (MASnI3).
  • CsSnI3 cesium tin triiodide
  • MASnI3 methylammonium tin triiodide
  • the semiconductor layer 140 may further include at least one additive.
  • the additive may be added in an amount of 1 mol% to 30 mol% compared to the semiconductor layer.
  • the additive when added in an amount of less than 1 mol%, the effect of reducing the amount of charge is insignificant, and the off current is still high, and a problem of a low current flashing ratio may occur. Rather, a problem in which the charge mobility is lowered may occur.
  • the additive may include each of the first additive and the second additive, or may consist of a mixture of the first additive and the second additive.
  • the first additive may include any one of SnF2 or SnBr2, SnI2, and SnCl2, and the second additive may include any one of PbI2, InI2, and SbI2.
  • Pb added to the second additive may be added in a trace amount at an environmentally harmless level.
  • the additive is any one of SnF2, SnBr2, SnI2, and SnCl2, any one of PbI2, InI2, and SbI2, or SnF2:PbI2, SnF2:InI2, SnF2:SbI2, SnBr2:PbI2, SnBr2:InI2, SnBr2:SbI2 , SnI2:PbI2, SnI2:InI2, SnI2:SbI2, SnCl2:PbI2, SnCl2:InI2, and SnCl2:SbI2.
  • the first additive and the second additive are mixed and added to the semiconductor layer at the same time.
  • the second additive may reduce the amount of Sn voids by substituting Pb, In or Sb for Sn voids.
  • the mixing ratio may be 10:90 to 90:10, preferably 30:70 to 70:30, 40:60 to 60: It is most preferably composed of 40.
  • the semiconductor layer 140 can be mixed in a solvent such as acetronitrile, a solution process is possible, and can be manufactured at room temperature.
  • the semiconductor layer 140 is spin coating, bar coating, spray (Spray), inkjet (Inkjet), flexography (Flexography), screen (Screen), dip-coating, chemical vapor deposition (CVD), atomic layer deposition (ADL) ), sputtering, thermal evaporation, and gravure may be formed on the gate insulating layer 130 through any one method. After forming the semiconductor layer 130 , heat treatment or optical exposure may be performed to improve device performance such as semiconductor crystallinity and stability.
  • the semiconductor layer 140 may be formed using spin coating or bar coating to form the semiconductor layer 140 having an ultra-thin structure.
  • the thickness of the semiconductor layer 140 may be formed to a thickness of 3 nm to 10 nm, and accordingly, transparency is excellent, and transparency of 85 to 90% may be maintained.
  • the source/drain electrodes 151 and 152 may be formed on the semiconductor layer 140 to be spaced apart from each other.
  • the source/drain electrodes 151 and 152 may be formed of a single layer selected from Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, or an alloy thereof. It may be formed as a multi-layer by further including an adhesive metal layer such as Ti, Cr, or Ni.
  • an adhesive metal layer such as Ti, Cr, or Ni.
  • graphene, carbon nanotube (CNT), PEDOT: PSS conductive polymer silver nanowire, etc. can be used to manufacture a device that is more elastic and flexible than conventional metal, and the above materials are used as ink
  • the source/drain electrodes can be manufactured using a printing process such as inkjet printing or spraying. Through this printing process, the source/drain electrodes are formed and the vacuum process can be excluded, so that the reduction in manufacturing cost can be expected.
  • the transistor 100 as shown in FIG. 2 may be manufactured with the above structure.
  • the perovskite material is a thin film to be formed by forming CsI or methylammonium iodide and SnI2 precursor in DMF or DMSO solution, respectively. After preparing a solution by dissolving 0.1 wt% to 50 wt% depending on the thickness of the electrode, it was formed on the electrode by a spin coating process.
  • the CsI or methylammonium iodide and SnI2 precursors may be formed by a vacuum deposition process using thermal evaporation in a vacuum chamber.
  • the above additives can be introduced into the perovskite through thermal evaporation.
  • the semiconductor layer for perovskite TFT is formed by vacuum deposition through thermal deposition, solution process (spin coating, bar coating, slot coating, inkjet, dispensing, spray coating, etc.) and mixing process (two step process: vacuum deposition) post solution process) is possible, of course, and the present invention is not limited to this process.
  • FIG. 3 is a graph showing a structure and a transfer curve of a thin film transistor according to an embodiment of the present invention
  • FIG. 4 is a structure and a transfer curve of a thin film transistor according to another embodiment of the present invention.
  • ) is a graph showing
  • the semiconductor layer 140 includes cesium tin triiodide (CsSnI3) and the above-described additive.
  • CsSnI3 cesium tin triiodide
  • the semiconductor layer 140 may include methylammonium tin triiodide (MASnI3) and the above-described additive.
  • CsI and SnI2 precursors are dissolved in DMF or DMSO solution, and then SnF2 and PbI2 additives are added to confirm the result shown in FIG. 3 .
  • the mixing ratio of the two additives may be 1:2, SnF2 may be added in an amount of 5 mol% relative to the semiconductor layer, and PbI2 may be added in an amount of 10 mol%.
  • the thin film transistor according to an embodiment of the present invention exhibits typical P-type transistor characteristics.
  • the mobility is about 30 ⁇ 40 cm2/VS, and the current flashing ratio is 10 8 or more, showing excellent characteristics.
  • MAI and SnI2 precursors are dissolved in DMF or DMSO solution, and then SnF2 and PbI2 additives are added to confirm the results as shown in FIG. 4 .
  • the mixing ratio of the two additives may be 1:2, SnF2 may be added in an amount of 5 mol% relative to the semiconductor layer, and PbI2 may be added in an amount of 10 mol%.
  • the thin film transistor according to an embodiment of the present invention exhibits P-type transistor characteristics.
  • the mobility is about 20 ⁇ 30 cm2/VS, and the current flashing ratio is 10 8 or more, showing excellent characteristics.
  • 5 to 9 are graphs illustrating a characteristic change according to the addition of an additive in a thin film transistor according to an embodiment of the present invention.
  • FIG. 5 shows transfer curves of transistors of MASnI3 and CsSnI3, respectively.
  • 5a shows the transition curve of MASnI3 TFTs to which no additive is added, and in this case, a very low on/off ratio is shown, and thus it can be confirmed that on/off blinking does not occur.
  • MASnI3 TFTs without additives function as conductors as Sn voids are generated when forming the transistor thin film.
  • FIG. 5A As the thickness of the thin film increases, it can be confirmed that the amount of electric charge increases and the current flowing through it increases.
  • FIG. 5b shows the transition curve of CsSnI3 TFTs to which no additive is added, and as shown in FIG. 5a, CsSnI3 TFTs to which no additive is added function like a conductor as Sn voids are generated when forming a transistor thin film.
  • SnF2/PbI2 which is an additive, enters the semiconductor layer (CsSnI3) and is generally present on the bulk of the film.
  • FIG. 7 shows the change in mobility and current flashing ratio (a) of the transistor when SnF2, SnBr2, and SnI2 additives are added respectively in the thin film transistor according to an embodiment of the present invention (a) and SnF2/PbI2 as additives are added at the same time
  • Sn:Pb ratio composition the mobility and the current blinking ratio (b) of the transistor are shown.
  • FIG. 8 shows a transfer curve according to the case of adding 3, 7, and 11 mol % of SnF2, respectively.
  • an off current is gradually lowered due to the addition of SnF2, so that an off current operation of the transistor may be performed.
  • FIG. 9a shows transfer curves according to the case in which no additive is added and only SnF2 is added alone, when only PbI is added, and when SnF2 and PbI are mixed and added.
  • FIG. 9B shows a transfer curve according to the amount of SnF2 added when no additive is added and when SnF2 and PbI are mixed and added.
  • FIG. 9A it can be seen that when the additive is not added as CsSnI3 and the additive is not added, the off current is very high, so that it does not operate as a transistor but operates only as a conductor. It can be confirmed that an off current does not occur because the charge amount of CsSnI3 is very high.
  • the added Pb and SnF fill the Sn voids, thereby reducing the voids and thus exhibiting semiconductor properties.
  • the additive amount is greater than or equal to the threshold value (eg, 10 mol% of SnF2 in FIG. 9B ), the charge amount is rather reduced, and the on-current value is lower than necessary, thereby reducing transistor mobility.
  • the threshold value eg, 10 mol% of SnF2 in FIG. 9B
  • the off current does not occur, but when the amount of the first additive is increased, the off current may be lowered. Through this, it can be confirmed that the charge amount of the semiconductor thin film is lowered by the addition of the additive.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극을 포함하는 기판; 상기 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 전면에 위치하는 반도체층; 및 상기 반도체층 상에 서로 이격되어 위치하는 소스/드레인 전극을 포함하고, 상기 반도체층은 cesium tin triiodide (CsSnI3) 또는 methylammonium tin triiodide(MASnI3)을 포함하고, 상기 반도체층은 첨가제를 더 포함하는 박막 트랜지스터를 개시한다.

Description

박막 트랜지스터 및 이의 제조 방법
본 발명은 박막 트랜지스터 및 이의 제조 방법에 관한 것이다. 구체적으로는 본 발명은 3차원 주석 기반 페로브스카이트를 반도체층으로 적용한 트랜지스터 및 이의 제조방법에 관한 것이다.
본 발명은 과학기술정보통신부의 집단연구지원(R＆D)(과제고유번호: 1711119390, 연구관리 전문기관: 한국연구재단, 연구과제명: 저차원 페로브스카이트 광전소재 및 소자 연구실, 주관기관: 포항공과대학교 산학협력단, 연구기간: 2020.07.01 ~ 2021.05.31)의 일환으로 수행한 연구로부터 도출된 것이다.
또한, 본 발명은 과학기술정보통신부의 (유형2)중견연구(과제고유번호: 1711132233, 연구관리 전문기관: 한국연구재단, 연구과제명: 할라이드 기반 이온성 반도체를 통한 고성능 TFT 개발, 주관기관: 포항공과대학교 산학협력단, 연구기간: 2021.03.01 ~ 2022.02.28)의 일환으로 수행한 연구로부터 도출된 것이다.
한편, 본 발명의 모든 측면에서 한국 정부의 재산 이익은 없다.
현재 디스플레이 시장의 메가트렌드(megatrends)는 기존의 고효율·고해상도 지향의 디스플레이에서 더 나아가, 고색순도 천연색 구현을 지향하는 감성화질 디스플레이로 이동하고 있는 추세이다. 이에, 유기 발광체 기반의 유기 발광 다이오드(organic light emitting diode, OLED) 소자가 비약적인 발전을 이루었으나, 유기 반도체나 산화물 트랜지스터의 낮은 전하 이동도로 인해 박막 트랜지스터(thin-film transistor, TFT)의 이동도가 낮아서 고해상도 디스플레이의 구동소자로 사용되기에는 한계가 있다. 통상 유기 발광 다이오드의 구동 트랜지스터로는 현재 금속 산화물 반도체나 다결정 실리콘 무기 박막 트랜지스터에 의해 구동되고 있다. 하지만, 무기 박막 트랜지스터는 300℃정도의 고온 공정을 필요로 하기 때문에, 플라스틱 기판 기반의 플렉서블(flexible) 소자에는 적용이 어렵다는 단점을 가지고 있어, 이를 개선하기 위하여, 낮은 공정온도로 플라스틱 기판에 제조가 가능하며 높은 이동도를 보이는 반도체 소재에 대한 다양한 연구가 진행되고 있다.
한편, 페로브스카이트(perovskite) 두개의 양이온과 하나의 음이온으로 구성된 독특한 결정구조를 가지는 소재로써 유기물 양이온과 무기물 양이온 할라이드 음이온이 사용되는 유무기 하이브리드 페로브스카이트 소재는 현재 주로 태양전지의 흡광체로서 연구되고 있으나, 그 특성은 낮은 전자나 정공의 유효질량으로 인해서 높은 전하 이동도가 기대되어 트랜지스터로써도 매우 큰 가능성을 가지고 있다. 또한, 할라이드 기반 페로브스카이트 소재는 용액상의 코팅 공정으로 박막이 제조 가능하여 제조 비용이 저렴하고, 제조 및 소자 제작 공정이 간단하며, 광학적, 전기적 성질을 조절하기 쉬운 특성으로 인해서 학문적, 산업적으로 각광받고 있다. 더욱이, 할라이드 기반 페로브스카이트는 양이온과 음이온으로 다양한 소재를 적용할 수 있어서 전기적 물성을 양이온과 음이온의 조합으로 조절 가능하여 다양한 응용분야에 맞춤형 전자소재를 제공 할 수 있다.
본 발명은 높은 전하이동도 특성을 지닌 박막 트랜지스터 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 납을 포함하지 않는 친환경적인 소재로써 산업화가 용이한 박막 트랜지스터 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 박막 트랜지스터는 게이트 전극을 포함하는 기판; 상기 기판 전면에 걸쳐 위치한 게이트 절연막; 상기 게이트 절연막 상의 전면에 위치하는 반도체층; 및 상기 반도체층 상에 서로 이격되어 위치하는 소스/드레인 전극을 포함하고, 상기 반도체층은 cesium tin triiodide (CsSnI3) 또는 methylammonium tin triiodide(MASnI3)을 포함하고, 상기 반도체층은 첨가제를 더 포함할 수 있다.
또한, 상기 첨가제는 상기 반도체층 대비 1mol% 내지 30mol% 로 첨가될 수 있다.
또한, 상기 첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함할 수 있다.
또한, 상기 첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함할 수 있다.
또한, 상기 첨가제는 제1첨가제 및 제2첨가제가 혼합되고, 상기 제1첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하고, 상기 제2첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함할 수 있다.
한편, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 반도체층을 형성하는 단계; 및 상기 반도체층 상에 서로 이격되도록 소스전극 및 드레인 전극을 형성하는 단계; 포함하고, 상기 반도체층을 형성하는 단계에서 상기 반도체층은 cesium tin triiodide(CsSnI3) 또는 methylammonium tin triiodide(MASnI3)을 포함하고, 상기 반도체층을 형성하는 단계는 첨가제를 첨가하는 단계를 포함할 수 있다.
또한, 상기 반도체층을 형성하는 단계에서 상기 반도체층은 스핀코팅, 바코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating, 화학 증착(CVD), 원자층 증착(ADL), 스퍼터링, 열 증착(Thermal Evaporation) 및 그라비어(Gravure) 방법 중 어느 하나의 방법으로 형성될 수 있다.
또한, 상기 첨가제를 첨가하는 단계에서, 상기 첨가제는 상기 반도체층 대비 1mol% 내지 30mol% 로 첨가될 수 있다.
또한, 상기 첨가제를 첨가하는 단계에서, 상기 첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함할 수 있다.
또한, 상기 첨가제를 첨가하는 단계에서, 상기 첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함할 수 있다.
또한, 상기 첨가제를 첨가하는 단계에서, 상기 첨가제는 제1첨가제 및 제2첨가제가 혼합되고, 상기 제1첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하고, 상기 제2첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 높은 전하이동도 특성을 지닌 박막 트랜지스터를 제공할 수 있다.
또한, 납을 포함하지 않는 친환경적인 소재로써 산업화가 용이한 박막 트랜지스터를 제공할 수 있다.
또한, CsSnI3 또는 MASnI3에 따른 반도체 재료는 높은 전하량으로 인해서 높은 OFF STATE CURRENT의 특성을 나타내므로, 박막 형성시 트랜지스터용 반도체로써 일부 단점이 있을 수 있으나, 특정 첨가제를 첨가하여 전하량을 효과적으로 낮추어서 우수한 특성을 갖는 트랜지스터를 제공할 수 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 따른 박막 트랜지스터의 제조 공정도를 나타낸 흐름도이고,
도 2는 본 발명에 따른 박막 트랜지스터를 개략적으로 나타낸 예시도이고,
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조 및 전이 특성 곡선(Transfer Curve)을 나타낸 그래프이고,
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조 및 전이 특성 곡선(Transfer Curve)을 나타낸 그래프이고,
도 5 내지 도 10는 본 발명의 일 실시예에 따른 박막 트랜지스터에서, 첨가제의 첨가에 따른 특성 변화를 나타낸 그래프이다.
이하, 본 발명의 실시 예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시 예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시 예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시 예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명 시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다.
본 발명에 사용되는 트랜지스터는 BGTC (Bottom Gate Top Contact)구조에 설명하고 있지만, 이에 한정되는 것은 아니며 BGBC (Bottom gate bottom contact) 구조 등에서도 적용될 수 있다.
도 1은 본 발명에 따른 박막 트랜지스터의 제조 공정도를 나타낸 흐름도이고, 도 2는 본 발명에 따른 박막 트랜지스터를 개략적으로 나타낸 예시도이다.
바텀 형태의 박막 트랜지스터는 기판을 제공하고, 상기 기판 상에 게이트 전극을 형성하고, 게이트 전극 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 반도체층을 형성하며, 유기반도체층 상에 서로 이격되게 소스/드레인 전극을 형성하는 단계로 구성된다.
도 1 및 도 2를 참조하면, 제공되는 상기 기판(110)은 n-형이나 p-형으로 도핑된 실리콘 웨이퍼, 유리기판, 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate), 폴리에틸렌 나프탈렌(polyethylene naphthalate)로 이루어진 그룹으로부터 선택되는 플라스틱 필름과 인듐틴옥사이드(indium tinoxide)가 코팅된 유리기판 및 플라스틱 필름을 포함하나, 이에 한정되지 않는다.
상기 게이트 전극(120)은 알루미늄(Al), 금 (Au), 은 (Ag), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy), 실버나노와이어(silver nanowire), 갈륨인듐유태틱(gallium indium eutectic), PEDOT;PSS 중에서 선택되는 어느 하나로 형성할 수 있다. 상기 게이트 전극은 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 게이트 전극(120)을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
상기 게이트 전극(120)을 포함하는 기판(110) 상의 전면에 걸쳐서 게이트 절연막(130)을 형성할 수 있다.
상기 게이트 절연막(130)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 포함되거나 유-무기 하이브리드 막으로 포함된다. 상기 유기절연막으로는 폴리메타아크릴레이트 (PMMA, polymethylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 선택되는 어느 하나 또는 다수개를 사용한다. 상기 무기절연막으로는 실리콘 산화막, 실리콘 질화막, Al2O3, HfOx, Ta2O5, BST, PZT 중에서 선택되는 어느 하나 또는 다수개를 사용한다.
상기 게이트 절연막(130) 상의 전면에 상기 반도체층(140)을 형성할 수 있다.
상기 반도체층(140)은 cesium tin triiodide(CsSnI3) 또는 methylammonium tin triiodide(MASnI3)를 포함할 수 있다.
또한, 상기 반도체층(140)은 적어도 하나의 첨가제를 더 포함할 수 있다.
첨가제는 상기 반도체층 대비 1mol% 내지 30mol% 로 첨가될 수 있다.
여기서, 첨가제가 1mol% 미만으로 첨가되면 전하량 감소 효과가 미미 하여 오프 전류(off current)가 여전히 높으며, 낮은 전류 점멸비의 문제가 발생할 수 있고, 첨가제가 30mol% 초과로 첨가되면 첨가제끼리 뭉침으로 인해서 오히려 전하 이동도가 낮아지는 문제가 발생할 수 있다.
첨가제는 제1첨가제 및 제2첨가제 각각이 첨가될 수 있으며, 또는 제1첨가제 및 제2첨가제의 혼합물로 구성될 수 있다.
여기서, 상기 제1첨가제는 SnF2, 또는 SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하고, 상기 제2첨가제는 PbI2, 또는 InI2, 및 SbI2 중 어느 하나를 포함할 수 있다.
여기서, 제2첨가제에 첨가되는 Pb는 환경적으로 무해한 수준의 미량으로 첨가될 수 있다.
즉, 첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나, PbI2, InI2, 및 SbI2 중 어느 하나, 또는 SnF2:PbI2, SnF2:InI2, SnF2:SbI2, SnBr2:PbI2, SnBr2:InI2, SnBr2:SbI2, SnI2:PbI2, SnI2:InI2, SnI2:SbI2, SnCl2:PbI2, SnCl2:InI2 및 SnCl2:SbI2 중 어느 하나를 포함할 수 있다.
한편, 본 발명은 제1첨가제 및 제2첨가제가 동시에 혼합되어 반도체층에 첨가되는 것이 바람직한데, 제1첨가제는 Sn이 포함되어서 박막형성시 발생되는 Sn 공극을 효과적으로 패시베이션 해주는 역할을 수행할 수 있으며, 제2첨가제는 Pb, In 또는 Sb가 Sn 공극에 치환됨으로써 Sn공극의 양을 줄여줄 수 있다.
여기서, 제1첨가제와 제2첨가제가 혼합되는 경우, 혼합 비율은 10:90 내지 90:10으로 구성될 수 있으며, 30:70 내지 70:30으로 구성되는 것이 바람직하며, 40:60 내지 60:40으로 구성되는 것이 가장 바람직하다.
한편, 상기 반도체층(140)은 아세트로 나이트릴과 같은 용매에 혼합되어 용액공정이 가능하며, 상온에서 제조할 수 있다.
상기 반도체층(140)은 스핀코팅, 바코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating, 화학 증착(CVD), 원자층 증착(ADL), 스퍼터링, 열 증착(Thermal Evaporation) 및 그라비어(Gravure) 방법 중 어느 하나의 방법을 통해 게이트 절연막(130) 위에 형성될 수 있다. 반도체층(130) 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure) 등을 시행할 수 있다.
특히, 본 발명의 트랜지스터에서 반도체층(140)은 스핀코팅, 바코팅을 이용하여 ultra-thin 구조의 반도체층(140)을 형성할 수 있다.
또한, 반도체층(140)의 두께는 3nm ~ 10nm의 두께로 형성할 수 있으며, 이에 따라서 투명도도 우수하여 85 ~ 90%의 투명도를 유지할 수 있다.
또한, 이렇게 매우 얇은 구조로 형성됨에 따라 플렉시블한 어플리케이션에서 구현가능하다.
또한, 상기 반도체층(140) 상에 서로 이격되게 소스/드레인 전극(151, 152)을 형성할 수 있다.
상기 소스/드레인 전극(151, 152)은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 기판과의 접착성을 향상시키기 위하여 Ti, Cr 또는 Ni과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. 또한 그라핀(graphene), 카본나노튜브(CNT), PEDOT:PSS 전도성 고분자 실버 나노와이어(silver nanowire) 등을 이용하여 기존의 금속보다 탄성에 더욱 유연한 소자를 제조할 수 있으며 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 소스/드레인 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 소스/드레인 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
위와 같은 구조로 도 2와 같은 트랜지스터(100)를 제조할 수 있다.
특성 측정
이하에서는 도 5 내지 도 10을 참조하여, 본 발명의 일실시예에 따른 박막 트랜지스터의 전이 특성 곡선(Transfer Curve), 전류 곡선(output curve) 및 특성을 설명한다.
도 3에 따른 일 실시예에 따른 반도체층 및 도 4에 따른 다른 실시예에 따른 반도체층 각각에서, 페로브스카이트 소재는 CsI 혹은 methylammonium iodide과 SnI2 전구체를 각각 DMF나 DMSO 용액에 형성하고자 하는 박막의 두께에 따라서 0.1wt% 내지 50wt%로 용해하여 용액으로 준비한 후, 전극위에 스핀코팅 공정으로 형성하였다.
한편, 다른 방법으로 상기한 CsI 혹은 methylammonium iodide 과 SnI2 전구체를 진공 챔버에서 열 증착(thermal evaporation)을 이용한 진공증착 공정으로도 형성 가능하다. 진공증착 시 상기한 첨가제는 열증착을 통해서 페로브스카이트에 도입 가능하다.
다만, 페로브스카이트 TFT용 반도체층 형성은 열증착을 통한 진공증착, 용액공정(스핀코팅, 바코팅, 슬롯코팅, 잉크젯, 디스펜싱, 스프레이코팅 등) 및 혼합공정(two step 공정: 진공증착후 용액공정)이 가능함은 물론이며, 본 발명이 이러한 공정으로 한정되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조 및 전이 특성 곡선(Transfer Curve)을 나타낸 그래프이고, 도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 구조 및 전이 특성 곡선(Transfer Curve)을 나타낸 그래프이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 반도체층(140)은 cesium tin triiodide(CsSnI3)과 상술한 첨가제를 포함하고, 도 4를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 반도체층(140)은 methylammonium tin triiodide(MASnI3)과 상술한 첨가제를 포함할 수 있다.
도 3의 (B)와 (C)는 본 발명의 일 실시예에 따른 박막 트랜지스터의 전이 곡선(transfer curve)을 나타내는 그래프이다. 게이트 전압(VG)의 인가에 따라 CsSnI3를 포함하는 반도체층을 통하여 흐르는 전류(I)를 나타낸다. 이 경우 소스 전극 및 드레인 전극 간의 전압은 -40V로 하였다(Vds=-40V).
여기서 반도체층을 형성할 때 CsI와 SnI2 전구체를 DMF나 DMSO 용액에 녹이고, 이후 SnF2 및 PbI2첨가제를 첨가하여 도 3과 같은 결과를 확인할 수 있다.
이때 두 첨가제의 혼합 비율은 1:2이고, 반도체층 대비 SnF2는 5mol%로 첨가되고, PbI2는 10mol%로 첨가될 수 있다.
도 3의 (B)와 (C)를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 전형적인 P 형 트랜지스터 특성을 나타냄을 확인할 수 있다. 이때 이동도는 30 ~ 40 cm2/VS 정도이며, 전류점멸비는 108 이상으로 우수한 특성을 보여준다.
도 4의 (B)와 (C)는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 전이 곡선(transfer curve)을 나타내는 그래프이다. 게이트 전압(VG)의 인가에 따라 MASnI3를 포함하는 반도체층을 통하여 흐르는 전류(I)를 나타낸다. 이 경우 소스 전극 및 드레인 전극 간의 전압은 -40V로 하였다(Vds=-40V).
여기서 반도체층을 형성할 때 MAI와 SnI2 전구체를 DMF나 DMSO 용액에 녹이고, 이후 SnF2 및 PbI2첨가제를 첨가하여 도 4과 같은 결과를 확인할 수 있다.
이때 두 첨가제의 혼합 비율은 1:2이고, 반도체층 대비 SnF2는 5mol%로 첨가되고, PbI2는 10mol%로 첨가될 수 있다.
도 4의 (B)와 (C)를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 P 형 트랜지스터 특성을 나타냄을 확인할 수 있다. 이때 이동도는 20 ~ 30 cm2/VS 정도이며, 전류점멸비는 108 이상으로 우수한 특성을 보여준다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 박막 트랜지스터에서, 첨가제의 첨가에 따른 특성 변화를 나타낸 그래프이다.
구체적으로, 도 5는 MASnI3와 CsSnI3의 트랜지스터의 전이 곡선(transfer curve)을 각각 나타낸다.
도 5a는 첨가제가 첨가되지 않은 MASnI3 TFTs의 전이 곡선을 나타내고, 이 경우 매우 낮은 on/off 비율을 나타내며, 이에 따라 on/off 점멸이 되지 않는 것을 확인할 수 있다.
또한, 첨가제가 첨가되지 않은 MASnI3 TFTs는 트랜지스터 박막 형성 시 Sn 공극이 발생함에 따라 전도체처럼 기능하는 것을 확인할 수 있다. 한편, 도 5a에 따르면 박막의 두께를 두껍게 할수록 전하량이 많아져서 흐르는 전류가 높아짐을 확인 할 수 있다.
도 5b는 첨가제가 첨가되지 않은 CsSnI3 TFTs의 전이 곡선을 나타내고, 도 5a와 같이 첨가제가 첨가되지 않은 CsSnI3 TFTs는 트랜지스터 박막 형성 시 Sn 공극이 발생함에 따라 전도체처럼 기능하는 것을 확인할 수 있다.
도 6는 본 발명의 일 실시예에 따른 박막 트랜지스터에서, 첨가제 첨가에 따른 XRD 분석 결과(a), SEM이미지(b), SIMS 스펙트럼 결과(c), TEM 이미지, HRTEM 이미지 및 TTF 패턴(d)을 나타낸다.
우선, 도 6a를 참조하면, 페로브스카이트 반도체층(CsSnI3)에 SnF2 첨가제를 넣으면 결정성이 향상되고, SnF2/PbI2를 혼합하여 넣으면 더욱 결정성이 향상되는 것을 XRD상으로 확인할 수 있다. 즉, 두 개의 첨가제를 혼합하여 넣으면 결정성 향상이 더욱 크다는 것을 알수 있다.
또한, 도 6b를 참조하면, 페로브스카이트 반도체층(CsSnI3)에 SnF2 나 SnF2/ PbI2를 첨가하는 경우, 각각의 구조를 확인할 수 있다.
또한, 도 6c를 참조하면, 첨가제인 SnF2/PbI2 가 반도체층(CsSnI3)에 속으로 들어가서 필름의 벌크상에 전반적으로 존재한다는 것을 확인할 수 있다.
또한, 도 6d를 참조하면, 제 1 첨가제 및 제 2 첨가제를 혼합하여 첨가하여도 반도체층(CsSnI3)의 결정성에는 크게 영향이 없음을 확인할 수 있다.
또한, 도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터에서, SnF2, SnBr2, SnI2 첨가제를 각각 첨가 하였을 때 트랜지스터의 이동도와 전류점멸비의 변화(a) 및 첨가제인 SnF2/ PbI2 를 동시에 첨가하였을 때 Sn:Pb 간의 비율 조성에 따른 트랜지스터의 이동도 및 전류점멸비(b)를 나타낸다.
도 7a를 참조하면, SnF2, SnBr2, SnI2 첨가제를 각각 첨가한 경우에서 트랜지스터의 이동도와 전류점멸비의 변화를 확인할 수 있다. 측정 결과 세 개의 첨가제가 모두 원래보다 성능은 향상시켰으나 SnF2가 가장 성능향상이 큰 것을 확인할 수 있다.
또한, 도 7b를 참조하면, 제1첨가제와 제2첨가제인 SnF2/PbI2를 혼합하여 동시에 첨가하는 경우, Sn:Pb 간의 혼합 비율 조성에 따라 트랜지스터의 이동도와 전류점멸비가 변화함을 확인할 수 있다.
또한, 도 8은 SnF2를 3, 7, 11 mol % 각각을 첨가한 경우에 따른 전이 곡선(transfer curve)을 나타낸다.
도 8을 참조하면, SnF2의 첨가로 인해 오프 전류가 점차 낮아지게 되고 이로 인해 트랜지스터의 오프 전류 동작을 수행할 수 있다.
다만, SnF2 첨가량이 필요 이상으로 많아지는 경우(도 7에 따른 일 예에서는 11 mol %) ON 전류도 감소하게 되므로, 첨가제를 적절히 조절하여 적당량을 첨가하는 것이 바람직하다(도 7에 따른 일 예에서는 7 mol %).
도 9a는 첨가제가 첨가되지 않고 SnF2만 단독으로 첨가된 경우, PbI만 단독으로 첨가된 경우 및 SnF2와 PbI가 혼합되어 첨가되는 경우에 따른 전이 곡선(transfer curve)을 각각 나타낸다.
또한, 도 9b는, 첨가제가 첨가되지 않은 경우와 SnF2와 PbI가 혼합되어 첨가되는 경우에서 SnF2 첨가량에 따른 전이 곡선(transfer curve)을 나타낸다.
도 9a에서 CsSnI3로 첨가제가 첨가되지 않은 경우, 첨가제가 첨가되지 않은 경우, 오프 전류가 매우 높아서 트랜지스터로 작동하지 못하고 전도체로만 동작함을 확인할 수 있다. 이는 CsSnI3의 전하량이 매우 높아서 오프 전류(off current)가 발생하지 않은 것임을 확인할 수 있다.
여기서, 도 9a 및 도 9b를 참조하면, CsSnI3에 PbI와 SnF가 혼합되어 첨가되는 경우는 첨가제가 첨가되지 않는 경우에 비해서 오프 커렌트가 발생되어 높은 ON/OFF 점멸비를 나타냄을 확인할 수 있다.
첨가제가 첨가되지 않는 경우에는 CsSnI3로 박막을 형성 시, 많은 Sn 공극(vacancy)이 형성되어 높은 전하량을 갖게되므로 트랜지스터로 작동하지 못하고 전도체로만 동작할 수 있다.
이에 반해 첨가제를 첨가하면, 첨가된 Pb와 SnF가 Sn 공극을 채움으로써 공극이 감소하여 반도체 특성이 발현될 수 있다.
한편, 첨가제의 첨가량이 임계치 이상이면(예를 들어, 도 9b의 SnF2 10mol%) 오히려 전하량이 낮아져서 on current 값이 필요 이상으로 낮아져서 트랜지스터 이동도가 저하될 수 있다.
도 10은 CsSnI3 반도체 박막에 (a) SnI2, (b) SnBr2, (c) SnCl2 (d) SnF2의 첨가에 따른 전이 곡선(transfer curve)을 나타낸다.
도 10을 참조하면, CsSnI3 반도체 박막에 Sn 기반 제1첨가제를 각각 첨가한 경우, 제1첨가제의 첨가에 따라 트랜지스터 동작을 나타내는 것을 확인할 수 있다.
도 10을 참조하면, 제1첨가제를 첨가하지 않는 경우는 오프 전류가 발생하지 않지만, 제1첨가제의 첨가량이 증가하면 오프 전류가 낮아질 수 있다. 이를 통해 첨가제의 첨가에 의해 반도체 박막의 전하량이 낮아지는 것을 확인할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 저술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

Claims (11)

  1. 게이트 전극을 포함하는 기판;
    상기 기판 전면에 걸쳐 위치한 게이트 절연막;
    상기 게이트 절연막 상의 전면에 위치하는 반도체층; 및
    상기 반도체층 상에 서로 이격되어 위치하는 소스/드레인 전극을 포함하고,
    상기 반도체층은 cesium tin triiodide(CsSnI3) 또는 methylammonium tin triiodide(MASnI3)을 포함하고,
    상기 반도체층은 첨가제를 더 포함하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 첨가제는 상기 반도체층 대비 1mol% 내지 30mol% 로 첨가되는 박막 트랜지스터.
  3. 제 2항에 있어서,
    상기 첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하는 박막 트랜지스터.
  4. 제 2항에 있어서,
    상기 첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함하는 박막 트랜지스터.
  5. 제 2항에 있어서,
    상기 첨가제는 제1첨가제 및 제2첨가제가 혼합되고,
    상기 제1첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하고,
    상기 제2첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함하는 박막 트랜지스터.
  6. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성하는 단계; 및
    상기 반도체층 상에 서로 이격되도록 소스전극 및 드레인 전극을 형성하는 단계; 포함하고,
    상기 반도체층을 형성하는 단계에서
    상기 반도체층은 cesium tin triiodide(CsSnI3) 또는 methylammonium tin triiodide(MASnI3)을 포함하고,
    상기 반도체층을 형성하는 단계는 첨가제를 첨가하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  7. 제 6항에 있어서,
    상기 반도체층을 형성하는 단계에서
    상기 반도체층은 스핀코팅, 바코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating, 화학 증착(CVD), 원자층 증착(ADL), 스퍼터링, 열 증착(Thermal Evaporation) 및 그라비어(Gravure) 방법 중 어느 하나의 방법으로 형성되는 박막 트랜지스터 제조 방법.
  8. 제 6항에 있어서,
    상기 첨가제는 상기 반도체층 대비 1mol% 내지 30mol% 로 첨가되는 박막 트랜지스터 제조 방법.
  9. 제 8항에 있어서,
    상기 첨가제를 첨가하는 단계에서,
    상기 첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하는 박막 트랜지스터 제조 방법.
  10. 제 8항에 있어서,
    상기 첨가제를 첨가하는 단계에서,
    상기 첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함하는 박막 트랜지스터 제조 방법.
  11. 제 8항에 있어서,
    상기 첨가제를 첨가하는 단계에서,
    상기 첨가제는 제1첨가제 및 제2첨가제가 혼합되고,
    상기 제1첨가제는 SnF2, SnBr2, SnI2, 및 SnCl2 중 어느 하나를 포함하고,
    상기 제2첨가제는 PbI2, InI2, 및 SbI2 중 어느 하나를 포함하는 박막 트랜지스터 제조 방법.
PCT/KR2021/015009 2020-10-28 2021-10-25 박막 트랜지스터 및 이의 제조 방법 WO2022092731A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/004,103 US20230268443A1 (en) 2020-10-28 2021-10-25 Thin film transistor and preparation method thereof
EP21886725.7A EP4239688A1 (en) 2020-10-28 2021-10-25 Thin film transistor and preparation method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0141007 2020-10-28
KR1020200141007A KR102496956B1 (ko) 2020-10-28 2020-10-28 박막 트랜지스터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2022092731A1 true WO2022092731A1 (ko) 2022-05-05

Family

ID=81382787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/015009 WO2022092731A1 (ko) 2020-10-28 2021-10-25 박막 트랜지스터 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230268443A1 (ko)
EP (1) EP4239688A1 (ko)
KR (1) KR102496956B1 (ko)
WO (1) WO2022092731A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116145247B (zh) * 2023-01-06 2024-08-02 西安热工研究院有限公司 一种制备碘化亚锡单晶的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079590A (ko) * 1998-07-30 2001-08-22 추후제출 반도체를 기재로 하는 기판상의 회티탄석 산화물용 결정질비등방체의 제어
KR20160095211A (ko) * 2015-01-30 2016-08-11 포항공과대학교 산학협력단 유무기 하이브리드 페로브스카이트 발광 트랜지스터 및 이의 제조방법
KR20180100722A (ko) * 2012-09-18 2018-09-11 옥스포드 유니버시티 이노베이션 리미티드 광전자 디바이스
KR101971325B1 (ko) * 2016-11-22 2019-04-22 고려대학교 산학협력단 페로브스카이트 발광소자
KR20190135558A (ko) * 2014-11-21 2019-12-06 히 솔라, 엘.엘.씨. 페로브스카이트 물질 디바이스에서의 이중- 및 삼중-층 계면 층

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305715B2 (en) * 2014-08-01 2016-04-05 Hunt Energy Enterprises Llc Method of formulating perovskite solar cell materials
KR102040366B1 (ko) * 2017-06-16 2019-11-28 동국대학교 산학협력단 비닐렌구조를 포함한 유기반도체성 물질 및 이를 이용한 박막트랜지스터
WO2020209916A2 (en) * 2019-01-14 2020-10-15 The University Of North Carolina At Chapel Hill Bilateral amines for defect passivation and surface protection in perovskite solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010079590A (ko) * 1998-07-30 2001-08-22 추후제출 반도체를 기재로 하는 기판상의 회티탄석 산화물용 결정질비등방체의 제어
KR20180100722A (ko) * 2012-09-18 2018-09-11 옥스포드 유니버시티 이노베이션 리미티드 광전자 디바이스
KR20190135558A (ko) * 2014-11-21 2019-12-06 히 솔라, 엘.엘.씨. 페로브스카이트 물질 디바이스에서의 이중- 및 삼중-층 계면 층
KR20160095211A (ko) * 2015-01-30 2016-08-11 포항공과대학교 산학협력단 유무기 하이브리드 페로브스카이트 발광 트랜지스터 및 이의 제조방법
KR101971325B1 (ko) * 2016-11-22 2019-04-22 고려대학교 산학협력단 페로브스카이트 발광소자

Also Published As

Publication number Publication date
US20230268443A1 (en) 2023-08-24
EP4239688A1 (en) 2023-09-06
KR102496956B1 (ko) 2023-02-06
KR20220056436A (ko) 2022-05-06

Similar Documents

Publication Publication Date Title
US11783757B2 (en) Display and electronic device including the display
RU2556102C2 (ru) Оксид р-типа, получение оксидной композиции р-типа, способ получения оксида р-типа, полупроводниковый прибор, индикаторное устройство, аппаратура воспроизведения изображения и система
US7622734B2 (en) Organic transistor using self-assembled monolayer
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
WO2010110571A2 (en) Oxide semiconductor and thin film transistor including the same
RU2702802C1 (ru) Полевой транзистор, отображающий элемент, устройство отображения изображения и система
WO2016148460A1 (ko) 듀얼게이트 박막트랜지스터
EP3087614B1 (en) P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
WO2018209753A1 (zh) 薄膜晶体管制作方法、阵列基板制作方法及显示装置
WO2020171341A1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
WO2022092731A1 (ko) 박막 트랜지스터 및 이의 제조 방법
WO2017121216A1 (en) Thin film transistor array panel
CN103325842A (zh) 氧化物半导体薄膜及一种薄膜晶体管
WO2016039585A1 (ko) 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법
WO2015182888A1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
WO2023195761A1 (ko) 산화물 소결체 및 이를 포함하는 박막 트랜지스터
WO2014157818A1 (ko) 투명 화합물 반도체 및 그의 ｐ-타입 도핑 방법
WO2016085251A1 (ko) 주석 금속 타겟을 이용한 주석산화물층의 형성 방법
WO2014027750A1 (ko) 비정질 산화물 반도체 층 및 이를 포함하는 박막 트랜지스터
Acharya et al. Electronic materials for solution-processed TFTs
KR102384852B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
TW201611261A (zh) 自我對齊金屬氧化物電晶體及其製造方法
WO2012134105A2 (ko) 산화아연 박막 트랜지스터 및 이의 제조방법
KR101657345B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
Hussain et al. Additive Processed ZnO Transparent Vertical Field Effect Transistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21886725

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021886725

Country of ref document: EP

Effective date: 20230530