WO2022083232A1 - 半导体封装方法及半导体结构 - Google Patents

半导体封装方法及半导体结构 Download PDF

Info

Publication number
WO2022083232A1
WO2022083232A1 PCT/CN2021/110939 CN2021110939W WO2022083232A1 WO 2022083232 A1 WO2022083232 A1 WO 2022083232A1 CN 2021110939 W CN2021110939 W CN 2021110939W WO 2022083232 A1 WO2022083232 A1 WO 2022083232A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
substrate
packaging method
sidewall
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2021/110939
Other languages
English (en)
French (fr)
Inventor
廖楚贤
刘杰
何军
张丽霞
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to US17/452,450 priority Critical patent/US12131951B2/en
Publication of WO2022083232A1 publication Critical patent/WO2022083232A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding

Definitions

  • the present disclosure relates to the technical field of semiconductors and their packaging, and in particular, to a semiconductor packaging method and a semiconductor structure.
  • the metal pads When bonding wafers to wafers using hybrid bonding techniques, the metal pads have a higher coefficient of thermal expansion than the dielectric layers at the surfaces of the bonded wafers, which leads to adhesion problems with the dielectric layers attached to the metal pads.
  • a semiconductor packaging method comprising: providing a substrate; forming a metal pad on the substrate, wherein a gap exists between a sidewall of the metal pad and the substrate; each of the metal pads on the substrate is connected.
  • a semiconductor structure comprising: a substrate having a groove; a metal pad is located in the groove; a gap is located at least partially at a sidewall of the groove and connects the groove A metal pad is at least partially spaced from the substrate.
  • a sacrificial material layer is formed on the sidewall of the groove of the substrate, and after forming the metal pad, at least a part of the sacrificial material layer is removed to form a gap between the metal pad and the substrate.
  • 1 to 9 are respectively schematic structural diagrams of semiconductor structures in multiple steps of a semiconductor packaging method according to an exemplary embodiment
  • Fig. 10 is the top view of Fig. 6;
  • 11 to 18 are respectively schematic structural diagrams of a semiconductor structure in a plurality of steps of a semiconductor packaging method according to another exemplary embodiment
  • Figure 19 is a top view of Figure 15;
  • 20 to 27 are respectively schematic structural diagrams of a semiconductor structure in a plurality of steps of a semiconductor packaging method according to yet another exemplary embodiment
  • Figure 28 is a top view of Figure 24;
  • 29 to 31 are respectively schematic structural diagrams of semiconductor structures formed by semiconductor packaging methods according to three exemplary embodiments.
  • FIG. 32 is a schematic structural diagram of a sacrificial material layer formed in a semiconductor packaging method according to another exemplary embodiment
  • FIG. 33 is a schematic structural diagram of a sacrificial material layer formed in a semiconductor packaging method according to another exemplary embodiment.
  • Example embodiments will now be described more fully with reference to the accompanying drawings.
  • Example embodiments can be embodied in various forms and should not be construed as limited to the embodiments set forth herein; rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of example embodiments to those skilled in the art.
  • the same reference numerals in the drawings denote the same or similar structures, and thus their detailed descriptions will be omitted.
  • FIG. 1 to FIG. 10 respectively illustrate schematic structural diagrams of semiconductor structures in multiple steps of the semiconductor packaging method proposed by the present disclosure.
  • the semiconductor packaging method proposed by the present disclosure includes:
  • a substrate 100 is provided; the substrate may be a wafer on which a semiconductor device is formed, a semiconductor chip to be packaged, or the like.
  • the wafer may be a silicon wafer, a silicon carbide wafer, an SOI wafer, a gallium arsenide, a gallium carbide or a gallium nitride wafer, etc.
  • the semiconductor devices formed on the wafer may be DRAM devices, NAND devices, etc.
  • the storage device may also be a logic device such as a CPU.
  • Metal pads 400 are formed on the substrate 100, wherein a gap 510 exists between the sidewalls of the metal pads 400 and the substrate 100; in an example, the metal pads 400 can be used for bonding between different wafers, and the metal pads
  • the material of 400 can be conductive metal materials, such as copper, aluminum, gold, silver, etc.
  • the metal pads 400 on the plurality of substrates are connected.
  • different wafers can be bonded together by connecting metal pads 400 on different substrates, increasing packaging density.
  • the method for forming the gap 510 includes: forming a groove 110 on the substrate 100; forming a sacrificial material layer 300 on the sidewall of the groove 110; forming a metal pad 400 in the groove 110; removing at least part of the sacrificial material layer 100 forms a gap 510 .
  • the groove 110 may include a first groove 111 and a second groove 112 .
  • the second groove 112 is located below the first groove 111 , and the size of the opening of the second groove 112 is smaller than the size of the bottom of the first groove 111 .
  • the first groove 111 may be an interconnection line groove in the Damascus process
  • the second groove 112 may be an interconnection hole groove in the Damascus process; the interconnection hole groove is located below the interconnection line groove and connected to the interconnection groove.
  • the size of the opening of the interconnection hole groove is smaller than the size of the bottom of the interconnection line groove.
  • the opening size may be the top size.
  • the step of forming the sacrificial material layer 300 on the sidewall of the groove 110 may include:
  • the first sacrificial layer 311 is filled in the second groove 112; specifically, the first sacrificial layer 311 can be formed in the second groove 112 by chemical vapor deposition or spin coating process, and the material of the first sacrificial layer 311 can be oxide Materials such as silicon, silicon nitride, amorphous carbon, spin-on organic or inorganic dielectric layers.
  • the formed first sacrificial layer 311 at least completely fills the second groove 112 , so that the sidewalls of the second groove 112 are completely covered, so as to ensure that the sacrificial material layer 300 formed subsequently will not exist in the second groove 112 . on the side wall.
  • the volume of the interconnection hole formed in the second groove 112 is ensured, and the contact resistance is prevented from increasing.
  • a second sacrificial layer 312 is formed on the surface of the substrate 100 , the sidewall of the first groove 111 , the bottom of the first groove 111 and the surface of the first sacrificial layer 311 ; Different from the material layer of the first sacrificial layer 311 formed by the atomic layer deposition process, the material of the second sacrificial layer 312 may be silicon oxide, silicon nitride, silicon oxynitride or silicon oxycarbide and other materials.
  • the second sacrificial layer 312 on the surface of the substrate 100 , the bottom of the first groove 111 and the surface of the first sacrificial layer 311 is removed, and the second sacrificial layer 312 remaining on the sidewall of the first groove 111 forms the sacrificial material layer 300 .
  • the surface of the substrate 100 , the bottom of the first groove 111 , and the second sacrificial layer 312 on the surface of the first sacrificial layer 311 may be removed by a dry etching process, and the second sacrificial layer on the sidewall of the first groove 111 is retained. .
  • the thickness of the formed sacrificial material layer can be controlled, thereby controlling the properties of the subsequently formed gap, such as size, position, shape, and the like. It is possible to form gaps with corresponding characteristics according to the bonding process conditions or the material and size of the metal pads, so as to fully reduce the damage to the surrounding structure caused by the thermal expansion of the metal pads between the substrates during the bonding process, and to ensure the metal pads.
  • the degree of bonding with the substrate achieves a better packaging effect.
  • the thickness of the sacrificial material layer 300 is 1/1000 to 10/1000 of the size of the metal pad 400 along the direction perpendicular to the sidewall of the groove.
  • the thickness of the sacrificial material layer 300 is the size of the sacrificial material layer along the direction perpendicular to the sidewall of the groove.
  • the thickness of the sacrificial material layer at a position close to the surface of the substrate is greater than that at a position away from the surface of the substrate.
  • the thickness of the second sacrificial material layer 312 at a position 312 a near the surface of the substrate 100 is greater than that at a position 312 b away from the surface of the substrate 100 .
  • the gap formed by the sacrificial material layer with the above morphology can be well matched with the actual change when the metal pads 400 are joined. space to accommodate the inflated part.
  • the sacrificial material layer includes any one of silicon oxide, silicon nitride, silicon oxynitride and silicon oxycarbide formed by PECVD; the PECVD conditions include: a temperature of 100°C to 200°C and a pressure of 10 Torr ⁇ 30 Torr.
  • the morphology of the sacrificial material layer formed under this condition can well meet the requirements.
  • the method further includes: forming a barrier layer on the sidewalls and the bottom of the first groove 111 and the second groove 112 200.
  • a barrier layer 200 is formed from the bottom and sidewalls of the first groove 111 and the second groove 112 by ALD or other deposition processes.
  • the material of the barrier layer 200 may include titanium nitride (TiN).
  • the material of the barrier layer 200 may also include titanium (Ti), tantalum (Ta), tantalum nitride (TaN), ruthenium (Ru), rhenium (Re) or conductive metal nitride, etc. This embodiment is limited.
  • the step of removing at least part of the sacrificial material layer to form the gap includes:
  • At least a portion of the sacrificial material layer is removed using dry etching or wet etching or CMP.
  • the etching selectivity ratio between the metal pad and the sacrificial material layer can be used, the sacrificial material layer can be removed by dry etching or wet etching process, and the etching can be controlled by time control or etching end-point. The extent of which in turn controls the size of the gap formed.
  • the gap 510 surrounds the metal pad 400 and separates the upper portion of the metal pad 400 near the surface of the substrate 100 from the substrate.
  • the cross-sectional contour of the groove 110 in the direction of the surface of the substrate 100 is square; in other examples, the cross-sectional contour of the groove 110 in the direction of the surface of the substrate 100 is serrated, so that the formed gap 510 is along the surface of the substrate 100 .
  • the cross-sectional profile in the direction is also serrated, which can achieve the effect of releasing stress and reduce the damage of the metal pad 400 to the surrounding structure.
  • the bonding of two substrates 600 formed with gaps and metal pads 400 may include the following steps:
  • Pre-bonding the metal pads 400 of the substrate 600 such as fusion bonding, etc.
  • the bonded metal pads 400 are annealed to expand the metal pads 400 to fill the gaps 510 .
  • the longitudinal section of the groove 110 may be set to be substantially trapezoidal, and the bonded semiconductor structure is substantially as shown in FIG. 29 .
  • the bonding area of the metal pad 400 can be further increased, and the contact resistance can be reduced.
  • the step of forming the sacrificial material layer 300 on the sidewall of the groove 110 may include:
  • the metal layer 320 on the surface of the substrate 100 , the bottom of the first groove and the bottom of the second groove is removed, and the metal layer 320 remaining on the sidewall of the first groove and the sidewall of the second groove forms a sacrificial material layer 300 .
  • the sacrificial material layer 300 formed by the above method simplifies the fabrication process without increasing the contact resistance of the interconnection holes formed in the second grooves.
  • the metal layer 320 is formed by a PVD process, and the PVD conditions include: a temperature of 50°C to 350°C, a flow rate of an inert gas of 100 sccm to 450 sccm, and a pressure of the inert gas of 0.1 Torr to 10 Torr.
  • the thickness of the metal layer 320 formed by the above process is greater than the thickness at the position 320 a near the surface of the substrate 100 is greater than the thickness at the position 320 b away from the surface of the substrate 100 . It should be understood that the approach and distance are relative, and are not limited to specific positions.
  • the material of the metal pad 400 includes copper, and the material of the metal layer 320 includes nickel, zinc, aluminum, silver or gold.
  • the ratio of the length of the gap 520 in the direction of the sidewall of the first groove to the length of the sidewall of the first groove is 0.1 ⁇ 0.5, for example, 0.1, 0.3, 0.4, 0.5, and the like.
  • the substrate 100 , the recess 110 , the barrier layer 200 , the sacrificial material layer 300 , the metal pad 400 and the gap 520 of the semiconductor structure are shown in FIG. 15 .
  • the gap 520 is formed by partially removing the sacrificial material layer 300 , that is, the gap 520 is formed by the channel between the sidewall of the metal pad 400 , the sidewall of the groove 110 and the remaining sacrificial material layer 300 .
  • FIG. 19 in conjunction the top view of FIG. 15 is exemplarily shown. Therein, it can be seen that the gap 520 surrounds the metal pad 400 .
  • FIGS. 16 to 18 they exemplarily show structural schematic diagrams in several steps of “bonding two substrates 600 ”, wherein the process of bonding two substrates 600 in this embodiment is It is substantially the same as the related process in the above-mentioned first embodiment, and will not be repeated here.
  • the longitudinal section of the groove in the step of forming the groove, can be set to be substantially trapezoidal, and the bonded semiconductor The structure is roughly as shown in FIG. 30 .
  • the bonding area of the metal pad 400 can be further increased, and the contact resistance can be reduced.
  • the step of removing at least part of the sacrificial material layer 300 to form the gap 530 includes:
  • a metal layer 330 is formed on the surface of the substrate 100, the bottom and sidewalls of the first groove, and the bottom and sidewalls of the second groove; part of the metal on the surface of the substrate 100, the bottom of the first groove and the bottom of the second groove is removed.
  • the layer 330, the metal layer 300 of the sidewall of the first groove remaining is the sacrificial material layer 300.
  • a portion of the sacrificial material layer 300 on the surface of the substrate 100 and the sidewall of the first groove is removed by CMP to form a gap 530 .
  • the thermal expansion rates of the sacrificial material layer 300 and the metal pad 400 are different to ensure that during the bonding process of the metal pad, the remaining sacrificial material layer on the sidewall of the first groove will damage the surrounding structure due to thermal expansion.
  • the thermal expansion coefficient of the sacrificial material layer 300 is smaller than that of the metal pad 400 .
  • the material of the sacrificial material layer 300 may include magnesium (Mg).
  • the sacrificial material layer 300 may also include other materials, such as zinc (Zn), silver (Ag), aluminum (Al), gold (Au), etc., which is not limited to this embodiment.
  • the polishing rate of the sacrificial material layer 300 is selectively increased to form the gap 530 .
  • FIG. 28 in conjunction the top view of FIG. 24 is exemplarily shown. Therein, gap 530 can be seen surrounding metal pad 400.
  • the ratio of the length of the gap 530 in the direction of the side wall of the first groove to the length of the side wall of the first groove is 0.01 ⁇ 0.1.
  • the ratio of the depth of the gap 530 formed by chemical mechanical polishing to the groove depth of the first groove may be 0.01 ⁇ 0.1, such as 0.01, 0.04, 0.07, 0.1, and the like.
  • the ratio may also be less than 0.01, or may be greater than 0.1, such as 0.008, 0.11, etc., which is not limited to this embodiment.
  • FIG. 25 to FIG. 27 they exemplarily show the structure diagrams of the semiconductor structure in several steps of “bonding the two substrates 600 ”, wherein in this embodiment, the two substrates 600 are bonded together.
  • the bonding process is substantially the same as the related processes in the above-mentioned first embodiment and the second embodiment, and will not be repeated here.
  • the longitudinal section of the groove 110 can be set to be substantially trapezoidal, and after bonding
  • the semiconductor structure is roughly as shown in Figure 31.
  • the semiconductor structure proposed by the present disclosure includes: a substrate 100 having a groove 110 ; a metal pad 400 is located in the groove 110 ; a gap 510 is located at least partially at the sidewall of the groove 110 and The metal pad 400 is at least partially separated from the substrate 100 .
  • the upper width of the gap 510 is greater than the lower width of the gap.
  • the cross-sectional profile of the groove 110 in the direction of the surface of the substrate 100 is serrated.
  • the groove 110 includes a first groove 111 and a second groove 112 , the second groove 112 is located at the bottom of the first groove 111 , and the opening size of the second groove 112 is smaller than that of the first groove 111 . Bottom size.
  • the gap 510 is located at least partially above the sidewall of the first groove 111 .
  • a sacrificial material layer is formed on the sidewall of the groove of the substrate, and after filling the conductive layer, at least a part of the sacrificial material layer is removed to form a trench surrounding the conductive layer .

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例提出一种半导体封装方法及半导体结构。半导体封装方法包括：提供基底；在所述基底上形成金属焊盘，其中所述金属焊盘的侧壁与所述基底之间存在间隙；将多个所述基底的所述金属焊盘相连。

Description

半导体封装方法及半导体结构
相关申请的交叉引用
本公开要求基于2020年10月22日提交的申请号为202011137752.4的中国申请“半导体封装方法及半导体结构”的优先权，通过援引将其全部内容并入本文中。
技术领域
本公开涉及半导体及其封装技术领域，特别涉及一种半导体封装方法及半导体结构。
背景技术
利用混合粘合技术键合晶片和晶片时，金属焊盘具有比接合的晶片表面处的介电层更高的热膨胀系数，这导致金属焊盘附件的介电层存在粘合问题。
发明内容
本公开实施例的一个方面，提供一种半导体封装方法，包括：提供基底；在所述基底上形成金属焊盘，其中所述金属焊盘的侧壁与所述基底之间存在间隙；将多个所述基底上的所述金属焊盘相连。
本公开实施例的另一个方面，提供一种半导体结构，包括：具有凹槽的基底；金属焊垫位于所述凹槽中；间隙，至少部分位于所述凹槽的侧壁处并将所述金属焊垫与所述基底至少部分隔开。
本公开实施例提出的半导体封装方法，在基底的凹槽的侧壁形成牺牲材料层，并在形成金属焊盘后，去除牺牲材料层的至少一部分而形成金属焊盘和基底之间的间隙。通过上述设计，本公开实施例提出的半导体封装方法能够使间隙的形成工艺具备更佳的可控性，能够减少不同基底之间的金属焊盘在接合过程中因为热膨胀造成周围结构的损害，从而实现更优的封装效果。
附图说明
通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1至图9分别是根据一示例性实施方式示出的半导体封装方法的多个步骤中的半导体结构的结构示意图；
图10是图6的俯视图；
图11至图18分别是根据另一示例性实施方式示出的半导体封装方法的多个步骤中的半导体结构的结构示意图；
图19是图15的俯视图；
图20至图27分别是根据又一示例性实施方式示出的半导体封装方法的多个步骤中的半导体结构的结构示意图；
图28是图24的俯视图；
图29至图31分别是根据三个示例性实施方式示出的半导体封装方法形成的半导体结构的结构示意图；
图32是又一示例性实施方式示出的半导体封装方法中形成的牺牲材料层的结构示意图；
图33是又一示例性实施方式示出的半导体封装方法中形成的牺牲材料层的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
实施方式一
参阅图1至图10，其分别示例性地示出了本公开提出的半导体封装方法的多个步骤中的半导体结构的结构示意图。
如图1至图10所示，在本实施方式中，本公开提出的半导体封装方法包括：
提供基底100；基底可以为形成有半导体器件的晶圆或待封装的半导体芯片等。所述晶圆可以为硅晶圆，碳化硅晶圆，SOI晶圆，砷化镓，碳化镓或氮化镓晶圆等，所述晶圆上形成有半导体器件可以为DRAM器件，NAND器件等存储器件，也可以为CUP等逻辑器件。
在基底100上形成金属焊盘400，其中金属焊盘400的侧壁与基底100之间存在间隙 510；在一示例中，金属焊盘400可用于不同晶圆之间的键合，金属焊盘400的材质可以为导电的金属材料，如铜，铝，金，银等。
将多个基底上的金属焊盘400相连。在一示例中，通过将不同基底上的金属焊盘400相连可以将不同晶圆键合在一起，增加封装密度。
通过在金属焊盘的侧壁与基底之间形成间隙，能够减少不同基底之间的金属焊盘在接合过程中因为热膨胀造成周围结构的损害，实现更优的封装效果。
可选的，间隙510的形成方法包括：在基底100上形成凹槽110；在凹槽110的侧壁形成牺牲材料层300；在凹槽110中形成金属焊盘400；去除至少部分牺牲材料层100形成间隙510。
可选地，如图1所示，凹槽110可以包括第一凹槽111和第二凹槽112。其中，第二凹槽112位于第一凹槽111的下方，且第二凹槽112的开口尺寸小于第一凹槽111的底部尺寸。具体的，第一凹槽111可以为利用大马士革工艺中的互连线凹槽，第二凹槽112可以为大马士革工艺中的互连孔凹槽；互连孔凹槽位于互连线凹槽下方且于互连线凹槽相连。在垂直互连线延伸方向上，互连孔凹槽的开口尺寸小于互连线凹槽的底部尺寸。所述开口尺寸可以为顶部尺寸。
可选的，如图2至图4所示，在凹槽110的侧壁形成牺牲材料层300的步骤可以包括：
在第二凹槽112内填充第一牺牲层311；具体的，可以利用化学气相沉积或旋涂工艺在第二凹槽112内形成第一牺牲层311，第一牺牲层311的材质可以为氧化硅，氮化硅，无定形碳，旋涂有机介质层或无机介质层等材料。示例的，形成的第一牺牲层311至少全部填充第二凹槽112，使得第二凹槽112的侧壁全部被覆盖，保证后续形成的牺牲材料层300不会存在于第二凹槽112的侧壁上。保证第二凹槽112中形成的互连孔的体积，防止接触电阻增大。
在基底100表面、第一凹槽111的侧壁、第一凹槽111的底部和第一牺牲层311的表面形成第二牺牲层312；具体的，第二牺牲层312可以利用化学气相沉积或原子层沉积工艺形成的不同于第一牺牲层311的材料层，第二牺牲层312的材质可以为氧化硅，氮化硅，氮氧化硅或碳氧化硅等材料。
去除基底100表面、第一凹槽111的底部和第一牺牲层311的表面的第二牺牲层312，第一凹槽111的侧壁保留的第二牺牲层312形成牺牲材料层300。具体的，可以利用干法刻蚀工艺去除基底100表面、第一凹槽111的底部和第一牺牲层311的表面的第二牺牲层312，保留第一凹槽111侧壁的第二牺牲层。
通过这种方式可以使得形成的牺牲材料层的厚度可控，进而控制后续形成的间隙的特性，如大小，位置，形状等。使得根据接合工艺条件或金属焊盘的材质，大小等形成相应特性的间隙成为可能，从而充分减少基底之间的金属焊盘在接合过程中因为热膨胀造成周围结构的损害，又能保证金属焊盘和基底的结合程度，实现更优的封装效果。
可选的，牺牲材料层300的厚度为金属焊盘400沿垂直所述凹槽侧壁方向上尺寸的千分之一至千分之十。具体的，牺牲材料层300的厚度为牺牲材料层沿垂直所述凹槽侧壁方向上的尺寸，不同基底间的金属焊盘400接合温度为300℃左右时，利用上述厚度的牺牲材料层300形成的间隙大小可以最大程度的补偿金属焊盘400因为热膨胀带来的尺寸变化。
可选的，牺牲材料层靠近基底表面位置的厚度大于远离基底表面位置的厚度。如图32所示，第二牺牲材料层312的厚度在靠近基底100表面位置312a的厚度大于远离基底100表面位置312b的厚度。应当理解的是，所述靠近和远离是相对而言的，并不是对具体位置的限定。利用上述形貌的牺牲材料层形成的间隙可以很好的和金属焊盘400接合时的实际变化相吻合，在金属焊盘400接合时，不同金属焊盘400接触面的位置附近需要更大的空间来容纳膨胀的部分。具体的，牺牲材料层包括采用PECVD方式形成的氧化硅，氮化硅，氮氧化硅和碳氧化硅中的任一种；所述PECVD的条件包括：温度为100℃～200℃，压力为10Torr～30Torr。在此条件下形成的牺牲材料层的形貌可以很好的满足需求。
可选的，在形成所述第一牺牲层311和所述第二牺牲层312之前，还包括：在所述第一凹槽111和所述第二凹槽112的侧壁和底部形成阻挡层200。如图1所示，利用ALD或其他沉积工艺自第一凹槽111和第二凹槽112的底部和侧壁形成阻挡层200，阻挡层200的材质可以包括氮化钛(TiN)。在其他实施方式中，阻挡层200的材质亦可包括钛(Ti)、钽(Ta)、氮化钽(TaN)、钌(Ru)、铼(Re)或者导电金属氮化物等，并不以本实施方式为限。
可选的，所述去除至少部分所述牺牲材料层形成所述间隙的步骤，包括：
利用干法刻蚀或湿法刻蚀或CMP去除至少部分所述牺牲材料层。具体的，可以利用金属焊盘和牺牲材料层的刻蚀选择比，利用干法刻蚀或湿法刻蚀工艺去除牺牲材料层，利用时间控制或刻蚀终止点(end-point)控制刻蚀的程度进而控制形成的间隙的大小。在一示例中，如图10所示，图10为图6的俯视图，间隙510环绕金属焊盘400，将金属焊盘400靠近基底100表面的上部和基底隔离开。在此示例中，凹槽110沿基底100表面方向上的截面轮廓呈方形；在其他示例中，凹槽110沿基底100表面方向上的截面轮廓呈锯齿 状，使得形成的间隙510沿基底100表面方向上的截面轮廓也呈锯齿状，可以达到释放应力的效果，减少金属焊盘400对周围结构的损坏。
可选地，如图7至图9所示，两个形成有间隙以及金属焊盘400的基底600接合可以包括以下步骤：
将形成有间隙以及金属焊盘400的基底600对准；
对基底600的金属焊盘400进行预键合，如融合键合(fusion bond)等；
对键合的金属焊盘400进行退火处理(anneal)，使金属焊盘400膨胀而将间隙510填充。
可选的，在形成凹槽110的步骤中，可以将凹槽110的纵向截面设置为大致呈梯形，键合后的半导体结构大致如图29所示。通过上述设计，能够进一步增大金属焊盘400的接合面积，减少接触电阻。
实施方式二
基于上述对本公开提出的半导体封装方法的一个示例性实施方式的详细说明，以下将结合图11至图19，对本公开提出的半导体封装方法的另一个示例性实施方式进行说明。其中，本实施方式中与上述第一实施方式中的相关工艺大致相同的部分在此不予赘述。
可选地，如图12和图13所示，在本实施方式中，在凹槽110的侧壁形成牺牲材料层300的步骤可以包括：
在基底100表面、第一凹槽的底部和侧壁以及第二凹槽的底部和侧壁形成金属层320；
去除基底100表面、第一凹槽的底部和第二凹槽的底部的金属层320，第一凹槽的侧壁和第二凹槽的侧壁保留的金属层320形成牺牲材料层300。
利用上述方法形成的牺牲材层300简化了制作工艺，同时又不增加第二凹槽中形成的互连孔的接触电阻。
可选的，利用PVD工艺形成所述金属层320，所述PVD的条件包括：温度为50℃～350℃，惰性气体的流速为100sccm～450sccm，惰性气体的压力为0.1Torr～10Torr。如图33所示，利用上述工艺形成的金属层320的厚度在靠近基底100表面位置320a的厚度大于远离基底100表面位置320b的厚度。应当理解的是，所述靠近和远离是相对而言的，并不是对具体位置的限定。
可选的，金属焊盘400的材料包括铜，金属层320的材料包括镍、锌、铝、银或者金。
可选的，间隙520沿第一凹槽的侧壁方向上的长度和第一凹槽侧壁长度的比值为0.1～0.5，例如0.1、0.3、0.4、0.5等。如图15所示，图15中示出了半导体结构的基底100、 凹槽110、阻挡层200、牺牲材料层300、金属焊盘400和间隙520。其中，间隙520通过将牺牲材料层300部分去除而形成，即，间隙520是由金属焊盘400侧壁、凹槽110侧壁与剩余的牺牲材料层300之间的沟道形成。配合参阅图19，其示例性地示出了图15的俯视图。其中，可见间隙520环绕于金属焊盘400。
图16至图18所示，其分别示例性地示出了“将两个基底600键合”的几个步骤中的结构示意图，其中，本实施方式中的将两个基地600键合的工艺与上述第一实施方式中的相关工艺大致相同，在此不予赘述。
另外，基于图11至图19示出的实施方式的上述设计，在另一实施方式中，在形成凹槽的步骤中，可以将凹槽的纵向截面设置为大致呈梯形，键合后的半导体结构大致如图30所示。通过上述设计，能够进一步增大金属焊盘400的接合面积，减少接触电阻。
实施方式三
基于上述对本公开提出的半导体封装方法的两个示例性实施方式的详细说明，以下将结合图20至图28，对本公开提出的半导体封装方法的再一个示例性实施方式进行说明。其中，本实施方式中与上述第一实施方式和/或第二实施例中的相关工艺大致相同的部分在此不予赘述。
可选地，如图21和图24所示，去除至少部分牺牲材料层300形成所述间隙530的步骤包括：
在基底100表面、第一凹槽的底部和侧壁以及第二凹槽的底部和侧壁形成金属层330；去除基底100表面、第一凹槽的底部和第二凹槽的底部的部分金属层330，保留的第一凹槽的侧壁的金属层300为牺牲材料层300。
在凹槽110中形成金属焊盘400；
利用CMP去除基底100表面、第一凹槽的侧壁的部分牺牲材料层300形成间隙530。其中，牺牲材料层300与金属焊盘400的热膨胀率不同，以保证在金属焊盘的接合工艺中，第一凹槽的侧壁剩余的牺牲材料层因为热膨胀而破坏周围结构。作为示例，牺牲材料层300的热膨胀系数小于金属焊盘400的热膨胀系数。进一步地，基于上述形成牺牲材料层300的工艺设计，在本实施方式中，当接触焊盘400的材料包括铜(Cu)时，牺牲材料层300的材质可以包括镁(Mg)。在其他实施方式中，牺牲材料层300亦可包括其他材料，例如锌(Zn)、银(Ag)、铝(Al)、金(Au)等，并不以本实施方式为限。由于本实施方式中，通过调整化学机械研磨工艺条件，如研磨液的种类等，选择性增大牺牲材料层300的研磨速率以形成间隙530。配合参阅图28，其示例性地示出了图24的俯视图。其 中，可见间隙530环绕于金属焊盘400。
可选地，间隙530沿第一凹槽的侧壁方向上的长度和第一凹槽侧壁长度的比值为0.01～0.1。例如，在本实施方式中，通过化学机械研磨形成的间隙530的深度，与第一凹槽的槽深的比值可以为0.01～0.1，例如0.01、0.04、0.07、0.1等。基于本实施方式的上述工艺设计，在其他实施方式中，比值亦可小于0.01，或可大于0.1，例如0.008、0.11等，并不以本实施方式为限。
如图25至图27所示，其分别示例性地示出了半导体结构在“将两个基底600键合”的几个步骤中的结构示意图，其中，本实施方式中的将两个基底600键合的工艺与上述第一实施方式和第二实施方式中的相关工艺大致相同，在此不予赘述。
另外，基于图20至图28示出的实施方式的上述设计，在另一实施方式中，在形成凹槽110的步骤中，可以将凹槽110的纵向截面设置为大致呈梯形，键合后的半导体结构大致如图31所示。通过上述设计，能够进一步增大金属焊盘400的接合面积，减少接触电阻。
基于上述对本公开提出的半导体封装方法的多个示例性实施方式的详细说明，对本公开提出的半导体结构的一个示例性实施方式进行说明，本实施例中半导体结构可以通过上述本公开提出的并在上述实施方式中详细说明的半导体封装方法制成。
如图1至图6所示，本公开提出的半导体结构，包括：具有凹槽110的基底100；金属焊垫400位于凹槽110中；间隙510，至少部分位于凹槽110的侧壁处并将金属焊垫400与基底100至少部分隔开。
可选的，间隙510的上部宽度大于所述间隙的下部宽度。
可选的，凹槽110沿基底100表面方向上的截面轮廓呈锯齿状。
可选的，凹槽110包括第一凹槽111和第二凹槽112，第二凹槽112位于第一凹槽111的底部，且第二凹槽112的开口尺寸小于第一凹槽111的底部尺寸。
可选的，间隙510至少部分位于第一凹槽111的侧壁上方。
综上所述，本公开实施例提出的半导体封装方法，在基底的凹槽的侧壁形成牺牲材料层，并在填充导电层后，去除牺牲材料层的至少一部分而形成环绕导电层的沟槽。通过上述设计，本公开实施例提出的半导体封装方法能够使沟槽的形成工艺具备更佳的可控性，能够减少导电层形成的金属焊盘在后续制程的膨胀过程中对周围结构施加的应力，从而实现更优的封装效果。
虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、 而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (20)

  1. 一种半导体封装方法，包括：
    提供基底；
    在所述基底上形成金属焊盘，其中所述金属焊盘的侧壁与所述基底之间存在间隙；
    将多个所述基底上的所述金属焊盘相连。
  2. 根据权利要求1所述的半导体封装方法，其中，所述间隙的形成方法包括：
    在所述基底上形成凹槽；
    在所述凹槽的侧壁形成牺牲材料层；
    在所述凹槽中形成所述金属焊盘；
    去除至少部分所述牺牲材料层形成所述间隙。
  3. 根据权利要求2所述的半导体封装方法，其中，
    所述牺牲材料层靠近所述基底表面位置的厚度大于远离所述基底表面位置的厚度。
  4. 根据权利要求3所述的半导体封装方法，其中，
    所述牺牲材料层包括采用PECVD方式形成的氧化硅，氮化硅，氮氧化硅和碳氧化硅中的任一种；
    所述PECVD的条件包括：温度为100℃～200℃，压力为10Torr～30Torr。
  5. 根据权利要求3所述的半导体封装方法，其中，
    所述牺牲材料层包括采用PVD方式形成的金属材料层；
    所述PVD的条件包括：温度为50℃～350℃，惰性气体的流速为100sccm～450sccm，惰性气体的压力为0.1Torr～10Torr。
  6. 根据权利要求2所述的半导体封装方法，其中，
    所述牺牲层材料层的厚度为所述金属焊盘沿垂直所述凹槽侧壁方向上尺寸的千分之一至千分之十。
  7. 根据权利要求2所述的半导体封装方法，其中，所述去除至少部分所述牺牲材料层形成所述间隙的步骤，包括：
    利用干法刻蚀或湿法刻蚀或CMP去除至少部分所述牺牲材料层。
  8. 根据权利要求2所述的半导体封装方法，其中，所述凹槽包括第一凹槽和第二凹槽，所述第二凹槽位于所述第一凹槽的下方，且所述第二凹槽的开口尺寸小于所述第一凹槽的底部尺寸。
  9. 根据权利要求8所述的半导体封装方法，其中，所述在所述凹槽的侧壁形成牺牲材料层的步骤包括：
    在所述第二凹槽内填充第一牺牲层；
    在所述基底表面、所述第一凹槽的侧壁、所述第一凹槽的底部和所述第一牺牲层的表面形成第二牺牲层；
    去除所述基底表面、所述第一凹槽的底部和所述第一牺牲层的表面的部分所述第二牺牲层，所述第一凹槽的侧壁保留的所述第二牺牲层形成所述牺牲材料层。
  10. 根据权利要求8所述的半导体封装方法，其中，所述间隙的形成在所述凹槽的侧壁形成牺牲材料层的步骤包括：
    在所述基底表面、所述第一凹槽的底部和侧壁以及所述第二凹槽的底部和侧壁形成金属层；
    去除所述基底表面、所述第一凹槽的底部和所述第二凹槽的底部的金属层，所述第一凹槽的侧壁和所述第二凹槽的侧壁保留的所述金属层形成所述牺牲材料层。
  11. 根据权利要求10所述的半导体封装方法，其中，所述金属焊盘的材料包括铜，所述金属层的材料包括镍、锌、铝、银或者金。
  12. 根据权利要求10所述的半导体封装方法，其中，所述间隙沿所述第一凹槽的侧壁方向上的长度和所述第一凹槽侧壁长度的比值为0.1～0.5。
  13. 根据权利要求8所述的半导体封装方法，其中，所述去除至少部分所述牺牲材料 层形成所述间隙的步骤包括：
    在所述基底表面、所述第一凹槽的底部和侧壁以及所述第二凹槽的底部和侧壁形成金属层；
    在所述凹槽中形成所述金属焊盘；
    利用CMP去除所述基底表面、所述第一凹槽的侧壁的部分所述金属层形成所述间隙。其中，所述金属层与所述金属焊盘的热膨胀率不同。
  14. 根据权利要求13所述的半导体封装方法，其中，所述金属焊盘的材料包括铜，所述金属层的材料包括镁、锌、银、铝或者金。
  15. 根据权利要求13所述的半导体封装方法，其中，所述间隙沿所述第一凹槽的侧壁方向上的长度和所述第一凹槽侧壁长度的比值为0.01～0.1。
  16. 一种半导体结构，其中，包括：
    具有凹槽的基底；
    金属焊垫位于所述凹槽中；
    间隙，至少部分位于所述凹槽的侧壁处并将所述金属焊垫与所述基底至少部分隔开。
  17. 根据权利要求16所述的半导体结构，其中，
    所述间隙的上部宽度大于所述间隙的下部宽度。
  18. 根据权利要求16所述的半导体结构，其中，
    所述凹槽沿所述基底表面方向上的截面轮廓呈锯齿状。
  19. 根据权利要求16所述的半导体结构，其中，
    所述凹槽包括第一凹槽和第二凹槽，所述第二凹槽位于所述第一凹槽的底部，且所述第二凹槽的开口尺寸小于所述第一凹槽的底部尺寸。
  20. 根据权利要求19所述的半导体结构，其中，
    所述间隙至少部分位于所述第一凹槽的侧壁上方。
PCT/CN2021/110939 2020-10-22 2021-08-05 半导体封装方法及半导体结构 Ceased WO2022083232A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/452,450 US12131951B2 (en) 2020-10-22 2021-10-27 Semiconductor packaging method and semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011137752.4 2020-10-22
CN202011137752.4A CN114388373A (zh) 2020-10-22 2020-10-22 半导体封装方法及半导体结构

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/452,450 Continuation US12131951B2 (en) 2020-10-22 2021-10-27 Semiconductor packaging method and semiconductor structure

Publications (1)

Publication Number Publication Date
WO2022083232A1 true WO2022083232A1 (zh) 2022-04-28

Family

ID=81194035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/110939 Ceased WO2022083232A1 (zh) 2020-10-22 2021-08-05 半导体封装方法及半导体结构

Country Status (2)

Country Link
CN (1) CN114388373A (zh)
WO (1) WO2022083232A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130736A1 (en) * 2020-10-22 2022-04-28 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN102088012A (zh) * 2009-12-07 2011-06-08 精材科技股份有限公司 电子元件封装体及其制造方法
CN104810338A (zh) * 2014-01-24 2015-07-29 矽品精密工业股份有限公司 基板结构及其制法
CN106611755A (zh) * 2015-10-26 2017-05-03 台湾积体电路制造股份有限公司 用于前照式图像传感器的焊盘结构及其形成方法
CN110164786A (zh) * 2019-06-17 2019-08-23 德淮半导体有限公司 改善金属键合后的热膨胀的方法和半导体结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN102088012A (zh) * 2009-12-07 2011-06-08 精材科技股份有限公司 电子元件封装体及其制造方法
CN104810338A (zh) * 2014-01-24 2015-07-29 矽品精密工业股份有限公司 基板结构及其制法
CN106611755A (zh) * 2015-10-26 2017-05-03 台湾积体电路制造股份有限公司 用于前照式图像传感器的焊盘结构及其形成方法
CN110164786A (zh) * 2019-06-17 2019-08-23 德淮半导体有限公司 改善金属键合后的热膨胀的方法和半导体结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220130736A1 (en) * 2020-10-22 2022-04-28 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same
US20220310487A1 (en) * 2020-10-22 2022-09-29 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same
US11935816B2 (en) * 2020-10-22 2024-03-19 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Also Published As

Publication number Publication date
CN114388373A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
CN104916578B (zh) 用于beol工艺的气隙方案
US10546743B2 (en) Advanced interconnect with air gap
US7338896B2 (en) Formation of deep via airgaps for three dimensional wafer to wafer interconnect
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
US8575725B2 (en) Through-silicon vias for semicondcutor substrate and method of manufacture
US12131951B2 (en) Semiconductor packaging method and semiconductor structure
CN105826246B (zh) 用于铜结构化的中间层及其形成方法
WO2012079307A1 (zh) 开口的填充方法
CN107078040A (zh) 阻挡层的去除方法和半导体结构的形成方法
CN101060108A (zh) 锚接金属镶嵌结构
CN108183087B (zh) 用于形成应力降低装置的方法
JP2025514307A (ja) 金属平面層を備えた基板貫通ビア及び製造方法
CN109686657B (zh) 晶圆间键合结构的形成方法、晶圆的键合方法
JP2005538544A (ja) 埋め込み金属インターコネクタの製造方法
WO2022083232A1 (zh) 半导体封装方法及半导体结构
US6559030B1 (en) Method of forming a recessed polysilicon filled trench
CN114388474A (zh) 半导体结构及其制造方法
US20090236744A1 (en) Semiconductor device and method of producing the same
JP2009188101A (ja) 半導体装置及びその製造方法
CN114765157A (zh) 半导体结构及其制造方法、半导体器件、芯片
JP7704172B2 (ja) 半導体デバイス及びその形成方法
TWI880597B (zh) 三維積體電路及其製造方法
TWI903164B (zh) 半導體裝置及其形成方法
TWI917712B (zh) 使用雙官能自組裝單層的金屬表面的選擇性阻擋
CN120048796A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21881651

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21881651

Country of ref document: EP

Kind code of ref document: A1