CN110164786A - 改善金属键合后的热膨胀的方法和半导体结构 - Google Patents

改善金属键合后的热膨胀的方法和半导体结构 Download PDF

Info

Publication number
CN110164786A
CN110164786A CN201910520148.0A CN201910520148A CN110164786A CN 110164786 A CN110164786 A CN 110164786A CN 201910520148 A CN201910520148 A CN 201910520148A CN 110164786 A CN110164786 A CN 110164786A
Authority
CN
China
Prior art keywords
slot
bond wire
thermal expansion
coating
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910520148.0A
Other languages
English (en)
Inventor
刘博佳
王海宽
郭松辉
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910520148.0A priority Critical patent/CN110164786A/zh
Publication of CN110164786A publication Critical patent/CN110164786A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

该发明涉及一种改善金属键合后的热膨胀的方法和半导体结构，其中所述改善金属键合后的热膨胀的方法包括以下步骤：提供待刻蚀的晶圆，且所述待刻蚀的晶圆的上表面形成有氧化物层；从所述氧化物层的上表面向下蚀刻，形成第一槽；在所述第一槽内形成牺牲层；从所述第一槽内填充的牺牲层的上表面向下蚀刻，形成键合金属槽，所述键合金属槽连通至所述晶圆的上表面，且尺寸小于所述第一槽的尺寸，以保留预设尺寸的所述牺牲层；在所述键合金属槽内形成键合金属层；去除残留的所述牺牲层，在所述氧化物层的上表面形成热膨胀余量槽，且所述热膨胀余量槽与所述键合金属槽相连通。

Description

改善金属键合后的热膨胀的方法和半导体结构
技术领域
本发明涉及晶圆生产制造加工设备领域，具体涉及一种改善金属键合后的热膨胀的方法和半导体结构。
背景技术
在半导体制造工艺中，晶圆级金属键合作为3D集成电路一项关键技术，在高端产品上具有重要的应用趋势，是一种晶圆间的互连技术，将多个晶圆相互对准键合，使得多个晶圆表面的铜互连凸出晶圆表面的贴合端相互贴合，从而实现多个互连结构的电连接。
现有技术中，在完成晶圆的金属键合后，需要对键合的两片晶圆进行退火处理。在退火处理过程中，加工温度可能高达400℃，键合金属可能会发生热膨胀，导致两个晶圆之间被膨胀的金属撑开，两晶圆之间具有缝隙。
具体的，如晶圆的铜铜键合，由于铜的热膨胀系数为17.5，在退火处理过程中，可能会造成铜发生形变，使两片晶圆之间有缝隙，这样，在后期减薄的工艺中，容易发生破片，造成晶圆报废。
发明内容
本发明的目的在于提供一种改善金属键合后的热膨胀的方法和半导体结构，能够防止金属键合的晶圆在高温环境下发生膨胀、造成晶圆间具有较大缝隙的情况的发生。
为解决上述技术问题，以下提供了一种改善金属键合后的热膨胀的方法，包括以下步骤：提供待刻蚀的晶圆，且所述待刻蚀的晶圆的上表面形成有氧化物层；从所述氧化物层的上表面向下蚀刻，形成第一槽；在所述第一槽内形成牺牲层；从所述第一槽内填充的牺牲层的上表面向下蚀刻，形成键合金属槽，所述键合金属槽连通至所述晶圆的上表面，且尺寸小于所述第一槽的尺寸，以保留预设尺寸的所述牺牲层；在所述键合金属槽内形成键合金属层；去除残留的所述牺牲层，在所述氧化物层的上表面形成热膨胀余量槽，且所述热膨胀余量槽与所述键合金属槽相连通。
可选的，所述键合金属槽的两侧均保留有牺牲层，且所述键合金属槽的两侧保留的所述牺牲层的尺寸相同。
可选的，所述键合金属层将所述键合金属槽填满，且在去除残留的所述牺牲层之前，还包括以下步骤：研磨所述氧化物层的上表面覆盖的键合金属层，直至所述键合金属层和所述氧化物层的上表面齐平。
可选的，在所述键合金属槽内形成键合金属层之前，还包括以下步骤：在所述氧化物层的上表面和所述键合金属槽的侧壁形成阻挡层；在所述阻挡层的上表面形成种子层。
可选的，所述热膨胀余量槽的宽度为100至深度为50至
可选的，所述键合金属层包括铜层。
可选的，采用湿法刻蚀在所述氧化物层的上表面形成第一槽，且采用湿法刻蚀在所述氧化物层的上表面形成第一槽之前，包括以下步骤：采用光刻技术在所述氧化物层的上表面形成一第一预设蚀刻区域。
可选的，采用干法刻蚀形成所述键合金属槽，且在采用干法刻蚀形成所述键合金属槽之前，还包括以下步骤：采用光刻技术在所述氮化物的上表面形成第二预设蚀刻区域。
可选的，采用湿法刻蚀去除残留的所述牺牲层。
为解决上述技术问题，以下还提供了一种半导体结构，包括：晶圆；形成于所述晶圆上表面的氧化物层；形成于所述氧化物层上表面的键合金属槽，所述键合金属槽从所述牺牲层的上表面贯穿至所述氧化物层的下表面；填充于所述键合金属槽内的键合金属层；形成于所述氧化物层上表面的热膨胀余量槽，且所述热膨胀余量槽与所述键合金属槽相连通。
本发明的改善金属键合后的热膨胀的方法和半导体结构通过设置热膨胀余量槽，给金属键合的晶圆留下金属发生热膨胀的空间，防止键合的两个晶圆之间由于金属的热膨胀而出现大的缝隙，导致后期减薄工艺中出现破片。这减小了晶圆的报废率。
附图说明
图1为本发明的一种具体实施方式中的改善金属键合后的热膨胀的方法的步骤示意图。
图2至12为改善金属键合后的热膨胀的各个步骤所对应的结构的示意图。
图13为本发明的一种具体实施方式中的半导体结构键合后的结构示意图。
图14为本发明的一种具体实施方式中的半导体结构键合并发生热膨胀后的结构示意图。
具体实施方式
以下结合附图和具体实施方式对本发明提出的改善金属键合后的热膨胀的方法和半导体结构作进一步详细说明。
请参阅图1至图14，其中图1为本发明的一种具体实施方式中的改善金属键合后的热膨胀的方法的步骤示意图，图2至12为改善金属键合后的热膨胀的各个步骤所对应的结构的示意图，图13为本发明的一种具体实施方式中的半导体结构键合后的结构示意图，图14为本发明的一种具体实施方式中的半导体结构键合并发生热膨胀后的结构示意图。
该具体实施方式中，提供了一种改善金属键合后的热膨胀的方法，包括以下步骤：S11提供待刻蚀的晶圆，且所述待刻蚀的晶圆的上表面形成有氧化物层；S12从所述氧化物层的上表面向下蚀刻，形成第一槽401；S13在所述第一槽401内形成牺牲层；S14从所述第一槽401内填充的牺牲层的上表面向下蚀刻，形成键合金属槽701，所述键合金属槽701连通至所述晶圆的上表面，且尺寸小于所述第一槽401的尺寸，以保留预设尺寸的所述牺牲层；S15在所述键合金属槽701内形成键合金属层1001；S16去除残留的所述牺牲层，在所述氧化物层的上表面形成热膨胀余量槽1201，且所述热膨胀余量槽1201与所述键合金属槽701相连通。
该具体实施方式中的改善金属键合后的热膨胀的方法通过设置热膨胀余量槽1201，给通过金属键合的两个晶圆留下键合金属发生热膨胀的空间，防止通过金属键合的两个晶圆之间由于金属的热膨胀而出现大的缝隙，导致在后期对晶圆减薄处理时出现破片。这减小了晶圆的报废率。
在一种具体实施方式中，采用湿法刻蚀在所述氧化物层的上表面形成第一槽401，请参阅图2至4，为在晶圆的上表面刻蚀出第一槽401时结构示意图。在采用湿法刻蚀在所述氧化物层的上表面形成第一槽401之前，包括以下步骤：采用光刻技术在所述氧化物层的上表面形成一第一预设蚀刻区域。
在一种具体实施方式中，采用光刻技术在氧化物层的上表面形成一第一预设蚀刻区域，通过对所述第一预设蚀刻区域进行刻蚀，获得所述第一槽401。
所述光刻技术包括以下步骤：在氧化物层的上表面覆盖一层具有高度光敏感性光刻胶301，再用光线(一般是紫外光、深紫外光、极紫外光)透过掩模照射在氧化物层的上表面，被光线照射到的光刻胶会发生反应，此后用特定溶剂洗去被照射/未被照射的光刻胶，就实现了对所述第一预设蚀刻区域的限定。
在该具体实施方式中，从氧化物层的上表面向下刻蚀形成第一槽401时，不仅会在向下的方向上刻蚀，还会往两侧扩散，这样，实际得到的第一槽401的尺寸会稍大于所述第一预设蚀刻区域的尺寸，因此采用光刻技术在所述氧化物层的上表面形成一第一预设蚀刻区域时，需要将所述第一预设蚀刻区域设置的稍小于预设的所述第一槽401的尺寸。
在一种具体实施方式中，在所述第一槽401内形成牺牲层时，所述牺牲层会覆盖到所述氧化物层的上表面。此处可参阅图5。这样，在往所述键合金属槽701内填充键合金属之前需要将所述第一槽401外、氧化物表面的牺牲层刻蚀掉。此处采用的方式是湿法刻蚀，采用磷酸溶液即可。
所述第一槽401的深度与最后形成的热膨胀余量槽1201的深度相等，与键合金属层1001发生热膨胀时的膨胀量有关。在一种具体实施方式中，所述第一槽401的深度为50至所述热膨胀余量槽1201的深度也为50至
在一种具体实施方式中，所述牺牲层包括氮化硅层。实际上，可以根据需要设置所述牺牲层的种类。在一种具体实施方式中，牺牲层包括多晶硅层、单晶硅层、氧化硅层和金属层等中的至少一种。
在该具体实施方式中，通过化学气相沉积方法，在所述第一槽401内形成牺牲层。实际上，也可以根据需要，选择物理气相沉积或等离子体增强化学气相沉积技术等其他方法，在所述第一槽401内生成牺牲层。
在一种具体实施方式中，采用干法刻蚀，从所述第一槽401内填充的牺牲层的上表面向下蚀刻，蚀刻出所述键合金属槽701。请参阅图6、7，其中图6为采用光刻技术在所述氮化物的上表面形成第二预设蚀刻区域时的结构示意图，图7为从所述第一槽401内填充的牺牲层的上表面垂直向下形成键合金属槽701时的结构示意图。从所述第一槽401内填充的牺牲层的上表面向下蚀刻时，通过控制所述第二预设蚀刻区域的大小，就可以使所述键合金属槽701两侧各自保留有预设尺寸的所述牺牲层。
在该具体实施方式中，刻蚀晶圆的上表面形成所述键合金属槽701时，刻蚀过程中，刻蚀气体不仅会向下对晶圆进行刻蚀，还会往两侧扩散，这样，实际得到的键合金属槽701的尺寸会稍大于所述第二预设蚀刻区域的尺寸，因此采用光刻技术在所述晶圆的上表面形成一第二预设蚀刻区域时，需要将所述第二预设蚀刻区域设置的稍小于预设的所述键合金属槽701的尺寸。
在一种具体实施方式中，所述键合金属槽701的两侧均保留有牺牲层501，且所述键合金属槽701的两侧保留的所述牺牲层501的尺寸相同，因此位于所述键合金属槽701两侧的热膨胀余量槽1201的尺寸也相同。这与键合金属在发生热膨胀时没有特定的膨胀方向的情况相适应。
在一种具体实施方式中，所述热膨胀余量槽1201的宽度为100至配合50至的第一槽401的深度，足够去容纳所述键合金属层1001发生热膨胀时的膨胀量。
在一种具体实施方式中，在两个晶圆201通过键合金属层1001键合时，需要进行高温退火操作。这时，键合金属层1001热膨胀的膨胀量的绝大部分可以被所述热膨胀余量槽1201容纳，减少两个晶圆201被热膨胀的键合金属层1001顶开的距离，防止键合后的晶圆201在后续的处理中发生破片。
请参阅图5至8，在该具体实施方式中，在所述键合金属槽701内形成键合金属层1001时，所述键合金属层1001覆盖至所述氧化物层的上表面，这样，所述键合金属层1001将所述键合金属槽701填满，且在去除残留的所述牺牲层501之前，还包括以下步骤：研磨所述氧化物层的上表面覆盖的键合金属层1001，直至所述键合金属层1001和所述氧化物层的上表面齐平。这样，残留的牺牲层501的上表面才能外露，便于用户对牺牲层501进行相应处理。
在一种具体实施方式中，通过化学气相沉积方法在所述键合金属槽701内形成键合金属层1001。实际上，也可以根据需要，选择物理气相沉积或等离子体增强化学气相沉积技术等其他方法，在所述键合金属槽701内形成键合金属层1001。
在一种具体实施方式中，采用湿法刻蚀去除残留的所述牺牲层501。在该具体实施方式中，所述牺牲层501为氮化硅层，使用磷酸对所述氮化硅层湿法刻蚀，将残余的氮化硅层完全蚀刻，留下位于键合金属层1001的侧壁和所述第一槽401的侧壁之间的热膨胀余量槽1201。
实际上，若所述牺牲层501为其他结构，也可根据需要设置其他的蚀刻方法来蚀刻、消除所述牺牲层501。
请参阅图9至12，在该具体实施方式中，在所述键合金属槽701内形成键合金属层1001之前，还包括以下步骤：在所述氧化物层的上表面和所述键合金属槽701的侧壁形成阻挡层901；在所述阻挡层901的上表面形成种子层902。在该具体实施方式中，所述阻挡层901包括钽层或氮化钽层中的至少一种，目的在于避免键合金属扩散到晶圆201的硅基底或氧化物层中，影响器件的性能。
设置种子层902能为形成所述键合金属层1001提供导电介质，这样，当电源加在键合金属(阳极)和氧化物层(阴极)之间时，阳极的键合金属发生反应转化成键合金属离子和电子，同时阴极也发生反应，阴极附近的种子层902表面的铜离子与电子结合形成镀在所述种子层902表面的铜，最终形成键合金属层1001。
在一种具体实施方式中，所述键合金属层1001包括铜层。实际上，也可根据需要选择所述键合金属为金层、铟层、钛层、铂层、铬层、锗层或镍层中的至少一种。
在该具体实施方式中，在对键合金属层1001进行研磨、使键合金属层1001与晶圆201的上表面齐平的过程中，所述阻挡层901和种子层902也被研磨至与所述晶圆201的上表面齐平，以使所述键合金属层1001两侧遗留的牺牲层501能够外露，便于所述牺牲层501的去除。
请参阅图12，该具体实施方式中提供了一种半导体结构，包括：晶圆201；形成于所述晶圆201上表面的氧化物层；形成于所述氧化物层上表面的键合金属槽701，所述键合金属槽701从所述牺牲层501的上表面贯穿至所述氧化物层的下表面；填充于所述键合金属槽701内的键合金属层1001；形成于所述氧化物层上表面的热膨胀余量槽1201，且所述热膨胀余量槽1201与所述键合金属槽701相连。
该具体实施方式中的半导体结构设置有热膨胀余量槽1201，给金属键合的两个晶圆201之间留下金属发生热膨胀的空间，防止键合的两个晶圆201之间由于金属的热膨胀而出现大的缝隙，导致后期减薄工艺中出现破片。这减小了晶圆201的报废率。
在一种具体实施方式中，所述键合金属层1001包括铜层。实际上，也可根据需要选择所述键合金属为金层、铟层、钛层、铂层、铬层、锗层或镍层中的至少一种。
在一种具体实施方式中，所述热膨胀余量槽1201的数目为两个，对称设置于所述键合金属层1001的两侧。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种改善金属键合后的热膨胀的方法，其特征在于，包括以下步骤：
提供待刻蚀的晶圆，且所述待刻蚀的晶圆的上表面形成有氧化物层；
从所述氧化物层的上表面向下蚀刻，形成第一槽；
在所述第一槽内形成牺牲层；
从所述第一槽内填充的牺牲层的上表面向下蚀刻，形成键合金属槽，所述键合金属槽从所述牺牲层的上表面贯穿至所述氧化物层的下表面，且尺寸小于所述第一槽的尺寸，以保留预设尺寸的所述牺牲层；
在所述键合金属槽内形成键合金属层；
去除残留的所述牺牲层，在所述氧化物层的上表面形成热膨胀余量槽，且所述热膨胀余量槽与所述键合金属槽相连通。
2.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，所述键合金属槽的两侧均保留有牺牲层，且所述键合金属槽的两侧保留的所述牺牲层的尺寸相同。
3.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，所述键合金属层将所述键合金属槽填满，且在去除残留的所述牺牲层之前，还包括以下步骤：
研磨所述氧化物层的上表面覆盖的键合金属层，直至所述键合金属层和所述氧化物层的上表面齐平。
4.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，在所述键合金属槽内形成键合金属层之前，还包括以下步骤：
在所述氧化物层的上表面和所述键合金属槽的侧壁形成阻挡层；
在所述阻挡层的上表面形成种子层。
5.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，所述热膨胀余量槽的宽度为100至深度为50至
6.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，所述键合金属层包括铜层。
7.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，采用湿法刻蚀在所述氧化物层的上表面形成第一槽，且采用湿法刻蚀在所述氧化物层的上表面形成第一槽之前，包括以下步骤：
采用光刻技术在所述氧化物层的上表面形成一第一预设蚀刻区域。
8.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，采用干法刻蚀形成所述键合金属槽，且在采用干法刻蚀形成所述键合金属槽之前，还包括以下步骤：
采用光刻技术在所述氮化物的上表面形成第二预设蚀刻区域。
9.根据权利要求1所述的改善金属键合后的热膨胀的方法，其特征在于，采用湿法刻蚀去除残留的所述牺牲层。
10.一种半导体结构，其特征在于，包括：
晶圆；
形成于所述晶圆上表面的氧化物层；
形成于所述氧化物层上表面的键合金属槽，所述键合金属槽从所述牺牲层的上表面贯穿至所述氧化物层的下表面；
填充于所述键合金属槽内的键合金属层；
形成于所述氧化物层上表面的热膨胀余量槽，且所述热膨胀余量槽与所述键合金属槽相连通。
CN201910520148.0A 2019-06-17 2019-06-17 改善金属键合后的热膨胀的方法和半导体结构 Pending CN110164786A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910520148.0A CN110164786A (zh) 2019-06-17 2019-06-17 改善金属键合后的热膨胀的方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910520148.0A CN110164786A (zh) 2019-06-17 2019-06-17 改善金属键合后的热膨胀的方法和半导体结构

Publications (1)

Publication Number Publication Date
CN110164786A true CN110164786A (zh) 2019-08-23

Family

ID=67625824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910520148.0A Pending CN110164786A (zh) 2019-06-17 2019-06-17 改善金属键合后的热膨胀的方法和半导体结构

Country Status (1)

Country Link
CN (1) CN110164786A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972900A (zh) * 2021-12-22 2022-01-25 深圳新声半导体有限公司 一种声表面滤波器的键合方法及其键合结构
WO2022083232A1 (zh) * 2020-10-22 2022-04-28 长鑫存储技术有限公司 半导体封装方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089946A1 (en) * 2002-11-12 2004-05-13 Amkor Technology, Inc. Chip size semiconductor package structure
CN101425512A (zh) * 2007-10-30 2009-05-06 海力士半导体有限公司 堆叠半导体封装及其制造方法
JP2010114165A (ja) * 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
JP2011009372A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089946A1 (en) * 2002-11-12 2004-05-13 Amkor Technology, Inc. Chip size semiconductor package structure
CN101425512A (zh) * 2007-10-30 2009-05-06 海力士半导体有限公司 堆叠半导体封装及其制造方法
JP2010114165A (ja) * 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
JP2011009372A (ja) * 2009-06-24 2011-01-13 Nec Corp 半導体装置及びその製造方法
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083232A1 (zh) * 2020-10-22 2022-04-28 长鑫存储技术有限公司 半导体封装方法及半导体结构
CN113972900A (zh) * 2021-12-22 2022-01-25 深圳新声半导体有限公司 一种声表面滤波器的键合方法及其键合结构

Similar Documents

Publication Publication Date Title
TWI672740B (zh) 用於圖案化的遮罩蝕刻
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
TWI287875B (en) A method for forming a semiconductor device and an integrated circuit
CN101790778A (zh) 高k/金属栅极晶体管的接触部中的硅化物层
JPS58106833A (ja) 半導体デバイス内に造形を形成する方法
TWI306622B (en) Method of forming silicided gate structure field of the invention
JP2003517209A (ja) 半導体デバイスの製造方法
CN105575887B (zh) 互连结构的形成方法
TW201926556A (zh) 半導體製作方法
JP7007745B2 (ja) 保護キャップ層を用いるプラチナ含有薄膜のエッチング
KR100562657B1 (ko) 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
CN110164786A (zh) 改善金属键合后的热膨胀的方法和半导体结构
JPH05160342A (ja) 半導体装置及びその製造方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
JPH08288236A (ja) 低漏れ接点の作成方法
JPH03248534A (ja) 半導体素子の製造方法
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
US6060376A (en) Integrated etch process for polysilicon/metal gate
CN104867861A (zh) 一种半导体器件的制作方法
TWI225671B (en) Method of forming bit line contact via
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
CN104392959A (zh) 双大马士革结构的制造方法
CN105118806B (zh) 一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法
CN105514027B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823

WD01 Invention patent application deemed withdrawn after publication