WO2022083146A1

WO2022083146A1 - 修复电路和存储器

Info

Publication number: WO2022083146A1
Application number: PCT/CN2021/100781
Authority: WO
Inventors: 张良
Original assignee: 长鑫存储技术有限公司
Priority date: 2020-10-20
Filing date: 2021-06-18
Publication date: 2022-04-28
Also published as: CN114388048A

Abstract

一种修复电路和存储器，修复电路包括：多个冗余存储单元，每个冗余存储单元配置有一状态信号；以及修复模块，分别与多个冗余存储单元连接，用于根据多个状态信号，从多个冗余存储单元中确定出目标存储单元，并通过目标存储单元对缺陷存储单元进行修复；其中，目标存储单元与缺陷存储单元一一对应，修复模块能够在多个修复阶段分别对不同的缺陷存储单元进行修复，且多个修复阶段共用多个冗余存储单元。

Description

修复电路和存储器

相关申请交叉引用

本申请要求2020年10月20日递交的、标题为“修复电路和存储器”、申请号为2020111241596的中国申请，其公开内容通过引用全部结合在本申请中。

技术领域

本申请实施例涉及半一种修复电路和存储器。

背景技术

半导体存储器是一种利用半导体电路进行存取的存储器，因其快速的存储速度和高集成度被广泛应用于各个领域。为了获得更高的灵活性和可靠性，通常会在存储器中设置一定数量的冗余存储单元，以在正常存储单元发生损坏时作为替代。

发明内容

根据多个实施例，本申请第一方面提供一种修复电路，包括：

多个冗余存储单元，每个所述冗余存储单元配置有一状态信号；以及

修复模块，分别与所述多个冗余存储单元连接，用于根据多个所述状态信号，从多个所述冗余存储单元中确定出目标存储单元，并通过所述目标存储单元对缺陷存储单元进行修复；

其中，所述目标存储单元与所述缺陷存储单元一一对应，所述修复模块能够在多个修复阶段分别对不同的所述缺陷存储单元进行修复，且多个所述修复阶段共用所述多个冗余存储单元。

一一对应地接收根据多个实施例，本申请第二方面提供一种存储器，包括：

多个正常存储单元；以及

如前述的修复电路，所述修复电路分别与多个所述正常存储单元连接；

其中，运行状态异常的所述正常存储单元作为所述缺陷存储单元。

本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征和优点将从说明书、附图以及权利要求书变得明显。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为第一实施例的修复电路的结构示意图；

图2为第二实施例的修复电路的结构示意图；

图3为第三实施例的修复电路的结构示意图；

图4为第四实施例的修复电路的结构示意图；

图5为第五实施例的修复电路的结构示意图；

图6为第六实施例的修复电路的结构示意图。

元件标号说明：

冗余存储单元：10；第一冗余存储单元：11；第二冗余存储单元：12；第三冗余存储单元：13；第四冗余存储单元：14；修复模块：20；选择单元：100；生成电路：110；第一生成电路：111；第二生成电路：112；第三生成电路：113；第四生成电路：114；第一逻辑门：1101；第二逻辑门：1102；存储修复单元：200；第一修复单元：210；检测模块：30。

具体实施方式

随着正常存储单元的数量不断增加，现有的冗余存储单元的数量已无法满足存储器的修复需求，导致缺陷存储单元的修复率不足

为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。

图1为第一实施例的修复电路的结构示意图，本申请实施例的修复电路用于对存储器中的缺陷存储单元并进行修复。其中，存储器可以为动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(static random access memory，SRAM)等。存储器包括多个正常存储单元，每个正常存储单元都可以对数据进行存储，从而通过多个正常存储单元共同实现存储器的存储功能。

但可以理解的是，在存储器的制造和使用过程中，可能存在制备工艺不良、或器件老化等多种情况，并导致正常存储单元的运行状态发生异常的问题。其中，运行状态的异常例如可以包括数据无法写入，以及写入的数据无法正确读取等。当正常存储单元发生上述问题时，即可以将其认定为缺陷存储单元。缺陷存储单元无法实现存取功能，因此，需要通过修复电路进行修复。而且，即使正常存储单元在出厂时的运行状态正常，在使用过程中也可能发生损坏，从而转变为缺陷存储单元。即，需要设置多个修复阶段，以分别对原有的和新产生的不同的缺陷存储单元进行修复，以提高存储器运行效率和读写准确性。参考图1，在本实施例中，修复电路包括修复模块20和多个冗余存储单元10。

多个冗余存储单元10，每个所述冗余存储单元10配置有一状态信号。所述状态信号携带对应的所述冗余存储单元10的占用信息，即，状态信号与冗余存储单元10的占用信息相对应，所述占用信息包括已占用和未占用。其中，占用是指通过冗余存储单元10对缺陷存储单元进行修复。修复是指在进行数据读写时，用冗余存储单元10代替缺陷存储单元，执行缺陷存储单元应当执行的数据读写功能，而缺陷存储单元还设置于原地址，只是不需要其执行读写操作。当发现存在缺陷存储单元时，可以通过修复工艺使冗余存储单元10代替缺陷存储单元，从而实现对缺陷存储单元的修复。在缺陷存储单元被修复后，待存储至缺陷存储单元的数据会被存储至冗余存储单元10，而若需要读取缺陷存储单元中的数据，则将从对应的冗余存储单元10读取。

示例性地，修复可以包括行修复和/或列修复，行修复是指由冗余存储单元10的行地址代替与缺陷存储单元对应的行地址，列修复是指由冗余存储单元10的列地址代替与缺陷存储单元对应的列地址。

而且，冗余存储单元10对缺陷存储单元进行修复时，是存在一一映射关系的，即，每个冗余存储单元10只能对至多一个缺陷存储单元进行修复。因此，通过标示冗余存储单元10的占用信息，可以便于在修复过程中查找尚未被占用的冗余存储单元10。示例性地，若一冗余存储单元10已经用于修复缺陷存储单元，则该冗余存储单元10的占用信息为已占用，相应的状态信号可以为0。

进一步地，正常存储单元和冗余存储单元10同时制备，即，冗余存储单元10具有与正常存储单元相同的硬件结构。而且，由于缺陷存储单元的发生概率较低，通常在存储器中只设置较少数量的冗余存储单元10。而且，冗余存储单元10的数量与正常存储单元的数量成正比，并与制备工艺的良率成反比。即，正常存储单元的数量越多，制备工艺的良率越低，相应地需要设置越多的冗余存储单元10。

修复模块20，分别与所述多个冗余存储单元10连接，用于根据多个所述状态信号，从多个所述冗余存储单元10中确定出目标存储单元，并通过所述目标存储单元对缺陷存储单元进行修复。进一步地，所述修复模块20能够在多个修复阶段分别对不同的所述缺陷存储单元进行修复，且多个所述修复阶段共用所述多个冗余存储单元10。在现有的存储器中，通常针对每个修复阶段设置相应的冗余存储单元10，即每个冗余存储单元10只能在设定的修复阶段使用，但是，这种使用方法会导致冗余存储单元10的利用率不足，从而造成缺陷存储单元的修复率不足。

示例性地，若存储器配置有两个修复阶段，分别为第一修复阶段和第二修复阶段，有一个缺陷存储单元需要在第一修复阶段进行修复，且有三个缺陷存储单元需要在第二修复阶段进行修复。若采用现有的修复方式，且每个修复阶段相应设置有两个冗余存储单元10，则在第二修复阶段只能有两个缺陷存储单元能够被修复，即，缺陷存储单元不能被完全修复。而若采用本申请实施例的多个修复阶段共用多个冗余存储单元10的方式，且共设置四个冗余存储单元10，则可以对全部缺陷存储单元进行修复，从而提高了对缺陷存储单元的修复率和修复灵活性，提供了一种修复灵活性和可靠性更高的修复电路，进而提高了存储器的读写准确性。

在本实施例中，修复电路包括：多个冗余存储单元10，每个所述冗余存储单元10配置有一状态信号；修复模块20，分别与所述多个冗余存储单元10连接，用于根据多个所述状态信号，从多个所述冗余存储单元10中确定出目标存储单元，并通过所述目标存储单元对缺陷存储单元进行修复；其中，所述目标存储单元与所述缺陷存储单元一一对应，所述修复模块20能够在多个修复阶段分别对不同的所述缺陷存储单元进行修复，且多个所述修复阶段共用所述多个冗余存储单元10。通过响应于冗余存储单元10的状态信号，选择目标存储单元，并在多个修复阶段共用冗余存储单元10，提高了对缺陷存储单元的修复率和修复灵活性，即，提供了一种修复灵活性和可靠性更高的修复电路。

进一步地，所述多个修复阶段包括第一修复阶段和第二修复阶段，所述存储修复单元200包括第一修复单元210和第二修复单元。第一修复单元210 分别与所述选择单元100和多个所述冗余存储单元10连接，用于在所述第一修复阶段修复所述缺陷存储单元；第二修复单元分别与所述选择单元100和多个所述冗余存储单元10连接，用于在所述第二修复阶段修复所述缺陷存储单元。其中，所述第一修复阶段早于所述第二修复阶段，所述第一修复单元210优先于所述第二修复单元占用所述冗余存储单元10。再进一步地，所述第一修复阶段为封装后修复阶段，所述第二修复阶段为自修复阶段。可以理解的是，根据修复需求，也可以设置三个或三个以上修复阶段，并相应地设置更多数量的修复单元，以一一对应不同的修复阶段，从而提供更加准确和全面的修复，进而提升存储器的可靠性和稳定性。

图2为第二实施例的修复电路的结构示意图，参考图2，在本实施例中，修复电路包括修复模块20和多个冗余存储单元10，其中，所述修复模块20包括选择单元100和存储修复单元200。

选择单元100，用于根据多个所述状态信号来生成单元选择信号。具体地，选择单元100可以为数字逻辑电路，即，选择单元100可以包括多个逻辑门，多个逻辑门根据输入的状态信号进行逻辑运算，从而生成单元选择信号。其中，状态信号的数量与冗余存储单元10的数量相同，且一一对应。示例性地，若设置有四个冗余存储单元10，则选择单元100会接收到4个状态信号，并对4个状态信号进行逻辑运算。

存储修复单元200，分别与所述选择单元100和所述多个冗余存储单元10连接，用于接收所述单元选择信号，根据所述单元选择信号确定所述目标存储单元，并通过所述目标存储单元对所述缺陷存储单元进行修复。

在一些实施例中，单元选择信号可以只包括一个信号，但该信号可以串行输出多位数据，存储修复单元200可以根据接收到的多位数据确定一个未占用的冗余存储单元10，从而对缺陷存储单元进行修复。示例性地，以修复电路包括四个冗余存储单元10为例，单元选择信号可以包括两位数据，若单元选择信号为“00”，则选择第一冗余存储单元11；若单元选择信号为“01”，则选择第二冗余存储单元12；若单元选择信号为“10”，则选择第三冗余存储单元13；若单元选择信号为“11”，则选择第四冗余存储单元14。上述采用串行输出多位数据的信号传输方式，所需的硬件结构较简单、器件较少，因此更加适用于小体积，且对数据读写速度要求较低的存储器。

在另一些实施例中，所述单元选择信号包括多个使能信号，多个所述使能信号与多个所述冗余存储单元10一一对应，且在同一时刻多个所述使能信号中的至多一个使能有效；所述选择单元100包括多个生成电路110，每个所述生成电路110用于对应生成一个所述使能信号。其中，存储修复单元200用于确定使能有效的所述使能信号对应的所述冗余存储单元10作为所述目标存储单元。示例性地，以修复电路包括四个冗余存储单元10为例，当使能信号为高电平状态时使能有效，若多个使能信号包括三个低电平信号和一个高电平信号，则选择高电平信号对应的冗余存储单元10作为目标存储单元，以对缺陷存储单元进行修复。在本实施例中，采用多个信号同步计算并传输的方式，运行速率较快，因此更加适用于存储单元数量多、数据量大，且对数据读写速度要求较高的存储器。

进一步地，所述选择单元100用于根据预设修复次序和多个所述状态信号生成所述单元选择信号。其中，定义位于第一修复次序的所述冗余存储单元10为第一冗余存储单元11，位于第二修复次序的所述冗余存储单元10为第二冗余存储单元12，以此类推。根据预设修复次序是指，当修复次序位于所述第n冗余存储单元10前的全部冗余存储修复单元200中的至少一个为未占用时，所述第n使能信号为使能无效；当修复次序位于所述第n冗余存储单元10前的全部冗余存储修复单元200均为已占用，且所述第n冗余存储单元10未占用时，所述第n使能信号为使能有效。例如，当第一冗余存储单元11或第二冗余存储单元12未占用时，第三冗余存储单元13对应的第三使能信号为使能无效；当第一冗余存储单元11和第二冗余存储单元12均为已占用，且第三冗余存储单元13未占用时，对应的第三使能信号为使能有效。

再进一步地，可以通过选择单元100内部的电路结构，实现上述根据修复次序的选择冗余修复单元的目的，即，本实施例的修复电路无需外部的控制信号，即可选择恰当的冗余修复单元进行修复。具体地，图3为第三实施例的修复电路的结构示意图，参考图3，在本实施例中，所述选择单元100包括第一生成电路111，所述第一生成电路111用于生成第一使能信号。其中，当所述第一冗余存储单元11为已占用时，所述第一使能信号为使能无效；当所述第一冗余存储单元11为未占用时，所述第一使能信号为使能有效。示例性地，若第一状态信号为高电平，说明第一冗余存储单元11为未占用，且第一使能信号为高电平为使能有效，则可以使第一使能信号的电平状态跟随第一状态信号的电平状态，即，使第一生成电路111输出的信号与输入的信号相同。因此，第一生成电路111中可以无需设置额外的逻辑门，即能够以简单的硬件结构实现上述输出功能。

继续参考图3，在本实施例中，所述选择单元100还包括第n生成电路110，n为大于1的整数，示例性地，在图3实施例中，选择单元100还包括第二生成电路112、第三生成电路113和第四生成电路114，所述第n生成电路110用于生成第n使能信号，即，第n使能信号与第n生成电路110一一对应。图4为第四实施例的修复电路的结构示意图，参考图4，在本实施例中，所述第n生成电路110包括一个第二逻辑门1102和n-1个第一逻辑门1101。

其中，n-1个所述第一逻辑门1101用于一一对应地接收n-1个所述状态信号，并对接收到的所述状态信号进行逻辑计算，其中，n-1个状态信号分别为第一状态信号至第n-1状态信号。进一步地，第一逻辑门1101可以为非门。示例性地，以第四生成电路114为例，第四生成电路114包括3个第一逻辑门1101，且3个第一逻辑门1101分别用于一一对应地接收第一状态信号、第二状态信号和第三状态信号，3个第一逻辑门1101均为非门，三个第一逻辑门1101分别用于一一对应输出反相的第一状态信号、反相的第二状态信号和反相的第三状态信号。

第二逻辑门1102，所述第二逻辑门1102配置有n个输入端和一个输出端，n-1个所述输入端分别与n-1个所述第一逻辑门1101的输出端一一对应连接，剩余的所述输入端用于接收第n状态信号，所述第二逻辑门1102用于对输入的多个信号进行逻辑计算，以生成所述第n使能信号。进一步地，第二逻辑门1102可以为与门。承上述说明，第四生成电路114中的第二逻辑门1102配置有4个输入端，其中的3个输入端分别用于一一对应地接收反相的第一状态信号、反相的第二状态信号和反相的第三状态信号，且剩余的一个输入端用于接收第四状态信号，第二逻辑门1102对输入的多个信号进行逻辑与操作，即可生成第四使能信号。

可以理解的是，本申请实施例的第一逻辑门1101不局限于非门，第二逻辑门1102也不局限于与门。例如，也可以在第一生成电路111中设置一非门，设置第二逻辑门1102为与非门，并控制存储修复单元选择低电平状态的使能信号对应的冗余存储单元10，以作为目标存储单元对缺陷存储单元进行修复。因此，只要基于选择单元100输出的多个使能信号，可以实现根据预设修复次序的选择和修复的电路结构，均属于本申请的保护范围，而不局限于前述实施例中的选择单元100的结构。

在其中一个实施例中，多个所述生成电路110共用至少部分所述第一逻辑门1101。具体地，图5为第五实施例的修复电路的结构示意图，结合图4和图5，在本实施例中，可以将用于实现相同功能的多个逻辑门进行共用。示例性地，参考图4，第二生成电路112、第三生成电路113和第四生成电路114均需要接收反相的第一状态信号，相应地，图4实施例的每个生成电路110中分别设置了一个非门，且每个非门互相独立地接收第一状态信号，并进行取反运算。而在图5所示的实施例中，先对第一状态信号进行反相，并将反相后的信号分别传输至每个第二逻辑门1102。即，相比图4实施例，图5实施例通过更少的逻辑器件实现了相同的技术效果，从而提供了一种结构更加简单的修复电路，进而可以有效地提高存储器的集成度。可以理解的是，在其他实施例中，也可以只共用部分用于实现相同功能的逻辑门，而部分逻辑门不共用。

图6为第六实施例的修复电路的结构示意图，参考图6，在本实施例中，选择单元100还用于接收外部输入的修复阶段信号，并根据修复阶段信号输出单元选择信号。具体地，若状态信号为高电平，则表示相应的冗余存储单元10为未占用，若单元选择信号中的使能信号为高电平，则表示选择相应的冗余存储单元10进行修复。在本实施例中，若需要保留至少两个冗余存储单元10用于第二修复阶段的修复，则可以在第一修复阶段时，控制修复阶段信号始终为低电平，则经过选择单元100的计算后，第三使能信号和第四使能信号始终为低电平，即，在第一修复阶段不能占用第三冗余存储单元13和第四冗余存储单元14，从而可以实现保留部分冗余存储单元10的目的，实现了一种更加灵活的修复电路。在本实施例中，再例如，如果在第一修复阶段时，只用到了一个冗余存储单元10，例如只有第一冗余存储单元11被使用，则在第二修复阶段则可以有三个冗余存储单元10可供使用，例如第二冗余存储单元12、第二冗余存储单元13、第二冗余存储单元14可供使用，这相当于第一修复阶段和第二修复阶段共用第一冗余存储单元11、第二冗余存储单元12、第二冗余存储单元13、第二冗余存储单元14，实现了一种更加灵活的修复电路。

在其中一个实施例中，修复电路还可以包括检测模块30，与多个正常存储单元连接，所述检测模块30用于检测多个所述正常存储单元的运行状态，并根据所述运行状态从多个所述正常存储单元中确定所述缺陷存储单元。

具体地，检测模块30与正常存储单元连接，以在测试模式下对连接的正常存储单元进行测试。即，当存储器处于测试模式时，检测模块30执行相应的测试功能。存储器响应于测试触发信号切换至测试模式。示例性地，存储器可以在每次上电时先自动生成一测试触发信号以切换至测试模式。存储器也可以响应于外部输入的测试触发信号切换至测试模式，测试触发信号例如可以为用户通过与存储器连接的电子设备输入的信号。存储器还可以响应于内置的控制器输出的测试触发信号切换至测试模式，控制器可以在存储器每运行预设时间后输出一个测试触发信号，以实现对正常存储单元的规律监测。可以理解的是，可以针对每个修复阶段设置响应的缺陷测试，并可以在不同的修复阶段，设置不同的测试触发信号，以使检测模块30准确地区分不用的修复阶段。

缺陷测试的方式可以为检测模块30响应于测试触发信号，自动生成一个或多个测试数据，并将测试数据分别写入至待测试的每个存储单元，并在一定时间后，从存储单元中读取数据，并将读取到的数据与自动生成的测试数据进行比较，以判定存储单元的存储功能是否正常，若一存储单元读取到的数据与写入的数据不同，则该存储单元为缺陷存储单元。

本申请实施例还提供了一种存储器，包括：修复电路和多个正常存储单元，所述修复电路分别与多个所述正常存储单元连接；其中，运行状态异常的所述正常存储单元作为所述缺陷存储单元。可以理解的是，本实施例的修复电路的具体结构可以参考前述实施例，在本实施例中不再进行赘述。本实施例基于具有灵活修复功能的修复电路，实现了一种可靠性和灵活性更高的存储器。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims

一种修复电路，包括：

多个冗余存储单元，每个所述冗余存储单元配置有一状态信号；以及

修复模块，分别与所述多个冗余存储单元连接，用于根据多个所述状态信号，从多个所述冗余存储单元中确定出目标存储单元，并通过所述目标存储单元对缺陷存储单元进行修复；

其中，所述目标存储单元与所述缺陷存储单元一一对应，所述修复模块能够在多个修复阶段分别对不同的所述缺陷存储单元进行修复，且多个所述修复阶段共用所述多个冗余存储单元。
根据权利要求1所述的修复电路，其中所述修复模块包括：

选择单元，用于根据多个所述状态信号来生成单元选择信号；以及

存储修复单元，分别与所述选择单元和所述多个冗余存储单元连接，用于接收所述单元选择信号，根据所述单元选择信号确定所述目标存储单元，并通过所述目标存储单元对所述缺陷存储单元进行修复。
根据权利要求2所述的修复电路，其中所述选择单元用于根据预设修复次序和多个所述状态信号生成所述单元选择信号。
根据权利要求3所述的修复电路，其中所述单元选择信号包括多个使能信号，多个所述使能信号与多个所述冗余存储单元一一对应，且在同一时刻多个所述使能信号中的至多一个使能有效；

所述选择单元包括多个生成电路，每个所述生成电路用于对应生成一个所述使能信号；

其中，存储修复单元用于确定使能有效的所述使能信号对应的所述冗余存储单元作为所述目标存储单元。
根据权利要求4所述的修复电路，其中所述状态信号携带对应的所述冗余存储单元的占用信息，所述占用信息包括已占用和未占用，所述选择单元包括第一生成电路，所述第一生成电路用于生成第一使能信号，定义位于第一修复次序的所述冗余存储单元为第一冗余存储单元；其中，

当所述第一冗余存储单元为已占用时，所述第一使能信号为使能无效；并且

当所述第一冗余存储单元为未占用时，所述第一使能信号为使能有效。
根据权利要求4所述的修复电路，其中定义位于第n修复次序的所述冗余存储单元为第n冗余存储单元，n为大于1的正整数，所述选择单元还包括第n生成电路，所述第n生成电路用于生成第n使能信号；其中，

当修复次序位于所述第n冗余存储单元前的全部冗余存储修复单元中的至少一个为未占用时，所述第n使能信号为使能无效；并且

当修复次序位于所述第n冗余存储单元前的全部冗余存储修复单元均为已占用，且所述第n冗余存储单元未占用时，所述第n使能信号为使能有效。
根据权利要求6所述的修复电路，其中所述第n生成电路包括：

n-1个第一逻辑门，n-1个所述第一逻辑门用于一一对应地接收n-1个所述状态信号，并对接收到的所述状态信号进行逻辑计算；以及

第二逻辑门，所述第二逻辑门配置有n个输入端和一个输出端，n-1个所述输入端分别与n-1个所述第一逻辑门的输出端一一对应连接，剩余的所述输入端用于接收第n状态信号，所述第二逻辑门用于对输入的多个信号进行逻辑计算，以生成所述第n使能信号。
根据权利要求7所述的修复电路，其中所述第一逻辑门为非门，所述第二逻辑门为与门。
根据权利要求7所述的修复电路，其中多个所述生成电路共用至少部分所述第一逻辑门。
根据权利要求2所述的修复电路，其中所述多个修复阶段包括第一修复阶段和第二修复阶段，所述存储修复单元包括：

第一修复单元，分别与所述选择单元和多个所述冗余存储单元连接，用于在所述第一修复阶段修复所述缺陷存储单元；以及

第二修复单元，分别与所述选择单元和多个所述冗余存储单元连接，用于在所述第二修复阶段修复所述缺陷存储单元；

其中，所述第一修复阶段早于所述第二修复阶段，所述第一修复单元优先于所述第二修复单元占用所述冗余存储单元。
根据权利要求10所述的修复电路，其中所述第一修复阶段为封装后修复阶段，所述第二修复阶段为自修复阶段。
根据权利要求1所述的修复电路，其中还包括：

检测模块，与多个正常存储单元连接，所述检测模块用于检测多个所述正常存储单元的运行状态，并根据所述运行状态从多个所述正常存储单元中确定所述缺陷存储单元。
根据权利要求2所述的修复电路，其中所述选择单元还用于接收外部输入的修复阶段信号，并根据所述修复阶段信号输出单元选择信号。
一种存储器，其中包括：

多个正常存储单元；以及

如权利要求1至13任一项所述的修复电路，所述修复电路分别与多个所述正常存储单元连接；

其中，运行状态异常的所述正常存储单元作为所述缺陷存储单元。