WO2022024236A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2022024236A1
WO2022024236A1 PCT/JP2020/028965 JP2020028965W WO2022024236A1 WO 2022024236 A1 WO2022024236 A1 WO 2022024236A1 JP 2020028965 W JP2020028965 W JP 2020028965W WO 2022024236 A1 WO2022024236 A1 WO 2022024236A1
Authority
WO
WIPO (PCT)
Prior art keywords
level
potential
line
scanning line
transistor
Prior art date
Application number
PCT/JP2020/028965
Other languages
English (en)
French (fr)
Inventor
智朗 古川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US18/014,768 priority Critical patent/US11908408B2/en
Priority to PCT/JP2020/028965 priority patent/WO2022024236A1/ja
Priority to JP2022539848A priority patent/JP7352031B2/ja
Publication of WO2022024236A1 publication Critical patent/WO2022024236A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Definitions

  • the present invention relates to a display device, and more particularly to a display device including a pixel circuit including a current-driven light emitting element.
  • the pixel circuit of the organic EL display device includes a drive transistor, a write control transistor, and the like in addition to the organic EL element.
  • Thin film transistors (hereinafter referred to as TFTs) are used for these transistors.
  • the organic EL element is a current-driven light emitting element that emits light with a brightness corresponding to the amount of flowing current.
  • the drive transistor is provided in series with the organic EL element and controls the amount of current flowing through the organic EL element.
  • the characteristics of the drive transistor vary and fluctuate. Therefore, in order to display high image quality in the organic EL display device, it is necessary to compensate for variations and fluctuations in the characteristics of the drive transistor.
  • a method of compensating the characteristics of the drive transistor inside the pixel circuit (internal compensation) and a method of compensating the characteristics of the drive transistor outside the pixel circuit (external compensation) are known. There is.
  • a compensation transistor is provided between the gate terminal of the drive transistor and the conduction terminal on the organic EL element side.
  • an organic EL display device that performs low frequency drive that lowers the frame frequency than usual is known. By performing the low frequency drive, the number of times of writing to the pixel circuit can be reduced, and the power consumption of the organic EL display device can be reduced.
  • An organic EL display device that drives at a low frequency is described in, for example, Patent Document 2.
  • FIG. 11 is a circuit diagram of a pixel circuit of a conventional organic EL display device that performs internal compensation.
  • the TFT: Q4 functions as a drive transistor.
  • Two TFTs: Q2a and Q2b connected in series are provided as compensation transistors between the gate terminal and the drain terminal of the TFT: Q4.
  • the reason for using a transistor in which two TFTs are connected in series is to prevent a leakage current from the gate terminal of the TFT: Q4.
  • the conventional organic EL display device provided with the pixel circuit 91 has a problem that the display screen flickers when low frequency driving is performed. This problem will be described with reference to FIG. Here, it is assumed that the organic EL display device performs low frequency drive to reduce the frame frequency to 1/2 of the normal frequency, and the organic EL element emits light twice within one frame period.
  • the node to which the source terminal of TFT: Q2a and the drain terminal of TFT: Q2b are connected is referred to as an intermediate node N9.
  • the potential of the scanning line Gi becomes low level once within one frame period for a predetermined time.
  • the TFT: Q4 Before the potential of the scanning line Gi changes to a low level, the TFT: Q4 is in the ON state.
  • the TFTs: Q2a, Q2b, and Q3 are turned on.
  • the gate potential of the TFT: Q4 and the potential of the intermediate node N9 become substantially the same level according to the potential of the data line Sj.
  • the TFTs: Q2a, Q2b, and Q3 are turned off. After that, it is ideal that the gate potential of TFT: Q4 and the potential of the intermediate node N9 do not change.
  • the potential of the scanning line Gi changes to a high level due to the parasitic capacitance (not shown) existing between the terminals of the TFTs: Q2a and Q2b, the potential of the intermediate node N9 rises. Therefore, after the potential of the scanning line Gi changes to a high level, a leak current flows through the TFTs: Q2a and Q2b, the potential of the intermediate node N9 gradually decreases, and the gate potential of the TFT: Q4 gradually increases.
  • the higher the gate potential of the TFT: Q4 the smaller the current flowing through the organic EL element L9, and the lower the brightness of the organic EL element L9.
  • the first and second light emission periods are set within one frame period, and the potential of the light emission control line Ei becomes low level in the first and second light emission periods.
  • the gate potential of TFT: Q4 gradually increases. Therefore, the brightness of the organic EL element L9 gradually decreases within the first light emission period, becomes almost zero once during the non-light emission period sandwiched between the two light emission periods, and gradually decreases even within the second light emission period. do. As a result, the brightness of the organic EL element L9 becomes lower in the second light emitting period than in the first light emitting period. This difference in brightness is recognized as flicker in the display screen.
  • the pixel circuit 92 is a pixel circuit 91 with a capacitance C9 added.
  • One electrode of the capacitance C9 is connected to the intermediate node N9, and a high level potential EL VDD is fixedly applied to the other electrode of the capacitance C9.
  • a high level potential EL VDD is fixedly applied to the other electrode of the capacitance C9.
  • the high level potential EL VDD is only fixedly applied to the other electrode of the capacitance C9. Therefore, when the potential of the scanning line Gi changes to a high level, the fluctuation of the potential of the intermediate node N9 cannot be sufficiently prevented. Even an organic EL display device provided with a pixel circuit 92 cannot sufficiently prevent flickering of the display screen when driving at a low frequency.
  • the above-mentioned problem includes, for example, a display unit including a plurality of scanning lines, a plurality of control lines, and a plurality of pixel circuits, and a driving circuit for driving the scanning lines and the control lines.
  • the first compensating transistor having the control terminal connected to the scanning line and the same conductive type as the first compensating transistor, one conducting terminal connected to the intermediate node, and the other conducting terminal
  • a second compensating transistor connected to a conduction terminal on the light emitting element side of the drive transistor and a control terminal connected to the scanning line, one electrode connected to the intermediate node, and the other electrode connected to the control line.
  • the drive circuit includes the connected capacitor, and the drive circuit controls the control in the direction opposite to the direction in which the potential of the scanning line is changed at a timing corresponding to the timing of changing the potential of the scanning line from the on level to the off level. It can be solved by a display device that changes the potential of the line from the second level to the first level.
  • the above-mentioned problems include a display unit including a plurality of first scanning lines, a plurality of second scanning lines, a plurality of control lines, and a plurality of pixel circuits, the first scanning line, the second scanning line, and the like.
  • the pixel circuit includes a drive circuit for driving the control line, the pixel circuit includes a light emitting element, a drive transistor provided in series with the light emitting element and controlling the amount of current flowing through the light emitting element, and one conduction terminal.
  • a first compensating transistor connected to the control terminal of the drive transistor and the other conduction terminal connected to the intermediate node, and one conduction terminal connected to the intermediate node and the other conduction terminal connecting the light emission of the drive transistor.
  • the first and second compensating transistors include a second compensating transistor connected to a conduction terminal on the element side and a capacitor in which one electrode is connected to the intermediate node and the other electrode is connected to the control line.
  • One of the control terminals is a P-channel transistor whose control terminal is connected to the first scanning line
  • the other of the first and second compensating transistors is an N whose control terminal is connected to the second scanning line. It is a channel type transistor, and the drive circuit is in a direction opposite to the direction in which the potential of the second scanning line is changed at a timing corresponding to the timing of changing the potential of the second scanning line from a high level to a low level. It can also be solved by a display device that changes the potential of the control line from the second level to the first level.
  • the above-mentioned problem is a method of driving a display device having a display unit including a plurality of scanning lines, a plurality of control lines, and a plurality of pixel circuits, wherein the pixel circuit is in series with a light emitting element and the light emitting element.
  • a drive transistor that controls the amount of current flowing through the light emitting element one conduction terminal is connected to the control terminal of the drive transistor, the other conduction terminal is connected to an intermediate node, and the control terminal scans the scan.
  • the first compensating transistor connected to the wire and the same conductive type as the first compensating transistor, one conduction terminal is connected to the intermediate node, and the other conduction terminal is on the light emitting element side of the drive transistor.
  • a second compensating transistor connected to a conduction terminal and a control terminal connected to the scanning line and a capacitor in which one electrode is connected to the intermediate node and the other electrode is connected to the control line are included.
  • the step of driving the scanning line and the step of driving the control line are provided, and the potential of the scanning line is changed at a timing corresponding to the timing of changing the potential of the scanning line from the on level to the off level. It can also be solved by a driving method of a display device that changes the potential of the control line from the second level to the first level in the direction opposite to the direction.
  • the above-mentioned problem is a method of driving a display device including a display unit including a plurality of first scanning lines, a plurality of second scanning lines, a plurality of control lines, and a plurality of pixel circuits, wherein the pixel circuits are used.
  • One of the first compensating transistor connected to the above, and the second compensating transistor in which one conduction terminal is connected to the intermediate node and the other conduction terminal is connected to the conduction terminal on the light emitting element side of the drive transistor.
  • An electrode was connected to the intermediate node, the other electrode included a capacitor connected to the control line, and one of the first and second compensating transistors had a control terminal connected to the first scanning line.
  • the other of the first and second compensating transistors is a P-channel transistor and the control terminal is an N-channel transistor connected to the second scanning line
  • the first and second scanning lines are used.
  • the potential of the scanning line (or the second scanning line) is at a timing corresponding to the timing of changing the potential of the scanning line (or the second scanning line) from the on level to the off level.
  • the horizontal direction of the drawing is referred to as the row direction
  • the vertical direction of the drawing is referred to as the column direction.
  • FIG. 1 is a block diagram showing a configuration of an organic EL display device according to a first embodiment.
  • the organic EL display device 10 shown in FIG. 1 includes a display unit 11, a display control circuit 12, a scanning line drive circuit 13, a data line drive circuit 14, and a light emission control line drive circuit 15.
  • m and n are integers of 2 or more
  • i is an integer of 1 or more and m or less
  • j is an integer of 1 or more and n or less.
  • the display unit 11 has (m + 1) scanning lines G0 to Gm, n data lines S1 to Sn, m light emitting control lines E1 to Em, m control lines X1 to Xm, and (m ⁇ n). ) Includes pixel circuits 16.
  • the scanning lines G0 to Gm, the emission control lines E1 to Em, and the control lines X1 to Xm extend in the row direction and are arranged in parallel with each other.
  • the data lines S1 to Sn extend in the column direction and are arranged parallel to each other so as to be orthogonal to the scanning lines G1 to Gm.
  • the scanning lines G1 to Gm and the data lines S1 to Sn intersect at (m ⁇ n) points.
  • the (m ⁇ n) pixel circuits 16 are provided corresponding to the intersections of the scanning lines G1 to Gm and the data lines S1 to Sn.
  • a conductive member (wiring or electrode) (not shown) is used to supply the pixel circuit 16 with a high-level potential EL VDD, a low-level potential ELVSS, and an initialization potential VINI.
  • the display control circuit 12 outputs a control signal CS1 to the scanning line drive circuit 13, outputs a control signal CS2 and a video signal D1 to the data line drive circuit 14, and controls the light emission control line drive circuit 15.
  • the signal CS3 is output.
  • the scanning line drive circuit 13 drives the scanning lines G0 to Gm and the control lines X1 to Xm based on the control signal CS1.
  • the data line drive circuit 14 drives the data lines S1 to Sn based on the control signal CS2 and the video signal D1.
  • the light emission control line drive circuit 15 drives the light emission control lines E1 to Em based on the control signal CS3.
  • the scanning line drive circuit 13 selects scanning lines G1 to Gm in order based on the control signal CS1, controls the potential of the selected scanning line to the on-level (here, low level), and controls the potential of the other scanning lines. Control to off-level (here, high level). As a result, the n pixel circuits 16 connected to the selected scanning lines are collectively selected.
  • the scanning line drive circuit 13 controls the potential of the scanning line G0 to the on-level one horizontal period before the selection period of the scanning line G1.
  • the data line drive circuit 14 applies n potentials (hereinafter referred to as data potentials) corresponding to the video signal D1 to the data lines S1 to Sn, respectively, based on the control signal CS2. As a result, n data potentials are written to each of the selected n pixel circuits 16.
  • the organic EL element in the pixel circuit 16 emits light with a brightness corresponding to the data potential written in the pixel circuit 16.
  • a light emitting period and a non-light emitting period are set for each row in the organic EL element in the pixel circuit 16.
  • the organic EL display device 10 is driven at a low frequency to halve the frame frequency, and the organic EL element in the pixel circuit 16 emits light twice within one frame period.
  • the light emission control line drive circuit 15 controls the potential of the light emission control line Ei to the on-level (here, low level) during the light emission period of the organic EL element in the pixel circuit 16 in the i-th row, and the potential thereof is controlled by the light emission control line drive circuit 15. During the period other than that, the potential of the emission control line Ei is controlled to an off level (here, a high level).
  • the scanning line drive circuit 13 is based on the control signal CS1 and has a control line in a direction opposite to the direction in which the potential of the scanning line Gi is changed at a timing corresponding to the timing of changing the potential of the scanning line Gi from a low level to a high level.
  • the potential of Xi is changed from a level higher than the low level (hereinafter referred to as an auxiliary level) to a low level.
  • FIG. 2 is a circuit diagram of the pixel circuit 16.
  • the pixel circuit 16 in the i-th row and j-th column shown in FIG. 2 is connected to the scanning lines Gi-1, Gi, the data line Sj, the light emission control line Ei, and the control line Xi.
  • the pixel circuit 16 includes nine TFTs: T1a, T1b, T2a, T2b, T3 to T7, an organic EL element L1, and two capacitors C1 and C2.
  • TFT: T1a, T1b, T2a, T2b, and T3 to T7 are all P-channel transistors, and are formed by using, for example, low-temperature polysilicon.
  • the element designated by the reference numeral Co in FIG. 2 is a capacitance formed between the anode terminal and the cathode terminal of the organic EL element L1.
  • TFT One electrode of the source terminal of T5 and the capacitor C1 (upper electrode in FIG. 2) is connected to the conductive member to which the high level potential EL VDD is applied.
  • the source terminal of the TFT: T3 is connected to the data line Sj.
  • the drain terminals of the TFTs: T3 and T5 are connected to the source terminals of the TFT: T4.
  • the drain terminal of the TFT: T4 is connected to the source terminal of the TFTs: T2b and T6.
  • the drain terminal of the TFT: T6 is connected to the source terminal of the TFT: T7 and the anode terminal of the organic EL element L1.
  • the cathode terminal of the organic EL element L1 is connected to a conductive member to which a low level potential ELVSS is applied.
  • the drain terminal of the TFT: T2b is connected to the source terminal of the TFT: T2a and one electrode of the capacitor C2 (the electrode on the right side in FIG. 2).
  • the drain terminal of the TFT: T2a is connected to the gate terminal of the TFT: T4, the other electrode of the capacitor C1, and the source terminal of the TFT: T1a.
  • the drain terminal of the TFT: T1a is connected to the source terminal of the TFT: T1b.
  • the drain terminals of the TFTs: T1b and T7 are connected to the conductive member to which the initialization potential VINI is applied.
  • TFT: The gate terminals of T1a and T1b are connected to the scanning line Gi-1.
  • TFT The gate terminals of T2a, T2b, T3, and T7 are connected to the scanning line Gi.
  • TFT The gate terminals of T5 and T6 are connected to the light emission control line Ei.
  • the other electrode of the capacitor C2 is connected to the control line Xi.
  • the node to which the source terminal of the TFT: T2a, the drain terminal of the TFT: T2b, and one electrode of the capacitor C2 are connected is referred to as an intermediate node N1.
  • the organic EL element L1 functions as a light emitting element.
  • the TFT: T4 is provided in series with the light emitting element and functions as a drive transistor for controlling the amount of current flowing through the light emitting element.
  • the TFT: T2a functions as a first compensating transistor in which one conduction terminal is connected to the control terminal of the drive transistor, the other conduction terminal is connected to the intermediate node N1, and the control terminal is connected to the scanning line Gi.
  • the TFT: T2b has the same conductive type as the first compensating transistor, one conduction terminal is connected to the intermediate node N1, the other conduction terminal is connected to the conduction terminal on the light emitting element side of the drive transistor, and the control terminal is It functions as a second compensating transistor connected to the scanning line Gi.
  • FIG. 3 is a timing chart of the organic EL display device 10. With reference to FIG. 3, writing of the data potential to the pixel circuit 16 and driving of the control line Xi will be described. Before time t11, the potentials of the scanning lines Gi-1, Gi, and the emission control line Ei are at a high level. Therefore, the TFTs: T1a, T1b, T2a, T2b, T3, and T5 to T7 are in the off state. Therefore, no drive current flows through the organic EL element L1, and the organic EL element L1 is in a non-light emitting state.
  • the potential of the scanning line Gi-1 changes to a low level.
  • the TFTs: T1a and T1b are turned on, and the potential of the node N1 becomes equal to the initialization potential VINI.
  • the initialization potential VINI is set to a sufficiently low level so that the TFT: T4 is turned on after the time t13.
  • the potential of the scanning line Gi-1 changes to a high level.
  • the TFTs: T1a and T1b are turned off.
  • the potential of the scan line Gi changes to a low level.
  • the TFTs: T2a, T2b, T3, and T7 are turned on. Since the TFT: T7 is turned on, the anode potential of the organic EL element L1 becomes equal to the initialization potential VINI. Since the TFTs: T2a, T2b, and T3 are turned on, after time t13, a current flows from the data line Sj toward the gate terminal of the TFT: T4 via the TFTs: T3, T4, T2b, and T2a, and the TFT: T4.
  • the gate potential changes to a level corresponding to the potential of the data line Sj.
  • the gate potential Vg of TFT: T4 is given by the following equation (1).
  • Vg Vd + Vth ... (1)
  • the potential of the scan line Gi changes to a high level.
  • the TFTs: T2a, T2b, T3, and T7 are turned off.
  • the potential of the emission control line Ei changes to a low level.
  • TFTs: T5 and T6 are turned on.
  • a drive current via TFTs: T5, T4, T6 and the organic EL element L1 is generated between the conductive member to which the high level potential EL VDD is applied and the conductive member to which the low level potential ELVSS is applied.
  • the organic EL element L1 emits light with a brightness corresponding to the drive current.
  • the drive current Id is given by the following equation (2).
  • the drive current Id depends on the data potential Vd, but does not depend on the threshold voltage Vth of the TFT: T4. Therefore, the organic EL element L1 emits light with a brightness corresponding to the data potential Vd regardless of the threshold voltage Vth of the TFT: T4. Therefore, the organic EL display device 10 can compensate the characteristics of the drive transistor (TFT: T4) inside the pixel circuit 16 (internal compensation).
  • the potential of the scanning line Gi is controlled to a low level during the period from time t13 to time t14, and is controlled to a high level in other cases.
  • the potential of the control line Xi is controlled to the auxiliary level during the period from time t13 to time t14, and is controlled to the low level at other times.
  • the scanning line drive circuit 13 controls the potential of the control line Xi to an auxiliary level during the period of controlling the potential of the scanning line Gi to a low level.
  • an auxiliary level potential is applied to the intermediate node N1 using the control line Xi.
  • FIG. 4 is a diagram for explaining the effect of the organic EL display device 10.
  • the effect of applying an auxiliary level potential to the intermediate node N1 using the control line Xi will be described.
  • the intermediate node when the potential of the scanning line Gi changes to a high level. Since the potential of N9 fluctuates, the display screen flickers. Even a conventional organic EL display device provided with the pixel circuit 92 shown in FIG. 13 cannot sufficiently prevent flickering of the display screen when low frequency driving is performed.
  • a capacitor C2 is provided in the pixel circuit 16 of the organic EL display device 10, one electrode of the capacitor C2 is connected to the intermediate node N1, and the other electrode of the capacitor C2 is connected to the control line Xi. Be connected.
  • the scanning line drive circuit 13 changes the potential of the scanning line Gi at the timing corresponding to the timing of changing the potential of the scanning line Gi from the high level to the low level (at the same timing as the timing of changing the potential of the scanning line Gi).
  • the potential of the control line Xi is changed from an auxiliary level (a level higher than the low level) to a low level in the direction opposite to the direction in which the control line is made.
  • the potential of the control line Xi is changed from the auxiliary level to the low level in the direction opposite to the direction in which the potential of the scanning line Gi changes, so that the potential of the intermediate node N1 is lowered by pushing down.
  • the potential of the control line Xi is changed from the auxiliary level to the low level at the timing corresponding to the timing of changing the potential of the scanning line Gi from the low level to the high level (at the same timing as the timing of changing the potential of the scanning line Gi).
  • the auxiliary level is determined so as to prevent the potential of the intermediate node N1 from fluctuating when the potential of the scanning line Gi changes to a high level according to the configuration of the pixel circuit 16.
  • the auxiliary level may be lower than the high level, equal to the high level, or higher than the high level as long as this fluctuation of the potential can be prevented. 3 and 4 describe cases where the auxiliary level is lower than the high level.
  • the organic EL display device 10 when the potential of the scanning line Gi changes to a high level, the potential of the intermediate node N1 does not change. Therefore, the potential of the intermediate node N1 does not fluctuate and the gate potential of the TFT: Q4 does not fluctuate until the potential of the scanning line Gi changes to the next low level. Therefore, even when the organic EL display device 10 performs low frequency drive and the organic EL element L1 emits light a plurality of times (here, twice) within one frame period, the organic EL element L1 has the same brightness in all the light emission periods. It emits light. Therefore, according to the organic EL display device 10 according to the present embodiment, it is possible to prevent the display screen from flickering when the low frequency drive is performed.
  • the organic EL display device 10 includes a display unit 11 including a plurality of scanning lines G0 to Gm, a plurality of control lines X1 to Xm, and a plurality of pixel circuits 16, and scanning lines. It is provided with a drive circuit (scanning line drive circuit 13) for driving G0 to Gm and control lines X1 to Xm.
  • the pixel circuit 16 includes a light emitting element (organic EL element L1), a drive transistor (TFT: T4) provided in series with the light emitting element and controlling the amount of current flowing through the light emitting element, and one conduction terminal (drain terminal).
  • a second compensating transistor connected to a conduction terminal (drain terminal) on the element side and a control terminal (gate terminal) connected to the scanning line Gi, and one electrode connected to the intermediate node N1 and the other. Includes a transistor C2 whose electrodes are connected to the control line Xi.
  • the drive circuit performs the scanning line at the timing corresponding to the timing of changing the potential of the scanning line Gi from the on-level (low level) to the off-level (high level) (at the same timing as the timing of changing the potential of the scanning line Gi).
  • the potential of the control line Xi is changed from the second level (auxiliary level higher than the low level) to the first level (low level) in the direction opposite to the direction in which the potential of Gi is changed.
  • the drive circuit controls the potential of the control line Xi to the second level during the period of controlling the potential of the scanning line Gi to the on level.
  • the potential of the scanning line Gi is controlled in the direction opposite to the direction of changing the potential of the scanning line Gi at the timing corresponding to the timing of changing the potential of the scanning line Gi from the on level to the off level.
  • the potential of the intermediate node N1 increases due to the change in the potential of the scanning line Gi and the potential of the intermediate node N1 decreases due to the change in the potential of the control line Xi.
  • FIG. 5 is a timing chart of the organic EL display device according to the first modification.
  • the potential of the scanning line Gi changes from high level to low level at time t13
  • the potential of the control line Xi changes from low level to auxiliary level at time t1a
  • the scanning line Gi changes at time t14.
  • the potential of the control line Xi changes from a low level to a high level
  • the potential of the control line Xi changes from an auxiliary level to a low level at time t1b.
  • the length of the period during which the potential of the control line Xi is at the auxiliary level (t1b-t1a) is equal to the length of the period during which the potential of the scanning line Gi is at the low level (t14-t13).
  • the drive circuit changes the potential of the scanning line Gi from the off level (high level) to the on level (low level), and then changes the potential of the control line Xi to the first level.
  • the potential of the scanning line Gi is changed from the on level to the off level, and then the potential of the control line Xi is changed from the second level to the first level.
  • the period during which the potential of the control line Xi is at the second level has the same length as the period during which the potential of the scanning line Gi is at the on-level.
  • FIG. 6 is a timing chart of the organic EL display device according to the second modification.
  • the potential of the control line Xi becomes an auxiliary level in the period from the time t1a to the time t1c.
  • the time t1c is later than the time t1b.
  • the length of the period during which the potential of the control line Xi is at the auxiliary level (t1c-t1a) is longer than the length of the period during which the potential of the scanning line Gi is at the low level (t14-t13).
  • the drive circuit changes the potentials of the scanning line Gi and the control line Xi in the same order as the organic EL display device according to the first modification.
  • the period in which the potential of the control line Xi is the second level (auxiliary level) is longer than the period in which the potential of the scanning line Gi is on level (low level).
  • the potential of the scanning line Gi is turned off by appropriately determining the auxiliary level in the organic EL display device according to the first and second modifications. It is possible to prevent the potential of the intermediate node N1 from fluctuating when the voltage changes to, and to prevent the display screen from flickering when the low frequency drive is performed.
  • FIG. 7 is a block diagram showing the configuration of the organic EL display device according to the second embodiment.
  • the organic EL display device 20 shown in FIG. 7 includes a display unit 21, a display control circuit 12, a scanning line drive circuit 23, a data line drive circuit 14, and a light emission control line drive circuit 15.
  • a display unit 21 a display control circuit 12
  • a scanning line drive circuit 23 a scanning line drive circuit 23
  • a data line drive circuit 14 and a light emission control line drive circuit 15.
  • the same elements as those of the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
  • the differences from the first embodiment will be described.
  • the display unit 21 has (2m + 2) scanning lines GP1 to GPm, GNe, GN0 to GNm, n data lines S1 to Sn, m light emitting control lines E1 to Em, and m control lines X1 to Xm. And (m ⁇ n) pixel circuits 26 are included.
  • the scanning lines GP1 to GPm, GNe, GN0 to GNm, the emission control lines E1 to Em, and the control lines X1 to Xm extend in the row direction and are arranged in parallel with each other.
  • the data lines S1 to Sn extend in the column direction and are arranged parallel to each other so as to be orthogonal to the scanning lines GP1 to GPm.
  • the scanning lines GP1 to GPm and the data lines S1 to Sn intersect at (m ⁇ n) points.
  • the (m ⁇ n) pixel circuits 26 are provided corresponding to the intersections of the scanning lines GP1 to GPm and the data lines S1 to Sn.
  • the scanning line drive circuit 23 drives the scanning lines GP1 to GPm, GNe, GN0 to GNm and the control lines X1 to Xm based on the control signal CS1 output from the display control circuit 12.
  • the scanning line drive circuit 23 sequentially selects scanning lines GP1 to GPm and sequentially selects scanning lines GN1 to GNm based on the control signal CS1, controls the potential of the selected scanning lines to the on-level, and scans other than that. Control the line potential to off-level.
  • the scanning line drive circuit 23 controls the potential of the scanning line G0 to the on-level one horizontal period before the selection period of the scanning line G1, and the potential of the scanning line Ge two horizontal periods before the selection period of the scanning line G1. Is controlled on-level.
  • the on-level of the potentials of the scanning lines GP1 to GPm is low level
  • the off-level of the potentials of the scanning lines GP1 to GPm is the high level
  • the on-level of the potentials of the scanning lines GNe and GN0 to GNm is the high level
  • the scanning lines GNe and GN0 to The off-level of the potential of GNm is low level.
  • the scanning line drive circuit 23 is a control line based on the control signal CS1 in the direction opposite to the direction in which the potential of the scanning line GNi is changed at the timing corresponding to the timing of changing the potential of the scanning line GNi from the high level to the low level.
  • the potential of Xi is changed from a level lower than the high level (hereinafter referred to as an auxiliary level) to a high level.
  • FIG. 8 is a circuit diagram of the pixel circuit 26.
  • the pixel circuit 26 of the i-th row and j-th column shown in FIG. 8 is connected to the scanning lines GPi, GNi-2, GNi-1, GNi, the data line Sj, the light emission control line Ei, and the control line Xi.
  • the pixel circuit 26 includes eight TFTs: T3 to T6, T8, T9a, T9b, T10, an organic EL element L1, and two capacitors C1 and C2.
  • TFTs: T3 to T6 and T9a are P-channel transistors, and are formed by using low-temperature polysilicon, for example.
  • TFTs: T8, T9b, and T10 are N-channel transistors, and are formed by using an oxide semiconductor such as, for example, Indium Gallium Zinc Oxide.
  • the pixel circuit 26 differs from the pixel circuit 16 according to the first embodiment in the following points.
  • the pixel circuit 26 includes TFT: T8 instead of TFT: T1a and T1b, TFT: T9a and T9b instead of TFT: T2a and T2b, and TFT: T10 instead of TFT: T7.
  • the drain terminal of the TFT: T4 is connected to the source terminal of the TFT: T6 and the drain terminal of the TFT: T9b.
  • the drain terminal of the TFT: T6 is connected to the drain terminal of the TFT: T10 and the anode terminal of the organic EL element L1.
  • the source terminal of the TFT: T9b is connected to the source terminal of the TFT: T9a and one electrode of the capacitor C2 (the electrode on the right side in FIG. 8).
  • the drain terminal of the TFT: T9a is connected to the gate terminal of the TFT: T4, the other electrode of the capacitor C1, and the drain terminal of the TFT: T8.
  • the source terminals of the TFTs: T8 and T10 are connected to the conductive member to which the initialization potential VINI is applied.
  • TFT: The gate terminals of T3 and T9a are connected to the scanning line GPi.
  • the gate terminal of the TFT: T8 is connected to the scanning line GNi-2.
  • the gate terminal of the TFT: T10 is connected to the scanning line GNi-1.
  • the gate terminal of the TFT: T9b is connected to the scanning line GNi.
  • the node to which the source terminals of the TFTs: T9a and T9b and one electrode of the capacitor C2 are connected is referred to as an intermediate node N2.
  • one conduction terminal is connected to the control terminal of the drive transistor (TFT: T4), the other conduction terminal is connected to the intermediate node N2, and the control terminal is the first scanning line (scanning). It functions as a P-channel type first compensating transistor connected to the wire GPi).
  • TFT: T9b one conduction terminal is connected to the intermediate node N2, the other conduction terminal is connected to the conduction terminal on the light emitting element side of the drive transistor, and the control terminal is connected to the second scanning line (scanning line GNi). It functions as an N-channel type second compensating transistor.
  • FIG. 9 is a timing chart of the organic EL display device 20.
  • writing of the data potential to the pixel circuit 26 and driving of the control line Xi will be described.
  • the potentials of the scanning lines GNi-2, GNi-1, and GNi are low level, and the potentials of the scanning lines GPi and the emission control line Ei are high level. Therefore, the TFTs: T3, T5, T6, T8, T9a, T9b, and T10 are in the off state. Therefore, no drive current flows through the organic EL element L1, and the organic EL element L1 is in a non-light emitting state.
  • the potential of the scanning line GNi-2 changes to a high level.
  • the TFT: T8 is turned on, and the potential of the node N2 becomes equal to the initialization potential VINI.
  • the initialization potential VINI is set to a sufficiently low level so that the TFT: T4 is turned on after the time t25.
  • the potential of the scanning line GNi-1 changes to a high level.
  • the TFT: T10 is turned on, and the anode potential of the organic EL element L1 becomes equal to the initialization potential VINI.
  • TFT: T8 is turned off.
  • TFT: T9b is turned on.
  • the potential of the scanning line GPi changes to a low level.
  • the TFTs: T3 and T9a are turned on.
  • a current flows from the data line Sj toward the gate terminal of the TFT: T4 via the TFTs: T3, T4, T9b, and T9a, and the gate potential of the TFT: T4 is at a level corresponding to the potential of the data line Sj.
  • the gate potential Vg of the TFT: T4 is given by the above equation (1).
  • the potential of the scanning line GNi-1 changes to a low level.
  • TFT: T10 is turned off.
  • the potential of the scan line GPi changes to a high level.
  • the TFTs: T3 and T9a are turned off.
  • the potential of the scanning line GNi changes to a low level.
  • the TFT: T9b is turned off.
  • the potential of the emission control line Ei changes to a low level.
  • TFTs: T5 and T6 are turned on.
  • a drive current via TFTs: T5, T4, T6 and the organic EL element L1 is generated between the conductive member to which the high level potential EL VDD is applied and the conductive member to which the low level potential ELVSS is applied.
  • the organic EL element L1 emits light with a brightness corresponding to the drive current.
  • the drive current Id is given by the equation (2). Therefore, as in the first embodiment, the organic EL element L1 emits light with a brightness corresponding to the data potential Vd regardless of the threshold voltage Vth of the TFT: T4.
  • the potential of the scanning line GPi is controlled to a low level during the period from time t25 to time t28, and is controlled to a high level at other times.
  • the potential of the scanning line GNi is controlled to a high level during the period from time t24 to time t29, and is controlled to a low level at other times.
  • the potential of the control line Xi is controlled to the auxiliary level during the period from time t27 to time t30, and is controlled to the high level at other times.
  • an auxiliary level potential is applied to the intermediate node N2 using the control line Xi.
  • the potential of the scanning line GNi changes from low level to high level at time t24, then the potential of the scanning line GPi changes from high level to low level at time t25, and then the control line Xi at time t27.
  • the potential of the scanning line GPi changes from high level to auxiliary level, then the potential of the scanning line GPi changes from low level to high level at time t28, and then the potential of the scanning line GNi changes from high level to low level at time t29.
  • the potential of the control line Xi changes from the auxiliary level to the high level.
  • the length of the period during which the potential of the control line Xi is at the auxiliary level (t30-t27) is equal to the length of the period during which the potential of the scan line GPi is at the low level (t28-t25).
  • the TFTs: T9a and T9b are both on during the period from time t25 to time t28.
  • the TFT: T9a is turned off. Since the TFT: T9b is still on after the time t28, the intermediate node N2 does not enter the floating state and the potential of the intermediate node N2 does not change.
  • TFT: T9b is turned off.
  • TFT: T9b is turned off following the TFT: T9a, the intermediate node N2 is in a floating state.
  • the potential of the scanning line GNi changes to a low level
  • the potential of the intermediate node N2 is lowered by pushing down. Therefore, unless special measures are taken, a leak current flows through the TFT: T9a, the potential of the intermediate node N2 gradually increases, and the gate potential of the TFT: Q4 gradually decreases. Since the brightness of the organic EL element L1 increases within one frame period, flickering occurs on the display screen when low frequency driving is performed.
  • a capacitor C2 is provided in the pixel circuit 26 of the organic EL display device 20, one electrode of the capacitor C2 is connected to the intermediate node N2, and the other electrode of the capacitor C2 is connected to the control line Xi. Be connected.
  • the scanning line drive circuit 23 changes the potential of the scanning line GNi at a timing corresponding to the timing of changing the potential of the scanning line GNi from the high level to the low level (at a timing close to the timing of changing the potential of the scanning line GNi).
  • the potential of the control line Xi is changed from an auxiliary level (a level lower than the high level) to a high level in the direction opposite to the direction in which the control line is made.
  • the potential of the intermediate node N2 drops due to the push-down.
  • the potential of the intermediate node N2 is raised by pushing up by changing the potential of the control line Xi from the auxiliary level to the high level in the direction opposite to the direction in which the potential of the scanning line GNi changes.
  • the potential of the control line Xi is changed from the auxiliary level to the high level at the timing corresponding to the timing of changing the potential of the scanning line GNi from the high level to the low level (at the timing close to the timing of changing the potential of the scanning line GNi).
  • the organic EL display device 20 includes a plurality of first scanning lines (scanning lines GP1 to GPm), a plurality of second scanning lines (scanning lines GNe, GN0 to GNm), and a plurality of second scanning lines.
  • a display unit 21 including control lines X1 to Xm and a plurality of pixel circuits 26, and a drive circuit (scan line drive circuit 23) for driving a first scan line, a second scan line, and a control line are provided. There is.
  • the pixel circuit 26 includes a light emitting element (organic EL element L1), a drive transistor (TFT: T4) provided in series with the light emitting element and controlling the amount of current flowing through the light emitting element, and one conduction terminal (drain terminal).
  • a light emitting element organic EL element L1
  • a drive transistor TFT: T4
  • one conduction terminal drain terminal
  • the P-channel type first compensating transistor (TFT: T9a) and one conduction terminal (source terminal) are connected to the intermediate node N2, and the other conduction terminal (drain terminal) is the conduction terminal (drain terminal) on the light emitting element side of the drive transistor.
  • An N-channel type second compensating transistor (TFT: T9b) connected to the drain terminal) and the control terminal (gate terminal) connected to the second scanning line (scanning line GNi), and one electrode to the intermediate node N2. It includes a transistor C2 that is connected and the other electrode is connected to the control line Xi.
  • the drive circuit changes the potential of the second scanning line at the timing according to the timing of changing the potential of the second scanning line from the high level to the low level (at a timing close to the timing of changing the potential of the second scanning line).
  • the potential of the control line Xi is changed from the second level (auxiliary level lower than the high level) to the first level (high level) in the direction opposite to the direction.
  • the drive circuit changes the potential of the second scan line from low level to high level, then changes the potential of the control line Xi from the first level to the second level, and then changes the potential of the second scan line to high level. To the low level, and then the potential of the control line Xi is changed from the second level to the first level. Further, the drive circuit changes the potential of the second scanning line from low level to high level, then changes the potential of the first scanning line from high level to low level, and then lowers the potential of the first scanning line. The level is changed from level to high level, and then the potential of the second scan line is changed from high level to low level.
  • the drive circuit changes the potential of the second scanning line from low level to high level, then changes the potential of the first scanning line from high level to low level, and then changes the potential of the control line Xi to the first level.
  • the level is changed from the level to the second level, then the potential of the first scan line is changed from the low level to the high level, then the potential of the second scan line is changed from the high level to the low level, and then the control line Xi
  • the potential of is changed from the second level to the first level.
  • the period in which the potential of the control line Xi is at the second level has the same length as the period in which the potential of the first scanning line is on level.
  • the direction opposite to the direction in which the potential of the second scanning line is changed at the timing corresponding to the timing of changing the potential of the second scanning line from the on level to the off level.
  • the organic EL display device according to the third embodiment has the same configuration (FIG. 7) as the organic EL display device 20 according to the second embodiment.
  • the display unit of the organic EL display device according to the present embodiment includes the pixel circuit shown below instead of the pixel circuit 26.
  • the differences from the second embodiment will be described.
  • FIG. 10 is a circuit diagram of a pixel circuit of the organic EL display device according to the present embodiment.
  • the pixel circuit 36 in the i-th row and j-th column shown in FIG. 10 is a pixel circuit 26 shown in FIG. 8 in which TFTs: T9a and T9b are connected in reverse order.
  • the drain terminal of the TFT: T4 is connected to the source terminal of the TFTs: T6 and T9a.
  • the drain terminal of the TFT: T9a is connected to the drain terminal of the TFT: T9b and one electrode of the capacitor C2 (the electrode on the right side in FIG. 10).
  • the source terminal of the TFT: T9b is connected to the gate terminal of the TFT: T4, the other electrode of the capacitor C1, and the drain terminal of the TFT: T8.
  • the node to which the drain terminals of the TFTs: T9a and T9b and one electrode of the capacitor C2 are connected is referred to as an intermediate node N3.
  • one conduction terminal is connected to the control terminal of the drive transistor (TFT: T4), the other conduction terminal is connected to the intermediate node N3, and the control terminal is the second scanning line (scanning). It functions as an N-channel type first compensating transistor connected to the wire GNi).
  • TFT: T9a one conduction terminal is connected to the intermediate node N3, the other conduction terminal is connected to the conduction terminal on the light emitting element side of the drive transistor, and the control terminal is connected to the first scanning line (scanning line GPi). It functions as a P-channel type second compensating transistor.
  • the organic EL display device operates according to the timing chart shown in FIG.
  • the potential of the scan line GPi is controlled to a low level during the period from time t25 to time t28, and is controlled to a high level at other times.
  • the potential of the scanning line GNi is controlled to a high level during the period from time t24 to time t29, and is controlled to a low level at other times.
  • the potential of the control line Xi is controlled to the auxiliary level during the period from time t27 to time t30, and is controlled to the high level at other times.
  • the pixel circuit 36 operates in the same manner as the pixel circuit 26.
  • the TFTs: T9a and T9b are both in the ON state during the period from the time t25 to the time t28.
  • the TFT: T9a is turned off. Since the TFT: T9b is still on after the time t28, the intermediate node N3 is electrically connected to the gate terminal of the TFT: T4. Since the gate potential of the TFT: T4 is unlikely to fluctuate, the potential of the intermediate node N3 hardly changes.
  • TFT: T9b is turned off.
  • TFT: T9b is turned off following the TFT: T9a
  • the intermediate node N3 is in a floating state.
  • the potential of the scanning line GNi changes to a low level
  • the potential of the intermediate node N3 is lowered by pushing down. Therefore, unless special measures are taken, a leak current flows through the TFT: T9a, and the potential of the intermediate node N3 gradually rises.
  • the pixel circuit 36 is provided with a capacitor C2, one electrode of the capacitor C2 is connected to the intermediate node N3, and the other electrode of the capacitor C2 is connected to the control line Xi. Will be done.
  • the scanning line GNi is at a timing corresponding to the timing of changing the potential of the scanning line GNi from the high level to the low level (at a timing close to the timing of changing the potential of the scanning line GNi).
  • the potential of the control line Xi is changed from an auxiliary level (a level lower than the high level) to a high level in the direction opposite to the direction in which the potential is changed.
  • the potential of the intermediate node N3 is lowered by pushing down.
  • the potential of the control line Xi is changed from the auxiliary level to the high level in the direction opposite to the direction in which the potential of the scanning line GNi changes, so that the potential of the intermediate node N3 is raised by pushing up.
  • the pixel circuit 36 of the organic EL display device is provided in series with the light emitting element (organic EL element L1) and the light emitting element, and is driven to control the amount of current flowing through the light emitting element.
  • the transistor (TFT: T4) and one conduction terminal (source terminal) are connected to the control terminal (gate terminal) of the drive transistor, the other conduction terminal (drain terminal) is connected to the intermediate node N3, and the control terminal (gate).
  • the N-channel type first compensating transistor (TFT: T9b) whose terminal) is connected to the second scanning line (scanning line GNi) and one conduction terminal (drain terminal) are connected to the intermediate node N3 and the other conduction.
  • a P-channel type second compensation in which a terminal (source terminal) is connected to a conduction terminal (drain terminal) on the light emitting element side of a drive transistor and a control terminal (gate terminal) is connected to a first scanning line (scanning line GPi). It includes a transistor (TFT: T9a) and a capacitor C2 in which one electrode is connected to the intermediate node N3 and the other electrode is connected to the control line Xi.
  • the drive circuit (scanning line drive circuit) has a timing according to the timing of changing the potential of the second scanning line from a high level to a low level (at a timing close to the timing of changing the potential of the second scanning line), and a second scanning.
  • the potential of the control line Xi is changed from the second level (auxiliary level lower than the high level) to the first level (high level) in the direction opposite to the direction in which the potential of the line is changed.
  • the potential of the intermediate node N3 is lowered due to the change in the potential of the second scanning line, and the intermediate node N3 is caused by the change in the potential of the control line Xi. Can be offset against the rise in potential of. Therefore, it is possible to prevent the potential of the intermediate node N3 from fluctuating when the potential of the second scanning line changes to the off level, and to prevent the display screen from flickering when the low frequency drive is performed.
  • the scanning line drive circuit drives the scanning line and the control line
  • the scanning line drive circuit and the control line drive circuit may be different circuits.
  • the first level of the potential of the control line Xi is set to be low level or high level
  • the first level of the potential of the control line Xi may be a level other than low level and high level.
  • the scanning line may be used as the control line Xi in the display unit.
  • the scanning line GPi + 1 may be used as the control line Xi when the auxiliary level is equal to the low level.
  • an organic EL display device having a pixel circuit including an organic EL element (organic light emitting diode) has been described.
  • Inorganic EL display device with pixel circuit including Quantum-dot Light Emitting Diode display device with pixel circuit including quantum dot light emitting diode, LED with pixel circuit including mini LED or micro LED A display device may be configured.
  • the display device having the features of the above-described embodiment and the modified example may be configured by arbitrarily combining the features of the display device described above as long as they do not contradict the properties thereof.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

表示装置の画素回路は、発光素子と、駆動トランジスタと、一方の導通端子が駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続され、制御端子が走査線に接続された第１補償トランジスタと、一方の導通端子が中間ノードに接続され、他方の導通端子が駆動トランジスタの一方の導通端子に接続され、制御端子が走査線に接続された第２補償トランジスタと、一方の電極が中間ノードに接続され、他方の電極が制御線に接続されたコンデンサとを含む。駆動回路は、走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、走査線の電位を変化させる方向とは逆方向に制御線の電位を第２レベルから第１レベルに変化させる。これにより、低周波駆動を行うときの表示画面のちらつきを防止できる表示装置を提供する。

Description

表示装置およびその駆動方法
　本発明は、表示装置に関し、特に、電流駆動型の発光素子を含む画素回路を備えた表示装置に関する。
　近年、有機エレクトロルミネッセンス（Electro Luminescence：以下、ＥＬという）素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや書き込み制御トランジスタなどを含んでいる。これらのトランジスタには、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）が用いられる。有機ＥＬ素子は、流れる電流の量に応じた輝度で発光する電流駆動型の発光素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、有機ＥＬ素子に流れる電流の量を制御する。
　駆動トランジスタの特性には、ばらつきや変動が発生する。このため、有機ＥＬ表示装置において高画質表示を行うためには、駆動トランジスタの特性のばらつきや変動を補償する必要がある。有機ＥＬ表示装置については、駆動トランジスタの特性の補償を画素回路の内部で行う方法（内部補償）と、駆動トランジスタの特性の補償を画素回路の外部で行う方法（外部補償）とが知られている。内部補償を行う有機ＥＬ表示装置の画素回路には、駆動トランジスタのゲート端子と有機ＥＬ素子側の導通端子との間に補償トランジスタが設けられる。内部補償を行う有機ＥＬ表示装置は、例えば、特許文献１に記載されている。
　これとは別に、通常よりもフレーム周波数を低くする低周波駆動を行う有機ＥＬ表示装置が知られている。低周波駆動を行うことにより、画素回路に対する書き込み回数を減らし、有機ＥＬ表示装置の消費電力を削減することができる。低周波駆動を行う有機ＥＬ表示装置は、例えば、特許文献２に記載されている。
　有機ＥＬ表示装置については、従来から各種の画素回路が知られている。図１１は、内部補償を行う従来の有機ＥＬ表示装置の画素回路の回路図である。図１１に示す画素回路９１において、ＴＦＴ：Ｑ４は駆動トランジスタとして機能する。ＴＦＴ：Ｑ４のゲート端子とドレイン端子の間には、直列に接続された２個のＴＦＴ：Ｑ２ａ、Ｑ２ｂが補償トランジスタとして設けられる。２個のＴＦＴを直列に接続したものを補償トランジスタとして用いる理由は、ＴＦＴ：Ｑ４のゲート端子からのリーク電流を防止するためである。
日本国特開２００９－２７６７４４号公報 日本国特開２０１９－１８４７２５号公報
　画素回路９１を備えた従来の有機ＥＬ表示装置には、低周波駆動を行うと表示画面にちらつきが発生するという問題がある。図１２を参照して、この問題について説明する。ここでは、有機ＥＬ表示装置はフレーム周波数を通常の１／２にする低周波駆動を行い、有機ＥＬ素子は１フレーム期間内に２回発光するものとする。以下、ＴＦＴ：Ｑ２ａのソース端子とＴＦＴ：Ｑ２ｂのドレイン端子が接続されたノードを中間ノードＮ９という。
　図１２に示すように、走査線Ｇｉの電位は１フレーム期間内に１回、所定時間だけローレベルになる。走査線Ｇｉの電位がローレベルに変化する前では、ＴＦＴ：Ｑ４はオン状態である。走査線Ｇｉの電位がローレベルに変化すると、ＴＦＴ：Ｑ２ａ、Ｑ２ｂ、Ｑ３はオンする。走査線Ｇｉの電位がローレベルである間に、ＴＦＴ：Ｑ４のゲート電位と中間ノードＮ９の電位は、データ線Ｓｊの電位に応じたほぼ同じレベルになる。
　走査線Ｇｉの電位がハイレベルに変化すると、ＴＦＴ：Ｑ２ａ、Ｑ２ｂ、Ｑ３はオフする。その後、ＴＦＴ：Ｑ４のゲート電位と中間ノードＮ９の電位は変化しないことが理想的である。しかしながら、実際には、ＴＦＴ：Ｑ２ａ、Ｑ２ｂの端子間に存在する寄生容量（図示せず）により、走査線Ｇｉの電位がハイレベルに変化すると、中間ノードＮ９の電位は上昇する。このため、走査線Ｇｉの電位がハイレベルに変化した後に、ＴＦＴ：Ｑ２ａ、Ｑ２ｂにリーク電流が流れ、中間ノードＮ９の電位は徐々に低下し、ＴＦＴ：Ｑ４のゲート電位は徐々に上昇する。ＴＦＴ：Ｑ４のゲート電位が高いほど、有機ＥＬ素子Ｌ９を流れる電流は減少し、有機ＥＬ素子Ｌ９の輝度は低下する。
　１フレーム期間内には第１および第２発光期間が設定され、第１および第２発光期間では発光制御線Ｅｉの電位はローレベルになる。上述したように、走査線Ｇｉの電位がハイレベルに変化した後に、ＴＦＴ：Ｑ４のゲート電位は徐々に上昇する。このため、有機ＥＬ素子Ｌ９の輝度は、第１発光期間内で徐々に低下し、２個の発光期間に挟まれた非発光期間で一旦ほぼゼロになり、第２発光期間内でも徐々に低下する。この結果、有機ＥＬ素子Ｌ９の輝度は、第２発光期間では第１発光期間よりも低くなる。この輝度差が、表示画面内のちらつきとして認識される。
　上記の問題を解決するために、図１３に示す画素回路９２を用いることが考えられる。画素回路９２は、画素回路９１に容量Ｃ９を追加したものである。容量Ｃ９の一方の電極は中間ノードＮ９に接続され、容量Ｃ９の他方の電極にはハイレベル電位ＥＬＶＤＤが固定的に印加される。これにより、中間ノードＮ９の電位の変動をある程度防止することができる。
　しかしながら、画素回路９２では、容量Ｃ９の他方の電極にハイレベル電位ＥＬＶＤＤが固定的に印加されているだけである。このため、走査線Ｇｉの電位がハイレベルに変化したときに、中間ノードＮ９の電位の変動を十分に防止することができない。画素回路９２を備えた有機ＥＬ表示装置でも、低周波駆動を行うときの表示画面のちらつきを十分に防止することができない。
　それ故に、低周波駆動を行うときの表示画面のちらつきを防止できる表示装置を提供することが課題として挙げられる。
　上記の課題は、例えば、複数の走査線、複数の制御線、および、複数の画素回路を含む表示部と、前記走査線および前記制御線を駆動する駆動回路とを備え、前記画素回路は、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続され、制御端子が前記走査線に接続された第１補償トランジスタと、前記第１補償トランジスタと同じ導電型を有し、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続され、制御端子が前記走査線に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、前記駆動回路は、前記走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、前記走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させる表示装置によって解決することができる。
　上記の課題は、複数の第１走査線、複数の第２走査線、複数の制御線、および、複数の画素回路を含む表示部と、前記第１走査線、前記第２走査線、および、前記制御線を駆動する駆動回路とを備え、前記画素回路は、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続された第１補償トランジスタと、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、前記第１および第２補償トランジスタのうち一方は、制御端子が前記第１走査線に接続されたＰチャネル型トランジスタであり、前記第１および第２補償トランジスタのうち他方は、制御端子が前記第２走査線に接続されたＮチャネル型トランジスタであり、前記駆動回路は、前記第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで、前記第２走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させる表示装置によっても解決することができる。
　上記の課題は、複数の走査線、複数の制御線、および、複数の画素回路を含む表示部を有する表示装置の駆動方法であって、前記画素回路が、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続され、制御端子が前記走査線に接続された第１補償トランジスタと、前記第１補償トランジスタと同じ導電型を有し、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続され、制御端子が前記走査線に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含む場合に、前記走査線を駆動するステップと、前記制御線を駆動するステップとを備え、前記走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、前記走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させる表示装置の駆動方法によっても解決することができる。
　上記の課題は、複数の第１走査線、複数の第２走査線、複数の制御線、および、複数の画素回路を含む表示部を有する表示装置の駆動方法であって、前記画素回路が、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続された第１補償トランジスタと、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、前記第１および第２補償トランジスタのうち一方は、制御端子が前記第１走査線に接続されたＰチャネル型トランジスタであり、前記第１および第２補償トランジスタのうち他方は、制御端子が前記第２走査線に接続されたＮチャネル型トランジスタである場合に、前記第１および第２走査線を駆動するステップと、前記制御線を駆動するステップとを備え、前記第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで、前記第２走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させる表示装置の駆動方法によっても解決することができる。
　上記の表示装置およびその駆動方法によれば、走査線（または第２走査線）の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、走査線（または第２走査線）の電位を変化させる方向とは逆方向に制御線の電位を第２レベルから第１レベルに変化させることにより、走査線（または第２走査線）の電位の変化による中間ノードの電位の変化と制御線の電位の変化による中間ノードの電位の変化とを相殺することができる。したがって、走査線（または第２走査線）の電位がオフレベルに変化したときの中間ノードの電位の変動を防止し、低周波駆動を行うときの表示画面のちらつきを防止することができる。
第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 図１に示す有機ＥＬ表示装置の画素回路の回路図である。 図１に示す有機ＥＬ表示装置のタイミングチャートである。 図１に示す有機ＥＬ表示装置の効果を説明するための図である。 第１変形例に係る有機ＥＬ表示装置のタイミングチャートである。 第２変形例に係る有機ＥＬ表示装置のタイミングチャートである。 第２の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。 第２の実施形態に係る有機ＥＬ表示装置の画素回路の回路図である。 第２の実施形態に係る有機ＥＬ表示装置のタイミングチャートである。 第３の実施形態に係る有機ＥＬ表示装置の画素回路の回路図である。 従来の有機ＥＬ表示装置の画素回路の回路図である。 従来の有機ＥＬ表示装置の課題を説明するための図である。 従来の有機ＥＬ表示装置の画素回路の回路図である。
　以下、図面を参照して、各種の実施形態に係る表示装置について説明する。以下の説明では、図面の水平方向を行方向、図面の垂直方向を列方向という。あるレベルの電位をトランジスタの制御端子に与えたときにトランジスタがオンする場合、そのレベルをオンレベルといい、トランジスタがオフする場合、そのレベルをオフレベルという。例えば、Ｐチャネル型トランジスタについては、ローレベルがオンレベル、ハイレベルがオフレベルである。
　（第１の実施形態）
　図１は、第１の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図１に示す有機ＥＬ表示装置１０は、表示部１１、表示制御回路１２、走査線駆動回路１３、データ線駆動回路１４、および、発光制御線駆動回路１５を備えている。以下、ｍおよびｎは２以上の整数、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数であるとする。
　表示部１１は、（ｍ＋１）本の走査線Ｇ０～Ｇｍ、ｎ本のデータ線Ｓ１～Ｓｎ、ｍ本の発光制御線Ｅ１～Ｅｍ、ｍ本の制御線Ｘ１～Ｘｍ、および、（ｍ×ｎ）個の画素回路１６を含んでいる。走査線Ｇ０～Ｇｍ、発光制御線Ｅ１～Ｅｍ、および、制御線Ｘ１～Ｘｍは、行方向に延伸し、互いに平行に配置される。データ線Ｓ１～Ｓｎは、列方向に延伸し、走査線Ｇ１～Ｇｍと直交するように互いに平行に配置される。走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路１６は、走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎの交点に対応して設けられる。画素回路１６には、図示しない導電性部材（配線または電極）を用いて、ハイレベル電位ＥＬＶＤＤ、ローレベル電位ＥＬＶＳＳ、および、初期化電位ＶＩＮＩが供給される。
　表示制御回路１２は、走査線駆動回路１３に対して制御信号ＣＳ１を出力し、データ線駆動回路１４に対して制御信号ＣＳ２と映像信号Ｄ１を出力し、発光制御線駆動回路１５に対して制御信号ＣＳ３を出力する。走査線駆動回路１３は、制御信号ＣＳ１に基づき、走査線Ｇ０～Ｇｍと制御線Ｘ１～Ｘｍを駆動する。データ線駆動回路１４は、制御信号ＣＳ２と映像信号Ｄ１に基づき、データ線Ｓ１～Ｓｎを駆動する。発光制御線駆動回路１５は、制御信号ＣＳ３に基づき、発光制御線Ｅ１～Ｅｍを駆動する。
　走査線駆動回路１３は、制御信号ＣＳ１に基づき、走査線Ｇ１～Ｇｍを順に選択し、選択した走査線の電位をオンレベル（ここではローレベル）に制御し、それ以外の走査線の電位をオフレベル（ここではハイレベル）に制御する。これにより、選択された走査線に接続されたｎ個の画素回路１６が一括して選択される。走査線駆動回路１３は、走査線Ｇ１の選択期間よりも１水平期間前に走査線Ｇ０の電位をオンレベルに制御する。
　データ線駆動回路１４は、制御信号ＣＳ２に基づき、映像信号Ｄ１に応じたｎ個の電位（以下、データ電位という）をデータ線Ｓ１～Ｓｎにそれぞれ印加する。これにより、選択されたｎ個の画素回路１６にｎ個のデータ電位がそれぞれ書き込まれる。画素回路１６内の有機ＥＬ素子は、画素回路１６に書き込まれたデータ電位に応じた輝度で発光する。
　画素回路１６内の有機ＥＬ素子には、行ごとに発光期間と非発光期間が設定される。以下、有機ＥＬ表示装置１０はフレーム周波数を１／２にする低周波駆動を行い、画素回路１６内の有機ＥＬ素子は１フレーム期間内に２回発光するものとする。
　発光制御線駆動回路１５は、制御信号ＣＳ３に基づき、ｉ行目の画素回路１６内の有機ＥＬ素子の発光期間では発光制御線Ｅｉの電位をオンレベル（ここではローレベル）に制御し、それ以外の期間では発光制御線Ｅｉの電位をオフレベル（ここではハイレベル）に制御する。走査線駆動回路１３は、制御信号ＣＳ１に基づき、走査線Ｇｉの電位をローレベルからハイレベルに変化させるタイミングに応じたタイミングで、走査線Ｇｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位をローレベルよりも高いレベル（以下、補助レベルという）からローレベルに変化させる。
　図２は、画素回路１６の回路図である。図２に示すｉ行ｊ列目の画素回路１６は、走査線Ｇｉ－１、Ｇｉ、データ線Ｓｊ、発光制御線Ｅｉ、および、制御線Ｘｉに接続される。画素回路１６は、９個のＴＦＴ：Ｔ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂ、Ｔ３～Ｔ７、有機ＥＬ素子Ｌ１、および、２個のコンデンサＣ１、Ｃ２を含んでいる。ＴＦＴ：Ｔ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂ、Ｔ３～Ｔ７は、いずれもＰチャネル型トランジスタであり、例えば、低温ポリシリコンを用いて形成される。図２において参照符号Ｃｏを付した要素は、有機ＥＬ素子Ｌ１のアノード端子とカソード端子の間に形成される容量である。
　ＴＦＴ：Ｔ５のソース端子とコンデンサＣ１の一方の電極（図２では上側の電極）は、ハイレベル電位ＥＬＶＤＤが印加された導電性部材に接続される。ＴＦＴ：Ｔ３のソース端子は、データ線Ｓｊに接続される。ＴＦＴ：Ｔ３、Ｔ５のドレイン端子は、ＴＦＴ：Ｔ４のソース端子に接続される。ＴＦＴ：Ｔ４のドレイン端子は、ＴＦＴ：Ｔ２ｂ、Ｔ６のソース端子に接続される。ＴＦＴ：Ｔ６のドレイン端子は、ＴＦＴ：Ｔ７のソース端子と有機ＥＬ素子Ｌ１のアノード端子に接続される。有機ＥＬ素子Ｌ１のカソード端子は、ローレベル電位ＥＬＶＳＳが印加された導電性部材に接続される。
　ＴＦＴ：Ｔ２ｂのドレイン端子は、ＴＦＴ：Ｔ２ａのソース端子とコンデンサＣ２の一方の電極（図２では右側の電極）に接続される。ＴＦＴ：Ｔ２ａのドレイン端子は、ＴＦＴ：Ｔ４のゲート端子、コンデンサＣ１の他方の電極、および、ＴＦＴ：Ｔ１ａのソース端子に接続される。ＴＦＴ：Ｔ１ａのドレイン端子は、ＴＦＴ：Ｔ１ｂのソース端子に接続される。ＴＦＴ：Ｔ１ｂ、Ｔ７のドレイン端子は、初期化電位ＶＩＮＩが印加された導電性部材に接続される。ＴＦＴ：Ｔ１ａ、Ｔ１ｂのゲート端子は、走査線Ｇｉ－１に接続される。ＴＦＴ：Ｔ２ａ、Ｔ２ｂ、Ｔ３、Ｔ７のゲート端子は、走査線Ｇｉに接続される。ＴＦＴ：Ｔ５、Ｔ６のゲート端子は、発光制御線Ｅｉに接続される。コンデンサＣ２の他方の電極は、制御線Ｘｉに接続される。以下、ＴＦＴ：Ｔ２ａのソース端子、ＴＦＴ：Ｔ２ｂのドレイン端子、および、コンデンサＣ２の一方の電極が接続されたノードを中間ノードＮ１という。
　画素回路１６において、有機ＥＬ素子Ｌ１は、発光素子として機能する。ＴＦＴ：Ｔ４は、発光素子と直列に設けられ、発光素子に流れる電流の量を制御する駆動トランジスタとして機能する。ＴＦＴ：Ｔ２ａは、一方の導通端子が駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードＮ１に接続され、制御端子が走査線Ｇｉに接続された第１補償トランジスタとして機能する。ＴＦＴ：Ｔ２ｂは、第１補償トランジスタと同じ導電型を有し、一方の導通端子が中間ノードＮ１に接続され、他方の導通端子が駆動トランジスタの発光素子側の導通端子に接続され、制御端子が走査線Ｇｉに接続された第２補償トランジスタとして機能する。
　図３は、有機ＥＬ表示装置１０のタイミングチャートである。図３を参照して、画素回路１６に対するデータ電位の書き込み、および、制御線Ｘｉの駆動について説明する。時刻ｔ１１より前では、走査線Ｇｉ－１、Ｇｉ、および、発光制御線Ｅｉの電位はハイレベルである。このため、ＴＦＴ：Ｔ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂ、Ｔ３、Ｔ５～Ｔ７はオフ状態である。したがって、有機ＥＬ素子Ｌ１に駆動電流は流れず、有機ＥＬ素子Ｌ１は非発光状態である。
　時刻ｔ１１において、走査線Ｇｉ－１の電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ１ａ、Ｔ１ｂはオンし、ノードＮ１の電位は初期化電位ＶＩＮＩに等しくなる。初期化電位ＶＩＮＩは、時刻ｔ１３以降にＴＦＴ：Ｔ４がオンするように十分に低いレベルに設定される。時刻ｔ１２において、走査線Ｇｉ－１の電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ１ａ、Ｔ１ｂはオフする。
　時刻ｔ１３において、走査線Ｇｉの電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ２ａ、Ｔ２ｂ、Ｔ３、Ｔ７はオンする。ＴＦＴ：Ｔ７がオンするので、有機ＥＬ素子Ｌ１のアノード電位は初期化電位ＶＩＮＩに等しくなる。ＴＦＴ：Ｔ２ａ、Ｔ２ｂ、Ｔ３がオンするので、時刻ｔ１３以降、データ線ＳｊからＴＦＴ：Ｔ４のゲート端子に向けて、ＴＦＴ：Ｔ３、Ｔ４、Ｔ２ｂ、Ｔ２ａを経由する電流が流れ、ＴＦＴ：Ｔ４のゲート電位はデータ線Ｓｊの電位に応じたレベルに変化する。データ線Ｓｊの電位をＶｄ、ＴＦＴ：Ｔ４の閾値電圧をＶｔｈ（負の値）としたとき、ＴＦＴ：Ｔ４のゲート電位Ｖｇは次式（１）で与えられる。
　　Ｖｇ＝Ｖｄ＋Ｖｔｈ　…（１）
　時刻ｔ１４において、走査線Ｇｉの電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ２ａ、Ｔ２ｂ、Ｔ３、Ｔ７はオフする。時刻ｔ１５において、発光制御線Ｅｉの電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ５、Ｔ６はオンする。時刻ｔ１５以降、ハイレベル電位ＥＬＶＤＤが印加された導電性部材とローレベル電位ＥＬＶＳＳが印加された導電性部材との間に、ＴＦＴ：Ｔ５、Ｔ４、Ｔ６と有機ＥＬ素子Ｌ１を経由する駆動電流が流れ、有機ＥＬ素子Ｌ１は駆動電流に応じた輝度で発光する。ｋを定数としたとき、駆動電流Ｉｄは次式（２）で与えられる。
　　Ｉｄ＝ｋ（Ｖｇ－ＥＬＶＤＤ－Ｖｔｈ）2
　　　　＝ｋ（ＥＬＶＤＤ－Ｖｄ）2　…（２）
　このように駆動電流Ｉｄは、データ電位Ｖｄに依存するが、ＴＦＴ：Ｔ４の閾値電圧Ｖｔｈには依存しない。したがって、有機ＥＬ素子Ｌ１は、ＴＦＴ：Ｔ４の閾値電圧Ｖｔｈにかかわらず、データ電位Ｖｄに応じた輝度で発光する。よって、有機ＥＬ表示装置１０は、駆動トランジスタ（ＴＦＴ：Ｔ４）の特性の補償を画素回路１６の内部で行うことができる（内部補償）。
　走査線Ｇｉの電位は、時刻ｔ１３から時刻ｔ１４までの期間ではローレベルに制御され、それ以外ではハイレベルに制御される。これに対応して、制御線Ｘｉの電位は、時刻ｔ１３から時刻ｔ１４までの期間では補助レベルに制御され、それ以外ではローレベルに制御される。走査線駆動回路１３は、走査線Ｇｉの電位をローレベルに制御する期間において、制御線Ｘｉの電位を補助レベルに制御する。時刻ｔ１３から時刻ｔ１４までの期間では、制御線Ｘｉを用いて中間ノードＮ１に補助レベルの電位が印加される。
　図４は、有機ＥＬ表示装置１０の効果を説明するための図である。以下、制御線Ｘｉを用いて中間ノードＮ１に補助レベルの電位を印加することによる効果を説明する。図１２を参照して説明したように、図１１に示す画素回路９１を備えた従来の有機ＥＬ表示装置において低周波駆動を行うと、走査線Ｇｉの電位がハイレベルに変化したときに中間ノードＮ９の電位が変動するために、表示画面にちらつきが発生する。図１３に示す画素回路９２を備えた従来の有機ＥＬ表示装置でも、低周波駆動を行うときの表示画面のちらつきを十分に防止することができない。
　この問題を解決するために、有機ＥＬ表示装置１０の画素回路１６にはコンデンサＣ２が設けられ、コンデンサＣ２の一方の電極は中間ノードＮ１に接続され、コンデンサＣ２の他方の電極は制御線Ｘｉに接続される。走査線駆動回路１３は、走査線Ｇｉの電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで（走査線Ｇｉの電位を変化させるタイミングと同じタイミングで）、走査線Ｇｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位を補助レベル（ローレベルよりも高いレベル）からローレベルに変化させる。
　走査線Ｇｉの電位がローレベルからハイレベルに変化したときに、中間ノードＮ１の電位は突き上げによって上昇する。これに対抗するために、走査線Ｇｉの電位が変化する方向とは逆方向に制御線Ｘｉの電位を補助レベルからローレベルに変化させることにより、中間ノードＮ１の電位を突き下げによって低下させる。走査線Ｇｉの電位をローレベルからハイレベルに変化させるタイミングに応じたタイミングで（走査線Ｇｉの電位を変化させるタイミングと同じタイミングで）、制御線Ｘｉの電位を補助レベルからローレベルに変化させることにより、突き上げによる中間ノードＮ１の電位の上昇と突き下げによる中間ノードＮ１の電位の低下とを相殺し、走査線Ｇｉの電位がハイレベルに変化したときの中間ノードＮ１の電位の変動を防止することができる。
　補助レベルは、画素回路１６の構成などに応じて、走査線Ｇｉの電位がハイレベルに変化したときの中間ノードＮ１の電位の変動を防止できるように決定される。この電位の変動を防止できる限り、補助レベルは、ハイレベルよりも低くてもよく、ハイレベルに等しくてもよく、あるいは、ハイレベルよりも高くてもよい。図３および図４には、補助レベルがハイレベルよりも低い場合が記載されている。
　画素回路１６では、走査線Ｇｉの電位がハイレベルに変化したときに、中間ノードＮ１の電位は変動しない。このため、走査線Ｇｉの電位が次にローレベルに変化するまで、中間ノードＮ１の電位は変動せず、ＴＦＴ：Ｑ４のゲート電位も変動しない。したがって、有機ＥＬ表示装置１０が低周波駆動を行い、有機ＥＬ素子Ｌ１が１フレーム期間内に複数回（ここでは２回）発光する場合でも、有機ＥＬ素子Ｌ１はすべての発光期間において同じ輝度で発光する。よって、本実施形態に係る有機ＥＬ表示装置１０によれば、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　以上に示すように、本実施形態に係る有機ＥＬ表示装置１０は、複数の走査線Ｇ０～Ｇｍ、複数の制御線Ｘ１～Ｘｍ、および、複数の画素回路１６を含む表示部１１と、走査線Ｇ０～Ｇｍおよび制御線Ｘ１～Ｘｍを駆動する駆動回路（走査線駆動回路１３）とを備えている。画素回路１６は、発光素子（有機ＥＬ素子Ｌ１）と、発光素子と直列に設けられ、発光素子に流れる電流の量を制御する駆動トランジスタ（ＴＦＴ：Ｔ４）と、一方の導通端子（ドレイン端子）が駆動トランジスタの制御端子（ゲート端子）に接続され、他方の導通端子（ソース端子）が中間ノードＮ１に接続され、制御端子（ゲート端子）が走査線Ｇｉに接続された第１補償トランジスタ（ＴＦＴ：Ｔ２ａ）と、第１補償トランジスタと同じ導電型（Ｐ型）を有し、一方の導通端子（ドレイン端子）が中間ノードＮ１に接続され、他方の導通端子（ソース端子）が駆動トランジスタの発光素子側の導通端子（ドレイン端子）に接続され、制御端子（ゲート端子）が走査線Ｇｉに接続された第２補償トランジスタ（ＴＦＴ：Ｔ２ｂ）と、一方の電極が中間ノードＮ１に接続され、他方の電極が制御線Ｘｉに接続されたコンデンサＣ２とを含んでいる。駆動回路は、走査線Ｇｉの電位をオンレベル（ローレベル）からオフレベル（ハイレベル）に変化させるタイミングに応じたタイミングで（走査線Ｇｉの電位を変化させるタイミングと同じタイミングで）、走査線Ｇｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位を第２レベル（ローレベルよりも高い補助レベル）から第１レベル（ローレベル）に変化させる。駆動回路は、走査線Ｇｉの電位をオンレベルに制御する期間において、制御線Ｘｉの電位を第２レベルに制御する。
　本実施形態に係る有機ＥＬ表示装置１０によれば、走査線Ｇｉの電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、走査線Ｇｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位を第２レベルから第１レベルに変化させることにより、走査線Ｇｉの電位の変化による中間ノードＮ１の電位の上昇と制御線Ｘｉの電位の変化による中間ノードＮ１の電位の低下とを相殺することができる。したがって、走査線Ｇｉの電位がオフレベルに変化したときの中間ノードＮ１の電位の変動を防止し、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　本実施形態に係る有機ＥＬ表示装置１０については、以下の変形例を構成することができる。図５は、第１変形例に係る有機ＥＬ表示装置のタイミングチャートである。図５では、時刻ｔ１３において走査線Ｇｉの電位がハイレベルからローレベルに変化し、次に時刻ｔ１ａにおいて制御線Ｘｉの電位がローレベルから補助レベルに変化し、次に時刻ｔ１４において走査線Ｇｉの電位がローレベルからハイレベルに変化し、次に時刻ｔ１ｂにおいて制御線Ｘｉの電位が補助レベルからローレベルに変化する。制御線Ｘｉの電位が補助レベルである期間の長さ（ｔ１ｂ－ｔ１ａ）は、走査線Ｇｉの電位がローレベルである期間の長さ（ｔ１４－ｔ１３）に等しい。
　第１変形例に係る有機ＥＬ表示装置では、駆動回路は、走査線Ｇｉの電位をオフレベル（ハイレベル）からオンレベル（ローレベル）に変化させ、次に制御線Ｘｉの電位を第１レベル（ローレベル）から第２レベル（補助レベル）に変化させ、次に走査線Ｇｉの電位をオンレベルからオフレベルに変化させ、次に制御線Ｘｉの電位を第２レベルから第１レベルに変化させる。制御線Ｘｉの電位が第２レベルである期間は、走査線Ｇｉの電位がオンレベルである期間と同じ長さを有する。
　図６は、第２変形例に係る有機ＥＬ表示装置のタイミングチャートである。図６では、制御線Ｘｉの電位は時刻ｔ１ａから時刻ｔ１ｃまでの期間で補助レベルになる。時刻ｔ１ｃは、時刻ｔ１ｂよりも遅い。制御線Ｘｉの電位が補助レベルである期間の長さ（ｔ１ｃ－ｔ１ａ）は、走査線Ｇｉの電位がローレベルである期間の長さ（ｔ１４－ｔ１３）よりも長い。
　第２変形例に係る有機ＥＬ表示装置では、駆動回路は、走査線Ｇｉおよび制御線Ｘｉの電位を第１変形例に係る有機ＥＬ表示装置と同じ順序で変化させる。制御線Ｘｉの電位が第２レベル（補助レベル）である期間は、走査線Ｇｉの電位がオンレベル（ローレベル）である期間よりも長い。
　第１および第２変形例に係る有機ＥＬ表示装置によっても、第１の実施形態に係る有機ＥＬ表示装置１０と同様に、補助レベルを好適に決定することにより、走査線Ｇｉの電位がオフレベルに変化したときの中間ノードＮ１の電位の変動を防止し、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　（第２の実施形態）
　図７は、第２の実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。図７に示す有機ＥＬ表示装置２０は、表示部２１、表示制御回路１２、走査線駆動回路２３、データ線駆動回路１４、および、発光制御線駆動回路１５を備えている。本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。以下、第１の実施形態との相違点を説明する。
　表示部２１は、（２ｍ＋２）本の走査線ＧＰ１～ＧＰｍ、ＧＮｅ、ＧＮ０～ＧＮｍ、ｎ本のデータ線Ｓ１～Ｓｎ、ｍ本の発光制御線Ｅ１～Ｅｍ、ｍ本の制御線Ｘ１～Ｘｍ、および、（ｍ×ｎ）個の画素回路２６を含んでいる。走査線ＧＰ１～ＧＰｍ、ＧＮｅ、ＧＮ０～ＧＮｍ、発光制御線Ｅ１～Ｅｍ、および、制御線Ｘ１～Ｘｍは、行方向に延伸し、互いに平行に配置される。データ線Ｓ１～Ｓｎは、列方向に延伸し、走査線ＧＰ１～ＧＰｍと直交するように互いに平行に配置される。走査線ＧＰ１～ＧＰｍとデータ線Ｓ１～Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路２６は、走査線ＧＰ１～ＧＰｍとデータ線Ｓ１～Ｓｎの交点に対応して設けられる。
　走査線駆動回路２３は、表示制御回路１２から出力された制御信号ＣＳ１に基づき、走査線ＧＰ１～ＧＰｍ、ＧＮｅ、ＧＮ０～ＧＮｍと制御線Ｘ１～Ｘｍを駆動する。走査線駆動回路２３は、制御信号ＣＳ１に基づき、走査線ＧＰ１～ＧＰｍを順に選択すると共に走査線ＧＮ１～ＧＮｍを順に選択し、選択した走査線の電位をオンレベルに制御し、それ以外の走査線の電位をオフレベルに制御する。走査線駆動回路２３は、走査線Ｇ１の選択期間よりも１水平期間前に走査線Ｇ０の電位をオンレベルに制御し、走査線Ｇ１の選択期間よりも２水平期間前に走査線Ｇｅの電位をオンレベルに制御する。走査線ＧＰ１～ＧＰｍの電位のオンレベルはローレベル、走査線ＧＰ１～ＧＰｍの電位のオフレベルはハイレベル、走査線ＧＮｅ、ＧＮ０～ＧＮｍの電位のオンレベルはハイレベル、走査線ＧＮｅ、ＧＮ０～ＧＮｍの電位のオフレベルはローレベルである。
　走査線駆動回路２３とデータ線駆動回路１４の作用により、選択された走査線に接続されたｎ個の画素回路２６が一括して選択され、選択されたｎ個の画素回路２６にｎ個のデータ電位がそれぞれ書き込まれる。走査線駆動回路２３は、制御信号ＣＳ１に基づき、走査線ＧＮｉの電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで、走査線ＧＮｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位をハイレベルよりも低いレベル（以下、補助レベルという）からハイレベルに変化させる。
　図８は、画素回路２６の回路図である。図８に示すｉ行ｊ列目の画素回路２６は、走査線ＧＰｉ、ＧＮｉ－２、ＧＮｉ－１、ＧＮｉ、データ線Ｓｊ、発光制御線Ｅｉ、および、制御線Ｘｉに接続される。画素回路２６は、８個のＴＦＴ：Ｔ３～Ｔ６、Ｔ８、Ｔ９ａ、Ｔ９ｂ、Ｔ１０、有機ＥＬ素子Ｌ１、および、２個のコンデンサＣ１、Ｃ２を含んでいる。ＴＦＴ：Ｔ３～Ｔ６、Ｔ９ａは、Ｐチャネル型トランジスタであり、例えば、低温ポリシリコンを用いて形成される。ＴＦＴ：Ｔ８、Ｔ９ｂ、Ｔ１０は、Ｎチャネル型トランジスタであり、例えば、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide ）などの酸化物半導体を用いて形成される。
　画素回路２６は、第１の実施形態に係る画素回路１６と以下の点で相違する。画素回路２６は、ＴＦＴ：Ｔ１ａ、Ｔ１ｂに代えてＴＦＴ：Ｔ８を含み、ＴＦＴ：Ｔ２ａ、Ｔ２ｂに代えてＴＦＴ：Ｔ９ａ、Ｔ９ｂを含み、ＴＦＴ：Ｔ７に代えてＴＦＴ：Ｔ１０を含んでいる。ＴＦＴ：Ｔ４のドレイン端子は、ＴＦＴ：Ｔ６のソース端子とＴＦＴ：Ｔ９ｂのドレイン端子に接続される。ＴＦＴ：Ｔ６のドレイン端子は、ＴＦＴ：Ｔ１０のドレイン端子と有機ＥＬ素子Ｌ１のアノード端子に接続される。
　ＴＦＴ：Ｔ９ｂのソース端子は、ＴＦＴ：Ｔ９ａのソース端子とコンデンサＣ２の一方の電極（図８では右側の電極）に接続される。ＴＦＴ：Ｔ９ａのドレイン端子は、ＴＦＴ：Ｔ４のゲート端子、コンデンサＣ１の他方の電極、および、ＴＦＴ：Ｔ８のドレイン端子に接続される。ＴＦＴ：Ｔ８、Ｔ１０のソース端子は、初期化電位ＶＩＮＩが印加された導電性部材に接続される。ＴＦＴ：Ｔ３、Ｔ９ａのゲート端子は、走査線ＧＰｉに接続される。ＴＦＴ：Ｔ８のゲート端子は、走査線ＧＮｉ－２に接続される。ＴＦＴ：Ｔ１０のゲート端子は、走査線ＧＮｉ－１に接続される。ＴＦＴ：Ｔ９ｂのゲート端子は、走査線ＧＮｉに接続される。以下、ＴＦＴ：Ｔ９ａ、Ｔ９ｂのソース端子、および、コンデンサＣ２の一方の電極が接続されたノードを中間ノードＮ２という。
　画素回路２６では、ＴＦＴ：Ｔ９ａは、一方の導通端子が駆動トランジスタ（ＴＦＴ：Ｔ４）の制御端子に接続され、他方の導通端子が中間ノードＮ２に接続され、制御端子が第１走査線（走査線ＧＰｉ）に接続されたＰチャネル型の第１補償トランジスタとして機能する。ＴＦＴ：Ｔ９ｂは、一方の導通端子が中間ノードＮ２に接続され、他方の導通端子が駆動トランジスタの発光素子側の導通端子に接続され、制御端子が第２走査線（走査線ＧＮｉ）に接続されたＮチャネル型の第２補償トランジスタとして機能する。
　図９は、有機ＥＬ表示装置２０のタイミングチャートである。図９を参照して、画素回路２６に対するデータ電位の書き込み、および、制御線Ｘｉの駆動について説明する。時刻ｔ２１より前では、走査線ＧＮｉ－２、ＧＮｉ－１、ＧＮｉの電位はローレベル、走査線ＧＰｉ、および、発光制御線Ｅｉの電位はハイレベルである。このため、ＴＦＴ：Ｔ３、Ｔ５、Ｔ６、Ｔ８、Ｔ９ａ、Ｔ９ｂ、Ｔ１０はオフ状態である。したがって、有機ＥＬ素子Ｌ１に駆動電流は流れず、有機ＥＬ素子Ｌ１は非発光状態である。
　時刻ｔ２１において、走査線ＧＮｉ－２の電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ８はオンし、ノードＮ２の電位は初期化電位ＶＩＮＩに等しくなる。初期化電位ＶＩＮＩは、時刻ｔ２５以降にＴＦＴ：Ｔ４がオンするように十分に低いレベルに設定される。時刻ｔ２２において、走査線ＧＮｉ－１の電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ１０はオンし、有機ＥＬ素子Ｌ１のアノード電位は初期化電位ＶＩＮＩに等しくなる。
　時刻ｔ２３において、走査線ＧＮｉ－２の電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ８はオフする。時刻ｔ２４において、走査線ＧＮｉの電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ９ｂはオンする。
　時刻ｔ２５において、走査線ＧＰｉの電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ３、Ｔ９ａはオンする。時刻ｔ２５以降、データ線ＳｊからＴＦＴ：Ｔ４のゲート端子に向けて、ＴＦＴ：Ｔ３、Ｔ４、Ｔ９ｂ、Ｔ９ａを経由する電流が流れ、ＴＦＴ：Ｔ４のゲート電位はデータ線Ｓｊの電位に応じたレベルまで上昇する。ＴＦＴ：Ｔ４のゲート電位Ｖｇは、上式（１）で与えられる。
　時刻ｔ２６において、走査線ＧＮｉ－１の電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ１０はオフする。時刻ｔ２８において、走査線ＧＰｉの電位はハイレベルに変化する。これに伴い、ＴＦＴ：Ｔ３、Ｔ９ａはオフする。時刻ｔ２９において、走査線ＧＮｉの電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ９ｂはオフする。
　時刻ｔ３０において、発光制御線Ｅｉの電位はローレベルに変化する。これに伴い、ＴＦＴ：Ｔ５、Ｔ６はオンする。時刻ｔ３０以降、ハイレベル電位ＥＬＶＤＤが印加された導電性部材とローレベル電位ＥＬＶＳＳが印加された導電性部材との間に、ＴＦＴ：Ｔ５、Ｔ４、Ｔ６と有機ＥＬ素子Ｌ１を経由する駆動電流が流れ、有機ＥＬ素子Ｌ１は駆動電流に応じた輝度で発光する。駆動電流Ｉｄは、式（２）で与えられる。したがって、第１の実施形態と同様に、有機ＥＬ素子Ｌ１は、ＴＦＴ：Ｔ４の閾値電圧Ｖｔｈにかかわらず、データ電位Ｖｄに応じた輝度で発光する。
　走査線ＧＰｉの電位は、時刻ｔ２５から時刻ｔ２８までの期間ではローレベルに制御され、それ以外ではハイレベルに制御される。走査線ＧＮｉの電位は、時刻ｔ２４から時刻ｔ２９までの期間ではハイレベルに制御され、それ以外ではローレベルに制御される。これに対応して、制御線Ｘｉの電位は時刻ｔ２７から時刻ｔ３０までの期間では補助レベルに制御され、それ以外ではハイレベルに制御される。時刻ｔ２７から時刻ｔ３０までの期間では、制御線Ｘｉを用いて中間ノードＮ２に補助レベルの電位が印加される。
　図９では、時刻ｔ２４において走査線ＧＮｉの電位がローレベルからハイレベルに変化し、次に時刻ｔ２５において走査線ＧＰｉの電位がハイレベルからローレベルに変化し、次に時刻ｔ２７において制御線Ｘｉの電位がハイレベルから補助レベルに変化し、次に時刻ｔ２８において走査線ＧＰｉの電位がローレベルからハイレベルに変化し、次に時刻ｔ２９において走査線ＧＮｉの電位がハイレベルからローレベルに変化し、次に時刻ｔ３０において制御線Ｘｉの電位が補助レベルからハイレベルに変化する。制御線Ｘｉの電位が補助レベルである期間の長さ（ｔ３０－ｔ２７）は、走査線ＧＰｉの電位がローレベルである期間の長さ（ｔ２８－ｔ２５）に等しい。
　以下、有機ＥＬ表示装置２０において、制御線Ｘｉを用いて中間ノードＮ２に補助レベルの電位を印加することによる効果を説明する。画素回路２６では、時刻ｔ２５から時刻ｔ２８の期間において、ＴＦＴ：Ｔ９ａ、Ｔ９ｂが共にオン状態である。時刻ｔ２８において、走査線ＧＰｉの電位がハイレベルに変化すると、ＴＦＴ：Ｔ９ａはオフする。時刻ｔ２８以降、ＴＦＴ：Ｔ９ｂは引き続きオン状態であるので、中間ノードＮ２はフローティング状態にならず、中間ノードＮ２の電位は変化しない。
　時刻ｔ２９において、走査線ＧＮｉの電位がローレベルに変化すると、ＴＦＴ：Ｔ９ｂはオフする。ＴＦＴ：Ｔ９ａに続いてＴＦＴ：Ｔ９ｂがオフすると、中間ノードＮ２はフローティング状態になる。走査線ＧＮｉの電位がローレベルに変化したときに、中間ノードＮ２の電位は突き下げによって低下する。このため、特段の工夫を行わなければ、ＴＦＴ：Ｔ９ａにリーク電流が流れ、中間ノードＮ２の電位は徐々に上昇し、ＴＦＴ：Ｑ４のゲート電位は徐々に低下する。有機ＥＬ素子Ｌ１の輝度は１フレーム期間内で上昇するので、低周波駆動を行うと表示画面にちらつきが発生する。
　この問題を解決するために、有機ＥＬ表示装置２０の画素回路２６にはコンデンサＣ２が設けられ、コンデンサＣ２の一方の電極は中間ノードＮ２に接続され、コンデンサＣ２の他方の電極は制御線Ｘｉに接続される。走査線駆動回路２３は、走査線ＧＮｉの電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで（走査線ＧＮｉの電位を変化させるタイミングに近いタイミングで）、走査線ＧＮｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位を補助レベル（ハイレベルよりも低いレベル）からハイレベルに変化させる。
　走査線ＧＮｉの電位がハイレベルからローレベルに変化したときに、中間ノードＮ２の電位は突き下げによって低下する。これに対抗するために、走査線ＧＮｉの電位が変化する方向と逆方向に制御線Ｘｉの電位を補助レベルからハイレベルに変化させることにより、中間ノードＮ２の電位を突き上げによって上昇させる。走査線ＧＮｉの電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで（走査線ＧＮｉの電位を変化させるタイミングに近いタイミングで）、制御線Ｘｉの電位を補助レベルからハイレベルに変化させることにより、突き下げによる中間ノードＮ２の電位の低下と突き上げによる中間ノードＮ２の電位の上昇とを相殺し、走査線ＧＮｉの電位がローレベルに変化したときの中間ノードＮ２の電位の変動を防止することができる。したがって、本実施形態に係る有機ＥＬ表示装置２０によれば、第１の実施形態と同様に、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　以上に示すように、本実施形態に係る有機ＥＬ表示装置２０は、複数の第１走査線（走査線ＧＰ１～ＧＰｍ）、複数の第２走査線（走査線ＧＮｅ、ＧＮ０～ＧＮｍ）、複数の制御線Ｘ１～Ｘｍ、および、複数の画素回路２６を含む表示部２１と、第１走査線、第２走査線、および、制御線を駆動する駆動回路（走査線駆動回路２３）とを備えている。画素回路２６は、発光素子（有機ＥＬ素子Ｌ１）と、発光素子と直列に設けられ、発光素子に流れる電流の量を制御する駆動トランジスタ（ＴＦＴ：Ｔ４）と、一方の導通端子（ドレイン端子）が駆動トランジスタの制御端子（ゲート端子）に接続され、他方の導通端子（ソース端子）が中間ノードＮ２に接続され、制御端子（ゲート端子）が第１走査線（走査線ＧＰｉ）に接続されたＰチャネル型の第１補償トランジスタ（ＴＦＴ：Ｔ９ａ）と、一方の導通端子（ソース端子）が中間ノードＮ２に接続され、他方の導通端子（ドレイン端子）が駆動トランジスタの発光素子側の導通端子（ドレイン端子）に接続され、制御端子（ゲート端子）が第２走査線（走査線ＧＮｉ）に接続されたＮチャネル型の第２補償トランジスタ（ＴＦＴ：Ｔ９ｂ）と、一方の電極が中間ノードＮ２に接続され、他方の電極が制御線Ｘｉに接続されたコンデンサＣ２とを含んでいる。駆動回路は、第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミング（第２走査線の電位を変化させるタイミングに近いタイミングで）、第２走査線の電位を変化させる方向とは逆方向に制御線Ｘｉの電位を第２レベル（ハイレベルよりも低い補助レベル）から第１レベル（ハイレベル）に変化させる。
　駆動回路は、第２走査線の電位をローレベルからハイレベルに変化させ、次に制御線Ｘｉの電位を第１レベルから第２レベルに変化させ、次に第２走査線の電位をハイレベルからローレベルに変化させ、次に制御線Ｘｉの電位を第２レベルから第１レベルに変化させる。また、駆動回路は、第２走査線の電位をローレベルからハイレベルに変化させ、次に第１走査線の電位をハイレベルからローレベルに変化させ、次に第１走査線の電位をローレベルからハイレベルに変化させ、次に第２走査線の電位をハイレベルからローレベルに変化させる。また、駆動回路は、第２走査線の電位をローレベルからハイレベルに変化させ、次に第１走査線の電位をハイレベルからローレベルに変化させ、次に制御線Ｘｉの電位を第１レベルから第２レベルに変化させ、次に第１走査線の電位をローレベルからハイレベルに変化させ、次に第２走査線の電位をハイレベルからローレベルに変化させ、次に制御線Ｘｉの電位を第２レベルから第１レベルに変化させる。制御線Ｘｉの電位が第２レベルである期間は、第１走査線の電位がオンレベルである期間と同じ長さを有する。
　本実施形態に係る有機ＥＬ表示装置２０によれば、第２走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、第２走査線の電位を変化させる方向とは逆方向に制御線Ｘｉの電位を第２レベルから第１レベルに変化させることにより、第２走査線の電位の変化による中間ノードＮ２の電位の低下と制御線Ｘｉの電位の変化による中間ノードＮ２の電位の上昇とを相殺することができる。したがって、第２走査線の電位がオフレベルに変化したときの中間ノードＮ２の電位の変動を防止し、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　（第３の実施形態）
　第３の実施形態に係る有機ＥＬ表示装置は、第２の実施形態に係る有機ＥＬ表示装置２０と同じ構成（図７）を有する。ただし、本実施形態に係る有機ＥＬ表示装置の表示部は、画素回路２６に代えて、以下に示す画素回路を含んでいる。以下、第２の実施形態との相違点を説明する。
　図１０は、本実施形態に係る有機ＥＬ表示装置の画素回路の回路図である。図１０に示すｉ行ｊ列目の画素回路３６は、図８に示す画素回路２６において、ＴＦＴ：Ｔ９ａ、Ｔ９ｂを逆順に接続したものである。ＴＦＴ：Ｔ４のドレイン端子は、ＴＦＴ：Ｔ６、Ｔ９ａのソース端子に接続される。ＴＦＴ：Ｔ９ａのドレイン端子は、ＴＦＴ：Ｔ９ｂのドレイン端子とコンデンサＣ２の一方の電極（図１０では右側の電極）に接続される。ＴＦＴ：Ｔ９ｂのソース端子は、ＴＦＴ：Ｔ４のゲート端子、コンデンサＣ１の他方の電極、および、ＴＦＴ：Ｔ８のドレイン端子に接続される。以下、ＴＦＴ：Ｔ９ａ、Ｔ９ｂのドレイン端子、および、コンデンサＣ２の一方の電極が接続されたノードを中間ノードＮ３という。
　画素回路３６では、ＴＦＴ：Ｔ９ｂは、一方の導通端子が駆動トランジスタ（ＴＦＴ：Ｔ４）の制御端子に接続され、他方の導通端子が中間ノードＮ３に接続され、制御端子が第２走査線（走査線ＧＮｉ）に接続されたＮチャネル型の第１補償トランジスタとして機能する。ＴＦＴ：Ｔ９ａは、一方の導通端子が中間ノードＮ３に接続され、他方の導通端子が駆動トランジスタの発光素子側の導通端子に接続され、制御端子が第１走査線（走査線ＧＰｉ）に接続されたＰチャネル型の第２補償トランジスタとして機能する。
　本実施形態に係る有機ＥＬ表示装置は、図９に示すタイミングチャートに従い動作する。走査線ＧＰｉの電位は、時刻ｔ２５から時刻ｔ２８までの期間ではローレベルに制御され、それ以外ではハイレベルに制御される。走査線ＧＮｉの電位は、時刻ｔ２４から時刻ｔ２９までの期間ではハイレベルに制御され、それ以外ではローレベルに制御される。これに対応して、制御線Ｘｉの電位は時刻ｔ２７から時刻ｔ３０までの期間では補助レベルに制御され、それ以外ではハイレベルに制御される。画素回路３６は、画素回路２６と同様に動作する。
　以下、本実施形態に係る有機ＥＬ表示装置において、制御線Ｘｉを用いて中間ノードＮ３に補助レベルの電位を印加することによる効果を説明する。画素回路３６では、時刻ｔ２５から時刻ｔ２８の期間において、ＴＦＴ：Ｔ９ａ、Ｔ９ｂは共にオン状態である。時刻ｔ２８において、走査線ＧＰｉの電位がハイレベルに変化すると、ＴＦＴ：Ｔ９ａはオフする。時刻ｔ２８以降、ＴＦＴ：Ｔ９ｂは引き続きオン状態であるので、中間ノードＮ３はＴＦＴ：Ｔ４のゲート端子に電気的に接続される。ＴＦＴ：Ｔ４のゲート電位は変動しにくいので、中間ノードＮ３の電位はほとんど変化しない。
　時刻ｔ２９において、走査線ＧＮｉの電位がローレベルに変化すると、ＴＦＴ：Ｔ９ｂはオフする。ＴＦＴ：Ｔ９ａに続いてＴＦＴ：Ｔ９ｂがオフすると、中間ノードＮ３はフローティング状態になる。走査線ＧＮｉの電位がローレベルに変化したときに、中間ノードＮ３の電位は突き下げによって低下する。このため、特段の工夫を行わなければ、ＴＦＴ：Ｔ９ａにリーク電流が流れ、中間ノードＮ３の電位は徐々に上昇する。ＴＦＴ：Ｔ９ｂのドレイン端子とソース端子の間には寄生容量（図示せず）が存在するので、中間ノードＮ３の電位が徐々に上昇すると、ＴＦＴ：Ｑ４のゲート電位は徐々に上昇する。有機ＥＬ素子Ｌ１の輝度は１フレーム期間内で低下するので、低周波駆動を行うと表示画面にちらつきが発生する。
　この問題を解決するために、本実施形態に係る画素回路３６にはコンデンサＣ２が設けられ、コンデンサＣ２の一方の電極は中間ノードＮ３に接続され、コンデンサＣ２の他方の電極は制御線Ｘｉに接続される。本実施形態に係る走査線駆動回路は、走査線ＧＮｉの電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで（走査線ＧＮｉの電位を変化させるタイミングに近いタイミングで）、走査線ＧＮｉの電位を変化させる方向とは逆方向に制御線Ｘｉの電位を補助レベル（ハイレベルよりも低いレベル）からハイレベルに変化させる。
　走査線ＧＮｉの電位がハイレベルからローレベルに変化したときに、中間ノードＮ３の電位は突き下げによって低下する。これに対抗するために、走査線ＧＮｉの電位が変化する方向とは逆方向に制御線Ｘｉの電位を補助レベルからハイレベルに変化させることにより、中間ノードＮ３の電位を突き上げによって上昇させる。これにより、突き下げによる中間ノードＮ３の電位の低下と突き上げによる中間ノードＮ３の電位の上昇とを相殺し、走査線ＧＮｉの電位がローレベルに変化したときの中間ノードＮ３の電位の変動を防止することができる。したがって、本実施形態に係る有機ＥＬ表示装置によれば、第１および第２の実施形態と同様に、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　以上に示すように、本実施形態に係る有機ＥＬ表示装置の画素回路３６は、発光素子（有機ＥＬ素子Ｌ１）と、発光素子と直列に設けられ、発光素子に流れる電流の量を制御する駆動トランジスタ（ＴＦＴ：Ｔ４）と、一方の導通端子（ソース端子）が駆動トランジスタの制御端子（ゲート端子）に接続され、他方の導通端子（ドレイン端子）が中間ノードＮ３に接続され、制御端子（ゲート端子）が第２走査線（走査線ＧＮｉ）に接続されたＮチャネル型の第１補償トランジスタ（ＴＦＴ：Ｔ９ｂ）と、一方の導通端子（ドレイン端子）が中間ノードＮ３に接続され、他方の導通端子（ソース端子）が駆動トランジスタの発光素子側の導通端子（ドレイン端子）に接続され、制御端子（ゲート端子）が第１走査線（走査線ＧＰｉ）に接続されたＰチャネル型の第２補償トランジスタ（ＴＦＴ：Ｔ９ａ）と、一方の電極が中間ノードＮ３に接続され、他方の電極が制御線Ｘｉに接続されたコンデンサＣ２とを含んでいる。駆動回路（走査線駆動回路）は、第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミング（第２走査線の電位を変化させるタイミングに近いタイミングで）、第２走査線の電位を変化させる方向とは逆方向に制御線Ｘｉの電位を第２レベル（ハイレベルよりも低い補助レベル）から第１レベル（ハイレベル）に変化させる。
　本実施形態に係る有機ＥＬ表示装置によれば、第２の実施形態と同様に、第２走査線の電位の変化による中間ノードＮ３の電位の低下と制御線Ｘｉの電位の変化による中間ノードＮ３の電位の上昇とを相殺することができる。したがって、第２走査線の電位がオフレベルに変化したときの中間ノードＮ３の電位の変動を防止し、低周波駆動を行うときの表示画面のちらつきを防止することができる。
　以上の説明では、走査線駆動回路が走査線と制御線を駆動することとしたが、走査線の駆動回路と制御線の駆動回路は別の回路でもよい。また、制御線Ｘｉの電位の第１レベルはローレベルまたはハイレベルであることとしたが、制御線Ｘｉの電位の第１レベルはローレベルおよびハイレベル以外のレベルでもよい。表示部において走査線を制御線Ｘｉとして用いてもよい。例えば、第２および第３の実施形態に係る有機ＥＬ表示装置において、補助レベルがローレベルに等しい場合には、走査線ＧＰｉ＋１を制御線Ｘｉとして用いてもよい。
　ここまで、発光素子を含む画素回路を備えた表示装置の例として、有機ＥＬ素子（有機発光ダイオード）を含む画素回路を備えた有機ＥＬ表示装置について説明したが、同様の方法で、無機発光ダイオードを含む画素回路を備えた無機ＥＬ表示装置や、量子ドット発光ダイオードを含む画素回路を備えたＱＬＥＤ（Quantum-dot Light Emitting Diode）表示装置や、ミニＬＥＤまたはマイクロＬＥＤを含む画素回路を備えたＬＥＤ表示装置を構成してもよい。また、以上に述べた表示装置の特徴をその性質に反しない限り任意に組み合せて、上記実施形態および変形例の特徴を併せ持つ表示装置を構成してもよい。
　１０、２０…有機ＥＬ表示装置
　１１、２１…表示部
　１２…表示制御回路
　１３、２３…走査線駆動回路
　１４…データ線駆動回路
　１５…発光制御線駆動回路
　１６、２６、３６…画素回路

Claims (17)

  1. 　複数の走査線、複数の制御線、および、複数の画素回路を含む表示部と、
    　前記走査線および前記制御線を駆動する駆動回路とを備え、
    　前記画素回路は、
    　　発光素子と、
    　　前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、
    　　一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続され、制御端子が前記走査線に接続された第１補償トランジスタと、
    　　前記第１補償トランジスタと同じ導電型を有し、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続され、制御端子が前記走査線に接続された第２補償トランジスタと、
    　　一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、
    　前記駆動回路は、前記走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、前記走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させることを特徴とする、表示装置。
  2. 　前記駆動回路は、前記走査線の電位をオンレベルに制御する期間において、前記制御線の電位を前記第２レベルに制御することを特徴とする、請求項１に記載の表示装置。
  3. 　前記駆動回路は、前記走査線の電位をオフレベルからオンレベルに変化させ、次に前記制御線の電位を前記第１レベルから前記第２レベルに変化させ、次に前記走査線の電位をオンレベルからオフレベルに変化させ、次に前記制御線の電位を前記第２レベルから前記第１レベルに変化させることを特徴とする、請求項１に記載の表示装置。
  4. 　前記制御線の電位が前記第２レベルである期間は、前記走査線の電位がオンレベルである期間と同じ長さを有することを特徴とする、請求項３に記載の表示装置。
  5. 　前記制御線の電位が前記第２レベルである期間は、前記走査線の電位がオンレベルである期間よりも長いことを特徴とする、請求項３に記載の表示装置。
  6. 　前記第１および第２補償トランジスタはＰチャネル型トランジスタであり、
    　前記第１レベルはローレベルであり、
    　前記第２レベルはローレベルよりも高いレベルであることを特徴とする、請求項１～５のいずれかに記載の表示装置。
  7. 　複数の第１走査線、複数の第２走査線、複数の制御線、および、複数の画素回路を含む表示部と、
    　前記第１走査線、前記第２走査線、および、前記制御線を駆動する駆動回路とを備え、
    　前記画素回路は、
    　　発光素子と、
    　　前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、
    　　一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続された第１補償トランジスタと、
    　　一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続された第２補償トランジスタと、
    　　一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、
    　前記第１および第２補償トランジスタのうち一方は、制御端子が前記第１走査線に接続されたＰチャネル型トランジスタであり、
    　前記第１および第２補償トランジスタのうち他方は、制御端子が前記第２走査線に接続されたＮチャネル型トランジスタであり、
    　前記駆動回路は、前記第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで、前記第２走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させることを特徴とする、表示装置。
  8. 　前記駆動回路は、前記第２走査線の電位をローレベルからハイレベルに変化させ、次に前記制御線の電位を前記第１レベルから前記第２レベルに変化させ、次に前記第２走査線の電位をハイレベルからローレベルに変化させ、次に前記制御線の電位を前記第２レベルから前記第１レベルに変化させることを特徴とする、請求項７に記載の表示装置。
  9. 　前記駆動回路は、前記第２走査線の電位をローレベルからハイレベルに変化させ、次に前記第１走査線の電位をハイレベルからローレベルに変化させ、次に前記第１走査線の電位をローレベルからハイレベルに変化させ、次に前記第２走査線の電位をハイレベルからローレベルに変化させることを特徴とする、請求項７に記載の表示装置。
  10. 　前記駆動回路は、前記第２走査線の電位をローレベルからハイレベルに変化させ、次に前記第１走査線の電位をハイレベルからローレベルに変化させ、次に前記制御線の電位を前記第１レベルから前記第２レベルに変化させ、次に前記第１走査線の電位をローレベルからハイレベルに変化させ、次に前記第２走査線の電位をハイレベルからローレベルに変化させ、次に前記制御線の電位を前記第２レベルから前記第１レベルに変化させることを特徴とする、請求項７に記載の表示装置。
  11. 　前記制御線の電位が前記第２レベルである期間は、前記第１走査線の電位がオンレベルである期間と同じ長さを有することを特徴とする、請求項７～１０のいずれかに記載の表示装置。
  12. 　前記第１補償トランジスタはＰチャネル型トランジスタであり、
    　前記第２補償トランジスタはＮチャネル型トランジスタであり、
    　前記第１レベルはハイレベルであり、
    　前記第２レベルはハイレベルよりも低いレベルであることを特徴とする、請求項７～１１のいずれかに記載の表示装置。
  13. 　前記第１補償トランジスタはＮチャネル型トランジスタであり、
    　前記第２補償トランジスタはＰチャネル型トランジスタであり、
    　前記第１レベルはハイレベルであり、
    　前記第２レベルはハイレベルよりも低いレベルであることを特徴とする、請求項７～１１のいずれかに記載の表示装置。
  14. 　前記Ｎチャネル型トランジスタは、酸化物半導体を用いて形成されていることを特徴とする、請求項７～１３のいずれかに記載の表示装置。
  15. 　前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする、請求項１～１４のいずれかに記載の表示装置。
  16. 　複数の走査線、複数の制御線、および、複数の画素回路を含む表示部を有する表示装置の駆動方法であって、
    　前記画素回路が、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続され、制御端子が前記走査線に接続された第１補償トランジスタと、前記第１補償トランジスタと同じ導電型を有し、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続され、制御端子が前記走査線に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含む場合に、
    　前記走査線を駆動するステップと、
    　前記制御線を駆動するステップとを備え、
    　前記走査線の電位をオンレベルからオフレベルに変化させるタイミングに応じたタイミングで、前記走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させることを特徴とする、表示装置の駆動方法。
  17. 　複数の第１走査線、複数の第２走査線、複数の制御線、および、複数の画素回路を含む表示部を有する表示装置の駆動方法であって、
    　前記画素回路が、発光素子と、前記発光素子と直列に設けられ、前記発光素子に流れる電流の量を制御する駆動トランジスタと、一方の導通端子が前記駆動トランジスタの制御端子に接続され、他方の導通端子が中間ノードに接続された第１補償トランジスタと、一方の導通端子が前記中間ノードに接続され、他方の導通端子が前記駆動トランジスタの前記発光素子側の導通端子に接続された第２補償トランジスタと、一方の電極が前記中間ノードに接続され、他方の電極が前記制御線に接続されたコンデンサとを含み、前記第１および第２補償トランジスタのうち一方は、制御端子が前記第１走査線に接続されたＰチャネル型トランジスタであり、前記第１および第２補償トランジスタのうち他方は、制御端子が前記第２走査線に接続されたＮチャネル型トランジスタである場合に、
    　前記第１および第２走査線を駆動するステップと、
    　前記制御線を駆動するステップとを備え、
    　前記第２走査線の電位をハイレベルからローレベルに変化させるタイミングに応じたタイミングで、前記第２走査線の電位を変化させる方向とは逆方向に前記制御線の電位を第２レベルから第１レベルに変化させることを特徴とする、表示装置の駆動方法。
PCT/JP2020/028965 2020-07-29 2020-07-29 表示装置およびその駆動方法 WO2022024236A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/014,768 US11908408B2 (en) 2020-07-29 2020-07-29 Display device and driving method therefor
PCT/JP2020/028965 WO2022024236A1 (ja) 2020-07-29 2020-07-29 表示装置およびその駆動方法
JP2022539848A JP7352031B2 (ja) 2020-07-29 2020-07-29 表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/028965 WO2022024236A1 (ja) 2020-07-29 2020-07-29 表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
WO2022024236A1 true WO2022024236A1 (ja) 2022-02-03

Family

ID=80035484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028965 WO2022024236A1 (ja) 2020-07-29 2020-07-29 表示装置およびその駆動方法

Country Status (3)

Country Link
US (1) US11908408B2 (ja)
JP (1) JP7352031B2 (ja)
WO (1) WO2022024236A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258227A (ja) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR20120069137A (ko) * 2010-12-20 2012-06-28 엘지디스플레이 주식회사 유기전계발광표시장치
US20170148379A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US20190378460A1 (en) * 2018-06-08 2019-12-12 Au Optronics Corporation Light-emitting diode apparatus and control method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276744A (ja) 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2019184725A (ja) 2018-04-05 2019-10-24 シャープ株式会社 表示装置
CN109671398B (zh) * 2019-02-28 2020-05-15 厦门天马微电子有限公司 像素驱动电路的驱动方法、显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258227A (ja) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR20120069137A (ko) * 2010-12-20 2012-06-28 엘지디스플레이 주식회사 유기전계발광표시장치
US20170148379A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US20190378460A1 (en) * 2018-06-08 2019-12-12 Au Optronics Corporation Light-emitting diode apparatus and control method thereof

Also Published As

Publication number Publication date
US11908408B2 (en) 2024-02-20
JP7352031B2 (ja) 2023-09-27
US20230298523A1 (en) 2023-09-21
JPWO2022024236A1 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
CN108231007B (zh) 显示装置及其驱动方法
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
WO2021238470A1 (zh) 像素电路及其驱动方法、显示面板
US20170309229A1 (en) Display device having shared column lines
US10657888B2 (en) Driving method for pixel driving circuit, display panel and display device
JP5384051B2 (ja) 画像表示装置
KR20070111638A (ko) 유기전계발광표시장치의 화소 회로
KR20120074422A (ko) 유기발광다이오드 표시장치
US11367393B2 (en) Display panel, driving method thereof and display device
CN113593473B (zh) 一种显示面板驱动电路及驱动方法
US11094254B2 (en) Display device and method for driving same
WO2019186827A1 (ja) 表示装置およびその駆動方法
KR20180078933A (ko) 유기 발광 다이오드 표시 장치
WO2019207782A1 (ja) 表示装置およびその駆動方法
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN114023262B (zh) 像素驱动电路及显示面板
CN113066427B (zh) 像素电路、发光显示装置及其驱动方法
JP5633357B2 (ja) 表示装置及び表示装置の駆動方法
KR20200036415A (ko) 표시 장치
CN111344774B (zh) 像素电路、显示装置和电子设备
WO2019064523A1 (ja) 表示装置および画素回路
WO2020194647A1 (ja) 表示装置およびその駆動方法
CN114842806B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
WO2022024236A1 (ja) 表示装置およびその駆動方法
US11282442B2 (en) Pixel driving circuit and driving method thereof, and display panel

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20946685

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022539848

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20946685

Country of ref document: EP

Kind code of ref document: A1