WO2022009748A1

WO2022009748A1 - 高周波モジュール及び通信装置

Info

Publication number: WO2022009748A1
Application number: PCT/JP2021/024770
Authority: WO
Inventors: 貴博片又
Original assignee: 株式会社村田製作所
Priority date: 2020-07-06
Filing date: 2021-06-30
Publication date: 2022-01-13
Also published as: US20230086793A1; CN115868117A

Abstract

同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合にアイソレーションの低下を抑制する。高周波モジュール（１）は、第１トランス（１２０）と、第２トランス（２２０）と、を備える。第１トランス（１２０）は、第１送信信号を増幅する第１差動パワーアンプ（１３）に含まれる。第２トランス（２２０）は、第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプ（１５）に含まれる。第１トランス（１２０）で発生する磁束の向きと、第２トランス（２２０）で発生する磁束の向きと、は互いに異なる。

Description

高周波モジュール及び通信装置

　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には信号を送信する高周波モジュール及び通信装置に関する。

　従来、キャリアアグリゲーション等の同時通信を行う技術が知られている（例えば、特許文献１参照）。

　特許文献１では、各々が個別のキャリア（例えば、無線周波数信号）と関連付けられる、電力増幅器などのＲＦ源を含むキャリアアグリゲーションシステム等が記載されている。このキャリアアグリゲーションシステムでは、キャリアアグリゲート信号の個別のキャリアと関連付けられる電力を検出する。

特開２０１７－１７６９１号公報

　ところで、同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合には、アイソレーションが低下するという問題がある。

　本発明は上記課題に鑑みてなされ、同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合にアイソレーションの低下を抑制することができる高周波モジュール及び通信装置を提供することを目的とする。

　本発明の一態様に係る高周波モジュールは、第１トランスと、第２トランスと、を備える。前記第１トランスは、第１送信信号を増幅する第１差動パワーアンプに含まれる。前記第２トランスは、前記第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプに含まれる。前記第１トランスで発生する磁束の向きと、前記第２トランスで発生する磁束の向きと、は互いに異なる。

　本発明の一態様に係る高周波モジュールは、第１バランと、第２バランと、を備える。前記第１バランは、第１送信信号を増幅する第１差動パワーアンプに含まれる。前記第２バランは、前記第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプに含まれる。前記第１バランで発生する磁束の向きと、前記第２バランで発生する磁束の向きと、は互いに異なる。

　本発明の一態様に係る高周波モジュールは、第１パワーアンプと、第２パワーアンプと、第１インダクタと、第２インダクタと、を備える。前記第１パワーアンプは、第１送信信号を増幅する。前記第２パワーアンプは、前記第１送信信号と同時通信される第２送信信号を増幅する。前記第１インダクタは、前記第１パワーアンプの出力側に接続される。前記第２インダクタは、前記第２パワーアンプの出力側に接続される。前記第１インダクタで発生する磁束の向きと、前記第２インダクタで発生する磁束の向きと、は互いに異なる。

　本発明の一態様に係る通信装置は、前記高周波モジュールと、前記高周波モジュールを通る高周波信号を処理する信号処理回路と、を備える。

　この発明によると、同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合にアイソレーションの低下を抑制することができる。

図１は、実施形態１に係る高周波モジュール及び通信装置の構成を説明する図である。図２は、同上の高周波モジュールが備える増幅部の構成を説明する回路図である。図３は、同上の増幅部の配置を説明する概略図である。図４は、実施形態２に係る高周波モジュールが備える増幅部の構成を説明する回路図である。図５は、同上の増幅部の配置を説明する概略図である。

　以下の実施形態１，２等において参照する図１～図５は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

　（実施形態１）
　以下、実施形態１に係る高周波モジュール１及び高周波モジュール１を備える通信装置５００について、図１～図３を用いて説明する。

　（１）高周波モジュール
　実施形態１に係る高周波モジュール１は、図１に示すように、アンテナ端子２ａ，２ｂと、アンテナスイッチ３と、第１送信フィルタ４と、第２送信フィルタ５と、増幅部１０と、を備える。

　実施形態１に係る高周波モジュール１は、例えば、マルチモード／マルチバンド対応の通信装置５００に用いられる。通信装置５００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション（Carrier Aggregation）及びデュアルコネクティビティ（Dualconnectivity）に対応可能なモジュールである。ここで、キャリアアグリゲーション及びデュアルコネクティビティとは、複数の周波数帯域の電波を同時に使用する通信をいう。

　すなわち、実施形態１に係る高周波モジュール１は、４Ｇで規定されている周波数帯域の信号の通信と、４Ｇで規定されている別の周波数帯域の信号の通信とを同時に行う。高周波モジュール１は、４Ｇで規定されている周波数帯域の信号の通信と、５Ｇで規定されている周波数帯域の信号の通信とを同時に行う。高周波モジュール１は、５Ｇで規定されている周波数帯域の信号の通信と、５Ｇで規定されている別の周波数帯域の信号の通信とを同時に行う。以下、キャリアアグリゲーション又はデュアルコネクティビティによる通信を同時通信ともいう。

　（２）高周波モジュールの各構成要素
　以下、実施形態１に係る高周波モジュール１の各構成要素について、図面を参照して説明する。

　高周波モジュール１は、上述したように、２つのアンテナ端子２ａ，２ｂと、アンテナスイッチ３と、第１送信フィルタ４と、第２送信フィルタ５と、増幅部１０と、を備える。

　アンテナ端子２ａは、図１に示すように、アンテナ５０ａに電気的に接続されている。アンテナ端子２ｂは、図１に示すように、アンテナ５０ｂに電気的に接続されている。

　第１送信フィルタ４は、ミッドハイバンド用フィルタである。第１送信フィルタ４は、ミッドハイバンドに含まれる第１周波数帯域の送信信号を通過させる。実施形態１では、第１送信フィルタ４は、第１周波数帯域の送信信号として、４Ｇで規定されている第１通信バンドの第１送信信号を通過させる。ここで、第１通信バンドは、例えば４Ｇで規定されたＢａｎｄ４（送信帯域１７１０ＭＨｚ－１７５５ＭＨｚ、受信帯域２１１０ＭＨｚ－２１５５ＭＨｚ）である。すなわち、第１送信信号は、送信帯域を１７１０ＭＨｚ－１７５５ＭＨｚとする周波数帯域の信号である。

　第２送信フィルタ５は、ミッドハイバンド用フィルタである。第２送信フィルタ５は、ミッドハイバンドに含まれる第２周波数帯域の送信信号を通過させる。実施形態１では、第２送信フィルタ５は、第２周波数帯域の送信信号として、４Ｇで規定されている第２通信バンドの第２送信信号を通過させる。ここで、第２通信バンドは、例えば４Ｇで規定されたＢａｎｄ１（送信帯域１９２０ＭＨｚ－１９８０ＭＨｚ、受信帯域２１１０ＭＨｚ－２１７０ＭＨｚ）である。すなわち、第２送信信号は、送信帯域を１９２０ＭＨｚ－１９８０ＭＨｚとする周波数帯域の信号である。

　アンテナスイッチ３は、アンテナ端子２ａ，２ｂ（つまりアンテナ５０ａ，５０ｂ）との接続先を切り替えるスイッチである。アンテナスイッチ３は、図１に示すように、複数（図示例では、２つ）の共通端子３１ａ，３１ｂと、複数（図示例では２つ）の選択端子３２，３３と、を有する。アンテナスイッチ３は、複数の選択端子３２，３３の一方を共通端子３１ａ及び共通端子３１ｂの一方の接続先として選択する。アンテナスイッチ３は、複数の選択端子３２，３３の他方を共通端子３１ａ及び共通端子３１ｂの他方の接続先として選択する。つまり、アンテナスイッチ３は、第１送信フィルタ４及び第２送信フィルタ５と、アンテナ５０ａ，５０ｂとを選択的に接続する。共通端子３１ａ，３１ｂは、アンテナ端子２ａ，２ｂにそれぞれ電気的に接続されている。つまり、共通端子３１ａは、アンテナ端子２ａを介してアンテナ５０ａに電気的に接続されている。共通端子３１ｂは、アンテナ端子２ｂを介してアンテナ５０ｂに電気的に接続されている。なお、共通端子３１ａ，３１ｂは、アンテナ５０ａ，５０ｂに直接接続されていることに限定されない。共通端子３１ａ，３１ｂとアンテナ５０ａ，５０ｂとの間には、フィルタ又はカプラ等が設けられていてもよい。選択端子３２は、第１送信フィルタ４に電気的に接続されている。選択端子３３は、第２送信フィルタ５に電気的に接続されている。すなわち、アンテナスイッチ３は、アンテナ端子２ａと第１送信フィルタ４及び第２送信フィルタ５の一方とを、アンテナ端子２ｂと第１送信フィルタ４及び第２送信フィルタ５の他方とを、同時に接続可能である。

　増幅部１０は、図１に示すように、第１増幅部１１と、第２増幅部１２とを備える。第１増幅部１１と、第２増幅部１２とは、同時通信に利用される。増幅部１０は、図２に示すように、第１入力端子１０ａ、第１出力端子１０ｂ、第２入力端子１０ｅ、第２出力端子１０ｆ、及び複数（図示例では４つ）の端子１０ｃ，１０ｄ，１０ｇ，１０ｈを備える。

　第１増幅部１１は、第１通信バンドの第１送信信号を増幅する。第１増幅部１１は、信号処理回路８０から出力された第１送信信号を、増幅し、第１送信フィルタ４に出力する。第１増幅部１１の詳細な構成については、後述する。

　第２増幅部１２は、第２通信バンドの第２送信信号を増幅する。第２増幅部１２は、信号処理回路８０から出力された第２送信信号を、増幅し、第２送信フィルタ５に出力する。第２増幅部１２の詳細な構成については、後述する。

　（３）通信装置
　実施形態１に係る通信装置５００は、図１に示すように、高周波モジュール１と、信号処理回路８０と、アンテナ５０ａ，５０ｂと、を備える。信号処理回路８０は、高周波モジュール１を通る信号の信号処理を行う。信号処理回路８０は、ベースバンド信号処理回路８１と、ＲＦ信号処理回路８２とを備える。

　ベースバンド信号処理回路８１は、図１示すように、例えばＢＢＩＣ（Baseband Integrated Circuit）であり、ＲＦ信号処理回路８２に電気的に接続されている。ベースバンド信号処理回路８１は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号処理回路８１は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号として生成される。

　ＲＦ信号処理回路８２は、図１に示すように、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波モジュール１とベースバンド信号処理回路８１との間に設けられている。ＲＦ信号処理回路８２は、ベースバンド信号処理回路８１からの送信信号に対して信号処理を行う機能と、アンテナ５０ａ，５０ｂで受信された受信信号に対して信号処理を行う機能とを有する。ＲＦ信号処理回路８２は、マルチバンド対応の処理回路であり、複数の通信バンドの送信信号を生成して増幅することが可能である。

　なお、通信装置５００では、ベースバンド信号処理回路８１は必須の構成要素ではない。

　（４）第１増幅部
　ここでは、第１増幅部１１の詳細な構成について、図１及び図２を用いて説明する。

　第１増幅部１１は、図１に示すように、第１差動パワーアンプ１３と、第１出力整合回路１４と、を含む。

　第１差動パワーアンプ１３は、第１送信信号を増幅する。第１差動パワーアンプ１３は、図２に示すように、第１差動増幅素子１０１と、第２差動増幅素子１０２と、第１バラン（非平衡－平衡変換回路）１１０と、第１トランス１２０と、を有している。第１バラン１１０は、図２に示すように、入力側第１次コイルＬ１と、入力側第２次コイルＬ２と、を含む。第１トランス１２０は、図２に示すように、出力側第１次コイルＬ３と、出力側第２次コイルＬ４と、を含む。

　第１差動パワーアンプ１３は、図２に示すように、複数（図示例では２つ）の抵抗Ｒ１，Ｒ２と、複数（図示例では２つ）のキャパシタＣ１，Ｃ２と、コイルＬ５と、を更に含む。

　増幅部１０が備える端子１０ｃには、第１バイアス電圧が入力される。抵抗Ｒ１の一端は端子１０ｃに電気的に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端と電気的に接続されている。抵抗Ｒ２の他端はグランドに電気的に接続されている。すなわち、抵抗Ｒ１と抵抗Ｒ２とは、端子１０ｃとグランドとの間で直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との間の点は、入力側第２次コイルＬ２の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、抵抗Ｒ１の他端と、抵抗Ｒ２の一端とは、入力側第２次コイルＬ２の両端の間にある点（例えば、中点）に電気的に接続されている。

　増幅部１０が備える端子１０ｄには、第２バイアス電圧が入力される。コイルＬ５の一端は端子１０ｄに電気的に接続されている。コイルＬ５の他端は、キャパシタＣ２の一端と電気的に接続されている。キャパシタＣ２の他端はグランドに電気的に接続されている。すなわち、コイルＬ５とキャパシタＣ２とは、端子１０ｄとグランドとの間で直列に接続されている。コイルＬ５とキャパシタＣ２との間の点は、出力側第１次コイルＬ３の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、コイルＬ５の他端と、キャパシタＣ２の一端とは、出力側第１次コイルＬ３の両端の間にある点（例えば、中点）に電気的に接続されている。

　キャパシタＣ１の一端は、コイルＬ５と端子１０ｄとの間で電気的に接続され、キャパシタＣ１の他端はグランドに電気的に接続されている。

　増幅部１０が備える第１入力端子１０ａは、信号処理回路８０のＲＦ信号処理回路８２に電気的に接続されている。第１入力端子１０ａでは、ＲＦ信号処理回路８２から出力された第１送信信号が入力される。

　入力側第１次コイルＬ１の一端は第１入力端子１０ａに電気的に接続され、入力側第１次コイルＬ１の他端はグランドに電気的に接続されている。入力側第２次コイルＬ２の一端（第１平衡端子）は、第１差動増幅素子１０１と電気的に接続され、入力側第２次コイルＬ２の他端（第２平衡端子）は、第２差動増幅素子１０２と電気的に接続されている。

　入力側第１次コイルＬ１に第１バイアス電圧が印加された状態で、第１入力端子１０ａには、ＲＦ信号処理回路８２から出力された高周波信号（第１送信信号）が入力される。第１送信信号は、非平衡－平衡変換される。このとき、入力側第２次コイルＬ２の第１平衡端子から非反転入力信号が出力され、入力側第２次コイルＬ２の第２平衡端子から反転入力信号が出力される。

　第１差動増幅素子１０１は、入力側第２次コイルＬ２の第１平衡端子から出力された非反転入力信号を増幅する。第１差動増幅素子１０１は、入力端子と出力端子とを有する。第１差動増幅素子１０１の入力端子は、入力側第２次コイルＬ２の第１平衡端子と電気的に接続されている。第１差動増幅素子１０１の出力端子は、第１トランス１２０の出力側第１次コイルＬ３と電気的に接続されている。具体的には、第１差動増幅素子１０１の出力端子は、出力側第１次コイルＬ３の一端（第１端）と電気的に接続されている。

　第２差動増幅素子１０２は、入力側第２次コイルＬ２の第２平衡端子から出力された反転入力信号を増幅する。第２差動増幅素子１０２は、入力端子と出力端子とを有する。第２差動増幅素子１０２の入力端子は、入力側第２次コイルＬ２の第２平衡端子と電気的に接続されている。第２差動増幅素子１０２の出力端子は、第１トランス１２０の出力側第１次コイルＬ３と電気的に接続されている。具体的には、第２差動増幅素子１０２の出力端子は、出力側第１次コイルＬ３の他端（第２端）と電気的に接続されている。

　第１トランス１２０の出力側第１次コイルＬ３の第１端は第１差動増幅素子１０１と電気的に接続されており、出力側第１次コイルＬ３の第２端は第２差動増幅素子１０２と電気的に接続されている。第１トランス１２０は、出力側第１次コイルＬ３の中点には第２バイアス電圧が供給される。出力側第２次コイルＬ４の一方の端子は第１出力端子１０ｂに電気的に接続され、出力側第２次コイルＬ４の他方の端子はグランドに接続されている。言い換えると、第１トランス１２０は、第１差動増幅素子１０１の出力端子及び第２差動増幅素子１０２の出力端子と、第１出力端子１０ｂとの間に電気的に接続されている。

　第１差動増幅素子１０１で増幅された非反転入力信号と、第２差動増幅素子１０２で増幅された反転入力信号とは、逆位相を維持したまま、第１トランス１２０にてインピーダンス変換される。

　第１出力整合回路１４は、第１差動パワーアンプ１３の出力側に接続されている。第１出力整合回路１４は、図２に示すように、複数（図示例では３つ）のインダクタＬ１１、Ｌ１２，Ｌ１３と、複数（図例例では３つ）のキャパシタＣ１１，Ｃ１２，Ｃ１３と、を含む。すなわち、複数のインダクタＬ１１、Ｌ１２，Ｌ１３は、第１差動パワーアンプ１３の出力側に接続されている。

　インダクタＬ１２は、出力側第２次コイルＬ４の一方の端子と第１出力端子１０ｂとの間に、電気的に接続されている。キャパシタＣ１３は、インダクタＬ１２と第１出力端子１０ｂとの間に、電気的に接続されている。すなわち、インダクタＬ１２とキャパシタＣ１３とは、出力側第２次コイルＬ４の一方の端子と第１出力端子１０ｂとの間で、直列接続されている。

　インダクタＬ１１の一端は出力側第２次コイルＬ４の一方の端子とインダクタＬ１２との間に電気的に接続されており、インダクタＬ１１の他端はグランドに電気的に接続されている。キャパシタＣ１１の一端はインダクタＬ１１の他端に電気的に接続されており、キャパシタＣ１１の他端はグランドに電気的に接続されている。すなわち、インダクタＬ１１とキャパシタＣ１１とは、出力側第２次コイルＬ４の一方の端子とインダクタＬ１２との間の点とグランドとの間で、直列接続されている。

　インダクタＬ１３の一端はインダクタＬ１２とキャパシタＣ１３との間に電気的に接続されており、インダクタＬ１３の他端はグランドに電気的に接続されている。キャパシタＣ１２の一端はインダクタＬ１３の他端に電気的に接続されており、キャパシタＣ１２の他端はグランドに電気的に接続されている。すなわち、インダクタＬ１３とキャパシタＣ１２とは、インダクタＬ１２とキャパシタＣ１３との間の点とグランドとの間で、直列接続されている。

　第１出力整合回路１４は、上記構成により、第１差動パワーアンプ１３と第１送信フィルタ４とのインピーダンス整合をとる。具体的には、第１差動増幅素子１０１で増幅された非反転入力信号と、第２差動増幅素子１０２で増幅された反転入力信号とは、逆位相を維持したまま、第１トランス１２０及び第１出力整合回路１４でインピーダンス変換される。これにより、第１出力端子１０ｂにおける第１増幅部１１の出力インピーダンスは、第１送信フィルタ４の入力インピーダンスとインピーダンス整合される。

　（５）第２増幅部
　ここでは、第２増幅部１２の詳細な構成について、図１及び図２を用いて説明する。

　第２増幅部１２は、図１に示すように、第２差動パワーアンプ１５と、第２出力整合回路１６と、を含む。第１差動パワーアンプ１３と、第２差動パワーアンプ１５とは、同時通信に利用される。

　第２差動パワーアンプ１５は、第２送信信号を増幅する。第２差動パワーアンプ１５は、図２に示すように、第３差動増幅素子２０１と、第４差動増幅素子２０２と、第２バラン２１０と、第２トランス２２０と、を有している。第２バラン２１０は、図２に示すように、入力側第３次コイルＬ２１と、入力側第４次コイルＬ２２と、を含む。第２トランス２２０は、図２に示すように、出力側第３次コイルＬ２３と、出力側第４次コイルＬ２４と、を含む。

　第２差動パワーアンプ１５は、図２に示すように、複数（図示例では２つ）の抵抗Ｒ２１，Ｒ２２と、複数（図示例では２つ）のキャパシタＣ２１，Ｃ２２と、コイルＬ２５と、を更に含む。

　増幅部１０が備える端子１０ｇには、第３バイアス電圧が入力される。抵抗Ｒ２１の一端は端子１０ｇに電気的に接続されている。抵抗Ｒ２１の他端は、抵抗Ｒ２２の一端と電気的に接続されている。抵抗Ｒ２２の他端はグランドに電気的に接続されている。すなわち、抵抗Ｒ２１と抵抗Ｒ２２とは、端子１０ｇとグランドとの間で直列に接続されている。抵抗Ｒ２１と抵抗Ｒ２２との間の点は、入力側第４次コイルＬ２２の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、抵抗Ｒ２１の他端と、抵抗Ｒ２２の一端とは、入力側第４次コイルＬ２２の両端の間にある点（例えば、中点）に電気的に接続されている。

　増幅部１０が備える端子１０ｈには、第４バイアス電圧が入力される。コイルＬ２５の一端は端子１０ｈに電気的に接続されている。コイルＬ２５の他端は、キャパシタＣ２２の一端と電気的に接続されている。キャパシタＣ２２の他端はグランドに電気的に接続されている。すなわち、コイルＬ２５とキャパシタＣ２２とは、端子１０ｈとグランドとの間で直列に接続されている。コイルＬ２５とキャパシタＣ２２との間の点は、出力側第３次コイルＬ２３の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、コイルＬ２５の他端と、キャパシタＣ２２の一端とは、出力側第３次コイルＬ２３の両端の間にある点（例えば、中点）に電気的に接続されている。

　キャパシタＣ２１の一端は、コイルＬ２５と端子１０ｈとの間で電気的に接続され、キャパシタＣ２１の他端はグランドに電気的に接続されている。

　増幅部１０が備える第２入力端子１０ｅは、信号処理回路８０のＲＦ信号処理回路８２に電気的に接続されている。第２入力端子１０ｅでは、ＲＦ信号処理回路８２から出力された第２送信信号が入力される。

　入力側第３次コイルＬ２１の一端は第２入力端子１０ｅに電気的に接続され、入力側第３次コイルＬ２１の他端はグランドに電気的に接続されている。入力側第４次コイルＬ２２の一端（第１平衡端子）は、第４差動増幅素子２０２と電気的に接続され、入力側第４次コイルＬ２２の他端（第２平衡端子）は、第４差動増幅素子２０２と電気的に接続されている。

　入力側第３次コイルＬ２１に第３バイアス電圧が印加された状態で、第２入力端子１０ｅには、ＲＦ信号処理回路８２から出力された高周波信号（第２送信信号）が入力される。第２送信信号は、非平衡－平衡変換される。このとき、入力側第４次コイルＬ２２の第２平衡端子から非反転入力信号が出力され、入力側第４次コイルＬ２２の第２平衡端子から反転入力信号が出力される。

　第３差動増幅素子２０１は、入力側第４次コイルＬ２２の第１平衡端子から出力された非反転入力信号を増幅する。第３差動増幅素子２０１は、入力端子と出力端子とを有する。第３差動増幅素子２０１の入力端子は、入力側第４次コイルＬ２２の第１平衡端子と電気的に接続されている。第３差動増幅素子２０１の出力端子は、第２トランス２２０の出力側第３次コイルＬ２３と電気的に接続されている。具体的には、第３差動増幅素子２０１の出力端子は、出力側第３次コイルＬ２３の一端（第１端）と電気的に接続されている。

　第４差動増幅素子２０２は、入力側第４次コイルＬ２２の第２平衡端子から出力された反転入力信号を増幅する。第４差動増幅素子２０２は、入力端子と出力端子とを有する。第４差動増幅素子２０２の入力端子は、入力側第４次コイルＬ２２の第２平衡端子と電気的に接続されている。第４差動増幅素子２０２の出力端子は、第２トランス２２０の出力側第３次コイルＬ２３と電気的に接続されている。具体的には、第４差動増幅素子２０２の出力端子は、出力側第３次コイルＬ２３の他端（第２端）と電気的に接続されている。

　第２トランス２２０の出力側第３次コイルＬ２３の第１端は第３差動増幅素子２０１と電気的に接続されており、出力側第３次コイルＬ２３の第２端は第４差動増幅素子２０２と電気的に接続されている。第２トランス２２０は、出力側第３次コイルＬ２３の中点には第４バイアス電圧が供給される。出力側第４次コイルＬ２４の一方の端子は第２出力端子１０ｆに電気的に接続され、出力側第４次コイルＬ２４の他方の端子はグランドに接続されている。言い換えると、第２トランス２２０、第３差動増幅素子２０１の出力端子及び第４差動増幅素子２０２の出力端子と、第２出力端子１０ｆとの間に電気的に接続されている。

　第３差動増幅素子２０１で増幅された非反転入力信号と、第４差動増幅素子２０２で増幅された反転入力信号とは、逆位相を維持したまま、第２トランス２２０にてインピーダンス変換される。

　第２出力整合回路１６は、第２差動パワーアンプ１５の出力側に接続されている。第２出力整合回路１６は、図２に示すように、複数（図示例では３つ）のインダクタＬ３１、Ｌ３２，Ｌ３３と、複数（図例例では３つ）のキャパシタＣ３１，Ｃ３２，Ｃ３３と、を含む。すなわち、複数のインダクタＬ３１、Ｌ３２，Ｌ３３は、第２差動パワーアンプ１５の出力側に接続されている。

　インダクタＬ３２は、出力側第４次コイルＬ２４の一方の端子と第２出力端子１０ｆとの間に、電気的に接続されている。キャパシタＣ３３は、インダクタＬ３２と第２出力端子１０ｆとの間に、電気的に接続されている。すなわち、インダクタＬ３２とキャパシタＣ３３とは、出力側第４次コイルＬ２４の一方の端子と第２出力端子１０ｆとの間で、直列接続されている。

　インダクタＬ３１の一端は出力側第４次コイルＬ２４の一方の端子とインダクタＬ３２との間に電気的に接続されており、インダクタＬ３１の他端はグランドに電気的に接続されている。キャパシタＣ１１の一端はインダクタＬ３１の他端に電気的に接続されており、キャパシタＣ３１の他端はグランドに電気的に接続されている。すなわち、インダクタＬ３１とキャパシタＣ３１とは、出力側第４次コイルＬ２４の一方の端子とインダクタＬ３２との間の点とグランドとの間で、直列接続されている。

　インダクタＬ３３の一端はインダクタＬ３２とキャパシタＣ３３との間に電気的に接続されており、インダクタＬ３３の他端はグランドに電気的に接続されている。キャパシタＣ３２の一端はインダクタＬ３３の他端に電気的に接続されており、キャパシタＣ３２の他端はグランドに電気的に接続されている。すなわち、インダクタＬ３３とキャパシタＣ３２とは、インダクタＬ３２とキャパシタＣ３３との間の点とグランドとの間で、直列接続されている。

　第２出力整合回路１６は、上記構成により、第２差動パワーアンプ１５と第２送信フィルタ５とのインピーダンス整合をとる。具体的には、第３差動増幅素子２０１で増幅された非反転入力信号と、第４差動増幅素子２０２で増幅された反転入力信号とは、逆位相を維持したまま、第２トランス２２０及び第２出力整合回路１６でインピーダンス変換される。これにより、第２出力端子１０ｆにおける第２増幅部１２の出力インピーダンスは、第２送信フィルタ５の入力インピーダンスとインピーダンス整合される。

　（６）配置構成
　ここでは、第１増幅部１１及び第２増幅部１２の配置構成について、図３を用いて説明する。なお、図３において、第１入力端子１０ａと第１出力端子１０ｂとの並び方向を左右方向と規定する。図３において、第１入力端子１０ａと第２入力端子１０ｅとの並び方向を前後方向と規定する。さらに、図３において、左右方向及び前後方向の双方に直交する方向（紙面の前後方向）を上下方向と規定する。第１入力端子１０ａから第１出力端子１０ｂへの方向を右方向、第１出力端子１０ｂから第１入力端子１０ａへの方向を左方向と規定する。第１入力端子１０ａから第２入力端子１０ｅへの方向を前方向、第２入力端子１０ｅから第１入力端子１０ａへの方向を後方向と規定する。基板３００の内部から実装面３０１に向かう方向を上方向、実装面３０１から基板３００の内部に向かう方向をした方向と規定する。

　第１増幅部１１及び第２増幅部１２は、基板３００に設けられている。

　まず、第１増幅部１１の配置について説明する。

　第１差動増幅素子１０１と、第２差動増幅素子１０２と、第１バラン１１０とは、１チップ化されている。すなわち、第１チップ３１０は、第１差動増幅素子１０１と、第２差動増幅素子１０２と、第１バラン１１０と、を含む（図３参照）。第１差動増幅素子１０１と、第２差動増幅素子１０２と、第１バラン１１０とは、第１チップ３１０の内部に配置されている。第１チップ３１０は、基板３００の実装面３０１に配置されている。なお、第１チップ３１０の一部は、基板３００に埋められていてもよい。なお、第１差動増幅素子１０１と、第２差動増幅素子１０２と、第１バラン１１０は第１チップ３１０の内部に配置されているが、図３では実線で記載している。

　第１バラン１１０の入力側第１次コイルＬ１は、入力側第１次コイルＬ１の両端のうち第１入力端子１０ａに近い一端を始点として反時計回りに巻回されている。第１バラン１１０の入力側第２次コイルＬ２は、第１チップ３１０の内部において、入力側第１次コイルＬ１よりも基板３００に近い位置に設けられている。入力側第１次コイルＬ１は、基板３００を平面視した場合に、入力側第２次コイルＬ２に重なるように配置されている。

　第１トランス１２０の出力側第１次コイルＬ３は、基板３００の内部に形成されている。第１トランス１２０の出力側第２次コイルＬ４は、出力側第２次コイルＬ４の両端のうち第１出力端子１０ｂに近い一端を始点として時計回りに巻回されている。出力側第２次コイルＬ４は、基板３００を平面視した場合に、出力側第１次コイルＬ３に重なるように配置されている。なお、出力側第１次コイルＬ３は基板３００の内部に配置されているが、図３では実線で記載している。

　複数（図示例では３つ）のインダクタＬ１１，Ｌ１２，Ｌ１３は、略直方体の形成のインダクタチップで形成されている。インダクタＬ１１，Ｌ１２，Ｌ１３は、基板３００の実装面３０１に配置されている。なお、インダクタＬ１１，Ｌ１２，Ｌ１３の一部は、基板３００に埋められていてもよい。

　インダクタＬ１１，Ｌ１２は、長辺方向と直交する方向に沿った軸を巻回軸として、当該巻回軸を中心として導線が巻回されている。インダクタＬ１３は、長辺方向に沿った軸を巻回軸として、当該巻回軸を中心として導線が巻回されている。つまり、インダクタＬ１１，Ｌ１２と、インダクタＬ１３とでは、内部の構造が異なっている。

　インダクタＬ１１，Ｌ１２，Ｌ１３は、発生する磁束の方向が互いに異なるように配置されている。例えば、インダクタＬ１１は、基板３００を平面視した場合に、発生する磁束Ｐ１１が左方向となるように配置されている。インダクタＬ１２は、基板３００を平面視した場合に、発生する磁束Ｐ１２が下方向となるように配置されている。インダクタＬ１３は、基板３００を平面視した場合に、発生する磁束Ｐ１３が後方向となるように配置されている。

　次に、第２増幅部１２の配置について説明する。

　第３差動増幅素子２０１と、第４差動増幅素子２０２と、第２バラン２１０とは、１チップ化されている。すなわち、第２チップ３２０は、第３差動増幅素子２０１と、第４差動増幅素子２０２と、第２バラン２１０と、を含む（図３参照）。第３差動増幅素子２０１と、第４差動増幅素子２０２と、第２バラン２１０とは、第２チップ３２０の内部に配置されている。第２チップ３２０は、基板３００の実装面３０１に配置されている。なお、第２チップ３２０の一部は、基板３００に埋められていてもよい。なお、第３差動増幅素子２０１と、第４差動増幅素子２０２と、第２バラン２１０は第２チップ３２０の内部に配置されているが、図３では実線で記載している。

　第２バラン２１０の入力側第３次コイルＬ２１は、入力側第３次コイルＬ２１の両端のうち第２入力端子１０ｅに近い一端を始点として時計回りに巻回されている。第２バラン２１０の入力側第４次コイルＬ２２は、第２チップ３２０の内部において、入力側第３次コイルＬ２１よりも基板３００に近い位置に設けられている。入力側第３次コイルＬ２１は、基板３００を平面視した場合に、入力側第４次コイルＬ２２に重なるように配置されている。

　第２トランス２２０の出力側第３次コイルＬ２３は、基板３００の内部に形成されている。第２トランス２２０の出力側第４次コイルＬ２４は、出力側第４次コイルＬ２４の両端のうち第２出力端子１０ｆに近い一端を始点として反時計回りに巻回されている。出力側第４次コイルＬ２４は、基板３００を平面視した場合に、出力側第３次コイルＬ２３に重なるように配置されている。なお、出力側第３次コイルＬ２３は基板３００の内部に配置されているが、図３では実線で記載している。

　複数（図示例では３つ）のインダクタＬ３１，Ｌ３２は、略直方体の形成のインダクタチップで形成されている。インダクタＬ３１，Ｌ３２は、基板３００の実装面３０１に配置されている。なお、インダクタＬ３１，Ｌ３２の一部は、基板３００に埋められていてもよい。

　インダクタＬ３１は、長辺方向と直交する方向に沿った軸を巻回軸として、当該巻回軸を中心として導線が巻回されている。インダクタＬ３２は、長辺方向に沿った軸を巻回軸として、当該巻回軸を中心として導線が巻回されている。つまり、インダクタＬ３１と、インダクタＬ３２とでは、内部の構造が異なっている。

　インダクタＬ３３は、導体パターンで形成されている。インダクタＬ３３は、インダクタＬ３３の両端のうち第２出力端子１０ｆに近い一端を始点として反時計回りに形成されている。

　インダクタＬ３１，Ｌ３２，Ｌ３３は、発生する磁束の方向が互いに異なるように配置されている。例えば、インダクタＬ３１は、基板３００を平面視した場合に、発生する磁束Ｐ２１が右方向となるように配置されている。インダクタＬ３２は、基板３００を平面視した場合に、発生する磁束Ｐ２２が左方向となるように配置されている。インダクタＬ３３は、基板３００を平面視した場合に、発生する磁束Ｐ２３が上方向となるように配置されている。

　ここで、インダクタＬ１１とインダクタＬ３１とは、第１増幅部１１を形成する回路及び第２増幅部１２を形成する回路において、相対的に同一の位置に存在する。さらに、インダクタＬ１１で発生する磁束Ｐ１１の方向は左方向であり、インダクタＬ３１で発生する磁束Ｐ２１の方向は右方向である。インダクタＬ１２とインダクタＬ３２とは、第１増幅部１１を形成する回路及び第２増幅部１２を形成する回路において、相対的に同一の位置に存在する。さらに、インダクタＬ３１で発生する磁束Ｐ１２の方向は下方向であり、インダクタＬ３２で発生する磁束Ｐ２２の方向は左方向である。インダクタＬ１３とインダクタＬ３３とは、第１増幅部１１を形成する回路及び第２増幅部１２を形成する回路において、相対的に同一の位置に存在する。さらに、インダクタＬ１３で発生する磁束Ｐ１３の方向は後方向であり、インダクタＬ３３で発生する磁束Ｐ２３の方向は上方向である。

　すなわち、第１出力整合回路１４及び第２出力整合回路１６について、回路として相対的に同一位置に配置されるインダクタの組ごとに、当該組の一のインダクタ（第１インダクタ）と他のインダクタ（第２インダクタ）とで発生する磁束の向きが互いに異なるように、当該組の第１インダクタと第２インダクタとが配置されている。言い換えると、複数の第１インダクタ（インダクタＬ１１，Ｌ１２，Ｌ１３）と、複数の第２インダクタ（インダクタＬ３１，Ｌ３２、Ｌ３３）とについて、回路として相対的に同一位置に配置されるインダクタの組ごとに、当該組の第１インダクタと第２インダクタ）で発生する磁束の向きが互いに異なる。

　なお、第１出力整合回路１４及び第２出力整合回路１６について、回路として相対的に同一位置に配置されるインダクタの組のうち、すべての組において、磁束の向きが互いに異なるように、当該組の第１インダクタと第２インダクタとが配置される必要はない。第１出力整合回路１４及び第２出力整合回路１６について、回路として相対的に同一位置に配置されるインダクタの組のうち、少なくとも１つの組で磁束の向きが互いに異なるように、当該組の第１インダクタと第２インダクタとが配置されていればよい。

　さらに、第１バラン１１０の入力側第１次コイルＬ１を形成する導体は反時計回りに巻回されており、第２バラン２１０の入力側第３次コイルＬ２１を形成する導体は時計回りに巻回されている。その結果、入力側第１次コイルＬ１に電流が流れることで発生する磁束Ｐ１の方向は上方向となり、入力側第３次コイルＬ２１に電流が流れることで発生する磁束Ｐ３の方向は下方向となる。つまり、第１入力端子１０ａに第１送信信号が入力されると、つまり第１入力端子１０ａに電流が入力されると、第１バラン１１０では上方向に磁束Ｐ１が発生する。第２入力端子１０ｅに第２送信信号が入力されると、つまり第２入力端子１０ｅに電流が入力されると、第２バラン２１０では、下方向に磁束Ｐ３が発生する。すなわち、第１バラン１１０と第２バラン２１０とが、発生する磁束の向きが互いに異なるように構成されている。

　第１トランス１２０の出力側第２次コイルＬ４を形成する導体は時計回りに巻回されており、第２トランス２２０の出力側第４次コイルＬ２４を形成する導体は反時計回りに巻回されている。その結果、出力側第２次コイルＬ４に電流が流れることで発生する磁束Ｐ２の方向は上方向となり、出力側第４次コイルＬ２４に電流が流れることで発生する磁束Ｐ４の方向は下方向となる。つまり、第１トランス１２０に第１送信信号が入力されると、つまり第１トランス１２０に電流が入力されると、第１トランス１２０では上方向に磁束Ｐ２が発生する。第２トランス２２０に第２送信信号が入力されると、つまり第２トランス２２０に電流が入力されると、第２トランス２２０では、下方向に磁束Ｐ４が発生する。すなわち、第１トランス１２０と第２トランス２２０とは、発生する磁束の向きが互いに異なるように構成されている。

　つまり、第１差動パワーアンプ１３の入力側で発生する第１磁束（例えば、磁束Ｐ１）と第２差動パワーアンプ１５の入力側で発生する第２磁束（例えば、磁束Ｐ３）とが互いに異なる向きとなるように、実施形態１の高周波モジュール１は構成されている。さらに、第１差動パワーアンプ１３の出力側で発生する第３磁束（例えば、磁束Ｐ２）と第２差動パワーアンプ１５の出力側で発生する第４磁束（例えば、磁束Ｐ４）とが互いに異なる向きとなるように構成されている。

　なお、第１バラン１１０と第２バラン２１０とが、発生する磁束の向きが互いに異なるように構成され、かつ第１トランス１２０と第２トランス２２０とが、発生する磁束の向きが互いに異なるように構成されている必要はない。第１差動パワーアンプ１３の入力側で発生する第１磁束（磁束Ｐ１）と第２差動パワーアンプ１５の入力側で発生する第２磁束（磁束Ｐ３）とが互いに異なる向きとなる第１構成、及び第１差動パワーアンプ１３の出力側で発生する第３磁束（磁束Ｐ２）と第２差動パワーアンプ１５の出力側で発生する第４磁束（磁束Ｐ４）とが互いに異なる向きとなる第２構成のうち、少なくとも一方の構成を満たすように、第１差動パワーアンプ１３及び第２差動パワーアンプ１５が設けられていればよい。すなわち、第１バラン１１０と第２バラン２１０とが、発生する磁束の向きが互いに異なるように構成されることで、第１構成が満たされる。第１トランス１２０と第２トランス２２０とが、発生する磁束の向きが互いに異なるように構成されることで、第２構成が満たされる。

　また、第１バラン１１０の入力側第１次コイルＬ１の巻き方向と、第２バラン２１０の入力側第３次コイルＬ２１の巻き方向と、が異なる構成としているが、この構成に限定されない。第１バラン１１０の入力側第２次コイルＬ２の巻き方向と、第２バラン２１０の入力側第４次コイルＬ２２の巻き方向と、が異なってもよい。または、第１バラン１１０の入力側第１次コイルＬ１の巻き方向と、第２バラン２１０の入力側第４次コイルＬ２２の巻き方向と、が異なってもよい。または、第１バラン１１０の入力側第２次コイルＬ２の巻き方向と、第２バラン２１０の入力側第３次コイルＬ２１の巻き方向と、が異なってもよい。すなわち、第１バラン１１０の入力側第１次コイルＬ１と入力側第２次コイルＬ２とのうち一方のコイルの巻き方向と、第２バラン２１０の入力側第３次コイルＬ２１と入力側第４次コイルＬ２２とのうち一方のコイルの巻き方向と、が互いに異なるように構成されていればよい。

　また、第１トランス１２０の出力側第２次コイルＬ４の巻き方向と、第２トランス２２０の出力側第４次コイルＬ２４の巻き方向と、が異なる構成としているが、この構成に限定されない。第１トランス１２０の出力側第１次コイルＬ３の巻き方向と、第２トランス２２０の出力側第３次コイルＬ２３の巻き方向と、が異なってもよい。または、第１トランス１２０の出力側第１次コイルＬ３の巻き方向と、第２トランス２２０の出力側第４次コイルＬ２４の巻き方向と、が異なってもよい。または、第１トランス１２０の出力側第２次コイルＬ４の巻き方向と、第２トランス２２０の出力側第３次コイルＬ２３の巻き方向と、が異なってもよい。すなわち、第１トランス１２０の出力側第１次コイルＬ３と出力側第２次コイルＬ４とのうち一方のコイルの巻き方向と、第２トランス２２０の出力側第３次コイルＬ２３と出力側第４次コイルＬ２４とのうち一方のコイルの巻き方向と、が互いに異なるように構成されていればよい。

　（７）高周波モジュールの動作例
　以下、同時通信が行われる場合の高周波モジュール１の動作について、図１を参照して説明する。

　この場合、アンテナスイッチ３は、アンテナ端子２ａと第１送信フィルタ４及び第２送信フィルタ５のうち一方のフィルタとを、アンテナ端子２ｂと第１送信フィルタ４及び第２送信フィルタ５のうち他方のフィルタとを、それぞれ接続状態にする。つまり、アンテナスイッチ３は、共通端子３１ａの接続先として選択端子３２及び選択端子３３の一方の選択端子を、共通端子３１ｂの接続先として選択端子３２及び選択端子３３の他方の選択端子を、それぞれ選択する。

　信号処理回路８０から出力された第１送信信号は、第１増幅部１１、第１送信フィルタ４を介して、アンテナ５０ａ及びアンテナ５０ｂの一方（例えばアンテナ５０ａ）から送信される。信号処理回路８０から出力された第２送信信号は、第２増幅部１２、第２送信フィルタ５を介して、アンテナ５０ａ及びアンテナ５０ｂの一方（例えばアンテナ５０ｂ）から送信される。

　（８）効果
　以上説明したように、実施形態１の高周波モジュール１は、第１トランス１２０と、第２トランス２２０と、を備える。第１トランス１２０は、第１送信信号を増幅する第１差動パワーアンプ１３に含まれる。第２トランス２２０は、第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプ１５に含まれる。第１トランス１２０で発生する磁束Ｐ２の向きと、第２トランス２２０で発生する磁束Ｐ４の向きと、は互いに異なる。

　この構成によると、第１トランス１２０と第２トランス２２０とにおいて、発生する磁束が互いに異なる向きとなる。そのため、第１トランス１２０で発生する磁束Ｐ２と第２トランス２２０で発生する磁束Ｐ４とは、結合することはない。すなわち、同時通信で第１送信信号及び第２送信信号の送信を行う場合にアイソレーションの低下を抑制することができる。

　また、実施形態１の高周波モジュール１は、第１バラン１１０と、第２バラン２１０と、を備える。第１バラン１１０は、第１送信信号を増幅する第１差動パワーアンプ１３に含まれる。第２バラン２１０は、第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプ１５に含まれる。第１バラン１１０で発生する磁束Ｐ１の向きと、第２バラン２１０で発生する磁束Ｐ３の向きと、は互いに異なる。

　この構成によると、第１バラン１１０と第２バラン２１０とにおいて、発生する磁束が互いに異なる向きとなる。そのため、第１バラン１１０で発生する磁束Ｐ１と第２バラン２１０で発生する磁束Ｐ３とは、結合することはない。すなわち、同時通信で第１送信信号及び第２送信信号の送信を行う場合にアイソレーションの低下を抑制することができる。

　また、実施形態１の高周波モジュール１は、第１パワーアンプ（例えば、第１差動パワーアンプ１３）と、第２パワーアンプ（例えば、第２差動パワーアンプ１５）と、第１インダクタ（例えば、インダクタＬ１１）と、第２インダクタ（例えば、インダクタＬ３１）と、を備える。第１パワーアンプは、第１送信信号を増幅する。第２パワーアンプは、第１送信信号と同時通信される第２送信信号を増幅する。第１インダクタは、第１パワーアンプの出力側に接続される。第２インダクタは、第２パワーアンプの出力側に接続される。第１インダクタで発生する磁束（例えば、磁束Ｐ１１）の向きと、第２インダクタで発生する磁束（例えば、磁束Ｐ２１）の向きと、は互いに異なる。

　この構成によると、第１インダクタと第２インダクタとにおいて、発生する磁束が互いに異なる向きとなる。そのため、第１インダクタで発生する磁束と、第２インダクタで発生する磁束とが、結合することはない。すなわち、同時通信で第１送信信号及び第２送信信号の送信を行う場合にアイソレーションの低下を抑制することができる。

　（９）変形例
　以下、実施形態１の変形例について説明する。

　（９．１）変形例１
　実施形態１では、第１出力整合回路１４及び第２出力整合回路１６において、発生する磁束の向きを互いに異なるようにするインダクタの組を、回路として相対的に同一位置に配置されるインダクタの組とする構成としている。しかしながら、この構成に限定されない。

　第１出力整合回路１４に含まれる複数の第１インダクタ及び第２出力整合回路１６に含まれる複数の第２インダクタにおいて、距離に基づいた第１インダクタと第２インダクタとの組ごとに、当該組の第１インダクタと第２インダクタとで発生する磁束の向きが互いに異なるように、当該組の第１インダクタと第２インダクタとが配置されてもよい。

　例えば、インダクタＬ１１と、第２出力整合回路１６の複数のインダクタＬ３１，Ｌ３２，Ｌ３３のうちインダクタＬ１１の配置位置の最も近いインダクタと、を発生する磁束の向きを互いに異なるようにするインダクタの組とする。同様に、インダクタＬ１２と、第２出力整合回路１６の複数のインダクタＬ３１，Ｌ３２，Ｌ３３のうちインダクタＬ１２の配置位置の最も近いインダクタと、を発生する磁束の向きを互いに異なるようにするインダクタの組とする。インダクタＬ１３と、第２出力整合回路１６の複数のインダクタＬ３１，Ｌ３２，Ｌ３３のうちインダクタＬ１３の配置位置の最も近いインダクタと、を発生する磁束の向きを互いに異なるようにするインダクタの組とする。

　（９．２）変形例２
　実施形態１では、第１差動パワーアンプ１３と第２差動パワーアンプ１５とで発生する磁束の向きが互いに異なるように、かつ第１出力整合回路１４と第２出力整合回路１６とで発生する磁束の向きが互いに異なるように、高周波モジュール１は構成されている。しかしながら、この構成に限定されない。

　第１差動パワーアンプ１３と第２差動パワーアンプ１５とに対してのみ、発生する磁束の向きが互いに異なるように、高周波モジュール１は構成されてもよい。この場合、上述したように、第１構成及び第２構成のうち少なくとも一方の構成を満たすように、高周波モジュール１が構成されていればよい。第１構成は、第１差動パワーアンプ１３の入力側で発生する第１磁束（磁束Ｐ１）と第２差動パワーアンプ１５の入力側で発生する第２磁束（磁束Ｐ３）とが互いに異なる向きとなる構成である。第２構成は、第１差動パワーアンプ１３の出力側で発生する第３磁束（磁束Ｐ２）と第２差動パワーアンプ１５の出力側で発生する第４磁束（磁束Ｐ４）とが互いに異なる向きとなる構成である。

　または、第１出力整合回路１４と第２出力整合回路１６とに対してのみ、発生する磁束の向きが互いに異なるように、高周波モジュール１は構成されてもよい。この場合、第１出力整合回路１４に接続されるパワーアンプ、及び第２出力整合回路１６に接続されるパワーアンプは、双方とも差動パワーアンプである必要はない。すなわち、第１出力整合回路１４に接続されるパワーアンプ、及び第２出力整合回路１６に接続されるパワーアンプは、差動パワーアンプとは異なるパワーアンプであってもよい。つまり、高周波モジュール１は、以下の構成であってもよい。高周波モジュール１は、第１パワーアンプと、第２パワーアンプと、第１出力整合回路１４と、第２出力整合回路１６と、を備える。第１パワーアンプは、第１送信信号を増幅する。第２パワーアンプは、第２送信信号を増幅する。第１出力整合回路１４は、第１パワーアンプから出力される信号のインピーダンスの整合をとる。第２出力整合回路１６は、第２パワーアンプから出力される信号のインピーダンスの整合をとる。第１出力整合回路１４で発生する第１磁束と第２出力整合回路で発生する第２磁束とが互いに異なる向きとなるように、第１出力整合回路１４及び第２出力整合回路１６は設けられている。

　（９．３）変形例３
　実施形態１では、同時通信として４Ｇ規格の通信バンドであるＢａｎｄ４とＢａｎｄ１１とでの送信を例示したが、同時通信は、４Ｇ規格の通信バンドと５Ｇ規格の通信バンドでの通信（送信）であってもよい。すなわち、第１送信信号及び第２送信信号のうち一方の送信信号は第４世代移動通信規格で規定された第１周波数帯域の信号であり、第１送信信号及び第２送信信号のうち他方の送信信号は第５世代移動通信規格で規定された第２周波数帯域の信号である。

　または、同時通信は、５Ｇ規格の第１通信バンドと５Ｇ規格の第２通信バンドでの通信（送信）であってもよい。すなわち、第１送信信号は第５世代移動通信規格で規定された第１周波数帯域の信号であり、第２送信信号は第５世代移動通信規格で規定された第２周波数帯域の信号である。

　（９．４）変形例４
　実施形態１では、第１出力整合回路１４及び第２出力整合回路１６は、複数のインダクタを含む構成としているが、この構成に限定されない。第１出力整合回路１４及び第２出力整合回路１６の各々は、１つのインダクタを含んでもよい。

　（９．５）変形例５
　実施形態１において、第１増幅部１１と第２増幅部１２とは、１つのモジュールとして構成されていてもよい。

　（９．６）変形例６
　実施形態１において、高周波モジュール１は、２つのアンテナ５０ａ，５０ｂを用いた同時通信を行うように構成されているが、この構成に限定されない。高周波モジュール１は、１つのアンテナを用いた同時通信を行うように構成されていてもよい。

　（実施形態２）
　実施形態２に係る高周波モジュール１Ａ及び増幅部１０Ａについて、図４～図５を参照して説明する。実施形態２に係る高周波モジュール１Ａ及び増幅部１０Ａに関し、実施形態１に係る高周波モジュール１及び増幅部１０と同様の構成要素については、同一の符号を付して説明を省略する。

　（１）構成
　実施形態２に係る高周波モジュール１Ａは、図４に示すように、増幅部１０Ａと、フィルタ回路４Ａと、を備える。

　増幅部１０Ａは、図４に示すように、第１増幅部１１Ａ（Peaking Amplifier/Aux Amplifier）と、第２増幅部１２Ａ（Main Amplifier/Carrier Amplifier）とを備える。第１増幅部１１と、第２増幅部１２とは、同時通信に利用される。

　第１増幅部１１Ａは、第１通信バンドの第１送信信号を増幅する。第１増幅部１１Ａは、信号処理回路８０（図１参照）から出力された第１送信信号を、増幅し、フィルタ回路４Ａに出力する。第２増幅部１２Ａは、第２通信バンドの第２送信信号を増幅する。第２増幅部１２Ａは、信号処理回路８０から出力された第２送信信号を、増幅し、フィルタ回路４Ａに出力する。

　フィルタ回路４Ａは、特定の通信バンドの送信帯域を通過帯域とするフィルタである。フィルタ回路４Ａは、第１送信信号の周波数帯域と、第２送信信号の周波数帯域と、を含む。フィルタ回路４Ａは、例えば、１チップの弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。

　フィルタ回路４Ａは、アンテナ端子を介して、送信信号をアンテナに出力する。例えば、フィルタ回路４Ａは、実施形態１に示すアンテナ端子２ａを介して、送信信号をアンテナ５０ａに出力する。

　以下、第１増幅部１１Ａ及び第２増幅部１２Ａの構成について説明する。

　（１．１）第１増幅部
　第１増幅部１１Ａは、図４に示すように、第１差動パワーアンプ１３Ａを含む。第１差動パワーアンプ１３Ａは、入力される第１送信信号の電力レベルにかかわらず、第１送信信号を増幅して、増幅された第１送信信号を出力する。

　第１差動パワーアンプ１３Ａは、図４に示すように、第１差動増幅素子１０１Ａと、第２差動増幅素子１０２Ａと、第１バラン（非平衡－平衡変換回路）１１０Ａと、第１トランス１２０Ａと、を有している。第１バラン１１０Ａは、図４に示すように、入力側第１次コイルＬ５１と、入力側第２次コイルＬ５２と、を含む。第１トランス１２０Ａは、図４に示すように、出力側第１次コイルＬ５３と、出力側第２次コイルＬ５４と、を含む。

　第１差動パワーアンプ１３Ａは、図４に示すように、複数（図示例では２つ）の抵抗Ｒ１，Ｒ２と、複数（図示例では４つ）のキャパシタＣ１，Ｃ２，Ｃ５１，Ｃ５２と、第１インダクタＬ５５と、複数（図示例では、２つ）のコイルＬ５６と、を更に含む。

　抵抗Ｒ１の一端は端子１０ｃに電気的に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端と電気的に接続されている。抵抗Ｒ２の他端はグランドに電気的に接続されている。すなわち、抵抗Ｒ１と抵抗Ｒ２とは、端子１０ｃとグランドとの間で直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との間の点は、入力側第２次コイルＬ５２の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、抵抗Ｒ１の他端と、抵抗Ｒ２の一端とは、入力側第２次コイルＬ５２の両端の間にある点（例えば、中点）に電気的に接続されている。

　第１インダクタＬ５５の一端（第１端部）は、第１差動増幅素子１０１Ａに電気的に接続されている。第１インダクタＬ５５の他端（第２端部）は、第２差動増幅素子１０２Ａに電気的に接続されている。

　コイルＬ５６の一端（第１端部）は、第１差動増幅素子１０１Ａに電気的に接続されている。コイルＬ５６の他端（第２端部）は、第２差動増幅素子１０２Ａに電気的に接続されている。第１インダクタＬ５５とコイルＬ５６とは、並列に接続されている。コイルＬ５６の中点には第２バイアス電圧が供給される。

　キャパシタＣ５１の一端は、第１差動増幅素子１０１Ａ及びコイルＬ５６の第１端部に電気的に接続されている。キャパシタＣ５１の他端は、第１インダクタＬ５５の第１端部に電気的に接続されている。キャパシタＣ５２の一端は、第２差動増幅素子１０２Ａ及びコイルＬ５６の第２端部に電気的に接続されている。キャパシタＣ５２の他端は、第１インダクタＬ５５の第２端部に電気的に接続されている。キャパシタＣ５１，Ｃ５２は、第１インダクタＬ５５に入力されるＤＣ成分をカットするＤＣカット用のキャパシタである。

　コイルＬ５の一端は端子１０ｄに電気的に接続されている。コイルＬ５の他端は、キャパシタＣ２の一端と電気的に接続されている。キャパシタＣ２の他端はグランドに電気的に接続されている。すなわち、コイルＬ５とキャパシタＣ２とは、端子１０ｄとグランドとの間で直列に接続されている。コイルＬ５とキャパシタＣ２との間の点は、コイルＬ５６の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、コイルＬ５の他端と、キャパシタＣ２の一端とは、コイルＬ５６の両端の間にある点（例えば、中点）に電気的に接続されている。

　入力側第１次コイルＬ５１の一端は第１入力端子１０ａに電気的に接続され、入力側第１次コイルＬ５１の他端はグランドに電気的に接続されている。入力側第２次コイルＬ５２の一端（第１平衡端子）は、第１差動増幅素子１０１Ａと電気的に接続され、入力側第２次コイルＬ５２の他端（第２平衡端子）は、第２差動増幅素子１０２Ａと電気的に接続されている。

　入力側第１次コイルＬ５１に第１バイアス電圧が印加された状態で、第１入力端子１０ａには、ＲＦ信号処理回路８２（図１参照）から出力された高周波信号（第１送信信号）が入力される。第１送信信号は、非平衡－平衡変換される。このとき、入力側第２次コイルＬ５２の第１平衡端子から非反転入力信号が出力され、入力側第２次コイルＬ５２の第２平衡端子から反転入力信号が出力される。

　第１差動増幅素子１０１Ａは、入力側第２次コイルＬ５２の第１平衡端子から出力された非反転入力信号を増幅する。第１差動増幅素子１０１Ａは、入力端子と出力端子とを有する。第１差動増幅素子１０１Ａの入力端子は、入力側第２次コイルＬ５２の第１平衡端子と電気的に接続されている。第１差動増幅素子１０１Ａの出力端子は、第１トランス１２０Ａの出力側第１次コイルＬ５３、第１インダクタＬ５５及びコイルＬ５６と電気的に接続されている。具体的には、第１差動増幅素子１０１Ａの出力端子は、出力側第１次コイルＬ５３の一端（第１端）、第１インダクタＬ５５の第１端及びコイルＬ５６の第１端と電気的に接続されている。

　第２差動増幅素子１０２Ａは、入力側第２次コイルＬ５２の第２平衡端子から出力された反転入力信号を増幅する。第２差動増幅素子１０２Ａは、入力端子と出力端子とを有する。第２差動増幅素子１０２Ａの入力端子は、入力側第２次コイルＬ５２の第２平衡端子と電気的に接続されている。第２差動増幅素子１０２Ａの出力端子は、第１トランス１２０Ａの出力側第１次コイルＬ５３、第１インダクタＬ５５及びコイルＬ５６と電気的に接続されている。具体的には、第２差動増幅素子１０２Ａの出力端子は、出力側第１次コイルＬ５３の他端（第２端）、第１インダクタＬ５５の第２端及びコイルＬ５６の第２端と電気的に接続されている。

　第１トランス１２０Ａの出力側第１次コイルＬ５３の第１端は第１差動増幅素子１０１Ａと電気的に接続されており、出力側第１次コイルＬ５３の第２端は第２差動増幅素子１０２Ａと電気的に接続されている。出力側第１次コイルＬ５３は、第１インダクタＬ５５及びコイルＬ５６と並列に接続されている。

　出力側第２次コイルＬ５４の一方の端子は第１出力端子１０ｂ（実施形態２では、単に「出力端子１０ｂ」という）に電気的に接続され、出力側第２次コイルＬ５４の他方の端子はグランドに接続されている。出力側第２次コイルＬ５４の他方の端子は、後述する出力側第４次コイルＬ６４を介してグランドに接続されている。言い換えると、第１トランス１２０Ａは、第１差動増幅素子１０１Ａの出力端子及び第２差動増幅素子１０２Ａの出力端子と、出力端子１０ｂとの間に電気的に接続されている。

　第１差動増幅素子１０１Ａで増幅された非反転入力信号と、第２差動増幅素子１０２Ａで増幅された反転入力信号とは、逆位相を維持したまま、コイルＬ５６に入力され、第１インダクタＬ５５にて、インピーダンス変換される。

　（１．２）第２増幅部
　第２増幅部１２Ａは、図４に示すように、第２差動パワーアンプ１５Ａを含む。第２差動パワーアンプ１５Ａは、入力される第２送信信号の電力レベルが基準電力レベル以上になると、第２送信信号を増幅して、増幅された第２送信信号を出力する。第１差動パワーアンプ１３Ａと、第２差動パワーアンプ１５Ａとは、同時通信に利用される。

　第２差動パワーアンプ１５Ａは、第２送信信号を増幅する。第２差動パワーアンプ１５Ａは、図４に示すように、第３差動増幅素子２０１Ａと、第４差動増幅素子２０２Ａと、第２バラン２１０Ａと、第２トランス２２０Ａと、を有している。第２バラン２１０Ａは、図４に示すように、入力側第３次コイルＬ６１と、入力側第４次コイルＬ６２と、を含む。第２トランス２２０Ａは、図４に示すように、出力側第３次コイルＬ６３と、出力側第４次コイルＬ６４と、を含む。

　第２差動パワーアンプ１５Ａは、図４に示すように、複数（図示例では２つ）の抵抗Ｒ２１，Ｒ２２と、複数（図示例では４つ）のキャパシタＣ２１，Ｃ２２，Ｃ６１，Ｃ６２と、第２インダクタＬ６５と、複数（図示例では２つ）のコイルＬ２５，Ｌ６６と、を更に含む。

　抵抗Ｒ２１の一端は端子１０ｇに電気的に接続されている。抵抗Ｒ２１の他端は、抵抗Ｒ２２の一端と電気的に接続されている。抵抗Ｒ２２の他端はグランドに電気的に接続されている。すなわち、抵抗Ｒ２１と抵抗Ｒ２２とは、端子１０ｇとグランドとの間で直列に接続されている。抵抗Ｒ２１と抵抗Ｒ２２との間の点は、入力側第４次コイルＬ６２の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、抵抗Ｒ２１の他端と、抵抗Ｒ２２の一端とは、入力側第４次コイルＬ６２の両端の間にある点（例えば、中点）に電気的に接続されている。

　第２インダクタＬ６５の一端（第１端部）は、第３差動増幅素子２０１Ａに電気的に接続されている。第２インダクタＬ６５の他端（第２端部）は、第４差動増幅素子２０２Ａに電気的に接続されている。

　コイルＬ６６の一端（第１端部）は、第３差動増幅素子２０１Ａに電気的に接続されている。コイルＬ６６の他端（第２端部）は、第４差動増幅素子２０２Ａに電気的に接続されている。第２インダクタＬ６５とコイルＬ６６とは、並列に接続されている。コイルＬ６６の中点には第４バイアス電圧が供給される。

　キャパシタＣ６１の一端は、第３差動増幅素子２０１Ａ及びコイルＬ６６の第１端部に電気的に接続されている。キャパシタＣ６１の他端は、第２インダクタＬ６５の第１端部に電気的に接続されている。キャパシタＣ６２の一端は、第４差動増幅素子２０２Ａ及びコイルＬ６６の第２端部に電気的に接続されている。キャパシタＣ６２の他端は、第２インダクタＬ６５の第２端部に電気的に接続されている。キャパシタＣ６１，Ｃ６２は、第２インダクタＬ６５に入力されるＤＣ成分をカットするＤＣカット用のキャパシタである。

　コイルＬ２５の一端は端子１０ｈに電気的に接続されている。コイルＬ２５の他端は、キャパシタＣ２２の一端と電気的に接続されている。キャパシタＣ２２の他端はグランドに電気的に接続されている。すなわち、コイルＬ２５とキャパシタＣ２２とは、端子１０ｈとグランドとの間で直列に接続されている。コイルＬ２５とキャパシタＣ２２との間の点は、コイルＬ６６の両端の間にある点（例えば、中点）に電気的に接続されている。つまり、コイルＬ２５の他端と、キャパシタＣ２２の一端とは、コイルＬ６６の両端の間にある点（例えば、中点）に電気的に接続されている。

　入力側第３次コイルＬ６１の一端は第２入力端子１０ｅに電気的に接続され、入力側第３次コイルＬ６１の他端はグランドに電気的に接続されている。入力側第４次コイルＬ６２の一端（第１平衡端子）は、第３差動増幅素子２０１Ａと電気的に接続され、入力側第４次コイルＬ６２の他端（第２平衡端子）は、第４差動増幅素子２０２Ａと電気的に接続されている。

　入力側第３次コイルＬ６１に第３バイアス電圧が印加された状態で、第２入力端子１０ｅには、ＲＦ信号処理回路８２（図１参照）から出力された高周波信号（第２送信信号）が入力される。第２送信信号は、非平衡－平衡変換される。このとき、入力側第４次コイルＬ６２の第１平衡端子から非反転入力信号が出力され、入力側第４次コイルＬ６２の第２平衡端子から反転入力信号が出力される。

　第３差動増幅素子２０１Ａは、入力側第４次コイルＬ６２の第１平衡端子から出力された非反転入力信号を増幅する。第３差動増幅素子２０１Ａは、入力端子と出力端子とを有する。第３差動増幅素子２０１Ａの入力端子は、入力側第４次コイルＬ６２の第１平衡端子と電気的に接続されている。第３差動増幅素子２０１Ａの出力端子は、第２トランス２２０Ａの出力側第３次コイルＬ６３、第２インダクタＬ６５及びコイルＬ６６と電気的に接続されている。具体的には、第３差動増幅素子２０１Ａの出力端子は、出力側第３次コイルＬ６３の一端（第１端）、第２インダクタＬ６５の第１端及びコイルＬ６６の第１端と電気的に接続されている。

　第４差動増幅素子２０２Ａは、入力側第４次コイルＬ６２の第２平衡端子から出力された反転入力信号を増幅する。第４差動増幅素子２０２Ａは、入力端子と出力端子とを有する。第４差動増幅素子２０２Ａの入力端子は、入力側第４次コイルＬ６２の第２平衡端子と電気的に接続されている。第４差動増幅素子２０２Ａの出力端子は、第２トランス２２０Ａの出力側第３次コイルＬ６３、第２インダクタＬ６５及びコイルＬ６６と電気的に接続されている。具体的には、第４差動増幅素子２０２Ａの出力端子は、出力側第３次コイルＬ６３の他端（第２端）、第２インダクタＬ６５の第２端及びコイルＬ６６の第２端と電気的に接続されている。

　第２トランス２２０Ａの出力側第３次コイルＬ６３の第１端は第３差動増幅素子２０１Ａと電気的に接続されており、出力側第３次コイルＬ６３の第２端は第４差動増幅素子２０２Ａと電気的に接続されている。出力側第３次コイルＬ６３は、第２インダクタＬ６５及びコイルＬ６６と並列に接続されている。

　出力側第４次コイルＬ６４の一方の端子は出力端子１０ｂ（実施形態２では、単に「出力端子１０ｂ」という）に電気的に接続され、出力側第４次コイルＬ６４の他方の端子はグランドに接続されている。出力側第４次コイルＬ６４の一方の端子は、出力側第２次コイルＬ５４を介して出力端子１０ｂに電気的に接続されている。言い換えると、第２トランス２２０Ａは、第３差動増幅素子２０１Ａの出力端子及び第４差動増幅素子２０２Ａの出力端子と、出力端子１０ｂとの間に電気的に接続されている。

　第３差動増幅素子２０１Ａで増幅された非反転入力信号と、第４差動増幅素子２０２Ａで増幅された反転入力信号とは、逆位相を維持したまま、コイルＬ６６に入力され、第２インダクタＬ６５にて、インピーダンス変換される。

　（２）配置構成
　ここでは、第１増幅部１１Ａ及び第２増幅部１２Ａの配置構成について、図５を用いて説明する。なお、図５において、第１入力端子１０ａと出力端子１０ｂとの並び方向を左右方向と規定する。図５において、第１入力端子１０ａと第２入力端子１０ｅとの並び方向を前後方向と規定する。さらに、図５において、左右方向及び前後方向の双方に直交する方向（紙面の前後方向）を上下方向と規定する。第１入力端子１０ａから出力端子１０ｂへの方向を右方向、出力端子１０ｂから第１入力端子１０ａへの方向を左方向と規定する。第１入力端子１０ａから第２入力端子１０ｅへの方向を前方向、第２入力端子１０ｅから第１入力端子１０ａへの方向を後方向と規定する。基板３００Ａの内部から実装面３０１Ａに向かう方向を上方向、実装面３０１Ａから基板３００Ａの内部に向かう方向をした方向と規定する。

　第１増幅部１１Ａ及び第２増幅部１２Ａは、基板３００Ａに設けられている。

　まず、第１増幅部１１Ａの配置について説明する。

　第１差動増幅素子１０１Ａと、第２差動増幅素子１０２Ａと、第１バラン１１０Ａとは、１チップ化されている。すなわち、第１チップ３１０Ａは、第１差動増幅素子１０１Ａと、第２差動増幅素子１０２Ａと、第１バラン１１０Ａと、を含む（図５参照）。第１差動増幅素子１０１Ａと、第２差動増幅素子１０２Ａと、第１バラン１１０Ａとは、第１チップ３１０Ａの内部に配置されている。第１チップ３１０Ａは、基板３００Ａの実装面３０１Ａに配置されている。なお、第１チップ３１０Ａの一部は、基板３００Ａに埋められていてもよい。なお、第１差動増幅素子１０１Ａと、第２差動増幅素子１０２Ａと、第１バラン１１０Ａは第１チップ３１０Ａの内部に配置されているが、図５では実線で記載している。

　第１バラン１１０Ａの入力側第１次コイルＬ５１は、入力側第１次コイルＬ５１の両端のうち第１入力端子１０ａに近い一端を始点として反時計回りに巻回されている。第１バラン１１０Ａの入力側第２次コイルＬ５２は、第１チップ３１０Ａの内部において、入力側第１次コイルＬ５１よりも基板３００Ａに近い位置に設けられている。入力側第１次コイルＬ５１は、基板３００Ａを平面視した場合に、入力側第２次コイルＬ５２に重なるように配置されている。

　第１トランス１２０Ａの出力側第１次コイルＬ５３は、基板３００Ａの内部に形成されている。第１トランス１２０Ａの出力側第２次コイルＬ５４は、出力側第２次コイルＬ４の両端のうち出力端子１０ｂに近い一端を始点として時計回りに巻回されている。出力側第２次コイルＬ５４は、基板３００Ａを平面視した場合に、出力側第１次コイルＬ５３に重なるように配置されている。なお、出力側第１次コイルＬ５３は基板３００Ａの内部に配置されているが、図５では実線で記載している。

　第１インダクタＬ５５は、略直方体の形成のインダクタチップで形成されている。第１インダクタＬ５５は、基板３００Ａの実装面３０１Ａに配置されている。なお、第１インダクタＬ５５の一部は、基板３００Ａに埋められていてもよい。

　第１インダクタＬ５５は、長辺方向と直交する方向に沿った軸を巻回軸として、当該巻回軸を中心として導線が巻回されている。

　第１インダクタＬ５５及びコイルＬ５６は、発生する磁束の方向が互いに異なるように配置されている。例えば、第１インダクタＬ５５は、基板３００Ａを平面視した場合に、発生する磁束Ｐ５３が左方向となるように配置されている。コイルＬ５６は、基板３００Ａを平面視した場合に、発生する磁束が下方向又は上方向となるように配置されている。

　次に、第２増幅部１２Ａの配置について説明する。

　第３差動増幅素子２０１Ａと、第４差動増幅素子２０２Ａと、第２バラン２１０Ａとは、１チップ化されている。すなわち、第２チップ３２０Ａは、第３差動増幅素子２０１Ａと、第４差動増幅素子２０２Ａと、第２バラン２１０Ａと、を含む（図５参照）。第３差動増幅素子２０１Ａと、第４差動増幅素子２０２Ａと、第２バラン２１０Ａとは、第２チップ３２０Ａの内部に配置されている。第２チップ３２０Ａは、基板３００Ａの実装面３０１Ａに配置されている。なお、第２チップ３２０Ａの一部は、基板３００Ａに埋められていてもよい。なお、第３差動増幅素子２０１Ａと、第４差動増幅素子２０２Ａと、第２バラン２１０Ａは第２チップ３２０Ａの内部に配置されているが、図５では実線で記載している。

　第２バラン２１０Ａの入力側第３次コイルＬ６１は、入力側第３次コイルＬ６１の両端のうち第２入力端子１０ｅに近い一端を始点として時計回りに巻回されている。第２バラン２１０Ａの入力側第４次コイルＬ６２は、第２チップ３２０Ａの内部において、入力側第３次コイルＬ６１よりも基板３００Ａに近い位置に設けられている。入力側第３次コイルＬ６１は、基板３００Ａを平面視した場合に、入力側第４次コイルＬ６２に重なるように配置されている。

　第２トランス２２０Ａの出力側第３次コイルＬ６３は、基板３００Ａの内部に形成されている。第２トランス２２０Ａの出力側第４次コイルＬ６４は、出力側第４次コイルＬ６４の両端のうち出力端子１０ｂに近い一端を始点として時計回りに巻回されている。出力側第４次コイルＬ６４は、基板３００Ａを平面視した場合に、出力側第３次コイルＬ６３に重なるように配置されている。なお、出力側第３次コイルＬ６３は基板３００Ａの内部に配置されているが、図５では実線で記載している。

　第２インダクタＬ６５は、略直方体の形成のインダクタチップで形成されている。第２インダクタＬ６５は、基板３００Ａの実装面３０１Ａに配置されている。なお、第２インダクタＬ６５の一部は、基板３００Ａに埋められていてもよい。

　第２インダクタＬ６５及びコイルＬ６６は、発生する磁束の方向が互いに異なるように配置されている。例えば、第２インダクタＬ６５は、基板３００Ａを平面視した場合に、発生する磁束Ｐ６３が右方向となるように配置されている。コイルＬ６６は、基板３００Ａを平面視した場合に、発生する磁束が下方向又は上方向となるように配置されている。

　第１インダクタＬ５５と第２インダクタＬ６５とは、第１増幅部１１Ａを形成する回路及び第２増幅部１２Ａを形成する回路において、相対的に同一の位置に存在する。さらに、第１インダクタＬ５５で発生する磁束Ｐ５３の方向は左方向であり、第２インダクタＬ６５で発生する磁束Ｐ６３の方向は右方向である。

　第１バラン１１０Ａの入力側第１次コイルＬ５１を形成する導体は反時計回りに巻回されており、第２バラン２１０Ａの入力側第３次コイルＬ６１を形成する導体は時計回りに巻回されている。その結果、入力側第１次コイルＬ５１に電流が流れることで発生する磁束Ｐ５１の方向は上方向となり、入力側第３次コイルＬ６１に電流が流れることで発生する磁束Ｐ６１の方向は下方向となる。つまり、第１入力端子１０ａに第１送信信号が入力されると、つまり第１入力端子１０ａに電流が入力されると、第１バラン１１０Ａでは上方向に磁束Ｐ５１が発生する。第２入力端子１０ｅに第２送信信号が入力されると、つまり第２入力端子１０ｅに電流が入力されると、第２バラン２１０Ａでは、下方向に磁束Ｐ６１が発生する。すなわち、第１バラン１１０Ａと第２バラン２１０Ａとが、発生する磁束の向きが互いに異なるように構成されている。

　第１トランス１２０Ａの出力側第２次コイルＬ５４に電流が流れると、出力側第２次コイルＬ５４で発生する磁束Ｐ５２の向きは上向きとなる。また、出力側第４次コイルＬ６４に電流が流れることで発生する磁束Ｐ６２の方向は下方向となる。すなわち、第１トランス１２０Ａに第１送信信号が入力されると、つまり第１トランス１２０Ａに電流が入力されると、第１トランス１２０Ａでは上方向に磁束Ｐ５２が発生する。第２トランス２２０Ａに第２送信信号が入力されると、つまり第２トランス２２０Ａに電流が入力されると、第２トランス２２０Ａでは、下方向に磁束Ｐ６２が発生する。すなわち、第１トランス１２０Ａと第２トランス２２０Ａとは、発生する磁束の向きが互いに異なるように構成されている。

　つまり、第１差動パワーアンプ１３Ａの入力側で発生する第１磁束（例えば、磁束Ｐ５１）と第２差動パワーアンプ１５Ａの入力側で発生する第２磁束（例えば、磁束Ｐ６１）とが互いに異なる向きとなるように、実施形態２の高周波モジュール１Ａは構成されている。さらに、第１差動パワーアンプ１３Ａの出力側で発生する第３磁束（例えば、磁束Ｐ５２）と第２差動パワーアンプ１５Ａの出力側で発生する第４磁束（例えば、磁束Ｐ６２）とが互いに異なる向きとなるように構成されている。

　なお、第１バラン１１０Ａと第２バラン２１０Ａとが、発生する磁束の向きが互いに異なるように構成され、かつ第１トランス１２０Ａと第２トランス２２０Ａとが、発生する磁束の向きが互いに異なるように構成されている必要はない。第１差動パワーアンプ１３Ａの入力側で発生する第１磁束（磁束Ｐ５１）と第２差動パワーアンプ１５Ａの入力側で発生する第２磁束（磁束Ｐ６１）とが互いに異なる向きとなる第１構成、及び第１差動パワーアンプ１３Ａの出力側で発生する第３磁束（磁束Ｐ５２）と第２差動パワーアンプ１５Ａの出力側で発生する第４磁束（磁束Ｐ６２）とが互いに異なる向きとなる第２構成のうち、少なくとも一方の構成を満たすように、第１差動パワーアンプ１３Ａ及び第２差動パワーアンプ１５Ａが設けられていればよい。すなわち、第１バラン１１０Ａと第２バラン２１０Ａとが、発生する磁束の向きが互いに異なるように構成されることで、第１構成が満たされる。第１トランス１２０Ａと第２トランス２２０Ａとが、発生する磁束の向きが互いに異なるように構成されることで、第２構成が満たされる。

　また、第１バラン１１０Ａの入力側第１次コイルＬ５１の巻き方向と、第２バラン２１０Ａの入力側第３次コイルＬ６１の巻き方向と、が異なる構成としているが、この構成に限定されない。第１バラン１１０Ａの入力側第２次コイルＬ５２の巻き方向と、第２バラン２１０の入力側第４次コイルＬ６２の巻き方向と、が異なってもよい。または、第１バラン１１０Ａの入力側第１次コイルＬ５１の巻き方向と、第２バラン２１０Ａの入力側第４次コイルＬ６２の巻き方向と、が異なってもよい。または、第１バラン１１０Ａの入力側第２次コイルＬ５２の巻き方向と、第２バラン２１０Ａの入力側第３次コイルＬ６１の巻き方向と、が異なってもよい。すなわち、第１バラン１１０Ａの入力側第１次コイルＬ５１と入力側第２次コイルＬ５２とのうち一方のコイルの巻き方向と、第２バラン２１０Ａの入力側第３次コイルＬ６１と入力側第４次コイルＬ６２とのうち一方のコイルの巻き方向と、が互いに異なるように構成されていればよい。

　また、第１トランス１２０Ａの出力側第２次コイルＬ５４の巻き方向と、第２トランス２２０Ａの出力側第４次コイルＬ６４の巻き方向と、が異なる構成としているが、この構成に限定されない。第１トランス１２０Ａの出力側第１次コイルＬ５３の巻き方向と、第２トランス２２０Ａの出力側第３次コイルＬ６３の巻き方向と、が異なってもよい。または、第１トランス１２０Ａの出力側第１次コイルＬ５３の巻き方向と、第２トランス２２０Ａの出力側第４次コイルＬ６４の巻き方向と、が異なってもよい。または、第１トランス１２０Ａの出力側第２次コイルＬ５４の巻き方向と、第２トランス２２０Ａの出力側第３次コイルＬ６３の巻き方向と、が異なってもよい。すなわち、第１トランス１２０Ａの出力側第１次コイルＬ５３と出力側第２次コイルＬ５４とのうち一方のコイルの巻き方向と、第２トランス２２０Ａの出力側第３次コイルＬ６３と出力側第４次コイルＬ６４とのうち一方のコイルの巻き方向と、が互いに異なるように構成されていればよい。

　（３）動作
　高周波モジュール１Ａの動作は、第１動作と、第２動作と、を含む。第１動作では、第１増幅部１１Ａ及び第２増幅部１２Ａの両方が動作する。すなわち、第１動作時では、第１差動増幅素子１０１Ａ、第２差動増幅素子１０２Ａ、第３差動増幅素子２０１Ａ、及び第４差動増幅素子２０２Ａのすべてが動作している。第２動作では、第１増幅部１１Ａは動作し、第２増幅部１２Ａは動作しない。すなわち、第２動作では、第１差動増幅素子１０１Ａ及び第２差動増幅素子１０２Ａは動作し、第３差動増幅素子２０１Ａ及び第４差動増幅素子２０２Ａは動作しない。

　第１動作時では、第２増幅部１２Ａに入力される第２送信信号の電力レベルは、基準電力レベル以上になっている。「基準電力レベル」は、例えば、第１増幅部１１Ａの出力電力と第２増幅部１２Ａの出力電力とが同じである場合に、第２増幅部１２Ａへの入力電力の略２倍の電力で規定される。また、「基準電力レベル」は、例えば、第１増幅部１１Ａ及び第２増幅部１２Ａへの入力電力を徐々に上げていった場合に、第１増幅部１１Ａが飽和してから第２増幅部１２Ａが出力を開始するまでの電力で規定される。すなわち、第２増幅部１２Ａは、第２増幅部１２Ａに入力される第２送信信号の電力レベルが基準電力レベル以上になると、第２送信信号を増幅して、増幅した第２送信信号を出力する。一方、第１増幅部１１Ａは、第１増幅部１１Ａに入力される第１送信信号の電力レベルにかかわらず、第１送信信号を増幅して、増幅した第１送信信号を出力する。

　第２動作時では、第３差動増幅素子２０１Ａ及び第４差動増幅素子２０２Ａへの入力電力が小さくなり、第３差動増幅素子２０１Ａ及び第４差動増幅素子２０２Ａの出力電力が０に近づく。そのため、第２増幅部１２Ａは、第２トランス２２０Ａから切り離された状態になる。したがって、高周波モジュール１Ａでは、第２動作時では、第１増幅部１１Ａは、第１増幅部１１Ａに入力される第１送信信号を増幅して、増幅した第１送信信号を出力する。一方、高周波モジュール１Ａでは、第２動作時では、第２増幅部１２Ａは、動作しない。

　（４）変形例
　以下、変形例を列記する。

　実施形態２では、第１バラン１１０Ａと第２バラン２１０Ａとの組、第１トランス１２０Ａと第２トランス２２０Ａとの組、及び第１インダクタＬ５５と第２インダクタＬ６５との組において、発生する磁束の向きが異なるように配置する構成としているが、この構成に限定されない。第１バラン１１０Ａと第２バラン２１０Ａとの組、第１トランス１２０Ａと第２トランス２２０Ａとの組、及び第１インダクタＬ５５と第２インダクタＬ６５との組のうち少なくとも１つの組において、発生する磁束の向きが異なるように配置してもよい。

　また、コイルＬ５６及びコイルＬ６６においても、発生する磁束の向きが異なるように配置してもよい。

　実施形態２において、実施形態１で説明した変形例３及び変形例５を適用してもよい。

　（まとめ）
　以上説明したように、第１の態様の高周波モジュール（１；１Ａ）は、第１トランス（１２０；１２０Ａ）と、第２トランス（２２０；２２０Ａ）と、を備える。第１トランス（１２０；１２０Ａ）は、第１送信信号を増幅する第１差動パワーアンプ（１３；１３Ａ）に含まれる。第２トランス（２２０；２２０Ａ）は、第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプ（１５；１５Ａ）に含まれる。第１トランス（１２０；１２０Ａ）で発生する磁束（Ｐ２；Ｐ５２）の向きと、第２トランス（２２０；２２０Ａ）で発生する磁束（Ｐ４；Ｐ６２）の向きと、は互いに異なる。

　この構成によると、同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合にアイソレーションの低下を抑制することができる。

　第２の態様の高周波モジュール（１；１Ａ）は、第１バラン（１１０；１１０Ａ）と、第２バラン（２１０；２１０Ａ）と、を備える。第１バラン（１１０；１１０Ａ）は、第１送信信号を増幅する第１差動パワーアンプ（１３；１３Ａ）に含まれる。第２バラン（２１０；２１０Ａ）は、第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプ（１５；１５Ａ）に含まれる。第１バラン（１１０；１１０Ａ）で発生する磁束（Ｐ１；Ｐ５１）の向きと、第２バラン（２１０；２１０Ａ）で発生する磁束（Ｐ３；Ｐ６１）の向きと、は互いに異なる。

　第３の態様の高周波モジュール（１；１Ａ）では、第２の態様において、第１差動パワーアンプ（１３；１３Ａ）は、第１トランス（１２０；１２０Ａ）を、更に含む。第２差動パワーアンプ（１５；１５Ａ）は、第２トランス（２２０；２２０Ａ）を、更に含む。第１トランス（１２０；１２０Ａ）で発生する磁束（Ｐ２；Ｐ５２）の向きと、第２トランス（２２０；２２０Ａ）で発生する磁束（Ｐ４；Ｐ６２）の向きと、は互いに異なる。

　第４の態様の高周波モジュール（１）は、第１パワーアンプ（例えば、第１差動パワーアンプ１３）と、第２パワーアンプ（例えば、第２差動パワーアンプ１５）と、第１インダクタ（例えば、インダクタＬ１１）と、第２インダクタ（例えば、インダクタＬ３１）と、を備える。第１パワーアンプは、第１送信信号を増幅する。第２パワーアンプは、第１送信信号と同時通信される第２送信信号を増幅する。第１インダクタは、第１パワーアンプの出力側に接続される。第２インダクタは、第２パワーアンプの出力側に接続される。第１インダクタで発生する磁束（例えば、磁束Ｐ１１）の向きと、第２インダクタで発生する磁束（例えば、磁束Ｐ２１）の向きと、は互いに異なる。

　第５の態様の高周波モジュール（１）では、第４の態様において、複数の第１インダクタは、第１パワーアンプの出力側に接続されている。複数の第２インダクタは、第２パワーアンプの出力側に接続されている。複数の第１インダクタ及び複数の第２インダクタについて、距離に基づいた第１インダクタと第２インダクタとの組ごとに、当該組の第１インダクタと第２インダクタとで発生する磁束の向きが互いに異なる。

　第６の態様の高周波モジュール（１）では、第４の態様において、複数の第１インダクタは、第１パワーアンプの出力側に接続されている。複数の第２インダクタは、第２パワーアンプの出力側に接続されている。複数の第１インダクタ及び複数の第２インダクタについて、回路として相対的に同一位置に配置される第１インダクタと第２インダクタとの組ごとに、当該組の第１インダクタと第２インダクタとで発生する磁束の向きが互いに異なる。

　第７の態様の高周波モジュール（１）では、第５又は第６の態様において、複数の第１インダクタは、磁束の向きが互いに異なるように配置される。

　この構成によると、第１送信信号の品質の低下を抑制することができる。

　第８の態様の高周波モジュール（１）では、第５～第７のいずれかの態様において、複数の第２インダクタは、磁束の向きが互いに異なるように配置される。

　第９の態様の高周波モジュール（１）では、第４～第８のいずれかの態様において、第１パワーアンプは、第１差動パワーアンプ（１３）である。第２パワーアンプは、第２差動パワーアンプ（１５）である。第１差動パワーアンプ（１３）は、第１トランス（１２０）を有している。第２差動パワーアンプ（１５）は、第２トランス（２２０）を有している。第１トランス（１２０）で発生する磁束（Ｐ２）の向きと、第２トランス（２２０）で発生する磁束（Ｐ４）の向きと、は互いに異なる。

　この構成によると、同時通信で第１送信信号及び第２送信信号の双方の送信を行う場合にアイソレーションの低下をより抑制することができる。

　第１０の態様の高周波モジュール（１）では、第４～第９のいずれかの態様において、第１パワーアンプは、第１差動パワーアンプ（１３）である。第２パワーアンプは、第２差動パワーアンプ（１５）である。第１差動パワーアンプ（１３）は、第１バラン（１１０）を有している。第２差動パワーアンプ（１５）は、第２バラン（２１０）を有している。第１バラン（１１０）で発生する磁束（Ｐ１）の向きと、第２バラン（２１０）で発生する磁束（Ｐ３）の向きと、は互いに異なる。

　第１１の態様の高周波モジュール（１）では、第１～第１０のいずれかの態様において、第１送信信号は、第４世代移動通信規格で規定された第１周波数帯域の信号である。第２送信信号は、第４世代移動通信規格で規定された第２周波数帯域の信号である。

　この構成によると、第４世代移動通信規格で規定された第１周波数帯域の信号、及び第４世代移動通信規格で規定された第２周波数帯域の信号を、同時通信で送信する場合にアイソレーションの低下を抑制することができる。

　第１２の態様の高周波モジュール（１）では、第１～第１０のいずれかの態様において、第１送信信号は、第５世代移動通信規格で規定された第１周波数帯域の信号である。第２送信信号は、第５世代移動通信規格で規定された第２周波数帯域の信号である。

　この構成によると、第５世代移動通信規格で規定された第１周波数帯域の信号、及び第５世代移動通信規格で規定された第２周波数帯域の信号を、同時通信で送信する場合にアイソレーションの低下を抑制することができる。

　第１３の態様の高周波モジュール（１）では、第１～第１０のいずれかの態様において、第１送信信号及び第２送信信号のうち一方の送信信号は第４世代移動通信規格で規定された第１周波数帯域の信号である。第１送信信号及び第２送信信号のうち他方の送信信号は第５世代移動通信規格で規定された第２周波数帯域の信号である。

　この構成によると、第４世代移動通信規格で規定された第１周波数帯域の信号、及び第５世代移動通信規格で規定された第２周波数帯域の信号を、同時通信で送信する場合にアイソレーションの低下を抑制することができる。

　第１４の態様の高周波モジュール（１Ａ）では、第１～第３のいずれかの態様において、第１差動パワーアンプ（１３Ａ）は、入力される第１送信信号の電力レベルにかかわらず、第１送信信号を増幅して、増幅された第１送信信号を出力する。第２差動パワーアンプ（１５Ａ）は、入力される第２送信信号の電力レベルが基準電力レベル以上になると、第２送信信号を増幅して、増幅された前記第２送信信号を出力する。

　この構成によると、同時通信で送信する場合にアイソレーションの低下を抑制することができる。

　第１５の態様の高周波モジュール（１Ａ）では、第１４の態様において、第１差動パワーアンプ（１３Ａ）は、第１インダクタ（Ｌ５５）を有している。第２差動パワーアンプ（１５Ａ）は、第２インダクタ（Ｌ６５）を有している。第１インダクタ（Ｌ５５）で発生する磁束（Ｐ６３）の向きと、第２インダクタ（Ｌ６５）で発生する磁束（Ｐ６３）の向きと、は互いに異なる。

　第１６の態様の通信装置（５００）は、第１～第１５のいずれかの態様の高周波モジュール（１）と、高周波モジュール（１）を通る高周波信号を処理する信号処理回路（８０）と、を備える。

　　１，１Ａ　高周波モジュール
　　２ａ，２ｂ　アンテナ端子
　　３　アンテナスイッチ
　　４　第１送信フィルタ
　　４Ａ　フィルタ回路
　　５　第２送信フィルタ
　　１０，１０Ａ　増幅部
　　１０ａ　第１入力端子
　　１０ｂ　第１出力端子（出力端子）
　　１０ｃ，１０ｄ　端子
　　１０ｅ　第２入力端子
　　１０ｆ　第２出力端子
　　１０ｇ，１０ｈ　端子
　　１１，１１Ａ　第１増幅部
　　１２，１２Ａ　第２増幅部
　　１３，１３Ａ　第１差動パワーアンプ
　　１４　第１出力整合回路
　　１５，１５Ａ　第２差動パワーアンプ
　　１６　第２出力整合回路
　　３１ａ，３１ｂ　共通端子
　　３２，３３　選択端子
　　５０ａ，５０ｂ　アンテナ
　　８０　信号処理回路
　　８１　ベースバンド信号処理回路
　　８２　ＲＦ信号処理回路
　　１０１，１０１Ａ　第１差動増幅素子
　　１０２，１０２Ａ　第２差動増幅素子
　　１１０，１１０Ａ　第１バラン（非平衡－平衡変換回路）
　　１２０，１２０Ａ　第１トランス
　　２０１，２０１Ａ　第３差動増幅素子
　　２０２，２０２Ａ　第４差動増幅素子
　　２１０，２１０Ａ　第２バラン
　　２２０，２２０Ａ　第２トランス
　　３００，３００Ａ　基板
　　３０１，３０１Ａ　実装面
　　３１０，３１０Ａ　第１チップ
　　３２０，３２０Ａ　第２チップ
　　５００　通信装置
　　Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ３３，Ｃ５１，Ｃ５２，Ｃ６１，Ｃ６２　キャパシタ
　　Ｌ１，Ｌ５１　入力側第１次コイル
　　Ｌ２，Ｌ５２　入力側第２次コイル
　　Ｌ３，Ｌ５３　出力側第１次コイル
　　Ｌ４，Ｌ５４　出力側第２次コイル
　　Ｌ５，Ｌ２５，Ｌ５６，Ｌ６６　コイル
　　Ｌ５５　第１インダクタ
　　Ｌ１１，Ｌ１２，Ｌ１３，Ｌ３１．Ｌ３２，Ｌ３３　インダクタ
　　Ｌ２１，Ｌ６１　入力側第３次コイル
　　Ｌ２２，Ｌ６２　入力側第４次コイル
　　Ｌ２３，Ｌ６３　出力側第３次コイル
　　Ｌ２４，Ｌ６４　出力側第４次コイル
　　Ｌ６５　第２インダクタ
　　Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３，Ｐ５１，Ｐ５２，Ｐ５３，Ｐ６１，Ｐ６２，Ｐ６３　磁束
　　Ｒ１，Ｒ２，Ｒ２１，Ｒ２２　抵抗

Claims

　第１送信信号を増幅する第１差動パワーアンプに含まれる第１トランスと、
　前記第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプに含まれる第２トランスと、を備え、
　前記第１トランスで発生する磁束の向きと、前記第２トランスで発生する磁束の向きと、は互いに異なる、
　高周波モジュール。
　第１送信信号を増幅する第１差動パワーアンプに含まれる第１バランと、
　前記第１送信信号と同時通信される第２送信信号を増幅する第２差動パワーアンプに含まれる第２バランと、を備え、
　前記第１バランで発生する磁束の向きと、前記第２バランで発生する磁束の向きと、は互いに異なる、
　高周波モジュール。
　前記第１差動パワーアンプは、第１トランスを、更に含み、
　前記第２差動パワーアンプは、第２トランスを、更に含み、
　前記第１トランスで発生する磁束の向きと、前記第２トランスで発生する磁束の向きと、は互いに異なる、
　請求項２に記載の高周波モジュール。
　第１送信信号を増幅する第１パワーアンプと、
　前記第１送信信号と同時通信される第２送信信号を増幅する第２パワーアンプと、
　前記第１パワーアンプの出力側に接続される第１インダクタと、
　前記第２パワーアンプの出力側に接続される第２インダクタと、を備え、
　前記第１インダクタで発生する磁束の向きと、前記第２インダクタで発生する磁束の向きと、は互いに異なる、
　高周波モジュール。
　複数の前記第１インダクタは、前記第１パワーアンプの出力側に接続されており、
　複数の前記第２インダクタは、前記第２パワーアンプの出力側に接続されており、
　複数の前記第１インダクタ及び複数の前記第２インダクタについて、距離に基づいた第１インダクタと第２インダクタとの組ごとに、当該組の前記第１インダクタと前記第２インダクタとで発生する磁束の向きが互いに異なる、
　請求項４に記載の高周波モジュール。
　複数の前記第１インダクタは、前記第１パワーアンプの出力側に接続されており、
　複数の前記第２インダクタは、前記第２パワーアンプの出力側に接続されており、
　複数の前記第１インダクタ及び複数の前記第２インダクタについて、回路として相対的に同一位置に配置される第１インダクタと第２インダクタとの組ごとに、当該組の前記第１インダクタと前記第２インダクタとで発生する磁束の向きが互いに異なる、
　請求項４に記載の高周波モジュール。
　前記複数の第１インダクタは、磁束の向きが互いに異なる、
　請求項５又は６に記載の高周波モジュール。
　前記複数の第２インダクタは、磁束の向きが互いに異なる、
　請求項５～７のいずれか一項に記載の高周波モジュール。
　前記第１パワーアンプは、第１差動パワーアンプであり、
　前記第２パワーアンプは、第２差動パワーアンプであり、
　前記第１差動パワーアンプは、第１トランスを有し、
　前記第２差動パワーアンプは、第２トランスを有し、
　前記第１トランスで発生する磁束の向きと、前記第２トランスで発生する磁束の向きと、は互いに異なる、
　請求項４～８のいずれか一項に記載の高周波モジュール。
　前記第１パワーアンプは、第１差動パワーアンプであり、
　前記第２パワーアンプは、第２差動パワーアンプであり、
　前記第１差動パワーアンプは、第１バランを有し、
　前記第２差動パワーアンプは、第２バランを有し、
　前記第１バランで発生する磁束の向きと、前記第２バランで発生する磁束の向きと、は互いに異なる、
　請求項４～９のいずれか一項に記載の高周波モジュール。
　前記第１送信信号は、第４世代移動通信規格で規定された第１周波数帯域の信号であり、
　前記第２送信信号は、前記第４世代移動通信規格で規定された第２周波数帯域の信号である、
　請求項１～１０のいずれか一項に記載の高周波モジュール。
　前記第１送信信号は、第５世代移動通信規格で規定された第１周波数帯域の信号であり、
　前記第２送信信号は、前記第５世代移動通信規格で規定された第２周波数帯域の信号である、
　請求項１～１０のいずれか一項に記載の高周波モジュール。
　前記第１送信信号及び前記第２送信信号のうち、一方の送信信号は第４世代移動通信規格で規定された第１周波数帯域の信号であり、他方の送信信号は第５世代移動通信規格で規定された第２周波数帯域の信号である、
　請求項１～１０のいずれか一項に記載の高周波モジュール。
　前記第１差動パワーアンプは、入力される第１送信信号の電力レベルにかかわらず、前記第１送信信号を増幅して、増幅された前記第１送信信号を出力し、
　前記第２差動パワーアンプは、入力される第２送信信号の電力レベルが基準電力レベル以上になると、前記第２送信信号を増幅して、増幅された前記第２送信信号を出力する、
　請求項１～３のいずれか一項に記載の高周波モジュール。
　前記第１差動パワーアンプは、第１インダクタを有し、
　前記第２差動パワーアンプは、第２インダクタを有し、
　前記第１インダクタで発生する磁束の向きと、前記第２インダクタで発生する磁束の向きと、は互いに異なる、
　請求項１４に記載の高周波モジュール。
　請求項１～１５のいずれか一項に記載の高周波モジュールと、
　前記高周波モジュールを通る高周波信号を処理する信号処理回路と、を備える、
　通信装置。