WO2022009720A1 - 固体撮像装置、撮像方法および電子機器 - Google Patents

固体撮像装置、撮像方法および電子機器 Download PDF

Info

Publication number
WO2022009720A1
WO2022009720A1 PCT/JP2021/024364 JP2021024364W WO2022009720A1 WO 2022009720 A1 WO2022009720 A1 WO 2022009720A1 JP 2021024364 W JP2021024364 W JP 2021024364W WO 2022009720 A1 WO2022009720 A1 WO 2022009720A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
input end
amplifier
gain
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/024364
Other languages
English (en)
French (fr)
Inventor
輝和 田中
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/003,417 priority Critical patent/US12088936B2/en
Publication of WO2022009720A1 publication Critical patent/WO2022009720A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Definitions

  • the present disclosure relates to a solid-state image sensor, an image pickup method, and an electronic device.
  • CMOS Complementary Metal Oxide Semiconductor
  • a detection circuit is provided for each pixel address to detect in real time that the amount of light received by the pixel exceeds the threshold value as an address event.
  • Asynchronous solid-state image sensors are known.
  • Such a solid-state image sensor that detects an address event for each pixel is called a DVS (Dynamic Vision Sensor).
  • the photocurrent output from the photoelectric conversion element is converted into a logarithmic voltage signal, and this voltage signal is compared with a threshold value by a comparator to detect an address event. ..
  • the contrast sensitivity of the DVS can be adjusted by controlling the threshold value in the comparator.
  • the contrast sensitivity in DVS, for example, in order to widen the dynamic range, it may be desired to lower the contrast sensitivity. As described above, it is possible to lower the contrast sensitivity by controlling the threshold value for the comparator. However, if the gain of the comparator itself is high, the control range of the contrast sensitivity is limited to the voltage range in which the threshold value can be set.
  • the solid-state imaging device has a generation unit that generates a voltage corresponding to the logarithmic value of the photocurrent, a capacitor in which the voltage generated by the generation unit is applied to the first electrode, and a first input end.
  • the second electrode of the capacitor was connected, the first reference voltage was applied to the second input end, and the voltage applied to the first input end and the voltage applied to the second input end were compared.
  • the first amplifier that outputs the comparison result, the switch unit that controls the connection between the output of the first amplifier and the first input end, and the output of the first amplifier are connected to the third input end.
  • a second amplifier that outputs a comparison result in which a second reference voltage is applied to the fourth input end and the voltage applied to the third input end is compared with the voltage applied to the fourth input end.
  • the first gain of the first amplifier is lower than the second gain of the second amplifier.
  • FIG. 1 is a block diagram showing a configuration of an example of an image pickup device as an electronic device applicable to each embodiment.
  • the image pickup device 100 includes an optical unit 110, a solid-state image pickup element 200, a recording unit 120, and a control unit 130.
  • the image pickup apparatus 100 a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the incident light and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 performs an image pickup operation that photoelectrically converts incident light and outputs a pixel signal.
  • the solid-state image sensor 200 generates output data by performing predetermined signal processing such as image recognition processing based on a pixel signal based on incident light, and supplies the generated output data to the recording unit 120 via a signal line 209. ..
  • the recording unit 120 records the output data supplied from the solid-state image sensor 200.
  • the control unit 130 controls the image pickup operation of the solid-state image pickup device 200 and the recording operation of the recording unit 120 according to, for example, a predetermined program.
  • FIG. 2 is a schematic diagram showing an example of the structure of the solid-state image sensor 200 applicable to each embodiment.
  • the solid-state image pickup device 200 has a laminated structure consisting of a detection chip 202 and a light receiving chip 201 laminated on the detection chip 202.
  • the light receiving chip 201 and the detection chip 202 are electrically connected via a connection portion such as a via.
  • the connection method between the light receiving chip 201 and the detection chip 202 is not limited to vias, and Cu—Cu bonding or bumps can also be applied.
  • FIG. 3 is a plan view of an example of the light receiving chip 201 applicable to each embodiment.
  • the light receiving chip 201 is provided with a light receiving unit 220 and via arrangement units 211, 212, and 213.
  • Vias connected to the detection chip 202 are arranged in the via arrangement units 211, 212, and 213. Further, a plurality of shared blocks 221 are arranged in a matrix arrangement on the light receiving unit 220.
  • a plurality of light receiving circuits 31 are arranged in a matrix in each of the shared blocks 221.
  • four light receiving circuits 31 are arranged in 2 rows ⁇ 2 columns for each shared block 221. These four light receiving circuits 31 share the circuit on the detection chip 202. The details of the shared circuit will be described later.
  • the number of light receiving circuits 31 in the shared block 221 is not limited to four. For example, two or three light receiving circuits 31 may be arranged in the shared block 221 or five or more light receiving circuits 31 may be arranged. Furthermore, only one light receiving circuit 31 may be arranged in the shared block 221.
  • the light receiving circuit 31 includes a photoelectric conversion element, a logarithmic response circuit that generates a voltage signal corresponding to the logarithmic value of the optical current output from the photoelectric conversion element by logarithmic response, and a change in the voltage signal generated by the logarithmic response circuit. Includes a detection circuit that detects the amount.
  • a pixel address consisting of a row address and a column address is assigned to each of the light receiving circuits 31.
  • FIG. 4 is a plan view of an example of the detection chip 202 applicable to each embodiment.
  • the detection chip 202 is provided with via arrangement units 231, 232 and 233, a signal processing circuit 240, a row drive circuit 251 and a column drive circuit 252, and an address event detection unit 260.
  • Vias connected to the via arrangement portions 211, 212 and 213 of the light receiving chip 201 are arranged in the via arrangement portions 231, 232 and 233.
  • the address event detection unit 260 detects the presence or absence of an address event for each light receiving circuit 31, and generates a detection signal indicating the detection result.
  • the row drive circuit 251 selects a row address and outputs a detection signal corresponding to that row address to the address event detection unit 260.
  • the column drive circuit 252 selects a column address and causes the address event detection unit 260 to output a detection signal corresponding to the column address.
  • the signal processing circuit 240 executes predetermined signal processing on the detection signal from the address event detection unit 260.
  • the signal processing circuit 240 arranges the detection signal as a pixel signal in a two-dimensional grid-like, that is, a matrix-like array, and acquires image data having 2 bits of information for each pixel. Then, the signal processing circuit 240 executes signal processing such as image recognition processing on the image data.
  • FIG. 5 is a plan view of an example of the address event detection unit 260 applicable to each embodiment.
  • a plurality of detection blocks 32 are arranged in the address event detection unit 260.
  • the detection block 32 is arranged for each shared block 221 on the light receiving chip 201.
  • N is an integer
  • N detection blocks 32 are arranged.
  • Each detection block 32 is connected to the corresponding shared block 221.
  • FIG. 6 is a diagram showing a configuration of an example of a light receiving circuit 31 and a detection block 32 applicable to each embodiment.
  • the output of the light receiving circuit 31 is supplied to the detection block 32.
  • the detection block 32 includes a buffer 33 and a detection circuit 34.
  • the light receiving circuit 31 includes a photoelectric conversion element 310, transistors 311a, 311b, 312a and 312b which are nMOS (n-channel MetalOxide Semiconductor) transistors, and a transistor 313 which is a pMOS (p-channel MOS) transistor. , Equipped with.
  • the photoelectric conversion element 310 and the transistors 311a, 311b, 312a and 312b are arranged on the light receiving chip 201, for example, and the transistor 313 is arranged on the detection chip 202.
  • the photoelectric conversion element 310 outputs the photocurrent I pht according to the light reception.
  • the source of the transistor 311b is connected to the cathode of the photoelectric conversion element 310, and the drain is connected to the source of the transistor 311a.
  • the drain of the transistor 311a is connected to the power supply terminal Vdd.
  • the anode of the photoelectric conversion element 311 is connected to the ground terminal.
  • the gate of the transistor 312b is connected to the connection point between the cathode of the photoelectric conversion element 310 and the drain of the transistor 311b.
  • the source of the transistor 312b is connected to the ground terminal and the drain is connected to the source of the transistor 312a.
  • the gate of the transistor 311b is connected to the connection point between the drain of the transistor 312b and the source of the transistor 312a.
  • the drain of the transistor 312a is connected to the source of the transistor 313.
  • the drain of the transistor 313 is connected to the power supply terminal Vdd, and a predetermined bias voltage V bias is applied to the gate.
  • the gate of the transistor 311a is connected to the connection point between the drain of the transistor 312a and the source of the transistor 313.
  • the drains of the transistors 311b and 312b are connected to the power supply side, respectively, and form a source follower circuit, respectively.
  • the two source follower circuits with the transistors 311b and 312b are connected in a loop.
  • the drain is connected to the power supply side to form a source follower circuit, and the two source follower circuits by these transistors 311a and 312a are connected in a loop. That is, the light receiving circuit 31 shown in FIG. 6 includes a configuration in which a circuit in which two source follower circuits are connected in a loop is connected in series.
  • the photocurrent I pht output from the photoelectric conversion element 310 is converted into a voltage signal corresponding to the logarithmic value by the configuration in which the circuits in which the two source follower circuits are connected in a loop are connected in series. Further, the transistor 313 supplies a constant current to the transistors 312a and 312b. In this way, the light receiving circuit 31 functions as a generation unit that generates a voltage corresponding to the logarithmic value of the photocurrent.
  • the ground of the light receiving chip 201 and the ground of the detection chip 202 are separated from each other as a countermeasure against interference.
  • the voltage signal in which the optical current I pht is converted according to its logarithmic value is taken out from the connection point between the source of the transistor 313 and the drain of the transistor 312a, and the transistors 331 and 332, which are nMOS transistors, are taken out, respectively. It is input to the detection circuit 34 as a voltage signal V pd via the included buffer 33.
  • the detection circuit 34 includes a detection unit 340a, a memory 341, and a transfer circuit 342.
  • the detection unit 340a is supplied with the reset signal RST and the threshold voltage Vb, for example, from the row drive circuit 251.
  • the detection unit 340a performs determination processing based on the threshold value Vth for the voltage signal V pd input from the light receiving circuit 31 via the buffer 33, and outputs a signal V comp indicating a change in the light receiving amount in the photoelectric conversion element 310. ..
  • the signal V comp includes a signal V ON indicating a change in the received light amount in the positive (+) direction and a signal V OFF indicating a change in the negative (-) direction, and indicates the occurrence of an address event.
  • FIG. 7 is a diagram showing an example of the configuration of the detection unit 340a by the existing technology.
  • the detection unit 340a by the existing technique Fig. The configuration shown in 1 is applied.
  • the detection unit 340aa includes a capacitor C 1 , a comparator 3400, and a reset circuit 3401.
  • a voltage signal V pd is supplied to the first electrode, and an electric charge generated in response to light reception is supplied to the capacitor C 1 by the photoelectric conversion element 310.
  • the second electrode of the capacitor C 1 is connected to the inverting input end ( ⁇ ) of the comparator 3400.
  • the signal input to the inverting input end (-) of the comparator 3400 is a signal V diff that changes according to a change in the voltage signal V pd input to the first electrode of the capacitor C 1 .
  • the threshold voltage Vb supplied from the row drive circuit 251 is input to the non-inverting input end (+) of the comparator 3400.
  • the signal V comp output from the comparator 3400 is supplied to the memory 341 and stored.
  • the memory 341 is configured by a sampling circuit.
  • the sampling circuit can be realized by using, for example, a switch and a capacitor.
  • the memory 341 may be configured by a memory circuit such as a latch circuit or a flip-flop circuit.
  • the reset circuit 3401 is connected to the connection point between the second electrode of the capacitor C 1 and the inverting input end ( ⁇ ) of the comparator 3400.
  • the reset circuit 3401 is supplied with the reset signal RST from the row drive circuit 251.
  • the reset signal RST is a signal for selecting the time for activating the reset circuit 3401.
  • the row drive circuit 251 outputs a reset signal RST according to the signal V comp stored in the memory 341.
  • the reset circuit 3401 is activated by the reset signal RST to reset the state of the second electrode of the capacitor C 1. Therefore, at the second electrode of the capacitor C 1 , the signal V diff of the difference between the current voltage signal V pd and the past voltage signal V pd appears.
  • the comparator 3400 compares the voltage of this signal V diff with the threshold voltage Vb, and outputs the signal V comp as the comparison result.
  • the transfer circuit 342 for example, according to the column drive signal supplied from the column driver circuit 252 under the control of the control unit 130 reads the signal V comp from the memory 341, the read signal V comp, It is output from the detection block 32 as a detection output indicating the detection result of the address event by the detection block 32.
  • This detection output is supplied to, for example, the signal processing circuit 240.
  • the signal processing circuit 240 performs predetermined signal processing such as image recognition processing based on the detection output supplied from the detection block 32.
  • the detection output subjected to predetermined signal processing by the signal processing circuit 240 is recorded in, for example, the recording unit 120. Not limited to this, the detection output from the detection block 32 may be directly recorded on the recording unit 120.
  • the operation of the comparator 3400 by the existing technology will be explained in more detail.
  • the comparator 3400 detects an event in which the amount of light received by the photoelectric conversion element 310 increases and an event in which the amount of light received decreases.
  • the event in which the amount of light increases is referred to as a (+) event
  • the event in which the amount of light decreases is referred to as a (-) event.
  • the row drive circuit 251 When the event is detected, the row drive circuit 251 outputs the threshold voltage Vb of the voltage V off and supplies it to the comparator 3400, for example, according to the control of the control unit 130. On the other hand, when the (+) event is detected, the row drive circuit 251 outputs a threshold voltage Vb having a voltage V on lower than the voltage V off and supplies it to the comparator 3400, for example, according to the control of the control unit 130.
  • the row drive circuit 251 repeats, for example, voltage V off , voltage V on, and voltage V reset in chronological order to output as a threshold voltage Vb.
  • the voltage V reset is, for example, a voltage value between the voltage V off and the voltage V on.
  • the comparator 3400 When detecting an event, the comparator 3400 sets the signal V comp to a high level when the voltage of the signal V diff is less than the threshold voltage Vb which is the voltage V off , and this signal V comp is the memory 341. Is remembered in. This indicates that a (-) event, that is, a decrease in the amount of light, has been detected. If the voltage of the signal V diff is equal to or higher than the threshold voltage Vb (voltage V off ), the signal V comp output from the comparator 3400 becomes a low level, indicating that a decrease in the amount of light is not detected. ..
  • the comparator 3400 sets the signal V comp to the low level when the voltage of the signal V diff exceeds the threshold voltage Vb which is the voltage V on , and this signal V comp is stored in the memory 341. It will be remembered. This indicates that a (+) event, that is, an increase in the amount of light, has been detected. If the voltage of the signal V diff is equal to or less than the threshold voltage Vb (voltage V on ), the signal V comp output from the comparator 3400 becomes a high level, indicating that an increase in the amount of light is not detected.
  • the control unit 130 acquires the contents of the memory 341 via the row drive circuit 251, and based on the acquired contents of the memory 341 and the threshold voltage Vb, the signal from the memory 341 to the column drive circuit 252. Instructs to read V comp.
  • the operation of the light receiving circuit 31 and the detection block 32 according to the existing technique will be described more specifically.
  • the change in the amount of light received by the photoelectric conversion element 310 is converted into a change in the voltage signal V pd by the logarithmic conversion circuit included in the light receiving circuit 31.
  • the reset circuit 3401 is not active and does not conduct, the change in the voltage signal V pd is reflected in the signal V diff input to the inverting input end (-) of the comparator 3400 via the capacitor C 1. This is because the voltage across the capacitor C 1 stays at a constant voltage.
  • the comparator 3400 When the comparator 3400 is selected by the row drive circuit 251 , the voltage of the signal V diff input to the inverting input terminal ( ⁇ ) and the non-inverting input terminal (+) at the second electrode of the capacitor C 1 Compare with the applied threshold voltage Vb. The comparator 3400 outputs the signal V comp as a comparison result.
  • the signal V comp output from the comparator 3400 is stored in the memory 341 by, for example, the row drive circuit 251.
  • the row drive circuit 251 determines that the signal V comp stored in the memory 341 indicates a change in the amount of light received by the photoelectric conversion element 310 based on the stored contents of the memory 341 and the threshold voltage Vb , and resets the signal V comp.
  • the reset circuit 3401 is conducted.
  • the reset circuit 3401 becomes conductive, the voltage of the signal V diff at the inverting input end ( ⁇ ) of the comparator 3400 is reset to a known level. Therefore, the current voltage signal V pd is stored in the capacitor C 1.
  • the contrast sensitivity can be lowered by controlling the threshold voltage Vb applied to the comparator 3400.
  • the control range of the contrast sensitivity is limited to the settable voltage range of the threshold voltage Vb.
  • the comparator in the DVS circuit is connected in two stages, and the gain of the comparator on the input side is set lower than the gain of the comparator on the output side.
  • the range of the voltage signal V pd that can be input to the comparator on the input side can be expanded, and the contrast of the DVS circuit can be reduced.
  • FIG. 8A is a diagram showing an example of the configuration of the detection unit 340b according to the first embodiment.
  • the detection unit 340b includes a capacitor C 1 , comparators 40a and 41a connected in series, respectively having a configuration as an amplifier, and switch circuits 42 and 43.
  • the voltage signal V pd output from the light receiving circuit 31 is applied to the first electrode of the capacitor C 1 via the buffer 33, and the signal V diff from the second electrode is the first amplifier on the input side. It is input to the inverting input terminal (-) which is the first input end of the comparator 40a as an amplifier.
  • the selective output end of the switch circuit 42 is connected to the non-inverting input end (+), which is the second input end of the comparator 40a.
  • the switch circuit 42 includes three selective input ends 42a, 42b and 42c. Voltages V az , Vb on and Vb off are applied to the selective input terminals 42a, 42b and 42c, respectively.
  • the voltage Vb on is a threshold value for determining the (+) event.
  • the voltage Vb off is a threshold value for determining the ( ⁇ ) event.
  • the voltage V az is, for example, a voltage between the voltage Vb on and the voltage Vb off, and is a voltage at a reset level for resetting the event detected immediately before.
  • one of the input ends 42a, 42b and 42c is selected according to a control signal (not shown) from the row drive circuit 251 and the voltage applied to the selected input ends is applied to the selected input ends 42a, 42b and 42c.
  • the threshold voltage Vb A0 which is the first reference voltage signal, is applied to the non-inverting input end (+) of the comparator 40a.
  • the voltage of the signal V diff applied to the inverting input end ( ⁇ ) of the comparator 40a is directed from the voltage V az to the voltage V b on.
  • a (+) event is detected.
  • voltage of the signal V diff is, toward the voltage V az in the direction of the voltage Vb off, if it exceeds a voltage Vb off, (-) The event is detected.
  • the voltage of the signal V diff is, toward the voltage V az in the direction of the voltage Vb on, does not exceed a voltage Vb on, and, toward the voltage V az in the direction of the voltage Vb off, does not exceed the voltage Vb off In this case, neither the (+) event nor the (-) event is detected.
  • the voltage of the signal V diff is, toward the voltage V az in the direction of the voltage Vb on, exceeds the voltage Vb on
  • the voltage of the “signal V diff is the voltage Vb on
  • the voltage of the signal V diff exceeds the voltage Vb off from the voltage V az toward the voltage Vb off
  • the voltage of the signal V diff exceeds the voltage Vb off. It will be explained as “ta”.
  • the voltage of the signal V diff exceeds the voltage Vb on " and “the voltage of the signal V diff exceeds the voltage Vb off” are summarized as "the voltage of the signal V diff exceeds the threshold voltage Vb A0" . It may be said that it has exceeded.
  • these voltages Vb on and Vb off have variable voltage values.
  • the larger the absolute value of the difference between the voltage values of the voltages Vb on and Vb off and the voltage V az the lower the detection sensitivity (contrast sensitivity) of the change in the amount of light. This corresponds to lowering the gain of the comparator 40a.
  • the voltages Vb on and Vb off function as a gain changing unit that changes the gain of the comparator 40a.
  • the output from which any of the voltages Vb on , Vb off, and V az is selected is applied to the inverting input end ( ⁇ ) of the comparator 40a as the threshold voltage Vb A00.
  • the comparator 40a compares the threshold voltage Vb A0 applied to the non-inverting input end (+) with the voltage of the signal V diff input to the inverting input terminal (-), and outputs the signal V comp1 as a comparison result. ..
  • the output end of the comparator 40a is connected to the inverting input terminal (-) as the third input terminal of the comparator 41a as the second amplifier which is the output side amplifier, and is also connected to one end of the switch circuit 43. ..
  • the other end of the switch circuit 43 is connected to the connection point between the second electrode of the capacitor C 1 and the inverting input end ( ⁇ ) of the comparator 40a.
  • the switch circuit 43 corresponds to the reset circuit 3401 shown in FIG. 7, and the conduction / non-conduction state is controlled by, for example, a control signal (not shown) from the row drive circuit 251.
  • a control signal not shown
  • a predetermined threshold voltage Vb A1 as a second reference voltage is applied to the non-inverting input terminal (+) as the fourth input terminal.
  • the comparator 41a compares the signal V comp1 applied to the inverting input end ( ⁇ ) with the threshold voltage Vb A1 input to the non-inverting input end (+), and outputs a signal V comp2 indicating the comparison result.
  • This signal V comp2 is output from the detection unit 340a and stored in the memory 341.
  • FIG. 8B is a circuit diagram showing an example of the configuration of the detection unit 340b according to the first embodiment.
  • the comparator 40a includes a transistor 401 which is a pMOS transistor and a transistor 402 which is an nMOS transistor. Further, in this example, the switch circuit 43 is composed of an nMOS transistor.
  • the source is connected to the power supply terminal Vdd and the drain is connected to the drain of the transistor 402.
  • the source of the transistor 402 is connected to the ground terminal.
  • the signal V comp1 which is the output of the comparator 40a is taken out from the connection point between the drain of the transistor 401 and the drain of the transistor 402.
  • one end of the switch circuit 43 (for example, a drain of an nMOS transistor) is connected to the connection point.
  • the second electrode of the capacitor C 1 is connected to the gate of the transistor 401, and the other end of the switch circuit 43 (for example, the source of the nMOS transistor) is connected to the connection point between the gate of the transistor 401 and the capacitor C 1.
  • the comparator 41a includes a transistor 411 which is a pMOS transistor and a transistor 412 which is an nMOS transistor.
  • the source of the transistor 411 is connected to the power supply terminal Vdd and the drain is connected to the drain of the transistor 412.
  • the source of transistor 412 is connected to the ground terminal.
  • connection point between the drain of the transistor 401 in the comparator 40a and the drain of the transistor 402 is connected to the gate of the transistor 411 in the comparator 41a. That is, the signal V comp1 which is the output of the comparator 40a taken out from the connection point is applied to the gate of the transistor 411. A predetermined threshold voltage Vb A1 is applied to the gate of the transistor 412. The signal V comp2, which is the output of the comparator 41a, is taken out from the connection point between the drain of the transistor 411 and the drain of the transistor 412.
  • the comparator 40a compares the voltage of the signal V diff applied to the gate of the transistor 401 with the threshold voltage Vb A0 applied to the gate of the transistor 402. As a result of comparison, when the voltage of the signal V diff exceeds the threshold voltage Vb A0 , the comparator 40a changes the state of the signal V comp1 which is the output of the comparator 40a from, for example, a high level to a low level.
  • the comparison operation by the comparator 40a will be described.
  • the threshold voltage Vb A0 voltage Vb on , Vb off, or V az
  • the drain of the transistor 402 corresponds to the voltage applied to the gate.
  • the drain current Ids n flows.
  • a drain current Ids p flows through the transistor 401 when a voltage (voltage V diff ) at the gate of the transistor 401, which is a pMOS transistor, is applied.
  • the comparator 41a compares the signal V comp1 which is the output of the comparator 40a with the threshold voltage Vb A1 applied to the gate of the transistor 412. When the signal V comp1 exceeds the threshold voltage Vb A1 , the comparator 41a changes the state of the signal V comp2, which is the output of the comparator 41a, from, for example, a low level to a high level.
  • the drain current Ids n of the transistor 402 changes depending on the gate potential of the transistor 402, which is an nMOS transistor.
  • the drain current Ids p in the transistor 401 which is a pMOS transistor, which is balanced with the drain current Ids n , also changes.
  • the potential applied to the gate of the transistor 401 also changes, and the threshold value appears to change from the transistor 401.
  • changes in the threshold voltages Vb on and Vb off in the direction in which the amount of change in the gate potential of the transistor 401 required up to the threshold becomes large appear to have reduced the inversion ability of the comparator 40a, and the comparator 40a It can be considered equivalent to lowering the gain.
  • the comparator 40a has an inverting input terminal (-) with respect to the signal V diff input to the threshold determination by the threshold voltage Vb a0, configured to run slowly compared to a threshold decision in the comparator 41a. That is, in the comparator 40a, the falling (or rising) speed of the signal V comp1 when the voltage (signal V diff ) input to the inverting input end (-) exceeds the threshold voltage Vb A0 is inverted in the comparator 41a.
  • the voltage (signal V comp1 ) input to the input end (-) is set to be slower than the rising (or falling) speed of the signal V comp2 when the threshold voltage Vb A1 is exceeded.
  • the transistors 401 and 411 are used as pMOS transistors, and the transistors 402 and 412 are used as nMOS transistors, respectively, but this is not limited to this example.
  • the transistors 401 and 411 may be nMOS transistors, respectively, and the transistors 402 and 412 may be pMOS transistors, respectively.
  • FIG. 9 is a schematic diagram for explaining the operation of the detection unit 340b according to the first embodiment.
  • the horizontal axis represents time and the vertical axis represents each voltage.
  • Section (a) of FIG. 9 shows an example of the operation of the detection unit 340a by the existing technique described with reference to FIG. 7.
  • the upper part of this section (a) shows the voltage signal V pd applied to the first electrode of the capacitor C 1
  • the lower part shows the signal V comp output from the comparator 3400. Further, here, the (+) event in which the amount of light is increased is shown.
  • the voltage signal V pd is assumed that for example, starts increasing at time t 10.
  • Comparator 3400 at time t 10 is outputting a signal V comp high state.
  • the comparator 3400 outputs a high voltage V comp. It is assumed that the voltage signal V pd exceeds the threshold voltage Vb at time t 12.
  • the comparator 3400 the fall begins in front of the time t 11 from the signal V comp time t 11, at time t 13, and the fall of the signal V comp is completed, the signal V comp is a transition to a low state.
  • Section (b) of FIG. 9 shows an example of the operation of the detection unit 340b according to the first embodiment described with reference to FIGS. 8A and 8B. Similar to the above, the upper part of this section (b) shows the voltage signal V pd applied to the first electrode of the capacitor C 1 , the middle part shows the signal V comp1 output from the comparator 40a, and the lower part further shows. Indicates the signal V comp2 output from the comparator 41a.
  • the change in the voltage signal V pd in the upper part of the section (b) is the same as the change in the voltage signal V pd in the upper part of the section (a). Further, it is assumed that the threshold voltage Vb A0 in the comparator 40a is the same as the threshold voltage Vb in the comparator 3400.
  • the voltage signal V pd starts to rise at time t 20 (corresponding to the above time t 10 ), for example.
  • the comparator 40a outputs a high signal V comp1. It is assumed that the voltage signal V pd exceeds the threshold voltage Vb A0 at time t 21.
  • the slope of the rise of the voltage signal V pd is the same as the slope in the section (a) of FIG. 9, and the time t 20 to t 21 is the same as the time t 10 to t 11 described above. It shall be.
  • the falling edge of signal V comp1 is started from the front of the time t 21 the time t 21.
  • the falling start time t 21 is a time before the above time t 11. Will be.
  • the comparator 41a compares this signal V comp1 with the threshold voltage Vb A1 .
  • the comparator 41a outputs the low signal V comp2. It is assumed that the voltage of the signal V comp1 exceeds the threshold voltage Vb A1 at time t 24. In this case, the voltage of the signal V comp1 exceeds the threshold voltage Vb A1 in the negative direction.
  • the comparator 41a it is started rising in front of the time t 23 signal V comp2 from time t 24, at time t 25, and the rise of the signal V comp2 is completed, the signal V comp2 is transited to high state.
  • This time t 25 corresponds to the determination result by the threshold voltage Vb A1 for the slowly changing signal V comp1. Therefore, according to the existing technology, the time is delayed more than the time t 13 when the determination by the threshold voltage Vb is directly performed for the voltage signal V pd. Therefore, according to the detection unit 340b according to the first embodiment, by appropriately setting the threshold voltage Vb A1 for the comparator 41a, the input change amount ⁇ V pd until the determination of the voltage signal V pd is input by the existing technique. It is possible to take a larger amount than the change amount ⁇ V pd. As a result, the contrast sensitivity can be lowered as compared with the detection unit 340a according to the existing technology.
  • the slow change of the signal V comp1 can generally be realized by changing the circuit constant.
  • the change in the signal V comp1 can be moderated by reducing the gain of the comparator 40a by increasing the drain current of the transistor 402 or reducing the W size of the transistor 401.
  • FIG. 10 is a flowchart of an example for explaining the operation of the detection unit 340b according to the first embodiment.
  • step S100 in the detection unit 340b, the voltage of the voltage signal V pd corresponding to the logarithmic value of the photocurrent I pht output from the photoelectric conversion element 310 is applied to the first electrode of the capacitor C 1.
  • the comparator 40a as the first amplifier having the first gain is applied to the first input end which is the inverting input end ( ⁇ ), and the first capacitor C 1 is applied.
  • the voltage of the signal V diff of the 2 electrodes is compared with the reference voltage of 1 applied to the second input end which is the non-inverting input end (+).
  • the first reference voltage is the threshold voltage Vb A0 at which the voltages Vaz , Vb on and Vb off are switched at predetermined timings.
  • the comparator 40a outputs the signal V comp1 as a comparison result of comparing the voltage of the signal V diff and the threshold voltage Vb A0.
  • the signal V comp1 output from the comparator 40a is input to the third input end (-) of the comparator 41a as a second amplifier having a second gain higher than the first gain. ..
  • the comparator 41a has the voltage of the signal V comp1 which is the output of the comparator 40a input to the third input end and the fourth as the non-inverting input end (+). Compare with the second reference voltage applied to the input end.
  • the second reference voltage is a predetermined threshold voltage Vb A1 .
  • the comparator 41a compares the voltage of the signal V comp1 output from the comparator 40a with the threshold voltage Vb A1, and outputs the signal V comp2 as a comparison result.
  • the signal V comp2 output from the comparator 41a is output from the detection unit 340b and stored in the memory 341, for example.
  • FIG. 11A is a diagram showing an example of the configuration of the detection unit 340c according to the first modification of the first embodiment.
  • the voltages Vb on and Vb off applied to the selective input terminals 42b and 42c of the switch circuit 42 have fixed voltage values, respectively. Further, the gain of the comparator 40b is variable.
  • FIG. 11B is a circuit diagram showing an example of the configuration of the detection unit 340c according to the first modification of the first embodiment.
  • transistors 403 and 404 which are pMOS transistors, are added to the comparator 40a shown in FIG. 8B described above, respectively.
  • Other configurations are the same as the configurations described with reference to FIG. 8B, and thus the description thereof will be omitted here.
  • the gate is connected to the gate of the transistor 401, the source is connected to the source of the transistor 401, and the drain is connected to the source of the transistor 404. Further, in the transistor 404, the drain is connected to the drain of the transistor 401. That is, the transistor 403 is connected in parallel with the transistor 401 when the transistor 404 is in the ON state. Therefore, by controlling the voltage applied to the gate of the transistor 404, it is possible to switch whether the transistor 401 is used alone or connected in parallel with the transistor 403. That is, by controlling the voltage applied to the gate of the transistor 404, the elements constituting the comparator 40b can be switched.
  • the transistors 401 and 403 By connecting the transistors 401 and 403 in parallel, it is possible to obtain a larger gain than when the transistors 401 are used alone. For example, in normal or weak light intensity environment, the transistor 404 is turned on and the transistors 401 and 403 are connected in parallel, and in the high light intensity environment, the transistor 404 is turned off and the transistor 401 is used alone. Can be considered.
  • the gain of the comparator 40b on the input side can be changed, so that the contrast sensitivity is lowered as compared with the detection unit 340a by the existing technology. Can be made to.
  • FIG. 12 is a diagram showing an example of the configuration of the detection unit 340d according to the second modification of the first embodiment.
  • the comparator 40c is configured by, for example, a circuit similar to the comparator 40a shown in FIG. 8B, and is subjected to negative feedback by the capacitor C 2 and the capacitor C 3 via the switch circuit 46 to obtain an amplifier (operational amplifier). ) Can be used.
  • the output end of the comparator 40c is connected to one end of the switch circuit 43, one end of the capacitor C 2 , and one end of the switch circuit 46.
  • the other end of the switch circuit 46 is connected to one end of the capacitor C 3.
  • the other ends of the switch circuit 43 and the capacitors C 2 and C 3 are connected to the inverting input end ( ⁇ ) of the comparator 40c. Further, a voltage V az is applied to the non-inverting input end (+) of the comparator 40c.
  • the output end of the comparator 40c is connected to the inverting input end ( ⁇ ).
  • the selected output end of the switch circuit 44 is connected to the non-inverting input end (+) of the comparator 41a.
  • Voltages Vb on and Vb off are connected to the selective input ends 44a and 44b of the switch circuit 44, respectively.
  • the switch circuit 44 selects one of the selection input ends 44a and 44b according to the control of the row drive circuit 251 and sets one of the voltages Vb on and Vb off as the threshold voltage Vb A1 as the non-inverting input end of the comparator 41a. Enter in (+).
  • the gain G of the comparator 40c as an amplifier is determined based on the ratio of the capacitance of the capacitor C 1 to the capacitance of the capacitor to be negatively feedback connected. That is, the gain G of the comparator 40c is obtained by the following equation (1) when the switch circuit 46 is in the conductive state and by the following equation (2) when the switch circuit 46 is in the non-conducting state.
  • G C 1 / (C 2 + C 3 )... (1)
  • G C 1 / C 2 ... (2)
  • the switch circuit 46 functions as a gain changing unit that changes the capacitance of the capacitors C2 and C3 as the elements constituting the comparator 40c and changes the gain of the comparator 40c.
  • the switch circuit 46 when the switch circuit 46 is used in an environment with a large amount of light, a large change in the amount of light can be detected by setting the switch circuit 46 in a conductive state, and in an environment where the amount of light is weak, the switch circuit 46 is set in a non-conducting state to detect a weak change in the amount of light. It can be possible.
  • the signal V comp1 output from the comparator 40a is input to the inverting input end ( ⁇ ) of the comparator 41a.
  • the comparator 41a combines the threshold voltage Vb A1 due to the voltage Vb on or Vb off applied to the non-inverting input terminal (+) via the switch circuit 44 and the signal V comp1 input to the inverting input terminal (-). The comparison is performed, and the signal V comp2 is output as the comparison result.
  • FIG. 13 is a diagram showing an example of the configuration of the detection unit 340e according to the third modification of the first embodiment.
  • the comparator 40c is configured by, for example, the same circuit as the comparator 40a shown in FIG. 8B, and is subjected to negative feedback by a capacitor C 2 connected in parallel and a resistor R 2 which is a variable resistor to obtain an amplifier ( It can be used as an operational amplifier).
  • the output end of the comparator 40c is connected to one end of the switch circuit 43, one end of the capacitor C 2 , and one end of the resistor R 2.
  • the other ends of each of the capacitor C 2 and the resistor R 2 are connected to the inverting input end ( ⁇ ) of the comparator 40c.
  • the other end of the resistor R 1 having a variable resistance value to which the voltage signal V pd is input to one end is connected to the first electrode of the capacitor C 1.
  • the second electrode of the capacitor C 1 is connected to the inverting input end ( ⁇ ) of the comparator 40c together with the other ends of the capacitor C 2 and the resistor R 2.
  • comparator 41a Since the comparator 41a has the same configuration as shown in FIG. 12, the description thereof is omitted here.
  • the gain G of the comparator 40c as an amplifier is determined based on the ratio of the resistance value of the resistor R1 to the resistance value of the resistor R2 connected by negative feedback. That is, the gain G of the comparator 40c is obtained by the following equation (3).
  • G R 2 / R 1 ... (3)
  • the gain G of the comparator 40c can be changed by changing the resistance value of at least one of the resistors R 1 and R 2.
  • the gain G of the comparator 40c can be made smaller, and the signal V diff at the inverting input end (-) can be made smaller. It is possible to widen the dynamic range for. That is, at least one of the resistors R 1 and R 2 functions as a gain changing unit that changes the resistance of the resistors R 1 or R 2 as an element constituting the comparator 40c and changes the gain of the comparator 40c.
  • the resistance value of the resistor R 2 when used in an environment with a large amount of light, the resistance value of the resistor R 2 can be reduced to detect a large change in the amount of light, and the resistance value of the resistor R 2 can be increased in an environment where the amount of light is weak. It is possible to detect a weak change in the amount of light.
  • the signal V comp1 output from the comparator 40a is input to the inverting input end ( ⁇ ) of the comparator 41a.
  • the comparator 41a combines the threshold voltage Vb A1 due to the voltage Vb on or Vb off applied to the non-inverting input terminal (+) via the switch circuit 44 and the signal V comp1 input to the inverting input terminal (-). The comparison is performed, and the signal V comp2 is output as the comparison result.
  • FIG. 14A is a diagram showing an example of the configuration of the detection unit 340f according to the second embodiment.
  • the detector 340f includes a capacitor C 1 , comparators 40a and 41a connected in series, respectively having a configuration as an amplifier, and switch circuits 43 and 44.
  • the voltage signal V pd output from the light receiving circuit 31 is applied to the first electrode of the capacitor C 1 via the buffer 33, and the signal V diff from the second electrode is the input side amplifier of the comparator 40a. It is input to the inverting input end (-). A voltage V az is applied to the non-inverting input end (+) of the comparator 40a.
  • the comparator 40a has an inverting input terminal (-) with respect to the signal V diff input to the threshold determination by the threshold voltage Vb a0, comparator It is configured to be executed more slowly than the threshold value determination in 41a.
  • the signal V comp1 output from the comparator 40a is input to the inverting input end ( ⁇ ) of the comparator 41a.
  • the selective output end of the switch circuit 45 is connected to the non-inverting input end (+) of the comparator 41a.
  • voltages Vb on and Vb off whose voltage values are variable are connected to the selection input terminals 45a and 45b, respectively.
  • the switch circuit 45 selects one of the selection input ends 45a and 45b according to the control of the row drive circuit 251 and sets one of the voltages Vb on and Vb off as the threshold voltage Vb A1 as the non-inverting input end of the comparator 41a. Enter in (+).
  • these voltages Vb on and Vb off have variable voltage values.
  • the smaller the absolute value of the difference between the voltage values of the voltages Vb on and Vb off and the voltage V az the higher the detection sensitivity (contrast sensitivity) of the change in the amount of light.
  • the gain of the comparator 40a becomes relatively low.
  • the voltages Vb on and Vb off function as a gain changing unit that changes the gain of the comparator 41a.
  • FIG. 14B is a circuit diagram showing an example of the configuration of the detection unit 340f according to the second embodiment.
  • the comparator 40a shown in FIG. 14B has the same configuration as the comparator 40a shown in FIG. 8B except that a voltage Vaz is applied to the gate of the transistor 402.
  • the comparator 41a has the same configuration as the comparator 41a shown in FIG. 8B except that a voltage Vb on or a voltage Vb off is applied to the gate of the transistor 412 via the switch circuit 45.
  • the gain of the comparator 40a can be relatively gained by making the voltages Vb on and Vb off applied as the threshold voltage Vb A1 to the comparator 41a on the output side variable. It is possible to reduce the contrast sensitivity. For example, when the voltages Vb on and Vb off applied to the comparator 41a on the output side are used in an environment where the absolute value of the difference between the voltages Vb on and Vb off and the voltage V az is normal or a weak light amount, they are normal values, respectively. However, it is conceivable to change to a lower value when used in an environment with a large amount of light.
  • the signal V comp1 input to the comparator 41a on the output side has already been amplified by the comparator 40a on the input side. It is disadvantageous for the morphology and each variation thereof. On the other hand, when a plurality of input-side configurations, which will be described later, are shared by one output-side configuration, it is possible to reduce the number of threshold control lines for controlling the switch circuit 45.
  • FIG. 15A is a diagram showing an example of the configuration of the detection unit 340 g according to the modified example of the second embodiment.
  • the voltages Vb on and Vb off applied to the selective input terminals 45a and 45b of the switch circuit 45 are fixed voltage values, respectively. Further, the gain of the comparator 41b is variable.
  • the comparator 40b determines the threshold value by the voltage V az for the signal V diff input to the inverting input end ( ⁇ ). , It is configured to be executed more slowly than the threshold value determination in the comparator 41b.
  • FIG. 15B is a circuit diagram showing an example of the configuration of the detection unit 340 g according to the modified example of the second embodiment.
  • transistors 413 and 414 which are pMOS transistors
  • transistors 415 and 416 which are nMOS transistors, respectively, are added to the comparator 41a shown in FIG. 14B described above.
  • Other configurations are the same as the configurations described with reference to FIG. 14B, and thus the description thereof will be omitted here.
  • the gate is connected to the gate of the transistor 411
  • the source is connected to the source of the transistor 411
  • the drain is connected to the source of the transistor 414.
  • the drain is connected to the drain of the transistor 411. That is, the transistor 413 is connected in parallel with the transistor 411 when the transistor 414 is in the ON state. Therefore, by controlling the voltage applied to the gate of the transistor 414, it is possible to switch whether the transistor 411 is used alone or connected in parallel with the transistor 413.
  • the gate is connected to the gate of the transistor 412
  • the source is connected to the source of the transistor 412
  • the drain is connected to the source of the transistor 415.
  • the drain is connected to the drain of the transistor 412. That is, the transistor 416 is connected in parallel with the transistor 412 when the transistor 415 is in the ON state. Therefore, by controlling the voltage applied to the gate of the transistor 415, it is possible to switch whether the transistor 412 is used alone or connected in parallel with the transistor 416.
  • the elements constituting the comparator 41b can be switched.
  • the transistors 414 and 415 are controlled so as to be in the on state or the off state at the same time.
  • the transistors 411 and 413 and the transistors 412 and 416 are connected in parallel, respectively, it is possible to obtain a larger gain as compared with the case where the transistors 411 and 412 are used alone.
  • the transistors 411 and 413 are connected in parallel with the transistors 414 and 415 turned on, respectively, and the transistors 412 and 416 are connected in parallel, respectively. It is conceivable to use the transistors 411 and 412 independently with the and 416 turned off, respectively.
  • the gain of the comparator 41b on the output side can be changed, so that the contrast sensitivity can be lowered as compared with the detection unit 340a by the existing technology. can.
  • the third embodiment is an example in which the output side comparator is shared by the input side comparators in the plurality of detection blocks 32 among the two comparators connected in series.
  • FIG. 16 is a diagram showing an example of the configuration of the detection unit 340h according to the third embodiment.
  • two comparators 40a 1 and 40a 2 on the input side are shared by one comparator 41a on the output side. This is not limited to this example, and it is also possible to share three or more comparators 40a on the input side with one comparator 41a on the output side.
  • one shared block 221 includes two light receiving circuits 31, and these two light receiving circuits 31 correspond to two detection blocks 32, respectively (see FIG. 5).
  • a buffer 33 and an input side comparator 40a included in the detection unit 340 are provided corresponding to each of the two light receiving circuits 31.
  • the output-side comparator 41a included in the detection unit 340, and the memory 341 and transfer circuit 342 included in the detection circuit 34 are shared by the two light receiving circuits 31.
  • the comparators 40a 1 and 40a 2 can be applied with the same circuit as the comparator 40a described with reference to, for example, FIG. 8B, respectively.
  • the selective output of one switch circuit 42 is commonly connected to the non-inverting input ends (+) of the comparators 40a 1 and 40a 2.
  • Voltages Vaz , Vb on and Vb off are applied to the selective input ends 42a, 42b and 42c of the switch circuit 42, respectively. Of these, the voltages Vb on and Vb off are variable.
  • the output of the switch circuit 42 is commonly applied to the comparators 40a 1-1 and 40a 1-2 as the threshold voltage Vb A0.
  • the voltage signal V pd1 output from one of the two light receiving circuits 31 shared by the comparator 41a is applied to the first electrode of the capacitor C 1-1.
  • the second electrode of the capacitor C 1-1 is connected to the inverting input end ( ⁇ ) of the comparator 40a 1.
  • the output of the comparator 40a 1 is connected to one end of the switch circuit 47 1.
  • the output of the comparator 40a 1 through the switch circuit 43 1, a capacitor C 1-1 and the inverting input terminal of the comparator 40a 1 - is connected to the connection point between the ().
  • the voltage signal V pd2 output from the other of the two light receiving circuits 31 shared by the above-mentioned comparator 41a is applied to the first electrode of the capacitor C 1-2.
  • the second electrode of the capacitor C 1-2 is connected to the inverting input end ( ⁇ ) of the comparator 40a 2.
  • the output of the comparator 40a 2 is connected to one end of the switch circuit 47 2.
  • the output of the comparator 40a 2 through the switch circuit 43 2, the inverting input terminal of the capacitor C 1-2 and comparator 40a 2 - is connected to the connection point between the ().
  • the comparator 40a 1 and 40a 2 are inverting input terminal (-) with respect to the signal V diff1 and V diff2 input to the threshold voltage Vb
  • the threshold value determination by A0 is configured to be executed more slowly than the threshold value determination by the comparator 41a.
  • the other ends of the switch circuits 47 1 and 47 2 are connected to the inverting input end (-) of the comparator 41a.
  • the threshold voltage Vb A1 is applied to the non-inverting input end (+) of the comparator 41a.
  • Switch circuits 47 1 and 47 2 are conductive state and nonconductive state is exclusively controlled.
  • the signal V COMP1-1 output from the comparator 40a 1 through the switch circuit 47 1 inverting input terminal of the comparator 41a - is input to the ().
  • the comparator 41a compares the signal V comp1-1 input to the inverting input end (-) with the threshold voltage Vb A1 input to the non-inverting input end (+), and obtains the signal V comp2-1 as a comparison result. Output to memory 341.
  • signal V COMP1-2 output from the comparator 40a 2 through the switch circuit 47 2-inverting input terminal of the comparator 41a - is input to the ().
  • the comparator 41a compares the signal V comp1-2 input to the inverting input end (-) with the threshold voltage Vb A2 input to the non-inverting input end (+), and outputs the signal V comp2-2 as a comparison result. Output to memory 341.
  • the pixel size can be reduced.
  • the fourth embodiment is an example in which, for example, in each detection block 32, one input side comparator is shared by a plurality of output side comparators.
  • FIG. 17 is a diagram showing an example of the configuration of the detection unit 340i according to the fourth embodiment.
  • the comparator 40a on the input side is shared by the two comparators 41a ON and 41a OFF on the output side. This is not limited to this example, and it is also possible to share three or more comparators 41 on the output side with one comparator 40a on the input side.
  • a voltage signal V pd is applied to the first electrode of the capacitor C 1.
  • the second electrode of the capacitor C 1 is connected to the inverting input end ( ⁇ ) of the comparator 40a.
  • the output of the comparator 40a is connected to the connection point between the first electrode of the capacitor C1 and the inverting input end ( ⁇ ) of the comparator 40a via the switch circuit 43.
  • a voltage V az is applied to the non-inverting input end (+) of the comparator 40a.
  • the comparator 40a determines the threshold value by the threshold voltage Vb A0 for the signal V diff input to the inverting input end ( ⁇ ). It is configured to be executed more slowly than the threshold value determination at 41 ON and 41 OFF.
  • the signal V comp1 output from the comparator 40a is input to the inverting input ends (-) of the comparators 40 ON and 40 OFF, respectively.
  • a variable voltage Vb on is applied as a threshold voltage to the non-inverting input end (+) of the comparator 40 ON.
  • a variable voltage Vb off is applied as a threshold voltage to the non-inverting input end (+) of the comparator 40 OFF. That is, the comparator 41 ON detects a (+) event based on the signal V comp1. Further, the comparator 41 OFF detects a ( ⁇ ) event based on the signal V comp1.
  • the comparator 41 ON outputs the result of comparing the signal V comp1 input to the inverting input end ( ⁇ ) with the voltage Vb on applied to the non-inverting input end (+) as the signal V comp2-ON . Further, the comparator 41 OFF outputs the result of comparing the signal V comp1 input to the inverting input end (-) and the voltage Vb off applied to the non-inverting input end (+) as the signal V comp2-OFF . .. These signals V comp2-ON and V comp2-OFF are stored in the memory 341.
  • the threshold voltages Vb ON and Vb OFF are made variable with respect to the plurality of output side comparators 40 ON and 40 OFF shared by the input side comparator 40a, so that they are relative to each other.
  • the gain of the comparator 40a can be lowered, and the contrast sensitivity can be lowered.
  • the voltages Vb on and Vb off applied to the comparators 41 ON and 41 OFF are used in an environment where the absolute value of the difference between the voltages Vb on and Vb off and the voltage V az is normal or weak, respectively, they are normal. It is conceivable to change the value to a lower value when used in an environment with a large amount of light.
  • the fourth embodiment when the (+) event and the (-) event are detected in the plurality of comparators on the output side, the plurality of comparators on the output side are shared by one comparator on the input side. Therefore, the pixel size can be reduced.
  • FIG. 18 shows a first embodiment and its respective modifications, a second embodiment and its modifications, a third embodiment, and a use example using the image pickup apparatus 100 according to the fourth embodiment. It is a figure.
  • the image pickup device 100 described above can be used in various cases where, for example, as shown below, light such as visible light, infrared light, ultraviolet light, and X-ray is sensed and recognition processing is performed based on the sensing result. ..
  • -A device that captures images used for viewing, such as digital cameras and mobile devices with camera functions.
  • in-vehicle sensors that photograph the front, rear, surroundings, inside of the vehicle, etc., monitoring cameras that monitor traveling vehicles and roads, inter-vehicle distance, etc.
  • a device used for traffic such as a distance measuring sensor that measures the distance.
  • -A device used for home appliances such as TVs, refrigerators, and air conditioners in order to take a picture of a user's gesture and operate the device according to the gesture.
  • -Devices used for medical treatment and healthcare such as endoscopes and devices that perform angiography by receiving infrared light.
  • -Devices used for security such as surveillance cameras for crime prevention and cameras for person authentication.
  • -Apparatus used for beauty such as a skin measuring device that photographs the skin and a microscope that photographs the scalp.
  • -Devices used for sports such as action cameras and wearable cameras for sports applications.
  • -Agricultural equipment such as cameras for monitoring the condition of fields and crops.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 19 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 20 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the vehicle 12100 has an imaging unit 12101, 12102, 12103, 12104, 12105 as an imaging unit 12031.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the image pickup units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 20 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object in the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the image pickup unit 12031 and the vehicle exterior information detection unit 12030 among the configurations described above.
  • the technique according to the present disclosure to the imaging unit 12031 and the vehicle exterior information detection unit 12030, it is possible to appropriately perform imaging even in an environment with a large amount of light.
  • the present technology can also have the following configurations.
  • a generator that generates a voltage according to the logarithmic value of the photocurrent, A capacitor in which the voltage generated by the generation unit is applied to the first electrode, The second electrode of the capacitor is connected to the first input end, the first reference voltage is applied to the second input end, the voltage applied to the first input end and the second input end.
  • a first amplifier that outputs a comparison result comparing with the voltage applied to A switch unit that controls the connection between the output of the first amplifier and the first input end, and The output of the first amplifier is connected to the third input end, the second reference voltage is applied to the fourth input end, the voltage applied to the third input end and the fourth input end.
  • a second amplifier that outputs a comparison result comparing with the voltage applied to Equipped with a pixel circuit with The first gain of the first amplifier is lower than the second gain of the second amplifier.
  • Solid-state image sensor. (2) The first amplifier has a first gain changing unit that changes the first gain. The solid-state image sensor according to (1) above. (3) The first gain changing unit changes the first gain by changing the first reference voltage. The solid-state image sensor according to (2) above. (4) The first gain changing unit changes the first gain by changing the elements constituting the first amplifier. The solid-state image sensor according to (2) above. (5) The element is a transistor to which a voltage is applied from the first input end in the first amplifier. The first gain changing unit changes the first gain by changing the number of connections in which the transistors are connected in parallel.
  • the element is a capacitor for applying negative feedback to the first amplifier.
  • the first gain changing unit changes the first gain by changing the capacitance of the capacitor.
  • the element is a resistor for applying negative feedback to the first amplifier.
  • the first gain changing unit changes the first gain by changing the resistance value of the resistor.
  • the second amplifier has a second gain changer that changes the second gain.
  • the second gain changing unit changes the second gain by changing the second reference voltage.
  • the second gain changing unit changes the second gain by switching the elements constituting the second amplifier.
  • the element is a transistor to which a voltage is applied from the third input end in the second amplifier.
  • the second gain changing unit changes the second gain by changing the number of connections in which the transistors are connected in parallel.
  • the pixel circuits are arranged in a matrix arrangement to form a pixel array.
  • the second amplifier is shared by two or more pixel circuits among the pixel circuits included in the pixel array.
  • the first amplifier is shared by two or more of the second amplifiers.
  • a voltage generated according to the logarithmic value of the photocurrent is applied to the first electrode of the capacitor.
  • the second electrode of the capacitor is connected to the first input end, the first reference voltage is applied to the second input end, and the connection between the output and the first input end is controlled by the switch unit.
  • the first amplifier is output a comparison result comparing the voltage applied to the first input end and the voltage applied to the second input end.
  • the output of the first amplifier is connected to the third input end, and the second reference voltage is applied to the fourth input end.
  • the second amplifier has the voltage applied to the third input end.
  • a comparison result comparing with the voltage applied to the fourth input end is output.
  • the first gain of the first amplifier is lower than the second gain of the second amplifier. Imaging method.
  • a generator that generates a voltage according to the logarithmic value of the photocurrent, A capacitor in which the voltage generated by the generation unit is applied to the first electrode, The second electrode of the capacitor is connected to the first input end, the first reference voltage is applied to the second input end, the voltage applied to the first input end and the second input end.
  • a first amplifier that outputs a first comparison result comparing with the voltage applied to the A switch unit that controls the connection between the output of the first amplifier and the first input end, and The output of the first amplifier is connected to the third input end, the second reference voltage is applied to the fourth input end, the voltage applied to the third input end and the fourth input end.
  • a second amplifier that outputs a second comparison result comparing with the voltage applied to the With a pixel circuit with A recording unit that records a signal based on the second comparison result, and a recording unit. Equipped with The gain of the first amplifier is lower than the gain of the second amplifier. Electronics.
  • Detection circuit 40a 40a 1 , 40a 2 , 40b, 41a, 41b, 41 ON , 41 OFF , 3400 Comparator 42, 43, 44, 45, 46, 47 1 , 47 2

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示に係る固体撮像装置は、光電流の対数値に応じた電圧を生成する生成部（３１）と、生成部で生成された電圧が第１の電極に印加されるコンデンサ（Ｃ1）と、第１の入力端にコンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧（ＶｂA0）が印加され、第１の入力端に印加された電圧と第２の入力端に印加された電圧とを比較した比較結果を出力する第１の増幅器（４０ａ）と、第１の増幅器の出力と第１の入力端との間の接続を制御するスイッチ部（４３）と、第３の入力端に第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧（ＶｂA1）が印加され、第３の入力端に印加された電圧と第４の入力端に印加された電圧とを比較した比較結果を出力する第２の増幅器（４０ｂ）と、を有する画素回路を備え、第１の増幅器の第１のゲインは、第２の増幅器の第２のゲインより低くされる。

Description

固体撮像装置、撮像方法および電子機器
　本開示は、固体撮像装置、撮像方法および電子機器に関する。
　ＣＭＯＳ(Complementary　Metal　Oxide　Semiconductor)などを用いた固体撮像装置において、画素アドレス毎に、その画素が受光した光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた、非同期型の固体撮像素子が知られている。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ(Dynamic　Vision　Sensor)と呼ばれる。
　このようなＤＶＳの構成として、光電変換素子から出力された光電流を対数の電圧信号に変換し、この電圧信号をコンパレータにて閾値と比較してアドレスイベントの検出を行う構成が提案されている。この構成によれば、コンパレータにおける閾値を制御することで、ＤＶＳのコントラスト感度を調整できる。
米国特許出願公開第２０１８／０１９１９７２号明細書
　ＤＶＳにおいて、例えばダイナミックレンジを広げるため、コントラスト感度を低くしたい場合がある。上述のように、コンパレータに対する閾値を制御することで、コントラスト感度を低くすることが可能である。しかしながら、コンパレータ自体のゲインが高いと、閾値の設定可能な電圧の範囲に、コントラスト感度の制御範囲が制限されてしまう。
　本開示は、より広いダイナミックレンジでの撮像が可能な固体撮像素子、撮像方法および電子機器を提供することを目的とする。
　本開示に係る固体撮像装置は、光電流の対数値に応じた電圧を生成する生成部と、生成部で生成された電圧が第１の電極に印加されるコンデンサと、第１の入力端にコンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、第１の入力端に印加された電圧と第２の入力端に印加された電圧とを比較した比較結果を出力する第１の増幅器と、第１の増幅器の出力と第１の入力端との間の接続を制御するスイッチ部と、第３の入力端に第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加され、第３の入力端に印加された電圧と第４の入力端に印加された電圧とを比較した比較結果を出力する第２の増幅器と、を有する画素回路を備え、第１の増幅器の第１のゲインは、第２の増幅器の第２のゲインより低くされる。
各実施形態に適用可能な電子機器としての撮像装置の一例の構成を示すブロック図である。 各実施形態に適用可能な固体撮像素子の構造の例を示す模式図である。 各実施形態に適用可能な受光チップの一例の平面図である。 各実施形態に適用可能な検出チップの一例の平面図である。 各実施形態に適用可能なアドレスイベント検出部の一例の平面図である。 各実施形態に適用可能な受光回路および検出ブロックの一例の構成を示す図である。 既存技術による検出部の構成の例を示す図である。 第１の実施形態に係る検出部の構成の例を示す図である。 第１の実施形態に係る検出部の構成の例を示す回路図である。 第１の実施形態に係る検出部の動作を説明するための模式図である。 第１の実施形態に係る検出部の動作を説明するための一例のフローチャートである。 第１の実施形態の第１の変形例に係る検出部の構成の例を示す図である。 第１の実施形態の第１の変形例に係る検出部の構成の例を示す回路図である。 第１の実施形態の第２の変形例に係る検出部の構成の例を示す図である。 第１の実施形態の第３の変形例に係る検出部の構成の例を示す図である。 第２の実施形態に係る検出部の構成の例を示す図である。 第２の実施形態に係る検出部の構成の例を示す回路図である。 第２の実施形態の変形例に係る検出部の構成の例を示す図である。 第２の実施形態の変形例に係る検出部の構成の例を示す回路図である。 第３の実施形態に係る検出部の構成の例を示す図である。 第４の実施形態に係る検出部の構成の例を示す図である。 第１の実施形態およびその各変形例、第２の実施形態およびその変形例、第３の実施形態、ならびに、第４の実施形態に係る撮像装置を使用する使用例を示す図である。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の例を示す図である。
　以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。
　以下、本開示の実施形態について、下記の順序に従って説明する。
１．各実施形態に適用可能な技術
２．本開示に係る実施形態の概要
３．第１の実施形態
　３－１．第１の実施形態の第１の変形例
　３－２．第１の実施形態の第２の変形例
　３－３．第１の実施形態の第３の変形例
４．第２の実施形態
　４－１．第２の実施形態の変形例
５．第３の実施形態
６．第４の実施形態
７．第５の実施形態
　７－１．本開示の技術の適用例
　７－２．移動体への適用例
［１．各実施形態に適用可能な技術］
　先ず、本開示の各実施形態に適用可能な技術について説明する。図１は、各実施形態に適用可能な電子機器としての撮像装置の一例の構成を示すブロック図である。図１において、撮像装置１００は、光学部１１０と、固体撮像素子２００と、記録部１２０と、制御部１３０と、を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　光学部１１０は、入射光を集光して固体撮像素子２００に導く。固体撮像素子２００は、入射光を光電変換して画素信号を出力する撮像動作を行う。固体撮像素子２００は、入射光に基づく画素信号に基づき、画像認識処理など所定の信号処理を施して出力データを生成し、生成した出力データを、信号線２０９を介して記録部１２０に供給する。
　記録部１２０は、固体撮像素子２００から供給された出力データを記録する。制御部１３０は、例えば所定のプログラムに従い、固体撮像素子２００の撮像動作や記録部１２０における記録動作を制御する。
　図２は、各実施形態に適用可能な固体撮像素子２００の構造の例を示す模式図である。固体撮像素子２００は、図２に模式的に示すように、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１と、による積層構造を有する。受光チップ２０１および検出チップ２０２は、ビアなどの接続部を介して電気的に接続される。受光チップ２０１および検出チップ２０２の接続方法は、ビアに限らず、Ｃｕ－Ｃｕ接合やバンプを適用することもできる。
　図３は、各実施形態に適用可能な受光チップ２０１の一例の平面図である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３と、が設けられる。
　ビア配置部２１１、２１２および２１３は、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、行列状の配列で複数の共有ブロック２２１が配置される。
　共有ブロック２２１のそれぞれには、複数の受光回路３１が行列状に配置される。図３の例では、共有ブロック２２１毎に、４つの受光回路３１が２行×２列で配置される。これらの４つの受光回路３１は、検出チップ２０２上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック２２１内の受光回路３１の個数は、４つに限定されない。例えば、共有ブロック２２１内に、２乃至３個の受光回路３１が配置されてもよいし、５以上の受光回路３１が配置されてもよい。さらには、共有ブロック２２１に１つの受光回路３１のみが配置されてもよい。
　受光回路３１は、光電変換素子と、対数応答により光電変換素子から出力される光電流をその対数値に応じた電圧信号を生成する対数応答回路と、対数応答回路により生成された電圧信号の変化量を検出する検出回路と、を含む。受光回路３１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。
　図４は、各実施形態に適用可能な検出チップ２０２の一例の平面図である。図４の例では、検出チップ２０２は、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０と、が設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１の各ビア配置部２１１、２１２および２１３と接続されるビアが配置される。
　アドレスイベント検出部２６０は、受光回路３１毎にアドレスイベントの有無を検出し、検出結果を示す検出信号を生成する。
　行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。
　信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行する。この信号処理回路２４０は、検出信号を画素の信号として２次元格子状すなわち行列状の配列で配置し、画素毎に２ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
　図５は、各実施形態に適用可能なアドレスイベント検出部２６０の一例の平面図である。図５において、アドレスイベント検出部２６０は、複数の検出ブロック３２が配列される。検出ブロック３２は、受光チップ２０１上の共有ブロック２２１毎に配置される。共有ブロック２２１の個数がＮ（Ｎは、整数）である場合、Ｎ個の検出ブロック３２が配列される。それぞれの検出ブロック３２は、対応する共有ブロック２２１と接続される。
　図６は、各実施形態に適用可能な受光回路３１および検出ブロック３２の一例の構成を示す図である。受光回路３１の出力が検出ブロック３２に供給される。検出ブロック３２は、バッファ３３と、検出回路３４と、を含む。
　図６において、受光回路３１は、光電変換素子３１０と、ｎＭＯＳ（n-channel　MetalOxide　Semiconductor）トランジスタであるによるトランジスタ３１１ａ、３１１ｂ、３１２ａおよび３１２ｂと、ｐＭＯＳ（p-channel　MOS）トランジスタであるトランジスタ３１３と、を備える。これらのうち、光電変換素子３１０と、トランジスタ３１１ａ、３１１ｂ、３１２ａおよび３１２ｂとは、例えば、受光チップ２０１に配置され、トランジスタ３１３は、検出チップ２０２に配置される。
　光電変換素子３１０は、受光に応じた光電流Ｉphtを出力する。
　トランジスタ３１１ｂは、ソースが光電変換素子３１０のカソードに接続され、ドレインがトランジスタ３１１ａのソースに接続される。トランジスタ３１１ａのドレインは、電源端子Ｖｄｄに接続される。光電変換素子３１１のアノードは、接地端子に接続される。
　光電変換素子３１０のカソードとトランジスタ３１１ｂのドレインとの接続点に、トランジスタ３１２ｂのゲートが接続される。トランジスタ３１２ｂは、ソースが接地端子に接続され、ドレインがトランジスタ３１２ａのソースに接続される。トランジスタ３１２ｂのドレインと、トランジスタ３１２ａのソースとの接続点に、トランジスタ３１１ｂのゲートが接続される。トランジスタ３１２ａのドレインがトランジスタ３１３のソースに接続される。トランジスタ３１３は、ドレインが電源端子Ｖｄｄに接続され、ゲートに所定のバイアス電圧Ｖbiasが印加される。トランジスタ３１１ａのゲートが、トランジスタ３１２ａのドレインと、トランジスタ３１３のソースとの接続点に接続される。
　トランジスタ３１１ｂおよび３１２ｂのドレインは、それぞれ電源側に接続されており、それぞれソースフォロワ回路を形成している。これらトランジスタ３１１ｂおよび３１２ｂによる２つのソースフォロワ回路は、ループ状に接続されている。同様に、トランジスタ３１１ａおよび３１２ａのそれぞれは、ドレインが電源側に接続されソースフォロワ回路を形成し、これらトランジスタ３１１ａおよび３１２ａによる２つのソースフォロワ回路は、ループ状に接続されている。すなわち、図６に示す受光回路３１は、２つのソースフォロワ回路がループ状に接続された回路が直列接続された構成を含む。
　光電変換素子３１０から出力された光電流Ｉphtは、この２つのソースフォロワ回路がループ状に接続された回路が直列接続された構成により、その対数値に応じた電圧信号に変換される。また、トランジスタ３１３は、一定の電流をトランジスタ３１２ａおよび３１２ｂに供給する。このように、受光回路３１は、光電流の対数値に応じた電圧を生成する生成部として機能する。
　なお、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。
　受光回路３１において、光電流Ｉphtがその対数値に応じて変換された電圧信号は、トランジスタ３１３のソースとトランジスタ３１２ａのドレインとの接続点から取り出され、それぞれｎＭＯＳトランジスタであるトランジスタ３３１および３３２を含むバッファ３３を介して、電圧信号Ｖpdとして検出回路３４に入力される。
　検出回路３４は、検出部３４０ａと、メモリ３４１と、転送回路３４２と、を含む。図６の例では、検出部３４０ａは、例えば行駆動回路２５１からリセット信号ＲＳＴと、閾値電圧Ｖｂとが供給される。検出部３４０ａは、受光回路３１からバッファ３３を介して入力される電圧信号Ｖpdに対して閾値Ｖｔｈに基づく判定処理を行い、光電変換素子３１０における受光量の変化を示す信号Ｖcompを出力する。信号Ｖcompは、受光量の正（＋）方向の変化を示す信号ＶONと、負（－）方向の変化を示す信号ＶOFFと、を含むもので、アドレスイベントの発生を示す。
　図７は、既存技術による検出部３４０ａの構成の例を示す図である。ここでは、既存技術による検出部３４０ａとして、特許文献１のＦｉｇ．１に示される構成を適用している。図７において、検出部３４０ａａは、コンデンサＣ1と、コンパレータ３４００と、リセット回路３４０１と、を含む。
　コンデンサＣ1は、第１の電極に電圧信号Ｖpdが供給され、光電変換素子３１０により、受光に応じて生成された電荷がコンデンサＣ1に供給される。コンデンサＣ1の第２の電極は、コンパレータ３４００の反転入力端（－）に接続される。コンパレータ３４００の反転入力端（－）に入力される信号は、コンデンサＣ1の第１の電極に入力される電圧信号Ｖpdの変化に応じて変化する信号Ｖdiffとなる。
　コンパレータ３４００の非反転入力端（＋）に対して、行駆動回路２５１から供給される閾値電圧Ｖｂが入力される。
　コンパレータ３４００から出力された信号Ｖcompがメモリ３４１に供給され、記憶される。メモリ３４１は、サンプリング回路により構成される。サンプリング回路は、例えば、スイッチとコンデンサとを用いて実現できる。これに限らず、メモリ３４１をラッチ回路やフリップフロップ回路といったメモリ回路により構成してもよい。
　コンデンサＣ1の第２の電極と、コンパレータ３４００の反転入力端（－）との接続点に、リセット回路３４０１が接続される。リセット回路３４０１は、行駆動回路２５１からリセット信号ＲＳＴが供給される。リセット信号ＲＳＴは、リセット回路３４０１をアクティブにする時間を選択するための信号である。行駆動回路２５１は、メモリ３４１に記憶される信号Ｖcompに応じて、リセット信号ＲＳＴを出力する。
　リセット回路３４０１は、リセット信号ＲＳＴによりアクティブにされることで、コンデンサＣ1の第２の電極の状態をリセットする。したがって、コンデンサＣ1の第２の電極は、現在の電圧信号Ｖpdと、過去の電圧信号Ｖpdとの差分の信号Ｖdiffが現れる。コンパレータ３４００は、この信号Ｖdiffの電圧と閾値電圧Ｖｂとを比較し、比較結果として信号Ｖcompを出力する。
　説明を図６に戻し、転送回路３４２は、例えば制御部１３０の制御に従い列駆動回路２５２から供給される列駆動信号に応じて、メモリ３４１から信号Ｖcompを読み出し、読み出した信号Ｖcompを、検出ブロック３２によるアドレスイベントの検出結果を示す検出出力として検出ブロック３２から出力する。この検出出力は、例えば信号処理回路２４０に供給される。信号処理回路２４０は、検出ブロック３２から供給された検出出力に基づき、画像認識処理など所定の信号処理を施す。信号処理回路２４０で所定の信号処理を施された検出出力は、例えば記録部１２０に記録される。これに限らず、記録部１２０に対して、検出ブロック３２からの検出出力を直接的に記録してもよい。
　既存技術によるコンパレータ３４００の動作について、より詳細に説明する。コンパレータ３４００は、光電変換素子３１０に受光された光量が増加したイベントと、減少したイベントと、を検出する。以下、光量が増加したイベントを（＋）イベント、光量が減少したイベントを（－）イベントと呼ぶ。
　（－）イベントを検出する場合、行駆動回路２５１は、例えば制御部１３０の制御に従い、電圧Ｖoffの閾値電圧Ｖｂを出力し、コンパレータ３４００に供給する。一方、（＋）イベントを検出する場合、行駆動回路２５１は、例えば制御部１３０の制御に従い、電圧Ｖoffより低い電圧Ｖonの閾値電圧Ｖｂを出力し、コンパレータ３４００に供給する。行駆動回路２５１は、例えば、電圧Ｖoff、電圧Ｖonおよび電圧Ｖresetを時系列上で繰り返して閾値電圧Ｖｂとして出力する。なお、電圧Ｖresetは、例えば電圧Ｖoffと電圧Ｖonとの中間の電圧値とされる。
　（－）イベントを検出する場合、コンパレータ３４００は、信号Ｖdiffの電圧が、電圧Ｖoffである閾値電圧Ｖｂ未満の場合、信号Ｖcompがハイ（Ｈｉｇｈ）レベルとなり、この信号Ｖcompがメモリ３４１に記憶される。これは、（－）イベントすなわち光量の減少が検出されたことを示す。若し、信号Ｖdiffの電圧が閾値電圧Ｖｂ（電圧Ｖoff）以上である場合、コンパレータ３４００から出力される信号Ｖcompはロー（Ｌｏｗ）レベルとなり、光量の減少が検出されなかったことを示す。
　一方、（＋）イベントを検出する場合、コンパレータ３４００は、信号Ｖdiffの電圧が、電圧Ｖonである閾値電圧Ｖｂを超える場合、信号Ｖcompがローレベルとなり、この信号Ｖcompがメモリ３４１に記憶される。これは、（＋）イベントすなわち光量の増加が検出されたことを示す。若し、信号Ｖdiffの電圧が閾値電圧Ｖｂ（電圧Ｖon）以下である場合、コンパレータ３４００から出力される信号Ｖcompはハイレベルとなり、光量の増加が検出されなかったことを示す。
　したがって、メモリ３４１から信号Ｖcompを読み出す際には、メモリ３４１の内容と、閾値電圧Ｖｂとして電圧ＶoffおよびＶonの何れが適用されたかを知る必要がある。例えば、制御部１３０は、行駆動回路２５１を介してメモリ３４１の内容を取得し、取得したメモリ３４１の内容と、閾値電圧Ｖｂとに基づき、列駆動回路２５２に対して、メモリ３４１からの信号Ｖcompの読み出しを指示する。
　既存技術による受光回路３１および検出ブロック３２の動作について、より具体的に説明する。光電変換素子３１０に受光された光量の変化は、受光回路３１に含まれる対数変換回路により電圧信号Ｖpdの変化に変換される。リセット回路３４０１がアクティブではなく導通していない場合、電圧信号Ｖpdの変化は、コンデンサＣ1を介してコンパレータ３４００の反転入力端（－）に入力される信号Ｖdiffに反映される。これは、コンデンサＣ1の両端の電圧が一定電圧に留まるためである。
　コンパレータ３４００は、行駆動回路２５１により選択された際に、コンデンサＣ1の第２の電極における、反転入力端（－）に入力される信号Ｖdiffの電圧と、非反転入力端（＋）に印加される閾値電圧Ｖｂとを比較する。コンパレータ３４００は、比較結果として信号Ｖcompを出力する。コンパレータ３４００から出力された信号Ｖcompは、例えば行駆動回路２５１によりメモリ３４１に記憶される。
　行駆動回路２５１は、メモリ３４１の記憶内容および閾値電圧Ｖｂに基づき、メモリ３４１に記憶される信号Ｖcompが光電変換素子３１０に受光された光量の変化を示していると判定され、且つ、リセット信号ＲＳＴがアクティブである場合、リセット回路３４０１を導通させる。リセット回路３４０１が導通状態になると、コンパレータ３４００の反転入力端（－）における信号Ｖdiffの電圧が既知のレベルにリセットされる。そのため、コンデンサＣ1に対して、現在の電圧信号Ｖpdが格納される。
［２．本開示に係る実施形態の概要］
　次に、本開示の実施形態の概要について説明する。上述した既存技術による構成において、例えばＤＶＳのダイナミックレンジを広げるため、コントラスト感度を低くしたい場合がある。この場合、コンパレータ３４００に印加する閾値電圧Ｖｂを制御することで、コントラスト感度を低くすることが可能である。しかしながら、コンパレータ３４００自体のゲインが高いと、閾値電圧Ｖｂの設定可能な電圧の範囲に、コントラスト感度の制御範囲が制限されてしまう。
　そこで、本開示に係る実施形態では、ＤＶＳ回路におけるコンパレータを２段接続とし、入力側のコンパレータのゲインを、出力側のコンパレータのゲインに対して低く設定する。これにより、入力側のコンパレータに入力可能な電圧信号Ｖpdの範囲を広げることができ、ＤＶＳ回路の低コントラスト化が可能となる。
［３．第１の実施形態］
　次に、本開示の第１の実施形態について説明する。図８Ａは、第１の実施形態に係る検出部３４０ｂの構成の例を示す図である。図８Ａにおいて、検出部３４０ｂは、コンデンサＣ1と、それぞれ増幅器としての構成を有する、直列に接続されるコンパレータ４０ａおよび４１ａと、スイッチ回路４２および４３と、を含む。
　コンデンサＣ1の第１の電極には、受光回路３１から出力された電圧信号Ｖpdが、バッファ３３を介して印加され、第２の電極から信号Ｖdiffが入力側の増幅器である第１の増幅器としてのコンパレータ４０ａの第１の入力端である反転入力端（－）に入力される。コンパレータ４０ａの第２の入力端である非反転入力端（＋）には、スイッチ回路４２の選択出力端が接続される。
　図８Ａの例では、スイッチ回路４２は、３つの選択入力端４２ａ、４２ｂおよび４２ｃを含む。これら選択入力端４２ａ、４２ｂおよび４２ｃは、それぞれ電圧Ｖaz、ＶｂonおよびＶｂoffが印加される。電圧Ｖｂonは、（＋）イベントを判定するための閾値である。電圧Ｖｂoffは、（－）イベントを判定するための閾値である。また、電圧Ｖazは、例えば電圧Ｖｂonと電圧Ｖｂoffとの中間の電圧であり、直前に検出されたイベントをリセットするためのリセットレベルの電圧である。
　スイッチ回路４２は、例えば行駆動回路２５１からの制御信号（図示しない）に従い、選択入力端４２ａ、４２ｂおよび４２ｃのうち何れかの入力端が選択され、選択された入力端に印加される電圧が第１の参照電圧信号である閾値電圧ＶｂA0として、コンパレータ４０ａの非反転入力端（＋）に印加される。
　例えば、閾値電圧ＶｂA00として電圧Ｖｂonが選択されている場合、コンパレータ４０ａの反転入力端（－）に印加された信号Ｖdiffの電圧が、電圧Ｖazから電圧Ｖｂonの方向に向けて、電圧Ｖｂonを超えた場合に、（＋）イベントが検出される。また、閾値電圧ＶｂA0として電圧Ｖｂoffが選択されている場合、当該信号Ｖdiffの電圧が、電圧Ｖazから電圧Ｖｂoffの方向に向けて、電圧Ｖｂoffを超えた場合に、（－）イベントが検出される。一方、信号Ｖdiffの電圧が、電圧Ｖazから電圧Ｖｂonの方向に向けて、電圧Ｖｂonを超えず、且つ、電圧Ｖazから電圧Ｖｂoffの方向に向けて、電圧Ｖｂoffを超えない場合は、（＋）イベントおよび（－）イベントが何れも検出されない。
　以下、特に記載の無い限り、「信号Ｖdiffの電圧が、電圧Ｖazから電圧Ｖｂonの方向に向けて、電圧Ｖｂonを超えた」ことを、「信号Ｖdiffの電圧が電圧Ｖｂonを超えた」とし、同様に「信号Ｖdiffの電圧が、電圧Ｖazから電圧Ｖｂoffの方向に向けて、電圧Ｖｂoffを超えた」ことを、「信号Ｖdiffの電圧が電圧Ｖｂoffを超えた」などとして説明を行う。また、「信号Ｖdiffの電圧が電圧Ｖｂonを超えた」、および、「信号Ｖdiffの電圧が電圧Ｖｂoffを超えた」ことを、纏めて「信号Ｖdiffの電圧が閾値電圧ＶｂA0を超えた」とすることがある。
　第１の実施形態では、これら電圧ＶｂonおよびＶｂoffが電圧値を可変とされている。例えば、電圧ＶｂonおよびＶｂoffの電圧値の、電圧Ｖazとの差分の絶対値が大きいほど、光量変化の検出感度（コントラスト感度）が低くなる。これは、すなわち、コンパレータ４０ａのゲインを低くしたことに相当する。このように、電圧ＶｂonおよびＶｂoffは、コンパレータ４０ａのゲインを変更するゲイン変更部として機能する。
　一例として、より光量の多い環境での使用の際には、電圧ＶｂonおよびＶｂoffを、電圧Ｖazとの差分の絶対値がより大きい電圧値に切り替えることが考えられる。
　スイッチ回路４２において、電圧Ｖｂon、ＶｂoffおよびＶazの何れかが選択された出力は、閾値電圧ＶｂA00としてコンパレータ４０ａの反転入力端（－）に印加される。コンパレータ４０ａは、非反転入力端（＋）に印加された閾値電圧ＶｂA0と、反転入力端（－）に入力された信号Ｖdiffの電圧とを比較し、比較結果として信号Ｖcomp1を出力する。
　コンパレータ４０ａの出力端は、出力側の増幅器である第２の増幅器としてのコンパレータ４１ａの第３の入力端子としての反転入力端（－）に接続されると共に、スイッチ回路４３の一端に接続される。スイッチ回路４３の他端は、コンデンサＣ1の第２の電極とコンパレータ４０ａの反転入力端（－）との接続点に接続される。スイッチ回路４３は、図７に示したリセット回路３４０１に対応するもので、例えば行駆動回路２５１からの制御信号（図示しない）により導通／非導通状態を制御される。スイッチ回路４３が導通状態で、コンデンサＣ1の電圧が、コンパレータ４０ａが直前に出力した信号Ｖcompにリセットされる。
　コンパレータ４１ａは、第４の入力端子としての非反転入力端（＋）に、第２の参照電圧としての所定の閾値電圧ＶｂA1が印加される。コンパレータ４１ａは、反転入力端（－）に印加される信号Ｖcomp1と、非反転入力端（＋）に入力される閾値電圧ＶｂA1とを比較し、比較結果を示す信号Ｖcomp2を出力する。この信号Ｖcomp2は、検出部３４０ａから出力され、メモリ３４１に記憶される。
　図８Ｂは、第１の実施形態に係る検出部３４０ｂの構成の例を示す回路図である。図８Ｂにおいて、コンパレータ４０ａは、ｐＭＯＳトランジスタであるトランジスタ４０１と、ｎＭＯＳトランジスタであるトランジスタ４０２と、を含む。また、この例では、スイッチ回路４３がｎＭＯＳトランジスタにより構成されている。
　トランジスタ４０１は、ソースが電源端子Ｖｄｄに接続され、ドレインがトランジスタ４０２のドレインに接続される。トランジスタ４０２のソースは、接地端子に接続される。トランジスタ４０１のドレインと、トランジスタ４０２のドレインとの接続点から、このコンパレータ４０ａの出力である信号Ｖcomp1が取り出される。また、当該接続点に対して、スイッチ回路４３の一端（ｎＭＯＳトランジスタの例えばドレイン）が接続される。トランジスタ４０１のゲートに、コンデンサＣ1の第２の電極が接続され、トランジスタ４０１のゲートとコンデンサＣ1との接続点に、スイッチ回路４３の他端（ｎＭＯＳトランジスタの例えばソース）が接続される。
　コンパレータ４１ａは、ｐＭＯＳトランジスタであるトランジスタ４１１と、ｎＭＯＳトランジスタであるトランジスタ４１２と、を含む。トランジスタ４１１のソースが電源端子Ｖｄｄに接続され、ドレインがトランジスタ４１２のドレインに接続される。トランジスタ４１２のソースが接地端子に接続される。
　コンパレータ４０ａにおけるトランジスタ４０１のドレインと、トランジスタ４０２のドレインと、の接続点がコンパレータ４１ａにおけるトランジスタ４１１のゲートに接続される。すなわち、当該接続点から取り出されたコンパレータ４０ａの出力である信号Ｖcomp1が、トランジスタ４１１のゲートに印加される。トランジスタ４１２のゲートには、所定の閾値電圧ＶｂA1が印加される。トランジスタ４１１のドレインと、トランジスタ４１２のドレインと、の接続点から、コンパレータ４１ａの出力である信号Ｖcomp2が取り出される。
　このような構成において、コンパレータ４０ａは、トランジスタ４０１のゲートに印加された信号Ｖdiffの電圧と、トランジスタ４０２のゲートに印加された閾値電圧ＶｂA0と、を比較する。コンパレータ４０ａは、比較の結果、信号Ｖdiffの電圧が閾値電圧ＶｂA0を超えた場合に、コンパレータ４０ａの出力である信号Ｖcomp1の状態を、例えばハイレベルからローレベルに遷移させる。
　コンパレータ４０ａによる比較動作について説明する。ｎＭＯＳトランジスタであるトランジスタ４０２のゲートに閾値電圧ＶｂA0（電圧Ｖｂon、ＶｂoffおよびＶazの何れか）が印加されている場合、当該トランジスタ４０２のドレインには、ゲートに印加される電圧に応じたドレイン電流Ｉｄｓnが流れる。また、ｐＭＯＳトランジスタであるトランジスタ４０１のゲートにある電圧（電圧Ｖdiff）が印加されている場合に当該トランジスタ４０１にドレイン電流Ｉｄｓpが流れるものとする。ここで、［電流Ｉｄｓn＞電流Ｉｄｓp］であれば、トランジスタ４０２の方が電流が大きいことにより、出力電圧の電位が接地電位側に下がり、出力される信号Ｖcomp1がローレベルとなる。一方、［電流Ｉｄｓn＜電流Ｉｄｓp］であれば、トランジスタ４０１の電流の方が多くなることで、電源側に出力電位が持ち上がり、信号Ｖcomp1がハイレベルとなる。このようにして、コンパレータ４０ａにおいて、トランジスタ４０１のゲートに印加される信号Ｖdiffと、トランジスタ４０２のゲートに印加される閾値電圧ＶｂA0との比較動作が行われる。
　コンパレータ４１ａは、コンパレータ４０ａの出力である信号Ｖcomp1を、トランジスタ４１２のゲートに印加される閾値電圧ＶｂA1と比較する。コンパレータ４１ａは、信号Ｖcomp1が閾値電圧ＶｂA1を超えた場合に、コンパレータ４１ａの出力である信号Ｖcomp2の状態を、例えばローレベルからハイレベルに遷移させる。
　ここで、上述したように、ｎＭＯＳトランジスタであるトランジスタ４０２のゲート電位により、当該トランジスタ４０２のドレイン電流Ｉｄｓnが変化する。その際に、当該ドレイン電流Ｉｄｓnと釣り合う、ｐＭＯＳトランジスタであるトランジスタ４０１におけるドレイン電流Ｉｄｓpも変化する。その際に、トランジスタ４０１のゲートに印加される電位もまた、変化することになり、トランジスタ４０１からは、閾値が変化して見えることになる。このとき、閾値までに必要なトランジスタ４０１のゲート電位の変化量が大となる方向への閾値電圧ＶｂonおよびＶｂoffの変化は、コンパレータ４０ａの反転能力が小さくなったように見え、コンパレータ４０ａのゲインを下げることと等価であると考えることができる。
　ここで、コンパレータ４０ａは、反転入力端（－）に入力された信号Ｖdiffに対する、閾値電圧Ｖｂa0による閾値判定を、コンパレータ４１ａにおける閾値判定と比較して緩やかに実行するように構成される。すなわち、コンパレータ４０ａは、反転入力端（－）に入力された電圧（信号Ｖdiff）が閾値電圧ＶｂA0を超えた場合の信号Ｖcomp1の立ち下がり（あるいは立ち上がり）の速度が、コンパレータ４１ａにおいて反転入力端（－）に入力された電圧（信号Ｖcomp1）が閾値電圧ＶｂA1を超えた場合の信号Ｖcomp2の立ち上がり（あるいは立ち下がり）の速度よりも、遅くなるようにする。
　なお、図８Ｂでは、トランジスタ４０１および４１１をそれぞれｐＭＯＳトランジスタとし、トランジスタ４０２および４１２をそれぞれｎＭＯＳトランジスタとしているが、これはこの例に限定されない。例えば、トランジスタ４０１および４１１をそれぞれｎＭＯＳトランジスタとし、トランジスタ４０２および４１２をそれぞれｐＭＯＳトランジスタとしてもよい。
　図９は、第１の実施形態に係る検出部３４０ｂの動作を説明するための模式図である。図９のセクション（ａ）および（ｂ）それぞれにおいて、横軸は時間、縦軸は、それぞれの電圧を示している。
　図９のセクション（ａ）は、図７を用いて説明した、既存技術による検出部３４０ａの動作の例を示している。このセクション（ａ）の上段は、コンデンサＣ1の第１の電極に印加される電圧信号Ｖpdを示し、下段は、コンパレータ３４００から出力される信号Ｖcompを示している。また、ここでは、光量が増加した（＋）イベントについて示している。
　図において、電圧信号Ｖpdは、例えば時間ｔ10から上昇を開始しているものとする。コンパレータ３４００は、時間ｔ10においては、ハイ状態の信号Ｖcompを出力している。コンパレータ３４００は、電圧信号Ｖpdが閾値電圧Ｖｂ以下の場合は、ハイ状態の電圧Ｖcompを出力する。電圧信号Ｖpdが時間ｔ12で閾値電圧Ｖｂを超えたものとする。コンパレータ３４００において、時間ｔ11の手前の時間ｔ11から信号Ｖcompの立ち下がりが開始され、時間ｔ13において、信号Ｖcompの立ち下がりが完了し、信号Ｖcompがロー状態に遷移される。
　図９のセクション（ｂ）は、図８Ａおよび図８Ｂを用いて説明した、第１の実施形態に係る検出部３４０ｂの動作の例を示している。上述と同様に、このセクション（ｂ）の上段は、コンデンサＣ1の第１の電極に印加される電圧信号Ｖpdを示し、中段は、コンパレータ４０ａから出力される信号Ｖcomp1を示し、さらに下段は、コンパレータ４１ａから出力される信号Ｖcomp2を示している。なお、セクション（ｂ）の上段の電圧信号Ｖpdの変化は、セクション（ａ）の上段における電圧信号Ｖpdの変化と同一である。また、コンパレータ４０ａにおける閾値電圧ＶｂA0は、コンパレータ３４００における閾値電圧Ｖｂと同一であるものとする。
　図において、電圧信号Ｖpdは、例えば時間ｔ20（上述の時間ｔ10と対応）から上昇を開始しているものとする。コンパレータ４０ａは、電圧信号Ｖpdが閾値電圧Ｖｂ以下の場合は、ハイ状態の信号Ｖcomp1を出力する。電圧信号Ｖpdが時間ｔ21で閾値電圧ＶｂA0を超えたものとする。なお、電圧信号Ｖpdの上昇の傾きは、図９のセクション（ａ）における傾きと同一であり、時間ｔ20～ｔ21の時間は、上述の時間ｔ10～ｔ11の時間と同じであるものとする。
　コンパレータ４０ａにおいて、時間ｔ21の手前の時間ｔ21から信号Ｖcomp1の立ち下がりが開始される。このとき、信号Ｖcomp1の立ち下がりの速度が上述の信号Ｖcompの立ち下がりの速度と比較して遅いため、立ち下がりの開始時間ｔ21は、上述の時間ｔ11に対してさらに手前の時間となる。
　コンパレータ４１ａは、この信号Ｖcomp1と、閾値電圧ＶｂA1と、を比較する。コンパレータ４１ａは、信号Ｖcomp1が閾値電圧ＶｂA1以下の場合には、ロー状態の信号Ｖcomp2を出力する。信号Ｖcomp1の電圧が、時間ｔ24で閾値電圧ＶｂA1を超えたものとする。なお、この場合には、信号Ｖcomp1の電圧は、閾値電圧ＶｂA1に対して負方向に超えることになる。コンパレータ４１ａにおいて、時間ｔ24の手前の時間ｔ23から信号Ｖcomp2の立ち上がりが開始され、時間ｔ25において、信号Ｖcomp2の立ち上がりが完了し、信号Ｖcomp2がハイ状態に遷移される。
　この時間ｔ25は、緩慢に変化する信号Ｖcomp1に対する閾値電圧ＶｂA1による判定結果に応じたものである。したがって既存技術により、電圧信号Ｖpdに対して直接的に閾値電圧Ｖｂによる判定を行った場合の時間ｔ13に比べて、より遅延した時間となる。そのため、第１の実施形態に係る検出部３４０ｂによれば、コンパレータ４１ａに対する閾値電圧ＶｂA1を適切に設定することで、電圧信号Ｖpdの判定までの入力変化量ΔＶpdを、既存技術による入力変化量ΔＶpdより大きく取ることが可能となる。これにより、既存技術による検出部３４０ａと比較してコントラスト感度を低下させることができる。
　なお、信号Ｖcomp1の緩慢な変化は、一般的には、回路定数の変更により実現することができる。例えば、トランジスタ４０２のドレイン電流を大きくする、あるいは、トランジスタ４０１のＷサイズを小さくする、などによりコンパレータ４０ａのゲインを低下させることで、信号Ｖcomp1の変化を緩やかにすることが可能である。
　図１０は、第１の実施形態に係る検出部３４０ｂの動作を説明するための一例のフローチャートである。ステップＳ１００で、検出部３４０ｂにおいて、光電変換素子３１０から出力された光電流Ｉphtの対数値に応じた電圧信号Ｖpdの電圧が、コンデンサＣ1の第１の電極に印加される。
　次のステップＳ１０１で、検出部３４０ｂにおいて、第１のゲインを有する第１の増幅器としてのコンパレータ４０ａが、反転入力端（－）である第１の入力端に印加された、コンデンサＣ1の第２の電極の信号Ｖdiffの電圧と、非反転入力端（＋）である第２の入力端に印加された１の参照電圧とを比較する。第１の参照電圧は、電圧Ｖaz、ＶｂonおよびＶｂoffが所定のタイミングで切り替えられる閾値電圧ＶｂA0である。コンパレータ４０ａは、信号Ｖdiffの電圧と閾値電圧ＶｂA0とを比較した比較結果として、信号Ｖcomp1を出力する。
　コンパレータ４０ａから出力された信号Ｖcomp1は、第１のゲインより高い第２のゲインを有する第２の増幅器としてのコンパレータ４１ａの、反転入力端（－）としての第３の入力端に入力される。
　次のステップＳ１０２で、検出部３４０ｂにおいて、コンパレータ４１ａが、第３の入力端に入力された、コンパレータ４０ａの出力である信号Ｖcomp1の電圧と、非反転入力端（＋）としての第４の入力端に印加された第２の参照電圧とを比較する。第２の参照電圧は、所定の閾値電圧ＶｂA1である。コンパレータ４１ａは、コンパレータ４０ａから出力された信号Ｖcomp1の電圧と、閾値電圧ＶｂA1とを比較し、比較結果として、信号Ｖcomp2を出力する。
　コンパレータ４１ａから出力された信号Ｖcomp2は、例えば、検出部３４０ｂから出力され、メモリ３４１に記憶される。
（３－１．第１の実施形態の第１の変形例）
　次に、第１の実施形態の第１の変形例について説明する。第１の実施形態の第１の変形例は、入力側のコンパレータのゲインを直接的に変更するようにした例である。図１１Ａは、第１の実施形態の第１の変形例に係る検出部３４０ｃの構成の例を示す図である。図１１Ａにおいて、スイッチ回路４２の選択入力端４２ｂおよび４２ｃに印加される電圧ＶｂonおよびＶｂoffは、それぞれ電圧値が固定とされる。また、コンパレータ４０ｂは、ゲインが可変とされる。
　図１１Ｂは、第１の実施形態の第１の変形例に係る検出部３４０ｃの構成の例を示す回路図である。図１１Ｂに示されるコンパレータ４０ｂは、上述した図８Ｂに示したコンパレータ４０ａに対して、それぞれｐＭＯＳトランジスタであるトランジスタ４０３および４０４が追加されている。その他の構成は、図８Ｂを用いて説明した構成と同一であるので、ここでの説明を省略する。
　トランジスタ４０３は、ゲートがトランジスタ４０１のゲートに接続され、ソースがトランジスタ４０１のソースに接続され、ドレインがトランジスタ４０４のソースに接続される。また、トランジスタ４０４は、ドレインがトランジスタ４０１のドレインに接続される。すなわち、トランジスタ４０３は、トランジスタ４０４がオン状態の場合、トランジスタ４０１と並列接続される。したがって、トランジスタ４０４のゲートに印加される電圧を制御することで、トランジスタ４０１について、単独で用いるか、トランジスタ４０３と並列接続するかを切り替えることができる。すなわち、トランジスタ４０４のゲートに印加される電圧を制御することで、コンパレータ４０ｂを構成する素子が切り替えられる。
　トランジスタ４０１および４０３を並列接続することで、トランジスタ４０１を単独で用いる場合と比較してより大きなゲインを得ることが可能となる。例えば、通常あるいは微弱な光量の環境下の使用ではトランジスタ４０４をオン状態としてトランジスタ４０１および４０３を並列接続し、光量が多い環境下の使用では、トランジスタ４０４をオフ状態としてトランジスタ４０１を単独で用いることが考えられる。
　このように、第１の実施形態の第１の変形例に係る検出部３４０ｃでは、入力側のコンパレータ４０ｂのゲインを変更可能としているため、既存技術による検出部３４０ａと比較してコントラスト感度を低下させることができる。
（３－２．第１の実施形態の第２の変形例）
　次に、第１の実施形態の第２の変形例について説明する。第１の実施形態の第２の変形例は、入力側のコンパレータを負帰還を掛けて増幅器として用い、負帰還に係る容量比を用いてゲインを変更するようにした例である。図１２は、第１の実施形態の第２の変形例に係る検出部３４０ｄの構成の例を示す図である。
　図１２において、コンパレータ４０ｃは、例えば図８Ｂに示したコンパレータ４０ａと同様の回路により構成され、コンデンサＣ2、および、スイッチ回路４６を介したコンデンサＣ3による負帰還を掛けることで、増幅器（オペアンプ）として用いることが可能である。
　図１２において、コンパレータ４０ｃの出力端が、スイッチ回路４３の一端と、コンデンサＣ2の一端と、スイッチ回路４６の一端と、に接続される。スイッチ回路４６の他端は、コンデンサＣ3の一端に接続される。スイッチ回路４３、ならびに、コンデンサＣ2およびＣ3それぞれの他端は、コンパレータ４０ｃの反転入力端（－）に接続される。また、コンパレータ４０ｃの非反転入力端（＋）に対して、電圧Ｖazが印加されている。　
　一方、コンパレータ４１ａは、反転入力端（－）に対してコンパレータ４０ｃの出力端が接続される。コンパレータ４１ａの非反転入力端（＋）に対して、スイッチ回路４４の選択出力端が接続される。スイッチ回路４４の選択入力端４４ａおよび４４ｂには、それぞれ、電圧ＶｂonおよびＶｂoffが接続される。スイッチ回路４４は、例えば行駆動回路２５１の制御に応じて選択入力端４４ａおよび４４ｂのうち一方を選択し、電圧ＶｂonおよびＶｂoffの一方を、閾値電圧ＶｂA1としてコンパレータ４１ａの非反転入力端（＋）に入力する。
　このような構成において、増幅器としてのコンパレータ４０ｃのゲインＧは、コンデンサＣ1の容量と、負帰還接続されるコンデンサの容量との比に基づき決定される。すなわち、コンパレータ４０ｃのゲインＧは、スイッチ回路４６が導通状態では次式（１）により、スイッチ回路４６が非導通状態では次式（２）により、それぞれ求められる。
Ｇ＝Ｃ1／(Ｃ2＋Ｃ3)　　…（１）
Ｇ＝Ｃ1／Ｃ2　　…（２）
　式（１）および式（２）から分かるように、スイッチ回路４６を導通状態とすることで、スイッチ回路４６が非導通状態の場合に比べてゲインＧを小さくすることができ、反転入力端（－）における信号Ｖdiffに対するダイナミックレンジを広くすることが可能となる。すなわち、スイッチ回路４６は、コンパレータ４０ｃを構成する素子としてのコンデンサＣ２およびＣ３による容量を変更し、コンパレータ４０ｃのゲインを変更するゲイン変更部として機能する。
　したがって、例えば光量が多い環境下で使用する場合にはスイッチ回路４６を導通状態として大きな光量変化を検出可能とし、光量が微弱な環境下ではスイッチ回路４６を非導通状態として微弱な光量変化を検出可能とすることができる。
　コンパレータ４０ａから出力された信号Ｖcomp1は、コンパレータ４１ａの反転入力端（－）に入力される。コンパレータ４１ａは、スイッチ回路４４を介して非反転入力端（＋）に印加される、電圧ＶｂonまたはＶｂoffによる閾値電圧ＶｂA1と、反転入力端（－）に入力される信号Ｖcomp1とを比較し、比較結果として信号Ｖcomp2を出力する。
（３－３．第１の実施形態の第３の変形例）
　次に、第１の実施形態の第３の変形例について説明する。第１の実施形態の第３の変形例は、入力側のコンパレータを負帰還を掛けて増幅器として用い、負帰還に係る抵抗比を用いてゲインを変更するようにした例である。図１３は、第１の実施形態の第３の変形例に係る検出部３４０ｅの構成の例を示す図である。
　図１３において、コンパレータ４０ｃは、例えば図８Ｂに示したコンパレータ４０ａと同様の回路により構成され、並列接続されるコンデンサＣ2と可変抵抗である抵抗Ｒ2とによる負帰還を掛けることで、増幅器（オペアンプ）として用いることが可能である。
　図１３において、コンパレータ４０ｃの出力端が、スイッチ回路４３の一端と、コンデンサＣ2の一端と、抵抗Ｒ2の一端と、に接続される。コンデンサＣ2および抵抗Ｒ2それぞれの他端は、コンパレータ４０ｃの反転入力端（－）に接続される。また、一端に電圧信号Ｖpdが入力される、抵抗値が可変の抵抗Ｒ1の他端が、コンデンサＣ1の第１の電極に接続される。コンデンサＣ1の第２の電極は、コンデンサＣ2および抵抗Ｒ2それぞれの他端と共に、コンパレータ４０ｃの反転入力端（－）に接続される。
　コンパレータ４１ａについては、図１２に示した構成と同一であるので、ここでの説明を省略する。
　このような構成において、増幅器としてのコンパレータ４０ｃのゲインＧは、抵抗Ｒ１の抵抗値と、負帰還接続される抵抗Ｒ２の抵抗値との比に基づき決定される。すなわち、コンパレータ４０ｃのゲインＧは、次式（３）により求められる。
Ｇ＝Ｒ2／Ｒ1　　…（３）
　式（３）から分かるように、抵抗Ｒ1およびＲ2のうち少なくとも一方の抵抗値を変更することで、コンパレータ４０ｃのゲインＧを変更することができる。例えば、抵抗Ｒ2の抵抗値をより小さくする、あるいは、抵抗Ｒ1の抵抗値をより大きくすることで、コンパレータ４０ｃのゲインＧを小さくすることができ、反転入力端（－）における信号Ｖdiffに対するダイナミックレンジを広くすることが可能となる。すなわち、抵抗Ｒ1およびＲ2のうち少なくとも一方は、コンパレータ４０ｃを構成する素子としての抵抗Ｒ1またはＲ2の抵抗を変更し、コンパレータ４０ｃのゲインを変更するゲイン変更部として機能する。
　したがって、例えば光量が多い環境下で使用する場合には、例えば抵抗Ｒ2の抵抗値を小さくして大きな光量変化を検出可能とし、光量が微弱な環境下では抵抗Ｒ2の抵抗値を大きくして微弱な光量変化を検出可能とすることができる。
　コンパレータ４０ａから出力された信号Ｖcomp1は、コンパレータ４１ａの反転入力端（－）に入力される。コンパレータ４１ａは、スイッチ回路４４を介して非反転入力端（＋）に印加される、電圧ＶｂonまたはＶｂoffによる閾値電圧ＶｂA1と、反転入力端（－）に入力される信号Ｖcomp1とを比較し、比較結果として信号Ｖcomp2を出力する。
［４．第２の実施形態］
　次に、本開示の第２の実施形態について説明する。上述の第１の実施形態およびその各変形例では、直列接続された２つのコンパレータのうち入力側のコンパレータのゲインを変更していた。これに対して、第２の実施形態では、２つのコンパレータのうち出力側のコンパレータのゲインを変更するようにした例である。
　図１４Ａは、第２の実施形態に係る検出部３４０ｆの構成の例を示す図である。図１４Ａにおいて、検出部３４０ｆは、コンデンサＣ1と、それぞれ増幅器としての構成を有する、直列に接続されるコンパレータ４０ａおよび４１ａと、スイッチ回路４３および４４と、を含む。
　コンデンサＣ1の第１の電極には、受光回路３１から出力された電圧信号Ｖpdが、バッファ３３を介して印加され、第２の電極から信号Ｖdiffが入力側の増幅器であるコンパレータ４０ａの反転入力端（－）に入力される。コンパレータ４０ａの非反転入力端（＋）には、電圧Ｖazが印加される。
　なお、第２の実施形態においても、上述した第１の実施形態と同様に、コンパレータ４０ａは、反転入力端（－）に入力された信号Ｖdiffに対する、閾値電圧Ｖｂa0による閾値判定を、コンパレータ４１ａにおける閾値判定と比較して緩やかに実行するように構成される。
　コンパレータ４０ａから出力された信号Ｖcomp1がコンパレータ４１ａの反転入力端（－）に入力される。コンパレータ４１ａの非反転入力端（＋）には、スイッチ回路４５の選択出力端が接続される。スイッチ回路４５は、選択入力端４５ａおよび４５ｂに、それぞれ電圧値が可変とされた電圧ＶｂonおよびＶｂoffが接続される。スイッチ回路４５は、例えば行駆動回路２５１の制御に応じて選択入力端４５ａおよび４５ｂのうち一方を選択し、電圧ＶｂonおよびＶｂoffの一方を、閾値電圧ＶｂA1としてコンパレータ４１ａの非反転入力端（＋）に入力する。　
　第２の実施形態では、これら電圧ＶｂonおよびＶｂoffが電圧値を可変とされている。例えば、電圧ＶｂonおよびＶｂoffの電圧値の、電圧Ｖazとの差分の絶対値が小さいほど、光量変化の検出感度（コントラスト感度）が高くなる。これは、すなわち、コンパレータ４１ａのゲインを高くしたことに相当する。コンパレータ４１ａのゲインを高くすることで、相対的に、コンパレータ４０ａのゲインが低くなる。このように、電圧ＶｂonおよびＶｂoffは、コンパレータ４１ａのゲインを変更するゲイン変更部として機能する。
　一例として、より光量の微弱な環境での使用の際には、電圧ＶｂonおよびＶｂoffを、電圧Ｖazとの差分の絶対値がより小さい電圧値に切り替えることが考えられる。
　図１４Ｂは、第２の実施形態に係る検出部３４０ｆの構成の例を示す回路図である。図１４Ｂに示されるコンパレータ４０ａは、トランジスタ４０２のゲートに電圧Ｖazが印加される以外は、図８Ｂに示したコンパレータ４０ａと同一の構成を有する。また、コンパレータ４１ａは、トランジスタ４１２のゲートに、スイッチ回路４５を介して電圧Ｖｂonまたは電圧Ｖｂoffが印加される以外、図８Ｂに示したコンパレータ４１ａと同一の構成を有する。
　このように、直列接続された２つのコンパレータ４０ａおよび４１ａのうち、出力側のコンパレータ４１ａに閾値電圧ＶｂA1として印加する電圧ＶｂonおよびＶｂoffを可変とすることでも、相対的にコンパレータ４０ａのゲインを低下させることができ、コントラスト感度を下げることが可能である。例えば、出力側のコンパレータ４１ａに印加する電圧ＶｂonおよびＶｂoffを、当該電圧ＶｂonおよびＶｂoffの電圧Ｖazに対する差分の絶対値が通常あるいは微弱な光量の環境下の使用ではそれぞれ通常の値とし、光量が多い環境下の使用ではより低い値に変更することが考えられる。
　なお、図１４Ａおよび図１４Ｂの構成では、出力側のコンパレータ４１ａに入力される信号Ｖcomp1が、入力側のコンパレータ４０ａにおいて既に増幅されているため、低ゲイン化に関しては、上述した第１の実施形態およびその各変形例に対して不利である。一方、後述する、複数の入力側の構成を１つの出力側の構成で共有する場合には、スイッチ回路４５を制御するための閾値制御線の本数を少なく抑えることが可能である。
（４－１．第２の実施形態の変形例）
　次に、第２の実施形態の変形例について説明する。
　次に、第２の実施形態の変形例について説明する。第２の実施形態の変形例は、出力側のコンパレータのゲインを直接的に変更するようにした例である。図１５Ａは、第２の実施形態の変形例に係る検出部３４０ｇの構成の例を示す図である。図１５Ａにおいて、スイッチ回路４５の選択入力端４５ａおよび４５ｂに印加される電圧ＶｂonおよびＶｂoffは、それぞれ電圧値が固定とされる。また、コンパレータ４１ｂは、ゲインが可変とされる。
　なお、第２の実施形態の変形例においても、上述した第１の実施形態と同様に、コンパレータ４０ｂは、反転入力端（－）に入力された信号Ｖdiffに対する、電圧Ｖazによる閾値判定を、コンパレータ４１ｂにおける閾値判定と比較して緩やかに実行するように構成される。
　図１５Ｂは、第２の実施形態の変形例に係る検出部３４０ｇの構成の例を示す回路図である。図１５Ｂに示されるコンパレータ４１ｂは、上述した図１４Ｂに示したコンパレータ４１ａに対して、それぞれｐＭＯＳトランジスタであるトランジスタ４１３および４１４と、それぞれｎＭＯＳトランジスタであるトランジスタ４１５および４１６が追加されている。その他の構成は、図１４Ｂを用いて説明した構成と同一であるので、ここでの説明を省略する。
　トランジスタ４１３は、ゲートがトランジスタ４１１のゲートに接続され、ソースがトランジスタ４１１のソースに接続され、ドレインがトランジスタ４１４のソースに接続される。また、トランジスタ４１４は、ドレインがトランジスタ４１１のドレインに接続される。すなわち、トランジスタ４１３は、トランジスタ４１４がオン状態の場合、トランジスタ４１１と並列接続される。したがって、トランジスタ４１４のゲートに印加される電圧を制御することで、トランジスタ４１１について、単独で用いるか、トランジスタ４１３と並列接続するかを切り替えることができる。
　同様に、トランジスタ４１６は、ゲートがトランジスタ４１２のゲートに接続され、ソースがトランジスタ４１２のソースに接続され、ドレインがトランジスタ４１５のソースに接続される。また、トランジスタ４１５は、ドレインがトランジスタ４１２のドレインに接続される。すなわち、トランジスタ４１６は、トランジスタ４１５がオン状態の場合、トランジスタ４１２と並列接続される。したがって、トランジスタ４１５のゲートに印加される電圧を制御することで、トランジスタ４１２について、単独で用いるか、トランジスタ４１６と並列接続するかを切り替えることができる。
　すなわち、トランジスタ４１４および４１５のゲートに印加される電圧を制御することで、コンパレータ４１ｂを構成する素子が切り替えられる。なお、トランジスタ４１４および４１５は、同時にオン状態あるいはオフ状態となるように制御される。
　トランジスタ４１１および４１３、ならびに、トランジスタ４１２および４１６をそれぞれ並列接続することで、トランジスタ４１１および４１２をそれぞれ単独で用いる場合と比較してより大きなゲインを得ることが可能となる。例えば、通常あるいは微弱な光量の環境下の使用ではトランジスタ４１４および４１５をそれぞれオン状態としてトランジスタ４１１および４１３、ならびに、トランジスタ４１２および４１６をそれぞれ並列接続し、光量が多い環境下の使用では、トランジスタ４１４および４１６をそれぞれオフ状態としてトランジスタ４１１および４１２をそれぞれ単独で用いることが考えられる。
　このように、第２の実施形態の変形例に係る検出部３４０ｇでは、出力側のコンパレータ４１ｂのゲインを変更可能としているため、既存技術による検出部３４０ａと比較してコントラスト感度を低下させることができる。
［５．第３の実施形態］
　次に、本開示の第３の実施形態について説明する。第３の実施形態は、直列接続された２つコンパレータのうち、出力側のコンパレータを、複数の検出ブロック３２における各入力側のコンパレータで共有する例である。
　図１６は、第３の実施形態に係る検出部３４０ｈの構成の例を示す図である。図１６の例では、入力側の２つのコンパレータ４０ａ1および４０ａ2が、出力側の１つのコンパレータ４１ａにより共有されている。これはこの例に限定されず、入力側の３以上のコンパレータ４０ａを、１つの出力側のコンパレータ４１ａで共有することも可能である。
　一例として、上述した図３を参照し、１つの共有ブロック２２１が２つの受光回路３１を含み、これら２つの受光回路３１は、２つの検出ブロック３２にそれぞれ対応する（図５参照）。図６を参照し、各検出ブロック３２において、バッファ３３と、検出部３４０に含まれる入力側のコンパレータ４０ａと、が当該２つの受光回路３１それぞれに対応して設けられる。検出部３４０に含まれる出力側のコンパレータ４１ａと、検出回路３４に含まれるメモリ３４１および転送回路３４２は、当該２つの受光回路３１に共有される。
　図１６において、コンパレータ４０ａ1および４０ａ2は、それぞれ、例えば図８Ｂを用いて説明したコンパレータ４０ａと同一の回路を適用できる。コンパレータ４０ａ1および４０ａ2それぞれの非反転入力端（＋）に対して、１つのスイッチ回路４２の選択出力が共通に接続される。スイッチ回路４２の選択入力端４２ａ、４２ｂおよび４２ｃは、それぞれ電圧Ｖaz、ＶｂonおよびＶｂoffが印加される。これらのうち、電圧ＶｂonおよびＶｂoffは、可変とされる。スイッチ回路４２の出力は、閾値電圧ＶｂA0としてコンパレータ４０ａ1-1および４０ａ1-2に対して共通に印加される。
　上述のコンパレータ４１ａに共有される２つの受光回路３１のうち一方から出力された電圧信号Ｖpd1がコンデンサＣ1-1の第１の電極に印加される。コンデンサＣ1-1の第２の電極は、コンパレータ４０ａ1の反転入力端（－）に接続される。コンパレータ４０ａ1の出力は、スイッチ回路４７1の一端に接続される。また、コンパレータ４０ａ1の出力は、スイッチ回路４３1を介して、コンデンサＣ1-1とコンパレータ４０ａ1の反転入力端（－）との接続点に接続される。
　同様に、上述のコンパレータ４１ａに共有される２つの受光回路３１のうち他方から出力された電圧信号Ｖpd2がコンデンサＣ1-2の第１の電極に印加される。コンデンサＣ1-2の第２の電極は、コンパレータ４０ａ2の反転入力端（－）に接続される。コンパレータ４０ａ2の出力は、スイッチ回路４７2の一端に接続される。また、コンパレータ４０ａ2の出力は、スイッチ回路４３2を介して、コンデンサＣ1-2とコンパレータ４０ａ2の反転入力端（－）との接続点に接続される。
　なお、第３の実施形態においても、上述した第１の実施形態と同様に、コンパレータ４０ａ1および４０ａ2は、反転入力端（－）に入力された信号Ｖdiff1およびＶdiff2に対する、閾値電圧ＶｂA0による閾値判定を、コンパレータ４１ａにおける閾値判定と比較して緩やかに実行するように構成される。
　スイッチ回路４７1および４７2それぞれの他端は、コンパレータ４１ａの反転入力端（－）に接続される。コンパレータ４１ａの非反転入力端（＋）は、閾値電圧ＶｂA1が印加される。
　スイッチ回路４７1および４７2は、導通状態および非導通状態が排他的に制御される。スイッチ回路４７1が遠通状態の場合、コンパレータ４０ａ1から出力された信号Ｖcomp1-1は、スイッチ回路４７1を介してコンパレータ４１ａの反転入力端（－）に入力される。コンパレータ４１ａは、反転入力端（－）に入力される信号Ｖcomp1-1と、非反転入力端（＋）に入力される閾値電圧ＶｂA1とを比較し、比較結果として信号Ｖcomp2-1をメモリ３４１に対して出力する。
　スイッチ回路４７2が遠通状態の場合も同様に、コンパレータ４０ａ2から出力された信号Ｖcomp1-2は、スイッチ回路４７2を介してコンパレータ４１ａの反転入力端（－）に入力される。コンパレータ４１ａは、反転入力端（－）に入力される信号Ｖcomp1-2と、非反転入力端（＋）に入力される閾値電圧ＶｂA2とを比較し、比較結果として信号Ｖcomp2-2をメモリ３４１に対して出力する。
　このように、第３の実施形態では、出力側のコンパレータ４１ａに共有される複数のコンパレータ４０ａ1および４０ａ2に対して閾値電圧ＶｂA0を可変にすることでコンパレータ４０ａ1および４０ａ2のゲインを低下させることができ、コントラスト感度を下げることが可能である。例えば、コンパレータ４０ａ1-1および４０ａ1-2に印加する電圧ＶｂonおよびＶｂoffを、当該電圧ＶｂonおよびＶｂoffの電圧Ｖazに対する差分の絶対値が通常あるいは微弱な光量の環境下の使用ではそれぞれ通常の値とし、光量が多い環境下の使用ではより高い値に変更することが考えられる。
　また、第３の実施形態によれば、複数の入力側のコンパレータを１つの出力側のコンパレータで共有しているため、画素サイズの小型化が可能である。
［６．第４の実施形態］
　次に、本開示の第４の実施形態について説明する。第４の実施形態は、例えば各検出ブロック３２において、１つの入力側のコンパレータを、複数の出力側のコンパレータで共有する例である。
　図１７は、第４の実施形態に係る検出部３４０ｉの構成の例を示す図である。図１７の例では、入力側のコンパレータ４０ａが、出力側の２つのコンパレータ４１ａONおよび４１ａOFFにより共有されている。これはこの例に限定されず、出力側の３以上のコンパレータ４１を、１つの入力側のコンパレータ４０ａで共有することも可能である。
　図１７において、コンパレータ４０ａは、例えば図８Ｂを用いて説明したコンパレータ４０ａと同一の回路を適用できる。コンデンサＣ1の第１の電極に、電圧信号Ｖpdが印加される。コンデンサＣ1の第２の電極がコンパレータ４０ａの反転入力端（－）に接続される。コンパレータ４０ａの出力が、スイッチ回路４３を介して、コンデンサＣ１の第１の電極と、コンパレータ４０ａの反転入力端（－）との接続点に接続される。コンパレータ４０ａの非反転入力端（＋）に対して、電圧Ｖazが印加される。
　なお、第４の実施形態においても、上述した第１の実施形態と同様に、コンパレータ４０ａは、反転入力端（－）に入力された信号Ｖdiffに対する、閾値電圧ＶｂA0による閾値判定を、コンパレータ４１ONおよび４１OFFにおける閾値判定と比較して緩やかに実行するように構成される。
　コンパレータ４０ａから出力された信号Ｖcomp1は、コンパレータ４０ONおよび４０OFFそれぞれの反転入力端（－）に入力される。ここで、コンパレータ４０ONの非反転入力端（＋）には、閾値電圧として、可変の電圧Ｖｂonが印加される。一方、コンパレータ４０OFFの非反転入力端（＋）には、閾値電圧として、可変の電圧Ｖｂoffが印加される。すなわち、コンパレータ４１ONは、信号Ｖcomp1に基づき（＋）イベントを検出する。また、コンパレータ４１OFFは、信号Ｖcomp1に基づき（－）イベントを検出する。
　コンパレータ４１ONは、反転入力端（－）に入力された信号Ｖcomp1と非反転入力端（＋）に印加された電圧Ｖｂonとを比較した結果を、信号Ｖcomp2-ONとして出力する。また、コンパレータ４１OFFは、反転入力端（－）に入力された信号Ｖcomp1と非反転入力端（＋）に印加された電圧Ｖｂoffとを比較した結果を、信号Ｖcomp2-OFFとして出力する。これら信号Ｖcomp2-ONおよびＶcomp2-OFFは、メモリ３４１に記憶される。
　このように、第４の実施形態では、入力側のコンパレータ４０ａに共有される複数の出力側のコンパレータ４０ONおよび４０OFFに対して閾値電圧ＶｂONおよびＶｂOFFを可変にすることで、相対的にコンパレータ４０ａのゲインを低下させることができ、コントラスト感度を下げることが可能である。例えば、コンパレータ４１ONおよび４１OFFに印加する電圧ＶｂonおよびＶｂoffを、当該電圧ＶｂonおよびＶｂoffの電圧Ｖazに対する差分の絶対値が通常あるいは微弱な光量の環境下の使用ではそれぞれ通常の値とし、光量が多い環境下の使用ではより低い値に変更することが考えられる。
　また、第４の実施形態によれば、出力側の複数のコンパレータにおいて（＋）イベントおよび（－）イベントをそれぞれ検出する場合に、複数の出力側のコンパレータを１つの入力側のコンパレータで共有しているため、画素サイズの小型化が可能である。
［７．第５の実施形態］
（７－１．本開示の技術の適用例）
　次に、第５の実施形態として、本開示に係る、第１の実施形態およびその各変形例、第２の実施形態およびその変形例、第３の実施形態、ならびに、第４の実施形態に係る電子機器としての撮像装置１００の適用例について説明する。図１８は、第１の実施形態およびその各変形例、第２の実施形態およびその変形例、第３の実施形態、ならびに、第４の実施形態に係る撮像装置１００を使用する使用例を示す図である。
　上述した撮像装置１００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングしセンシング結果に基づき認識処理を行う様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。
（７－２．移動体への適用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２０は、撮像部１２０３１の設置位置の例を示す図である。
　図２０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１および車外情報検出ユニット１２０３０に適用され得る。
　このように、本開示に係る技術を撮像部１２０３１および車外情報検出ユニット１２０３０に適用することで、光量の多い環境下でも適切に撮像を実行することが可能となる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　光電流の対数値に応じた電圧を生成する生成部と、
　前記生成部で生成された前記電圧が第１の電極に印加されるコンデンサと、
　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した比較結果を出力する第１の増幅器と、
　前記第１の増幅器の出力と前記第１の入力端との間の接続を制御するスイッチ部と、
　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加され、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した比較結果を出力する第２の増幅器と、
を有する画素回路を備え、
　前記第１の増幅器の第１のゲインは、前記第２の増幅器の第２のゲインより低い、
固体撮像装置。
（２）
　前記第１の増幅器は、前記第１のゲインを変更する第１のゲイン変更部を有する、
前記（１）に記載の固体撮像装置。
（３）
　前記第１のゲイン変更部は、前記第１の参照電圧を変更することで、前記第１のゲインを変更する、
前記（２）に記載の固体撮像装置。
（４）
　前記第１のゲイン変更部は、前記第１の増幅器を構成する素子を変更することで前記第１のゲインを変更する、
前記（２）に記載の固体撮像装置。
（５）
　前記素子は、前記第１の増幅器において前記第１の入力端から電圧が印加されるトランジスタであり、
　前記第１のゲイン変更部は、前記トランジスタが並列に接続される接続数を変更することで、前記第１のゲインを変更する、
前記（４）に記載の固体撮像装置。
（６）
　前記素子は、前記第１の増幅器に負帰還を掛けるためのコンデンサであり、
　前記第１のゲイン変更部は、前記コンデンサによる容量を変更することで、前記第１のゲインを変更する、
前記（４）に記載の固体撮像装置。
（７）
　前記素子は、前記第１の増幅器に負帰還を掛けるための抵抗であり、
　前記第１のゲイン変更部は、前記抵抗の抵抗値を変更することで、前記第１のゲインを変更する、
前記（４）に記載の固体撮像装置。
（８）
　前記第２の増幅器は、前記第２のゲインを変更する第２のゲイン変更部を有する、
前記（１）に記載の固体撮像装置。
（９）
　前記第２のゲイン変更部は、前記第２の参照電圧を変更することで、前記第２のゲインを変更する、
前記（８）に記載の固体撮像装置。
（１０）
　前記第２のゲイン変更部は、前記第２の増幅器を構成する素子を切り替えることで前記第２のゲインを変更する、
前記（８）に記載の固体撮像装置。
（１１）
　前記素子は、前記第２の増幅器において前記第３の入力端から電圧が印加されるトランジスタであり、
　前記第２のゲイン変更部は、該トランジスタが並列に接続される接続数を変更することで、前記第２のゲインを変更する、
前記（１０）に記載の固体撮像装置。
（１２）
　前記画素回路が行列状の配列で配置されて画素アレイを構成し、
　前記第２の増幅器は、前記画素アレイに含まれる前記画素回路のうち２以上の画素回路で共有される、
前記（１）乃至（１１）の何れかに記載の固体撮像装置。
（１３）
　前記第１の増幅器は、２以上の前記第２の増幅器で共有される、
前記（１）乃至（１１）の何れかに記載の固体撮像装置。
（１４）
　光電流の対数値に応じて生成された電圧がコンデンサの第１の電極に印加され、
　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、出力と前記第１の入力端との間の接続がスイッチ部により制御される第１の増幅器が、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した比較結果を出力し、
　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加される第２の増幅器が、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した比較結果を出力し、
　前記第１の増幅器の第１のゲインは、前記第２の増幅器の第２のゲインより低くされる、
撮像方法。
（１５）
　光電流の対数値に応じた電圧を生成する生成部と、
　前記生成部で生成された前記電圧が第１の電極に印加されるコンデンサと、
　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した第１の比較結果を出力する第１の増幅器と、
　前記第１の増幅器の出力と前記第１の入力端との間の接続を制御するスイッチ部と、
　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加され、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した第２の比較結果を出力する第２の増幅器と、
を有する画素回路と、
　前記第２の比較結果に基づく信号を記録する記録部と、
を備え、
　前記第１の増幅器のゲインは、前記第２の増幅器のゲインより低い、
電子機器。
３１　受光回路
３２　検出ブロック
３４　検出回路
４０ａ，４０ａ1，４０ａ2，４０ｂ，４１ａ，４１ｂ，４１ON，４１OFF，３４００　コンパレータ
４２，４３，４４，４５，４６，４７1，４７2　スイッチ回路
 
３４０，３４０ａ，３４０ｂ，３４０ｃ，３４０ｄ，３４０ｅ，３４０ｆ，３４０ｇ，３４０ｈ，３４０ｉ　検出部
３４１　メモリ
４０１，４０２，４０３，４０４，４１１，４１２，４１３，４１４，４１５，４１６　トランジスタ

Claims (15)

  1. 　光電流の対数値に応じた電圧を生成する生成部と、
    　前記生成部で生成された前記電圧が第１の電極に印加されるコンデンサと、
    　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した比較結果を出力する第１の増幅器と、
    　前記第１の増幅器の出力と前記第１の入力端との間の接続を制御するスイッチ部と、
    　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加され、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した比較結果を出力する第２の増幅器と、
    を有する画素回路を備え、
    　前記第１の増幅器の第１のゲインは、前記第２の増幅器の第２のゲインより低くされる、
    固体撮像装置。
  2. 　前記第１の増幅器は、前記第１のゲインを変更する第１のゲイン変更部を有する、
    請求項１に記載の固体撮像装置。
  3. 　前記第１のゲイン変更部は、前記第１の参照電圧を変更することで、前記第１のゲインを変更する、
    請求項２に記載の固体撮像装置。
  4. 　前記第１のゲイン変更部は、前記第１の増幅器を構成する素子を変更することで前記第１のゲインを変更する、
    請求項２に記載の固体撮像装置。
  5. 　前記素子は、前記第１の増幅器において前記第１の入力端から電圧が印加されるトランジスタであり、
    　前記第１のゲイン変更部は、前記トランジスタが並列に接続される接続数を変更することで、前記第１のゲインを変更する、
    請求項４に記載の固体撮像装置。
  6. 　前記素子は、前記第１の増幅器に負帰還を掛けるためのコンデンサであり、
    　前記第１のゲイン変更部は、前記コンデンサによる容量を変更することで、前記第１のゲインを変更する、
    請求項４に記載の固体撮像装置。
  7. 　前記素子は、前記第１の増幅器に負帰還を掛けるための抵抗であり、
    　前記第１のゲイン変更部は、前記抵抗の抵抗値を変更することで、前記第１のゲインを変更する、
    請求項４に記載の固体撮像装置。
  8. 　前記第２の増幅器は、前記第２のゲインを変更する第２のゲイン変更部を有する、
    請求項１に記載の固体撮像装置。
  9. 　前記第２のゲイン変更部は、前記第２の参照電圧を変更することで、前記第２のゲインを変更する、
    請求項８に記載の固体撮像装置。
  10. 　前記第２のゲイン変更部は、前記第２の増幅器を構成する素子を切り替えることで前記第２のゲインを変更する、
    請求項８に記載の固体撮像装置。
  11. 　前記素子は、前記第２の増幅器において前記第３の入力端から電圧が印加されるトランジスタであり、
    　前記第２のゲイン変更部は、該トランジスタが並列に接続される接続数を変更することで、前記第２のゲインを変更する、
    請求項１０に記載の固体撮像装置。
  12. 　前記画素回路が行列状の配列で配置されて画素アレイを構成し、
    　前記第２の増幅器は、前記画素アレイに含まれる前記画素回路のうち２以上の画素回路で共有される、
    請求項１に記載の固体撮像装置。
  13. 　前記第１の増幅器は、２以上の前記第２の増幅器で共有される、
    請求項１に記載の固体撮像装置。
  14. 　光電流の対数値に応じて生成された電圧がコンデンサの第１の電極に印加され、
    　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、出力と前記第１の入力端との間の接続がスイッチ部により制御される第１の増幅器が、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した比較結果を出力し、
    　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加される第２の増幅器が、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した比較結果を出力し、
    　前記第１の増幅器の第１のゲインは、前記第２の増幅器の第２のゲインより低くされる、
    撮像方法。
  15. 　光電流の対数値に応じた電圧を生成する生成部と、
    　前記生成部で生成された前記電圧が第１の電極に印加されるコンデンサと、
    　第１の入力端に前記コンデンサの第２の電極が接続され、第２の入力端に第１の参照電圧が印加され、前記第１の入力端に印加された電圧と前記第２の入力端に印加された電圧とを比較した第１の比較結果を出力する第１の増幅器と、
    　前記第１の増幅器の出力と前記第１の入力端との間の接続を制御するスイッチ部と、
    　第３の入力端に前記第１の増幅器の出力が接続され、第４の入力端に第２の参照電圧が印加され、前記第３の入力端に印加された電圧と前記第４の入力端に印加された電圧とを比較した第２の比較結果を出力する第２の増幅器と、
    を有する画素回路と、
    　前記第２の比較結果に基づく信号を記録する記録部と、
    を備え、
    　前記第１の増幅器のゲインは、前記第２の増幅器のゲインより低くされる、
    電子機器。
PCT/JP2021/024364 2020-07-09 2021-06-28 固体撮像装置、撮像方法および電子機器 Ceased WO2022009720A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/003,417 US12088936B2 (en) 2020-07-09 2021-06-28 Solid-state imaging device, imaging method, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-118774 2020-07-09
JP2020118774 2020-07-09

Publications (1)

Publication Number Publication Date
WO2022009720A1 true WO2022009720A1 (ja) 2022-01-13

Family

ID=79553028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024364 Ceased WO2022009720A1 (ja) 2020-07-09 2021-06-28 固体撮像装置、撮像方法および電子機器

Country Status (2)

Country Link
US (1) US12088936B2 (ja)
WO (1) WO2022009720A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119653257A (zh) * 2024-12-04 2025-03-18 维沃移动通信有限公司 像素电路、图像传感器、摄像头模组和电子设备
JP2025513196A (ja) * 2022-04-20 2025-04-24 アーエムエス インターナショナル アーゲー 信号処理装置、光子計数回路、医療診断装置および信号処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4676078A1 (en) * 2024-07-04 2026-01-07 Prophesee Improvement of contrast sensitivity in event-based sensors by comparator offset cancellation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087471A1 (ja) * 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2020503752A (ja) * 2016-12-30 2020-01-30 インサイトネス アーゲー 動的ビジョンセンサアーキテクチャ
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020008872A (ja) 2019-09-17 2020-01-16 フリュー株式会社 カラーコンタクトレンズ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020503752A (ja) * 2016-12-30 2020-01-30 インサイトネス アーゲー 動的ビジョンセンサアーキテクチャ
WO2019087471A1 (ja) * 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025513196A (ja) * 2022-04-20 2025-04-24 アーエムエス インターナショナル アーゲー 信号処理装置、光子計数回路、医療診断装置および信号処理方法
JP7841113B2 (ja) 2022-04-20 2026-04-06 アーエムエス インターナショナル アーゲー 信号処理装置、光子計数回路、医療診断装置および信号処理方法
CN119653257A (zh) * 2024-12-04 2025-03-18 维沃移动通信有限公司 像素电路、图像传感器、摄像头模组和电子设备

Also Published As

Publication number Publication date
US12088936B2 (en) 2024-09-10
US20230247316A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
JP7227926B2 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
JP2022028982A (ja) 固体撮像装置、信号処理チップ、および、電子機器
KR20200112839A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
WO2020110676A1 (ja) 固体撮像素子、および、撮像装置
KR20200112854A (ko) 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
WO2022009720A1 (ja) 固体撮像装置、撮像方法および電子機器
JPWO2020012943A1 (ja) コンパレータ及び撮像装置
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
KR20200106155A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
JP2020099015A (ja) センサ及び制御方法
US11381764B2 (en) Sensor element and electronic device
WO2018139187A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
JP2023040318A (ja) 撮像回路および撮像装置
JP2021103842A (ja) 固体撮像素子、および、撮像装置
KR20240035570A (ko) 고체 촬상 디바이스 및 고체 촬상 디바이스 작동 방법
WO2022044809A1 (ja) 撮像装置および電子機器
WO2025067795A1 (en) Pixel circuit with memory circuit and image sensor for event detection
CN112997475B (zh) 电子电路、固态成像元件以及制造电子电路的方法
CN119547582A (zh) 固态摄像元件与电子设备
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2022158246A1 (ja) 撮像装置
WO2021246107A1 (ja) 固体撮像装置、固体撮像装置の制御方法および移動体
WO2022004289A1 (ja) 光検出装置、および電子機器
JP2023037041A (ja) 撮像回路および撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21837476

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21837476

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP