JP7841113B2 - 信号処理装置、光子計数回路、医療診断装置および信号処理方法 - Google Patents

Description

本開示は、マルチエネルギースペクトルＣＴ（コンピュータ断層撮影）などの電磁放射線センサ用の信号処理装置に関する。また、本開示は、光子計数回路、医療診断装置、および信号処理方法に関する。

関連出願
本特許出願は、ドイツ特許出願第１０ ２０２２ １０９ ５３５．５号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

マルチエネルギースペクトルＣＴのような電磁放射線センサでは、通常、生成される画像の各ピクセル（それぞれチャンネル）に光子計数システムが使用される。各ピクセル（各チャンネル）には、フォトダイオードのような放射線感応デバイスの信号を評価するフロントエンド回路から供給されるパルス状の信号を評価するための複数のコンパレータが含まれる。オフセット誤差やゲイン誤差の仕様が非常に厳しいため、各コンパレータのオフセット、オプションとしてフロントエンドのゲイン誤差を解消する必要がある。従来のアプローチでは、これは各コンパレータにローカルなデジタル・アナログ変換器（ＤＡＣ）によって達成される。これらのＤＡＣはそれぞれ、かなりのチップ面積を占め、電力を消費する。

特に電磁放射線センサにおいて、入力信号のより効率的な処理を可能にする、改善された処理の概念を提供することを目的とする。

当該目的は、独立請求項の主題によって達成される。実施形態および変形例は、従属請求項に基づく。

改善された処理の概念は、各コンパレータに対して別個のＤＡＣを設ける代わりに、複数のコンパレータに対して単一のＤＡＣのみを使用するという考えに基づいている。このため、例えば、パルス状の信号がフロントエンドから供給される、共通入力からそれぞれのコンパレータの信号入力が切断される期間内に、単一ＤＡＣの出力電圧をそれぞれのコンパレータに個々に供給するスイッチング回路および制御ロジックが設けられる。

例えば、複数のコンパレータは、自動ゼロ（ＡＺ）ＤＡＣであり、ＤＡＣによって供給される電圧は、各ＡＺコンパレータに対して個別に設定され得る所定のＡＺワードに基づいて生成されるＡＺ電圧である。

単一のＤＡＣしか使用しないため、従来の手法と比較して、チップ面積と電力消費を低減できる。改善された処理の概念に係る電磁放射線センサ用の信号処理装置の実装例では、信号処理装置は、例えば、電磁放射センサのフロントエンド回路の出力に結合され、電圧パルスの信号を提供することができる共通入力を備える。信号処理装置は、複数のＡＺコンパレータをさらに備え、各ＡＺコンパレータは、基準電圧を受け取る基準電位端子と、比較する電圧を受け取る信号入力と、処理ブロックに結合された信号出力と、を備える。

信号処理装置は、複数のＡＺコンパレータによって供給される比較結果を評価する処理ブロックと、所定のＡＺワードに基づいてＡＺ基準出力にＡＺ基準電圧を供給するＡＺデジタル－アナログ変換器と、共通入力およびＡＺ基準出力をそれぞれのＡＺコンパレータの信号入力に切り替え可能に個別に結合するスイッチング回路とをさらに備える。これにより、他のＡＺコンパレータの接続状態に関わらず、各ＡＺコンパレータに対して、信号入力を共通入力および／またはＡＺ基準出力に接続することができる。

信号処理装置は、さらに制御ブロックを備える。制御ブロックは、スイッチング回路を制御することによって、ＡＺコンパレータごとに、例えば、重複しないように、共通入力をそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力から切断し、また、スイッチング回路を制御することによって、ＡＺ基準出力をそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力にそれぞれのＡＺ時間、接続するように構成される。

これにより、各ＡＺコンパレータにおけるＡＺ動作をトリガすることができる。ＡＺ動作はそれ自体、完了するまでに数百ｎｓを必要とする場合があり、ドリフト性能を損なわないために数μｓごとにリフレッシュする必要がある場合がある。しかし、その場合、ＡＺ時間中のX線などの放射線量は実質的に無駄になり、デッドタイムが長くなってしまう可能性がある。

したがって、信号処理装置がＮ＋１個のＡＺコンパレータから構成される場合、各時間において、少なくともN個のＡＺコンパレータが共通入力に接続される。また、これら少なくともＮ個のＡＺコンパレータが比較結果を出すために動作可能である一方で、共通入力の切断により一度に動作不能となるＡＺコンパレータは１つのみ、または１つもない。この態様により、デッドタイムを大幅に短縮することができる。

それぞれの切断時間内のそれぞれのＡＺ時間の間、それぞれのコンパレータのためのＡＺ基準電圧がその信号入力に供給されることにより、オフセットおよび／または低周波数ノイズを除去するＡＺ動作が可能になる。

例えば、制御ブロックは、各ＡＺコンパレータの切断を順次実行するように構成される。これにより、ピンポン方式を適用して、コンパレータの１つのオフセットおよび／または低周波ノイズを自動ゼロ処理しつつ、残りを動作させるようにすることができる。これにより、デッドタイムがほとんどなくなり、良好な低周波ノイズ／ドリフト性能を達成することができる。順次の切断は、２つ以上のＡＺコンパレータを一度に切断することを含んでもよい。この場合、十分な数のＡＺコンパレータが、動作可能であり比較結果を供給することができることが条件となる。

例えば、順次の切断は、所定の繰り返し時間で繰り返し実行される。繰り返し時間が短ければ短いほど、ある時点で１つのコンパレータが非動作状態となることが増える。繰り返し時間が長すぎると、自動ゼロ化の効果が減少する可能性がある。このため、繰り返し時間を、前述の２つの条件の両方を考慮して選択するようにしてもよい。

様々な実装態様において、処理ブロックは、複数のＡＺコンパレータによって供給される比較結果に基づいてイベントをカウントするように構成される。これは、光子計数において特に有用となる場合がある。

例えば、ＡＺコンパレータの数は、４～１０の範囲、例えば５～８の範囲である。

それぞれの切断時間の終了時における信号処理装置の動作中、すなわち、ＡＺコンパレータの信号入力が共通入力に再接続されるとき、電圧ジャンプまたは電圧ステップが、共通入力での電圧レベルに応じて発生することがある。これにより、場合によっては、再接続されたＡＺコンパレータの信号入力、あるいは共通入力、さらにはすべてのコンパレータの信号入力にそれぞれグリッチが発生する場合がある。大規模な多画素ＣＴシステムでは、ＩＣごとに何千ものコンパレータがスイッチングする可能性があり、グリッチや、電源や基準経路からのクロストークを低減することが重要である。改善された処理の概念は、上記のようなグリッチを考慮する必要がある場合の、グリッチの処理方法を提供する。

例えば、比較結果をそれぞれ評価する処理ブロックの動作は、それぞれの切断時間の終了時に停止されてもよい。これにより、潜在的なグリッチに基づく比較結果については、処理ブロックによって考慮されない。

例えば、上記目的のために、制御ブロックは、それぞれの切断時間の終了時に、処理ブロックに停止インジケータを供給するように構成され、処理ブロックは、停止インジケータの供給中に比較結果の評価を停止するように構成される。

改善された処理の概念に係るグリッチを処理する方法のその他の例として、ＡＺコンパレータの自動ゼロ調整後、すなわちそれぞれのＡＺ時間の後、かつ切断時間内に、共通入力における電圧をデカップリングエレメントを介してＡＺコンパレータの信号入力へ供給する。これにより、切断時間の終了時に再接続するときに、共通入力と同じか少なくとも同様の電圧が、切断されたＡＺコンパレータの信号入力に存在するようにすることができる。デカップリングエレメントは、例えば、バッファ要素である。再接続時、同じまたは同様の電圧によって、グリッチを回避、または少なくとも低減することができる。

例えば、上記目的のために、スイッチング回路は、さらに、共通入力を、デカップリングエレメントを介して各ＡＺコンパレータの信号入力、切り換え可能に個別に結合する。さらに、制御ブロックは、それぞれの切断時間中およびそれぞれのＡＺ時間後に、スイッチング回路を制御することによって、共通入力を、デカップリングエレメントを介してそれぞれのＡＺコンパレータの信号入力に接続する。特に、両方の条件が満たされる。

グリッチを処理する実装例、すなわち、処理ブロックの動作の停止と、デカップリングエレメントを介した共通入力の信号入力への接続と、を組み合わせてもよい。

上述のように、停止インジケータは、それぞれの切断時間の終了時に設けられる。これは、例えば、停止インジケータが、切断時間の終わりの少し前から切断時間の終わりの少し後まで設けられること、すなわち、切断時間の終了時が停止インジケータの持続時間内にあることを意味する。

例えば、停止インジケータを用いたアプローチのみが使用される場合、すなわち、デカップリングエレメントを使用しない場合、停止インジケータの持続時間は、５００ｐｓ～５０００ｐｓの範囲、例えば、１ｎｓ～２ｎｓの範囲であってもよい。

グリッチを処理するための両アプローチが組み合わされる場合、すなわち、デカップリングエレメントを採用する場合、停止インジケータの持続時間は、５０ｐｓ～５００ｐｓの範囲内、例えば、１００ｐｓ～２００ｐｓの範囲内であってもよい。

各ＡＺコンパレータは、それぞれのＡＺコンパレータの基準入力とそれぞれの基準電位端子との間に接続されたＡＺコンデンサを備える。また、ＡＺコンパレータは、それぞれの基準入力とそれぞれの信号出力との間の切替可能なフィードバック接続を備え、制御ブロックは、それぞれのＡＺ時間の間、それぞれのフィードバック接続を可能にする。

したがって、ＡＺコンパレータの動作中、それぞれのＡＺ時間の間、ＡＺ電圧が信号入力に供給されて基準入力と信号出力とが接続されると、信号入力に供給されたＡＺ基準電圧が基準入力に確立され、ＡＺコンデンサがこのＡＺ基準電圧に充電される。このため、コンパレータの信号出力と基準入力の接続を解除すると、ＡＺコンデンサは基準入力の電圧を決定し、コンパレータの閾値電圧に影響を与える。

例えば、ＡＺワードは、ＡＺコンパレータごとに異なる。このため、それぞれのＡＺ基準電圧もまた、ＡＺコンパレータごとに異なる。これにより、各コンパレータの閾値電圧を個別に調整および／または補償することが可能になる。

改善された処理の概念に係る光子計数回路は、上述の実施形態のいずれか一つに係る信号処理装置を備える。また、光子計数回路は、光子の受信時に電流パルスを生成する光子検出器と、光子検出器に結合され、受信した電流パルスに基づいて共通入力に電圧パルスを生成する信号整形器と、を備える。例えば、光子検出器は、光子感応領域を有し、光子の光子感応領域への入射に応じて電流パルスを生成するように構成される。

上述のように、改善された処理の概念に係る医療診断装置は、少なくとも１つの光子計数回路を備える。装置は、例えば、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成される。

改善された処理の概念は、装置としての実装態様に限定されず、対応する信号処理方法として実施することもできる。

例えば、改善された処理の概念に係る信号処理方法は、共通入力および複数のＡＺコンパレータを備えた電磁放射線センサ用として設けられ、各ＡＺコンパレータは、共通入力に切り替え可能に結合され、比較する電圧を受け取る信号入力と、比較結果を供給するための信号出力を備える。この方法は、例えば、ＡＺコンパレータごとに重複しないように、共通入力をそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力から切断することと、それぞれのＡＺワードに基づくＡＺ基準電圧をそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力にそれぞれのＡＺ時間、供給することと、複数のＡＺコンパレータによって供給される比較結果を評価することとを含む。

上述の信号処理装置の様々な実装態様において、コンパレータの信号入力が共通入力に再接続されると、グリッチの影響が終了時、それぞれの切断時間の後に生じ得る。このようなグリッチの影響を考慮して、本方法は、それぞれの切断時間の終了時に停止インジケータを供給することと、停止インジケータの供給中に比較結果の評価を停止することと、をさらに含んでもよい。

加えて、または代わりに、本方法は、それぞれの切断時間中およびそれぞれのＡＺ時間後に、共通入力を、デカップリングエレメントを介してそれぞれのＡＺコンパレータの信号入力に接続すること、をさらに含んでもよい。

信号処理方法のさらなる実装態様は、上記の信号処理装置の様々な実装態様の説明から、当業者にとって容易に明らかになる。例えば、本方法は、上述したような信号処理装置において実施することができる。具体的には、本方法は、アプリケーションに必要な最小数のコンパレータよりも追加的に配置された1つ以上のコンパレータが存在する光子計数システムにおいて実施されてもよい。このため、常に、すなわち動作中は常に、比較動作可能な最小数のコンパレータが存在することになる。ただし、その他の実装態様は、これらの例によって限定されない。

以下、改善された処理の概念について、図面参照して詳細に説明する。各図において、同一または類似の機能を有する要素および機能ブロックには同一の符号を付している。したがって、以下の図面において、重複する説明については省略する場合がある。
図１は、信号処理装置を備える光子計数回路の実装例を示す。 図２に自動ゼロコンパレータの実装例を示す。 図３は、図１の信号処理装置のタイミング図の一例を示す。 図４は、信号処理装置の実装例を示す。 図５は、図４の信号処理装置のタイミング図の一例を示す。 図６は、信号処理装置のその他の実装例を示す。 図７は、図６の信号処理装置のタイミング図の一例を示す。 図８は、信号処理装置のその他の実装例を示す。 図９は、図８の信号処理装置のタイミング図の一例を示す。 図１０は、光子計数回路を備える医療診断用デバイスの実装例を示す。

図１は、改善された処理の概念に係る信号処理装置を備える光子計数回路の実装例を示す。一般に、信号処理装置は、電磁放射線センサに好適に用いられる。信号処理装置は、複数の自動ゼロ（ＡＺ）コンパレータである、コンパレータ１、ｃｏｍｐ２、ｃｏｍｐｎ、ｃｏｍｐｎ＋１を備え、４～１０個、例えば、５～８個のＡＺコンパレータが設けられる。各ＡＺコンパレータは、処理ブロックＰＲＯＣに結合された信号出力と、スイッチング回路ＳＷに結合されたそれぞれの入力とを備える。信号処理装置の共通入力Ｓ＿ｏｕｔは、スイッチング回路ＳＷに結合されるとともに、基準電圧ｖｒｅｆｎを受け取るための入力に結合される。信号処理装置は、さらに、ＡＺデジタル－アナログ変換器ＤＡＣを備え、ＡＺ－ＤＡＣは、所定のＡＺワードＡＷに基づいてＡＺ基準電圧をＡＺ基準出力で供給するように構成される。また、ＡＺ基準出力ＤＡＣ＿ｏｕｔが、スイッチング回路ＳＷの入力側に結合される。

処理ブロックは、複数のＡＺコンパレータｃｏｍｐ１、ｃｏｍｐ２、ｃｏｍｐｎ、ｃｏｍｐｎ＋１によって供給される比較結果を評価するように構成され、例えば、ＡＺコンパレータによって供給される比較イベントをカウントする。

光子計数回路は、例えば、図１のフォトダイオードとして象徴的に示される放射線感応素子を備えている。例えば、放射線感応素子は、光子の受光に応じて電流パルスを供給する。他の実装態様において、放射線感応素子は、例えば、Ｘ線を吸収し、それを電気信号に直接変換するＣｄＺｎＴｅ材料を含む。

放射線感応素子の出力は、例えば、信号整形器ＳＨに結合され、オプションとしてのベースライン抽出回路ＢＥが信号整形器ＳＨに対して逆並列に接続される。信号整形器ＳＨは、受け取った電流パルスから電圧パルスを生成し、その結果得られる信号を共通入力Ｓ＿ｏｕｔに供給する。オプションとしてのベースライン抽出回路ＢＥは、共通入力Ｓ＿ｏｕｔで得られた信号を評価し、信号整形器ＳＨの入力にそれぞれのフィードバックを供給する。

放射線感応素子を対応するフロントエンドと共に実装して電圧パルスを有する信号を光子計数回路において供給する構成は、当該技術分野において周知であり、本明細書ではこれ以上詳細に説明しない。共通Ｓ＿ｏｕｔにおいて、例えば、放射線感応素子と対応するフロントエンドとによって電圧パルスを有する信号が供給される限り、この信号は、共通入力Ｓ＿ｏｕｔの下流の信号処理装置で処理することができる。

改善された処理の概念によれば、信号処理装置は、スイッチング回路を使用して、ピンポン方式により一度に１つのコンパレータを「取り出して」、そのオフセットおよび／または低周波ノイズを自動ゼロ処理しつつ、残りは動作させて、比較を実行する。スイッチング回路ＳＷは、共通入力Ｓ＿ｏｕｔおよびＡＺ基準出力ＤＡＣ＿ｏｕｔを、それぞれのＡＺコンパレータの信号入力に、切り替え可能に個別に結合する。このため、例えば、共通入力Ｓ＿ｏｕｔと比較される信号のための信号入力を結合する各ＡＺコンパレータのためのスイッチが設けられる。さらに、各ＡＺコンパレータには、信号入力をＡＺ基準出力ＤＡＣ＿ｏｕｔに結合するスイッチがある。

図２は、ＡＺコンパレータの実装例を示す。コンパレータの信号入力は、プラス記号が付された非反転入力によって形成される。共通入力Ｓ＿ｏｕｔおよびＡＺ基準出力ＤＡＣ＿ｏｕｔはともに、それぞれのスイッチによって信号入力に結合される。マイナス記号が付された反転入力に対応するコンパレータの基準入力と、基準電圧ｖｒｅｆｎが供給される各基準電位端子との間には、ＡＺコンデンサＣＡＺが接続されている。コンパレータの信号出力は、さらなるスイッチを介して基準入力に結合される。これにより、切り替え可能なフィードバック接続が確立される。

通常動作中、信号入力は、それぞれの切断信号ｄｉｓｃｏｎによって制御される共通入力Ｓ＿ｏｕｔに接続され、フィードバック接続およびＡＺ基準出力ＤＡＣ＿ｏｕｔへの接続は、それぞれの自動ゼロ信号ａｚに基づいて開かれる。これにより、共通入力Ｓ＿ｏｕｔにおける信号と、ＡＺコンデンサＣＡＺに蓄積された電圧に影響されるコンパレータの閾値電圧との比較が行われる。

自動ゼロフェーズでは、信号入力は、対応する切断信号ｄｉｓｃｏｎにより共通入力Ｓ＿ｏｕｔから切断される。さらに、共通入力Ｓ＿ｏｕｔが切断される時間枠内で、信号入力をＡＺ基準出力ＤＡＣ＿ｏｕｔに接続し、フィードバック接続を自動ゼロ信号ａｚに基づいて閉じることができる。このように、それぞれのＡＺ電圧が信号入力に供給される間、フィードバック接続により、対応する電圧がＡＺコンデンサＣＡＺに蓄積される。これにより、フリッカーノイズやポップコーンノイズなどのオフセットノイズや低周波ノイズを補正することができる。さらに、コンパレータのドリフト性能も向上させることができる。

ＡＺコンパレータのその他の態様は、当該例によって限定されない。例えば、共通入力Ｓ＿ｏｕｔが比較入力、それぞれのコンパレータの信号入力、から切断される期間内に、それぞれＡＺ基準電圧に基づく自動ゼロ動作を実行することができる限り、他のコンパレータ構造も使用することができる。

ここで図１を再び参照すると、改善された処理の概念に係る制御ブロックは、スイッチング回路ＳＷを制御することによって、ＡＺコンパレータｃｏｍｐ１、ｃｏｍｐ２、ｃｏｍｐｎ、ｃｏｍｐｎ＋１ごとに重複しないように、共通入力Ｓ＿ｏｕｔをそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力から切断し、ＡＺ基準出力ＤＡＣ＿ｏｕｔをそれぞれの切断時間中、それぞれのＡＺコンパレータの信号入力にそれぞれのＡＺ時間、接続するように構成される。これにより、同時に共通入力Ｓ＿ｏｕｔから切り離されるコンパレータは最大でも1つのみとなり、少なくともｎ個のＡＺコンパレータは常に動作可能なままとなる。例えば、これは、それぞれの制御信号ｃｏｍｐｘ＿ｄｉｓｃｏｎおよびｃｏｍｐｘ＿ａｚを用いて確立され、ｘは、１～ｎ＋１の範囲にあり、拡張ｄｉｓｃｏｎおよびａｚは、図２に関連して説明されるように、それぞれ信号ｄｉｓｃｏｎおよびａｚに対応する。

共通入力Ｓ＿ｏｕｔをＡＺコンパレータの信号入力に接続するスイッチは、オープナとして示されており、それぞれの制御信号のハイレベルがスイッチを開き、切断を行うことに留意されたい。

次に、図３は、スイッチング回路ＳＷのための対応する制御信号を選択するスイッチング方式の一例を示す。例えば、第１のＡＺコンパレータｃｏｍｐ１に対して、対応する切断信号ｃｏｍｐ１＿ｄｉｓｃｏｎは、切断時間Ｔ＿ｄｉｓｃｏｎの間、ＡＺコンパレータの信号入力を共通入力Ｓ＿ｏｕｔから切断する。この切断時間Ｔ＿ｄｉｓｃｏｎ中、自動ゼロ信号ｃｏｍｐ１＿ａｚがハイになり、ＡＺ基準出力ＤＡＣ＿ｏｕｔの、それぞれのＡＺコンパレータの信号入力への接続を、それぞれのＡＺ時間、制御する。それぞれのＡＺ時間は、例えば、切断時間Ｔ＿ｄｉｓｃｏｎよりも短い。他のコンパレータ、例えば信号ｃｏｍｐ２＿ｄｉｓｃｏｎおよびｃｏｍｐ２＿ａｚを有するコンパレータ２や、信号ｃｏｍｐｎｎ＋１＿ｄｉｓｃｏｎ、ｃｏｍｐｎ＋１＿ａｚを有するＡＺコンパレータｃｏｍｐｎ＋１についても、第１のコンパレータｃｏｍｐ１について説明した方式と同じ方式によって、同様の制御信号が生成される。

図３のタイミング図からわかるように、ＡＺコンパレータの切断時間は重複していない。また、自動ゼロ動作の切断は、それぞれ繰り返し時間Ｔ＿ｒｅｐで繰り返される。繰り返し時間Ｔ＿ｒｅｐは、例えば、繰り返し時間Ｔ＿ｒｅｐ中のＡＺコンデンサＣＡＺの放電を考慮して、可能な限り長くなるように選択される。

共通入力Ｓ＿ｏｕｔのパルスは、ランダムなタイミングで到達する可能性があるので、共通入力Ｓ＿ｏｕｔの電位が自動ゼロ化したコンパレータのベースラインと異なる電位になることが起こり得る。このため、ＡＺコンパレータを共通入力Ｓ＿ｏｕｔに接続したり切断したりすると、グリッチが発生する可能性がある。

図４は、図１の信号処理装置の態様に基づき、潜在的なグリッチの影響を考慮した、改善された概念に係る信号処理装置の実装例を示す。図１と同様に、図４の実装態様においても、基準電圧ｖｒｅｆｎは、ＡＺコンパレータコンプ１、コンプ２、コンプ、コンプ＋１のそれぞれに供給される。さらに、共通入力Ｓ＿ｏｕｔおよびＡＺ基準出力ＤＡＣ＿ｏｕｔは、スイッチング回路ＳＷを介してコンパレータに結合される。

この例におけるＡＺ－ＤＡＣは、粗いＤＡＣおよび細かいＤＡＣから構成され、粗いＤＡＣおよび細かいＤＡＣは、ＡＺワードＡＷの異なる部分、すなわち、粗いワードＣＷおよび細かいワードＦＷをそれぞれ受け取る。粗いＤＡＣと細かいＤＡＣはともに、基準電圧ｖｒｅｆｎを負の供給電圧として受け取る。粗いＤＡＣは、正の供給電圧として供給電圧ｖｒｅｆｐを受け取り、細かいＤＡＣは、その正の供給電圧として粗いＤＡＣの出力を受け取る。ＡＺ－ＤＡＣの他の実装態様は、この態様例に限定されない。

ＡＺコンパレータのイン／アウトの切り替え時に発生する潜在的なグリッチを考慮するため、制御ブロックＣＴＲＬは、それぞれの切断時間Ｔ＿ｄｉｓｃｏｎの終了時に処理ブロックＰＲＯＣに停止インジケータｈａｌｔ＿ｃｏｕｎｔを供給するように構成されている。停止インジケータｈａｌｔ＿ｃｏｕｎｔは、後続のコンパレータが共通入力Ｓ＿ｏｕｔから切断される切断時間の開始にまで及んでいてもよい。そのような構成は、例えば、図３の信号図において、停止インジケータｈａｌｔ＿ｃｏｕｎｔを追加した、図５の信号図に示されている。再び図４を参照すると、処理ブロックＰＲＯＣは、停止インジケータｈａｌｔ＿ｃｏｕｎｔの供給時、特にそれぞれの信号がハイレベルのときに、比較結果の評価、例えば比較結果のカウントを停止するように構成される。

図６は、グリッチの影響を考慮した、改善された処理の概念に係る信号処理装置の実装態様のその他の例を示す。図６の実装態様は、図１に示す信号処理装置の実装態様に基づいており、図４を参照して説明されるＡＺ－ＤＡＣの特定の実装態様をさらに含む。図６の態様におけるスイッチング回路ＳＷは、それぞれ、ＡＺコンパレータ、ｃｏｍｐ１、ｃｏｍｐ２、ｃｏｍｐｎ、ｃｏｍｐｎ＋１の信号入力を、例えばバッファ要素として実装されるデカップリングエレメントＢＵＦの出力に個別に結合するスイッチをさらに備える。デカップリングエレメントＢＵＦは、その入力側で共通入力Ｓ＿ｏｕｔに結合される。これにより、デカップリングエレメントの出力におけるいかなる変動も、その入力、それぞれ共通入力Ｓ＿ｏｕｔにおける電位に直接影響せず、デカップリング素子ＢＵＦによって吸収される。したがって、各ＡＺコンパレータの信号入力は、デカップリングエレメントＢＵＦを介して切り換え可能に共通入力Ｓ＿ｏｕｔに結合される。

例えば、デカップリングエレメントＢＵＦは、その入出力間で高速反応を示す高速バッファである。ここで、高速という用語は、共通入力Ｓ＿ｏｕｔにおける典型的なパルス状信号の立ち上がり時間と立ち下がり時間との関係に関するものである。例えば、入力と出力の信号間には、遅延が全くないか、またはごくわずかな遅延しかない。

図７は、図３の信号図に基づいており、さらに、拡張＿ｂｕｆｃｏｎを有する制御信号が、各コンパレータに対して存在する。例えば、コンパレータｃｏｍｐ１の場合、各制御信号ｃｏｍｐ１＿ｂｕｆｃｏｎは、それぞれの切断時間Ｔ＿ｄｉｓｃｏｎ中およびそれぞれのＡＺ時間後、すなわち制御信号ｃｏｍｐ１＿ａｚがハイレベルのときに、共通入力Ｓ＿ｏｕｔをデカップリングエレメントＢＵＦを介して、ＡＺコンパレータｃｏｍｐ１の信号入力に接続する。これにより、コンパレータｃｏｍｐ１の信号入力の電位は、共通入力Ｓ＿ｏｕｔの電位のレベル、または少なくともそれに近いレベルとなる。このため、コンパレータｃｏｍｐ１の信号入力を直接共通入力Ｓ＿ｏｕｔに再接続しても、グリッチが生じることはない、または少なくともそのようなグリッチの影響は少ない。

図７の信号図の他の部分に示すように、他のＡＺコンパレータにも同じ方式が適用される。上述の実装態様と同様に、この手順を繰り返し時間Ｔ＿ｒｅｐで繰り返してもよい。

図８は、図４および図６を参照して説明した手法の組み合わせによる、改善された処理の概念に係る信号処理装置の実装態様を示す。したがって、停止インジケータおよびデカップリングエレメントの両方が使用される。図９は、制御ブロックＣＴＲＬによって供給される制御信号用のそれぞれのスイッチング方式を示す。図９は図７に示されるスイッチング方式に基づいており、対応する停止インジケータが新たに追加されている。

停止インジケータのみが使用される図４の実装態様では、停止インジケータの持続時間、すなわち対応する信号のハイ状態は、例えば、５００ピコ秒～５０００ピコ秒の範囲であり、１ｎｓ～２ｎｓの範囲にある場合もある。

デカップリングエレメントＢＵＦにより潜在的なグリッチを低減する図８の実装態様では、図４の実装態様と比較して、停止インジケータの持続時間を、例えば１０分の１に低減することができる。このため、停止インジケータの持続時間は、５００ｐｓ～５０００ｐｓの範囲、例えば、１００ｐｓ～２００ｐｓの範囲とすることができる。

ＡＺワードＡＷは、制御ブロックＣＴＲＬから供給されてもよい。例えば、各コンパレータ用のＡＺワードは、メモリに記憶されてもよく、または特別にプログラムされたＦＰＧＡから供給されてもよい。例えば、ＡＺワードは、較正フェーズ中に予め決定される。

図１０は、上述の実装態様のうちのいずれか１つの態様による信号処理装置を備えた光子計数回路２が医療診断用の装置１に設けられる場合の応用例を示す。医療診断装置１は、例えば、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成されてもよい。

本明細書に開示される改善された処理の概念の実施形態は、改善された処理の概念の実装の新規な態様を読者に周知させる目的で説明されている。好ましい実施形態が示され、説明されてきたが、開示された概念の多くの変更、修正、等価物、および置換が、特許請求の範囲から不必要に逸脱することなく、当業者によって行われ得る。

特に、改善された処理の概念に係る実装態様は、開示された実施形態に限定されず、上記実施形態に含まれる特徴について可能な限り多くの代替の例を与える。しかしながら、開示された概念のいかなる修正、等価物および代替物も、本明細書に添付される特許請求の範囲内に含まれることが意図される。

別々の従属請求項に記載された特徴は、有利に組み合わせることができる。さらに、特許請求の範囲で使用される参照符号は、特許請求の範囲を限定するものとして解釈されるべきではない。

さらに、本明細書で使用するとき、用語「有する」、「含む」、「備える」は、他の要素を除外しない。加えて、本明細書で使用される場合、冠詞「ａ」は、１つまたは２つ以上の構成要素または要素を含むことが意図され、１つのみを意味すると解釈されることに限定されない。

ＳＨ 信号整形器
ＢＥ ベースライン抽出
Ｓ_ｏｕｔ 共通入力
ｃｏｍｐ１、ｃｏｍｐ２ ＡＺコンパレータ
ｃｏｍｐｎ、ｃｏｍｐｎ＋１ ＡＺコンパレータ
ＳＷ スイッチング回路
プロック 処理ブロック
ＣＴＲＬ 制御ブロック
ｖｒｅｆｎ 基準電圧
ＤＡＣ_ｏｕｔ ＡＺ基準出力
ＡＷ ＡＺワード
ＣＷ 粗いワード
ＦＷ 細かいワード
ＣＡＺ ＡＺコンデンサ
Ｔ＿ｄｉｓｃｏｎ 切断時間
Ｔ＿ｒｅｐ 繰り返し時間
ｃｏｍｐｘ＿ｄｉｓｃｏｎ 切断信号
ｃｏｍｐｘ＿ａｚ ＡＺ信号
ｃｏｍｐｘ_ｂｕｆｃｏｎ 制御信号
ｈａｌｔ_ｃｏｕｎｔ 停止インジケータ
ＢＵＦ デカップリングエレメント
１ 医療診断装置
２ 光子計数回路

Claims (16)

1. 電磁放射線センサ用の信号処理装置であって、前記信号処理装置は、
   共通入力（Ｓ＿ｏｕｔ）と、
   複数の自動ゼロ（ＡＺ）コンパレータ（ｃｏｍｐ１、ｃｏｍｐ２、…、ｃｏｍｐｎ＋１）であって、各ＡＺコンパレータは、
   基準電圧（ｖｒｅｆｎ）を受け取る基準電位端子と、
   比較する電圧を受け取る信号入力と、
   処理ブロック（ＰＲＯＣ）に結合された信号出力と、を備える、
   前記複数の自動ゼロ（ＡＺ）コンパレータ（ｃｏｍｐ１、ｃｏｍｐ２、…、ｃｏｍｐｎ＋１）と、
   前記複数のＡＺコンパレータによって供給される比較結果を評価するように構成される前記処理ブロック（ＰＲＯＣ）と、
   所定のＡＺワード（ＡＷ）に基づいてＡＺ基準出力（ＤＡＣ＿ｏｕｔ）にＡＺ基準電圧を供給するように構成される、ＡＺデジタル－アナログ変換器（ＤＡＣ）（ＡＺ－ＤＡＣ）と、
   前記共通入力（Ｓ＿ｏｕｔ）および前記ＡＺ基準出力（ＤＡＣ＿ｏｕｔ）を、各ＡＺコンパレータの前記信号入力に切り替え可能に個別に結合するスイッチング回路（ＳＷ）と、
   制御ブロック（ＣＴＲＬ）であって、スイッチング回路（ＳＷ）を制御することによって、
   各ＡＺコンパレータごとに、前記共通入力（Ｓ＿ｏｕｔ）を、それぞれの切断時間（Ｔ＿ｄｉｓｃｏｎ）中、それぞれの前記ＡＺコンパレータの前記信号入力から切断し、
   前記ＡＺ基準出力（ＤＡＣ＿ｏｕｔ）を、それぞれの切断時間中、それぞれの前記ＡＺコンパレータの前記信号入力にそれぞれのＡＺ時間、接続するように構成される、
   前記制御ブロック（ＣＴＲＬ）と、を備える、
   信号処理装置。
2. 前記制御ブロック（ＣＴＲＬ）は、各ＡＺコンパレータの順次の切断を行うように構成される、
   請求項１に記載の信号処理装置。
3. 前記制御ブロック（ＣＴＲＬ）は、所定の繰り返し時間（Ｔ＿ｒｅｐ）で前記順次の切断を繰り返し行うように構成される、
   請求項２に記載の信号処理装置。
4. 前記制御ブロック（ＣＴＲＬ）は、それぞれの切断時間（Ｔ＿ｄｉｓｃｏｎ）の終了時に、前記処理ブロック（ＰＲＯＣ）に停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）を供給するように構成され、
   前記処理ブロック（ＰＲＯＣ）は、前記停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）の供給中に比較結果の評価を停止するように構成される、
   請求項１に記載の信号処理装置。
5. 前記停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）の持続時間は、５００ｐｓ～５０００ｐｓの範囲内である、
   請求項４に記載の信号処理装置。
6. 前記スイッチング回路（ＳＷ）は、さらに、前記共通入力（Ｓ＿ｏｕｔ）を、デカップリングエレメント（ＢＵＦ）を介して各ＡＺコンパレータの前記信号入力に、切り換え可能に個別に結合し、
   前記制御ブロック（ＣＴＲＬ）は、前記スイッチング回路（ＳＷ）を制御することによって、それぞれの前記切断時間中に当該ＡＺコンパレータの前記信号入力を前記共通入力（Ｓ＿ｏｕｔ）から直接切断するとともに、当該切断時間中の前記ＡＺ時間において前記ＡＺデジタル－アナログ変換器（ＡＺ－ＤＡＣ）の前記ＡＺ基準出力（ＤＡＣ＿ｏｕｔ）を前記信号入力に供給し、前記ＡＺ時間後かつ前記切断時間内に、前記共通入力（Ｓ＿ｏｕｔ）を、前記デカップリングエレメント（ＢＵＦ）を介してそれぞれの前記ＡＺコンパレータの前記信号入力に接続するように構成される、
   請求項１に記載の信号処理装置。
7. 前記スイッチング回路（ＳＷ）は、さらに、前記共通入力（Ｓ＿ｏｕｔ）を、各ＡＺコンパレータの前記信号入力に、デカップリングエレメント（ＢＵＦ）を介して切り替え可能に個別に結合し、
   前記制御ブロック（ＣＴＲＬ）は、さらに、前記スイッチング回路（ＳＷ）を制御することにより、それぞれの前記切断時間中に当該ＡＺコンパレータの前記信号入力を前記共通入力（Ｓ＿ｏｕｔ）から直接切断するとともに、当該切断時間中のＡＺ時間において前記ＡＺデジタル－アナログ変換器（ＡＺ－ＤＡＣ）の前記ＡＺ基準出力（ＤＡＣ＿ｏｕｔ）を前記信号入力に供給し、前記ＡＺ時間後かつ前記切断時間内に、デカップリングエレメント（ＢＵＦ）を介してそれぞれの前記ＡＺコンパレータの前記信号入力に接続するように構成され、
   前記停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）の持続時間は、５０ｐｓ～５００ｐｓの範囲内である、
   請求項４に記載の信号処理装置。
8. 各ＡＺコンパレータは、
   それぞれの前記ＡＺコンパレータの基準入力とそれぞれの前記基準電位端子との間に接続されたＡＺコンデンサ（ＣＡＺ）と、
   それぞれの前記基準入力とそれぞれの前記信号出力との間の切替可能なフィードバック接続とを備え、
   前記制御ブロック（ＣＴＲＬ）は、それぞれのＡＺ時間の間、それぞれのフィードバック接続を可能にするように構成される、
   請求項１に記載の信号処理装置。
9. 前記ＡＺワード（ＡＷ）は、ＡＺコンパレータごとに異なる、
   請求項１に記載の信号処理装置。
10. 前記処理ブロック（ＰＲＯＣ）は、前記複数のＡＺコンパレータによって供給される前記比較結果に基づいてイベントをカウントするように構成される、
    請求項１に記載の信号処理装置。
11. 前記ＡＺコンパレータの数は、４～１０の範囲内である、
    請求項１に記載の信号処理装置。
12. 請求項１～１１のいずれか一項に記載の信号処理装置と、
    光子の受信時に電流パルスを生成するように構成される光子検出器と、
    前記光子検出器に結合され、受信した電流パルスに基づいて前記共通入力（Ｓ＿ｏｕｔ）に電圧パルスを生成するように構成される信号整形器（ＳＨ）と、を備える、
    光子計数回路（２）。
13. 少なくとも１つの、請求項１２に記載の光子計数回路（２）を備え、
    Ｘ線装置またはコンピュータ断層撮影スキャナとして構成される、
    医療診断装置（１）。
14. 共通入力（Ｓ＿ｏｕｔ）および複数の自動ゼロ（ＡＺ）コンパレータ（ｃｏｍｐ１、ｃｏｍｐ２、…、ｃｏｍｐｎ＋１）を備える電磁放射線センサ用の信号処理方法であって、各ＡＺコンパレータは、
    前記共通入力（Ｓ＿ｏｕｔ）に切り替え可能に結合される、比較する電圧を受け取るための信号入力と、
    比較結果を供給するための信号出力と、を備え、
    前記方法は、
    ＡＺコンパレータごとに、前記共通入力（Ｓ＿ｏｕｔ）を、それぞれの切断時間（Ｔ＿ｄｉｓｃｏｎ）中、それぞれの前記ＡＺコンパレータの前記信号入力から切断することと、
    単一のＡＺデジタル－アナログ変換器（ＤＡＣ）から出力される、所定のＡＺワード（ＡＷ）に基づくＡＺ基準出力（ＤＡＣ＿ｏｕｔ）を、それぞれの前記切断時間中、それぞれの前記ＡＺコンパレータの前記信号入力にそれぞれのＡＺ時間、供給することと、
    前記複数のＡＺコンパレータによって供給される比較結果を評価することと、を含む、
    方法。
15. それぞれの前記切断時間（Ｔ＿ｄｉｓｃｏｎ）の終了時に停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）を供給することと、
    前記停止インジケータ（ｈａｌｔ＿ｃｏｕｎｔ）の供給中、前記比較結果の評価を停止することと、をさらに含む、
    請求項１４に記載の方法。
16. それぞれの前記切断時間中の前記ＡＺ時間において、前記ＡＺデジタル－アナログ変換器（ＡＺ－ＤＡＣ）の前記ＡＺ基準出力（ＤＡＣ＿ｏｕｔ）をそれぞれの前記ＡＺコンパレータの前記信号入力に供給し、前記ＡＺ時間後かつ前記切断時間内に、前記共通入力（Ｓ＿ｏｕｔ）を、デカップリングエレメント（ＢＵＦ）を介してそれぞれの前記ＡＺコンパレータの前記信号入力に接続すること、をさらに含む、
    請求項１４または１５に記載の方法。