JP2016111670A - 放射線計数装置、および、放射線計数装置の制御方法 - Google Patents

Abstract

【課題】放射線計数を正確に行う放射線計数装置及び放射線計数装置の制御方法を提供する。【解決手段】放射線計数装置１００は、シンチレータ１２０、画素回路２２０及びアナログデジタル変換回路を具備する。放射線計数装置においてシンチレータ１２０は、放射線が入射されると光子を生成する。放射線計数装置において画素回路２２０は、光子を電荷に変換して所定の期間に亘って蓄積して、蓄積した電荷の量に応じたアナログ電圧を生成する。放射線計数装置においてアナログデジタル変換回路が、１つの光子から生成されたアナログ電圧より小さい所定の量子化単位によりアナログ電圧をデジタル信号に変換する。【選択図】図１

Description

本技術は、放射線計数装置、および、放射線計数装置の制御方法に関する。詳しくは、アナログデジタル変換を行う放射線計数装置、および、放射線計数装置の制御方法に関する。

検出器に入射された放射線の線量を、入射光子単位で個々のエネルギー分別を行いつつカウントする放射線計数（フォトンカウント）は、線量計やガンマカメラ等、現在さまざまな分野に応用されている。その代表的な一例は、サーベイメータに代表される広義の線量計である。検出器としては通常、シンチレータおよび光電子増倍管が使用され、その検出器に入射した放射線のエネルギーと個数が計数される。シンチレータに放射線の光子が１個以上入射すると、シンチレータは発光し、放射線のエネルギーに比例した光量の可視光のパルスを放つ。このような発光パルスは、放射線光子が入射するごとに発せられ、光電子増倍管によって検知される。ここで、シンチレータは、光電子増倍管に向けられた面のみを開口状態にした隔壁に覆われている。この隔壁は外部からの可視光の侵入を遮断するとともに、望ましくは内部から生じた光を反射して、その全てを光電子増倍管に入射させる。

この線量計において、光電子増倍管は発光パルスを電子に変換し、それを増幅することでアナログ電気パルスを発生させる。このアナログ電気パルスのパルス高はシンチレータの発光光量、即ち放射線のエネルギーに比例する。そして、放射線光子が１個入射するごとに独立したパルスが出力されるため、線量計は、パルス数を数えることによって、入射した放射線光子の個数を求めることができる。

上述の線量計において検出回路は、例えばアンプ、積分器およびＡＤ（Analog to Digital）変換機よりなり、アンプは出力されたアナログ信号をさらに増幅し、積分器はパルスを積分してＡＤ変換器がＡＤ変換を実施する。これによって、線量計は、入射した放射線光子ごとのエネルギーをデジタル値で導出することができる。線量計内のデジタル処理回路は所定期間における検出回路の出力結果を集積し、放射線光子のエネルギースペクトルを導出する。これは線量計が捉えた放射線光子の、エネルギーごとの存在比率を示す。これによって、線量計は、放射線源を特定することができる。さらにシンチレータが捕捉する放射線は、エネルギーごとに透過確率或いは捕捉確率が異なる。従って、デジタル処理回路がエネルギーごとの捕捉光子数を捕捉確率で割り戻せば、入射光子数が得られる。このようにして、Ｇ関数やＤＢＭ（Dyson Boson Mapping）法等による線量補正が行われる（例えば、特許文献１参照。）。

上述のような放射線のフォトンカウンティングは、シンチレータおよび光電子増倍管を用いたものが主流である。しかし、光電子増倍管は高価である上、小型軽量化に適さない。また、磁場の影響を受けやすい問題もある。光電子増倍管の代わりに、ＡＰＤ（Avalanche PhotoDiode）やＳｉＰＭ（Silicon PhotoMultipliers）のアレイを用いたものも提案されている。しかし、前者は出力信号が極めて微弱な上に温度による出力変動が激しく、外部環境の影響を受けやすい。また、後者は、高電界を要するために暗電流が大きく、アフタパルスやクロストーク等によりフロアノイズが大きいという問題がある。さらに、ＡＰＤおよびＳｉＰＭのいずれも高電圧を使うため、別途電源回路が必要であり、出力もアナログ信号である。このため、別途アンプや積分回路、ＡＤ変換回路を外付けする必要があり、信号伝達の過程で外部ノイズの影響を受けやすいという問題がある。

一方、特許文献２には、ＣＭＯＳ（Complementary MOS）イメージャーの回路構成を踏襲しつつ、時分割及び複数画素による面分割を併用してダイナミックレンジを上げた、フォトンカウンティングによる新しい撮像素子が提案されている。このようなデバイスはチップ内の画素アレイ全体を１受光面としたフォトンカウンティング用デバイスとして使用することも可能である。左記撮像素子にはＡＤ変換回路がオンチップで搭載され、画素信号を受けて、各画素への光子入射の有無を、閾値を設けてバイナリ判定する。

特開２００４−１０８７９６号公報 特開２０１１−９７５８１号公報

上述の構成において、ＡＤ変換回路は、１光子入射時の画素からの出力電圧を量子化単位としてＡＤ変換を行っていた。しかし画素内のトランジスタなどにおいて、その量子化単位の半分以上のノイズが生じることがあるため、デジタル信号の誤差が大きくなる。これにより、放射線計数を正確に行うことが困難になる。

本技術はこのような状況に鑑みて生み出されたものであり、放射線計数を正確に行うことを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、放射線が入射されると光子を生成するシンチレータと、上記光子を電荷に変換して所定の期間に亘って蓄積して当該蓄積した電荷の量に応じたアナログ電圧を生成する画素回路と、１つの上記光子から生成された上記アナログ電圧より小さい所定の量子化単位により上記アナログ電圧をデジタル信号に変換するアナログデジタル変換回路とを具備する放射線計数装置、および、その制御方法である。これにより、１つの光子から生成されたアナログ電圧より小さい所定の量子化単位によりアナログ電圧がデジタル信号に変換されるという作用をもたらす。

また、この第１の側面において、上記アナログデジタル変換回路は、１つの上記光子から生成された上記アナログ電圧の半分を超えない上記量子化単位により上記アナログ電圧をデジタル信号に変換してもよい。これにより、１つの光子から生成されたアナログ電圧の半分を超えない量子化単位によりアナログ電圧がデジタル信号に変換されるという作用をもたらす。

また、この第１の側面において、上記アナログデジタル変換回路は、１つの上記光子から生成された上記アナログ電圧の１／４を超えない上記量子化単位により上記入力電圧をデジタル信号に変換してもよい。これにより、１つの光子から生成されたアナログ電圧の１／４を超えない量子化単位によりアナログ電圧がデジタル信号に変換されるという作用をもたらす。

また、この第１の側面において、上記画素回路は、上記光子を電荷に変換する光電変換部と、上記電荷を蓄積して当該電荷の量に応じた電圧を上記アナログ電圧として生成する電荷蓄積部と、上記アナログ電圧を増幅して上記アナログデジタル変換回路へ出力するアンプ素子とを備えてもよい。これにより、アナログ電圧が増幅して出力されるという作用をもたらす。

また、この第１の側面において、上記シンチレータを複数具備し、上記画素回路は、上記シンチレータごとに所定数設けられていてもよい。これにより、複数のシンチレータにより光子が生成されるという作用をもたらす。

また、この第１の側面において、上記画素回路は、第１の基板に設けられ、上記検出回路は、上記第１の基板に積層された第２の基板に設けられてもよい。これにより、画素回路が設けられた基板に積層された基板上の検出回路によりアナログ電圧がデジタル信号に変換されるという作用をもたらす。

また、この第１の側面において、上記画素回路は、上記光子を電荷に変換する光電変換部と、上記電荷を保持する中間ノードと、上記電荷を上記光電変換部から上記中間ノードへ転送する第１の転送部と、上記電荷を蓄積して当該電荷の量に応じた電圧を上記アナログ電圧として生成する電荷蓄積部と、上記保持された電荷を上記中間ノードから上記電荷蓄積部へ転送する第２の転送部とを備えてもよい。これにより、光電変換部から中間ノードへ電荷が転送され、中間ノードから電荷蓄積部へ電荷が転送されるという作用をもたらす。

また、この第１の側面において、上記デジタル信号を処理して上記放射線の入射数を計数するデータ処理部をさらに具備してもよい。これにより、放射線の入射数が計数されるという作用をもたらす。

また、この第１の側面において、所定数の上記画素回路が、基板に二次元格子状に配置され、上記データ処理部は、一定数の上記デジタル信号の値の合計を上記シンチレータの発光量の値として算出してもよい。これにより、二次元格子状に配置された画素回路からのデジタル信号の値の合計が算出されるという作用をもたらす。

本技術によれば、放射線計数を正確に行うことができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

第１の実施の形態における放射線計数装置の一構成例を示す全体図である。 第１の実施の形態における光検出器の一構成例を示すブロック図である。 第１の実施の形態における放射線計数結果の一例を示す図である。 第１の実施の形態における画素回路の一構成例を示す回路図である。 第１の実施の形態における画素回路の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態の画素回路のレイアウトの一例を模式的に示す図である。 第１の実施の形態における検出回路の機能構成例と検出回路の動作例とを示す図である。 第１の実施の形態における量子化単位ごとの誤差の総計の一例を示すグラフである。 第１の実施の形態における光検出器の動作の一例を示すタイミングチャートである。 第１の実施の形態における量子化単位を説明するための図である。 第２の実施の形態における放射線計数装置の一構成例を示す全体図である。 第３の実施の形態における放射線計数装置の一構成例を示す全体図である。 第３の実施の形態における光検出器の一構成例を示すブロック図である。 第４の実施の形態における画素回路の一構成例を示す回路図である。 第４の実施の形態における中間ノードへの電荷転送を説明するためのポテンシャル図である。 第４の実施の形態における検出ノードへの電荷転送を説明するための図である。 第４の実施の形態における画素回路の動作の一例を示すタイミングチャートである。 第４の実施の形態における放射線計数結果の一例を示す図である。 第５の実施の形態における光検出器の一構成例を示すブロック図である。 第６の実施の形態における光検出器の一構成例を示すブロック図である。 第６の実施の形態におけるサーベイメータ、ＳＰＥＣＴ、ＣＴおよびＦＰＤの一例を示す図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（１光子信号より小さい量子化単位でＡＤ変換する例）
２．第２の実施の形態（マルチヘッド化して１光子信号より小さい量子化単位でＡＤ変換する例）
３．第３の実施の形態（積層化した光検出器において１光子信号より小さい量子化単位でＡＤ変換する例）
４．第４の実施の形態（全行を同時に露光して１光子信号より小さい量子化単位でＡＤ変換する例）
５．第５の実施の形態（１チップに複数の画素アレイ部をマトリクス配置し、同時動作させる第１の例）
６．第６の実施の形態（１チップに複数の画素アレイ部をマトリクス配置し、同時動作させる第２の例）

＜１．第１の実施の形態＞
［放射線計数装置の構成例］
図１は、第１の実施の形態における放射線計数装置１００の一構成例を示す全体図である。同図におけるａは、放射線計数装置１００の断面図である。同図におけるｂは、放射線計数装置１００の斜視図である。この放射線計数装置１００は、受光部１１０およびデータ処理部１４０を備える。この受光部１１０は、シンチレータ１２０、隔壁１３０および光検出器２００を備える。

シンチレータ１２０は、放射線が入射されると光子を生成するものである。このシンチレータ１２０は、例えば、ヨウ化ナトリウム（ＮａＩ）を含み、４ミリメートル（ｍｍ）角に柱状加工されている。

隔壁１３０は、シンチレータ１２０を覆い、可視光を遮断するものである。ただし、この隔壁１３０は、光検出器２００に対向する面のみが開口されている。また、隔壁１３０は、光を反射する反射性物質（例えば、アルミニウム）により構成されることが望ましい。これにより、シンチレータ１２０で発生した光子の殆どが光検出器２００に入射される。

光検出器２００は、光を検出してデジタル信号を生成するものである。この光検出器２００は、シンチレータ１２０と対向する受光面を有し、その受光面には、二次元格子状に複数（例えば、５２０×５２０）の画素回路２２０が設けられる。画素回路２２０の詳細については後述する。光検出器２００は、生成したデジタル信号を信号線１１９を介してデータ処理部１４０に供給する。

データ処理部１４０は、デジタル信号を処理して放射線計数を行うものである。また、データ処理部１４０は、放射線から生成された１光子のエネルギー判定を行う。

なお、シンチレータ１２０と光検出器２００とは、適切な屈折率をもつ光学接着剤により接着されるのが望ましく、あるいは、それらの中間にファイバーガラス等によるライトガイドを挿入しても良い。

［光検出器の構成例］
図２は、第１の実施の形態における光検出器２００の一構成例を示すブロック図である。この光検出器２００は、画素アレイ部２１０と、検出回路２４０および２６０と、スイッチ２５０および２７０と、参照電圧生成回路２７５と、行駆動回路２８０と、タイミング制御回路２８５と、出力回路２９０とを備える。これらの回路は、１つのチップに設けられる。

画素アレイ部２１０には、二次元格子状に複数の画素回路２２０が設けられる。以下、所定方向に配列された複数の画素回路２２０を「行」と称し、その行と直交する方向に配列された複数の画素回路２２０を「列」と称する。

検出回路２４０、スイッチ２５０、検出回路２６０およびスイッチ２７０は、列ごとに設けられる。また、奇数行の画素回路２２０は、検出回路２４０に垂直信号線２１９を介して接続され、偶数行の画素回路２２０は、検出回路２６０に垂直信号線２１７を介して接続される。また、画素回路２２０のそれぞれは、制御線２１８を介して行駆動回路２８０に接続される。

行駆動回路２８０は、タイミング制御回路２８５の制御に従って画素回路２２０のそれぞれを制御するものである。この行駆動回路２８０は、列方向において隣り合う一対の行を選択して露光させ、それらの行内の画素回路２２０にアナログの電気信号を生成させる。この電気信号は、検出回路２４０および２６０により読み出されてデジタル信号に変換される。読出しが完了すると、行駆動回路２８０は、次の一対の行を選択し、同様の制御を行う。全ての行の読出しが完了すると、１フレーム分の画像データが出力される。５２０×５２０の画素回路２２０が設けられ、一対の行の処理のそれぞれに１６マイクロ秒（μｓ）を要する場合、１フレームの出力には、２６０回の処理を要し、約４．２ミリ秒（ｍｓ）を要する。

検出回路２４０は、タイミング制御回路２８５の制御に従って奇数行の画素回路２２０からの電気信号をデジタル信号に変換するものである。この検出回路２４０は、変換したデジタル信号をスイッチ２５０に供給する。一方、検出回路２６０は、タイミング制御回路２８５の制御に従って偶数行の画素回路２２０からの電気信号をデジタル信号に変換して光を検出するものである。この検出回路２６０は、変換したデジタル信号をスイッチ２７０に供給する。

スイッチ２５０は、対応する検出回路２４０と出力回路２９０との間の経路を開閉するものである。各列のスイッチ２５０は、列を順に選択する列駆動回路（不図示）の制御に従って、順にデジタル信号を出力回路２９０に供給する。スイッチ２７０は、対応する検出回路２６０と出力回路２９０との間の経路を開閉するものである。各列のスイッチ２７０も、スイッチ２５０と同様に、列駆動回路の制御に従って、順にデジタル信号を出力回路２９０に供給する。出力回路２９０は、画像処理装置などにデジタル信号を出力するものである。

タイミング制御回路２８５は、行駆動回路２８０、参照電圧生成回路２７５、検出回路２４０および検出回路２６０の動作タイミングを制御するものである。このタイミング制御回路２８５は、例えば、行の走査タイミングを示すタイミング制御信号を生成して行駆動回路２８０に供給する。また、タイミング制御回路２８５は、参照電圧の供給動作を制御するＤＡＣ（Digital to Analog）制御信号を生成して参照電圧生成回路２７５に供給する。また、タイミング制御回路２８５は、検出回路２４０および２６０の動作を制御する検出制御信号を検出回路２４０および２６０へ供給する。ＤＡＣ制御信号や検出制御信号の詳細については後述する。

参照電圧生成回路２７５は、ＤＡＣ制御信号に従って参照電圧Ｖ_ｒｅｆを生成して検出回路２４０および２６０のそれぞれに供給するものである。

図３は、第１の実施の形態における放射線計数結果の一例を示す図である。同図の縦軸は、一対の行内の各画素回路２２０からの出力合計値であり、横軸は時間である。この出力合計値は、データ処理部１４０により算出される。前述したように、光検出器２００では、２行単位の読み出しが同一の間隔で循環的に繰り返される。発光の瞬間、シンチレーション光は、ほぼ均一的に各画素回路２２０に受光されるため、発光直後の単位読み出しから信号が出力し始める。そこから１周して１フレーム分が読み出されるまで信号出力は継続され、その後は再度シンチレータが発光するまでダーク出力となる。同図に例示したようなプロットは１フレーム分の時間幅を持ったパルスに似た出力形状となり、パルスごとの出力値合計がシンチレータの発光量に相当する。

［画素回路の構成例］
図４は、第１の実施の形態における画素回路２２０の一構成例を示す回路図である。この画素回路２２０は、フォトダイオード２２１、蓄積ノード２２２、転送トランジスタ２２３、検出ノード２２４、リセットトランジスタ２２５、増幅トランジスタ２２６および選択トランジスタ２２７を備える。転送トランジスタ２２３、リセットトランジスタ２２５、増幅トランジスタ２２６および選択トランジスタ２２７として、例えば、ｎ型のＭＯＳ（Metal-Oxide Semiconductor）トランジスタが用いられる。

フォトダイオード２２１は、光子を電荷に変換するものである。このフォトダイオード２２１は、蓄積ノード２２２を介して転送トランジスタ２２３に接続される。フォトダイオード２２１は、画素回路２２０のシリコン基板に入射した光子から、電子とホールのペアを発生させ、そのうちの電子を蓄積ノード２２２に蓄積する。なお、フォトダイオード２２１は、特許請求の範囲に記載の光電変換部の一例である。該フォトダイオード２２１は、リセットによる電荷排出時には完全空乏化される、埋め込み型であるのが望ましい。

転送トランジスタ２２３は、行駆動回路２８０の制御に従って、蓄積ノード２２２から検出ノード２２４へ電荷を転送するものである。

検出ノード２２４は、転送トランジスタ２２３からの電荷を蓄積して、その蓄積した電荷の量に応じたアナログの電圧を生成するものである。この電圧は、増幅トランジスタ２２６のゲートに印加される。

リセットトランジスタ２２５は、蓄積ノード２２２や検出ノード２２４に蓄積された電荷を電源に引き抜いて初期化するものである。このリセットトランジスタ２２５のゲートは行駆動回路２８０に接続され、ドレインは電源に接続され、ソースは検出ノード２２４に接続される。

行駆動回路２８０は、例えば、リセットトランジスタ２２５を転送トランジスタ２２３と同時にオン状態に制御することで蓄積ノード２２２に蓄積された電子を電源に引き抜き、画素を蓄積前の暗状態、即ち光が未入射の状態に初期化する。また、行駆動回路２８０は、転送トランジスタ２２３のみをオン状態に制御することにより、検出ノード２２４に蓄積された電荷を電源に引き抜き、その電荷量を初期化する。

増幅トランジスタ２２６は、ゲートの電圧を増幅するものである。この増幅トランジスタ２２６のゲートは検出ノード２２４に接続され、ドレインは電源に接続され、ソースは選択トランジスタ２２７に接続される。この増幅トランジスタ２２６と定電流回路２３０とは、ソースフォロワを形成しており、検出ノード２２４の電圧は、１弱のゲインで垂直信号線２１９に出力される。その電圧の電気信号は検出回路２４０により取得される。

選択トランジスタ２２７は、行駆動回路２８０の制御に従って、電気信号を出力するものである。この選択トランジスタ２２７のゲートは行駆動回路２８０に接続され、ドレインは増幅トランジスタ２２６に接続され、ソースは垂直信号線２１９に接続される。行駆動回路２８０は、一対の行を択一的に選択して選択した行内の全選択トランジスタ２２７をオンにすることにより、それらの行内の画素回路２２０に電気信号を出力させる。

また、定電流回路２３０は、例えば、ＭＯＳトランジスタ２３１を備える。このＭＯＳトランジスタ２３１のゲートには所定の電圧（例えば、３ボルト）が印加され、ドレインは垂直信号線２１９に接続され、ソースは接地される。この定電流回路２３０は、列内の各画素回路２２０に垂直信号線２１９を介して接続される。

図５は、第１の実施の形態における画素回路２２０の動作の一例を示すタイミングチャートである。

行駆動回路２８０は、露光期間直前のタイミングＴ１において、転送トランジスタ２２３およびリセットトランジスタ２２５をともにオン状態に制御する。この制御により、フォトダイオード２２１および転送トランジスタ２２３の間の蓄積ノード２２２に蓄積された電荷が全て電源へ排出される。この制御を以下、「ＰＤ（Photo Diode）リセット」と称する。その後、行駆動回路２８０は、転送トランジスタ２２３をオフ状態に制御する。この制御により、蓄積ノード２２２は浮遊状態となって、新たな電荷蓄積が開始される。また、行駆動回路２８０は、ＰＤリセット後において、リセットトランジスタ２２５をオフ状態に制御する。なお、電荷蓄積中、リセットトランジスタ２２５はオン状態のままであってもよい。一方、選択トランジスタ２２７は、垂直信号線２１９に接続された他の画素回路２２０へのアクセスを可能にするために、オフ状態に制御される。

そして、露光期間終了前のタイミングＴ２において、行駆動回路２８０は、リセットトランジスタ２２５および選択トランジスタ２２７をオン状態に制御する。選択トランジスタ２２７の制御により、選択された画素回路２２０が垂直信号線２１９に接続される。また、リセットトランジスタ２２５の制御により、増幅トランジスタ２２６の入力である検出ノード２２４と電源とが短絡される。これにより、選択された画素回路２２０に基準電位が生成される。

タイミングＴ２からパルス期間が経過したときに、行駆動回路２８０は、リセットトランジスタ２２５をオフ状態に制御する。この制御により、検出ノード２２４の電位は、リセットトランジスタ２２５のゲートとのカップリングを受けて基準電位から幾分低下し、浮遊状態となる。さらに、この際に検出ノード２２４には、有意なｋＴＣノイズが発生する。検出ノード２２４として、一般に、浮遊拡散層（Floating Diffusion）が用いられるため、この制御を以下、「ＦＤリセット」と称する。

ＦＤリセットから露光期間の終了までの間に、検出回路２４０は、複数回（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、垂直信号線２１９の電位の信号が、リセット信号として検出回路２４０によりデジタル信号Ｄｓ１に変換される。リセット信号の多重サンプリングは、相関二重サンプリングにおいて１回目の読出しとして扱われる。

そして、露光期間が終了する直前のタイミングＴ４において行駆動回路２８０は、転送トランジスタ２２３をオン状態に制御する。この制御により、蓄積ノード２２２に蓄積された電荷が検出ノード２２４へ転送される。この際に、検出ノード２２４のポテンシャルが十分に深ければ、蓄積ノード２２２に蓄積されていた電子は、検出ノード２２４に全て転送され、蓄積ノード２２２は完全空乏状態になる。タイミングＴ４からパルス期間が経過したときに行駆動回路２８０は、転送トランジスタ２２３をオフ状態に制御する。この制御により、検出ノード２２４の電位は、転送トランジスタ２２３の駆動前に比較して、蓄積電荷量の分だけ下降する（すなわち、ポテンシャルが浅くなる）。この下降分の電圧が増幅トランジスタ２２６により増幅されて垂直信号線２１９へ出力される。

転送トランジスタ２２３がオフ状態に制御されたときからタイミングＴ６までの間に、検出回路２４０は、複数回（例えば、４回）のサンプリングを行う。これらのサンプリングにおいて、垂直信号線２１９の電位の信号が、蓄積信号として検出回路２４０によりデジタル信号Ｄｓ２に変換される。この蓄積信号の多重サンプリングは、相関二重サンプリングにおいて２回目の読出しとして扱われる。

検出回路２４０は、サンプリングした蓄積信号（すなわち、デジタル信号Ｄｓ２）およびリセット信号（すなわち、デジタル信号Ｄｓ１）を比較して、その比較結果に基づいて入射光子量を判定する。複数のデジタル信号Ｄｓ１は、全て加算され、必要に応じて、それらの平均値が算出される。同様に、デジタル信号Ｄｓ２も全て加算され、必要に応じて平均化される。検出回路２４０は、デジタル信号Ｄｓ１の加算値（または平均値）と、デジタル信号Ｄｓ２の加算値（または平均値）との差分を正味の蓄積信号として求める。ＦＤリセットの際に生じるｋＴＣノイズは、デジタル信号Ｄｓ１およびＤｓ２の差分を正味の蓄積信号とすることにより相殺される。

各画素回路２２０の露光期間は、上述のリセット動作と読み出し動作との間の期間であり、正確には転送トランジスタ２２３がリセット後にオフしてから、読み出しでオンするまでの期間である。この露光期間にフォトダイオード２２１に光子が入射し電荷が発生すると、それはリセット信号および蓄積信号の間の差分となり、上述の手順に従って検出回路２４０により導出される。放射線計数に使用する場合、露光が終了して次の露光が開始されるまでの時間は不感期間となるため、読み出した行は即座にＰＤリセットを行うのが望ましく、或いはＰＤリセットを省略しても良い。ＰＤリセットを省略すると、露光完了となる電荷転送直後にフォトダイオードへの次の電荷蓄積が開始される。即ち放射線計数の不感期間はゼロとなる。また、蓄積時間はフレームレートによって決定される。

図６は、本技術の第１の実施の形態の画素回路のレイアウトの一例を模式的に示す図である。上述した画素回路２２０の基本回路や動作機構は通常のＣＭＯＳ（Complementary MOS）イメージャーにおける画素と同様であり、さまざまなバリエーションが存在し得る。但し本発明で想定されている画素は、比較的、変換効率が著しく高くなるように設計される。具体的には、変換効率を上げるために、ソースフォロアを構成するアンプの入力側の蓄積ノード２２２の寄生容量が極限まで小さくなるように、レイアウトを工夫する。例えば、蓄積ノード２２２を構成する拡散層や配線の占有面積を出来る限り微細化する。

その一方でフォトダイオード２２１は出来る限り面積を拡大させている。それらはポテンシャルがフォトダイオード２２１の周辺から転送トランジスタに向けてなだらかに深まるように注意深く不純物設計がなされている。これによってフォトダイオード２２１で生じた１電子単位の微小信号が、速やかに検出ノード２２４に向けて転送される。即ち完全空乏型の埋め込み型画素に適切なポテンシャル設計を施すことで、信号電荷は検出ノード２２４へ完全転送される。

例えば、変換効率を２００マイクロボルト（μＶ）／ｅ⁻まで引き上げる一方で、増幅トランジスタ２２６のランダムノイズや周辺回路のランダムノイズを、多重サンプリング等を用いて総計１００μＶｒｍｓに抑制する。この結果、各画素回路２２０のノイズは０．５ｅ⁻以下にまで抑制される。

［検出回路の構成例］
図７は、第１の実施の形態における検出回路２４０の機能構成例と検出回路の動作例とを示す図である。この検出回路２４０は、ＡＤ変換回路２４１、および、除算回路２４６を備える。

ＡＤ変換回路２４１は、タイミング制御回路２８５の制御に従って、リセット信号および蓄積信号のそれぞれを順にデジタル信号に変換（すなわち、サンプリング）するものである。このＡＤ変換回路２４１は、キャパシタ２４２および２４３と、コンパレータ２４４と、カウンタ２４５とを備える。なお、ＡＤ変換回路２４１は、特許請求の範囲に記載のアナログデジタル変換回路の一例である。

キャパシタ２４２は、垂直信号線２１９とコンパレータ２４４の２つの入力端子の一方とに接続され、キャパシタ２４３は、コンパレータ２４４の２つの入力端子の他方と参照信号線２７９とに接続される。また、これらのキャパシタ２４２および２４３の容量は、略同一であり、これらのキャパシタはカップリングキャパシタとも呼ばれる。

コンパレータ２４４は、垂直信号線２１９の出力電圧Ｖｐと参照信号線２７９の参照電圧Ｖ_ｒｅｆとを比較するものである。リセット信号の多重サンプリングではリセット信号のリセット電位が出力電圧Ｖｐとして出力され、蓄積信号の多重サンプリングでは蓄積信号の信号電位が出力電圧Ｖｐとして出力される。コンパレータ２４４は、比較結果ＣＯＭＰをカウンタ２４５に供給する。例えば、出力電圧Ｖｐが参照電圧Ｖ_ｒｅｆより高い場合に、ハイレベルの比較結果ＣＯＭＰが出力され、そうでない場合にローレベルの比較結果ＣＯＭＰが出力される。また、コンパレータ２４４は、二つの入力端子を内部ノードとショートさせて均衡状態とするオートゼロ機能を有する。

カウンタ２４５は、コンパレータ２４４の比較結果ＣＯＭＰに基づいて計数値を計数するものである。このカウンタ２４５は、例えば、計数値を増加するアップカウントと、計数値を減少させるダウンカウントとのいずれかを切り替えて実行することができる。

タイミング制御回路２８５からの検出制御信号は、カウンタ２４５の計数値を初期値にリセットする初期化指示信号ＲＳＴと、アップカウントおよびダウンカウントの一方から他方への切り替えを指示する切替指示信号ＳＷとを含む。また、検出制御信号は、所定の周波数のクロック信号ＣＬＫを含む。

カウンタ２４５は、初期化指示信号ＲＳＴが供給されると、計数値を初期値にする。また、カウンタ２４５は、切替指示信号ＳＷに従ってアップカウントおよびダウンカウントのいずれかを行う。また、カウンタ２４５は、出力電圧Ｖｐが参照電圧Ｖ_ｒｅｆより高い（すなわち、比較結果ＣＯＭＰがハイレベルである）場合に、クロック信号ＣＬＫに同期してアップカウントまたはダウンカウントを行う。カウンタ２４５は、計数値ＣＮＴを除算回路２４６に供給する。

ここで、１つの光子から生成された正味の蓄積信号を「１光子信号」と定義すると、アナログのリセット信号および蓄積信号は、１光子信号の電圧より小さい量子化単位によりデジタル信号に変換される。

ＳｉＰＭのようなガイガー増幅を行わず、変換効率等の調整によって低ノイズ化を施した画素回路２２０の場合には、特に増幅トランジスタ２２６の１／ｆノイズに起因して、画素ごとに０．５ｅ−ｒｍｓ前後の有意なノイズが、その出力に乗ってくる。この構成において、仮に、１光子信号を量子化単位として、ＡＤ変換回路２４１が量子化を行うと、実際の光子数と、デジタル信号の示す光子数との間の誤差が大きくなってしまう。

そこで、ＡＤ変換回路２４１は、１光子信号より小さい量子化単位によりリセット信号および蓄積信号の量子化を行っている。量子化単位は、１光子信号の半分以下にするのが望ましく、１光子信号の１／４以下にするのが、さらに望ましい。

［検出回路の動作例］
図７におけるｂは、第１の実施の形態における検出回路２４０の動作例を示す図である。選択された画素回路２２０は、行駆動回路２８０の制御に従ってリセット信号を垂直信号線２１９に出力する（ステップＳ９０１）。

また、コンパレータ２４４のオートゼロ機能により、コンパレータ２４４への二つの入力が内部ノードとショートして均衡状態となり、キャパシタ２４２および２４３の電荷量がそれに従って調整される。これによって垂直信号線２１９および参照信号線２７９は実効的な均衡状態となる（ステップＳ９０２）。

参照電圧生成回路２７５は、一定の速度で、参照電圧Ｖ_ｒｅｆを変化（例えば、減少）させるスイープ信号を参照信号線２７９に複数回に亘って供給する。コンパレータ２４４は、そのスイープ信号の電圧（Ｖ_ｒｅｆ）とリセット信号のリセット電位とを比較する。タイミング制御回路２８５は、カウンタ２４５を制御して計数値を初期化させる。カウンタ２４５は、比較結果ＣＯＭＰの反転タイミングに基づいて計数を行う。これにより、リセット信号をデジタル信号Ｄｓ１に変換するＡＤ変換が行われる（ステップＳ９０３）。

ステップＳ９０２のオートゼロ動作により、垂直信号線２１９の電圧Ｖｐと、参照信号線２１９の電圧Ｖ_ｒｅｆとは実効的な均衡状態に制御されている。このため、ステップＳ９０３において、ＡＤ変換される電圧は、事実上、コンパレータ２４４の内部で生ずるオフセットである。このようなＡＤ変換は、複数回行われ、ＡＤ変換においては、例えば、ダウンカウントにより計数値が加算される。

そして、画素回路２２０は、行駆動回路２８０の制御に従って蓄積信号を垂直信号線２１９に出力する（ステップＳ９０４）。

参照電圧生成回路２７５は、再度スイープ信号を複数回に亘って供給し、コンパレータ２４４は、そのスイープ信号の電圧（Ｖ_ｒｅｆ）と蓄積信号の信号電位とを比較する。タイミング制御回路２８５は、カウンタ２４５を制御して、ダウンカウントからアップカウントへ切り替えさせる。カウンタ２４５は、比較結果ＣＯＭＰの反転タイミングに基づいて計数を行う。これにより、蓄積信号をデジタル信号Ｄｓ２に変換するＡＤ変換が行われる（ステップＳ９０５）。

ステップＳ９０５で、カウンタ２４５は、ダウンカウントからアップカウントに切り替えたため、ステップＳ９０５では、アップカウントの計数値と、ダウンカウントの計数値との差分が出力される。コンパレータのオフセット電圧や、リセット時のｋＴＣノイズは、デジタル信号Ｄｓ１およびＤｓ２の差分を取ることにより除去される。

除算回路２４６は、その差分（ＣＮＴ）の平均値を正味の画素信号として算出する（ステップＳ９０６）。ステップＳ９０６の後、検出回路２４０および２６０は、検出動作を終了する。

図８は、第１の実施の形態における量子化単位ごとの誤差の総計の一例を示すグラフである。この誤差の総計は暗状態において画素アレイ部２１０が発生するフロアノイズに相当する。例えば、次式により画素回路２２０からの出力電圧Ｖｐの値を表す実数Ｐを所定数（例えば、１００００個）生成する。
Ｐ＝ＮＯＲＭＩＮＶ（ＲＡＮＤ（），Ａｖ，ｓ）
上式において、ＲＡＮＤ（）は、乱数を生成する関数である。また、ＮＯＲＭＩＮＶ（）は、第１項に累積分布関数を設定すると、平均値Ａｖおよび標準偏差ｓに対する正規分布の累積分布関数の逆関数の値を返す関数である。累積分布関数としてＲＡＮＤ（）を設定することにより、平均値Ａｖおよび標準偏差ｓの正規分布に従う乱数が生成される。標準偏差ｓには、ノイズ量に応じた値が設定される。例えば、１光子信号の半分のレベルのノイズが生じる際には、ｓに０．５が設定される。

そして、生成した実数Ｐごとに、対応するアナログの出力電圧Ｖｐを量子化したデジタル信号ＤＯＵＴの値を次式により求める。
ＤＯＵＴ＝ＲＯＵＮＤ（Ｐ／ＬＳＢ，０）×ＬＳＢ
上式において、ＲＯＵＮＤ（）は、（）内の第１項を第２項の桁数で四捨五入する関数である。小数点第一位で四捨五入する際には、例えば、第２項に「１」が設定される。また、ＬＳＢは、量子化単位を表す。量子化単位を１光子信号の半分とする場合、例えば、ＬＳＢに「０．５」が設定される。

実数Ｐごとに求められたデジタル値ＤＯＵＴの誤差の総計は、例えば、ＤＯＵＴの二乗平均平方根により表される。図８における縦軸は、この二乗平均平方根を表す。また、同図における横軸は、量子化単位を表す。

図８に示すように、画素回路２２０ごとのノイズのレベルが高いほど、誤差は大きくなる。さらにノイズが量子化単位の０．３倍を超えた場合、このノイズに量子化に伴う量子化誤差が追加されるため、量子化単位が大きいほど誤差が大きくなる。

一方、１光子信号の１倍の量子化単位での検出は、ＳｉＰＭや特許文献２で用いられている、所謂フォトンカウンティングに相当する。ノイズ平均が十分小さい場合、残存ノイズはフォトンカウンティングによってフィルタリングされ、まるめられてほぼゼロになる。しかし、その効果が顕れるのはノイズが１光子信号の０．２倍以下の時である。一方、アバランシェ増幅しない光電変換素子を用いた光検出器において、ノイズをそのレベルに抑えるのは容易ではなく、通常は１光子信号の０．３倍を超えるノイズが発生してしまう。この場合フォトンカウンティングでは、ノイズを光子入力と誤判定するケースが多発して、むしろ誤差が悪化してしまう。即ち量子化誤差が顕れて、それがフィルタリング効果を上回る。

本発明は、このようなフォトンカウンティングによるフィルタリング効果を使うことなく、ノイズを一定の理論値範囲に抑えることで、超微小光の高精度な検出が可能であるという認識に基づいている。誤差の理論値は、量子化単位を無限小に取った場合（即ち量子化誤差が０の場合）、ノイズ量の二乗総計の平方根であり、例えば１．０ｅ⁻ｒｍｓの１００００回のサンプルでは１００ｅ⁻ｒｍｓである。本発明ではこの理論値を基準に検出精度を保証するので、量子化単位は一定以下に設定するのが望ましい。

ここに見られるように、量子化単位を１光子信号の半分以下とすれば、誤差を十分に理論値に近づけることができる。特に、量子化単位を１光子信号の１／４以下とすると、誤差の総計は理論値の１０％以下となり、量子化によるばらつきの悪化はほぼ抑制されている。

したがって、量子化単位は、１光子信号の半分以下にするのが望ましく、１光子信号の１／４以下にするのが、さらに望ましい。

図９におけるａは、第１の実施の形態における光検出器２００の動作の一例を示すタイミングチャートである。

タイミングＴ２において、行駆動回路２８０は、ＦＤリセットを行う。タイミングＴ２からパルス期間が経過したタイミングＴ２'において、画素回路２２０は、垂直信号線２１９を介してリセット信号を出力する。また、タイミングＴ２において、タイミング制御回路２８５は、初期化指示信号ＲＳＴをカウンタ２４５に供給して、計数値を初期化させる
。

ここで、コンパレータ２４４のオートゼロ機能により、垂直信号線２１９および参照信号線２７９のそれぞれの電圧は、タイミングＴ２'において、ほぼ実効的に均衡した状態になっている。同図におけるａの一点鎖線は、均衡状態となった垂直信号線２１９の、参照信号線２７９に対する相対的な電圧の変動を示す。

タイミングＴ２において一定のオフセット電圧が参照信号線２７９に生じる。参照電圧生成回路２７５は、リセット信号に対する複数のサンプリングタイミングのそれぞれから一定期間に亘って、スイープ信号を供給する。リセット信号のサンプリングを４回行う際には、リセット信号のサンプリングタイミングＴ３１、Ｔ３３、Ｔ３５およびＴ３７のそれぞれにおいてスイープ信号の供給が開始される。そして、それらのサンプリングタイミングから一定期間が経過したタイミングＴ３２、Ｔ３４、Ｔ３６およびＴ３８において、参照電圧生成回路２７５は、スイープ信号の供給を停止する。

また、タイミング制御回路２８５は、スイープ信号が供給される期間（Ｔ３１乃至Ｔ３２など）に亘って、カウンタ２４５にクロック信号ＣＬＫを供給して計数値を計数させ、それ以外の期間ではクロック信号ＣＬＫの供給を停止する。

カウンタ２４５は、スイープ信号が供給される期間（Ｔ３１乃至Ｔ３２など）のうち参照電圧Ｖ_ｒｅｆが垂直信号線２１９の電圧Ｖｐよりも高い期間に亘ってダウンカウントを行う。これはコンパレータ出力の反転に伴ってカウンタへのクロック供給を遮断する等の手段によって実施される。例えば、タイミングＴ３１とＴ３２との間のタイミングＴ３１'において、参照電圧Ｖ_ｒｅｆが垂直信号線２１９の電圧以下になる場合には、タイミングＴ３１からＴ３１'までの間、ダウンカウントが実行される。タイミングＴ３１'からＴ３２までの間は、参照電圧Ｖ_ｒｅｆが垂直信号線２１９の電圧以下であるため、ダウンカウントが行われず、計数値が保持される。また、タイミングＴ３２から、次のサンプリングタイミングＴ３３までの間はクロック信号ＣＬＫが供給されないため、同様に、ダウンカウントが行われずに計数値が保持される。

タイミングＴ３３乃至Ｔ３４と、タイミングＴ３５乃至Ｔ３６と、タイミングＴ３７乃至Ｔ３８とのそれぞれにおいても、同様に、参照電圧Ｖ_ｒｅｆが垂直信号線２１９の電圧よりも高い期間に亘ってダウンカウントが行われる。

また、画素回路２２０は、電荷が検出ノード２２４へ転送されたタイミングＴ４において、蓄積信号を出力する。また、このタイミングＴ４において、タイミング制御回路２８５は、切替指示信号ＳＷにより、カウンタ２４５のカウント動作をダウンカウントからアップカウントへ切り替えさせる。

参照電圧生成回路２７５は、蓄積信号に対する複数のサンプリングタイミングのそれぞれから一定期間に亘って、スイープ信号を供給する。蓄積信号のサンプリングを４回行う際には、蓄積信号のサンプリングタイミングＴ５１、Ｔ５３、Ｔ５５およびＴ５７においてスイープ信号の供給が開始される。そして、それらのサンプリングタイミングから一定期間が経過したタイミングＴ５２、Ｔ５４、Ｔ５６およびＴ５８において、参照電圧生成回路２７５は、スイープ信号の供給を停止する。

ここで、スイープ信号の変化量をスイープ量とすると、蓄積信号のサンプリングのときのスイープ量は、リセット信号のサンプリングのときよりも大きな値に設定される。

カウンタ２４５は、蓄積信号に対応するスイープ信号が供給される期間（Ｔ５１乃至Ｔ５２など）のうち参照電圧Ｖ_ｒｅｆが垂直信号線２１９の電圧Ｖｐよりも高い期間に亘ってアップカウントを行う。

リセット信号に対する最後のサンプリングが終了したタイミングＴ３８において、計数値ＣＮＴは、複数のダウンカウントの計数値全ての積算値となる。例えば、リセット信号に対する１、２、３および４回目のサンプリングにおける計数値の絶対値をそれぞれＤ_s1-1、Ｄ_s1-2、Ｄ_s1-3およびＤ_s1-4とする。この場合、タイミングＴ３８における計数値ＣＮＴは、初期値−Ｄ_s1-1−Ｄ_s1-2−Ｄ_s1-3−Ｄ_s1-4となる。

また、タイミングＴ４以降は、アップカウントに切り替わるため、蓄積信号に対する最後のサンプリングが終了したタイミングＴ５８において、計数値ＣＮＴは、ダウンカウントの積算値とアップカウントの積算値との差分となる。例えば、蓄積信号に対する１、２、３および４回目のサンプリングにおける絶対値をそれぞれＤ_s2-1、Ｄ_s2-2、Ｄ_s2-3およびＤs2-4とする。この場合、タイミングＴ５８における計数値ＣＮＴは、初期値−Ｄ_s1-1−Ｄ_s1-2−Ｄ_s1-3−Ｄ_s1-4＋Ｄ_s2-1＋Ｄ_s2-2＋Ｄ_s2-3＋Ｄ_s2-4となる。

同図におけるｂは、リセット信号のリセット電位と、蓄積信号の信号電位と、量子化単位との関係を示す図である。リセット電位と１光子入射時の信号電位との間の電位差、すなわち、１光子信号の電圧は、例えば図４の画素回路において１電子電荷の注入に対応する検出ノード２２４の電位変動分にアンプのゲインを乗じた値となる。説明を簡易にするために、そのゲインを１とすると、１光子信号の電圧は１電子電荷の注入に対応する検出ノード２２４の電位変動分である。尚画素出力（２１９）からＡＤ変換回路２４１に到達する経路でさらにゲインがかけられた場合は、さらにそのゲイン倍となる。ＡＤ変換回路２４１において量子化単位は、上記１光子信号の半分以下に設定される。

図１０は、第１の実施の形態における量子化単位を説明するための図である。上述したように、カウンタ２４５は、クロック信号ＣＬＫに同期してカウンタ値を計数し、参照電圧生成回路２７５は、計数中にスイープ信号を供給する。クロック信号ＣＬＫの周期内のスイープ信号の変化量が、量子化単位に相当する。

続いて、上述の放射線計数装置１００を用いてサーベイメータを構築した際の性能を見積もってみる。一般に放射線のシンチレーション検出におけるエネルギー分解能Ｒは、次式により表される。ここで、エネルギー分解能は、例えば、ＦＷＨＭ（Full Width at Half Maximum）により表される。
Ｒ^２（Ｅ）＝Ｒｓ^２（Ｅ）＋Ｒｐ^２（Ｅ）

上式において、Ｒｓは、シンチレータ１２０による分散要因であり、Ｒｐは、光検出器２００による分散要因である。この分散要因Ｒｐは、次式により表される。
Ｒｐ^２（Ｅ）＝５．５６×｛１／（Ｎ×ｒ）＋ｓ^２／（Ｎ×ｒ）^２｝
上式において、Ｎは、受光面に入射される光子数の平均値であり、ｒは、量子化効率であり、ｓは、ランダムノイズに応じた標準偏差である。また、係数５．５６はｒｍｓ値から半値幅への変換係数である。

画素ごとのノイズを０．５ｅ⁻ｒｍｓとした場合、５２０×５２０のアレイにおけるノイズ総計の理論値は、次式より、２６０ｅ⁻ｒｍｓである。
（０．５^２×５２０×５２０）^1/2＝２６０

この理論値は、ＡＤ変換の量子化単位を１光子信号の半分（０．５ｅ⁻／ｌｓｂ）以下、望ましくは１／４以下にすることにより保証される。セシウム（Ｃｓ）１３７から放射される主なる６６２ｅＶのガンマ線を、例えば、ヨウ化ナトリウム（ＮａＩ）：ヨウ化チタン（ＴＩ）よりなるシンチレータ１２０で受けると約２４，５００個の光子が発生する。その光量ばらつきには、シンチレータ１２０固有の要因分として６．５％ＦＷＨＭ程度が含まれる。

これに対してセンサ側のノイズは十分小さいものとなっており、光センサとして光電子増倍管を使用した場合に対し、遜色の無い測定精度が得られることが見込まれる。この見積もりの詳細を以下にまとめる。
単画素ノイズ：０．５ｅ^-ｒｍｓ
受光面のサイズ：４（ｍｍ）×４（ｍｍ）
画素サイズ：８（μｍ）×８（μｍ）
センサノイズ：２６０ｅ⁻ｒｍｓ
光子当たりのエネルギー：３７ｋｅＶ
ガンマ線のエネルギー：６６２ｌｅＶ
入射光子数平均値Ｎ：２４４９４
量子効率ｒ：０．８
標準偏差ｓ：２６０
光検出器の分散要因Ｒｐ：３．５５％
シンチレータの分散要因Ｒｓ：６．５％
エネルギー分解能Ｒ：７．４１％

このように、本技術の第１の実施の形態によれば、ＡＤ変換回路２４１は、１光子から生成された電圧より小さい量子化単位により、画素からの電圧をＡＤ変換するため、画素においてノイズが生じる場合であっても正確にＡＤ変換することができる。これにより、放射線計数装置１００は、放射線計数を正確に行うことができる。

＜２．第２の実施の形態＞
上述の第１の実施の形態では、シンチレータおよび光検出器２００からなる受光部１１０を１つ設けていた。この受光部１１０はヘッドとも呼ばれる。放射線計数装置１００を単体でサーベイメータに使用した場合、発光量の測定精度は高いものの、感度がやや低いという課題がある。即ち光検出器２００の受光面に対応する４ｍｍ角の底面からなるシンチレータ１２０は、体積がやや小さく、その分放射線が入射する確率が低くなって検出感度がやや低い。

しかし、シンチレータ１２０の底面を拡げて感度を向上させようとすると、光検出器２００の受光面を拡げて駆動画素数を増加させる必要があり、光検出器２００の総計ノイズとフレームレートが悪化する。一方、シンチレータ１２０の高さを高くして感度を向上させる場合、検出器（サーベイメータ）の形状に著しい制約が加わる上、今度は線量が高い場合に対して検出器のフレームレートがやや不足となる。このような状況を鑑みると、サーベイメータの検出感度を上げたい場合は、シンチレータ１２０の底面や光検出器２００の受光面拡大ではなく、複数のヘッド（すなわち、受光部１１０）を放射線計数装置１００に設けてマルチヘッドの構成とするのが望ましい。この第２の実施の形態の放射線計数装置１００は、複数のヘッドを設けた点において第１の実施の形態と異なる。

図１１は、第２の実施の形態における放射線計数装置１００の一構成例を示す全体図である。第２の実施の形態の放射線計数装置１００は、シンチレータ１２０および光検出器２００の代わりに、シンチレータ１２１、１２２、１２３および１２４と光検出器２０１、２０２、２０３および２０４とを備える点において第１の実施の形態と異なる。

シンチレータ１２１は光検出器２０１と接続され、シンチレータ１２２は光検出器２０２と接続される。また、シンチレータ１２３は光検出器２０３と接続され、シンチレータ１２４は光検出器２０４と接続される。光検出器２０１乃至２０４は、データ処理部１４０に共通に接続される。個々のヘッドの出力はデジタル化されているため、このようなマルチヘッド化は容易に実現することができる。放射線計数装置１００は、必要とされる感度に応じてヘッドを追加できる構造にしても良い。これらの４個の光検出器（２０１乃至２０４）は、別々のチップに設けられるものとする。なお、これらの光検出器は、一つのチップに集積してもよく、その場合チップ上に配置された４個の画素アレイ部は全て並列に同時動作させても良い。

第１の実施の形態の放射線計数装置１００において単純にシンチレータの底面を８ミリメートル（ｍｍ）角として感度を４倍化し、それに応じて受光面を拡げて駆動画素数を４倍にすると、シンチレーション光に対する画素ノイズは２倍となり、フレームレートは半分に低下する。即ちカウントレートも半分となって、線量が高いケースへの対応が困難になる。一方、第１の実施の形態のマルチヘッド構成では、画素ノイズもフレームレートも変わらない上、各々のヘッドが独立に放射線を計数するため、放射線のカウントレートは実質４倍になる。

このように、本技術の第２の実施の形態によれば、複数のシンチレータおよび光検出器を設けたため、光の検出感度を向上させることができる。

＜３．第３の実施の形態＞
上述の第２の実施の形態では、放射線計数装置１００をサーベイメータとして用いることを想定していたが、医療機器に用いてもよい。医療機器として、例えば、ＳＰＥＣＴ（Single Photon Emission Computed Tomography）やＰＥＴ（Positron Emission Tomogoraphy）などが挙げられる。また、透過Ｘ線撮像装置に応用することもできる。これらの医療機器は、被写体内で散乱して位置情報を失った放射線を、そのエネルギーから分別し、フィルタリングする。従って、サーベイメータと同様にエネルギー分解能も重要となる。

これらの医療機器では、第２の実施の形態と同様に受光部１１０が複数設けられる。そして、シンチレータ１２０の底面のサイズは、ほぼ光検出器２００のサイズに合わせられ、複数の受光部が約２．５ｍｍのピッチでアレイ状に敷き詰められる。このような敷き詰め構造において注意すべき点は、受光面の光検出器２００に対する比率（開口率）である。各シンチレータ１２０で発生した光子は、この開口率に相当する割合でしか受光面に入射してこない。例えば、光検出器２００が２．５ミリメートル（ｍｍ）角に対して受光面は２ミリメートル（ｍｍ）とすると、開口率は６４パーセント（％）となる。この開口率が大きいほど、入射光子数の平均値Ｎが大きくなり、エネルギー分解能が向上する。

このような理由から、光検出器２００においては、周辺回路でもっとも面積の大きいＡＤ変換回路２４１を、異なるシリコン層を用いて受光面の下層に積層させるのが望ましい。この第３の実施の形態の放射線計数装置１００は、画素回路２２０とＡＤ変換回路２４１とを別々の基板に設けて積層した点において第２の実施の形態と異なる。

図１２は、第３の実施の形態における放射線計数装置１００の一構成例を示す全体図である。第３の実施の形態における放射線計数装置１００は、第２の実施の形態と同様にシンチレータ１２１、１２２、１２３および１２４と光検出器２０１、２０２、２０３および２０４とを備える。ただし、第３の実施の形態における放射線計数装置１００は、各シンチレータの底面のサイズが、ほぼ光検出器のサイズに合わせられている点において第２の実施の形態と異なる。これらの受光部が約２．５ミリメートル（ｍｍ）のピッチでアレイ状に敷き詰められる。

なお、受光部の放射線入射面には、例えば垂直に入射した放射線しかシンチレータに届かないように、鉛等のコリメータ（不図示）が配置される。また、各受光部間には、互いにシンチレーション光が隣の受光部に漏れないように、低折率または反射性の隔壁が設けられているのが望ましい。

放射線がシンチレータ１２１乃至１２４のいずれかに入射すると、そのシンチレータが発光し、対応する光検出器に有意な出力が発生する。データ処理部１４０は、各受光部からのデジタル信号を処理することにより、アレイ状に敷き詰められた受光部の受光面上における放射線の入射位置を特定することができる。この場合、放射線計数装置１００固有の空間分解能は検出モジュールのピッチに相当する２．５ミリメートル（ｍｍ）である。これは光電子増倍管を用いた従来のＳＰＥＣＴと比較しても、良好な空間分解能といえる。なお、これらの光検出器２００は、複数を一つのチップに集積してもよく、その場合チップ上に配置された例えば４個の画素アレイ部２１０は全て並列に同時動作させても良い。

図１３は、第３の実施の形態における光検出器２０１の一構成例を示すブロック図である。この光検出器２０１は、上側基板２０５および下側基板２０６を備える。上側基板２０５には、画素アレイ部２１０および行駆動回路２８０が設けられる。また、下側基板２０６には、検出回路２４０、参照電圧生成回路２７５、タイミング制御回路２８５および出力回路２９０などが設けられる。これらの基板は、シリコンウエファーの張り合わせ等のシリコン積層技術を用いて積層される。光検出器２０２乃至２０４の構成は、光検出器２０１と同様である。なお、上側基板２０５は、特許請求の範囲に記載の第１の基板の一例であり、下側基板２０６は、特許請求の範囲に記載の第２の基板の一例である。

続いて、第３の実施の形態の放射線計数装置１００を適用したＳＰＥＣＴ装置のエネルギー分解能を見積もってみる。見積手順は第１の実施の形態と同じだが、放射線源はテクネチウム（Ｔｃ）を想定し、ガンマ線のエネルギーは１４０ｅＶとする。シンチレータにＮａＩ：ＴＩを用いた場合、発生するシンチレーション光は放射線のエネルギーに比例して、５１８０光子程度となる。本実施例ではさらに上述のごとく、シンチレータの底面に対し光検出器の受光面が小さくなるため、Ｎの数値がシンチレータの発光量の６４％、即ち３３１５光子に低下している。

これらの要因によるノイズ悪化を補うため、画素回路２２０のサイズを倍の１６マイクロメートル（μｍ）とする。この画素サイズはフォトダイオード２２１のさらなる拡大によって得られるが、ダイオード内をスムースに電子がドリフトするように注意深いポテンシャル設計が必要である。これによって画素回路２２０内のフォトダイオード２２１の割合である開口率も向上する。画素アレイ部２１０には、１２５×１２５の画素回路２２０が設けられる。各画素のランダムノイズを０．５ｅ⁻ｒｍｓとした場合、ノイズによる誤差の総計は６２．５ｅ⁻ｒｍｓである。この見積もりの詳細を以下にまとめる。
単画素ノイズ：０．５ｅ^-ｒｍｓ
受光面のサイズ：２（ｍｍ）×２（ｍｍ）
画素サイズ：１６（μｍ）×１６（μｍ）
センサノイズ：６２．５ｅ⁻ｒｍｓ
光子当たりのエネルギー：３７ｋｅＶ
ガンマ線のエネルギー：１４０ｌｅＶ
入射光子数平均値Ｎ：３３１５
量子効率ｒ：０．９
標準偏差ｓ：６２．５
光検出器の分散要因Ｒｐ：６．５６％
シンチレータの分散要因Ｒｓ：６．００％
エネルギー分解能Ｒ：８．８９％

このように画素サイズを拡大し、回路を積層して受光面の開口率を向上させることにより、ＳＰＥＣＴのエネルギー分解能は光電子増倍管に匹敵するものとなる。このような半導体光検出器は市販のＣＭＯＳイメージャーと同じ製造ラインで、同様の製造プロセスをもって量産することができる。このようにして製造した放射線計数装置１００は小型軽量となり、環境変動にも強く、特性も安定しており、メンテナンスも容易である。また、その出力はデジタル信号であるため、後段の回路もデジタル信号の処理のみで良く、周囲からの雑音の影響も受けにくく、多数の受光部から出力されたデータを容易に処理することができる。

このように、本技術の第３の実施の形態によれば、画素回路２２０と検出回路２４０とを別々の基板に設けて積層したため、光検出器２００における画素アレイ部２１０の割合（開口率）を高くして、エネルギー分解能を向上させることができる。

＜４．第４の実施の形態＞
上述の第１の実施の形態では、光検出器２００は、一対の行を順に選択して露光させていたが、全行を同時に選択して露光させてもよい。このような制御は、グローバルシャッター方式と呼ばれる。この第４の実施の形態の光検出器２００は、全行を同時に露光させる点において第１の実施の形態と異なる。

図１４は、第４の実施の形態における画素回路２２０の一構成例を示す回路図である。この第４の実施の形態の画素回路２２０は、転送トランジスタ２２３の代わりに、転送トランジスタ２３５、中間ノード２３６および転送トランジスタ２３７を備える点において第１の実施の形態と異なる。

転送トランジスタ２３５、中間ノード２３６および転送トランジスタ２３７は、それぞれのチャンネル間に導電型の拡散層を挟まない一体化された直列ＦＥＴ（Field effect transistor）構造の３段のトランジスタである。転送トランジスタ２３５のソースはフォトダイオード２２１に接続され、ゲートは、中間ノード２３６のゲートと行駆動回路２８０とに接続される。転送トランジスタ２３７のゲートは行駆動回路２８０に接続され、ドレインは検出ノード２２４に接続される。

これらのトランジスタのうち、転送トランジスタ２３５は、行駆動回路２８０の制御に従って、フォトダイオード２２１から中間ノード２３６へ電荷を転送する。なお、転送トランジスタ２３５は、特許請求の範囲に記載の第１の転送部の一例である。

中間ノード２３６は、チャネルに電荷を一時的に蓄積して保持するＭＯＳトランジスタである。グローバルシャッター方式においては、この中間ノード２３６はアナログメモリとして用いられる。転送トランジスタ２３５および中間ノード２３６のそれぞれのゲートは一括で駆動される。ただし、駆動時に電荷が逆流することなく、フォトダイオード２２１から中間ノード２３６へ電荷が転送されるように、転送トランジスタ２３５のチャネルポテンシャルは、中間ノード２３６より浅くなるように閾値制御されている。

転送トランジスタ２３７は、行駆動回路２８０の制御に従って中間ノード２３６から検出ノード２２４へ電荷を転送するものである。なお、転送トランジスタ２３７は、特許請求の範囲に記載の第２の転送部の一例である。

図１５は、第１の実施の形態における中間ノード２３６への電荷転送を説明するためのポテンシャル図である。同図におけるａは、中間ノード２３６（アナログメモリ）への転送前のポテンシャル図の一例である。フォトダイオード２２１の蓄積ノード２２２には電荷が蓄積されている。また、中間ノード２３６および検出ノード２２４はいずれもリセットされており、浮遊状態となっている。

図１５におけるｂは、中間ノード２３６への転送後のポテンシャル図の一例である。露光期間の終了時に、行駆動回路２８０は、転送トランジスタ２３５および中間ノード２３６をいずれもオン状態に制御する。この制御により、信号電荷が中間ノード２３６のチャネルに転送される。

図１６は、第４の実施の形態における検出ノード２２４への電荷転送を説明するための図である。同図におけるａは、検出ノード２２４への転送前のポテンシャル図の一例である。中間ノード２３６への転送が終わると、行駆動回路２８０は、転送トランジスタ２３５および中間ノード２３６をいずれもオフ状態に制御する。この状態では、転送トランジスタ２３５および中間ノード２３６の間に設けられたポテンシャル差により、信号電荷の蓄積ノード２２２への逆流が防止される。そして、リセット信号が読み出される。

図１６におけるｂは、検出ノード２２４への転送後のポテンシャル図の一例である。リセット信号が読み出されると、行駆動回路２８０は、転送トランジスタ２３７をオン状態に制御する。この制御により、中間ノード２３６の電荷が検出ノード２２４へ転送される。

図１７は、第４の実施の形態における画素回路の動作の一例を示すタイミングチャートである。行駆動回路２８０は、露光開始時のタイミングＴ１において、転送トランジスタ２３５および中間ノード２３６のゲートにパルスを印加する。この動作は、画素アレイ部２１０内の全画素回路２２０について同時に一括して行われ、このタイミングＴ１で、フォトダイオード２２１に蓄積されていた各画素回路２２０の信号電荷は、中間ノード２３６に完全転送される。さらに、この後、フォトダイオード２２１では、次の露光蓄積が開始される。すなわち、この制御はグローバルシャッター方式である。画素回路２２０の不感時間は、ゼロであり、蓄積時間は、フレームレートにより決定される。

ここで、中間ノード２３６に一括転送された各画素の電荷は、以降選択された行内の画素回路２２０ごとに、順次以下の手順で読みだされる。

行駆動回路２８０は、タイミングＴ２で一対の行を選択し、それらの行内のリセットトランジスタ２２５をオンにしたままで、選択トランジスタ２２７をオンにして、選択した画素回路２２０を垂直信号線２１９に接続する。リセットトランジスタ２２５のオン制御により、増幅トランジスタ２２６のゲートに接続された検出ノード２２４と、ソースに接続された電源とがショートされている。これによって、選択した画素回路２２０に基準のリセット電位が生成される。

続いて、タイミングＴ３において、行駆動回路２８０は、リセットトランジスタ２２５をオフに制御してＦＤリセットを行う。このとき、検出ノード２２４の電位は、リセットトランジスタ２２５のゲートとのカップリングを受けて、基準電位から幾分低下して浮遊状態となる。さらに、この際、検出ノード２２４には、有意なｋＴＣノイズが発生する。

ここで、１回目の読み出しが検出回路２４０により実施される。読み出しは、例えば４回のサンプリングによって実施される。すなわち、垂直信号線２１９に現れた電位が検出ノード２２４のリセット信号として、検出回路２４０によって４回取得される。

次に行駆動回路２８０は、タイミングＴ４において転送トランジスタ２３７をオンにする。この制御により、中間ノード２３６に蓄積された電子が検出ノード２２４に流れ込む。この際、検出ノード２２４のポテンシャルが十分深ければ、中間ノード２３６に蓄積されていた電子は全て検出ノード２２４に流出する。パルス期間経過後に、行駆動回路２８０は、転送トランジスタ２３７をオフする。この結果、検出ノード２２４の電位は転送前に比べて蓄積電荷分だけ下降する（すなわち、ポテンシャルは浅くなる）。この低下分が、増幅トランジスタ２２６により増倍されて垂直信号線２１９に出力される。

ここで、２回目の読み出し、すなわち蓄積信号読み出しが、再度、複数回（例えば、４回）のサンプリングによって実施される。蓄積信号を取得した検出回路２４０は、先ほどのリセット信号と今回の蓄積信号を比較して、入射光子量を判定する。４回のサンプリング結果は、リセット信号と蓄積信号の各々で加算或いは平均化される。この平均化作業は熱雑音起因のランダムノイズを約１／２に低減する。さらにＦＤリセットの際に生じたｋＴＣノイズは、蓄積信号とリセット信号の差分を正味の蓄積信号とすることで相殺される。

図１８は、第４の実施の形態における放射線計数結果の一例を示す図である。同図における縦軸は一対の行内の各画素回路２２０からの出力合計値であり、横軸は時間である。ここで、想定される光検出器２００の回路構成は、第１の実施の形態と同様であるが、画素回路２２０と行駆動回路２８０との間の制御線２１８は、３本から４本になる。

第４の実施の形態では、２行分の出力合計値のプロットは１フレーム分の時間幅を持ったパルスに似た出力形状となり、パルスごとの出力値合計がシンチレータの発光量に相当する。第１の実施の形態との最大の違いは、シンチレータ１２０の発光タイミングに関わらず、パルス出力がフレーム出力と同期していることである。

循環的なグローバルシャッターで受光された光の信号は、該当するフレーム期間中、フォトダイオード２２１に蓄積される。その期間の終わりには中間ノード２３６に一斉転送されて、次のフレーム期間に先頭アドレスから順次出力される。

第１の実施の形態ではどのタイミングで開始されるか予想できない出力の形状を有意なパルスとして判別する何らかのアルゴリズムが必要であった。しかし、第４の実施の形態では、そのようなアルゴリズムは必要ない。また、タイミングＴ８１およびＴ８２では、近接したタイミングで発光しているが、それらが互いに異なるフレーム期間に発光していれば、放射線計数装置１００は、異なる発光として判別して正しく計数することが可能である。即ち、グローバルシャッター方式の採用によって、放射線計数における光検出器２００の出力のデータ処理は容易かつ正確となり、実効的なカウントレートも向上が見込まれる。

このように第４の実施の形態によれば、露光終了の際に電荷を中間ノード２３６に転送し、読出しの際に中間ノード２３６から検出ノード２２４へ電荷を転送するため、行駆動回路２８０は、グローバルシャッター方式で各画素を露光させることができる。

＜５．第５の実施の形態＞
ところで、複数の小型の画素アレイ部をマトリクス状に配置して同時動作を可能にしてもよい。このようなチップでは、パッドや制御回路の共有化によってチップの開口率をさらに上げることができ、かつ実装も容易となる上、そのチップを複数の用途に使用することも可能である。この第５の実施の形態の光検出器２０２は、複数の画素アレイ部をマトリクス状に配置して、それらの同時動作を可能にした点において第１の実施の形態と異なる。

図１９は、第５の実施の形態における光検出器２０２の一構成例を示すブロック図である。略１ｃｍ角のシリコンチップ（上側基板２０５）上に２．５ｍｍピッチで４ｘ４で均等に画素アレイ部２１０がマトリクス配置される。各画素アレイ部２１０には１６μｍ角の画素が１３０ｘ１５０でアレイ状に配置され、その開口部分のサイズは各々２．０８ｍｍｘ２．２５ｍｍである。即ちチップ全体の開口率は約７５％となっている。各画素アレイ部２１０のそれぞれの下層には検出回路群２６１が配置される。この検出回路群２６１は、例えば１０画素ごとに１つの検出回路２４０を備え、順次画素を選択して読み出しを実施する。

各画素アレイ部２１０は各々独立した光検出器に対応するが、４ｘ４の画素アレイ部２１０は同時並列に動作するので、タイミング制御回路２８５を始め各種制御回路を複数の光検出器で共有できる。画素アレイ部２１０と検出回路群２６１とからなる回路を１つの光検出器２０７とすると、本実施の形態では行駆動回路２８０を２つの光検出器２０７で共有し、参照電圧発生回路２７５と出力回路２９０を４つの光検出器２０７で共有している。また、全ての光検出器２０７で１つのタイミング制御回路２８５を共有している。また電源やタイミング信号などボンディングパッド２１１も複数の光検出器２０７で共有でき、その分開口率を上げ、かつチップの実装を容易にすることができる。

このようなチップは単独で使うこともできるし、複数チップを敷き詰めてＳＰＥＣＴ等の大型検出器に使うこともできる。チップ上の各光検出器は、ＳＰＥＣＴに対応するため大面積画素を用いて非常に低ノイズになっている。従って、例えば単独チップに略１ｃｍ角のシンチレータを組み合わせて、サーベイメータとしても使用できる。この場合チップ上の４ｘ４の光検出器２０７は一体化した単独の光検出器２０２として使用され、入射光量の合計値がデータ処理部１４０により導出される。

＜６．第６の実施の形態＞
同様の考えで受光単位となる画素アレイ部２１０をさらに小型化し、ＣＴやＦＰＤにも対応させることもできる。この第５の実施の形態の光検出器２０２は、複数の画素アレイ部２１０をさらに小型化した点において第５の実施の形態と異なる。

図２０は、第６の実施の形態における光検出器２０２の一構成例を示すブロック図である。本実施の形態においては、各画素アレイ部２１０は４００μｍのピッチで均等にマトリクス配置されている。画素アレイ部２１０と検出回路群２６１とからなる回路を１つの光検出器２０７とすると、チップ全体に２４ｘ２４で光検出器２０７がアレイ状に配置されている。画素アレイ部２１０には１６μｍ角の画素回路２２０が２０ｘ２４でアレイ状に配列され、開口部分のサイズは３２０μｍｘ３８４μｍである。この場合チップの開口率は７７％程度となる。

各画素アレイ部２１０のそれぞれの下層には検出回路群２６１が積層配置されている。この検出回路群２６１は、例えば１０画素ごとに１つの検出回路２４０を備え、順次画素を選択して読み出しを実施する。

これらの画素アレイ部２１０は各々独立した光検出器２０７に対応するが、同時並列に動作するので、タイミング制御回路２８５を始め、各種回路を複数の光検出器で共有できる。例えば行駆動回路２８０を横に並ぶ６個の光検出器２０７で共有するとした場合、光検出器２０７ごとにその回路部品２８１を分散配置しても良い。同図において、一列に並んだ６個の回路部品２８１からなる回路は、１つの行駆動回路２８０として動作する。例えば単位画素４行分の行駆動回路２８０を一つの光検出器２０７に割り当てると、６個の光検出器２０７で全２４行の画素アレイを駆動できる。行駆動回路２８０を共有する光検出器２０７の個数は６個に限定されず、１２個あるいはチップ上の横に並ぶ全光検出器２０７であってもよい。

同様にタイミング制御回路２８５、参照電圧発生回路２７５、出力回路２９０等も、確保されたスペースに複数の光検出器で共有しながら分散配置することができる。例えば、所定方向に沿って配列された６個の画素アレイ部２１０からなるライン２つごとに、回路ブロック２９５が配置され、これらのラインにより回路ブロック２９５が共有される。この回路ブロック２９５は、タイミング制御回路２８５、参照電圧発生回路２７５および出力回路２９０を含む。

尚、本実施の形態では光検出器２０７を狭いピッチでチップ全面に敷き詰めるので、上側チップの受光面にボンディングパッドを形成する場合、その部分の受光器（画素）を削除せざるを得ない。ＣＴやＦＰＤにおける放射線透過撮像の場合、画像処理時にデータ処理部１４０が周囲の画素から欠損部の画素を補完しても良いが、下側チップ（２０６）に貫通ビアを設け、パッドをチップの裏側、即ち受光面とは反対面に形成するのがより望ましい。

図２０のチップをサーベイメータ、ＳＰＥＣＴ、ＣＴ及びＦＰＤに使用した例を図２１に示す。チップには４００μｍのピッチで２４ｘ２４の光検出器２０７がマトリクス配置され、チップサイズは略９．６ｍｍ角である。

図２２におけるａは、第６の実施の形態におけるサーベイメータの一例を示す図である。このサーベイメータでは、例えばチップ単体と９．５ｍｍ角のシンチレータ１２０を組み合わせて放射線計数を行う。チップ上の光検出器２０７全体が一体化された一つの光検出器として使用され、検出した光量の合計がデータ処理部１４０により算出される。

図２２におけるｂは、第６の実施の形態におけるＳＰＥＣＴまたはガンマカメラの一例を示す図である。これらのＳＰＥＣＴやガンマカメラでは６ｘ６の光検出器２０７を独立した光検出器グループ２０８として使用し、それに対応させて隔壁を設けたシンチレータ１２１等を２．４ｍｍピッチで配置する。光量は上記グループ単位で光量の合計がデータ処理部１４０により算出される。チップとシンチレータを含む受光モジュールは必要に応じて平面状に敷き詰められる。

図２２におけるｃは、第６の実施の形態におけるＦＰＤの一例を示す図であり、同図におけるｄは、第６の実施の形態におけるＣＴの一例を示す図である。これらのＣＴやＦＰＤでは、４００μｍピッチで並ぶ光検出器２０７ごとに、独立した光量検出を行う。チップ上の光検出器２０７とシンチレータ１２５を含む放射線検出モジュール２０９は必要に応じてＣＴでは同図におけるｄに例示するように円弧状に、ＦＰＤでは同図におけるｃに例示するように平面状に敷き詰められる。ＣＴとＦＰＤに関しては現在放射線計数ではなく、積分型の放射線検出が主流であるが、本発明はいずれの方式にも使用できる。本発明における放射線検出モジュールは低ノイズかつ高感度であり、かつＳｉＰＭ等のフォトンカウンティング型検出器に比べて検出のダイナミックレンジが遥かに広い。従ってそのまま積分型の放射線検出にも転用できる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

なお、本技術は以下のような構成もとることができる。
（１）放射線が入射されると光子を生成するシンチレータと、
前記光子を電荷に変換して所定の期間に亘って蓄積して当該蓄積した電荷の量に応じたアナログ電圧を生成する画素回路と、
１つの前記光子から生成された前記アナログ電圧より小さい所定の量子化単位により前記アナログ電圧をデジタル信号に変換するアナログデジタル変換回路と
を具備する放射線計数装置。
（２）前記アナログデジタル変換回路は、１つの前記光子から生成された前記アナログ電圧の半分を超えない前記量子化単位により前記アナログ電圧をデジタル信号に変換する
前記（１）記載の放射線計数装置。
（３）前記アナログデジタル変換回路は、１つの前記光子から生成された前記アナログ電圧の１／４を超えない前記量子化単位により前記入力電圧をデジタル信号に変換する
前記（１）記載の放射線計数装置。
（４）前記画素回路は、
前記光子を電荷に変換する光電変換部と、
前記電荷を蓄積して当該電荷の量に応じた電圧を前記アナログ電圧として生成する電荷蓄積部と、
前記アナログ電圧を増幅して前記アナログデジタル変換回路へ出力するアンプ素子と
を備える前記（１）から（３）のいずれかに記載の放射線計数装置。
（５）前記シンチレータを複数具備し、
前記画素回路は、前記シンチレータごとに所定数設けられる
前記（１）から（４）のいずれかに記載の放射線計数装置。
（６）前記画素回路は、第１の基板に設けられ、
前記検出回路は、前記第１の基板に積層された第２の基板に設けられる
前記（１）から（５）のいずれかに記載の放射線計数装置。
（７）前記画素回路は、
前記光子を電荷に変換する光電変換部と、
前記電荷を保持する中間ノードと、
前記電荷を前記光電変換部から前記中間ノードへ転送する第１の転送部と、
前記電荷を蓄積して当該電荷の量に応じた電圧を前記アナログ電圧として生成する電荷蓄積部と、
前記保持された電荷を前記中間ノードから前記電荷蓄積部へ転送する第２の転送部と
を備える前記（１）から（６）のいずれかに記載の放射線計数装置。
（８）前記デジタル信号を処理して前記放射線の入射数を計数するデータ処理部をさらに具備する
前記（１）から（７）のいずれかに記載の放射線計数装置。
（９）所定数の前記画素回路が、基板に二次元格子状に配置され、
前記データ処理部は、一定数の前記デジタル信号の値の合計を前記シンチレータの発光量の値として算出する
前記（８）記載の放射線計数装置。
（１０）シンチレータが、放射線が入射されると光子を生成する光子生成手順と、
画素回路が、前記光子を電荷に変換して所定の期間に亘って蓄積して当該蓄積した電荷の量に応じたアナログ電圧を生成するアナログ電圧生成手順と、
アナログデジタル変換回路が、１つの前記光子から生成された前記アナログ電圧より小さい所定の量子化単位により前記アナログ電圧をデジタル信号に変換するアナログデジタル変換手順と
を具備する放射線計数装置の制御方法。

１００ 放射線計数装置
１１０ 受光部
１２０、１２１、１２２、１２３、１２４、１２５ シンチレータ
１３０ 隔壁
１４０ データ処理部
２００、２０１、２０２、２０３、２０４、２０７ 光検出器
２０５ 上側基板
２０６ 下側基板
２０８ 光検出器グループ
２０９ 放射線検出モジュール
２１０ 画素アレイ部
２１１ ボンディングパッド
２２０ 画素回路
２２１ フォトダイオード
２２２ 蓄積ノード
２２３、２３５、２３７ 転送トランジスタ
２２４ 検出ノード
２２５ リセットトランジスタ
２２６ 増幅トランジスタ
２２７ 選択トランジスタ
２３０ 定電流回路
２３１ ＭＯＳトランジスタ
２３６ 中間ノード
２４０、２６０ 検出回路
２４１ ＡＤ変換回路
２４２、２４３ キャパシタ
２４４ コンパレータ
２４５ カウンタ
２４６ 除算回路
２５０、２７０ スイッチ
２６１ 検出回路群
２７５ 参照電圧生成回路
２８０ 行駆動回路
２８１ 回路部品
２８５ タイミング制御回路
２９０ 出力回路
２９５ 回路ブロック

Claims (10)

1. 放射線が入射されると光子を生成するシンチレータと、
   前記光子を電荷に変換して所定の期間に亘って蓄積して当該蓄積した電荷の量に応じたアナログ電圧を生成する画素回路と、
   １つの前記光子から生成された前記アナログ電圧より小さい所定の量子化単位により前記アナログ電圧をデジタル信号に変換するアナログデジタル変換回路と
   を具備する放射線計数装置。
2. 前記アナログデジタル変換回路は、１つの前記光子から生成された前記アナログ電圧の半分を超えない前記量子化単位により前記アナログ電圧をデジタル信号に変換する
   請求項１記載の放射線計数装置。
3. 前記アナログデジタル変換回路は、１つの前記光子から生成された前記アナログ電圧の１／４を超えない前記量子化単位により前記入力電圧をデジタル信号に変換する
   請求項１記載の放射線計数装置。
4. 前記画素回路は、
   前記光子を電荷に変換する光電変換部と、
   前記電荷を蓄積して当該電荷の量に応じた電圧を前記アナログ電圧として生成する電荷蓄積部と、
   前記アナログ電圧を増幅して前記アナログデジタル変換回路へ出力するアンプ素子と
   を備える請求項１記載の放射線計数装置。
5. 前記シンチレータを複数具備し、
   前記画素回路は、前記シンチレータごとに所定数設けられる
   請求項１記載の放射線計数装置。
6. 前記画素回路は、第１の基板に設けられ、
   前記検出回路は、前記第１の基板に積層された第２の基板に設けられる
   請求項１記載の放射線計数装置。
7. 前記画素回路は、
   前記光子を電荷に変換する光電変換部と、
   前記電荷を保持する中間ノードと、
   前記電荷を前記光電変換部から前記中間ノードへ転送する第１の転送部と、
   前記電荷を蓄積して当該電荷の量に応じた電圧を前記アナログ電圧として生成する電荷蓄積部と、
   前記保持された電荷を前記中間ノードから前記電荷蓄積部へ転送する第２の転送部と
   を備える請求項１記載の放射線計数装置。
8. 前記デジタル信号を処理して前記放射線の入射数を計数するデータ処理部をさらに具備する
   請求項１記載の放射線計数装置。
9. 所定数の前記画素回路が、基板に二次元格子状に配置され、
   前記データ処理部は、一定数の前記デジタル信号の値の合計を前記シンチレータの発光量の値として算出する
   請求項８記載の放射線計数装置。
10. シンチレータが、放射線が入射されると光子を生成する光子生成手順と、
    画素回路が、前記光子を電荷に変換して所定の期間に亘って蓄積して当該蓄積した電荷の量に応じたアナログ電圧を生成するアナログ電圧生成手順と、
    アナログデジタル変換回路が、１つの前記光子から生成された前記アナログ電圧より小さい所定の量子化単位により前記アナログ電圧をデジタル信号に変換するアナログデジタル変換手順と
    を具備する放射線計数装置の制御方法。

Images