WO2022009573A1 - 撮像装置及び撮像方法 - Google Patents

撮像装置及び撮像方法 Download PDF

Info

Publication number
WO2022009573A1
WO2022009573A1 PCT/JP2021/021227 JP2021021227W WO2022009573A1 WO 2022009573 A1 WO2022009573 A1 WO 2022009573A1 JP 2021021227 W JP2021021227 W JP 2021021227W WO 2022009573 A1 WO2022009573 A1 WO 2022009573A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
region
transistor
storage region
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/021227
Other languages
English (en)
French (fr)
Inventor
伸 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/003,774 priority Critical patent/US12256166B2/en
Publication of WO2022009573A1 publication Critical patent/WO2022009573A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • the embodiments according to the present disclosure relate to an image pickup apparatus and an image pickup method.
  • EVS Eventbase Vision Sensor
  • a contact is connected to the N region of the PD in order to efficiently transfer the electrons generated by the photodiode (hereinafter referred to as PD) to the pixel circuit.
  • PD photodiode
  • the present disclosure provides an image pickup device and an image pickup method capable of improving the characteristics in the dark without complicating the device structure.
  • a photoelectric conversion unit that generates an electric charge according to the amount of light received, A charge transfer region that is arranged in a place in contact with the photoelectric conversion unit inside the substrate that is not exposed on the surface of the substrate and to which the charge generated by the photoelectric conversion unit is transferred. A charge storage region that is arranged apart from the charge transfer region in the direction of the substrate surface and stores the charge transferred from the charge transfer region, and a charge storage region.
  • An image pickup apparatus includes a detection unit that outputs a detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of the electric charge transferred by the transistor exceeds a predetermined threshold value.
  • the charge transfer region may be a floating diffusion region to which no contact is connected.
  • the transistor may operate in a weak inversion region when transferring the charge from the charge transfer region to the charge storage region.
  • the transistor has a first transistor and a second transistor arranged between the charge transfer region and the charge storage region.
  • the charge storage region has a first charge storage region and a second charge storage region.
  • the first transistor controls to transfer the charge from the charge transfer region to the first charge storage region.
  • the second transistor may control the transfer of the charge from the first charge storage region to the second charge storage region.
  • the first transistor operates in a weak inversion region when transferring the charge from the charge transfer region to the first charge storage region.
  • the second transistor may operate in a weak inversion region when transferring the charge from the first charge storage region to the second charge storage region.
  • the detection unit may output the detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of the charge stored in the first charge storage region exceeds the threshold value.
  • the first transistor and the second transistor may generate a potential gradient for transferring the charge from the charge transfer region to the charge storage region.
  • the potential in the channel of the second transistor may be higher than the potential in the channel of the first transistor.
  • the detection unit A current-voltage conversion unit that converts a current signal corresponding to the charge stored in the first charge storage region into a voltage signal, and a current-voltage conversion unit.
  • a subtractor that adjusts the level of the voltage signal and
  • a quantizer that generates the detection signal by comparing the output signal of the subtractor with the threshold voltage, and It has a selector for selecting whether or not to supply the voltage signal converted by the current-voltage converter to the subtractor.
  • the subtractor and the quantizer may be shared by a plurality of pixels each having the photoelectric conversion unit.
  • An ADC that is arranged for each of a plurality of pixels and converts a luminance signal corresponding to the electric charge generated by the photoelectric conversion unit into a digital signal.
  • a selector for selecting whether to supply the charge accumulated in the first charge storage region to the ADC or the detection unit is provided.
  • the first transistor and the second transistor operate in the saturation region when the selector supplies the charge accumulated in the first charge storage region to the ADC, and the selector operates the first charge.
  • the operation may be performed in the weak inversion region.
  • a first semiconductor chip and a second semiconductor chip that are stacked and transmit and receive signals to each other are provided.
  • the first semiconductor chip has the photoelectric conversion unit for each pixel.
  • the second semiconductor chip may have the detection unit and the ADC for each pixel.
  • a photoelectric conversion unit that generates an electric charge according to the amount of received light and A charge transfer region that is arranged in a place in contact with the photoelectric conversion unit inside the substrate that is not exposed on the surface of the substrate and to which the charge generated by the photoelectric conversion unit is transferred.
  • a charge storage region that is arranged apart from the charge transfer region in the direction of the substrate surface and stores the charge transferred from the charge transfer region, and a charge storage region.
  • a potential gradient region in which the potential changes in one direction from the charge transfer region to the charge storage region and Provided is an image pickup apparatus including a detection unit for outputting a detection signal indicating whether or not an absolute value of a change amount of an electric signal according to an amount of electric charge passing through the potential gradient region exceeds a predetermined threshold value.
  • the potential gradient region may be a region in which the concentration of impurity ions is adjusted.
  • the charge transfer region is generated in the photoelectric conversion unit with respect to the charge transfer region located inside the substrate that is not exposed on the surface of the substrate and in contact with the photoelectric conversion unit that generates charges according to the amount of received light. Transfer the charge and In the charge storage region arranged apart from the charge transfer region in the substrate surface direction, the charge transferred from the photoelectric conversion unit to the charge transfer region is stored.
  • the transistor controls the transfer of the charge from the charge transfer region to the charge storage region.
  • An imaging method is provided that outputs a detection signal indicating whether or not the absolute value of the amount of change in the electric signal according to the amount of the electric charge transferred by the transistor exceeds a predetermined threshold value.
  • FIG. 1 shows the connection relationship between the 1st semiconductor chip and the 2nd semiconductor chip in the circuit structure of FIG.
  • FIG. It is a block diagram which shows an example of the schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of the vehicle outside information detection unit and the image pickup unit.
  • the imaging device and the imaging method will be described with reference to the drawings.
  • the main components of the image pickup device will be mainly described, but the image pickup device may have components and functions not shown or described.
  • the following description does not exclude components or functions not shown or described.
  • FIG. 1 is a block diagram showing an example of a system configuration of an imaging system to which the technique according to the present disclosure is applied.
  • the image pickup system 10 to which the technique according to the present disclosure is applied is configured to include an image pickup lens 11, an image pickup device 20, a recording unit 12, and a control unit 13.
  • the image pickup system 10 is an example of the electronic device of the present disclosure, and examples of the electronic device include a camera system mounted on an industrial robot, an in-vehicle camera system, and the like.
  • the image pickup lens 11 takes in the incident light from the subject and forms an image on the image pickup surface of the image pickup apparatus 20.
  • the image pickup apparatus 20 obtains image pickup data by photoelectrically converting the incident light captured by the image pickup lens 11 on a pixel-by-pixel basis.
  • the image pickup device 20 the image pickup device of the present disclosure described later is used.
  • the image pickup apparatus 20 executes predetermined signal processing such as image recognition processing on the captured image data, and the processing result and the detection signal of an address event described later (hereinafter, simply referred to as “detection signal”).
  • detection signal The data indicating that there is) is output to the recording unit 12.
  • the method of generating the detection signal of the address event will be described later.
  • the recording unit 12 stores data supplied from the image pickup apparatus 20 via the signal line 14.
  • the control unit 13 is configured by, for example, a microcomputer and controls the image pickup operation in the image pickup apparatus 20.
  • FIG. 2 is a block diagram showing an example of the configuration of the image pickup device according to the first configuration example used as the image pickup device 20 in the image pickup system 10 to which the technique according to the present disclosure is applied.
  • the image pickup device 20 is an asynchronous type image pickup device called DVS, and is a pixel array unit 21, a drive unit 22, and an arbiter unit (arbitration unit). ) 23, a column processing unit 24, and a signal processing unit 25.
  • DVS asynchronous type image pickup device
  • arbiter unit arbitration unit
  • a plurality of pixels 30 are two-dimensionally arranged in a matrix (array shape) in the pixel array unit 21.
  • a vertical signal line VSL which will be described later, is wired for each pixel sequence with respect to this matrix-shaped pixel array.
  • Each of the plurality of pixels 30 generates an analog signal having a voltage corresponding to the photocurrent as a pixel signal. Further, each of the plurality of pixels 30 detects the presence or absence of an address event depending on whether or not the amount of change in the photocurrent exceeds a predetermined threshold value. Then, when the address event occurs, the pixel 30 outputs the request to the arbiter unit 23.
  • the drive unit 22 drives each of the plurality of pixels 30 to output the pixel signal generated by each pixel 30 to the column processing unit 24.
  • the arbiter unit 23 arbitrates the requests from each of the plurality of pixels 30, and transmits a response based on the arbitration result to the pixels 30.
  • the pixel 30 Upon receiving the response from the arbiter unit 23, the pixel 30 supplies a detection signal (address event detection signal) indicating the detection result to the drive unit 22 and the signal processing unit 25.
  • a detection signal address event detection signal
  • the reading of the detection signal from the pixel 30 it is also possible to read a plurality of lines.
  • the column processing unit 24 is composed of, for example, an analog-digital converter, and performs processing for converting an analog pixel signal output from the pixel 30 of the pixel array unit 21 into a digital signal for each pixel array. Then, the column processing unit 24 supplies the digital signal after the analog-to-digital conversion to the signal processing unit 25.
  • the signal processing unit 25 executes predetermined signal processing such as CDS (Correlated Double Sampling) processing and image recognition processing on the digital signal supplied from the column processing unit 24. Then, the signal processing unit 25 supplies the data indicating the processing result and the detection signal supplied from the arbiter unit 23 to the recording unit 12 (see FIG. 1) via the signal line 14.
  • predetermined signal processing such as CDS (Correlated Double Sampling) processing and image recognition processing
  • FIG. 3 is a block diagram showing an example of the configuration of the pixel array unit 21.
  • each of the plurality of pixels 30 has a light receiving unit 31, a pixel signal generation unit 32, and an address event detection unit 33. ing.
  • the light receiving unit 31 photoelectrically converts the incident light to generate a photocurrent. Then, the light receiving unit 31 supplies the photocurrent generated by photoelectric conversion to either the pixel signal generation unit 32 or the address event detection unit 33 under the control of the drive unit 22 (see FIG. 2).
  • the pixel signal generation unit 32 generates a signal having a voltage corresponding to the optical current supplied from the light receiving unit 31 as a pixel signal SIG, and the generated pixel signal SIG is used as a column processing unit 24 via a vertical signal line VSL (FIG. FIG. 2).
  • the address event detection unit 33 detects the presence or absence of an address event depending on whether or not the amount of change in the photocurrent from each of the light receiving units 31 exceeds a predetermined threshold value.
  • the address event includes, for example, an on-event indicating that the amount of change in photocurrent exceeds the upper limit threshold value and an off-event indicating that the amount of change has fallen below the lower limit threshold value.
  • the address event detection signal is composed of, for example, one bit indicating an on-event detection result and one bit indicating an off-event detection result.
  • the address event detection unit 33 may be configured to detect only on-events.
  • the address event detection unit 33 When an address event occurs, the address event detection unit 33 supplies a request for transmitting an address event detection signal to the arbiter unit 23 (see FIG. 2). Then, when the address event detection unit 33 receives the response to the request from the arbiter unit 23, the address event detection unit 33 supplies the address event detection signal to the drive unit 22 and the signal processing unit 25.
  • FIG. 4 is a circuit diagram showing an example of the circuit configuration of the pixel 30. As described above, each of the plurality of pixels 30 has a light receiving unit 31, a pixel signal generation unit 32, and an address event detection unit 33.
  • the light receiving unit 31 has a light receiving element (photoelectric conversion element) 311, a transfer transistor 312, and an OFG (Over Flow Gate) transistor 313.
  • a light receiving element photoelectric conversion element
  • a transfer transistor 312 As the transfer transistor 312 and the OFG transistor 313, for example, an N-type MOS (Metal Oxide Semiconductor) transistor is used.
  • the transfer transistor 312 and the OFG transistor 313 are connected in series with each other.
  • the light receiving element 311 is connected between the common connection node N1 of the transfer transistor 312 and the OFG transistor 313 and the ground, and photoelectrically converts the incident light to generate a charge amount corresponding to the light amount of the incident light. ..
  • the transfer signal TRG is supplied from the drive unit 22 shown in FIG. 2 to the gate electrode of the transfer transistor 312.
  • the transfer transistor 312 supplies the charge photoelectrically converted by the light receiving element 311 to the pixel signal generation unit 32 in response to the transfer signal TRG.
  • a control signal OFG is supplied from the drive unit 22 to the gate electrode of the OFG transistor 313.
  • the OFG transistor 313 supplies the electric signal generated by the light receiving element 311 to the address event detection unit 33 in response to the control signal OFG.
  • the electrical signal supplied to the address event detection unit 33 is a photocurrent composed of electric charges.
  • the pixel signal generation unit 32 has a reset transistor 321, an amplification transistor 322, a selection transistor 323, and a stray diffusion layer 324.
  • a reset transistor 321, an amplification transistor 322, a selection transistor 323, and a stray diffusion layer 324 As the reset transistor 321 and the amplification transistor 322 and the selection transistor 323, for example, an N-type MOS transistor is used.
  • the pixel signal generation unit 32 is supplied with the electric charge converted photoelectric by the light receiving element 311 by the transfer transistor 312 from the light receiving unit 31.
  • the electric charge supplied from the light receiving unit 31 is accumulated in the floating diffusion layer 324.
  • the floating diffusion layer 324 generates a voltage signal having a voltage value according to the amount of accumulated charge. That is, the floating diffusion layer 324 converts the electric charge into a voltage.
  • the reset transistor 321 is connected between the power supply line of the power supply voltage VDD and the floating diffusion layer 324.
  • a reset signal RST is supplied from the drive unit 22 to the gate electrode of the reset transistor 321.
  • the reset transistor 321 initializes (reset) the charge amount of the floating diffusion layer 324 in response to the reset signal RST.
  • the amplification transistor 322 is connected in series with the selection transistor 323 between the power supply line of the power supply voltage VDD and the vertical signal line VSL.
  • the amplification transistor 322 amplifies the charge-voltage-converted voltage signal in the stray diffusion layer 324.
  • the selection signal SEL is supplied from the drive unit 22 to the gate electrode of the selection transistor 323.
  • the selection transistor 323 outputs the voltage signal amplified by the amplification transistor 322 as a pixel signal SIG to the column processing unit 24 (see FIG. 2) via the vertical signal line VSL.
  • the drive unit 22 receives a light receiving unit when the control unit 13 shown in FIG. 1 instructs the start of detection of an address event.
  • the control unit 13 shown in FIG. 1 instructs the start of detection of an address event.
  • the OFG transistor 313 is driven to supply an optical current to the address event detection unit 33.
  • the drive unit 22 turns off the OFG transistor 313 of the pixel 30 and stops the supply of the photocurrent to the address event detection unit 33.
  • the drive unit 22 drives the transfer transistor 312 by supplying the transfer signal TRG to the transfer transistor 312, and transfers the charge photoelectrically converted by the light receiving element 311 to the floating diffusion layer 324.
  • the image pickup apparatus 20 having the pixel array unit 21 in which the pixels 30 having the above configuration are two-dimensionally arranged outputs only the pixel signal of the pixel 30 in which the address event is detected to the column processing unit 24.
  • the power consumption of the image pickup apparatus 20 and the processing amount of image processing can be reduced as compared with the case where the pixel signals of all the pixels are output regardless of the presence or absence of the address event.
  • the configuration of the pixel 30 illustrated here is an example, and is not limited to this configuration example.
  • the OFG transistor 313 may be omitted in the light receiving unit 31, and the transfer transistor 312 may have the function of the OFG transistor 313.
  • FIG. 5 is a block diagram showing a first configuration example of the address event detection unit 33.
  • the address event detection unit 33 according to this configuration example has a current / voltage conversion unit 331, a buffer 332, a subtractor 333, a quantizer 334, and a transfer unit 335.
  • the current-voltage conversion unit 331 converts the photocurrent from the light receiving unit 31 of the pixel 30 into a logarithmic voltage signal.
  • the current-voltage conversion unit 331 supplies the converted voltage signal to the buffer 332.
  • the buffer 332 buffers the voltage signal supplied from the current-voltage conversion unit 331 and supplies it to the subtractor 333.
  • a row drive signal is supplied to the subtractor 333 from the drive unit 22.
  • the subtractor 333 lowers the level of the voltage signal supplied from the buffer 332 according to the row drive signal. Then, the subtractor 333 supplies the voltage signal after the level drop to the quantizer 334.
  • the quantizer 334 quantizes the voltage signal supplied from the subtractor 333 into a digital signal and outputs it to the transfer unit 335 as an address event detection signal.
  • the transfer unit 335 transfers the detection signal of the address event supplied from the quantizer 334 to the arbiter unit 23 and the like. When an address event is detected, the transfer unit 335 supplies a request for transmitting an address event detection signal to the arbiter unit 23. Then, when the transfer unit 335 receives the response to the request from the arbiter unit 23, the transfer unit 335 supplies the detection signal of the address event to the drive unit 22 and the signal processing unit 25.
  • FIG. 6 is a circuit diagram showing an example of the configuration of the current-voltage conversion unit 331 in the address event detection unit 33.
  • the current-voltage conversion unit 331 according to this example has a circuit configuration including an N-type transistor 3311, a P-type transistor 3312, and an N-type transistor 3313.
  • transistors 3311 to 3313 for example, MOS transistors are used.
  • the N-type transistor 3311 is connected between the power supply line of the power supply voltage VDD and the signal input line 3314.
  • the P-type transistor 3312 and the N-type transistor 3313 are connected in series between the power supply line of the power supply voltage VDD and the ground.
  • the gate electrode of the N-type transistor 3311 and the input terminal of the buffer 332 shown in FIG. 5 are connected to the common connection node N2 of the P-type transistor 3312 and the N-type transistor 3313.
  • a predetermined bias voltage Vbias is applied to the gate electrode of the P-type transistor 3312.
  • the P-type transistor 3312 supplies a constant current to the N-type transistor 3313.
  • Photocurrent is input from the light receiving unit 31 to the gate electrode of the N-type transistor 3313 through the signal input line 3314.
  • the drain electrodes of the N-type transistor 3311 and the N-type transistor 3313 are connected to the power supply side, and such a circuit is called a source follower.
  • the photocurrent from the light receiving unit 31 is converted into a logarithmic voltage signal by these two source followers connected in a loop.
  • FIG. 7 is a circuit diagram showing an example of the configuration of the subtractor 333 and the quantizer 334 in the address event detection unit 33.
  • the subtractor 333 has a configuration including a capacitance element 3331, an inverter circuit 3332, a capacitance element 3333, and a switch element 3334.
  • the capacitive element 3331 is connected to the output terminal of the buffer 332 shown in FIG. 5, and the other end is connected to the input terminal of the inverter circuit 3332.
  • the capacitive element 3333 is connected in parallel to the inverter circuit 3332.
  • the switch element 3334 is connected between both ends of the capacitive element 3333.
  • a row drive signal is supplied from the drive unit 22 to the switch element 3334 as an open / close control signal.
  • the switch element 3334 opens and closes a path connecting both ends of the capacitive element 3333 according to the row drive signal.
  • the inverter circuit 3332 inverts the polarity of the voltage signal input via the capacitive element 3331.
  • the voltage signal Vinit is input to the terminal on the buffer 332 side of the capacitive element 3331, and the terminal on the opposite side is the virtual ground terminal. Become. The potential of this virtual ground terminal is set to zero for convenience.
  • the charge Qinit stored in the capacitance element 3331 is expressed by the following equation (1), where the capacitance value of the capacitance element 3331 is C1.
  • the accumulated charge becomes zero.
  • Qinit C1 ⁇ Vinit ⁇ ⁇ ⁇ (1)
  • the charge Q2 stored in the capacitance element 3333 is expressed by the following equation (3), where the capacitance value of the capacitance element 3333 is C2 and the output voltage is Vout.
  • Q2 -C2 x Vout ... (3)
  • Equation (5) represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1 / C2. Since it is usually desired to maximize the gain, it is preferable to design C1 to be large and C2 to be small. On the other hand, if C2 is too small, kTC noise may increase and noise characteristics may deteriorate. Therefore, the capacity reduction of C2 is limited to the range in which noise can be tolerated. Further, since the address event detection unit 33 including the subtractor 333 is mounted on each pixel 30, the capacitive element 3331 and the capacitive element 3333 have an area limitation. In consideration of these, the capacitance values C1 and C2 of the capacitive elements 3331 and 3333 are determined.
  • the quantizer 334 is configured to have a comparator 3341.
  • the comparator 3341 has an output signal of the inverter circuit 3332, that is, a voltage signal from the subtractor 430 as a non-inverting (+) input, and a predetermined threshold voltage Vth as an inverting ( ⁇ ) input. Then, the comparator 3341 compares the voltage signal from the subtractor 430 with the predetermined threshold voltage Vth, and outputs a signal indicating the comparison result to the transfer unit 335 as an address event detection signal.
  • FIG. 8 is a block diagram showing a second configuration example of the address event detection unit 33.
  • the address event detection unit 33 includes a storage unit 336 and a storage unit 336 in addition to the current-voltage conversion unit 331, the buffer 332, the subtractor 333, the quantizer 334, and the transfer unit 335. It is configured to have a control unit 337.
  • the storage unit 336 is provided between the quantizer 334 and the transfer unit 335, and based on the sample signal supplied from the control unit 337, the output of the quantizer 334, that is, the comparison result of the comparator 3341 is obtained. accumulate.
  • the storage unit 336 may be a sampling circuit such as a switch, plastic, or capacitance, or may be a digital memory circuit such as a latch or flip-flop.
  • the control unit 337 supplies a predetermined threshold voltage Vth to the inverting ( ⁇ ) input terminal of the comparator 3341.
  • the threshold voltage Vth supplied from the control unit 337 to the comparator 3341 may have different voltage values in time division.
  • the control unit 337 corresponds to the threshold voltage Vth1 corresponding to the on-event indicating that the amount of change in the optical current has exceeded the upper limit threshold value, and the off-event indicating that the amount of change has fallen below the lower limit threshold value.
  • the threshold voltage Vth2 By supplying the threshold voltage Vth2 to be performed at different timings, one comparator 3341 can detect a plurality of types of address events.
  • the storage unit 336 is, for example, a comparator using the threshold voltage Vth1 corresponding to the on-event during the period in which the threshold voltage Vth2 corresponding to the off-event is supplied from the control unit 337 to the inverting (-) input terminal of the comparator 3341.
  • the comparison result of 3341 may be accumulated.
  • the storage unit 336 may be inside the pixel 30 or outside the pixel 30. Further, the storage unit 336 is not an essential component of the address event detection unit 33. That is, the storage unit 336 may be omitted.
  • the image pickup apparatus 20 is an asynchronous image pickup device that reads an event by an asynchronous read-out method.
  • the event reading method is not limited to the asynchronous reading method, and may be a synchronous reading method.
  • the image pickup device to which the synchronous readout method is applied is a scan type image pickup device, which is the same as a normal image pickup device that performs image pickup at a predetermined frame rate.
  • FIG. 9 is a block diagram showing an example of the configuration of the image pickup device according to the second configuration example, that is, the scan type image pickup device, which is used as the image pickup device 20 in the image pickup system 10 to which the technique according to the present disclosure is applied. ..
  • the image pickup apparatus 20 includes a pixel array unit 21, a drive unit 22, a signal processing unit 25, a read area selection unit 27, and a signal generation unit. It is configured to include 28.
  • the pixel array unit 21 includes a plurality of pixels 30.
  • the plurality of pixels 30 output an output signal in response to the selection signal of the read area selection unit 27.
  • Each of the plurality of pixels 30 may be configured to have a quantizer in the pixel, as shown in FIG. 7, for example.
  • the plurality of pixels 30 output an output signal corresponding to the amount of change in light intensity. As shown in FIG. 9, the plurality of pixels 30 may be two-dimensionally arranged in a matrix.
  • the drive unit 22 drives each of the plurality of pixels 30 and causes the signal processing unit 25 to output the pixel signal generated by each pixel 30.
  • the drive unit 22 and the signal processing unit 25 are circuit units for acquiring gradation information. Therefore, when only the event information is acquired, the drive unit 22 and the signal processing unit 25 may be omitted.
  • the read area selection unit 27 selects a part of the plurality of pixels 30 included in the pixel array unit 21. For example, the read area selection unit 27 selects any one or a plurality of rows included in the structure of the two-dimensional matrix corresponding to the pixel array unit 21. The read area selection unit 27 sequentially selects one or a plurality of rows according to a preset cycle. Further, the read area selection unit 27 may determine the selection area in response to a request from each pixel 30 of the pixel array unit 21.
  • the signal generation unit 28 generates an event signal corresponding to the active pixel that has detected an event among the selected pixels, based on the output signal of the pixel selected by the read area selection unit 27.
  • An event is an event in which the intensity of light changes.
  • An active pixel is a pixel in which the amount of change in light intensity corresponding to an output signal exceeds or falls below a preset threshold value.
  • the signal generation unit 28 compares the output signal of a pixel with a reference signal, detects an active pixel that outputs an output signal when it is larger or smaller than the reference signal, and generates an event signal corresponding to the active pixel. ..
  • the signal generation unit 28 can be configured to include, for example, a column selection circuit for arbitrating the signal entering the signal generation unit 28. Further, the signal generation unit 28 can be configured to output not only the information of the active pixel in which the event is detected but also the information of the inactive pixel in which the event is not detected.
  • the signal generation unit 28 outputs the address information and the time stamp information (for example, (X, Y, T)) of the active pixel that detected the event through the output line 15.
  • the data output from the signal generation unit 28 may be not only address information and time stamp information but also frame format information (for example, (0, 0, 1, 0, ...)). ..
  • FIG. 10 is an exploded perspective view showing an outline of the laminated chip structure of the image pickup apparatus 20.
  • the laminated chip structure is a structure in which at least two chips of a light receiving chip 201, which is a first chip, and a detection chip 202, which is a second chip, are laminated. It has become. Then, in the circuit configuration of the pixel 30 shown in FIG. 4, each of the light receiving elements 311 is arranged on the light receiving chip 201, and all the elements other than the light receiving element 311 and the elements of the other circuit parts of the pixel 30 are detected chips. Placed on 202.
  • the light receiving chip 201 and the detection chip 202 are electrically connected via a connection portion such as a via (VIA), a Cu—Cu junction, or a bump.
  • each element of the light receiving unit 31 is arranged on the light receiving chip 201, and elements other than the light receiving unit 31 and elements of other circuit parts of the pixel 30 are arranged on the detection chip 202. It can be configured to be. Further, each element of the light receiving unit 31, the reset transistor 321 of the pixel signal generation unit 32, and the floating diffusion layer 324 can be arranged on the light receiving chip 201, and the other elements can be arranged on the detection chip 202. .. Further, a part of the elements constituting the address event detection unit 33 can be arranged on the light receiving chip 201 together with the elements of the light receiving unit 31 and the like.
  • FIG. 11 is a block diagram showing an example of the configuration of the column processing unit 24 of the image pickup apparatus 20 according to the first configuration example.
  • the column processing unit 24 according to this example has a configuration having a plurality of analog-to-digital converters (ADCs) 241 arranged for each pixel row of the pixel array unit 21.
  • ADCs analog-to-digital converters
  • an analog-to-digital converter 241 may be arranged in units of a plurality of pixel rows, and the analog-to-digital converter 241 may be used in a time division manner among the plurality of pixel trains.
  • the analog-to-digital converter 241 converts the analog pixel signal SIG supplied via the vertical signal line VSL into a digital signal having a larger number of bits than the above-mentioned address event detection signal. For example, assuming that the detection signal of the address event is 2 bits, the pixel signal is converted into a digital signal having 3 bits or more (16 bits or the like). The analog-to-digital converter 241 supplies the digital signal generated by the analog-to-digital conversion to the signal processing unit 25.
  • FIG. 12 is a circuit diagram showing an example of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the light receiving unit 31 includes a light receiving element 311, a transistor 314, and a floating diffusion (hereinafter referred to as FD1).
  • the address event detection unit 33 has a buffer 332, a subtractor 333, and a quantizer 334.
  • FIG. 13 is a cross-sectional view showing an example of a cross-sectional structure around a main part of the image pickup apparatus 20, that is, a light receiving element 311.
  • the transistor 314 includes, for example, two N-type transistors 314a and 314b connected by cascode
  • the buffer 332 includes, for example, P-type transistors 3321 and 3322 connected by cascode.
  • the image pickup apparatus 20 includes a light receiving element 311 arranged on the substrate S, a charge transfer region CT, a charge storage region FD, a transistor 314, and an address event detection unit 33.
  • the substrate S is, for example, a semiconductor substrate such as a silicon (Si) substrate. Further, the substrate S is, for example, a P-type silicon substrate.
  • the light receiving element 311, the charge transfer region CT, and the charge storage region FD are provided in the substrate S. S1 shows the upper surface of the substrate S shown in FIG.
  • the substrate S may be laminated with another semiconductor substrate, and signals may be transmitted and received between both substrates via vias (VIA), Cu—Cu junctions, bumps, and the like.
  • the light receiving element 311 as a photoelectric conversion unit generates an electric charge according to the amount of light received.
  • the light receiving element 311 includes a p + type semiconductor region 311a and an n-type semiconductor region 311b.
  • the p + type semiconductor region 311a and the n-type semiconductor region 311b are provided so as to be pn-junctioned, and function as a photoelectric conversion unit that converts received light into electric charges to generate electric charges.
  • the charge transfer region CT is arranged at a location in contact with the light receiving element 311 inside the substrate S, which is not exposed on the substrate surface S1. Further, the charge transfer region CT functions as a region for transferring the charge generated by the light receiving element 311 to the second charge storage region FD2.
  • the charge transfer region CT includes a first charge transfer region CT1 and a second charge transfer region CT2.
  • the first charge transfer region CT1 is, for example, a p-type semiconductor region.
  • the second charge transfer region CT2 is, for example, an n-type semiconductor region. As shown in FIG.
  • the light receiving element 311 has a p + type semiconductor region 311a and an n-type semiconductor region 311b, and the n-type semiconductor region 311b includes a p-well region Sp and a p + type semiconductor region 311a of the substrate S. Surrounded by. Therefore, the n-type semiconductor region 311b is not exposed on the substrate surface S1. Further, the first charge transfer region CT1 is provided so as to be in contact with the light receiving element 311 and the light receiving element 311 and the first charge transfer region CT1 are not provided with contacts.
  • FIG. 14 is a cross-sectional view showing a comparative example of the cross-sectional structure around the light receiving element 311.
  • FIG. 14 shows a cross-sectional structure around the current-voltage conversion unit 331 shown in FIG.
  • the voltage Vss is, for example, the source voltage of the N-type transistor 3313 shown in FIG.
  • the contact C is provided at a position where the contact C comes into contact with the n-type semiconductor region 311b of the light receiving element 311.
  • the depletion layer of the light receiving element 311 becomes narrow and it becomes difficult to completely deplete the depletion layer. In this case, recombination of electrons and holes is likely to occur, and it becomes difficult for the photocurrent to flow, so that the quantum efficiency is lowered.
  • the n-type semiconductor region 311b is exposed at the interface, which becomes a source of dark current.
  • Interfaces that can be a source of dark current include, for example, an interface with an insulator such as an oxide and an interface with a metal.
  • Dark currents are generated, for example, by semiconductor connection defects.
  • the contact C is connected to the light receiving element 311 by ohmic contact between the semiconductor and the metal, but the connection is incomplete at the interface due to a crystal defect or the like. Free electrons are generated in the portion where the connection is incomplete, and the electrons enter the light receiving element 311 to generate a dark current. If the n-type semiconductor region 311b touches a non-semiconductor other than the contact C, it causes the generation of dark current. Therefore, when the n-type semiconductor region 311b is exposed on the surface S1, a dark current may be generated.
  • the n-type semiconductor region 311b in the light receiving element 311 is not exposed on the substrate surface S1.
  • the charge transfer region CT in contact with the light receiving element 311 is a floating diffusion region to which no contact is connected.
  • the n-type semiconductor region 311b is surrounded by the (p-type) semiconductor region without being exposed to the substrate surface S1. As a result, crystal defects are suppressed, so that dark current can be suppressed. Further, no contact is provided in the n-type semiconductor region 311b. As a result, the light receiving element 311 can be completely depleted, and the quantum efficiency can be improved.
  • a first charge transfer region CT1 and a second charge transfer region CT2 for transferring electrons from the light receiving element 311 and a first charge storage region FD1 and a second charge storage region FD2 for accumulating electrons are provided.
  • the first charge transfer region CT1 and the second charge transfer region CT2 are collectively referred to as a charge transfer region CT
  • the first charge storage region FD1 and the second charge storage region FD2 are collectively referred to as a charge storage region FD. Called.
  • the charge storage region FD is arranged apart from the charge transfer region CT in the substrate surface S1 direction.
  • the charge storage region FD stores the charge transferred from the charge transfer region CT.
  • the charge storage region FD functions as a charge storage unit that stores charges, and also functions as a part of a current-voltage conversion unit 331 that converts charges into electric signals and outputs them.
  • the first charge storage region FD1 and the second charge storage region FD2 constituting the charge storage region FD are, for example, n + type semiconductor regions.
  • the first transistor 314a that controls the transfer of electrons from the first charge transfer region CT1 to the first charge storage region FD1 and the electrons are transferred from the second charge transfer region CT2 to the second charge storage region FD2.
  • a second transistor 314b for controlling is provided.
  • the first transistor 314a and the second transistor 314b are collectively referred to as a transistor 314.
  • the transistor 314 controls the transfer of electric charge from the charge transfer region CT to the charge storage region FD. More specifically, the transistor 314 operates in a weakly inverted region when transferring charge from the charge transfer region CT to the charge storage region FD.
  • the weak inversion region is the subthreshold region of the transistor.
  • the gate of the first transistor 314a constituting the transistor 314 is arranged above the first charge transfer region CT1, and the gate of the second transistor 314b is arranged above the second charge transfer region CT2. More specifically, a gate insulating film (not shown) is arranged between the gate of the first transistor 314a and the first charge transfer region CT1, and similarly, the gate of the second transistor 314b and the second charge transfer region CT2. A gate insulating film (not shown) is placed between them.
  • the first transistor 314a operates in a weak inversion region when transferring a charge from the charge transfer region CT to the first charge storage region FD1.
  • the second transistor 314b operates in a weak inversion region when transferring a charge from the first charge storage region FD1 to the second charge storage region FD2.
  • VLog logarithmic voltage
  • TRG1 and TRG2 indicate the gate voltage for operating the first transistor 314a and the second transistor 314b in the weak inversion region, respectively.
  • TRG1 is, for example, a voltage about 1 V higher than the body (ground voltage) of the substrate S. Note that TRG1 and TRG2 are fixed voltages that can be changed depending on the type of transistor and the like.
  • FIG. 15 is a schematic diagram showing an example of the potential around the light receiving element 311.
  • VNEG is the potential of the p-well region Sp of the substrate S.
  • the first transistor 314a and the second transistor 314b generate a potential gradient for transferring charges from the charge transfer region CT to the charge storage region FD. Therefore, when light is incident on the light receiving element 311, it is generated by the light receiving element 311 and the overflowing electrons are transferred to the first charge storage region FD1 along the potential gradient. Further, since the potential is fixed, electrons can always pass through the first charge transfer region CT1.
  • the potential changes in one direction from the charge transfer region CT to the charge storage region FD. More specifically, the potential changes in one direction from the first charge transfer region CT1 through the first charge storage region FD1 and the second charge transfer region CT2 to the second charge storage region FD2.
  • the gate voltage TRG1, TRG2
  • the potential is adjusted from the charge transfer region CT (first charge transfer region CT1) to the charge storage region FD (second charge storage region FD2).
  • the voltage of TRG1 is set, for example, to match the highest potential in the light receiving element 311.
  • the gate voltage (TRG1, TRG2) may be adjusted according to the impurity concentration in the charge transfer region CT (first charge transfer region CT1 and second charge transfer region CT2).
  • the potential of the first charge storage region FD1 changes depending on the amount of electrons flowing through the first charge transfer region CT1.
  • the potential of the first charge storage region FD1 is used by the address event detection unit 33 to detect the presence or absence of an address event.
  • the potential in the channel of the second transistor 314b is higher than the potential in the channel of the first transistor 314a. This makes it easier for electrons to flow from the first charge storage region FD1 to the second charge storage region FD2.
  • the DRN in the second charge storage region FD2 shown in FIG. 13 is set to a voltage close to VDD. Since it is necessary to store electrons directly under the DRN, the DRN is set to a voltage slightly lower than that of the VDD.
  • the DRN is, for example, about 2V.
  • the DRN which is the voltage of the second charge storage region FD2, is also a fixed voltage, but it may be temporarily changed to a low voltage such as about 0V. Normally, at the initial stage of operation, it is necessary to wait until the electric charge is accumulated in the first electric charge storage region FD1. Further, in the dark, it is difficult for the light receiving element 311 to generate electrons. Therefore, when the DRN is set to a low voltage, charges are injected into the pixels 30, and the waiting time for charge accumulation can be reduced.
  • the address event detection unit 33 as a detection unit is a detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of electric charge transferred by the transistor 314 exceeds a predetermined threshold value. Is output. More specifically, the address event detection unit 33 outputs a detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of the charge stored in the first charge storage region FD1 exceeds the threshold value. ..
  • the address event detection unit 33 includes a current-voltage conversion unit composed of the charge transfer region CT and the charge storage region FD in FIG. 13, a buffer 332, a subtractor 333, and a quantizer 334.
  • the processing operation of the address event detection unit 33 is substantially the same as that of the address event detection unit 33 shown in FIG. 5, for example.
  • the current-voltage conversion unit converts the current signal corresponding to the charge stored in the first charge storage region FD1 into a voltage signal.
  • the subtractor 333 adjusts the level of the voltage signal.
  • the quantizer 334 generates a detection signal by comparing the output signal of the subtractor 333 with the threshold voltage.
  • the electric charge generated by the light receiving element 311 is applied to the charge transfer region CT arranged at a position in contact with the light receiving element 311 that generates a charge according to the amount of light received inside the substrate S that is not exposed on the substrate surface S1. Forward.
  • the charge transferred from the light receiving element 311 to the charge transfer region CT is accumulated in the charge storage region FD arranged apart from the charge transfer region CT in the substrate surface S1 direction.
  • the transistor 314 controls to transfer the charge from the charge transfer region CT to the charge storage region FD.
  • the address event detection unit 33 outputs a detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of electric charge transferred by the transistor 314 exceeds a predetermined threshold value.
  • the n-type semiconductor region 311b of the light receiving element 311 is prevented from being exposed on the substrate surface S1. Specifically, no contact is connected to the light receiving element 311. Thereby, the dark current can be suppressed. Further, by not connecting the contact to the light receiving element 311, the light receiving element 311 can be completely depleted. By complete depletion, recombination between electrons and holes generated by light can be suppressed, and quantum efficiency can be improved. Therefore, the light receiving sensitivity can be improved. By improving the light receiving sensitivity, it is possible to detect a weak change in the brightness of an optical signal and realize highly sensitive EVS (Event base Vision Sensor).
  • EVS Event base Vision Sensor
  • the image pickup apparatus 20 can be applied to both the asynchronous method shown in FIG. 2 and the synchronous (scan) method shown in FIG.
  • the first charge transfer region CT1 and the second charge transfer region CT2 are provided as the charge transfer region CT, and the first charge storage region FD1 and the second charge storage region FD2 are provided as the charge storage region FD.
  • only one charge transfer region CT may be provided, or three or more charge transfer regions CT may be provided.
  • transistors 314 (first transistor 314a and second transistor 314b) are provided to form a potential gradient from the charge transfer region CT to the charge storage region FD, but the potential gradient is formed.
  • the transistor 314 is not always essential to do so.
  • the transistor 314 (first transistor 314a and second transistor 314b) can be omitted.
  • FIG. 16 is a cross-sectional view showing a first modification of the cross-sectional structure around the light receiving element 311.
  • the transistor 314 is not provided, and the potential is controlled by the impurity concentration due to ion implantation.
  • the image pickup device 20 further includes a potential gradient region.
  • the potential gradient region is a region in which the concentration of impurity ions is adjusted.
  • the potential gradient region is obtained by adjusting the impurity concentration in the charge transfer region CT. Therefore, in FIG. 16, the transistor 314 is not provided.
  • the potential changes in one direction from the charge transfer region CT to the charge storage region FD.
  • This potential gradient is similar to the state shown in FIG. Therefore, the electrons generated by the light receiving element 311 are transferred to the charge storage region FD by the potential gradient.
  • the address event detection unit 33 outputs a detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of electric charge passing through the potential gradient region exceeds a predetermined threshold value.
  • the potential gradient may be obtained by adjusting the impurity concentration without providing the transistor 314. This makes it possible to further simplify the circuit configuration.
  • FIG. 17A is a circuit diagram showing a first modification of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the second transistor 314b shown in FIG. 12 is omitted.
  • FIG. 17A shows a circuit configuration called a gain type.
  • the address event detection unit 33 includes a logarithmic conversion circuit L (logarithmic conversion unit) that converts a current signal corresponding to the charge stored in the first charge storage region FD1 (charge storage region FD) into a logarithmic voltage signal.
  • the logarithmic conversion circuit L constitutes a part of the current-voltage conversion unit 331, connects the source of the N-type transistor 3311 shown in FIG. 6 to the gate of the N-type transistor 3313, and connects the drain of the transistor 3313 to the gate of the transistor 3311. It is a circuit connected to.
  • the source of the transistor 3311 in the logarithmic conversion circuit L is connected to the drain of the first transistor 314a, the source of the transistor 3313 is connected to the ground node, and the logarithmically converted voltage is output from the gate of the transistor 3311.
  • FIG. 17B is a circuit diagram showing a second modification of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the second modification is different from the first modification in that two logarithmic conversion circuits L are provided.
  • FIG. 17B shows a circuit configuration called a two-stage gain type.
  • the address event detection unit 33 includes two logarithmic conversion circuits L connected in series. Since two logarithmic conversion circuits L are connected in series, it is called a two-stage gain type.
  • the logarithmic voltage VLog obtained by the two-stage gain type has twice the potential change as the logarithmic voltage VLog obtained by the gain type. This improves the response of the circuit in the subsequent stage. Therefore, the address event detection unit 33 can read out even a small potential change to a large extent. As a result, it is possible to accurately detect a weak change in the incident light.
  • FIG. 18 is a circuit diagram showing a third modification example of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the address event detection unit 33 further has a selector Se1.
  • the selector Se1 selects whether or not to supply the voltage signal converted by the current-voltage conversion unit 331 to the subtractor 333.
  • the selector Se1 includes, for example, a selection transistor 338 that is turned on or off by the signal logic of the selection signal SEL.
  • the subtractor 333 and the quantizer 334 are shared by a plurality of pixels 30. More specifically, the subtractor 333 and the quantizer 334 are provided for each column containing a plurality of pixels.
  • the selector Se1 can switch the signal (logarithmic voltage) photoelectrically converted by any pixel in the same column and input it to the subtractor 333.
  • the subtractor 333 and the quantizer 334 may be provided for each column, and the configuration of the address event detection unit 33 can be simplified.
  • FIG. 19 is a circuit diagram showing a fourth modification of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the image pickup apparatus 20 further includes an ADC 241 and a selector Se2.
  • the ADC 241 is arranged for each of the plurality of pixels 30, and converts the luminance signal corresponding to the electric charge generated by the light receiving element 311 into a digital signal.
  • the ADC 241 is similar to the ADC 241 shown in FIG.
  • the selector Se2 selects whether to supply the charge stored in the first charge storage region FD1 to the ADC 241 or to the address event detection unit 33.
  • the selector Se2 includes, for example, a selection transistor 338 and a switch SW1.
  • the switch SW1 is provided between the selection transistor 338 and the subtractor 333.
  • the subtractor 333 and the quantizer 334 are provided for each column.
  • the first transistor 314a and the second transistor 314b operate in the saturation region when the selector Se2 supplies the charge accumulated in the first charge storage region FD1 to the ADC 241, and the selector Se2 operates in the saturation region, and the selector Se2 stores the first charge.
  • the image pickup apparatus 20 functions as either a normal image sensor or EVS. This is because the image pickup apparatus 20 has a circuit configuration substantially similar to that of a normal image sensor, and can execute the normal image sensor and EVS operations by switching the operation modes of the transistors 314a and 314b.
  • the first transistor 314a, the first charge storage region FD1, the P-type transistor 3321 and the selection transistor 338 are the transfer transistor 312 and the floating diffusion layer 324 shown in FIG. 4, respectively. It functions in the same manner as the amplification transistor 322 and the selection transistor 323.
  • the DRN shown in FIG. 13 may be, for example, a fixed voltage of VDD.
  • a transistor 339 that supplies a constant current according to the bias signal is provided. Further, the transistor 339 functions as a current source.
  • FIG. 20 is a circuit diagram showing a fifth modification of the internal configuration of the light receiving unit 31 and the address event detection unit 33.
  • the fifth modification is different from the fourth modification in that a subtractor 333 and a quantizer 334 are provided for each pixel 30 due to the laminated structure.
  • the selector Se3 includes, for example, a selection transistor 338 and a switch SW2.
  • the switch SW2 is provided between the selection transistor 338 and the subtractor 333.
  • CC1 indicates a connection portion provided between the selection transistor 338 and the ADC 241.
  • CC2 indicates a connection portion provided between the selection transistor 338 (switch SW2) and the subtractor 333.
  • Reference numeral B indicates a boundary line formed by the connecting portions CC1 and CC2.
  • the image pickup apparatus 20 further includes a first semiconductor chip CH1 and a second semiconductor chip CH2 that are stacked and transmit and receive signals to each other.
  • the first semiconductor chip CH1 has a light receiving element 311 for each pixel 30.
  • the first semiconductor chip CH1 is, for example, the light receiving chip 201 shown in FIG. Further, the first semiconductor chip CH1 is, for example, the upper chip shown in FIG. 20.
  • the second semiconductor chip CH2 has an address event detection unit 33 for each pixel 30 and an ADC 241 for each column.
  • the second semiconductor chip CH2 is, for example, the detection chip 202 shown in FIG. Further, the second semiconductor chip CH2 is, for example, the lower chip shown in FIG.
  • connection unit CC1 and the connection unit CC2 transmit and receive various signals between the first semiconductor chip CH1 and the second semiconductor chip CH2.
  • the connection portion CC1 is provided for each pixel 30, for example, while the connection portion CC2 is provided for each column, for example.
  • the connection portions CC1 and CC2 transmit and receive various signals between the first semiconductor chip and the second semiconductor chip via vias (VIA), Cu—Cu junctions, bumps, and the like.
  • the subtractor 333 and the quantizer 334 can be provided for all the pixels 30. As a result, event detection can be performed more quickly.
  • FIG. 21 is a diagram showing a connection relationship between the first semiconductor chip CH1 and the second semiconductor chip CH2 in the circuit configuration of FIG. 20.
  • connection units CC1 are provided for each pixel 30 in the pixel array unit 21.
  • the connection portion CC1 shown in FIG. 21 is schematically shown and may be different from the actual number of connection portions CC1.
  • connection units CC2 are provided between the pixel array unit 21 and the column processing unit 24.
  • the connection portions CC2 shown in FIG. 21 are schematically shown and may differ from the actual number of connection portions CC2.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 22 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 23 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the vehicle 12100 has an imaging unit 12101, 12102, 12103, 12104, 12105 as an imaging unit 12031.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the image pickup units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 23 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object in the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the image pickup unit 12031, 12101, 12102, 12103, 12104, 12105, the driver state detection unit 12041, and the like among the configurations described above.
  • the image pickup system 10 of FIG. 1 having the image pickup apparatus of the present disclosure can be applied to these image pickup units and detection units.
  • the technique according to the present disclosure the light receiving sensitivity can be improved by suppressing the dark current and improving the quantum efficiency, so that safer vehicle running can be realized.
  • the present technology can have the following configurations.
  • a photoelectric conversion unit that generates an electric charge according to the amount of received light
  • a charge transfer region that is arranged in a place in contact with the photoelectric conversion unit inside the substrate that is not exposed on the surface of the substrate and to which the charge generated by the photoelectric conversion unit is transferred.
  • a charge storage region that is arranged apart from the charge transfer region in the direction of the substrate surface and stores the charge transferred from the charge transfer region, and a charge storage region.
  • a transistor that controls the transfer of the charge from the charge transfer region to the charge storage region and An image pickup apparatus comprising: a detection unit for outputting a detection signal indicating whether or not an absolute value of a change amount of an electric signal according to the amount of electric charge transferred by the transistor exceeds a predetermined threshold value.
  • the image pickup apparatus according to (1) wherein the charge transfer region is a floating diffusion region to which contacts are not connected.
  • the transistor operates in a weak inversion region when the charge is transferred from the charge transfer region to the charge storage region.
  • the transistor has a first transistor and a second transistor arranged between the charge transfer region and the charge storage region.
  • the charge storage region has a first charge storage region and a second charge storage region.
  • the first transistor controls to transfer the charge from the charge transfer region to the first charge storage region.
  • the image pickup apparatus according to any one of (1) to (3), wherein the second transistor controls transfer of the charge from the first charge storage region to the second charge storage region.
  • the first transistor operates in a weak inversion region when transferring the charge from the charge transfer region to the first charge storage region.
  • the detection unit outputs the detection signal indicating whether or not the absolute value of the change amount of the electric signal according to the amount of the charge stored in the first charge storage region exceeds the threshold value.
  • the image pickup apparatus according to (4) or (5).
  • the first transistor and the second transistor generate a potential gradient for transferring the charge from the charge transfer region to the charge storage region, according to any one of (4) to (6).
  • the imaging device described.
  • the image pickup apparatus according to any one of (4) to (7), wherein the potential in the channel of the second transistor is higher than the potential in the channel of the first transistor.
  • the detection unit is A current-voltage conversion unit that converts a current signal corresponding to the charge stored in the first charge storage region into a voltage signal, and a current-voltage conversion unit.
  • a subtractor that adjusts the level of the voltage signal and A quantizer that generates the detection signal by comparing the output signal of the subtractor with the threshold voltage, and It has a selector for selecting whether or not to supply the voltage signal converted by the current-voltage converter to the subtractor.
  • the image pickup apparatus according to any one of (4) to (8), wherein the subtractor and the quantizer are shared by a plurality of pixels each having the photoelectric conversion unit.
  • An ADC that is arranged for each of a plurality of pixels and converts a luminance signal corresponding to the electric charge generated by the photoelectric conversion unit into a digital signal.
  • a selector for selecting whether to supply the charge accumulated in the first charge storage region to the ADC or the detection unit is provided.
  • the first transistor and the second transistor operate in the saturation region when the selector supplies the charge accumulated in the first charge storage region to the ADC, and the selector operates the first charge.
  • the image pickup apparatus according to any one of (4) to (8), which operates in a weakly inverted region when the charge accumulated in the storage region is supplied to the detection unit.
  • a first semiconductor chip and a second semiconductor chip that are stacked and transmit and receive signals to each other are provided.
  • the first semiconductor chip has the photoelectric conversion unit for each pixel.
  • the image pickup apparatus according to (10), wherein the second semiconductor chip has the detection unit and the ADC for each pixel.
  • a photoelectric conversion unit that generates an electric charge according to the amount of received light
  • a charge transfer region that is arranged in a place in contact with the photoelectric conversion unit inside the substrate that is not exposed on the surface of the substrate and to which the charge generated by the photoelectric conversion unit is transferred.
  • a charge storage region that is arranged apart from the charge transfer region in the direction of the substrate surface and stores the charge transferred from the charge transfer region, and a charge storage region.
  • An imaging device including a detection unit that outputs a detection signal indicating whether or not an absolute value of a change amount of an electric signal according to the amount of electric charge passing through the potential gradient region exceeds a predetermined threshold value.
  • the image pickup apparatus wherein the potential gradient region is a region in which the concentration of impurity ions is adjusted.
  • the charge generated by the photoelectric conversion unit is applied to a charge transfer region located inside the substrate that is not exposed on the surface of the substrate and in contact with the photoelectric conversion unit that generates a charge according to the amount of received light. Transfer and In the charge storage region arranged apart from the charge transfer region in the direction of the substrate surface, the charge transferred from the photoelectric conversion unit to the charge transfer region is stored.
  • the transistor controls the transfer of the charge from the charge transfer region to the charge storage region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

［課題］デバイス構造を複雑化せずに暗時の特性を向上させる。 ［解決手段］撮像装置は、受光量に応じた電荷を生成する光電変換部と、基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える。

Description

撮像装置及び撮像方法
　本開示による実施形態は、撮像装置及び撮像方法に関する。
　撮像シーンの中で何らかのイベントが発生したときだけ、当該イベントによって生じる輝度レベルの変化した部分のデータを取得する撮像装置が知られている。この種の撮像装置は、ＥＶＳ（Event base Vision Sensor）と呼ばれることがある。
特開２０２０－０８８７２４号公報
　従来のＥＶＳは、フォトダイオード（以下、ＰＤと呼ぶ）で発生した電子を画素回路に効率よく転送するために、ＰＤのＮ領域にコンタクトを接続している。ＰＤのＮ領域にコンタクトを接続すると、コンタクトを介して電子又は正孔がＰＤ側に流入するため、ＰＤを完全空乏化することが困難である。また、コンタクトを打つためにＮ領域を界面に露出する必要もあり、暗電流の発生源となる。また、空乏化できていないＰＤでは電子がＰＤ内にとどまるため、量子効果が下がると考えられる。従って、暗時のＥＶＳ特性を向上させることが困難である。
　そこで、本開示では、デバイス構造を複雑化せずに暗時の特性を向上させることができる撮像装置及び撮像方法を提供するものである。
　上記の課題を解決するために、本開示によれば、
　受光量に応じた電荷を生成する光電変換部と、
　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
　前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置が提供される。
　前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域であってもよい。
　前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作してもよい。
　前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
　前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
　前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行ってもよい。
　前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作してもよい。
　前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力してもよい。
　前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成してもよい。
　前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高くてもよい。
　前記検出部は、
　前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
　前記電圧信号のレベル調整を行う減算器と、
　前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
　前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
　前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有されてもよい。
　複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
　前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
　前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作してもよい。
　積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
　前記第１半導体チップは、画素ごとに前記光電変換部を有し、
　前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有してもよい。
　本開示によれば、受光量に応じた電荷を生成する光電変換部と、
　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
　前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
　前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置が提供される。
　前記電位勾配領域は、不純物イオンの濃度が調整された領域であってもよい。
　本開示によれば、基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
　前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
　トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法が提供される。
本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。 本開示の第１構成例に係る撮像装置の構成の一例を示すブロック図である。 画素アレイ部の構成の一例を示すブロック図である。 画素の回路構成の一例を示す回路図である。 アドレスイベント検出部の第１構成例を示すブロック図である。 アドレスイベント検出部における電流電圧変換部の構成の一例を示す回路図である。 アドレスイベント検出部における減算器及び量子化器の構成の一例を示す回路図である。 アドレスイベント検出部の第２構成例を示すブロック図である。 本開示の第２構成例に係る撮像装置の構成の一例を示すブロック図である。 撮像装置の積層型のチップ構造の概略を示す分解斜視図である。 第１構成例に係る撮像装置のカラム処理部の構成の一例を示すブロック図である。 受光部及びアドレスイベント検出部の内部構成の一例を示す回路図である。 受光素子周辺の断面構造の一例を示す断面図である。 受光素子周辺の断面構造の一比較例を示す断面図である。 受光素子周辺の電位の一例を示す模式図である。 受光素子周辺の断面構造の第１変形例を示す断面図である。 受光部及びアドレスイベント検出部の内部構成の第１変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第２変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第３変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第４変形例を示す回路図である。 受光部及びアドレスイベント検出部の内部構成の第５変形例を示す回路図である。 図２０の回路構成における第１半導体チップと第２半導体チップとの接続関係を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照して、撮像装置及び撮像方法の実施形態について説明する。以下では、撮像装置の主要な構成部分を中心に説明するが、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　図１は、本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。
　図１に示すように、本開示に係る技術が適用される撮像システム１０は、撮像レンズ１１、撮像装置２０、記録部１２、及び、制御部１３を備える構成となっている。この撮像システム１０は、本開示の電子機器の一例であり、当該電子機器としては、産業用ロボットに搭載されるカメラシステムや、車載カメラシステムなどを例示することができる。
　上記の構成の撮像システム１０において、撮像レンズ１１は、被写体からの入射光を取り込んで撮像装置２０の撮像面上に結像する。撮像装置２０は、撮像レンズ１１によって取り込まれた入射光を画素単位で光電変換して撮像データを取得する。この撮像装置２０として、後述する本開示の撮像装置が用いられる。
　撮像装置２０は、撮像した画像データに対して、画像認識処理等の所定の信号処理を実行し、その処理結果と、後述するアドレスイベントの検出信号（以下、単に「検出信号」と記述する場合がある）とを示すデータを記録部１２に出力する。アドレスイベントの検出信号の生成方法については後述する。記録部１２は、信号線１４を介して撮像装置２０から供給されるデータを記憶する。制御部１３は、例えば、マイクロコンピュータによって構成され、撮像装置２０における撮像動作の制御を行う。
［第１構成例に係る撮像装置（アービタ方式）］
　図２は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第１構成例に係る撮像装置の構成の一例を示すブロック図である。
　図２に示すように、本開示の撮像装置としての第１構成例に係る撮像装置２０は、ＤＶＳと呼ばれる非同期型の撮像装置であり、画素アレイ部２１、駆動部２２、アービタ部（調停部）２３、カラム処理部２４、及び、信号処理部２５を備える構成となっている。
　上記の構成の撮像装置２０において、画素アレイ部２１には、複数の画素３０が行列状（アレイ状）に２次元配列されている。この行列状の画素配列に対して、画素列毎に、後述する垂直信号線ＶＳＬが配線される。
　複数の画素３０のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、複数の画素３０のそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素３０は、リクエストをアービタ部２３に出力する。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号をカラム処理部２４に出力させる。
　アービタ部２３は、複数の画素３０のそれぞれからのリクエストを調停し、調停結果に基づく応答を画素３０に送信する。アービタ部２３からの応答を受け取った画素３０は、検出結果を示す検出信号（アドレスイベントの検出信号）を駆動部２２及び信号処理部２５に供給する。画素３０からの検出信号の読出しについては、複数行読出しとすることも可能である。
　カラム処理部２４は、例えば、アナログ－デジタル変換器から成り、画素アレイ部２１の画素列毎に、その列の画素３０から出力されるアナログの画素信号をデジタル信号に変換する処理を行う。そして、カラム処理部２４は、アナログ－デジタル変換後のデジタル信号を信号処理部２５に供給する。
　信号処理部２５は、カラム処理部２４から供給されるデジタル信号に対して、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行する。そして、信号処理部２５は、処理結果を示すデータと、アービタ部２３から供給される検出信号とを信号線１４を介して記録部１２（図１参照）に供給する。
［画素アレイ部の構成例］
　図３は、画素アレイ部２１の構成の一例を示すブロック図である。
　複数の画素３０が行列状に２次元配列されて成る画素アレイ部２１において、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、入射光を光電変換して光電流を生成する。そして、受光部３１は、駆動部２２（図２参照）の制御に従って、画素信号生成部３２及びアドレスイベント検出部３３のいずれかに、光電変換して生成した光電流を供給する。
　画素信号生成部３２は、受光部３１から供給される光電流に応じた電圧の信号を画素信号ＳＩＧとして生成し、この生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）に供給する。
　アドレスイベント検出部３３は、受光部３１のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。アドレスイベントは、例えば、光電流の変化量が上限の閾値を超えた旨を示すオンイベント、及び、その変化量が下限の閾値を下回った旨を示すオフイベントから成る。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビット、及び、オフイベントの検出結果を示す１ビットから成る。なお、アドレスイベント検出部３３については、オンイベントのみを検出する構成とすることもできる。
　アドレスイベントが発生した際に、アドレスイベント検出部３３は、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３（図２参照）に供給する。そして、アドレスイベント検出部３３は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
［画素の回路構成例］
　図４は、画素３０の回路構成の一例を示す回路図である。上述したように、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、受光素子（光電変換素子）３１１、転送トランジスタ３１２、及び、ＯＦＧ（Over Flow Gate）トランジスタ３１３を有する構成となっている。転送トランジスタ３１２及びＯＦＧトランジスタ３１３としては、例えば、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられる。転送トランジスタ３１２及びＯＦＧトランジスタ３１３は、互いに直列に接続されている。
　受光素子３１１は、転送トランジスタ３１２とＯＦＧトランジスタ３１３との共通接続ノードＮ1とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。
　転送トランジスタ３１２のゲート電極には、図２に示す駆動部２２から転送信号ＴＲＧが供給される。転送トランジスタ３１２は、転送信号ＴＲＧに応答して、受光素子３１１で光電変換された電荷を画素信号生成部３２に供給する。
　ＯＦＧトランジスタ３１３のゲート電極には、駆動部２２から制御信号ＯＦＧが供給される。ＯＦＧトランジスタ３１３は、制御信号ＯＦＧに応答して、受光素子３１１で生成された電気信号をアドレスイベント検出部３３に供給する。アドレスイベント検出部３３に供給される電気信号は、電荷からなる光電流である。
　画素信号生成部３２は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３、及び、浮遊拡散層３２４を有する構成となっている。リセットトランジスタ３２１、増幅トランジスタ３２２、及び、選択トランジスタ３２３としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
　画素信号生成部３２には、受光部３１から転送トランジスタ３１２によって、受光素子３１１で光電変換された電荷が供給される。受光部３１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層３２４は、電荷を電圧に変換する。
　リセットトランジスタ３２１は、電源電圧ＶDDの電源ラインと浮遊拡散層３２４との間に接続されている。リセットトランジスタ３２１のゲート電極には、駆動部２２からリセット信号ＲＳＴが供給される。リセットトランジスタ３２１は、リセット信号ＲＳＴに応答して、浮遊拡散層３２４の電荷量を初期化（リセット）する。
　増幅トランジスタ３２２は、電源電圧ＶDDの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
　選択トランジスタ３２３のゲート電極には、駆動部２２から選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）へ出力する。
　上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０において、駆動部２２は、図１に示す制御部１３によりアドレスイベントの検出開始が指示されると、受光部３１のＯＦＧトランジスタ３１３に制御信号ＯＦＧを供給することによって当該ＯＦＧトランジスタ３１３を駆動してアドレスイベント検出部３３に光電流を供給させる。
　そして、ある画素３０においてアドレスイベントが検出されると、駆動部２２は、その画素３０のＯＦＧトランジスタ３１３をオフ状態にしてアドレスイベント検出部３３への光電流の供給を停止させる。次いで、駆動部２２は、転送トランジスタ３１２に転送信号ＴＲＧを供給することによって当該転送トランジスタ３１２を駆動して、受光素子３１１で光電変換された電荷を浮遊拡散層３２４に転送させる。
　このようにして、上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０は、アドレスイベントが検出された画素３０の画素信号のみをカラム処理部２４に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置２０の消費電力や、画像処理の処理量を低減することができる。
　尚、ここで例示した画素３０の構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部３２を備えない画素構成とすることもできる。この画素構成の場合は、受光部３１において、ＯＦＧトランジスタ３１３を省略し、当該ＯＦＧトランジスタ３１３の機能を転送トランジスタ３１２に持たせるようにすればよい。
［アドレスイベント検出部の第１構成例］
　図５は、アドレスイベント検出部３３の第１構成例を示すブロック図である。図５に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
　電流電圧変換部３３１は、画素３０の受光部３１からの光電流を、その対数の電圧信号に変換する。電流電圧変換部３３１は、変換した電圧信号をバッファ３３２に供給する。バッファ３３２は、電流電圧変換部３３１から供給される電圧信号をバッファリングし、減算器３３３に供給する。
　減算器３３３には、駆動部２２から行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。
　転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号をアービタ部２３等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３に供給する。そして、転送部３３５は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
　続いて、アドレスイベント検出部３３における電流電圧変換部３３１、減算器３３３、及び、量子化器３３４の構成例について説明する。
（電流電圧変換部の構成例）
　図６は、アドレスイベント検出部３３における電流電圧変換部３３１の構成の一例を示す回路図である。図６に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ３３１１は、電源電圧ＶDDの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶDDの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ2には、Ｎ型トランジスタ３３１１のゲート電極と、図５に示すバッファ３３２の入力端子とが接続されている。
　Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖbiasが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。
　Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号に変換される。
（減算器及び量子化器の構成例）
　図７は、アドレスイベント検出部３３における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
　本例に係る減算器３３３は、容量素子３３３１、インバータ回路３３３２、容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。
　容量素子３３３１の一端は、図５に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、駆動部２２から行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、容量素子３３３１を介して入力される電圧信号の極性を反転する。
　上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖinitが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子３３３１に蓄積されている電荷Ｑinitは、容量素子３３３１の容量値をＣ1とすると、次式（１）により表される。一方、容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑinit＝Ｃ1×Ｖinit　　　　　　　　　　　　　・・・（１）
　次に、スイッチ素子３３３４がオフ（開）状態となり、容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶafterになった場合を考えると、容量素子３３３１に蓄積される電荷Ｑafterは、次式（２）により表される。
　　Ｑafter＝Ｃ1×Ｖafter　　　　　　　　　　　　・・・（２）
　一方、容量素子３３３３に蓄積される電荷Ｑ2は、容量素子３３３３の容量値をＣ2とし、出力電圧をＶoutとすると、次式（３）により表される。
　　Ｑ2＝－Ｃ2×Ｖout　　　　　　　　　　　　　　・・・（３）
　このとき、容量素子３３３１及び容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
　　Ｑinit＝Ｑafter＋Ｑ2 　　　　　　　　　　　　・・・（４）
　式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
　　Ｖout＝－（Ｃ1／Ｃ2）×（Ｖafter－Ｖinit） 　・・・（５）
　式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ1／Ｃ2となる。通常、利得を最大化することが望まれるため、Ｃ1を大きく、Ｃ2を小さく設計することが好ましい。一方、Ｃ2が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素３０毎に減算器３３３を含むアドレスイベント検出部３３が搭載されるため、容量素子３３３１や容量素子３３３３には、面積上の制約がある。これらを考慮して、容量素子３３３１，３３３３の容量値Ｃ1，Ｃ2が決定される。
　図７において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器４３０からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖthを反転（－）入力としている。そして、コンパレータ３３４１は、減算器４３０からの電圧信号と所定の閾値電圧Ｖthとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。
［アドレスイベント検出部の第２構成例］
　図８は、アドレスイベント検出部３３の第２構成例を示すブロック図である。図８に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
　記憶部３３６は、量子化器３３４と転送部３３５との間に設けられており、制御部３３７から供給されるサンプル信号に基づいて、量子化器３３４の出力、即ち、コンパレータ３３４１の比較結果を蓄積する。記憶部３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。
　制御部３３７は、コンパレータ３３４１の反転（－）入力端子に対して所定の閾値電圧Ｖthを供給する。制御部３３７からコンパレータ３３４１に供給される閾値電圧Ｖthは、時分割で異なる電圧値であってもよい。例えば、制御部３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖth1、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖth2を異なるタイミングで供給することで、１つのコンパレータ３３４１で複数種類のアドレスイベントの検出が可能になる。
　記憶部３３６は、例えば、制御部３３７からコンパレータ３３４１の反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖth2が供給されている期間に、オンイベントに対応する閾値電圧Ｖth1を用いたコンパレータ３３４１の比較結果を蓄積するようにしてもよい。尚、記憶部３３６は、画素３０の内部にあってもよいし、画素３０の外部にあってもよい。また、記憶部３３６は、アドレスイベント検出部３３の必須の構成要素ではない。すなわち、記憶部３３６は、無くてもよい。
［第２構成例に係る撮像装置（スキャン方式）］
　上述した第１構成例に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
　図９は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
　図９に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
　画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれについては、例えば図７に示すように、画素内に量子化器を持つ構成とすることもできる。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図９に示すように、行列状に２次元配置されていてもよい。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
　読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定してもよい。
　信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
　信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報も出力する構成とすることができる。
　信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
［チップ構造の構成例］
　上述した第１構成例又は第２構成例に係る撮像装置２０のチップ（半導体集積回路）構造としては、例えば、積層型のチップ構造を採ることができる。図１０は、撮像装置２０の積層型のチップ構造の概略を示す分解斜視図である。
　図１０に示すように、積層型のチップ構造、所謂、積層構造は、第１のチップである受光チップ２０１、及び、第２のチップである検出チップ２０２の少なくとも２つのチップが積層された構造となっている。そして、図４に示す画素３０の回路構成において、受光素子３１１のそれぞれが受光チップ２０１上に配置され、受光素子３１１以外の素子の全てや、画素３０の他の回路部分の素子などが検出チップ２０２上に配置される。受光チップ２０１と検出チップ２０２とは、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。
　尚、ここでは、受光素子３１１を受光チップ２０１に配置し、受光素子３１１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成例を例示したが、この構成例に限られるものではない。
　例えば、図４に示す画素３０の回路構成において、受光部３１の各素子を受光チップ２０１に配置し、受光部３１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成とすることができる。また、受光部３１の各素子、及び、画素信号生成部３２のリセットトランジスタ３２１、浮遊拡散層３２４を受光チップ２０１に配置し、それ以外の素子を検出チップ２０２に配置する構成とすることができる。更には、アドレスイベント検出部３３を構成する素子の一部を、受光部３１の各素子などと共に受光チップ２０１に配置する構成とすることができる。
［カラム処理部の構成例］
　図１１は、第１構成例に係る撮像装置２０のカラム処理部２４の構成の一例を示すブロック図である。図１１に示すように、本例に係るカラム処理部２４は、画素アレイ部２１の画素列毎に配置された複数のアナログ－デジタル変換器（ＡＤＣ）２４１を有する構成となっている。
　尚、ここでは、画素アレイ部２１の画素列に対して、１対１の対応関係でアナログ－デジタル変換器２４１を配置する構成例を例示したが、この構成例に限定されるものではない。例えば、複数の画素列を単位としてアナログ－デジタル変換器２４１を配置し、当該アナログ－デジタル変換器２４１を複数の画素列間で時分割で用いる構成とすることもできる。
　アナログ－デジタル変換器２４１は、垂直信号線ＶＳＬを介して供給されるアナログの画素信号ＳＩＧを、先述したアドレスイベントの検出信号よりもビット数の多いデジタル信号に変換する。例えば、アドレスイベントの検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。アナログ－デジタル変換器２４１は、アナログ－デジタル変換で生成したデジタル信号を信号処理部２５に供給する。
［画素の構成例］
　図１２は、受光部３１及びアドレスイベント検出部３３の内部構成の一例を示す回路図である。受光部３１は、受光素子３１１と、トランジスタ３１４と、フローティング・ディフュージョン（以下、ＦＤ１と呼ぶ）とを有する。アドレスイベント検出部３３は、バッファ３３２と、減算器３３３と、量子化器３３４とを有する。図１３は、撮像装置２０の要部、すなわち受光素子３１１周辺の断面構造の一例を示す断面図である。尚、トランジスタ３１４は、例えばカスコード接続された２つのＮ型トランジスタ３１４ａ、３１４ｂを有し、バッファ３３２は、例えばカスコード接続されたＰ型トランジスタ３３２１、３３２２を備える。
　図１３に示すように、撮像装置２０は、基板Ｓ上に配置された受光素子３１１と、電荷転送領域ＣＴと、電荷蓄積領域ＦＤと、トランジスタ３１４と、アドレスイベント検出部３３と、を備える。
　基板Ｓは、例えば、シリコン（Ｓｉ）基板などの半導体基板である。また、基板Ｓは、例えば、Ｐ型のシリコン基板である。受光素子３１１、電荷転送領域ＣＴ及び電荷蓄積領域ＦＤは、基板Ｓ内に設けられている。Ｓ１は、図１３に示す基板Ｓの上面を示す。なお、基板Ｓは、他の半導体基板と積層されて、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどを介して両基板同士で信号の送受を行ってもよい。
　光電変換部としての受光素子３１１は、受光量に応じた電荷を生成する。受光素子３１１は、ｐ＋型半導体領域３１１ａと、ｎ－型半導体領域３１１ｂと、を含む。ｐ＋型半導体領域３１１ａ及びｎ－型半導体領域３１１ｂは、ｐｎ接合するように設けられ、受光した光を電荷に変換して電荷を生成する光電変換部として機能する。
　電荷転送領域ＣＴは、基板表面Ｓ１に露出されない基板Ｓ内部の受光素子３１１に接する場所に配置される。また、電荷転送領域ＣＴは、受光素子３１１で生成された電荷を第２電荷蓄積領域ＦＤ２に転送する領域として機能する。電荷転送領域ＣＴは、第１電荷転送領域ＣＴ１と、第２電荷転送領域ＣＴ２と、を含む。第１電荷転送領域ＣＴ１は、例えば、ｐ－型半導体領域である。第２電荷転送領域ＣＴ２は、例えば、ｎ－型半導体領域である。図１３に示すように、受光素子３１１はｐ＋型半導体領域３１１ａとｎ－型半導体領域３１１ｂを有し、ｎ－型半導体領域３１１ｂは、基板Ｓのｐ－ｗｅｌｌ領域Ｓｐとｐ＋型半導体領域３１１ａとに囲まれている。従って、ｎ－型半導体領域３１１ｂは基板表面Ｓ１に露出されていない。また、第１電荷転送領域ＣＴ１は、受光素子３１１に接するように設けられ、受光素子３１１及び第１電荷転送領域ＣＴ１にはコンタクトが設けられていない。
　図１４は、受光素子３１１周辺の断面構造の一比較例を示す断面図である。図１４は、図６に示す電流電圧変換部３３１周辺の断面構造を示している。なお、電圧Ｖssは、例えば、図６に示すＮ型トランジスタ３３１３のソース電圧である。
　図１４に示す例では、回路の容易性のため、コンタクトＣが受光素子３１１のｎ－型半導体領域３１１ｂと接触する場所に設けられている。この場合、コンタクトＣを介して電子又は正孔が受光素子３１１側に流入するため、受光素子３１１の空乏層が狭くなるとともに、空乏層を完全空乏化することが困難になる。この場合、電子と正孔との再結合が発生しやすくなり、光電流が流れづらくなることから、量子効率が低下してしまう。また、コンタクトＣを設けることで、ｎ－型半導体領域３１１ｂが界面に露出してしまい、暗電流の発生源となる。暗電流の発生源となり得る界面は、例えば、酸化物等の絶縁体との界面及び金属との界面を含む。暗電流は、例えば、半導体の接続欠陥により発生する。コンタクトＣは、半導体と金属のオーミック接触により受光素子３１１と接続されるが、界面では結晶欠陥等により接続が不完全になってしまう。接続が不完全な部分で自由電子が発生し、その電子が受光素子３１１に入ることにより、暗電流が生じる。コンタクトＣ以外に、ｎ－型半導体領域３１１ｂが半導体でないところに触れていれば、暗電流の発生の要因になる。従って、ｎ－型半導体領域３１１ｂが表面Ｓ１に出ていると、暗電流が発生する可能性がある。
　これに対して、図１３に示す例では、受光素子３１１内のｎ－型半導体領域３１１ｂは基板表面Ｓ１に露出していない。受光素子３１１に接する電荷転送領域ＣＴは、コンタクトが接続されていないフローティングの拡散領域である。ｎ－型半導体領域３１１ｂは、基板表面Ｓ１に露出されずに（ｐ型）半導体領域に囲まれている。これにより、結晶欠陥が抑制されるため、暗電流を抑制することができる。さらに、ｎ－型半導体領域３１１ｂには、コンタクトが設けられない。これにより、受光素子３１１を完全空乏化することができ、量子効率を向上させることができる。
　図１３に示すように、受光素子３１１からの電子を転送する第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２と、電子を蓄積する第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２が設けられている。本明細書では、第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２を総称して電荷転送領域ＣＴと呼び、第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２を総称して電荷蓄積領域ＦＤと呼ぶ。
　図１３に示すように、電荷蓄積領域ＦＤは、電荷転送領域ＣＴから基板面Ｓ１方向に離隔して配置される。電荷蓄積領域ＦＤは、電荷転送領域ＣＴから転送された電荷を蓄積する。電荷蓄積領域ＦＤは、電荷を蓄積する電荷蓄積部として機能し、電荷を電気信号に変換して出力する電流電圧変換部３３１の一部としても機能する。
　電荷蓄積領域ＦＤを構成する第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２は、例えば、ｎ＋型半導体領域である。
　図１３には、第１電荷転送領域ＣＴ１から第１電荷蓄積領域ＦＤ１に電子を転送する制御を行う第１トランジスタ３１４ａと、第２電荷転送領域ＣＴ２から第２電荷蓄積領域ＦＤ２に電子を転送する制御を行う第２トランジスタ３１４ｂとが設けられている。本明細書では、第１トランジスタ３１４ａと第２トランジスタ３１４ｂを総称してトランジスタ３１４と呼ぶ。
　トランジスタ３１４は、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する制御を行う。より詳細には、トランジスタ３１４は、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する際には弱反転領域で動作する。弱反転領域は、トランジスタのサブスレッショルド領域である。
　トランジスタ３１４を構成する第１トランジスタ３１４ａのゲートは第１電荷転送領域ＣＴ１の上方に配置され、第２トランジスタ３１４ｂのゲートは第２電荷転送領域ＣＴ２の上方に配置されている。より詳細には、第１トランジスタ３１４ａのゲートと第１電荷転送領域ＣＴ１の間にはゲート絶縁膜（図示せず）が配置され、同様に第２トランジスタ３１４ｂのゲートと第２電荷転送領域ＣＴ２の間にはゲート絶縁膜（図示せず）が配置されている。
　また、より詳細には、第１トランジスタ３１４ａは、電荷転送領域ＣＴから第１電荷蓄積領域ＦＤ１に電荷を転送する際には弱反転領域で動作する。第２トランジスタ３１４ｂは、第１電荷蓄積領域ＦＤ１から第２電荷蓄積領域ＦＤ２に電荷を転送する際には弱反転領域で動作する。これにより、図１２に示すように、第１電荷蓄積領域ＦＤ１の電圧を対数電圧（ＶLog）に変換することができる。ＴＲＧ１及びＴＲＧ２は、それぞれ第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂを弱反転領域で動作させるためのゲート電圧を示している。ＴＲＧ１は、例えば、基板Ｓのボディ（接地電圧）に対して約１Ｖ高い電圧である。なお、ＴＲＧ１及びＴＲＧ２は、トランジスタの種類等によって変更されうる固定電圧である。
　図１５は、受光素子３１１周辺の電位の一例を示す模式図である。
　Ｅは、電子を示す。なお、電位ＶNEGは、基板Ｓのｐ－ｗｅｌｌ領域Ｓｐの電位である。基板Ｓのｐ－ｗｅｌｌ領域Ｓｐを負電位（ＶNEG）にすることにより、受光素子３１１で生成される電子が基板Ｓのｐ－ｗｅｌｌ領域Ｓｐに流れることを抑制することができる。
　図１５に示すように、第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂは、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送するための電位勾配を生成する。従って、光が受光素子３１１に入射すると、受光素子３１１で生成されて、あふれた電子が電位勾配に沿って第１電荷蓄積領域ＦＤ１に転送される。また、電位が固定されているため、電子は、第１電荷転送領域ＣＴ１を常時通過可能である。
　より詳細には、電荷転送領域ＣＴから電荷蓄積領域ＦＤにかけて電位が一方向に変化する。より詳細には、第１電荷転送領域ＣＴ１から第１電荷蓄積領域ＦＤ１及び第２電荷転送領域ＣＴ２を通って第２電荷蓄積領域ＦＤ２にかけて電位が一方向に変化する。ゲート電圧（ＴＲＧ１、ＴＲＧ２）の調整により、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１）から電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）にかけて電位が調整される。ＴＲＧ１の電圧は、例えば、受光素子３１１における最も高い電位に合わせるように設定される。これにより、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１）から電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）にかけて電位がなだらかに変化するため、電子が詰まること無く電荷蓄積領域ＦＤ（第２電荷蓄積領域ＦＤ２）に転送されやすくすることができる。なお、ゲート電圧（ＴＲＧ１、ＴＲＧ２）は、電荷転送領域ＣＴ（第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２）の不純物濃度に応じて調整されてもよい。
　また、第１電荷転送領域ＣＴ１を流れる電子の量によって、第１電荷蓄積領域ＦＤ１の電位が変化する。第１電荷蓄積領域ＦＤ１の電位は、アドレスイベント検出部３３によるアドレスイベントの有無の検出に用いられる。
　また、第２トランジスタ３１４ｂのチャネルにおける電位は、第１トランジスタ３１４ａのチャネルにおける電位よりも高くしている。これにより、第１電荷蓄積領域ＦＤ１から第２電荷蓄積領域ＦＤ２に電子を流しやすくすることができる。
　また、図１３に示す第２電荷蓄積領域ＦＤ２におけるＤＲＮは、ＶDDに近い電圧に設定される。ＤＲＮの直下に電子をためる必要があるため、ＤＲＮは、ＶDDよりも若干低い電圧に設定される。ＤＲＮは、例えば、約２Ｖである。なお、第２電荷蓄積領域ＦＤ２の電圧であるＤＲＮも固定電圧であるが、一時的には約０Ｖ等の低い電圧に変更されてもよい。通常、動作初期時において、電荷が第１電荷蓄積領域ＦＤ１に蓄積されるまで待つ必要がある。また、暗時では、受光素子３１１で電子が生成されづらい。そこで、ＤＲＮを低い電圧にすると、画素３０内に電荷が注入され、電荷蓄積の待ち時間を削減することができる。
　図１３に示すように、検出部としてのアドレスイベント検出部３３は、トランジスタ３１４で転送する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。より詳細には、アドレスイベント検出部３３は、第１電荷蓄積領域ＦＤ１に蓄積された電荷の量に応じた電気信号の変化量の絶対値が閾値を超えたか否かを示す検出信号を出力する。
　アドレスイベント検出部３３は、図１３の電荷転送領域ＣＴ及び電荷蓄積領域ＦＤにより構成される電流電圧変換部と、バッファ３３２と、減算器３３３と、量子化器３３４と、を有する。なお、アドレスイベント検出部３３の処理動作は、例えば、図５に示されたアドレスイベント検出部３３とほぼ同様である。
　電流電圧変換部は、第１電荷蓄積領域ＦＤ１に蓄積された電荷に応じた電流信号を電圧信号に変換する。減算器３３３は、電圧信号のレベル調整を行う。量子化器３３４は、減算器３３３の出力信号を閾値電圧と比較することにより検出信号を生成する。
　次に、撮像装置２０の動作について説明する。
　まず、基板表面Ｓ１に露出されない基板Ｓ内部であって受光量に応じた電荷を生成する受光素子３１１に接する場所に配置される電荷転送領域ＣＴに対して、受光素子３１１で生成された電荷を転送する。
　次に、電荷転送領域ＣＴから基板面Ｓ１方向に離隔して配置される電荷蓄積領域ＦＤにて、受光素子３１１から電荷転送領域ＣＴに転送された電荷を蓄積する。
　次に、トランジスタ３１４にて、電荷転送領域ＣＴから電荷蓄積領域ＦＤに電荷を転送する制御を行う。
　次に、アドレスイベント検出部３３は、トランジスタ３１４で転送する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。
　このように、本実施形態による撮像装置２０では、受光素子３１１のｎ－型半導体領域３１１ｂが基板表面Ｓ１に露出させないようにしている。具体的には、受光素子３１１にはコンタクトを接続しない。これにより、暗電流を抑制することができる。また、受光素子３１１にコンタクトを接続しないことで、受光素子３１１を完全空乏化することができる。完全空乏化により、光によって生成される電子とホールとの再結合を抑制でき、量子効率を向上させることができる。従って、受光感度を向上させることができる。受光感度の向上により、微弱な光信号の輝度変化を検出でき、高感度のＥＶＳ（Event base Vision Sensor）を実現できる。
　なお、本実施形態による撮像装置２０は、図２に示す非同期方式と図９に示す同期（スキャン）方式のいずれにも適用可能である。
　図１２及び図１３では、電荷転送領域ＣＴとして第１電荷転送領域ＣＴ１及び第２電荷転送領域ＣＴ２を設けるとともに、電荷蓄積領域ＦＤとして第１電荷蓄積領域ＦＤ１及び第２電荷蓄積領域ＦＤ２を設ける例を示したが、電荷転送領域ＣＴは一つだけでもよいし、三つ以上設けてもよい。同様に、電荷蓄積領域ＦＤは一つだけでもよいし、三つ以上設けてもよい。また、図１２及び図１３では、トランジスタ３１４（第１トランジスタ３１４ａと第２トランジスタ３１４ｂ）を設けて、電荷転送領域ＣＴから電荷蓄積領域ＦＤへの電位勾配を形成しているが、電位勾配を形成するのにトランジスタ３１４は必ずしも必須ではない。例えば、ｐ－ｗｅｌｌ領域Ｓｐ内の不純物イオンの濃度を調整することによっても、電荷転送領域ＣＴから電荷蓄積領域ＦＤへの電位勾配を形成することができる。よって、トランジスタ３１４（第１トランジスタ３１４ａと第２トランジスタ３１４ｂ）は省略可能である。
　図１６は、受光素子３１１周辺の断面構造の第１変形例を示す断面図である。図１６では、トランジスタ３１４が設けられず、イオン注入による不純物濃度で電位が制御されている。
　撮像装置２０は、電位勾配領域をさらに備える。
　より詳細には、電位勾配領域は、不純物イオンの濃度が調整された領域である。電位勾配領域は、電荷転送領域ＣＴにおける不純物濃度の調整により得られる。従って、図１６では、トランジスタ３１４が設けられていない。
　電位勾配領域は、電荷転送領域ＣＴから電荷蓄積領域ＦＤにかけて電位が一方向に変化する。この電位勾配は、図１５に示す状態と同様である。従って、受光素子３１１で生成された電子は、電位勾配によって電荷蓄積領域ＦＤに転送される。
　アドレスイベント検出部３３は、電位勾配領域を通過する電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する。
　このように、トランジスタ３１４を設けることなく、不純物濃度の調整により電位勾配が得られてもよい。これにより、回路構成をより単純化することができる。
　図１２に示す受光部３１及びアドレスイベント検出部３３の構成には、種々の変形例が考えられる。以下、代表的ないくつかの変形例を順に説明する。
　図１７Ａは、受光部３１及びアドレスイベント検出部３３の内部構成の第１変形例を示す回路図である。なお、図１７Ａでは、図１２に示す第２トランジスタ３１４ｂを省略している。
　図１７Ａは、ゲイン型と呼ばれる回路構成を示す。アドレスイベント検出部３３は、第１電荷蓄積領域ＦＤ１（電荷蓄積領域ＦＤ）に蓄積された電荷に応じた電流信号を対数の電圧信号に変換する対数変換回路Ｌ（対数変換部）を備える。対数変換回路Ｌは、電流電圧変換部３３１の一部を構成しており、図６に示すＮ型トランジスタ３３１１のソースをＮ型トランジスタ３３１３のゲートに接続し、トランジスタ３３１３のドレインをトランジスタ３３１１のゲートに接続した回路である。対数変換回路Ｌ内のトランジスタ３３１１のソースは第１トランジスタ３１４ａのドレインに接続され、トランジスタ３３１３のソースは接地ノードに接続され、トランジスタ３３１１のゲートから対数変換された電圧が出力される。
　図１７Ｂは、受光部３１及びアドレスイベント検出部３３の内部構成の第２変形例を示す回路図である。第２変形例は、対数変換回路Ｌが２つ設けられている点で、第１変形例と異なる。
　図１７Ｂは、２段ゲイン型と呼ばれる回路構成を示す。アドレスイベント検出部３３は、直列に接続された２つの対数変換回路Ｌを備える。２つの対数変換回路Ｌを直列に接続していることから、２段ゲイン型と呼ばれる。２段ゲイン型で得られる対数電圧ＶLogは、ゲイン型で得られる対数電圧ＶLogよりも電位変化が２倍になる。これにより、後段の回路の反応がよくなる。従って、アドレスイベント検出部３３は、小さい電位変化も大きく読み出すことができる。この結果、入射光の微弱な変化を精度よく検出することできる。
　図１８は、受光部３１及びアドレスイベント検出部３３の内部構成の第３変形例を示す回路図である。
　アドレスイベント検出部３３は、選択器Ｓｅ１をさらに有する。選択器Ｓｅ１は、電流電圧変換部３３１で変換された電圧信号を減算器３３３に供給するか否かを選択する。選択器Ｓｅ１は、例えば、選択信号ＳＥＬの信号論理でオン又はオフする選択トランジスタ３３８を含む。
　また、減算器３３３及び量子化器３３４は、複数の画素３０で共有される。より具体的には、減算器３３３及び量子化器３３４は、複数の画素を含む列（カラム）ごとに設けられる。選択器Ｓｅ１によって、同一カラム内の任意の画素で光電変換された信号（対数電圧）を切り替えて減算器３３３に入力することができる。これにより、カラムごとに減算器３３３と量子化器３３４を設ければよくなり、アドレスイベント検出部３３の構成を簡略化できる。
　図１９は、受光部３１及びアドレスイベント検出部３３の内部構成の第４変形例を示す回路図である。
　撮像装置２０は、ＡＤＣ２４１と、選択器Ｓｅ２と、をさらに備える。
　ＡＤＣ２４１は、複数の画素３０ごとに配置され、受光素子３１１で生成された電荷に応じた輝度信号をデジタル信号に変換する。ＡＤＣ２４１は、図１１に示すＡＤＣ２４１と同様である。
　選択器Ｓｅ２は、第１電荷蓄積領域ＦＤ１に蓄積された電荷をＡＤＣ２４１に供給するか、アドレスイベント検出部３３に供給するか否かを選択する。選択器Ｓｅ２は、例えば、選択トランジスタ３３８及びスイッチＳＷ１を含む。スイッチＳＷ１は、選択トランジスタ３３８と減算器３３３との間に設けられている。減算器３３３及び量子化器３３４は、カラムごとに設けられる。
　また、第１トランジスタ３１４ａ及び第２トランジスタ３１４ｂは、選択器Ｓｅ２が第１電荷蓄積領域ＦＤ１に蓄積された電荷をＡＤＣ２４１に供給する場合には飽和領域で動作し、選択器Ｓｅ２が第１電荷蓄積領域ＦＤ１に蓄積された電荷をアドレスイベント検出部３３に供給する場合には弱反転領域で動作する。すなわち、撮像装置２０は、通常のイメージセンサ及びＥＶＳのいずれか一方として機能する。これは、撮像装置２０が、通常のイメージセンサとほぼ同様の回路構成を有し、トランジスタ３１４ａ、３１４ｂの動作モードの切り替えにより通常のイメージセンサ及びＥＶＳの動作を実行することができるためである。撮像装置２０が通常のイメージセンサとして機能する場合、第１トランジスタ３１４ａ、第１電荷蓄積領域ＦＤ１、Ｐ型トランジスタ３３２１及び選択トランジスタ３３８は、それぞれ、図４に示す転送トランジスタ３１２、浮遊拡散層３２４、増幅トランジスタ３２２及び選択トランジスタ３２３と同様に機能する。なお、撮像装置２０が通常のイメージセンサとして動作する場合、図１３に示すＤＲＮは、例えば、ＶDDの固定電圧であってもよい。
　このように、選択器Ｓｅ２の切替により、同じセンサを用いて通常のイメージセンサとＥＶＳとを使い分けてそれぞれ動作させることができる。
　なお、図１９に示す例では、ｂｉａｓ信号に応じて一定の電流を供給するトランジスタ３３９が設けられている。また、トランジスタ３３９は、電流源として機能する。
　図２０は、受光部３１及びアドレスイベント検出部３３の内部構成の第５変形例を示す回路図である。第５変形例は、積層型の構造により、減算器３３３及び量子化器３３４が画素３０ごとに設けられる点で、第４変形例と異なる。
　選択器Ｓｅ３は、例えば、選択トランジスタ３３８及びスイッチＳＷ２を含む。スイッチＳＷ２は、選択トランジスタ３３８と減算器３３３との間に設けられている。また、ＣＣ１は、選択トランジスタ３３８とＡＤＣ２４１との間に設けられる接続部を示す。ＣＣ２は、選択トランジスタ３３８（スイッチＳＷ２）と減算器３３３との間に設けられる接続部を示す。Ｂは、接続部ＣＣ１、ＣＣ２による境界線を示す。
　撮像装置２０は、積層されて互いに信号の送受を行う第１半導体チップＣＨ１及び第２半導体チップＣＨ２をさらに備える。
　第１半導体チップＣＨ１は、画素３０ごとに受光素子３１１を有する。第１半導体チップＣＨ１は、例えば、図１０に示す受光チップ２０１である。また、第１半導体チップＣＨ１は、例えば、図２０に示す上チップである。
　第２半導体チップＣＨ２は、画素３０ごとにアドレスイベント検出部３３を有するとともに、カラムごとにＡＤＣ２４１を有する。第２半導体チップＣＨ２は、例えば、図１０に示す検出チップ２０２である。また、第２半導体チップＣＨ２は、例えば、図２０に示す下チップである。
　接続部ＣＣ１および接続部ＣＣ２は、第１半導体チップＣＨ１と第２半導体チップＣＨ２との間で各種の信号の送受を行う。接続部ＣＣ１は、例えば、画素３０ごとに設けられるのに対し、接続部ＣＣ２は、例えば、カラムごとに設けられる。接続部ＣＣ１、ＣＣ２は、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどを介して第１半導体チップと第２半導体チップ間で各種の信号の送受を行う。
　このように、減算器３３３及び量子化器３３４を第２半導体チップＣＨ２に配置することで、全画素３０に対して減算器３３３及び量子化器３３４（ＥＶＳ回路）を設けることができる。この結果、イベント検出をより迅速に行うことができる。
　図２１は、図２０の回路構成における第１半導体チップＣＨ１と第２半導体チップＣＨ２との接続関係を示す図である。
　接続部ＣＣ１は、画素アレイ部２１において、画素３０ごとに複数設けられる。なお、図２１に示す接続部ＣＣ１は、模式的に示され、実際の接続部ＣＣ１の数とは異なっていてもよい。
　接続部ＣＣ２は、画素アレイ部２１とカラム処理部２４との間に複数設けられる。なお、図２１に示す接続部ＣＣ２は、模式的に示され、実際の接続部ＣＣ２の数とは異なっていてもよい。
［移動体への応用例］
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２３は、撮像部１２０３１の設置位置の例を示す図である。
　図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１，１２１０１，１２１０２，１２１０３，１２１０４，１２１０５や、運転者状態検出部１２０４１等に適用され得る。具体的には、これらの撮像部や検出部に対して、例えば、本開示の撮像装置を有する図１の撮像システム１０を適用することができる。そして、本開示に係る技術を適用することにより、暗電流の抑制および量子効率の向上によって受光感度を向上させることができるため、より安全な車両走行を実現することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）受光量に応じた電荷を生成する光電変換部と、
　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
　前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
　（２）前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域である、（１）に記載の撮像装置。
　（３）前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、（１）又は（２）に記載の撮像装置。
　（４）前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
　前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
　前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行う、（１）乃至（３）のいずれか一項に記載の撮像装置。
　（５）前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、（４）に記載の撮像装置。
　（６）前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力する、（４）又は（５）に記載の撮像装置。
　（７）前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成する、（４）乃至（６）のいずれか一項に記載の撮像装置。
　（８）前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高い、（４）乃至（７）のいずれか一項に記載の撮像装置。
　（９）前記検出部は、
　前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
　前記電圧信号のレベル調整を行う減算器と、
　前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
　前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
　前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有される、（４）乃至（８）のいずれか一項に記載の撮像装置。
　（１０）複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
　前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
　前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作する、（４）乃至（８）のいずれか一項に記載の撮像装置。
　（１１）積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
　前記第１半導体チップは、画素ごとに前記光電変換部を有し、
　前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有する、（１０）に記載の撮像装置。
　（１２）受光量に応じた電荷を生成する光電変換部と、
　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
　前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
　前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
　（１３）前記電位勾配領域は、不純物イオンの濃度が調整された領域である、（１２）に記載の撮像装置。
　（１４）基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
　前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
　トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１０　撮像システム、１１　撮像レンズ、１２　記録部、１３　制御部、２０　撮像装置、２１　画素アレイ部、２２　駆動部、２３　アービタ部、２４　カラム処理部、２５　信号処理部、２７　読出し領域選択部、２８　信号生成部、３０　画素、３１　受光部、３２　画素信号生成部、３３　アドレスイベント検出部、４０　制御部、４１（４１1，４１2）　演算回路、４２　遅延回路、４３　論理積回路、４４　マルチプレクサ、５１　第１検出部、５２　フリッカ判定部、５３　第２検出部、５４　フリッカ検波部、５５　イベントカウンタ、５６　シフトレジスタ、５７　出力レート変換部、５８　画素制御回路、５９　カウンタマップ、５９ａ　カウンタ、６０　メモリ、６１　イベント選択部、２４１　ＡＤＣ、３１１　受光素子、３１４　トランジスタ、３１４ａ　第１トランジスタ、３１４ｂ　第２トランジスタ、３３３　減算器、３３４　量子化器、ＣＨ１　第１半導体チップ、ＣＨ２　第２半導体チップ、ＣＴ　電荷転送領域、ＣＴ１　第１電荷転送領域、ＣＴ２　第２電荷転送領域、ＦＤ　電荷蓄積領域、ＦＤ１　第１電荷蓄積領域、ＦＤ２　第２電荷蓄積領域、Ｓ　基板、Ｓ１　基板表面、Ｓｅ１～Ｓｅ３　選択器

Claims (14)

  1. 　受光量に応じた電荷を生成する光電変換部と、
    　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
    　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
    　前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行うトランジスタと、
    　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
  2. 　前記電荷転送領域は、コンタクトが接続されていないフローティングの拡散領域である、請求項１に記載の撮像装置。
  3. 　前記トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、請求項１に記載の撮像装置。
  4. 　前記トランジスタは、前記電荷転送領域と前記電荷蓄積領域との間に配置される第１トランジスタ及び第２トランジスタを有し、
    　前記電荷蓄積領域は、第１電荷蓄積領域及び第２電荷蓄積領域を有し、
    　前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する制御を行い、
    　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する制御を行う、請求項１に記載の撮像装置。
  5. 　前記第１トランジスタは、前記電荷転送領域から前記第１電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作し、
    　前記第２トランジスタは、前記第１電荷蓄積領域から前記第２電荷蓄積領域に前記電荷を転送する際には弱反転領域で動作する、請求項４に記載の撮像装置。
  6. 　前記検出部は、前記第１電荷蓄積領域に蓄積された前記電荷の量に応じた電気信号の変化量の絶対値が前記閾値を超えたか否かを示す前記検出信号を出力する、請求項４に記載の撮像装置。
  7. 　前記第１トランジスタ及び前記第２トランジスタは、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送するための電位勾配を生成する、請求項４に記載の撮像装置。
  8. 　前記第２トランジスタのチャネルにおける電位は、前記第１トランジスタのチャネルにおける電位よりも高い、請求項４に記載の撮像装置。
  9. 　前記検出部は、
    　前記第１電荷蓄積領域に蓄積された前記電荷に応じた電流信号を電圧信号に変換する電流電圧変換部と、
    　前記電圧信号のレベル調整を行う減算器と、
    　前記減算器の出力信号を閾値電圧と比較することにより前記検出信号を生成する量子化器と、
    　前記電流電圧変換部で変換された前記電圧信号を前記減算器に供給するか否かを選択する選択器と、を有し、
    　前記減算器及び前記量子化器は、それぞれが前記光電変換部を有する複数の画素で共有される、請求項４に記載の撮像装置。
  10. 　複数の画素ごとに配置され、前記光電変換部で生成された前記電荷に応じた輝度信号をデジタル信号に変換するＡＤＣと、
    　前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給するか、前記検出部に供給するか否かを選択する選択器と、を備え、
    　前記第１トランジスタ及び前記第２トランジスタは、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記ＡＤＣに供給する場合には飽和領域で動作し、前記選択器が前記第１電荷蓄積領域に蓄積された前記電荷を前記検出部に供給する場合には弱反転領域で動作する、請求項４に記載の撮像装置。
  11. 　積層されて互いに信号の送受を行う第１半導体チップ及び第２半導体チップを備え、
    　前記第１半導体チップは、画素ごとに前記光電変換部を有し、
    　前記第２半導体チップは、画素ごとに前記検出部及び前記ＡＤＣを有する、請求項１０に記載の撮像装置。
  12. 　受光量に応じた電荷を生成する光電変換部と、
    　基板表面に露出されない基板内部の前記光電変換部に接する場所に配置され、前記光電変換部で生成された前記電荷が転送される電荷転送領域と、
    　前記電荷転送領域から基板面方向に離隔して配置され、前記電荷転送領域から転送された前記電荷を蓄積する電荷蓄積領域と、
    　前記電荷転送領域から前記電荷蓄積領域にかけて電位が一方向に変化する電位勾配領域と、
    　前記電位勾配領域を通過する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する検出部と、を備える、撮像装置。
  13. 　前記電位勾配領域は、不純物イオンの濃度が調整された領域である、請求項１２に記載の撮像装置。
  14. 　基板表面に露出されない基板内部であって受光量に応じた電荷を生成する光電変換部に接する場所に配置される電荷転送領域に対して、前記光電変換部で生成された前記電荷を転送し、
    　前記電荷転送領域から基板面方向に離隔して配置される電荷蓄積領域にて、前記光電変換部から前記電荷転送領域に転送された前記電荷を蓄積し、
    　トランジスタにて、前記電荷転送領域から前記電荷蓄積領域に前記電荷を転送する制御を行い、
    　前記トランジスタで転送する前記電荷の量に応じた電気信号の変化量の絶対値が所定の閾値を超えたか否かを示す検出信号を出力する、撮像方法。
PCT/JP2021/021227 2020-07-09 2021-06-03 撮像装置及び撮像方法 Ceased WO2022009573A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/003,774 US12256166B2 (en) 2020-07-09 2021-06-03 Imaging apparatus and imaging method to surpresss dark current and improve quantum efficiency

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-118639 2020-07-09
JP2020118639A JP2023123881A (ja) 2020-07-09 2020-07-09 撮像装置及び撮像方法

Publications (1)

Publication Number Publication Date
WO2022009573A1 true WO2022009573A1 (ja) 2022-01-13

Family

ID=79552370

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/021227 Ceased WO2022009573A1 (ja) 2020-07-09 2021-06-03 撮像装置及び撮像方法

Country Status (3)

Country Link
US (1) US12256166B2 (ja)
JP (1) JP2023123881A (ja)
WO (1) WO2022009573A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4274251A4 (en) * 2022-03-15 2023-11-15 Shenzhen Ruishizhixin Technology Co., Ltd. IMAGE SENSOR, IMAGE OUTPUT METHOD AND USE THEREOF
KR20230160716A (ko) * 2022-05-17 2023-11-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 cmos 이미지 센서 및 그 제조 방법
TWI871708B (zh) * 2023-02-24 2025-02-01 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025150275A1 (ja) * 2024-01-09 2025-07-17 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151771A (ja) * 2011-01-20 2012-08-09 Fujifilm Corp 固体撮像素子、固体撮像素子の駆動方法、撮像装置
WO2017126232A1 (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP2018120981A (ja) * 2017-01-26 2018-08-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586527B2 (en) * 2005-01-07 2009-09-08 Mediatek Usa Inc Detecting smear leakage in an image sensor exposed to a bright light source
US8144223B2 (en) * 2009-01-28 2012-03-27 Gentex Corporation Imaging device
JP2011107634A (ja) * 2009-11-20 2011-06-02 Hoya Corp 焦点検出装置
US10680032B2 (en) * 2016-09-21 2020-06-09 National University Corporation Shizuoka University Photoelectric conversion element and solid-state image pickup device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151771A (ja) * 2011-01-20 2012-08-09 Fujifilm Corp 固体撮像素子、固体撮像素子の駆動方法、撮像装置
WO2017126232A1 (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP2018120981A (ja) * 2017-01-26 2018-08-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4274251A4 (en) * 2022-03-15 2023-11-15 Shenzhen Ruishizhixin Technology Co., Ltd. IMAGE SENSOR, IMAGE OUTPUT METHOD AND USE THEREOF
KR20230160716A (ko) * 2022-05-17 2023-11-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 cmos 이미지 센서 및 그 제조 방법
JP2023169866A (ja) * 2022-05-17 2023-11-30 台湾積體電路製造股▲ふん▼有限公司 積層型ｃｍｏｓイメージセンサ及びその製造方法
KR102914342B1 (ko) * 2022-05-17 2026-01-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 cmos 이미지 센서 및 그 제조 방법
JP7804607B2 (ja) 2022-05-17 2026-01-22 台湾積體電路製造股▲ふん▼有限公司 積層型ｃｍｏｓイメージセンサ及びその製造方法
TWI871708B (zh) * 2023-02-24 2025-02-01 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Also Published As

Publication number Publication date
US20230262362A1 (en) 2023-08-17
JP2023123881A (ja) 2023-09-06
US12256166B2 (en) 2025-03-18

Similar Documents

Publication Publication Date Title
US11770629B2 (en) Solid-state imaging element and imaging device
TWI820078B (zh) 固體攝像元件
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US12256166B2 (en) Imaging apparatus and imaging method to surpresss dark current and improve quantum efficiency
US12267611B2 (en) Solid-state imaging device and control method of the same
US12489994B2 (en) Imaging device and electronic apparatus
CN121728847A (zh) 成像装置和电子设备
CN116057956A (zh) 固态成像装置和成像装置
US20240414451A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US20240373143A1 (en) Solid-state imaging element, imaging device, and solid-state imaging element control method
US12342094B2 (en) Solid-state imaging element
JP2021197649A (ja) 固体撮像素子、および、撮像装置
US12212872B2 (en) Solid-state imaging element and imaging device
CN118661427A (zh) 传感器设备和用于操作传感器设备的方法
US20240205557A1 (en) Imaging device, electronic apparatus, and imaging method
CN114946171B (zh) 固态成像元件、成像装置和固态成像元件的控制方法
WO2022097446A1 (ja) 固体撮像素子
US20260046531A1 (en) Light detection element
WO2024034352A1 (ja) 光検出素子、電子機器、及び、光検出素子の製造方法
US20240292130A1 (en) Imaging device and electronic apparatus
WO2025062888A1 (ja) 光検出素子及びシステム
WO2025004802A1 (ja) 撮像装置
WO2026094419A1 (ja) 撮像装置
EP4666591A1 (en) Global shutter solid-state imaging device
WO2023188868A1 (ja) リニアセンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21838616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21838616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWG Wipo information: grant in national office

Ref document number: 18003774

Country of ref document: US