WO2021246776A1 - 발광 소자 모듈 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 소자 모듈 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2021246776A1
WO2021246776A1 PCT/KR2021/006872 KR2021006872W WO2021246776A1 WO 2021246776 A1 WO2021246776 A1 WO 2021246776A1 KR 2021006872 W KR2021006872 W KR 2021006872W WO 2021246776 A1 WO2021246776 A1 WO 2021246776A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
substrate
emitting device
light
emitting devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2021/006872
Other languages
English (en)
French (fr)
Inventor
이정훈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/335,788 external-priority patent/US11735569B2/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of WO2021246776A1 publication Critical patent/WO2021246776A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present disclosure relates to a light emitting device module and a display device including the same.
  • Light-emitting devices are semiconductor devices using light-emitting diodes, which are inorganic light sources, and are used in various fields such as display devices, vehicle lamps, and general lighting. Because of its advantages, it is rapidly replacing the existing light source.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • a display device that directly implements an image using a light emitting diode has been developed.
  • Such a display device is also referred to as a microLED display.
  • Such a display device generally implements various colors using a mixture of blue, green, and red colors, and includes a plurality of pixels to implement various images, and each pixel includes blue, green, and red sub-pixels. .
  • a color of a specific pixel is determined through the color of these sub-pixels, and an image is implemented by a combination of these pixels.
  • microLEDs are arranged on a plane corresponding to each sub-pixel, and a large number of microLEDs are mounted on one substrate.
  • microLEDs are very small in size of 200 ⁇ m or less and 100 ⁇ m or less, and many difficulties occur in the process of transferring them to a circuit board.
  • An object of the present disclosure is to provide a light emitting device module that facilitates transferring a light emitting device onto a substrate and a display device including the same.
  • a light emitting device module includes: a substrate; a plurality of light emitting devices mounted on the substrate; an adhesive layer interposed between the substrate and the light emitting device; and bonding wires electrically connecting the plurality of light emitting devices, the substrate may include an outer electrode in at least a partial region, and the adhesive layer may include a non-conductive material.
  • the substrate may be formed of a non-conductive material.
  • the plurality of light emitting devices may emit light of different wavelengths.
  • the plurality of light emitting devices may emit blue light, green light, and red light, respectively.
  • Each of the plurality of light emitting devices may include a first LED stack, a second LED stack, and a third LED stack, and the first, second, and third LED stacks may emit red light, blue light, and green light, respectively.
  • the substrate may include at least four outer electrodes.
  • the plurality of light emitting devices may be arranged in a matrix form on the substrate.
  • the plurality of light emitting devices may be arranged in a zigzag form on the substrate.
  • the bonding wire may electrically connect the plurality of light emitting devices and the outer electrode.
  • the bonding wire may be formed of a metal material.
  • the substrate may include at least two outer electrodes.
  • the outer electrode includes a first outer electrode and a second outer electrode, the first outer electrode is adjacent to and parallel to one side of the substrate, and the second outer electrode faces the first outer electrode It may be disposed adjacent to the other side of the substrate.
  • the outer electrode may be formed to penetrate the substrate.
  • the outer electrode may be formed to cover a side surface of the substrate.
  • the light emitting device module may further include a molding layer formed to surround the light emitting device.
  • a display apparatus includes a panel substrate; and a plurality of light emitting device modules arranged on the panel substrate, wherein each of the plurality of light emitting device modules includes: a substrate; a plurality of light emitting devices mounted on the substrate; an adhesive layer interposed between the substrate and the light emitting device; and bonding wires electrically connecting the plurality of light emitting devices, the substrate may include an outer electrode in at least a partial region, and the adhesive layer may include a non-conductive material.
  • the substrate may be formed of a non-conductive material.
  • the bonding wire may electrically connect the light emitting device and the outer electrode.
  • the bonding wire may be formed of a conductive material.
  • the light emitting device module may include at least two outer electrodes on the substrate.
  • a light emitting device module that facilitates transfer of a light emitting device onto a substrate and a display device including the same.
  • FIG. 1A is a schematic plan view for explaining a display device according to an embodiment of the present disclosure
  • Fig. 1B is a schematic cross-sectional view taken along line A-A' of Fig. 1A.
  • FIG. 2A is a schematic plan view for explaining a light emitting device module according to an embodiment of the present disclosure.
  • Fig. 2B is a schematic cross-sectional view taken along line B-B' of Fig. 2A.
  • 2C is a schematic cross-sectional view for explaining a light emitting device according to an embodiment.
  • FIG. 3 is a schematic plan view for explaining a light emitting device module according to another embodiment of the present disclosure.
  • FIG. 4 is a schematic plan view for explaining a light emitting device module according to another embodiment of the present disclosure.
  • 5A is a schematic plan view for explaining a light emitting device module according to another embodiment of the present disclosure.
  • Fig. 5B is a schematic cross-sectional view taken along line C-C' of Fig. 5A.
  • 6A is a schematic cross-sectional view for explaining a light emitting device module according to another embodiment of the present disclosure.
  • 6B is a schematic cross-sectional view for explaining a display device according to another embodiment of the present disclosure.
  • FIGS. 1A and 1B are a plan view and a cross-sectional view of a display apparatus 1000 illustrating a state in which a plurality of light emitting devices 10 are arranged in a matrix form according to an embodiment of the present disclosure.
  • the display apparatus 1000 includes a panel substrate 1100 and a plurality of light emitting device modules 100 .
  • the plurality of light emitting device modules 100 may include a substrate 101 , a plurality of light emitting devices 10 mounted on the substrate 101 , and a molding layer 113 .
  • the panel substrate 1100 may be formed of a material such as polyimide (PI), FR4, or glass, and may include a circuit for passive matrix driving or active matrix driving. According to an embodiment of the present invention, the panel substrate 1100 may include a wiring and a resistor therein. In another embodiment, the panel substrate 1100 may include wirings, transistors, and capacitors. In addition, the panel substrate 1100 may have pads 1110 electrically connected to a circuit on its upper surface. A bonding agent 1120 may be interposed between the pad 1110 on the upper surface of the panel substrate 1100 and the substrate 101 , and the panel substrate 1100 and the substrate 101 are formed of the bonding agent 1120 .
  • PI polyimide
  • FR4 glass
  • the panel substrate 1100 may include a circuit for passive matrix driving or active matrix driving. According to an embodiment of the present invention, the panel substrate 1100 may include a wiring and a resistor therein. In another embodiment, the panel substrate 1100 may include wirings, transistors, and capacitors. In addition, the panel substrate
  • the bonding agent 1120 may be a solder ball, and the substrate 101 may be bonded through a ball grid array (BGA).
  • BGA ball grid array
  • the present disclosure is not limited thereto, and may be connected by soldering, epoxy bonding, anisotropic conductive film (ACF) bonding, or the like.
  • the outer electrodes 103a and 103b may be bonded to the panel substrate 1100 by the bonding agent 1120 .
  • the pad 1110 and the first and second outer electrodes 103a and 103b on the panel substrate 1100 may be in contact with the bonding agent 1120 and may be bonded.
  • the plurality of light emitting device modules 100 may be aligned on the panel substrate 1100 .
  • the plurality of light emitting device modules 100 may be arranged in a matrix form on the panel substrate 1100 .
  • Each of the light emitting device modules 100 may include a substrate 101 and a plurality of light emitting devices 10 arranged on the substrate 101 .
  • the light emitting device module 100 may further include a molding layer 113 surrounding the plurality of light emitting devices 10 .
  • the elements are described in detail.
  • FIG. 2A is a plan view showing one light emitting device module 100 according to an embodiment of the present disclosure
  • FIG. 2B is a schematic cross-sectional view taken along the cut-out line B-B' of FIG. 2A
  • FIG. 2C is an embodiment It is a cross-sectional view of one light emitting device 10 according to an example.
  • each light emitting device module 100 includes a substrate 101, outer electrodes 103a and 103b, a plurality of light emitting devices 10 arranged on the substrate 101, It may include an adhesive layer 111 , a bonding wire W1 between the light emitting device 10 , and a molding layer 113 .
  • the substrate 101 may be a non-conductive substrate, for example, a PET, glass substrate, quartz, polymer, silicon (Si), GaAs, or sapphire substrate.
  • the substrate 101 may be a black substrate 101 suitable for a display device, but the present disclosure is not limited thereto.
  • the substrate 101 may include outer electrodes 103a and 103b at edges of the substrate 101 to electrically connect the panel substrate 1100 and the plurality of light emitting devices 10 .
  • the outer electrodes 103a and 103b may have pads exposed on the surface, and the outer electrodes 103a and 103b may include vias penetrating the substrate 101 .
  • the present disclosure is not limited thereto, and in another embodiment, the outer electrodes 103a and 103b may be formed to surround the side surface of the substrate 101 instead of the via.
  • the outer electrodes 103a and 103b may be electrically connected to the plurality of light emitting devices 10 .
  • the outer electrodes 103a and 103b may include a first outer electrode 103a and a second outer electrode 103b.
  • the first outer electrode 103a may be connected to at least one electrode of the light emitting device 10 , for example, may be connected to an anode electrode of the light emitting device 10 .
  • the second outer electrode 103b may be connected to at least one electrode of the light emitting device 10 , for example, connected to a cathode electrode of the light emitting device 10 .
  • the first outer electrode 103a may be disposed to face one side of the plurality of light emitting devices 10
  • the second outer electrode 103b may be the first It may be disposed on the other side facing the outer electrode 103a.
  • the first and second outer electrodes 103a and 103b may be respectively disposed parallel to one side and the other side of the substrate and formed in a long rectangular shape, but the present disclosure is not limited thereto.
  • the shape of the outer electrode may not be limited.
  • the outer electrodes 103a and 103b may include two outer electrodes, but are not limited thereto.
  • the outer electrodes may be respectively formed in the vicinity of four side surfaces adjacent to the edge of the substrate 101 , and may include at least two outer electrodes.
  • the first and second outer electrodes 103a and 103b may be disposed to supply power to the plurality of light emitting devices 10 , and are formed of a common anode electrode and a common cathode electrode to form the plurality of light emitting devices (10) and may be electrically interconnected with each other.
  • one first outer electrode 103a may be commonly connected to the anode electrode of the plurality of light emitting devices 10
  • one second outer electrode 103b may be connected to the plurality of light emitting devices 10 .
  • the light emitting device module 100 may further include a control unit for controlling the light emitting devices 10 , and the control unit may control driving of the plurality of light emitting devices 10 .
  • the first and second outer electrodes 103a and 103b may be formed of a conductive material, for example, copper (Cu), gold (Au), silver (Ag), aluminum (Al), and nickel (Ni). It may be formed of a metal material such as
  • the plurality of light emitting devices 10 may be arranged in 6x6 as shown in FIG. 2A, but is not limited thereto, and in some embodiments, may be arranged in various matrices, or may be alternately arranged.
  • the plurality of light-emitting devices 10 may include light-emitting devices 10 arranged in a 6x6 arrangement on the same plane on the substrate 101 , but the present disclosure is not limited thereto.
  • the plurality of light emitting devices 10 may include at least three light emitting devices 10 .
  • the plurality of light emitting devices 10 may emit red light, green light, and blue light, respectively.
  • the plurality of light emitting devices 10 disposed in the first row may sequentially emit red light, green light, and blue light, respectively, but the present disclosure is not limited thereto.
  • the light emitting elements within each row may emit light of the same color.
  • the light emitting devices in the first row may emit red light
  • the light emitting devices in the second row may emit green light
  • the light emitting devices in the third row may emit blue light.
  • the light emitting device 10 may include a first LED stack, a second LED stack, and a third LED stack stacked in a vertical direction, respectively. Accordingly, one light emitting device 10 may constitute one pixel capable of emitting red light, green light, and blue light.
  • the light emitting device 10 may have a rectangular shape having a major axis and a minor axis in a plan view.
  • the major axis length may have a size of 100 ⁇ m or less
  • the minor axis length may have a size of 70 ⁇ m or less.
  • the plurality of light emitting devices 10 may have substantially similar shapes and sizes.
  • the light emitting structure that is, the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on the substrate.
  • the substrate may be a variety of substrates that can be used for semiconductor growth, such as a gallium nitride substrate, a GaAs substrate, a Si substrate, a sapphire substrate, particularly a patterned sapphire substrate.
  • the growth substrate may be separated from the semiconductor layers using techniques such as mechanical polishing, laser lift-off, and chemical lift-off.
  • the present invention is not limited thereto, and a portion of the substrate may remain to constitute at least a portion of the first conductivity-type semiconductor layer 21 .
  • the semiconductor layers include aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), and aluminum gallium indium phosphide (aluminum). gallium indium phosphide, AlGaInP), or gallium phosphide (GaP).
  • the semiconductor layers are indium gallium nitride (InGaN), gallium nitride (GaN), gallium phosphide (GaP), aluminum gallium indium phosphide (AlGaInP), or aluminum gallium phosphide (AlGaP).
  • InGaN indium gallium nitride
  • GaN gallium nitride
  • GaP gallium phosphide
  • AlGaInP aluminum gallium indium phosphide
  • AlGaP aluminum gallium phosphide
  • the semiconductor layer may include gallium nitride (GaN), indium gallium nitride (InGaN), or zinc selenide (ZnSe).
  • GaN gallium nitride
  • InGaN indium gallium nitride
  • ZnSe zinc selenide
  • the first conductivity type and the second conductivity type have opposite polarities.
  • the first conductivity type is n-type
  • the second conductivity type is p
  • the first conductivity type is p-type
  • the second conductivity type becomes n-type.
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a substrate in a chamber using a known method such as metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • the first conductivity-type semiconductor layer 21 includes n-type impurities (eg, Si, Ge, Sn)
  • the second conductivity-type semiconductor layer 25 includes p-type impurities (eg, Mg, Sr, Ba).
  • the first conductivity type semiconductor layer 21 may include GaN or AlGaN containing Si as a dopant, and the second conductivity type semiconductor layer 25
  • the silver may include GaN or AlGaN including Mg as the dopant.
  • the active layer 23 may include a single quantum well structure or a multiple quantum well structure, and the composition ratio of the compound semiconductor is adjusted to emit a desired wavelength.
  • the active layer 23 may emit blue light, green light, red light, or ultraviolet light.
  • the second conductivity type semiconductor layer 25 and the active layer 23 may have a mesa (M) structure and be disposed on the first conductivity type semiconductor layer 21 .
  • the mesa M includes the second conductivity type semiconductor layer 25 and the active layer 23 , and may include a part of the first conductivity type semiconductor layer 21 as shown in FIG. 2C .
  • the mesa M is positioned on a partial region of the first conductivity type semiconductor layer 21 , and a top surface of the first conductivity type semiconductor layer 21 may be exposed around the mesa M .
  • the mesa M is formed to expose the first conductivity type semiconductor layer 21 around the mesa.
  • a through hole may be formed through the mesa M to expose the first conductivity-type semiconductor layer 21 .
  • the first conductivity type semiconductor layer 21 may have a flat light emitting surface.
  • the first conductivity-type semiconductor layer 21 may have a concave-convex pattern formed by surface texturing on the light emitting surface side. Surface texturing may be performed, for example, by patterning using a dry or wet etching process.
  • cone-shaped protrusions may be formed on the light emitting surface of the first conductivity-type semiconductor layer 21 , the height of the cone is 2 to 3um, the cone interval is 1.5 to 2um, and the bottom diameter of the cone is about 3um to It can be 5um.
  • the cone may also be truncated, in which case the top surface diameter of the cone may be about 2-3 um.
  • the concave-convex pattern By forming the concave-convex pattern on the surface of the first conductivity type semiconductor layer 21 , total internal reflection may be reduced to increase light extraction efficiency. All of the light emitting devices 10: 10a, 10b, and 10c may be subjected to surface texturing on the first conductivity type semiconductor layer. can be equalized. However, the present invention is not limited thereto, and at least one of the light emitting devices 10: 10a, 10b, and 10c may have a flat surface without including an uneven pattern.
  • the ohmic contact layer 27 is disposed on the second conductivity type semiconductor layer 25 to make ohmic contact with the second conductivity type semiconductor layer 25 .
  • the ohmic contact layer 27 may be formed of a single layer or multiple layers, and may be formed of a transparent conductive oxide film or a metal film.
  • the transparent conductive oxide film may include, for example, ITO or ZnO, and the metal film may include metals such as Al, Ti, Cr, Ni, Au, and alloys thereof.
  • the first contact pad 53 is disposed on the exposed first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be in ohmic contact with the first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be formed of an ohmic metal layer in ohmic contact with the first conductivity-type semiconductor layer 21 .
  • the ohmic metal layer of the first contact pad 53 may be appropriately selected according to the semiconductor material of the first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be omitted.
  • the second contact pad 55 may be disposed on the ohmic contact layer 27 .
  • the second contact pad 55 is electrically connected to the ohmic contact layer 27 .
  • the second contact pad 55 may be omitted.
  • the insulating layer 59 covers the mesa M, the ohmic contact layer 27 , the first contact pad 53 , and the second contact pad 55 .
  • the insulating layer 59 has openings 59a and 59b exposing the first contact pad 53 and the second contact pad 55 .
  • the insulating layer 59 may be formed as a single layer or multiple layers.
  • the first electrode pad 61 and the second electrode pad 63 are disposed on the insulating layer 59 .
  • the first electrode pad 61 may extend from the upper portion of the first contact pad 53 to the upper portion of the mesa M, and the second electrode pad 63 may be disposed in the upper region of the mesa M.
  • the first electrode pad 61 may be connected to the first contact pad 53 through the opening 59a , and the second electrode pad 63 may be electrically connected to the second contact pad 55 .
  • the first electrode pad 61 may directly make ohmic contact with the first conductivity type semiconductor layer 21 , and in this case, the first contact pad 53 may be omitted. Also, when the second contact pad 55 is omitted, the second electrode pad 63 may be directly connected to the ohmic contact layer 27 .
  • the first and/or second electrode pads 61 and 63 may be formed of a single layer or a multi-layered metal.
  • metals such as Al, Ti, Cr, Ni, Au, and alloys thereof may be used.
  • the first and second electrode pads 61 and 63 may include a Ti layer or a Cr layer on the top, and an Au layer underneath.
  • the light emitting device 10 may further include a layer having an additional function in addition to the above-described layer.
  • a layer having an additional function in addition to the above-described layer.
  • various layers such as a reflective layer that reflects light, an additional insulating layer to insulate a specific component, and a solder prevention layer to prevent diffusion of solder may be further included.
  • the mesa may be formed in various shapes, and the positions or shapes of the first and second electrode pads 61 and 63 may also be variously changed.
  • the ohmic contact layer 27 may be omitted, and the second contact pad 55 or the second electrode pad 63 may directly contact the second conductivity type semiconductor layer 25 .
  • the bonding wires W1 may be coupled to the first and second electrode pads 61 and 63 .
  • the bonding wires W1 may be bonded to the first and second electrode pads 61 and 63 on the second conductivity-type semiconductor layer 25 side.
  • the present disclosure is not limited thereto, and the bonding wires W1 may be bonded from the first conductivity-type semiconductor layer 21 side.
  • 2D is a schematic cross-sectional view for explaining a light emitting device 10' according to another embodiment.
  • the light emitting device 10 ′ includes a first conductivity type semiconductor layer 21 , an active layer 23 , a second conductivity type semiconductor layer 25 , an ohmic contact layer 27 , and a via 31 .
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a growth substrate.
  • the growth substrate may be removed from the first conductivity-type semiconductor layer 21 using a laser lift-off or chemical lift-off technique. Accordingly, the upper surface of the first conductivity type semiconductor layer 21 is exposed.
  • An ohmic contact layer 27 is disposed on the second conductivity type semiconductor layer 25 , and passes through the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 .
  • a via 31 electrically connected to the ohmic contact layer 27 may be formed.
  • the via 31 is electrically insulated from the first conductivity type semiconductor layer 21 and the active layer 23 , and an insulating layer may be formed in the via 31 for this purpose.
  • the bonding wires W1 may be coupled to the first conductivity type semiconductor layer 21 and the via 31 exposed by removing the growth substrate.
  • a first contact pad 53 or a first electrode pad 61 may be formed on the first conductivity-type semiconductor layer 21 to connect the bonding wire W1 .
  • Fig. 2E is a schematic cross-sectional view for explaining a light emitting device 10′′ according to another embodiment.
  • the growth substrate is removed, but in this embodiment, the growth substrate 51
  • the via 35 may pass through the growth substrate 51 to be electrically connected to the first conductivity type semiconductor layer 21.
  • the side electrode 37 may be connected to the side surface of the growth substrate 37 . can be electrically connected to the ohmic contact layer 27.
  • the side electrode 37 is electrically insulated from the first conductivity-type semiconductor layer 21 and the active layer 23, and for this purpose, the growth substrate 51 and the second electrode 37 are formed.
  • An insulating layer may be formed along the side surfaces of the 1-conductivity semiconductor layer 21 and the active layer 23.
  • the bonding wires W1 are connected to the first-conductivity semiconductor layer through the via 35 and the side electrode 37.
  • the layer 21 may be electrically connected to the first conductivity-type semiconductor layer 21 and the second conductivity-type semiconductor layer 25 .
  • a side electrode electrically connected to the first conductivity type semiconductor layer 21 may be formed on the side surface of the growth substrate 51 .
  • the ohmic contact layer 27 penetrates through the growth substrate 51 , the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 . Vias for electrically connecting may be formed.
  • the adhesive layer 111 may be interposed between the substrate 101 and the plurality of light emitting devices 10 .
  • the light emitting devices 10 may be arranged on the substrate 101 through the adhesive layer 111 .
  • the adhesive layer 111 may be formed to have a width wider than a width of the plurality of light emitting devices 10 arranged on the upper surface of the substrate 101 . Also, the adhesive layer 111 may be spaced apart from the first and second outer electrodes 103a and 103b.
  • the adhesive layer 111 may include a non-conductive material.
  • the non-conductive material may be an adhesive paste, an adhesive, or a film.
  • the adhesive layer 111 may be formed by coating a non-conductive adhesive paste, but is not limited thereto.
  • the bonding wire W1 may electrically connect the plurality of light emitting devices 10 .
  • the bonding wire W1 may connect the n-type electrode of the light emitting device 10 and the p-type electrode of the light emitting device 10 adjacent to the light emitting device 10 .
  • the bonding wire W1 may electrically connect at least two of the plurality of light emitting devices 10 .
  • the bonding wire W1 is connected to the light emitting device 10 adjacent to the first and second outer electrodes 103a and 103b and the first and second outer electrodes 103a and 103b for supplying power, respectively. formed to provide power.
  • the bonding wires W1 may be formed to have as short a length as possible between bonding positions, so that optical interference caused by the bonding wires W1 may be reduced.
  • the bonding wire W1 may be bonded by pressing the wire down from the top at a position where the wire is bonded.
  • the bonding wire W1 may include a conductive material and may be formed of a metal material having excellent conductivity.
  • the bonding wire W1 may be formed of a single metal such as Au, Ag, and Cu, or an alloy thereof.
  • the bonding wire W1 is formed as a metal wiring for electrically connecting the plurality of light emitting devices 10, but is not limited thereto, and may be formed by an air bridge process. may be
  • a molding layer 113 may be disposed on the substrate 101 to surround the plurality of light emitting devices 10 .
  • a side surface of the molding layer 113 may be formed on the same axis as a side surface of the substrate 101 . Accordingly, the width of the molding layer 113 and the width of the substrate 101 may be the same.
  • the molding layer 113 may cover the bonding wire W1 and may be formed to be higher than a maximum height of the bonding wire W1 . Accordingly, the molding layer 113 can prevent the light emitting device 10 and the bonding wire W1 from being damaged by external impact, and prevent moisture permeation to improve the reliability of the light emitting device module 100 . can do it
  • the molding layer 113 is formed as a single layer, but is not limited thereto, and may be formed of a plurality of layers.
  • the molding layer 113 may include an acryl-based, silicone-based, or urethane-based resin.
  • the molding layer 113 may further include a light absorber or dye.
  • the molding layer 113 may be transparent, and may be black, white, or gray. For example, when the molding layer 113 is formed of a black molding layer, a difference in color due to the substrate 101 may be improved to improve the uniformity of extracted light.
  • the molding layer 113 surrounds the plurality of light emitting devices 10 , it is possible to block light extracted to the side, thereby reducing the left and right viewing angles and preventing the boundary lines between adjacent pixels from being seen.
  • an additional molding layer may be further included to prevent a boundary line between the plurality of light emitting device modules positioned on the panel substrate 1100 from being seen.
  • FIG 3 is a schematic plan view for explaining a light emitting device module 200 according to another embodiment of the present disclosure.
  • the light emitting device module 200 may be formed in the same manner as in FIG. 2A except for the first and second outer electrodes 203a and 203b.
  • the light emitting elements 20 may be arranged in a 6x6 matrix.
  • the first and second outer electrodes 203a and 203b are spaced apart from the light emitting devices 20 and parallel to the light emitting devices 20 located at both ends of each row. can be formed.
  • the first and second outer electrodes 203a and 203b may include at least 12 outer electrodes.
  • the first outer electrode 203a may include six outer electrodes
  • the second outer electrode 203b may also include six outer electrodes.
  • the present disclosure is not limited thereto, and the number and arrangement of the outer electrodes may be determined according to the arrangement and use of the light emitting device 20 .
  • the adjacent light emitting devices 20 may be connected by a bonding wire W2 .
  • the light emitting devices 20 arranged in the first row may emit red light
  • the light emitting devices 20 arranged in the second row may emit green light
  • the light emitting devices 20 arranged in the third row may emit red light.
  • the light emitting device 20 may emit blue light, but is not limited thereto.
  • FIG. 4 is a schematic plan view for explaining a light emitting device module 300 according to another embodiment of the present disclosure.
  • the light emitting device module 300 may be formed in the same manner as in FIG. 2A except for the arrangement of the light emitting devices 30 .
  • the plurality of light emitting devices 30 may be arranged in 6 columns from one side to the opposite side of the substrate 301 , and the light emitting devices 30 in two adjacent rows may be arranged in a zigzag manner.
  • the plurality of light emitting devices 30 may be electrically connected through the bonding wire W3 , and accordingly, the arrangement of the plurality of light emitting devices 30 may not be limited by the electrical connection.
  • 5A and 5B are schematic plan and cross-sectional views for explaining a light emitting device module 400 according to another embodiment of the present disclosure.
  • the light emitting device module 400 is shown except for the first, second, third and fourth outer electrodes 403a, 403b, 403c, 403d and the light emitting device 40. 2A and 2B may be formed.
  • the light emitting device module 400 may include four light emitting devices 40 arranged on a substrate 401 , and the first, second, third and fourth outer electrodes 403a, 403b, 403c, 403d) may be disposed along four sides of the substrate 401 .
  • the first, second, and third outer electrodes 403a, 403b, and 403c may be formed at least as many as the number of the light emitting devices 40, and the first, second, and third outer electrodes 403a, 403b, 403c) may be spaced apart from each other.
  • the first, second, and third outer electrodes 403a , 403b , and 403c may be formed with the same spacing and the same shape, but are not limited thereto, and the arrangement of the light emitting device 40 . According to this, it is possible to form various gaps and shapes.
  • the adhesive layer 411 may be interposed between the substrate 401 and the plurality of light emitting devices 40 .
  • Power may be supplied to the light emitting device 40 through the first, second, third, and fourth outer electrodes 403a, 403b, 403c, and 403d.
  • the first, second, and third outer electrodes 403a, 403b, 403c may be connected to the p-type semiconductor layer of each LED stack of the light emitting device 40 by a bonding wire W4,
  • the fourth outer electrode 403d may be commonly connected to the n-type semiconductor layers of the four light emitting devices 40 to supply power.
  • the bonding wire W4 may be bonded in various directions according to the arrangement of the first, second, third, and fourth outer electrodes 403a , 403b , 403c and 403d and the light emitting device 40 .
  • the light emitting device 40 may include a first bump pad 40a, a second bump pad 40b, a third bump pad 40c, and a fourth bump pad 40d.
  • the first bump pad 40a may be electrically connected to the first outer electrode 403a
  • the second bump pad 40b may be electrically connected to the second outer electrode 403b
  • the second bump pad 40b may be electrically connected to the second outer electrode 403b.
  • the third bump pad 40c may be electrically connected to the third outer electrode 403c.
  • the fourth bump pad 40d may be electrically connected to the fourth bump pad 40d of an adjacent light emitting device, and may finally be connected to the fourth outer electrode 403d to receive power.
  • the light emitting device 40 includes four light emitting devices 40 , but is not limited thereto, and may include at least one light emitting device 40 . Also, the number of the outer electrodes may be changed according to the number of the light emitting devices 40 disposed therein.
  • the light emitting device 40 may include a first LED stack, a second LED stack, and a third LED stack in which one pixel is vertically stacked.
  • the first LED stack may emit light of a longer wavelength than the second and third LED stacks
  • the second LED stack may emit light of a longer wavelength than the third LED stack.
  • the first LED stack may emit blue light
  • the second LED stack may emit green light
  • the third LED stack may emit red light.
  • the first bump pad 40a, the second bump pad 40b, the third bump pad 40c, and the fourth bump pad 40d are electrically connected to the first LED stack, the second LED stack, and the third LED stack. do.
  • FIG. 6A is a schematic cross-sectional view for explaining a light emitting device module 500 according to another embodiment of the present disclosure
  • FIG. 6B is a display device 2000 to which the light emitting device module 500 of FIG. 6A is applied. It is a schematic cross-sectional view.
  • the light emitting device module 500 may be formed in the same manner as in FIG. 2B except for the first and second outer electrodes 503a and 503b.
  • the first and second outer electrodes 503a and 503b may be formed to cover a side surface of the substrate 501 . More specifically, the first and second outer electrodes 503a and 503b may be formed on at least portions of the upper and lower surfaces of the substrate 501 , and the first and second outer electrodes 503a and 503b may be formed on the upper and lower surfaces of the substrate 501 . It connects portions of the first and second outer electrodes 503a and 503b and may be formed to cover the side surface of the substrate 501 .
  • the adhesive layer 511 may be interposed between the substrate 501 and the plurality of light emitting devices 50 .
  • the first outer electrode 503a may be connected to the p-type semiconductor layers of the plurality of light emitting devices 50 by a bonding wire W5
  • the second outer electrode 503b is n It may be connected to a type semiconductor layer, but is not limited thereto.
  • the light emitting device module 500 may be formed on a panel substrate 5100 in the same manner as in FIG. 1B .
  • a bonding agent 5120 may be interposed between the pad 5110 on the upper surface of the panel substrate 5100 and the first and second outer electrodes 503a and 503b of the substrate 501 , and the pad 5110 and The first and second outer electrodes 503a and 503b may be bonded by the bonding agent 5120 .
  • the pad 5110 and the first and second outer electrodes 503a and 503b on the panel substrate 5100 may be in contact with the bonding agent 5120 and may be bonded.
  • the bonding agent 5120 may be a solder ball, and the substrate 501 may be bonded through a ball grid array (BGA).
  • BGA ball grid array
  • the present disclosure is not limited thereto, and may be connected by soldering, epoxy bonding, anisotropic conductive film (ACF) bonding, or the like.

Landscapes

  • Led Device Packages (AREA)

Abstract

발광 소자 모듈 및 이를 포함하는 디스플레이 장치가 개시된다. 본 개시 사항의 일 실시예는, 기판; 상기 기판 상에 실장되는 복수의 발광 소자; 상기 기판 및 상기 발광 소자 사이에 개재되는 접착층; 및 상기 복수의 발광 소자를 전기적으로 연결하는 본딩 와이어들을 포함하고, 상기 기판은 적어도 일부 영역에 외곽 전극을 포함하고, 상기 접착층은 비전도성 물질을 가질 수 있다.

Description

발광 소자 모듈 및 이를 포함하는 디스플레이 장치
본 개시 사항은 발광 소자 모듈 및 이를 포함하는 디스플레이 장치 관한 것이다.
발광 소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있고, 이러한 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이 장치를 마이크로LED 디스플레이로 지칭되기도 한다.
이러한 디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현하며, 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로LED가 평면상에 배열되고, 하나의 기판 상에 수많은 개수의 마이크로LED가 실장된다. 그런데 마이크로LED는 200㎛ 이하 나아가 100㎛ 이하로 그 크기가 매우 작아, 회로 기판에 전사하는 과정에서 많은 난제가 발생하고 있다.
본 개시가 해결하고자 하는 과제는, 기판 상에 발광 소자를 전사하기 용이한 발광 소자 모듈 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
본 개시의 일 실시예에 따른 발광 소자 모듈은, 기판; 상기 기판 상에 실장되는 복수의 발광 소자; 상기 기판 및 상기 발광 소자 사이에 개재되는 접착층; 및 상기 복수의 발광 소자를 전기적으로 연결하는 본딩 와이어들을 포함하고, 상기 기판은 적어도 일부 영역에 외곽 전극을 포함하고, 상기 접착층은 비전도성 물질을 가질 수 있다.
상기 기판은 비전도성 물질로 형성될 수 있다.
상기 복수의 발광 소자들은 서로 다른 파장의 광을 방출할 수 있다.
상기 복수의 발광 소자들은 각각 청색광, 녹색광 및 적색광을 방출할 수 있다.
상기 복수의 발광 소자 각각은 제1 LED 적층, 제2 LED 적층 및 제3 LED 적층을 포함하고, 상기 제1, 제2 및 제3 LED 적층은 각각 적색광, 청색광 및 녹색광을 방출할 수 있다.
상기 기판은 적어도 4개의 외곽 전극을 포함할 수 있다.
상기 복수의 발광 소자는 상기 기판 상에 매트릭스 형태로 배열될 수 있다.
상기 복수의 발광 소자는 상기 기판 상에 지그재그 형태로 배열될 수 있다.
상기 본딩 와이어는 상기 복수의 발광 소자 및 외곽 전극을 전기적으로 연결할 수 있다.
상기 본딩 와이어는 금속 물질로 형성될 수 있다.
상기 기판은 적어도 2개의 외곽 전극을 포함할 수 있다.
상기 외곽 전극은 제1 외곽 전극 및 제2 외곽 전극을 포함하고, 상기 제1 외곽 전극은 상기 기판의 일측면과 인접하여 평행하게 배치되고, 상기 제2외곽 전극은 상기 제1 외곽 전극과 마주보며 상기 기판의 타측면에 인접하여 배치될 수 있다.
상기 외곽 전극은 상기 기판을 관통하며 형성될 수 있다.
상기 외곽 전극은 상기 기판의 측면을 덮도록 형성될 수 있다.
상기 발광 소자 모듈은 상기 발광 소자를 둘러싸고 형성되는 몰딩층을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 디스플레이 장치는 패널 기판; 및 상기 패널 기판 상에 배열된 복수의 발광 소자 모듈을 포함하고, 상기 복수의 발광 소자 모듈은 각각, 기판; 상기 기판 상에 실장되는 복수의 발광 소자; 상기 기판 및 상기 발광 소자 사이에 개재되는 접착층; 및 상기 복수의 발광 소자를 전기적으로 연결하는 본딩 와이어들을 포함하고, 상기 기판은 적어도 일부 영역에 외곽 전극을 포함하고, 상기 접착층은 비전도성 물질을 가질 수 있다.
상기 기판은 비전도성 물질로 형성될 수 있다.
상기 본딩 와이어는 상기 발광 소자 및 외곽 전극을 전기적으로 연결할 수 있다.
상기 본딩 와이어는 전도성 물질로 형성될 수 있다.
상기 발광 소자 모듈은 상기 기판 상에 적어도 2개의 외곽 전극을 포함할 수 있다.
본 개시의 실시예들에 따르면, 기판 상에 발광 소자의 전사가 용이한 발광 소자 모듈 및 이를 포함하는 디스플레이 장치를 제공할 수 있다.
도 1A는 본 개시 사항의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1B는 도 1A의 절취선 A-A'을 도시한 개략적인 단면도이다.
도 2A는 본 개시 사항의 일 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 B-B'을 도시한 개략적인 단면도이다.
도 2C는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적이 단면도이다.
도 3은 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 평면도이다.
도 4는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 평면도이다.
도 5A는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 평면도이다.
도 5B는 도 5A의 절취선 C-C'을 도시한 개략적인 단면도이다.
도 6A는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈을 설명하기 위한 개략적인 단면도이다.
도 6B는 본 개시 사항의 다른 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 개시 사항의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 개시 사항이 속하는 기술분야의 통상의 기술자에게 본 개시 사항의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시 사항은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 “상부에” 또는 “상에” 있다고 기재된 경우 각 부분이 다른 부분의 “바로 상부” 또는 “바로 상에” 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1A 및 도 1B는 본 개시 사항의 일 실시예에 따른 복수의 발광 소자(10)가 매트릭스 형태로 배열된 상태를 도시한 디스플레이 장치(1000)의 평면도 및 단면도이다.
도 1A 및 도 1B를 참조하면, 디스플레이 장치(1000)는 패널 기판(1100), 복수의 발광 소자 모듈(100)를 포함한다. 상기 복수의 발광 소자 모듈(100)은 기판(101), 기판(101) 상에 실장된 복수의 발광 소자(10), 및 몰딩층(113)을 포함할 수 있다.
상기 패널 기판(1100)은 PI(Polyimide), FR4, 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 본 발명의 실시예에 따르면, 상기 패널 기판(1100)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에서는 상기 패널 기판(1100)은 배선, 트랜지스터 및 캐패시터 등을 포함할 수 있다. 또한, 상기 패널 기판(1100)은 회로에 전기적으로 접속할 수 있는 패드(1110)들을 상면에 가질 수 있다. 상기 패널 기판(1100) 상면의 패드(1110)와 상기 기판(101) 사이에 본딩제(1120)가 개재될 수 있고, 상기 패널 기판(1100)과 상기 기판(101)은 상기 본딩제(1120)에 의해 본딩될 수 있다. 상기 본딩제(1120)는 솔더볼일 수 있고, 상기 기판(101)은 볼 그리드 어레이(BGA)를 통해 본딩될 수 있다. 하지만 본 개시 사항이 이에 한정되는 것은 아니며, 솔더링, 에폭시 본딩 및 이방성 도전 필름(ACF) 본딩 등에 의해 연결될 수 있다.
상기 외곽 전극(103a, 103b)은 상기 패널 기판(1100)에 상기 본딩제(1120)에 의해 본딩될 수 있다. 보다 상세하게는, 상기 패널 기판(1100) 상의 패드(1110) 및 상기 제1 및 제2 외곽 전극(103a, 103b)이 상기 본딩제(1120)와 접하며 본딩될 수 있다.
상기 복수의 발광 소자 모듈(100)은 상기 패널 기판(1100) 상에 정렬될 수 있다. 상기 복수의 발광 소자 모듈(100)은 상기 패널 기판(1100) 상에 매트릭스 형태로 배열될 수 있다. 상기 복수의 발광 소자 모듈(100)은 도 1A에 도시한 바와 같이 3x3로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2x2, 4x4, 5x5 등 다양한 행렬(n×m, n=1,2,3,4,.., m=1,2,3,4,..)로 배열될 수 있다.
상기 각 발광 소자 모듈(100)은 기판(101) 및 상기 기판(101) 상에 배열된 복수의 발광 소자(10)를 포함할 수 있다. 또한, 발광 소자 모듈(100)은 상기 복수의 발광 소자(10)를 둘러싸는 몰딩층(113)을 더 포함할 수 있다.
이하에서, 상기 디스플레이 장치(1000) 내에 배치된 상기 발광 소자 모듈(100), 상기 발광 소자 모듈(100) 내에 정렬된 상기 복수의 발광 소자(10)의 순서로 상기 디스플레이 장치(1000)의 각 구성 요소를 상세히 설명한다.
도 2A는 본 개시 사항의 일 실시예에 따른 하나의 발광 소자 모듈(100)을 도시한 평면도이고, 도 2B는 도 2A의 절취선 B-B'를 따라 취해진 개략적인 단면도이며, 도 2C는 일 실시예에 따른 하나의 발광 소자(10)의 단면도이다.
도 2A, 2B 및 2C를 참조하면, 상기 각 발광 소자 모듈(100)은 기판(101), 외곽 전극들(103a, 103b), 상기 기판(101) 상에 배열된 복수의 발광 소자(10), 접착층(111), 상기 발광 소자(10) 사이의 본딩 와이어(W1) 및 몰딩층(113)을 포함할 수 있다.
상기 기판(101)은 비전도성 기판일 수 있고, 예를 들어, PET, 유리 기판, 쿼츠, 폴리머, 실리콘(Si), GaAs 및 사파이어 기판일 수 있다. 또한, 상기 기판(101)은 디스플레이 장치에 적합한 흑색의 기판(101)일 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다.
상기 기판(101)은 상기 패널 기판(1100)과 상기 복수의 발광 소자(10)를 전기적으로 연결하기 위해 상기 기판(101)의 가장자리에 외곽 전극들(103a, 103b)을 포함 수 있다. 또한, 상기 외곽 전극들(103a, 103b)은 표면에 노출된 패드들을 가질 수 있고, 상기 외곽 전극들(103a, 103b)은 기판(101)을 관통하는 비아를 포함할 수 있다. 하지만, 본 개시 사항이 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 상기 외곽 전극들(103a, 103b)은 상기 비아를 대신하여 상기 기판(101)의 측면을 둘러싸고 형성될 수도 있다.
상기 외곽 전극(103a, 103b)은 상기 복수의 발광 소자(10)와 전기적으로 연결될 수 있다. 보다 상세하게는, 상기 외곽 전극(103a, 103b)은 제1 외곽 전극(103a) 및 제2 외곽 전극(103b)을 포함할 수 있다. 상기 제1 외곽 전극(103a)은 상기 발광 소자(10)의 적어도 하나의 전극과 연결될 수 있고, 예를 들어, 상기 발광 소자(10)의 애노드 전극에 연결될 수 있다. 상기 제2 외곽 전극(103b)은 상기 발광 소자(10)의 적어도 하나의 전극과 연결될 수 있고, 예를 들어, 상기 발광 소자(10)의 캐소드 전극에 연결될 수 있다.
본 개시 사항의 일 실시예에 있어서, 상기 제1 외곽 전극(103a)은 상기 복수의 발광 소자(10)의 일측면과 마주하며 배치될 수 있고, 상기 제2 외곽 전극(103b)은 상기 제1 외곽 전극(103a)에 대향하여 타측에 배치될 수 있다. 또한, 상기 제1 및 제2 외곽 전극(103a, 103b)은 상기 기판의 일측면 및 타측면에 각각 평행하게 배치되어 긴 사각형의 형태로 형성될 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니며, 외곽 전극의 형태는 제한적이지 않을 수 있다.
본 개시 사항의 실시예에 있어서, 상기 외곽 전극(103a, 103b)은 2개의 외곽 전극을 포함할 수 있으나, 이에 한정되는 것은 아니다. 몇몇 실시예에 있어서, 외곽 전극은 상기 기판(101)의 가장자리에 인접하여 4개의 측면 근처에 각각 형성될 수 있고, 적어도 2개의 외곽 전극을 포함할 수 있다.
상기 제1 및 제2 외곽 전극(103a, 103b)은 상기 복수의 발광 소자(10)에 전원을 공급하기 위해 배치될 수 있고, 공통의 애노드 전극 및 공통의 캐소드 전극으로 형성되어 상기 복수의 발광 소자(10)와 서로 전기적으로 상호 연결될 수 있다. 예를 들어, 하나의 제1 외곽 전극(103a)이 다수의 발광 소자들(10)의 애노드 전극에 공통으로 연결될 수 있으며, 하나의 제2 외곽 전극(103b)이 다수의 발광 소자들(10)의 캐소드 전극에 공통으로 연결될 수 있다. 하지만 본 개시 사항이 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 각 발광 소자(10) 마다 외곽 전극들(103a, 103b)을 별도로 연결함으로써, 상기 발광 소자(10)들을 개별 구동 시킬 수 있다. 또한, 상기 발광 소자 모듈(100)은 상기 발광 소자(10)들을 제어하기 위한 제어부를 더 포함할 수 있으며, 상기 제어부에 의해 상기 복수의 발광 소자(10)의 구동을 제어할 수 있다.
상기 제1 및 제2 외곽 전극(103a, 103b)은 전도성 물질로 형성될 수 있고, 예를 들어, 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al) 및 니켈(Ni)과 같은 금속 물질로 형성될 수 있다.
상기 복수의 발광 소자(10)는 도 2A에 도시한 바와 같이 6x6로 배열될 수 있으나, 이에 한정되는 것은 아니며, 몇몇 실시예에 있어서, 다양한 행렬로 배열될 수 있고, 또는 엇갈려 배열될 수도 있다. 상기 복수의 발광 소자(10)는 상기 기판(101) 상에 서로 동일 평면에 6x6로 배열된 발광 소자(10)들을 포함할 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 상기 복수의 발광 소자(10)는 적어도 3개의 발광 소자(10)를 포함할 수 있다.
상기 복수의 발광 소자(10)는 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 예를 들어, 제1 행에 배치된 복수의 발광 소자(10)는 순차적으로 적색광, 녹색광 및 청색광을 각각 방출할 수 있으나, 본 개시 사항이 이에 한정되는 것은 아니다. 예를 들어, 각 행 내의 내의 발광 소자들은 동일한 색상의 광을 방출할 수도 있다. 예컨대, 제1 행 내의 발광 소자들은 적색광을 방출하고, 제2 행 내의 발광 소자들은 녹색광을 방출하며, 제3 행 내의 발광 소자들은 청색광을 방출할 수 있다.
다른 실시예에 있어서, 상기 발광 소자(10)는 각각 수직 방향으로 적층된 제1 LED 적층, 제2 LED 적층 및 제3 LED 적층을 포함할 수 있다. 이에 따라, 하나의 발광 소자(10)가 적색광, 녹색광, 및 청색광을 방출할 수 있는 하나의 픽셀을 구성할 수 있다.
상기 발광 소자(10)는 평면도에서 보아 장축 및 단축을 갖는 직사각형 형상의 외형을 가질 수 있다. 예를 들어, 장축 길이는 100um 이하의 크기를 가질 수 있으며, 단축 길이는 70um 이하의 크기를 가질 수 있다. 복수의 발광 소자(10)는 대체로 유사한 외형 및 크기를 가질 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비화물 (aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 녹색광 또는 청색광을 방출하는 발광 소자(10b 또는 10c)의 경우, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 화합물 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 2C에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 실시예에 있어서, 메사(M)는 그 주변에 제1 도전형 반도체층(21)을 노출시키도록 형성된다. 다른 실시예에서, 메사(M)를 관통하여 제1 도전형 반도체층(21)을 노출시키는 관통홀이 형성될 수도 있다.
일 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 평평한 광 방출면을 가질 수 있다. 다른 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 광 방출면 측에 표면 텍스쳐링에 의한 요철 패턴을 가질 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다. 예를 들어, 제1 도전형 반도체층(21)의 광 방출면에 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2 내지 3um 일 수 있다.
제1 도전형 반도체층(21)의 표면에 요철 패턴을 형성함으로써 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 발광 소자들(10: 10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으며, 이에 따라, 발광 소자들(10: 10a, 10b, 10c)에서 방출되는 광의 지향각을 균일화할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 발광 소자들(10: 10a, 10b, 10c) 중 적어도 하나는 요철 패턴을 포함하지 않고 평탄한 면을 가질 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
제1 콘택 패드(53)는 노출된 제1 도전형 반도체층(21) 상에 배치된다. 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택할 수 있다. 예를 들어, 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택하는 오믹 금속층으로 형성될 수 있다. 제1 콘택 패드(53)의 오믹 금속층은 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다. 제1 콘택 패드(53)는 생략될 수도 있다.
제2 콘택 패드(55)는 오믹 콘택층(27) 상에 배치될 수 있다. 제2 콘택 패드(55)는 오믹 콘택층(27)에 전기적으로 접속한다. 제2 콘택 패드(55)는 생략될 수도 있다.
절연층(59)은 메사(M), 오믹 콘택층(27), 제1 콘택 패드(53), 및 제2 콘택 패드(55)를 덮는다. 절연층(59)은 제1 콘택 패드(53) 및 제2 콘택 패드(55)를 노출시키는 개구부들(59a, 59b)을 갖는다. 절연층(59)은 단일층 또는 다중층으로 형성될 수 있다.
제1 전극 패드(61) 및 제2 전극 패드(63)는 절연층(59) 상에 배치된다. 제1 전극 패드(61)는 제1 콘택 패드(53)의 상부로부터 메사(M)의 상부로 연장될 수 있으며, 제2 전극 패드(63)는 메사(M) 상부 영역 내에 배치될 수 있다. 제1 전극 패드(61)는 개구부(59a)를 통해 제1 콘택 패드(53)에 접속할 수 있으며, 제2 전극 패드(63)는 제2 콘택 패드(55)에 전기적으로 접속될 수 있다. 제1 전극 패드(61)가 직접 제1 도전형 반도체층(21)에 오믹 콘택할 수도 있으며, 이 경우, 제1 콘택 패드(53)은 생략될 수 있다. 또한, 제2 콘택 패드(55)가 생략된 경우, 제2 전극 패드(63)는 오믹 콘택층(27)에 직접 접속할 수 있다.
제1 및/또는 제2 전극 패드들(61, 63)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(61, 63)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다. 예를 들어, 제1 및 제2 전극 패드들(61, 63)은 최상단에 Ti층 또는 Cr층을 포함하고, 그 아래에 Au층을 포함할 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(61, 63)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 콘택 패드(55) 또는 제2 전극 패드(63)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다.
본 실시예에 있어서, 본딩 와이어들(W1)은 제1 및 제2 전극 패드들(61, 63)에 결합될 수 있다. 본딩 와이어들(W1)은 제2 도전형 반도체층(25) 측에서 제1 및 제2 전극 패드들(61, 63)에 본딩될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 본딩 와이어들(W1)은 제1 도전형 반도체층(21) 측에서 본딩될 수 있다.
도 2D는 또 다른 실시예에 따른 발광 소자(10')를 설명하기 위한 개략적인 단면도이다.
도 2D를 참조하면, 발광 소자(10')는 제1 도전형 반도체층(21), 활성층(23), 제2 도전형 반도체층(25), 오믹 콘택층(27), 및 비아(31)를 포함할 수 있다. 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)은 성장 기판 상에서 성장될 수 있다. 성장 기판은 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 제1 도전형 반도체층(21)으로부터 제거될 수 있다. 이에 따라, 제1 도전형 반도체층(21)의 상면이 노출된다. 제2 도전형 반도체층(25) 상에 오믹 콘택층(27)이 배치되고, 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 관통하여 상기 오믹 콘택층(27)에 전기적으로 접속하는 비아(31)가 형성될 수 있다. 비아(31)는 제1 도전형 반도체층(21) 및 활성층(23)으로부터 전기적으로 절연되며, 이를 위해 비아(31) 내에 절연층이 형성될 수 있다.
본딩 와이어들(W1)은 성장 기판이 제거되어 노출된 제1 도전형 반도체층(21) 및 비아(31)에 결합될 수 있다. 본딩 와이어(W1)를 연결하기 위해 제1 도전형 반도체층(21) 상에 제1 콘택 패드(53) 또는 제1 전극 패드(61)가 형성될 수도 있다.
도 2E는 또 다른 실시예에 따른 발광 소자(10”를 설명하기 위한 개략적인 단면도이다. 도 2D를 참조하여 설명한 실시예에 있어서 성장 기판이 제거되지만, 본 실시예에 있어서, 성장 기판(51)이 잔류한다. 한편, 비아(35)는 성장 기판(51)을 관통하여 제1 도전형 반도체층(21)에 전기적으로 접속할 수 있다. 한편, 측면 전극(37)이 성장 기판(37)의 측면을 따라 오믹 콘택층(27)에 전기적으로 접속할 수 있다. 측면 전극(37)은 제1 도전형 반도체층(21) 및 활성층(23)으로부터 전기적으로 절연되며, 이를 위해 성장 기판(51), 제1 도전형 반도체층(21), 및 활성층(23)의 측면을 따라 절연층이 형성될 수 있다. 본딩 와이어드들(W1)은 비아(35) 및 측면 전극(37)을 통해 제1 도전형 반도체층(21) 측에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)에 전기적으로 연결될 수 있다.
비아(35) 대신에 제1 도전형 반도체층(21)에 전기적으로 접속하는 측면 전극이 성장 기판(51)의 측면에 형성될 수도 있다. 또한, 측면 전극(37) 대신에 성장 기판(51), 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 관통하여 오믹 콘택층(27)에 전기적으로 접속하는 비아가 형성될 수도 있다.
접착층(111)은 상기 기판(101) 및 상기 복수의 발광 소자(10) 사이에 개재될 수 있다. 상기 접착층(111)을 통해 상기 발광 소자(10)들이 상기 기판(101) 상에 배열될 수 있다. 상기 접착층(111)은 상기 기판(101)의 상면에 배열된 상기 복수의 발광 소자(10)의 폭보다 넓은 폭으로 형성될 수 있다. 또한, 상기 접착층(111)은 상기 제1 및 제2 외곽 전극(103a, 103b)과 이격될 수 있다.
상기 접착층(111)은 비전도성 물질을 포함할 수 있다. 예를 들어, 상기 비전도성 물질은 접착 페이스트, 접착제 및 필름 등일 수 있다. 본 실시예에 있어서, 상기 접착층(111)은 비전도성 접착 페이스트를 코팅하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
본딩 와이어(W1)는 상기 복수의 발광 소자(10)를 전기적으로 연결할 수 있다. 예를 들어, 상기 본딩 와이어(W1)는 상기 발광 소자(10)의 n형 전극 및 상기 발광 소자(10)와 인접한 발광 소자(10)의 p형 전극을 연결할 수 있다. 이와 같이, 상기 본딩 와이어(W1)는 상기 복수의 발광 소자(10)를 적어도 2개 전기적으로 연결할 수 있다. 또한, 상기 본딩 와이어(W1)는 전원 공급을 위한 상기 제1 및 제2 외곽 전극(103a, 103b) 및 상기 제1 및 제2 외곽 전극(103a, 103b)과 인접한 상기 발광 소자(10)에 각각 형성되어 전원을 공급할 수 있다. 상기 본딩 와이어(W1)는 각각 본딩되는 위치 간에 가능한 한 짧은 길이로 형성될 수 있고, 이에 따라 상기 본딩 와이어(W1)에 의한 광 간섭을 줄일 수 있다.
상기 본딩 와이어(W1)는 와이어가 본딩되는 위치에 와이어를 상부에서 내려 눌러 본딩할 수 있다. 상기 본딩 와이어(W1)는 전도성 물질을 포함할 수 있고, 전도성이 우수한 금속 물질로 형성될 수 있다. 예를 들어, 상기 본딩 와이어(W1)는 Au, Ag 및 Cu 등의 단일 금속이거나 이들의 합금으로 형성될 수도 있다.
한편, 본 실시예에 있어서, 상기 복수의 발광 소자(10)를 전기적으로 연결하기 위한 금속 배선으로 본딩 와이어(W1)를 형성하였으나, 이에 한정되는 것은 아니며, 에어 브리지(air bridge) 공정으로 형성할 수도 있다.
상기 기판(101) 상에 상기 복수의 발광 소자(10)를 둘러싸고 몰딩층(113)이 배치될 수 있다. 상기 몰딩층(113)의 측면은 상기 기판(101)의 측면과 동일 축상에 형성될 수 있다. 이에 따라, 상기 몰딩층(113)의 폭과 상기 기판(101)의 폭은 동일하게 형성될 수 있다. 상기 몰딩층(113)은 상기 본딩 와이어(W1)를 덮을 수 있고, 상기 본딩 와이어(W1)의 최대 높이보다 더 높게 형성될 수 있다. 따라서, 상기 몰딩층(113)은 상기 발광 소자(10) 및 상기 본딩 와이어(W1)가 외부 충격에 의해 손상되는 것을 방지할 수 있고, 투습을 방지하여 상기 발광 소자 모듈(100)의 신뢰성을 향상시킬 수 있다.
본 개시 사항에 있어서, 상기 몰딩층(113)은 단일층으로 형성되나, 이에 한정되는 것은 아니며, 복수의 층으로 형성될 수 있다. 상기 몰딩층(113)은 아크릴계, 실리콘계, 또는 우레탄계 수지를 포함할 수 있다. 상기 몰딩층(113)은 광 흡수제 또는 염료를 더 포함할 수 있다. 상기 몰딩층(113)은 투명할 수도 있고, 흑색, 백색 및 회색일 수 있다. 예를 들어, 상기 몰딩층(113)이 흑색 몰딩층으로 형성될 경우 상기 기판(101)에 의한 색감 차이를 개선하여 추출되는 광의 균일도를 향상시킬 수 있다. 또한, 상기 몰딩층(113)이 상기 복수의 발광 소자(10)를 감싸고 있어 측면으로 추출되는 광을 차단시켜, 좌우 시야각은 줄어들고, 인접하는 픽셀 간의 경계선이 보이는 것을 방지할 수 있다. 또한, 상기 패널 기판(1100) 상에 위치하는 복수개의 발광 소자 모듈들간의 경계선이 보이는 것을 방지하기 위해 추가 몰딩층이 더 포함될 수 있다.
이하의 다른 실시예에서는 설명의 중복을 피하기 위해 상술한 실시예와 다른 점을 위주로 설명하며, 동일한 구성부에 대해서는 간략하게 설명하거나 생략하기로 한다.
도 3은 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈(200)을 설명하기 위한 개략적인 평면도이다.
도 3을 참조하면, 상기 발광 소자 모듈(200)은 제1 및 제2 외곽 전극(203a, 203b)을 제외하면, 도 2A와 동일하게 형성될 수 있다.
본 개시 사항의 실시예에 있어서, 발광 소자(20)들이 6x6의 행렬로 배열될 수 있다. 상기 복수의 발광 소자(20)에 전원 공급을 위해 상기 제1 및 제2 외곽 전극(203a, 203b)은 발광 소자(20)들로부터 이격하여 각 행의 양 끝에 위치한 발광 소자(20)들에 나란하게 형성될 수 있다. 이에 따라, 본 실시예에 있어서, 상기 제1 및 제2 외곽 전극(203a, 203b)은 적어도 12개의 외곽 전극을 포함할 수 있다. 상세하게는, 상기 제1 외곽 전극(203a)은 6개의 외곽 전극을 포함할 수 있고, 상기 제2 외곽 전극은(203b)도 6개의 외곽 전극을 포함할 수 있다. 하지만 본 개시 사항이 이에 한정되는 것은 아니며, 상기 외곽 전극은 상기 발광 소자(20)의 배열 및 용도에 따라 개수와 배치를 결정할 수 있다. 인접한 발광 소자들(20)은 본딩 와이어(W2)에 의해 연결될 수 있다.
본 실시예에 있어서, 제1 행에 배열된 발광 소자(20)는 적색광을 방출할 수 있고, 제2 행에 배열된 발광 소자(20)는 녹색광을 방출할 수 있고, 제3 행에 배열된 발광 소자(20)는 청색광을 방출할 수 있으나, 이에 한정되는 것은 아니다.
도 4는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈(300)를 설명하기 위한 개략적인 평면도이다.
도 4를 참조하면, 상기 발광 소자 모듈(300)은 발광 소자(30)의 배열을 제외하고, 도 2A와 동일하게 형성될 수 있다. 상기 복수의 발광 소자(30)는 상기 기판(301)의 일측으로부터 반대측으로 6열로 배열될 수 있고, 인접한 2행의 발광 소자들(30)은 지그재그로 배열될 수 있다. 상기 복수의 발광 소자(30)는 본딩 와이어(W3)를 통해 전기적으로 연결될 수 있고, 이에 따라, 상기 복수의 발광 소자(30)의 배열은 전기적 연결에 따른 제약을 받지 않을 수 있다.
도 5A 및 도 5B는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈(400)을 설명하기 위한 개략적인 평면도 및 단면도이다.
도 5A 및 도 5B를 참조하면, 상기 발광 소자 모듈(400)은 제1, 제2, 제3 및 제4 외곽 전극(403a, 403b, 403c, 403d) 및 발광 소자(40)를 제외하고, 도 2A 및 도 2B와 동일하게 형성될 수 있다. 상기 발광 소자 모듈(400)은 기판(401) 상에 배열된 4개의 발광 소자(40)를 포함할 수 있고, 상기 제1, 제2, 제3 및 제4 외곽 전극(403a, 403b, 403c, 403d)들이 상기 기판(401)의 4 측면을 따라 배치될 수 있다. 상기 제1, 제2 및 제3 외곽 전극(403a, 403b, 403c)은 적어도 상기 발광 소자(40)의 수만큼 형성될 수 있고, 상기 제1, 제2 및 제3 외곽 전극(403a, 403b, 403c)들은 서로 이격될 수 있다. 본 실시예에 있어서, 상기 제1, 제2 및 제3 외곽 전극(403a, 403b, 403c)은 동일 간격 및 동일 형상으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 발광 소자(40)의 배치에 따라 간격 및 형상을 다양하게 형성할 수 있다.
접착층(411)은 상기 기판(401) 및 상기 복수의 발광 소자(40) 사이에 개재될 수 있다.
상기 제1, 제2, 제3 및 제4 외곽 전극(403a, 403b, 403c, 403d)을 통해 상기 발광 소자(40)에 전원이 공급될 수 있다. 예를 들어, 상기 제1, 제2 및 제3 외곽 전극(403a, 403b, 403c)은 본딩 와이어(W4)에 의해 상기 발광 소자(40)의 각 LED 적층의 p형 반도체층에 연결될 수 있고, 상기 제4 외곽 전극(403d)은 상기 4개의 발광 소자(40)의 n형 반도체층에 공통으로 연결되어 전원을 공급할 수 있다. 상기 본딩 와이어(W4)는 상기 제1, 제2, 제3 및 제4 외곽 전극(403a, 403b, 403c, 403d)과 상기 발광 소자(40)의 배열에 따라 다양한 방향으로 본딩될 수 있다. 예를 들어, 상기 발광 소자(40)는 제1 범프 패드(40a), 제2 범프 패드(40b), 제3 범프 패드(40c) 및 제4 범프 패드(40d)를 포함할 수 있다. 상기 제1 범프 패드(40a)는 상기 제1 외곽 전극(403a)과 전기적으로 연결될 수 있고, 상기 제2 범프 패드(40b)는 상기 제2 외곽 전극(403b)과 전기적으로 연결될 수 있고, 상기 제3 범프 패드(40c)는 상기 제3 외곽 전극(403c)과 전기적으로 연결될 수 있다. 또한, 상기 제4 범프 패드(40d)는 인접한 발광 소자의 제4 범프 패드(40d)와 전기적으로 연결될 수 있고, 최종적으로는 상기 제4 외곽 전극(403d)과 연결되어 전원을 공급받을 수 있다.
본 실시예에 있어서, 상기 발광 소자(40)는 4개의 발광 소자(40)를 포함하고 있으나, 이에 한정되는 것은 아니며, 적어도 하나의 발광 소자(40)를 포함할 수 있다. 또한, 상기 발광 소자(40)가 배치되는 수에 따라 상기 외곽 전극의 개수도 변경될 수 있다.
상기 발광 소자(40)는 하나의 픽셀이 수직 방향으로 적층된 제1 LED 적층, 제2 LED 적층 및 제3 LED 적층을 포함할 수 있다. 상기 제1 LED 적층은 상기 제2 및 제3 LED 적층보다 장파장의 광을 방출할 수 있으며, 상기 제2 LED 적층은 상기 제3 LED 적층보다 장파장의 광을 방출할 수 있다. 예를 들어, 상기 제1 LED 적층은 청색광을 방출할 수 있고, 상기 제2 LED 적층은 녹색광을 방출할 수 있고, 상기 제3 LED 적층은 적색광을 방출할 수 있다.
제1 범프 패드(40a), 제2 범프 패드(40b), 제3 범프 패드(40c) 및 제4 범프 패드(40d)가 제1 LED 적층, 제2 LED 적층 및 제3 LED 적층에 전기적으로 연결된다.
도 6A는 본 개시 사항의 다른 실시예에 따른 발광 소자 모듈(500)을 설명하기 위한 개략적인 단면도이고, 도 6B는 도 6A의 발광 소자 모듈(500)을 적용한 디스플레이 장치(2000)를 설명하기 위한 개략적인 단면도이다.
도 6A를 참조하면, 상기 발광 소자 모듈(500)은 제1 및 제2 외곽 전극(503a, 503b)을 제외하고, 도 2B와 동일하게 형성될 수 있다. 상기 제1 및 제2 외곽 전극(503a, 503b)은 상기 기판(501)의 측면을 덮도록 형성될 수 있다. 보다 상세하게는, 상기 제1 및 제2 외곽 전극(503a, 503b)은 상기 기판(501)의 상면 및 하면의 적어도 일부분들에 형성될 수 있고, 상기 기판(501)의 상면 및 하면에 형성된 상기 제1 및 제2 외곽 전극(503a, 503b)의 부분들을 연결하며 상기 기판(501)의 측면을 덮도록 형성될 수 있다.
접착층(511)은 상기 기판(501) 및 상기 복수의 발광 소자(50) 사이에 개재되어 배치될 수 있다.
본 실시예에 있어서, 상기 제1 외곽 전극(503a)은 본딩 와이어(W5)에 의해 상기 복수의 발광 소자(50)의 p형 반도체층으로 연결될 수 있고, 상기 제2 외곽 전극(503b)은 n형 반도체층으로 연결될 수 있으나, 이에 한정되는 것은 아니다.
도 6B를 참조하면, 상기 발광 소자 모듈(500)은 패널 기판(5100) 상에 도 1B와 동일하게 형성될 수 있다. 상기 패널 기판(5100) 상면의 패드(5110)와 상기 기판(501)의 제1 및 제2 외곽 전극(503a, 503b) 사이에 본딩제(5120)가 개재될 수 있고, 상기 패드(5110)와 상기 제1 및 제2 외곽 전극(503a, 503b)은 상기 본딩제(5120)에 의해 본딩될 수 있다. 보다 상세하게는, 상기 패널 기판(5100) 상의 패드(5110) 및 상기 제1 및 제2 외곽 전극(503a, 503b)이 상기 본딩제(5120)와 접하며 본딩될 수 있다. 상기 본딩제(5120)는 솔더볼일 수 있고, 상기 기판(501)은 볼 그리드 어레이(BGA)를 통해 본딩될 수 있다. 하지만 본 개시 사항이 이에 한정되는 것은 아니며, 솔더링, 에폭시 본딩 및 이방성 도전 필름(ACF) 본딩 등에 의해 연결될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 상기 실시예에만 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 실장되는 복수의 발광 소자;
    상기 기판 및 상기 발광 소자 사이에 개재되는 접착층; 및
    상기 복수의 발광 소자를 전기적으로 연결하는 본딩 와이어들을 포함하고,
    상기 기판은 적어도 일부 영역에 외곽 전극을 포함하고, 상기 접착층은 비전도성 물질을 갖는 발광 소자 모듈.
  2. 청구항 1에 있어서,
    상기 기판은 비전도성 물질로 형성된 발광 소자 모듈.
  3. 청구항 1에 있어서,
    상기 복수의 발광 소자는 서로 다른 파장의 광을 방출하는 발광 소자 모듈.
  4. 청구항 3에 있어서,
    상기 복수의 발광 소자는 각각 청색광, 녹색광 및 적색광을 방출하는 발광 소자 모듈.
  5. 청구항 3에 있어서,
    상기 복수의 발광 소자 각각은 제1 LED 적층, 제2 LED 적층 및 제3 LED 적층을 포함하고,
    상기 제1, 제2 및 제3 LED 적층은 각각 적색광, 청색광 및 녹색광을 방출하는 발광 소자 모듈.
  6. 청구항 5에 있어서,
    상기 기판은 적어도 4개의 외곽 전극을 포함하는 발광 소자 모듈.
  7. 청구항 1에 있어서,
    상기 복수의 발광 소자는 상기 기판 상에 매트릭스 형태로 배열된 발광 소자 모듈.
  8. 청구항 1에 있어서,
    상기 복수의 발광 소자는 상기 기판 상에 지그재그 형태로 배열된 발광 소자 모듈.
  9. 청구항 1에 있어서,
    상기 본딩 와이어는 상기 복수의 발광 소자 및 외곽 전극을 전기적으로 연결하는 발광 소자 모듈.
  10. 청구항 9에 있어서,
    상기 본딩 와이어는 금속 물질로 형성된 발광 소자 모듈.
  11. 청구항 1에 있어서,
    상기 기판은 적어도 2개의 외곽 전극을 포함하는 발광 소자 모듈.
  12. 청구항 11에 있어서,
    상기 외곽 전극은 제1 외곽 전극 및 제2 외곽 전극을 포함하고,
    상기 제1 외곽 전극은 상기 기판의 일측면과 인접하여 평행하게 배치되고, 상기 제2외곽 전극은 상기 제1 외곽 전극과 마주보며 상기 기판의 타측면에 인접하여 배치되는 발광 소자 모듈.
  13. 청구항 1에 있어서,
    상기 외곽 전극은 상기 기판을 관통하며 형성되는 발광 소자 모듈.
  14. 청구항 1에 있어서,
    상기 외곽 전극은 상기 기판의 측면을 덮는 발광 소자 모듈.
  15. 청구항 1에 있어서,
    상기 발광 소자를 둘러싸는 몰딩층을 더 포함하는 발광 소자 모듈.
  16. 패널 기판; 및
    상기 패널 기판 상에 배열된 복수의 발광 소자 모듈을 포함하고,
    상기 복수의 발광 소자 모듈은 각각,
    기판;
    상기 기판 상에 실장되는 복수의 발광 소자;
    상기 기판 및 상기 발광 소자 사이에 개재되는 접착층; 및
    상기 복수의 발광 소자를 전기적으로 연결하는 본딩 와이어들을 포함하고,
    상기 기판은 적어도 일부 영역에 외곽 전극을 포함하고, 상기 접착층은 비전도성 물질을 갖는 디스플레이 장치.
  17. 청구항 16에 있어서,
    상기 기판은 비전도성 물질로 형성된 디스플레이 장치.
  18. 청구항 16에 있어서,
    상기 본딩 와이어는 상기 발광 소자 및 외곽 전극을 전기적으로 연결하는 디스플레이 장치.
  19. 청구항 18에 있어서,
    상기 본딩 와이어는 전도성 물질로 형성된 디스플레이 장치.
  20. 청구항 16에 있어서,
    상기 기판 상에 적어도 2개의 외곽 전극을 포함하는 디스플레이 장치.
PCT/KR2021/006872 2020-06-03 2021-06-02 발광 소자 모듈 및 이를 포함하는 디스플레이 장치 Ceased WO2021246776A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063033912P 2020-06-03 2020-06-03
US63/033,912 2020-06-03
US202163178210P 2021-04-22 2021-04-22
US63/178,210 2021-04-22
US17/335,788 US11735569B2 (en) 2020-06-03 2021-06-01 Light emitting device module and display apparatus having the same
US17/335,788 2021-06-01

Publications (1)

Publication Number Publication Date
WO2021246776A1 true WO2021246776A1 (ko) 2021-12-09

Family

ID=78486015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/006872 Ceased WO2021246776A1 (ko) 2020-06-03 2021-06-02 발광 소자 모듈 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230343759A1 (ko)
CN (1) CN214672654U (ko)
WO (1) WO2021246776A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914261B2 (en) * 2003-10-10 2005-07-05 Lambda Opto Technology Co., Ltd. Light emitting diode module
KR20110115506A (ko) * 2010-04-15 2011-10-21 삼성엘이디 주식회사 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
US20140317975A1 (en) * 2006-10-05 2014-10-30 GE Lighting Solutions, LLC Led backlight system for cabinet sign
KR20150009418A (ko) * 2012-04-11 2015-01-26 가부시키가이샤 리키드 디자인 시스템즈 조명 장치 및 액정표시장치
KR101841892B1 (ko) * 2008-10-28 2018-03-23 더 리젠츠 오브 더 유니버시티 오브 미시간 별개의 적색, 녹색 및 청색 서브엘리먼트를 갖는 적층형 백색 ｏｌｅｄ
US20200066691A1 (en) * 2017-12-20 2020-02-27 Seoul Viosys Co., Ltd. Led unit for display and display apparatus having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120018768A1 (en) * 2010-07-26 2012-01-26 Intematix Corporation Led-based light emitting devices
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914261B2 (en) * 2003-10-10 2005-07-05 Lambda Opto Technology Co., Ltd. Light emitting diode module
US20140317975A1 (en) * 2006-10-05 2014-10-30 GE Lighting Solutions, LLC Led backlight system for cabinet sign
KR101841892B1 (ko) * 2008-10-28 2018-03-23 더 리젠츠 오브 더 유니버시티 오브 미시간 별개의 적색, 녹색 및 청색 서브엘리먼트를 갖는 적층형 백색 ｏｌｅｄ
KR20110115506A (ko) * 2010-04-15 2011-10-21 삼성엘이디 주식회사 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
KR20150009418A (ko) * 2012-04-11 2015-01-26 가부시키가이샤 리키드 디자인 시스템즈 조명 장치 및 액정표시장치
US20200066691A1 (en) * 2017-12-20 2020-02-27 Seoul Viosys Co., Ltd. Led unit for display and display apparatus having the same

Also Published As

Publication number Publication date
US20230343759A1 (en) 2023-10-26
CN214672654U (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
WO2021060878A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020231131A1 (en) Light emitting package
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020231108A1 (en) Light emitting chip
WO2020036423A1 (ko) 발광 소자
WO2021054702A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
WO2021086026A1 (ko) Led 디스플레이 장치
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020231107A1 (en) Led chip and manufacturing method of the same
WO2019093533A1 (ko) 복수의 픽셀들을 포함하는 디스플레이용 발광 다이오드 유닛 및 그것을 갖는 디스플레이 장치
WO2017146476A1 (ko) 디스플레이 장치 및 그의 제조 방법
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2021125780A1 (ko) 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널
EP3970204A1 (en) Light emitting chip
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
EP3970202A1 (en) Led chip and manufacturing method of the same
WO2021080311A1 (ko) Led 디스플레이 장치
WO2021149984A1 (ko) 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2017150804A1 (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21817799

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21817799

Country of ref document: EP

Kind code of ref document: A1