WO2021246311A1

WO2021246311A1 - 撮像装置および電子機器

Info

Publication number: WO2021246311A1
Application number: PCT/JP2021/020398
Authority: WO
Inventors: ルォンフォン朝倉
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2020-06-05
Filing date: 2021-05-28
Publication date: 2021-12-09
Also published as: US12088942B2; US20230239593A1

Abstract

本開示に係る撮像装置は、それぞれ光電変換素子（２０）を含み、行列状の配列で配置される複数の画素（１１０）と、配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群（１６）と、配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線（ＶＳＬ）と、を備え、複数の画素は、配列の各行のうち少なくとも１つの行の行方向に整列する各画素において、制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素（１１０ＧＳ）と、制御線群に含まれる複数の制御線のうち第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素（１１０ＲＳ）と、を含む。

Description

撮像装置および電子機器

　本開示は、撮像装置および電子機器に関する。

　受光素子を含む画素を行列状の配列で配置した画素アレイにおける撮像方式の一つとしてグローバルシャッタ方式（以下、ＧＳ方式）が知られている。ＧＳ方式は、画素アレイにおける露光の同時性を保証するもので、幾つかの構成が提案されている。代表的な例として、例えば受光素子が露光により生成した電荷を一時的に蓄積するメモリ領域を有し、メモリ領域を利用することで、露光開始および終了時間の画素アレイの全体を通じた同時化を可能とした構成が知られている。

　ところで、画素アレイに配置される画素に対して、主たる撮像画像を得るための画素（メイン画素と呼ぶ）と、メイン画素とは異なる機能を実現するための画素（サブ画素と呼ぶ）と、を混載させる構成が提案されている。サブ画素により実現される機能の例としては、サブ画素による撮像結果を用いたＡＦ機能や、サブ画素による撮像画像を動画として出力しメイン画素による撮像の補助を行うライブビュー機能などが挙げられる。

特許第６５０８５３０号公報

　画素アレイにおいて、画素行に対してメイン画素およびサブ画素を混載する場合、サブ画素は、メイン画素とは独立したタイミングで露光および読み出しが可能であることが求められる。しかしながら、メイン画素とサブ画素とを独立したタイミングで制御可能とした場合、画素行毎の制御線がより多くなり、配線不良の増加や、画素の微細化が困難となるおそれがある。

　本開示は、画素行に対して異なる機能を実現する画素を混載する場合の構成を簡素化可能な撮像装置および電子機器を提供することを目的とする。

　本開示に係る撮像装置は、それぞれ光電変換素子を含み、行列状の配列で配置される複数の画素と、配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群と、配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線と、を備え、複数の画素は、配列の各行のうち少なくとも１つの行の行方向に整列する各画素において、制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素と、制御線群に含まれる複数の制御線のうち第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素と、を含む。

各実施形態に共通して適用可能な電子機器の一例の構成を示すブロック図である。各実施形態に共通して適用可能な撮像素子４の基本的な構成例を示すブロック図である。各実施形態に適用可能なＧＳ画素の一例の構成を示す回路図である。各実施形態に適用可能なＧＳ画素の、受光面に対して垂直な方向における断面を概略的に示す模式図である。各実施形態に適用可能なＧＳ画素における制御を示す一例のシーケンスチャートである。各実施形態に適用可能なＲＳ画素の一例の構成を示す回路図である。各実施形態に適用可能なＲＳ画素の、受光面に対して垂直な方向における断面を概略的に示す模式図である。各実施形態に適用可能なＲＳ画素における制御を示す一例のシーケンスチャートである。第１の実施形態に適用可能なメイン画素およびサブ画素の画素アレイにおける配列の例を示す模式図である。第１の実施形態に係る画素信号線の構成例を示す一例の回路図である。第１の実施形態に係る撮像素子における動作の例を示す模式図である。第１の実施形態に係る、撮像素子における動作例と、各画素のシーケンスチャートとの対応関係を説明するための模式図である。第１の実施形態に係る、撮像素子における動作例と、各画素のシーケンスチャートとの対応関係を説明するための模式図である。既存技術に係る、メイン画素およびサブ画素それぞれにＧＳ画素を適用した場合の画素信号線の構成例を示す一例の回路図である。画素行にＧＳ画素とＲＳ画素とを混載させない場合の構成例について説明するための図である。第１の実施形態の第１の変形例に適用可能な、受光面の１／２の領域が遮光部により遮光された画素の例を示す模式図である。第１の実施形態の第１の変形例に適用可能な、受光面の１／２の領域が遮光部により遮光された画素の例を示す模式図である。第１の実施形態の第１の変形例に適用可能な、画素アレイにおける像面位相差画素としてのＲＳ画素の配置の例を示す模式図である。第１の実施形態の第１の変形例に係る撮像素子における動作の例を示す模式図である。第１の実施形態の第２の変形例に適用可能な、２ＰＤ画素としてのＲＳ画素の一例の構成を示す模式図である。第１の実施形態の第２の変形例に適用可能な、画素アレイにおける２ＰＤ画素としてのＲＳ画素の配置の例を示す模式図である。第１の実施形態の第２の変形例に係るＲＳ画素の一例の構成を示す回路図である。第１の実施形態の第３の変形例に係る撮像素子における動作の例を示す模式図である。第１の実施形態の第４の変形例に係る撮像素子における動作の例を示す模式図である。第２の実施形態に係る画素信号線の構成例を示す一例の回路図である。隣接する行でＦＤを共有する例において、サブ画素としてＧＳ画素の構成を適用した場合の画素信号線の構成例を示す一例の回路図である。第４の実施形態に適用可能な、電圧保持型のＧＳ画素の一例の構成を示す回路図である。第１の実施形態およびその各変形例、第２の実施形態、ならびに、第３の実施形態に係る電子機器を使用する使用例を示す図である。本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。撮像部の設置位置の例を示す図である。

　以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。

　以下、本開示の実施形態について、下記の順序に従って説明する。
１．本開示の各実施形態に適用可能な技術
２．本開示の実施形態の概要
３．第１の実施形態
　３－１．第１の実施形態の第１の変形例
　３－２．第１の実施形態の第２の変形例
　３－３．第１の実施形態の第３の変形例
　３－４．第１の実施形態の第４の変形例
４．第２の実施形態
５．第３の実施形態
６．第４の実施形態
　６－１．本開示の技術の適用例
　６－２．移動体への適用例

［１．本開示の各実施形態に適用可能な技術］
　図１は、各実施形態に共通して適用可能な電子機器の一例の構成を示すブロック図である。図１において、電子機器１は、光学系２と、全体制御部３と、撮像素子４と、画像処理部５と、メモリ６と、記憶部７と、表示部８と、インタフェース（Ｉ／Ｆ）部９と、入力デバイス１０と、を備える。

　ここで、電子機器１としては、デジタルスチルカメラ、デジタルビデオカメラ、撮像機能付きの携帯電話やスマートフォンなどを適用することができる。また、電子機器１として、監視カメラや車載用カメラ、医療用のカメラなどを適用することも可能である。

　撮像素子４は、それぞれ光電変換素子を含む、例えば行列状の配列で配置される複数の画素を有する画素アレイを含む。光電変換素子は、受光した光を光電変換にて電荷に変換する。撮像素子４は、この複数の画素を駆動する駆動回路と、複数の画素それぞれから光電変換素子により生成された電荷に基づく画素信号を読み出す画素回路と、読み出した画素信号に基づき画像データを生成する信号処理回路と、を含む。

　光学系２は、１または複数枚のレンズの組み合わせによる主レンズと、主レンズを駆動するための機構と、を含み、被写体からの像光（入射光）を、主レンズを介して撮像素子４の受光面上に結像させる。また、光学系２は、制御信号に従いフォーカスを調整するオートフォーカス（ＡＦ）機構や、制御信号に従いズーム率を変更するズーム機構を備える。また、電子機器１は、光学系２を着脱可能とし、他の光学系２と交換できるようにしてもよい。

　画像処理部５は、撮像素子４から出力された画像データに対して所定の画像処理を実行する。例えば、画像処理部５は、フレームメモリなどによるメモリ６が接続され、撮像素子４から出力された画像データをメモリ６に書き込む。画像処理部５は、メモリ６に書き込まれた画像データに対して所定の画像処理を実行し、画像処理された画像データを再びメモリ６に書き込む。

　記憶部７は、例えばフラッシュメモリやハードディスクドライブなどの不揮発性のメモリであって、画像処理部５から出力された画像データを不揮発に記憶する。表示部８は、例えばＬＣＤ(Liquid　Crystal　Display)といった表示デバイスと、当該表示デバイスを駆動する駆動回路と、を含み、画像処理部５が出力された画像データに基づく画像を表示することができる。Ｉ／Ｆ部９は、画像処理部５から出力された画像データを外部に送信するためのインタフェースである。Ｉ／Ｆ部９としては、例えばＵＳＢ(Universal　Serial　Bus)を適用することができる。これに限らず、Ｉ／Ｆ部９は、有線通信または無線通信によりネットワークに接続可能なインタフェースであってもよい。

　入力デバイス１０は、ユーザ入力を受け付けるための操作子などを含む。電子機器１が例えばデジタルスチルカメラ、デジタルビデオカメラ、撮像機能付きの携帯電話やスマートフォンであれば、入力デバイス１０は、撮像素子４による撮像を指示するためのシャッタボタン、あるいは、シャッタボタンの機能を実現するための操作子を含むことができる。

　全体制御部３は、例えばＣＰＵ(Central　Processing　Unit)などのプロセッサと、ＲＯＭ(Read　Only　Memory)およびＲＡＭ(Random　Access　Memory)を含み、ＲＯＭに予め記憶されたプログラムに従い、ＲＡＭをワークメモリとして用いて、この電子機器１の全体の動作を制御する。例えば、全体制御部３は、入力デバイス１０に受け付けられたユーザ入力に応じて、電子機器１の動作を制御することができる。また、全体制御部３は、画像処理部５の画像処理結果に基づき、光学系２におけるＡＦ機構を制御することができる。

　図２は、各実施形態に共通して適用可能な撮像素子４の基本的な構成例を示すブロック図である。図２において、撮像素子４は、画素アレイ部１１と、垂直走査部１２と、ＡＤ(Analog　to　Digital)変換部１３と、画素信号線１６と、垂直信号線１７と、出力部１８と、素子制御部１９と、信号処理部１２０と、を含む。

　画素アレイ部１１は、それぞれ受光した光に対して光電変換を行う光電変換素子を有する複数の画素１１０を含む。光電変換素子としては、フォトダイオードを用いることができる。画素アレイ部１１において、複数の画素１１０は、水平方向（行方向）および垂直方向（列方向）に行列状（二次元格子状）に配列される。画素アレイ部１１において、画素１１０の行方向の並びをラインと呼ぶ。この画素アレイ部１１において所定数のラインから読み出された画素信号により、１フレームの画像（画像データ）が形成される。例えば、３０００画素×２０００ラインで１フレームの画像が形成される場合、画素アレイ部１１は、少なくとも３０００個の画素１１０が含まれるラインを、少なくとも２０００ライン、含む。

　また、画素アレイ部１１には、各画素１１０の行および列に対し、行毎に画素信号線１６が接続され、列毎に垂直信号線１７が接続される。画素信号線１６は、行方向に整列する各画素１１０を駆動する制御信号を供給するための複数の制御線を含む制御線群として構成される。

　画素信号線１６の画素アレイ部１１と接続されない端部は、垂直走査部１２に接続される。垂直走査部１２は、後述する素子制御部１９の制御に従い、画素１１０から画素信号を読み出す際の駆動パルスなどの制御信号を、画素信号線１６を介して画素アレイ部１１へ伝送する。垂直信号線１７の画素アレイ部１１と接続されない端部は、ＡＤ変換部１３に接続される。画素から読み出された画素信号は、垂直信号線１７を介してＡＤ変換部１３に伝送される。

　画素からの画素信号の読み出し制御について、概略的に説明する。画素からの画素信号の読み出しは、露光により光電変換素子に蓄積された電荷を浮遊拡散層（ＦＤ；Floating　Diffusion）に転送し、浮遊拡散層において転送された電荷を電圧に変換することで行う。浮遊拡散層において電荷が変換された電圧は、アンプを介して垂直信号線１７に出力される。

　より具体的には、画素１１０において、露光中は、光電変換素子と浮遊拡散層との間をオフ（開）状態として、光電変換素子において、光電変換により入射された光に応じて生成された電荷を蓄積させる。露光終了後、画素信号線１６を介して供給される選択信号に応じて浮遊拡散層と垂直信号線１７とを接続する。さらに、画素信号線１６を介して供給されるリセットパルスに応じて浮遊拡散層を電源電圧ＶＤＤまたは黒レベル電圧の供給線と短期間において接続し、浮遊拡散層をリセットする。垂直信号線１７には、浮遊拡散層のリセットレベルの電圧（電圧Ｐとする）が出力される。その後、画素信号線１６を介して供給される転送パルスにより光電変換素子と浮遊拡散層との間をオン（閉）状態として、光電変換素子に蓄積された電荷を浮遊拡散層に転送する。垂直信号線１７に対して、浮遊拡散層の電荷量に応じた電圧（電圧Ｑとする）が出力される。

　ＡＤ変換部１３は、垂直信号線１７毎に設けられたＡＤ変換器１３００と、参照信号生成部１４と、水平走査部１５と、を含む。ＡＤ変換器１３００は、画素アレイ部１１の各列（カラム）に対してＡＤ変換処理を行うカラムＡＤ変換器である。ＡＤ変換器１３００は、垂直信号線１７を介して画素１１０から供給された画素信号に対してＡＤ変換処理を施し、ノイズ低減を行う相関二重サンプリング（ＣＤＳ：Correlated　Double　Sampling）処理のための２つのディジタル値（電圧Ｐおよび電圧Ｑにそれぞれ対応する値）を生成する。ＡＤ変換器１３００の構成および処理の具体例については、後述する。

　ＡＤ変換器１３００は、生成した２つのディジタル値を信号処理部１２０に供給する。信号処理部１２０は、ＡＤ変換器１３００から供給される２つのディジタル値に基づきＣＤＳ処理を行い、ディジタル信号による画素信号（画素データ）を生成する。信号処理部１２０により生成された画素データは、撮像素子４の外部に出力される。

　信号処理部１２０から出力された画像データは、例えば画像処理部５に供給され、例えばフレームバッファであるメモリ６に順次記憶される。フレームバッファに１フレーム分の画素データが記憶されると、記憶された画素データが１フレームの画像データとしてフレームバッファから読み出される。

　参照信号生成部１４は、素子制御部１９から入力されるＡＤＣ制御信号に基づき、各ＡＤ変換器１３００が画素信号を２つのディジタル値に変換するために用いるランプ信号ＲＡＭＰを生成する。ランプ信号ＲＡＭＰは、レベル（電圧値）が時間に対して一定の傾きで低下する信号、または、レベルが階段状に低下する信号である。参照信号生成部１４は、生成したランプ信号ＲＡＭＰを、各ＡＤ変換器１３００に供給する。参照信号生成部１４は、例えばＤＡ(Digital　to　Analog)変換回路などを用いて構成される。

　水平走査部１５は、素子制御部１９の制御の下、各ＡＤ変換器１３００を所定の順番で選択する選択走査を行うことによって、各ＡＤ変換器１３００が一時的に保持している各ディジタル値を信号処理部１２０へ順次出力させる。水平走査部１５は、例えばシフトレジスタやアドレスデコーダなどを用いて構成される。

　素子制御部１９は、垂直走査部１２、ＡＤ変換部１３、参照信号生成部１４および水平走査部１５などの駆動制御を行う。素子制御部１９は、垂直走査部１２、ＡＤ変換部１３、参照信号生成部１４および水平走査部１５の動作の基準となる各種の駆動信号を生成する。素子制御部１９は、外部（例えば全体制御部３）から供給される垂直同期信号または外部トリガ信号と、水平同期信号とに基づき、垂直走査部１２が画素信号線１６を介して各画素１１０に供給するための制御信号を生成する。素子制御部１９は、生成した制御信号を垂直走査部１２に供給する。

　垂直走査部１２は、素子制御部１９から供給される制御信号に基づき、画素アレイ部１１の選択された画素行の画素信号線１６に駆動パルスを含む各種の制御信号を、ライン毎に各画素１１０に供給し、各画素１１０から、画素信号を垂直信号線１７に出力させる。なお、画素信号線１６は、それぞれ制御信号を各画素１１０に供給する複数の制御線による制御線群を含む。垂直走査部１２は、例えばシフトレジスタやアドレスデコーダなどを用いて構成される。

　このように構成された撮像素子４は、ＡＤ変換器１３００が列毎に配置されたカラムＡＤ方式のＣＭＯＳ(Complementary　Metal　Oxide　Semiconductor)イメージセンサである。

（グローバルシャッタ方式に対応する画素について）
　図３は、各実施形態に適用可能な、上述した画素１１０に対応する、第１の画素としての画素１１０ＧＳの一例の構成を示す回路図である。図３に示す画素１１０は、グローバルシャッタ方式（ＧＳ方式）に対応する構成を有する画素である。以下、このＧＳ方式に対応する構成を有する画素を、適宜、ＧＳ画素と呼ぶ。

　図３において、ＧＳ画素である画素１１０ＧＳは、光電変換素子としてのフォトダイオード２０（以下、ＰＤ２０）と、６個のトランジスタ２１、２２、２４、２５、３１および３２と、ストレージ３０（以下、ＭＥＭ３０）とを含む。

　なお、この例では、各トランジスタ２１、２２、２４、２５、３１および３２は、例えばＮチャネルのＭＯＳ(Metal　Oxide　Semiconductor)型電界効果トランジスタを用いている。すなわち、各トランジスタ２１、２２、２４、２５、３１および３２は、ゲートに印加される電圧がハイ（Ｈｉｇｈ）レベルでオン状態とされ、ロー（Ｌｏｗ）レベルでオフ状態とされる。以下、ＮチャネルのＭＯＳ型電界効果トランジスタを、ＮＭＯＳトランジスタと呼ぶ。

　ＰＤ２０のアノードが例えば接地電位に接続され、カソードがトランジスタ３１のソースとトランジスタ３２のドレインとに接続される。トランジスタ３１は、ドレインに電源Ｖｄｄが接続され、ゲートに画素信号線１６（図示しない）から供給される制御信号ＯＦＧによりオン／オフ状態が制御される。トランジスタ３２は、ソースにＭＥＭ３０の一端と、トランジスタ２１のドレインとが接続され、ゲートに画素信号線１６から供給される制御信号ＴＸによりオン／オフ状態が制御される。ＭＥＭ３０の他端は、例えば接地電位に接続される。

　トランジスタ２１のソースがトランジスタ２２のソースと、トランジスタ２４のゲートとに接続される。トランジスタ２２は、ドレインに電源Ｖｄｄが接続され、ゲートに画素信号線１６から供給される制御信号ＲＳＴによりオン／オフ状態が制御される。トランジスタ２１のソースと、トランジスタ２２のソースとの接続点に、浮遊拡散層２３（以下、ＦＤ２３）が形成される。

　トランジスタ２４のドレインに電源Ｖｄｄが接続され、ソースにトランジスタ２５のドレインが接続される。トランジスタ２４は、ゲートに入力された信号を増幅してソースから出力するアンプとして機能する。トランジスタ２５は、ソースが垂直信号線ＶＳＬに接続され、ゲートに画素信号線１６から供給される制御信号ＳＥＬによりオン／オフ状態が制御される。

　ここで、画素１１０ＧＳは、制御信号ＯＦＧ、ＴＸ、ＴＧ、ＲＳＴおよびＳＥＬの５つの制御信号により駆動されるため、駆動に必要な制御線の本数は、５本となる。

　図４は、各実施形態に適用可能な画素１１０ＧＳの、受光面に対して垂直な方向における断面を概略的に示す模式図である。なお、図４において、ＰＤ２０を駆動するための画素回路の構成は、省略されている。

　画素１１０ＧＳは、ＰＤ２０とＭＥＭ３０とが配置され、入射した光の隣接画素への漏れ込みを防ぐための遮光部２１１が設けられる。また、入射した光のＭＥＭ３０への照射を防ぐための遮光部２２０がＭＥＭ３０に対して設けられる。画素１１０ＧＳでは、受光面においてこのＭＥＭ３０の領域を除いた部分が、ＰＤ２０における光電変換に関与する光が入射される開口部となる。

　画素１１０ＧＳの入射側に対し、光学フィルタ２１２と、例えばオンチップレンズによるレンズ２１３が設けられる。光学フィルタ２１２は、例えば可視光波長帯域内の所定の波長帯域の光を透過させるフィルタを適用できる。一例として、光学フィルタ２１２として、赤色、緑色および青色何れかの波長帯域の光を透過させるカラーフィルタ（以下、それぞれＲフィルタ、Ｇフィルタ、Ｂフィルタと呼ぶ）を適用することができる。画素アレイ部１１における各画素１１０ＧＳに対し、Ｒフィルタ、ＧフィルタおよびＢフィルタを例えばベイヤ(Bayer)配列に基づき適宜、設けることでフルカラーによる撮像画像を得ることが可能となる。

　図５は、各実施形態に適用可能な、画素１１０ＧＳにおける制御を示す一例のシーケンスチャートである。なお、図５では、それぞれ画素アレイ部１１における画素行である第ｉ行（ｒｏｗ（ｉ））、第（ｉ＋１）行（ｒｏｗ（ｉ＋１））、…、第ｎ行（ｒｏｗ（ｎ））の制御をそれぞれ示している。また、各制御信号ＯＦＧ、ＴＸ、ＳＥＬ、ＲＳＴおよびＴＧは、素子制御部１９の制御に従い垂直走査部１２により行毎に生成され、各行の画素信号線１６から、行方向に整列する各画素１１０に供給される。

　第ｉ行～第ｎ行において、時間ｔ₂₀で制御信号ＯＦＧがハイレベルとされてトランジスタ３１がオン状態とされる。他の制御信号ＴＸ、ＳＥＬ、ＲＳＴおよびＴＧがローレベルとされているため、ＰＤ２０のカソードがトランジスタ３１を介して電源Ｖｄｄに接続され、ＰＤ２０がリセットされる。ここで、制御信号ＯＦＧは、第ｉ行～第ｎ行の全ての行において同時にハイレベルとされ、画素アレイ部１１に含まれる全ての画素１１０ＧＳにおいて、ＰＤ２０が一括してリセットされる（ステップＳ１０）。

　ステップＳ１０の一括リセットにより各ＰＤ２０がリセットされ、制御信号ＯＦＧがローレベルとされると、画素アレイ部１１に含まれる全ての画素１１０ＧＳで露光が一斉に開始され、各ＰＤ２０において、露光により入射された光が光電変換された電荷が蓄積される。

　時間ｔ₂₀から所定時間が経過後の時間ｔ₂₁で、制御信号ＴＧおよびＲＳＴがそれぞれハイレベルとされ、トランジスタ２１および２２がそれぞれオン状態とされる。これにより、ＭＥＭ３０の一端がトランジスタ２１および２２を介して電源Ｖｄｄに接続され、ＭＥＭ３０がリセットされる。制御信号ＴＧおよびＲＳＴは、第ｉ行～第ｎ行の全ての行において同時にハイレベルとされ、画素アレイ部１１に含まれる全ての画素１１０ＧＳにおいて、ＭＥＭ３０が一括してリセットされる（ステップＳ１１）。

　制御信号ＴＧおよびＲＳＴがローレベルとされた後の時間ｔ₂₂で、制御信号ＴＸがハイレベルとされ、トランジスタ３２がオン状態とされる。これにより、露光が終了され、ＰＤ２０の電荷がＭＥＭ３０に転送される。制御信号ＴＸは、第ｉ行～第ｎ行の全ての行において同時にハイレベルとされ、画素アレイ部１１に含まれる全ての画素１１０ＧＳにおいて、ＰＤ２０の電荷がＭＥＭ３０に一括して転送される（ステップＳ１２）。

　以降、時間ｔ₂₃からの動作は、画素アレイ部１１の各行で順次に実行される動作となる。第ｉ行を例に取ると、時間ｔ₂₃で制御信号ＲＳＴがハイレベルとされ、トランジスタ２２がオン状態とされる。ＦＤ２３がトランジスタ２２を介して電源Ｖｄｄに接続され、ＦＤ２３がリセットされる。また、時間ｔ₂₃では、制御信号ＳＥＬがハイレベルとされる。これにより、ＦＤ２３のリセットレベルの電圧が、トランジスタ２４および２５を介して垂直信号線ＶＳＬに供給される。

　時間ｔ₂₃から所定時間が経過した時間ｔ₂₄で、制御信号ＴＧがハイレベルとされ、トランジスタ２１がオン状態とされる。制御信号ＳＥＬは、ハイレベルが維持される。これにより、ＭＥＭ３０に蓄積された電荷がＦＤ２３に転送される。制御信号ＳＥＬがハイレベルとされトランジスタ２５がオン状態とされているため、ＦＤ２３に転送された電荷は、電圧に変換され、画素信号としてトランジスタ２４および２５を介して垂直信号線ＶＳＬに転送される。

　制御信号ＳＥＬは、時間ｔ₂₄から所定時間が経過した時間ｔ₂₅においてローレベルとされ、トランジスタ２５がオフ状態とされる。

　この時間ｔ₂₃において制御信号ＲＳＴおよびＳＥＬがそれぞれハイレベルとされ、時間ｔ₂₅で制御信号ＳＥＬがローレベルとされるまでの動作は、制御信号ＳＥＬがローレベルとされるタイミングに応じて、行順次に実行される。すなわち、各画素１１０ＧＳからの画素信号の読み出しは、行順次に実行される（ステップＳ１３）。

　図５の例では、第ｉ行において制御信号ＳＥＬがローレベルとされた時間ｔ₂₅の直後あるいは同時の時間ｔ₂₆で、第ｉ行に隣接する第（ｉ＋１）行において、制御信号ＳＥＬおよびＲＳＴがハイレベルとされ、その所定時間の経過後に制御信号ＴＧがローレベルとされ、さらに所定時間の経過後に、制御信号ＳＥＬがローレベルとされる。この動作が行順次で繰り返し実行され、第ｎ行において、隣接する第（ｎ－１）行において制御信号ＳＥＬがローレベルとされた時間の直後あるいは同時の時間ｔ₂₇で、制御信号ＳＥＬがハイレベルとされる。

　このように、ＧＳ画素である画素１１０ＧＳでは、露光によりＰＤ２０に蓄積された電荷を一時的にＭＥＭ３０に転送、格納し（ステップＳ１２）、その後、ＭＥＭ３０とＰＤ２０との間の経路を切断して、ＭＥＭ３０に格納された電荷をＦＤ２３に転送している。そのため、画素アレイ部１１において、全行で一括して露光を行うことが可能となる。このように、ＧＳ画素である画素１１０ＧＳを用いることで、画素アレイ部１１における各行の撮像について、同時性が保証される。

（ローリングシャッタ方式に対応する画素について）
　図６は、各実施形態に適用可能な、上述した画素１１０に対応する、第２の画素としての画素１１０ＲＳの一例の構成を示す回路図である。図６に示す画素１１０ＲＳは、ローリングシャッタ方式（以下、ＲＳ方式）に対応する構成を有する画素である。以下、このＲＳ方式に対応する構成を有する画素を、適宜、ＲＳ画素と呼ぶ。

　図６において、ＲＳ画素である画素１１０ＲＳは、図３を用いて説明した画素１１０ＧＳの構成からＭＥＭ３０、ならびに、トランジスタ３１および３２を取り除いた構成を有する。すなわち、画素１１０ＲＳは、ＰＤ２０と、それぞれＮＭＯＳトランジスタである４個のトランジスタ２１、２２、２４および２５と、を含む。　

　ＰＤ２０のアノードが例えば接地電位に接続され、カソードがトランジスタ２１のドレインに接続される。トランジスタ２１のソースがトランジスタ２２のソースと、トランジスタ２４のゲートとに接続される。トランジスタ２２は、ドレインに電源Ｖｄｄが接続され、ゲートに画素信号線１６から供給される制御信号ＲＳＴによりオン／オフ状態が制御される。トランジスタ２１のソースと、トランジスタ２２のソースとの接続点に、ＦＤ２３が形成される。トランジスタ２４のドレインに電源Ｖｄｄが接続され、ソースにトランジスタ２５のドレインが接続される。トランジスタ２５は、ソースが垂直信号線ＶＳＬに接続され、ゲートに画素信号線１６から供給される制御信号ＳＥＬによりオン／オフ状態が制御される。

　ここで、画素１１０ＲＳは、制御信号ＴＧ、ＲＳＴおよびＳＥＬの３つの制御信号により駆動されるため、駆動に必要な制御線の本数は、上述した画素１１０ＧＳに対して２本少ない３本となる。

　図７は、各実施形態に適用可能な画素１１０ＲＳの、受光面に対して垂直な方向における断面を概略的に示す模式図である。画素１１０ＲＳは、図４を用いて説明した画素１１０ＧＳからＭＥＭ３０を取り除いた構造を有する。なお、図７において、ＰＤ２０を駆動するための画素回路の構成は、省略されている。

　画素１１０ＧＳは、ＰＤ２０が配置され、入射した光の隣接画素への漏れ込みを防ぐための遮光部２１１が設けられる。画素１１０ＲＳの入射側に対し、光学フィルタ２１２とレンズ２１３が設けられる。光学フィルタ２１２は、例えば上述したカラーフィルタすなわちＲ、ＧおよびＢフィルタの各カラーフィルタを適用することができる。画素１１０ＲＳに設けられる光学フィルタ２１２は、カラーフィルタに限られない。詳細は後述するが、画素１１０ＲＳに対して、画素１１０ＧＳとは異なる機能を実現させるための光学フィルタを設けることができる。このような光学フィルタとして、赤外領域の波長の光を透過させるＩＲ(Infrared)フィルタや、可視光波長帯域の全域の波長領域の光を透過させる無色（クリア）の光学フィルタなどが考えられる。

　画素１１０ＲＳは、ＭＥＭ３０が無いため、受光面の全面が、ＰＤ２０における光電変換に関与する光が入射される開口部となる。したがって、画素１１０ＲＳは、ＭＥＭ３０により開口部の面積が制限される画素１１０ＧＳと比較して、高感度とすることができる。

　図８は、各実施形態に適用可能な、画素１１０ＲＳにおける制御を示す一例のシーケンスチャートである。なお、図８では、上述の図５と同様に、画素アレイ部１１における第ｉ行（ｒｏｗ（ｉ））、第（ｉ＋１）行（ｒｏｗ（ｉ＋１））、…、第ｎ行（ｒｏｗ（ｎ））の制御をそれぞれ示している。また、各制御信号ＳＥＬ、ＲＳＴおよびＴＧは、素子制御部１９の制御に従い垂直走査部１２により行毎に生成され、各行の画素信号線１６から、行方向に整列する各画素１１０に供給される。

　図８に示されるシーケンスチャートは、上述した図５のシーケンスチャートから制御信号ＯＦＧおよびＴＸに係る制御を除いたものとなる。すなわち、時間ｔ₁₀で、制御信号ＴＧおよびＲＳＴがそれぞれハイレベルとされ、トランジスタ２１および２２がそれぞれオン状態とされる。これにより、ＰＤ２０のカソードがトランジスタ２１および２２を介して電源Ｖｄｄに接続され、ＰＤ２０がリセットされる。制御信号ＲＳＴおよびＴＧがそれぞれローレベルとされると、露光が開始される（シャッタ動作、ステップＳ２０）。

　時間ｔ₁₀から所定時間が経過後の時間ｔ₁₁で制御信号ＲＳＴがハイレベルとされ、トランジスタ２２がオン状態とされる。ＦＤ２３がトランジスタ２２を介して電源Ｖｄｄに接続され、ＦＤ２３がリセットされる。また、時間ｔ₁₁では、制御信号ＳＥＬがハイレベルとされる。これにより、ＦＤ２３のリセットレベルの電圧が、トランジスタ２４および２５を介して垂直信号線ＶＳＬに供給される。

　時間ｔ₁₁から所定時間が経過した時間ｔ₁₂で、制御信号ＴＧがハイレベルとされ、トランジスタ２１がオン状態とされる。この時間ｔ₁₂で露光が終了される。また、制御信号ＳＥＬは、ハイレベルが維持される。これにより、露光によりＰＤ２０に蓄積された電荷がＦＤ２３に転送される。制御信号ＳＥＬがハイレベルとされトランジスタ２５がオン状態とされているため、ＦＤ２３に転送された電荷は、電圧に変換され、画素信号としてトランジスタ２４および２５を介して垂直信号線ＶＳＬに転送される（読み出し動作、ステップＳ２１）。

　制御信号ＳＥＬは、時間ｔ₁₂から所定時間が経過した時間ｔ₁₃においてローレベルとされ、トランジスタ２５がオフ状態とされる。

　上述の時間ｔ₁₀の動作から時間ｔ₁₃までの動作は、制御信号ＳＥＬがローレベルとされるタイミングに応じて、行順次に実行される。すなわち、各画素１１０ＧＲにおいて、露光（ステップＳ２０）からの画素信号の読み出し（ステップＳ２１）までの動作は、行順次に実行される。したがって、ＲＳ画素である画素１１０ＲＳを用いた場合には、画素アレイ部１１における各行の撮像に関する同時性は、保証されない。

［２．本開示の実施形態の概要］
　ＲＳ画素は、図６に示したように、ＧＳ画素と比較して回路構成が簡素である。その一方で、露光開始および終了のタイミングが順次にアクセスする画素行毎に異なり、これにより高速移動の被写体を撮像した場合にフォーカルプレーン歪みが発生してしまう。

　これに対し、ＧＳ画素は、上述したように、露光の同時性が保証される構成となっている。図３～図５を用いて説明したＧＳ画素の構成では、ＭＥＭ３０とＰＤ２０とがｐｉｎｎｅｄ－ｐｈｏｔｏｄｉｏｄｅ構成とされ、電荷信号の保持中の暗電流が小さくでき、またＰＤ２０およびＭＥＭ３０の完全リセット／転送が可能であるため、一般的に用いられる。

　一方で、ＧＳ画素は、ＲＳ画素と比較して素子数が多く、ＰＤ２０の開口部の面積が小さくなる。また、ＰＤ２０からＭＥＭ３０への電荷の一括転送後から、画素の順次読み出しまでの間に、ＭＥＭ３０への光漏れ（ＰＬＳ：parasitic　light　sensitivity）を抑制するために、ＭＥＭ３０を遮光するための遮光部２２０を設ける必要がある。この遮光部２２０による遮光により、ＰＤ２０に対して入射される光の一部が制限されることになる。したがって、ＧＳ画素の感度／Ｑｓは、一般的には、ＲＳ画素と比較して低いものとなる。また、ＧＳ画素を制御するための制御信号を供給するための制御線の本数は、ＲＳ画素と比較して多く、配線不良（ショート／オープン）の増加による歩留まり低下や、画素の微細化を困難にする要因にもなる。

　また、撮像素子の多機能化も求められている。例えば、以下のようなユースケースが考えられる。
・像面位相差画素（後述する）と通常のＧＳ画素とを画素行に混載させ、像面位相差が外通常のＧＳ画素とをそれぞれ独立に読み出す。
・静止画像の撮像補助としての動画像（ライブビュー画像）の撮像において、画素を間引いて読み出す。

　これらのユースケースでは、メイン機能の撮像（例えば静止画像の撮像）では同時性が求められるため、メイン画素としてＧＳ画素を採用することが好ましい。一方、サブ機能の撮像では、当該撮像を行うサブ画素を、メイン画素と独立なタイミングで露光および読み出し可能であることが求められる。一方、メイン画素と異なり、サブ画素による機能は、同時性が不要のケースが多い。このため、サブ画素をメイン画素と同様の構成にすると、上述した、ＧＳ画素のデメリットを受けてしまうことになる。

　そこで、本開示の各実施形態では、画素アレイ部１１の画素配列を構成する画素１１０として、２種類の画素を混載させる。この２種類の画素のうち一方をメイン(main)画素、他方をサブ(sub)画素と呼ぶ。メイン画素は、当該画素アレイ部１１が搭載される電子機器において、当該画素アレイ部１１が使用される主たる機能を実現させるもので、例えば高品質の撮像画像を取得するために用いられる。サブ画素は、例えばメイン画素による機能を補助するための撮像を行うために用いられる。

　本開示の各実施形態では、メイン画素としてＧＳ画素である画素１１０ＧＳを用い、サブ画素としてＲＳ画素である画素１１０ＲＳを用いる。サブ画素は、要求される特性に応じて最適化され、画素回路、プロセス条件（インプラ条件、光学フィルタ／オンチップレンズなどの層構成）がメイン画素と異なっていても良い。

　本開示の各実施形態では、メイン画素とサブ画素とが混載される画素行において、画素信号線１６に含まれる複数の制御線のうち、機能を共有可能な制御線を、メイン画素およびサブ画素とで共通化する。

［３．第１の実施形態］
　次に、本開示の第１の実施形態について説明する。図９は、第１の実施形態に適用可能なメイン画素（画素１１０ＧＳ）およびサブ画素（画素１１０ＲＳ）の画素アレイ部１１における配列の例を示す模式図である。

　図９において、水平方向が行方向、垂直方向が列方向とされ、画素アレイ部１１は、ｍ列×ｎ行の行列状の配列で画素が配置されるものとしている。各行は、画素アレイ部１１の上端が第１行、下端が第ｎ行とされ、各列は、左端が第１列、右端が第ｍ列とされている。また、ｒｏｗ（ｘ）は第ｘ行を示し、ｃｏｌ（ｘ）は第ｘ列を示している。

　サブ画素の画素アレイ部１１における密度は、サブ画素による撮像に対して要求される撮像画像の解像度に応じて決定される。サブ画像による撮像画像に要求される解像度が低い場合には、メイン画素のみが配置される画素行と、メイン画素とサブ画素とが混載される画素行と、が存在し得る。図９の例では、サブ画素である画素１１０ＲＳは、第１行から所定行おきに配置され（第１行、第５行、…、第（ｎ－１）行）、各行において、第３列から所定列おきに配置されている（第３列、第８列、第１３列、…、第（ｍ－１）列）。それ以外の位置には、メイン画素である画素１１０ＧＳが配置される。すなわち、サブ画素は、画素アレイ部１１において、所定間隔で間引きされて配置される。

　図１０は、第１の実施形態に係る画素信号線１６の構成例を示す一例の回路図である。図１０において、画素信号線１６は、複数の制御線１６０_OFG、１６０_TX、１６０_{TG_m}、１６０_{TG_s}、１６０_RSTおよび１６０_SELを含む制御線群として構成される。

　これらのうち、制御線１６０_OFG、１６０_TXおよび１６０_{TG_m}は、それぞれメイン画素である画素１１０ＧＳに対する制御信号ＯＦＧ、ＴＸおよびＴＧを供給する。画素１１０ＧＳにおけるトランジスタ３１、３２および２１のゲートが、それぞれ、制御線１６０_OFG、１６０_TXおよび１６０_{TG_m}に接続される。また、制御線１６０_{TG_s}は、サブ画素である画素１１０ＲＳに対する制御信号ＴＧを供給する。画素１１０ＲＳにおけるトランジスタ２１のゲートが制御線１６０_{TG_s}に接続される。

　一方、制御線１６０_RSTおよび１６０_SELは、それぞれ、画素１１０ＧＳおよび画素１１０ＲＳに対して共通に、制御信号ＲＳＴおよびＳＥＬをそれぞれ供給する。画素１１０ＧＳにおけるトランジスタ２２のゲートと、画素１１０ＲＳにおけるトランジスタ２２のゲートと、が制御線１６０_RSTに共通に接続される。同様に、画素１１０ＧＳにおけるトランジスタ２５のゲートと、画素１１０ＲＳにおけるトランジスタ２５のゲートと、が制御線１６０_SELに共通に接続される。

　図１１は、第１の実施形態に係る撮像素子４における動作の例を示す模式図である。図１１において、横軸は時間を示し、縦軸は画素アレイ部１１の行を示している。縦軸の上端が、画素アレイ部１１における第１行（ｒｏｗ（１））となる。図１１に示す動作は、例えば、全体制御部３からの指示に従い、撮像素子４における素子制御部１９の制御により実行される。

　図１１の例では、時間ｔ₃₀から、サブ画素（画素１１０ＲＳ）におけるシャッタ動作（露光）が開始される。例えば第１行の露光が時間ｔ₃₀から時間ｔ₃₁までの間、実行され、時間ｔ₃₁において読み出しが行われる。画素アレイ部１１において、画素１１０ＲＳの露光は、所定行を間引いて実行されると共に、露光開始および終了、ならびに、読み出しが行順次に実行される。

　画素１１０ＲＳが混載される各画素行の露光および読み出しの終了後に、画素アレイ部１１に含まれる全ての画素行の露光および読み出しが行われている。すなわち、時間ｔ₃₂で、画素アレイ部１１に含まれる全ての画素１１０ＧＳにおいて、ＰＤ２０が一括してリセットされ（図５のステップＳ１０）、時間ｔ３２の所定時間後の時間ｔ₃₃で、ＭＥＭ３０が一括リセットされ、ＰＤ２０の電荷がＭＥＭ３０に一括して転送される（図５のステップＳ１１、ステップＳ１２参照）。さらに、時間ｔ₃₃において、各画素１１０ＧＳからの読み出しが行順次に実行される（図５のステップＳ１３参照）。

　ここで、時間ｔ₃₀からの、サブ画素である画素１１０ＲＳに対するアクセス時には、メイン画素である画素１１０ＧＳに係る各制御線のうち制御線１６０_OFG、１６０_TXおよび１６０_{TG_m}において、各制御信号ＯＦＧ、ＴＸおよびＴＧがそれぞれロー状態とされている。そのため、各画素１１０ＧＳでは露光や読み出し処理が実行されず、画素１１０ＲＳから選択的に画素信号が読み出され出力される。

　同様に、時間ｔ₃₂からの、メイン画素である画素１１０ＧＳに対するアクセス時には、サブ画素である画素１１０ＲＳに係る各制御線のうち制御線１６０_{TG_s}において、制御信号ＴＧがロー状態とされている。そのため、各画素１１０ＲＳでは露光や読み出し処理が実行されず、画素１１０ＧＳから選択的に画素信号が読み出され出力される。

　なお、制御線１６０_RSTおよび１６０_SELは、画素１１０ＧＳと画素１１０ＲＳとで共有され、制御信号ＲＳＴおよびＳＥＬは、これら制御線１６０_RSTおよび１６０_SELにより、画素１１０ＧＳおよび画素１１０ＲＳに対して共通に供給される。画素１１０ＧＳおよび画素１１０ＲＳの一方にアクセスした場合、他方の画素のトランジスタ２１がオフ状態とされているため、制御信号ＲＳＴおよびＳＥＬは、当該他方の画素のＰＤ２０あるいはＭＥＭ３０に蓄積される電荷の状態を破壊しない。そのため、制御信号ＲＳＴおよびＳＥＬを供給する制御線１６０_RSTおよび１６０_SELは、画素１１０ＧＳおよび１１０ＲＳで共有できる。

　より具体的には、画素１１０ＧＳあるいは画素１１０ＲＳにおいて、トランジスタ２１がオフ状態であれば、トランジスタ２２および２５は、ＭＥＭ３０あるいはＰＤ２０から切り離される。そのため、制御信号ＲＳＴおよびＳＥＬの状態がＭＥＭ３０あるいはＰＤ２０に蓄積される電荷の状態に影響しない。一方、画素１１０ＧＳあるいは画素１１０ＲＳにおいて、トランジスタ２１がオン状態であっても、ＭＥＭ３０あるいはＰＤ２０に蓄積された電荷が転送された後であれば、制御信号ＲＳＴおよびＳＥＬの状態が、画素１１０ＧＳあるいは画素１１０ＲＳからの読み出しに影響しない。

　したがって、画素１１０ＧＳあるいは画素１１０ＲＳにおいて、トランジスタ２１がオン状態とされてから、ＭＥＭ３０あるいはＰＤ２０から電荷が排出されるまでの期間以外であれば、画素１１０ＧＳあるいは画素１１０ＲＳの一方を制御するための制御信号ＲＳＴおよびＳＥＬが、他方に影響を与えることが無いといえる。

　図１２Ａおよび図１２Ｂは、図１１と、上述した図５および図８のシーケンスチャートと、の対応関係を説明するための模式図である。図１２Ａは、上述した図５のシーケンスチャートに対応する。図１１における、時間ｔ₃₂でのＰＤ２０の一括リセットは、ステップＳ１０の動作として、各行において同一のタイミングで実行される。同様に、時間ｔ₃₃での、ＰＤ２０の電荷のＭＥＭ３０への一括転送は、ステップＳ１１およびステップＳ１２の動作として、それぞれ各行において同一のタイミングで実行される。さらに、図１１において、時間ｔ₃₃から行順次に実行される読み出し動作は、ステップＳ１３の動作として、行毎に重複しないタイミングで実行される。

　図１２Ｂは、上述した図８のシーケンスに対応する。なお、ここでは、サブ画素（画素１１０ＲＳ）は、ｋ行毎に画素行に混載されるものとしている。図１１において、第１行で時間ｔ₂₀にて開始される露光は、ステップＳ２０の動作として、行毎に重複しないタイミングで、行順次に実行される。同様に、図１１において、時間ｔ₃₁から開始される読み出し動作は、ステップＳ２１の動作として、行毎に重複しないタイミングで、行順次に実行される。

　上述したように、ＧＳ画素である画素１１０ＧＳを駆動するためには、５本の制御線１６０_OFG、１６０_TX、１６０_{TG_m}、１６０_RSTおよび１６０_SELが必要とされる。また、ＲＳ画素である画素１１０ＲＳを駆動するためには、制御線１６０_{TG_s}、１６０_RSTおよび１６０_SELの３本の制御線が必要とされる。

　１つの行に画素１１０ＧＳと画素１１０ＲＳとを、それぞれ独立して制御可能に混載する場合、制御線１６０ＲＳＴおよびＳＥＬを画素１１０ＧＳと画素１１０ＲＳとで共有できる。そのため、当該画素１１０ＧＳおよび画素１１０ＲＳが混載される行は、これら画素１１０ＧＳおよび画素１１０ＲＳそれぞれを駆動するための制御線を合計した本数より少ない、６本の制御線１６０_OFG、１６０_TX、１６０_{TG_m}、１６０_{TG_s}、１６０_RSTおよび１６０_SELを設けるだけで済む。

　ここで、メイン画素とサブ画素とを、それぞれＧＳ画素により構成した場合について考える。図１３は、既存技術に係る、メイン画素およびサブ画素それぞれにＧＳ画素である画素１１０ＧＳを適用した場合の画素信号線１６の構成例を示す一例の回路図である。なお、図１３では、メイン画素を画素１１０ＧＳとし、サブ画素を画素１１０ＧＳ’として、メイン画素とサブ画素とを区別している。また、画素１１０ＧＳと、画素１１０ＧＳ’は、同一の構成を有するものとする。

　画素１１０ＧＳと画素１１０ＧＳ’とを同一行に混載させ、さらにそれぞれ独立して制御する場合、上述の通り制御信号ＲＳＴおよびＳＥＬは共有できる一方で、制御信号ＯＦＧ、ＴＸおよびＴＧは、画素ＧＳ１１０および１１０ＧＳ’にそれぞれ供給する必要がある。したがって、この場合、図１３に示されるように、画素信号線１６は、画素１１０ＧＳに対する制御線１６０_{OFG_m}、１６０_{TX_m}および１６０_{TG_m}と、画素１１０ＧＳ’に対する制御線１６０_{OFG_s}、１６０_{TX_s}および１６０_{TG_s}と、画素１１０ＧＳおよび１１０ＧＳ’で共有可能な制御線１６０_RSTおよび１６０_SELと、の合計８の制御線を含むことになる。これは、第１の実施形態に係る、画素１１０ＧＳと画素１１０ＲＳとを１行に混載させた場合の制御線の本数６本より多い。

　このように、第１の実施形態では、画素行にメイン画素およびサブ画素を混載させる場合に、混載させるメイン画素およびサブ画素のうち一方をＧＳ画素とし、他方をＲＳ画素としている。これにより、メイン画素およびサブ画素をそれぞれＧＳ画素により構成する場合に比べて、画素信号線１６に含まれる制御線の本数を削減することが可能となる。そのため、配線不良の増加による歩留まり低下を抑制することができ、画素の微細化も容易とすることができる。

（画素行にＧＳ画素とＲＳ画素とを混載させない構成例）
　ここで、画素行にＧＳ画素とＲＳ画素とを混載させない場合の構成例について、図１４を用いて説明する。図１４の例では、画素行に対してＧＳ画素である画素１１０ＧＳのみを配置した例である。この場合、各画素１１０ＧＳが独立して制御される必要が無いため、各制御信号ＯＦＧ、ＴＸ、ＴＧ、ＲＳＴおよびＳＥＬが各画素１１０ＧＳで共通とされる。そのため、画素信号線１６は、各制御信号ＯＦＧ、ＴＸ、ＴＧ、ＲＳＴおよびＳＥＬを供給するための５本の制御線１６０_OFG、１６０_TX、１６０_TG、１６０_RSTおよび１６０_SELのみを含む。

（３－１．第１の実施形態の第１の変形例）
　次に、第１の実施形態の第１の変形例について説明する。第１の実施形態の第１の変形例は、サブ画素をＡＦ制御のための画素として用いる例である。ここでは、ＡＦ制御として像面位相差方式を用い、サブ画素を像面位相差方式によるＡＦ制御を行うための画素（像面位相差画素）として用いる場合について説明する。

　像面位相差方式のＡＦ制御は、複数の画素により受光された光の位相差に基づき測距を行い、測距結果に従いフォーカス制御を実行する。第１の実施形態の第１の変形例では、画素の受光面の例えば左側１／２の領域を遮光した遮光部を有する画素と、他のＰＤ２０の受光面の右側１／２の領域を遮光した遮光部を有する画素と、の２画素を組とし、この２画素に受光された光の位相差に基づき測距を行う。

　像面位相差方式のＡＦ制御では、撮像画像のフレーム内での同時性が重要ではないため、ＲＳ画素を用いることができる。また、ＲＳ画素は、ＧＳ画素と比較してＰＤ２０における光電変換に関与する光が入射される開口部の面積が大きく、高感度を容易に得られるため、当該ＡＦ制御に用いて好適である。

　図１５Ａおよび図１５Ｂは、第１の実施形態の第１の変形例に適用可能な、受光面の１／２の領域が遮光部により遮光された画素の例を示す模式図である。ここでは、ＲＳ画素である画素１１０ＲＳを像面位相差画素として用い、左側１／２が遮光された画素１１０ＲＳを画素１１０ＲＳ_ZLとして図１５Ａに示し、右側１／２が遮光された画素１１０ＲＳを画素１１０ＲＳ_ZRとして図１５Ｂに示して説明を行う。

　図１５Ａおよび図１５Ｂは、それぞれ、セクション（ａ）が、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRを光の入射方向から見た上面図、セクション（ｂ）が、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRの受光面に対して垂直な方向における断面を概略的に示す断面図である。この例では、画素１１０ＲＳ_ZLは、開口部の左側１／２の領域が、例えばメタルによる遮光部２３０Ｌにより遮光された左遮光画素とされ、画素１１０ＲＳ_ZRは、開口部の右側１／２の領域が、例えばメタルによる遮光部２３０Ｒにより遮光された右遮光画素とされている。

　図１６は、第１の実施形態の第１の変形例に適用可能な、画素アレイ部１１における、像面位相差画素としての画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRの配置の例を示す模式図である。図の各部の意味は、上述の図９と同様であるので、ここでの説明を省略する。

　この例では、画素アレイ部１１における第２行の第２列に右遮光画素である画素１１０ＲＳ_ZRが配置され、１画素分おいた第４列に左遮光画素である画素１１０ＲＳ_ZLが配置されている。このように、右遮光画素および左遮光画素の組を、画素行に対して所定の位置関係に従い複数組、配置する。右遮光画素および左遮光画素それぞれから読み出された各画素信号の位相差に基づき、被写体までの距離を求めることができる。

　なお、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRの回路は、図６を用いて説明した回路をそのまま適用できるので、ここでの説明を省略する。

　図１７は、第１の実施形態の第１の変形例に係る撮像素子４における動作の例を示す模式図である。図の各部の意味は、上述した図１１と同様であるので、ここでの説明を省略する。また、図１７に示す動作は、例えば、全体制御部３からの指示に従い、撮像素子４における素子制御部１９の制御により実行される。

　図１７の例では、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRは、例えば第１行に露光開始（時間ｔ₄₀）、から読み出し開始（時間ｔ₄₂）まで、長時間の露光を行い、感度の向上を図っている。

　また、この例では、露光期間の時間ｔ₄₀から時間ｔ₄₂の間に、メイン画素である画素１１０ＧＳにおいて、ＰＤ２０の一括リセットが実行されている。このとき、画素１１０ＲＳ_ZLおよび１１０ＲＳ_LRは、露光期間中は制御信号ＴＧがローレベルとされてトランジスタ２１がオフ状態となっている。そのため、ＰＤ２０が制御信号ＲＳＴおよびＳＥＬによりオン状態とされるトランジスタ２２および２５の側と切り離されており、時間ｔ₄₁での画素１１０ＧＳにおけるＰＤ２０の一括リセット動作は、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRの露光動作に影響しない。

　同様に、画素１１０ＧＳにおいて、時間ｔ₄₁のＰＤ２０の一括リセット動作により露光が開始されてから、時間ｔ₄₃において露光が終了されるまでの期間に、画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRにおいて読み出し動作が実行され、制御信号ＲＳＴおよびＳＥＬがハイレベルとされる。この場合においても、画素１１０ＧＳは、露光期間中は制御信号ＴＧがローレベルとされてトランジスタ２１がオフ状態となっている。そのため、ＰＤ２０が制御信号ＲＳＴおよびＳＥＬによりオン状態とされるトランジスタ２２および２５の側と切り離されており、時間ｔ₄₂から開始される画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRの読み出し動作は、画素１１０ＧＳの露光動作に影響しない。

　ここで、像面位相差画素として、ＰＤ２０における光電変換に関与する光が入射される開口部の面積がＧＳ画素より大きいＲＳ画素を用いることで、より高い感度で位相差を検出することが可能となり、より高精度でＡＦ制御を実行できる。画素１１０ＲＳ_ZLおよび１１０ＲＳ_ZRに対し、光学フィルタ２１２として例えば無色の光学フィルタを用いることで、さらに検出感度を向上させることが可能である。

　なお、サブ画素を用いて行うＡＦ制御の方式は、上述の像面位相差方式に限定されない。例えば、撮像画像のコントラストに基づきＡＦ制御を行うコントラストＡＦを、サブ画素を用いて行うことも可能である。コントラストＡＦは、撮像画像に基づき、撮像素子４と光学系２におけるピントレンズとの距離を変えながら、ピントの合う当該距離を探索するものである。　

（３－２．第１の実施形態の第２の変形例）
　次に、第１の実施形態の第２の変形例について説明する。第１の実施形態の第２の変形例は、上述の第１の変形例と同様に、ＡＦ制御として像面位相差方式を用う場合において、サブ画素（ＲＳ画素）を像面位相差画素として用いる例である。このとき、この第２の変形例では、像面位相差画素として用いるサブ画素を、１つの画素に２つの光電変換素子を含む構成としている。

　以降、２つの光電変換素子を含む画素を、適宜、２ＰＤ画素と呼ぶ。また、２ＰＤ画素の構成が適用されたＲＳ画素を、画素１１０ＲＳ_2PDとして説明を行う。

　図１８は、第１の実施形態の第２の変形例に適用可能な画素１１０ＲＳ_2PDの一例の構成を示す模式図である。図１８において、セクション（ａ）が画素１１０ＲＳ_2PDを光の入射方向から見た上面図、セクション（ｂ）が画素１１０ＲＳ_2PDの受光面に対して垂直な方向における断面を概略的に示す断面図である。

　この例では、セクション（ｂ）に示されるように、画素１１０ＲＳ_2PDは、遮光部２１４により画素の左側部分と右側部分とに分離され、左側部分にＰＤ２０Ｌが、右側部分にＰＤ２０Ｒが、それぞれ設けられる。また、左側部分における受光面の左側１／２と、右側部分における受光面の右側１／２とが、それぞれ例えばメタルによる遮光部２４０Ｌおよび２４０Ｒにより遮光され、左側部分が左遮光画素、右側部分が右遮光画素として機能する。また、セクション（ａ）に示されるように、左側部分および右側部分に、それぞれレンズ２１３Ｌおよび２１３Ｒが設けられる。

　画素１１０ＲＳ_2PDに入射した光は、レンズ２１３Ｌおよび２１３Ｒと、遮光部２１４Ｌおよび２１４Ｒによる開口部を介して、ＰＤ２０Ｌおよび２０Ｒにそれぞれ入射される。ＰＤ２０Ｌおよび２０Ｒそれぞれによる各画素信号の位相差に基づき、被写体までの距離を求める。すなわち、２ＰＤ画素は、単体で、上述した左遮光画素および右遮光画素を併せた機能を実現できる。

　図１９は、第１の実施形態の第２の変形例に適用可能な、画素アレイにおける２ＰＤ画素としてのＲＳ画素の配置の例を示す模式図である。図１９の例では、画素アレイ部１１における第２行の第２列、第４列、第（ｍ－１）列にそれぞれ画素１１０ＲＳ_2PDが配置されている。２ＰＤ画素の場合、上述のように、単体で左遮光画素および右遮光画素を併せた機能を実現できるため、左遮光画素および右遮光画素を用いる場合と比較して、像面位相差画素の密度を高くすることが可能である。

　図２０は、第１の実施形態の第２の変形例に係る画素１１０ＲＳ_2PDの一例の構成を示す回路図である。図２０に示されるように、画素１１０ＲＳ２ＰＤは、ＰＤ２０ＬおよびＰＤ２０Ｒの、２つのＰＤを含む。ＰＤ２０Ｌおよび２０Ｒは、それぞれ、トランジスタ２１Ｌおよび２１Ｒを介してＦＤ２３に接続される。トランジスタ２１Ｌおよび２１Ｒは、それぞれ制御信号ＴＧＬおよびＴＧＲによりオン／オフ状態を制御される。制御信号ＴＧＬおよびＴＧＲにより、トランジスタ２１Ｌおよび２１Ｒのオン／オフ状態を排他的に制御することで、ＰＤ２０Ｌによる露光および読み出しと、ＰＤ２０Ｒによる露光および読み出しと、をそれぞれ独立して実行させることが可能とされる。

　なお、制御信号ＴＧＬおよびＴＧＲは、排他的な制御を行う信号となるため、制御信号ＴＧＬを供給する制御線と、制御信号ＴＧＲを供給する制御線とは、共有されない。したがって、画素１１０ＧＳと画素１１０ＲＳ_2PDとが混載される画素行における画素信号線１６に含まれる制御線の本数は、例えば図１０を用いて説明した本数より１本、多くなる。

　画素１１０ＲＳ_2PDの露光および読み出しの動作は、図１１を用いて説明した動作を適用できる。この場合においては、例えば、図１１における時間ｔ₃₀の露光開始から、時間ｔ₃₁の読み出しまでの動作を、ＰＤ２０Ｌに対してと、ＰＤ２０Ｒに対してと、の２回、実行する。

（３－３．第１の実施形態の第３の変形例）
　次に、第１の実施形態の第３の変形例について説明する。第１の実施形態の第３の変形例は、サブ画素（ＲＳ画素）を動き検出用に用いる例である。

　例えば、図１を参照し、画像処理部５は、撮像素子４から出力された撮像画像に対して、注目領域（ＲＯＩ：Region　Of　Interest）を設定し、この注目領域内における動きを、サブ画素による画素信号を用いて検出し、検出結果を全体制御部３に通知する。全体制御部３は、通知された検出結果が動きが検出されたことを示している場合、撮像素子４に対して、撮像をサブ画素を用いた撮像から、メイン画素を用いた撮像に切り替えるよう指示を出す。撮像素子４は、この指示に応じて、撮像をサブ画素を用いた撮像からメイン画素（ＧＳ画素）を用いた撮像に切り替える。

　図２１は、第１の実施形態の第３の変形例に係る撮像素子４における動作の例を示す模式図である。図２１に示す動作は、例えば、全体制御部３からの指示に従い、撮像素子４における素子制御部１９の制御により実行される。

　なお、画素アレイ部１１に対するメイン画素およびサブ画素の配置は、例えば図９を用いて説明した配置を適用できるので、ここでの説明を省略する。なお、サブ画素は、動き検出可能な程度の密度で配置されるものとする。また、サブ画素は、図６～図８を用いて説明した画素１１０ＲＳを、メイン画素は、図３～図５を用いて説明した画素１１０ＧＳをそのまま適用できるので、ここでの説明を省略する。

　図２１において、セクション（ａ）は、撮像素子４において撮像がなされる撮像領域３００と、撮像領域３００内に設定された注目領域３０１と、を模式的に示している。注目領域３０１は、例えば全体制御部３の指示により、画像処理部５において、１フレームの撮像画像内の領域として設定される。また、図２１では、撮像領域３００に被写体像３１０が含まれている例が示されている。

　図２１において、セクション（ｂ）は、第１の実施形態の第３の変形例に係る撮像素子４における動作の例を示す模式図である。図の各部の意味は、上述した図１１と同様であるので、ここでの説明を省略する。また、以下において、第１行から行順次に実行される露光、読み出し動作を、第１行における動作で代表させて説明を行う。

　図２１の例では、例えば第１行において、画素１１０ＲＳは、時間ｔ₅₀～ｔ₅₁の期間に露光が行われ、露光が終了した時間ｔ₅₁で読み出しが実行される。第１行の読み出しが完了したタイミングに対応する時間ｔ₅₂～ｔ₅₃の期間に露光が行われ、露光が終了した時間ｔ５４で読み出しが実行される。この、露光および読み出しの動作が、所定時間間隔で繰り返される。この動作が繰り返される時間間隔は、例えば３０ｆｐｓ(frame　per　second)や６０ｆｐｓといったフレームレートでもよいし、数秒間隔などでもよい。

　この例では、セクション（ａ）に示されるように、時間ｔ₅₀～ｔ₅₁の期間において、撮像領域３００における注目領域３０１の外部に被写体像３１０が含まれ、次の時間ｔ₅₂～ｔ₅₃の期間において、被写体像３１０が注目領域３０１に掛かっている。なお、画像処理部５は、パターンマッチングや画像認識処理などにより、同一の被写体像３１０を各撮像において追跡可能とされている。

　例えば全体制御部３は、時間ｔ₅₀～ｔ₅₁において注目領域３０１の外部にあった被写体像３１０が、時間ｔ₅₁の後の時間ｔ₅₂～ｔ₅₃において注目領域３０１に掛かることで、当該被写体像３１０が注目領域３０１内に向けて動いていると判定する。全体制御部３は、この判定に基づき、撮像素子４に対して、撮像動作を、画素１１０ＲＳを用いた撮像動作から、画素１１０ＧＳを用いた撮像動作に切り替えるように指示を出す。

　撮像素子４において、素子制御部１９は、この指示に従い、時間ｔ₅₄でＰＤ２０の一括リセットを実行して画素１１０ＧＳによる露光を開始し、時間ｔ₅₅でＭＥＭ３０の一括リセット、および、ＰＤ２０からＭＥＭ３０への電荷の一括転送を実行し、時間ｔ₅₅で画素１１０ＧＳからのが送信号の読出しを、行順次に実行する。全体制御部３は、全ての行において読み出しが終了すると、撮像動作を、画素１１０ＧＳを用いた撮像動作から、画素１１０ＲＳを用いた撮像動作へと切り替える。図２１の例では、時間ｔ₅₆～ｔ₅₇の期間に露光が行われ、露光が終了した時間ｔ₅₇で読み出しが実行される。

　第１の実施形態の第３の変形例では、動き検出を行うための撮像に、画素１１０ＧＳと比較して高感度化が可能な画素１１０ＲＳを用いている。そのため、動き家検出をより高精度に実行することが可能である。また、動き検出を行うための画素１１０ＲＳは、画素アレイ部１１において所定に間引きされて配置されている。そのため、画像処理部５における動き検出処理の負荷を抑えることができ、高速化および低消費電力化が可能となる。

　なお、この第１の実施形態の第３の変形例では、被写体像３１０が注目領域３０１に掛かることにより、撮像動作が画素１１０ＲＳを用いた撮像動作から、画素１１０ＧＳを用いた撮像動作に切り替えられる。また、画素１１０ＧＳの読み出しが終了すると、撮像動作が画素１１０ＧＳを用いた撮像動作から、画素１１０ＲＳを用いた撮像動作に切り替えられる。そのため、画素１１０ＧＳおよび１１０ＲＳで共有される制御線１６０_RSTおよび１６０_SELを介して画素１１０ＧＳおよび画素１１０ＲＳのうち一方の画素に供給される制御信号ＲＳＴおよびＳＥＬは、他方の画素の動作に影響を与えない。

（３－４．第１の実施形態の第４の変形例）
　次に、第１の実施形態の第４の変形例について説明する。第１の実施形態の第４の変形例は、サブ画素（ＲＳ画素）を、表示部８に表示させるための動画像の撮像に用いる例である。この場合、サブ画素により撮像された動画像は、メイン画素による撮像画像（例えば静止画像）の撮像の補助として用いられる、所謂ライブビュー画像である。

　図２２は、第１の実施形態の第４の変形例に係る撮像素子４における動作の例を示す模式図である。図２２に示す動作は、例えば、全体制御部３からの指示に従い、撮像素子４における素子制御部１９の制御により実行される。なお、図の各部の意味は、上述した図１１と同様であるので、ここでの説明を省略する。また、以下において、第１行から行順次に実行される露光、読み出し動作を、第１行における動作で代表させて説明を行う。

　なお、画素アレイ部１１に対するメイン画素およびサブ画素の配置は、例えば図９を用いて説明した配置を適用できるので、ここでの説明を省略する。なお、サブ画素は、表示部８に静止画像の撮像補助として利用可能な程度の密度で配置されるものとする。また、サブ画素は、図６～図８を用いて説明した画素１１０ＲＳを、メイン画素は、図３～図５を用いて説明した画素１１０ＧＳをそのまま適用できるので、ここでの説明を省略する。

　第１の実施形態の第４の変形例では、サブ画素である画素１１０ＲＳによる撮像が、継続的に実行される。図２２の例では、画素１１０ＲＳの露光が時間ｔ₆₂～ｔ₆₃の期間に行われ、時間ｔ₆₃において読み出しが実行される。これにより、１フレーム分の動画像が取得される。時間ｔ₆₃における読み出しの終了後、画素１１０ＲＳの露光が時間ｔ₆₆～ｔ₆₇の期間に行われ、時間ｔ₆₇において読み出しが実行されて次のフレームの動画像が取得される。以降、同様にして、画素１１０ＲＳによる露光および読み出しが、所定の時間間隔（例えばフレーム時間間隔）で繰り返し実行される。

　一方、メイン画素である画素１１０ＧＳによる動作は、例えばユーザによるシャッタ操作に応じたタイミングで実行される。図２２の例では、全体制御部３は、例えばユーザによるシャッタ操作に応じて、画素１１０ＧＳによる撮像を実行するように、撮像素子４に指示する。撮像素子４において、素子制御部１９は、この指示に従い、時間ｔ₆₁でＰＤ２０の一括リセットを実行して画素１１０ＧＳによる露光を開始し、時間ｔ₆₄でＭＥＭ３０の一括リセット、および、ＰＤ２０からＭＥＭ３０への電荷の一括転送を実行し、時間ｔ₆₅で画素１１０ＧＳからのが送信号の読出しを、行順次に実行する。この一連の画素１１０ＧＳによる動作が、画素１１０ＲＳによる撮像動作と並行して実行される。

　なお、素子制御部１９は、画素１１０ＲＳの動作により制御信号ＲＳＴおよびＳＥＬがハイレベルとされるタイミングが、画素１１０ＧＳの読み出し動作における、制御信号ＴＧがハイレベルとされトランジスタ２１がオン状態とされてから、ＭＥＭ３０から電荷が排出されるまでの期間に含まれないように、例えば画素１１０ＧＳの読み出しタイミング、あるいは、画素１１０ＲＳの動作を調整することができる。

　このように、第１の実施形態の第４の変形例では、画素アレイ部１１において所定に間引きされて配置されている画素１１０ＲＳの画素信号により、ライブビューに用いる動画像を生成している。そのため、処理の高速化や、低消費電力化が可能となる。

［４．第２の実施形態］
　次に、本開示の第２の実施形態について説明する。第２の実施形態は、隣接する行に配置される画素（画素１１０ＧＳ同士、あるいは、画素１１０ＧＳおよび画素１１０ＲＳ）との間で、ＦＤ２３を共有する場合の例である。

　図２３は、第２の実施形態に係る画素信号線の構成例を示す一例の回路図である。図２３において、回路１１００ＧＳ（ａ）および回路１１００ＲＳは、トランジスタ２２、ＦＤ２３、トランジスタ２４およびトランジスタ２５を共有する。

　すなわち、回路１１００ＧＳ（ａ）は、第ａ行に配置され、ＰＤ２０ａ、トランジスタ２１ａ、ＭＥＭ３０、トランジスタ３１およびトランジスタ３２を含み、さらにトランジスタ２２、ＦＤ２３、トランジスタ２４およびトランジスタ２５を含めることで、メイン画素である画素１１０ＧＳを形成する。回路１１００ＲＳは、第ａ行に隣接する第ｂ行の、当該回路１１００ＧＳ（ａ）と同一の列に配置される。回路１１００ＲＳは、回路１１００ＧＳと同様に、ＰＤ２０ｂおよびトランジスタ２１ｂを含み、さらにトランジスタ２２、ＦＤ２３、トランジスタ２４およびトランジスタ２５を含めることで、サブ画素である画素１１０ＲＳを形成する。

　さらに、第ｂ行に配置される回路１１００ＧＳ（ｂ）は、回路１１００ＧＳ（ａ）と同等の構成を有し、トランジスタ２２、ＦＤ２３、トランジスタ２４およびトランジスタ２５を、当該画素１１００ＧＳ（ｂ）と隣接行の同一列に配置される画素１１００ＧＳ（ａ）と共有する。

　すなわち、この図２３の例では、第ｂ行において、サブ画素とメイン画素とが混載される。

　この場合、画素信号線１６は、第ａ行の回路１１００ＧＳ（ａ）および１１００ＧＳ（ｂ）を共通に制御する制御信号ＯＦＧおよびＴＸを供給する制御線１６０_OFGおよび１６０_TXを含む。画素信号線１６は、さらに、第ａ行の回路１１００ＧＳ（ａ）を制御する制御信号ＴＧ＿ａを供給する制御線１６０_{TG_m(a)}と、第ｂ行の回路１１００ＧＳ（ｂ）を制御する制御信号ＴＧ＿ｂを供給する制御線１６０_{TG_m(b)}と、を含む。さらにまた、画素信号線１６は、回路１１００ＲＳを制御する制御信号ＴＧを供給する制御線１６０_{TG_s}と、各回路に制御信号ＲＳＴおよびＳＥＬをそれぞれ共通に供給する制御線１６０_RSTおよび１６０_SELを含む。すなわち、画素信号線１６は、７本の制御線を含む。

　図２４は、隣接する行でＦＤ２３を共有する例において、サブ画素としてＧＳ画素の構成を適用した場合の画素信号線の構成例を示す一例の回路図である。図２４において、回路１１００ＧＳ（ｂ）’は、回路１１００ＧＳ（ａ）と同等の構成を有し、トランジスタ２２、ＦＤ２３、トランジスタ２４およびトランジスタ２５を、当該回路１１００ＧＳ（ｂ）’と隣接行の同一列に配置される回路１１００ＧＳ（ａ）とで共有する。この図２４の例でも、サブ画素とメイン画素とが第ｂ行で混載される。

　この場合、サブ画素としての回路１１００ＧＳ（ｂ）’は、同一行のメイン画素としての画素１１００ＧＳ（ｂ）に対して独立して制御可能である必要がある。そのため、回路１１００ＧＳ（ｂ）’を制御するために、制御信号ＴＧを供給すると共に、制御信号ＯＦＧおよびＴＸをさらに供給する必要がある。したがって、画素信号線１６は、図２３を用いて説明した７本の制御線に加えて、制御信号ＯＦＧを供給するための制御線１６０_{OFG_s}と、制御信号ＴＸを供給するための制御線１６０_{TX_s}と、の２本の制御線をさらに含むことになる。

　このように、隣接する行でＦＤ２３を共有する場合であっても、サブ画素としてＲＳ画素の構成を適用することで、サブ画素としてＧＳ画素の構成を適用した場合に比べて、画素信号線１６に含まれる制御線の本数を抑えることができる。

［５．第３の実施形態］
　次に、本開示の第３の実施形態について説明する。上述した第１の実施形態およびその各変形例、ならびに、第２の実施形態では、ＧＳ画素に、電荷保持型の画素を適用していた。すなわち、第１の実施形態およびその各変形例、ならびに、第２の実施形態におけるＧＳ画素は、露光によりＰＤ２０に蓄積された電荷をＭＥＭ３０に一時的に蓄積し、ＭＥＭ３０に蓄積された電荷をＦＤ２３により電圧に変換して画素信号として読み出す構成とされていた。

　これはこの例に限定されず、本開示の第３の実施形態では、ＧＳ画素として、電圧保持型の画素を適用する。電圧保持型の画素は、露光によりＰＤ２０に蓄積された電荷をＦＤ２３により電圧に変換し、その電圧に変換された画素信号を蓄積して、所定のタイミングで読み出す。

　図２５は、第３の実施形態に適用可能な、電圧保持型のＧＳ画素の一例の構成を示す回路図である。図２５に示される構成は、図６を用いて説明したＲＳ画素（画素１１０ＲＳ）の構成における垂直信号線ＶＳＬの位置に、電圧保持のための構成を付加したものとなっている。

　図２５において、画素１１０ＧＳ（ｖｄ）は、電圧保持の構成として、第１の電圧保持部４０Ｐおよび第２の電圧保持部４０Ｄを含む。第１の電圧保持部４０Ｐ（ＭＥＭ（Ｐ））は、Ｐ相（Pre-Charge　phase）の電位、すなわちＦＤ２３のリセット時の電位を保持する。第２の電圧保持部４０Ｄ（ＭＥＭ（Ｄ））は、Ｄ相（Data　phase）の電位、すなわち画素信号の信号電位を保持する。

　第１の電圧保持部４０Ｐの保持電位は、トランジスタ４１Ｐのゲートに制御信号ＳＥＬ（Ｐ）を供給して当該トランジスタ４１Ｐをオン状態にすることにより、図示されない垂直信号線ＶＳＬを介して読み出される。第２の電圧保持部４０Ｄの保持電位は、トランジスタ４１Ｄのゲートに制御信号ＳＥＬ（Ｄ）を供給して当該トランジスタ４１Ｐをオン状態にすることにより、垂直信号線ＶＳＬを介して読み出される。相関２重サンプリング処理（ＣＤＳ：Correlated　Double　Sampling）では、Ｄ相の電位からＰ相の電位を差し引く相関２重サンプリング処理（ＣＤＳ：Correlated　Double　Sampling）を行うことで、ノイズ成分を除去することができる。

　この電圧保持型の画素１１０ＧＳ（ｖｄ）は、上述した電荷保持型の画素１１０ＧＳと比較して、必要な制御信号が多く、画素信号線１６に含まれる制御線の本数も多くなる。この場合においても、同一の画素行に混載されるサブ画素としてＲＳ画素（例えば画素１１０ＲＳ）を適用することで、サブ画素に画素１１０ＧＳ（ｖｄ）を適用する場合に比べて、画素信号線１６に含まれる制御線の本数を少なく抑えることが可能である。

　なお、この電圧保持型の画素１１００ＧＳ（ｖｄ）においても、ＦＤ２３の初期化は、上述と同様に、制御信号ＲＳＴの状態に応じて実行される。また、画素１１００ＧＳ（ｖｄ）は、図２３による説明と同様に、当該画素１１００ＧＳ（ｖｄ）と隣接行の同一列に配置される画素１１００ＲＳと、ＦＤ２３を共有することができる。

［６．第４の実施形態］
（６－１．本開示の技術の適用例）
　次に、第４の実施形態として、本開示に係る、第１の実施形態およびその各変形例、第２の実施形態、ならびに、第３の実施形態に係る電子機器１の適用例について説明する。図２６は、第１の実施形態およびその各変形例、第２の実施形態、ならびに、第３の実施形態に係る電子機器１を使用する使用例を示す図である。

　上述した電子機器１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングしセンシング結果に基づき認識処理を行う様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。

（６－２．移動体への適用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図２７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図２８は、撮像部１２０３１の設置位置の例を示す図である。

　図２８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図２８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１および車外情報検出ユニット１２０３０に適用され得る。

　このように、本開示に係る技術を撮像部１２０３１および車外情報検出ユニット１２０３０に適用することで、製品の歩留まりを向上させることができ、コストを削減可能となる。

　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

　なお、本技術は以下のような構成も取ることができる。
（１）
　それぞれ光電変換素子を含み、行列状の配列で配置される複数の画素と、
　前記配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群と、
　前記配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線と、
を備え、
　前記複数の画素は、
　前記配列の各行のうち少なくとも１つの行の前記行方向に整列する各画素において、前記制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素と、
　前記制御線群に含まれる複数の制御線のうち該第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素と、
を含む、
撮像装置。
（２）
　前記第１の画素の露光開始および露光終了が、前記第１の制御線群から供給される前記制御信号により、前記配列の各行で一括したタイミングで制御され、
　前記第２の画素の露光開始および露光終了が、前記第２の制御線群から供給される前記制御信号により、前記配列の各行で異なるタイミングで制御される、
前記（１）に記載の撮像装置。
（３）
　前記第１の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第１の制御線からの制御信号に従い蓄積する第１の蓄積部と、
　前記第１の蓄積部に蓄積された前記電荷を前記制御線群に含まれる第２の制御線からの制御信号に従い電圧に変換する第１の電荷電圧変換部と、
　前記第１の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる第３の制御線からの制御信号に従い前記読み出し線に出力する第１の選択部と、
を有し、
　前記第２の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第４の制御線からの制御信号に従い電圧に変換する第２の電荷電圧変換部と、
　前記第２の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる前記第３の制御線からの制御信号に従い前記読み出し線に出力する第２の選択部と、
を有し、
　前記第１の電荷電圧変換部と、前記第２の電荷電圧変換部と、が前記制御線群に含まれる同一の制御線から供給される前記制御信号により初期化される、
前記（１）または（２）に記載の撮像装置。
（４）
　前記配列のうち所定行に対応する前記第１の画素の前記第１の電荷電圧変換部と、
　前記配列のうち前記所定行に隣接する行において、該第１の画素と位置が対応する前記第２の画素の前記第２の電荷電圧変換部と、が共有される、
前記（３）に記載の撮像装置。
（５）
　前記第１の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第５の制御線からの制御信号に従い電圧に変換する第３の電荷電圧変換部と、
　前記第３の電荷電圧変換部で前記電荷が電圧に変換された信号を前記制御線群に含まれる第６の制御線からの制御信号に従い蓄積する第２の蓄積部と、
　前記第２の蓄積部に蓄積された前記信号を前記制御線群に含まれる第７の制御線からの制御信号に従い画素信号として読み出して前記読み出し線に出力する第３の選択部と、
を有し、
　前記第２の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第８の制御線からの制御信号に従い電圧に変換する第２の電荷電圧変換部と、
　前記第２の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる前記第７の制御線からの制御信号に従い前記読み出し線に出力する第２の選択部と、
を有し、
　前記第３の電荷電圧変換部と、前記第２の電荷電圧変換部と、が前記制御線群に含まれる同一の制御線から供給する前記制御信号により初期化される、
前記（１）または（２）に記載の撮像装置。
（６）
　前記配列のうち所定行に対応する前記第１の画素の前記第３の電荷電圧変換部と、
　前記配列のうち前記所定行に隣接する行において、該第１の画素と位置が対応する前記第２の画素の前記第２の電荷電圧変換部と、が共有される、
前記（５）に記載の撮像装置。
（７）
　前記第２の画素は、
　前記光電変換素子に光が入射される受光面の一部が遮光された画素と、前記受光面の該一部に対応する部分に対する他の一部が遮光された画素と、を含む、
前記（１）乃至（６）の何れかに記載の撮像装置。
（８）
　前記第２の画素は、
　２つの光電変換素子を含み、
　前記２つの光電変換素子のうち一方の光電変換素子に光が入射される受光面の一部が遮光され、
　他方の光電変換素子に光が入射される受光面の、前記一部に対応する部分に対する他の一部が遮光される、
前記（１）乃至（６）の何れかに記載の撮像装置。
（９）
　前記第２の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による撮像動作が一定時間間隔で繰り返し実行され、
　所定のタイミングで、該撮像動作が前記第１の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による撮像動作に切り替えられる、
前記（１）乃至（８）の何れかに記載の撮像装置。
（１０）
　前記第２の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による第１の撮像動作が一定時間間隔で繰り返し実行され、
　所定のタイミングで、前記第１の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による第２の撮像動作が、前記第１の撮像動作と並行して実行される、
前記（１）乃至（８）の何れかに記載の撮像装置。
（１１）
　前記一定時間間隔は、前記第２の画素に基づく画素信号により動画表示を行うためのフレーム間隔である、
前記（１０）に記載の撮像装置。
（１２）
　前記第２の画素は、可視光波長帯域の全域の光を透過させる光学フィルタが配置される、
前記（１）乃至（１１）の何れかに記載の撮像装置。
（１３）
　前記第２の画素は、赤外波長帯域の光を透過させる光学フィルタが配置される、
前記（１）乃至（１２）に記載の撮像装置。
（１４）
　前記第２の画素は、フルカラー撮像に用いる所定波長帯域の光を透過させる光学フィルタが配置される、
前記（１）乃至（１３）に記載の撮像装置。
（１５）
　前記第１の画素は、フルカラー撮像に用いる所定波長帯域の光を透過させる光学フィルタが配置される、
前記（１）乃至（１４）の何れかに記載の撮像装置。
（１６）
　それぞれ光電変換素子を含み、行列状の配列で配置される複数の画素と、
　前記配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群と、
　前記配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線と、
を備え、
　前記複数の画素は、
　前記配列の各行のうち少なくとも１つの行の前記行方向に整列する各画素において、前記制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素と、
　前記制御線群に含まれる複数の制御線のうち該第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素と、
を含む撮像部と、
　前記画素信号に基づく画像データを記憶する記憶部と、
を有する電子機器。

１　電子機器
３　全体制御部
４　撮像素子
５　画像処理部
７　記憶部
８　表示部
１１　画素アレイ
１６　画素信号線
１９　素子制御部
２０，２０ａ，２０ｂ，２０Ｌ，２０Ｒ　フォトダイオード
２１，２１ａ，２１ｂ，２２，２３，２４，２５，３１，３２　トランジスタ
３０　ＭＥＭ
１１０，１１０ＧＳ，１１０ＧＳ’，１１０ＧＳ（ｖｄ），１１０ＲＳ，１１０ＲＳ_2PD，１１０ＲＳ_ZL，１１０ＲＳ_ZR　画素
１６０_OFG，１６０_{OFG_m}，１６０_{OFG_s}，１６０_{TG_m}，１６０_{TG_m(a)}，１６０_{TG_m(b)}，１６０_{TG_s}，１６０_TX，１６０_{TX_m}，１６０_{TX_s}，１６０_RST，１６０_SEL　制御線
２１２　光学フィルタ
３００　撮像領域
３０１　注目領域

Claims

　それぞれ光電変換素子を含み、行列状の配列で配置される複数の画素と、
　前記配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群と、
　前記配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線と、
を備え、
　前記複数の画素は、
　前記配列の各行のうち少なくとも１つの行の前記行方向に整列する各画素において、前記制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素と、
　前記制御線群に含まれる複数の制御線のうち該第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素と、
を含む、
撮像装置。
　前記第１の画素の露光開始および露光終了が、前記第１の制御線群から供給される前記制御信号により、前記配列の各行で一括したタイミングで制御され、
　前記第２の画素の露光開始および露光終了が、前記第２の制御線群から供給される前記制御信号により、前記配列の各行で異なるタイミングで制御される、
請求項１に記載の撮像装置。
　前記第１の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第１の制御線からの制御信号に従い蓄積する第１の蓄積部と、
　前記第１の蓄積部に蓄積された前記電荷を前記制御線群に含まれる第２の制御線からの制御信号に従い電圧に変換する第１の電荷電圧変換部と、
　前記第１の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる第３の制御線からの制御信号に従い前記読み出し線に出力する第１の選択部と、
を有し、
　前記第２の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第４の制御線からの制御信号に従い電圧に変換する第２の電荷電圧変換部と、
　前記第２の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる前記第３の制御線からの制御信号に従い前記読み出し線に出力する第２の選択部と、
を有し、
　前記第１の電荷電圧変換部と、前記第２の電荷電圧変換部と、が前記制御線群に含まれる同一の制御線から供給される前記制御信号により初期化される、
請求項１に記載の撮像装置。
　前記配列のうち所定行に対応する前記第１の画素の前記第１の電荷電圧変換部と、
　前記配列のうち前記所定行に隣接する行において、該第１の画素と位置が対応する前記第２の画素の前記第２の電荷電圧変換部と、が共有される、
請求項３に記載の撮像装置。
　前記第１の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第５の制御線からの制御信号に従い電圧に変換する第３の電荷電圧変換部と、
　前記第３の電荷電圧変換部で前記電荷が電圧に変換された信号を前記制御線群に含まれる第６の制御線からの制御信号に従い蓄積する第２の蓄積部と、
　前記第２の蓄積部に蓄積された前記信号を前記制御線群に含まれる第７の制御線からの制御信号に従い画素信号として読み出して前記読み出し線に出力する第３の選択部と、
を有し、
　前記第２の画素は、
　前記光電変換素子により生成された電荷を前記制御線群に含まれる第８の制御線からの制御信号に従い電圧に変換する第２の電荷電圧変換部と、
　前記第２の電荷電圧変換部で前記電荷が変換された電圧に基づく画素信号を前記制御線群に含まれる前記第７の制御線からの制御信号に従い前記読み出し線に出力する第２の選択部と、
を有し、
　前記第３の電荷電圧変換部と、前記第２の電荷電圧変換部と、が前記制御線群に含まれる同一の制御線から供給する前記制御信号により初期化される、
請求項１に記載の撮像装置。
　前記配列のうち所定行に対応する前記第１の画素の前記第３の電荷電圧変換部と、
　前記配列のうち前記所定行に隣接する行において、該第１の画素と位置が対応する前記第２の画素の前記第２の電荷電圧変換部と、が共有される、
請求項５に記載の撮像装置。
　前記第２の画素は、
　前記光電変換素子に光が入射される受光面の一部が遮光された画素と、前記受光面の該一部に対応する部分に対する他の一部が遮光された画素と、を含む、
請求項１に記載の撮像装置。
　前記第２の画素は、
　２つの光電変換素子を含み、
　前記２つの光電変換素子のうち一方の光電変換素子に光が入射される受光面の一部が遮光され、
　他方の光電変換素子に光が入射される受光面の、前記一部に対応する部分に対する他の一部が遮光される、
請求項１に記載の撮像装置。
　前記第２の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による撮像動作が一定時間間隔で繰り返し実行され、
　所定のタイミングで、該撮像動作が前記第１の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による撮像動作に切り替えられる、
請求項１に記載の撮像装置。
　前記第２の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による第１の撮像動作が一定時間間隔で繰り返し実行され、
　所定のタイミングで、前記第１の画素による露光開始および露光終了と、露光により生成された電荷に応じた画素信号の前記読み出し線への転送と、による第２の撮像動作が、前記第１の撮像動作と並行して実行される、
請求項１に記載の撮像装置。
　前記一定時間間隔は、前記第２の画素に基づく画素信号により動画表示を行うためのフレーム間隔である、
請求項１０に記載の撮像装置。
　前記第２の画素は、可視光波長帯域の全域の光を透過させる光学フィルタが配置される、
請求項１に記載の撮像装置。
　前記第２の画素は、赤外波長帯域の光を透過させる光学フィルタが配置される、
請求項１に記載の撮像装置。
　前記第２の画素は、フルカラー撮像に用いる所定波長帯域の光を透過させる光学フィルタが配置される、
請求項１に記載の撮像装置。
　前記第１の画素は、フルカラー撮像に用いる所定波長帯域の光を透過させる光学フィルタが配置される、
請求項１に記載の撮像装置。
　それぞれ光電変換素子を含み、行列状の配列で配置される複数の画素と、
　前記配列の各行にそれぞれ配置される、行方向に整列する各画素を制御するための複数の制御線を含む制御線群と、
　前記配列のうち列方向に整列する各画素から読み出された画素信号を転送するための、各列に配置される複数の読み出し線と、
を備え、
　前記複数の画素は、
　前記配列の各行のうち少なくとも１つの行の前記行方向に整列する各画素において、前記制御線群に含まれる複数の制御線のうち第１の数の制御線を含む第１の制御線群から供給される制御信号により制御される第１の画素と、
　前記制御線群に含まれる複数の制御線のうち該第１の数より少ない第２の数の制御線を含む第２の制御線群から供給される制御信号により制御される第２の画素と、
を含む撮像部と、
　前記画素信号に基づく画像データを記憶する記憶部と、
を有する電子機器。