WO2021194116A1 - 반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법 - Google Patents

반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법 Download PDF

Info

Publication number
WO2021194116A1
WO2021194116A1 PCT/KR2021/002637 KR2021002637W WO2021194116A1 WO 2021194116 A1 WO2021194116 A1 WO 2021194116A1 KR 2021002637 W KR2021002637 W KR 2021002637W WO 2021194116 A1 WO2021194116 A1 WO 2021194116A1
Authority
WO
WIPO (PCT)
Prior art keywords
trap
interface
model
density
state
Prior art date
Application number
PCT/KR2021/002637
Other languages
English (en)
French (fr)
Inventor
유현용
정승근
손무영
장동원
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2021194116A1 publication Critical patent/WO2021194116A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates

Definitions

  • the present application relates to a trap analysis modeling system and an operating method thereof, and more particularly, to a trap analysis modeling system capable of predicting the effect of a trap generated during a MOSFET transistor process and an operating method thereof.
  • MOSFET semiconductor devices that are currently commercialized are composed of a gate for forming a channel through which current can flow, and a source and drain for transmitting current through it, and various semiconductor products such as DRAM and CPU It is used as a CMOS switching device in the field.
  • a defect occurring in such a gate dielectric may be expressed as a trap capable of trapping electrons or holes.
  • the trap may occur due to misalignment of bonding between atoms at the interface between materials having atoms of different sizes as well as defects of atoms themselves.
  • the effect of traps on the MOSFET increases as the density of traps per unit area increases, and the MOSFET miniaturized by scaling down has a very high trap density even with a single defect. can have, the increase in trap density due to device miniaturization has a problem that acts as a limiting point for the next stage technology development.
  • a trap analysis modeling system includes a first modeling unit configured to obtain at least one interface state density by performing atomic unit modeling on a virtual heterojunction model, based on the at least one interface state density
  • the first modeling unit an interface model generation unit generating at least one interface model by performing structural energy modeling on the virtual heterojunction model, and electron density functional theory using the interface model as an input and a density of states output for obtaining the interfacial density of states by using a tool.
  • the interface model generating unit receives input information for generating the virtual heterojunction model, and the input information includes a space group and a crystal direction for a gate layer material of the virtual heterojunction model. do.
  • the structural energy modeling uses at least one of a plane wave cutoff method, a computational functional method, and an SCF convergence method.
  • the electron density functional theory tool uses at least one of a PBE0 function, a B3LYP DFT+U function, a DFT+U function, and an HSE function.
  • the data processing unit classifies each interface state density into a bulk region and an interface region based on a band gap region preset in the at least one interface state density.
  • the data processing unit selects one interface state density from among the interface state densities based on whether or not a trap has occurred in the interface region.
  • the data processing unit determines the trap information through state analysis on the density of one interface state, and the trap information includes an energy level, concentration, and type of the trap.
  • the state analysis includes obtaining sub-traps subdivided for each specific energy level from the trap.
  • the state analysis includes calculating the concentration of each sub-trap by dividing each state density of the sub-traps with respect to the area of the virtual heterojunction model.
  • the state analysis includes identifying the sub-traps as any one of a charge trap and a hole trap based on a preset charge neutral level.
  • the data processing unit ratio-corrects the sub-traps according to a preset reference energy bandgap value.
  • a trap analysis modeling method performing atomic unit modeling on a virtual heterojunction model to obtain at least one interface state density, based on the at least one interface state density, acquiring trap information and loading the trap information into device simulation to model the degree of influence of the trap on the virtual heterojunction model.
  • the obtaining of the interface state density includes: receiving input information for generating the virtual heterojunction model; performing structural energy modeling on the virtual heterojunction model; generating an interface model; and outputting the at least one interface state density using an electron density functional theory tool taking the at least one interface model as an input.
  • the acquiring of the trap information includes classifying each density of states into a bulk region and an interface region based on a band gap region preset in the at least one interface model, whether a trap has occurred in the interface region based on , selecting one density of states from among the density of states and determining the trap information through state analysis for the one density of states.
  • the trap information includes an energy level, concentration, and type of the trap.
  • the state analysis includes obtaining sub-traps subdivided for each specific energy level from the trap.
  • the state analysis includes calculating the concentration of each sub-trap by dividing each state density of the sub-traps with respect to the area of the virtual heterojunction model.
  • the state analysis includes identifying the sub-traps as any one of a charge trap and a hole trap based on a preset charge neutral level.
  • the method further includes performing ratio correction for the sub-traps according to a preset reference energy bandgap value.
  • the trap analysis modeling system and the operating method thereof according to the embodiment of the present application can be applied to all semiconductor transistor devices in which traps can occur, and thus can provide performance prediction for logic or memory devices.
  • FIG. 1 is a block diagram of a trap analysis modeling system according to an embodiment of the present application.
  • FIG. 2 is a diagram for describing in detail an operation of the first modeling unit of FIG. 1 .
  • FIG. 3 is a diagram for describing in detail an operation of the data processing unit of FIG. 1 .
  • 4A and 4B are diagrams for explaining the state analysis of FIG. 3 .
  • FIG. 5 is an operational process of the analytical modeling system of FIG. 1 ;
  • FIG. 6 is an operation process of the first modeling unit of FIG. 2 .
  • FIG. 7 is an operation process of the data processing unit of FIG. 3 .
  • FIG. 1 is a block diagram of a trap analysis modeling system 10 according to an embodiment of the present application.
  • the trap analysis modeling system 10 may include a first modeling unit 100 , a data processing unit 200 , and a second modeling unit 300 .
  • the first modeling unit 100 performs atomic unit modeling based on the first principle (ab-initio) for a virtual heterojunction model (eg, Silicon/HfO2), and at least one interface density of states (Density Of) is performed. States in interface) can be obtained.
  • ab-initio atomic unit modeling based on the first principle (ab-initio) for a virtual heterojunction model (eg, Silicon/HfO2), and at least one interface density of states (Density Of) is performed. States in interface) can be obtained.
  • the atomic unit modeling based on the first principle performs quantum mechanical calculations using only the position and type of atoms as basic information, and various types of aggregation such as atoms, molecules, solids, surfaces, interfaces, and nanostructures are performed. It may mean modeling the properties of a material.
  • atomic unit modeling based on the first principle (ab-initio) without any parameters (ab initio, first-principles, first principle) is the structure of various materials and accompanying band structures, optical and conductive properties. It is possible to calculate the electronic structure of such as, and electron density functional theory (DFT) can be used.
  • DFT electron density functional theory
  • the data processing unit 200 may acquire trap information (TI) based on the density of at least one interface state.
  • the trap information may include an energy level, concentration, and characterization of the trap.
  • the trap may mean a state in which a state is generated at a zero level of a bandgap region preset in at least one interface state density.
  • the second modeling unit 300 loads the trap information TI into a device simulation (Technology Computer-Aided Design, TCAD), and a trap for a virtual heterojunction model (eg, Silicon/HfO2). The degree of influence can be modeled.
  • TCAD Technology Computer-Aided Design
  • a trap for a virtual heterojunction model eg, Silicon/HfO2.
  • the degree of influence can be modeled.
  • the device simulation may refer to a computer simulation performed prior to semiconductor process technology or device development.
  • the trap analysis modeling system 10 can be applied to all semiconductor transistor devices in which traps can occur through the first and second modeling units 100 and 300 and the data processing unit 200, and It has the effect of being able to provide a performance prediction for a memory device or the like.
  • FIG. 2 is a diagram for describing in detail the operation of the first modeling unit 100 of FIG. 1 .
  • the first modeling unit 100 may include an interface model generating unit 110 and a state density output unit 120 .
  • the interface model generator 110 may receive input information for generating a virtual heterojunction model (eg, Silicon/HfO2).
  • a virtual heterojunction model eg, Silicon/HfO2.
  • the input information may include a space group and a grain orientation for the gate layer material of the virtual heterojunction model (eg, Silicon/HfO2).
  • the virtual heterojunction model eg, Silicon/HfO2.
  • the interface model generation unit 110 may generate at least one interface model (eg, 111 to 116 ) by performing structural energy modeling on a virtual heterojunction model (eg, Silicon/HfO 2 ).
  • a virtual heterojunction model eg, Silicon/HfO 2
  • the at least one interface model (eg, 111 to 116) may mean at least one or more bonding lines (eg, 1 to 6) for a virtual heterojunction model (eg, Silicon/HfO2).
  • a virtual heterojunction model eg, Silicon/HfO2.
  • the structural energy modeling refers to an operation that minimizes the total energy of the virtual heterojunction model (eg, Silicon/HfO2), and bonding of at least one interface model (eg, 111 to 116). can determine the shape or number of Such structural energy modeling may use at least one of a planewave cutoff method, a calculation functional method, and an SCF convergence method.
  • the virtual heterojunction model eg, Silicon/HfO2
  • the interface model eg, 111 to 116.
  • Such structural energy modeling may use at least one of a planewave cutoff method, a calculation functional method, and an SCF convergence method.
  • the density of states output unit 120 uses an electron density functional theory tool (DFT tool) to which at least one interface model (eg, 111 to 116) is input, and at least one interface density of states (eg, 121 ) ⁇ 126) can be printed.
  • DFT tool electron density functional theory tool
  • At least one interface state density may correspond one-to-one to at least one interface model (eg, 111 to 116).
  • the electron density functional theory tool may use at least one of a PBE0 function, a B3LYP DFT+U function, and a DFT+U function.
  • FIG. 3 is a diagram for describing in detail the operation of the data processing unit 200 of FIG. 1
  • FIGS. 4A and 4B are diagrams for explaining the state analysis of FIG. 3 .
  • the data processing unit 200 receives at least one interface model (eg, 111 to 116 ) generated through the interface model generation unit 110 , and transmits the state density output unit 120 .
  • At least one interface state density (eg, 121 to 126) outputted through the interface may be transmitted.
  • the data processing unit 200 sets each interface state density (eg, 121 to 126) with a bulk region based on a band gap region preset in at least one interface state density (eg, 121 to 126). It can be classified into an interface region.
  • the bulk region and the interface region may be densities of states located in a horizontal direction for discriminating at least one interfacial density of states
  • the bandgap region may mean a partial region located in a vertical direction of each density of states.
  • the data processing unit 200 may select one interface state density (eg, 123 ) from among the interface state densities (eg, 121 to 126 ) based on whether or not there is a trap generated in the interface region.
  • the trap may refer to a state generated in the bandgap region of the interface region.
  • the data processing unit 200 may determine trap information through state analysis for one interface state density (eg, 123 ).
  • State analysis may include obtaining sub-traps (eg, Trap#1 to Trap#n) subdivided for each specific energy level from a trap.
  • the data processing unit 200 may perform state analysis on the trap to subdivide the trap into sub-traps (eg, Trap#1 to Trap#n).
  • State analysis divides each density of states (DOS) of sub-traps (eg, Trap#1 to Trap#n) with respect to an area (cm2) of a virtual heterojunction model (eg, Silicon/HfO2). It may include an operation of calculating the concentration for each sub-trap.
  • DOS density of states
  • cm2 area of a virtual heterojunction model
  • the data processing unit 200 may perform state analysis on traps to calculate concentrations for each sub-trap.
  • State analysis is based on a preset charge neutrality level (Charge Neutrality Level, Ecnl), the sub-traps (eg, Trap#1 ⁇ Trap#n) in the charge state (Donor-like state) and the hole It may include an operation of identifying one of the states (Acceptor-like state).
  • the data processing unit 200 performs state analysis on the traps to convert the sub-traps (eg, Trap#1 to Trap#n) into charge states (Donor-like state). and hole state (Acceptor-like state).
  • the data processing unit 200 may perform ratio correction on the sub-traps (eg, Trap#1 to Trap#n) according to a preset reference energy bandgap value.
  • the preset reference energy band gap value may be 1.12 eV.
  • FIG. 5 is an operational process of the analytical modeling system 10 of FIG. 1 .
  • the first modeling unit 100 performs atomic unit modeling based on the first principle (ab-initio) for the virtual heterojunction model (eg, Silicon/HfO2).
  • the virtual heterojunction model eg, Silicon/HfO2.
  • the data processing unit 200 may acquire trap information (TI) based on the density of at least one interface state.
  • step S130 the second modeling unit 300 loads the trap information TI into a device simulation (Technology Computer-Aided Design, TCAD), and traps the virtual heterojunction model (eg, Silicon/HfO2).
  • TCAD Technology Computer-Aided Design
  • the degree of influence of (Trap) can be modeled.
  • FIG. 6 is an operation process of the first modeling unit 100 of FIG. 2 .
  • the first modeling unit 100 may receive input information for generating a virtual heterojunction model (eg, Silicon/HfO2).
  • a virtual heterojunction model eg, Silicon/HfO2.
  • step S220 the first modeling unit 100 performs structural energy modeling on the virtual heterojunction model (eg, Silicon/HfO2) to generate at least one interface model (eg, 111 to 116). can do.
  • the virtual heterojunction model eg, Silicon/HfO2
  • the first modeling unit 100 uses the electron density functional theory tool (DFT Tool) to which at least one interface model (eg, 111 to 116) is input, at least one interface state density ( For example, 121 to 126) can be output.
  • DFT Tool electron density functional theory tool
  • step S310 the data processing unit 200 performs each state density (eg, based on a band gap region preset in at least one interface model (eg, 111 to 116 )). 121 to 126) can be classified into a bulk region and an interface region.
  • the data processing unit 200 may select one density of states (eg, 123 ) from among the densities of states (eg, 121 to 126 ) based on whether a trap has occurred in the interface region.
  • the data processing unit 200 may determine trap information through state analysis for one selected state density (eg, 123 ).
  • the data processing unit 200 sets the energy bandgap value to a preset energy bandgap value for sub-traps (eg, Trap#1 to Trap#n) subdivided through state analysis from a trap generated in the interface region.
  • a ratio correction can be performed accordingly.

Abstract

본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다.

Description

반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법
본 출원은 트랩 분석 모델링 시스템 및 그 동작 방법에 관한 것으로, 특히, MOSFET 트랜지스터 공정 시 발생하는 트랩의 영향을 예측할 수 있는 트랩 분석 모델링 시스템 및 그 동작 방법에 관한 것이다.
현재 상용화 되어 있는 MOSFET 반도체 소자는 전류가 흐를 수 있는 채널 형성을 위한 게이트(gate)와 이를 통해 전류를 전달시키는 역할의 소스(source)와 드레인(drain)으로 이루어져 있으며, DRAM, CPU 등 다양한 반도체 제품들에서 CMOS 스위칭 소자로 사용되고 있다.
그러나, 제작 비용 및 전력 감소를 위한 지속적인 반도체 소자 scaling down이 지속된 결과, 미세화의 한계에 부딪혔으며, 7nm 급 노드 이하의 소형화 단계에 돌입한 상황에서 원자의 크기는 수 옴스트롱(Å)으로 형성됨에 따라 소자에 비해 크게 차이 나지 않아, 원자 단위에서 소자 개발을 고려해야 한다.
특히, MOSFET 공정 시 게이트 유전체 증착 공정에서 발생하는 다양한 종류의 원자의 결함은 전자 정공과 같이 부호를 띄는 전하의 특성을 띄며, MOSFET에 전압 인가 시 흐르는 전류량을 변화시켜 소자의 성능을 결정하는 중요한 특성일 수 있다.
이러한 게이트 유전체에 발생하는 결함은 전자나 정공을 머금을 수 있는 트랩(Trap)으로 표현될 수 있다. 여기서, 트랩(Trap)은 원자 자체의 결함 뿐만 아니라, 서로 다른 크기의 원자를 가지는 물질들의 계면에서 원자 간의 결합 (bonding)이 어긋나 발생할 수 있다.
구체적으로, 트랩(Trap)이 MOSFET에 미치는 영향은 단위 면적당 트랩(Trap)의 밀도(density)가 높을수록 증가하고, scaling down에 따라 소형화된 MOSFET은 원자 하나의 결함 정도로도 매우 높은 농도의 트랩 밀도를 가질 수 있기 때문에, 소자 소형화에 따른 트랩 밀도의 증가는 다음 단계 기술 개발의 한계점으로 작용하는 문제를 가지고 있다.
특히. 계면에서 원자 간의 결합 (bonding)이 어긋나 발생한 트랩의 경우, 물리적으로 확인이 불가능하기 때문에, 소자에 대한 커패시턴스 측정 또는 전류 측정을 통해 간접적으로 측정할 뿐, 소자에 대한 트랩의 영향 정도를 정량적으로 직접 측정하는 데 어려움이 있다.
본 출원의 목적은 반도체 소자의 크기가 감소됨에 따라 상대적으로 높아지는 트랩의 영향을 정밀하게 예측하기 위한 트랩 분석 모델링 시스템 및 그 동작 방법을 제공하기 위한 것이다.
본 출원의 일 실시예에 따른 트랩 분석 모델링 시스템은 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함한다.
실시예에 있어서, 상기 제1 모델링부는, 상기 가상의 이종접합 모델에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델을 생성하는 계면 모델 생성부 및 상기 계면 모델을 입력으로 하는 전자 밀도 범함수론 툴을 이용하여, 상기 계면 상태 밀도를 획득하는 상태 밀도 출력부를 포함한다.
실시예에 있어서, 상기 계면 모델 생성부는, 상기 가상의 이종접합 모델을 생성하기 위한 입력 정보를 입력받고, 상기 입력 정보는 상기 가상의 이종접합 모델의 게이트 층 물질에 대한 스페이스 그룹과 결정 방향을 포함한다.
실시예에 있어서, 상기 구조 에너지 모델링은 평면파 컷오프 방법, 계산 기능적 방법, SCF 수렴 방법 중 적어도 하나를 이용한다.
실시예에 있어서, 상기 전자 밀도 범함수론 툴은 PBE0 함수, B3LYP DFT+U 함수, DFT+U 함수 및 HSE 함수 중 적어도 하나의 함수를 이용한다.
실시예에 있어서, 상기 데이터 처리부는 상기 적어도 하나의 계면 상태 밀도에 기설정된 밴드 갭 영역을 기준으로, 각 계면 상태 밀도를 벌크 영역과 인터페이스 영역으로 분류한다.
실시예에 있어서, 상기 데이터 처리부는 상기 인터페이스 영역에 발생한 트랩 여부에 기초하여, 각 계면 상태 밀도 중 하나의 계면 상태 밀도를 선택한다.
실시예에 있어서, 상기 데이터 처리부는 상기 하나의 계면 상태 밀도에 대한 스테이트 분석을 통해 상기 트랩 정보를 결정하고, 상기 트랩 정보는 상기 트랩에 대한 에너지 레벨, 농도 및 종류를 포함한다.
실시예에 있어서, 상기 스테이트 분석은 상기 트랩으로부터 특정 에너지 레벨 별로 세분화된 서브 트랩들을 획득하는 동작을 포함한다.
실시예에 있어서, 상기 스테이트 분석은 상기 가상의 이종접합 모델의 면적에 대하여 상기 서브 트랩들의 각 상태 밀도를 나누어 서브 트랩 별 농도를 계산하는 동작을 포함한다.
실시예에 있어서, 상기 스테이트 분석은 기설정된 전하 중립 레벨을 기준으로, 상기 서브 트랩들을 전하 트랩과 정공 트랩 중 어느 하나로 식별하는 동작을 포함한다.
실시예에 있어서, 상기 데이터 처리부는 상기 서브 트랩들에 대하여, 기설정된 기준 에너지 밴드갭 값에 따라 비율 보정한다.
본 출원의 일 실시예에 따른 트랩 분석 모델링 방법으로서, 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 단계, 상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 단계 및 상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 단계를 포함한다.
실시예에 있어서, 상기 계면 상태 밀도를 획득하는 단계는, 상기 가상의 이종접합 모델을 생성하기 위한 입력 정보를 입력받는 단계, 상기 가상의 이종접합 모델에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델을 생성하는 단계 및 상기 적어도 하나의 계면 모델을 입력으로 하는 전자 밀도 범함수론 툴을 이용하여, 상기 적어도 하나의 계면 상태 밀도를 출력하는 단계를 포함한다.
실시예에 있어서, 상기 트랩 정보를 획득하는 단계는 상기 적어도 하나의 계면 모델에 기설정된 밴드 갭 영역을 기준으로, 각 상태 밀도를 벌크 영역과 인터페이스 영역으로 분류하는 단계, 상기 인터페이스 영역에 발생한 트랩 여부의 기초하여, 각 상태 밀도 중 하나의 상태 밀도를 선택하는 단계 및 상기 하나의 상태 밀도에 대한 스테이트 분석을 통해 상기 트랩 정보를 결정하는 단계를 포함한다.
실시예에 있어서, 상기 트랩 정보는 상기 트랩에 대한 에너지 레벨, 농도 및 종류를 포함한다.
실시예에 있어서, 상기 스테이트 분석은 상기 트랩으로부터 특정 에너지 레벨 별로 세분화된 서브 트랩들을 획득하는 동작을 포함한다.
실시예에 있어서, 상기 스테이트 분석은 상기 가상의 이종접합 모델의 면적에 대하여 상기 서브 트랩들의 각 상태 밀도를 나누어 서브 트랩 별 농도를 계산하는 동작을 포함한다.
실시예에 있어서, 상기 스테이트 분석은 기설정된 전하 중립 레벨을 기준으로, 상기 서브 트랩들을 전하 트랩과 정공 트랩 중 어느 하나로 식별하는 동작을 포함한다.
실시예에 있어서, 상기 서브 트랩들에 대하여, 기설정된 기준 에너지 밴드갭 값에 따라 비율 보정하는 단계를 더 포함한다.
본 출원의 실시예에 따른 트랩 분석 모델링 시스템 및 그 동작 방법은 트랩이 발생할 수 있는 모든 반도체 트랜지스터 소자에 적용 가능하게 하여, 로직이나 메모리 소자 등에 대한 성능 예측을 제공할 수 있다.
도 1은 본 출원의 실시예에 따른 트랩 분석 모델링 시스템에 대한 블록도이다.
도 2는 도 1의 제1 모델링부의 동작을 구체적으로 설명하기 위한 도이다.
도 3은 도 1의 데이터 처리부의 동작을 구체적으로 설명하기 위한 도이다.
도 4a 및 도 4b는 도 3의 스테이트 분석을 설명하기 위한 도이다.
도 5는 도 1의 분석 모델링 시스템의 동작 프로세스이다.
도 6은 도 2의 제1 모델링부의 동작 프로세스이다.
도 7은 도 3의 데이터 처리부의 동작 프로세스이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 출원의 실시형태를 설명한다. 그러나, 본 출원의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 출원의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 출원의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 출원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 출원의 실시예에 따른 트랩 분석 모델링 시스템(10)에 대한 블록도이다.
도 1을 참조하면, 트랩 분석 모델링 시스템(10)은 제1 모델링부(100), 데이터 처리부(200) 및 제2 모델링부(300)를 포함할 수 있다.
먼저, 제1 모델링부(100)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 제1 원리(ab-initio) 기반의 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도(Density Of States in interface)를 획득할 수 있다.
여기서, 제1 원리(ab-initio) 기반의 원자 단위 모델링은 원자의 위치와 종류만을 기초 정보로 이용하여 양자 역학 계산을 수행해서, 원자, 분자, 고체, 표면, 경계면, 나노 구조 등 여러 가지 응집 물질의 특성을 모델링함을 의미할 수 있다.
구체적으로, 제1 원리(ab-initio) 기반의 원자 단위 모델링은 어떠한 매개 변수도 없이(ab initio, first-principles, 제1원리) 다양한 물질의 구조와 그에 수반되는 밴드 구조, 광학적, 전도적 특성 등의 전자 구조를 계산할 수 있으며, 전자 밀도 범함수론(density functional theory, DFT)을 이용할 수 있다.
다음으로, 데이터 처리부(200)는 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보(Trap Information, TI)를 획득할 수 있다. 여기서, 트랩 정보는 트랩(Trap)에 대한 에너지 레벨(energy level), 농도(concentration) 및 종류(characterization)를 포함할 수 있다. 이때, 트랩(Trap)은 적어도 하나의 계면 상태 밀도에 기설정된 밴드갭 영역의 제로 레벨에서 State가 발생한 상태를 의미할 수 있다.
다음으로 제2 모델링부(300)는 트랩 정보(TI)를 소자 시뮬레이션(Technology Computer-Aided Design, TCAD)에 로드하여, 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 트랩(Trap)의 영향 정도를 모델링할 수 있다.
여기서, 소자 시뮬레이션(TCAD)은 반도체 공정 기술이나 소자 개발에 앞서 행하는 컴퓨터 시뮬레이션을 의미할 수 있다.
이에 따라, 트랩 분석 모델링 시스템(10)은 제1 및 제2 모델링부(100, 300)와 데이터 처리부(200)를 통해 트랩(Trap)이 발생할 수 있는 모든 반도체 트랜지스터 소자에 적용 가능하게 하여, 로직이나 메모리 소자 등에 대한 성능 예측을 제공할 수 있게 하는 효과가 있다.
도 2는 도 1의 제1 모델링부(100)의 동작을 구체적으로 설명하기 위한 도이다.
도 1과 도 2를 참조하면, 제1 모델링부(100)는 계면 모델 생성부(110)와 상태 밀도 출력부(120)를 포함할 수 있다.
먼저, 계면 모델 생성부(110)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)을 생성하기 위한 입력 정보를 입력받을 수 있다.
여기서, 입력 정보는 가상의 이종접합 모델(예컨대, Silicon/HfO2)의 게이트 층 물질에 대한 스페이스 그룹(Space group)과 결정 방향(Grain orientation)을 포함할 수 있다.
또한, 계면 모델 생성부(110)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델(예컨대, 111~116)을 생성할 수 있다.
여기서, 적어도 하나의 계면 모델(예컨대, 111~116)은 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 적어도 하나 이상의 본딩 라인(예컨대, 1~6)을 의미할 수 있다.
이때, 구조 에너지 모델링은 가상의 이종접합 모델(예컨대, Silicon/HfO2)의 전체 에너지를 최소화하는 상태로 만들어주는 동작을 의미하며, 적어도 하나의 계면 모델(예컨대, 111~116)의 본딩(bonding)의 형태나 수를 결정할 수 있다. 이러한 구조 에너지 모델링은 평면파 컷오프 방법(planewave cutoff method), 계산 기능적 방법(calculatioin fucntional method), SCF 수렴 방법(scf convergence method) 중 적어도 하나를 이용할 수 있다.
다음으로, 상태 밀도 출력부(120)는 적어도 하나의 계면 모델(예컨대, 111~116)을 입력으로 하는 전자 밀도 범함수론 툴(DFT tool)을 이용하여, 적어도 하나의 계면 상태 밀도(예컨대, 121~126)를 출력할 수 있다.
여기서, 적어도 하나의 계면 상태 밀도(예컨대, 121~126)는 적어도 하나의 계면 모델(예컨대, 111~116)에 일대일 대응될 수 있다. 이때, 전자 밀도 범함수론 툴(DFT tool)은 PBE0 함수, B3LYP DFT+U 함수 및 DFT+U 함수 중 적어도 하나의 함수를 이용할 수 있다.
도 3은 도 1의 데이터 처리부(200)의 동작을 구체적으로 설명하기 위한 도이고, 도 4a 및 도 4b는 도 3의 스테이트 분석을 설명하기 위한 도이다.
도 1 내지 도 3을 참조하면, 데이터 처리부(200)는 계면 모델 생성부(110)를 통해 생성된 적어도 하나의 계면 모델(예컨대, 111~116)을 전송받고, 상태 밀도 출력부(120)를 통해 출력된 적어도 하나의 계면 상태 밀도(예컨대, 121~126)를 전송받을 수 있다.
이때, 데이터 처리부(200)는 적어도 하나의 계면 상태 밀도(예컨대, 121~126)에 기설정된 밴드 갭 영역을 기준으로, 각 계면 상태 밀도(예컨대, 121~126)를 벌크 영역(Bulk region)과 인터페이스 영역(Interface region)으로 분류할 수 있다. 예를 들면, 벌크 영역과 인터페이스 영역은 적어도 하나의 계면 상태 밀도를 구분하기 위한 가로 방향에 위치한 상태 밀도이고, 밴드 갭 영역은 각 상태 밀도의 세로 방향에 위치한 일부 영역을 의미할 수 있다.
또한, 데이터 처리부(200)는 인터페이스 영역에서 발생한 트랩(Trap) 여부에 기초하여, 각 계면 상태 밀도(예컨대, 121~126) 중 하나의 계면 상태 밀도(예컨대, 123)을 선택할 수 있다. 여기서, 트랩(Trap)은 인터페이스 영역의 밴드 갭 영역에서 발생한 스테이트(state)를 의미할 수 있다.
이때, 데이터 처리부(200)는 하나의 계면 상태 밀도(예컨대, 123)에 대한 스테이트 분석을 통해 트랩 정보(Trap information)를 결정할 수 있다.
일 실시예에 따른 스테이트 분석은 트랩(Trap)으로부터 특정 에너지 레벨 별로 세분화된 서브 트랩들(예컨대, Trap#1~Trap#n)을 획득하는 동작을 포함할 수 있다. 예를 들면, 도 4a에 도시된 바와 같이, 데이터 처리부(200)는 트랩에 대한 스테이트 분석을 수행하여, 트랩을 서브 트랩들(예컨대, Trap#1~Trap#n)로 세분화할 수 있다.
다른 실시예에 따른 스테이트 분석은 가상의 이종접합 모델(예컨대, Silicon/HfO2)의 면적(cm2)에 대하여 서브 트랩들(예컨대, Trap#1~Trap#n)의 각 상태 밀도(DOS)를 나누어 서브 트랩 별 농도를 계산하는 동작을 포함할 수 있다. 예를 들면, 도 4a에 도시된 바와 같이, 데이터 처리부(200)는 트랩에 대한 스테이트 분석을 수행하여, 서브 트랩 별 농도를 각각 계산할 수 있다.
또 다른 실시예에 따른 스테이트 분석은 기설정된 전하 중립 레벨(Charge Neutrality Level, Ecnl)을 기준으로, 서브 트랩들(예컨대, Trap#1~Trap#n)을 전하 스테이트(Donor-like state)와 정공 스테이트(Acceptor-like state) 중 어느 하나로 식별하는 동작을 포함할 수 있다. 예를 들면, 도 4b에 도시된 바와 같이, 데이터 처리부(200)는 트랩에 대한 스테이트 분석을 수행하여, 서브 트랩들(예컨대, Trap#1~Trap#n)을 전하 스테이트(Donor-like state)와 정공 스테이트(Acceptor-like state) 중 어느 하나로 식별할 수 있다.
실시예에 따라, 데이터 처리부(200)는 서브 트랩들(예컨대, Trap#1~Trap#n)에 대하여, 기설정된 기준 에너지 밴드 갭 값에 따라 비율 보정을 수행할 수 있다. 기설정된 기준 에너지 밴드 갭 값은 1.12eV일 수 있다.
도 5는 도 1의 분석 모델링 시스템(10)의 동작 프로세스이다.
도 1과 도 5를 참조하면, S110 단계에서, 제1 모델링부(100)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 제1 원리(ab-initio) 기반의 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도(Density Of States in Interface)를 획득할 수 있다.
그런 다음, S120 단계에서, 데이터 처리부(200)는 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보(Trap Information, TI)를 획득할 수 있다.
이후, S130 단계에서, 제2 모델링부(300)는 트랩 정보(TI)를 소자 시뮬레이션(Technology Computer-Aided Design, TCAD)에 로드하여, 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 트랩(Trap)의 영향 정도를 모델링할 수 있다.
도 6은 도 2의 제1 모델링부(100)의 동작 프로세스이다.
도 1, 도 2 및 도 6을 참조하면, S210 단계에서, 제1 모델링부(100)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)을 생성하기 위한 입력 정보를 입력받을 수 있다.
그런 다음, S220 단계에서, 제1 모델링부(100)는 가상의 이종접합 모델(예컨대, Silicon/HfO2)에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델(예컨대, 111~116)을 생성할 수 있다.
이후, S230 단계에서, 제1 모델링부(100)는 적어도 하나의 계면 모델(예컨대, 111~116)을 입력으로 하는 전자 밀도 범함수론 툴(DFT Tool)을 이용하여, 적어도 하나의 계면 상태 밀도(예컨대, 121~126)를 출력할 수 있다.
도 7은 도 3의 데이터 처리부(200)의 동작 프로세스이다.
도 1, 도 3 및 도 7을 참조하면, S310 단계에서, 데이터 처리부(200)는 적어도 하나의 계면 모델(예컨대, 111~116)에 기설정된 밴드 갭 영역을 기준으로, 각 상태 밀도(예컨대, 121~126)를 벌크 영역과 인터페이스 영역으로 분류할 수 있다.
이때, 데이터 처리부(200)는 인터페이스 영역에 발생한 트랩(Trap) 여부에 기초하여, 각 상태 밀도(예컨대, 121~126) 중 하나의 상태 밀도(예컨대, 123)를 선택할 수 있다.
그런 다음, 데이터 처리부(200)는 선택된 하나의 상태 밀도(예컨대, 123)에 대한 스테이트 분석을 통해 트랩 정보를 결정할 수 있다.
실시예에 따라, 데이터 처리부(200)는 인터페이스 영역에 발생한 트랩(Trap)으로부터 스테이트 분석을 통해 세분화된 서브 트랩들(예컨대, Trap#1~Trap#n)에 대하여, 기설정된 에너지 밴드갭 값에 따라 비율 보정을 수행할 수 있다.
본 출원은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 출원의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 제1 모델링부;
    상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 데이터 처리부; 및
    상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 제2 모델링부를 포함하는, 트랩 분석 모델링 시스템.
  2. 제1항에 있어서,
    상기 제1 모델링부는, 상기 가상의 이종접합 모델에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델을 생성하는 계면 모델 생성부; 및
    상기 계면 모델을 입력으로 하는 전자 밀도 범함수론 툴을 이용하여, 상기 계면 상태 밀도를 획득하는 상태 밀도 출력부를 포함하는, 트랩 분석 모델링 시스템.
  3. 제2항에 있어서,
    상기 계면 모델 생성부는, 상기 가상의 이종접합 모델을 생성하기 위한 입력 정보를 입력받고,
    상기 입력 정보는 상기 가상의 이종접합 모델의 게이트 층 물질에 대한 스페이스 그룹과 결정 방향을 포함하는, 트랩 분석 모델링 시스템.
  4. 제2항에 있어서,
    상기 구조 에너지 모델링은 평면파 컷오프 방법, 계산 기능적 방법, SCF 수렴 방법 중 적어도 하나를 이용하는, 트랩 분석 모델링 시스템.
  5. 제2항에 있어서,
    상기 전자 밀도 범함수론 툴은 PBE0 함수, B3LYP DFT+U 함수, DFT+U 함수 및 HSE 함수 중 적어도 하나의 함수를 이용하는, 트랩 분석 모델링 시스템.
  6. 제1항에 있어서,
    상기 데이터 처리부는 상기 적어도 하나의 계면 상태 밀도에 기설정된 밴드 갭 영역을 기준으로, 각 계면 상태 밀도를 벌크 영역과 인터페이스 영역으로 분류하는, 트랩 분석 모델링 시스템.
  7. 제6항에 있어서,
    상기 데이터 처리부는 상기 인터페이스 영역에 발생한 트랩 여부에 기초하여, 각 계면 상태 밀도 중 하나의 계면 상태 밀도를 선택하는, 트랩 분석 모델링 시스템.
  8. 제7항에 있어서,
    상기 데이터 처리부는 상기 하나의 계면 상태 밀도에 대한 스테이트 분석을 통해 상기 트랩 정보를 결정하고,
    상기 트랩 정보는 상기 트랩에 대한 에너지 레벨, 농도 및 종류를 포함하는, 트랩 분석 모델링 시스템.
  9. 제8항에 있어서,
    상기 스테이트 분석은 상기 인터페이스 영역에 발생한 트랩으로부터 특정 에너지 레벨 별로 세분화된 서브 트랩들을 획득하는 동작을 포함하는, 트랩 분석 모델링 시스템.
  10. 제9항에 있어서,
    상기 스테이트 분석은 상기 가상의 이종접합 모델의 면적에 대하여 상기 서브 트랩들의 각 상태 밀도를 나누어 서브 트랩 별 농도를 계산하는 동작을 포함하는, 트랩 분석 모델링 시스템.
  11. 제9항에 있어서,
    상기 스테이트 분석은 기설정된 전하 중립 레벨을 기준으로, 상기 서브 트랩들을 전하 트랩과 정공 트랩 중 어느 하나로 식별하는 동작을 포함하는, 트랩 분석 모델링 시스템.
  12. 제9항에 있어서,
    상기 데이터 처리부는 상기 서브 트랩들에 대하여, 기설정된 기준 에너지 밴드갭 값에 따라 비율 보정하는 트랩 분석 모델링 시스템.
  13. 트랩 분석 모델링 방법으로서,
    가상의 이종접합 모델에 대한 원자 단위 모델링을 수행하여, 적어도 하나의 계면 상태 밀도를 획득하는 단계;
    상기 적어도 하나의 계면 상태 밀도에 기초하여, 트랩 정보를 획득하는 단계; 및
    상기 트랩 정보를 소자 시뮬레이션에 로드하여, 상기 가상의 이종접합 모델에 대한 트랩의 영향 정도를 모델링하는 단계를 포함하는, 트랩 분석 모델링 방법.
  14. 제13항에 있어서,
    상기 계면 상태 밀도를 획득하는 단계는, 상기 가상의 이종접합 모델을 생성하기 위한 입력 정보를 입력받는 단계;
    상기 가상의 이종접합 모델에 대한 구조 에너지 모델링을 수행하여, 적어도 하나의 계면 모델을 생성하는 단계; 및
    상기 적어도 하나의 계면 모델을 입력으로 하는 전자 밀도 범함수론 툴을 이용하여, 상기 적어도 하나의 계면 상태 밀도를 출력하는 단계를 포함하는, 트랩 분석 모델링 방법.
  15. 제14항에 있어서,
    상기 트랩 정보를 획득하는 단계는 상기 적어도 하나의 계면 모델에 기설정된 밴드 갭 영역을 기준으로, 각 상태 밀도를 벌크 영역과 인터페이스 영역으로 분류하는 단계;
    상기 인터페이스 영역에 발생한 트랩 여부의 기초하여, 각 상태 밀도 중 하나의 상태 밀도를 선택하는 단계; 및
    상기 하나의 상태 밀도에 대한 스테이트 분석을 통해 상기 트랩 정보를 결정하는 단계를 포함하는, 트랩 분석 모델링 방법.
  16. 제14항에 있어서,
    상기 트랩 정보는 상기 트랩에 대한 에너지 레벨, 농도 및 종류를 포함하는 트랩 분석 모델링 방법.
  17. 제15항에 있어서,
    상기 스테이트 분석은 상기 인터페이스 영역에 발생한 트랩으로부터 특정 에너지 레벨 별로 세분화된 서브 트랩들을 획득하는 동작을 포함하는, 트랩 분석 모델링 방법.
  18. 제17항에 있어서,
    상기 스테이트 분석은 상기 가상의 이종접합 모델의 면적에 대하여 상기 서브 트랩들의 각 상태 밀도를 나누어 서브 트랩 별 농도를 계산하는 동작을 포함하는, 트랩 분석 모델링 방법.
  19. 제17항에 있어서,
    상기 스테이트 분석은 기설정된 전하 중립 레벨을 기준으로, 상기 서브 트랩들을 전하 트랩과 정공 트랩 중 어느 하나로 식별하는 동작을 포함하는, 트랩 분석 모델링 방법.
  20. 제17항에 있어서,
    상기 서브 트랩들에 대하여, 기설정된 기준 에너지 밴드갭 값에 따라 비율 보정하는 단계를 더 포함하는, 트랩 분석 모델링 방법.
PCT/KR2021/002637 2020-03-25 2021-03-03 반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법 WO2021194116A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0036449 2020-03-25
KR1020200036449A KR102370795B1 (ko) 2020-03-25 2020-03-25 반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법

Publications (1)

Publication Number Publication Date
WO2021194116A1 true WO2021194116A1 (ko) 2021-09-30

Family

ID=77892378

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/002637 WO2021194116A1 (ko) 2020-03-25 2021-03-03 반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법

Country Status (2)

Country Link
KR (1) KR102370795B1 (ko)
WO (1) WO2021194116A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150330909A1 (en) * 2014-04-17 2015-11-19 Femtometrix, Inc. Wafer metrology techonologies
US20160336477A1 (en) * 2015-04-09 2016-11-17 Massachusetts Institute Of Technology Eliminating emissive sub-bandgap states in nanocrystals
KR20160144496A (ko) * 2014-04-28 2016-12-16 어플라이드 머티어리얼스, 인코포레이티드 반도체 필름들의 스트레인 완화된 헤테로에피택시에서의 결함들의 효과적인 종횡비 트래핑을 위한 경사진 트렌치의 이용
US20170317196A1 (en) * 2013-07-08 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2020031171A (ja) * 2018-08-24 2020-02-27 国立研究開発法人物質・材料研究機構 半導体層と絶縁体層との界面特性の測定方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943903B2 (ja) * 2001-11-14 2007-07-11 株式会社東芝 雑音評価装置および雑音評価方法
JP2007073846A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体素子の評価装置および評価方法、製造方法、ならびにプログラム
KR20120129670A (ko) * 2011-05-20 2012-11-28 한국전자통신연구원 트랜지스터의 모델링 방법 및 장치
KR101267780B1 (ko) * 2011-07-18 2013-06-07 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170317196A1 (en) * 2013-07-08 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150330909A1 (en) * 2014-04-17 2015-11-19 Femtometrix, Inc. Wafer metrology techonologies
KR20160144496A (ko) * 2014-04-28 2016-12-16 어플라이드 머티어리얼스, 인코포레이티드 반도체 필름들의 스트레인 완화된 헤테로에피택시에서의 결함들의 효과적인 종횡비 트래핑을 위한 경사진 트렌치의 이용
US20160336477A1 (en) * 2015-04-09 2016-11-17 Massachusetts Institute Of Technology Eliminating emissive sub-bandgap states in nanocrystals
JP2020031171A (ja) * 2018-08-24 2020-02-27 国立研究開発法人物質・材料研究機構 半導体層と絶縁体層との界面特性の測定方法

Also Published As

Publication number Publication date
KR20210119815A (ko) 2021-10-06
KR102370795B1 (ko) 2022-03-07

Similar Documents

Publication Publication Date Title
US8987010B1 (en) Microprocessor image correction and method for the detection of potential defects
US9563943B2 (en) Based sampling and binning for yield critical defects
CN1975741A (zh) 产品产量预测的系统和方法
CN1816906A (zh) 根据故障检测执行度量调度的方法及装置
WO2021125676A1 (ko) 배터리 진단 장치 및 방법
Foster et al. Modelling of point defects in monoclinic zirconia
WO2021194116A1 (ko) 반도체 소자에 트랩이 미치는 영향을 예측하는 트랩 분석 모델링 시스템 및 그 동작 방법
JP2000294611A (ja) ウエハ検査装置
US11941340B2 (en) Cross-hierarchy antenna condition verification
JPH04255241A (ja) デバイスシミュレーション方法
CN111553121A (zh) 一种层次化数字电路可靠性验证方法
CN108695183B (zh) 网络跟踪先前层级减除的装置及方法
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
WO2022080740A1 (ko) Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법
WO2022114343A1 (ko) 반도체 소자 제조 공정의 공정 업데이트 및 불량 원인 분석 방법
WO2014193057A1 (ko) 불량 샘플의 결함 맵을 이용한 문제 설비 판정 방법 및 그 장치
WO2017043942A1 (ko) 입체 시편을 분석하는 방법
WO2020093525A1 (zh) 一种半导体器件的等效模型建立方法、装置及终端设备
JP2003502747A (ja) 半導体装置シミュレーション方法及びシミュレータ
WO2015072601A1 (ko) 부분방전 판단 장치 및 방법
Beiu et al. Does the brain really outperform Rent’s rule?
WO2020218685A1 (ko) 소자 측정 장치
Tolle et al. Innovative scalable design based care area methodology for defect monitoring in production
Yan et al. Landauer‐QFLPS Model for Mixed Schottky‐Ohmic Contact Two‐Dimensional Transistors
CN214203613U (zh) 一种用于检测TiN清洗效果的测试结构

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21774458

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21774458

Country of ref document: EP

Kind code of ref document: A1