WO2021156378A1 - Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé - Google Patents

Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé Download PDF

Info

Publication number
WO2021156378A1
WO2021156378A1 PCT/EP2021/052684 EP2021052684W WO2021156378A1 WO 2021156378 A1 WO2021156378 A1 WO 2021156378A1 EP 2021052684 W EP2021052684 W EP 2021052684W WO 2021156378 A1 WO2021156378 A1 WO 2021156378A1
Authority
WO
WIPO (PCT)
Prior art keywords
zone
layer
substrate
superconducting
sublayer
Prior art date
Application number
PCT/EP2021/052684
Other languages
English (en)
Inventor
Javier BRIATICO
José-Paolo MARTINS
Juan TRASTOY
Christian ULYSSE
Original Assignee
Thales
Centre National De La Recherche Scientifique
Universite Paris-Saclay
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales, Centre National De La Recherche Scientifique, Universite Paris-Saclay filed Critical Thales
Priority to AU2021217549A priority Critical patent/AU2021217549A1/en
Priority to EP21702682.2A priority patent/EP4101011A1/fr
Priority to US17/797,794 priority patent/US20230051835A1/en
Publication of WO2021156378A1 publication Critical patent/WO2021156378A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Definitions

  • the present invention relates to a method of manufacturing an electronic device, the electronic device comprising at least one superconducting zone and at least one insulating zone according to a predefined arrangement.
  • the present invention also relates to an electronic device capable of being obtained by such a method.
  • a superconducting material exhibits zero resistance under certain temperature conditions.
  • An electronic device made with components having layers made of such a material therefore exhibits particularly advantageous electrical performance.
  • the development of electronic devices involves different types of etching, in particular to obtain tracks or electrodes.
  • the engravings are in particular chemical or ionic.
  • the devices obtained by this technique exhibit reduced performance when these devices are exposed to temperatures greater than or equal to 80 ° C.
  • the present description relates to a method of manufacturing an electronic device, the electronic device comprising at least one superconducting zone and at least one insulating zone according to a predefined arrangement, the method comprising at least minus the steps of depositing a first layer on at least part of a substrate, the first layer being a buffer layer, of etching the first layer according to the predefined arrangement to obtain at least a first zone and at least one second area, each first area being an area in which the substrate is covered by the first layer and each first area being intended to form a respective superconducting area, each second area being an area in which the substrate is exposed and each second area being intended in forming a respective insulating zone, and depositing a second layer on the whole of the substrate part, the second layer being made of a superconductive material, in which the first layer is produced in the form of at least two sublayers superimposed.
  • the manufacturing process comprises one or more of the following characteristics, taken in isolation or according to all the technically possible combinations:
  • the substrate is made of a material, the superconducting material comprising a plurality of chemical elements, the material of the substrate being a material in which at least one chemical element of the superconducting material diffuses into the material of the substrate when the two materials are in contact and brought to a temperature greater than or equal to 200 ° C., the material of the substrate being in particular Si or GaAs.
  • the superconducting material is a cuprate, preferably a material chosen from the list consisting of YBCO, NdBaCuO, GdBaCuO, BiSrCaCuO and TICaBaCuO.
  • each sub-layer of the first layer is made of a material chosen from the list consisting of YSZ, Ce0 2 , zirconia, MgAI 2 04, BaTiOs, MgO, AI2O3, AIN and SrTi0 3 .
  • the material of the substrate is Si
  • the material of the first sublayer is YSZ
  • the material of the second sublayer is Ce0 2
  • the superconducting material is a cuprate.
  • the material of the substrate is Si
  • the material of the first sublayer is SrTi0 3
  • the material of the second sublayer is Ce0 2
  • the superconducting material is a cuprate.
  • the material of the substrate is GaAs
  • the material of the first sublayer is MgO
  • the material of the second sublayer is CeO 2
  • the superconducting material is a cuprate.
  • the electronic device is a Josephson junction, the predefined arrangement comprising two superconducting zones and an insulating zone intended to form a barrier zone having a maximum dimension along a direction connecting the two superconducting zones less than or equal to 60 nanometers.
  • the first layer has a thickness between 10 nanometers and 80 nanometers.
  • the thickness of the second layer is between 3 nanometers and 50 nanometers.
  • each superconducting zone is a track.
  • This description relates to an electronic device that can be obtained by the manufacturing process as described above.
  • FIG. 3 a schematic perspective representation of a cross section of an example of an assembly obtained at the end of the implementation of the second step of the manufacturing process of the first example of an electronic device
  • the manufacturing process aims to obtain an electronic device comprising at least one superconducting zone and at least one insulating zone according to a predefined arrangement.
  • the layout is the spatial organization of each of the zones.
  • it is desired to obtain a first electronic device comprising two parallel superconducting tracks separated by an insulating zone.
  • the arrangement is an arrangement in the form of five contiguous bands.
  • the five bands are successively a first insulating zone, a first superconducting zone forming a track, a second insulating zone, a second superconducting zone forming another track and a third insulating zone.
  • the manufacturing process comprises three steps which are a step of depositing a first layer E1, a step of etching E2 and a step of depositing a second layer E3.
  • the substrate 10 is made of silicon (Si).
  • a first layer 12 is deposited on at least part of the substrate 10.
  • the step of depositing a first layer E1 makes it possible to obtain the whole of the substrate. figure 2.
  • the portion of the substrate 10 is a portion having a sufficiently large extent to enable the predefined arrangement to be made within the portion of the substrate 10.
  • the first layer 12 is a buffer layer.
  • buffer layer it is understood that the first layer 12 is made to allow insulation between the substrate 12 and a superconducting material, the buffer layer preventing contact between the two materials.
  • the first layer 12 is produced in the form of two superimposed sublayers, a first sublayer 14 and a second sublayer 16.
  • the first sublayer 14 is arranged between the substrate 10 and the second sublayer 16.
  • the first sublayer 14 is in YSZ and the second sublayer 16 in CeC> 2.
  • YSZ is yttrium stabilized zirconia.
  • the first layer 12 has a thickness of between 10 nanometers (nm) and 80 nm.
  • the thickness of a layer is measured in a direction corresponding to the direction of stacking of the layers.
  • Other embodiments can however be envisaged for obtaining a first layer 12 forming a buffer layer.
  • the first layer 12 is formed of a single sub-layer.
  • each sub-layer 14 or 16 of the first layer 12 may be different from the aforementioned materials.
  • each sublayer 14 or 16 is chosen from MgO or SrTiC> 3 .
  • each sublayer 14 or 16 forming the first layer 12 is made of a material chosen from the list consisting of YSZ, CeC> 2 , zirconia, MgAI 2 C> 4, BaTiC> 3 , MgO, AIN and SrTi0 3 .
  • the etching step E2 is then implemented.
  • the etching step E2 is an etching step of the first layer 12 according to the predefined arrangement in the substrate part 10.
  • Etching is, for example, chemical etching.
  • the engraving is an ionic engraving.
  • the predefined arrangement is then an engraving pattern.
  • Such an etching step E2 makes it possible to obtain at least a first zone Z1 and at least a second zone Z2.
  • Each first zone Z1 is a non-etched zone.
  • each first zone Z1 is an area in which the substrate 10 is covered by the whole of the first layer 12.
  • Each first zone Z1 is intended to form a respective superconducting zone.
  • Each second zone Z2 is an engraved zone.
  • Each second zone Z2 is a zone in which the substrate 10 is visible.
  • Each second zone Z2 is a zone intended to form a respective insulating zone.
  • the engraving pattern is a set of bands. More precisely, the engraving pattern is a set of three bands to be engraved. The first band and the second band delimits a band not to be burned (first track) and the second band and the third band delimit another band not to be burned (second track).
  • the bands not to be etched are thus delimited by walls extending perpendicularly to the plane of the substrate 10. Such walls are called vertical walls hereinafter.
  • an assembly is thus obtained comprising successively a second zone Z2, a first zone Z1, a second zone Z2, a first zone Z1 and a second zone Z2.
  • the second layer E3 deposition step or second E3 deposition step is then implemented.
  • the deposition of the second layer E3 is carried out by a pulsed laser ablation technique or by a sputtering technique.
  • the second layer 18 is deposited over the entire substrate portion 10.
  • the second deposition step E3 is thus a full wafer deposition step.
  • the second layer 18 deposited is made of a superconductive material.
  • the superconducting material is a high critical temperature superconducting material, that is, a superconducting material with a critical temperature greater than or equal to 40K.
  • the superconducting material is YBa2Cu307- x .
  • YBa 2 Cu 3 C> 7-x denotes a mixed oxide of barium, copper and yttrium.
  • the terms “YBaCuO” and “YBCO” are also used to designate such an oxide.
  • YBCO exhibits a critical temperature of 90K when the cationic and oxygen content are optimal.
  • the superconducting material chosen is NdBaCuO, GdBaCuO, BiSrCaCuO or TICaBaCuO.
  • the superconducting material is a cuprate.
  • a cuprate is a chemical compound in which copper forms an anion or a complex whose overall charge is negative.
  • the thickness of the second layer 18 deposited is between 3 nm and 50 nm.
  • each first zone Z1 the superconducting material is in contact with the material of the second sublayer 16, in this case CeC> 2. No reaction takes place between the two materials.
  • each first zone Z1 becomes a superconducting zone 20 corresponding to one of the tracks desired for the device to be manufactured.
  • the YBCO deposited on the CeC> 2 will be superconducting at high temperatures (that is to say a temperature of the order of 90K in particular if the oxygen content is optimal as explained previously for the case of l 'YBCO)
  • the superconducting material is also deposited on the vertical walls.
  • the superconducting material loses its superconducting properties during deposition.
  • At least one chemical element of the superconducting material diffuses into the material of the substrate 10 when the two materials are in contact.
  • the barium diffuses into the substrate 10.
  • the compound Ba2SiC> 4 which is an insulator is then formed while the YBCO will see its barium content decrease until the YBCO becomes an insulator.
  • Each second zone Z2 thus becomes an insulating zone 22 corresponding to an insulating zone for the device to be manufactured.
  • the desired electronic device is thus obtained, namely two isolated superconducting tracks.
  • a resistivity of 69 Ohm.m was measured in the insulating zone 22 between the two superconducting zones 20. Such a value is 10,000 times greater than the resistivity in one of the superconducting zones 20.
  • the method is relatively simple to implement insofar as the deposition of the second layer 18 results in self-functionalization of the second layer 18.
  • the superconducting zones 20 separated by the insulating zones 22 are, in fact, formed without carrying out any etching of the second layer 18 which is a superconducting layer.
  • the manufacturing process guarantees good insulation between the different superconducting zones 20 made on the functionalized substrate 10 over the entire temperature range, and excellent performance of the superconducting zones 20, since the superconducting regions are not modified by etching. ionic.
  • the performance of devices manufactured by the method is thus increased.
  • the process is robust at high temperature.
  • the described method is a method of manufacturing an electronic device having superconductive regions which is more robust to heating.
  • the method can also be used to form numerous devices based on superconductors.
  • the method makes it possible to manufacture a Josephson junction based on YBCO on a silicon substrate 10.
  • the predefined arrangement comprises two superconducting zones R1, R2 (also called reservoir) and an insulating zone R3 intended to form a barrier zone between the two superconducting zones R1 and R2.
  • Such an arrangement also corresponds to a superconducting track formed of the two superconducting zones R1 and R2 interrupted at a slot corresponding to the insulating zone R3.
  • the insulating zone R3 has a maximum dimension along a direction connecting the two superconducting zones less than or equal to 60 nm.
  • the minimum distance between the two superconducting zones R1 and R2 (defined as the minimum distance between two points of these two zones) is less than or equal to 60 nm.
  • the slit between the two superconducting zones R1 and R2 has a size of between 10 nm and 30 nm (in the broad sense, the terminals being included).
  • the method involves the etching of the desired pattern, sizes less than or equal to 60 nm being accessible to the aforementioned etching techniques.
  • the first areas R1 and R2 are in the form of a mesa. Then, the superconducting layer 18 is deposited.
  • the insulating zone R3 is formed by the reaction of the superconducting layer 18 with the substrate 10.
  • the manufacturing process thus allows the realization of Josephson junctions which are not altered by a posterior annealing of the devices, allowing an operational range of temperatures higher than that of the junctions produced by irradiation with oxygen ions.
  • the property of reaction between the material of the substrate 10 and the superconducting material is advantageously used.
  • the manufacturing process makes it possible in each case to be robust against heating the devices to temperatures above 80 ° C, unlike techniques involving irradiation with oxygen ions.
  • the method can be used for any substrate material 10 in which at least one chemical element of the superconducting material diffuses into the material of the substrate when the two materials are in contact and brought to a temperature greater than or equal to 200 ° C.
  • the material of the substrate can also be gallium arsenide (GaAs).
  • the material of the substrate 10 is Si
  • the material of the first sublayer 14 is YSZ
  • the material of the second sublayer. 16 is CeC> 2
  • the superconducting material is cuprate.
  • the material of the substrate 10 is Si
  • the material of the first sublayer 14 is of SrTiC> 3
  • the material of the second sublayer 16 is CeC> 2
  • the superconducting material is a cuprate.
  • the material of the second sublayer 16 is MgAI 2 C> 4 , GAIN, MgO, BaTiC> 3, zirconia or GAI2O 3.
  • the manufacturing process is a manufacturing process in which the material of the substrate 10 is GaAs, the material of the first sublayer 14 is MgO, the material of the second sublayer 16 is CeO 2 and the superconducting material is a cuprate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif, le dispositif comportant une zone supraconductrice (20) et une zone isolante (22) selon un agencement comportant les étapes de : - dépôt d'une couche tampon (12) sur une partie d'un substrat (10), - gravure de la couche tampon (12) pour obtenir deux zones (Z1, Z2), chaque première zone (Z1) étant une zone dans laquelle le substrat (10) est recouvert par la couche tampon (12) et destinée à former une zone supraconductrice (20) respective, chaque deuxième zone (Z2) étant une zone dans laquelle le substrat (10) est apparent à former une zone isolante (22) respective, et - dépôt d'une deuxième couche (18) en matériau supraconducteur sur l'ensemble de la partie de substrat (10), la première couche (12) étant réalisée sous forme d'au moins deux sous-couches (14, 16) superposées.

Description

Procédé de fabrication d’un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé
La présente invention concerne un procédé de fabrication d’un dispositif électronique, le dispositif électronique comportant au moins une zone supraconductrice et au moins une zone isolante selon un agencement prédéfini. La présente invention se rapporte également à un dispositif électronique susceptible d’être obtenu par un tel procédé.
Un matériau supraconducteur présente une résistance nulle dans certaines conditions de température. Un dispositif électronique réalisé avec des composants présentant des couches réalisées en un tel matériau présente donc des performances électriques particulièrement intéressantes.
Il est donc souhaitable de disposer de procédé de fabrication permettant d’obtenir de tels dispositifs électroniques de manière fiable et relativement aisée.
Dans un tel cas, l’élaboration des dispositifs électroniques implique différents types de gravure pour permettre d’obtenir en particulier des pistes ou des électrodes. Les gravures sont notamment chimiques ou ioniques.
Toutefois, de telles techniques ne sont pas adaptées pour des dispositifs impliquant des épaisseurs inférieures à 50 nanomètres (nm). En effet, la gravure chimique produit des bords des électrodes avec des rugosités comparables à la largeur des pistes (risque de coupure des pistes), tandis que la gravure ionique réduit le contenu en oxygène des bords des électrodes, dégradant les propriétés physiques du matériau supraconducteur et de ce fait, les performances électriques des dispositifs.
Aussi, il est connu d’utiliser une technique exploitant l’irradiation d’ions oxygène pour réaliser des fils supraconducteurs. La technique est basée sur le fait que le désordre produit par le bombardement ionique (génération des paires lacune - interstitiel d’oxygène) réduit localement la température critique du matériau supraconducteur.
Toutefois, les dispositifs obtenus par cette technique présentent des performances réduites lorsque ces dispositifs sont exposés à des températures supérieures ou égales à 80°C.
Il existe donc un besoin pour un procédé de fabrication d’un dispositif électronique présentant des zones supraconductrices qui soit plus robuste au chauffage.
Pour cela, la présente description porte sur un procédé de fabrication d’un dispositif électronique, le dispositif électronique comportant au moins une zone supraconductrice et au moins une zone isolante selon un agencement prédéfini, le procédé comportant au moins les étapes de dépôt d’une première couche sur au moins une partie d’un substrat, la première couche étant une couche tampon, de gravure de la première couche selon l’agencement prédéfini pour obtenir au moins une première zone et au moins une deuxième zone, chaque première zone étant une zone dans laquelle le substrat est recouvert par la première couche et chaque première zone étant destinée à former une zone supraconductrice respective, chaque deuxième zone étant une zone dans laquelle le substrat est apparent et chaque deuxième zone étant destinée à former une zone isolante respective, et de dépôt d’une deuxième couche sur l’ensemble de la partie de substrat, la deuxième couche étant en matériau supraconducteur, dans lequel la première couche est réalisée sous forme d’au moins deux sous-couches superposées.
Suivant des modes de réalisation particuliers, le procédé de fabrication comprend une ou plusieurs des caractéristiques suivantes, prise(s) isolément ou suivant toutes les combinaisons techniquement possibles :
- le substrat est réalisé en un matériau, le matériau supraconducteur comportant une pluralité d’éléments chimiques, le matériau du substrat étant un matériau dans lequel au moins un élément chimique du matériau supraconducteur diffuse dans le matériau du substrat lorsque les deux matériaux sont en contact et portés à une température supérieure ou égale à 200 °C, le matériau du substrat étant notamment du Si ou du GaAs.
- le matériau supraconducteur est un cuprate, de préférence, un matériau choisi dans la liste constituée du YBCO, du NdBaCuO, du GdBaCuO, du BiSrCaCuO et du TICaBaCuO.
- chaque sous-couche de la première couche est réalisée en un matériau choisi dans la liste constituée du YSZ, du Ce02, de la zircone, du MgAI204, du BaTiOs, du MgO, du AI2O3, du AIN et du SrTi03.
- le matériau du substrat est du Si, le matériau de la première sous-couche est du YSZ, le matériau de la deuxième sous-couche est du Ce02 et le matériau supraconducteur est un cuprate.
- le matériau du substrat est du Si, le matériau de la première sous-couche est du SrTi03, le matériau de la deuxième sous-couche est du Ce02 et le matériau supraconducteur est un cuprate.
- le matériau du substrat est du GaAs, le matériau de la première sous-couche est du MgO, le matériau de la deuxième sous-couche est du Ce02 et le matériau supraconducteur est un cuprate. - le dispositif électronique est une jonction Josephson, l’agencement prédéfini comportant deux zones supraconductrices et une zone isolante destinée à former une zone barrière présentant une dimension maximale le long d’une direction reliant les deux zones supraconductrices inférieure ou égale à 60 nanomètres.
- la première couche présente une épaisseur comprise entre 10 nanomètres et 80 nanomètres.
- l’épaisseur de la deuxième couche est comprise entre 3 nanomètres et 50 nanomètres.
- chaque zone supraconductrice est une piste.
La présente description porte sur un dispositif électronique susceptible d’être obtenu par le procédé de fabrication tel que précédemment décrit.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit, de modes de réalisation de l'invention, donnée à titre d'exemple uniquement et en référence aux dessins qui sont :
- figure 1 , un ordinogramme d’un exemple de procédé de fabrication d’un dispositif électronique comportant trois étapes,
- figure 2, une représentation schématique en perspective d’une coupe d’un ensemble obtenu à l’issue de la mise en œuvre de la première étape du procédé de fabrication d’un premier exemple de dispositif électronique,
- figure 3, une représentation schématique en perspective d’une coupe d’un exemple d’ensemble obtenu à l’issue de la mise en œuvre de la deuxième étape du procédé de fabrication du premier exemple de dispositif électronique,
- figure 4, une représentation schématique en perspective d’une coupe du premier dispositif obtenu à l’issue de la mise en œuvre du procédé de fabrication,
- figure 5, une représentation schématique en perspective d’un exemple d’ensemble obtenu à l’issue de la mise en œuvre de la deuxième étape du procédé de fabrication d’un deuxième exemple de dispositif électronique, et
- figure 6, une représentation schématique en perspective du deuxième dispositif obtenu à l’issue de la mise en œuvre du procédé de fabrication.
Un procédé de fabrication d’un dispositif électronique est maintenant décrit en référence à l’ordinogramme de la figure 1 qui illustre un exemple de mise en œuvre.
Le procédé de fabrication vise à obtenir un dispositif électronique comportant au moins une zone supraconductrice et au moins une zone isolante selon un agencement prédéfini.
Par définition, l’agencement est l’organisation spatiale de chacune des zones. Dans ce qui suit, à titre d’illustration, il est souhaité obtenir un premier dispositif électronique comportant deux pistes supraconductrices parallèles séparées par une zone isolante.
Dans un tel cas, l’agencement est un agencement sous forme de cinq bandes contigües. Les cinq bandes sont successivement une première zone isolante, une première zone supraconductrice formant une piste, une deuxième zone isolante, une deuxième zone supraconductrice formant une autre piste et une troisième zone isolante.
Le procédé de fabrication comporte trois étapes qui sont une étape de dépôt d’une première couche E1, une étape de gravure E2 et une étape de dépôt d’une deuxième couche E3.
Il est supposé qu’un substrat 10 a été fourni préalablement.
Le substrat 10 est réalisé en silicium (Si).
Lors de l’étape de dépôt d’une première couche E1, il est déposé une première couche 12 sur au moins une partie du substrat 10. L’étape de dépôt d’une première couche E1 permet d’obtenir l’ensemble de la figure 2.
La partie du substrat 10 est une partie présentant une étendue suffisamment grande pour permettre la réalisation de l’agencement prédéfini à l’intérieur de la partie du substrat 10. La première couche 12 est une couche tampon.
Par l’expression « couche tampon », il est entendu que la première couche 12 est réalisée pour permettre une isolation entre le substrat 12 et un matériau supraconducteur, la couche tampon empêchant un contact entre les deux matériaux.
Selon l’exemple proposé, pour obtenir un tel effet tampon, la première couche 12 est réalisée sous forme de deux sous-couches superposées, une première sous-couche 14 et une deuxième sous-couche 16.
La première sous-couche 14 est agencée entre le substrat 10 et la deuxième sous- couche 16.
La première sous-couche 14 est en YSZ et la deuxième sous-couche 16 en CeC>2. YSZ est de la zircone stabilisée à l’Yttrium.
Par ailleurs, la première couche 12 présente une épaisseur comprise entre 10 nanomètres (nm) et 80 nm.
L’épaisseur d’une couche est mesurée selon une direction correspondant à la direction d’empilement des couches. D’autres modes de réalisation sont toutefois envisageables pour obtenir une première couche 12 formant une couche tampon.
Par exemple, selon une variante, la première couche 12 est formée d’une seule sous- couche.
Des cas avec plus de deux sous-couches formant la première couche 12 sont également possibles.
Par ailleurs, le matériau de chaque sous-couche 14 ou 16 de la première couche 12 peut être différent des matériaux précités.
Notamment, le matériau de chaque sous-couche 14 ou 16 est choisi parmi du MgO ou du SrTiC>3.
Plus généralement, chaque sous-couche 14 ou 16 formant la première couche 12 est réalisée en un matériau choisi dans la liste constituée du YSZ, du CeC>2, de la zircone, du MgAI2C>4, du BaTiC>3, du MgO, du AIN et du SrTi03.
A l’issue de la première étape de dépôt E1, il est ainsi obtenu l’ensemble de couches représenté sur la figure 2.
L’étape de gravure E2 est alors mise en œuvre.
L’étape de gravure E2 est une étape de gravure de la première couche 12 selon l’agencement prédéfini dans la partie de substrat 10.
La gravure est, par exemple, une gravure chimique.
En variante, la gravure est une gravure ionique.
L’agencement prédéfini est alors un motif de gravure.
Une telle étape de gravure E2 permet d’obtenir au moins une première zone Z1 et au moins une deuxième zone Z2.
Chaque première zone Z1 est une zone non gravée.
Ainsi, chaque première zone Z1 est une zone dans laquelle le substrat 10 est recouvert par l’ensemble de la première couche 12.
Chaque première zone Z1 est destinée à former une zone supraconductrice respective.
Chaque deuxième zone Z2 est une zone gravée.
La gravure est effectuée pour que l’ensemble de la première couche 12 soit enlevée. Chaque deuxième zone Z2 est une zone dans laquelle le substrat 10 est apparent.
Chaque deuxième zone Z2 est une zone destinée à former une zone isolante respective.
Dans le cas illustré, le motif de gravure est un ensemble de bandes. Plus précisément, le motif de gravure est un ensemble de trois bandes à graver. La première bande et la deuxième bande délimitent une bande à ne pas graver (première piste) et la deuxième bande et la troisième bande délimitent une autre bande à ne pas graver (deuxième piste).
Les bandes à ne pas graver sont ainsi délimitées par des parois s’étendant perpendiculairement au plan du substrat 10. De telles parois sont appelées parois verticales dans la suite.
A l’issue de l’étape de gravure E2, comme visible sur la figure 3, il est ainsi obtenu un ensemble comportant successivement une deuxième zone Z2, une première zone Z1 , une deuxième zone Z2, une première zone Z1 et une deuxième zone Z2.
L’étape de dépôt de la deuxième couche E3 ou deuxième étape de dépôt E3 est alors mise en œuvre.
A titre d’exemple, le dépôt de la deuxième couche E3 est réalisé par une technique d’ablation laser pulsée ou par une technique de pulvérisation cathodique.
La deuxième couche 18 est déposée sur l’ensemble de la partie de substrat 10.
La deuxième étape de dépôt E3 est ainsi une étape de dépôt en pleine plaque.
La deuxième couche 18 déposée est en matériau supraconducteur.
Le matériau supraconducteur est un matériau supraconducteur à haute température critique, c’est-à-dire un matériau supraconducteur présentant une température critique supérieure ou égale à 40K.
Dans l’exemple proposé, le matériau supraconducteur est de l’YBa2Cu307-x.
L’YBa2Cu3C>7-x désigne un oxyde mixte de baryum, de cuivre et d'yttrium. Les termes « YBaCuO » et « YBCO » sont également utilisés pour désigner un tel oxyde.
Typiquement, l’YBCO présente une température critique de 90K quand le contenu cationique et en oxygène sont optimaux.
En variante, le matériau supraconducteur choisi est du NdBaCuO, du GdBaCuO, du BiSrCaCuO ou du TICaBaCuO.
Plus généralement, le matériau supraconducteur est un cuprate.
Par définition, un cuprate est un composé chimique dans lequel du cuivre forme un anion ou un complexe dont la charge globale est négative.
L’épaisseur de la deuxième couche 18 déposée est comprise entre 3 nm et 50 nm.
Une fois déposé, dans chaque première zone Z1 , le matériau supraconducteur est en contact avec le matériau de la deuxième sous-couche 16, en l’occurrence du CeC>2. Aucune réaction n’a lieu entre les deux matériaux.
Ainsi, chaque première zone Z1 devient une zone supraconductrice 20 correspondant à une des pistes souhaitées pour le dispositif à fabriquer. Formulé autrement, l’YBCO déposé sur le CeC>2 sera supraconducteur à hautes températures (c’est-à-dire une température de l’ordre de 90K notamment si le contenu d’oxygène est optimal comme expliqué précédemment pour le cas de l’YBCO)
Lors de la deuxième étape de dépôt E3, le matériau supraconducteur est également déposé sur les parois verticales.
Du fait que la croissance ne peut pas être épitaxiale sur les parois verticales, le matériau supraconducteur perd ses propriétés supraconductrices lors du dépôt.
Autrement exprimé, l’YBCO déposé sur les parois verticales de YSZ et Ce02 ne sera pas supraconducteur.
Pour chaque deuxième zone Z2, une réaction a lieu entre le matériau du substrat 10 et le matériau supraconducteur.
Plus précisément, comme le dépôt est effectué à une température supérieure ou égale à 200 °C, au moins un élément chimique du matériau supraconducteur diffuse dans le matériau du substrat 10 lorsque les deux matériaux sont en contact.
En l’occurrence, le baryum diffuse dans le substrat 10. Le composé Ba2SiC>4qui est un isolant se forme alors tandis que l’YBCO va voir sa teneur en baryum diminuer jusqu’à ce que l’YBCO devienne isolant.
Un tel phénomène s’observe pour des épaisseurs aussi grandes que 50 nm.
Chaque deuxième zone Z2 devient ainsi une zone isolante 22 correspondant à une zone isolante pour le dispositif à fabriquer.
A l’issue de la deuxième étape de dépôt E3, il est ainsi obtenu le dispositif électronique désiré, à savoir deux pistes supraconductrices isolées.
Cela a été démontré expérimentalement par la demanderesse. Une résistivité de 69 Ohm.m a été mesurée dans la zone isolante 22 entre les deux zones supraconductrices 20. Une telle valeur est 10000 fois plus grande que la résistivité dans une des zones supraconductrices 20.
Ceci montre que les zones supraconductrices 20 sont isolées électriquement entre elles.
Le procédé est de mise en œuvre relativement simple dans la mesure où le dépôt de la deuxième couche 18 entraîne une auto-fonctionnalisation de la deuxième couche 18. Les zones supraconductrices 20 séparées par les zones isolantes 22 sont, en effet, formées sans effectuer de gravure de la deuxième couche 18 qui est une couche supraconductrice.
Cela permet d’éviter une dégradation des propriétés de la deuxième couche 18 dans les zones utiles, dégradation qui aurait lieu si des attaques ioniques (bombardement ionique, notamment par des ions oxygènes) ou des attaques chimiques (cas d’une gravure avec un acide) étaient utilisées.
Autrement formulé, le procédé de fabrication garantit une bonne isolation entre les différentes zones supraconductrices 20 réalisées sur le substrat 10 fonctionnalisé dans toute la gamme de températures, et une excellente performance des zones supraconductrices 20, puisque les régions supraconductrices ne sont pas modifiées par une attaque ionique.
La performance des dispositifs fabriqués par le procédé est ainsi augmentée.
Par ailleurs, du fait des étapes impliquées, le procédé est robuste à la haute température. Autrement formulé, le procédé décrit est un procédé de fabrication d’un dispositif électronique présentant des zones supraconductrices qui est plus robuste au chauffage.
Le procédé est, en outre, utilisable pour former de nombreux dispositifs à base de supraconducteur.
En particulier, comme illustré en référence aux figures 5 (ensemble à l’issue de l’étape de gravure E2) et 6 (ensemble obtenu à l’issue de la deuxième étape de dépôt E3), le procédé permet de fabriquer une jonction Josephson à base d’YBCO sur un substrat 10 en silicium.
Dans un tel cas, l’agencement prédéfini comporte deux zones supraconductrices R1 , R2 (aussi appelée réservoir) et une zone isolante R3 destinée à former une zone barrière entre les deux zones supraconductrices R1 et R2.
Un tel agencement correspond également à une piste supraconductrice formée des deux zones supraconductrices R1 et R2 interrompue au niveau d’une fente correspondant à la zone isolante R3.
La zone isolante R3 présente une dimension maximale le long d’une direction reliant les deux zones supraconductrices inférieure ou égale à 60 nm.
Autrement formulé, la distance minimale entre les deux zones supraconductrices R1 et R2 (défini comme la distance minimale entre deux point de ces deux zones) est inférieure ou égale à 60 nm.
De préférence, la fente entre les deux zones supraconductrices R1 et R2 présente une taille comprise entre 10 nm et 30 nm (au sens large, les bornes étant incluses).
Comme précédemment, le procédé implique la gravure du motif souhaité, des tailles inférieures ou égales à 60 nm étant accessibles aux techniques de gravure précitées.
A l’issue de l’étape de gravure, les premières zones R1 et R2 se présentent sous la forme de mésa. Puis, la couche supraconductrice 18 est déposée.
La zone isolante R3 est formée par la réaction de la couche supraconductrice 18 avec le substrat 10.
Le procédé de fabrication permet ainsi la réalisation de jonctions Josephson qui ne sont pas altérées par un recuit postérieur des dispositifs, permettant une gamme opérationnelle de températures plus élevée que celle des jonctions élaborées par irradiations par ions d’oxygène.
Avec un tel procédé, il est également possible d’obtenir des bolomètres à électrons chauds, des dispositifs supraconducteurs à photon unique (aussi dénommés sous l’abréviation « SSPD » qui renvoie à la terminologie anglaise de « Superconducting Single Photon Detector ») ou des détecteurs cinétiques à inductance aussi dénommés sous l’abréviation « KID » qui renvoie à la terminologie anglaise de « Kinetic Inductance Detector ») ou des résonateurs.
Dans chaque exemple de mise en œuvre du procédé de fabrication, il est utilisé avantageusement la propriété de réaction entre le matériau du substrat 10 et le matériau supraconducteur.
Le procédé de fabrication permet, en outre, dans chacun des cas d’être robuste vis- à-vis du chauffage des dispositifs à des températures supérieures à 80°C, contrairement aux techniques impliquant une irradiation par ions d’oxygène. Aussi, le procédé est utilisable pour tout matériau de substrat 10 dans lequel au moins un élément chimique du matériau supraconducteur diffuse dans le matériau du substrat lorsque les deux matériaux sont en contact et portés à une température supérieure ou égale à 200 °C.
A titre d’exemple, le matériau du substrat peut également être de l’arséniure de gallium (GaAs).
D’autres modes de réalisation sont envisageables par combinaison des caractéristiques des modes de réalisation précités, lorsque de telles caractéristiques sont techniquement compatibles.
En particulier, il est envisageable d’obtenir un procédé de fabrication d’un dispositif électronique dans lequel le matériau du substrat 10 est du Si, le matériau de la première sous-couche 14 est du YSZ, le matériau de la deuxième sous-couche 16 est du CeC>2 et le matériau supraconducteur est un cuprate.
Alternativement, il est aussi possible d’obtenir un procédé de fabrication dans lequel le matériau du substrat 10 est du Si, le matériau de la première sous-couche 14 est du SrTiC>3, le matériau de la deuxième sous-couche 16 est du CeC>2 et le matériau supraconducteur est un cuprate.
En variante, le matériau de la deuxième sous-couche 16 est du MgAI2C>4, de GAIN, du MgO, du BaTiC>3, du zircone ou de GAI2O3.. Selon une autre alternative, le procédé de fabrication est un procédé de fabrication dans lequel le matériau du substrat 10 est du GaAs, le matériau de la première sous- couche 14 est du MgO, le matériau de la deuxième sous-couche 16 est du Ce02 et le matériau supraconducteur est un cuprate.

Claims

REVENDICATIONS
1. Procédé de fabrication d’un dispositif électronique, le dispositif électronique comportant au moins une zone supraconductrice (20) et au moins une zone isolante (22) selon un agencement prédéfini, le procédé comportant au moins les étapes de :
- dépôt d’une première couche (12) sur au moins une partie d’un substrat (10), la première couche (12) étant une couche tampon,
- gravure de la première couche (12) selon l’agencement prédéfini pour obtenir au moins une première zone (Z1 ) et au moins une deuxième zone (Z2), chaque première zone (Z1) étant une zone dans laquelle le substrat (10) est recouvert par la première couche (12) et chaque première zone (Z1) étant destinée à former une zone supraconductrice (20) respective, chaque deuxième zone (Z2) étant une zone dans laquelle le substrat (10) est apparent et chaque deuxième zone (Z2) étant destinée à former une zone isolante (22) respective, et
- dépôt d’une deuxième couche (18) sur l’ensemble de la partie de substrat (10), la deuxième couche (18) étant en matériau supraconducteur, dans lequel la première couche (12) est réalisée sous forme d’au moins deux sous- couches (14, 16) superposées.
2. Procédé selon la revendication 1 , dans lequel le substrat (10) est réalisé en un matériau, le matériau supraconducteur comportant une pluralité d’éléments chimiques, le matériau du substrat (10) étant un matériau dans lequel au moins un élément chimique du matériau supraconducteur diffuse dans le matériau du substrat lorsque les deux matériaux sont en contact et portés à une température supérieure ou égale à 200 °C, le matériau du substrat (10) étant notamment du Si ou du GaAs.
3. Procédé selon la revendication 1 ou 2, dans lequel le matériau supraconducteur est un cuprate, de préférence, un matériau choisi dans la liste constituée du YBCO, du NdBaCuO, du GdBaCuO, du BiSrCaCuO et du TICaBaCuO.
4. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel chaque sous- couche (14,16) de la première couche (12) est réalisée en un matériau choisi dans la liste constituée du YSZ, du CeÜ2, de la zircone, du MgAI204, du BaTiOs, du MgO, du AI2O3, du AIN et du SrTi03.
5. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel : - le matériau du substrat (10) est du Si, le matériau de la première sous-couche (14) est du YSZ, le matériau de la deuxième sous-couche (16) est du CeC>2 et le matériau supraconducteur est un cuprate, ou
- le matériau du substrat (10) est du Si, le matériau de la première sous-couche (14) est du SrTiC>3, le matériau de la deuxième sous-couche (16) est du CeC>2 et le matériau supraconducteur est un cuprate, ou
- le matériau du substrat (10) est du GaAs, le matériau de la première sous-couche (14) est du MgO, le matériau de la deuxième sous-couche (16) est du CeC>2 et le matériau supraconducteur est un cuprate.
6. Procédé selon l’une quelconque des revendications 1 à 5, dans lequel le dispositif électronique est une jonction Josephson, l’agencement prédéfini comportant deux zones supraconductrices (R1 , R2) et une zone isolante (R3) destinée à former une zone barrière présentant une dimension maximale le long d’une direction reliant les deux zones supraconductrices (R1 , R2) inférieure ou égale à 60 nanomètres.
7. Procédé selon l’une quelconque des revendications 1 à 6, dans lequel la première couche (12) présente une épaisseur comprise entre 10 nanomètres et 80 nanomètres.
8. Procédé selon l’une quelconque des revendications 1 à 7, dans lequel l’épaisseur de la deuxième couche (18) est comprise entre 3 nanomètres et 50 nanomètres.
9. Procédé selon l’une quelconque des revendications 1 à 5, dans lequel chaque zone supraconductrice (20) est une piste.
10. Dispositif électronique susceptible d’être obtenu par le procédé de fabrication selon la revendication 5.
PCT/EP2021/052684 2020-02-05 2021-02-04 Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé WO2021156378A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2021217549A AU2021217549A1 (en) 2020-02-05 2021-02-04 Method for manufacturing an electronic device comprising at least one superconductive zone and associated device
EP21702682.2A EP4101011A1 (fr) 2020-02-05 2021-02-04 Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé
US17/797,794 US20230051835A1 (en) 2020-02-05 2021-02-04 Method for manufacturing an electronic device comprising at least one superconductive zone and associated device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2001126A FR3106935B1 (fr) 2020-02-05 2020-02-05 Procede de fabrication d'un dispositif electronique comportant au moins une zone supraconductrice et dispositif associe
FRFR2001126 2020-02-05

Publications (1)

Publication Number Publication Date
WO2021156378A1 true WO2021156378A1 (fr) 2021-08-12

Family

ID=71994562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/052684 WO2021156378A1 (fr) 2020-02-05 2021-02-04 Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé

Country Status (5)

Country Link
US (1) US20230051835A1 (fr)
EP (1) EP4101011A1 (fr)
AU (1) AU2021217549A1 (fr)
FR (1) FR3106935B1 (fr)
WO (1) WO2021156378A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090131262A1 (en) * 2006-07-14 2009-05-21 Xun Zhang Method of forming a multifilament ac tolerant conductor with striated stabilizer, articles related to the same, and devices incorporating the same
US20160163424A1 (en) * 2013-11-12 2016-06-09 Varian Semiconductor Equipment Associated, Inc. Integrated superconductor device and method of fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090131262A1 (en) * 2006-07-14 2009-05-21 Xun Zhang Method of forming a multifilament ac tolerant conductor with striated stabilizer, articles related to the same, and devices incorporating the same
US20160163424A1 (en) * 2013-11-12 2016-06-09 Varian Semiconductor Equipment Associated, Inc. Integrated superconductor device and method of fabrication

Also Published As

Publication number Publication date
FR3106935B1 (fr) 2022-01-14
AU2021217549A1 (en) 2022-09-15
US20230051835A1 (en) 2023-02-16
EP4101011A1 (fr) 2022-12-14
FR3106935A1 (fr) 2021-08-06

Similar Documents

Publication Publication Date Title
EP0170544A1 (fr) Procédé d'autopositionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
FR2566179A1 (fr) Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
FR2633101A1 (fr) Photodiode et matrice de photodiodes sur hgcdte et leurs procedes de fabrication
EP0159931B1 (fr) Procédé de fabrication de zones d'isolation électrique des composants d'un circuit intégré
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
WO2013149964A1 (fr) Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
FR2910456A1 (fr) Procede de realisation de microfils et/ou de nanofils
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
FR2675951A1 (fr) Structure de jonction josephson.
EP1483793B1 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
FR2625613A1 (fr)
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
FR2625612A1 (fr) Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction
WO2021156378A1 (fr) Procédé de fabrication d'un dispositif électronique comportant au moins une zone supraconductrice et dispositif associé
EP0913002B1 (fr) Detecteur infrarouge bicolore a coherence spatio-temporelle planaire
EP0206929B1 (fr) Procédé de fabrication d'un circuit intégré et notamment d'une mémoire eprom comportant deux composants distincts isolés électriquement
EP2432033A2 (fr) Détecteur bispectral multicouche à photodiodes
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
EP0675544B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
EP0420322B1 (fr) Procédé de réalisation d'un circuit semiconducteur intégré incluant un transistor bipolaire à hétérojonction et/ou des résistances enterrées
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
JPH104223A (ja) 酸化物超電導体ジョセフソン素子
FR2805924A1 (fr) Procede de gravure d'une couche de silicium polycristallin et son application a la realisation d'un emetteur auto- aligne avec la base extrinseque d'un transistor bipolaire simple ou double polysilicium
EP4006997B1 (fr) Procédé de réalisation d'un dispositif quantique
FR2687012A1 (fr) Dispositif josephson et son procede de fabrication.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21702682

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021702682

Country of ref document: EP

Effective date: 20220905

ENP Entry into the national phase

Ref document number: 2021217549

Country of ref document: AU

Date of ref document: 20210204

Kind code of ref document: A