WO2021132359A1 - フォノニック材料及びその製造方法 - Google Patents

Abstract

【課題】電位勾配がないときでも電流が流れる電圧電流特性を示すフォノニック材料及びその製造方法を提供する。 【解決手段】フォノニック材料１は、構成物質２中に構造体３が周期的に規則配列された周期構造体２'を有し、周期構造体２'は、電位勾配が０Ｖのときでも電流が流れる電圧電流特性を示す。フォノニック材料１の製造方法は、０Ω以下の電気抵抗値を示す電気抵抗特性を持つ周期構造体２'に対し、この電気抵抗特性を消失させる大きさの電流を流した後、前記周期構造体を冷却し昇温する熱処理を実施することを概要とする。

Description

フォノニック材料及びその製造方法

　本発明は、電流を発生するフォノニック材料及びその製造方法に関する。

　物質中に任意の構造体を周期的に規則配列させることで、前記構成物質中を伝搬するフォノンを人為的に操作するフォノン工学の研究が進められている。
　例えば、本発明者は、絶縁体にフォノン工学を適用し、前記絶縁体の熱伝導率を一桁程度低下させることに成功している（非特許文献１参照）。
　また、赤外線受光部に接続された、絶縁体や半導体で構成される梁にフォノン工学を適用し、梁の熱伝導率を低下させることで、赤外線センサの感度の向上を試みる提案もある（特許文献１参照）。
　前記物質中の熱の伝搬は、いずれもフォノン（格子振動）の伝搬により説明される。一般に、フォノンの分散関係は、前記物質の種類により定まり、前記熱伝導率は、前記物質が本来的に有するフォノンの分散関係によって定まるが、前記絶縁体にフォノン工学を適用し、フォノンの分散関係を人為的に操作すると、前記絶縁体が本来的に持つ前記熱伝導率を低下させることができる。

　このようにフォノン工学は、将来の前記熱伝導率の人為的制御に向けて注目が集まるところであるが、超伝導に関する技術については、更なる進展を要する。
　例えば、カゴ型構造体の構造変化を利用して、超伝導転移温度の向上を試みる研究が行われているが、前記カゴ型構造体としては、構造体のサイズが原子スケール（ピコメートルオーダーから数ナノメートルオーダー）程度のものを対象としており、フォノンの分散関係に影響を与えるものではない。
　加えて、前記カゴ型構造体の超伝導転移温度は、向上しておらず、むしろ、前記カゴ型構造体の構成物質が本来的に有する超伝導特性が損なわれていることが判明している（非特許文献２，３参照）。

　ところで、本発明者は、前記フォノン工学が適用された金属板（フォノニック材料）に対し、冷却及び昇温の熱処理を繰り返し実施すると、前記金属板が絶縁体に転移することを報告している（非特許文献４参照）。
　これは、構成物質中に構造体が周期的に規則配列された周期構造体を冷却すると、冷却前に前記構成物質が有していた物質秩序が変化して新たな物質秩序が形成されるとともに、この新たな物質秩序は、昇温後も維持され、前記構成物質が本来有していない新たな物性が与えられる現象を示している。金属や半導体は、絶縁体と異なり、前記構成物質中に電子やホールなどの電荷を持ったキャリアが存在する。この現象は、前記フォノン工学が適用されていない前記構成物質自身を冷却させても確認されないことから、前記周期構造体を構成する前記構成物質においてのみ生じ、また、前記周期構造体を構成する前記構成物質中のフォノン（格子振動）が冷却時及び昇温時に前記構成物質中のキャリアと相互作用することに基づく現象であると理解される。
　このことは、前記周期構造体に配する前記構造体の人為的な設定に基づくフォノンの制御を通じて、前記構成物質が本来的に持ち得ない前記物質秩序を人為的に発現させ得ることを意味する。

　超伝導体の最も基本的かつ重要な性質は、ゼロ抵抗である。即ち、前記超伝導体内を電流が流れているにも関わらず、前記超伝導体の内部には電場が存在しない。そのとき、前記超伝導体の内部を流れる電流は、超伝導電流、あるいは永久電流と呼ばれるが、前記超伝導体の内部に電場は存在しないため、前記永久電流が前記超伝導体の外部に流れ出ることはない（非特許文献５、Ｐ．２５、２６参照）。
　一方、電子状態が異なる２種の固体、例えばｐ型半導体とｎ型半導体とを接触させると、その接触界面において、ホールが前記ｐ型半導体から前記ｎ型半導体の方向へ、電子が前記ｎ型半導体から前記ｐ型半導体の方向へ、それぞれ拡散（キャリア拡散）し、前記接触界面に内蔵電場が形成される。そのとき、前記接触界面付近にはホールや電子が存在せず、空乏層と呼ばれる層を持つｐｎ接合体が形成される。
　前記ｐｎ接合体に光を照射すると、前記空乏層付近にホール及び電子が生じることになるが、前記内蔵電場によって、ホール及び電子は、それぞれ、前記ｐ型半導体側、前記ｎ型半導体側に押し出される。前記ｐｎ接合体が外部電気回路に接続されているとき、そのようにして押し出されたホール及び電子は、前記外部電気回路内を電流として流れることができ、前記ｐｎ接合体を太陽電池として使用することができる。
　もっとも、前記ｐｎ接合体は、光の照射無しに前記外部電気回路に電流を流すことができない。光照射による、電子やホールといったキャリアを生成するメカニズムが無い限り、前記空乏層内にキャリアが存在し得ないからである。

　ところで、前記超伝導体と、前記超伝導体と異なる電子状態の固体とが接触している場合、その界面でアンドレーエフ反射と呼ばれる量子力学的なトンネル現象が観測される。前記超伝導体では、そのフェルミ準位に凝縮した２個の電子からなるクーパー対が存在するが、そのフェルミ準位の上下に、超伝導凝縮エネルギーΔに相当するギャップ（超伝導ギャップ）が開いている。
　仮に、前記固体側から電子が前記超伝導体側にトンネルしようとしても、前記超伝導ギャップのために、トンネルしてきた電子が行き着く先であるエネルギー準位が存在せず、電子が前記超伝導体側のエネルギー準位を占有することはできない。その代わり、逆に、前記超伝導体側から前記固体側にホールとして反射されることになる。これが前記アンドレーエフ反射である。そのとき、電荷の極性が互いに逆である電子とホールとが、それぞれ逆の方向に進むことから、前記超伝導体と前記固体とで構成される接合体内を電流が流れることとなる（非特許文献６、セクション１１．５．１参照）。
　しかしながら、前記アンドレーエフ反射は、前記超伝導体－前記固体で構成される接合体の両端に電圧を印加しないと観測することはできない。これらの接合の界面に前記ｐｎ接合体に見られるような前記空乏層が存在しておらず、従って、キャリアを押し出すことができる内蔵電場が無いことから、前記接合体の両端に外部から電圧を印加しない限り、前記固体側から前記超伝導体側に向けてキャリアが加速度運動することができない。

　前記接合体の片側が前記超伝導体であって、前記接合体の界面に前記空乏層が形成されている接合体、即ち、内蔵電場を有するような接合体は、現在の微細加工技術では作製不可能である。前記ｐｎ接合体を作製する代表的な手法として、拡散接合、合金拡散、イオン注入法が挙げられるが、いずれも不純物が必要であり、かつ、高温溶解や高電圧加速等の高エネルギーな作製過程を経る必要があり、それらは前記接合体が有する前記超伝導体としての性質を損なう要因となる。前記ｐｎ接合体に用いられる半導体のバンドギャップが数ｅＶのオーダーのエネルギーに対し、一般的な前記超伝導体の前記超伝導ギャップは、数ｍｅＶのオーダーであり、これらギャップのエネルギースケールが３桁も異なることが、前記半導体と前記超伝導体との前記接合体の作製を困難にする本質的な理由である。

　前記半導体と前記超伝導体との前記接合体に関する技術として、幾つかの提案がされている（特許文献２，３参照）。
　しかし、いずれの提案も、前記半導体と前記超伝導体との間に、異なる第三の固体を挿入している。前記第三の固体が無ければ、前記接合体における前記超伝導体及び前記半導体としての各性質が損なわれてしまうからである。その反面、前記第三の固体がある限り、前記半導体と前記超伝導体との間の界面に前記空乏層が形成されない。
　従って、内蔵電場を有する前記半導体と前記超伝導体との前記接合体を実現したとする報告は無く、延いては、外部からの電圧印加無しに電流を流すことができる材料を実現したとする報告例は無い。

特開2017-223644号公報 特開2002- 50802号公報 特開2012- 38984号公報

N. Zen et al., Nature Commun. 5:3435 (2014) J. Tang et al., Phys. Rev. Lett. 105, 176402 (2010) R. Ang et al., Nature Commun. 6:6091 (2015） N. Zen, AIP Adv. 9, 095023 (2019) 超伝導入門、中嶋貞雄　著、株式会社培風館（1971年） 超伝導入門（下）第二版、Michael Tinkham　著、株式会社吉岡書店（2006年） J. Bardeen et al., Phys. Rev. 106, 162 (1957)

　本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、電位勾配がないときでも電流が流れる電圧電流特性を示すフォノニック材料及びその製造方法を提供することを課題とする。

　金属が超伝導体に転移するメカニズムは、フォノンを媒介とした電子間相互作用を記述したＢＣＳ理論で説明される（非特許文献７参照）。
　本発明者は、前記ＢＣＳ理論に基づき、前記フォノニック材料中のフォノンを制御することで、人為的に超伝導体としての性質を発現させることを目論んだが、先述の通り、前記金属板が前記絶縁体に転移する結果となった（非特許文献４参照）。
　前記絶縁体では、アンダーソン局在現象が観測されており、キャリアが空間的な乱れを受けることで移動できなくなっているものと推察される。
　前記金属板が前記絶縁体に転移する現象は、それ自体、尋常でない現象であるが、本発明者は、前記構成物質中のキャリアに対し空間的な乱れを与えずに冷却及び昇温による熱処理を行うことで、フォノンとの相互作用の中で特殊なキャリア移動特性を発現させることができるのではないかとの仮説を立て、更なる検討を重ねたところ、ゼロ抵抗を持つ前記周期構造体が得られることの知見が得られた。

　続いて、本発明者は、この周期構造体が持つ前記超伝導体としての性質（ゼロ抵抗）の臨界電流値を調べるため、印加電流の値を徐々に大きくしつつ電流を印加した。また、電流印加後の前記周期構造体が前記超伝導体としての性質が消失していることを確認するため、負の値から正の値の範囲で印加電流の大きさを変更しつつ、前記周期構造体の電気特性の測定を行った。
　その結果、前記臨界電流値以上の電流を印加後の前記周期構造体からは、ゼロ抵抗が確認できず、前記超伝導体としての性質が消失していることを確認することができたが、一方で、負の値の電流では、絶縁体としての性質が確認され、正の値の電流では、小さい値で金属として性質が現れるものの、値を大きくすると絶縁体としての性質が現れる奇妙な現象が確認された。
　この現象に対し、本発明者は、前記臨界電流値以上の電流を印加することを通じて前記周期構造体中にホールが形成（注入）され、これらホールは、正の電流領域において、電流量が小さいうちは金属的に振る舞い、電流量が大きくなると絶縁体的に振る舞うのではないか、つまり、前記周期構造体中に導体及び絶縁体の側面を持つ半導体としての性質を発現させることができるのではないか、との仮定を抱いた。更に、この状態の前記周期構造体に前記超伝導体としての性質を付与する冷却及び昇温の熱処理を再び行うと、前記周期構造体中に前記半導体としての性質と前記超伝導体としての性質とを併せ持つ前記周期構造体が得られるのではないか、との仮定を抱いた。
　もし、この仮定が正しければ、従来技術では製造することができないとされた前記半導体と前記超伝導体との前記接合体が持つ、外部からの電圧印加無しに電流が流れるといった性質の発現をも期待することができる。
　本発明者は、こうした仮定を実証すべく検証を重ね、遂に電位勾配が０Ｖのときに電流が流れる電圧電流特性を示す前記周期構造体を持つフォノニック材料及びその製造条件についての知見を得た。

　本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
　＜１＞　ｄ電子軌道を持つ元素を含む構成物質中に構造体が周期的に規則配列された周期構造体を有し、前記周期構造体が、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示すことを特徴とするフォノニック材料。
　＜２＞　周期構造体が、電位勾配が０Ｖのときに外部電気回路に電流を供給可能とされる前記＜１＞に記載のフォノニック材料。
　＜３＞　周期構造体が、電位勾配を与えられたときに電流が流れる電圧電流特性を示す前記＜１＞から＜２＞のいずれかに記載のフォノニック材料。
　＜４＞　周期構造体が、電位勾配を与えられたときに外部電気回路に電流を供給可能とされる前記＜１＞から＜３＞のいずれかに記載のフォノニック材料。
　＜５＞　構成物質が、遷移金属元素を含む前記＜１＞から＜４＞のいずれかに記載のフォノニック材料。
　＜６＞　周期構造体が層状に形成され、構造体が貫通孔とされる前記＜１＞から＜５＞のいずれかに記載のフォノニック材料。
　＜７＞　貫通孔の開口径が、１ｎｍ～１０ｍｍである前記＜６＞に記載のフォノニック材料。
　＜８＞　隣接する２つの貫通孔間の間隔が、１ｎｍ～０．１ｍｍである前記＜６＞から＜７＞のいずれかに記載のフォノニック材料。
　＜９＞　層状に形成される周期構造体の厚みが、０．１ｎｍ～０．０１ｍｍである前記＜６＞から＜８＞のいずれかに記載のフォノニック材料。
　＜１０＞　前記＜１＞から＜９＞のいずれかに記載のフォノニック材料の製造方法であり、周期構造体を冷却後、昇温する連続した熱サイクルの冷却過程における前記周期構造体の冷却時抵抗温度特性と、昇温過程における前記周期構造体の昇温時抵抗温度特性とを比べたときに、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性から分岐して共通温度で高い電気抵抗値を示す現象を分岐現象とし、前記分岐現象における前記冷却時抵抗温度特性と前記昇温時抵抗温度特性とが分岐するときの温度を分岐温度としたとき、前記周期構造体に一定方向の電流を流した状態で、前記分岐温度より低い温度まで前記周期構造体を冷却後、前記分岐温度を超える温度まで前記周期構造体を昇温する熱処理を、前記分岐現象が発現しなくなるまで実施し、前記分岐現象を発現しない前記周期構造体である第１前駆体を得る前処理工程と、前記第１前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、昇温された前記第１前駆体が０Ω以下の電気抵抗値を示すまで実施し、前記分岐温度を超える温度範囲中に０Ω以下の電気抵抗値を示す電気抵抗特性を持つ前記周期構造体である第２前駆体を得る第１冷却昇温工程と、前記第２前駆体に対し、前記電気抵抗特性を失わせる臨界電流値以上の大きさの電流を前記一定方向と同じ方向又はその逆方向で流し、前記電気抵抗特性を示さない前記周期構造体である第３前駆体を得る電流印加工程と、前記第３前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示すまで実施する第２冷却昇温工程と、を含むことを特徴とするフォノニック材料の製造方法。

　本発明によれば、従来技術における前記諸問題を解決することができ、電位勾配がないのときでも電流が流れる電圧電流特性を示すフォノニック材料及びその製造方法を提供することができる。

本発明の一実施形態に係るフォノニック材料の上面を示す説明図である。 図１（ａ）中のＡ－Ａ’線断面を示す説明図である。 構造体の変形例を示す図（１）である。 構造体の変形例を示す図（２）である。 構造体の変形例を示す図（３）である。 構造体の変形例を示す図（４）である。 １次元状のフォノニック材料の構成例を示す説明図である。 ３次元状のフォノニック材料の構成例を示す説明図（１）である。 ３次元状のフォノニック材料の構成例を示す説明図（２）である。 ニオブ層を上面から視たときの様子を示す説明図である。 ニオブ層を上面から視たときの矩形状ブロック領域を示す説明図である。 実施例１に係るフォノニック材料における前処理工程の実施状況と電気抵抗値の推移状況とを説明するための図である。 図６（ａ）の２０Ｋ～６０Ｋの範囲を拡大した部分拡大図である。 １サイクル目についての部分拡大図である。 ６サイクル目についての部分拡大図である。 実施例１に係るフォノニック材料における第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを示す図（１）である。 実施例１に係るフォノニック材料における第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを示す図（２）である。 実施例１に係るフォノニック材料における第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを示す図（３）である。 実施例１に係るフォノニック材料における第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを示す図（４）である。 １～５サイクルまでの熱処理（前記前処理工程）における前記周期構造体の特性変化を示す図である。 １～５サイクルまでの熱処理おける前記周期構造体について、横軸にサイクル回ｚ’、縦軸に３００Ｋの抵抗値Ｒ_３００Ｋをプロットした図である。 前処理工程において周期構造体が第１前駆体に転移する様子を模式的に示す図である。 第２前駆体に直流電流を印加したときの電圧電流特性の測定結果を示す図である。 第３前駆体に直流電流を印加したときの電圧電流特性の測定結果を示す図である。 実施例１に係るフォノニック材料における第２冷却昇温工程の実施状況と電気抵抗値の推移状況とを説明するための図である。 図１１（ａ）の２０Ｋ～６０Ｋの範囲を拡大した部分拡大図である。 実施例１に係るフォノニック材料における周期構造体の微分コンダクタンス電圧特性の測定に用いた測定回路の等価回路を示す図である。 実施例１に係るフォノニック材料における周期構造体の微分コンダクタンス電圧特性の測定結果を示す図である。 図１２（ｂ）について、横軸を、電圧の自乗としてプロットした図である。 実施例１に係るフォノニック材料における周期構造体の静電容量電圧特性の測定に用いた測定回路の等価回路を示す図である。 実施例１に係るフォノニック材料における周期構造体の静電容量電圧特性の測定結果を示す図である。 図１３（ｂ）について、縦軸を、静電容量の自乗の逆数としてプロットした図（モット－ショットキープロット、１／Ｃ^２－Ｖ）である。 実施例１における接合体構造の接合界面でのバンド構造及びキャリア輸送の様子を模式的に示す図である。 実施例１における接合体構造の両端に印加された電圧が図１２（ｂ）で示された特徴的な４個のピークにおける電圧値（Ｖ＝－０．８５、－０．０５、＋１．０５、＋１．８５Ｖ）を境界値とした５つの電圧領域にあるときのバンド構造を示す模式図である。 実施例１における前記接合体構造中を流れる電流の経時変化の測定に用いた測定回路の等価回路を示す図である。 実施例１における前記接合体構造中を流れる電流の経時変化の測定結果を示す図である。 実験セットアップの写真を示す図である。 外部電気回路と接続した確認測定用電気回路の等価回路を示す図である。 実施例１に係るフォノニック材料の外部に接続された金属皮膜抵抗器の両端に生じる電圧Ｖ_Ｌの経時変化の測定結果を示す図である。 実施例１に係るフォノニック材料が生産するエネルギーの時間平均の経時変化を示す図である。 電圧－パルス電流特性の測定用回路の等価回路を示す図である。 電圧－パルス電流特性の測定結果を示す図である。

（フォノニック材料）
　本発明のフォノニック材料は、周期構造体を有し、前記周期構造体が、電位勾配が０Ｖときに電流が流れる電圧電流特性を示すことを特徴とする。
　また、前記フォノニック材料としては、次の特徴を併せ持つことが好ましい。
　即ち、前記周期構造体が、電位勾配が０Ｖのときに外部電気回路に電流を供給可能とされることが好ましい。
　また、前記周期構造体が、電位勾配を与えられたときに電流が流れる電圧電流特性を示すことが好ましい。
　また、前記周期構造体が、電位勾配を与えられたときに前記外部電気回路に電流を供給可能とされることが好ましい。

　前記外部電気回路としては、特に制限はなく、公知の負荷及び前記周期構造体と前記負荷とを接続する配線等が挙げられる。
　前記周期構造体を流れる電流の測定方法としては、特に制限はなく、例えば、公知の４端子法及び２端子法が挙げられる。
　また、前記周期構造体が前記外部電気回路に供給する電流の測定方法としては、特に制限はなく、例えば、電池分野における公知の放電試験が挙げられる。

　前記フォノニック材料の特徴は、所定の製造工程を経た前記周期構造体に発現する。本明細書では、前記特徴を発現させる基材となる前記周期構造体を先に説明し、前記周期構造体に前記特徴を発現させるための前記製造工程をフォノニック材料の製造方法として、その次に説明する。

＜周期構造体＞
　前記周期構造体は、ｄ電子軌道を持つ元素を含む構成物質中に構造体が周期的に規則配列されて構成される。
　こうした構成の前記周期構造体は、物質中に原子及び分子が周期的に規則配列された状態を示す通常の結晶との対比で、フォノニック結晶とも呼ばれる。
　前記フォノニック結晶では、前記構造体の配列を人為的に設定でき、その設定手法は、フォノン工学として関心を集めている。

　こうした周期構造体（フォノニック結晶）では、前記構造体を持たないバルク状態の前記構成物質に比べてフォノンの群速度及びエネルギー密度が小さくなる性質が現れる。
　この性質は、前記構造体をどのように配列するかで程度が変わる。つまり、前記周期構造体では、適用されるフォノン工学によって、フォノンの群速度及びエネルギー密度を変更することができる。これらフォノンの群速度及びエネルギー密度は、一方が小さくなると他方も小さくなり、一方が大きくなると他方も大きくなる関係にある。
　前記周期構造体としては、特に制限はないが、フォノンの群速度及びエネルギー密度が小さい程、前記構成物質中の電子やホールの挙動を律し易いことから、前記周期構造体中の前記構成物質におけるフォノンの群速度に注目したときに、前記周期構造体中の前記構成物質におけるフォノンの群速度が前記バルク状態の前記構成物質に比べて１／２以下であることが好ましい。

　前記構成物質としては、ｄ電子軌道を持つ元素を含む物質であれば、特に制限はなく、公知の金属材料や半導体材料の中から目的に応じて適宜選択することができる。即ち、前記フォノニック材料では、前記構成物質中のフォノンが冷却及び昇温による熱処理時に前記構成物質中の電子と相互作用する現象を利用して前記構成物質固有の物性と異なる物性を取得するが、前記現象は、あらゆる物質で起こり得る。なぜなら、物質である限り、フォノンが必ず存在するからである。一方、前記構成物質は、ｄ電子軌道を持つ元素を含む物質である必要がある。ｄ電子軌道中の電子とフォノンとの相互作用により、前記特徴が発現するためである。
　中でも、前記構成物質としては、遷移金属（第３族～第１２族に属する元素）を含む物質が好ましく、前記遷移金属元素の単一物質で構成されるものが特に好ましい。
　前記遷移金属元素としては、特に制限はないが、ｄ電子軌道に空位を持つ元素が好ましく、前記構成物質がｄ電子軌道に空位を持たない前記遷移金属元素を含む場合は、合金や半導体化合物として構成されることが好ましい。
　また、バルク状態で超伝導体の性質を示す超伝導物質から選択されることが好ましい。即ち、前記超伝導物質、つまり、もともと超伝導体の性質を示し得る物質を用いると、前記周期構造体に前記超伝導体としての性質を付与する新たな物質秩序を構築させ易い。

　前記構造体としては、特に制限はなく、目的に応じて選択することができ、公知の前記フォノニック結晶に適用される構造体を挙げることができる。
　中でも、前記周期構造体が層状に形成される場合には、前記構造体を前記層の厚み方向に穿設された貫通孔とすることが好ましい。前記構造体を前記貫通孔で形成する場合、前記周期構造体を公知のリソグラフィー加工により製造でき、前記周期構造体に規則配列される前記構造体の群を安定して得られ易い。また、前記構造体を前記貫通孔として形成する場合、前記貫通孔に前記構成物質と異なる物質で形成される充填物質を充填し、フォノンの群速度及びエネルギー密度を調整してもよい。
　なお、前記周期構造体には、同一形状の構造を前記構造体として繰返し配して構成される場合のほか、形状の異なる複数の構造で構成される前記構造体を単位構造体として、この単位構造体を繰返し配して構成される場合を含む。

　前記周期構造体に前記構造体を形成する周期、つまり、隣接する２つの前記構造体間の間隔としては、フォノンの波長スケール（例えば、ナノメートルオーダーからミリメートルオーダーのスケール（１ｎｍ～１０ｍｍ））であればよく、このような周期であれば、前記周期構造体中の前記構成物質におけるフォノンの群速度及びエネルギー密度が、前記バルク状態の前記構成物質と比べて小さくなる。
　また、前記構造体の大きさとしても、フォノンの波長スケール（例えば、ナノメートルオーダーからミリメートルオーダーのスケール（１ｎｍ～１０ｍｍ））であればよく、このような大きさであれば、前記周期構造体中の前記構成物質におけるフォノンの群速度及びエネルギー密度が、前記バルク状態の前記構成物質と比べて小さくなる。
　なお、前記構造体の大きさは、前記構造体の最大径が該当し、例えば、前記貫通孔において、その深さよりも開口径の方が大きい場合には、前記開口径が該当し、また、前記開口径において、幅よりも長さの方が大きい形状を持つ場合には、前記長さが該当する。

　また、前記周期構造体の好適な態様として述べた、前記周期構造体が層状に形成され、前記構造体が前記層の厚み方向に穿設された前記貫通孔である態様については、更に、次の諸条件を満たすと、より一層、前記周期構造体に前記超伝導体としての性質を付与する新たな物質秩序を構築させ易い。
　即ち、前記貫通孔の開口径としては、１ｎｍ～１０ｍｍとされることが好ましく、１０ｎｍ～１ｍｍとされることがより好ましい。
　また、隣接する２つの前記貫通孔間の間隔が、１ｎｍ～０．１ｍｍとされることが好ましく、１０ｎｍ～０．０１ｍｍとされることがより好ましい。
　また、前記周期構造体の層の厚みとしては、０．１ｎｍ～０．０１ｍｍとされることが好ましく、１ｎｍ～０．００１ｍｍとされることがより好ましい。

　なお、前記周期構造体としては、特に制限はなく、公知のフォノニック結晶の製造方法にしたがって製造してもよく、予め製造された公知のフォノニック結晶を入手して用いてもよい。

［実施形態］
　本発明の実施形態に係るフォノニック材料を図面を参照しつつ説明する。図１（ａ）は、本発明の一実施形態に係るフォノニック材料の上面を示す説明図であり、図１（ｂ）は、図１（ａ）中のＡ－Ａ’線断面を示す説明図である。

　図１（ａ），（ｂ）に示すように、フォノニック材料１は、構成物質２中に構造体３として円柱状の貫通孔が周期的に規則配列された周期構造体２’を有する。
　周期構造体２’は、基板４上にスペーサ５を介して配される。スペーサ５は、構造体３が形成される領域の外周位置で周期構造体２’を支持するように配される。基板４及びスペーサ５は、冷却時及び昇温時の周期構造体２’の特性変化を測定するために設けられ、構造体３が形成される周期構造体２’の底面（基板４側の面）側の領域を中空状態とすることで、この領域に存在するフォノンの影響を受けずに周期構造体２’の特性変化を測定することが可能となる。
　また、このような構造を作製する観点から、基板４は、Ｓｉ等の一般的な微細加工に用いられる材料で構成される。また、スペーサ５は、このような測定を行う観点から、ＳｉＯ_２等の電気絶縁性の材料で構成される。
　なお、周期構造体２’に前記特徴を発現させる前後で、基板４及びスペーサ５を除去し、周期構造体２’自身をフォノニック材料とすることもできる。

　図１（ａ），（ｂ）に示す周期構造体２’は、説明のための一例を示したものであり、構造体３の構造、形成数、配置等の設定は、目的に応じて適宜選択することができる。
　構造体３の変形例を図２（ａ）～（ｄ）に示す。なお、図２（ａ）～（ｄ）は、構造体の変形例を示す図（１）～（４）である。

　図２（ａ）に示す例では、前記構造体が略四角柱状の貫通孔として形成される。また、図２（ｂ）に示す例では、図２（ａ）に示す貫通孔を配する規則性を変更している。
　これら構造体を有する前記周期構造体においても、前記フォノニック結晶として前記バルク状態の前記構成物質に比べてフォノンの群速度及びエネルギー密度が小さくなる性質を持ち得る。

　図２（ｃ）、図２（ｄ）では、形状の異なる複数の構造で構成される前記構造体を単位構造体とし、この単位構造体を繰返し配して前記周期構造体を構成する例を示している。
　前記単位構造体が前記構造体として形成される前記周期構造体においても、前記フォノニック結晶として前記バルク状態の前記構成物質に比べてフォノンの群速度及びエネルギー密度が小さくなる性質を持ち得る。

　また、図１（ａ），（ｂ）に示す周期構造体２’は、特に図１（ａ）の上面図に示されるように、構造体３の配置が周期構造体２’の幅方向及び長さ方向で周期性を持つ２次元状の配置とされているが、１次元状の配置や３次元状の配置であってもよい（図３（ａ）～（ｃ）参照）。なお、図３（ａ）は、１次元状のフォノニック材料の構成例を示す説明図であり、図３（ｂ）は、３次元状のフォノニック材料の構成例を示す説明図（１）であり、図３（ｃ）は、３次元状のフォノニック材料の構成例を示す説明図（２）である。

　即ち、図３（ａ）に示す周期構造体１２では、構造体１３の配置が周期構造体１２の長さ方向で周期性を持つ１次元状の配置とされる。
　また、図３（ｂ）に示す周期構造体２２では、図１（ａ），（ｂ）に示す周期構造体２’と同様に形成された、構造体２３ａが形成された構成物質２２ａの層及び構造体２３ｂが形成された構成物質２２ｂの層を周期構造体２２の厚み方向で積層することで、構造体２３ａ，ｂの配置を周期構造体２２の幅方向及び長さ方向に加え、厚み方向で周期性を持つ３次元状の配置としている。なお、図３（ｂ）中の符号２４は、基板を示し、符号２５は、スペーサを示す。
　また、図３（ｃ）に示す周期構造体２２’では、各面に構造体２３’としての円孔が形成された立方体状ブロック領域２６を単位構造として、前記単位構造が周期構造体２２’の高さ方向、幅方向及び長さ方向に向けて複数組み合わされた３次元状の周期配列を持つように構成される。なお、周期構造体２２’としては、公知の３Ｄプリンタ等により作製することができる。

（フォノニック材料の製造方法）
　本発明のフォノニック材料の製造方法は、本発明の前記フォノニック材料を製造する製造方法に係り、前処理工程と、第１冷却昇温工程と、電流印加工程と、第２冷却昇温工程とを含む。

＜前処理工程＞
　前記前処理工程は、前記周期構造体を冷却後、昇温する連続した熱サイクルの冷却過程における前記周期構造体の冷却時抵抗温度特性と、昇温過程における前記周期構造体の昇温時抵抗温度特性とを比べたときに、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性から分岐して共通温度で高い電気抵抗値を示す現象を分岐現象とし、前記分岐現象における前記冷却時抵抗温度特性と前記昇温時抵抗温度特性とが分岐するときの温度を分岐温度としたとき、前記周期構造体に一定方向の電流を流した状態で、前記分岐温度より低い温度まで前記周期構造体を冷却後、前記分岐温度を超える温度まで前記周期構造体を昇温する熱処理を、前記分岐現象が発現しなくなるまで実施し、前記分岐現象を発現しない前記周期構造体である第１前駆体を得る工程である。

　前記周期構造体では、前記周期構造体を冷却後、昇温する連続した熱サイクルの冷却過程における前記周期構造体の冷却時抵抗温度特性と、昇温過程における前記周期構造体の昇温時抵抗温度特性とを比べたときに、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性から分岐して共通温度で高い電気抵抗値を示す前記分岐現象が発現する。
　この現象が発現する状態の前記周期構造体では、前記構成物質中を依然として電子が遍歴しており、電子を局在化させるまで十分に電子間相互作用が強まっていないため、前記周期構造体に対し、次工程で説明する前記超伝導体としての性質を与えにくい。
　そのため、前記前処理工程を実施することで、前記構成物質中の電子が遍歴できなくなるまで強く局在化させ、前記分岐現象が発現しない状態とする。

　ここで、前記前処理工程中に、ｄ電子軌道に電子が局在化されていく様子は、フリーデル総和則として観測することができる（下記参考文献１、Ｐ．５０－５７参照）。通常、前記フリーデル総和則は、母体の遷移金属に、異なる遷移金属元素を不純物として混入したときに、それらの価数の差ｚに応じて抵抗Ｒが、次式、Ｒ∝ｓｉｎ^２（ｚ×π／１０）の関係を満たすように上昇していく現象を説明するものである。ｄ電子軌道の数は５であり、各軌道にスピンアップとスピンダウンの電子が計２個ずつ入ることができるため、最大で１０個の電子がｄ電子軌道を占有する形で局在化させることができる。
　参考文献１：大学院物性物理２強相関電子系、伊達宗行　監修、株式会社講談社（1997年）

　前記周期構造体では、前記前処理工程において前記熱処理を繰り返す度に、前記構成物質の電子がｄ電子軌道中に１個ずつ局在化され、あたかも母材の前記構成物質とは異なる物質として成長していく。その様子は、抵抗をＲとし、前記熱処理の回数をｚ’としたときに、次式、Ｒ∝ｓｉｎ^２（ｚ’×π／１０）の関係を満たす抵抗上昇として観測される。
　例えば前記構成物質がニオブの場合、通常の状態でｄ電子軌道は４個～５個の電子で占有されており、５個～６個の空きがある。従って、前記構成物質としてニオブを用いた前記周期構造体では、５回～６回の前記熱処理を含む前記前処理工程を実施することで、前記構成物質中の電子がｄ電子軌道を完全に占有する形で局在化される。なお、ｄ電子軌道に電子が２個ずつ局在化されていく場合は、３回程度の前記前処理工程を実施する（Ｒ∝ｓｉｎ^２（２ｚ’×π／１０））。

　ここで、前記構成物質中に供給される電子が空間的に一様でない場合、その空間的な乱れによって電子が局在してしまうアンダーソン局在が顕在化してしまう。即ち、この場合、ｄ電子軌道を電子が１個～２個ずつ占有していく様子が観測されず、前記周期構造体が一気に絶縁体に転移する（非特許文献４参照）。前記第１前駆体は、前記構成物質が、ｄ電子軌道が完全に占有されるように電子が局在化されていることが重要であり、アンダーソン型の絶縁体では次工程の前記第１冷却昇温工程における前記超伝導体としての性質が得られない。

　これに対し、前記前処理工程では、前記周期構造体に一定方向の電流を流すことで、前記構成物質中に電子を空間的に一様に供給する。具体的な方法としては、前記周期構造体が形成された試料を板状（１次元、２次元）や柱状（３次元）に切り出し、前記試料の各端部を電極として電流源と接続し、一端側から他端側に向けて電流を流す方法が挙げられる。即ち、前記周期構造体を流れる電流の通り道が同一の方向に制限されている限り、前記構成物質中に電子を空間的に一様に供給することができる。
　なお、前記周期構造体に印加する電流としては、特に制限はなく、直流電流、方形波電流のどちらでもよい。

　前記前処理工程を経た前記周期構造体では、後述の実施例における実証結果から、前記構成物質中のｄ電子軌道に局在化された電子が、前記構造体と前記構成物質との位置関係に応じたフォノンとの相互作用を受け、金属－モット絶縁体間の転移（下記参考文献２参照）を許容する部分（モット絶縁部）と、それ以外の部分、即ち、前記構成物質固有の電子やホールが自由に遍歴することができる部分（伝導部）とが前記周期構造体の構造に応じて規則的に配列された構造を持つものと推察される。
　参考文献２：金属と非金属の物理　第二版、Nevill F. Mott　著、丸善株式会社（1996年）

　未だ高温超伝導が発現するメカニズムについて学術的な決着は付いていないが、ＹＢＣＯやＢＳＣＣＯに代表される高温超伝導体は、銅酸化物で構成される伝導層と、絶縁層とが規則的に積層された３次元的な周期構造体である。この点、前記前処理工程を経た後の前記周期構造体も、前記伝導部と前記モット絶縁部とが規則的に配列されており、構造上の類似点がある。
　一方、前記高温超伝導体と前記周期構造体とは、格子定数のスケールに差異がある。前者の配列間隔は、原子スケールのオーダーであり、サブナノメートルである。一方、後者の配列間隔は、フォノンの波長スケール（例えば、ナノメートルオーダーからミリメートルオーダーのスケール（１ｎｍ～１０ｍｍ））である。固体物理学の入門書の第一章で結晶構造が議論される際、格子定数が原子スケールであることを暗黙の内に進めているが、実際のところ、結晶構造の議論は格子定数の大きさに左右されない（下記参考文献３、Ｐ．１－１１参照）。フォノニック材料がフォノニック結晶とも呼ばれる所以である。即ち、前記第１前駆体は、前記伝導部と前記モット絶縁部とで構成される、マクロなスケールの結晶である。
　ところで、前記高温超伝導体は、もともと前記モット絶縁体のような反強磁性相を持つ材料に電子やホールといったキャリアをドープすることで、超伝導相転移を与えたものである。そこで行われるキャリアのドーパント濃度を増やすという行為は、キャリアが一の前記伝導層から前記絶縁層を挟んで隣接する他の前記伝導層に飛び移る量子力学的確率ｔを増強し、元々、前記モット絶縁体であるが故の電子間斥力相互作用Ｕを弱めるという行為に他ならない。つまり、量子力学的確率ｔと電子間斥力相互作用Ｕとの間に、ほど良いバランスを与えて超伝導体としての性質を発現させる。
　別の見方をすれば、前記高温超伝導体は、…伝導層－絶縁層－伝導層－絶縁層－伝導層…の配列を繰り返すトンネル接合の集合体とみなすことができ、キャリアのドーパント濃度を増やすことで、各トンネル接合の蓄電状態がほど良くバランスを取り、超伝導体化する。事実、前記高温超伝導体は、固有ジョセフソン接合とも呼ばれており、前記高温超伝導体がその超伝導体としての性質を保持できる最大の印加電流の値である臨界電流値は、ジョセフソン接合の臨界電流値を与える式である、Ambegaokar-Baratoffの関係式で説明することができる（下記参考文献４参照）。
　参考文献３：固体物理学入門　第七版、Charles Kittel　著、丸善株式会社（1998年）
　参考文献４：R. Kleiner et al., Phys. Rev. B 49, 1327 (1994)

　ここで、Ambegaokar-Baratoffの関係式は、臨界電流値をＩ_Ｃ、金属状態の抵抗値をＲ_ｎ、超伝導状態の超伝導エネルギーギャップをΔ、温度をＴ、電気素量をｅ、ボルツマン定数をｋ_Ｂとして、次式（１）で表される。

　前記第１前駆体についても前記高温超伝導体と同様の考え方を導入すると、前記第１前駆体は、前記伝導部－前記モット絶縁部－前記伝導部で構成されるトンネル接合が規則的に配列されたトンネル接合の集合体とみなすことができる。次工程の前記第１冷却昇温工程において、各トンネル接合の蓄電状態がほど良くバランスを取ったときに、前記高温超伝導体と同じく前記固有ジョセフソン接合が形成されるとともに、Ambegaokar-Baratoffの関係式を満たして、前記超伝導体としての性質を発現することとなる。
　なお、一般に「超伝導体」は、ゼロ抵抗を示すが、本発明によると前記周期構造体が０Ω未満の電気抵抗値を示すことがある。本明細書では、０Ω未満の電気抵抗値を示す性質も総じて「超伝導体」と取り扱う。

　前記前処理工程における冷却及び昇温の速度としては、特に制限はないが、前記構成物質中のｄ電子軌道に電子を局在化させ易いことから、１Ｋ／ｍｉｎ以下が好ましい。なお、前記速度の下限としては、効率性の観点から０．０１Ｋ／ｍｉｎ程度である。
　前記前処理工程における冷却温度としては、前記分岐温度より低い温度であれば、特に制限はなく、例えば、前記分岐温度よりも２０Ｋ程度低い温度とすることができる。
　また、前記前処理工程における昇温温度としては、前記分岐温度を超える温度であれば、特に制限はなく、例えば、前記分岐温度よりも４０Ｋ程度高い温度とすることができる。
　また、広い温度範囲で前記前処理工程を行う場合、２Ｋ以下の温度（下限；１０ｍＫ程度）を冷却温度（最低温度）、３００Ｋ以上の温度（上限；４００Ｋ程度）を昇温温度（最高温度）としてもよい。
　前記前処理工程の実施装置としては、特に制限はなく、例えば、公知の冷媒デュワーや冷凍機等を用いることができる。
　なお、前記分岐温度が、冷却及び昇温の熱処理サイクル間で異なり、幅のある温度帯として確認される場合、この温度帯より低い温度で冷却を行い、また、この温度帯より高い温度で昇温を行う。

＜第１冷却昇温工程＞
　前記第１冷却昇温工程は、前記第１前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、昇温された前記第１前駆体が０Ω以下の電気抵抗値を示すまで実施し、前記分岐温度を超える温度範囲中に０Ω以下の電気抵抗値を示す電気抵抗特性を持つ前記周期構造体である第２前駆体を得る工程である。

　なお、前記第１冷却昇温工程では、前記第１前駆体の電気抵抗値を測定して実施する必要があるが、その測定方法としては、例えば、前記前処理工程で採用される電流印加条件を採用しつつ、この電流に対する電気抵抗値を公知の４端子法等で測定する方法が挙げられる。

　冷却過程における冷却温度としては、前記分岐温度より低い温度であれば、特に制限はないが、少サイクル数で前記周期構造体に前記超伝導体としての性質を付与する観点から２Ｋ以下の温度であることが好ましい。なお、前記冷却温度の下限としては、１０ｍＫ程度である。
　また、昇温過程における昇温温度としては、前記分岐温度を超える温度であれば、特に制限はないが、少サイクル数で前記周期構造体に前記超伝導体としての性質を付与する観点から３００Ｋ以上の温度であることが好ましい。なお、前記昇温温度の上限としては、４００Ｋ程度である。
　前記第１冷却昇温工程の実施装置としては、前記前処理工程の実施装置と同様の装置を用いることができ、例えば、公知の冷媒デュワーや冷凍機等を用いることができる。
　なお、前記冷却過程及び前記昇温過程の速度の下限としては、特に制限はないが、効率的に前記熱処理を行う観点から、０．０１Ｋ／ｍｉｎ程度である。
　また、前記第１冷却昇温工程では、前記前処理工程で確認される前記分岐温度が、冷却及び昇温の熱処理サイクル間で異なり、幅のある温度帯である場合、この温度帯より低い温度で冷却を行い、また、この温度帯より高い温度で昇温を行う。

＜電流印加工程＞
　前記電流印加工程は、前記第２前駆体に対し、前記電気抵抗特性を失わせる臨界電流値以上の大きさの電流を前記一定方向と同じ方向又はその逆方向で流し、前記電気抵抗特性を示さない前記周期構造体である第３前駆体を得る工程である。
　前記臨界電流値以上の電流を前記第２前駆体に印加することで、前記第２前駆体中のｄ電子軌道を完全に占有するように局在化された電子のうち、いくつかを強制的に弾き飛ばすことができ、言い換えれば、従来技術における前記ｐｎ接合体を作製する代表的な手法である前記拡散接合、前記合金拡散、前記イオン注入法等の高いエネルギーを用いた作製過程を経ずに、前記第２前駆体にホールを注入することができる。
　これにより前記第３前駆体では、前記周期構造体の一部にホール過剰な半導体としての性質を持つ部分が発現する。

　前記電流印加工程を実施する温度としては、特に制限はなく、前記第２前駆体が前記超伝導体としての性質を示す前記分岐温度を超える温度範囲が挙げられ、中でも、実施し易さの観点から、２７３Ｋ以上の温度が好ましい。なお、前記上限としては、４００Ｋ程度である。
　前記電流印加工程の実施装置としては、特に制限はなく、例えば、公知の電流源やソースメジャーユニット等を用いることができる。
　なお、前記電流印加工程における電流の印加方法としては、前記前処理工程で説明した方法が挙げられ、電流の印加方向は、前記第１前駆体に発現する性質を維持させる観点から、前記前処理工程における電流の印加方向と同一方向又はその逆方向である。この電流印加工程における電流の印加方法としては、電流の極性を変えて前記前処理工程における電流の印加方向と同一方向の電流を印加することを含む。

＜第２冷却昇温工程＞
　前記第２冷却昇温工程は、前記第３前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示すまで実施する工程である。

　前記第２冷却昇温工程は、前記電流印加工程により失われた前記超伝導体としての性質を回復させる工程であり、前記超伝導体としての性質を付与する前記第１冷却昇温工程と同様に実施することができる。
　前記第２冷却昇温工程を経た前記周期構造体では、前記超伝導体としての性質が回復する。
　しかし、前記第２冷却昇温工程を経た前記周期構造体では、前記第２前駆体と異なり、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示す性質が発現する。
　この現象は、前記第２冷却昇温工程を経た前記周期構造体では、先の前記電流印加工程を経ることで、前記超伝導体としての性質が回復した部分と、前記電流印加工程で獲得したホール過剰な前記半導体としての性質を持つ部分とが、前記構造体の周期配列に応じて周期的に形成され、延いては、前記周期構造体中にこれらの接合部が周期的に形成されることに帰結する。
　同時に、この現象は、前記周期構造体に形成された前記接合部付近には前記空乏層が形成され、かつ、前記キャリア拡散に伴う内蔵電場が生ずることを意味する。
　つまり、この現象は、従来技術における高いエネルギーを用いて作製される前記ｐｎ接合体と異なり、前記超伝導体としての性質を損なう原因がなく、また、前記半導体と前記超伝導体との間に前記第三の個体が挿入された前記接合体と異なり、前記キャリア拡散を抑止する原因もないことから、前記第２冷却昇温工程を経た前記周期構造体では、前記第２冷却昇温工程で形成された前記空乏層及び前記内蔵電場により、キャリアに加速度運動が与えられ、電位勾配が０Ｖのときでも前記アンドレーエフ反射が自発的に生じ得ることを示唆している。

　なお、前記第２冷却昇温工程では、前記第１冷却昇温工程と異なり、工程を経た前記周期構造体の前記電圧電流特性が関心事となるが、この電圧電流特性は、前記第１冷却昇温工程により与えられる前記電気抵抗特性と関連して発現することから、前記第１冷却昇温工程と同様、前記周期構造体の電気抵抗値を測定しつつ、昇温後の前記周期構造体が０Ω以下の電気抵抗値を示すまで実施すればよい。もっとも、昇温後の前記周期構造体が前記電圧電流特性を発現したかを確認しながら実施してもよい。

（実施例１）
　次のように、実施例１に係るフォノニック材料を製造した。
　先ず、ＣＶＤ装置（サムコ株式会社製、ＰＤ－２７０ＳＴＬ）を用いて、シリコンウエハ基板（ミヨシ有限会社製、直径７６．０ｍｍ、方位（１００）±１°、タイプＰ型、仕上げ表面ミラー、仕上げ裏面エッチング、パーティクル０．３μｍ以上１０個以下）上に酸化シリコン層を厚み１μｍで形成した。
　次に、スパッタリング装置（サイエンスプラス株式会社製、Ｍ１２－０１３０）を用いて、前記酸化シリコン層上にニオブ層を厚み１５０ｎｍで形成した。
　次に、レジストコーター装置（大日本スクリーン製造株式会社製、ＳＫ－６０ＢＷ－ＡＶＰ）を用いて、ニオブ層上にｉ線リソグラフィ用のレジスト層を形成した後、ｉ線リソグラフィ装置（株式会社ニコンテック社製、ＮＳＲ－２２０５ｉ１２Ｄ）により、目的とする周期構造と同一構造の孔が穿設されたマスクパターンを持つマスクを用いたｉ線リソグラフィ加工を行い、前記レジスト層を前記マスクパターンが転写されたレジストパターンに加工した。
　次に、反応ガスとしてＳＦ_６を用いた反応性イオンエッチング装置（サムコ株式会社製、ＲＩＥ－１０ＮＲ）により、前記レジストパターンを通じた前記ニオブ層に対するエッチング加工を行い、前記周期構造を持つ周期構造体として、同一形状の円柱状の貫通孔を持つ領域（構造体）が一定周期で規則的に配列された構造を持つ前記ニオブ層を形成した。

　ここで、前記シリコンウエハ基板上の前記ニオブ層の様子を図４に示す。なお、図４は、ニオブ層を上面から視たときの様子を示す説明図である。
　この図４に示すように、ニオブ層３２は、厚み方向に貫通孔３３（図中、黒丸で示す群）が穿設された構造を持つ。

　また、より詳細に説明すると、ニオブ層３２は、図５に示す矩形状ブロック領域３６が３５０個形成された構造を持つ。なお、図５は、ニオブ層を上面から視たときの矩形状ブロック領域を示す説明図である。
　矩形状ブロック領域３６では、中心に直径ｄが１９．７μｍである貫通孔３３が穿設される。
　また、貫通孔３３の外周と最接する矩形状ブロック領域３６の外周との間の距離ｓが１５０ｎｍとされる。つまり、前記周期構造体としてのニオブ層３２は、構造体としての貫通孔３３が３００ｎｍの間隔で規則的に周期配列された構造を持つ。
　また、ニオブ層３２の貫通孔３３が形成された部分をフォノニック結晶としてみたときの結晶構造は、正方格子であり、その格子定数は、２０μｍである。なお、前記正方格子とは、貫通孔３３がニオブ層３２に対し、上面視で正方格子状に配置されている構造を意味し、前記格子定数とは、矩形状ブロック領域３６を単位格子としたとき、一の前記単位格子の中心と、これに隣接する他の前記単位格子の中心との間の距離を意味する。
　図４に示す前記周期構造体の構造は、前記マスクの形状設定に基づき、形成される。

　次に、この状態の前記シリコンウエハ基板を前記ニオブ層を中心に持つように裁断した。
　次に、ドライエッチング装置（キャノン株式会社製、ｍｅｍｓｓｔａｒ　ＳＶＲ－ｖＨＦ）を用い、前記貫通孔を介して前記ニオブ層の下に存在する前記酸化シリコン層にＨＦガスを接触させ、前記酸化シリコン層を部分的に除去するドライエッチング加工を行った。
　ここで、図４中における、貫通孔３３が形成されていない部分のニオブ層３２の下側に存在する前記酸化シリコン層は、前記ドライエッチング加工後に残留し、貫通孔３３が形成された部分の下側を中空状態とさせつつ、ニオブ層３２を支持する役割を持つ。
　以上により、実施例１のサンプル体を作製した。

　次に、実施例１のサンプル体に対し、以下に述べる前処理工程及び第１冷却昇温工程を実施しつつ、これらの工程により得られる前記周期構造体の電気抵抗の測定試験を行った。
　先ず、前記周期構造体の電気抵抗を測定するため、実施例１のサンプル体に対し、四端子抵抗測定装置（日本カンタム・デザイン株式会社製、Ｐ１０２）を接続した。
　具体的には、図４における端子Ｊ_１、Ｊ_５、Ｊ_２、Ｊ_４のそれぞれに対し、四端子抵抗測定装置の端子Ｉ＋、Ｉ－、Ｖ＋、Ｖ－を接続し、端子Ｊ_１－Ｊ_５間に電流を印加しつつ、端子Ｊ_２－Ｊ_４間の電位差を読み取ることで、前記周期構造体の電気抵抗を測定した。
　ここで、端子Ｊ_１－Ｊ_５間に電流を印加するのは、前記周期構造体を流れる電流の通り道を同一の方向に制限し、前記構造体間の前記構成物質中に電子を空間的に一様に供給するためである。

　次に、実施例１のサンプル体を物理特性測定装置（日本カンタム・デザイン株式会社製、ＰＰＭＳ）に入れ、サンプル体を垂直に貫く磁束密度が１０μＴ以下になるように前記物理特性測定装置内の磁場の大きさを設定し、約２００Ｐａのヘリウムガス雰囲気の下、冷却－昇温の熱処理を１サイクルとする前記前処理工程及び前記第１冷却昇温工程を実施し、前記第１前駆体及び前記第２前駆体を得た。
　前記物理特性測定装置内における、より詳細な電気抵抗測定の方法は、前記物理特性測定装置を「ＡＣ　ＤＲＩＶＥ　ＭＯＤＥ」に設定し、「ＳＴＡＮＤＡＲＤ　ＣＡＬＩＢＲＡＴＩＯＮ　ＭＯＤＥ」を選択して測定した。
　より具体的には、電気抵抗測定を実施する各温度において、図４における端子Ｊ_１－Ｊ_５間に、８．３３Ｈｚの周期で正負反転する方形波を２５回印加し、最後に印加した方形波電流に対して端子Ｊ_２－Ｊ_４間に発生する電圧を読み取り、前記周期構造体の電気抵抗を決定した。このように正負反転する方形波電流を印加することで、出力電圧のオフセットエラーを最小限に抑制することができる。なお、印加した方形波電流の振幅は、前記前処理工程及び前記第１冷却昇温工程の間、常に±１０μＡである。
　前記前処理工程及び前記第１冷却昇温工程の詳細を下記表１に示す。なお、表中の「定点」は、各設定温度が安定化した後に電気抵抗を測定したことを表し、「掃引」は、温度を、目標に設定した目標温度まで掃引しながら電気抵抗を測定したことを表す。
　また、実施例１に係るフォノニック材料における前記前処理工程及び前記第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを図６（ａ）～（ｈ）に示す。なお、図６（ａ），は、実施例１に係るフォノニック材料における前処理工程の実施状況と電気抵抗値の推移状況とを説明するための図であり、図６（ｂ）は、図６（ａ）の２０Ｋ～６０Ｋの範囲を拡大した部分拡大図であり、図６（ｃ）は、１サイクル目についての部分拡大図であり、図６（ｄ）は、６サイクル目についての部分拡大図であり、図６（ｅ）～（ｈ）は、実施例１に係るフォノニック材料における前記第１冷却昇温工程の実施状況と電気抵抗値の推移状況とを示す図（１）～（４）である。

　図６（ａ）～（ｄ）に示すように、１～５サイクルまでの熱処理（前記前処理工程）では、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性から分岐して共通温度で高い電気抵抗値を示す前記分岐現象が確認され、前記分岐温度が２５Ｋ～２７Ｋの温度範囲で確認された。前記分岐現象は、温度を１０Ｋ昇温したときに、前記昇温時抵抗温度特性が共通温度で２０ｍΩ以上の電気抵抗値の上昇として有意に観察される。一方、６サイクル目の熱処理では、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性をなぞるように推移し、前記冷却時抵抗温度特性と前記昇温時抵抗温度特性とが一致していた。即ち、１～５サイクルまでの熱処理により、前記分岐現象が消失した。

　１～５サイクルまでの熱処理（前記前処理工程）における前記周期構造体の特性変化は、図７に示すように、３００Ｋにおける有意な抵抗上昇として確認できる。なお、図７は、１～５サイクルまでの熱処理（前記前処理工程）における前記周期構造体の特性変化を示す図である。なお、２～５サイクルまでの熱処理については、前記昇温時抵抗温度特性のみを示す。
　また、１～５サイクルまでの熱処理おける前記周期構造体について、横軸にサイクル回ｚ’、縦軸に３００Ｋの抵抗値Ｒ_３００Ｋをプロットしたものを図８に示す。なお、図８中のｚ’＝０のＲ_３００Ｋは、１サイクル目の熱処理を実施する直前の３００Ｋにおける電気抵抗値（１７．５Ω）である。
　図８に示すように、Ｒ_３００Ｋがｓｉｎ^２（ｚ’×π／１０）に比例している。これは前記フリーデル総和則から推察される結果と見事に一致し、前記前処理工程を経て、ｄ電子軌道が完全に占有されるように電子が局在化された前記第１前駆体が形成されたことを示す。前記前処理工程において前記周期構造体が前記第１前駆体に転移する様子を図９に模式的に示す。

　次に、図６（ｅ）～（ｈ）に示すように、６サイクル目以降の熱処理（前記第１冷却昇温工程）では、前記分岐現象は観測されないものの、熱処理を繰り返す度に、抵抗温度特性が全体的に上下に推移していく状況が確認された。この間、前記第１前駆体を構成する各トンネル接合の蓄電状態が、前記周期構造体全体が持つエネルギーを最も安定化させるように、ほど良くバランスを取りつつあると考えられる。
　すると、図６（ｈ）に示すように、２５サイクル目の熱処理である前記第１冷却昇温工程の冷却過程中、４０Ｋ付近の温度で電気抵抗値が一旦ゼロ（０Ω）となることが確認され、引き続きの２５サイクル目の熱処理である前記第１冷却昇温工程の昇温過程中、５０Ｋ付近の温度で電気抵抗値がゼロに向けて下降し始め、６０Ｋ付近の温度でゼロ抵抗となること（超伝導転移）が確認され、その後、３００Ｋの温度まで昇温させても、ゼロ抵抗状態が保持された。前記構成物質として用いたニオブの超伝導転移温度は、約９．２Ｋであり、前記超伝導転移温度を大幅に超える温度でゼロ抵抗が得られたこととなる。
　以上により、前記分岐温度を超える温度範囲中で０Ωの電気抵抗値を示す電気抵抗特性を持つ前記第２前駆体が得られた。

　次に、前記第２前駆体に前記電流印加工程を実施するため、前記物理特性測定装置に前記第２前駆体を搭載したまま、３００Ｋの温度条件で、図４における端子Ｊ_１－Ｊ_５間に直流電流を印加し、端子Ｊ_２－Ｊ_４間に発生する電圧を測定することにより前記電流印加工程を実施した。なお、本電流印加工程は、ソースメジャーユニット（キーサイト・テクノロジー社製、Ｂ２９１１Ａ）を前記物理特性測定装置に接続して実施した。前記第２前駆体に直流電流を印加した場合の電圧電流特性の測定結果を図１０（ａ）に示す。
　図１０（ａ）に示すように、直流電流を初期値の０ｍＡから増加させていくと、一旦、２ｍＡ付近で熱起電力が発生し始めるが、１０ｍＡ付近で再びゼロ抵抗に落ち着き、最終的に１８．８ｍＡで前記ソースメジャーユニットに設定したコンプライアンス値である１Ｖに電圧が達した。即ち、前記第２前駆体が前記電気抵抗特性（ゼロ抵抗）を失う臨界電流値は、１８．８ｍＡであった。
　なお、この操作は、前記第２前駆体に対し、前記臨界電流値以上の大きさの電流を前記前処理工程における電流の印加方向と同一方向又はその逆方向で印加することを兼ねている。つまり、前記前処理工程では、図４における端子Ｊ_１－Ｊ_５間に正負反転する方形波電流を印加し、前記電流印加工程では、図４における端子Ｊ_１－Ｊ_５間に直流電流を印加し、前記前処理工程で得られた前記第１前駆体の特性を維持することとしている。
　以上により、前記電気抵抗特性（ゼロ抵抗）を示さない前記第３前駆体が得られた。

　引き続いて、前記ソースメジャーユニットを用いて、前記第３前駆体に直流電流を印加したときの電圧電流特性の測定結果を図１０（ｂ）に示す。
　図１０（ｂ）に示すように、前記臨界電流値以上の電流を印加することで、前記超伝導体としての性質が消失していることが確認できる。
　即ち、電流値が０μＡ～＋１μＡの間では、抵抗値が２０Ωの金属的な性質を示すが、０μＡ未満及び１μＡを超える電流値に対しては、抵抗値が２．２ｋΩに達する絶縁体的な性質を示す電圧電流特性が得られており、どこにもゼロ抵抗は確認できず、前記超伝導体としての性質は消失した。
　とは言え、電圧電流特性は原点に対して対称ではなく、尋常ではない。負の電流に対しては絶縁体であり、前記電流印加工程で印加した臨界電流値以上の電流と同じ向きである正の方向の電流に対しては、金属と絶縁体との混合状態になっている。これは、前記臨界電流値以上の電流を前記第２前駆体に印加することで、前記周期構造体にホールが注入され、それらのホールは、正の電流領域で、電流量が小さいうちは金属的に振る舞い、電流量が大きくなると絶縁体的に振る舞うことを示唆する。

　次に、前記第３前駆体に前記第２冷却昇温工程を実施し、実施例１に係るフォノニック材料を製造した。
　前記第２冷却昇温工程の実施方法は、前記第１冷却昇温工程と同じである。即ち、前記物理特性測定装置内の磁場の大きさは、フォノニック材料を垂直に貫く磁束密度が１０μＴ以下であり、約２００Ｐａのヘリウムガス雰囲気であり、前記物理特性測定装置を「ＡＣ　ＤＲＩＶＥ　ＭＯＤＥ」と「ＳＴＡＮＤＡＲＤ　ＣＡＬＩＢＲＡＴＩＯＮ　ＭＯＤＥ」とに選択し、振幅が±１０μＡの正負反転する方形波電流を印加して電気抵抗の測定試験を行いつつ、前記第２冷却昇温工程を実施した。前記第２冷却昇温工程の実施状況と電気抵抗値の推移状況とを図１１（ａ）、（ｂ）に示す。なお、図１１（ａ）は、実施例１に係るフォノニック材料における前記第２冷却昇温工程の実施状況と電気抵抗値の推移状況とを説明するための図であり、図１１（ｂ）は、図１１（ａ）の２０Ｋ～６０Ｋの範囲を拡大した部分拡大図である。

　図１１（ａ）、（ｂ）に示すように、２サイクル目の昇温過程中、５１Ｋ付近の温度でゼロ抵抗となること（超伝導転移）が確認され、その後、３００Ｋの温度まで昇温しても、ゼロ抵抗状態が保持された。
　したがって、実施例１に係るフォノニック材料における前記周期構造体では、前記超伝導体としての性質（ゼロ抵抗）を回復している。
　これに加えて、以下に検証するように、実施例１に係るフォノニック材料における前記周期構造体では、前記超伝導体としての性質が回復した部分と、前記電流印加工程で獲得したホール過剰な前記半導体としての性質を持つ部分とが、前記構造体の周期配列に応じて周期的に形成され、延いては、前記周期構造体中にこれらの接合部が周期的に形成されていると考えられる。

＜微分コンダクタンス電圧特性に基づく検証＞
　先ず、実施例１に係るフォノニック材料の素性を明らかにするため、実施例１に係るフォノニック材料に対し、微分コンダクタンス電圧特性（ｄＩ／ｄＶ－Ｖ）を測定した。測定環境は、実験室環境であり、即ち、温度が室温、磁場が地磁気、圧力が大気圧である。

　具体的には、図４における端子Ｊ_１－Ｊ_５間に直流電流を印加し、端子Ｊ_２－Ｊ_４間に発生する電圧を測定し、印加した電流を測定された電圧で微分することで、各測定電圧に対する微分コンダクタンスの値を取得し、縦軸に微分コンダクタンス、横軸に測定電圧をプロットすることにより、前記微分コンダクタンス電圧特性を取得した。なお、本微分コンダクタンス電圧特性は、前記ソースメジャーユニットを用いて実施した。実施例１に係るフォノニック材料における前記周期構造体の微分コンダクタンス電圧特性の測定に用いた測定回路の等価回路を図１２（ａ）に示す。また、実施例１に係るフォノニック材料における前記周期構造体の微分コンダクタンス電圧特性の測定結果を図１２（ｂ）に示す。また、図１２（ｂ）について、横軸を電圧の自乗としてプロットした結果を図１２（ｃ）に示す。

　図１２（ｂ）に示すように、実施例１に係るフォノニック材料の前記微分コンダクタンス電圧特性は、明らかに原点非対称であり、－０．８５Ｖ、－０．０５Ｖ、＋１．０５Ｖ及び＋１．８５Ｖに特徴的なピークが観測される。
　また、図１２（ｃ）に示すように、（Ｉ）及び（ＩＩＩ）で表示した電圧領域では、微分コンダクタンスが電圧の自乗に比例していることが分かる。このような関係を満たす超伝導体は、ｄ波超伝導体として知られており、ｄ電子軌道中の電子が前記超伝導体としての性質を獲得するうえで重要な役割を果たす（下記参考文献５参照）。
　参考文献５：K. Tanabe et al., Phys. Rev. B 53, 9348 (1996)

　前記周期構造体が前記超伝導体としての性質を獲得する途上において、前記フリーデル総和則を満たしつつ、ｄ電子軌道を完全に占有するように電子が局在化すると述べた通り、実施例１に係るフォノニック材料中の前記周期構造体が持つ前記超伝導体としての性質は、ｄ電子軌道中の電子によってもたらされ、図１２（ｃ）が示す結果は、当然の帰結であると言える。

　また、図１２（ｂ）に示す電圧領域（Ｉ）～（ＩＩＩ）は、図１２（ｃ）に示す電圧領域（Ｉ）～（ＩＩＩ）と、それぞれ対応するが、図１２（ｃ）に示すように、電圧領域（Ｉ）及び（ＩＩＩ）の前記微分コンダクタンス電圧特性と、電圧領域（ＩＩ）の前記微分コンダクタンス電圧特性とは、異なる挙動を示している。
　このうち、電圧領域（Ｉ）及び（ＩＩＩ）の両方の前記微分コンダクタンス電圧特性は、前記ｄ波超伝導体によってもたらされるものであり、電圧領域（Ｉ）及び（ＩＩＩ）の両方の電圧幅が０．８Ｖであることから、実施例１に係るフォノニック材料中の前記周期構造体が示す前記超伝導体としての性質（ゼロ抵抗）についての超伝導ギャップが０．８ｅＶであることが分かる。
　また、図１２（ｂ）、（ｃ）に示される電圧領域（ＩＩ）の微分コンダクタンス電圧特性は、ホール過剰な半導体によってもたらされるものであり、電圧領域（ＩＩ）の電圧幅が１．１Ｖであることから、実施例１に係るフォノニック材料の前記周期構造体が示す前記半導体としての性質についての半導体バンドギャップが１．１ｅＶであることが分かる。
　なお、前記臨界電流値（１８．８ｍＡ）、前記超伝導ギャップ（Δ＝０．８ｅＶ）、図１０（ｂ）に示される３００Ｋにおける金属状態の電気抵抗値（２０Ω）、及び臨界電流値を測定した温度（３００Ｋ）の各条件の関係は、前記Ambegaokar-Baratoffの関係式を満たしている。

＜静電容量電圧特性に基づく検証＞
　更に、実施例１に係るフォノニック材料の素性を明らかにするため、実施例１に係るフォノニック材料に対し、静電容量電圧特性（Ｃ－Ｖ）を測定した。測定環境は、実験室環境であり、即ち、温度が室温、磁場が地磁気、圧力が大気圧である。

　具体的には、次のように測定を行った。
　図４における端子Ｊ_２－Ｊ_４間に印加する各直流電圧の値に対し、端子Ｊ_１－Ｊ_５間に振幅５０ｍＶ、周波数１０ｋＨｚの交流電圧を印加したときの電流量を読み取り、その電流量を時間積分することで実施例１に係るフォノニック材料における前記周期構造体に蓄積された電荷量を算出した。前記直流電圧の値及び前記電荷量の値から実施例１に係るフォノニック材料における前記周期構造体の静電容量を決定し、縦軸に前記静電容量、横軸に前記直流電圧をプロットすることにより、前記静電容量電圧特性を取得した。なお、本静電容量電圧特性は、半導体デバイス・パラメータ・アナライザ（キーサイト・テクノロジー社製、Ｂ１５００Ａ）を用いて実施した。
　実施例１に係るフォノニック材料における前記周期構造体の静電容量電圧特性をの測定に用いた測定回路の等価回路を図１３（ａ）に示す。また、実施例１に係るフォノニック材料における前記周期構造体の静電容量電圧特性の測定結果を図１３（ｂ）に示す。

　図１３（ｂ）に示すように、負から正の方向に電圧を増加させるに従い静電容量が低下していくが、Ｖ＝－０．０５Ｖで反転して増加していく。このような反転挙動は、一般に片側がｐ型半導体であるような接合体で観測される（例えば、ＭＯＳダイオード）。
　即ち、実施例１に係るフォノニック材料における前記周期構造体中には、前記ｐ型半導体と同様の物質秩序が存在し、前記ｐ型半導体と前記ｄ波超伝導体とで接合界面を形成していることが示唆される。また、実施例１に係るフォノニック材料における前記周期構造体は、Ｖ＜－０．０５Ｖの電圧領域で前記空乏層を形成しており、－０．０５Ｖ＜Ｖ＜＋１．０５Ｖの電圧領域で反転層を形成していることが分かる。
　以下では、実施例１に係るフォノニック材料における前記周期構造体が持つ、前記ｐ型半導体と前記ｄ波超伝導体とが接合するように振舞う構造特性を、単に「実施例１における接合体構造」と呼称して説明する。

　図１３（ｂ）に示す静電容量電圧特性では、Ｖ＝－０．０５Ｖを前記空乏層と前記反転層の境界値としており、かつ、Ｖ＝＋１．０５Ｖを前記反転挙動の境界値としている特徴がある。それらの境界値が、前記微分コンダクタンス電圧特性の測定結果である図１２（ｂ）から観測される特徴的なピークを示す電圧値と一致していることは注目しておくべき点であり、次に述べる実施例１における接合体構造のバンド構造を考察する上で重要である。
　また、図１３（ｂ）について、縦軸を、静電容量の自乗の逆数としてプロットした図（モット－ショットキープロット、１／Ｃ^２－Ｖ）を図１３（ｃ）に示す。
　図中の線形な部分を外挿し、１／Ｃ^２＝０Ｆ^－２の軸と交わる電圧値から実施例１における接合体構造のフラットバンド電位Ｖ_ＦＢを求めることができ、Ｖ_ＦＢ＝－３．１Ｖである。
　一般的に、接合体の両端にフラットバンド電位Ｖ_ＦＢに相当する電圧を印加すると、前記接合体の接合界面付近に形成されているエネルギーバンドは、バンドの曲がりが無い状態になる。逆に言えば、フラットバンド電位Ｖ_ＦＢが大きい接合体は、その接合体の両端に印加される電圧が０Ｖのとき、前記接合界面付近のエネルギーバンドが大きく曲がっていることを意味する。
　ここで、フラットバンド電位Ｖ_ＦＢの大小の区別は、前記接合体を構成する半導体等のバンドギャップの大きさと比較して決定される。
　実施例１における接合体構造では、前述の通り、前記半導体バンドギャップ及び前記超伝導ギャップの大きさは、それぞれ１．１ｅＶ及び０．８ｅＶであり、いずれも前記フラットバンド電位Ｖ_ＦＢの大きさよりも小さい。
　従って、実施例１における接合体構造のフラットバンド電位Ｖ_ＦＢは、「大きい」と判断される。即ち、実施例１における接合体構造の両端に印加される電圧が０Ｖのとき、接合界面付近に形成されているエネルギーバンドは、大きく曲がっていることになる。

＜バンド構造の考察＞
　以上の前記微分コンダクタンス電圧特性の測定結果及び前記静電容量電圧特性の測定結果を基に、実施例１における接合体構造のバンド構造を考察する。
　実施例１における接合体構造の接合界面でのバンド構造及びキャリア輸送の様子を図１４（ａ），（ｂ）に示す。なお、図１４（ａ）は、実施例１における接合体構造の両端に印加された電圧が０Ｖのときのバンド構造を示す模式図であり、図１４（ｂ）は、実施例１における接合体構造の両端に印加された電圧が図１２（ｂ）で示された特徴的な４個のピークにおける電圧値（Ｖ＝－０．８５、－０．０５、＋１．０５、＋１．８５Ｖ）を境界値とした５つの電圧領域にあるときのバンド構造を示す模式図である。

　図１４（ａ），（ｂ）では、各バンド構造において、左側に前記半導体バンドギャップが１．１ｅＶの前記ｐ型半導体のバンド構造、右側に前記超伝導ギャップが０．８ｅＶの前記超伝導体のバンド構造を描いてある。また、前記ｐ型半導体及び前記超伝導体のフェルミ準位は、点線で示しており、実施例１における接合体構造の両端に印加される電圧が０Ｖのとき、前記ｐ型半導体及び前記超伝導体のフェルミ準位は、一致している。
　また、前記ｐ型半導体のフェルミ準位は、前記ｐ型半導体の価電子帯のエッジ準位より０．０５ｅＶだけ高い準位であると仮定してある。
　また、大きいフラットバンド電位Ｖ_ＦＢのため、実施例１における接合体構造の接合界面で形成されているエネルギーバンドは、大きく曲がっており、前記超伝導体側のクーパー対（図中、一対の黒点で示す）は、深いエネルギーポテンシャルの井戸に閉じ込められている。
　また、図中の黒点は電子、白丸はホールを表し、それらが輸送される様子を水平方向の実線矢印で描いている。
　また、前記ｐ型半導体のフェルミ準位付近では、ホールが豊富に存在し、接合界面では、ホールが前記超伝導側に拡散している。即ち、接合界面において、内蔵電場Ｅ_Ｄが形成されている。内蔵電場Ｅ_Ｄの極性を図中下側に破断矢印で示す。前記破断矢印が向かう方向が、内蔵電場Ｅ_Ｄがプラスの極性からマイナスの極性に向かう方向である。また、前記破断矢印の太さで内蔵電場Ｅ_Ｄの大きさを表している。

　実施例１における接合体構造の両端に印加される電圧が０Ｖのとき（図１４（ａ））、内蔵電場Ｅ_Ｄ（前記超伝導体側がプラスの極性）によって、前記ｐ型半導体側の価電子帯に豊富に存在する電子が、前記超伝導体側に加速度運動する。そのとき、前記アンドレーエフ反射が起きる。
　即ち、前記超伝導ギャップのために、加速度運動する電子が行き着く先であるエネルギー準位が存在せず、電子が前記超伝導体側のエネルギー準位を占有することはできないが、その代わり、前記超伝導体側から前記ｐ型半導体側にホールとして反射されることになる。そのとき、電荷の極性が互いに逆である電子とホールが、それぞれ逆の方向に進むことになり、即ち、実施例１における接合体構造の両端に印加される電圧が０Ｖであっても、接合界面を通じて電流が自発的に流れることになる。

　図１４（ｂ）を参照しつつ、実施例１における接合体構造の両端に印加される電圧（バイアス電圧）を負から正の方向に増加させていくときの様子を説明する。

　先ず、左から１番目（ｉ）のＶ＜－０．８５Ｖの電圧領域では、前記ｐ型半導体側の価電子帯のエッジ準位が、前記超伝導体側の伝導帯エッジ準位よりも高く、前記ｐ型半導体側の価電子帯に豊富に存在する電子が前記超伝導体側に量子力学的にトンネルする。また、このときのキャリア輸送の挙動は、オームの法則に従う。
　このことは、前記微分コンダクタンス電圧特性（図１２（ｂ））のＶ＜－０．８５Ｖの電圧領域で確認される微分コンダクタンスの値が一定であること、つまり、微分コンダクタンスがオームの法則に従っている結果と首尾一貫する。
　次に、左から２番目（ｉｉ）のＶ＝－０．０５Ｖに向けてバイアス電圧を増加させていくと、前記ｐ型半導体のエネルギー準位が全体的に下方に下がってくる。前記ｐ型半導体の価電子帯のエッジ準位が、前記超伝導体ギャップが存在するエネルギー準位まで下がると、即ち、Ｖ＞－０．８５Ｖの電圧領域で、前記アンドレーエフ反射が生じ、バイアス電圧によって前記ｐ型半導体の価電子帯から電子が前記超伝導体のギャップ領域に向けて加速度運動されるが、その電子は前記超伝導体側のエネルギー準位を占有することはできず、その代わりに、前記超伝導体側から前記半導体側にホールが輸送されることになる。前記アンドレーエフ反射の効果は、電子が豊富に存在する前記ｐ型半導体の価電子帯のエッジ準位が、超伝導体のフェルミ準位に一致するとき、即ち、Ｖ＝－０．０５Ｖにおいて最も強くなる。
　このことは、前記微分コンダクタンス電圧特性（図１２（ｂ））において、－０．８５Ｖ＜Ｖ＜－０．０５Ｖの電圧領域で、微分コンダクタンスが電圧の自乗に比例する挙動を示すこと、即ち、この電圧領域では超伝導が関わるキャリア輸送が行われていた結果、及び、Ｖ＝－０．０５Ｖで、微分コンダクタンス値がピークを形成すること、即ち、超伝導が関わるキャリア輸送が最も強く観測された結果、との両方の結果と首尾一貫する。
　また、バイアス電圧がＶ＝－０．０５Ｖのときに生じる前記アンドレーエフ反射は、前記空乏層の前記超伝導体側のホール数を最も減少させ、かつ、前記空乏層の前記半導体側の電子数も最も減少させることから、Ｖ＝－０．０５Ｖで内蔵電場Ｅ_Ｄは、最も弱められる。
　このことは、前記静電容量電圧特性（図１３（ｂ））が、Ｖ＝－０．０５Ｖで極小を示した結果と首尾一貫する。

　次に、左から３番目（ｉｉｉ）の－０．０５Ｖ＜Ｖ＜＋１．０５Ｖに向けてバイアス電圧を上げていき、前記ｐ型半導体のフェルミ準位が前記超伝導体のフェルミ準位より低くなると、前記空乏層の前記半導体側の電子数が増加し始める。
　このような挙動は、一般的な接合体でも確かめられており、このとき、空乏層は反転層に転じる。即ち、前記空乏層の前記半導体側の電子数が増加することは、内蔵電場Ｅ_Ｄが強められることを意味する。
　このことは、前記静電容量電圧特性（図１３（ｂ））において、Ｖ＞－０．０５Ｖの電圧領域で静電容量が大きくなっていく挙動と首尾一貫する。
　なお、－０．０５Ｖ＜Ｖ＜＋１．０５Ｖの電圧領域でも前記アンドレーエフ反射は起きているが、複雑な描写を避けるため、左から３番目（ｉｉｉ）のバンド構造では、キャリア輸送の様子を示す水平の実線矢印の描写を省略している。

　次に、左から４番目（ｉｖ）のＶ＝＋１．０５Ｖに向けてバイアス電圧を上げていき、前記ｐ型半導体の伝導帯のエッジ準位が前記超伝導体のフェルミ準位に一致すると（Ｖ＝＋１．０５Ｖ）、再び前記アンドレーエフ反射が最も強くなる。
　このことは、前記微分コンダクタンス電圧特性（図１２（ｂ））が、Ｖ＝＋１．０５Ｖで微分コンダクタンス値がピークを形成する結果と首尾一貫する。
　また、このとき、前記反転層の前記超伝導体側のホール数が最多となり、かつ、前記反転層の前記半導体側の電子数も最多となるキャリア分布が形成され、Ｖ＝＋１．０５Ｖで内蔵電場Ｅ_Ｄが最も強くなる。
　このことは、前記静電容量電圧特性（図１３（ｂ））が、Ｖ＝＋１．０５Ｖで極大を示した結果と首尾一貫する。

　次に、左から５番目（ｖ）のＶ＞＋１．８５Ｖに向けてバイアス電圧を上げていく過程では、前記アンドレーエフ反射が続く。前記アンドレーエフ反射は、前記ｐ型半導体の伝導帯のエッジ準位が、前記超伝導体の価電子帯のエッジ準位に一致するまで、即ち、バイアス電圧がＶ＝＋１．８５Ｖに達するまで続く。
　このことは、前記微分コンダクタンス電圧特性（図１２（ｂ））において、＋１．０５Ｖ＜Ｖ＜＋１．８５Ｖの電圧領域での微分コンダクタンスが電圧の自乗に比例する挙動を示すこと、即ち、その電圧領域では超伝導が関わるキャリア輸送が行われていた結果と首尾一貫する。
　また、左から５番目（ｖ）のＶ＞＋１．８５Ｖの電圧領域では、前記ｐ型半導体の伝導帯のエッジ準位が前記超伝導体の価電子帯のエッジ準位よりも低くなり、前記ｐ型半導体の伝導帯からホールが前記超伝導体側に量子力学的にトンネルする。このときのキャリア輸送の挙動は、オームの法則に従う。
　このことは、前記微分コンダクタンス電圧特性（図１２（ｂ））におけるＶ＞＋１．８５Ｖの電圧領域で確認される微分コンダクタンスの値が一定であること、つまり、微分コンダクタンスがオームの法則に従っている結果と首尾一貫する。
　なお、前記静電容量電圧特性（図１３（ｂ））では、Ｖ＝＋１．０５Ｖで極大を示した後、バイアス電圧の増加とともに減少する傾向を示すが、この傾向は、その電圧領域のバイアス電圧の極性が内蔵電場Ｅ_Ｄの極性と逆であり、バイアス電圧が大きくなるにつれて内蔵電場Ｅ_Ｄが弱められることを要因とする。このような挙動は、一般的な接合体でも確かめられている（例えば、ＭＯＳダイオード）。

以上の考察に基づき、実施例１における前記接合体構造に電位勾配を与えない状況で、電流が自発的に流れるかどうかの実証試験を行った。測定環境は、実験室環境であり、即ち、温度が室温、磁場が地磁気、圧力が大気圧である。

　具体的には、図４における端子Ｊ_１－Ｊ_５間に直流電圧０Ｖを印加し、即ち、端子Ｊ_１－Ｊ_５間に電位差を与えない状況で、端子Ｊ_２－Ｊ_４間を流れる電流の経時変化を測定した。なお、本電流の経時変化測定は、前記ソースメジャーユニットを用いて実施した。実施例１における前記接合体構造中を流れる電流の経時変化の測定に用いた測定回路の等価回路を図１５（ａ）に示す。　また、実施例１における前記接合体構造中を流れる電流の経時変化の測定結果を図１５（ｂ）に示す。

　図１５（ｂ）に示すように、実施例１における前記接合体構造、つまり、実施例１に係るフォノニック材料中の前記周期構造体では、電位勾配を与えない状況であっても、数μＡの大きさの電流が流れることが確認できる。
　測定時間の経過とともに、しばらく電流が正の方向に増加し、測定開始から約１時間が経過すると、電流量が０μＡに近づく挙動を示すが、測定開始から約１２時間が経過すると、電流は、極性を変えて流れ始める。つまり、測定開始から約１２時間後に、電流が逆方向に流れ始める。実施例１における前記接合体構造を流れる電流量及び極性は、実施例１における前記接合体構造の接合界面における内蔵電場Ｅ_Ｄ及び前記アンドレーエフ反射によって決定される。
　即ち、互いに原因であり、互いに結果である前記内蔵電場と前記アンドレーエフ反射とが、それぞれ強度及び頻度の調和を取りつつ、接合界面を通じて流れる電流量及び極性を決定しているものと推察される。
　なお、本測定に用いた前記ソースメジャーユニットは、本測定で設定した電流レンジにおいて、確度は４ｎＡより優れており、測定分解能は１０ｐＡより優れており、本測定で確認された数μＡの大きさの電流に何ら影響を与えるものではない。

　実施例１における前記接合体構造中で自発的に流れる電流が、外部に接続された外部電気回路（負荷）に流れ得るかどうかを確認することは、本発明を産業製品に応用させる観点から重要である。そこで、実施例１における前記接合体構造（前記周期構造体）に直列に１ＭΩの金属皮膜抵抗器を接続し、その抵抗器両端に生じる電圧を読み取ることで、実施例１における前記接合体構造が、前記外部電気回路（負荷）に電流を流し得るかの確認測定を行った。本測定は、電池分野における放電試験に該当する。測定環境は、実験室環境であり、即ち、温度が室温、磁場が地磁気、圧力が大気圧である。また、本測定では、実施例１に係るフォノニック材料をダイキャスト製ボックス内に搭載し、ダイキャスト製カバーで蓋をして測定を行った。このように、実施例１に係るフォノニック材料を暗所に設置して放電試験を実施することで、前記ｐｎ接合体で構成される前記太陽電池とは異なる産業製品への用途があることを確認する。

　具体的に、本測定の実験セットアップの写真を図１６（ａ）に示す。実施例１における前記接合体構造（前記周期構造体）に、直列にＲ_Ｌ＝１ＭΩの前記金属皮膜抵抗器（ＴＥ　Ｃｏｎｎｅｃｔｉｖｉｔｙ社製、ＹＲ１Ｂ１Ｍ０ＣＣ）が接続されており、その抵抗器両端に生じる電圧Ｖ_Ｌをナノボルトメータ（ケースレーインスツルメンツ社製、２１８２Ａ）で読み取り、電圧Ｖ_Ｌの経時変化を測定した。より具体的には、Ｒ_Ｌ＝１ＭΩの前記金属皮膜抵抗器は、図４における端子Ｊ_１－Ｊ_５間に接続した。外部電気回路と接続した確認測定用電気回路の等価回路を図１６（ｂ）に示す。また、実施例１に係るフォノニック材料の外部に接続された前記金属皮膜抵抗器の両端に生じる電圧Ｖ_Ｌの経時変化の測定結果を図１６（ｃ）に示す。

　図１６（ｃ）に示すように、Ｖ_Ｌが有意な値を示しており、実施例１に係るフォノニック材料は、前記周期構造体に接続された前記金属皮膜抵抗器に対し、電流を流している。約５０日間の測定期間中におけるＶ_Ｌの中央値は、約０．４ｍＶであり、実施例１に係るフォノニック材料が、Ｒ_Ｌ＝１ＭΩの前記金属皮膜抵抗器に供給した前記測定期間中の電流の中央値は、約０．４ｎＡである。
　この結果は、実施例１における前記接合体構造（前記周期構造体）中に自発的に流れる電流量が数μＡであったこと（図１５（ｂ）参照）から、実施例１における前記接合体構造中を流れる電流のうちのごく一部だけが、前記外部電気回路（負荷）に流れることを示している。
　この原因は、外部電気回路が負荷であるという当然の理由と、実施例１における前記接合体構造（前記周期構造体）中を流れる電流が外部に流れ出るためには、その電流が、前記周期構造体と、図４における端子Ｊ_１やＪ_５で示される前記周期構造体が無い部分（つまり通常の金属部分）との間に形成されているエネルギー障壁を乗り越える必要があるからである。

　また、図１６（ｃ）に示すように、測定開始直後からＶ_Ｌの値は、減少を続ける。一方、約２５日が経過した後、突如Ｖ_Ｌは０ｍＶに向けて値が小さくなるが、再びその値は回復し、また再び０ｍＶに向けて値が減少する、という挙動を繰り返す。

　Ｖ_Ｌ ^２／Ｒ_Ｌは、各測定時間において前記金属皮膜抵抗器で消費される電力を与えるが、Ｖ_Ｌ ^２／Ｒ_Ｌを測定開始直後から任意の測定時間まで時間積分することで、その任意の測定時間までの間に前記金属皮膜抵抗器で消費されたエネルギーの総和を得ることができ、この総和を測定時間で割ることで、前記金属皮膜抵抗器で消費されるエネルギーの時間平均を知ることができる。ここで、本測定の負荷であるＲ_Ｌ＝１ＭΩの値は、本測定に用いたリード線等の抵抗値よりも十分に大きい。従って、その前記金属皮膜抵抗器で消費されるエネルギーの時間平均は、実施例１に係るフォノニック材料が生産するエネルギーの時間平均を意味する。実施例１に係るフォノニック材料が生産するエネルギーの時間平均の経時変化を図１６（ｄ）に示す。

　図１６（ｃ）では、約２５日が経過した後、Ｖ_Ｌの値は減少と回復を繰り返したが、図１６（ｄ）に示される通り、全体としてはエネルギーが減少する方向に推移しており、エネルギー保存の法則に抗うものではない。
　なお、本測定に用いた前記ナノボルトメータは、本測定で設定した電圧レンジにおいて、測定分解能が１０ｎＶより優れており、本測定で確認されたサブｍＶの大きさの電圧に何ら影響を与えるものではない。

　実施例１における接合体構造（前記周期構造体）に電位勾配を与えたとき（０Ｖ以外）も、電流が流れ、かつ、その電流は、前記外部電気回路に供給される。ただし、そのときの電流はいずれも、任意の電位勾配に対して一定の値を示す。即ち、本発明は電流標準を確立することができ、産業製品への応用上、重要である。

　具体的には、実施例に係るフォノニック材料を前記物理特性測定装置に搭載し、フォノニック材料を垂直に貫く磁束密度が１０μＴ以下になるように前記物理特性測定装置内の磁場の大きさを設定し、約２００Ｐａのヘリウムガス雰囲気の下、３００Ｋの温度で、図４における端子Ｊ_１－Ｊ_５間にパルス電流を印加し、端子Ｊ_２－Ｊ_４間に発生する電圧を測定することにより電圧－パルス電流特性の測定を行った。前記電圧－パルス電流特性の測定用回路の等価回路を図１７（ａ）に示す。
　本測定にパルス電流を用いる理由は、実施例１における接合体構造（前記周期構造体）中で起きている比較的高速な現象を捉えるためである。前記静電容量電圧特性の測定結果（図１３（ｂ））から、実施例１における接合体構造（前記周期構造体）の静電容量は、電圧が０Ｖ付近であっても、２．６ｎＦで大きい。従って、インピーダンスの観点から、立ち上がり時間と立ち下り時間とが数ｎｓのパルス電流でなければ、実施例１における接合体構造（前記周期構造体）中で起きている比較的高速な現象を捉えることはできない。図４における端子Ｊ_１－Ｊ_５間に、パルス電流ではなく直流電流を印加した場合は、前記微分コンダクタンス電圧特性の測定結果（図１２（ｂ））が得られる。
　前記電圧－パルス電流特性の測定は、前記物理特性測定装置を「ＤＣ　ＤＲＩＶＥ　ＭＯＤＥ」に設定して行った。具体的には、実施例１における接合体構造（前記周期構造体）に印加した電流は、正負反転しない方形波電流であって、つまり片側極性のパルス電流である。そのパルス電流を、印加する電流値を表す各振幅ごとに、８．３３Ｈｚの周期で実施例１における接合体構造（前記周期構造体）に１０回印加し、最後の２回で測定される電圧値の平均値を読み取って、前記電圧－パルス電流特性の測定を行った。前記電圧－パルス電流特性の測定結果を図１７（ｂ）に示す。

　図１７（ｂ）中の矢印で示す通り、ある電流値で、突如、電圧が異なる値に変化する現象が複数確認できる。逆に言えば、実施例１における接合体構造（前記周期構造体）は、一定値の電流を、実施例１における接合体構造（前記周期構造体）の外部に瞬間的に流し出すことができている。
　この測定結果は、先述した通り、図４における端子Ｊ_１－Ｊ_５間にパルス電流を印加し、端子Ｊ_２－Ｊ_４間に発生する電圧を測定することで得たが、実質的には、図４における端子Ｊ_２－Ｊ_４間に電圧を印加し、端子Ｊ_１－Ｊ_５間を流れる電流を測定することと等価である。
　しかし、後者の測定方法の場合、瞬間的に流れる電流を読み取るための測定回路が別途必要になり、測定が複雑になる。
　いずれにしても、図４における端子Ｊ_２－Ｊ_４間に電圧を印加することは、実施例１における接合体構造（前記周期構造体）に電位勾配を与えることを意味しており、そのときに端子Ｊ_１－Ｊ_５間を流れる電流が一定値を示すことは、前記周期構造体に与えられた電位勾配によって、フォノニック材料が外部の電気回路に一定値の電流を流し出し得ることを意味している。

　　１，２０　　フォノニック材料
　　２，２２ａ，２２ｂ　　構成物質
　　２’，１２，２２，２２’　　周期構造体
　　３，１３，２３ａ，２３ｂ，２３’　　構造体
　　４，２４　　基板
　　５，２５　　スペーサ
　　２６　　立方体状ブロック領域
　　３２　　ニオブ層
　　３３　　貫通孔
　　３６　　矩形状ブロック領域

Claims (10)

1. 　ｄ電子軌道を持つ元素を含む構成物質中に構造体が周期的に規則配列された周期構造体を有し、
   　前記周期構造体が、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示すことを特徴とするフォノニック材料。
2. 　周期構造体が、電位勾配が０Ｖのときに外部電気回路に電流を供給可能とされる請求項１に記載のフォノニック材料。
3. 　周期構造体が、電位勾配を与えられたときに電流が流れる電圧電流特性を示す請求項１から２のいずれかに記載のフォノニック材料。
4. 　周期構造体が、電位勾配を与えられたときに外部電気回路に電流を供給可能とされる請求項１から３のいずれかに記載のフォノニック材料。
5. 　構成物質が、遷移金属元素を含む請求項１から４のいずれかに記載のフォノニック材料。
6. 　周期構造体が層状に形成され、構造体が貫通孔とされる請求項１から５のいずれかに記載のフォノニック材料。
7. 　貫通孔の開口径が、１ｎｍ～１０ｍｍである請求項６に記載のフォノニック材料。
8. 　隣接する２つの貫通孔間の間隔が、１ｎｍ～０．１ｍｍである請求項６から７のいずれかに記載のフォノニック材料。
9. 　層状に形成される周期構造体の厚みが、０．１ｎｍ～０．０１ｍｍである請求項６から８のいずれかに記載のフォノニック材料。
10. 　請求項１から９のいずれかに記載のフォノニック材料の製造方法であり、
    　周期構造体を冷却後、昇温する連続した熱サイクルの冷却過程における前記周期構造体の冷却時抵抗温度特性と、昇温過程における前記周期構造体の昇温時抵抗温度特性とを比べたときに、前記昇温時抵抗温度特性が前記冷却時抵抗温度特性から分岐して共通温度で高い電気抵抗値を示す現象を分岐現象とし、前記分岐現象における前記冷却時抵抗温度特性と前記昇温時抵抗温度特性とが分岐するときの温度を分岐温度としたとき、前記周期構造体に一定方向の電流を流した状態で、前記分岐温度より低い温度まで前記周期構造体を冷却後、前記分岐温度を超える温度まで前記周期構造体を昇温する熱処理を、前記分岐現象が発現しなくなるまで実施し、前記分岐現象を発現しない前記周期構造体である第１前駆体を得る前処理工程と、
    　前記第１前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、昇温された前記第１前駆体が０Ω以下の電気抵抗値を示すまで実施し、前記分岐温度を超える温度範囲中に０Ω以下の電気抵抗値を示す電気抵抗特性を持つ前記周期構造体である第２前駆体を得る第１冷却昇温工程と、
    　前記第２前駆体に対し、前記電気抵抗特性を失わせる臨界電流値以上の大きさの電流を前記一定方向と同じ方向又はその逆方向で流し、前記電気抵抗特性を示さない前記周期構造体である第３前駆体を得る電流印加工程と、
    　前記第３前駆体に対し、前記分岐温度より低い温度まで冷却後、前記分岐温度を超える温度まで昇温する熱処理を、電位勾配が０Ｖのときに電流が流れる電圧電流特性を示すまで実施する第２冷却昇温工程と、
    　を含むことを特徴とするフォノニック材料の製造方法。

Images