WO2021125780A1 - 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널 - Google Patents

발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널 Download PDF

Info

Publication number
WO2021125780A1
WO2021125780A1 PCT/KR2020/018430 KR2020018430W WO2021125780A1 WO 2021125780 A1 WO2021125780 A1 WO 2021125780A1 KR 2020018430 W KR2020018430 W KR 2020018430W WO 2021125780 A1 WO2021125780 A1 WO 2021125780A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting device
pads
bonding
Prior art date
Application number
PCT/KR2020/018430
Other languages
English (en)
French (fr)
Inventor
채종현
유익규
이섬근
장성규
류용우
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to CN202080087751.5A priority Critical patent/CN114846602A/zh
Priority to JP2022538118A priority patent/JP2023508014A/ja
Priority to EP20903706.8A priority patent/EP4080566A4/en
Priority to KR1020227020535A priority patent/KR20220115093A/ko
Publication of WO2021125780A1 publication Critical patent/WO2021125780A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • Embodiments relate to a method for recovering a light emitting device, a display panel including a light emitting device recovered using the method, and a display device including the same.
  • the embodiments relate to a method of recovering a micro LED.
  • a light emitting diode is an inorganic light source and is used in various fields such as display devices, vehicle lamps, and general lighting. Light emitting diodes have long lifespan, low power consumption, and fast response speed, so they are rapidly replacing existing light sources.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • an LED display device that directly implements an image using a small-sized light emitting diode, that is, a micro LED, has been developed.
  • a display device generally implements various colors by using a mixed color of blue, green, and red.
  • the display device includes a plurality of pixels to implement various images, each pixel has blue, green, and red sub-pixels, a color of a specific pixel is determined through the colors of these sub-pixels, and a combination of these pixels.
  • LEDs can emit light of various colors depending on their materials, and individual micro LEDs emitting blue, green, and red are arranged on a two-dimensional plane, or blue LEDs, green LEDs and red LEDs are stacked in a stacked structure.
  • a display device may be provided by arranging the micro LEDs on a two-dimensional plane.
  • Micro LEDs used in one display device are usually required to be one million or more, even in the case of a small-sized display. Due to the small size of the micro LEDs and the large required number, it is almost impossible to mass-produce the micro LED display device using the conventional die bonding technology for individually mounting the LED chips. Accordingly, in recent years, a technology for collectively transferring a plurality of micro LEDs to a circuit board or the like has been developed.
  • micro LEDs may exhibit a bonding defect or a light emitting characteristic defect, and these poor micro LEDs are required to be restored.
  • Recovery of micro LEDs is generally to replace bad micro LEDs with good micro LEDs, but recovery of micro LEDs is quite difficult because micro LEDs cannot be individually picked up and mounted due to the small size of micro LEDs.
  • the problem to be solved by the embodiments is to provide a new technology capable of recovering a light emitting device for a display, in particular, a micro LED.
  • a display panel includes a circuit board having first pads; a plurality of light emitting devices disposed on the circuit board and having second pads; and a metal bonding layer bonding the first pads and the second pads to each other, wherein the plurality of light emitting devices include at least one light emitting device for recovery, and the first pads and the light emitting device for recovery include: The metal bonding layer bonding the second pads is different in thickness or component from the metal bonding layer bonding the first pads and the second pads of another light emitting device.
  • a light emitting device recovery method includes removing defective light emitting devices from among a plurality of light emitting devices transferred on a circuit board; manufacturing a light emitting device for recovery on a substrate; forming a bonding material layer on the light emitting device for recovery; and bonding the light emitting device for recovery to a position where defective light emitting devices are removed by using the bonding material layer.
  • a display panel includes a circuit board having first pads; a plurality of first light emitting devices disposed on the circuit board; first metal bonding layers bonding the first light emitting device to the first pads; a lower barrier layer disposed between the first metal bonding layer and the first pad; and a lower metal layer disposed between the lower barrier layer and the first metal bonding layer, wherein the first metal bonding layer is an alloy layer, and the lower metal layer is a metal layer different from a component of the first metal bonding layer.
  • a display apparatus includes the display panel.
  • FIG. 1 is a schematic perspective view for explaining display devices according to example embodiments
  • FIG. 2 is a schematic plan view illustrating a display panel according to an exemplary embodiment.
  • FIG. 3 is a schematic partial cross-sectional view taken along line A-A' of FIG. 2 to describe a display panel according to an exemplary embodiment.
  • 4A, 4B, 4C, and 4D are schematic cross-sectional views for explaining a micro LED recovery process according to embodiments.
  • 5A, 5B, 5C, 5D, and 5E are schematic cross-sectional views for explaining a micro LED recovery method according to an embodiment.
  • 6a, 6b, 6c, 6d and 6e are schematic cross-sectional views for explaining a micro LED recovery process according to another embodiment.
  • FIG. 7 is a schematic cross-sectional view for explaining a micro LED recovery process according to another embodiment.
  • FIG. 8 is a schematic plan view illustrating a display panel according to another exemplary embodiment.
  • 9A, 9B, 9C, 9D and 9E are schematic cross-sectional views for explaining a micro LED recovery process according to still other embodiments.
  • a display panel includes a circuit board having first pads; a plurality of light emitting devices disposed on the circuit board and having second pads; and a metal bonding layer bonding the first pads and the second pads to each other, wherein the plurality of light emitting devices include at least one light emitting device for recovery, and the first pads and the light emitting device for recovery include: The metal bonding layer bonding the second pads is different in thickness or component from the metal bonding layer bonding the first pads and the second pads of another light emitting device.
  • the upper surface of the light emitting device for recovery may be positioned higher than the top surface of other light emitting devices.
  • the metal bonding layer may include AuSn, CuSn, or In.
  • each of the light emitting devices may emit light of any one color among blue light, green light, and red light.
  • each of the light emitting devices may be configured to emit blue light, green light, and red light.
  • a light emitting device recovery method includes removing defective light emitting devices from among a plurality of light emitting devices transferred on a circuit board; manufacturing a light emitting device for recovery on a substrate; forming a bonding material layer on the light emitting device for recovery; and bonding the light emitting device for recovery to a position where defective light emitting devices are removed by using the bonding material layer.
  • the recovery light emitting device By forming the bonding material layer on the recovery light emitting device, the recovery light emitting device can be easily bonded onto the circuit board.
  • the bonding material layer may include In. Since In has a relatively low melting temperature, it is possible to bond a light emitting device for recovery without affecting other light emitting devices.
  • the transferring of the plurality of light emitting devices onto the circuit board includes forming bonding material layers on first pads on the circuit board, disposing the plurality of light emitting devices on the bonding material layers, and the bonding material layer It may include applying heat to the metal bonding layers to form.
  • the metal bonding layer is removed together, but the first pads may remain, and the light emitting device for recovery may be bonded on the remaining first pads.
  • a plurality of light emitting devices for recovery may be manufactured together on the substrate, and bonding material layers may be respectively formed on the plurality of light emitting devices for recovery, and the plurality of light emitting devices for recovery may be formed. Some of them are transferred on a temporary substrate, the light emitting devices for recovery transferred on the temporary substrate are transferred to a carrier substrate, and the light emitting devices for recovery on the carrier substrate are formed using the bonding material layers to prevent the defective light emitting devices. It can be bonded together in the removed locations.
  • the light emitting devices for restoration transferred on the temporary substrate may be disposed corresponding to positions removed from the defective light emitting devices.
  • the carrier substrate may include an adhesive tape, and the light emitting devices for recovery may be transferred to the adhesive tape.
  • a single light emitting device for recovery may be provided on the substrate, and the light emitting device for recovery on the substrate may be bonded to a position where the defective light emitting device is removed on the circuit board.
  • a plurality of defective light emitting devices on the circuit board may be repaired using a plurality of substrates on which a single light emitting device for recovery is disposed.
  • the light emitting device recovery method may further include forming a barrier metal layer on the first pads before forming the bonding material layers on the first pads.
  • the barrier metal layer may also be removed.
  • the barrier metal layer may include a lower barrier metal layer and an upper barrier metal layer. Further, when the metal bonding layer is removed, the upper barrier metal layer may also be removed, but the lower barrier metal layer may remain.
  • a display panel includes a circuit board having first pads; a plurality of first light emitting devices disposed on the circuit board; first metal bonding layers bonding the first light emitting device to the first pads; a lower barrier layer disposed between the first metal bonding layer and the first pad; and a lower metal layer disposed between the lower barrier layer and the first metal bonding layer, wherein the first metal bonding layer is an alloy layer, and the lower metal layer is a metal layer different from a component of the first metal bonding layer.
  • the lower metal layer can be mixed with the bonding material layer to form a bonding layer, thereby improving adhesion of the second light emitting device.
  • the first metal bonding layers may include Au and In, and the lower metal layer may include Au.
  • the lower metal layer may be in contact with the lower barrier layer.
  • the display panel may further include an upper barrier layer disposed between the first metal bonding layer and the lower metal layer.
  • the upper barrier layer may be in contact with the first metal bonding layer and the lower metal layer.
  • the first light emitting device may include second pads; and third barrier layers disposed on the second pads, and the first metal bonding layer may be disposed between the lower metal layer and the third barrier layer.
  • the display panel may include: at least one second light emitting device disposed on the circuit board; and second metal bonding layers bonding the second light emitting device to the first pads, wherein the second metal bonding layers may include a metal element of the lower metal layer.
  • the display panel may further include a lower barrier layer disposed between the second metal bonding layer and the first pad, wherein the lower barrier layer may be in contact with the first pad and the second metal bonding layer. have.
  • the display panel may further include an upper barrier layer disposed between the first metal bonding layer and the lower metal layer, and the upper barrier layer may be in contact with the first metal bonding layer.
  • the second metal bonding layers may be thicker than the first metal bonding layers.
  • a top surface of the second light emitting device may be positioned higher than a top surface of the first light emitting device.
  • the first and second light emitting devices may emit light of any one color among blue light, green light, and red light, respectively.
  • the first and second light emitting devices may be configured to emit blue light, green light, and red light, respectively.
  • a display apparatus includes the display panel.
  • FIG. 1 is a schematic perspective view for explaining display devices according to example embodiments
  • the light emitting element is not particularly limited, but in particular, may be used in a VR display device such as a smart watch 1000a, a VR headset 1000b, or an AR display device such as augmented reality glasses 1000c.
  • FIG. 2 is a schematic plan view for explaining the display panel 1000 according to an exemplary embodiment
  • FIG. 3 is a schematic partial cross-sectional view taken along the cut-out line A-A' of FIG. 2 .
  • the display panel 1000 includes a circuit board 110 and light emitting devices 100 and 100a.
  • the light emitting devices 100 and 100a may be small-sized LEDs commonly referred to as micro LEDs.
  • the light emitting device 100 may have a size smaller than 500um ⁇ 500um, and further, a size smaller than 100um ⁇ 100um.
  • the present disclosure does not limit the size of the light emitting device 100 to a specific size.
  • the circuit board 110 may include a circuit for passive matrix driving or active matrix driving.
  • the circuit board 110 may include wiring and a resistor therein.
  • the circuit board 110 may include wiring, transistors, and capacitors.
  • Circuit board 110 may also have pads on its top surface to allow electrical connection to circuitry disposed therein.
  • the plurality of light emitting devices 100 and 100a are arranged on the circuit board 110 .
  • the light emitting device 100 represents a light emitting device with good performance mounted on the circuit board 110 by collective transfer, and the light emitting device 100a represents a restored light emitting device.
  • the structure of the light emitting device 100a may be the same as that of the light emitting device 100, but is not limited thereto.
  • a distance between the light emitting devices 100 and 100a may be wider than at least a width of the light emitting device.
  • the light emitting devices 100 and 100a may be sub-pixels emitting light of a specific color, and these sub-pixels may constitute one pixel.
  • a blue LED, a green LED, and a red LED may be adjacent to each other to constitute one pixel.
  • the present disclosure is not limited thereto, and the light emitting devices 100 and 100a may each have a stacked structure emitting light of various colors.
  • each of the light emitting devices 100 100a may have a stacked structure in which a blue LED, a green LED, and a red LED overlap each other, and thus, one light emitting device may constitute one pixel.
  • the light emitting device 100 may have pads 105 , and the pads 105 may be adhered to the corresponding pads 115 of the circuit board 110 through the bonding layer 120 .
  • the bonding layer 120 may include, for example, a bonding material such as AuSn, CuSn, or In.
  • the light emitting device 100a may have pads 105a, and the pads 105a may be adhered to the corresponding pads 115a of the circuit board 110 through the bonding layer 120a.
  • the pads 105a may be formed of the same material as the pads 105 and may have the same layer structure, but are not limited thereto, and may be formed of different materials or have a different layer structure.
  • the pads 115a may be formed of the same material as the pads 115 and may have the same layer structure, but is not limited thereto.
  • the pad 115a may be modified from the material and structure of the pad 115 . This will be described in detail later.
  • the upper surface of the light emitting device 100a may be positioned higher than the upper surface of the light emitting device 100 .
  • the bonding layer 120a may be thicker than the bonding layer 120 , or the pad 105a may be thicker than the pad 105 .
  • a component of the bonding layer 120a may be different from a component of the bonding layer 120 .
  • the Ni content of the bonding layer 120 may be higher than the Ni content of the bonding layer 120a.
  • the Au content of the bonding layer 120 may be higher than the Au content of the bonding layer 120a.
  • the In content of the bonding layer 120a may be higher than the In content of the bonding layer 120 .
  • the display panel 1000 may include at least one light emitting device 100a, and the light emitting device 100a is a light emitting device according to the structure or component of the bonding layer 120a or the height of the upper surface of the light emitting device 100a. (100) can be distinguished.
  • 4A, 4B, 4C, and 4D are schematic cross-sectional views for explaining a micro LED recovery process according to embodiments.
  • the circuit board 110 has pads 115 .
  • the pads 115 are connected to circuits in the circuit board 110 and provide contacts for connecting the light emitting device 100 to the circuit.
  • pads 115 are disposed in each area where the light emitting devices 100 are to be mounted.
  • the pads 115 may be formed of a metal layer including Au.
  • the pads 115 may have a multi-layered structure of Cu/Ni/Au.
  • the barrier layer 121 is provided on the pads 115 , and the bonding material layer 123 is provided on the barrier layer 121 .
  • the barrier layer 121 may prevent the bonding material layer 123 from diffusing to the pads 115 to prevent damage to the pads 115 .
  • the barrier layer 121 may be a metal layer mixed with the bonding material layer 123 , or a metal layer for blocking diffusion of the bonding material layer 123 .
  • the barrier layer 121 may include at least one of Ni, Cr, Ti, Ta, Mo, and W.
  • the barrier layer 121 may have a multilayer structure of Cr/Ni or Ti/Ni.
  • the bonding material layer 123 may include AuSn, CuSn, or In. In general, a bonding material layer 123 is provided on the pads 115 for collective transfer using the micro LED technology.
  • a metal layer mixed with the bonding material layer 123 such as an Au layer may be interposed between the barrier layer 121 and the bonding material layer 123 .
  • the light emitting device 100 has pads 105 .
  • the pads 105 correspond to the pads 115 on the circuit board 110 .
  • the pads 105 may be bump pads protruding from the light emitting device 100 , but do not necessarily have a protruding shape.
  • the plurality of light emitting devices 100 may be moved to positions of corresponding pads 115 on the circuit board 110 .
  • the bonding layer 120 is formed by applying heat to the bonding temperature.
  • the barrier layer 121 and the bonding material layer 123 may be mixed with each other, and at least a portion of the pad 105 may be mixed with the bonding material layer 123 .
  • the light emitting device 100 may be stably attached to the circuit board 110 by the bonding layer 120 .
  • a defect of the light emitting device 100 may be detected.
  • the failure of the light emitting device 100 may be caused by, for example, incorrect bonding, or may be caused by poor performance of the light emitting device 100 .
  • the defective light emitting device 100 is removed from the circuit board 110 .
  • the remaining bonding layer 120 is also removed, and the barrier layer 121 may be removed altogether.
  • the bonding layer 120 and the barrier layer 121 may be removed using a laser.
  • the pads 115a may remain on the circuit board 110 after the light emitting device 100 is removed.
  • the pads 115a may be the same as the pads 115 before bonding the light emitting device 100 , but may be deformed from these pads 115 .
  • the pads 115a may include a metal material of the bonding material layer 123 .
  • the light emitting device 100a for recovery is provided on the pads 115a.
  • the light emitting device 100a for recovery is to replace the defective light emitting device 100 , and may have performance required for the light emitting device 100 .
  • the light emitting device 100a may have the same structure as the general structure of the light emitting device 100 , but is not limited thereto.
  • the light emitting device 100a may have pads 105a.
  • the pads 105a may have the same material and layer structure as the pads 105 described above, but are not limited thereto.
  • the bonding material layer 123a may include a bonding material such as AuSn, CuSn, or In.
  • the bonding material layer 123a has a melting point equal to or lower than that of the bonding material layer 123 described above.
  • the bonding layer 120a is formed by applying heat to the bonding temperature.
  • the light emitting device 100a is bonded to the circuit board 110 by the bonding layer 120a.
  • the bonding layer 120a may be composed of the same component as the bonding layer 120 , but may also be composed of a different component.
  • a bonding material layer 123a is provided on the pads 105a of the light emitting device 100a for recovery in order to mount the light emitting device 100a for recovery on the circuit board 110 .
  • the bonding material layer 123a is provided on the pads 105a of the light emitting device 100a, it is easy to form the bonding material layer 123a, and thus the poor light emitting device 100 is removed.
  • the light emitting device 100a for recovery can be easily mounted in the region.
  • 5A, 5B, 5C, 5D, and 5E are schematic cross-sectional views for explaining a micro LED recovery method according to an embodiment.
  • the substrate 21 may be a growth substrate for growing an epitaxial layer.
  • the substrate 21 may be a sapphire substrate, a silicon substrate, a GaAs substrate, or the like.
  • the light emitting devices 100a may be fabricated using epitaxial layers grown on the substrate 21 , and may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer. Furthermore, the light emitting devices 100a may have a structure in which a plurality of LEDs are stacked.
  • Each of the light emitting devices 100a has pads 105a, and bonding material layers 123a are provided on the pads 105a.
  • the bonding material layers 123a may be provided by individually doping the bonding material layers 123a onto the pads 105a, and the pads 105a may be provided by dipping the pads 105a into the molten bonding material.
  • the bonding material layers 123a may be simultaneously formed on the layers 105a.
  • the light emitting device 100a for restoration is transferred onto the temporary substrate 210 .
  • the temporary substrate 210 may be a tape.
  • defective light emitting devices 100 are detected by inspecting the light emitting devices 100 .
  • the light emitting device 100a for recovery is transferred onto the temporary substrate 210 to correspond to the positions of the defective light emitting devices 100 .
  • the light emitting device 100a for recovery may be separated from the substrate 21 using a selective laser lift-off technique.
  • the light emitting devices 100a transferred on the temporary substrate 210 are transferred back to the carrier substrate 310 .
  • the carrier substrate 310 may have an adhesive tape 315 on its surface. Adhesive tape 315 may also be formed of a material that can be easily deformed.
  • the temporary substrate 210 is removed from the light emitting devices 100a , and thus the bonding material layer 123a may be disposed on the opposite side of the carrier substrate 310 .
  • the circuit board 110 from which the defective light emitting devices 100 are removed and the carrier substrate 310 are moved to be closer to each other, so that the light emitting devices 100a are positioned at corresponding positions on the circuit board 110 . is placed on As described with reference to FIG. 4C , after the defective light emitting devices 100 are removed, the bonding layers 120 may also be removed, and the pads 115a may remain. The barrier layer 121 formed on the pads 115 may also be removed.
  • the adhesive tape 315 on the carrier substrate 310 may be spaced apart from the upper surfaces of the light emitting devices 100 mounted on the circuit board 110 .
  • the present disclosure is not limited thereto, and the adhesive tape 315 may contact the light emitting devices 100 .
  • the bonding material layer 123a by applying heat to the bonding material layer 123a , the light emitting devices 100a are bonded to the circuit board 110 .
  • a display panel having the light emitting elements 100a restored by separating the carrier substrate 310 from the light emitting elements 100a is provided.
  • the top surfaces of the light emitting devices 100a may be substantially the same as or slightly higher than the top surfaces of the light emitting devices 100 .
  • the present embodiment it is possible to replace the light emitting devices 100 having a defect among the light emitting devices 100 disposed on the circuit board 110 with the light emitting devices 100a for recovery through a single recovery process. have.
  • 6A, 6B, 6C, 6D and 6E are schematic cross-sectional views for explaining a micro LED recovery process according to another embodiment.
  • a light emitting device 100a for recovery is formed on a substrate 21a.
  • a single light emitting device 100a is provided on the substrate 21a.
  • a plurality of substrates 21a having single light emitting devices 100a may be provided.
  • the substrate 21a may be a growth substrate for manufacturing the light emitting device 100a.
  • the substrate 21a has a greater width than the light emitting device 100a, and thus it is easier to handle the substrate 21a compared to the light emitting device 100a.
  • the light emitting device 100a has pads 105a as described above, and a bonding material layer 123a is provided on the pads 105a.
  • the light emitting device 100a is disposed on the circuit board 100a at a position where the defective light emitting device 100 is removed and is bonded.
  • the light emitting device 100a is difficult to handle because of its small size, but the light emitting device 100a can be easily handled by using a larger substrate 21a than the light emitting device 100a.
  • the defective light emitting device 100 and the bonding layer 120 on the circuit board 110 are removed, so that the pads 115a remain as described above.
  • the bonding material layer 123a disposed on the light emitting device 100a for recovery is bonded to the pads 105a to form a bonding layer 120a, and the light emitting device 100a is formed on a circuit board by the bonding layer 120a. (110) is bonded.
  • the substrate 21a is removed from the light emitting device 100a.
  • the substrate 21a may be removed from the light emitting device 100a using, for example, a laser lift-off technique, a chemical etching technique, or SLO.
  • the light emitting device 100a for recovery is bonded to another position where the defective light emitting device 100 is removed using the substrate 21a, and the substrate 21a is formed by the light emitting device 100a. ) is removed from On the circuit board 110 by performing the process of bonding the light emitting device 100a to positions where the defective light emitting device 100 is removed using a plurality of substrates 21a having the light emitting device 100a for recovery. All defective light emitting devices 100 can be recovered.
  • the upper surface of the light emitting device 100a for recovery mounted on the circuit board 110 may be positioned higher than the upper surface of the light emitting device 100 . Accordingly, it is possible to prevent the light emitting devices 100 on the circuit board 110 from being damaged by the substrate 21a.
  • the present disclosure is not necessarily limited thereto, and the top surface heights of the light emitting devices 100 and 100a may be the same.
  • FIG. 7 is a schematic cross-sectional view for explaining a micro LED recovery process according to another embodiment.
  • a single barrier layer 121 is interposed between the pads 115 and the bonding material layer 123 on the circuit board 110 , but in this embodiment, the single barrier layer 121 is interposed. There is a difference in the arrangement of the plurality of barrier layers 121a and 121b.
  • a lower barrier layer 121a , an intermediate layer 122 , and an upper barrier layer 121b may be interposed between the pad 115 and the bonding material layer 123 .
  • the lower barrier layer 121a and the upper barrier layer 121b may include Ni, Cr, Ti, Ta, Mo, or W.
  • the upper barrier layer 121b may include Ni that is easily mixed with the bonding material layer 123
  • the lower barrier layer 121a may include Cr, Ti, Ta, Mo or W may be included.
  • the intermediate layer 122 is a metal layer that separates the lower barrier layer 121a and the upper barrier layer 121b, and may be, for example, an Au layer.
  • the intermediate layer 122 may be a metal layer that is well mixed with the bonding material layer 123 .
  • a metal layer that is well mixed with the bonding material layer 123 such as an Au layer, may be further disposed on the upper barrier layer 121b.
  • the pads 105 of the light emitting devices 100 are disposed on the bonding material layer 123 to form the bonding layer 120 . Thereafter, when the defective light emitting device 100 is removed, the bonding layer 120 is also removed, and in this case, the upper barrier layer 121b is also removed. However, unlike the previous embodiments, in the present embodiment, the lower barrier layer 121a may remain, thus preventing the pads 115 from being damaged by the lower barrier layer 121a.
  • the bonding layer formed when the light emitting device 100 is bonded and the light emitting device 100a for recovery are formed. ), the components of the bonding layer formed when bonding will be different.
  • metal bonding is generally formed by mutual mixing of metal materials.
  • the barrier layer may not be useful for alloy formation and the alloy formation temperature may be high.
  • the already formed alloy layer maintains a stable state, it is difficult to use the alloy layer again for metal bonding.
  • a display panel suitable for bonding the light emitting device for recovery and a bonding method of the light emitting device for recovery will be described.
  • FIG. 8 is a schematic partial cross-sectional view for explaining a display panel according to another embodiment.
  • FIG. 8 corresponds to a cross-section taken along the cut line A-A' of FIG. 2 .
  • the light emitting devices 100 and 100a are small-sized LEDs commonly referred to as micro LEDs, and may have, for example, a size smaller than 500um ⁇ 500um, and further, a size smaller than 100um ⁇ 100um.
  • the present disclosure does not limit the size of the light emitting devices 100 and 100a to a specific size.
  • the circuit board 110 may include a circuit for passive matrix driving or active matrix driving.
  • the circuit board 110 may include wiring and a resistor therein.
  • the circuit board 110 may include wiring, transistors, and capacitors.
  • Circuit board 110 may also have pads on its top surface to allow electrical connection to circuitry disposed therein.
  • the plurality of light emitting devices 100 and 100a are arranged on the circuit board 110 .
  • the light emitting device 100 represents a light emitting device with good performance mounted on the circuit board 110 by collective transfer, and the light emitting device 100a represents a light emitting device for recovery that replaces the poor light emitting device 100 .
  • the structure of the light emitting device 100a may be the same as that of the light emitting device 100, but is not limited thereto. In an embodiment, the distance between the light emitting devices 100 and 100a may be wider than the width of one light emitting device 100 .
  • the light emitting devices 100 and 100a may be sub-pixels emitting light of a specific color, and these sub-pixels may constitute one pixel.
  • a blue LED, a green LED, and a red LED may be adjacent to each other to constitute one pixel.
  • the present disclosure is not limited thereto, and the light emitting devices 100 and 100a may have a stacked structure emitting light of various colors, respectively.
  • each of the light emitting devices 100 100a may have a stacked structure in which a blue LED, a green LED, and a red LED overlap each other, and thus, one light emitting device may constitute one pixel.
  • a green LED may be disposed between the blue LED and the red LED.
  • a blue LED may be placed between the green LED and the red LED.
  • the brightness of the blue LED can be relatively reduced, and the brightness of the green LED can be further increased, so that the mixing ratio of red, green, and blue can be easily adjusted.
  • the light emitting device 100 may have pads 105 , and the pads 105 may be adhered to the corresponding pads 115 of the circuit board 110 through the bonding layer 220 .
  • the bonding layer 220 may include, for example, a bonding material such as Sn or In.
  • the bonding layer 220 may be an alloy layer including Au and In.
  • the barrier layer 107 may be disposed between the bonding layer 220 and the pad 105 . In another embodiment, the barrier layer 107 material may be dispersed within the bonding layer 220 by mixing with the bonding layer 220 .
  • a lower barrier layer 121a is disposed between the pad 115 and the bonding layer 220 .
  • the lower barrier layer 121a may be in contact with the pad 115 .
  • the lower barrier layer 121a may include Ni, Cr, Ti, Ta, Mo, or W.
  • a lower metal layer 221a may be disposed between the lower barrier layer 121a and the bonding layer 220 .
  • the lower metal layer 221a is spaced apart from the bonding layer 220 , and thus remains unmixed with the bonding layer 220 .
  • the lower metal layer 221a is a metal layer mixed with a bonding material layer such as Sn or In, and may be formed of, for example, Au.
  • the lower metal layer 221a may be in contact with the lower barrier layer 121a.
  • An upper barrier layer 121b may be disposed between the lower metal layer 221a and the bonding layer 220 .
  • the upper barrier layer 121b may include Ni, Cr, Ti, Ta, Mo, or W.
  • the upper barrier layer 121b may be a metal layer made of the same material as the lower barrier layer 121a, but is not limited thereto.
  • the upper barrier layer 121b may include Ni, Cr, Ti, Ta, Mo or W suitable for blocking the bonding layer 220 .
  • the upper barrier layer 121b blocks the bonding layer 220 to prevent the lower metal layer 221a from being mixed with the bonding layer 220 .
  • the upper barrier layer 121b may be in contact with the lower metal layer 221a.
  • the light emitting device 100a may have pads 105a, and the pads 105a may be adhered to the corresponding pads 115 of the circuit board 110 through the bonding layer 220a.
  • the pads 105a may be formed of the same material as the pads 105 and may have the same layer structure, but are not limited thereto, and may be formed of different materials and may have different layer structures.
  • the upper surface of the light emitting device 100a may be positioned higher than the upper surface of the light emitting device 100 .
  • the bonding layer 220a may be thicker than the bonding layer 220 , or the pad 105a may be thicker than the pad 105 .
  • a component of the bonding layer 220a may be similar to that of the bonding layer 220 .
  • the bonding layer 220a includes a metal component of the lower metal layer 221a.
  • the bonding layer 220a may be an alloy layer in which Au and In are mixed.
  • the content of each component of the bonding layer 220a may be different from the content of each component of the bonding layer 220 .
  • a barrier layer 107a may be disposed between the pad 105a and the bonding layer 220a.
  • the barrier layer 107a may be a metal layer made of the same material as the barrier layer 107 , but is not limited thereto. Also, the metal material of the barrier layer 107a may be mixed with the bonding layer 220a and dispersed in the bonding layer 220a.
  • the lower barrier layer 121a may remain between the pad 115 and the bonding layer 220a.
  • the lower barrier layer 121a may include, in particular, Cr, Ti, Ta, Mo or W.
  • the lower barrier layer 121a may be mixed with the bonding layer 220a and dispersed in the bonding layer 220a. For example, when the lower barrier layer 121a is formed of Ni, Ni may be dispersed in the bonding layer 220a.
  • the lower metal layer 221a remains under the light emitting device 100 while the lower metal layer 221a does not remain under the light emitting device 100a. Accordingly, when the light emitting device 100 is removed due to poor bonding, the lower metal layer 221a may be used to bond the light emitting device 100a for recovery.
  • 9A, 9B, 9C, 9D, and 9E are schematic cross-sectional views for explaining a micro LED recovery process according to still other embodiments.
  • the circuit board 110 has pads 115 .
  • the pads 115 are connected to circuits in the circuit board 110 and provide contacts for connecting the light emitting device 100 to the circuit.
  • pads 115 are disposed in each area where the light emitting devices 100 are to be mounted.
  • the pads 115 may be formed of a metal layer including Au.
  • the pads 115 may have a multi-layered structure of Cu/Ni/Au.
  • a lower barrier layer 121a, a lower metal layer 221a, an upper barrier layer 121b, an upper metal layer 221b, and a bonding material layer 223 are provided on the pads 115 .
  • the lower barrier layer 121a is disposed between the pad 115 and the lower metal layer 221a.
  • the lower metal layer 221a is separated from the upper metal layer 221b by the upper barrier layer 121a.
  • the lower metal layer 221a may be formed of the same metal layer as the upper metal layer 221b, for example, an Au layer, but is not limited thereto.
  • the upper metal layer 221b may be formed as a metal layer that is mixed with the bonding material layer 223 during the bonding process to form an alloy.
  • the bonding material layer 223 is formed of a material that forms a bonding layer by forming an alloy in a bonding process.
  • the bonding material layer 223 may be formed of an In layer.
  • a bonding material layer 223 is provided on the pads 115 for collective transfer using the micro LED technology.
  • the upper barrier layer 121b prevents the metal component of the bonding material layer 223 from diffusing into the lower metal layer 221a.
  • the upper barrier layer 121b may include, for example, at least one of Ni, Cr, Ti, Ta, Mo, and W.
  • the barrier layer 121 may have a multilayer structure of Cr/Ni or Ti/Ni.
  • the light emitting device 100 has pads 105 .
  • the pads 105 correspond to the pads 115 on the circuit board 110 .
  • the pads 105 may be bump pads protruding from the light emitting device 100 , but do not necessarily have a protruding shape.
  • the plurality of light emitting devices 100 may be moved to positions of corresponding pads 115 on the circuit board 110 .
  • a barrier layer 107 and a metal layer 109 may be provided on the pads 105 .
  • the metal layer 109 may be formed of a metal material that is mixed with the bonding material layer 223 to form an alloy.
  • Barrier layer 107 protects pad 105 while bonding material layer 223 and metal layer 109 form an alloy.
  • the barrier layer 107 may include, for example, at least one of Ni, Cr, Ti, Ta, Mo, and W.
  • the bonding layer 220 is formed by applying heat to the bonding temperature.
  • the upper metal layer 221b , the bonding material layer 223 , and the metal layer 109 may be mixed and alloyed to form the bonding layer 220 .
  • the bonding layer 220 may include a metal component of the bonding material layer 223 , a metal component of the upper metal layer 221b , and a metal component of the metal layer 109 .
  • the thickness of the bonding material layer 223 and the thickness of the upper metal layer 221b and the metal layer 109 may be controlled at an appropriate ratio.
  • the bonding layer 220 is formed between the upper barrier layer 121b and the barrier layer 107 .
  • the light emitting device 100 may be stably attached to the circuit board 110 by the bonding layer 120 .
  • the upper barrier layer 121b prevents the metal material of the bonding layer 220 from diffusing into the lower metal layer 221a to prevent alloying of the lower metal layer 221a.
  • at least a portion of the upper barrier layer 121b may be mixed and dispersed in the bonding layer 220 .
  • the barrier layer 107 may protect the pad 105 by blocking diffusion of the metal material of the bonding layer 220 to the pad 105 . However, at least a portion of the barrier layer 107 may be mixed and dispersed in the bonding layer 220 .
  • a defect of the light emitting device 100 may be detected.
  • the failure of the light emitting device 100 may be caused by, for example, incorrect bonding, or may be caused by poor performance of the light emitting device 100 .
  • the defective light emitting device 100 is removed from the circuit board 110 .
  • the remaining bonding layer 220 may also be removed, and all of the barrier layer 121b may be removed.
  • the bonding layer 220 and the barrier layer 121b may be removed using a laser. Accordingly, after the light emitting device 100 is removed on the circuit board 110 , the lower metal layer 221a remains on the pads 115 .
  • the light emitting device 100a for recovery is provided on the pads 115 .
  • the light emitting device 100a for recovery is to replace the defective light emitting device 100 , and may have performance required for the light emitting device 100 .
  • the light emitting device 100a may have the same structure as the general structure of the light emitting device 100 , but is not limited thereto.
  • the light emitting device 100a may have pads 105a.
  • the pads 105a may have the same material and layer structure as the pads 105 described above, but are not limited thereto.
  • a barrier layer 107a, a metal layer 109a, and a bonding material layer 223a are provided on the pads 105a.
  • the barrier layer 107a is provided to protect the pad 105a, and the metal layer 109a is provided to form a bonding layer together with the bonding material layer 223a.
  • the bonding material layer 223a may include a bonding material such as Sn or In.
  • the bonding material layer 223a has a melting point equal to or lower than that of the bonding material layer 223 described above.
  • the bonding layer 220a is formed by applying heat to the bonding temperature.
  • the light emitting device 100a is bonded to the circuit board 110 by the bonding layer 220a.
  • the bonding layer 220a may be formed by mixing the metal layer 109a, the lower metal layer 221a, and the bonding material layer 223a. Furthermore, at least a portion of the metal material of the lower barrier layer 121a or the barrier layer 107a may be mixed in the bonding layer 220a.
  • the bonding layer 220a may be composed of the same component as the bonding layer 220 , but may also be composed of a different component.
  • a lower metal layer 221a and an upper metal layer 221b are provided on the pad 115 , and the lower metal layer 221a can be used to bond the light emitting device 100a for recovery, so that the recovery The bonding strength of the light emitting device 100a may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

일 실시예에 따른 발광 소자 복구 방법은, 회로 기판 상에 전사된 복수의 발광 소자들 중 불량 발광 소자들을 제거하고; 기판 상에 복구용 발광 소자를 제조하고; 상기 복구용 발광 소자 상에 본딩 물질층을 형성하고; 상기 본딩 물질층을 이용하여 상기 복구용 발광 소자를 불량 발광 소자들이 제거된 위치에 본딩하는 것을 포함한다.

Description

발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널
실시예들은 발광 소자 복구 방법, 이 방법을 이용하여 복구된 발광 소자를 포함하는 디스플레이 패널 및 그것을 포함하는 디스플레이 장치에 관한 것이다. 특히, 실시예들은 마이크로 엘이디의 복구 방법에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어 왔다. 그러나 최근 작은 크기의 발광 다이오드, 즉 마이크로 엘이디를 이용하여 직접 이미지를 구현하는 LED 디스플레이 장치가 개발되고 있다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비하며, 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
LED는 그 재료에 따라 다양한 색상의 광을 방출할 수 있으며, 청색, 녹색 및 적색을 방출하는 개별 마이크로 엘이디들을 2차원 평면상에 배열하거나, 청색 LED, 녹색 LED 및 적색 LED를 적층한 적층 구조의 마이크로 엘이디들을 2차원 평면상에 배열하여 디스플레이 장치를 제공할 수 있다.
하나의 디스플레이 장치에 사용되는 마이크로 엘이디들은 작은 크기의 디스플레이의 경우에도 보통 백만개 이상이 요구된다. 마이크로 엘이디들의 작은 크기 및 요구되는 막대한 개수 때문에, 엘이디 칩을 개별적으로 실장하는 종래의 다이 본딩 기술로는 마이크로 엘이디 디스플레이 장치의 양산이 거의 불가능하다. 이에 따라, 최근 다수의 마이크로 엘이디들을 회로 기판 등에 집단으로 전사하는 기술이 개발되고 있다.
한편, 집단으로 전사된 마이크로 엘이디들 중 일부는 본딩 불량이나 발광 특성 불량을 나타낼 수 있으며, 이러한 불량한 마이크로 엘이디들은 복구가 요구된다. 마이크로 엘이디에 대한 복구는 일반적으로 불량한 마이크로 엘이디를 양호한 마이크로 엘이디로 대체하는 것인데, 마이크로 엘이디를 복구하는 것은 마이크로 엘이디의 작은 크기로 인해 마이크로 엘이디를 개별적으로 픽업하고 실장할 수 있는 것이 아니어서 상당히 어렵다.
실시예들이 해결하고자 하는 과제는, 디스플레이용 발광 소자, 특히 마이크로 엘이디를 복구할 수 있는 새로운 기술을 제공하는 것이다.
일 실시예에 따른 디스플레이 패널은, 제1 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치되며, 제2 패드들을 갖는 복수의 발광 소자들; 및 상기 제1 패드들과 상기 제2 패드들을 본딩하는 금속 본딩층을 포함하되, 상기 복수의 발광 소자들은 적어도 하나의 복구용 발광 소자를 포함하고, 상기 제1 패드들과 상기 복구용 발광 소자의 제2 패드들을 본딩하는 금속 본딩층은 다른 발광 소자의 제2 패드들과 상기 제1 패드들을 본딩하는 금속 본딩층과 대비하여 두께 또는 성분이 구별된다.
일 실시예에 따른 발광 소자 복구 방법은, 회로 기판 상에 전사된 복수의 발광 소자들 중 불량 발광 소자들을 제거하고; 기판 상에 복구용 발광 소자를 제조하고; 상기 복구용 발광 소자 상에 본딩 물질층을 형성하고; 상기 본딩 물질층을 이용하여 상기 복구용 발광 소자를 불량 발광 소자들이 제거된 위치에 본딩하는 것을 포함한다.
일 실시예에 따른 디스플레이 패널은, 제1 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치된 복수의 제1 발광 소자; 상기 제1 발광 소자를 상기 제1 패드들에 본딩하는 제1 금속 본딩층들; 상기 제1 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층; 및 상기 하부 장벽층과 상기 제1 금속 본딩층 사이에 배치된 하부 금속층을 포함하고, 상기 제1 금속 본딩층은 합금층이고, 상기 하부 금속층은 상기 제1 금속 본딩층의 성분과 다른 금속층이다.
일 실시예에 따른 디스플레이 장치는 상기 디스플레이 패널을 포함한다.
도 1은 실시예들에 따른 디스플레이 장치들을 설명하기 위한 개략적인 사시도들이다.
도 2는 일 실시예에 따른 디스플레이 패널을 설명하기 위한 개략적인 평면도이다.
도 3은 일 실시예에 따른 디스플레이 패널을 설명하기 위해 도 2의 절취선 A-A'를 따라 취해진 개략적인 부분 단면도이다.
도 4a, 도 4b, 도 4c, 및 도 4d는 실시예들에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
도 5a, 도 5b, 도 5c, 도 5d 및 도 5e는 일 실시예에 따른 마이크로 엘이디 복구 방법을 설명하기 위한 개략적인 단면도들이다.
도 6a, 도 6b, 도 6c, 도 6d 및 도 6e 또 다른 실시예에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
도 7은 또 다른 실시예에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도이다.
도 8은 또 다른 실시예에 따른 디스플레이 패널을 설명하기 위한 개략적인 평면도이다.
도 9a, 도 9b, 도 9c, 도 9d 및 도 9e는 또 다른 실시예들에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
이하, 첨부한 도면들을 참조하여 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
일 실시예에 따른 디스플레이 패널은, 제1 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치되며, 제2 패드들을 갖는 복수의 발광 소자들; 및 상기 제1 패드들과 상기 제2 패드들을 본딩하는 금속 본딩층을 포함하되, 상기 복수의 발광 소자들은 적어도 하나의 복구용 발광 소자를 포함하고, 상기 제1 패드들과 상기 복구용 발광 소자의 제2 패드들을 본딩하는 금속 본딩층은 다른 발광 소자의 제2 패드들과 상기 제1 패드들을 본딩하는 금속 본딩층과 대비하여 두께 또는 성분이 구별된다.
일 실시예에 있어서, 상기 복구용 발광 소자의 상면은 다른 발광 소자의 상면보다 높게 위치할 수 있다.
상기 금속 본딩층은 AuSn, CuSn 또는 In을 포함할 수 있다.
일 실시예에 있어서, 상기 발광 소자들은 각각 청색광, 녹색광 및 적색광 중 어느 하나의 색상의 광을 방출할 수 있다.
다른 실시예에 있어서, 상기 발광 소자들은 각각 청색광, 녹색광 및 적색광을 모두 방출하도록 구성될 수 있다.
일 실시예에 따른 발광 소자 복구 방법은, 회로 기판 상에 전사된 복수의 발광 소자들 중 불량 발광 소자들을 제거하고; 기판 상에 복구용 발광 소자를 제조하고; 상기 복구용 발광 소자 상에 본딩 물질층을 형성하고; 상기 본딩 물질층을 이용하여 상기 복구용 발광 소자를 불량 발광 소자들이 제거된 위치에 본딩하는 것을 포함한다.
본딩 물질층을 복구용 발광 소자 상에 형성함으로써 복구용 발광 소자를 회로 기판 상에 쉽게 본딩할 수 있다.
상기 본딩 물질층은 In을 포함할 수 있다. In은 용융 온도가 상대적으로 낮기 때문에 다른 발광 소자들에 영향을 주지 않으면서 복구용 발광 소자를 본딩할 수 있다.
상기 복수의 발광 소자들을 회로 기판 상에 전사하는 것은, 회로 기판 상의 제1 패드들 상에 본딩 물질층들을 형성하고, 상기 복수의 발광 소자들을 상기 본딩 물질층들 상에 배치하고, 상기 본딩 물질층들에 열을 가하여 금속 본딩층들을 형성하는 것을 포함할 수 있다.
나아가, 상기 불량 발광 소자들을 제거할 때, 상기 금속 본딩층을 함께 제거하되, 상기 제1 패드들이 잔류할 수 있으며, 상기 복구용 발광 소자는 상기 잔류하는 제1 패드들 상에 본딩될 수 있다.
일 실시예에 있어서, 상기 기판 상에 복수의 복구용 발광 소자들이 함께 제조될 수 있으며, 상기 복수의 복구용 발광 소자들 상에 각각 본딩 물질층들이 형성될 수 있고, 상기 복수의 복구용 발광 소자들 중 일부가 임시 기판 상에 전사되고, 상기 임시 기판 상에 전사된 복구용 발광 소자들이 캐리어 기판에 전사되고, 상기 캐리어 기판 상의 복구용 발광 소자들이 상기 본딩 물질층들을 이용하여 상기 불량 발광 소자들이 제거된 위치들에 함께 본딩될 수 있다.
나아가, 상기 임시 기판 상에 전사된 복구용 발광 소자들은 상기 불량 발광 소자들에 제거된 위치들에 대응하여 배치될 수 있다.
또한, 상기 캐리어 기판은 접착 테이프를 포함할 수 있고, 복구용 발광 소자들은 상기 접착 테이프에 전사될 수 있다.
다른 실시에에 있어서, 상기 기판 상에 단일의 복구용 발광 소자가 제공될 수 있으며, 상기 기판상의 복구용 발광 소자가 상기 회로 기판 상의 불량 발광 소자가 제거된 위치에 본딩될 수 있다.
나아가, 단일의 복구용 발광 소자가 배치된 복수의 기판을 이용하여 상기 회로 기판 상의 복수의 불량 발광 소자들을 복구할 수 있다.
한편, 상기 발광 소자 복구 방법은 상기 제1 패드들 상에 본딩 물질층들을 형성하기 전에, 상기 제1 패드들 상에 장벽 금속층을 형성하는 것을 더 포함할 수 있다.
또한, 상기 금속 본딩층을 제거할 때, 상기 장벽 금속층도 함께 제거될 수 있다.
일 실시예에 있어서, 상기 장벽 금속층은 하부 장벽 금속층 및 상부 장벽 금속층을 포함할 수 있다. 나아가, 상기 금속 본딩층을 제거할 때, 상기 상부 장벽 금속층도 함께 제거되되, 상기 하부 장벽 금속층은 잔류할 수 있다.
일 실시예에 따른 디스플레이 패널은, 제1 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치된 복수의 제1 발광 소자; 상기 제1 발광 소자를 상기 제1 패드들에 본딩하는 제1 금속 본딩층들; 상기 제1 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층; 및 상기 하부 장벽층과 상기 제1 금속 본딩층 사이에 배치된 하부 금속층을 포함하고, 상기 제1 금속 본딩층은 합금층이고, 상기 하부 금속층은 상기 제1 금속 본딩층의 성분과 다른 금속층이다.
하부 금속층을 포함함으로써 제1 발광 소자를 복구용의 제2 발광 소자로 대체할 때, 하부 금속층이 본딩 물질층과 혼합되어 본딩층을 형성할 수 있어 제2 발광 소자의 접착력을 향상시킬 수 있다.
상기 제1 금속 본딩층들은 Au와 In을 포함할 수 있으며, 상기 하부 금속층은 Au를 포함할 수 있다.
나아가, 상기 하부 금속층은 상기 하부 장벽층에 접할 수 있다.
상기 디스플레이 패널은 상기 제1 금속 본딩층과 상기 하부 금속층 사이에 배치된 상부 장벽층을 더 포함할 수 있다. 또한, 상기 상부 장벽층은 상기 제1 금속 본딩층 및 상기 하부 금속층에 접할 수 있다.
상기 제1 발광 소자는 제2 패드들; 및 상기 제2 패드들 상에 배치된 제3 장벽층들을 포함할 수 있으며, 상기 제1 금속 본딩층은 상기 하부 금속층과 상기 제3 장벽층 사이에 배치될 수 있다.
상기 디스플레이 패널은, 상기 회로 기판 상에 배치된 적어도 하나의 제2 발광 소자; 및 상기 제2 발광 소자를 상기 제1 패드들에 본딩하는 제2 금속 본딩층들을 더 포함할 수 있으며, 상기 제2 금속 본딩층들은 상기 하부 금속층의 금속 원소를 포함할 수 있다.
또한, 상기 디스플레이 패널은 상기 제2 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층을 더 포함할 수 있으며, 상기 하부 장벽층은 상기 제1 패드 및 상기 제2 금속 본딩층에 접할 수 있다.
상기 디스플레이 패널은 상기 제1 금속 본딩층과 상기 하부 금속층 사이에 배치된 상부 장벽층을 더 포함할 수 있으며, 상기 상부 장벽층은 상기 제1 금속 본딩층에 접할 수 있다.
상기 제2 금속 본딩층들은 상기 제1 금속 본딩층들보다 더 두꺼울 수 있다.
또한, 상기 제2 발광 소자의 상면은 상기 제1 발광 소자의 상면보다 높게 위치할 수 있다.
일 실시예에 있어서, 상기 제1 및 제2 발광 소자들은 각각 청색광, 녹색광 및 적색광 중 어느 하나의 색상의 광을 방출할 수 있다.
다른 실시예에 있어서, 상기 제1 및 제2 발광 소자들은 각각 청색광, 녹색광 및 적색광을 모두 방출하도록 구성될 수 있다.
일 실시예에 따른 디스플레이 장치는 상기 디스플레이 패널을 포함한다.
이하 도면을 참조하여 실시예들에 대해 구체적으로 설명한다.
도 1은 실시예들에 따른 디스플레이 장치들을 설명하기 위한 개략적인 사시도들이다.
발광 소자는, 특별히 한정되는 것은 아니나, 특히, 스마트 워치(1000a), VR 헤드셋(1000b)과 같은 VR 디스플레이 장치, 또는 증강 현실 안경(1000c)과 같은 AR 디스플레이 장치 내에 사용될 수 있다.
디스플레이 장치 내에는 이미지를 구현하기 위한 디스플레이 패널이 실장된다. 도 2는 일 실시예에 따른 디스플레이 패널(1000)을 설명하기 위한 개략적인 평면도이고, 도 3은 도 2의 절취선 A-A'를 따라 취해진 개략적인 부분단면도이다.
도 2 및 도 3을 참조하면, 디스플레이 패널(1000)은 회로 기판(110) 및 발광 소자들(100, 100a)을 포함한다. 여기서, 발광 소자(100, 100a)는 마이크로 엘이디로 통칭되는 작은 크기의 엘이디일 수 있다. 예를 들어 발광 소자(100)는 500um×500um보다 작은 크기, 나아가, 100um×100um보다 작은 크기를 가질 수 있다. 그러나, 본 개시가 발광 소자(100)의 크기를 특정 크기에 한정하는 것은 아니다.
회로 기판(110)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 회로 기판(110)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에 있어서, 회로 기판(110)은 배선, 트랜지스터들 및 커패시터들을 포함할 수 있다. 회로 기판(110)은 또한 내부에 배치된 회로에 전기적 접속을 허용하기 위한 패드들을 상면에 가질 수 있다.
복수의 발광 소자들(100, 100a)은 회로 기판(110) 상에 정렬된다. 발광 소자(100)는 집단 전사에 의해 회로 기판(110)에 실장된 양호한 성능의 발광 소자를 나타내고, 발광 소자(100a)는 복구된 발광 소자를 나타낸다. 발광 소자(100a)의 구조는 발광 소자(100)와 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 발광 소자들(100, 100a) 사이의 간격은 적어도 발광 소자의 폭보다 넓을 수 있다.
일 실시예에 있어서, 발광 소자(100, 100a)는 특정 색상의 광을 방출하는 서브 픽셀일 수 있으며, 이러한 서브 픽셀들이 하나의 픽셀을 구성할 수 있다. 예를 들어, 청색 LED, 녹색 LED 및 적색 LED가 서로 인접하여 하나의 픽셀을 구성할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(100, 100a)이 각각 다양한 색상의 광을 방출하는 적층 구조를 가질 수도 있다. 예를 들어, 발광 소자들(100 100a) 각각은 청색 LED, 녹색 LED 및 적색 LED가 서로 중첩하도록 적층된 구조를 가질 수 있으며, 따라서, 하나의 발광 소자가 하나의 픽셀을 구성할 수도 있다.
발광 소자(100)는 패드들(105)을 가질 수 있으며, 패드들(105)이 회로 기판(110)의 대응하는 패드들(115)에 본딩층(120)을 통해 접착될 수 있다. 본딩층(120)은 예컨대, AuSn, CuSn 또는 In 등의 본딩 물질을 포함할 수 있다.
한편, 발광 소자(100a)는 패드들(105a)을 가질 수 있으며, 패드들(105a)이 회로 기판(110)의 대응하는 패드들(115a)에 본딩층(120a)을 통해 접착될 수 있다. 패드들(105a)은 패드들(105)과 동일한 재료로 형성되고 동일한 층 구조를 가질 수도 있으나, 반드시 이에 한정되는 것은 아니며, 서로 다른 재료로 형성될 수 있으며 또한 다른 층 구조를 가질 수도 있다. 또한, 패드들(115a)은 패드들(115)과 동일한 재료로 형성되어 동일한 층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 패드(115a)는 패드(115)의 재료 및 구조로부터 변형된 것일 수 있다. 이에 대해서는 뒤에서 상세하게 설명될 것이다.
일 실시예에 있어서, 발광 소자(100a)의 상면은 발광 소자(100)의 상면보다 높게 위치할 수 있다. 특히, 본딩층(120a)이 본딩층(120)보다 두꺼울 수 있으며, 또는 패드(105a)가 패드(105)보다 두꺼울 수 있다. 나아가, 본딩층(120a)의 성분은 본딩층(120)의 성분과 다를 수 있다. 예를 들어, 본딩층(120)의 Ni 함유량이 본딩층(120a)의 Ni 함유량보다 높을 수 있다. 나아가, 본딩층(120)의 Au 함유량이 본딩층(120a)의 Au 함유량보다 높을 수 있다. 또한, 본딩층(120a)의 In 함유량이 본딩층(120)의 In 함유량보다 높을 수 있다.
디스플레이 패널(1000)은 적어도 하나의 발광 소자(100a)를 포함할 수 있으며, 발광 소자(100a)는 특히 본딩층(120a)의 구조 또는 성분, 또는 발광 소자(100a) 상면의 높이 등에 의해 발광 소자(100)와 구별될 수 있다.
도 4a, 도 4b, 도 4c, 및 도 4d는 실시예들에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
도 4a를 참조하면, 회로 기판(110)은 패드들(115)을 갖는다. 패드들(115)은 회로 기판(110) 내의 회로들에 연결되며, 발광 소자(100)를 회로에 연결하는 접점을 제공한다. 회로 기판(110) 상에는 복수의 발광 소자(100)를 실장하기 위해 발광 소자들(100)이 실장될 영역마다 패드들(115)이 배치된다. 패드들(115)은 Au를 포함하는 금속층으로 형성될 수 있다. 예를 들어, 패드들(115)은 Cu/Ni/Au의 다층 구조를 가질 수 있다.
한편, 패드들(115) 상에 장벽층(121)이 제공되며, 장벽층(121) 상에 본딩 물질층(123)이 제공된다. 장벽층(121)은 본딩 물질층(123)이 패드들(115)로 확산되는 것을 방지하여 패드들(115)의 손상을 방지할 수 있다. 장벽층(121)은 본딩 물질층(123)과 혼합되는 금속층일 수도 있고, 본딩 물질층(123)의 확산을 차단하기 위한 금속층일 수도 있다. 예를 들어, 장벽층(121)은 Ni, Cr, Ti, Ta, Mo, W 중 적어도 하나의 금속을 포함할 수 있다. 일 예로, 장벽층(121)은 Cr/Ni 또는 Ti/Ni의 다중층 구조를 가질 수도 있다.
본딩 물질층(123)은 AuSn, CuSn 또는 In을 포함할 수 있다. 마이크로 엘이디 기술을 이용한 집단 전사를 위해 일반적으로 본딩 물질층(123)은 패드들(115) 상에 제공된다.
한편, 도시하지는 않았지만, 장벽층(121)과 본딩 물질층(123) 사이에 Au층과 같이 본딩 물질층(123)과 혼합되는 금속층이 개재될 수도 있다.
한편, 발광 소자(100)는 패드들(105)을 갖는다. 패드들(105)은 회로 기판(110) 상의 패드들(115)에 대응한다. 패드들(105)은 도시한 바와 같이, 발광 소자(100)로부터 돌출된 범프 패드일 수 있으나, 반드시 돌출된 형상을 가질 필요는 없다. 복수의 발광 소자들(100)이 회로 기판(110) 상의 대응하는 패드들(115)의 위치로 이동될 것이다.
도 4b를 참조하면, 발광 소자(100)의 패드들(105)이 도 4a의 본딩 물질층(123) 상에 정렬된 후, 본딩 온도로 열을 가함으로써 본딩층(120)이 형성된다. 장벽층(121)과 본딩 물질층(123)은 서로 혼합될 수도 있으며, 패드(105)의 적어도 일부가 본딩 물질층(123)과 혼합될 수 있다. 본딩층(120)에 의해 발광 소자(100)가 회로 기판(110)에 안정하게 부착될 수 있다.
도 4c를 참조하면, 도 4b를 참조하여 설명한 바와 같이, 발광 소자(100)이 회로 기판(110)에 본딩된 후, 발광 소자(100)의 불량이 검지될 수 있다. 발광 소자(100)의 불량은 예를 들어, 잘못된 본딩에 의해 발생될 수도 있고, 발광 소자(100)의 성능 불량에 의해 발생될 수 있다.
이 경우, 불량한 발광 소자(100)는 회로 기판(110)으로부터 제거된다. 발광 소자(100)가 제거된 후, 잔류하는 본딩층(120)도 함께 제거되며, 장벽층(121)도 모두 제거될 수 있다. 본딩층(120) 및 장벽층(121)은 레이저를 이용하여 제거될 수 있다. 이에 따라, 회로 기판(110) 상에는 발광 소자(100)가 제거된 후에 패드들(115a)이 잔류할 수 있다. 패드들(115a)은 발광 소자(100)를 본딩하기 전의 패드들(115)과 동일할 수도 있으나, 이들 패드들(115)로부터 변형될 수도 있다. 예를 들어, 패드들(115a)은 본딩 물질층(123)의 금속 물질을 포함할 수도 있다.
한편, 패드들(115a) 상에 복구용 발광 소자(100a)가 제공된다. 복구용 발광 소자(100a)는 불량 발광 소자(100)를 대체하기 위한 것으로, 발광 소자(100)에 요구되는 성능을 가질 수 있다. 나아가, 발광 소자(100a)는 발광 소자(100)의 일반적인 구조와 동일한 구조를 가질 수 있으나, 반드시 이에 한정되는 것은 아니다.
한편, 발광 소자(100a)는 패드들(105a)을 가질 수 있다. 패드들(105a)는 앞서 설명한 패드들(105)과 재료 및 층 구조에 있어서 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다.
한편, 패드들(105a) 상에 본딩 물질층(123a)이 제공된다. 본딩 물질층(123a)은 AuSn, CuSn 또는 In과 같은 본딩 물질을 포함할 수 있다. 일 실시예에 있어서, 본딩 물질층(123a)은 앞서 설명한 본딩 물질층(123)과 동일하거나 그보다 낮은 융점을 갖는다.
도 4d를 참조하면, 본딩 물질층(123a)이 대응하는 패드들(115a) 상에 정렬된 후, 본딩 온도로 열을 가함으로써 본딩층(120a)이 형성된다. 본딩층(120a)에 의해 발광 소자(100a)가 회로 기판(110)에 본딩된다. 본딩층(120a)은 본딩층(120)과 동일한 성분으로 구성될 수 있으나, 다른 성분으로 구성될 수도 있다.
본 실시예는 복구용 발광 소자(100a)를 회로 기판(110)에 실장하기 위해 본딩 물질층(123a)을 복구용 발광 소자(100a)의 패드들(105a) 상에 제공한다. 마이크로 엘이디의 경우, 발광 소자(100)의 크기가 작기 때문에 회로 기판(110) 상의 패드들(115a)에 본딩 물질층(123a)을 형성하는 것은 대단히 곤란한다. 이에 반해, 본딩 물질층(123a)을 발광 소자(100a)의 패드들(105a) 상에 제공하므로, 본딩 물질층(123a)을 형성하는 것이 용이하고, 따라서, 불량한 발광 소자(100)가 제거된 영역에 복구용 발광 소자(100a)를 쉽게 실장할 수 있다.
이하에서, 실시예들에 따른 마이크로 엘이디 복구 방법을 구체적으로 설명한다.
도 5a, 도 5b, 도 5c, 도 5d 및 도 5e는 일 실시예에 따른 마이크로 엘이디 복구 방법을 설명하기 위한 개략적인 단면도들이다.
우선, 도 5a를 참조하면, 기판(21) 상에 복구용 발광 소자들(100a)이 배열될 수 있다. 기판(21)은 에피층을 성장시키기 위한 성장 기판일 수 있다. 예를 들어, 기판(21)은 사파이어 기판, 실리콘 기판, GaAs 기판 등일 수 있다.
발광 소자들(100a)은 기판(21) 상에 성장된 에피층들을 이용하여 제작될 수 있으며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 나아가, 발광 소자들(100a)은 복수의 LED들이 적층된 구조를 가질 수 있다.
발광 소자들(100a) 각각은 패드들(105a)을 가지며, 패드들(105a) 상에 본딩 물질층들(123a)이 제공된다. 예를 들면, 패드들(105a) 상에 본딩 물질층들(123a)을 개별적으로 도팅함으로써 본딩 물질층들(123a)이 제공될 수도 있고, 패드들(105a)을 용융된 본딩 물질에 디핑함으로써 패드들(105a) 상에 한꺼번에 본딩 물질층들(123a)을 형성할 수도 있다.
도 5b를 참조하면, 임시 기판(210) 상에 복구를 위한 발광 소자(100a)가 전사된다. 임시 기판(210)은 테이프일 수도 있다. 회로 기판(110)에 발광 소자들(100)이 집단 전사된 후, 발광 소자들(100)을 검사하여 불량 발광 소자들(100)이 검출된다. 이러한 불량 발광 소자들(100)의 위치에 대응하도록 임시 기판(210) 상에 복구용 발광 소자(100a)가 전사되는 것이다. 복구용 발광 소자(100a)는 선택적 레이저 리프트 오프 기술을 이용하여 기판(21)으로부터 분리될 수 있다.
도 5c를 참조하면, 임시 기판(210) 상에 전사된 발광 소자들(100a)은 다시 캐리어 기판(310)으로 전사된다. 캐리어 기판(310)은 표면에 접착 테이프(315)를 가질 수 있다. 접착 테이프(315)는 또한 쉽게 변형될 수 있는 물질로 형성될 수 있다.
임시 기판(210)은 발광 소자들(100a)로부터 제거되며, 따라서, 본딩 물질층(123a)이 캐리어 기판(310)의 반대측에 배치될 수 있다.
도 5d를 참조하면, 불량 발광 소자들(100)이 제거된 회로 기판(110)과 캐리어 기판(310)이 서로 가까워지도록 이동하여, 발광 소자들(100a)이 회로 기판(110)의 대응되는 위치에 배치된다. 도 4c를 참조하여 설명한 바와 같이, 불량 발광 소자들(100)이 제거된 후, 본딩층들(120)도 제거되고, 패드들(115a)이 잔류할 수 있다. 패드들(115) 상에 형성된 장벽층(121)도 모두 제거될 수 있다.
한편, 캐리어 기판(310) 상의 접착 테이프(315)는 회로 기판(110) 상에 실장된 발광 소자들(100)의 상면으로부터 이격될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 접착 테이프(315)가 발광 소자들(100)에 접촉할 수도 있다. 이어서, 본딩 물질층(123a)에 열을 가함으로써, 발광 소자들(100a)이 회로 기판(110)에 본딩된다.
도 5e를 참조하면, 캐리어 기판(310)을 발광 소자들(100a)로부터 분리함으로써 복구된 발광 소자들(100a)을 갖는 디스플레이 패널이 제공된다. 발광 소자들(100a)의 상면은 발광 소자들(100)의 상면과 대체로 동일하거나 그보다 약간 높을 수 있다.
본 실시예에 따르면, 회로 기판(110) 상에 배치된 발광 소자들(100) 중 불량이 발생한 발광 소자들(100)을 한 번의 복구 공정에 의해 복구용 발광 소자들(100a)로 대체할 수 있다.
도 6a, 도 6b, 도 6c, 도 6d 및 도 6e 또 다른 실시예에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
우선, 도 6a를 참조하면, 복구용 발광 소자(100a)가 기판(21a) 상에 형성된다. 본 실시예에서, 기판(21a) 상에는 단일의 발광 소자(100a)가 제공된다. 단일의 발광 소자들(100a)을 갖는 복수개의 기판들(21a)이 제공될 수 있다. 기판(21a)은 발광 소자(100a)를 제조하기 위한 성장 기판일 수 있다. 기판(21a)은 발광 소자(100a)보다 큰 폭을 가지며, 따라서 발광 소자(100a)에 비해 기판(21a)을 핸들링하는 것이 용이하다.
발광 소자(100a)는 앞서 설명한 바와 같이 패드들(105a)을 가지며, 패드들(105a) 상에 본딩 물질층(123a)이 제공된다.
도 6b를 참조하면, 회로 기판(100a) 상에서 불량 발광 소자(100)가 제거된 위치에 발광 소자(100a)가 배치되어 본딩된다. 발광 소자(100a)는 그 크기가 작기 때문에 핸들링이 어렵지만, 발광 소자(100a)보다 큰 기판(21a)을 이용함으로써 발광 소자(100a)를 쉽게 핸들링할 수 있다.
회로 기판(110) 상의 불량 발광 소자(100) 및 본딩층(120)이 제거되어, 앞서 설명한 바와 같이 패드들(115a)이 잔류한다. 복구용 발광 소자(100a) 상에 배치된 본딩 물질층(123a)이 패드들(105a)에 본딩되어 본딩층(120a)이 형성되고, 본딩층(120a)에 의해 발광 소자(100a)가 회로 기판(110)에 본딩된다.
도 6c를 참조하면, 기판(21a)은 발광 소자(100a)로부터 제거된다. 기판(21a)은 예를 들어 레이저 리프트 오프 기술 또는 화학 식각 기술, SLO 등을 이용하여 발광 소자(100a)로부터 제거될 수 있다.
도 6d 및 도 6e를 참조하면, 이어서, 불량 발광 소자(100)가 제거된 다른 위치에 기판(21a)을 이용하여 복구용 발광 소자(100a)가 본딩되고, 기판(21a)이 발광 소자(100a)로부터 제거된다. 복구용 발광 소자(100a)를 갖는 복수의 기판들(21a)을 이용하여 불량 발광 소자(100)가 제거된 위치들에 발광 소자(100a)를 본딩하는 공정을 여러번 수행함으로써 회로 기판(110) 상의 모든 불량 발광 소자(100)를 복구할 수 있다.
본 실시예에 있어서, 회로 기판(110)에 실장된 복구용 발광 소자(100a)의 상면은 발광 소자(100)의 상면보다 높게 위치할 수 있다. 이에 따라, 기판(21a)에 의해 회로 기판(110) 상의 발광 소자들(100)이 손상되는 것을 방지할 수 있다. 그러나 본 개시가 반드시 이에 한정되는 것은 아니며, 발광 소자들(100, 100a)의 상면 높이는 서로 동일할 수도 있다.
도 7은 또 다른 실시예에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 앞의 실시예들에서, 회로 기판(110) 상의 패드들(115)과 본딩 물질층(123) 사이에 단일의 장벽층(121)이 개재된 것으로 설명하였지만, 본 실시예에서 복수의 장벽층들(121a, 121b)이 배치된 것에 차이가 있다.
즉, 도시한 바와 같이, 패드(115)와 본딩 물질층(123) 사이에 하부 장벽층(121a), 중간층(122) 및 상부 장벽층(121b)이 개재될 수 있다. 여기서, 하부 장벽층(121a) 및 상부 장벽층(121b)은 Ni, Cr, Ti, Ta, Mo, 또는 W을 포함할 수 있다. 일 예로, 상부 장벽층(121b)은 본딩 물질층(123)과 혼합이 용이한 Ni을 포함할 수 있고, 하부 장벽층(121a)은 본딩 물질층(123)을 차단하는 Cr, Ti, Ta, Mo 또는 W을 포함할 수 있다. 한편, 중간층(122)은 하부 장벽층(121a)과 상부 장벽층(121b)을 이격시키는 금속층으로, 예컨대 Au층일 수 있다. 특히, 중간층(122)은 본딩 물질층(123)과 잘 혼합되는 금속층일 수 있다.
나아가, 상부 장벽층(121b) 상에 Au층과 같이 본딩 물질층(123)과 잘 혼합되는 금속층이 더 배치될 수도 있다.
발광 소자들(100)을 본딩할 경우, 발광 소자들(100)의 패드들(105)이 본딩 물질층(123)에 배치되어 본딩층(120)이 형성된다. 그 후, 불량 발광 소자(100)가 제거될 경우, 본딩층(120)도 함께 제거되며, 이때, 상부 장벽층(121b)도 함께 제거된다. 다만, 이전 실시예들과 달리, 본 실시예에서는 하부 장벽층(121a)이 잔류할 수 있으며, 따라서, 하부 장벽층(121a)에 의해 패드들(115)이 손상되는 것을 방지할 수 있다.
또한, 본 실시예에 따르면, 하부 장벽층(121a)과 상부 장벽층(121b)을 서로 다른 금속층으로 형성한 경우, 발광 소자(100)를 본딩할 때 형성되는 본딩층과 복구용 발광 소자(100a)를 본딩할 때 형성되는 본딩층의 성분은 서로 다를 것이다.
한편, 금속 본딩은 일반적으로 금속 물질의 상호 혼합에 의해 형성된다. 그런데, 장벽층은 합금 형성에 유용하지 않을 수 있으며, 합금 형성 온도가 높을 수 있다. 한편, 이미 형성된 합금층은 안정된 상태를 유지하므로, 이 합금층을 다시 금속 본딩을 위해 사용하기 어렵다. 이하에서는 복구용 발광 소자를 본딩하기에 적합한 디스플레이 패널 및 복구용 발광 소자의 본딩 방법에 대해 설명한다.
도 8은 또 다른 실시예에 따른 디스플레이 패널을 설명하기 위한 개략적인 부분 단면도이다. 여기서, 도 8은 도 2의 절취선 A-A'를 따라 취해진 단면에 해당된다.
여기서, 발광 소자(100, 100a)는 앞서 설명한 바와 같이, 마이크로 엘이디로 통칭되는 작은 크기의 엘이디로서, 예를 들어, 500um×500um보다 작은 크기, 나아가, 100um×100um보다 작은 크기를 가질 수 있다. 그러나, 본 개시가 발광 소자(100, 100a)의 크기를 특정 크기에 한정하는 것은 아니다.
회로 기판(110)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 회로 기판(110)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에 있어서, 회로 기판(110)은 배선, 트랜지스터들 및 커패시터들을 포함할 수 있다. 회로 기판(110)은 또한 내부에 배치된 회로에 전기적 접속을 허용하기 위한 패드들을 상면에 가질 수 있다.
복수의 발광 소자들(100, 100a)은 회로 기판(110) 상에 정렬된다. 발광 소자(100)는 집단 전사에 의해 회로 기판(110)에 실장된 양호한 성능의 발광 소자를 나타내고, 발광 소자(100a)는 불량한 발광 소자(100)를 대체한 복구용 발광 소자를 나타낸다. 발광 소자(100a)의 구조는 발광 소자(100)와 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 일 실시예에 있어서, 발광 소자들(100, 100a) 사이의 간격은 발광 소자(100) 하나의 폭보다 넓을 수 있다.
일 실시예에 있어서, 발광 소자(100, 100a)는 특정 색상의 광을 방출하는 서브 픽셀일 수 있으며, 이러한 서브 픽셀들이 하나의 픽셀을 구성할 수 있다. 예를 들어, 청색 LED, 녹색 LED 및 적색 LED가 서로 인접하여 하나의 픽셀을 구성할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(100, 100a)이 각각 다양한 색상의 광을 방출하는 적층 구조를 가질 수도 있다. 예를 들어, 발광 소자들(100 100a) 각각은 청색 LED, 녹색 LED 및 적색 LED가 서로 중첩하도록 적층된 구조를 가질 수 있으며, 따라서, 하나의 발광 소자가 하나의 픽셀을 구성할 수도 있다. 일 실시예에 있어서, 청색 LED와 적색 LED 사이에 녹색 LED가 배치될 수 있다. 다른 실시예에 있어서, 녹색 LED와 적색 LED 사이에 청색 LED가 배치될 수도 있다. 이 경우, 청색 LED의 밝기를 상대적으로 줄일 수 있으며, 녹색 LED의 밝기를 더 증가시킬 수 있어 적색, 녹색 및 청색의 혼합 비율을 쉽게 조절할 수 있다.
발광 소자(100)는 패드들(105)을 가질 수 있으며, 패드들(105)이 회로 기판(110)의 대응하는 패드들(115)에 본딩층(220)을 통해 접착될 수 있다. 본딩층(220)은 예컨대, Sn 또는 In 등의 본딩 물질을 포함할 수 있다. 특히, 본딩층(220)은 Au와 In을 포함하는 합금층일 수 있다.
일 실시예에 있어서, 장벽층(107)은 본딩층(220)과 패드(105) 사이에 배치될 수 있다. 다른 실시예에 있어서, 장벽층(107) 물질이 본딩층(220)과 혼합됨으로써 본딩층(220) 내에 분산될 수 있다.
한편, 패드(115)와 본딩층(220) 사이에 하부 장벽층(121a)이 배치된다. 하부 장벽층(121a)은 패드(115)에 접할 수 있다. 하부 장벽층(121a)은 Ni, Cr, Ti, Ta, Mo, 또는 W을 포함할 수 있다.
하부 장벽층(121a)과 본딩층(220) 사이에 하부 금속층(221a)이 배치될 수 있다. 하부 금속층(221a)은 본딩층(220)으로부터 이격되며, 따라서, 본딩층(220)과 혼합되지 않은 상태로 잔류한다. 하부 금속층(221a)은 Sn 또는 In과 같은 본딩 물질층과 혼합되는 금속층으로서, 예를 들어 Au로 형성될 수 있다. 하부 금속층(221a)은 하부 장벽층(121a)에 접할 수 있다.
하부 금속층(221a)과 본딩층(220) 사이에 상부 장벽층(121b)이 배치될 수 있다. 상부 장벽층(121b)은 Ni, Cr, Ti, Ta, Mo, 또는 W을 포함할 수 있다. 상부 장벽층(121b)은 하부 장벽층(121a)과 동일한 물질의 금속층일 수 있으나, 이에 한정되는 것은 아니다. 본 실시예에 있어서, 상부 장벽층(121b)은 본딩층(220)을 차단하기에 적합한 Ni, Cr, Ti, Ta, Mo 또는 W을 포함할 수 있다. 상부 장벽층(121b)은 본딩층(220)을 차단하여 하부 금속층(221a)이 본딩층(220)과 혼합되는 것을 방지한다. 상부 장벽층(121b)은 하부 금속층(221a)에 접할 수 있다.
한편, 발광 소자(100a)는 패드들(105a)을 가질 수 있으며, 패드들(105a)이 회로 기판(110)의 대응하는 패드들(115)에 본딩층(220a)을 통해 접착될 수 있다. 패드들(105a)은 패드들(105)과 동일한 재료로 형성되고 동일한 층 구조를 가질 수도 있으나, 반드시 이에 한정되는 것은 아니며, 서로 다른 재료로 형성될 수 있으며 또한 다른 층 구조를 가질 수도 있다.
일 실시예에 있어서, 발광 소자(100a)의 상면은 발광 소자(100)의 상면보다 높게 위치할 수 있다. 특히, 본딩층(220a)이 본딩층(220)보다 두꺼울 수 있으며, 또는 패드(105a)가 패드(105)보다 두꺼울 수 있다. 나아가, 본딩층(220a)의 성분은 본딩층(220)의 성분과 유사할 수 있다. 특히, 본딩층(220a)은 하부 금속층(221a)의 금속 성분을 포함한다. 예를 들어, 본딩층(220a)은 Au와 In이 혼합된 합금층일 수 있다. 다만, 본딩층(220a)의 각 성분 함량은 본딩층(220)의 각 성분 함량과 다를 수도 있다.
한편, 패드(105a)와 본딩층(220a) 사이에 장벽층(107a)이 배치될 수 있다. 장벽층(107a)은 장벽층(107)과 동일한 물질의 금속층일 수 있으나, 이에 한정되는 것은 아니다. 또한, 장벽층(107a)의 금속 물질이 본딩층(220a)과 혼합되어 본딩층(220a) 내에 분산될 수도 있다.
일 실시예에 있어서, 패드(115)와 본딩층(220a) 사이에 하부 장벽층(121a)이 잔류할 수 있다. 하부 장벽층(121a)은 특히, Cr, Ti, Ta, Mo 또는 W을 포함할 수 있다. 다른 실시예에 있어서, 하부 장벽층(121a)은 본딩층(220a)과 혼합되어 본딩층(220a) 내에 분산될 수도 있다. 예를 들어, 하부 장벽층(121a)이 Ni로 형성된 경우, Ni은 본딩층(220a) 내에 분산될 수도 있다.
본 실시예에 따르면, 발광 소자(100)의 하부에 하부 금속층(221a)이 잔류하는 반면, 발광 소자(100a)의 하부에 하부 금속층(221a)이 잔류하지 않는 것에 차이가 있다. 따라서, 발광 소자(100)가 본딩 불량으로 제거될 경우, 복구용 발광 소자(100a)를 본딩하기 위해 하부 금속층(221a)을 사용할 수 있다.
도 9a, 도 9b, 도 9c, 도 9d, 및 도 9e는 또 다른 실시예들에 따른 마이크로 엘이디 복구 공정을 설명하기 위한 개략적인 단면도들이다.
도 9a를 참조하면, 회로 기판(110)은 패드들(115)을 갖는다. 패드들(115)은 회로 기판(110) 내의 회로들에 연결되며, 발광 소자(100)를 회로에 연결하는 접점을 제공한다. 회로 기판(110) 상에는 복수의 발광 소자(100)를 실장하기 위해 발광 소자들(100)이 실장될 영역마다 패드들(115)이 배치된다. 패드들(115)은 Au를 포함하는 금속층으로 형성될 수 있다. 예를 들어, 패드들(115)은 Cu/Ni/Au의 다층 구조를 가질 수 있다.
한편, 패드들(115) 상에 하부 장벽층(121a), 하부 금속층(221a), 상부 장벽층(121b), 상부 금속층(221b), 및 본딩 물질층(223)이 제공된다. 하부 장벽층(121a)은 패드(115)와 하부 금속층(221a) 사이에 배치된다.
하부 금속층(221a)은 상부 장벽층(121a)에 의해 상부 금속층(221b)으로부터 분리된다. 하부 금속층(221a)은 상부 금속층(221b)광 동일한 금속층, 예를 들어, Au층으로 형성될 수 있으나, 이에 한정되지는 않는다. 상부 금속층(221b)은 본딩 공정시 본딩 물질층(223)과 혼합되어 합금을 형성하는 금속층으로 형성될 수 있다.
본딩 물질층(223)은 본딩 공정에서 합금을 형성하여 본딩층을 형성하는 물질로 형성된다. 예를 들어, 본딩 물질층(223)은 In층으로 형성될 수 있다. 마이크로 엘이디 기술을 이용한 집단 전사를 위해 일반적으로 본딩 물질층(223)은 패드들(115) 상에 제공된다.
상부 장벽층(121b)은 본딩 물질층(223)의 금속 성분이 하부 금속층(221a)으로 확산되는 것을 방지한다. 상부 장벽층(121b)은 예를 들어 Ni, Cr, Ti, Ta, Mo, W 중 적어도 하나의 금속을 포함할 수 있다. 일 예로, 장벽층(121)은 Cr/Ni 또는 Ti/Ni의 다중층 구조를 가질 수도 있다.
한편, 발광 소자(100)는 패드들(105)을 갖는다. 패드들(105)은 회로 기판(110) 상의 패드들(115)에 대응한다. 패드들(105)은 도시한 바와 같이, 발광 소자(100)로부터 돌출된 범프 패드일 수 있으나, 반드시 돌출된 형상을 가질 필요는 없다. 복수의 발광 소자들(100)이 회로 기판(110) 상의 대응하는 패드들(115)의 위치로 이동될 것이다.
패드들(105) 상에 장벽층(107) 및 금속층(109)이 제공될 수 있다. 금속층(109)은 본딩 물질층(223)과 혼합되어 합금을 형성하는 금속 물질로 형성될 수 있다. 장벽층(107)은 본딩 물질층(223)과 금속층(109)이 합금을 형성하는 동안 패드(105)를 보호한다. 장벽층(107)은 예를 들어 Ni, Cr, Ti, Ta, Mo, W 중 적어도 하나의 금속을 포함할 수 있다.
도 9b를 참조하면, 발광 소자(100)의 금속층들(109)이 도 9a의 본딩 물질층(223) 상에 정렬된 후, 본딩 온도로 열을 가함으로써 본딩층(220)이 형성된다. 상부 금속층(221b), 본딩 물질층(223) 및 금속층(109)이 혼합되어 합금화되어 본딩층(220)을 형성할 수 있다. 따라서, 본딩층(220)은 본딩 물질층(223)의 금속 성분, 상부 금속층(221b)의 금속 성분, 및 금속층(109)의 금속 성분을 포함할 수 있다. 양호한 본딩층(220)을 형성하기 위해, 본딩 물질층(223)의 두께와 상부 금속층(221b) 및 금속층(109)의 두께가 적정 비율로 제어될 수 있다.
본 실시예에 따르면, 상부 장벽층(121b)과 장벽층(107) 사이에 본딩층(220)이 형성된다. 본딩층(120)에 의해 발광 소자(100)가 회로 기판(110)에 안정하게 부착될 수 있다. 상부 장벽층(121b)은 본딩층(220)의 금속 물질이 하부 금속층(221a)으로 확산되는 것을 차단하여 하부 금속층(221a)의 합금화를 방지한다. 다만, 상부 장벽층(121b)의 적어도 일부는 본딩층(220) 내에 혼합되어 분산될 수도 있다.
장벽층(107)은 본딩층(220)의 금속 물질이 패드(105)로 확산되는 것을 차단하여 패드(105)를 보호할 수 있다. 그러나 장벽층(107)의 적어도 일부는 본딩층(220) 내에 혼합되어 분산될 수도 있다.
도 9c를 참조하면, 도 9b를 참조하여 설명한 바와 같이, 발광 소자(100)가 회로 기판(110)에 본딩된 후, 발광 소자(100)의 불량이 검지될 수 있다. 발광 소자(100)의 불량은 예를 들어, 잘못된 본딩에 의해 발생될 수도 있고, 발광 소자(100)의 성능 불량에 의해 발생될 수 있다.
이 경우, 불량한 발광 소자(100)는 회로 기판(110)으로부터 제거된다. 발광 소자(100)가 제거된 후, 잔류하는 본딩층(220)도 함께 제거되며, 장벽층(121b)도 모두 제거될 수 있다. 예를 들어, 본딩층(220) 및 장벽층(121b)은 레이저를 이용하여 제거될 수 있다. 이에 따라, 회로 기판(110) 상에는 발광 소자(100)가 제거된 후에 패드들(115) 상부에 하부 금속층(221a)이 잔류한다.
도 9d를 참조하면, 패드들(115) 상에 복구용 발광 소자(100a)가 제공된다. 복구용 발광 소자(100a)는 불량 발광 소자(100)를 대체하기 위한 것으로, 발광 소자(100)에 요구되는 성능을 가질 수 있다. 나아가, 발광 소자(100a)는 발광 소자(100)의 일반적인 구조와 동일한 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
한편, 발광 소자(100a)는 패드들(105a)을 가질 수 있다. 패드들(105a)은 앞서 설명한 패드들(105)과 재료 및 층 구조에 있어서 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다.
한편, 패드들(105a) 상에 장벽층(107a), 금속층(109a), 및 본딩 물질층(223a)이 제공된다. 장벽층(107a)은 패드(105a)를 보호하기 위해 제공되며, 금속층(109a)은 본딩 물질층(223a)과 함께 본딩층을 형성하기 위해 제공된다.
본딩 물질층(223a)은 Sn 또는 In과 같은 본딩 물질을 포함할 수 있다. 일 실시예에 있어서, 본딩 물질층(223a)은 앞서 설명한 본딩 물질층(223)과 동일하거나 그보다 낮은 융점을 갖는다.
도 9e를 참조하면, 본딩 물질층(223a)이 대응하는 패드들(115) 상에 정렬된 후, 본딩 온도로 열을 가함으로써 본딩층(220a)이 형성된다. 본딩층(220a)에 의해 발광 소자(100a)가 회로 기판(110)에 본딩된다. 본딩층(220a)은 금속층(109a), 하부 금속층(221a), 및 본딩 물질층(223a)이 혼합되어 형성될 수 있다. 나아가, 하부 장벽층(121a) 또는 장벽층(107a)의 금속 물질의 적어도 일부가 본딩층(220a) 내에 혼합될 수도 있다. 본딩층(220a)은 본딩층(220)과 동일한 성분으로 구성될 수 있으나, 다른 성분으로 구성될 수도 있다.
한편, 복구용 발광 소자(100a)를 본딩하는 방법은 앞서 도 5a 내지 도 5e, 또는 도 6a 내지 도 6e를 참조하여 설명한 방법과 유사하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
본 실시예에 따르면, 패드(115) 상에 하부 금속층(221a)과 상부 금속층(221b)이 제공되며, 복구용 발광 소자(100a)를 본딩하기 위해 하부 금속층(221a)을 사용할 수 있어, 복구용 발광 소자(100a)의 접합력을 향상시킬 수 있다.
이상에서, 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (35)

  1. 제1 패드들을 갖는 회로 기판;
    상기 회로 기판 상에 배치되며, 제2 패드들을 갖는 복수의 발광 소자들; 및
    상기 제1 패드들과 상기 제2 패드들을 본딩하는 금속 본딩층을 포함하되,
    상기 복수의 발광 소자들은 적어도 하나의 복구용 발광 소자를 포함하고,
    상기 제1 패드들과 상기 복구용 발광 소자의 제2 패드들을 본딩하는 금속 본딩층은 다른 발광 소자의 제2 패드들과 상기 제1 패드들을 본딩하는 금속 본딩층과 대비하여 두께 또는 성분이 구별되는 디스플레이 패널.
  2. 청구항 1에 있어서,
    상기 복구용 발광 소자의 상면은 다른 발광 소자의 상면보다 높게 위치하는 디스플레이 패널.
  3. 청구항 1에 있어서,
    상기 금속 본딩층은 AuSn, CuSn 또는 In을 포함하는 디스플레이 패널.
  4. 청구항 1에 있어서,
    상기 발광 소자들은 각각 청색광, 녹색광 및 적색광 중 어느 하나의 색상의 광을 방출하는 디스플레이 패널.
  5. 청구항 1에 있어서,
    상기 발광 소자들은 각각 청색광, 녹색광 및 적색광을 모두 방출하도록 구성된 디스플레이 패널.
  6. 회로 기판 상에 전사된 복수의 발광 소자들 중 불량 발광 소자들을 제거하고;
    기판 상에 복구용 발광 소자를 제조하고;
    상기 복구용 발광 소자 상에 본딩 물질층을 형성하고;
    상기 본딩 물질층을 이용하여 상기 복구용 발광 소자를 불량 발광 소자들이 제거된 위치에 본딩하는 것을 포함하는 발광 소자 복구 방법.
  7. 청구항 6에 있어서,
    상기 본딩 물질층은 In을 포함하는 발광 소자 복구 방법.
  8. 청구항 6에 있어서,
    복수의 발광 소자들을 회로 기판 상에 전사하는 것은,
    회로 기판 상의 제1 패드들 상에 본딩 물질층들을 형성하고,
    상기 복수의 발광 소자들을 상기 본딩 물질층들 상에 배치하고,
    상기 본딩 물질층들에 열을 가하여 금속 본딩층들을 형성하는 것을 포함하는 발광 소자 복구 방법.
  9. 청구항 8에 있어서,
    상기 불량 발광 소자들을 제거할 때, 상기 금속 본딩층을 함께 제거하되, 상기 제1 패드들이 잔류하고,
    상기 복구용 발광 소자는 상기 잔류하는 제1 패드들 상에 본딩되는 발광 소자 복구 방법.
  10. 청구항 8에 있어서,
    상기 기판 상에 복수의 복구용 발광 소자들이 함께 제조되고,
    상기 복수의 복구용 발광 소자들 상에 각각 본딩 물질층들이 형성되고,
    상기 복수의 복구용 발광 소자들 중 일부가 임시 기판 상에 전사되고,
    상기 임시 기판 상에 전사된 복구용 발광 소자들이 캐리어 기판에 전사되고,
    상기 캐리어 기판 상의 복구용 발광 소자들이 상기 본딩 물질층들을 이용하여 상기 불량 발광 소자들이 제거된 위치들에 함께 본딩되는 발광 소자 복구 방법.
  11. 청구항 10에 있어서,
    상기 임시 기판 상에 전사된 복구용 발광 소자들은 상기 불량 발광 소자들에 제거된 위치들에 대응하여 배치된 발광 소자 복구 방법.
  12. 청구항 10에 있어서,
    상기 캐리어 기판은 접착 테이프를 포함하고,
    복구용 발광 소자들은 상기 접착 테이프에 전사되는 발광 소자 복구 방법.
  13. 청구항 8에 있어서,
    상기 기판 상에 단일의 복구용 발광 소자가 제공되고,
    상기 기판상의 복구용 발광 소자가 상기 회로 기판 상의 불량 발광 소자가 제거된 위치에 본딩되는 발광 소자 복구 방법.
  14. 청구항 13에 있어서,
    단일의 복구용 발광 소자가 배치된 복수의 기판을 이용하여 상기 회로 기판 상의 복수의 불량 발광 소자들을 복구하는 발광 소자 복구 방법.
  15. 청구항 8에 있어서,
    상기 제1 패드들 상에 본딩 물질층들을 형성하기 전에,
    상기 제1 패드들 상에 장벽 금속층을 형성하는 것을 더 포함하는 발광 소자 복구 방법.
  16. 청구항 15에 있어서,
    상기 금속 본딩층을 제거할 때, 상기 장벽 금속층도 함께 제거되는 발광 소자 복구 방법.
  17. 청구항 15에 있어서,
    상기 장벽 금속층은 하부 장벽 금속층 및 상부 장벽 금속층을 포함하는 발광 소자 복구 방법.
  18. 청구항 17에 있어서,
    상기 금속 본딩층을 제거할 때, 상기 상부 장벽 금속층도 함께 제거되되, 상기 하부 장벽 금속층은 잔류하는 발광 소자 복구 방법.
  19. 디스플레이 패널을 갖는 디스플레이 장치에 있어서,
    상기 디스플레이 패널은
    제1 패드들을 갖는 회로 기판;
    상기 회로 기판 상에 배치되며, 제2 패드들을 갖는 복수의 발광 소자들; 및
    상기 제1 패드들과 상기 제2 패드들을 본딩하는 금속 본딩층을 포함하되,
    상기 복수의 발광 소자들은 적어도 하나의 복구용 발광 소자를 포함하고,
    상기 제1 패드들과 상기 복구용 발광 소자의 제2 패드들을 본딩하는 금속 본딩층은 다른 발광 소자의 제2 패드들과 상기 제1 패드들을 본딩하는 금속 본딩층과 대비하여 두께 또는 성분이 구별되는 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 복구용 발광 소자의 상면은 다른 발광 소자의 상면보다 높게 위치하는 디스플레이 장치.
  21. 제1 패드들을 갖는 회로 기판;
    상기 회로 기판 상에 배치된 복수의 제1 발광 소자;
    상기 제1 발광 소자를 상기 제1 패드들에 본딩하는 제1 금속 본딩층들;
    상기 제1 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층; 및
    상기 하부 장벽층과 상기 제1 금속 본딩층 사이에 배치된 하부 금속층을 포함하고,
    상기 제1 금속 본딩층은 합금층이고, 상기 하부 금속층은 상기 제1 금속 본딩층의 성분과 다른 금속층인 디스플레이 패널.
  22. 청구항 21에 있어서,
    상기 제1 금속 본딩층들은 Au와 In을 포함하고,
    상기 하부 금속층은 Au를 포함하는 디스플레이 패널.
  23. 청구항 21에 있어서,
    상기 하부 금속층은 상기 하부 장벽층에 접하는 디스플레이 패널.
  24. 청구항 21에 있어서,
    상기 제1 금속 본딩층과 상기 하부 금속층 사이에 배치된 상부 장벽층을 더 포함하는 디스플레이 패널.
  25. 청구항 24에 있어서,
    상기 상부 장벽층은 상기 제1 금속 본딩층 및 상기 하부 금속층에 접하는 디스플레이 패널.
  26. 청구항 1에 있어서,
    상기 제1 발광 소자는
    제2 패드들; 및
    상기 제2 패드들 상에 배치된 제3 장벽층들을 포함하며,
    상기 제1 금속 본딩층은 상기 하부 금속층과 상기 제3 장벽층 사이에 배치된 디스플레이 패널.
  27. 청구항 1에 있어서,
    상기 회로 기판 상에 배치된 적어도 하나의 제2 발광 소자; 및
    상기 제2 발광 소자를 상기 제1 패드들에 본딩하는 제2 금속 본딩층들을 더 포함하되,
    상기 제2 금속 본딩층들은 상기 하부 금속층의 금속 원소를 포함하는 디스플레이 패널.
  28. 청구항 27에 있어서,
    상기 제2 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층을 더 포함하되, 상기 하부 장벽층은 상기 제1 패드 및 상기 제2 금속 본딩층에 접하는 디스플레이 패널.
  29. 청구항 28에 있어서,
    상기 제1 금속 본딩층과 상기 하부 금속층 사이에 배치된 상부 장벽층을 더 포함하되,
    상기 상부 장벽층은 상기 제1 금속 본딩층에 접하는 디스플레이 패널.
  30. 청구항 27에 있어서,
    상기 제2 금속 본딩층들은 상기 제1 금속 본딩층들보다 더 두꺼운 디스플레이 패널.
  31. 청구항 27에 있어서,
    상기 제2 발광 소자의 상면은 상기 제1 발광 소자의 상면보다 높게 위치하는 디스플레이 패널.
  32. 청구항 27에 있어서,
    상기 제1 및 제2 발광 소자들은 각각 청색광, 녹색광 및 적색광 중 어느 하나의 색상의 광을 방출하는 디스플레이 패널.
  33. 청구항 27에 있어서,
    상기 제1 및 제2 발광 소자들은 각각 청색광, 녹색광 및 적색광을 모두 방출하도록 구성된 디스플레이 패널.
  34. 디스플레이 패널을 갖는 디스플레이 장치에 있어서,
    상기 디스플레이 패널은
    제1 패드들을 갖는 회로 기판;
    상기 회로 기판 상에 배치된 복수의 제1 발광 소자;
    상기 제1 발광 소자를 상기 제1 패드들에 본딩하는 제1 금속 본딩층들;
    상기 제1 금속 본딩층과 상기 제1 패드 사이에 배치된 하부 장벽층; 및
    상기 하부 장벽층과 상기 제1 금속 본딩층 사이에 배치된 하부 금속층을 포함하고,
    상기 제1 금속 본딩층은 합금층이고, 상기 하부 금속층은 상기 제1 금속 본딩층의 성분과 다른 금속층인 디스플레이 장치.
  35. 청구항 34에 있어서,
    상기 회로 기판 상에 배치된 적어도 하나의 제2 발광 소자; 및
    상기 제2 발광 소자를 상기 제1 패드들에 본딩하는 제2 금속 본딩층들을 더 포함하되,
    상기 제2 금속 본딩층들은 상기 하부 금속층의 금속 원소를 포함하는 디스플레이 장치.
PCT/KR2020/018430 2019-12-17 2020-12-16 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널 WO2021125780A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080087751.5A CN114846602A (zh) 2019-12-17 2020-12-16 发光元件修复方法及包括修复的发光元件的显示面板
JP2022538118A JP2023508014A (ja) 2019-12-17 2020-12-16 発光素子の復元方法および復元された発光素子を含むディスプレイパネル
EP20903706.8A EP4080566A4 (en) 2019-12-17 2020-12-16 METHOD FOR RESTORING LIGHT-EMITTING ELEMENTS AND DISPLAY PANEL WITH RESTORED LIGHT-EMITTING ELEMENTS
KR1020227020535A KR20220115093A (ko) 2019-12-17 2020-12-16 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962949096P 2019-12-17 2019-12-17
US62/949,096 2019-12-17
US202062991189P 2020-03-18 2020-03-18
US62/991,189 2020-03-18
US17/121,651 US11508704B2 (en) 2019-12-17 2020-12-14 Method of repairing light emitting device and display panel having repaired light emitting device
US17/121,651 2020-12-14

Publications (1)

Publication Number Publication Date
WO2021125780A1 true WO2021125780A1 (ko) 2021-06-24

Family

ID=76320509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/018430 WO2021125780A1 (ko) 2019-12-17 2020-12-16 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널

Country Status (6)

Country Link
US (3) US11508704B2 (ko)
EP (1) EP4080566A4 (ko)
JP (1) JP2023508014A (ko)
KR (1) KR20220115093A (ko)
CN (2) CN213878148U (ko)
WO (1) WO2021125780A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031238A (zh) * 2021-10-26 2023-04-28 群创光电股份有限公司 电子装置
CN218123408U (zh) * 2022-05-26 2022-12-23 厦门市芯颖显示科技有限公司 一种显示面板及用于该显示面板的发光元件和背板
CN117597790A (zh) * 2022-06-17 2024-02-23 厦门市芯颖显示科技有限公司 微型电子部件、绑定背板及绑定组件
CN117476850A (zh) * 2022-07-22 2024-01-30 厦门市芯颖显示科技有限公司 一种发光元件、背板及显示面板
WO2024090143A1 (ja) * 2022-10-27 2024-05-02 京セラ株式会社 装置、電気装置および基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263811A1 (en) * 2015-08-18 2017-09-14 Goertek.Inc Repairing method, manufacturing method, device and electronic apparatus of micro-led
KR20190018385A (ko) * 2017-08-14 2019-02-22 삼성전자주식회사 전기 소자 이송 장치
US20190081200A1 (en) * 2017-09-13 2019-03-14 PlayNitride Inc. Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
KR20190102382A (ko) * 2018-02-26 2019-09-04 주식회사 루멘스 마이크로 엘이디 칩들의 재배열 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857801A (en) * 1983-04-18 1989-08-15 Litton Systems Canada Limited Dense LED matrix for high resolution full color video
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2008258459A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 発光装置及びその製造方法
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US8230690B1 (en) * 2008-05-20 2012-07-31 Nader Salessi Modular LED lamp
JPWO2010047021A1 (ja) * 2008-10-24 2012-03-15 パナソニック株式会社 光学ユニットとそれを用いた電子機器
WO2012107971A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置及びその製造方法
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US8803337B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors
CN104752458B (zh) * 2013-12-25 2017-12-22 清华大学 有机发光二极管阵列的制备方法
US9793248B2 (en) * 2014-11-18 2017-10-17 PlayNitride Inc. Light emitting device
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
CN107210293B (zh) * 2014-12-19 2019-12-17 Glo公司 背板上的发光二极管阵列及其制造方法
US10886250B2 (en) * 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10468361B2 (en) * 2015-08-27 2019-11-05 Mikro Mesa Technology Co., Ltd. Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
GB2544335A (en) * 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
US20180019234A1 (en) * 2016-07-13 2018-01-18 Innolux Corporation Display devices and methods for forming the same
US10276764B2 (en) * 2016-12-21 2019-04-30 Glo Ab Micro-lensed light emitting device
US10658346B2 (en) * 2017-03-20 2020-05-19 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices by stacking strata of micro LEDs
TWI658307B (zh) * 2017-10-30 2019-05-01 錼創科技股份有限公司 發光二極體顯示器
TWI650854B (zh) * 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法
US10854801B1 (en) * 2018-04-02 2020-12-01 Facebook Technologies, Llc Bonding strategies for placement of LEDs from multiple carrier substrates
US10325894B1 (en) * 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
US10985046B2 (en) * 2018-06-22 2021-04-20 Veeco Instruments Inc. Micro-LED transfer methods using light-based debonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263811A1 (en) * 2015-08-18 2017-09-14 Goertek.Inc Repairing method, manufacturing method, device and electronic apparatus of micro-led
KR20190018385A (ko) * 2017-08-14 2019-02-22 삼성전자주식회사 전기 소자 이송 장치
US20190081200A1 (en) * 2017-09-13 2019-03-14 PlayNitride Inc. Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
KR20190102382A (ko) * 2018-02-26 2019-09-04 주식회사 루멘스 마이크로 엘이디 칩들의 재배열 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4080566A4 *

Also Published As

Publication number Publication date
CN213878148U (zh) 2021-08-03
US20210183828A1 (en) 2021-06-17
JP2023508014A (ja) 2023-02-28
KR20220115093A (ko) 2022-08-17
US20230387085A1 (en) 2023-11-30
US11508704B2 (en) 2022-11-22
US20230081487A1 (en) 2023-03-16
CN114846602A (zh) 2022-08-02
EP4080566A1 (en) 2022-10-26
EP4080566A4 (en) 2024-01-03
US11749652B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
WO2021125780A1 (ko) 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020218850A1 (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
WO2021125775A1 (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
WO2020231131A1 (en) Light emitting package
EP3406110A1 (en) Display device using semiconductor light emitting device
WO2020036423A1 (ko) 발광 소자
WO2021086026A1 (ko) Led 디스플레이 장치
WO2020231173A1 (en) Led chip package and manufacturing method of the same
WO2020204512A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020080779A1 (en) Light emitting diode and manufacturing method of light emitting diode
WO2021080311A1 (ko) Led 디스플레이 장치
WO2021054702A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
WO2021060878A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2020032394A1 (ko) 디스플레이 장치의 제조 방법
WO2019088660A1 (ko) Led 디스플레이 장치 제조방법
WO2021096099A1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020122694A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021006450A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20903706

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022538118

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020903706

Country of ref document: EP

Effective date: 20220718