WO2021112239A1 - 固体電解コンデンサ - Google Patents

固体電解コンデンサ Download PDF

Info

Publication number
WO2021112239A1
WO2021112239A1 PCT/JP2020/045308 JP2020045308W WO2021112239A1 WO 2021112239 A1 WO2021112239 A1 WO 2021112239A1 JP 2020045308 W JP2020045308 W JP 2020045308W WO 2021112239 A1 WO2021112239 A1 WO 2021112239A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrolytic capacitor
solid electrolytic
resin
resin molded
Prior art date
Application number
PCT/JP2020/045308
Other languages
English (en)
French (fr)
Inventor
順一 粕谷
健一 鴛海
耕治 藤本
和豊 堀尾
智之 谷
克朋 有富
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080084152.8A priority Critical patent/CN114746968B/zh
Priority to JP2021562754A priority patent/JP7501541B2/ja
Publication of WO2021112239A1 publication Critical patent/WO2021112239A1/ja
Priority to US17/832,929 priority patent/US11984272B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/14—Structural combinations or circuits for modifying, or compensating for, electric characteristics of electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other

Definitions

  • the present invention relates to a solid electrolytic capacitor.
  • Patent Document 1 discloses a method for efficiently manufacturing a plurality of solid electrolytic capacitors.
  • Patent Document 1 is efficient by cutting a laminated sheet obtained by laminating a first sheet and a second sheet to produce a plurality of element laminated bodies and forming an external electrode on the element laminated body. Discloses a method for manufacturing a solid electrolytic capacitor.
  • the elements constituting the individual solid electrolytic capacitors are partitioned on the first sheet and the second sheet after cutting, it is required to accurately align the laminated positions of the first sheet and the second sheet. ..
  • a method of laminating a first sheet and a second sheet on a substrate provided with a guide for alignment or the like can be mentioned.
  • the substrate is not removed from the solid electrolytic capacitor produced by such a method, the substrate remains placed at the bottom.
  • a solid electrolytic capacitor with a substrate placed on the bottom is heated by heat treatment such as reflow, the sheet placed closest to the substrate peels off due to the difference in the coefficient of linear expansion between the substrate and the external electrode. Therefore, there is a problem that the equivalent series resistance (ESR) changes before and after reflow.
  • ESR equivalent series resistance
  • an object of the present invention is to provide a solid electrolytic capacitor in which the ESR does not change much before and after reflow.
  • the solid electrolytic capacitor of the present invention has a rectangular resin molded body including an element laminated body, an insulating substrate, and a sealing resin that seals the periphery of the element laminated body, and a first end surface of the resin molded body.
  • a solid electrolytic capacitor including a first external electrode provided and a second external electrode provided on the second end surface of the resin molded body.
  • the first layer and the second layer are laminated.
  • the first layer is provided with a valve acting metal substrate having a dielectric layer formed on its surface and a solid electrolyte layer provided on the dielectric layer, and the second layer is composed of an electrode lead-out layer.
  • the valve acting metal substrate is exposed on the first end surface of the resin molded body, the electrode lead-out layer is exposed on the second end surface of the resin molded body, and the first external electrode is the above.
  • the second external electrode is connected to the valve action metal substrate, and the second external electrode is connected to the electrode lead-out layer.
  • the insulating substrate is arranged at a position adjacent to the dummy layer.
  • FIG. 1 is a perspective view schematically showing an example of the solid electrolytic capacitor of the present invention.
  • FIG. 2 is a sectional view taken along line AA of the solid electrolytic capacitor shown in FIG.
  • FIG. 3 is a cross-sectional view schematically showing another example of the solid electrolytic capacitor of the present invention.
  • FIG. 4 is a cross-sectional view schematically showing still another example of the solid electrolytic capacitor of the present invention.
  • FIG. 5 is a cross-sectional view schematically showing still another example of the solid electrolytic capacitor of the present invention.
  • FIG. 6 is a graph showing the ESR before and after the reflow of sample 1.
  • FIG. 7 is a graph showing the ESR before and after the reflow of sample 2.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more desirable configurations of the present invention described below is also the present invention.
  • the solid electrolytic capacitor of the present invention has a rectangular resin molded body including an element laminated body, an insulating substrate, and a sealing resin that seals the periphery of the element laminated body, and a first end surface of the resin molded body.
  • a solid electrolytic capacitor including a first external electrode provided and a second external electrode provided on the second end surface of the resin molded body.
  • the first layer and the second layer are laminated.
  • the first layer is provided with a valve acting metal substrate having a dielectric layer formed on its surface and a solid electrolyte layer provided on the dielectric layer, and the second layer is composed of an electrode lead-out layer.
  • the valve acting metal substrate is exposed on the first end surface of the resin molded body, the electrode lead-out layer is exposed on the second end surface of the resin molded body, and the first external electrode is the above.
  • the second external electrode is connected to the valve action metal substrate, the second external electrode is connected to the electrode lead-out layer, and a dummy layer that does not contribute to the capacitor capacity is provided on one of the main surfaces in the stacking direction of the element laminate.
  • the insulating substrate is arranged at a position adjacent to the dummy layer.
  • ESR equivalent series resistance
  • the solid electrolytic capacitor of the present invention since a dummy layer that does not contribute to the capacity of the capacitor is provided between the element laminate and the insulating substrate, the ESR of the solid electrolytic capacitor is high even when the dummy layer is peeled off. It does not change. Therefore, the solid electrolytic capacitor of the present invention has little change in ESR before and after reflow.
  • FIG. 1 is a perspective view schematically showing an example of the solid electrolytic capacitor of the present invention
  • FIG. 2 is a sectional view taken along line AA of the solid electrolytic capacitor shown in FIG.
  • FIG. 1 shows a rectangular parallelepiped resin molded body 9 constituting the solid electrolytic capacitor 1.
  • the resin molded body 9 has a length direction (L direction), a width direction (W direction), and a thickness direction (T direction), and has a first end surface 9a and a second end surface 9b facing each other in the length direction. I have.
  • the first external electrode 11 is formed on the first end surface 9a
  • the second external electrode 13 is formed on the second end surface 9b.
  • the resin molded body 9 includes a bottom surface 9c and a top surface 9d facing each other in the thickness direction. Further, the resin molded body 9 includes a first side surface 9e and a second side surface 9f facing each other in the width direction.
  • the surface of the solid electrolytic capacitor or the resin molded body along the length direction (L direction) and the thickness direction (T direction) is referred to as an LT surface, and is referred to as an LT surface in the length direction (L direction) and the width direction.
  • the surface along the (W direction) is called the LW surface
  • the surface along the thickness direction (T direction) and the width direction (W direction) is called the WT surface.
  • the resin molded body 9 has a rectangular parallelepiped shape, and has an upper surface 9d and a lower surface 9c which are LW surfaces, a first side surface 9e and a second side surface 9f which are LT surfaces, and a first end surface 9a and a second end surface which are WT surfaces.
  • An insulating substrate 9g serving as a support substrate is provided on the bottom of the resin molded body 9, and the bottom surface of the insulating substrate 9g is the bottom surface 9c of the resin molded body 9.
  • the insulating substrate is provided for integrating an element laminate formed by laminating a plurality of capacitor elements, and is preferably made of a glass epoxy resin.
  • the resin molded body 9 has an R (radius of curvature) chamfered at the corners formed by barrel polishing after the resin molding.
  • R radius of curvature
  • it is softer than a ceramic body and it is difficult to form R at the corners by barrel polishing, but R can be reduced by adjusting the composition, particle size, shape, barrel processing time, etc. of the media. Can be formed.
  • the resin molded body 9 is composed of an element laminate 30, a dummy layer 40a, an insulating substrate 50, and a sealing resin 8 that seals the periphery of the element laminate 30.
  • the element laminate 30 is formed by laminating the first layer 5 and the second layer 7. Since the capacitor element 20 is composed of the first layer 5 and the second layer 7, it can be said that the element laminate 30 is a laminate of the capacitor elements 20.
  • the laminated first layer 5 and the second layer 7 may be bonded to each other via a conductive adhesive (not shown).
  • the first external electrode 11 is formed on the first end surface 9a of the resin molded body 9, and the first external electrode 11 is electrically connected to the valve acting metal substrate 5a exposed from the first end surface 9a.
  • a second external electrode 13 is formed on the second end surface 9b of the resin molded body 9, and the second external electrode 13 is electrically connected to an electrode lead-out layer 7a exposed from the second end surface 9b.
  • the end portion of the valve acting metal substrate 5a constituting the capacitor element 20 on the second end surface 9b side is sealed with the sealing resin 8, and the valve acting metal substrate 5a and the solid electrolyte layer 5c or the conductive layer 5d are separated from each other. Not in direct contact.
  • the first external electrode and the second external electrode are collectively referred to as an external electrode.
  • the first layer 5 has a valve acting metal substrate 5a at the center, and has a porous layer (not shown) such as an etching layer on the surface.
  • a dielectric layer 5b is provided on the surface of the porous layer.
  • a solid electrolyte layer 5c is further provided on the dielectric layer 5b.
  • a conductive layer 5d is further provided on the solid electrolyte layer 5c.
  • the first layer 5 is drawn out to the first end surface 9a of the resin molded body 9 and is electrically connected to the first external electrode 11.
  • the valve action metal substrate is made of a valve action metal exhibiting a so-called valve action.
  • the valve acting metal include simple metals such as aluminum, tantalum, niobium, titanium and zirconium, and alloys containing these metals. Among these, aluminum or an aluminum alloy is preferable.
  • the shape of the valve acting metal substrate is not particularly limited, but it is preferably flat, more preferably foil.
  • the surface of the valve acting metal substrate is provided with a porous portion.
  • the porous portion is provided on the surface of the valve acting metal substrate, the specific surface area of the valve acting metal substrate can be increased to increase the capacitance of the solid electrolytic capacitor.
  • the porous portion include an etching layer formed on the surface of the valve acting metal substrate and a porous layer formed by printing and sintering on the surface of the valve acting metal substrate.
  • the valve acting metal is aluminum or an aluminum alloy, an etching layer is preferable, and when titanium or a titanium alloy is used, a porous layer is preferable.
  • the thickness of the valve acting metal substrate is not particularly limited, but the thickness of the portion excluding the porous portion is preferably 5 ⁇ m or more and 100 ⁇ m or less.
  • the thickness of the porous portion (thickness on one side) is preferably 5 ⁇ m or more and 200 ⁇ m or less.
  • the dielectric layer formed on the surface of the porous portion is porous reflecting the surface state of the porous portion, and has a fine uneven surface shape.
  • the dielectric layer is preferably made of an oxide film of the valve acting metal.
  • the dielectric layer is preferably made of an oxide film of the valve acting metal.
  • an aluminum foil is used as a valve acting metal substrate, oxidation to form a dielectric layer by anodic oxidation in an aqueous solution containing boric acid, phosphoric acid, adipic acid, or a sodium salt or ammonium salt thereof.
  • a film can be formed.
  • the dielectric layer is formed along the surface of the porous layer to form pores (recesses).
  • the thickness of the dielectric layer is designed according to the withstand voltage and capacitance required for the solid electrolytic capacitor, but is preferably 10 nm or more, and preferably 100 nm or less.
  • a chemical conversion foil that has been subjected to a chemical conversion treatment in advance may be used as the valve acting metal substrate on which the dielectric layer is formed on the surface.
  • Examples of the material constituting the solid electrolyte layer include conductive polymers having pyrroles, thiophenes, anilines and the like as skeletons.
  • Examples of the conductive polymer having thiophenes as a skeleton include PEDOT [poly (3,4-ethylenedioxythiophene)], and PEDOT: PSS complexed with polystyrene sulfonic acid (PSS) as a dopant. It may be.
  • a treatment liquid containing a monomer such as 3,4-ethylenedioxythiophene is used to form a polymer film such as poly (3,4-ethylenedioxythiophene) on the surface of the dielectric layer. It is formed by a method, a method of applying a dispersion of a polymer such as poly (3,4-ethylenedioxythiophene) to the surface of a dielectric layer and drying it.
  • a treatment liquid containing a monomer such as 3,4-ethylenedioxythiophene is used to form a polymer film such as poly (3,4-ethylenedioxythiophene) on the surface of the dielectric layer. It is formed by a method, a method of applying a dispersion of a polymer such as poly (3,4-ethylenedioxythiophene) to the surface of a dielectric layer and drying it.
  • the solid electrolyte layer can be formed in a predetermined region by applying the above-mentioned treatment liquid or dispersion liquid onto the dielectric layer by sponge transfer, screen printing, spray coating, dispenser, inkjet printing or the like.
  • the thickness of the solid electrolyte layer is preferably 2 ⁇ m or more, and preferably 20 ⁇ m or less.
  • the conductive layer is provided to electrically and mechanically connect the solid electrolyte layer and the electrode extraction layer.
  • it is preferably a carbon layer, a graphene layer or a silver layer formed by applying a conductive paste such as a carbon paste, a graphene paste or a silver paste.
  • a conductive paste such as a carbon paste, a graphene paste or a silver paste.
  • it may be a composite layer in which a silver layer is provided on the carbon layer or the graphene layer, or a mixed layer in which the carbon paste or the graphene paste and the silver paste are mixed.
  • the conductive layer can be formed by forming a conductive paste such as carbon paste on the solid electrolyte layer by sponge transfer, screen printing, spray coating, dispenser, inkjet printing, or the like. It is preferable to laminate the electrode drawing layer in the next step in a viscous state before the conductive layer is dried.
  • the thickness of the conductive layer is preferably 2 ⁇ m or more, and preferably 20 ⁇ m or less.
  • a conductive adhesive layer may be provided on the conductive layer.
  • the material constituting the conductive adhesive layer include a mixture of an insulating resin such as an epoxy resin and a phenol resin and conductive particles such as carbon and silver.
  • the second layer 7 is composed of an electrode lead-out layer 7a.
  • the electrode lead-out layer 7a is drawn out to the second end surface 9b of the resin molded body 9 and electrically connected to the second external electrode 13.
  • the electrode lead-out layer is preferably made of at least one metal foil selected from the group consisting of Al, Cu, Ag and alloys containing these metals as main components.
  • the electrode lead-out layer is made of the above metal foil, the resistance value of the electrode lead-out layer can be reduced, and the ESR can be reduced.
  • a metal foil having a surface coated with carbon or titanium by a film forming method such as sputtering or vapor deposition may be used as the electrode lead-out layer. It is more preferable to use carbon-coated Al foil.
  • the thickness of the electrode lead-out layer is not particularly limited, but is preferably 20 ⁇ m or more, and preferably 50 ⁇ m or less, from the viewpoint of handling in the manufacturing process, miniaturization, and reduction of ESR.
  • the electrode lead-out layer is preferably made of at least one metal foil selected from the group consisting of aluminum, copper, silver and alloys containing these metals as main components.
  • the electrode lead-out layer is made of the above metal foil, the resistance value of the electrode lead-out layer can be reduced, and the ESR can be reduced.
  • the thickness of the electrode lead-out layer is not particularly limited, but from the viewpoint of reducing ESR, it is preferably 5 ⁇ m or more and 100 ⁇ m or less.
  • a roughened surface is formed on the surface of the electrode lead-out layer.
  • the adhesion between the electrode lead-out layer and the conductive adhesive layer or the adhesion between the electrode lead-out layer and another conductive layer is improved. ESR can be reduced.
  • the method for forming the roughened surface is not particularly limited, and the roughened surface may be formed by etching or the like. In particular, when aluminum is used, it is preferable to apply carbon coating or titanium coating to the roughened surface (etching treatment) in order to reduce the resistance.
  • a coat layer made of an anchor coating agent may be formed on the surface of the electrode lead-out layer.
  • a coat layer made of an anchor coating agent is formed on the surface of the electrode lead-out layer, the adhesion between the electrode lead-out layer and the solid electrolyte layer or the adhesion between the electrode lead-out layer and another conductive layer is improved. Therefore, the ESR can be reduced.
  • a dummy layer 40a is provided on one main surface of the element laminate 30 in the stacking direction.
  • the dummy layer is a layer that does not contribute to the capacitance of the capacitor.
  • the dummy layer 40a was formed on the surface of the valve acting metal substrate 5a exposed on the second end surface 9b of the resin molded body 9, the dielectric layer 5b formed on the surface of the valve acting metal substrate 5a, and the surface of the dielectric layer 5b. It is composed of a solid electrolyte layer 5c and a conductive layer 5d formed on the surface of the solid electrolyte layer 5c. Since the valve acting metal substrate 5a constituting the dummy layer 40a is connected to the facing electrode lead-out layer 7a through the second external electrode 13, it does not contribute to the capacitor capacity.
  • the insulating substrate 50 is arranged at a position adjacent to the dummy layer 40a.
  • the insulating substrate is made of an insulating material. Examples of the insulating material include galaepo resin, glass composite, phenol resin, polyimide resin, polyamide resin, fluororesin, polyphenylene oxide (PPO) resin, bismaleimide triazine (BT) resin and the like.
  • the average coefficient of linear expansion of the insulating substrate in the direction along the stacking direction of the element laminate and in the temperature range from 20 ° C. to 260 ° C. is 80 [ppm / K] or more and 160 [ppm / K] or less. Is preferable.
  • the layer (first layer or second layer) arranged at the position closest to the insulating substrate is peeled off by the reflow process, and the ESR is likely to change.
  • a dummy layer that does not contribute to the capacitance of the capacitor is peeled off, so that a change in ESR can be suppressed.
  • the sealing resin 8 seals the periphery of the element laminate 30.
  • the surface on which the valve acting metal substrate is exposed is the first end surface of the resin molded body.
  • the surface where the electrode lead-out layer is exposed is the second end surface of the resin molded body.
  • the surface opposite to the surface on which the dummy layer and the insulating substrate are arranged is sealed with a sealing resin.
  • the periphery of the dummy layer may be covered with a sealing resin, if necessary.
  • the sealing resin contains at least a resin, preferably a resin and a filler.
  • the resin contained in the sealing resin include epoxy resin, phenol resin, polyimide resin, silicone resin, polyamide resin, liquid crystal polymer and the like.
  • the filler contained in the sealing resin include silica particles, alumina particles, and metal particles.
  • the maximum diameter of the filler is preferably smaller than the minimum thickness of the electrode lead-out layer from the viewpoint of ensuring the filling property of the sealing resin.
  • the maximum diameter of the filler contained in the sealing resin is preferably in the range of, for example, 30 ⁇ m or more and 40 ⁇ m or less.
  • a resin mold such as a compression mold or a transfer mold
  • a compression mold it is preferable to use a compression mold.
  • a molding method such as a dispensing method or a printing method. It is preferable that the element laminate, the dummy layer and the insulating substrate are sealed with a sealing resin by a compression mold to obtain a resin molded body.
  • the color scheme of the sealing resin is not particularly limited, but it is preferable to use a color scheme different from that of the insulating substrate. If the colors of the sealing resin and the insulating substrate are different, the sealing resin and the insulating substrate can be visually separated, and the state of the sealing resin and the insulating substrate can be easily confirmed.
  • the first external electrode and the second external electrode can be formed by, for example, plating, sputtering, dip coating, printing, or the like.
  • plating Zn / Ag / Ni layer, Ag / Ni layer, Ni layer, Zn / Ni / Au layer, Ni / Au layer, Zn / Ni / Cu layer, Ni / Cu layer, etc. are used as the plating layer. can do. It is preferable to further form, for example, a Cu plating layer, a Ni plating layer, and a Sn plating layer in this order (or except for a part) on these plating layers.
  • the average linear expansion coefficient of the first external electrode and the second external electrode in the direction along the stacking direction of the element laminate and in the temperature range of 20 ° C. to 260 ° C. is 5 [ppm / K] or more, 80. It is preferably [ppm / K] or less.
  • the solid electrolytic capacitor of the present invention can suppress this change in ESR, although the problem that delamination occurs in the element laminate and the ESR changes is likely to occur.
  • the average coefficient of linear expansion of the insulating substrate is an average value of the coefficient of linear expansion from 20 ° C. to 260 ° C., which is measured in accordance with JIS C 6481 (1996).
  • the coefficient of linear expansion of the materials of the first external electrode and the second external electrode is an average value of the coefficient of linear expansion at 20 ° C. to 260 ° C. measured by thermomechanical analysis (TMA).
  • the difference in linear expansion coefficient is preferably 50 [ppm / K] or more.
  • Examples of the dummy layer constituting the solid electrolytic capacitor of the present invention will be described.
  • Examples of the dummy layer other than the configuration shown in FIG. 2 include an insulating sheet, a valve acting metal substrate having a dielectric layer formed on the surface but no solid electrolyte layer formed on the surface of the dielectric layer, and resin molding. Examples thereof include an electrode lead-out layer exposed on the first end surface of the body.
  • FIG. 3 is a cross-sectional view schematically showing another example of the solid electrolytic capacitor of the present invention.
  • the solid electrolytic capacitor 2 shown in FIG. 3 has a resin molded body 9 composed of an element laminate 30, a dummy layer 40b, an insulating substrate 50, and a sealing resin 8 that seals the periphery of the element laminate 30. Since the dummy layer 40b is composed of an insulating sheet and is not electrically connected to the first external electrode and the second external electrode, it does not contribute to the capacitance of the capacitor.
  • Examples of the material constituting the insulating sheet include epoxy resin, polyimide resin, fluororesin, polyamide resin, silicon resin, liquid crystal polymer and the like.
  • the material constituting the insulating sheet may be the same material as the insulating substrate and the sealing resin described later.
  • FIG. 4 is a cross-sectional view schematically showing still another example of the solid electrolytic capacitor of the present invention.
  • the solid electrolytic capacitor 3 shown in FIG. 4 has a resin molded body 9 composed of an element laminate 30, a dummy layer 40c, an insulating substrate 50, and a sealing resin 8 that seals the periphery of the element laminate 30.
  • the dummy layer 40c includes a valve acting metal substrate 5a, a dielectric layer 5b formed on the surface thereof, and a conductive layer 5d formed on the dielectric layer 5b.
  • the dielectric layer 5b is formed on the surface of the valve acting metal substrate 5a, but since the solid electrolyte layer is not formed on the surface of the dielectric layer 5b, it faces the electrode lead-out layer 7a. Does not contribute to the capacitance of the capacitor.
  • FIG. 5 is a cross-sectional view schematically showing still another example of the solid electrolytic capacitor of the present invention.
  • the solid electrolytic capacitor 4 shown in FIG. 5 has a resin molded body 9 composed of an element laminate 30, a dummy layer 40d, an insulating substrate 50, and a sealing resin 8 that seals the periphery of the element laminate 30.
  • the solid electrolytic capacitor 4 is different from the solid electrolytic capacitor 1, the solid electrolytic capacitor 2 and the solid electrolytic capacitor 3 shown in FIGS. 2, 3 and 4, and the first solid electrolytic capacitor 4 is located on the bottommost side (dummy layer side) of the element laminate 30.
  • the dummy layer 40d is composed of an electrode lead-out layer 7a exposed on the first end surface 9a of the resin molded body 9.
  • the electrode lead-out layer 7a constituting the dummy layer 40d faces the first layer 5, but does not contribute to the capacitor capacity because it is electrically connected to the facing first layer 5 through the first external electrode 11.
  • the outer (insulating substrate side) layer is arranged.
  • the first layer (the first layer far from the insulating substrate) is the first layer. It faces the two layers and contributes to the capacity of the capacitor.
  • the second layer (the first layer adjacent to the insulating substrate) of the second layer does not have the opposite second layer, it does not contribute to the capacitor capacity.
  • the first layer of the second layer becomes a dummy layer.
  • the case where the second layer is continuously arranged on the insulating substrate side of the element laminate is the same as the case of the first layer, and the second layer of the first layer contributes to the capacity of the capacitor, but the second layer.
  • the second layer is a dummy layer.
  • the solid electrolytic capacitor of the present invention can be manufactured, for example, by the following method.
  • a valve-acting metal substrate such as an aluminum foil having a porous layer such as an etching layer on the surface is prepared, and the surface of the porous layer is anodized to form a dielectric layer.
  • a solid electrolyte layer is formed on the dielectric layer by screen printing, and then a carbon layer to be a conductive layer is formed on the solid electrolyte layer by screen printing to prepare the first layer. Further, an electrode lead-out layer to be a second layer is arranged on the carbon layer of the first layer.
  • a capacitor element is obtained by the above process.
  • a plurality of capacitor elements are laminated to form an element laminate, which is laminated together with a dummy layer and an insulating substrate, and then sealed with a sealing resin by a compression mold to obtain a resin molded body.
  • the element laminate is preferably manufactured on an insulating substrate as a support substrate.
  • Examples of the method for producing the element laminate on the insulating substrate include a method in which a dummy layer is first laminated on the insulating substrate and a capacitor element is laminated on the dummy layer. At this time, instead of stacking the capacitor elements, the first layer and the second layer may be laminated alternately.
  • a first external electrode and a second external electrode are formed on the first end surface and the second end surface of the resin molded body.
  • the solid electrolytic capacitor of the present invention can be obtained by the above steps.
  • sample 1 The element laminate, dummy layer, and insulating substrate having the configurations shown in FIGS. 1 and 2 were sealed with a sealing resin containing an epoxy resin and silica particles to obtain a resin molded body.
  • An electrode lead-out layer which is a second layer, is arranged on the bottommost side (dummy layer side) of the element laminate.
  • a dummy layer is arranged on the bottom surface of the element laminate.
  • the dummy layer is configured such that a dielectric layer is formed on the surface of the valve acting metal substrate, and a solid electrolyte layer and a conductive layer are arranged in this order on the surface of the dummy layer. It is exposed not on the first end face but on the second end face.
  • electrolytic Ni plating, electroless Ni plating, and electrolytic Sn plating were applied to the first end face and the second end face of the resin molded body in this order to form the first external electrode and the second external electrode.
  • the average coefficient of linear expansion of the first external electrode and the second external electrode in the direction along the stacking direction of the element laminate was 30 ppm / K to 60 ppm / K, respectively.
  • As the insulating substrate CS-3356S manufactured by Risho Kogyo Co., Ltd. [Linear expansion coefficient ⁇ 2 : 160 ppm / K in the direction along the stacking direction of the element laminate] was used.
  • Sample 2 was prepared in the same procedure as Sample 1 except that the dummy layer was not arranged.
  • FIG. 6 is a graph showing the ESR before and after the reflow of the sample 1
  • FIG. 7 is a graph showing the ESR before and after the reflow of the sample 2.
  • the horizontal axis is the ESR before reflow
  • the vertical axis is the ESR after reflow. Therefore, in FIGS. 6 and 7, the points above the line with the slope 1 shown by the thick line indicate that the ESR is increased by the reflow. From FIGS. 6 and 7, it can be seen that the sample 1 which is the solid electrolytic capacitor of the present invention has less change in ESR before and after the reflow as compared with the sample 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明の固体電解コンデンサ（１）は、素子積層体（３０）と、絶縁基板（５０）と、上記素子積層体（３０）の周囲を封止する封止樹脂（８）とを備える直方体状の樹脂成形体（９）と、上記樹脂成形体（９）の第１端面（９ａ）に設けられる第１外部電極（１１）と、上記樹脂成形体（９）の第２端面（９ｂ）に設けられる第２外部電極（１３）と、を備える固体電解コンデンサ（１）であって、上記素子積層体（３０）においては、第１層（５）及び第２層（７）が積層され、上記第１層（５）は、表面に誘電体層（５ｂ）が形成された弁作用金属基体（５ａ）、及び、上記誘電体層（５ｂ）上に設けられた固体電解質層（５ｃ）を備え、上記第２層（７）は、電極引き出し層（７ａ）からなり、上記樹脂成形体（９）の上記第１端面（９ａ）には、上記弁作用金属基体（５ａ）が露出し、上記樹脂成形体（９）の上記第２端面（９ｂ）には、上記電極引き出し層（７ａ）が露出し、上記第１外部電極（１１）は、上記弁作用金属基体（５ａ）に接続され、上記第２外部電極（１３）は、上記電極引き出し層（７ａ）に接続され、上記素子積層体（３０）の積層方向のいずれか一方の主面には、コンデンサ容量に寄与しないダミー層（４０ａ）が設けられており、上記絶縁基板（５０）は、上記ダミー層（４０ａ）と隣接する位置に配置されている、ことを特徴とする。

Description

固体電解コンデンサ
　本発明は、固体電解コンデンサに関する。
　特許文献１には、複数の固体電解コンデンサを効率良く製造する方法が開示されている。
特開２０１９－７９８６６号公報
　特許文献１は、第１のシートと第２のシートを積層して得られた積層シートを切断して複数個の素子積層体を作製し、素子積層体に外部電極を形成することによって、効率的に固体電解コンデンサを作製する方法を開示している。
　第１のシート及び第２のシートには、切断後に個々の固体電解コンデンサを構成する要素が区画されているため、第１のシートと第２のシートの積層位置を正確に合わせることが求められる。
　そのような方法としては、例えば、位置合わせ用のガイド等を備えた基板上に第１のシート及び第２のシートを積層していく方法が挙げられる。
　このような方法で作製された固体電解コンデンサから基板を除去しない場合、底部に基板が配置されたままとなる。底部に基板が配置された固体電解コンデンサは、リフロー等の熱処理によって加熱されると、基板と外部電極の線膨張係数の差に起因して、基板に最も近い位置に配置されるシートが剥離してしまい、リフロー前後で等価直列抵抗（ＥＳＲ）が変化してしまうという問題があった。
　そこで、本発明は、リフロー前後でＥＳＲの変化が少ない固体電解コンデンサを提供することを目的とする。
　本発明の固体電解コンデンサは、素子積層体と、絶縁基板と、上記素子積層体の周囲を封止する封止樹脂とを備える直方体状の樹脂成形体と、上記樹脂成形体の第１端面に設けられる第１外部電極と、上記樹脂成形体の第２端面に設けられる第２外部電極と、を備える固体電解コンデンサであって、上記素子積層体においては、第１層及び第２層が積層され、上記第１層は、表面に誘電体層が形成された弁作用金属基体、及び、上記誘電体層上に設けられた固体電解質層を備え、上記第２層は、電極引き出し層からなり、上記樹脂成形体の上記第１端面には、上記弁作用金属基体が露出し、上記樹脂成形体の上記第２端面には、上記電極引き出し層が露出し、上記第１外部電極は、上記弁作用金属基体に接続され、上記第２外部電極は、上記電極引き出し層に接続され、上記素子積層体の積層方向のいずれか一方の主面には、コンデンサ容量に寄与しないダミー層が設けられており、上記絶縁基板は、上記ダミー層と隣接する位置に配置されている、ことを特徴とする。
　本発明によれば、リフロー前後でＥＳＲの変化が少ない固体電解コンデンサを提供することができる。
図１は、本発明の固体電解コンデンサの一例を模式的に示す斜視図である。 図２は、図１に示す固体電解コンデンサのＡ－Ａ線断面図である。 図３は、本発明の固体電解コンデンサの別の一例を模式的に示す断面図である。 図４は、本発明の固体電解コンデンサのさらに別の一例を模式的に示す断面図である。 図５は、本発明の固体電解コンデンサのさらに別の一例を模式的に示す断面図である。 図６は、試料１のリフロー前後のＥＳＲを示すグラフである。 図７は、試料２のリフロー前後のＥＳＲを示すグラフである。
　以下、本発明の固体電解コンデンサについて説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［固体電解コンデンサ］
　本発明の固体電解コンデンサは、素子積層体と、絶縁基板と、上記素子積層体の周囲を封止する封止樹脂とを備える直方体状の樹脂成形体と、上記樹脂成形体の第１端面に設けられる第１外部電極と、上記樹脂成形体の第２端面に設けられる第２外部電極と、を備える固体電解コンデンサであって、上記素子積層体においては、第１層及び第２層が積層され、上記第１層は、表面に誘電体層が形成された弁作用金属基体、及び、上記誘電体層上に設けられた固体電解質層を備え、上記第２層は、電極引き出し層からなり、上記樹脂成形体の上記第１端面には、上記弁作用金属基体が露出し、上記樹脂成形体の上記第２端面には、上記電極引き出し層が露出し、上記第１外部電極は、上記弁作用金属基体に接続され、上記第２外部電極は、上記電極引き出し層に接続され、上記素子積層体の積層方向のいずれか一方の主面には、コンデンサ容量に寄与しないダミー層が設けられており、上記絶縁基板は、上記ダミー層と隣接する位置に配置されている、ことを特徴とする。
　特許文献１に記載された方法において積層位置の寸法を高めるために基板を使用した場合に得られる、底部に基板が配置された固体電解コンデンサは、リフロー等の熱処理によって加熱されると、基板と外部電極の線膨張係数の差に起因して、基板に最も近い位置に配置されるシートが剥離してしまい、リフロー前後で等価直列抵抗（ＥＳＲ）が変化してしまう。
　一方、本発明の固体電解コンデンサでは、コンデンサ容量に寄与しないダミー層が素子積層体と絶縁基板との間に設けられているため、ダミー層が剥離した場合であっても固体電解コンデンサのＥＳＲは変化しない。そのため、本発明の固体電解コンデンサは、リフロー前後でＥＳＲの変化が少ない。
　本発明の固体電解コンデンサの一例について、図１及び図２を参照しながら説明する。
　図１は、本発明の固体電解コンデンサの一例を模式的に示す斜視図であり、図２は、図１に示す固体電解コンデンサのＡ－Ａ線断面図である。
　図１には固体電解コンデンサ１を構成する直方体状の樹脂成形体９を示している。
　樹脂成形体９は、長さ方向（Ｌ方向）、幅方向（Ｗ方向）、厚さ方向（Ｔ方向）を有しており、長さ方向に対向する第１端面９ａ及び第２端面９ｂを備えている。第１端面９ａには第１外部電極１１が形成され、第２端面９ｂには第２外部電極１３が形成されている。
　樹脂成形体９は、厚さ方向に対向する底面９ｃ及び上面９ｄを備えている。
　また、樹脂成形体９は、幅方向に対向する第１側面９ｅ及び第２側面９ｆを備えている。
　なお、本明細書においては、固体電解コンデンサ又は樹脂成形体の長さ方向（Ｌ方向）及び厚さ方向（Ｔ方向）に沿う面をＬＴ面といい、長さ方向（Ｌ方向）及び幅方向（Ｗ方向）に沿う面をＬＷ面といい、厚さ方向（Ｔ方向）及び幅方向（Ｗ方向）に沿う面をＷＴ面という。
　樹脂成形体９は、直方体状を有し、ＬＷ面となる上面９ｄ、底面９ｃと、ＬＴ面となる第１側面９ｅ、第２側面９ｆと、ＷＴ面となる第１端面９ａ及び第２端面９ｂを有する。
　樹脂成形体９の底部には支持基板となる絶縁基板９ｇが設けられていて、絶縁基板９ｇの底部表面が樹脂成形体９の底面９ｃとなっている。
　絶縁基板は複数のコンデンサ素子を積層してなる素子積層体を一体化させるために設けられたものであり、ガラエポ樹脂からなることが好ましい。
　樹脂成形体９は、樹脂モールド後のバレル研磨により、角部に面取りとなるＲ（曲率半径）が形成されている。樹脂成形体の場合、セラミック素体に比べて柔らかく、バレル研磨による角部のＲの形成が難しいが、メディアの組成や粒径、形状、バレルの処理時間等を調整することにより、Ｒを小さくして形成することができる。
　図２に示すように、樹脂成形体９は、素子積層体３０、ダミー層４０ａ及び絶縁基板５０並びに素子積層体３０の周囲を封止する封止樹脂８からなる。
　素子積層体３０は、第１層５と第２層７とが積層されてなる。
　第１層５と第２層７によってコンデンサ素子２０が構成されているため、素子積層体３０は、コンデンサ素子２０が積層されたものであるともいえる。
　素子積層体３０において、積層された第１層５及び第２層７の間は、導電性接着剤（図示しない）を介して互いに接合されていてもよい。
　樹脂成形体９の第１端面９ａに第１外部電極１１が形成されていて、第１外部電極１１は第１端面９ａから露出する弁作用金属基体５ａと電気的に接続されている。
　樹脂成形体９の第２端面９ｂに第２外部電極１３が形成されていて、第２外部電極１３は第２端面９ｂから露出する電極引き出し層７ａと電気的に接続されている。
　コンデンサ素子２０を構成する弁作用金属基体５ａの第２端面９ｂ側の端部は、封止樹脂８により封止されており、弁作用金属基体５ａと、固体電解質層５ｃ又は導電層５ｄとは直接接触していない。一方、弁作用金属基体５ａの第２端面９ｂ側の端部が誘電体層５ｂで覆われているなど、絶縁処理が施されている場合には、弁作用金属基体５ａの第２端面９ｂ側の端部が、固体電解質層５ｃ及び導電層５ｄで覆われていてもよい。
　第１外部電極及び第２外部電極をまとめて、単に外部電極ともいう。
［第１層］
　第１層５は、弁作用金属基体５ａを中心に有し、エッチング層等の多孔質層（図示しない）を表面に有している。多孔質層の表面には誘電体層５ｂが設けられている。誘電体層５ｂ上にはさらに、固体電解質層５ｃが設けられている。固体電解質層５ｃ上にはさらに導電層５ｄが設けられている。
　第１層５は、樹脂成形体９の第１端面９ａに引き出されて第１外部電極１１に電気的に接続される。
　弁作用金属基体は、いわゆる弁作用を示す弁作用金属からなる。弁作用金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム等の金属単体、又は、これらの金属を含む合金等が挙げられる。これらの中では、アルミニウム又はアルミニウム合金が好ましい。
　弁作用金属基体の形状は特に限定されないが、平板状であることが好ましく、箔状であることがより好ましい。
　弁作用金属基体の表面には、多孔質部が設けられていることが好ましい。
　弁作用金属基体の表面に多孔質部が設けられていると、弁作用金属基体の比表面積を大きくして、固体電解コンデンサの静電容量を高めることができる。
　多孔質部としては、弁作用金属基体の表面に形成されたエッチング層、弁作用金属基体の表面に印刷、焼結により形成された多孔質層が挙げられる。弁作用金属がアルミニウム又はアルミニウム合金の場合はエッチング層が好ましく、チタン又はチタン合金の場合は多孔質層であることが好ましい。
　弁作用金属基体の厚みは特に限定されないが、多孔質部を除く部分の厚みは、５μｍ以上、１００μｍ以下であることが好ましい。また、多孔質部の厚み（片面の厚み）は、５μｍ以上、２００μｍ以下であることが好ましい。
　多孔質部の表面に形成される誘電体層は、多孔質部の表面状態を反映して多孔質になっており、微細な凹凸状の表面形状を有している。誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。
　誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。例えば、弁作用金属基体としてアルミニウム箔が用いられる場合、ホウ酸、リン酸、アジピン酸、又は、それらのナトリウム塩、アンモニウム塩等を含む水溶液中で陽極酸化することにより、誘電体層となる酸化皮膜を形成することができる。
　誘電体層は多孔質層の表面に沿って形成されることにより細孔（凹部）が形成されている。誘電体層の厚さは固体電解コンデンサに要求される耐電圧、静電容量に合わせて設計されるが、１０ｎｍ以上であることが好ましく、１００ｎｍ以下であることが好ましい。
　また、製造効率を高める観点から、誘電体層が表面に形成された弁作用金属基体として、予め化成処理が施された化成箔を用いてもよい。
　固体電解質層を構成する材料としては、例えば、ピロール類、チオフェン類、アニリン類等を骨格とした導電性高分子等が挙げられる。チオフェン類を骨格とする導電性高分子としては、例えば、ＰＥＤＯＴ［ポリ（３，４－エチレンジオキシチオフェン）］が挙げられ、ドーパントとなるポリスチレンスルホン酸（ＰＳＳ）と複合化させたＰＥＤＯＴ：ＰＳＳであってもよい。
　固体電解質層は、例えば、３，４－エチレンジオキシチオフェン等のモノマーを含む処理液を用いて、誘電体層の表面にポリ（３，４－エチレンジオキシチオフェン）等の重合膜を形成する方法や、ポリ（３，４－エチレンジオキシチオフェン）等のポリマーの分散液を誘電体層の表面に塗布して乾燥させる方法等によって形成される。なお、細孔（凹部）を充填する内層用の固体電解質層を形成した後、誘電体層全体を被覆する外層用の固体電解質層を形成することが好ましい。
　固体電解質層は、上記の処理液または分散液を、スポンジ転写、スクリーン印刷、スプレー塗布、ディスペンサ、インクジェット印刷等によって誘電体層上に塗布することにより、所定の領域に形成することができる。固体電解質層の厚さは２μｍ以上であることが好ましく、２０μｍ以下であることが好ましい。
　導電層は、固体電解質層と電極引き出し層とを電気的におよび機械的に接続させるために設けられている。例えば、カーボンペースト、グラフェンペースト、銀ペーストのような導電性ペーストを付与することによって形成されてなるカーボン層、グラフェン層又は銀層であることが好ましい。また、カーボン層やグラフェン層の上に銀層が設けられた複合層や、カーボンペーストやグラフェンペーストと銀ペーストを混合する混合層であってもよい。
　導電層は、カーボンペースト等の導電性ペーストをスポンジ転写、スクリーン印刷、スプレー塗布、ディスペンサ、インクジェット印刷等によって固体電解質層上に形成することにより形成することができる。なお、導電層が乾燥前の粘性のある状態で、次工程の電極引き出し層を積層することが好ましい。導電層の厚みは２μｍ以上であることが好ましく、２０μｍ以下であることが好ましい。
　導電層上には、導電性接着剤層が設けられていてもよい。
　導電性接着剤層を構成する材料としては、例えば、エポキシ樹脂、フェノール樹脂等の絶縁性樹脂と、カーボンや銀等の導電性粒子との混合物が挙げられる。
［第２層］
　第２層７は、電極引き出し層７ａからなる。
　電極引き出し層７ａは、樹脂成形体９の第２端面９ｂに引き出されて第２外部電極１３に電気的に接続される。
　電極引き出し層は、Ａｌ、Ｃｕ、Ａｇ及びこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属箔からなることが好ましい。電極引き出し層が上記の金属箔からなると、電極引き出し層の抵抗値を低減させることができ、ＥＳＲを低減させることができる。
　また、電極引き出し層として、表面にスパッタや蒸着等の成膜方法によりカーボンコートやチタンコートがされた金属箔を用いてもよい。カーボンコートされたＡｌ箔を用いることがより好ましい。電極引き出し層の厚みは特に限定されないが、製造工程でのハンドリング、小型化、およびＥＳＲを低減させる観点からは、２０μｍ以上であることが好ましく、５０μｍ以下であることが好ましい。
　電極引き出し層は、アルミニウム、銅、銀及びこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属箔からなることが好ましい。
　電極引き出し層が上記の金属箔からなると、電極引き出し層の抵抗値を低減させることができ、ＥＳＲを低減させることができる。
　電極引き出し層の厚みは特に限定されないが、ＥＳＲを低減させる観点からは、５μｍ以上、１００μｍ以下であることが好ましい。
　電極引き出し層の表面には、粗化面が形成されていることが好ましい。
　電極引き出し層の表面に粗化面が形成されていると、電極引き出し層と導電性接着剤層との密着性、又は、電極引き出し層と他の導電層との密着性が改善されるため、ＥＳＲを低減させることができる。
　粗化面の形成方法は、特に限定されず、エッチング等により粗化面を形成してもよい。特にアルミニウムを用いる場合は、粗面化処理（エッチング処理）が施されたものにカーボンコートやチタンコートを行うことが低抵抗化の上で好ましい。
　また、電極引き出し層の表面には、アンカーコート剤からなるコート層が形成されていてもよい。
　電極引き出し層の表面にアンカーコート剤からなるコート層が形成されていると、電極引き出し層と固体電解質層との密着性、又は、電極引き出し層と他の導電層との密着性が改善されるため、ＥＳＲを低減させることができる。
［ダミー層］
　素子積層体３０の積層方向の一方の主面にはダミー層４０ａが設けられている。
　ダミー層はコンデンサ容量に寄与しない層である。
　ダミー層４０ａは、樹脂成形体９の第２端面９ｂに露出した弁作用金属基体５ａと弁作用金属基体５ａの表面に形成された誘電体層５ｂと、誘電体層５ｂの表面に形成された固体電解質層５ｃと、固体電解質層５ｃの表面に形成された導電層５ｄからなる。
　ダミー層４０ａを構成する弁作用金属基体５ａは、第２外部電極１３を通じて対向する電極引き出し層７ａと接続されているため、コンデンサ容量に寄与しない。
［絶縁基板］
　絶縁基板５０はダミー層４０ａと隣接する位置に配置されている。
　絶縁基板は、絶縁性材料からなる。
　絶縁性材料としては、例えばガラエポ樹脂、ガラスコンポジット、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、フッ素樹脂、ポリフェニレンオキシド（ＰＰＯ）樹脂及びビスマレイミドトリアジン（ＢＴ）樹脂等が挙げられる。
　素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における絶縁基板の平均線膨張係数は、８０［ｐｐｍ／Ｋ］以上、１６０［ｐｐｍ／Ｋ］以下であることが好ましい。
　上記平均線膨張係数が上記範囲であると、絶縁基板に最も近い位置に配置される層（第１層又は第２層）がリフロー処理によって剥離してＥＳＲが変化しやすくなるが、本発明の固体電解コンデンサでは、コンデンサ容量に寄与しないダミー層が剥離するため、ＥＳＲの変化を抑制することができる。
［封止樹脂］
　封止樹脂８は、素子積層体３０の周囲を封止している。
　素子積層体の面のうち、弁作用金属基体が露出している面は、樹脂成形体の第１端面である。
　素子積層体の面のうち、電極引き出し層が露出している面は、樹脂成形体の第２端面である。
　素子積層体の面のうち、ダミー層及び絶縁基板が配置される面と反対側の面は、封止樹脂によって封止されている。
　ダミー層の周囲は、必要に応じて、封止樹脂により覆われていてもよい。
　封止樹脂は、少なくとも樹脂を含み、好ましくは樹脂及びフィラーを含む。
　封止樹脂に含まれる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、ポリアミド樹脂、液晶ポリマー等が挙げられる。また、封止樹脂に含まれるフィラーとしては、例えば、シリカ粒子、アルミナ粒子、金属粒子等が挙げられる。
　また、封止樹脂が樹脂及びフィラーを含む場合、封止樹脂の充填性を確保する観点から、フィラーの最大径は、電極引き出し層の最小厚みよりも小さいことが好ましい。
　封止樹脂に含まれるフィラーの最大径は、例えば、３０μｍ以上、４０μｍ以下の範囲にあることが好ましい。
　樹脂成形体の成形方法としては、固形封止材を用いる場合は、コンプレッションモールド、トランスファーモールド等の樹脂モールドを用いることが好ましく、コンプレッションモールドを用いることがより好ましい。また、液状封止材を用いる場合は、ディスペンス法や印刷法等の成形方法を用いることが好ましい。コンプレッションモールドで素子積層体、ダミー層及び絶縁基板を封止樹脂で封止して樹脂成形体とすることが好ましい。
　封止樹脂の配色は特に限定されないが、絶縁基板と異なる配色とすることが好ましい。
　封止樹脂と絶縁基板の配色が異なっていると、封止樹脂と絶縁基板とを視覚的に分離することが可能となり、封止樹脂及び絶縁基板の状態を確認しやすい。
［外部電極］
　第１外部電極及び第２外部電極は、例えば、めっきやスパッタ、浸漬塗布、印刷等により形成することができる。めっきの場合は、めっき層としてはＺｎ・Ａｇ・Ｎｉ層、Ａｇ・Ｎｉ層、Ｎｉ層、Ｚｎ・Ｎｉ・Ａｕ層、Ｎｉ・Ａｕ層、Ｚｎ・Ｎｉ・Ｃｕ層、Ｎｉ・Ｃｕ層等を使用することができる。これらのめっき層の上に、例えば、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層の順に（あるいは一部を除いて）めっき層をさらに形成することが好ましい。
　素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における第１外部電極及び第２外部電極の平均線膨張係数は、いずれも５［ｐｐｍ／Ｋ］以上、８０［ｐｐｍ／Ｋ］以下であることが好ましい。
　第１外部電極及び第２外部電極の上記平均線膨張係数がいずれも上記範囲であると、絶縁基板と外部電極の線膨張係数の差に起因して、リフロー時の熱によって固体電解コンデンサに応力がかかり、素子積層体に層間剥離が起こってＥＳＲが変化するという問題が生じやすいが、本発明の固体電解コンデンサではこのＥＳＲの変化を抑制することができる。
　なお、絶縁基板の平均線膨張係数は、ＪＩＳ　Ｃ　６４８１（１９９６）に準拠して測定される、２０℃～２６０℃における線膨張係数の平均値である。また、第１外部電極及び第２外部電極の材料の線膨張係数は、熱機械分析（ＴＭＡ）で測定される、２０℃～２６０℃における線膨張係数の平均値である。
　素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における、絶縁基板と第１外部電極の平均線膨張係数の差、及び、絶縁基板と第２外部電極の平均線膨張係数の差は、いずれも５０［ｐｐｍ／Ｋ］以上であることが好ましい。
　上記平均線膨張係数の差がいずれも上記範囲であると、絶縁基板と外部電極の線膨張係数の差に起因して、リフロー時の熱によって固体電解コンデンサに応力がかかり、素子積層体に層間剥離が起こってＥＳＲが変化するという問題が生じやすいが、本発明の固体電解コンデンサではこのＥＳＲの変化を抑制することができる。
［その他の実施形態］
　本発明の固体電解コンデンサを構成するダミー層の他の例を説明する。
　図２に示した構成以外のダミー層としては、絶縁シート、表面に誘電体層が形成されているが誘電体層の表面に固体電解質層が形成されていない弁作用金属基体、及び、樹脂成形体の第１端面に露出した電極引き出し層等が挙げられる。
　ダミー層が絶縁シートである場合の例について、図３を参照しながら説明する。
　図３は、本発明の固体電解コンデンサの別の一例を模式的に示す断面図である。
　図３に示す固体電解コンデンサ２は、素子積層体３０、ダミー層４０ｂ及び絶縁基板５０並びに素子積層体３０の周囲を封止する封止樹脂８からなる樹脂成形体９を有する。
　ダミー層４０ｂは絶縁シートで構成されており、第１外部電極及び第２外部電極と電気的に接続されないため、コンデンサ容量に寄与しない。
　絶縁シートを構成する材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、ポリアミド樹脂、シリコン樹脂、液晶ポリマー等が挙げられる。
　絶縁シートを構成する材料は、後述する絶縁基板や封止樹脂と同じ材料であってもよい。
　ダミー層が、表面に誘電体層が形成されているが誘電体層の表面に固体電解質層が形成されていない弁作用金属基体である場合の例について、図４を参照しながら説明する。
　図４は、本発明の固体電解コンデンサのさらに別の一例を模式的に示す断面図である。
　図４に示す固体電解コンデンサ３は、素子積層体３０、ダミー層４０ｃ及び絶縁基板５０並びに素子積層体３０の周囲を封止する封止樹脂８からなる樹脂成形体９を有する。
　ダミー層４０ｃは、弁作用金属基体５ａと、その表面に形成された誘電体層５ｂと、誘電体層５ｂ上に形成された導電層５ｄとを備える。
　ダミー層４０ｃでは、弁作用金属基体５ａの表面に誘電体層５ｂが形成されているが、誘電体層５ｂの表面に固体電解質層が形成されていないため、電極引き出し層７ａと対向していてもコンデンサ容量に寄与しない。
　ダミー層が、樹脂成形体の第１端面に露出した電極引き出し層である場合の例について、図５を参照しながら説明する。
　図５は、本発明の固体電解コンデンサのさらに別の一例を模式的に示す断面図である。
　図５に示す固体電解コンデンサ４は、素子積層体３０、ダミー層４０ｄ及び絶縁基板５０並びに素子積層体３０の周囲を封止する封止樹脂８からなる樹脂成形体９を有する。
　固体電解コンデンサ４は、図２、図３及び図４に示す固体電解コンデンサ１、固体電解コンデンサ２及び固体電解コンデンサ３とは異なり、素子積層体３０の最底面側（ダミー層側）に第１層５が配置されている。
　ダミー層４０ｄは、樹脂成形体９の第１端面９ａに露出する電極引き出し層７ａで構成されている。
　ダミー層４０ｄを構成する電極引き出し層７ａは第１層５と対向しているが、第１外部電極１１を通じて対向する第１層５と電気的に接続されているため、コンデンサ容量に寄与しない。
　また、素子積層体の積層方向のいずれか一方の主面に第１層又は第２層を２層連続で配置し、その外側に絶縁基板を配置することによって、外側（絶縁基板側）の層をダミー層とすることができる。
　例えば、素子積層体の底面側に第１層が２層連続で配置され、その外側に絶縁基板が配置されている場合、１層目の第１層（絶縁基板から遠い第１層）は第２層と対向しておりコンデンサ容量に寄与する。一方、２層目の第１層（絶縁基板に隣接する第１層）には対向する第２層が存在しないため、コンデンサ容量に寄与しない。従って、２層目の第１層がダミー層となる。
　素子積層体の絶縁基板側に第２層が２層連続で配置されている場合も第１層の場合と同様であり、１層目の第２層はコンデンサ容量に寄与するが、２層目の第２層はダミー層となる。
［固体電解コンデンサの製造方法］
　本発明の固体電解コンデンサは、例えば、以下の方法により製造することができる。
［コンデンサ素子の作製］
　エッチング層等の多孔質層を表面に有する、アルミニウム箔等の弁作用金属基体を準備し、多孔質層の表面に陽極酸化を行って誘電体層を形成する。
　誘電体層上にスクリーン印刷により固体電解質層を形成し、続けて固体電解質層上にスクリーン印刷により導電層となるカーボン層を形成して第１層を作製する。
　さらに、第１層のカーボン層上に第２層となる電極引き出し層を配置する。
　上記工程によりコンデンサ素子が得られる。
［コンデンサ素子の積層、樹脂封止］
　複数のコンデンサ素子を積層して素子積層体とし、ダミー層及び絶縁基板とともに積層した後、コンプレッションモールドにより封止樹脂で封止して樹脂成形体とする。
　素子積層体の作製は、支持基板となる絶縁基板上で行うことが好ましい。
　素子積層体の作製を絶縁基板上で行う方法としては、例えば、まず、絶縁基板上にダミー層を積層し、ダミー層上にコンデンサ素子を積層する方法が挙げられる。このとき、コンデンサ素子を積層するのではなく、第１層及び第２層を交互に積層してもよい。
　上記手順によって、素子積層体、ダミー層、絶縁基板及び封止樹脂からなる樹脂成形体を得ることができる。
［外部電極の形成］
　樹脂成形体の第１端面及び第２端面に、第１外部電極及び第２外部電極を形成する。
　上記工程により本発明の固体電解コンデンサを得ることができる。
　以下、本発明の固体電解コンデンサにつき、リフロー前後のＥＳＲの変化を評価した。
［試料１の作製］
　図１及び図２に示す構成の素子積層体、ダミー層及び絶縁基板を、エポキシ樹脂とシリカ粒子を含む封止樹脂で封止して樹脂成形体を得た。素子積層体の最も底面側（ダミー層側）には第２層である電極引き出し層が配置されている。素子積層体の底面には、ダミー層が配置されている。
　ダミー層は、弁作用金属基体の表面に誘電体層が形成され、その表面に、固体電解質層及び導電層がこの順で配置されて構成されているが、弁作用金属基体が樹脂成形体の第１端面ではなく第２端面に露出している。
　続いて、樹脂成形体の第１端面及び第２端面に電解Ｎｉめっき、無電解Ｎｉめっき及び電解Ｓｎめっきをこの順で施して第１外部電極及び第２外部電極を形成した。素子積層体の積層方向に沿った方向における、第１外部電極及び第２外部電極の平均線膨張係数は、いずれも３０ｐｐｍ／Ｋ～６０ｐｐｍ／Ｋであった。
　絶縁基板としては、利昌工業株式会社製　ＣＳ－３３５６Ｓ［素子積層体の積層方向に沿った方向における線膨張係数α２：１６０ｐｐｍ／Ｋ］を用いた。
［試料２の作製］
　ダミー層を配置しないほかは試料１と同様の手順で、試料２を作製した。
［リフロー前後のＥＳＲの測定］
　インピーダンスアナライザを用いて、試料１及び試料２のリフロー前後のＥＳＲを１００個ずつ測定した。
　リフロー条件は、２６０℃、３０秒間とした。結果を図６及び図７に示す。
　図６は、試料１のリフロー前後のＥＳＲを示すグラフであり、図７は、試料２のリフロー前後のＥＳＲを示すグラフである。
　横軸はリフロー前のＥＳＲ、縦軸はリフロー後のＥＳＲである。従って、図６及び図７では太線で示す傾き１の線よりも上側にある点ほど、リフローによってＥＳＲが増加していることを示す。図６及び図７より、本発明の固体電解コンデンサである試料１は、試料２と比較して、リフロー前後のＥＳＲの変化が少ないことがわかる。
　１、２、３、４　固体電解コンデンサ
　５　第１層
　５ａ　弁作用金属基体
　５ｂ　誘電体層
　５ｃ　固体電解質層
　５ｄ　導電層
　７　第２層
　７ａ　電極引き出し層
　８　封止樹脂
　９　樹脂成形体
　９ａ　樹脂成形体の第１端面
　９ｂ　樹脂成形体の第２端面
　９ｃ　樹脂成形体の第１側面
　９ｄ　樹脂成形体の第２側面
　９ｅ　樹脂成形体の上面
　９ｆ　樹脂成形体の底面
　１１　第１外部電極
　１３　第２外部電極
　２０　コンデンサ素子
　３０　素子積層体
　４０ａ　樹脂成形体の第２端面に露出する第１層（ダミー層）
　４０ｂ　絶縁シート（ダミー層）
　４０ｃ　誘電体層の表面に固体電解質層が形成されていない第１層（ダミー層）
　４０ｄ　樹脂成形体の第１端面に露出する電極引き出し層（ダミー層）
　５０　絶縁基板

 

Claims (8)

  1. 　素子積層体と、絶縁基板と、前記素子積層体の周囲を封止する封止樹脂とを備える直方体状の樹脂成形体と、
    　前記樹脂成形体の第１端面に設けられる第１外部電極と、
    　前記樹脂成形体の第２端面に設けられる第２外部電極と、を備える固体電解コンデンサであって、
    　前記素子積層体においては、第１層及び第２層が積層され、
    　前記第１層は、表面に誘電体層が形成された弁作用金属基体、及び、前記誘電体層上に設けられた固体電解質層を備え、
    　前記第２層は、電極引き出し層からなり、
    　前記樹脂成形体の前記第１端面には、前記弁作用金属基体が露出し、
    　前記樹脂成形体の前記第２端面には、前記電極引き出し層が露出し、
    　前記第１外部電極は、前記弁作用金属基体に接続され、
    　前記第２外部電極は、前記電極引き出し層に接続され、
    　前記素子積層体の積層方向のいずれか一方の主面には、コンデンサ容量に寄与しないダミー層が設けられており、
    　前記絶縁基板は、前記ダミー層と隣接する位置に配置されている、ことを特徴とする固体電解コンデンサ。
  2. 　前記素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における、前記絶縁基板と前記第１外部電極の平均線膨張係数の差、及び、前記絶縁基板と前記第２外部電極の平均線膨張係数の差は、いずれも５０［ｐｐｍ／Ｋ］以上である、請求項１に記載の固体電解コンデンサ。
  3. 　前記ダミー層は、前記樹脂成形体の前記第２端面に露出した弁作用金属基体である、又は、前記樹脂成形体の前記第１端面に露出した電極引き出し層である、請求項１又は２に記載の固体電解コンデンサ。
  4. 　前記ダミー層は、絶縁シートである請求項１又は２に記載の固体電解コンデンサ。
  5. 　前記ダミー層は、表面に誘電体層が形成されているが、前記誘電体層の表面に固体電解質層が設けられていない弁作用金属基体である、請求項１又は２に記載の固体電解コンデンサ。
  6. 　前記素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における、前記絶縁基板の平均線膨張係数は、８０［ｐｐｍ／Ｋ］以上、１６０［ｐｐｍ／Ｋ］以下である、請求項１～５のいずれか１項に記載の固体電解コンデンサ。
  7. 　前記絶縁基板は、ガラエポ樹脂、ガラスコンポジット、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、フッ素樹脂、ポリフェニレンオキシド樹脂及びビスマレイミドトリアジン樹脂からなる群から選択される１種以上の絶縁性材料からなる、請求項１～６のいずれか１項に記載の固体電解コンデンサ。
  8. 　前記素子積層体の積層方向に沿った方向、かつ、２０℃から２６０℃までの温度範囲における、前記第１外部電極の平均線膨張係数、及び、前記第２外部電極の平均線膨張係数は、いずれも５［ｐｐｍ／Ｋ］以上、８０［ｐｐｍ／Ｋ］以下である、請求項１～７のいずれか１項に記載の固体電解コンデンサ。

     
PCT/JP2020/045308 2019-12-06 2020-12-04 固体電解コンデンサ WO2021112239A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080084152.8A CN114746968B (zh) 2019-12-06 2020-12-04 固体电解电容器
JP2021562754A JP7501541B2 (ja) 2019-12-06 2020-12-04 固体電解コンデンサ
US17/832,929 US11984272B2 (en) 2019-12-06 2022-06-06 Solid electrolytic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019221482 2019-12-06
JP2019-221482 2019-12-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/832,929 Continuation US11984272B2 (en) 2019-12-06 2022-06-06 Solid electrolytic capacitor

Publications (1)

Publication Number Publication Date
WO2021112239A1 true WO2021112239A1 (ja) 2021-06-10

Family

ID=76221750

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/045308 WO2021112239A1 (ja) 2019-12-06 2020-12-04 固体電解コンデンサ

Country Status (4)

Country Link
US (1) US11984272B2 (ja)
JP (1) JP7501541B2 (ja)
CN (1) CN114746968B (ja)
WO (1) WO2021112239A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358032A (ja) * 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2011216638A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 積層正特性サーミスタ及び積層正特性サーミスタの製造方法
WO2018074407A1 (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法
JP2018198297A (ja) * 2016-06-15 2018-12-13 株式会社村田製作所 固体電解コンデンサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185460A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法並びに回路基板
JP2003077764A (ja) * 2001-09-03 2003-03-14 Matsushita Electric Ind Co Ltd 積層型固体電解コンデンサおよびその製造方法
JP2004241435A (ja) * 2003-02-03 2004-08-26 Matsushita Electric Ind Co Ltd 固体電解コンデンサ用電極とその製造方法および固体電解コンデンサ
JP2008270447A (ja) 2007-04-19 2008-11-06 Mitsubishi Materials Corp 薄型複合素子及びその製造方法
JP5167969B2 (ja) * 2008-06-13 2013-03-21 パナソニック株式会社 固体電解コンデンサ
JP2010062406A (ja) * 2008-09-05 2010-03-18 Panasonic Corp 固体電解コンデンサ及びその製造方法
CN107527741B (zh) 2016-06-15 2019-12-13 株式会社村田制作所 固体电解电容器
JP6724881B2 (ja) 2017-10-20 2020-07-15 株式会社村田製作所 固体電解コンデンサの製造方法、及び、固体電解コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358032A (ja) * 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2011216638A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 積層正特性サーミスタ及び積層正特性サーミスタの製造方法
JP2018198297A (ja) * 2016-06-15 2018-12-13 株式会社村田製作所 固体電解コンデンサ
WO2018074407A1 (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法

Also Published As

Publication number Publication date
US11984272B2 (en) 2024-05-14
CN114746968A (zh) 2022-07-12
US20220301787A1 (en) 2022-09-22
JP7501541B2 (ja) 2024-06-18
CN114746968B (zh) 2024-07-19
JPWO2021112239A1 (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
WO2018074408A1 (ja) 固体電解コンデンサ
CN111383844B (zh) 电解电容器
US11170941B2 (en) Solid electrolytic capacitor
WO2021125045A1 (ja) 固体電解コンデンサ
US11881360B2 (en) Electrolytic capacitor
US20230368978A1 (en) Method for manufacturing electronic component
US20220223349A1 (en) Electrolytic capacitor, and method for manufacturing electrolytic capacitor
WO2021210367A1 (ja) 電解コンデンサ及び電解コンデンサの製造方法
JP7419791B2 (ja) 固体電解コンデンサ
WO2021112239A1 (ja) 固体電解コンデンサ
US20230215664A9 (en) Electrolytic capacitor
JP7200912B2 (ja) 電解コンデンサ
CN112466667B (zh) 固体电解电容器以及固体电解电容器的制造方法
JP7392379B2 (ja) 固体電解コンデンサ
JP7375710B2 (ja) 固体電解コンデンサ、及び、固体電解コンデンサの製造方法
WO2021205893A1 (ja) 電解コンデンサ及び電解コンデンサの製造方法
WO2021205894A1 (ja) 電解コンデンサ及び電解コンデンサの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20896767

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021562754

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20896767

Country of ref document: EP

Kind code of ref document: A1