WO2021111818A1 - Solid-state imaging device and method for manufacturing same - Google Patents
Solid-state imaging device and method for manufacturing same Download PDFInfo
- Publication number
- WO2021111818A1 WO2021111818A1 PCT/JP2020/041861 JP2020041861W WO2021111818A1 WO 2021111818 A1 WO2021111818 A1 WO 2021111818A1 JP 2020041861 W JP2020041861 W JP 2020041861W WO 2021111818 A1 WO2021111818 A1 WO 2021111818A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- light
- shielding portion
- solid
- shielding
- unit
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 150
- 239000004065 semiconductor Substances 0.000 claims abstract description 141
- 238000012546 transfer Methods 0.000 claims abstract description 109
- 238000006243 chemical reaction Methods 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims description 119
- 239000000463 material Substances 0.000 claims description 52
- 239000013078 crystal Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 29
- 238000012538 light obscuration Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 133
- 238000000926 separation method Methods 0.000 description 98
- 239000012535 impurity Substances 0.000 description 26
- 230000000694 effects Effects 0.000 description 24
- 238000012545 processing Methods 0.000 description 24
- 238000001514 detection method Methods 0.000 description 22
- 238000012986 modification Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000007667 floating Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 7
- 230000003321 amplification Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008033 biological extinction Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- HUCVOHYBFXVBRW-UHFFFAOYSA-M caesium hydroxide Chemical compound [OH-].[Cs+] HUCVOHYBFXVBRW-UHFFFAOYSA-M 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HWLDNSXPUQTBOD-UHFFFAOYSA-N platinum-iridium alloy Chemical compound [Ir].[Pt] HWLDNSXPUQTBOD-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical class [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000001887 electron backscatter diffraction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Abstract
[Problem] To provide a solid-state imaging device capable of suppressing noise due to the incidence of light on a memory unit, and crosstalk between adjacent pixels. [Solution] The solid-state imaging device according to the present disclosure is provided with: a semiconductor substrate having a first surface substantially orthogonal to a thickness direction; a photoelectric converter which is provided on the semiconductor substrate and generates, through photoelectric conversion, charges corresponding to the amount of incident light from a second surface of the semiconductor substrate opposite the first surface; a charge holder which is disposed in the thickness direction relative to the photoelectric converter and holds charges transferred from the photoelectric converter; a transfer transistor which transfers the charges generated by the photoelectric converter from the photoelectric converter to the charge holder; a first light-shield portion positioned between the photoelectric converter and the charge holder and provided along the first surface; and a second light-shield portion which is provided between a plurality of transfer transistors adjacent to each other and which extends from the first surface toward the second surface in the thickness direction.
Description
本開示は、固体撮像装置およびその製造方法に関する。
The present disclosure relates to a solid-state image sensor and a method for manufacturing the same.
光電変換部から転送された電荷を保持するメモリ部を、浮遊拡散層とは別に画素内に備えたグローバルシャッタ方式の裏面照射型固体撮像装置が開発されている。このような固体撮像装置において、光がメモリ部に入射しないようにその近傍に遮光部を設け、あるいは、画素間に素子分離部を形成することが提案されている。
A global shutter type back-illuminated solid-state image sensor has been developed in which a memory unit that holds the electric charge transferred from the photoelectric conversion unit is provided in the pixel separately from the floating diffusion layer. In such a solid-state image sensor, it has been proposed to provide a light-shielding portion in the vicinity thereof so that light does not enter the memory portion, or to form an element separation portion between pixels.
しかし、従来の遮光部や素子分離部では、光の遮光が充分ではなく、メモリ部への光入射によるノイズや隣接する画素間のクロストークが依然として問題となっている。
そこで、本開示は、メモリ部への光入射によるノイズや隣接する画素間のクロストークを抑制することができる固体撮像装置を提供する。 However, the conventional light-shielding unit and the element separation unit do not sufficiently block light, and noise due to light incident on the memory unit and crosstalk between adjacent pixels are still problems.
Therefore, the present disclosure provides a solid-state image sensor capable of suppressing noise due to light incident on a memory unit and crosstalk between adjacent pixels.
そこで、本開示は、メモリ部への光入射によるノイズや隣接する画素間のクロストークを抑制することができる固体撮像装置を提供する。 However, the conventional light-shielding unit and the element separation unit do not sufficiently block light, and noise due to light incident on the memory unit and crosstalk between adjacent pixels are still problems.
Therefore, the present disclosure provides a solid-state image sensor capable of suppressing noise due to light incident on a memory unit and crosstalk between adjacent pixels.
本開示の一側面の固体撮像装置は、厚さ方向に対して略直交する第１面を含む半導体基板と、半導体基板に設けられ、第１面とは反対側の半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、光電変換部に対して厚さ方向に配置され、光電変換部から転送される電荷を保持する電荷保持部と、光電変換部で生成された電荷を光電変換部から電荷保持部に転送する転送トランジスタと、光電変換部と電荷保持部との間に位置し、第１面に沿って設けられた第１遮光部分と、隣接する複数の転送トランジスタ間に設けられ、厚さ方向に第１面から第２面へ向かって延伸している第２遮光部分と、を備える。
The solid-state imaging device on one side of the present disclosure includes a semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction, and a second surface of the semiconductor substrate that is provided on the semiconductor substrate and is opposite to the first surface. A photoelectric conversion unit that generates an electric charge according to the amount of incident light by photoelectric conversion, a charge holding unit that is arranged in the thickness direction with respect to the photoelectric conversion unit and holds the electric charge transferred from the photoelectric conversion unit, and a photoelectric A transfer transistor that transfers the charge generated by the conversion unit from the photoelectric conversion unit to the charge holding unit, and a first light-shielding portion that is located between the photoelectric conversion unit and the charge holding unit and is provided along the first surface. A second light-shielding portion is provided between a plurality of adjacent transfer transistors and extends from the first surface to the second surface in the thickness direction.
第２遮光部分は、第１面から第２面まで半導体基板を貫通するように設けられていてもよい。
The second light-shielding portion may be provided so as to penetrate the semiconductor substrate from the first surface to the second surface.
固体撮像装置は、光電変換部と転送トランジスタとの間において第１面に沿って延在する第３遮光部分をさらに備えてもよい。
The solid-state image sensor may further include a third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor.
第３遮光部分は、第２遮光部分から分岐しており、第２面から見たときに転送トランジスタと重複して該転送トランジスタが見えないように配置されてもよい。
The third light-shielding portion is branched from the second light-shielding portion, and may be arranged so that the transfer transistor overlaps with the transfer transistor when viewed from the second surface so that the transfer transistor cannot be seen.
第２遮光部分は、上部と下部との間に間隙を有し、第３遮光部分は、第２遮光部分の下部に連結してもよい。
The second light-shielding portion may have a gap between the upper portion and the lower portion, and the third light-shielding portion may be connected to the lower portion of the second light-shielding portion.
固体撮像装置は、隣接する複数の転送トランジスタ間に設けられ、第１遮光部分とほぼ同じ深さに第１面に沿って設けられた第４遮光部分をさらに備えてもよい。
The solid-state image sensor may further include a fourth light-shielding portion provided between a plurality of adjacent transfer transistors and provided along the first surface at substantially the same depth as the first light-shielding portion.
固体撮像装置は、第１面において、転送トランジスタと第１遮光部分との間、並びに、転送トランジスタと第２遮光部分との間に設けられたエッチングストッパをさらに備えてもよい。
The solid-state image sensor may further include an etching stopper provided between the transfer transistor and the first light-shielding portion and between the transfer transistor and the second light-shielding portion on the first surface.
第１面は、半導体基板の面方位（１１１）の面であり、第２遮光部分は、結晶方位＜１１０＞へ広がり、面方位（１１１）の面を有する空間内に設けられてもよい。
The first surface is the surface of the semiconductor substrate in the plane orientation (111), and the second light-shielding portion extends in the crystal orientation <110> and may be provided in the space having the plane in the plane orientation (111).
第２面から第１面に向かって延伸しており、第１遮光部分に対向する位置に設けられたアイソレーション部をさらに備えてもよい。
An isolation portion extending from the second surface toward the first surface and provided at a position facing the first light-shielding portion may be further provided.
固体撮像装置は、第１遮光部分を貫通して第１面から第２面まで設けられた第５遮光部分をさらに備えてもよい。
The solid-state image sensor may further include a fifth light-shielding portion that penetrates the first light-shielding portion and is provided from the first surface to the second surface.
固体撮像装置は、第１遮光部分とアイソレーション部との間に位置しアイソレーション部に接続されており第１面に沿って延伸する第６遮光部分をさらに備え、第１面から見たときに、第６遮光部分の端部は、第３遮光部分と重複してもよい。
The solid-state image sensor further includes a sixth light-shielding portion that is located between the first light-shielding portion and the isolation portion and is connected to the isolation portion and extends along the first surface, and when viewed from the first surface. In addition, the end portion of the sixth light-shielding portion may overlap with the third light-shielding portion.
アイソレーション部は、第６遮光部分を貫通して第１面へ向かって突出していてもよい。
The isolation portion may penetrate the sixth light-shielding portion and project toward the first surface.
アイソレーション部は、第６遮光部分を貫通して第２面から第１面まで設けられてもよい。
The isolation portion may be provided from the second surface to the first surface through the sixth light-shielding portion.
第６遮光部分は、第３遮光部分よりも第１面に近い位置に設けられてもよい。
The sixth light-shielding portion may be provided at a position closer to the first surface than the third light-shielding portion.
第６遮光部分は、第３遮光部分よりも第２面に近い位置に設けられてもよい。
The sixth light-shielding portion may be provided at a position closer to the second surface than the third light-shielding portion.
光電変換部と転送トランジスタとの間において第１面に沿って延在し、第２遮光部分と接続された第３遮光部分と、
第２面から第１面に向かって延伸しており、第１遮光部分に対向する位置に設けられたアイソレーション部とをさらに備え、
第２面上において、第２遮光部分の延伸方向に対して垂直方向の第１幅は、アイソレーションの延伸方向に対して垂直方向の第２幅よりも広くてもよい。 A third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor and connected to the second light-shielding portion,
It extends from the second surface toward the first surface, and further includes an isolation portion provided at a position facing the first light-shielding portion.
On the second surface, the first width in the direction perpendicular to the stretching direction of the second light-shielding portion may be wider than the second width in the direction perpendicular to the stretching direction of the isolation.
第２面から第１面に向かって延伸しており、第１遮光部分に対向する位置に設けられたアイソレーション部とをさらに備え、
第２面上において、第２遮光部分の延伸方向に対して垂直方向の第１幅は、アイソレーションの延伸方向に対して垂直方向の第２幅よりも広くてもよい。 A third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor and connected to the second light-shielding portion,
It extends from the second surface toward the first surface, and further includes an isolation portion provided at a position facing the first light-shielding portion.
On the second surface, the first width in the direction perpendicular to the stretching direction of the second light-shielding portion may be wider than the second width in the direction perpendicular to the stretching direction of the isolation.
第２および第３遮光部分は、遮光材料からなる内層部分と、該内層部分を被覆し半導体基板よりも屈折率が低くかつ内層部分よりも光消衰係数の低い材料からなる外層部分とで構成され、アイソレーション部は、内層部分を含まず外層部分で構成されてもよい。
The second and third light-shielding portions are composed of an inner layer portion made of a light-shielding material and an outer layer portion covering the inner layer portion and made of a material having a lower refractive index than the semiconductor substrate and a lower light extinction coefficient than the inner layer portion. The isolation portion may be composed of an outer layer portion without including an inner layer portion.
第１幅は、前記外層部分の膜厚の２倍よりも大きく、第２幅は、前記外層部分の膜厚の２倍よりも小さくてもよい。
The first width may be larger than twice the film thickness of the outer layer portion, and the second width may be smaller than twice the film thickness of the outer layer portion.
第２面上において、第２遮光部分とアイソレーション部とは分離されてもよい。
On the second surface, the second light-shielding portion and the isolation portion may be separated.
本開示による固体撮像装置の製造方法は、厚さ方向に対して略直交する第１面を含む半導体基板に光電変換部を形成し、電荷保持部を、光電変換部に対して前記厚さ方向に位置するように形成し、光電変換部から電荷保持部に電荷を転送する転送トランジスタを、半導体基板の第１面に形成し、第１面に沿って設けられた第１遮光部分を、光電変換部と電荷保持部との間に形成し、厚さ方向に第１面から第２面へ向かって延伸している第２遮光部分を、隣接する複数の転送トランジスタ間に形成する、ことを具備する。
In the method of manufacturing a solid-state imaging device according to the present disclosure, a photoelectric conversion unit is formed on a semiconductor substrate including a first surface substantially orthogonal to the thickness direction, and a charge holding unit is provided in the thickness direction with respect to the photoelectric conversion unit. A transfer transistor is formed on the first surface of the semiconductor substrate to transfer charges from the photoelectric conversion unit to the charge holding unit, and the first light-shielding portion provided along the first surface is photoelectric. A second light-shielding portion formed between the conversion portion and the charge holding portion and extending from the first surface to the second surface in the thickness direction is formed between a plurality of adjacent transfer transistors. Equipped.
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, specific embodiments to which the present technology is applied will be described in detail with reference to the drawings. The drawings are schematic or conceptual, and the ratio of each part is not always the same as the actual one. In the specification and the drawings, the same elements as those described above with respect to the existing drawings are designated by the same reference numerals, and detailed description thereof will be omitted as appropriate.
（第１実施形態）
（固体撮像装置の構成）
図１は、本技術の第１実施形態に係る固体撮像装置１０１の機能の構成例を示すブロック図である。 (First Embodiment)
(Structure of solid-state image sensor)
FIG. 1 is a block diagram showing a configuration example of a function of the solid-state image sensor 101 according to the first embodiment of the present technology.
（固体撮像装置の構成）
図１は、本技術の第１実施形態に係る固体撮像装置１０１の機能の構成例を示すブロック図である。 (First Embodiment)
(Structure of solid-state image sensor)
FIG. 1 is a block diagram showing a configuration example of a function of the solid-
固体撮像装置１０１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。固体撮像装置１０１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
The solid-state image sensor 101 is a so-called global shutter type back-illuminated image sensor such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor. The solid-state image sensor 101 captures an image by receiving light from a subject, performing photoelectric conversion, and generating an image signal.
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
The global shutter method is basically a method of performing global exposure that starts exposure for all pixels at the same time and ends exposure for all pixels at the same time. Here, all the pixels mean all the pixels of the portion appearing in the image, and dummy pixels and the like are excluded. Also, if the time difference and image distortion are small enough not to be a problem, there is also a method of moving the area to be globally exposed while performing global exposure in units of multiple lines (for example, several tens of lines) instead of all pixels at the same time. Included in the global shutter system. Further, the global shutter method also includes a method of performing global exposure not only on all the pixels of the portion appearing in the image but also on the pixels in a predetermined region.
裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。なお、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。
In a back-illuminated image sensor, a photoelectric conversion unit such as a photodiode that receives light from a subject and converts it into an electric signal has a light receiving surface on which light from the subject is incident and wiring such as a transistor that drives each pixel. Refers to an image sensor having a configuration provided between the wiring layer and the wiring layer provided with the above. The present technology is not limited to the application to the CMOS image sensor.
固体撮像装置１０１は、例えば、画素アレイ部１１１、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４、クロックモジュール１１５、データ格納部１１６、水平駆動部１１７、システム制御部１１８、および信号処理部１１９を備えている。
The solid-state imaging device 101 includes, for example, a pixel array unit 111, a vertical drive unit 112, a lamp wave module 113, a column signal processing unit 114, a clock module 115, a data storage unit 116, a horizontal drive unit 117, a system control unit 118, and a signal. The processing unit 119 is provided.
固体撮像装置１０１では、半導体基板１１上に画素アレイ部１１１が形成される。垂直駆動部１１２から信号処理部１１９などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
In the solid-state image sensor 101, the pixel array unit 111 is formed on the semiconductor substrate 11. Peripheral circuits such as the vertical drive unit 112 to the signal processing unit 119 are formed on the same semiconductor substrate 11 as the pixel array unit 111, for example.
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を含む画素１２１を複数有する。画素１２１は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列された画素１２１からなる画素行ごとに、画素駆動線１２２が行方向に沿って配線されている。また、列方向に一列に配列された画素１２１からなる画素列ごとに、垂直信号線１２３が列方向に沿って配線されている。
The pixel array unit 111 has a plurality of pixels 121 including a photoelectric conversion element that generates and stores electric charges according to the amount of light incident from the subject. As shown in FIG. 1, the pixels 121 are arranged in the horizontal direction (row direction) and the vertical direction (column direction), respectively. In the pixel array unit 111, pixel drive lines 122 are wired along the row direction for each pixel row consisting of pixels 121 arranged in a row in the row direction. Further, a vertical signal line 123 is wired along the column direction for each pixel row consisting of pixels 121 arranged in a row in the row direction.
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１２２を介して複数の画素１２１に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数の画素１２１の全てを同時に駆動させ、または画素行単位で駆動させる。
The vertical drive unit 112 includes a shift register, an address decoder, and the like. The vertical drive unit 112 simultaneously drives all of the plurality of pixels 121 in the pixel array unit 111 by supplying signals or the like to the plurality of pixels 121 via the plurality of pixel drive lines 122, or in pixel row units. Drive with.
ランプ波モジュール１１３は、画素信号のＡ／Ｄ（Analog/Digital）変換に用いるランプ波信号を生成し、カラム信号処理部１１４に供給する。カラム信号処理部１１４は、例えば、シフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ変換処理等を行い、画素信号を生成するものである。カラム信号処理部１１４は、生成した画素信号を信号処理部１１９に供給する。
The lamp wave module 113 generates a lamp wave signal used for A / D (Analog / Digital) conversion of a pixel signal and supplies it to the column signal processing unit 114. The column signal processing unit 114 is composed of, for example, a shift register, an address decoder, or the like, and performs noise removal processing, correlation double sampling processing, A / D conversion processing, and the like to generate a pixel signal. The column signal processing unit 114 supplies the generated pixel signal to the signal processing unit 119.
クロックモジュール１１５は、固体撮像装置１０１の各部に動作用のクロック信号を供給する。
The clock module 115 supplies clock signals for operation to each part of the solid-state image sensor 101.
水平駆動部１１７は、カラム信号処理部１１４の画素列に対応する単位回路を順番に選択する。水平駆動部１１７による選択走査により、カラム信号処理部１１回路構成４において単位回路ごとに信号処理された画素信号が順番に信号処理部１１９に出力される。
The horizontal drive unit 117 sequentially selects unit circuits corresponding to the pixel strings of the column signal processing unit 114. By selective scanning by the horizontal drive unit 117, the pixel signals signal-processed for each unit circuit in the column signal processing unit 11 circuit configuration 4 are sequentially output to the signal processing unit 119.
システム制御部１１８は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１８は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４クロックモジュール１１５、および水平駆動部１１７の駆動制御を行なう。
The system control unit 118 includes a timing generator or the like that generates various timing signals. The system control unit 118 controls the drive of the vertical drive unit 112, the ramp wave module 113, the column signal processing unit 114 clock module 115, and the horizontal drive unit 117 based on the timing signal generated by the timing generator.
信号処理部１１９は、必要に応じてデータ格納部１１６にデータを一時的に格納しながら、カラム信号処理部１１４から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。
The signal processing unit 119 performs signal processing such as arithmetic processing on the pixel signal supplied from the column signal processing unit 114 while temporarily storing data in the data storage unit 116 as necessary, and each pixel signal. Outputs an image signal consisting of.
（読み出し回路１２０の回路構成）
図２はセンサ画素１２１及び読み出し回路１２０の等価回路図である。図３は画素アレイ部１１１内の一部の画素領域の平面レイアウト図である。図３では、Ｘ方向に２画素、Ｙ方向に４画素の画素領域の平面レイアウトを示している。図４は図３のＡ－Ａ線に沿った断面図である。 (Circuit configuration of read circuit 120)
FIG. 2 is an equivalent circuit diagram of thesensor pixel 121 and the readout circuit 120. FIG. 3 is a plan layout view of a part of the pixel region in the pixel array unit 111. FIG. 3 shows a planar layout of a pixel region having 2 pixels in the X direction and 4 pixels in the Y direction. FIG. 4 is a cross-sectional view taken along the line AA of FIG.
図２はセンサ画素１２１及び読み出し回路１２０の等価回路図である。図３は画素アレイ部１１１内の一部の画素領域の平面レイアウト図である。図３では、Ｘ方向に２画素、Ｙ方向に４画素の画素領域の平面レイアウトを示している。図４は図３のＡ－Ａ線に沿った断面図である。 (Circuit configuration of read circuit 120)
FIG. 2 is an equivalent circuit diagram of the
図２及び図３に示すように、読み出し回路１２０は、４つの転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＦＧと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとを有する。これらトランジスタは、Ｎ型ＭＯＳトランジスタである。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬは、画素アレイ部１１１が配置される半導体基板１１とは別の半導体基板に形成されて貼り合わされるため、図３の平面レイアウトにはこれらトランジスタは明示されていない。
As shown in FIGS. 2 and 3, the read circuit 120 has four transfer transistors TRZ, TRY, TRX, TRG, an emission transistor OFG, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL. These transistors are N-type MOS transistors. Since the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are formed and bonded to a semiconductor substrate different from the semiconductor substrate 11 on which the pixel array unit 111 is arranged, these transistors are clearly shown in the planar layout of FIG. It has not been.
以下では、光電変換部５１としてフォトダイオードＰＤを用いる例を主に説明する。転送トランジスタＴＲＺは、センサ画素１２１内のフォトダイオードＰＤに接続されており、フォトダイオードＰＤで光電変換された電荷（画素信号）を転送トランジスタＴＲＹに転送する。転送トランジスタＴＲＺは縦型トランジスタを想定しており、垂直ゲート電極５２Ｖを有する。尚、垂直ゲート電極５２Ｖは、図４に示すように、並列２本の導体を１つの電極としてもよい。あるいは、垂直ゲート電極５２Ｖは、図示しないが、１本の導体を１つの電極としてもよい。
In the following, an example in which the photodiode PD is used as the photoelectric conversion unit 51 will be mainly described. The transfer transistor TRZ is connected to the photodiode PD in the sensor pixel 121, and transfers the charge (pixel signal) photoelectrically converted by the photodiode PD to the transfer transistor TRY. The transfer transistor TRZ assumes a vertical transistor and has a vertical gate electrode 52V. As shown in FIG. 4, the vertical gate electrode 52V may have two parallel conductors as one electrode. Alternatively, although not shown, the vertical gate electrode 52V may have one conductor as one electrode.
転送トランジスタＴＲＸは、転送トランジスタＴＲＺから転送された電荷を転送トランジスタＴＲＹに転送する。転送トランジスタＴＲＹとＴＲＸは一つの転送トランジスタに置換してもよい。転送トランジスタＴＲＹとＴＲＸには、電荷保持部（ＭＥＭ）５４が接続されている。転送トランジスタＴＲＹとＴＲＸのゲート電極に印加される制御信号により、電荷保持部（ＭＥＭ）５４のポテンシャルが制御される。例えば、転送トランジスタＴＲＹとＴＲＸがオンすると、電荷保持部（ＭＥＭ）５４のポテンシャルが深くなり、転送トランジスタＴＲＹとＴＲＸがオフすると、電荷保持部（ＭＥＭ）５４のポテンシャルが浅くなる。そして、例えば、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸがオンすると、フォトダイオードＰＤに蓄積されている電荷が、転送トランジスタＴＲＺ、ＴＲＹ及びＴＲＸを介して、電荷保持部（ＭＥＭ）５４に転送される。転送トランジスタＴＲＹのドレインが転送トランジスタＴＲＧのソースに電気的に接続されており、転送トランジスタＴＲＹ、ＴＲＸのゲートは画素駆動線に接続されている。
The transfer transistor TRX transfers the electric charge transferred from the transfer transistor TRZ to the transfer transistor TRY. The transfer transistors TRY and TRX may be replaced with one transfer transistor. A charge holding unit (MEM) 54 is connected to the transfer transistors TRY and TRX. The potential of the charge holding unit (MEM) 54 is controlled by the control signals applied to the gate electrodes of the transfer transistors TRY and TRX. For example, when the transfer transistors TRY and TRX are turned on, the potential of the charge holding unit (MEM) 54 becomes deep, and when the transfer transistors TRY and TRX are turned off, the potential of the charge holding unit (MEM) 54 becomes shallow. Then, for example, when the transfer transistors TRZ, TRY and TRX are turned on, the charges stored in the photodiode PD are transferred to the charge holding unit (MEM) 54 via the transfer transistors TRZ, TRY and TRX. The drain of the transfer transistor TRY is electrically connected to the source of the transfer transistor TRG, and the gates of the transfer transistors TRY and TRX are connected to the pixel drive line.
電荷保持部（ＭＥＭ）５４は、グローバルシャッタ機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部（ＭＥＭ）５４は、フォトダイオードＰＤから転送された電荷を保持する。
The charge holding unit (MEM) 54 is a region that temporarily holds the charge accumulated in the photodiode PD in order to realize the global shutter function. The charge holding unit (MEM) 54 holds the charge transferred from the photodiode PD.
転送トランジスタＴＲＧは、転送トランジスタＴＲＹとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部（ＭＥＭ）５４に保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、転送トランジスタＴＲＹがオフして、転送トランジスタＴＲＧがオンすると、電荷保持部（ＭＥＭ）５４に保持されている電荷が、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
The transfer transistor TRG is connected between the transfer transistor TRY and the floating diffusion FD, and the charge held in the charge holding unit (MEM) 54 is transferred to the floating diffusion FD according to the control signal applied to the gate electrode. Transfer to. For example, when the transfer transistor TRY is turned off and the transfer transistor TRG is turned on, the charge held in the charge holding unit (MEM) 54 is transferred to the floating diffusion FD. The drain of the transfer transistor TRG is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line.
フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
The floating diffusion FD is a floating diffusion region that temporarily holds the electric charge output from the photodiode PD via the transfer transistor TRG. For example, a reset transistor RST is connected to the floating diffusion FD, and a vertical signal line VSL is connected via an amplification transistor AMP and a selection transistor SEL.
排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。図２に示すように、排出トランジスタＯＦＧのドレインは電源線ＶＤＤに接続され、ソースは転送トランジスタＴＲＺと転送トランジスタＴＲＸの間に接続されている。
The discharge transistor OFG initializes (reset) the photodiode PD according to the control signal applied to the gate electrode. As shown in FIG. 2, the drain of the discharge transistor OFG is connected to the power supply line VDD, and the source is connected between the transfer transistor TRZ and the transfer transistor TRX.
例えば、転送トランジスタＴＲＺおよび排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、転送トランジスタＴＲＺと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。
For example, when the transfer transistor TRZ and the discharge transistor OFG are turned on, the potential of the photodiode PD is reset to the potential level of the power supply line VDD. That is, the photodiode PD is initialized. Further, the discharge transistor OFG forms, for example, an overflow path between the transfer transistor TRZ and the power supply line VDD, and discharges the electric charge overflowing from the photodiode PD to the power supply line VDD.
リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、電荷保持部（ＭＥＭ）５４からフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、ソースはフローティングディフュージョンＦＤに接続されている。例えば、転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴがオンすると、電荷保持部（ＭＥＭ）５４およびフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、リセットトランジスタＲＳＴをオンすることで、電荷保持部（ＭＥＭ）５４およびフローティングディフュージョンＦＤの初期化が行われる。
The reset transistor RST initializes (reset) each region from the charge holding unit (MEM) 54 to the floating diffusion FD according to the control signal applied to the gate electrode. The drain of the reset transistor RST is connected to the power supply line VDD, and the source is connected to the floating diffusion FD. For example, when the transfer transistor TRG and the reset transistor RST are turned on, the potentials of the charge holding unit (MEM) 54 and the floating diffusion FD are reset to the potential level of the power supply line VDD. That is, by turning on the reset transistor RST, the charge holding unit (MEM) 54 and the floating diffusion FD are initialized.
増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。
The amplification transistor AMP has a gate electrode connected to a floating diffusion FD and a drain connected to a power supply line VDD, and serves as an input unit of a source follower circuit that reads out the electric charge obtained by photoelectric conversion in the photodiode PD. That is, the amplification transistor AMP constitutes a constant current source and a source follower circuit connected to one end of the vertical signal line VSL by connecting the source to the vertical signal line VSL via the selection transistor SEL.
選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１２１が選択状態となる。センサ画素１２１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。
The selection transistor SEL is connected between the source of the amplification transistor AMP and the vertical signal line VSL, and a control signal is supplied as a selection signal to the gate electrode of the selection transistor SEL. When the control signal is turned on, the selection transistor SEL is in a conductive state, and the sensor pixel 121 connected to the selection transistor SEL is in a selection state. When the sensor pixel 121 is in the selected state, the pixel signal output from the amplification transistor AMP is read out to the column signal processing circuit 22 via the vertical signal line VSL.
図３に示すように、一つのセンサ画素１２１の読み出し回路１２０内の転送トランジスタＴＲＧ、ＴＲＹ、ＴＲＸ、ＴＲＺと、排出トランジスタＯＦＧはＹ方向に順に配置されている。Ｙ方向に隣接する２つのセンサ画素１２１内の各トランジスタの配置は、Ｙ方向の画素の境界に対して対称に配置されている。Ｘ方向に隣接する２つのセンサ画素１２１用の読み出し回路１２０内の各トランジスタの配列は逆である場合と、同じである場合が交互に繰り返される。
As shown in FIG. 3, the transfer transistors TRG, TRY, TRX, and TRZ in the read circuit 120 of one sensor pixel 121 and the discharge transistor OFG are arranged in order in the Y direction. The arrangement of each transistor in the two sensor pixels 121 adjacent to each other in the Y direction is symmetrical with respect to the boundary of the pixels in the Y direction. The arrangement of the transistors in the readout circuit 120 for the two sensor pixels 121 adjacent to each other in the X direction is reversed and the same is repeated alternately.
転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方には、電荷保持部（ＭＥＭ）５４が配置されている。また、一つのセンサ画素１２１内のフォトダイオードＰＤは、そのセンサ画素１２１の転送トランジスタＴＲＧ、ＴＲＸ、ＴＲＹの下方と、Ｘ方向に隣接するセンサ画素１２１の排出トランジスタＯＲＧ、転送トランジスタＴＲＺ、ＴＲＹの下方とにまたがって配置されている。
A charge holding unit (MEM) 54 is arranged below the transfer transistors TRG, TRX, and TRY. Further, the photodiode PD in one sensor pixel 121 is below the transfer transistors TRG, TRX, and TRY of the sensor pixel 121, and below the discharge transistors ORG, transfer transistors TRZ, and TRY of the sensor pixel 121 adjacent to the X direction. It is arranged across and.
図３に示すように、Ｘ方向に隣接する２つのセンサ画素１２１間には、遮光部分１２と素子分離部１３とが交互に設けられている。遮光部分１２および素子分離部１３は、転送トランジスタＴＲＺ、ＴＲＧ、ＴＲＸ、ＴＲＹの配列方向（Ｙ方向）に沿って連続して延伸している。
As shown in FIG. 3, light-shielding portions 12 and element separation portions 13 are alternately provided between two sensor pixels 121 adjacent to each other in the X direction. The light-shielding portion 12 and the element separation portion 13 are continuously extended along the arrangement direction (Y direction) of the transfer transistors TRZ, TRG, TRX, and TRY.
垂直ゲート電極５２Ｖおよび転送トランジスタＴＲＺ、ＴＲＧ、ＴＲＸ、ＴＲＹがＸ方向に隣接する２つのセンサ画素１２１間には、素子分離部１３が設けられている。一方、垂直ゲート電極５２Ｖおよび転送トランジスタＴＲＺ、ＴＲＧ、ＴＲＸ、ＴＲＹがＸ方向に隣接していない（Ｙ方向に揃っていない）２つのセンサ画素１２１間には、遮光部分１２が設けられている。
An element separation unit 13 is provided between the vertical gate electrode 52V and the two sensor pixels 121 in which the transfer transistors TRZ, TRG, TRX, and TRY are adjacent to each other in the X direction. On the other hand, a light-shielding portion 12 is provided between the vertical gate electrode 52V and the two sensor pixels 121 in which the transfer transistors TRZ, TRG, TRX, and TRY are not adjacent to each other in the X direction (not aligned in the Y direction).
また、素子分離部１３と垂直ゲート電極５２Ｖとの間には、エッチングストッパ１７が設けられている。エッチングストッパ１７は、垂直ゲート電極５２Ｖの近傍においてＹ方向に隣接する２つのセンサ画素１２１に亘って、設けられている。エッチングストッパ１７は、素子分離部１３と同様にＹ方向に延伸するように設けられている。ただし、エッチングストッパ１７は、遮光部分１２および素子分離部１３から広がる水平遮光部分１２Ｈ（図４参照）が垂直ゲート電極５２Ｖに接触しないように設けられていれば足りる。従って、エッチングストッパ１７は、素子分離部１３と垂直ゲート電極５２Ｖとが直接対向しないように素子分離部１３と垂直ゲート電極５２Ｖとの間に設けられていればよい。
Further, an etching stopper 17 is provided between the element separating portion 13 and the vertical gate electrode 52V. The etching stopper 17 is provided over two sensor pixels 121 adjacent to each other in the Y direction in the vicinity of the vertical gate electrode 52V. The etching stopper 17 is provided so as to extend in the Y direction like the element separating portion 13. However, it is sufficient that the etching stopper 17 is provided so that the horizontal light-shielding portion 12H (see FIG. 4) extending from the light-shielding portion 12 and the element separation portion 13 does not come into contact with the vertical gate electrode 52V. Therefore, the etching stopper 17 may be provided between the element separating portion 13 and the vertical gate electrode 52V so that the element separating portion 13 and the vertical gate electrode 52V do not directly face each other.
（撮像装置１０１の断面構造）
図４は図３のＡ－Ａ線に沿った断面図である。図中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型半導体領域およびＮ型半導体領域を表している。さらに、「Ｐ＋＋」、「Ｐ＋」、「Ｐ－」、および「Ｐ－－」の各記号における末尾の「＋」または「－」は、いずれもＰ型半導体領域の不純物濃度を表している。同様に、「Ｎ＋＋」、「Ｎ＋」、「Ｎ－」、および「Ｎ－－」の各記号における末尾の「＋」または「－」は、いずれもＮ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。 (Cross-sectional structure of imaging device 101)
FIG. 4 is a cross-sectional view taken along the line AA of FIG. The symbols "P" and "N" in the figure represent a P-type semiconductor region and an N-type semiconductor region, respectively. Further, "P ++", "P +", "P -", and "P -" at the end of the "+" or in the symbol "-" are all represent the impurity concentration of the P-type semiconductor region There is. Similarly, "N ++", "N +", "N -", and "N -" "+" at the end of each symbol or "-" are all represent the impurity concentration of the N-type semiconductor region ing. Here, the larger the number of "+", the higher the impurity concentration, and the larger the number of "-", the lower the impurity concentration. This also applies to the subsequent drawings.
図４は図３のＡ－Ａ線に沿った断面図である。図中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型半導体領域およびＮ型半導体領域を表している。さらに、「Ｐ＋＋」、「Ｐ＋」、「Ｐ－」、および「Ｐ－－」の各記号における末尾の「＋」または「－」は、いずれもＰ型半導体領域の不純物濃度を表している。同様に、「Ｎ＋＋」、「Ｎ＋」、「Ｎ－」、および「Ｎ－－」の各記号における末尾の「＋」または「－」は、いずれもＮ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。 (Cross-sectional structure of imaging device 101)
FIG. 4 is a cross-sectional view taken along the line AA of FIG. The symbols "P" and "N" in the figure represent a P-type semiconductor region and an N-type semiconductor region, respectively. Further, "P ++", "P +", "P -", and "P -" at the end of the "+" or in the symbol "-" are all represent the impurity concentration of the P-type semiconductor region There is. Similarly, "N ++", "N +", "N -", and "N -" "+" at the end of each symbol or "-" are all represent the impurity concentration of the N-type semiconductor region ing. Here, the larger the number of "+", the higher the impurity concentration, and the larger the number of "-", the lower the impurity concentration. This also applies to the subsequent drawings.
図４に示す撮像装置１０１は、半導体基板１１と、光電変換部５１と、電荷保持部（ＭＥＭ）５４と、電荷転送部５０と、転送トランジスタＴＲＺの縦電極である垂直ゲート電極５２Ｖと、遮光部分１２と、素子分離部１３と、エッチングストッパ１７とを備えている。
The imaging device 101 shown in FIG. 4 includes a semiconductor substrate 11, a photoelectric conversion unit 51, a charge holding unit (MEM) 54, a charge transfer unit 50, a vertical gate electrode 52V which is a vertical electrode of the transfer transistor TRZ, and light shielding. A portion 12, an element separating portion 13, and an etching stopper 17 are provided.
半導体基板１１は、例えばＳｉ｛１１１｝基板からなる。Ｓｉ｛１１１｝基板とは、シリコン単結晶からなり、ミラー指数の表記において｛１１１｝で表される結晶面を有する基板またはウェハである。表面１１Ａは、例えば、半導体基板１１の厚さ方向に対して略直交する面方位（１１１）を有する。半導体基板１１は、受光レンズおよびカラーフィルタを透過した被写体からの光を受光する受光面である裏面（第２面）１１Ｂと、裏面１１Ｂと反対側の表面１１Ａとを有している。Ｓｉ｛１１１｝基板を用いる理由の一つは、後述するように、結晶面に沿った方向にエッチング加工する工程を含むためである。
The semiconductor substrate 11 is made of, for example, a Si {111} substrate. The Si {111} substrate is a substrate or wafer made of a silicon single crystal and having a crystal plane represented by {111} in the Miller index notation. The surface 11A has, for example, a plane orientation (111) substantially orthogonal to the thickness direction of the semiconductor substrate 11. The semiconductor substrate 11 has a back surface (second surface) 11B, which is a light receiving surface that receives light from a subject that has passed through a light receiving lens and a color filter, and a front surface 11A that is opposite to the back surface 11B. One of the reasons for using the Si {111} substrate is that it includes a step of etching in the direction along the crystal plane, as will be described later.
この他、撮像装置１０１は、カラーフィルタＣＦと、受光レンズＬＮＳとを備えている。本明細書では、半導体基板１１における受光レンズＬＮＳが配置されている側の一主面を裏面１１Ｂ又は受光面と呼び、読み出し回路１２０が配置される側の一主面を表（おもて）面１１Ａと呼ぶ。
In addition, the image pickup apparatus 101 includes a color filter CF and a light receiving lens LNS. In the present specification, one main surface of the semiconductor substrate 11 on the side where the light receiving lens LNS is arranged is referred to as a back surface 11B or a light receiving surface, and one main surface on the side where the readout circuit 120 is arranged is the front surface. It is called surface 11A.
半導体基板１１内の光電変換部５１は、例えば裏面１１Ｂに近い位置から順に、Ｎ－型半導体領域５１Ａ、Ｎ型半導体領域５１Ｂ、及びＰ型半導体領域５１Ｃを有する。裏面１１Ｂに入射された光は、Ｎ－型半導体領域５１Ａで光電変換されて電荷が生成されたのち、その電荷がＮ型半導体領域５１Ｂに蓄積される。なお、Ｎ－型半導体領域５１ＡとＮ型半導体領域５１Ｂとの境界は必ずしも明確ではなく、例えばＮ－型半導体領域５１ＡからＮ型半導体領域５１Ｂへ向かうにつれて徐々にＮ型の不純物濃度が高くなっていればよい。また、Ｎ型半導体領域とＰ型半導体領域５１Ｃの間に、Ｐ型半導体領域５１ＣよりもＰ型不純物濃度の高いＰ＋型半導体領域を設けてもよい。このように、半導体基板１１内に形成される光電変換部５１の層構成は、必ずしも図４に示したものに限定されない。
The photoelectric conversion unit 51 in the semiconductor substrate 11 has, for example, an N - type semiconductor region 51A, an N-type semiconductor region 51B, and a P-type semiconductor region 51C in order from a position closer to the back surface 11B. The light incident on the back surface 11B is photoelectrically converted in the N- type semiconductor region 51A to generate an electric charge, and then the electric charge is accumulated in the N-type semiconductor region 51B. Incidentally, the N - type semiconductor region 51A and the boundary between the N-type semiconductor region 51B is not always clear, for example, the N - type gradually N-type impurity concentration of as the semiconductor region 51A toward the N-type semiconductor region 51B is not higher Just do it. Further, a P + type semiconductor region having a higher P-type impurity concentration than the P-type semiconductor region 51C may be provided between the N-type semiconductor region and the P-type semiconductor region 51C. As described above, the layer structure of the photoelectric conversion unit 51 formed in the semiconductor substrate 11 is not necessarily limited to that shown in FIG.
図４に示すように、光電変換部５１と裏面１１Ｂとの間には固定電荷膜１５が設けられている。固定電荷膜１５は、半導体基板１１の裏面１１Ｂに沿って設けられている。固定電荷膜１５は、半導体基板１１の受光面である裏面１１Ｂの界面準位に起因する暗電流の発生を抑制するために負の固定電荷を有する。固定電荷膜１５が誘起する電界により、半導体基板１１の裏面１１Ｂ近傍にホール蓄積層が形成される。このホール蓄積層によって裏面１１Ｂからの電子の発生が抑制される。
As shown in FIG. 4, a fixed charge film 15 is provided between the photoelectric conversion unit 51 and the back surface 11B. The fixed charge film 15 is provided along the back surface 11B of the semiconductor substrate 11. The fixed charge film 15 has a negative fixed charge in order to suppress the generation of dark current due to the interface state of the back surface 11B, which is the light receiving surface of the semiconductor substrate 11. The electric field induced by the fixed charge film 15 forms a hole storage layer in the vicinity of the back surface 11B of the semiconductor substrate 11. The hole accumulation layer suppresses the generation of electrons from the back surface 11B.
図４に示すように、固定電荷膜１５の表面１１ＡにはカラーフィルタＣＦが配置され、カラーフィルタＣＦの表面１１Ａには受光レンズＬＮＳが配置されている。カラーフィルタＣＦと受光レンズＬＮＳは、画素ごとに設けられている。
As shown in FIG. 4, a color filter CF is arranged on the surface 11A of the fixed charge film 15, and a light receiving lens LNS is arranged on the surface 11A of the color filter CF. The color filter CF and the light receiving lens LNS are provided for each pixel.
第１遮光部分としての遮光部分１２は、ＭＥＭ５４への光の入射を妨げるように機能する部材であり、ＭＥＭ５４と光電変換部５１との間に設けられている。即ち、遮光部分１２は、裏面１１Ｂから見てＭＥＭ５４と重複するように設けられ、裏面１１ＢからＭＥＭ５４が見えないように設けられている。遮光部分１２は、水平遮光部分１２Ｈと、垂直遮光部分１２Ｖとを含む。遮光部分１２は、各画素内に設けられている。水平遮光部分１２Ｈは、光電変換部５１とＭＥＭ５４との間において、第１面としての表面１１Ａ（ＸＹ面）に沿って広がるように設けられている。垂直遮光部分１２Ｖは、水平遮光部分１２Ｈに対して略直交するようにＹＺ面に沿って広がるように設けられている。
The light-shielding portion 12 as the first light-shielding portion is a member that functions to prevent light from entering the MEM 54, and is provided between the MEM 54 and the photoelectric conversion unit 51. That is, the light-shielding portion 12 is provided so as to overlap the MEM 54 when viewed from the back surface 11B, and is provided so that the MEM 54 cannot be seen from the back surface 11B. The light-shielding portion 12 includes a horizontal light-shielding portion 12H and a vertical light-shielding portion 12V. The light-shielding portion 12 is provided in each pixel. The horizontal light-shielding portion 12H is provided between the photoelectric conversion unit 51 and the MEM 54 so as to spread along the surface 11A (XY surface) as the first surface. The vertical light-shielding portion 12V is provided so as to spread along the YZ plane so as to be substantially orthogonal to the horizontal light-shielding portion 12H.
図３に示す平面視において、垂直遮光部分１２Ｖは、Ｘ方向に隣り合う２つのセンサ画素１２１間の境界部分に設けられ、Ｙ方向に延在する部材である。また、垂直遮光部分１２Ｖは、垂直ゲート電極５２Ｖおよび転送トランジスタＴＲＺ、ＴＲＧ、ＴＲＸ、ＴＲＹがＸ方向に隣接していない（Ｙ方向に揃っていない）センサ画素１２１間に設けられている。垂直遮光部分１２Ｖは、図４のＳｉ｛１１１｝基板１１の表面１１Ａから露出されている。垂直遮光部分１２Ｖは、水平遮光部分１２Ｈの形成のために用いられるトレンチ内に設けられている。水平遮光部分１２Ｈは、Ｚ方向において、光電変換部５１とＭＥＭ５４との間に位置する。図３に示す平面視において、水平遮光部分１２Ｈは、エッチングストッパ(ＤＳＴ)１７で挟まれ、（垂直ゲート５２Ｖ（ＴＲＺ）が設けられた領域Ａ５２内には設けられていない。一方、水平遮光部分１２Ｈは、領域Ａ５２以外の光電変換部５１がある領域Ａ５１のほぼ全体に設けられている。
In the plan view shown in FIG. 3, the vertical light-shielding portion 12V is a member provided at the boundary portion between two sensor pixels 121 adjacent to each other in the X direction and extending in the Y direction. Further, the vertical light-shielding portion 12V is provided between the vertical gate electrode 52V and the sensor pixels 121 in which the transfer transistors TRZ, TRG, TRX, and TRY are not adjacent to each other in the X direction (not aligned in the Y direction). The vertical light-shielding portion 12V is exposed from the surface 11A of the Si {111} substrate 11 of FIG. The vertical light-shielding portion 12V is provided in a trench used for forming the horizontal light-shielding portion 12H. The horizontal shading portion 12H is located between the photoelectric conversion unit 51 and the MEM 54 in the Z direction. In the plan view shown in FIG. 3, the horizontal shading portion 12H is sandwiched between the etching stoppers (DST) 17 and is not provided in the region A52 provided with the (vertical gate 52V (TRZ)), while the horizontal shading portion is not provided. 12H is provided in almost the entire region A51 where the photoelectric conversion unit 51 other than the region A52 is located.
裏面１１Ｂ側から入射して光電変換部５１により吸収されずに光電変換部５１を透過した光は、遮光部分１２の水平遮光部分１２Ｈにおいて反射し、再度、光電変換部５１へ入射することとなる。すなわち、遮光部分１２の水平遮光部分１２Ｈはリフレクタとして機能し、光電変換部５１を透過した光がＭＥＭ５４へ入射してノイズが発生することを抑制するように機能する。これにより、水平遮光部分１２Ｈは、ＰＬＳ（Parasitic Light Sensitivity)を抑制することができる。また、遮光部分１２の垂直遮光部分１２Ｖは、隣接する画素１２１からの漏れ光が光電変換部５１へ入射することにより混色等のノイズ（即ち、クロストーク）を抑制することができる。
The light incident from the back surface 11B side and transmitted through the photoelectric conversion unit 51 without being absorbed by the photoelectric conversion unit 51 is reflected by the horizontal light-shielding portion 12H of the light-shielding portion 12 and is incident on the photoelectric conversion unit 51 again. .. That is, the horizontal light-shielding portion 12H of the light-shielding portion 12 functions as a reflector, and functions so as to suppress the light transmitted through the photoelectric conversion unit 51 from entering the MEM 54 and generating noise. As a result, the horizontal light-shielding portion 12H can suppress PLS (Parasitic Light Sensitivity). Further, the vertical light-shielding portion 12V of the light-shielding portion 12 can suppress noise such as color mixing (that is, crosstalk) by incident light leaked from the adjacent pixel 121 onto the photoelectric conversion unit 51.
遮光部分１２は、内層部分１２Ａと、その周囲を取り囲む外層部分１２Ｂとの２層構造を有している。内層部分１２Ａは、例えば遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料からなる。例えば、内層部分１２Ａの構成材料としては、Ａｌ（アルミニウム），Ｃｕ（銅），Ｃｏ（コバルト），Ｗ（タングステン），Ｔｉ（チタン），Ｔａ（タンタル），Ｎｉ（ニッケル），Ｍｏ（モリブデン），Ｃｒ（クロム），Ｉｒ（イリジウム），白金イリジウム，ＴｉＮ（窒化チタン）またはタングステンシリコン化合物などが挙げられる。なかでもＡｌ（アルミニウム）が最も光学的に好ましい構成材料である。なお、内層部分１２Ａは、グラファイトや有機材料により構成されていてもよい。外層部分１２Ｂは、例えばＳｉＯｘ（シリコン酸化物）などの絶縁材料により構成されている。外層部分１２Ｂにより、内層部分１２Ａと半導体基板１１との電気的絶縁性が確保される。
The light-shielding portion 12 has a two-layer structure consisting of an inner layer portion 12A and an outer layer portion 12B surrounding the inner layer portion 12A. The inner layer portion 12A is made of, for example, a material containing at least one of a simple substance metal having a light-shielding property, a metal alloy, a metal nitride, and a metal silicide. For example, the constituent materials of the inner layer portion 12A include Al (aluminum), Cu (copper), Co (cobalt), W (tungsten), Ti (titanium), Ta (tantalum), Ni (nickel), and Mo (molybdenum). , Cr (chromium), Ir (iridium), platinum iridium, TiN (titanium nitride) or tungsten silicon compounds and the like. Among them, Al (aluminum) is the most optically preferable constituent material. The inner layer portion 12A may be made of graphite or an organic material. The outer layer portion 12B is made of an insulating material such as SiOx (silicon oxide). The outer layer portion 12B ensures electrical insulation between the inner layer portion 12A and the semiconductor substrate 11.
図４に示すように、第２遮光部分としての素子分離部１３は、互いに隣接する２つのセンサ画素１２１間の境界位置において、半導体基板１１を表面１１Ａから裏面１１Ｂまで貫通するようにＺ方向に設けられている。即ち、素子分離部１３は、隣接する画素間において半導体基板１１を貫通している。また、図３に示す平面視においては、素子分離部１３は、Ｘ方向に遮光部分１２と交互に設けられており、垂直ゲート電極５２ＶがＸ方向に隣接するセンサ画素１２１間に設けられている。素子分離部１３は、Ｘ方向に互いに隣接する画素１２１を電気的に分離している。素子分離部１３は、半導体基板１１を貫通するトレンチ内に金属材料および絶縁材料を埋め込むことによって構成されている。素子分離部１３は、遮光部分１２と同じ構成でよい。即ち、素子分離部１３の内層部分１３Ａは、例えば遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料からなる。内層部分１３Ａの構成材料は、上述の内層部分１２Ａの材料と同じでよい。素子分離部１３の外層部分１３Ｂは、上述の外層部分１２Ｂの材料と同じでよい。
As shown in FIG. 4, the element separation portion 13 as the second light-shielding portion penetrates the semiconductor substrate 11 from the front surface 11A to the back surface 11B in the Z direction at the boundary position between the two sensor pixels 121 adjacent to each other. It is provided. That is, the element separation unit 13 penetrates the semiconductor substrate 11 between adjacent pixels. Further, in the plan view shown in FIG. 3, element separation portions 13 are provided alternately with light-shielding portions 12 in the X direction, and vertical gate electrodes 52V are provided between sensor pixels 121 adjacent to each other in the X direction. .. The element separation unit 13 electrically separates the pixels 121 adjacent to each other in the X direction. The element separating portion 13 is configured by embedding a metal material and an insulating material in a trench penetrating the semiconductor substrate 11. The element separation portion 13 may have the same configuration as the light-shielding portion 12. That is, the inner layer portion 13A of the element separating portion 13 is made of, for example, a material containing at least one of a simple substance metal having a light-shielding property, a metal alloy, a metal nitride, and a metal silicide. The constituent material of the inner layer portion 13A may be the same as the material of the inner layer portion 12A described above. The outer layer portion 13B of the element separation portion 13 may be the same as the material of the outer layer portion 12B described above.
素子分離部１３は、内層部分１３Ａにより遮光性を有し、隣接する他の画素へ入射光が進入することを抑制し、クロストークを抑制することができる。さらに、素子分離部１３は、入射光を光電変換部５１へ反射して光電変換効率ＱＥ(Quantum efficiency)を向上させる反射部材としても用いられる。また、内層部分１３Ａが外層部分１３Ｂにより被覆されていることによって、内層部分１３Ａと半導体基板１１との電気的絶縁性が確保される。
The element separation unit 13 has a light-shielding property due to the inner layer portion 13A, can suppress the intrusion of incident light into other adjacent pixels, and can suppress crosstalk. Further, the element separation unit 13 is also used as a reflection member that reflects the incident light to the photoelectric conversion unit 51 to improve the photoelectric conversion efficiency QE (Quantum efficiency). Further, since the inner layer portion 13A is covered with the outer layer portion 13B, the electrical insulation between the inner layer portion 13A and the semiconductor substrate 11 is ensured.
また、素子分離部１３は、水平遮光部分１３Ｈと、垂直遮光部分１３Ｖとを含む。水平遮光部分１３Ｈは、隣接する領域Ａ５２の間において、即ち、隣接するエッチングストッパ１７間において、水平遮光部分１２Ｈと同じ高さに設けられ、光電変換部５１とＭＥＭ５４との間において、表面１１Ａに沿って広がるように設けられている。垂直遮光部分１３Ｖは、水平遮光部分１３Ｈに対して略直交するように設けられている。
Further, the element separation unit 13 includes a horizontal light-shielding portion 13H and a vertical light-shielding portion 13V. The horizontal light-shielding portion 13H is provided between the adjacent regions A52, that is, between the adjacent etching stoppers 17 at the same height as the horizontal light-shielding portion 12H, and is provided on the surface 11A between the photoelectric conversion unit 51 and the MEM 54. It is provided so as to spread along. The vertical light-shielding portion 13V is provided so as to be substantially orthogonal to the horizontal light-shielding portion 13H.
第４遮光部分としての水平遮光部分１３Ｈは、垂直遮光部分１３Ｖを介して水平遮光部分１２Ｈと同じ工程で形成され得る。水平遮光部分１３Ｈは、領域Ａ５２内には設けられていないが、水平遮光部分１２Ｈと繋がっており、水平遮光部分１２Ｈとともに領域Ａ５１の全体を被覆している。従って、水平遮光部分１３Ｈは、水平遮光部分１２Ｈと同様に、ＰＬＳおよびクロストークを抑制することができる。
The horizontal light-shielding portion 13H as the fourth light-shielding portion can be formed in the same process as the horizontal light-shielding portion 12H via the vertical light-shielding portion 13V. Although the horizontal light-shielding portion 13H is not provided in the region A52, it is connected to the horizontal light-shielding portion 12H and covers the entire region A51 together with the horizontal light-shielding portion 12H. Therefore, the horizontal light-shielding portion 13H can suppress PLS and crosstalk in the same manner as the horizontal light-shielding portion 12H.
水平遮光部分１３Ｈは、水平遮光部分１２Ｈとほぼ同じ深さレベルに設けられており、隣接する画素１２１間にある２つのエッチングストッパ１７間に設けられている。即ち、水平遮光部分１３Ｈは、隣接する画素のＴＲＺ５２間に表面１１Ａに沿って延在するように設けられ、エッチングストッパ１７に接触するように設けられている。これにより、平面視において、水平遮光部分１３Ｈおよび水平遮光部分１２Ｈは、領域Ａ５２以外の領域Ａ５１全体に設けられていることになる。水平遮光部分１３Ｈは、水平遮光部分１２Ｈと同じ構成を有し、遮光特性および反射特性を有する。領域Ａ５２には、水平遮光部分は設けられていない。よって、電荷を光電変換部５１からＭＥＭ５３への電荷の移動を容易にしつつ、入射光がＴＲＺ５２に進入することをさらに抑制し、ＰＬＳを抑制することができる。
The horizontal light-shielding portion 13H is provided at substantially the same depth level as the horizontal light-shielding portion 12H, and is provided between two etching stoppers 17 between adjacent pixels 121. That is, the horizontal light-shielding portion 13H is provided so as to extend along the surface 11A between TRZ 52s of adjacent pixels, and is provided so as to come into contact with the etching stopper 17. As a result, in the plan view, the horizontal light-shielding portion 13H and the horizontal light-shielding portion 12H are provided in the entire region A51 other than the region A52. The horizontal light-shielding portion 13H has the same configuration as the horizontal light-shielding portion 12H, and has light-shielding characteristics and reflection characteristics. The area A52 is not provided with a horizontal shading portion. Therefore, while facilitating the transfer of the electric charge from the photoelectric conversion unit 51 to the MEM 53, it is possible to further suppress the incident light from entering the TRZ 52 and suppress the PLS.
エッチングストッパ１７は、図４に示すように、表面１１Ａにおいて、水平遮光部分１２Ｈ、１３ＨのＸ方向における両端部に設けられている。また、エッチングストッパ１７は、表面１１Ａにおいて、ＴＲＺ５２と水平遮光部分１２Ｈ、１３Ｈとの間に設けられている。エッチングストッパ１７は、水平遮光部分１２Ｈ、１３Ｈの横方向トレンチ（空間１２Ｚ、１３Ｚ）をウェットエッチングにより形成する際に、エッチングの進行を停止させる機能を有する。エッチングストッパ１７は、半導体基板１１のエッチング溶液、例えば、アルカリ水溶液に対しエッチング耐性を有する材料で構成される。エッチングストッパ１７は、例えば、半導体基板１１の＜１１０＞方向へのエッチングを停止させるように設けられている。エッチングストッパ１７としては、例えば、Ｂ（ボロン）などの不純物元素や水素イオン注入を行った結晶欠陥構造、あるいは、酸化物等の絶縁体などを用いることができる。
As shown in FIG. 4, the etching stoppers 17 are provided at both ends of the horizontal light-shielding portions 12H and 13H in the X direction on the surface 11A. Further, the etching stopper 17 is provided on the surface 11A between the TRZ 52 and the horizontal light-shielding portions 12H and 13H. The etching stopper 17 has a function of stopping the progress of etching when the lateral trenches ( spaces 12Z and 13Z) of the horizontal light-shielding portions 12H and 13H are formed by wet etching. The etching stopper 17 is made of a material having etching resistance to an etching solution of the semiconductor substrate 11, for example, an alkaline aqueous solution. The etching stopper 17 is provided, for example, so as to stop etching of the semiconductor substrate 11 in the <110> direction. As the etching stopper 17, for example, an impurity element such as B (boron), a crystal defect structure in which hydrogen ions are implanted, an insulator such as an oxide, or the like can be used.
読み出し回路１２０内の転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧと、排出トランジスタＯＲＧの各ゲート電極は、いずれも半導体基板１１の表面１１Ａ側に、絶縁層１８を介して設けられている。また、Ｎ型半導体領域である電荷保持部（ＭＥＭ）５４は、半導体基板１１内のＰ型半導体領域５１Ｃ内に設けられている。より具体的には、電荷保持部（ＭＥＭ）５４は、表面１１Ａと水平遮光部分１２Ｈ、１３Ｈとの間の半導体基板１１の領域に埋設されている。ＭＥＭ５４は、光電変換部５１に対してＺ方向（厚さ方向）に配置され、半導体基板１１内の表面１１Ａ側に設けられている。図４に示すように、電荷保持部（ＭＥＭ）５４に裏面１１Ｂ側からの光が入射されないように、水平遮光部分１２Ｈは電荷保持部（ＭＥＭ）５４の周囲を取り囲んでいる。本明細書では、転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧを総称して電荷転送部５０と呼ぶ。
The transfer transistors TRZ, TRY, TRX, and TRG in the readout circuit 120 and the gate electrodes of the discharge transistor ORG are all provided on the surface 11A side of the semiconductor substrate 11 via an insulating layer 18. Further, the charge holding unit (MEM) 54, which is an N-type semiconductor region, is provided in the P-type semiconductor region 51C in the semiconductor substrate 11. More specifically, the charge holding portion (MEM) 54 is embedded in the region of the semiconductor substrate 11 between the surface 11A and the horizontal shading portions 12H and 13H. The MEM 54 is arranged in the Z direction (thickness direction) with respect to the photoelectric conversion unit 51, and is provided on the surface 11A side in the semiconductor substrate 11. As shown in FIG. 4, the horizontal shading portion 12H surrounds the charge holding portion (MEM) 54 so that the light from the back surface 11B side is not incident on the charge holding portion (MEM) 54. In this specification, the transfer transistors TRZ, TRY, TRX, and TRG are collectively referred to as a charge transfer unit 50.
転送トランジスタＴＲＺは、半導体基板１１の水平面方向に配置される水平ゲート電極５２Ｈと、半導体基板１１の深さ方向に延びる垂直ゲート電極５２Ｖとを有する。垂直ゲート電極５２Ｖの最深位置は、例えばＮ－型半導体領域５２Ａ内にある。図４の例では、各センサ画素１２１が２つの垂直ゲート電極５２Ｖを有する例を示しているが、垂直ゲート電極５２Ｖの本数に制限はなく、１本でも複数本でもよい。転送トランジスタＴＲＺは、光電変換部５１で光電変換された電荷を、垂直ゲート電極５２Ｖを介して転送電極ＴＲＹまで転送する。
The transfer transistor TRZ has a horizontal gate electrode 52H arranged in the horizontal plane direction of the semiconductor substrate 11 and a vertical gate electrode 52V extending in the depth direction of the semiconductor substrate 11. The deepest position of the vertical gate electrode 52V is, for example, in the N - type semiconductor region 52A. In the example of FIG. 4, each sensor pixel 121 has two vertical gate electrodes 52V, but the number of vertical gate electrodes 52V is not limited and may be one or a plurality. The transfer transistor TRZ transfers the electric charge photoelectrically converted by the photoelectric conversion unit 51 to the transfer electrode TRY via the vertical gate electrode 52V.
読み出し回路１２０内の各トランジスタの平面レイアウトは、必ずしも図３に示したものに限定されない。読み出し回路１２０内の各トランジスタの配置が変われば、その下方に配置されるフォトダイオードＰＤや電荷保持部（ＭＥＭ）５４の配置場所も変化する。
The planar layout of each transistor in the readout circuit 120 is not necessarily limited to that shown in FIG. If the arrangement of each transistor in the readout circuit 120 is changed, the arrangement location of the photodiode PD and the charge holding unit (MEM) 54 arranged below the transistor is also changed.
（固体撮像装置の製造方法）
次に、図５Ａ～図１０は、固体撮像装置１０１の製造方法の一例を示す平面図または断面図である。なお、各図のＡは、平面図を示し、各図のＢは、各図のＡのＢ－Ｂ線に沿った断面図を示す。ここでは、主にエッチングストッパ１７、遮光部分１２および素子分離部１３を形成する工程について説明する。 (Manufacturing method of solid-state image sensor)
Next, FIGS. 5A to 10A are plan views or cross-sectional views showing an example of a method for manufacturing the solid-state image sensor 101. In addition, A of each figure shows a plan view, and B of each figure shows a cross-sectional view along line BB of A of each figure. Here, a step of forming the etching stopper 17, the light-shielding portion 12, and the element separating portion 13 will be mainly described.
次に、図５Ａ～図１０は、固体撮像装置１０１の製造方法の一例を示す平面図または断面図である。なお、各図のＡは、平面図を示し、各図のＢは、各図のＡのＢ－Ｂ線に沿った断面図を示す。ここでは、主にエッチングストッパ１７、遮光部分１２および素子分離部１３を形成する工程について説明する。 (Manufacturing method of solid-state image sensor)
Next, FIGS. 5A to 10A are plan views or cross-sectional views showing an example of a method for manufacturing the solid-
まず、図５Ａおよび図５Ｂに示すように、Ｎ－型半導体領域５１Ａ、Ｎ型半導体領域５１Ｂおよびエッチングストッパ１７がそれぞれ半導体基板１１内の所定の位置に形成される。半導体基板１１は、例えば、面方位（１１１）を表面１１Ａとして有するＰ型シリコン基板である。Ｎ－型半導体領域５１ＡおよびＮ型半導体領域５１Ｂは、リソグラフィ技術およびイオン注入技術を用いて形成すればよい。Ｎ型半導体領域５１Ａ、５１Ｂには、例えば、燐または砒素等が不純物として注入される。エッチングストッパ１７は、リソグラフィ技術およびＲＩＥ（Reactive Ion Etching）法等のエッチング技術を用いて半導体基板１１の表面１１Ａにトレンチを形成し、そのトレンチにシリコン酸化膜等の絶縁材料を埋め込むことによって形成され得る。図５Ａに示すように、エッチングストッパ１７の形成により、ＴＲＺ５２が形成される領域Ａ５２とそれ以外の光電変換部５１の領域５１Ａとがほぼ規定される。
First, as shown in FIGS. 5A and 5B, the N-type semiconductor region 51A, the N-type semiconductor region 51B, and the etching stopper 17 are each formed at predetermined positions in the semiconductor substrate 11. The semiconductor substrate 11 is, for example, a P-type silicon substrate having a plane orientation (111) as the surface 11A. The N-type semiconductor region 51A and the N-type semiconductor region 51B may be formed by using a lithography technique and an ion implantation technique. For example, phosphorus or arsenic is injected into the N- type semiconductor regions 51A and 51B as impurities. The etching stopper 17 is formed by forming a trench on the surface 11A of the semiconductor substrate 11 using an etching technique such as a lithography technique and an etching technique such as a RIE (Reactive Ion Etching) method, and embedding an insulating material such as a silicon oxide film in the trench. obtain. As shown in FIG. 5A, the formation of the etching stopper 17 substantially defines the region A52 in which the TRZ 52 is formed and the other region 51A of the photoelectric conversion unit 51.
次に、図６Ａおよび図６Ｂに示すように、リソグラフィ技術およびエッチング技術を用いて、垂直遮光部分１２Ｖ、１３Ｖの形成領域にトレンチ１２Ｔ、１３Ｔを形成する。このとき、垂直遮光部分１２Ｖの形成領域を開口するハードマスクＨＭを形成し、そのハードマスクＨＭをマスクとしてＲＩＥ法で半導体基板１１の表面１１Ａをエッチングする。これによりトレンチ１２Ｔ、１３Ｔが形成され得る。トレンチ１２Ｔ、１３Ｔは、隣接するセンサ画素１２１間に交互に設けられ、Ｙ方向に連続的に延伸している。トレンチ１２Ｔ、１３Ｔの深さは、後に形成される水平遮光部分１２Ｈ、１３Ｈの深さ（Ｚ方向における位置）に対応する。トレンチ１２Ｔ、１３Ｔは、同じエッチング工程で同時に形成されるので、この時点では、同じ構成を有する。しかし、トレンチ１２Ｔは、Ｘ方向に隣接するエッチングストッパ１７間に設けられてはおらず、Ｙ方向に交互にエッチングストッパ１７に隣接する。一方、トレンチ１３Ｔは、Ｘ方向に隣接するエッチングストッパ１７間に設けられている。なお、水平遮光部分１２Ｈ、１３Ｈの形成工程におけるウェットエッチングの際に、半導体基板１１は、＜１１１＞方向にも幾分エッチングされる。従って、トレンチ１２Ｔ、１３Ｔの深さは、＜１１１＞方向へのエッチングも考慮して設定されることが好ましい。
Next, as shown in FIGS. 6A and 6B, trenches 12T and 13T are formed in the formation region of the vertical shading portions 12V and 13V by using the lithography technique and the etching technique. At this time, a hard mask HM that opens the formation region of the vertical light-shielding portion 12V is formed, and the surface 11A of the semiconductor substrate 11 is etched by the RIE method using the hard mask HM as a mask. As a result, trenches 12T and 13T can be formed. The trenches 12T and 13T are alternately provided between the adjacent sensor pixels 121 and continuously extend in the Y direction. The depths of the trenches 12T and 13T correspond to the depths (positions in the Z direction) of the horizontal light-shielding portions 12H and 13H formed later. Since the trenches 12T and 13T are formed at the same time in the same etching process, they have the same configuration at this point. However, the trench 12T is not provided between the etching stoppers 17 adjacent to each other in the X direction, and is alternately adjacent to the etching stoppers 17 in the Y direction. On the other hand, the trench 13T is provided between the etching stoppers 17 adjacent to each other in the X direction. During the wet etching in the steps of forming the horizontal light-shielding portions 12H and 13H, the semiconductor substrate 11 is somewhat etched in the <111> direction as well. Therefore, it is preferable that the depths of the trenches 12T and 13T are set in consideration of etching in the <111> direction.
次に、図７Ａおよび図７Ｂに示すように、トレンチ１２Ｔ、１３Ｔの側面および底面を覆うようにサイドウォールＳＷを形成する。サイドウォールＳＷには、例えば、シリコン酸化膜等の絶縁材料が用いられる。次に、ＲＩＥ法等を用いてサイドウォールＳＷを異方的にエッチバックする。これにより、図７Ｃに示すように、トレンチ１２Ｔ、１３Ｔの側面および表面１１Ａ上にあるハードマスクＨＭおよび／またはサイドウォールＳＷの材料を残置させたまま、トレンチ１２Ｔ、１３Ｔの底面にあるサイドウォールＳＷの材料を除去する。
Next, as shown in FIGS. 7A and 7B, a sidewall SW is formed so as to cover the side surfaces and the bottom surface of the trenches 12T and 13T. For the sidewall SW, for example, an insulating material such as a silicon oxide film is used. Next, the sidewall SW is anisotropically etched back by using the RIE method or the like. As a result, as shown in FIG. 7C, the sidewall SW on the bottom surface of the trenches 12T, 13T is left with the material of the hard mask HM and / or the sidewall SW on the side surface and the surface 11A of the trenches 12T, 13T. Remove the material.
次に、図８Ｂに示すように、所定のアルカリ水溶液を用いて、トレンチ１２Ｔ、１３Ｔを介して半導体基板１１をウェットエッチングする。アルカリ水溶液は、無機溶液であればＫＯＨ，ＮａＯＨ，またはＣｓＯＨ等でよい。アルカリ水溶液は、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液），Ｎ２Ｈ４（ヒドラジン），ＮＨ４ＯＨ（水酸化アンモニウム），またはＴＭＡＨ（水酸化テトラメチルアンモニウム）等でよい。ここで、半導体基板１１は、表面１１Ａの面方位（１１１）に依ってエッチングレートが異なるので、結晶異方性エッチングが行われる。例えば、面方位（１１１）を表面１１ＡとするＳｉ｛１１１｝基板においては、＜１１１＞方向のエッチングレートに対して＜１１０＞方向のエッチングレートが十分に高くなる。従って、アルカリ水溶液を用いてウェットエッチングしたときに、Ｘ方向へのエッチングが進行する一方、Ｙ方向およびＺ方向にはほとんどエッチングが進行しない。その結果、図７Ｄに示すように、トレンチ１２Ｔ、１３Ｔに連通する空間１２Ｚ、１３Ｚが半導体基板１１の内部にＸ方向に広がる。このとき、エッチングは、エッチングストッパ１７まで進行して、エッチングストッパ１７で停止する。これにより、＜１１０＞方向へのエッチングの進行を容易に制御できる。空間１２Ｚ、１３Ｚは、図８Ａに示すエッチングストッパ１７で挟まれた領域Ａ５２以外の領域Ａ５１の全体に形成される。一方、エッチングは、トレンチ１２Ｔ、１３ＺからＸ方向に広がってエッチングストッパ１７で停止するので、空間１２Ｚ、１３Ｚは、領域Ａ５２には達しない。
Next, as shown in FIG. 8B, the semiconductor substrate 11 is wet-etched through the trenches 12T and 13T using a predetermined alkaline aqueous solution. The alkaline aqueous solution may be KOH, NaOH, CsOH or the like as long as it is an inorganic solution. The alkaline aqueous solution may be EDP (ethylenediamine pyrocatechol aqueous solution), N 2 H 4 (hydrazine), NH 4 OH (ammonium hydroxide), TMAH (tetramethylammonium hydroxide) or the like as long as it is an organic solution. Here, since the etching rate of the semiconductor substrate 11 differs depending on the plane orientation (111) of the surface 11A, crystal anisotropic etching is performed. For example, in a Si {111} substrate having a surface orientation (111) of the surface 11A, the etching rate in the <110> direction is sufficiently higher than the etching rate in the <111> direction. Therefore, when wet etching is performed using an alkaline aqueous solution, the etching proceeds in the X direction, while the etching hardly proceeds in the Y direction and the Z direction. As a result, as shown in FIG. 7D, the spaces 12Z and 13Z communicating with the trenches 12T and 13T spread in the X direction inside the semiconductor substrate 11. At this time, the etching proceeds to the etching stopper 17 and is stopped at the etching stopper 17. Thereby, the progress of etching in the <110> direction can be easily controlled. The spaces 12Z and 13Z are formed in the entire region A51 other than the region A52 sandwiched by the etching stopper 17 shown in FIG. 8A. On the other hand, since the etching spreads from the trenches 12T and 13Z in the X direction and stops at the etching stopper 17, the spaces 12Z and 13Z do not reach the region A52.
次に、サイドウォールＳＷを除去した後、図８Ｃに示すように、トレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚの内面、並びに、半導体基板１１の表面１１Ａに外層部分１２Ｂ、１３Ｂを堆積する。外層部分１２Ｂ、１３Ｂには、例えば、シリコン酸化膜等の絶縁材料が用いられる。このとき、外層部分１２Ｂ、１３Ｂは、トレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚを完全には埋め込まない。
Next, after removing the sidewall SW, as shown in FIG. 8C, the outer layer portions 12B and 13B are deposited on the inner surfaces of the trenches 12T and 13T and the spaces 12Z and 13Z and on the surface 11A of the semiconductor substrate 11. For the outer layer portions 12B and 13B, for example, an insulating material such as a silicon oxide film is used. At this time, the outer layer portions 12B and 13B do not completely embed the trenches 12T and 13T and the spaces 12Z and 13Z.
次に、図８Ｃに示すように、トレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚ内に犠牲膜ＳＡＣを充填する。この段階で、内層部分１２Ａ、１３Ａとして金属材料を充填すると、その後、裏面１１Ｂからトレンチ１３Ｔａを形成する際に、金属材料をエッチングしてしまう。これは、エッチングチャンバの金属汚染に繋がる。従って、一旦、内層部分１２Ａに代えて、エッチングしても問題のない、かつ外層部分１３Ｂに対して選択的にエッチング可能な犠牲膜ＳＡＣ（例えば、シリコン窒化膜、ポリシリコン等）をトレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚ内に充填しておく。その後、裏面１１Ｂからトレンチ１３Ｔａを形成した後に、犠牲膜ＳＡＣを金属材料に置換する。置換工程については、後述する。
Next, as shown in FIG. 8C, the sacrificial membrane SAC is filled in the trenches 12T and 13T and the spaces 12Z and 13Z. If a metal material is filled as the inner layer portions 12A and 13A at this stage, the metal material is then etched when the trench 13Ta is formed from the back surface 11B. This leads to metal contamination of the etching chamber. Therefore, instead of the inner layer portion 12A, a sacrificial film SAC (for example, silicon nitride film, polysilicon, etc.) that can be etched without any problem and can be selectively etched on the outer layer portion 13B is used in the trench 12T. It is filled in 13T and spaces 12Z and 13Z. Then, after forming the trench 13Ta from the back surface 11B, the sacrificial film SAC is replaced with a metal material. The replacement step will be described later.
次に、図９Ａおよび図９Ｂに示すように、リソグラフィ技術およびエッチング技術を用いて、素子分離部１３の形成領域にトレンチ１３Ｔａを形成する。このとき、ハードマスク（図示せず）を用いてＲＩＥ法でトレンチ１３Ｔａを形成すればよい。この工程で、トレンチ１３Ｔａは、表面１１Ａまたは裏面１１Ｂから半導体基板１１を異方的にエッチングし、半導体基板１１をＺ方向に貫通するように形成される。図９Ａに示すように、トレンチ１３Ｔａは、隣接する画素（隣接する領域Ａ５２）間に設けられる。また、図９Ｂに示すように、トレンチ１３Ｔａの幅は、断面において、トレンチ１３Ｔよりも狭く、外層部分１３Ｂ間の幅と同じかそれよりも狭い。よって、トレンチ１３Ｔａの両側壁には、外層部分１３Ｂが残置される。尚、トレンチ１２Ｔ内の外層部分１２Ｂおよび犠牲膜ＳＡＣは、そのまま残置されている。
Next, as shown in FIGS. 9A and 9B, the trench 13Ta is formed in the formation region of the element separation portion 13 by using the lithography technique and the etching technique. At this time, the trench 13Ta may be formed by the RIE method using a hard mask (not shown). In this step, the trench 13Ta is formed by anisotropically etching the semiconductor substrate 11 from the front surface 11A or the back surface 11B so as to penetrate the semiconductor substrate 11 in the Z direction. As shown in FIG. 9A, the trench 13Ta is provided between adjacent pixels (adjacent regions A52). Further, as shown in FIG. 9B, the width of the trench 13Ta is narrower than that of the trench 13T in cross section, and is equal to or narrower than the width between the outer layer portions 13B. Therefore, the outer layer portion 13B is left on both side walls of the trench 13Ta. The outer layer portion 12B and the sacrificial membrane SAC in the trench 12T are left as they are.
次に、図９Ｃに示すように、トレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚ内の犠牲膜ＳＡＣを除去し、トレンチ１３Ｔａの内面に外層部分１３Ｂの材料を堆積する。トレンチ１３Ｔａを介して固相拡散法でＰ型不純物層（図示せず）を形成する。この場合、トレンチ１３Ｔａ内に一旦、ＰＳＧ（燐ケイ酸ガラス）を埋め込み、ＰＳＧの不純物（燐）をトレンチ１３Ｔａ内壁の半導体基板１１に拡散させてから、ＰＳＧを除去する。このようにしてＰ型半導体層は、固相拡散法によって形成する。
Next, as shown in FIG. 9C, the sacrificial film SAC in the trenches 12T and 13T and the spaces 12Z and 13Z is removed, and the material of the outer layer portion 13B is deposited on the inner surface of the trench 13Ta. A P-type impurity layer (not shown) is formed by a solid phase diffusion method via a trench 13Ta. In this case, PSG (phosphoric acid glass) is once embedded in the trench 13Ta, impurities (phosphorus) of PSG are diffused to the semiconductor substrate 11 on the inner wall of the trench 13Ta, and then PSG is removed. In this way, the P-type semiconductor layer is formed by the solid phase diffusion method.
外層部分１３Ｂには、例えば、シリコン酸化膜等の絶縁材料が用いられる。このとき、外層部分１３Ｂは、トレンチ１３Ｔを完全には埋め込まない。外層部分１３Ｂの形成方法は、外層部分１２Ｂの形成方法と基本的に同じでよい。
For the outer layer portion 13B, for example, an insulating material such as a silicon oxide film is used. At this time, the outer layer portion 13B does not completely embed the trench 13T. The method for forming the outer layer portion 13B may be basically the same as the method for forming the outer layer portion 12B.
次に、図９Ｄに示すように、トレンチ１２Ｔ、１３Ｔａ内に内層部分１２Ａ、１３Ａを充填する。内層部分１２Ａ、１３Ａには、上述の通り、例えば、単体金属、金属合金、金属窒化物、金属シリサイド、グラファイトまたは有機材料が用いられる。
Next, as shown in FIG. 9D, the inner layer portions 12A and 13A are filled in the trenches 12T and 13Ta. As described above, for the inner layer portions 12A and 13A, for example, a simple substance metal, a metal alloy, a metal nitride, a metal silicide, graphite, or an organic material is used.
次に、ＣＭＰ法等を用いて、表面１１Ａ上にある犠牲層ＳＡＣおよびサイドウォールＳＷの材料を除去し平坦化する。次に、図１０に示すように、領域Ａ５２内に垂直ゲート電極５２Ｖを形成する。
Next, the materials of the sacrificial layer SAC and the sidewall SW on the surface 11A are removed and flattened by using the CMP method or the like. Next, as shown in FIG. 10, a vertical gate electrode 52V is formed in the region A52.
既知の方法により、ＴＲＺ５２、ＴＲＭ５３、ＭＥＭ５４を形成する。図示しないが、このときＴＲＧ５５およびＯＦＧ５７も形成される。
TRZ52, TRM53, MEM54 are formed by a known method. Although not shown, TRG55 and OFG57 are also formed at this time.
これにより、トレンチ１２Ｔ内に垂直遮光部分１２Ｖが形成され、空間１２Ｚ内に水平遮光部分１２Ｈが形成される。また、トレンチ１３Ｔ、１３Ｔａ内に素子分離部１３が形成され、トレンチ１３Ｚ内に水平遮光部分１３Ｈが形成される。尚、内層部分１２Ａ、１３Ａには、ボイドが或る程度残っていても、遮光性能が得られている限り問題無い。
As a result, the vertical light-shielding portion 12V is formed in the trench 12T, and the horizontal light-shielding portion 12H is formed in the space 12Z. Further, the element separation portion 13 is formed in the trenches 13T and 13Ta, and the horizontal light-shielding portion 13H is formed in the trench 13Z. Even if some voids remain in the inner layer portions 12A and 13A, there is no problem as long as the light-shielding performance is obtained.
次に、ＴＲＺ５２、ＴＲＭ５３、ＭＥＭ５４等を被覆するように、表面１１Ａ上に層間絶縁膜等（図示せず）を堆積し、図４に示す構造が得られる。その後、裏面１１Ｂ上にカラーフィルタＣＦ、受光レンズＬＮＳを順に形成することにより、固体撮像装置１０１が完成する。
Next, an interlayer insulating film or the like (not shown) is deposited on the surface 11A so as to cover TRZ52, TRM53, MEM54, etc., and the structure shown in FIG. 4 is obtained. After that, the solid-state image sensor 101 is completed by forming the color filter CF and the light receiving lens LNS in this order on the back surface 11B.
このように、本開示によれば、素子分離部１３が、隣接する複数のＴＲＺ５２間に設けられ、半導体基板１１の厚み方向（Ｚ方向）に表面１１Ａから裏面１１Ｂまで半導体基板１１を貫通するように連続的に設けられている。素子分離部１３の内層部分１３Ａは、遮光材料で構成されており、入射光を通過させない。また、素子分離部１３の外層部分１３Ｂは、絶縁材料で構成されている。これにより、隣接する複数のセンサ画素１２１が半導体基板１１において光学的かつ電気的に分離され、クロストークを抑制することができる。
As described above, according to the present disclosure, the element separation portion 13 is provided between the plurality of adjacent TRZ 52s, and penetrates the semiconductor substrate 11 from the front surface 11A to the back surface 11B in the thickness direction (Z direction) of the semiconductor substrate 11. Is continuously provided in. The inner layer portion 13A of the element separating portion 13 is made of a light-shielding material and does not allow incident light to pass through. Further, the outer layer portion 13B of the element separation portion 13 is made of an insulating material. As a result, the plurality of adjacent sensor pixels 121 are optically and electrically separated on the semiconductor substrate 11, and crosstalk can be suppressed.
また、素子分離部１３が入射光を反射する材料で構成されている場合、入射光が各センサ画素１２１の光電変換部５１に繰り返し反射されるため、光電変換効率ＱＥを向上させることができる。
Further, when the element separation unit 13 is made of a material that reflects the incident light, the incident light is repeatedly reflected by the photoelectric conversion unit 51 of each sensor pixel 121, so that the photoelectric conversion efficiency QE can be improved.
また、水平遮光部分１２ＨがＺ方向において光電変換部５１とＭＥＭ５４との間に位置し、表面１１Ａに沿って設けられている。これにより、光電変換部５１に吸収されずに光電変換部５１を透過した光がＭＥＭ５４へ入射することを抑制することができる。よって、ＭＥＭ５４においてノイズの発生を防止することができる。この効果は、ＭＥＭ５４に電荷を蓄積する時間が長くなるほど顕著に現れる。
Further, the horizontal shading portion 12H is located between the photoelectric conversion unit 51 and the MEM 54 in the Z direction, and is provided along the surface 11A. As a result, it is possible to prevent the light transmitted through the photoelectric conversion unit 51 from being incident on the MEM 54 without being absorbed by the photoelectric conversion unit 51. Therefore, it is possible to prevent the generation of noise in the MEM 54. This effect becomes more pronounced as the time for accumulating charges in the MEM 54 increases.
また、水平遮光部分１２Ｈ、１３Ｈは、例えば、面方位（１１１）の表面１１Ａを有するシリコン基板内に設けられている。これにより、水平遮光部分１２Ｈ、１３Ｈは、アルカリ水溶液などのエッチング溶液を用いた結晶異方性エッチングにより簡便に形成可能である。また、エッチングストッパ１７がＴＲＺ５２とＭＥＭ５３との間、および、隣接する垂直ゲート電極５２Ｖ間に設けられており、水平遮光部分１２Ｈ、１３Ｈを形成するための空間１２Ｚ、１３Ｚは、エッチングストッパ１７まで形成される。その結果、水平遮光部分１２Ｈ、１３Ｈが簡便にかつ高い寸法精度で形成され得る。
Further, the horizontal light-shielding portions 12H and 13H are provided in, for example, a silicon substrate having a surface 11A having a plane orientation (111). As a result, the horizontal light-shielding portions 12H and 13H can be easily formed by crystal anisotropic etching using an etching solution such as an alkaline aqueous solution. Further, the etching stopper 17 is provided between the TRZ 52 and the MEM 53 and between the adjacent vertical gate electrodes 52V, and the spaces 12Z and 13Z for forming the horizontal light-shielding portions 12H and 13H are formed up to the etching stopper 17. Will be done. As a result, the horizontal light-shielding portions 12H and 13H can be easily formed with high dimensional accuracy.
また、水平遮光部分１２Ｈの存在により、各センサ画素１２１における各トランジスタ（例えばＴＲＺ５２など）において発生する電界の影響が光電変換部５１へ及ぶことを回避することができる。すなわち、各トランジスタの電界により生じる暗電流が光電変換部５１へ流れ込むことを抑制し、ノイズの発生を抑制することができる。
Further, due to the presence of the horizontal light-shielding portion 12H, it is possible to prevent the influence of the electric field generated in each transistor (for example, TRZ52) in each sensor pixel 121 from affecting the photoelectric conversion unit 51. That is, it is possible to suppress the dark current generated by the electric field of each transistor from flowing into the photoelectric conversion unit 51, and to suppress the generation of noise.
さらに、半導体基板１１としてＳｉ｛１１１｝基板を用いている。これにより、Ｓｉ（１００）基板を用いた場合よりもチャネル移動度が高く、電荷転送特性を向上させることができる。
Further, a Si {111} substrate is used as the semiconductor substrate 11. As a result, the channel mobility is higher than when the Si (100) substrate is used, and the charge transfer characteristics can be improved.
また、本開示では、トレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚに犠牲膜ＳＡＣを一旦充填する。その後、トレンチ１３Ｔａの形成後に、犠牲膜ＳＡＣを遮光部分１２および素子分離部１３の材料（例えば、金属材料）に同時に置換している。これにより、裏面１１Ｂからトレンチ１３Ｔａを形成するためのエッチングが金属材料を削らない。従って、エッチングチャンバの金属汚染を抑制することができる。
Further, in the present disclosure, the trenches 12T and 13T and the spaces 12Z and 13Z are temporarily filled with the sacrificial membrane SAC. Then, after the trench 13Ta is formed, the sacrificial film SAC is simultaneously replaced with the material (for example, metal material) of the light-shielding portion 12 and the element separation portion 13. As a result, the etching for forming the trench 13Ta from the back surface 11B does not scrape the metal material. Therefore, metal contamination of the etching chamber can be suppressed.
尚、特性上問題無い場合、犠牲膜ＳＡＣを用いること無く、外層部分１２Ｂの形成後に続けて、内層部分１２Ａの材料をトレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ，１３Ｚに埋め込んでもよい。
If there is no problem in terms of characteristics, the material of the inner layer portion 12A may be embedded in the trenches 12T, 13T and the spaces 12Z, 13Z following the formation of the outer layer portion 12B without using the sacrificial film SAC.
（第２実施形態）
図１１Ａは、第２実施形態による画素アレイ部１１１内の一部の画素領域の平面レイアウト図である。図１１Ｂは、図１１ＡのＡ－Ａ線に沿った断面図である。第２実施形態は、素子分離部１３が、水平遮光部分１３Ｈとは高さ（深さ）の異なる位置に水平遮光部分１３Ｈａを含む点で第１実施形態と異なる。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。 (Second Embodiment)
FIG. 11A is a plan layout view of a part of the pixel region in thepixel array unit 111 according to the second embodiment. FIG. 11B is a cross-sectional view taken along the line AA of FIG. 11A. The second embodiment is different from the first embodiment in that the element separating portion 13 includes the horizontal light-shielding portion 13Ha at a position different in height (depth) from the horizontal light-shielding portion 13H. Other configurations of the second embodiment may be the same as the corresponding configurations of the first embodiment.
図１１Ａは、第２実施形態による画素アレイ部１１１内の一部の画素領域の平面レイアウト図である。図１１Ｂは、図１１ＡのＡ－Ａ線に沿った断面図である。第２実施形態は、素子分離部１３が、水平遮光部分１３Ｈとは高さ（深さ）の異なる位置に水平遮光部分１３Ｈａを含む点で第１実施形態と異なる。第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。 (Second Embodiment)
FIG. 11A is a plan layout view of a part of the pixel region in the
第３遮光部分としての水平遮光部分１３Ｈａは、垂直部分１３ＶからＸ方向に分岐しており、表面１１Ａ（ＸＹ面）に沿って延在している。水平遮光部分１３Ｈａは、ＴＲＺ５２と光電変換部５１との間に設けられており、裏面１１Ｂから見たときに、ＴＲＺ５２と重複してＴＲＺ５２が見えないように配置されている。また、水平遮光部分１３Ｈａは、水平遮光部分１２Ｈ、１３Ｈ、エッチングストッパ１７および垂直ゲート電極５２Ｖとは異なる深さに設けられており、水平遮光部分１２Ｈ、１３Ｈおよびエッチングストッパ１７よりも表面１１Ａから深い（遠い）位置に設けられている。一方、水平遮光部分１３Ｈａは、水平遮光部分１２Ｈ、１３Ｈと同様の材料で構成されており、光電変換部５１への入射光からＴＲＺ５２を光学的に分離するために設けられている。よって、水平遮光部分１３Ｈａは、入射光がＴＲＺ５２に進入することを抑制し、ＰＬＳを抑制することができる。
The horizontal light-shielding portion 13Ha as the third light-shielding portion branches from the vertical portion 13V in the X direction and extends along the surface 11A (XY surface). The horizontal light-shielding portion 13Ha is provided between the TRZ 52 and the photoelectric conversion unit 51, and is arranged so that the TRZ 52 does not overlap with the TRZ 52 when viewed from the back surface 11B. Further, the horizontal light-shielding portion 13Ha is provided at a depth different from the horizontal light-shielding portions 12H and 13H, the etching stopper 17 and the vertical gate electrode 52V, and is deeper than the horizontal light-shielding portions 12H and 13H and the etching stopper 17 from the surface 11A. It is installed in the (far) position. On the other hand, the horizontal light-shielding portion 13Ha is made of the same material as the horizontal light-shielding portions 12H and 13H, and is provided to optically separate the TRZ 52 from the incident light on the photoelectric conversion unit 51. Therefore, the horizontal light-shielding portion 13Ha can suppress the incident light from entering the TRZ 52 and suppress the PLS.
図１１Ａに示すように、水平遮光部分１３Ｈａは、クロスポイントＸＰを中心に四方に広がっており、該クロスポイントＸＰを中心とした略菱形の平面形状を有する。クロスポイントＸＰは、４つのＴＲＺ５２が偏在している領域において、Ｙ方向に隣接するセンサ画素１２１間のラインＬｘと、Ｘ方向に隣接するセンサ画素１２１間のライン（遮光部分１２または素子分離部１３のライン）との交差点である。図１１Ａに示すように、水平遮光部分１３Ｈａは、クロスポイントＸＰを中心としてＹ方向に延伸する素子分離部１３の両側に広がっており、素子分離部１３に対して略対称な菱形を有する。水平遮光部分１３Ｈａは、図１１Ｂに示す素子分離部１３の垂直遮光部分１３Ｖから＜１１０＞の結晶方向へ広がっており、その四辺は面方位（１１１）の面になっている。
As shown in FIG. 11A, the horizontal shading portion 13Ha extends in all directions around the crosspoint XP and has a substantially rhombic planar shape centered on the crosspoint XP. The cross point XP is a line between the sensor pixels 121 adjacent in the Y direction and a line between the sensor pixels 121 adjacent in the X direction (light-shielding portion 12 or element separation portion 13) in the region where the four TRZ 52s are unevenly distributed. It is an intersection with the line). As shown in FIG. 11A, the horizontal shading portion 13Ha extends on both sides of the element separating portion 13 extending in the Y direction about the cross point XP, and has a rhombus substantially symmetrical with respect to the element separating portion 13. The horizontal light-shielding portion 13Ha extends from the vertical light-shielding portion 13V of the element separation portion 13 shown in FIG. 11B in the crystal direction of <110>, and its four sides are plane orientations (111).
次に、図１２～図１５は、第２実施形態による固体撮像装置１０１の水平遮光部分１３Ｈａの製造方法の一例を示す断面図である。
Next, FIGS. 12 to 15 are cross-sectional views showing an example of a method of manufacturing the horizontal light-shielding portion 13Ha of the solid-state image sensor 101 according to the second embodiment.
図５Ａ～図８Ｂを参照して説明した工程を経た後、図１２に示すように、リソグラフィ技術およびエッチング技術を用いて、トレンチ１３Ｔを選択的に露出させ、異方的にエッチングする。これにより、トレンチ１３Ｔの底部がサイドウォールＳＷをマスクとしてさらに深くエッチングされる。トレンチ１３Ｔは、表面１１Ａから半導体基板１１の途中までＺ方向に形成される。トレンチ１３Ｔの深さは、エッチングストッパ１７および空間１２Ｚ、１３Ｚよりも深く、水平遮光部分１３Ｈａの形成位置とほぼ等しい深さまで形成される。ただし、トレンチ１３Ｔは、裏面１１Ｂまで達していない。
After going through the steps described with reference to FIGS. 5A-8B, the trench 13T is selectively exposed and anisotropically etched using a lithography technique and an etching technique as shown in FIG. As a result, the bottom of the trench 13T is further deeply etched using the sidewall SW as a mask. The trench 13T is formed in the Z direction from the surface 11A to the middle of the semiconductor substrate 11. The depth of the trench 13T is deeper than that of the etching stopper 17 and the spaces 12Z and 13Z, and is formed to a depth substantially equal to the formation position of the horizontal light-shielding portion 13Ha. However, the trench 13T does not reach the back surface 11B.
次に、図１３Ｂに示すように、トレンチ１３Ｔおよび空間１２Ｚ，１３Ｚの側面および底面を覆うようにサイドウォールＳＷをさらに形成する。あるいは、既存のサイドウォールＳＷを除去してから新しいサイドウォールＳＷを形成し直してもよい。
次に、リソグラフィ技術およびエッチング技術を用いて、図１３Ａの破線円１３Ｃで示されたトレンチ１３Ｔの部分のみを露出させる。即ち、Ｘ方向に隣接する領域Ａ５２間またはＸ方向に隣接するエッチングストッパ１７間にあるトレンチ１３Ｔの部分を露出させる。トレンチ１３Ｔのその他の部分は、レジスト（図示せず）で被覆している。
次に、サイドウォールＳＷを異方的にエッチングして、Ｙ方向に延伸するトレンチ１３Ｔのうち、破線円１３Ｃ内のトレンチ１３Ｔの部分の底面にあるサイドウォールＳＷを選択的に除去する。これにより、図１３Ｂに示す構造が得られる。 Next, as shown in FIG. 13B, a sidewall SW is further formed so as to cover the side surfaces and the bottom surface of thetrench 13T and the spaces 12Z and 13Z. Alternatively, the existing sidewall SW may be removed and then a new sidewall SW may be formed again.
Next, using a lithography technique and an etching technique, only the portion of thetrench 13T shown by the broken line circle 13C in FIG. 13A is exposed. That is, the portion of the trench 13T between the regions A52 adjacent to the X direction or between the etching stoppers 17 adjacent to the X direction is exposed. The other part of the trench 13T is covered with a resist (not shown).
Next, the sidewall SW is anisotropically etched to selectively remove the sidewall SW on the bottom surface of the portion of thetrench 13T in the broken line circle 13C among the trenches 13T extending in the Y direction. As a result, the structure shown in FIG. 13B is obtained.
次に、リソグラフィ技術およびエッチング技術を用いて、図１３Ａの破線円１３Ｃで示されたトレンチ１３Ｔの部分のみを露出させる。即ち、Ｘ方向に隣接する領域Ａ５２間またはＸ方向に隣接するエッチングストッパ１７間にあるトレンチ１３Ｔの部分を露出させる。トレンチ１３Ｔのその他の部分は、レジスト（図示せず）で被覆している。
次に、サイドウォールＳＷを異方的にエッチングして、Ｙ方向に延伸するトレンチ１３Ｔのうち、破線円１３Ｃ内のトレンチ１３Ｔの部分の底面にあるサイドウォールＳＷを選択的に除去する。これにより、図１３Ｂに示す構造が得られる。 Next, as shown in FIG. 13B, a sidewall SW is further formed so as to cover the side surfaces and the bottom surface of the
Next, using a lithography technique and an etching technique, only the portion of the
Next, the sidewall SW is anisotropically etched to selectively remove the sidewall SW on the bottom surface of the portion of the
次に、図１４Ａおよび図１４Ｂに示すように、所定のアルカリ水溶液を用いて、トレンチ１３Ｔを介して半導体基板１１をウェットエッチングする。アルカリ水溶液は、空間１２Ｚを形成する際に用いたものと同じでよい。このとき、Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行う。例えば、Ｓｉ｛１１１｝基板においては、＜１１１＞方向のエッチングレートに対して＜１１０＞方向のエッチングレートが十分に高くなる。したがって、Ｘ方向へのエッチングレートが速い一方、Ｙ方向およびＺ方向のエッチングレートは遅い。これにより、Ｓｉ｛１１１｝基板である半導体基板１１の内部には、例えば、面方位（１１１）の結晶面によって囲まれトレンチ１３Ｔと連通する空間１３Ｚａが形成される。空間１３Ｚａは、平面視において、図１１Ａの水平遮光部分１３Ｈａに対応しており、略菱形の形状を有する。この略菱形の空間１３Ｚａは、図１１Ａに示すように、クロスポイントＸＰを中心にアイランド状に形成され、隣接する空間１３Ｚａとは所定間隔だけ離れている。＜１１０＞方向（Ｘ方向）へのエッチングの距離は、半導体基板１１に対するアルカリ水溶液によるエッチング処理時間によって調整され得る。尚、水平遮光部分１３Ｈａは、裏面１１Ｂ側から形成されてもよい。
Next, as shown in FIGS. 14A and 14B, the semiconductor substrate 11 is wet-etched through the trench 13T using a predetermined alkaline aqueous solution. The alkaline aqueous solution may be the same as that used when forming the space 12Z. At this time, crystal anisotropic etching is performed by utilizing the property that the etching rate differs depending on the plane orientation of Si {111}. For example, in the Si {111} substrate, the etching rate in the <110> direction is sufficiently higher than the etching rate in the <111> direction. Therefore, the etching rate in the X direction is high, while the etching rates in the Y and Z directions are slow. As a result, a space 13Za is formed inside the semiconductor substrate 11 which is a Si {111} substrate, for example, surrounded by crystal planes having a plane orientation (111) and communicating with the trench 13T. The space 13Z corresponds to the horizontal light-shielding portion 13Ha in FIG. 11A in a plan view, and has a substantially rhombic shape. As shown in FIG. 11A, the substantially rhombic space 13Za is formed in an island shape centered on the cross point XP, and is separated from the adjacent space 13Za by a predetermined interval. The etching distance in the <110> direction (X direction) can be adjusted by the etching treatment time of the semiconductor substrate 11 with an alkaline aqueous solution. The horizontal light-shielding portion 13Ha may be formed from the back surface 11B side.
次に、サイドウォールＳＷの除去後、図１５に示すように、外層部分１３Ｂの材料をトレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚの内面に堆積し、さらに、犠牲膜ＳＡＣをトレンチ１２Ｔ、１３Ｔおよび空間１２Ｚ、１３Ｚ内に充填する。
Next, after removing the sidewall SW, as shown in FIG. 15, the material of the outer layer portion 13B is deposited on the inner surfaces of the trenches 12T, 13T and the spaces 12Z, 13Z, and the sacrificial film SAC is further deposited on the trenches 12T, 13T and the space. Fill in 12Z and 13Z.
次に、第１実施形態で説明したように、裏面１１Ｂからトレンチ１３Ｔａを形成する。このとき、トレンチ１３Ｔａは、半導体基板１１を貫通させる必要は無く、水平遮光部分１３Ｈａおよび他のトレンチ１３Ｔに達すればよい。さらに、固相拡散法によってＰ型不純物層を形成した後、トレンチ１３Ｔａおよび空間１３Ｚａの内面に外層部分１３Ｂの材料を堆積し、さらに、トレンチ１２Ｔ、１３Ｔ、１３Ｔａおよび空間１２Ｚ、１３Ｚ、１３Ｚａ内に内層部分１２Ａ、１３Ａを充填する。その後、既知の方法により、電荷転送部５０、カラーフィルタＣＦおよび受光レンズＬＮＳを形成し、固体撮像装置１０１が完成する。
Next, as described in the first embodiment, the trench 13Ta is formed from the back surface 11B. At this time, the trench 13Ta does not need to penetrate the semiconductor substrate 11, and may reach the horizontal light-shielding portion 13Ha and other trenches 13T. Further, after forming a P-type impurity layer by the solid phase diffusion method, the material of the outer layer portion 13B is deposited on the inner surface of the trench 13Ta and the space 13Za, and further, the material of the outer layer portion 13B is further deposited in the trenches 12T, 13T, 13Ta and the spaces 12Z, 13Z, 13Za. The inner layer portions 12A and 13A are filled. Then, the charge transfer unit 50, the color filter CF, and the light receiving lens LNS are formed by a known method to complete the solid-state image sensor 101.
第２実施形態によれば、水平遮光部分１３Ｈａが素子分離部１３に付加されている。水平部分１３Ｈは、光電変換部５１において吸収されずに透過した入射光がＴＲＺ５２およびＭＥＭ５４に進入することを抑制し、ノイズを低減させることができる。また、水平遮光部分１３Ｈａは、リフレクタとしても機能し、光電変換部５１を透過した入射光を反射し、再度、光電変換部５１へ入射させることができる。これにより、固体撮像装置１０１のＱＥを上昇させることができる。
According to the second embodiment, the horizontal shading portion 13Ha is added to the element separating portion 13. The horizontal portion 13H can suppress the incident light transmitted through the photoelectric conversion unit 51 without being absorbed from entering the TRZ 52 and the MEM 54, and can reduce noise. Further, the horizontal light-shielding portion 13Ha also functions as a reflector, and can reflect the incident light transmitted through the photoelectric conversion unit 51 and make it incident on the photoelectric conversion unit 51 again. As a result, the QE of the solid-state image sensor 101 can be increased.
（第３実施形態）
図１６Ａは、第３実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第３実施形態の平面図は、図１１Ａとほぼ同一であるので、その図示を省略する。第３実施形態によれば、素子分離部１３の垂直遮光部分１３Ｖは、表面１１Ａから形成された上部１３Ｖｔと、裏面１１Ｂから形成された下部１３Ｖｂとに分かれている。水平遮光部分１３Ｈａは、裏面１１Ｂ側の垂直遮光部分１３Ｖｂに連結しており、表面１１Ａ側の垂直遮光部分１３Ｖｔとは離間している。垂直遮光部分１３Ｖｔと水平遮光部分１３Ｈａとの間には間隙１３Ｇが設けられている。第３実施形態において、水平遮光部分１３Ｈａは、裏面１１Ｂ側から垂直遮光部分１３Ｖｂを介して形成されており、第１実施形態の水平部分１３Ｈと同じ構成および効果を有する。 (Third Embodiment)
FIG. 16A is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the third embodiment. Since the plan view of the third embodiment is almost the same as that of FIG. 11A, the illustration thereof will be omitted. According to the third embodiment, the vertical light-shielding portion 13V of the element separation portion 13 is divided into an upper portion 13Vt formed from the front surface 11A and a lower portion 13Vb formed from the back surface 11B. The horizontal light-shielding portion 13Ha is connected to the vertical light-shielding portion 13Vb on the back surface 11B side and is separated from the vertical light-shielding portion 13Vt on the front surface 11A side. A gap of 13G is provided between the vertical light-shielding portion 13Vt and the horizontal light-shielding portion 13Ha. In the third embodiment, the horizontal light-shielding portion 13Ha is formed from the back surface 11B side via the vertical light-shielding portion 13Vb, and has the same configuration and effect as the horizontal portion 13H of the first embodiment.
図１６Ａは、第３実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第３実施形態の平面図は、図１１Ａとほぼ同一であるので、その図示を省略する。第３実施形態によれば、素子分離部１３の垂直遮光部分１３Ｖは、表面１１Ａから形成された上部１３Ｖｔと、裏面１１Ｂから形成された下部１３Ｖｂとに分かれている。水平遮光部分１３Ｈａは、裏面１１Ｂ側の垂直遮光部分１３Ｖｂに連結しており、表面１１Ａ側の垂直遮光部分１３Ｖｔとは離間している。垂直遮光部分１３Ｖｔと水平遮光部分１３Ｈａとの間には間隙１３Ｇが設けられている。第３実施形態において、水平遮光部分１３Ｈａは、裏面１１Ｂ側から垂直遮光部分１３Ｖｂを介して形成されており、第１実施形態の水平部分１３Ｈと同じ構成および効果を有する。 (Third Embodiment)
FIG. 16A is a cross-sectional view of a part of the pixel region in the
間隙１３Ｇは、垂直遮光部分１３Ｖｔと水平遮光部分１３Ｈａまたは垂直遮光部分１３Ｖｂとの間に設けられている。一方、水平遮光部分１３Ｈａの無い領域、即ち、ＴＲＺ５２から比較的離れた領域では、素子分離部１３が表面１１Ａから裏面１１Ｂまで半導体基板１１を貫通して設けられている。従って、素子分離部１３は、隣接する画素間のクロストークを抑制することができる。第３実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第３実施形態は、第１および第２実施形態の効果も得ることができる。
The gap 13G is provided between the vertical light-shielding portion 13Vt and the horizontal light-shielding portion 13Ha or the vertical light-shielding portion 13Vb. On the other hand, in the region without the horizontal light-shielding portion 13Ha, that is, in the region relatively distant from the TRZ 52, the element separation portion 13 is provided so as to penetrate the semiconductor substrate 11 from the front surface 11A to the back surface 11B. Therefore, the element separation unit 13 can suppress crosstalk between adjacent pixels. Other configurations of the third embodiment may be the same as the corresponding configurations of the first embodiment. Therefore, the third embodiment can also obtain the effects of the first and second embodiments.
第３実施形態による固体撮像装置１０１の製造方法は、第２実施形態のそれと類似する。第２実施形態では、水平遮光部分１３Ｈａを表面１１Ａから形成しているのに対し、第３実施形態では、水平遮光部分１３Ｈａを裏面１１Ｂから形成する。例えば、図１６Ｂは、裏面１１Ｂから見た垂直遮光部分１３Ｖ、１３Ｖｂおよび水平遮光部分１３Ｈａを便宜的に抜き出して示した平面図である。裏面１１Ｂにおいて、破線円１３Ｃで示す垂直遮光部分１３Ｖｂは、ＴＲＺ５２（垂直ゲート電極５２Ｖ）が偏在しているクロスポイントＸＰを中心にＹ方向に延伸している。一方、破線円１３Ｃ以外の領域では、裏面１１Ｂから表面１１Ａまで半導体基板１１を貫通する素子分離部１３が設けられている。垂直遮光部分１３Ｖｂと素子分離部１３とは、図１６Ｂの平面図において離間している。
The method of manufacturing the solid-state image sensor 101 according to the third embodiment is similar to that of the second embodiment. In the second embodiment, the horizontal light-shielding portion 13Ha is formed from the front surface 11A, whereas in the third embodiment, the horizontal light-shielding portion 13Ha is formed from the back surface 11B. For example, FIG. 16B is a plan view showing the vertical light-shielding portions 13V and 13Vb and the horizontal light-shielding portion 13Ha viewed from the back surface 11B for convenience. On the back surface 11B, the vertical light-shielding portion 13Vb indicated by the broken line circle 13C extends in the Y direction around the cross point XP where the TRZ 52 (vertical gate electrode 52V) is unevenly distributed. On the other hand, in the region other than the broken line circle 13C, the element separation portion 13 penetrating the semiconductor substrate 11 from the back surface 11B to the front surface 11A is provided. The vertical light-shielding portion 13Vb and the element separation portion 13 are separated from each other in the plan view of FIG. 16B.
水平遮光部分１３Ｈａは、垂直遮光部分１３Ｖｂを介して形成され、クロスポイントＸＰを略中心とし、垂直遮光部分１３Ｖｂに対して対称の略菱形の形状を有する。第３実施形態のその他の製造工程は、第２実施形態の対応する工程と同様でよい。従って、ここでは、第３実施形態の製造方法の詳細な説明は省略する。
The horizontal light-shielding portion 13Ha is formed via the vertical light-shielding portion 13Vb, has a substantially rhombic shape symmetrical with respect to the vertical light-shielding portion 13Vb with the cross point XP as the center. The other manufacturing steps of the third embodiment may be the same as the corresponding steps of the second embodiment. Therefore, detailed description of the manufacturing method of the third embodiment will be omitted here.
第３実施形態によれば、水平遮光部分１３Ｈａは、裏面１１Ｂ側から形成してもよい。また、クロストークが問題とならない場合には、垂直遮光部分１３Ｖｔと１３Ｖｂとの間に間隙１３Ｇがあってもよい。これより、トレンチ１３Ｔ、１３Ｔａのエッチング時間が短縮される。
According to the third embodiment, the horizontal shading portion 13Ha may be formed from the back surface 11B side. If crosstalk is not a problem, there may be a gap of 13G between the vertical shading portions 13Vt and 13Vb. As a result, the etching time of the trenches 13T and 13Ta is shortened.
（第４実施形態）
図１７は、第４実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第４実施形態は、水平遮光部分１３Ｈａに対して、裏面１１Ｂ側の垂直遮光部分１３Ｖｂが裏面１１Ｂ側から表面１１Ａ側へ突き抜けている。このような構造であっても、本実施形態の効果は失われない。 (Fourth Embodiment)
FIG. 17 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the fourth embodiment. In the fourth embodiment, the vertical light-shielding portion 13Vb on the back surface 11B side penetrates from the back surface 11B side to the front surface 11A side with respect to the horizontal light-shielding portion 13Ha. Even with such a structure, the effect of the present embodiment is not lost.
図１７は、第４実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第４実施形態は、水平遮光部分１３Ｈａに対して、裏面１１Ｂ側の垂直遮光部分１３Ｖｂが裏面１１Ｂ側から表面１１Ａ側へ突き抜けている。このような構造であっても、本実施形態の効果は失われない。 (Fourth Embodiment)
FIG. 17 is a cross-sectional view of a part of the pixel region in the
（第５実施形態）
図１８は、第５実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第５実施形態では、水平遮光部分１３Ｈａが設けられていない領域においても、素子分離部１３は、表面１１Ａ側の垂直遮光部分と裏面１１Ｂ側の垂直遮光部分とが分離しており、それらの間に間隙１３Ｇが設けられている。即ち、素子分離部１３は、画素領域全体に亘って、表面１１Ａ側と裏面１１Ｂ側とで分離されている。以下、このような素子分離部１３の表面１１Ａ側の垂直遮光部分を１３Ｖｔとする。また、裏面１１Ｂ側の素子分離部１３のうち水平遮光部分１２Ｈに接続された垂直遮光部分は、垂直遮光部分１３Ｖｂと呼び、それ以外の水平遮光部分１２Ｈに接続されていない垂直遮光部分は、素子分離部２０と呼ぶ。素子分離部２０は、裏面１１Ｂ側から形成されるＤＴＩ（Deep Trench Isolation）である。垂直遮光部分１３Ｖｔは、表面１１Ａ側から水平遮光部分１２Ｈを突き抜けて突出している。 (Fifth Embodiment)
FIG. 18 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the fifth embodiment. In the fifth embodiment, even in the region where the horizontal light-shielding portion 13Ha is not provided, the element separation portion 13 is separated into the vertical light-shielding portion on the front surface 11A side and the vertical light-shielding portion on the back surface 11B side, and between them. Is provided with a gap of 13G. That is, the element separation unit 13 is separated on the front surface 11A side and the back surface 11B side over the entire pixel region. Hereinafter, the vertical light-shielding portion on the surface 11A side of the element separation portion 13 is defined as 13Vt. Further, the vertical light-shielding portion connected to the horizontal light-shielding portion 12H in the element separation portion 13 on the back surface 11B side is called a vertical light-shielding portion 13Vb, and the other vertical light-shielding portion not connected to the horizontal light-shielding portion 12H is an element. It is called a separation unit 20. The element separation unit 20 is a DTI (Deep Trench Isolation) formed from the back surface 11B side. The vertical light-shielding portion 13Vt penetrates and protrudes from the surface 11A side through the horizontal light-shielding portion 12H.
図１８は、第５実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第５実施形態では、水平遮光部分１３Ｈａが設けられていない領域においても、素子分離部１３は、表面１１Ａ側の垂直遮光部分と裏面１１Ｂ側の垂直遮光部分とが分離しており、それらの間に間隙１３Ｇが設けられている。即ち、素子分離部１３は、画素領域全体に亘って、表面１１Ａ側と裏面１１Ｂ側とで分離されている。以下、このような素子分離部１３の表面１１Ａ側の垂直遮光部分を１３Ｖｔとする。また、裏面１１Ｂ側の素子分離部１３のうち水平遮光部分１２Ｈに接続された垂直遮光部分は、垂直遮光部分１３Ｖｂと呼び、それ以外の水平遮光部分１２Ｈに接続されていない垂直遮光部分は、素子分離部２０と呼ぶ。素子分離部２０は、裏面１１Ｂ側から形成されるＤＴＩ（Deep Trench Isolation）である。垂直遮光部分１３Ｖｔは、表面１１Ａ側から水平遮光部分１２Ｈを突き抜けて突出している。 (Fifth Embodiment)
FIG. 18 is a cross-sectional view of a part of the pixel region in the
クロストークが問題とならない場合には、このように、素子分離部１３は、画素領域全体に亘って、表面１１Ａ側と裏面１１Ｂ側とで分離されていてもよい。
When crosstalk is not a problem, the element separation unit 13 may be separated on the front surface 11A side and the back surface 11B side over the entire pixel region in this way.
（第６実施形態）
図１９は、第６実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第６実施形態の垂直遮光部分１３Ｖｔは、表面１１Ａ側から水平遮光部分１２Ｈを突き抜けておらず、水平遮光部分１２Ｈに接続した状態となっている。従って、垂直遮光部分１３Ｖｔは、垂直遮光部分１２Ｖと同様の構成となっている。第６実施形態のその他の構成は、第５実施形態の対応する構成と同様でよい。 (Sixth Embodiment)
FIG. 19 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the sixth embodiment. The vertical light-shielding portion 13Vt of the sixth embodiment does not penetrate the horizontal light-shielding portion 12H from the surface 11A side, and is connected to the horizontal light-shielding portion 12H. Therefore, the vertical light-shielding portion 13Vt has the same configuration as the vertical light-shielding portion 12V. Other configurations of the sixth embodiment may be the same as the corresponding configurations of the fifth embodiment.
図１９は、第６実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第６実施形態の垂直遮光部分１３Ｖｔは、表面１１Ａ側から水平遮光部分１２Ｈを突き抜けておらず、水平遮光部分１２Ｈに接続した状態となっている。従って、垂直遮光部分１３Ｖｔは、垂直遮光部分１２Ｖと同様の構成となっている。第６実施形態のその他の構成は、第５実施形態の対応する構成と同様でよい。 (Sixth Embodiment)
FIG. 19 is a cross-sectional view of a part of the pixel region in the
素子分離部２０は、遮光部分１２に対向する裏面１１Ｂ側の位置に設けられており、光電変換部５１において飽和した電荷がＴＲＺ５２へ達することを抑制する。これにより、第６実施形態による固体撮像装置１０１は、ブルーミングを抑制することができる。
The element separation unit 20 is provided at a position on the back surface 11B side facing the light-shielding portion 12, and suppresses the saturated charge from reaching the TRZ 52 in the photoelectric conversion unit 51. As a result, the solid-state image sensor 101 according to the sixth embodiment can suppress blooming.
（第７実施形態）
図２０は、第７実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第７実施形態では、隣接する領域Ａ５２間の表面１１Ａ側に素子分離部１３が設けられていない。即ち、垂直遮光部分１３Ｖｔおよび水平遮光部分１３Ｈは設けられていない。水平遮光部分１３Ｈａは、裏面１１ｂ側にある垂直遮光部分１３Ｖｂに接続されている。垂直遮光部分１３Ｖｂは、水平遮光部分１３Ｈａを突き抜けておらず、略Ｔ字の形状を有する。第７実施形態のその他の構成は、第６実施形態の構成と同様でよい。 (7th Embodiment)
FIG. 20 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the seventh embodiment. In the seventh embodiment, the element separating portion 13 is not provided on the surface 11A side between the adjacent regions A52. That is, the vertical light-shielding portion 13Vt and the horizontal light-shielding portion 13H are not provided. The horizontal light-shielding portion 13Ha is connected to the vertical light-shielding portion 13Vb on the back surface 11b side. The vertical light-shielding portion 13Vb does not penetrate the horizontal light-shielding portion 13Ha and has a substantially T-shape. Other configurations of the seventh embodiment may be the same as the configurations of the sixth embodiment.
図２０は、第７実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第７実施形態では、隣接する領域Ａ５２間の表面１１Ａ側に素子分離部１３が設けられていない。即ち、垂直遮光部分１３Ｖｔおよび水平遮光部分１３Ｈは設けられていない。水平遮光部分１３Ｈａは、裏面１１ｂ側にある垂直遮光部分１３Ｖｂに接続されている。垂直遮光部分１３Ｖｂは、水平遮光部分１３Ｈａを突き抜けておらず、略Ｔ字の形状を有する。第７実施形態のその他の構成は、第６実施形態の構成と同様でよい。 (7th Embodiment)
FIG. 20 is a cross-sectional view of a part of the pixel region in the
垂直遮光部分１３Ｖｂおよび素子分離部２０は、隣接するセンサ画素１２１間のクロストークを或る程度抑制することができる。また、水平遮光部分１３Ｈａが第２実施形態の水平部分１３Ｈと同様に設けられているので、ノイズを抑制し、光電変換効率ＱＥを向上させることができる。
The vertical light-shielding portion 13Vb and the element separation portion 20 can suppress crosstalk between adjacent sensor pixels 121 to some extent. Further, since the horizontal light-shielding portion 13Ha is provided in the same manner as the horizontal portion 13H of the second embodiment, noise can be suppressed and the photoelectric conversion efficiency QE can be improved.
（第８実施形態）
図２１は、第８実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第８実施形態では、隣接する領域Ａ５２間（隣接するエッチングストッパ１７間）に水平遮光部分１３Ｈが設けられていないものの、垂直遮光部分１３Ｖｔは設けられている。垂直遮光部分１３Ｖｔは、表面１１Ａから水平遮光部分１３Ｈａまで設けられている。従って、垂直遮光部分１３Ｖｔ、１３Ｖｂが半導体基板１１を貫通して設けられている。これにより、画素間のクロストークを抑制することができる。尚、水平遮光部分１３Ｈａは、垂直遮光部分１３Ｖｔ、１３Ｖｂのいずれから形成されていてもよい。 (8th Embodiment)
FIG. 21 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the eighth embodiment. In the eighth embodiment, the horizontal light-shielding portion 13H is not provided between the adjacent regions A52 (between the adjacent etching stoppers 17), but the vertical light-shielding portion 13Vt is provided. The vertical light-shielding portion 13Vt is provided from the surface 11A to the horizontal light-shielding portion 13Ha. Therefore, the vertical light-shielding portions 13Vt and 13Vb are provided so as to penetrate the semiconductor substrate 11. As a result, crosstalk between pixels can be suppressed. The horizontal light-shielding portion 13Ha may be formed of either the vertical light-shielding portion 13Vt or 13Vb.
図２１は、第８実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第８実施形態では、隣接する領域Ａ５２間（隣接するエッチングストッパ１７間）に水平遮光部分１３Ｈが設けられていないものの、垂直遮光部分１３Ｖｔは設けられている。垂直遮光部分１３Ｖｔは、表面１１Ａから水平遮光部分１３Ｈａまで設けられている。従って、垂直遮光部分１３Ｖｔ、１３Ｖｂが半導体基板１１を貫通して設けられている。これにより、画素間のクロストークを抑制することができる。尚、水平遮光部分１３Ｈａは、垂直遮光部分１３Ｖｔ、１３Ｖｂのいずれから形成されていてもよい。 (8th Embodiment)
FIG. 21 is a cross-sectional view of a part of the pixel region in the
また、第５遮光部分としての素子分離部１３は、表面１１Ａから裏面１１Ｂまで水平遮光部分１２Ｈおよび半導体基板１１を貫通して設けられている。遮光部分１２が半導体基板１１をＺ方向に貫通するように設けられることによって、ブルーミングを良好に抑制することができる。遮光部分１２が素子分離部２０の機能も兼ねる。第８実施形態のその他の構成は、第２実施形態の構成と同様でよい。従って、第８実施形態は、第７実施形態と同様の効果を得ることができる。
Further, the element separation portion 13 as the fifth light-shielding portion is provided so as to penetrate the horizontal light-shielding portion 12H and the semiconductor substrate 11 from the front surface 11A to the back surface 11B. Blooming can be satisfactorily suppressed by providing the light-shielding portion 12 so as to penetrate the semiconductor substrate 11 in the Z direction. The light-shielding portion 12 also functions as the element separation portion 20. Other configurations of the eighth embodiment may be the same as the configurations of the second embodiment. Therefore, the eighth embodiment can obtain the same effect as the seventh embodiment.
（第９実施形態）
図２２は、第９実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第９実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有する。第６遮光部分としての水平部分２０Ｈは、垂直部分２０Ｖと水平遮光部分１２Ｈとの間に位置し、垂直部分２０Ｖの先端部に接続されている。水平部分２０Ｈは、裏面１１Ｂから水平部分２０Ｈよりも表面１１Ａに近い位置に配置されている。また、Ｘ方向から見たときに、水平部分２０Ｈの端部は、水平遮光部分１３Ｈａの端部と重複するようにＸ方向に延伸している。即ち、水平部分２０Ｈおよび１３Ｈａは、接続してはいないものの、Ｘ方向に互い違いに設けられている。これにより、水平遮光部分１３Ｈａと水平部分２０Ｈとの間に電荷の通路を確保しつつ、入射光がＴＲＺ５２側へ直接進入することを抑制することができる。 (9th Embodiment)
FIG. 22 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the ninth embodiment. In the ninth embodiment, the element separating portion 20 has a vertical portion 20V and a horizontal portion 20H. The horizontal portion 20H as the sixth light-shielding portion is located between the vertical portion 20V and the horizontal light-shielding portion 12H, and is connected to the tip portion of the vertical portion 20V. The horizontal portion 20H is arranged at a position closer to the front surface 11A than the horizontal portion 20H from the back surface 11B. Further, when viewed from the X direction, the end portion of the horizontal portion 20H extends in the X direction so as to overlap the end portion of the horizontal light-shielding portion 13Ha. That is, although the horizontal portions 20H and 13Ha are not connected, they are provided alternately in the X direction. As a result, it is possible to prevent the incident light from directly entering the TRZ52 side while ensuring a charge passage between the horizontal light-shielding portion 13Ha and the horizontal portion 20H.
図２２は、第９実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第９実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有する。第６遮光部分としての水平部分２０Ｈは、垂直部分２０Ｖと水平遮光部分１２Ｈとの間に位置し、垂直部分２０Ｖの先端部に接続されている。水平部分２０Ｈは、裏面１１Ｂから水平部分２０Ｈよりも表面１１Ａに近い位置に配置されている。また、Ｘ方向から見たときに、水平部分２０Ｈの端部は、水平遮光部分１３Ｈａの端部と重複するようにＸ方向に延伸している。即ち、水平部分２０Ｈおよび１３Ｈａは、接続してはいないものの、Ｘ方向に互い違いに設けられている。これにより、水平遮光部分１３Ｈａと水平部分２０Ｈとの間に電荷の通路を確保しつつ、入射光がＴＲＺ５２側へ直接進入することを抑制することができる。 (9th Embodiment)
FIG. 22 is a cross-sectional view of a part of the pixel region in the
（第１０実施形態）
図２３は、第１０実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１０実施形態において、遮光部分１２および素子分離部２０は、第９実施形態のそれらの構成と同様でよい。一方、隣接する領域Ａ５２間（隣接するエッチングストッパ１７間）において、素子分離部１３の垂直遮光部分１３Ｖおよび水平遮光部分１３Ｈが表面１１Ａまで設けられておらず、表面１１Ａから離間している。つまり、第１０実施形態は、第４実施形態と第９実施形態との組合せである。従って、第１０実施形態は、第４実施形態および第９実施形態と同様の効果を得ることができる。 (10th Embodiment)
FIG. 23 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the tenth embodiment. In the tenth embodiment, the light-shielding portion 12 and the element separating portion 20 may be the same as those of the ninth embodiment. On the other hand, between the adjacent regions A52 (between the adjacent etching stoppers 17), the vertical light-shielding portion 13V and the horizontal light-shielding portion 13H of the element separation portion 13 are not provided up to the surface 11A and are separated from the surface 11A. That is, the tenth embodiment is a combination of the fourth embodiment and the ninth embodiment. Therefore, the tenth embodiment can obtain the same effect as the fourth and ninth embodiments.
図２３は、第１０実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１０実施形態において、遮光部分１２および素子分離部２０は、第９実施形態のそれらの構成と同様でよい。一方、隣接する領域Ａ５２間（隣接するエッチングストッパ１７間）において、素子分離部１３の垂直遮光部分１３Ｖおよび水平遮光部分１３Ｈが表面１１Ａまで設けられておらず、表面１１Ａから離間している。つまり、第１０実施形態は、第４実施形態と第９実施形態との組合せである。従って、第１０実施形態は、第４実施形態および第９実施形態と同様の効果を得ることができる。 (10th Embodiment)
FIG. 23 is a cross-sectional view of a part of the pixel region in the
（第１１実施形態）
図２４は、第１１実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１１実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有し、尚且つ、垂直部分２０Ｖは、水平部分２０Ｈから表面１１Ａへ向かって突出している。即ち、素子分離部２０は、ＸＺ断面において、略十字形の形状になっている。これにより、垂直部分２０Ｖは、ブルーミングをさらに良好に抑制することができる。水平部分２０Ｈは、水平部分１３Ｈよりも表面１１Ａに近い位置に設けられている。 (11th Embodiment)
FIG. 24 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the eleventh embodiment. In the eleventh embodiment, the element separating portion 20 has a vertical portion 20V and a horizontal portion 20H, and the vertical portion 20V projects from the horizontal portion 20H toward the surface 11A. That is, the element separating portion 20 has a substantially cruciform shape in the XZ cross section. Thereby, the vertical portion 20V can suppress blooming more satisfactorily. The horizontal portion 20H is provided at a position closer to the surface 11A than the horizontal portion 13H.
図２４は、第１１実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１１実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有し、尚且つ、垂直部分２０Ｖは、水平部分２０Ｈから表面１１Ａへ向かって突出している。即ち、素子分離部２０は、ＸＺ断面において、略十字形の形状になっている。これにより、垂直部分２０Ｖは、ブルーミングをさらに良好に抑制することができる。水平部分２０Ｈは、水平部分１３Ｈよりも表面１１Ａに近い位置に設けられている。 (11th Embodiment)
FIG. 24 is a cross-sectional view of a part of the pixel region in the
さらに、隣接する領域Ａ５２間（隣接するエッチングストッパ１７間）に水平遮光部分１３Ｈが設けられていないものの、垂直遮光部分１３Ｖｔは設けられている。垂直遮光部分１３Ｖｔは、表面１１Ａから水平遮光部分１３Ｈａまで設けられている。従って、垂直遮光部分１３Ｖｔ、１３Ｖｂが半導体基板１１を貫通して設けられている。これにより、画素間のクロストークを抑制することができる。尚、水平遮光部分１３Ｈａは、垂直遮光部分１３Ｖｔ、１３Ｖｂのいずれから形成されていてもよい。
Further, although the horizontal light-shielding portion 13H is not provided between the adjacent regions A52 (between the adjacent etching stoppers 17), the vertical light-shielding portion 13Vt is provided. The vertical light-shielding portion 13Vt is provided from the surface 11A to the horizontal light-shielding portion 13Ha. Therefore, the vertical light-shielding portions 13Vt and 13Vb are provided so as to penetrate the semiconductor substrate 11. As a result, crosstalk between pixels can be suppressed. The horizontal light-shielding portion 13Ha may be formed of either the vertical light-shielding portion 13Vt or 13Vb.
第１１実施形態のその他の構成は、第１０実施形態の対応する構成と同様でよい。従って、第１１実施形態は、第１０実施形態と同様の効果も得ることができる。
Other configurations of the eleventh embodiment may be the same as the corresponding configurations of the tenth embodiment. Therefore, the eleventh embodiment can obtain the same effect as the tenth embodiment.
（第１２実施形態）
図２５は、第１２実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１２実施形態において、遮光部分１２および素子分離部２０は、それぞれ第１１実施形態のそれらの構成と同様でよい。一方、素子分離部１３の垂直部分１３Ｖが表面１１Ａまで設けられておらず、表面１１Ａから離間している。つまり、第１２実施形態は、第４実施形態と第１１実施形態との組合せである。従って、第１２実施形態は、第４実施形態および第１１実施形態と同様の効果を得ることができる。 (12th Embodiment)
FIG. 25 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the twelfth embodiment. In the twelfth embodiment, the light-shielding portion 12 and the element separating portion 20 may be the same as those of the eleventh embodiment, respectively. On the other hand, the vertical portion 13V of the element separating portion 13 is not provided up to the surface 11A and is separated from the surface 11A. That is, the twelfth embodiment is a combination of the fourth embodiment and the eleventh embodiment. Therefore, the twelfth embodiment can obtain the same effect as the fourth and eleventh embodiments.
図２５は、第１２実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１２実施形態において、遮光部分１２および素子分離部２０は、それぞれ第１１実施形態のそれらの構成と同様でよい。一方、素子分離部１３の垂直部分１３Ｖが表面１１Ａまで設けられておらず、表面１１Ａから離間している。つまり、第１２実施形態は、第４実施形態と第１１実施形態との組合せである。従って、第１２実施形態は、第４実施形態および第１１実施形態と同様の効果を得ることができる。 (12th Embodiment)
FIG. 25 is a cross-sectional view of a part of the pixel region in the
（第１３実施形態）
図２６は、第１３実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１３実施形態では、水平遮光部分１３Ｈａが設けられていない領域においても、素子分離部１３は、表面１１Ａ側の垂直遮光部分１３Ｖｔと裏面１１Ｂ側の素子分離部２０とが分離しており、それらの間に間隙１３Ｇが設けられている。間隙１３Ｇがあるものの、垂直遮光部分１３Ｖｔは、水平遮光部分１２Ｈから裏面１１Ｂへ向かって突出している。これにより、遮光部分１２は、ブルーミングを良好に抑制することができる。第１３実施形態のその他の構成は、第１２実施形態の対応する構成と同様でよい。従って、第１３実施形態は、第１２実施形態と同様の効果も得ることができる。 (13th Embodiment)
FIG. 26 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the thirteenth embodiment. In the thirteenth embodiment, even in the region where the horizontal shading portion 13Ha is not provided, the element separating portion 13 is separated from the vertical shading portion 13Vt on the front surface 11A side and the element separating portion 20 on the back surface 11B side. A gap of 13G is provided between the two. Although there is a gap of 13G, the vertical light-shielding portion 13Vt protrudes from the horizontal light-shielding portion 12H toward the back surface 11B. As a result, the light-shielding portion 12 can satisfactorily suppress blooming. Other configurations of the thirteenth embodiment may be the same as the corresponding configurations of the twelfth embodiment. Therefore, the thirteenth embodiment can obtain the same effect as the twelfth embodiment.
図２６は、第１３実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１３実施形態では、水平遮光部分１３Ｈａが設けられていない領域においても、素子分離部１３は、表面１１Ａ側の垂直遮光部分１３Ｖｔと裏面１１Ｂ側の素子分離部２０とが分離しており、それらの間に間隙１３Ｇが設けられている。間隙１３Ｇがあるものの、垂直遮光部分１３Ｖｔは、水平遮光部分１２Ｈから裏面１１Ｂへ向かって突出している。これにより、遮光部分１２は、ブルーミングを良好に抑制することができる。第１３実施形態のその他の構成は、第１２実施形態の対応する構成と同様でよい。従って、第１３実施形態は、第１２実施形態と同様の効果も得ることができる。 (13th Embodiment)
FIG. 26 is a cross-sectional view of a part of the pixel region in the
（第１４実施形態）
図２７は、第１４実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１４実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有し、尚且つ、垂直部分２０Ｖは、裏面１１Ｂから水平遮光部分１２Ｈおよび垂直遮光部分１３Ｖｔまで達している。また、水平遮光部分１３Ｈａが設けられていない領域において、垂直遮光部分１３Ｖｔは、表面１１Ａから水平遮光部分１２Ｈまで設けられている。これにより、垂直遮光部分１３Ｖｔおよび垂直部分２０Ｖは、水平遮光部分１３Ｈａが設けられていない領域において、半導体基板１１を貫通して設けられている。素子分離部２０の垂直部分２０Ｖが裏面１１Ｂから表面１１Ａまで半導体基板１１を貫通して設けられていると換言してもよい。即ち、垂直遮光部分１３Ｖｂと垂直部分２０Ｖを一体の垂直遮光部分１３Ｖとみなしてもよい。これにより、ブルーミングをさらに良好に抑制することができる。第１４実施形態のその他の構成は、第１３実施形態の対応する構成と同様でよい。従って、第１４実施形態は、第１３実施形態と同様の効果も得ることができる。 (14th Embodiment)
FIG. 27 is a cross-sectional view of a part of the pixel region in thepixel array unit 111 according to the 14th embodiment. In the 14th embodiment, the element separating portion 20 has a vertical portion 20V and a horizontal portion 20H, and the vertical portion 20V reaches from the back surface 11B to the horizontal shading portion 12H and the vertical shading portion 13Vt. Further, in the region where the horizontal light-shielding portion 13Ha is not provided, the vertical light-shielding portion 13Vt is provided from the surface 11A to the horizontal light-shielding portion 12H. As a result, the vertical light-shielding portion 13Vt and the vertical light-shielding portion 20V are provided so as to penetrate the semiconductor substrate 11 in the region where the horizontal light-shielding portion 13Ha is not provided. In other words, the vertical portion 20V of the element separating portion 20 is provided so as to penetrate the semiconductor substrate 11 from the back surface 11B to the front surface 11A. That is, the vertical light-shielding portion 13Vb and the vertical portion 20V may be regarded as an integral vertical light-shielding portion 13V. Thereby, blooming can be suppressed more satisfactorily. Other configurations of the 14th embodiment may be the same as the corresponding configurations of the 13th embodiment. Therefore, the 14th embodiment can obtain the same effect as the 13th embodiment.
図２７は、第１４実施形態による画素アレイ部１１１内の一部の画素領域の断面図である。第１４実施形態では、素子分離部２０が、垂直部分２０Ｖと、水平部分２０Ｈとを有し、尚且つ、垂直部分２０Ｖは、裏面１１Ｂから水平遮光部分１２Ｈおよび垂直遮光部分１３Ｖｔまで達している。また、水平遮光部分１３Ｈａが設けられていない領域において、垂直遮光部分１３Ｖｔは、表面１１Ａから水平遮光部分１２Ｈまで設けられている。これにより、垂直遮光部分１３Ｖｔおよび垂直部分２０Ｖは、水平遮光部分１３Ｈａが設けられていない領域において、半導体基板１１を貫通して設けられている。素子分離部２０の垂直部分２０Ｖが裏面１１Ｂから表面１１Ａまで半導体基板１１を貫通して設けられていると換言してもよい。即ち、垂直遮光部分１３Ｖｂと垂直部分２０Ｖを一体の垂直遮光部分１３Ｖとみなしてもよい。これにより、ブルーミングをさらに良好に抑制することができる。第１４実施形態のその他の構成は、第１３実施形態の対応する構成と同様でよい。従って、第１４実施形態は、第１３実施形態と同様の効果も得ることができる。 (14th Embodiment)
FIG. 27 is a cross-sectional view of a part of the pixel region in the
（変形例）
図２８～図３３は、それぞれ第９～第１４実施形態の変形例である。図２８に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第９実施形態のそれと逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図２８に示す変形例の効果は、第９実施形態の効果と同じである。 (Modification example)
28 to 33 are modified examples of the ninth to fourteenth embodiments, respectively. In the modified example shown in FIG. 28, the height relationship between thehorizontal portion 13H and the horizontal portion 20H is opposite to that of the ninth embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 28 is the same as the effect of the ninth embodiment.
図２８～図３３は、それぞれ第９～第１４実施形態の変形例である。図２８に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第９実施形態のそれと逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図２８に示す変形例の効果は、第９実施形態の効果と同じである。 (Modification example)
28 to 33 are modified examples of the ninth to fourteenth embodiments, respectively. In the modified example shown in FIG. 28, the height relationship between the
同様に、図２９に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第１０実施形態のそれの逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図２９に示す変形例の効果は、第１０実施形態の効果と同じである。図３０に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第１１実施形態のそれの逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図３０に示す変形例の効果は、第１１実施形態の効果と同じである。図３１に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第１２実施形態のそれの逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図３１に示す変形例の効果は、第１２実施形態の効果と同じである。図３２に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第１３実施形態のそれの逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図３２に示す変形例の効果は、第１３実施形態の効果と同じである。図３３に示す変形例では、水平部分１３Ｈと水平部分２０Ｈの高さ関係が第１４実施形態のそれの逆である。従って、水平部分１３Ｈは、水平部分２０Ｈよりも表面１１Ａに近い位置に設けられている。図３３に示す変形例の効果は、第１４実施形態の効果と同じである。
Similarly, in the modified example shown in FIG. 29, the height relationship between the horizontal portion 13H and the horizontal portion 20H is the opposite of that of the tenth embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 29 is the same as the effect of the tenth embodiment. In the modified example shown in FIG. 30, the height relationship between the horizontal portion 13H and the horizontal portion 20H is the opposite of that of the eleventh embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 30 is the same as the effect of the eleventh embodiment. In the modified example shown in FIG. 31, the height relationship between the horizontal portion 13H and the horizontal portion 20H is the opposite of that of the twelfth embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 31 is the same as the effect of the twelfth embodiment. In the modified example shown in FIG. 32, the height relationship between the horizontal portion 13H and the horizontal portion 20H is the opposite of that of the thirteenth embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 32 is the same as the effect of the thirteenth embodiment. In the modified example shown in FIG. 33, the height relationship between the horizontal portion 13H and the horizontal portion 20H is the opposite of that of the 14th embodiment. Therefore, the horizontal portion 13H is provided at a position closer to the surface 11A than the horizontal portion 20H. The effect of the modified example shown in FIG. 33 is the same as the effect of the 14th embodiment.
以上の実施形態において、遮光部分１２、素子分離部１３、２０の少なくとも１つの内層部分には、ボイドやシームがあっても、遮光性および素子分離特性に影響が無い限り問題無い。また、遮光部分１２、素子分離部１３、２０の垂直部分１２Ｖ、１３Ｖ、２０Ｖの側面は、テーパーを有していてもよい。
In the above embodiment, even if there are voids or seams in at least one inner layer portion of the light-shielding portion 12 and the element separation portions 13 and 20, there is no problem as long as the light-shielding property and the element separation characteristics are not affected. Further, the side surfaces of the light-shielding portion 12 and the vertical portions 12V, 13V, 20V of the element separation portions 13 and 20 may have a taper.
（第１５実施形態）
図３４Ａは、第１５実施形態による画素アレイ部１１１内の一部の画素領域の平面図である。図３４Ｂは、図３４ＡのＢ－Ｂ線に沿った断面図である。図３４Ｃは、図３４ＡのＣ－Ｃ線に沿った断面図である。 (15th Embodiment)
FIG. 34A is a plan view of a part of the pixel region in thepixel array unit 111 according to the fifteenth embodiment. FIG. 34B is a cross-sectional view taken along the line BB of FIG. 34A. FIG. 34C is a cross-sectional view taken along the line CC of FIG. 34A.
図３４Ａは、第１５実施形態による画素アレイ部１１１内の一部の画素領域の平面図である。図３４Ｂは、図３４ＡのＢ－Ｂ線に沿った断面図である。図３４Ｃは、図３４ＡのＣ－Ｃ線に沿った断面図である。 (15th Embodiment)
FIG. 34A is a plan view of a part of the pixel region in the
上記実施形態では、フォトダイオードＰＤはほぼ正方形の平面レイアウトを有するが、センサ画素１２１の電荷転送部５０および電荷保持部ＭＥＭは、Ｙ方向に縦列配置されており、長方形の形状に配置されている。
In the above embodiment, the photodiode PD has a substantially square planar layout, but the charge transfer unit 50 and the charge holding unit MEM of the sensor pixel 121 are arranged in columns in the Y direction and are arranged in a rectangular shape. ..
これに対し、第１５実施形態では、図３４Ａに示すように、電荷転送部５０および電荷保持部ＭＥＭは、各センサ画素１２１のフォトダイオードＰＤと同様にほぼ正方形の平面レイアウト上に配置されている。電荷転送部５０の転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧは、フォトダイオードＰＤの上方に、この順番にＵ字型またはｎ字型に配列されている。
On the other hand, in the fifteenth embodiment, as shown in FIG. 34A, the charge transfer unit 50 and the charge holding unit MEM are arranged on a substantially square plane layout like the photodiode PD of each sensor pixel 121. .. The transfer transistors TRZ, TRY, TRX, and TRG of the charge transfer unit 50 are arranged in a U-shape or an n-shape in this order above the photodiode PD.
第１５実施形態では、Ｘ方向およびＹ方向に隣接する２つのセンサ画素１２１は、鏡像反転しており、クロスポイントＸＰを共有する４つのセンサ画素１２１のＴＲＺ５２は、そのクロスポイントＸＰの近傍に偏在している。
In the fifteenth embodiment, the two sensor pixels 121 adjacent to each other in the X direction and the Y direction are mirror-inverted, and the TRZ 52s of the four sensor pixels 121 sharing the cross point XP are unevenly distributed in the vicinity of the cross point XP. doing.
各センサ画素１２１は、半導体基板１１を貫通する素子分離部１３ｄ、１３ｄ＿１、１３ｄ＿２で分離されている。素子分離部１３ｄは、Ｙ方向に連続的に延伸する素子分離部であり、隣接する２つのセンサ画素１２１のエッチングストッパ１７間に設けられている。素子分離部１３ｄは、エッチングストッパ１７の延伸方向と同じ方向に延伸している。素子分離部１３ｄ＿１、１１３ｄ＿２は、Ｘ方向に連続的に延伸する素子分離部であり、隣接する２つのセンサ画素１２１間に交互に設けられている。素子分離部１３ｄ＿１、１１３ｄ＿２は、エッチングストッパ１７の延伸方向に対して略垂直方向に延伸している。素子分離部１３ｄ、１３ｄ＿１、１３ｄ＿２は、上記実施形態の素子分離部１３と同じ材料で構成すればよい。
Each sensor pixel 121 is separated by element separation portions 13d, 13d_1, and 13d_2 that penetrate the semiconductor substrate 11. The element separation unit 13d is an element separation unit that continuously extends in the Y direction, and is provided between the etching stoppers 17 of two adjacent sensor pixels 121. The element separation portion 13d is stretched in the same direction as the stretching direction of the etching stopper 17. The element separation portions 13d_1 and 113d_2 are element separation portions that continuously extend in the X direction, and are provided alternately between two adjacent sensor pixels 121. The element separation portions 13d_1 and 113d_2 are stretched in a direction substantially perpendicular to the stretching direction of the etching stopper 17. The element separating portions 13d, 13d_1, and 13d_2 may be made of the same material as the element separating portions 13 of the above embodiment.
図３４Ｂおよび図３４Ｃで示すように、素子分離部１３ｄ、１３ｄ＿１、１３ｄ＿２は、半導体基板１１を貫通しており、センサ画素１２１間を分離している。このように、各センサ画素１２１の四辺を取り囲むように素子分離部１３ｄ、１３ｄ＿１、１３ｄ＿２が設けられているので、クロストークおよびブルーミングがさらに良好に抑制することができる。
As shown in FIGS. 34B and 34C, the element separation portions 13d, 13d_1, and 13d_2 penetrate the semiconductor substrate 11 and separate the sensor pixels 121. As described above, since the element separation portions 13d, 13d_1, and 13d_2 are provided so as to surround the four sides of each sensor pixel 121, crosstalk and blooming can be suppressed more satisfactorily.
また、図３４Ｂに示すように、垂直ゲート電極５２ＶのＸ方向の両側には、エッチングストッパ１７が設けられているので、水平遮光部分１３Ｈは、垂直ゲート電極５２Ｖに接触しないように形成される。尚、図３４Ｃに示すように、Ｙ方向から見ると、電荷転送のためにエッチングストッパ１７は設けられていないので、水平遮光部分１３Ｈと垂直ゲート電極５２Ｖとの距離は、その形成工程におけるエッチング時間で調節される。
Further, as shown in FIG. 34B, since etching stoppers 17 are provided on both sides of the vertical gate electrode 52V in the X direction, the horizontal light-shielding portion 13H is formed so as not to come into contact with the vertical gate electrode 52V. As shown in FIG. 34C, when viewed from the Y direction, the etching stopper 17 is not provided for charge transfer, so that the distance between the horizontal light-shielding portion 13H and the vertical gate electrode 52V is the etching time in the forming step. It is adjusted by.
このように、各センサ画素１２１の電荷転送部５０がフォトダイオードＰＤと同様の平面レイアウトで配置されている場合、半導体基板１１を貫通する素子分離部１３ｄ、１３ｄ＿１、１３ｄ＿２が各センサ画素１２１を分離することができる。これにより、クロストークおよびブルーミングがさらに良好に抑制することができる。
In this way, when the charge transfer unit 50 of each sensor pixel 121 is arranged in the same planar layout as the photodiode PD, the element separation units 13d, 13d_1, and 13d_2 penetrating the semiconductor substrate 11 separate each sensor pixel 121. can do. As a result, crosstalk and blooming can be suppressed even better.
（第１６実施形態）
図３５Ａは、第１６実施形態による画素アレイ部１１１内の一部の画素領域の平面図である。図３５Ｂは、図３５ＡのＢ－Ｂ線に沿った断面図である。図３５Ｃは、図３５ＡのＣ－Ｃ線に沿った断面図である。 (16th Embodiment)
FIG. 35A is a plan view of a part of the pixel region in thepixel array unit 111 according to the 16th embodiment. FIG. 35B is a cross-sectional view taken along the line BB of FIG. 35A. FIG. 35C is a cross-sectional view taken along the line CC of FIG. 35A.
図３５Ａは、第１６実施形態による画素アレイ部１１１内の一部の画素領域の平面図である。図３５Ｂは、図３５ＡのＢ－Ｂ線に沿った断面図である。図３５Ｃは、図３５ＡのＣ－Ｃ線に沿った断面図である。 (16th Embodiment)
FIG. 35A is a plan view of a part of the pixel region in the
第１６実施形態では、第９実施形態と同様に、電荷転送部５０および電荷保持部ＭＥＭは、各センサ画素１２１のフォトダイオードＰＤと同様にほぼ正方形の平面レイアウト上に配置されている。電荷転送部５０の転送トランジスタＴＲＺ、ＴＲＹ、ＴＲＸ、ＴＲＧは、フォトダイオードＰＤの上方に、この順番にｎ字型に配列されている。
In the 16th embodiment, as in the 9th embodiment, the charge transfer unit 50 and the charge holding unit MEM are arranged on a substantially square plane layout like the photodiode PD of each sensor pixel 121. The transfer transistors TRZ, TRY, TRX, and TRG of the charge transfer unit 50 are arranged in an n-shape in this order above the photodiode PD.
第１６実施形態では、Ｘ方向およびＹ方向に配列される複数のセンサ画素１２１は、並進対称にレイアウトされている。複数のセンサ画素１２１のＴＲＺ５２は、画素領域において均等二配置されている。
In the 16th embodiment, the plurality of sensor pixels 121 arranged in the X direction and the Y direction are laid out in translational symmetry. The TRZ 52s of the plurality of sensor pixels 121 are evenly arranged in two in the pixel region.
各センサ画素１２１は、半導体基板１１を貫通する素子分離部１３ｄ、１３ｄ＿１で分離されている。素子分離部１３ｄは、Ｙ方向に連続的に延伸する素子分離部であり、隣接する２つのセンサ画素１２１のエッチングストッパ１７間に設けられている。素子分離部１３ｄは、エッチングストッパ１７の延伸方向と同じ方向に延伸している。素子分離部１３ｄ＿１は、Ｘ方向に連続的に延伸する素子分離部であり、隣接する２つのセンサ画素１２１間に交互に設けられている。素子分離部１３ｄ＿１は、エッチングストッパ１７の延伸方向に対して略垂直方向に延伸している。素子分離部１３ｄ、１３ｄ＿１は、上記実施形態の素子分離部１３と同じ材料で構成すればよい。
Each sensor pixel 121 is separated by element separation portions 13d and 13d_1 that penetrate the semiconductor substrate 11. The element separation unit 13d is an element separation unit that continuously extends in the Y direction, and is provided between the etching stoppers 17 of two adjacent sensor pixels 121. The element separation portion 13d is stretched in the same direction as the stretching direction of the etching stopper 17. The element separation unit 13d_1 is an element separation unit that continuously extends in the X direction, and is provided alternately between two adjacent sensor pixels 121. The element separating portion 13d_1 is stretched in a direction substantially perpendicular to the stretching direction of the etching stopper 17. The element separating portions 13d and 13d_1 may be made of the same material as the element separating portions 13 of the above embodiment.
図３５Ｂおよび図３５Ｃで示すように、素子分離部１３ｄ、１３ｄ＿１は、半導体基板１１を貫通しており、センサ画素１２１間を分離している。このように、各センサ画素１２１の四辺を取り囲むように素子分離部１３ｄ、１３ｄ＿１が設けられているので、クロストークおよびブルーミングがさらに良好に抑制することができる。
As shown in FIGS. 35B and 35C, the element separation portions 13d and 13d_1 penetrate the semiconductor substrate 11 and separate the sensor pixels 121. As described above, since the element separation portions 13d and 13d_1 are provided so as to surround the four sides of each sensor pixel 121, crosstalk and blooming can be suppressed more satisfactorily.
（第１７実施形態）
図３６、第１７実施形態による画素１２１Ａ、１２１Ｂの構成を模式的に示す平面図である。図３７Ａは、図３６のＡ－Ａ線に沿った断面図である。図３７Ｂは、図３６のＢ－Ｂ線に沿った断面図である。第１７実施形態では、素子分離部１３、２０の構成についてより詳細に説明する。なお、図３６は、裏面１１Ｂ側から見た半導体基板１１の平面を示している。 (17th Embodiment)
36 is a plan view schematically showing the configuration of pixels 121A and 121B according to the 17th embodiment. FIG. 37A is a cross-sectional view taken along the line AA of FIG. 36. FIG. 37B is a cross-sectional view taken along the line BB of FIG. 36. In the 17th embodiment, the configurations of the element separation units 13 and 20 will be described in more detail. Note that FIG. 36 shows the plane of the semiconductor substrate 11 as seen from the back surface 11B side.
図３６、第１７実施形態による画素１２１Ａ、１２１Ｂの構成を模式的に示す平面図である。図３７Ａは、図３６のＡ－Ａ線に沿った断面図である。図３７Ｂは、図３６のＢ－Ｂ線に沿った断面図である。第１７実施形態では、素子分離部１３、２０の構成についてより詳細に説明する。なお、図３６は、裏面１１Ｂ側から見た半導体基板１１の平面を示している。 (17th Embodiment)
36 is a plan view schematically showing the configuration of
図５７に示すように、素子分離部１３、２０は、複数の画素間に設けられており、電気的または光学的に複数の画素を分離している。素子分離部１３は、上記実施形態と同様に、略菱形の水平部分１３Ｈと水平部分１３Ｈの対角方向（Ｙ方向）に設けられた垂直部分１３Ｖとで構成されている。これに対し、アイソレーション部としての素子分離部２０は、水平部分を有さず、垂直部分のみで構成されている。ここでは図示していないが、転送トランジスタＴＲＺ５２は、素子分離部１３と２０とのクロスポイントＸＰの４隅にそれぞれ設けられており、水平部分１３Ｈで遮光されている（図３７Ａ，図３７Ｂ参照）。
As shown in FIG. 57, the element separation units 13 and 20 are provided between a plurality of pixels and electrically or optically separate the plurality of pixels. The element separating portion 13 is composed of a substantially rhombic horizontal portion 13H and a vertical portion 13V provided in the diagonal direction (Y direction) of the horizontal portion 13H, as in the above embodiment. On the other hand, the element separating portion 20 as an isolation portion does not have a horizontal portion and is composed of only a vertical portion. Although not shown here, the transfer transistor TRZ52 is provided at each of the four corners of the cross point XP between the element separation portions 13 and 20, and is shielded from light by the horizontal portion 13H (see FIGS. 37A and 37B). ..
尚、本開示では、素子分離部１３、２０は、重複あるいは接続しておらず分離されている。例えば、垂直部分１３Ｖは、Ｙ方向に延伸しており、同じくＹ方向に延伸している素子分離部２０と離間しており、Ｘ方向に延伸している素子分離部２０からも離間している。これにより、クロスポイントＸＰにおける素子分離部１３、２０のトレンチが深くなり過ぎることを抑制している。
In the present disclosure, the element separation units 13 and 20 are separated without being overlapped or connected. For example, the vertical portion 13V is extended in the Y direction, is separated from the element separating portion 20 extending in the Y direction, and is also separated from the element separating portion 20 extending in the X direction. .. As a result, it is possible to prevent the trenches of the element separation portions 13 and 20 at the cross point XP from becoming too deep.
図３７Ａを参照すると、素子分離部１３は、垂直部分１３Ｖおよび水平部分１３Ｈを含み、垂直部分１３Ｖが水平部分１３Ｈに接続されている。また、素子分離部２０は、水平部分を有さず、垂直部分のみで構成されている。
With reference to FIG. 37A, the element separation portion 13 includes a vertical portion 13V and a horizontal portion 13H, and the vertical portion 13V is connected to the horizontal portion 13H. Further, the element separating portion 20 does not have a horizontal portion and is composed of only a vertical portion.
素子分離部１３は、上述の通り、内層部分１３Ａと、外層部分１３Ｂとで構成されている。内層部分１３Ａは、遮光材料からなり、単体金属、金属合金、金属窒化物、あるいは、金属シリサイドのいずれか少なくとも１種類でよい。内層部分１３Ａの構成材料としては、Ａｌ（アルミニウム），Ａｇ（銀），Ｃｕ（銅），Ｃｏ（コバルト），Ｗ（タングステン），Ｔｉ（チタン），Ｔａ（タンタル），Ｎｉ（ニッケル），Ｍｏ（モリブデン），Ｃｒ（クロム），Ｉｒ（イリジウム），白金イリジウム，ＴｉＮ（窒化チタン）またはタングステンシリコン化合物などが挙げられる。なかでもＡｌ（アルミニウム）が最も光学的に好ましい構成材料である。なお、内層部分１３Ａは、グラファイトや有機材料により構成されていてもよい。
As described above, the element separating portion 13 is composed of an inner layer portion 13A and an outer layer portion 13B. The inner layer portion 13A is made of a light-shielding material, and may be at least one of a simple substance metal, a metal alloy, a metal nitride, and a metal silicide. The constituent materials of the inner layer portion 13A include Al (aluminum), Ag (silver), Cu (copper), Co (cobalt), W (tungsten), Ti (titanium), Ta (tantalum), Ni (nickel), and Mo. Examples thereof include (molybdenum), Cr (chromium), Ir (iridium), platinum iridium, TiN (titanium nitride), and tungsten silicon compounds. Among them, Al (aluminum) is the most optically preferable constituent material. The inner layer portion 13A may be made of graphite or an organic material.
外層部分１３Ｂは、内層部分１３Ａを被覆し、半導体基板１１（例えば、シリコン）よりも屈折率が低くかつ内層部分１３Ａよりも光消衰係数Ｋの低い材料からなる。例えば、外層部分１３Ｂは、ＳｉＯ２，ＳｉＮ，ＳｉＣＮ，ＳｉＯＮ，Ａｌ２Ｏ３，ＳｉＯＣ，ＴｉＯ２，Ｔａ２Ｏ５等などの絶縁材料により構成される。
The outer layer portion 13B covers the inner layer portion 13A and is made of a material having a refractive index lower than that of the semiconductor substrate 11 (for example, silicon) and a light extinction coefficient K lower than that of the inner layer portion 13A. For example, the outer layer portion 13B is made of an insulating material such as SiO 2 , SiN, SiCN, SiON, Al 2 O 3 , SiOC, TiO 2 , Ta 2 O 5, and the like.
図３８Ａは、内層部分１３Ａの材料の一例としてタングステンの消衰係数を示すグラフである。図３８Ｂは、外層部分１３Ｂの材料の一例としてシリコン酸化膜の消衰係数を示すグラフである。内層部分１３Ａとしてタングステンを用い、外層部分１３Ｂとしてシリコン酸化膜を用いた場合、外層部分１３Ｂの消衰係数は、内層部分１３Ａのそれよりも低い。従って、外層部分１３Ｂは、入射光をあまり吸収しないが、内層部分１３Ａが入射光を吸収するので、素子分離部１３は、遮光性を有する。
FIG. 38A is a graph showing the extinction coefficient of tungsten as an example of the material of the inner layer portion 13A. FIG. 38B is a graph showing the extinction coefficient of the silicon oxide film as an example of the material of the outer layer portion 13B. When tungsten is used as the inner layer portion 13A and a silicon oxide film is used as the outer layer portion 13B, the extinction coefficient of the outer layer portion 13B is lower than that of the inner layer portion 13A. Therefore, the outer layer portion 13B does not absorb the incident light so much, but the inner layer portion 13A absorbs the incident light, so that the element separating portion 13 has a light-shielding property.
図３９Ａは、半導体基板１１の一例としてシリコン単結晶の屈折率を示すグラフである。図３９Ｂは、外層部分１３Ｂの材料の一例としてシリコン酸化膜の屈折率を示すグラフである。半導体基板１１としてシリコンを用い、素子分離部１３の外層部分１３Ｂおよび素子分離部２０としてシリコン酸化膜を用いた場合、素子分離部１３または素子分離部２０と半導体基板１１との界面で、半導体基板１１からの入射光が反射し易くなる。尚、例えば、波長６３３ｎｍの入射光に対して、シリコンの屈折率は、３．９であり、シリコン酸化膜の屈折率は、１．４６である。この場合、半導体基板１１から素子分離部１３または素子分離部２０への入射光の屈折角が入射角よりも大きくなり、全反射し易くなる。
FIG. 39A is a graph showing the refractive index of a silicon single crystal as an example of the semiconductor substrate 11. FIG. 39B is a graph showing the refractive index of the silicon oxide film as an example of the material of the outer layer portion 13B. When silicon is used as the semiconductor substrate 11 and a silicon oxide film is used as the outer layer portion 13B of the element separating portion 13 and the element separating portion 20, the semiconductor substrate is formed at the interface between the element separating portion 13 or the element separating portion 20 and the semiconductor substrate 11. The incident light from 11 is easily reflected. For example, the refractive index of silicon is 3.9 and the refractive index of the silicon oxide film is 1.46 with respect to the incident light having a wavelength of 633 nm. In this case, the refraction angle of the incident light from the semiconductor substrate 11 to the element separation unit 13 or the element separation unit 20 becomes larger than the incident angle, and total reflection is likely to occur.
外層部分１３Ｂが内層部分１３Ａを被覆することにより、内層部分１３Ａと半導体基板１１との電気的絶縁性が確保される。また、外層部分１３Ｂは半導体基板１１よりも屈折率が低くかつ内層部分１３Ａよりも光消衰係数Ｋが低いので、素子分離部１３は、外層部分１３Ｂと半導体基板１１との界面において入射光を反射することができる。これにより、光電変換効率ＱＥを向上させることができる。さらに、内層部分１３Ａは、光消衰係数Ｋが比較的高く遮光性を有するので、外層部分１３Ｂが透明材料であっても、素子分離部１３は、入射光を透過させない。従って、垂直部分１３Ｖが画素間のクロストークを抑制し、かつ、水平部分１３Ｈが転送トランジスタＴＲＺ５２へのノイズの進入を抑制することができる。
By covering the inner layer portion 13A with the outer layer portion 13B, the electrical insulation between the inner layer portion 13A and the semiconductor substrate 11 is ensured. Further, since the outer layer portion 13B has a lower refractive index than the semiconductor substrate 11 and a light extinction coefficient K lower than that of the inner layer portion 13A, the element separation portion 13 emits incident light at the interface between the outer layer portion 13B and the semiconductor substrate 11. Can be reflected. Thereby, the photoelectric conversion efficiency QE can be improved. Further, since the inner layer portion 13A has a relatively high light extinction coefficient K and has a light-shielding property, the element separation portion 13 does not transmit the incident light even if the outer layer portion 13B is a transparent material. Therefore, the vertical portion 13V can suppress crosstalk between pixels, and the horizontal portion 13H can suppress the ingress of noise into the transfer transistor TRZ52.
一方、素子分離部２０は、内層部分１３Ａの材料を含まず、外層部分１３Ｂの材料のみで構成されている。即ち、素子分離部２０は、半導体基板１１よりも屈折率が低くかつ内層部分１３Ａよりも光消衰係数Ｋの低い材料からなる。素子分離部２０は、透明絶縁材料で構成され、入射光をあまり消衰させずに、素子分離部２０と半導体基板１１との界面において入射光を反射する。これにより、素子分離部２０は、画素間のクロストークを抑制しつつ、かつ、光電変換効率ＱＥをさらに向上させることができる。
On the other hand, the element separating portion 20 does not include the material of the inner layer portion 13A, but is composed only of the material of the outer layer portion 13B. That is, the element separating portion 20 is made of a material having a refractive index lower than that of the semiconductor substrate 11 and a light extinction coefficient K lower than that of the inner layer portion 13A. The element separation unit 20 is made of a transparent insulating material, and reflects the incident light at the interface between the element separation unit 20 and the semiconductor substrate 11 without significantly extinguishing the incident light. As a result, the element separation unit 20 can further improve the photoelectric conversion efficiency QE while suppressing crosstalk between pixels.
尚、素子分離部２０の材料は、外層部分１３Ｂと同一材料であってもよいが、上記特性を有する限り、外層部分１３Ｂとは異なる他の材料であってもよい。
The material of the element separating portion 20 may be the same material as the outer layer portion 13B, but may be another material different from the outer layer portion 13B as long as it has the above characteristics.
ここで、図３７Ａに示すように、裏面１１Ｂ上において、垂直部分１３Ｖの延伸方向（即ち、Ｙ方向）に対して垂直方向の第１幅Ｗ１３は、素子分離部２０の延伸方向（即ち、Ｙ方向）に対して垂直方向の第２幅Ｗ２０よりも広い。これは、素子分離部２０を外層部分１３Ｂの材料のみで形成し、一方で、素子分離部１３を外層部分１３Ｂおよび内層部分１３Ａの両方を用いて形成するためである。従って、外層部分１３Ｂの膜厚をｘとし、内層部分１３Ａの膜厚をｙとした場合に、第１幅Ｗ１３は、２ｘよりも大きく、２ｘ＋２ｙよりも小さいことが好ましい。第２幅Ｗ２０は、２ｘよりも小さいことが好ましい。
Here, as shown in FIG. 37A, on the back surface 11B, the first width W13 in the direction perpendicular to the stretching direction (that is, the Y direction) of the vertical portion 13V is the stretching direction (that is, Y) of the element separating portion 20. It is wider than the second width W20 in the direction perpendicular to the direction). This is because the element separating portion 20 is formed only of the material of the outer layer portion 13B, while the element separating portion 13 is formed by using both the outer layer portion 13B and the inner layer portion 13A. Therefore, when the film thickness of the outer layer portion 13B is x and the film thickness of the inner layer portion 13A is y, the first width W13 is preferably larger than 2x and smaller than 2x + 2y. The second width W20 is preferably smaller than 2x.
尚、水平部分１３Ｈの内層部分１３Ａの内部には、ボイドが或る程度残っていても、遮光性能が得られている限り問題無い。従って、内層部分１３ＡのＺ方向の幅（厚み）は、２ｘ＋２ｙよりも大きくてもよい。
Even if some voids remain inside the inner layer portion 13A of the horizontal portion 13H, there is no problem as long as the light-shielding performance is obtained. Therefore, the width (thickness) of the inner layer portion 13A in the Z direction may be larger than 2x + 2y.
図３７ＢのＢ－Ｂ断面には、クロスポイントＸＰが含まれている。裏面１１Ｂ上のクロスポイントＸＰにおいて、素子分離部２０と垂直部分１３Ｖとの間には、半導体基板１１が残っており、素子分離部２０は、素子分離部１３の垂直部分１３Ｖから分離している。一方、半導体基板１１の内部において、素子分離部２０は、素子分離部１３の水平部分１３Ｈの外層部分１３Ｂと接触している。これは、素子分離部１３、２０の製造工程において、素子分離部１３は、素子分離部２０のエッチングストッパとして機能するからである。
The BB cross section of FIG. 37B includes a cross point XP. At the cross point XP on the back surface 11B, the semiconductor substrate 11 remains between the element separating portion 20 and the vertical portion 13V, and the element separating portion 20 is separated from the vertical portion 13V of the element separating portion 13. .. On the other hand, inside the semiconductor substrate 11, the element separating portion 20 is in contact with the outer layer portion 13B of the horizontal portion 13H of the element separating portion 13. This is because the element separation unit 13 functions as an etching stopper for the element separation unit 20 in the manufacturing process of the element separation units 13 and 20.
次に、素子分離部１３、２０の製造方法について説明する。
Next, the manufacturing method of the element separation units 13 and 20 will be described.
図４０Ａ～図４３Ｂは、図３７Ａに示す構造の形成方法を示す断面図または平面図である。尚、図４０Ａ～図４３Ｂは、裏面１１Ｂから加工されている様子を示している。
40A to 43B are cross-sectional views or plan views showing a method of forming the structure shown in FIG. 37A. In addition, FIGS. 40A to 43B show the state of processing from the back surface 11B.
まず、素子分離部１３のトレンチ１３Ｔおよび空間１３Ｚの形成方法は、基本的に図２９～図３１を参照して説明したトレンチ１３Ｔｂ＿１および空間１３Ｚ＿２の形成方法と同じでよい。これにより、図４０Ａおよび図４０Ｂに示す構造が得られる。空間１３Ｚは、図４０Ｂに示すように略菱形に形成される。ただし、このとき、図４０Ａに示すように、トレンチ１３Ｔおよび空間１３Ｚは、犠牲膜１３Ｓで埋め込まれている。図４０ＢのＡ－Ａ線に沿った断面およびＢ－Ｂ線に沿った断面はともに、図４０Ａに示す断面とほぼ同じになる。
First, the method of forming the trench 13T and the space 13Z of the element separation unit 13 may be basically the same as the method of forming the trench 13Tb_1 and the space 13Z_2 described with reference to FIGS. 29 to 31. As a result, the structures shown in FIGS. 40A and 40B are obtained. The space 13Z is formed in a substantially rhombus shape as shown in FIG. 40B. However, at this time, as shown in FIG. 40A, the trench 13T and the space 13Z are embedded with the sacrificial membrane 13S. Both the cross section along the line AA and the cross section along the line BB in FIG. 40B are substantially the same as the cross section shown in FIG. 40A.
次に、図４１Ａおよび図４１Ｂに示すように、リソグラフィ技術およびエッチング技術を用いて、素子分離部２０の形成領域にトレンチ２０Ｔを形成する。図４１Ａは、図４１ＣのＡ－Ａ線に沿った断面を示す。図４１Ｂは、図４１ＣのＢ－Ｂ線に沿った断面を示す。このとき、トレンチ２０Ｔの幅Ｗ２０は、トレンチ１３Ｔの幅Ｗ１３よりも狭く形成される。また、図４１Ｃに示すように、トレンチ２０Ｔは、トレンチ１３Ｔ以外の画素間に形成される。
Next, as shown in FIGS. 41A and 41B, the trench 20T is formed in the formation region of the element separation portion 20 by using the lithography technique and the etching technique. FIG. 41A shows a cross section taken along line AA of FIG. 41C. FIG. 41B shows a cross section taken along line BB of FIG. 41C. At this time, the width W20 of the trench 20T is formed narrower than the width W13 of the trench 13T. Further, as shown in FIG. 41C, the trench 20T is formed between pixels other than the trench 13T.
ここで、図４１Ｂに示すように、クロスポイントＸＰは、レジストＰＲで被覆されており、トレンチ１３Ｔの犠牲膜１３Ｓが残置される。それ以外のトレンチ２０Ｔの領域は、エッチングされる。このとき、空間１３Ｚ内の犠牲膜１３Ｓは、エッチングストッパとして機能する。エッチングが、空間１３Ｚ内の犠牲膜１３Ｓに達した時点でエッチングを停止することによって、トレンチ２０Ｔの深さの制御が容易になる。
Here, as shown in FIG. 41B, the cross point XP is covered with the resist PR, and the sacrificial film 13S of the trench 13T is left behind. The other region of the trench 20T is etched. At this time, the sacrificial film 13S in the space 13Z functions as an etching stopper. By stopping the etching when the etching reaches the sacrificial film 13S in the space 13Z, the depth of the trench 20T can be easily controlled.
図４２Ａおよび図４２Ｂに示すように、レジストＰＲの除去後、犠牲膜１３Ｓが除去される。
As shown in FIGS. 42A and 42B, the sacrificial membrane 13S is removed after the resist PR is removed.
次に、図４３Ａおよび図４３Ｂに示すように、外層部分１３Ｂの材料をトレンチ１３Ｔ、２０Ｔおよび空間１３Ｚ内に成膜する。このとき、トレンチ１３Ｔおよび空間１３Ｚを充填することなく、トレンチ２０Ｔを充填するように、外層部分１３Ｂの材料が堆積される。外層部分１３Ｂの材料の堆積膜厚ｘは、図３７Ａの幅Ｗ１３の２分の１未満であり、かつ、幅Ｗ２０の２分の１以上である。これにより、トレンチ１３Ｔおよび空間１３Ｚ内に外層部分１３Ｂが形成されるともに、トレンチ２０Ｔは外層部分１３Ｂの材料で充填され、素子分離部２０が形成される。
Next, as shown in FIGS. 43A and 43B, the material of the outer layer portion 13B is formed into the trenches 13T, 20T and the space 13Z. At this time, the material of the outer layer portion 13B is deposited so as to fill the trench 20T without filling the trench 13T and the space 13Z. The deposited film thickness x of the material of the outer layer portion 13B is less than half of the width W13 of FIG. 37A and more than half of the width W20. As a result, the outer layer portion 13B is formed in the trench 13T and the space 13Z, and the trench 20T is filled with the material of the outer layer portion 13B to form the element separation portion 20.
次に、トレンチ１３Ｔおよび空間１３Ｚ内に内層部分１３Ａの材料が充填される。これにより、素子分離部１３が形成され、図３７Ａおよび図３７Ｂに示す構造が得られる。
Next, the material of the inner layer portion 13A is filled in the trench 13T and the space 13Z. As a result, the element separating portion 13 is formed, and the structures shown in FIGS. 37A and 37B are obtained.
第１７実施形態によれば、素子分離部１３は、外層部分１３Ｂは半導体基板１１よりも屈折率が低いので、外層部分１３Ｂと半導体基板１１との界面において入射光を反射することができる。これにより、光電変換効率ＱＥを向上させることができる。また、素子分離部１３の内層部分１３Ａは、光消衰係数Ｋが比較的高く遮光性を有するので、入射光を透過させない。従って、垂直部分１３Ｖは画素間のクロストークを抑制し、かつ、水平部分１３Ｈは転送トランジスタＴＲＺ５２へのノイズの進入を抑制することができる。
According to the 17th embodiment, since the outer layer portion 13B has a lower refractive index than the semiconductor substrate 11, the element separation portion 13 can reflect the incident light at the interface between the outer layer portion 13B and the semiconductor substrate 11. Thereby, the photoelectric conversion efficiency QE can be improved. Further, since the inner layer portion 13A of the element separation portion 13 has a relatively high light extinction coefficient K and has a light-shielding property, it does not transmit incident light. Therefore, the vertical portion 13V can suppress crosstalk between pixels, and the horizontal portion 13H can suppress the ingress of noise into the transfer transistor TRZ52.
素子分離部２０は、半導体基板１１よりも屈折率が低くかつ内層部分１３Ａよりも光消衰係数Ｋの低い材料からなる。即ち、素子分離部２０は、透明絶縁材料で構成され、入射光をあまり消衰させずに、素子分離部２０と半導体基板１１との界面において入射光を反射する。これにより、素子分離部２０は、画素間のクロストークを抑制しつつ、かつ、光電変換効率ＱＥをさらに向上させることができる。
The element separation unit 20 is made of a material having a lower refractive index than the semiconductor substrate 11 and a light extinction coefficient K lower than that of the inner layer portion 13A. That is, the element separation unit 20 is made of a transparent insulating material, and reflects the incident light at the interface between the element separation unit 20 and the semiconductor substrate 11 without significantly extinguishing the incident light. As a result, the element separation unit 20 can further improve the photoelectric conversion efficiency QE while suppressing crosstalk between pixels.
（変形例：クロスポイント）
図４４Ａおよび図４４Ｂは、第１７実施形態の変形例を示す平面図である。図３６に示すように、裏面１１Ｂにおいて、垂直部分１３Ｖと素子分離部２０とのレイアウトは、クロスポイントＸＰにおいて重複していなくてもよい。 (Modification example: Cross point)
44A and 44B are plan views showing a modification of the 17th embodiment. As shown in FIG. 36, on theback surface 11B, the layout of the vertical portion 13V and the element separating portion 20 does not have to overlap at the cross point XP.
図４４Ａおよび図４４Ｂは、第１７実施形態の変形例を示す平面図である。図３６に示すように、裏面１１Ｂにおいて、垂直部分１３Ｖと素子分離部２０とのレイアウトは、クロスポイントＸＰにおいて重複していなくてもよい。 (Modification example: Cross point)
44A and 44B are plan views showing a modification of the 17th embodiment. As shown in FIG. 36, on the
しかし、クロスポイントＸＰにおける素子分離部１３、２０の深さが問題にならない場合、図４４Ａに示すように、クロスポイントＸＰにおいて、垂直部分１３Ｖと素子分離部２０とは重複してもよい。また、他の領域において、垂直部分１３Ｖと素子分離部２０とは接続してもよい。また、素子分離部２０同士も交差点において重複してもよい。
However, if the depths of the element separation portions 13 and 20 at the cross point XP do not matter, the vertical portion 13V and the element separation portion 20 may overlap at the cross point XP, as shown in FIG. 44A. Further, in another region, the vertical portion 13V and the element separation portion 20 may be connected. Further, the element separation portions 20 may also overlap at the intersection.
逆に、図４４Ｂに示すように、垂直部分１３Ｖおよび素子分離部２０だけでなく、素子分離部２０同士も重複させないようにしてもよい。これにより、垂直部分１３Ｖおよび素子分離部２０の深さをさらに良好に制御することができる。
On the contrary, as shown in FIG. 44B, not only the vertical portion 13V and the element separating portion 20 but also the element separating portions 20 may not overlap each other. Thereby, the depth of the vertical portion 13V and the element separating portion 20 can be controlled more satisfactorily.
（変形例：内層部分およびボイド）
図４５Ａ～図４５Ｄは、第１７実施形態の他の変形例を示す断面図である。 (Modification example: inner layer part and void)
45A to 45D are cross-sectional views showing another modification of the 17th embodiment.
図４５Ａ～図４５Ｄは、第１７実施形態の他の変形例を示す断面図である。 (Modification example: inner layer part and void)
45A to 45D are cross-sectional views showing another modification of the 17th embodiment.
図４５Ａに示すように、内層部分１３Ａは、水平部分１３Ｈに設けられ、垂直部分１３Ｖには設けられていなくてもよい。この場合、垂直部分１３Ｖには、外層部分１３Ｂが充填されることになり、垂直部分１３Ｖは、遮光性を有さなくなる。しかし、外層部分１３Ｂは、半導体基板１１よりも屈折率の低い材料で構成されるので、垂直部分１３Ｖは、入射光を反射することができる。これにより、光電変換効率ＱＥを改善させることができる。また、水平部分１３Ｈの遮光性は維持されるので、転送トランジスタＴＲＺ５２へのノイズは抑制され得る。
As shown in FIG. 45A, the inner layer portion 13A is provided in the horizontal portion 13H and may not be provided in the vertical portion 13V. In this case, the vertical portion 13V is filled with the outer layer portion 13B, and the vertical portion 13V does not have a light-shielding property. However, since the outer layer portion 13B is made of a material having a refractive index lower than that of the semiconductor substrate 11, the vertical portion 13V can reflect the incident light. Thereby, the photoelectric conversion efficiency QE can be improved. Further, since the light-shielding property of the horizontal portion 13H is maintained, noise to the transfer transistor TRZ52 can be suppressed.
図４５Ｂに示すように、垂直部分１３Ｖは、水平部分１３Ｈの内層部分１３Ａに突出して食い込んでいてもよい。この場合であっても、図４５Ａの変形例と同様の効果を得ることができる。
As shown in FIG. 45B, the vertical portion 13V may project and bite into the inner layer portion 13A of the horizontal portion 13H. Even in this case, the same effect as that of the modified example of FIG. 45A can be obtained.
図４５Ｃに示すように、素子分離部２０の先端部に内層部分１３Ａが形成されていてもよい。この場合、素子分離部２０の先端部での遮光性が向上し、転送トランジスタＴＲＺ５２におけるノイズをさらに抑制することができる。
As shown in FIG. 45C, the inner layer portion 13A may be formed at the tip end portion of the element separation portion 20. In this case, the light-shielding property at the tip of the element separation unit 20 is improved, and the noise in the transfer transistor TRZ52 can be further suppressed.
図４５Ｄに示すように、水平部分１３Ｈの内層部分１３Ａには、ボイドＢがあってもよい。ボイドが或る程度残っていても、水平部分１３Ｈに遮光性能が得られている限り問題無い。また、金属材料を空間１３Ｚ内に充填すると、半導体基板１１に応力がかかる場合がある。従って、内層部分１３ＡにボイドＢを形成することによって、半導体基板１１にかかる応力を緩和し、半導体基板１１の反りを抑制することができる。ボイドＢは、上記実施形態および変形例のいずれの水平部分１２Ｈ、１３Ｈ内に設けられていてもよい。
As shown in FIG. 45D, the inner layer portion 13A of the horizontal portion 13H may have a void B. Even if some voids remain, there is no problem as long as the horizontal portion 13H has a light-shielding performance. Further, when the metal material is filled in the space 13Z, stress may be applied to the semiconductor substrate 11. Therefore, by forming the void B in the inner layer portion 13A, the stress applied to the semiconductor substrate 11 can be relaxed and the warp of the semiconductor substrate 11 can be suppressed. The void B may be provided in the horizontal portions 12H and 13H of any of the above-described embodiments and modifications.
第１７実施形態は、上記他の実施形態に適用してもよい。このとき、遮光部分１２は、素子分離部１３と同じ構成を有してもよい。
The 17th embodiment may be applied to the other embodiments described above. At this time, the light-shielding portion 12 may have the same configuration as the element separation portion 13.
（変形例:濃度勾配）
図４６は、変形例による固体撮像装置の構成例を示す断面図である。本変形例では、光電変換部５１内において、Ｎ型不純物濃度が濃度勾配を有する。本変形例のその他構成は、他の実施形態の対応する構成と同様でよい。 (Modification example: concentration gradient)
FIG. 46 is a cross-sectional view showing a configuration example of a solid-state image sensor according to a modified example. In this modification, the N-type impurity concentration has a concentration gradient in thephotoelectric conversion unit 51. Other configurations of this modification may be the same as the corresponding configurations of other embodiments.
図４６は、変形例による固体撮像装置の構成例を示す断面図である。本変形例では、光電変換部５１内において、Ｎ型不純物濃度が濃度勾配を有する。本変形例のその他構成は、他の実施形態の対応する構成と同様でよい。 (Modification example: concentration gradient)
FIG. 46 is a cross-sectional view showing a configuration example of a solid-state image sensor according to a modified example. In this modification, the N-type impurity concentration has a concentration gradient in the
本開示において、Ｎ型不純物濃度は、ＴＲＺ５２に近いほど高く、ＴＲＺ５２から離れるほど低くなっている。電荷（電子）は、Ｎ型不純物濃度の低い位置から高い位置へ移動し易いので、ＴＲＺ５２の方へ接近しＴＲＺ５２へ取り込まれやすくなる。その結果、ＴＲＺ５２が、光電変換された電荷を無駄なく受け取ることができるので、画素感度の向上に繋がる。
In the present disclosure, the concentration of N-type impurities is higher as it is closer to TRZ52 and lower as it is farther from TRZ52. Since the electric charge (electron) easily moves from the position where the concentration of N-type impurities is low to the position where the concentration of N-type impurities is high, it approaches the TRZ52 and is easily taken into the TRZ52. As a result, the TRZ 52 can receive the photoelectrically converted charges without waste, which leads to an improvement in pixel sensitivity.
図４６において、Ｎ型不純物濃度は、Ｘ方向において、ＴＲＺ５２に近付くほど高くなっている。しかし、Ｎ型不純物濃度は、Ｚ方向および／またはＹ方向において、ＴＲＺ５２に近付くほど高くなっていてもよい。これにより、画素感度をさらに向上させることができる。
In FIG. 46, the concentration of N-type impurities increases as it approaches TRZ52 in the X direction. However, the concentration of N-type impurities may increase as it approaches TRZ52 in the Z direction and / or the Y direction. Thereby, the pixel sensitivity can be further improved.
図４７は、変形例による固体撮像装置の構成例を示す断面図である。本変形例では、光電変換部５１内において、Ｎ型不純物濃度が濃度勾配を有する。ただし、本開示において、Ｎ型不純物の濃度勾配は、水平部分１３Ｈの下方と上方とで逆になっている。即ち、水平部分１３Ｈの下方では、Ｎ型不純物濃度は、ＴＲＺ５２から離れる方向（＋Ｘ方向）へ向かって高くなっており、水平部分１３Ｈの上方では、ＴＲＺ５２に近付く方向（－Ｘ方向）へ向かって高くなっている。これは、電荷がＴＲＺ５２へ移動するためには、水平部分１３Ｈを迂回する必要があるからである。
FIG. 47 is a cross-sectional view showing a configuration example of a solid-state image sensor according to a modified example. In this modification, the N-type impurity concentration has a concentration gradient in the photoelectric conversion unit 51. However, in the present disclosure, the concentration gradient of the N-type impurity is opposite between the lower side and the upper side of the horizontal portion 13H. That is, below the horizontal portion 13H, the N-type impurity concentration increases in the direction away from TRZ52 (+ X direction), and above the horizontal portion 13H, toward the direction approaching TRZ52 (-X direction). It's getting higher. This is because it is necessary to bypass the horizontal portion 13H in order for the electric charge to move to the TRZ 52.
さらに、Ｎ型不純物濃度は、水平部分１３Ｈの下方よりも上方において高くなっている。即ち、図４７に示すように、Ｎ型不純物濃度は、水平部分１３Ｈの下の垂直部分１３Ｖｂ＿１の近傍においてＮ－－となっており、水平部分１３Ｈの端部においてＮ－となっている。また、Ｎ型不純物濃度は、水平部分１３Ｈの端部において＋Ｚ方向に向かってＮ－からＮとなっている。さらに、Ｎ型不純物濃度は、水平部分１３Ｈの上方では、水平部分１３Ｈの端部からＴＲＺ５２の近傍へ向かってＮからＮ＋へと高くなっている。このように、Ｎ型不純物濃度は、ＴＲＺ５２までの経路の長さ（道のり）に応じて設定されている。これにより、電荷は、水平部分１３Ｈを迂回して、ＴＲＺ５２へ移動することが容易となる。その結果、水平部分１３Ｈが設けられていても、ＴＲＺ５２が、光電変換された電荷を無駄なく受け取ることができるので、画素感度の向上に繋がる。
Furthermore, the concentration of N-type impurities is higher above the horizontal portion 13H than below. That is, as shown in FIG. 47, the N-type impurity concentration is N− in the vicinity of the vertical portion 13Vb_1 below the horizontal portion 13H, and is N− at the end of the horizontal portion 13H. The concentration of N-type impurities is from N− to N in the + Z direction at the end of the horizontal portion 13H. Further, the concentration of N-type impurities increases from N to N + above the horizontal portion 13H from the end of the horizontal portion 13H toward the vicinity of TRZ52. In this way, the N-type impurity concentration is set according to the length (distance) of the path to TRZ52. This facilitates the charge to bypass the horizontal portion 13H and move to the TRZ 52. As a result, even if the horizontal portion 13H is provided, the TRZ 52 can receive the photoelectrically converted charge without waste, which leads to an improvement in pixel sensitivity.
その他の実施形態および変形例についても、光電変換部５１の不純物濃度を勾配させてもよい。これにより、上記実施形態および変形例についても、画素感度を向上させることができる。
For other embodiments and modifications, the impurity concentration of the photoelectric conversion unit 51 may be gradiented. Thereby, the pixel sensitivity can be improved also in the above-described embodiment and the modified example.
（水平遮光部分１３Ｈａ、２０Ｈの平面形状の具体例）
図４８Ａ～図４８Ｅは、水平遮光部分１３Ｈａ、２０Ｈの平面形状の具体例を示す図である。水平遮光部分１３Ｈａの平面形状は、垂直遮光部分１３Ｖ、１３Ｖｂ、素子分離部２０の形状及び方向に依存する。図４８Ａ～図４８Ｅは、面指数（１１１）のシリコン基板１１内に垂直遮光部分１３Ｖ、１３Ｖｂ、素子分離部２０を形成する例を示している。以下、垂直遮光部分１３Ｖと水平遮光部分１３Ｈａの関係について説明する。垂直遮光部分１３Ｖｂと水平遮光部分１３Ｈａの関係、素子分離部２０と水平遮光部分２０Ｈの関係は、垂直遮光部分１３Ｖと水平遮光部分１３Ｈａの関係と同様であるのでその説明は省略する。 (Specific example of the planar shape of the horizontal shading portions 13Ha and 20H)
48A to 48E are diagrams showing specific examples of the planar shapes of the horizontal light-shielding portions 13Ha and 20H. The planar shape of the horizontal light-shielding portion 13Ha depends on the shapes and directions of the vertical light-shieldingportions 13V and 13Vb and the element separation portion 20. FIGS. 48A to 48E show an example in which the vertical light-shielding portions 13V and 13Vb and the element separation portion 20 are formed in the silicon substrate 11 having the surface index (111). Hereinafter, the relationship between the vertical light-shielding portion 13V and the horizontal light-shielding portion 13Ha will be described. The relationship between the vertical light-shielding portion 13Vb and the horizontal light-shielding portion 13Ha and the relationship between the element separation portion 20 and the horizontal light-shielding portion 20H are the same as the relationship between the vertical light-shielding portion 13V and the horizontal light-shielding portion 13Ha, and thus the description thereof will be omitted.
図４８Ａ～図４８Ｅは、水平遮光部分１３Ｈａ、２０Ｈの平面形状の具体例を示す図である。水平遮光部分１３Ｈａの平面形状は、垂直遮光部分１３Ｖ、１３Ｖｂ、素子分離部２０の形状及び方向に依存する。図４８Ａ～図４８Ｅは、面指数（１１１）のシリコン基板１１内に垂直遮光部分１３Ｖ、１３Ｖｂ、素子分離部２０を形成する例を示している。以下、垂直遮光部分１３Ｖと水平遮光部分１３Ｈａの関係について説明する。垂直遮光部分１３Ｖｂと水平遮光部分１３Ｈａの関係、素子分離部２０と水平遮光部分２０Ｈの関係は、垂直遮光部分１３Ｖと水平遮光部分１３Ｈａの関係と同様であるのでその説明は省略する。 (Specific example of the planar shape of the horizontal shading portions 13Ha and 20H)
48A to 48E are diagrams showing specific examples of the planar shapes of the horizontal light-shielding portions 13Ha and 20H. The planar shape of the horizontal light-shielding portion 13Ha depends on the shapes and directions of the vertical light-shielding
図４８Ａは垂直遮光部分１３ＶがＸＹ平面の一方向に延びている例を示している。この場合、図４８Ａ（ａ）のように、最終的には面指数（１１１）の第３の結晶面１１Ｓ３が現れるまでエッチングが進み、菱形形状になる可能性が高い。なお、図４８Ａ（ａ）からさらにエッチングを継続すると、オーバーエッチングされて、菱形とは異なる形状になりうる。また、第３の結晶面１１Ｓ３が現れる前にエッチングを強制停止した場合、その時点でのエッチング形状が最終形状となるため、エッチングを強制停止した時点でのエッチング形状により、例えば、図４８Ａ（ｂ）、図４８Ａ（ｃ）、又は図４８Ａ（ｄ）のような平面形状になりうる。
FIG. 48A shows an example in which the vertical shading portion 13V extends in one direction on the XY plane. In this case, as shown in FIG. 48A, there is a high possibility that the etching will proceed until the third crystal plane 11S3 having the plane index (111) finally appears, resulting in a rhombic shape. If the etching is continued from FIG. 48A (a), it may be over-etched and have a shape different from the rhombus. Further, if the etching is forcibly stopped before the third crystal plane 11S3 appears, the etching shape at that time becomes the final shape. Therefore, depending on the etching shape at the time when the etching is forcibly stopped, for example, FIG. 48A (b). ), FIG. 48A (c), or a planar shape as shown in FIG. 48A (d).
図４８Ｂは垂直遮光部分１３Ｖが平面視でＩ字形状の場合の水平遮光部分の平面形状を示している。この場合、図４８Ｂに示すように、菱形の対向する２頂点の角が取れた形状になりうる。図４８Ｂは、第３の結晶面１１Ｓ３が現れるまでエッチングを継続した例を示しているが、エッチング時間の長短により、図４８Ｂとは異なる平面形状になりうる。
FIG. 48B shows the planar shape of the horizontal light-shielding portion when the vertical light-shielding portion 13V has an I-shape in a plan view. In this case, as shown in FIG. 48B, the shape may be a rhombus with two opposite vertices at the corners. FIG. 48B shows an example in which etching is continued until the third crystal plane 11S3 appears, but the planar shape may be different from that of FIG. 48B depending on the length of the etching time.
図４８Ｃは垂直遮光部分１３Ｖが平面視で「ト」形状の場合の水平遮光部分１３Ｈａの平面形状を示している。この場合の水平遮光部分１３Ｈａは、図４８Ｃ（ａ）に示すように、最終的には垂直遮光部分１３Ｖの端部が角部になるような平面形状になりうるが、途中でエッチングを強制停止すると、図４８Ｃ（ｂ）のような形状になる場合もありうるし、その他の平面形状になる場合もありうる。
FIG. 48C shows the planar shape of the horizontal light-shielding portion 13Ha when the vertical light-shielding portion 13V has a “G” shape in a plan view. As shown in FIG. 48C (a), the horizontal light-shielding portion 13Ha in this case may eventually have a planar shape such that the end of the vertical light-shielding portion 13V becomes a corner, but etching is forcibly stopped in the middle. Then, it may have a shape as shown in FIG. 48C (b), or it may have another plane shape.
図４８Ｄは垂直遮光部分１３Ｖが平面視で十字形状の場合の水平遮光部分１３Ｈａの平面形状を示している。この場合も、垂直遮光部分１３Ｖの端部が角部となるようにエッチングが進行し、最終的には図４８Ｄ（ａ）又は図４８Ｄ（ｂ）のように菱形形状になりうる。ただし、途中でエッチングを強制停止した場合や、オーバーエッチングを行った場合は、異なる形状になりうる。
FIG. 48D shows the planar shape of the horizontal light-shielding portion 13Ha when the vertical light-shielding portion 13V has a cross shape in a plan view. Also in this case, the etching proceeds so that the end portion of the vertical light-shielding portion 13V becomes a corner portion, and finally, as shown in FIG. 48D (a) or FIG. 48D (b), a rhombic shape can be formed. However, if the etching is forcibly stopped in the middle or if the overetching is performed, the shape may be different.
図４８Ｅは垂直遮光部分１３Ｖが平面視でＨ形状の場合の水平遮光部分１３Ｈａの平面形状を示している。この場合も、垂直遮光部分１３Ｖの端部が角部となるようにエッチングが進行し、最終的には図４８Ｅ（ａ）又は図４８Ｅ（ｂ）のように多角形形状になりうる。ただし、途中でエッチングを強制停止した場合や、オーバーエッチングを行った場合は、異なる形状になりうる。
FIG. 48E shows the planar shape of the horizontal light-shielding portion 13Ha when the vertical light-shielding portion 13V has an H shape in a plan view. Also in this case, the etching proceeds so that the end portion of the vertical light-shielding portion 13V becomes a corner portion, and finally, as shown in FIGS. 48E (a) or 48E (b), a polygonal shape can be obtained. However, if the etching is forcibly stopped in the middle or if the overetching is performed, the shape may be different.
上述した各実施形態では、水平遮光部分１３Ｈａを形成するための図１４Ａ、図１４Ｂの空間１３Ｚａは、Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングにて形成されることを説明した。ここで、本開示におけるＳｉ｛１１１｝基板とは、シリコン単結晶からなり、ミラー指数の表記において｛１１１｝で表される結晶面を有する基板またはウェハである。本開示におけるＳｉ｛１１１｝基板は、結晶方位が数度ずれた、例えば｛１１１｝面から最近接の［１１０］方向へ数度ずれた基板またはウェハも含む。さらに、これらの基板またはウェハ上の一部または全面にエピタキシャル法等によりシリコン単結晶を成長させたものをも含む。
In each of the above-described embodiments, the space 13Z in FIGS. 14A and 14B for forming the horizontal light-shielding portion 13Ha is used for crystal anisotropic etching utilizing the property that the etching rate differs depending on the plane orientation of Si {111}. It was explained that it is formed. Here, the Si {111} substrate in the present disclosure is a substrate or wafer made of a silicon single crystal and having a crystal plane represented by {111} in the notation of the Miller index. The Si {111} substrate in the present disclosure also includes a substrate or wafer whose crystal orientation is deviated by several degrees, for example, a substrate or wafer deviated by several degrees from the {111} plane in the closest [110] direction. Further, it also includes a silicon single crystal grown on a part or the entire surface of these substrates or wafers by an epitaxial method or the like.
また、本開示の表記において｛１１１｝面は、対称性において互いに等価な結晶面である（１１１）面、（－１１１）面、（１－１１）面、（１１－１）面、（－１－１１）面、（－１１－１）面、（１－１－１）面および（－１－１－１）面の総称である。したがって、本開示の明細書等におけるＳｉ｛１１１｝基板という記載を、例えばＳｉ（１－１１）基板と読み替えてもよい。ここで、ミラー指数の負方向の指数を表記するためのバー符号はマイナス符号で代用している。
Further, in the notation of the present disclosure, the {111} planes are crystal planes equivalent to each other in terms of symmetry, which are (111) plane, (-111) plane, (1-11) plane, (11-1) plane, and (-) plane. It is a general term for the 1-11) plane, the (-11-1) plane, the (1-1-1) plane, and the (1-1-1) plane. Therefore, the description of the Si {111} substrate in the specification and the like of the present disclosure may be read as, for example, a Si (1-11) substrate. Here, the bar sign for expressing the negative index of the Miller index is replaced with a minus sign.
また、本発明の記載における＜１１０＞方向は、対称性において互いに等価な結晶面方向である［１１０］方向、［１０１］方向、［０１１］方向、［－１１０］方向、［１－１０］方向、［－１０１］方向、［１０－１］方向、［０－１１］方向、［０１－１］方向、［－１－１０］方向、［－１０－１］方向および［０－１－１］方向の総称であり、いずれかに読み替えてもよい。但し、本開示は、素子形成面と直交する方向と、この素子形成面に直交する方向に対してさらに直交する方向（すなわち素子形成面と平行な方向）とにエッチングを行うものである。
Further, the <110> direction in the description of the present invention is the [110] direction, the [101] direction, the [011] direction, the [-110] direction, and [1-10], which are crystal plane directions equivalent to each other in terms of symmetry. Direction, [-101] direction, [10-1] direction, [0-11] direction, [01-1] direction, [-1-10] direction, [-10-1] direction and [0-1- 1] It is a general term for directions, and may be read as either. However, in the present disclosure, etching is performed in a direction orthogonal to the element forming surface and a direction further orthogonal to the direction orthogonal to the element forming surface (that is, a direction parallel to the element forming surface).
表１は、本発明におけるＳｉ｛１１１｝基板の結晶面である｛１１１｝面において＜１１０＞方向へのエッチングが成立することとなる面と方位との具体的な組み合わせを示したものである。
Table 1 shows a specific combination of a plane and an orientation in which etching in the <110> direction is established on the {111} plane, which is the crystal plane of the Si {111} substrate in the present invention. ..
表１に示したように、｛１１１｝面と＜１１０＞方向との組み合わせは、９６（＝８×１２）通り存在する。しかしながら、本開示の＜１１０＞方向は、素子形成面である｛１１１｝面と直交する方向と、素子形成面と平行な方向とに限られる。すなわち、本開示のＳｉ｛１１１｝基板における素子形成面と、そのＳｉ｛１１１｝基板に対してエッチングを行う方位との組み合わせは、表１において○で示した組合せのいずれかから選択される。
As shown in Table 1, there are 96 (= 8 × 12) combinations of the {111} plane and the <110> direction. However, the <110> direction of the present disclosure is limited to a direction orthogonal to the {111} plane which is an element forming surface and a direction parallel to the element forming surface. That is, the combination of the element forming surface of the Si {111} substrate of the present disclosure and the orientation for etching the Si {111} substrate is selected from any of the combinations indicated by ◯ in Table 1.
また、上記第１の実施の形態では、Ｓｉ｛１１１｝基板を用いて、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向およびＺ軸方向には進行しない場合を例示した。しかしながら、本開示はこれに限定されず、Ｘ軸方向およびＹ軸方向の双方、または、Ｘ軸方向もしくはＹ軸方向のいずれか一方にエッチング進行方位があればよい。
Further, in the first embodiment, the case where the etching proceeds in the X-axis direction but does not proceed in the Y-axis direction and the Z-axis direction is illustrated by using the Si {111} substrate. However, the present disclosure is not limited to this, and it is sufficient that the etching progress direction is in both the X-axis direction and the Y-axis direction, or in either the X-axis direction or the Y-axis direction.
Ｓｉ基板に対して、エッチング溶液を用いた結晶異方性エッチングを行う際、例えばアルカリ溶液を用いたエッチングを行うと、アルカリ溶液によるＳｉエッチング反応では、Ｓｉの結合手とＯＨイオンの反応により進行するため、表面側に露出する未結合手が多いほどエッチングが進行しやすく、バルク側に伸びるバックボンドが多いほどエッチングが進行しにくいことが知られている。
When performing crystal anisotropic etching with an etching solution on a Si substrate, for example, when etching with an alkaline solution is performed, the Si etching reaction with the alkaline solution proceeds due to the reaction between the Si bond and the OH ion. Therefore, it is known that the more unbonded hands exposed on the surface side, the easier the etching progresses, and the more back bonds extending to the bulk side, the more difficult the etching progresses.
すなわち、水平遮光部分は基板表面と略水平方向には、Ｓｉバックボンドを１または２本、少なくとも３本より少ない数を有するのに対して、基板表面と略垂直方向にはＳｉバックボンドを３本有する。バックボンドとは、例えば図４９を例に挙げて説明すると、Ｓｉ｛１１１｝面の法線に対して、Ｓｉ未結合手側を正方向とすると、反対側の負方向に伸びる結合手を表す。
That is, the horizontal shading portion has one or two Si backbonds, at least less than three, in a direction substantially horizontal to the substrate surface, whereas three Si backbonds are formed substantially perpendicular to the substrate surface. I have a book. For example, when FIG. 49 is taken as an example, the back bond represents a bond extending in the negative direction on the opposite side with respect to the normal of the Si {111} plane, where the Si unbonded hand side is the positive direction. ..
図４９は、｛１１１｝面に対して、－１９．４７°～＋１９．４７°で、バックボンド３本の例を示している。具体的に、光電変換部、水平遮光部分、電荷保持部をＳｉ｛１１１｝基板に設ける場合、水平遮光部分は、第１の方向と直交すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第１の結晶面に沿った第１の面と、第１の方向に対して傾斜すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第２の結晶面に沿った第２の面とを含む。また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
FIG. 49 shows an example of three back bonds at -19.47 ° to + 19.47 ° with respect to the {111} plane. Specifically, when the photoelectric conversion unit, the horizontal light-shielding portion, and the charge holding portion are provided on the Si {111} substrate, the horizontal light-shielding portion is orthogonal to the first direction and is represented by a plane index {111}. } Along the first plane along the first crystal plane of the substrate and along the second crystal plane of the Si {111} substrate that is inclined with respect to the first direction and represented by a plane index {111}. Includes a second aspect. Further, the electronic device as one embodiment of the present disclosure includes the above-mentioned imaging device.
上述した各実施形態におけるＳｉ｛１１１｝基板には、例えば、図５０に示したように、基板表面が＜１１２＞方向に対してオフ角があるように加工された基板の場合も含まれる。オフ角が１９．４７°以下の場合、オフ角を有する基板の場合においても、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向のエッチングレートに対して、＜１１０＞方向、すなわちＳｉバックボンドを１本有する方向のエッチングレートが十分に高くなる関係性は保たれる。オフ角が大きくなるとステップ数が多くなり、ミクロな段差の密度が高くなるので、好ましくは５°以下がよい。なお、図５０の例では基板表面が＜１１２＞方向にオフ角がある場合を挙げたが、＜１１０＞方向にオフ角がある場合でも構わなく、オフ角の方向は問わない。また、Ｓｉ面方位は、Ｘ線回折法、電子線回折法、電子線後方散乱回折法などを用いて解析可能である。Ｓｉバックボンド数は、Ｓｉの結品構造で決定されているものであるため、Ｓｉ面方位を解析することによって、バックボンド数も解析可能である。
The Si {111} substrate in each of the above-described embodiments includes, for example, a substrate in which the surface of the substrate is processed so as to have an off angle with respect to the <112> direction, as shown in FIG. 50. When the off angle is 19.47 ° or less, even in the case of a substrate having an off angle, the etching rate in the <111> direction, that is, the direction having three Si back bonds, is in the <110> direction, that is, Si back. The relationship in which the etching rate in the direction of having one bond is sufficiently high is maintained. As the off angle increases, the number of steps increases and the density of microsteps increases, so 5 ° or less is preferable. In the example of FIG. 50, the case where the substrate surface has an off angle in the <112> direction is mentioned, but the off angle may be in the <110> direction, and the off angle direction does not matter. Further, the Si plane orientation can be analyzed by using an X-ray diffraction method, an electron beam diffraction method, an electron backscatter diffraction method, or the like. Since the number of Si backbonds is determined by the Si product structure, the number of backbonds can also be analyzed by analyzing the Si plane orientation.
＜７．電子機器への適用例＞
図５１は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。 <7. Application example to electronic devices>
FIG. 51 is a block diagram showing a configuration example of thecamera 2000 as an electronic device to which the present technology is applied.
図５１は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。 <7. Application example to electronic devices>
FIG. 51 is a block diagram showing a configuration example of the
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１０１など（以下、固体撮像装置１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
The camera 2000 is an optical unit 2001 including a lens group or the like, an image pickup device (imaging device) 2002 to which the above-mentioned solid-state image pickup device 101 or the like (hereinafter referred to as a solid-state image pickup device 101 or the like) is applied, and a camera signal processing circuit. A DSP (Digital Signal Processor) circuit 2003 is provided. The camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008. The DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
The optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002. The image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
The display unit 2005 is composed of a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002. The recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
The operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user. The power supply unit 2008 appropriately supplies various power sources serving as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
上述したように、撮像装置２００２として、上述した固体撮像装置１０１等を用いることで、良好な画像の取得が期待できる。
As described above, good image acquisition can be expected by using the above-mentioned solid-state image sensor 101 or the like as the image sensor 2002.
＜８．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。 <8. Application example to mobile>
The technology according to the present disclosure (the present technology) can be applied to various products. For example, the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。 <8. Application example to mobile>
The technology according to the present disclosure (the present technology) can be applied to various products. For example, the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
図５２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
FIG. 52 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
The vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001. In the example shown in FIG. 52, the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050. Further, as a functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown.
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
The drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs. For example, the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
The body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs. For example, the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps. In this case, the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches. The body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
The vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000. For example, the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030. The vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image. The vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
The imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received. The image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
The in-vehicle information detection unit 12040 detects the in-vehicle information. For example, a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040. The driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
The microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit. A control command can be output to 12010. For example, the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
Further, the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
Further, the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030. For example, the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
The audio image output unit 12052 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle. In the example of FIG. 52, an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices. The display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
図５３は、撮像部１２０３１の設置位置の例を示す図である。
FIG. 53 is a diagram showing an example of the installation position of the imaging unit 12031.
図５３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
In FIG. 53, the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
The imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100. The imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100. The imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100. The imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100. The imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
なお、図５３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
Note that FIG. 53 shows an example of the photographing range of the imaging units 12101 to 12104. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose, the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively, and the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103. The imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information. For example, at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
For example, the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100). By obtaining, it is possible to extract as the preceding vehicle a three-dimensional object that is the closest three-dimensional object on the traveling path of the vehicle 12100 and that travels in substantially the same direction as the vehicle 12100 at a predetermined speed (for example, 0 km / h or more). it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle runs autonomously without depending on the operation of the driver.
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
For example, the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays. For example, the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. Such pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine. When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian. The display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１０１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
The above is an example of a vehicle control system to which the technology according to the present disclosure can be applied. The technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above. Specifically, the solid-state image sensor 101 or the like shown in FIG. 1 or the like can be applied to the image pickup unit 12031. By applying the technique according to the present disclosure to the imaging unit 12031, excellent operation of the vehicle control system can be expected.
尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
Note that the present disclosure is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present disclosure. Further, the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
本技術は、以下の構成も取り得る。
（１）
厚さ方向に対して略直交する第１面を含む半導体基板と、
前記半導体基板に設けられ、前記第１面とは反対側の前記半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部に対して前記厚さ方向に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
前記光電変換部で生成された電荷を前記光電変換部から前記電荷保持部に転送する転送トランジスタと、
前記光電変換部と前記電荷保持部との間に位置し、前記第１面に沿って設けられた第１遮光部分と、
隣接する複数の前記転送トランジスタ間に設けられ、前記厚さ方向に前記第１面から前記第２面へ向かって延伸している第２遮光部分と、を備えた固体撮像装置。
（２）
前記第２遮光部分は、前記第１面から前記第２面まで前記半導体基板を貫通するように設けられている、（１）に記載の固体撮像装置。
（３）
前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在する第３遮光部分をさらに備える、（１）または（２）に記載の固体撮像装置。
（４）
前記第３遮光部分は、前記第２遮光部分から分岐しており、前記第２面から見たときに前記転送トランジスタと重複して該転送トランジスタが見えないように配置されている、（３）に記載の固体撮像装置。
（５）
前記第２遮光部分は、上部と下部との間に間隙を有し、
前記第３遮光部分は、前記第２遮光部分の下部に連結している、（３）または（４）に記載の固体撮像装置。
（６）
隣接する複数の前記転送トランジスタ間に設けられ、前記第１遮光部分とほぼ同じ深さに前記第１面に沿って設けられた第４遮光部分をさらに備える、（１）から（５）のいずれか一項に記載の固体撮像装置。
（７）
前記第１面において、前記転送トランジスタと前記第１遮光部分との間、並びに、前記転送トランジスタと前記第２遮光部分との間に設けられたエッチングストッパをさらに備える、（１）から（６）のいずれか一項に記載の固体撮像装置。
（８）
前記第１面は、前記半導体基板の面方位（１１１）の面であり、
前記第２遮光部分は、結晶方位＜１１０＞へ広がり、面方位（１１１）の面を有する空間内に設けられる、（１）から（７）のいずれか一項に記載の固体撮像装置。
（９）
前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部をさらに備えた、（１）から（８）のいずれか一項に記載の固体撮像装置。
（１０）
前記第１遮光部分を貫通して前記第１面から前記第２面まで設けられた第５遮光部分をさらに備えた、（１）から（９）のいずれか一項に記載の固体撮像装置。
（１１）
前記第１遮光部分と前記アイソレーション部との間に位置し、前記アイソレーション部に接続されており、前記第１面に沿って延伸する第６遮光部分をさらに備え、
前記第１面から見たときに、前記第６遮光部分の端部は、前記第３遮光部分と重複する、（９）または（１０）に記載の固体撮像装置。
（１２）
前記アイソレーション部は、前記第６遮光部分を貫通して前記第１面へ向かって突出している、（１１）に記載の固体撮像装置。
（１３）
前記アイソレーション部は、前記第６遮光部分を貫通して前記第２面から前記第１面まで設けられている、（１２）に記載の固体撮像装置。
（１４）
前記第６遮光部分は、前記第３遮光部分よりも前記第１面に近い位置に設けられている、（１）１から（１３）のいずれか一項に記載の固体撮像装置。
（１５）
前記第６遮光部分は、前記第３遮光部分よりも前記第２面に近い位置に設けられている、（１）１から（１３）のいずれか一項に記載の固体撮像装置。
（１６）
前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在し、前記第２遮光部分と接続された第３遮光部分と、
前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部とをさらに備え、
前記第２面上において、前記第２遮光部分の延伸方向に対して垂直方向の第１幅は、前記アイソレーション部の延伸方向に対して垂直方向の第２幅よりも広い、（１）から（１５）のいずれか一項に記載の固体撮像装置。
（１７）
前記第２および第３遮光部分は、遮光材料からなる内層部分と、該内層部分を被覆し前記半導体基板よりも屈折率が低くかつ前記内層部分よりも光消衰係数の低い材料からなる外層部分とで構成され、
前記アイソレーション部は、前記内層部分を含まず前記外層部分で構成されている、（１６）に記載の固体撮像装置。
（１８）
前記第１幅は、前記外層部分の膜厚の２倍よりも大きく、前記第２幅は、前記外層部分の膜厚の２倍よりも小さい、（１７）に記載の固体撮像装置。
（１９）
前記第２面上において、前記第２遮光部分と前記アイソレーション部とは分離されている、（１）６から（１８）のいずれか一項に記載の固体撮像装置。
（２０）
本開示による固体撮像装置の製造方法は、厚さ方向に対して略直交する第１面を含む半導体基板に光電変換部を形成し、電荷保持部を、光電変換部に対して前記厚さ方向に位置するように形成し、光電変換部から電荷保持部に電荷を転送する転送トランジスタを、半導体基板の第１面に形成し、第１面に沿って設けられた第１遮光部分を、光電変換部と電荷保持部との間に形成し、厚さ方向に第１面から第２面へ向かって延伸している第２遮光部分を、隣接する複数の転送トランジスタ間に形成する、ことを具備する。 The present technology may also have the following configurations.
(1)
A semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction,
A photoelectric conversion unit provided on the semiconductor substrate and generating an electric charge according to the amount of incident light from the second surface of the semiconductor substrate on the side opposite to the first surface by photoelectric conversion.
A charge holding unit arranged in the thickness direction with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
A transfer transistor that transfers the electric charge generated by the photoelectric conversion unit from the photoelectric conversion unit to the charge holding unit, and
A first light-shielding portion located between the photoelectric conversion unit and the charge holding unit and provided along the first surface,
A solid-state image pickup device including a second light-shielding portion provided between a plurality of adjacent transfer transistors and extending from the first surface to the second surface in the thickness direction.
(2)
The solid-state image sensor according to (1), wherein the second light-shielding portion is provided so as to penetrate the semiconductor substrate from the first surface to the second surface.
(3)
The solid-state image sensor according to (1) or (2), further comprising a third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor.
(4)
The third light-shielding portion is branched from the second light-shielding portion, and is arranged so as to overlap the transfer transistor so that the transfer transistor cannot be seen when viewed from the second surface (3). The solid-state image sensor according to.
(5)
The second light-shielding portion has a gap between the upper part and the lower part.
The solid-state image sensor according to (3) or (4), wherein the third light-shielding portion is connected to a lower portion of the second light-shielding portion.
(6)
Any of (1) to (5), further comprising a fourth light-shielding portion provided between a plurality of adjacent transfer transistors and provided along the first surface at substantially the same depth as the first light-shielding portion. The solid-state image sensor according toitem 1.
(7)
(1) to (6) further provided on the first surface, an etching stopper provided between the transfer transistor and the first light-shielding portion, and between the transfer transistor and the second light-shielding portion. The solid-state imaging device according to any one of the above.
(8)
The first surface is a surface having a plane orientation (111) of the semiconductor substrate.
The solid-state image sensor according to any one of (1) to (7), wherein the second light-shielding portion extends in the crystal orientation <110> and is provided in a space having a plane having a plane orientation (111).
(9)
Any one of (1) to (8), which extends from the second surface toward the first surface and further includes an isolation portion provided at a position facing the first light-shielding portion. The solid-state image sensor according to.
(10)
The solid-state image sensor according to any one of (1) to (9), further comprising a fifth light-shielding portion that penetrates the first light-shielding portion and is provided from the first surface to the second surface.
(11)
A sixth light-shielding portion located between the first light-shielding portion and the isolation portion, connected to the isolation portion, and extending along the first surface is further provided.
The solid-state image sensor according to (9) or (10), wherein the end portion of the sixth light-shielding portion overlaps the third light-shielding portion when viewed from the first surface.
(12)
The solid-state image sensor according to (11), wherein the isolation portion penetrates the sixth light-shielding portion and projects toward the first surface.
(13)
The solid-state image sensor according to (12), wherein the isolation unit is provided from the second surface to the first surface through the sixth light-shielding portion.
(14)
The solid-state image sensor according to any one of (1) to (13), wherein the sixth light-shielding portion is provided at a position closer to the first surface than the third light-shielding portion.
(15)
The solid-state image sensor according to any one of (1) 1 to (13), wherein the sixth light-shielding portion is provided at a position closer to the second surface than the third light-shielding portion.
(16)
A third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor and connected to the second light-shielding portion,
An isolation portion extending from the second surface toward the first surface and provided at a position facing the first light-shielding portion is further provided.
On the second surface, the first width in the direction perpendicular to the stretching direction of the second light-shielding portion is wider than the second width in the direction perpendicular to the stretching direction of the isolation portion, from (1). The solid-state imaging device according to any one of (15).
(17)
The second and third light-shielding portions are an inner layer portion made of a light-shielding material and an outer layer portion made of a material that covers the inner layer portion and has a lower refractive index than the semiconductor substrate and a lower light extinction coefficient than the inner layer portion. Consists of
The solid-state imaging device according to (16), wherein the isolation unit is composed of the outer layer portion without including the inner layer portion.
(18)
The solid-state image sensor according to (17), wherein the first width is larger than twice the film thickness of the outer layer portion, and the second width is smaller than twice the film thickness of the outer layer portion.
(19)
The solid-state image sensor according to any one of (1) 6 to (18), wherein the second light-shielding portion and the isolation portion are separated on the second surface.
(20)
In the method of manufacturing a solid-state imaging device according to the present disclosure, a photoelectric conversion unit is formed on a semiconductor substrate including a first surface substantially orthogonal to the thickness direction, and a charge holding unit is provided in the thickness direction with respect to the photoelectric conversion unit. A transfer transistor is formed on the first surface of the semiconductor substrate to transfer charges from the photoelectric conversion unit to the charge holding unit, and the first light-shielding portion provided along the first surface is photoelectric. A second light-shielding portion formed between the conversion portion and the charge holding portion and extending from the first surface to the second surface in the thickness direction is formed between a plurality of adjacent transfer transistors. Equipped.
（１）
厚さ方向に対して略直交する第１面を含む半導体基板と、
前記半導体基板に設けられ、前記第１面とは反対側の前記半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部に対して前記厚さ方向に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
前記光電変換部で生成された電荷を前記光電変換部から前記電荷保持部に転送する転送トランジスタと、
前記光電変換部と前記電荷保持部との間に位置し、前記第１面に沿って設けられた第１遮光部分と、
隣接する複数の前記転送トランジスタ間に設けられ、前記厚さ方向に前記第１面から前記第２面へ向かって延伸している第２遮光部分と、を備えた固体撮像装置。
（２）
前記第２遮光部分は、前記第１面から前記第２面まで前記半導体基板を貫通するように設けられている、（１）に記載の固体撮像装置。
（３）
前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在する第３遮光部分をさらに備える、（１）または（２）に記載の固体撮像装置。
（４）
前記第３遮光部分は、前記第２遮光部分から分岐しており、前記第２面から見たときに前記転送トランジスタと重複して該転送トランジスタが見えないように配置されている、（３）に記載の固体撮像装置。
（５）
前記第２遮光部分は、上部と下部との間に間隙を有し、
前記第３遮光部分は、前記第２遮光部分の下部に連結している、（３）または（４）に記載の固体撮像装置。
（６）
隣接する複数の前記転送トランジスタ間に設けられ、前記第１遮光部分とほぼ同じ深さに前記第１面に沿って設けられた第４遮光部分をさらに備える、（１）から（５）のいずれか一項に記載の固体撮像装置。
（７）
前記第１面において、前記転送トランジスタと前記第１遮光部分との間、並びに、前記転送トランジスタと前記第２遮光部分との間に設けられたエッチングストッパをさらに備える、（１）から（６）のいずれか一項に記載の固体撮像装置。
（８）
前記第１面は、前記半導体基板の面方位（１１１）の面であり、
前記第２遮光部分は、結晶方位＜１１０＞へ広がり、面方位（１１１）の面を有する空間内に設けられる、（１）から（７）のいずれか一項に記載の固体撮像装置。
（９）
前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部をさらに備えた、（１）から（８）のいずれか一項に記載の固体撮像装置。
（１０）
前記第１遮光部分を貫通して前記第１面から前記第２面まで設けられた第５遮光部分をさらに備えた、（１）から（９）のいずれか一項に記載の固体撮像装置。
（１１）
前記第１遮光部分と前記アイソレーション部との間に位置し、前記アイソレーション部に接続されており、前記第１面に沿って延伸する第６遮光部分をさらに備え、
前記第１面から見たときに、前記第６遮光部分の端部は、前記第３遮光部分と重複する、（９）または（１０）に記載の固体撮像装置。
（１２）
前記アイソレーション部は、前記第６遮光部分を貫通して前記第１面へ向かって突出している、（１１）に記載の固体撮像装置。
（１３）
前記アイソレーション部は、前記第６遮光部分を貫通して前記第２面から前記第１面まで設けられている、（１２）に記載の固体撮像装置。
（１４）
前記第６遮光部分は、前記第３遮光部分よりも前記第１面に近い位置に設けられている、（１）１から（１３）のいずれか一項に記載の固体撮像装置。
（１５）
前記第６遮光部分は、前記第３遮光部分よりも前記第２面に近い位置に設けられている、（１）１から（１３）のいずれか一項に記載の固体撮像装置。
（１６）
前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在し、前記第２遮光部分と接続された第３遮光部分と、
前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部とをさらに備え、
前記第２面上において、前記第２遮光部分の延伸方向に対して垂直方向の第１幅は、前記アイソレーション部の延伸方向に対して垂直方向の第２幅よりも広い、（１）から（１５）のいずれか一項に記載の固体撮像装置。
（１７）
前記第２および第３遮光部分は、遮光材料からなる内層部分と、該内層部分を被覆し前記半導体基板よりも屈折率が低くかつ前記内層部分よりも光消衰係数の低い材料からなる外層部分とで構成され、
前記アイソレーション部は、前記内層部分を含まず前記外層部分で構成されている、（１６）に記載の固体撮像装置。
（１８）
前記第１幅は、前記外層部分の膜厚の２倍よりも大きく、前記第２幅は、前記外層部分の膜厚の２倍よりも小さい、（１７）に記載の固体撮像装置。
（１９）
前記第２面上において、前記第２遮光部分と前記アイソレーション部とは分離されている、（１）６から（１８）のいずれか一項に記載の固体撮像装置。
（２０）
本開示による固体撮像装置の製造方法は、厚さ方向に対して略直交する第１面を含む半導体基板に光電変換部を形成し、電荷保持部を、光電変換部に対して前記厚さ方向に位置するように形成し、光電変換部から電荷保持部に電荷を転送する転送トランジスタを、半導体基板の第１面に形成し、第１面に沿って設けられた第１遮光部分を、光電変換部と電荷保持部との間に形成し、厚さ方向に第１面から第２面へ向かって延伸している第２遮光部分を、隣接する複数の転送トランジスタ間に形成する、ことを具備する。 The present technology may also have the following configurations.
(1)
A semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction,
A photoelectric conversion unit provided on the semiconductor substrate and generating an electric charge according to the amount of incident light from the second surface of the semiconductor substrate on the side opposite to the first surface by photoelectric conversion.
A charge holding unit arranged in the thickness direction with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
A transfer transistor that transfers the electric charge generated by the photoelectric conversion unit from the photoelectric conversion unit to the charge holding unit, and
A first light-shielding portion located between the photoelectric conversion unit and the charge holding unit and provided along the first surface,
A solid-state image pickup device including a second light-shielding portion provided between a plurality of adjacent transfer transistors and extending from the first surface to the second surface in the thickness direction.
(2)
The solid-state image sensor according to (1), wherein the second light-shielding portion is provided so as to penetrate the semiconductor substrate from the first surface to the second surface.
(3)
The solid-state image sensor according to (1) or (2), further comprising a third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor.
(4)
The third light-shielding portion is branched from the second light-shielding portion, and is arranged so as to overlap the transfer transistor so that the transfer transistor cannot be seen when viewed from the second surface (3). The solid-state image sensor according to.
(5)
The second light-shielding portion has a gap between the upper part and the lower part.
The solid-state image sensor according to (3) or (4), wherein the third light-shielding portion is connected to a lower portion of the second light-shielding portion.
(6)
Any of (1) to (5), further comprising a fourth light-shielding portion provided between a plurality of adjacent transfer transistors and provided along the first surface at substantially the same depth as the first light-shielding portion. The solid-state image sensor according to
(7)
(1) to (6) further provided on the first surface, an etching stopper provided between the transfer transistor and the first light-shielding portion, and between the transfer transistor and the second light-shielding portion. The solid-state imaging device according to any one of the above.
(8)
The first surface is a surface having a plane orientation (111) of the semiconductor substrate.
The solid-state image sensor according to any one of (1) to (7), wherein the second light-shielding portion extends in the crystal orientation <110> and is provided in a space having a plane having a plane orientation (111).
(9)
Any one of (1) to (8), which extends from the second surface toward the first surface and further includes an isolation portion provided at a position facing the first light-shielding portion. The solid-state image sensor according to.
(10)
The solid-state image sensor according to any one of (1) to (9), further comprising a fifth light-shielding portion that penetrates the first light-shielding portion and is provided from the first surface to the second surface.
(11)
A sixth light-shielding portion located between the first light-shielding portion and the isolation portion, connected to the isolation portion, and extending along the first surface is further provided.
The solid-state image sensor according to (9) or (10), wherein the end portion of the sixth light-shielding portion overlaps the third light-shielding portion when viewed from the first surface.
(12)
The solid-state image sensor according to (11), wherein the isolation portion penetrates the sixth light-shielding portion and projects toward the first surface.
(13)
The solid-state image sensor according to (12), wherein the isolation unit is provided from the second surface to the first surface through the sixth light-shielding portion.
(14)
The solid-state image sensor according to any one of (1) to (13), wherein the sixth light-shielding portion is provided at a position closer to the first surface than the third light-shielding portion.
(15)
The solid-state image sensor according to any one of (1) 1 to (13), wherein the sixth light-shielding portion is provided at a position closer to the second surface than the third light-shielding portion.
(16)
A third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor and connected to the second light-shielding portion,
An isolation portion extending from the second surface toward the first surface and provided at a position facing the first light-shielding portion is further provided.
On the second surface, the first width in the direction perpendicular to the stretching direction of the second light-shielding portion is wider than the second width in the direction perpendicular to the stretching direction of the isolation portion, from (1). The solid-state imaging device according to any one of (15).
(17)
The second and third light-shielding portions are an inner layer portion made of a light-shielding material and an outer layer portion made of a material that covers the inner layer portion and has a lower refractive index than the semiconductor substrate and a lower light extinction coefficient than the inner layer portion. Consists of
The solid-state imaging device according to (16), wherein the isolation unit is composed of the outer layer portion without including the inner layer portion.
(18)
The solid-state image sensor according to (17), wherein the first width is larger than twice the film thickness of the outer layer portion, and the second width is smaller than twice the film thickness of the outer layer portion.
(19)
The solid-state image sensor according to any one of (1) 6 to (18), wherein the second light-shielding portion and the isolation portion are separated on the second surface.
(20)
In the method of manufacturing a solid-state imaging device according to the present disclosure, a photoelectric conversion unit is formed on a semiconductor substrate including a first surface substantially orthogonal to the thickness direction, and a charge holding unit is provided in the thickness direction with respect to the photoelectric conversion unit. A transfer transistor is formed on the first surface of the semiconductor substrate to transfer charges from the photoelectric conversion unit to the charge holding unit, and the first light-shielding portion provided along the first surface is photoelectric. A second light-shielding portion formed between the conversion portion and the charge holding portion and extending from the first surface to the second surface in the thickness direction is formed between a plurality of adjacent transfer transistors. Equipped.
１０１ 固体撮像装置、１２１Ａ，１２１Ｂ 画素、１１ 半導体基板、５１ 光電変換部、５２ ＴＲＺ、５４ ＭＥＭ、５５ ＴＲＧ、５７ ＯＦＧ、１２ 遮光部分、１２Ｈ 水平遮光部分、１２Ｖ 垂直遮光部分、１３ 素子分離部、１４ Ｐ型半導体領域、１５ 固定電荷膜、１７ エッチングストッパ
101 solid-state imaging device, 121A, 121B pixels, 11 semiconductor substrate, 51 photoelectric conversion unit, 52 TRZ, 54 MEM, 55 TRG, 57 OFG, 12 light-shielding part, 12H horizontal light-shielding part, 12V vertical light-shielding part, 13 element separation part, 14 P-type semiconductor region, 15 fixed charge film, 17 etching stopper
101 solid-state imaging device, 121A, 121B pixels, 11 semiconductor substrate, 51 photoelectric conversion unit, 52 TRZ, 54 MEM, 55 TRG, 57 OFG, 12 light-shielding part, 12H horizontal light-shielding part, 12V vertical light-shielding part, 13 element separation part, 14 P-type semiconductor region, 15 fixed charge film, 17 etching stopper
Claims (20)
- 厚さ方向に対して略直交する第１面を含む半導体基板と、
前記半導体基板に設けられ、前記第１面とは反対側の前記半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、
前記光電変換部に対して前記厚さ方向に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
前記光電変換部で生成された電荷を前記光電変換部から前記電荷保持部に転送する転送トランジスタと、
前記光電変換部と前記電荷保持部との間に位置し、前記第１面に沿って設けられた第１遮光部分と、
隣接する複数の前記転送トランジスタ間に設けられ、前記厚さ方向に前記第１面から前記第２面へ向かって延伸している第２遮光部分と、を備えた固体撮像装置。 A semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction,
A photoelectric conversion unit provided on the semiconductor substrate and generating an electric charge according to the amount of incident light from the second surface of the semiconductor substrate on the side opposite to the first surface by photoelectric conversion.
A charge holding unit arranged in the thickness direction with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
A transfer transistor that transfers the electric charge generated by the photoelectric conversion unit from the photoelectric conversion unit to the charge holding unit, and
A first light-shielding portion located between the photoelectric conversion unit and the charge holding unit and provided along the first surface,
A solid-state image pickup device including a second light-shielding portion provided between a plurality of adjacent transfer transistors and extending from the first surface to the second surface in the thickness direction. - 前記第２遮光部分は、前記第１面から前記第２面まで前記半導体基板を貫通するように設けられている、請求項１に記載の固体撮像装置。 The solid-state image sensor according to claim 1, wherein the second light-shielding portion is provided so as to penetrate the semiconductor substrate from the first surface to the second surface.
- 前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在する第３遮光部分をさらに備える、請求項１に記載の固体撮像装置。 The solid-state image sensor according to claim 1, further comprising a third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor.
- 前記第３遮光部分は、前記第２遮光部分から分岐しており、前記第２面から見たときに前記転送トランジスタと重複して該転送トランジスタが見えないように配置されている、請求項３に記載の固体撮像装置。 3. The third light-shielding portion is branched from the second light-shielding portion, and is arranged so as to overlap the transfer transistor so that the transfer transistor cannot be seen when viewed from the second surface. The solid-state image sensor according to the above.
- 前記第２遮光部分は、上部と下部との間に間隙を有し、
前記第３遮光部分は、前記第２遮光部分の下部に連結している、請求項３に記載の固体撮像装置。 The second light-shielding portion has a gap between the upper part and the lower part.
The solid-state image sensor according to claim 3, wherein the third light-shielding portion is connected to a lower portion of the second light-shielding portion. - 隣接する複数の前記転送トランジスタ間に設けられ、前記第１遮光部分とほぼ同じ深さに前記第１面に沿って設けられた第４遮光部分をさらに備える、請求項１に記載の固体撮像装置。 The solid-state image sensor according to claim 1, further comprising a fourth light-shielding portion provided between a plurality of adjacent transfer transistors and provided along the first surface at substantially the same depth as the first light-shielding portion. ..
- 前記第１面において、前記転送トランジスタと前記第１遮光部分との間、並びに、前記転送トランジスタと前記第２遮光部分との間に設けられたエッチングストッパをさらに備える、請求項１に記載の固体撮像装置。 The solid according to claim 1, further comprising an etching stopper provided between the transfer transistor and the first light-shielding portion and between the transfer transistor and the second light-shielding portion on the first surface. Image sensor.
- 前記第１面は、前記半導体基板の面方位（１１１）の面であり、
前記第３遮光部分は、結晶方位＜１１０＞へ広がり、面方位（１１１）の面を有する空間内に設けられる、請求項１に記載の固体撮像装置。 The first surface is a surface having a plane orientation (111) of the semiconductor substrate.
The solid-state image sensor according to claim 1, wherein the third light-shielding portion extends in the crystal orientation <110> and is provided in a space having a plane having a plane orientation (111). - 前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部をさらに備えた、請求項１に記載の固体撮像装置。 The solid-state image sensor according to claim 1, further comprising an isolation portion extending from the second surface toward the first surface and provided at a position facing the first light-shielding portion.
- 前記第１遮光部分を貫通して前記第１面から前記第２面まで設けられた第５遮光部分をさらに備えた、請求項１に記載の固体撮像装置。 The solid-state image sensor according to claim 1, further comprising a fifth light-shielding portion that penetrates the first light-shielding portion and is provided from the first surface to the second surface.
- 前記第１遮光部分と前記アイソレーション部との間に位置し、前記アイソレーション部に接続されており、前記第１面に沿って延伸する第６遮光部分をさらに備え、
前記第１面から見たときに、前記第６遮光部分の端部は、前記第３遮光部分と重複する、請求項９に記載の固体撮像装置。 A sixth light-shielding portion located between the first light-shielding portion and the isolation portion, connected to the isolation portion, and extending along the first surface is further provided.
The solid-state image sensor according to claim 9, wherein the end portion of the sixth light-shielding portion overlaps with the third light-shielding portion when viewed from the first surface. - 前記アイソレーション部は、前記第６遮光部分を貫通して前記第１面へ向かって突出している、請求項１１に記載の固体撮像装置。 The solid-state imaging device according to claim 11, wherein the isolation portion penetrates the sixth light-shielding portion and projects toward the first surface.
- 前記アイソレーション部は、前記第６遮光部分を貫通して前記第２面から前記第１面まで設けられている、請求項１２に記載の固体撮像装置。 The solid-state image sensor according to claim 12, wherein the isolation unit is provided from the second surface to the first surface through the sixth light-shielding portion.
- 前記第６遮光部分は、前記第３遮光部分よりも前記第１面に近い位置に設けられている、請求項１１に記載の固体撮像装置。 The solid-state image sensor according to claim 11, wherein the sixth light-shielding portion is provided at a position closer to the first surface than the third light-shielding portion.
- 前記第６遮光部分は、前記第３遮光部分よりも前記第２面に近い位置に設けられている、請求項１１に記載の固体撮像装置。 The solid-state image sensor according to claim 11, wherein the sixth light-shielding portion is provided at a position closer to the second surface than the third light-shielding portion.
- 前記光電変換部と前記転送トランジスタとの間において前記第１面に沿って延在し、前記第２遮光部分と接続された第３遮光部分と、
前記第２面から前記第１面に向かって延伸しており、前記第１遮光部分に対向する位置に設けられたアイソレーション部とをさらに備え、
前記第２面上において、前記第２遮光部分の延伸方向に対して垂直方向の第１幅は、前記アイソレーション部の延伸方向に対して垂直方向の第２幅よりも広い、請求項１に記載の固体撮像装置。 A third light-shielding portion extending along the first surface between the photoelectric conversion unit and the transfer transistor and connected to the second light-shielding portion,
An isolation portion extending from the second surface toward the first surface and provided at a position facing the first light-shielding portion is further provided.
According to claim 1, the first width in the direction perpendicular to the stretching direction of the second light-shielding portion on the second surface is wider than the second width in the direction perpendicular to the stretching direction of the isolation portion. The solid-state imaging device described. - 前記第２および第３遮光部分は、遮光材料からなる内層部分と、該内層部分を被覆し前記半導体基板よりも屈折率が低くかつ前記内層部分よりも光消衰係数の低い材料からなる外層部分とで構成され、
前記アイソレーション部は、前記内層部分を含まず前記外層部分で構成されている、請求項１６に記載の固体撮像装置。 The second and third light-shielding portions are an inner layer portion made of a light-shielding material and an outer layer portion made of a material that covers the inner layer portion and has a lower refractive index than the semiconductor substrate and a lower light extinction coefficient than the inner layer portion. Consists of
The solid-state imaging device according to claim 16, wherein the isolation unit is composed of the outer layer portion without including the inner layer portion. - 前記第１幅は、前記外層部分の膜厚の２倍よりも大きく、
前記第２幅は、前記外層部分の膜厚の２倍よりも小さい、請求項１７に記載の固体撮像装置。 The first width is larger than twice the film thickness of the outer layer portion.
The solid-state image sensor according to claim 17, wherein the second width is smaller than twice the film thickness of the outer layer portion. - 前記第２面上において、前記第２遮光部分と前記アイソレーション部とは分離されている、請求項１６に記載の固体撮像装置。 The solid-state imaging device according to claim 16, wherein the second light-shielding portion and the isolation portion are separated on the second surface.
- 厚さ方向に対して略直交する第１面を含む半導体基板に光電変換部を形成し、
電荷保持部を、前記光電変換部に対して前記厚さ方向に位置するように形成し、
前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタを、前記半導体基板の前記第１面に形成し、
前記第１面に沿って設けられた第１遮光部分を、前記光電変換部と前記電荷保持部との間に形成し、
前記厚さ方向に前記第１面から前記第２面へ向かって延伸している第２遮光部分を、隣接する複数の前記転送トランジスタ間に形成する、ことを具備する固体撮像装置の製造方法。 A photoelectric conversion unit is formed on a semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction.
The charge holding portion is formed so as to be located in the thickness direction with respect to the photoelectric conversion portion.
A transfer transistor for transferring charges from the photoelectric conversion unit to the charge holding unit is formed on the first surface of the semiconductor substrate.
A first light-shielding portion provided along the first surface is formed between the photoelectric conversion portion and the charge holding portion.
A method for manufacturing a solid-state image sensor, comprising forming a second light-shielding portion extending from the first surface toward the second surface in the thickness direction between a plurality of adjacent transfer transistors.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-220713 | 2019-12-05 | ||
| JP2019220713 | 2019-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2021111818A1 true WO2021111818A1 (en) | 2021-06-10 |
Family
ID=76221196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2020/041861 WO2021111818A1 (en) | 2019-12-05 | 2020-11-10 | Solid-state imaging device and method for manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2021111818A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226005A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Photoelectric converter |
| JP2013098446A (en) * | 2011-11-04 | 2013-05-20 | Sony Corp | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device |
| JP2016027663A (en) * | 2015-09-24 | 2016-02-18 | キヤノン株式会社 | Solid-state imaging apparatus, imaging system using the same, and method of manufacturing solid-state imaging apparatus |
| JP2018205685A (en) * | 2017-06-07 | 2018-12-27 | 凸版印刷株式会社 | Manufacturing method of solid-state image sensor and original plate for nanoimprint lithography |
-
2020
- 2020-11-10 WO PCT/JP2020/041861 patent/WO2021111818A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226005A (en) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | Photoelectric converter |
| JP2013098446A (en) * | 2011-11-04 | 2013-05-20 | Sony Corp | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device |
| JP2016027663A (en) * | 2015-09-24 | 2016-02-18 | キヤノン株式会社 | Solid-state imaging apparatus, imaging system using the same, and method of manufacturing solid-state imaging apparatus |
| JP2018205685A (en) * | 2017-06-07 | 2018-12-27 | 凸版印刷株式会社 | Manufacturing method of solid-state image sensor and original plate for nanoimprint lithography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112119503B (en) | Image pickup apparatus, method of manufacturing image pickup apparatus, and electronic device | |
| WO2021112098A1 (en) | Imaging device, method for manufacturing same, and electronic apparatus | |
| WO2021112128A1 (en) | Imaging device, method for manufacturing same, and electronic apparatus | |
| WO2020195825A1 (en) | Imaging device and electronic apparatus | |
| WO2021100675A1 (en) | Solid-state imaging device and electronic device | |
| WO2020045142A1 (en) | Imaging device and electronic instrument | |
| US20220013557A1 (en) | Solid-state imaging device and electronic apparatus | |
| WO2021095668A1 (en) | Solid-state imaging element and method for manufacturing same | |
| US20220415948A1 (en) | Imaging device and electronic apparatus | |
| EP4075482A1 (en) | Solid-state imaging device and electronic apparatus | |
| US20220159208A1 (en) | Imaging device and electronic apparatus | |
| JP2022131910A (en) | Imaging device and electronic apparatus | |
| WO2021100556A1 (en) | Imaging device and method of manufacturing same, electronic equipment | |
| WO2021111816A1 (en) | Solid-state imaging element and method for manufacturing same | |
| WO2021111818A1 (en) | Solid-state imaging device and method for manufacturing same | |
| WO2020241163A1 (en) | Imaging device and electronic equipment | |
| US20220408051A1 (en) | Imaging device and electronic apparatus | |
| WO2023013137A1 (en) | Imaging device, method for manufacturing same, and electronic apparatus | |
| WO2022080124A1 (en) | Imaging device and manufacturing method for imaging device | |
| WO2021100509A1 (en) | Imaging device, method for manufacturing same, and electronic apparatus | |
| WO2023119840A1 (en) | Imaging element, method for manufacturing imaging element, and electronic device | |
| TW202105696A (en) | Imaging device, manufacturing method thereof and electronic machine wherein the imaging device comprises a Si{111} substrate, a photoelectric conversion unit, a charge retention unit, and a light shielding unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20894987 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 20894987 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |