WO2021083838A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement Download PDF

Info

Publication number
WO2021083838A1
WO2021083838A1 PCT/EP2020/080046 EP2020080046W WO2021083838A1 WO 2021083838 A1 WO2021083838 A1 WO 2021083838A1 EP 2020080046 W EP2020080046 W EP 2020080046W WO 2021083838 A1 WO2021083838 A1 WO 2021083838A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
semiconductor
semiconductor component
connection
optoelectronic semiconductor
Prior art date
Application number
PCT/EP2020/080046
Other languages
English (en)
French (fr)
Inventor
Ivar Tangring
Gudrun Lindberg
Viktor GERINGER
Sophia HUPPMANN
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN202080076102.5A priority Critical patent/CN114586183A/zh
Priority to US17/773,331 priority patent/US20220376133A1/en
Publication of WO2021083838A1 publication Critical patent/WO2021083838A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • a method for producing an optoelectronic semiconductor component and an optoelectronic semiconductor component are specified.
  • the optoelectronic semiconductor component is set up in particular to generate and / or detect electromagnetic radiation, in particular light that is perceptible to the human eye.
  • One object to be solved consists in specifying a method for producing an optoelectronic semiconductor component which enables simplified production.
  • Another object to be solved consists in specifying an optoelectronic semiconductor component which has improved efficiency.
  • a plurality of semiconductor chips, which are arranged on a carrier is provided.
  • the semiconductor chips each include, in particular, a semiconductor body which has at least two different regions of a semiconductor material.
  • the different areas have different electrical conduction types from one another.
  • the line type of the respective Semiconductor regions is set for example by means of doping.
  • the semiconductor body comprises an active region which is set up to generate and / or detect electromagnetic radiation.
  • the active area comprises, for example, a pn junction, a double heterostructure, a single quantum well structure (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating and / or detecting radiation.
  • the active area is arranged in particular between the two different areas of the semiconductor body. Each area has a major surface facing away from the active area.
  • the semiconductor chips have, in particular, electrical connection structures which are provided to supply the respective active area with an operating voltage.
  • the carrier has a sufficient thickness to be mechanically self-supporting.
  • the carrier is preferably formed with silicon.
  • all semiconductor chips are arranged on one side of the carrier which represents a main area of the carrier. All semiconductor chips are preferably arranged on the same side of the carrier.
  • an auxiliary carrier is arranged on the sides of the semiconductor chips facing away from the carrier.
  • the auxiliary carrier is formed in particular with silicon dioxide and is designed to be mechanically self-supporting.
  • the carrier is removed.
  • the carrier is completely removed from the semiconductor chips. For example, the carrier is first thinned by means of a grinding process and then completely removed by means of an etching process.
  • the auxiliary carrier is separated between the semiconductor chips to form auxiliary carrier chip units, each of which has at least one semiconductor chip and an auxiliary carrier part adjoining it.
  • the auxiliary carrier is singulated in particular at imaginary seams between two adjacent semiconductor chips.
  • the auxiliary carrier part refers to the part of the auxiliary carrier that adheres to a semiconductor chip after the separation step.
  • the auxiliary carrier chip units are each arranged on a connection carrier.
  • the connection carrier is provided in particular for mounting the semiconductor component on, for example, a printed circuit board.
  • the respective auxiliary carrier part is removed from the auxiliary carrier chip units.
  • the auxiliary carrier parts are detached from the semiconductor component, for example, by means of mechanical, chemical or optical methods.
  • the method has the following steps:
  • a method described here for producing an optoelectronic semiconductor component is based, inter alia, on the following considerations:
  • a growth substrate or a further carrier is often arranged above or below the epitaxially grown semiconductor structure.
  • the arrangement of the carrier and / or the growth substrate advantageously ensures sufficient mechanical stability of the
  • a substrate or a carrier causes an increased thermal and / or electrical resistance or a deterioration in the optical properties of the semiconductor component.
  • the method described here for producing an optoelectronic semiconductor component makes use, inter alia, of the idea of producing a semiconductor component without a growth substrate or a carrier.
  • the auxiliary carrier is separated and then detached from the semiconductor chips.
  • carrier-free means that the semiconductor chip does not have a carrier body which, as part of a method for growing the semiconductor body (for example a growth substrate) and / or as part of a Method for manufacturing the semiconductor chip (for example an intermediate carrier) was used. In particular, no growth substrate or any other carrier is arranged between the semiconductor body and the connection carrier.
  • a carrier-free semiconductor chip comprises an optical coupling-out structure and / or one or more dielectric layers.
  • the semiconductor chips are each provided with electrical connection structures before the first step A).
  • the connection structures are provided in particular to supply the active area with an operating voltage.
  • the connection structures are formed with copper.
  • connection structures for both different regions of semiconductor material with mutually different electrical conduction types are arranged, for example, on one of the main surfaces of a semiconductor chip. At least one of the different semiconductor regions is then contacted, for example, by means of a through-hole plating that penetrates the active region.
  • connection structures are arranged on respective opposite main surfaces of the semiconductor chips. No through-hole plating is therefore advantageously necessary.
  • the semiconductor chips are arranged on the carrier by means of a first contact layer before the first step A).
  • the first contact layer is structured.
  • the first contact layer is structured in such a way that it has a plurality of segments.
  • one segment of the structured first contact layer is assigned to a semiconductor chip in each case.
  • the first contact layer is formed, for example, with gold and tin in a eutectic mixing ratio.
  • the first contact layer is formed with an adhesive.
  • the plurality of semiconductor chips are mechanically fixed to the carrier by means of the first contact layer connected.
  • the plurality of semiconductor chips can thus advantageously be further processed in a particularly simple manner.
  • the semiconductor chips are preferably arranged on the carrier in such a way that the side of the semiconductor chips facing away from the carrier is free of electrical connection structures.
  • the auxiliary carrier is connected to the semiconductor chips by melting on a thermoplastic connecting layer.
  • a thermoplastic is a polymer that is reversibly transformed into a deformable state when heated above its glass transition temperature.
  • the melting does not necessarily have to include a complete transition of the thermoplastic material into a liquid state. Rather, heating is sufficient, during which the thermoplastic material has sufficient deformability to flow into spaces between adjacent semiconductor chips.
  • the thermoplastic connecting layer preferably fills the spaces between the semiconductor chips. In particular, the connection layer completely encloses the semiconductor chips.
  • step B) takes place under a vacuum atmosphere.
  • a vacuum atmosphere enables, in particular, a particularly good filling of the spaces between adjacent semiconductor chips while avoiding the formation of bubbles.
  • the semiconductor chips are advantageously enclosed particularly well by the molding compound of the connecting layer.
  • the auxiliary carrier is separated by means of sawing or by means of sawing or scoring and breaking.
  • a cutting depth can advantageously be set in a sawing process. For example, the depth of cut is chosen such that initially only the auxiliary carrier is separated. For example, in a further step of the sawing process, the connecting layer is then separated.
  • a scoring and breaking process does not involve any waste.
  • a breaking notch is first created by means of sawing or scoring, at which the material is broken by means of a subsequent breaking process.
  • the removal of material due to the finite thickness of a saw blade is advantageously avoided.
  • a scribing process takes place first, in each case between adjacent semiconductor chips, and then a breaking process for separating the auxiliary carrier.
  • the auxiliary carrier chip units are arranged on the connection carrier by means of a second contact layer.
  • the second contact layer is structured.
  • the second contact layer is structured in such a way that it has a plurality of segments.
  • one segment of the structured second contact layer is assigned to a semiconductor chip in each case.
  • the second contact layer preferably has a particularly high electrical and thermal conductivity.
  • the second contact layer is preferably formed with a metal.
  • the second contact layer is formed with a eutectic alloy of gold and tin.
  • the second contact layer has, for example, a multilayer layer structure made of different metals and / or metal alloys.
  • the second contact layer is formed, for example, with a sintered metal compound.
  • the sintered metal compound includes, in particular, silver.
  • a sintered metal connection creates a porous, metallic connection at 150 ° C. Such low temperatures advantageously reduce the thermal load on the connecting layer and the semiconductor chips.
  • a flux for example glycol
  • the flux ensures that the subcarrier chip unit floats onto the connection carrier. Exact positioning of the auxiliary carrier chip unit on the connection carrier is thus advantageously simplified.
  • the flux is then evaporated at an elevated temperature, which, however, is still below the melting point of the second contact layer. This is followed by further heating to a temperature above the melting point of the second contact layer for connecting the auxiliary carrier chip unit to the connection carrier.
  • the surface tension of the second contact layer is greater than the surface tension of the material of the connecting layer.
  • a greater surface tension of the material of the second contact layer advantageously prevents any kinking of the electrical connection structures of the semiconductor chip.
  • a connection structure of the semiconductor chip, on the upper side of which the melting connection material is arranged and on the underside of which the melting material of the second contact layer is arranged would thus experience in total only a force directed in the direction of the second contact layer. Consequently, undesired deformation and / or mechanical damage to the connection structure are advantageously avoided.
  • the arrangement of the auxiliary carrier chip units on the connection carrier takes place at a temperature between 200.degree. C. and 300.degree. Within this temperature range, complete melting of the material of the second contact layer is advantageously possible while at the same time avoiding damage to the material of the connecting layer.
  • the removal of the auxiliary carrier part comprises a laser lift-off, etching, lifting or shearing method step.
  • residues of the connecting layer are removed by means of a solvent or by means of plasma cleaning.
  • Plasma cleaning takes place, for example, using an oxygen plasma.
  • a particularly clean surface of the semiconductor chip is advantageous for the arrangement of subsequent optical elements on the semiconductor chip.
  • an optoelectronic semiconductor component is specified.
  • the optoelectronic semiconductor component is produced in particular using the method described here for producing an optoelectronic semiconductor component. That is to say that all of the features disclosed for the optoelectronic semiconductor component are also disclosed for the method, and vice versa.
  • the semiconductor component comprises a connection carrier.
  • the connection carrier is provided in particular for later mounting the optoelectronic semiconductor component on, for example, a printed circuit board.
  • the semiconductor chip is supplied with electrical energy by means of the connection carrier.
  • the optoelectronic comprises Semiconductor component a carrierless semiconductor chip which has a first connection structure, a second connection structure and a semiconductor body comprising a first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type and an active region which is arranged between the first semiconductor region and the second semiconductor region.
  • the first and second connection structures are provided in particular for supplying the first semiconductor region and the second semiconductor region with an electrical supply voltage.
  • the connection structures are formed, for example, with a metal or a metal alloy.
  • the semiconductor body preferably comprises exclusively a first and a second semiconductor region and an active region arranged between the semiconductor regions.
  • the active area comprises, for example, a pn junction, a double heterostructure, a single quantum well structure (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating and / or detecting radiation.
  • the semiconductor body preferably comprises a coupling-out area which is provided for coupling out electromagnetic radiation generated in the active area and / or which is provided for coupling electromagnetic radiation into the semiconductor body that is detected in the active area.
  • the coupling-out surface is in particular roughened in order to reduce a waveguide effect in the semiconductor body.
  • the first connection structure is connected to the first semiconductor region in an electrically conductive manner.
  • the second connection structure is connected to the second semiconductor region in an electrically conductive manner.
  • the semiconductor chip is connected to the connection carrier by means of a second contact layer.
  • the second contact layer is formed, for example, with an alloy of gold and tin.
  • the second contact layer is preferably formed with a eutectic alloy.
  • connection structures are located between the semiconductor body and the connection carrier, which are electrically insulated from one another, for example by means of a dielectric layer and which are used to electrically connect the first and second semiconductor regions, and a second contact layer for the mechanical and electrical connection of the semiconductor chip the connection carrier.
  • connection structures is in contact with the connection carrier over the entire cross-sectional area of the semiconductor body, which is parallel to its main direction of extent.
  • connection carrier As full a surface as possible Contact of the connection structures with the connection carrier enables a particularly low electrical and thermal resistance between the semiconductor body and the connection carrier. As a result, particularly good and uniform cooling of the entire cross-sectional area of the semiconductor body via the connection carrier is made possible.
  • an electrical resistance between the connection carrier and the semiconductor body is advantageously reduced.
  • Full-surface contact is also provided here and below by a connection structure which, due to a manufacturing tolerance, has slight accidental air inclusions. At least 95% of the cross-sectional area of the connection structure is preferably in direct contact with the semiconductor body.
  • the semiconductor chip is followed by an optical element on the side facing away from the connection carrier, which optical element is transparent to the electromagnetic radiation.
  • the optical element is, for example, a body formed with glass or sapphire that protects the semiconductor chip from environmental influences. For example, the semiconductor chip is thus protected from moisture and / or the action of oxygen from the atmosphere.
  • the optical element comprises a wavelength conversion material.
  • Wavelength conversion material is designed to convert electromagnetic radiation of a first wavelength into electromagnetic radiation of a second wavelength convert, wherein the second wavelength is different from the first wavelength.
  • Wavelength conversion material is embedded, for example, as a multiplicity of particles in a radiation-permeable matrix.
  • a thickness of the semiconductor body is less than 10 ⁇ m, preferably less than 5 ⁇ m.
  • the thickness of the semiconductor body corresponds to its extent perpendicular to its main direction of extent.
  • the semiconductor body comprises only the epitaxially grown regions and in particular no growth substrate.
  • a thin semiconductor body can be cooled particularly well and has a particularly low electrical connection resistance. As a result, an optoelectronic semiconductor component with a particularly high luminance can advantageously be implemented.
  • Connection structures have a thickness of at least 1 gm.
  • the thickness of the connection structure corresponds to its extent perpendicular to its main direction of extent.
  • a thicker connection structure advantageously increases the mechanical stability of the connection structure during assembly on the connection carrier.
  • At least one of the Connection structures the semiconductor body laterally.
  • the lateral direction runs in the direction of the main direction of extent of the semiconductor body.
  • a bond pad for making contact with one of the connection structures is led out on one side of the semiconductor body. A particularly simple electrical contact is thus made possible.
  • connection structures extends over the entire cross-sectional area of the semiconductor body, which is parallel to its
  • connection structure enables an advantageously particularly low thermal and electrical resistance for connecting the optoelectronic semiconductor component to the connection carrier provided for this purpose.
  • Semiconductor component is particularly suitable for use as a high-power light-emitting diode, for example for use in an automobile headlight.
  • FIGS. 1A to 1K are schematic sectional views of an optoelectronic described here Semiconductor component according to a first exemplary embodiment in various stages of a method for its production,
  • FIG. 2A shows a schematic sectional view of an auxiliary carrier chip unit described here in accordance with a first exemplary embodiment
  • FIG. 2B shows a schematic sectional view of an auxiliary carrier chip unit described here in accordance with a second exemplary embodiment
  • FIG. 2C shows a schematic sectional view of an auxiliary carrier chip unit described here in accordance with a third exemplary embodiment
  • FIGS. 3A to 3D show schematic sectional views of an optoelectronic semiconductor component described here in accordance with a second exemplary embodiment in different stages of a method for its production
  • FIG. 4 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a third exemplary embodiment
  • FIG. 5 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fourth exemplary embodiment
  • FIG. 6 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fifth exemplary embodiment
  • FIG. 5 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fourth exemplary embodiment
  • FIG. 6 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fifth exemplary embodiment
  • FIG. 5 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fourth exemplary embodiment
  • FIG. 6 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fifth exemplary embodiment
  • FIG. 5 shows a schematic sectional view of an optoelectronic semiconductor component described here in accordance with a fourth exemplary embodiment
  • FIG. 6 shows a schematic sectional view of an optoelect
  • FIG. 7 shows a schematic sectional view of an auxiliary carrier chip unit described here in accordance with a first exemplary embodiment.
  • a carrier 50 with a plurality of semiconductor chips 10 is provided.
  • the carrier 50 is formed with silicon.
  • the semiconductor chips 10 are arranged on a common side of the carrier 50.
  • the semiconductor chips 10 are fastened to the carrier 50 by means of a first contact layer 71.
  • an auxiliary carrier 60 and a connecting layer 40 arranged on the auxiliary carrier 60 are provided.
  • the connecting layer 40 comprises a thermoplastic material, for example a polymer.
  • the auxiliary carrier 60 is formed with, for example, glass or sapphire.
  • the auxiliary carrier 60 is preferably permeable to electromagnetic radiation in the visible wavelength range.
  • the carrier 50 with a plurality of semiconductor chips 10 is arranged on the auxiliary carrier 60 and the connecting layer 40.
  • the connecting layer 40 is heated to a temperature above its glass transition temperature. As a result, the connecting layer 40 softens and becomes more easily deformable.
  • the heated connecting layer 40 has penetrated into spaces between the semiconductor chips 10.
  • the semiconductor chips 10 are in particular completely enclosed by the material of the connecting layer 40.
  • This step of the method is preferably carried out under a vacuum atmosphere. This advantageously prevents the formation of air bubbles and the creation of cavities in the connecting layer 40. As a result, particularly good encapsulation of the semiconductor chips 10 with the material of the connecting layer 40 is ensured.
  • the carrier 50 is completely removed from the semiconductor chips 10.
  • the carrier 50 is removed, for example, mechanically abrasively, in particular by means of grinding. Residues of the carrier 50 are removed in particular by means of an etching solution.
  • the first contact layer 71 which was provided for fastening the semiconductor chips 10 to the carrier 50, is also removed. Consequently, a second contact layer 72 is exposed on a side of the semiconductor chips 10 facing away from the auxiliary carrier 60. Alternatively, the second contact layer 72 is applied to the semiconductor chips 10 instead of the first contact layer 71.
  • recesses 41 are produced in the connecting layer 40.
  • the recesses 41 are each arranged between adjacent semiconductor chips 10 and extend from a side of the connecting layer 40 facing away from the auxiliary carrier 60 completely through the connecting layer 40 to the auxiliary carrier 60.
  • the recesses 41 are produced by means of a sawing process.
  • the recesses 41 represent, for example, breaking notches for a subsequent separation step, provided that they extend at least partially into the auxiliary carrier 60.
  • the auxiliary carrier 60 is separated into a plurality of auxiliary carrier chip units 2.
  • Each auxiliary carrier chip unit 2 comprises a semiconductor chip 10 and an auxiliary carrier part 61.
  • the separation of the auxiliary carrier 60 into the auxiliary carrier parts 61 takes place by means of breaking at the break points given by the recesses 41 or by means of sawing.
  • the auxiliary carrier chip unit 2 is arranged on a connection carrier 30 by means of the second contact layer 72.
  • the second contact layer 72 comprises in particular a eutectic alloy of gold and tin.
  • the semiconductor chip 10 further comprises a first connection structure 201 and a second connection structure 202.
  • the first connection structure 201 is arranged between the second contact layer 72 and the semiconductor layers and is not shown in this figure.
  • the second connection structure 202 is arranged laterally and embedded in the connection layer 40.
  • the connection carrier 30 is formed with aluminum nitride.
  • the connection carrier 30 comprises contact structures 31 for making electrical contact.
  • the contact structures 31 are formed with copper.
  • a flux 90 is applied to the connection carrier 30.
  • the flux 90 includes, for example, glycol.
  • the auxiliary carrier chip unit 2 is adjusted on the connection carrier 30 before the auxiliary carrier chip units (2) are arranged on the connection carrier (30).
  • the flux 90 enables the subcarrier chip unit 2 to float on the connection carrier 30.
  • the subcarrier chip unit 2 is freely movable on the connection carrier 30 as long as the flux 90 is still between the subcarrier chip unit 2 and the connection carrier 30 is located.
  • the flux 90 is evaporated at a temperature which is below the melting temperature of the second contact layer 72.
  • the flux 90 has completely evaporated and the material of the second contact layer 72 has been melted by means of a temperature increase to over 280 ° C.
  • the connection carrier 30 is now connected to the auxiliary carrier chip unit 2 to form an optoelectronic semiconductor component 1.
  • the surface tension of the material of the second contact layer 72 is greater than the surface tension of the material of the connecting layer 40.
  • a net force acts on the second connection structure 202, which is directed in the direction of the connection carrier 30. So a kink is the second connection structure 202 in the direction of the connection layer 40 advantageously prevented.
  • the auxiliary carrier part 61 is completely removed from the optoelectronic semiconductor component 1.
  • the auxiliary carrier part 61 is removed mechanically by shearing off the auxiliary carrier part 61 from the connecting layer 40.
  • the connecting layer 40 initially remains on the semiconductor chip 10.
  • connection layer 40 has been completely removed from the semiconductor chip 10.
  • the connecting layer 40 is completely dissolved by means of a solvent.
  • the surface of the semiconductor chip 10 facing away from the connection carrier 30 is completely free of residues of the connecting layer 40 by means of a cleaning process, for example a plasma etching process. This advantageously enables a particularly simple rearrangement of optical elements on the semiconductor chip 10.
  • the connecting layer 40 has recesses 41 around the semiconductor chip 10.
  • the recesses 41 are produced, for example, by means of a sawing process or by laser ablation.
  • the recesses extend at least into the auxiliary carrier 60 and partially extend into the auxiliary carrier 60.
  • the auxiliary carrier 60 is thus provided with a mechanical weak point that is used, for example, in a breaking process to separate the auxiliary carrier 60 into the auxiliary carrier parts 61.
  • the illustrated auxiliary carrier chip unit 2 has no recesses 41.
  • this auxiliary carrier chip unit 2 was cut through by means of a single method step using a sawing method. The saw completely severed the auxiliary carrier 60 and the connecting layer 40 in one step.
  • a first sawing process takes place from the side of the auxiliary carrier chip unit 2 facing the auxiliary carrier 60 and a second sawing process takes place from the side opposite the auxiliary carrier 60
  • Auxiliary carrier chip unit 2 for separating the auxiliary carrier 60 into auxiliary carrier parts 61 is advantageously variable. A wider cut is tolerated in the first sawing process than in the second sawing process.
  • the auxiliary carrier part 61 is removed by means of mechanical lifting.
  • the direction in which a force is exerted on the auxiliary carrier part 61 is shown with an arrow.
  • the connecting layer 40 is first heated to a temperature above its glass transition temperature in order to bring about a reduced adhesion between the auxiliary carrier part 61 and the connecting layer 40.
  • the auxiliary carrier part 61 is advantageously removed particularly quickly and inexpensively.
  • the semiconductor chip 10 is disadvantageously exposed to high mechanical stress as a function of the temperature.
  • the auxiliary carrier part 61 is removed by means of mechanical shearing.
  • the auxiliary carrier part 61 is removed by applying a force to a side surface of the auxiliary carrier part 61.
  • the direction in which a force is exerted on the auxiliary carrier part 61 is shown with an arrow. Is preferred
  • the connecting layer 40 is heated to a temperature above its glass transition temperature before the force is applied in order to bring about a reduced adhesion between the auxiliary carrier part 61 and the connecting layer 40.
  • the connection layer 40 largely remains on the semiconductor chip 10.
  • the auxiliary carrier part 61 is removed by means of a laser lift-off.
  • the adhesion between the connecting layer 40 and the auxiliary carrier part 61 is reduced or eliminated by means of laser radiation.
  • at least part of the connecting layer 40 is melted or vaporized by means of the laser radiation.
  • the laser beam penetrates through the radiation-permeable auxiliary carrier part 61 as far as the connecting layer 40.
  • the auxiliary carrier part 61 is preferably designed to be radiation-permeable for the laser radiation.
  • the auxiliary carrier part 61 is removed by means of a solvent.
  • the connecting layer 40 is completely dissolved by means of a chemical solvent.
  • the solvent penetrates from the side surfaces of the connecting layer 40 to the center of the semiconductor chip 10.
  • the connection layer 40 and the auxiliary carrier part 61 are advantageously removed in a particularly gentle manner for the semiconductor chip 10.
  • a further method step for removing the connection layer 40 can thus be significantly shortened or is advantageously completely eliminated.
  • the optoelectronic semiconductor component 1 comprises a semiconductor chip 10 arranged on a connection carrier 30 and a protective diode 101 arranged laterally next to it.
  • the protective diode 101 is also arranged on the connection carrier 30 and fulfills the function of an ESD protective diode .
  • the protective diode 101 thus protects the semiconductor chip 10 from damage caused by electrostatic discharges.
  • an optical element 80 is arranged on the semiconductor chip 1.
  • the exemplary embodiment illustrated here essentially corresponds to the third exemplary embodiment of an optoelectronic semiconductor component 1 illustrated in FIG. 4.
  • the optical element 80 is arranged on the side of the semiconductor chip 10 facing away from the connection carrier 30.
  • the optical element 80 is designed to be radiation-permeable and contains, for example, a wavelength conversion material.
  • the semiconductor chip 10 and the optical element 80 are surrounded by a molded body 301.
  • the molded body 301 ends flush with the side of the optical element 80 facing away from the connection carrier 30.
  • the molded body 301 is for example formed with a polymer that has a white filler material.
  • the molded body 301 is formed with a silicone into which particles of titanium dioxide are introduced. Electromagnetic radiation emerging from the side of the semiconductor chip 10 or the optical protective element 80 is at least partially reflected back by the molded body 301.
  • the molded body 301 also offers protection for the semiconductor chip 10 from mechanical influences and / or from chemical influences from the ambient atmosphere.
  • a second connection structure 202 is arranged on a side of a semiconductor chip 10 facing away from a connection carrier 30.
  • the surface tension of the material of the second contact layer 72 is largely irrelevant compared to the surface tension of the material of the connection layer 40.
  • the auxiliary carrier chip unit 2 comprises an auxiliary carrier part 61 and a semiconductor chip 10.
  • the semiconductor chip 10 is divided into a plurality of semiconductor layers which are divided into a semiconductor body 100 are combined.
  • the semiconductor body 100 consists of a first semiconductor region 1001, a second semiconductor region 1002 and an active region 1003 arranged between the first semiconductor region 1001 and the second semiconductor region 1002.
  • the active region 1003 comprises a pn junction and is for emission and / or Detection of electromagnetic radiation provided.
  • no growth substrate and / or a carrier body is arranged between the semiconductor body 100 and the connection structures 201, 202.
  • the semiconductor body 100 is mechanically connected to the auxiliary carrier part 61 by means of a connection layer 40.
  • a first connection structure 201, a second connection structure 202 and a dielectric layer 203 are located on the side of the semiconductor body 100 facing away from the auxiliary carrier part 61.
  • the dielectric layer 203 is formed with an electrically insulating material and insulates the first connection structure 201 from the second connection structure 202.
  • the dielectric layer 203 is formed with silicon dioxide.
  • the first connection structure 201 and the second connection structure 202 each have a thickness 200X.
  • the thickness 200X of the connection structures 201, 202 is preferably more than 1 ⁇ m. This advantageously increases the mechanical stability of the connection structures 201, 202.
  • the semiconductor body 100, together with the connection structures 201, 202 and the dielectric layer 203 forms a semiconductor chip 10.
  • the semiconductor body 100 furthermore has a coupling-out area 100A on the side facing away from the connection structures 201, 202.
  • the coupling-out surface 100A is roughened and provided for coupling out at least a large part of the electromagnetic radiation generated in the active region 1003.
  • the semiconductor body 100 has a thickness 100X.
  • the thickness 100X of the semiconductor body 100 corresponds to an extension perpendicular to its main direction of extent.
  • the thickness 100X of the semiconductor body 100 is preferably less than 10 ⁇ m. Is beneficial thus a particularly small distance between the active region 1003 and the connection structures 201, 202, which serve as heat sinks, can be realized.
  • a second contact layer 72 is arranged on the side of the semiconductor region 100 facing away from the auxiliary carrier part 61.
  • the second contact layer 72 is formed with a eutectic alloy of gold and tin and is used in particular to fasten the auxiliary carrier chip unit 2 to a connection carrier 30.
  • the second contact layer 72 is already contained in the semiconductor chip 10 in other figures and embodiments, however not shown in every figure for reasons of better illustration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) aufweisend die folgenden Schritte angegeben: A) Bereitstellen einer Mehrzahl von Halbleiterchips (10), die an einem Träger (50) angeordnet sind, B) Anordnen eines Hilfsträgers (60) auf der von dem Träger (50) abgewandten Seite der Halbleiterchips (10), C) Entfernen des Trägers (50), D) Vereinzeln des Hilfsträgers (60) zwischen den Halbleiterchips (10) zu Hilfsträger-Chip-Einheiten (2), die jeweils mindestens einen Halbleiterchip (10) und ein an diesen angrenzendes Hilfsträgerteil (61) aufweisen, E) Anordnen der Hilfsträger-Chip-Einheiten (2) an jeweils einen Anschlussträger (30), und F) Entfernen jeweils eines Hilfsträgerteils (61) von jeweils einer Hilfsträger-Chip-Einheit (2). Es wird ferner ein optoelektronisches Halbleiterbauelement (1) angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERBAUELEMENTS UND OPTOELEKTRONISCHES HALBLEITERBAUELEMENT
Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und ein optoelektronisches Halbleiterbauelement angegeben. Das optoelektronische Halbleiterbauelement ist insbesondere zur Erzeugung und/oder Detektion von elektromagnetischer Strahlung, insbesondere von für das menschliche Auge wahrnehmbarem Licht, eingerichtet.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements anzugeben, das eine vereinfachte Herstellung ermöglicht.
Eine weitere zu lösende Aufgabe besteht darin, ein optoelektronisches Halbleiterbauelement anzugeben, das eine verbesserte Effizienz aufweist.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des optoelektronischen Halbleiterbauelements erfolgt ein Bereitstellen einer Mehrzahl von Halbleiterchips, die an einem Träger angeordnet sind.
Die Halbleiterchips umfassen insbesondere jeweils einen Halbleiterkörper, der zumindest zwei unterschiedliche Bereiche eines Halbleitermaterials aufweist. Die unterschiedlichen Bereiche besitzen voneinander verschiedene elektrische Leitungstypen. Der Leitungstyp der jeweiligen Halbleiterbereiche ist beispielsweise mittels Dotierung eingestellt .
Der Halbleiterkörper umfasst einen aktiven Bereich, der zur Erzeugung und/oder zur Detektion von elektromagnetischer Strahlung eingerichtet ist. Der aktive Bereich umfasst beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine EinfachquantentopfStruktur (SQW, single quantum well) oder eine MehrfachquantentopfStruktur (MQW, multi quantum well) zur Strahlungserzeugung und/oder Detektion. Der aktive Bereich ist insbesondere zwischen den zwei unterschiedlichen Bereichen des Halbleiterkörpers angeordnet. Jeder Bereich weist eine Hauptfläche auf, die von dem aktiven Bereich abgewandt ist.
Die Halbleiterchips weisen insbesondere elektrische Anschlussstrukturen auf, die dazu vorgesehen sind, den jeweiligen aktiven Bereich mit einer Betriebsspannung zu versorgen .
Der Träger weist eine ausreichende Dicke auf, um mechanisch selbsttragend ausgeführt zu sein. Bevorzugt ist der Träger mit Silizium gebildet. Insbesondere sind alle Halbleiterchips an einer Seite des Trägers angeordnet, die eine Hauptfläche des Trägers darstellt. Bevorzugt sind alle Halbleiterchips auf derselben Seite des Trägers angeordnet.
Gemäß zumindest einer Ausführungsform des Verfahrens oder der vorab beschriebenen Ausführungsform erfolgt ein Anordnen eines Hilfsträgers auf den von dem Träger abgewandten Seiten der Halbleiterchips. Der Hilfsträger ist insbesondere mit Siliziumdioxid gebildet und ist mechanisch selbsttragend ausgeführt . Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt ein Entfernen des Trägers. Der Träger wird insbesondere vollständig von den Halbleiterchips entfernt. Beispielsweise wird der Träger zunächst mittels eines Schleifprozesses gedünnt und anschließend mittels eines Ätzprozesses vollständig entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt ein Vereinzeln des Hilfsträgers zwischen den Halbleiterchips zu Hilfsträger-Chip-Einheiten, die jeweils mindestens einen Halbleiterchip und ein an diesen angrenzendes Hilfsträgerteil aufweisen. Der Hilfsträger wird insbesondere an gedachten Nahtstellen zwischen zwei benachbarten Halbleiterchips vereinzelt. Das Hilfsträgerteil bezeichnet den Teil des Hilfsträgers, der nach dem Vereinzelungsschritt jeweils an einem Halbleiterchip haftet.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt ein Anordnen der Hilfsträger-Chip-Einheiten an jeweils einen Anschlussträger . Der Anschlussträger ist insbesondere zur Montage des Halbleiterbauelements auf beispielsweise einer Leiterplatte vorgesehen.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt ein Entfernen des jeweiligen Hilfsträgerteils von den Hilfsträger-Chip-Einheiten . Die Hilfsträgerteile werden beispielsweise mittels mechanischer, chemischer oder optischer Verfahren von dem Halbleiterbauelement abgelöst. Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen weist das Verfahren die folgenden Schritte auf:
A) Bereitstellen einer Mehrzahl von Halbleiterchips, die an einem Träger angeordnet sind,
B) Anordnen eines Hilfsträgers auf den von dem Träger abgewandten Seiten der Halbleiterchips,
C) Entfernen des Trägers,
D) Vereinzeln des Hilfsträgers zwischen den Halbleiterchips zu Hilfsträger-Chip-Einheiten, die jeweils mindestens einen Halbleiterchip und ein an diesen angrenzendes Hilfsträgerteil aufweisen,
E) Anordnen der Hilfsträger-Chip-Einheiten an jeweils einen Anschlussträger, und
F) Entfernen jeweils eines Hilfsträgerteils von jeweils einer Hilfsträger-Chip-Einheit .
Einem hier beschriebenen Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements liegen unter anderem die folgenden Überlegungen zugrunde: Bei der Herstellung eines herkömmlichen optoelektronischen Halbleiterbauelements ist oftmals ein Aufwachssubstrat oder ein weiterer Träger ober- oder unterhalb der epitaktisch aufgewachsenen Halbleiterstruktur angeordnet. Die Anordnung des Trägers und/oder des Aufwachssubstrats gewährleistet vorteilhaft eine ausreichende mechanische Stabilität des
Halbleiterbauelements. Nachteilig bedingt ein Substrat oder ein Träger einen erhöhten thermischen und/oder elektrischen Widerstand oder eine Verschlechterung der optischen Eigenschaften des Halbleiterbauelements. Das hier beschriebene Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements macht unter anderem von der Idee Gebrauch, ein Halbleiterbauelement ohne ein Aufwachssubstrat oder einen Träger herzustellen. Dazu erfolgt ein Zwischenschritt, in dem eine Mehrzahl von Halbleiterchips auf einen Hilfsträger aufgebracht wird, der eine ausreichende mechanische Stabilität gewährleistet. In einem weiteren Verfahrensschritt erfolgen eine Vereinzelung und ein anschließendes Ablösen des Hilfsträgers von den Halbleiterchips .
So ist eine Herstellung von „trägerlosen" Halbleiterchips ermöglicht. Mit „trägerlos" ist hier und im Folgenden gemeint, dass der Halbleiterchip keinen Trägerkörper aufweist, der im Rahmen eines Verfahrens zum Aufwachsen des Halbleiterkörpers (zum Beispiel ein Aufwachssubstrat) und/oder im Rahmen eines Verfahrens zur Herstellung des Halbleiterchips (zum Beispiel ein Zwischenträger) verwendet wurde. Insbesondere ist zwischen dem Halbleiterkörper und dem Anschlussträger kein Aufwachssubstrat oder ein anderweitiger Träger angeordnet.
Beispielsweise umfasst ein trägerloser Halbleiterchip eine optische Auskoppelstruktur und/oder eine oder mehrere dielektrische Schichten.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen werden die Halbleiterchips vor dem ersten Schritt A) jeweils mit elektrischen Anschlussstrukturen versehen. Die Anschlussstrukturen sind insbesondere zur Versorgung des aktiven Bereichs mit einer Betriebsspannung vorgesehen. Beispielsweise sind die Anschlussstrukturen mit Kupfer gebildet .
Die jeweiligen Anschlussstrukturen für beide unterschiedliche Bereiche von Halbleitermaterial mit voneinander verschiedenen elektrischen Leitungstypen sind beispielsweise auf einer der Hauptflächen eines Halbleiterchips angeordnet. Eine Kontaktierung von zumindest einem der unterschiedlichen Halbleiterbereiche erfolgt dann beispielsweise mittels einer Durchkontaktierung, die den aktiven Bereich durchdringt.
Alternativ sind die jeweiligen Anschlussstrukturen auf jeweils gegenüberliegenden Hauptflächen der Halbleiterchips angeordnet. Vorteilhaft ist somit keine Durchkontaktierung notwendig .
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen werden die Halbleiterchips vor dem ersten Schritt A) mittels einer ersten Kontaktschicht an dem Träger angeordnet. Insbesondere ist die erste Kontaktschicht strukturiert. Beispielsweise ist die erste Kontaktschicht derart strukturiert, dass sie eine Mehrzahl von Segmenten aufweist. Insbesondere ist jeweils ein Segment der strukturierten ersten Kontaktschicht einem Halbleiterchip zugeordnet.
Die erste Kontaktschicht ist beispielsweise mit Gold und Zinn in einem eutektischen Mischungsverhältnis gebildet. Insbesondere ist die erste Kontaktschicht mit einem Klebstoff gebildet .
Mittels der ersten Kontaktschicht wird insbesondere die Mehrzahl von Halbleiterchips mechanisch fest mit dem Träger verbunden. Die Mehrzahl von Halbleiterchips ist somit vorteilhaft besonders einfach weiter zu bearbeiten. Bevorzugt werden die Halbleiterchips derart an dem Träger angeordnet, dass die dem Träger abgewandte Seite der Halbleiterchips frei von elektrischen Anschlussstrukturen ist.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen wird der Hilfsträger mittels Aufschmelzen einer thermoplastischen Verbindungsschicht mit den Halbleiterchips verbunden. Ein Thermoplast ist ein Polymer, das durch ein Erhitzen über seine Glasübergangstemperatur hinaus reversibel in einen verformbaren Zustand übergeht. Das Aufschmelzen muss nicht zwingend einen vollständigen Übergang des thermoplastischen Materials in einen flüssigen Zustand beinhalten. Vielmehr ist eine Erhitzung ausreichend, bei der das thermoplastische Material eine ausreichende Verformbarkeit aufweist, um in Zwischenräume zwischen benachbarten Halbleiterchips zu fließen. Bevorzugt füllt die thermoplastische Verbindungsschicht die Zwischenräume zwischen den Halbleiterchips. Insbesondere umschließt die Verbindungsschicht die Halbleiterchips vollständig.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt der Schritt B) unter einer Vakuumatmosphäre. Eine Vakuumatmosphäre ermöglicht insbesondere eine besonders gute Füllung der Zwischenräume zwischen benachbarten Halbleiterchips unter Vermeidung einer Blasenbildung. Vorteilhaft werden so die Halbleiterchips besonders gut von der Formmasse der Verbindungsschicht umschlossen. Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen zur Herstellung eines optoelektronischen Halbleiterbauelements erfolgt das Vereinzeln des Hilfsträgers mittels Sägen oder mittels Sägen oder Ritzen und Brechen. Vorteilhaft ist bei einem Sägeprozess eine Schnitttiefe einstellbar. Beispielsweise wird die Schnitttiefe derart gewählt, dass zunächst nur der Hilfsträger vereinzelt wird. Beispielsweise erfolgt in einem weiteren Schritt des Sägeprozesses anschließend eine Vereinzelung der Verbindungsschicht. Mit einem Ritz- und Brechprozess ist vorteilhaft kein Verschnitt verbunden. Dazu wird beispielsweise zunächst mittels Sägen oder Ritzen eine Bruchkerbe geschaffen, an der mittels einem nachfolgenden Brechprozess das Material gebrochen wird. Mit anderen Worten, die Entfernung von Material bedingt durch die endliche Dicke eines Sägeblattes wird vorteilhaft vermieden. Beispielsweise erfolgt zunächst ein Ritzprozess, jeweils zwischen benachbarten Halbleiterchips und anschließend ein Brechprozess zur Vereinzelung des Hilfsträgers.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen erfolgt das Anordnen der Hilfsträger-Chip-Einheiten an den Anschlussträger mittels einer zweiten Kontaktschicht. Insbesondere ist die zweite Kontaktschicht strukturiert. Beispielsweise ist die zweite Kontaktschicht derart strukturiert, dass sie eine Mehrzahl von Segmenten aufweist. Insbesondere ist jeweils ein Segment der strukturierten zweiten Kontaktschicht einem Halbleiterchip zugeordnet. Die zweite Kontaktschicht weist bevorzugt eine besonders hohe elektrische und thermische Leitfähigkeit auf. Die zweite Kontaktschicht ist bevorzugt mit einem Metall gebildet. Insbesondere ist die zweite Kontaktschicht mit einer eutektischen Legierung aus Gold und Zinn gebildet. Die zweite Kontaktschicht weist beispielsweise einen mehrlagigen Schichtaufbau aus unterschiedlichen Metallen und/oder Metalllegierungen auf.
Alternativ ist die zweite Kontaktschicht beispielsweise mit einer gesinterten Metallverbindung gebildet. Die gesinterte Metallverbindung umfasst insbesondere Silber. Eine gesinterte Metallverbindung erzeugt beispielsweise bereits bei 150°C eine poröse, metallische Verbindung. Derart niedrige Temperaturen reduzieren vorteilhaft die thermische Belastung für die Verbindungsschicht und die Halbleiterchips.
Vor dem Verbindungsvorgang wird insbesondere ein Flussmittel, beispielsweise Glykol, zwischen den Anschlussträger und die Hilfsträger-Chip-Einheit eingebracht. Das Flussmittel sorgt insbesondere für ein Einschwimmen der Hilfsträger-Chip- Einheit auf dem Anschlussträger. Vorteilhaft ist somit eine exakte Positionierung der Hilfsträger-Chip-Einheit auf dem Anschlussträger vereinfacht. Das Flussmittel wird anschließend bei einer erhöhten Temperatur abgedampft, die jedoch noch unterhalb des Schmelzpunktes der zweiten Kontaktschicht liegt. Anschließend erfolgt ein weiteres Aufheizen auf eine Temperatur oberhalb des Schmelzpunktes der zweiten Kontaktschicht zur Verbindung der Hilfsträger-Chip- Einheit mit dem Anschlussträger.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen ist die Oberflächenspannung der zweiten Kontaktschicht größer als die Oberflächenspannung des Materials der Verbindungsschicht. Eine größere Oberflächenspannung des Materials der zweiten Kontaktschicht verhindert vorteilhaft ein eventuelles Abknicken der elektrischen Anschlussstrukturen des Halbleiterchips. Beispielsweise würde eine Anschlussstruktur des Halbleiterchips, auf dessen Oberseite das aufschmelzende Verbindungsmaterial angeordnet ist und an dessen Unterseite das aufschmelzende Material der zweiten Kontaktschicht angeordnet ist, somit in Summe lediglich eine in Richtung der zweiten Kontaktschicht gerichtete Kraft erfahren. Folglich sind eine unerwünschte Verformung und/oder eine mechanische Beschädigung der Anschlussstruktur vorteilhaft vermieden.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen findet das Anordnen der Hilfsträger-Chip-Einheiten an den Anschlussträger bei einer Temperatur zwischen 200°C und 300°C statt. Innerhalb dieses Temperaturbereichs ist vorteilhaft ein vollständiges Aufschmelzen des Materials der zweiten Kontaktschicht bei gleichzeitiger Vermeidung einer Beschädigung des Materials der Verbindungsschicht möglich.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen umfasst das Entfernen des Hilfsträgerteils einen Laser-Lift-Off-, Ätz-, Abhebe- oder Abscher-Verfahrensschritt.
Mechanische Verfahren, wie beispielsweise Abheben oder Abscheren, sind vorteilhaft besonders schnell ausführbar, wodurch eine geringe Taktzeit ermöglicht ist. Nachteilig ist eine erhöhte mechanische Belastung der Halbleiterchips bei der mechanischen Entfernung der Hilfsträgerteile. Für ein Laser-Lift-Off-Verfahren ist ein für die verwendete Laserstrahlung durchlässiger Hilfsträger vorteilhaft. Vorteilhaft ist ein Ätzprozess besonders schonend zu den Oberflächen der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des Verfahrens oder einer der vorab beschriebenen Ausführungsformen werden Reste der Verbindungsschicht mittels eines Lösungsmittels oder mittels einer Plasmareinigung entfernt. Eine Plasmareinigung erfolgt beispielsweise unter Einsatz eines Sauerstoff- Plasmas. Eine besonders saubere Oberfläche des Halbleiterchips ist vorteilhaft zur Anordnung von nachfolgenden optischen Elementen auf dem Halbleiterchip.
Des Weiteren wird ein optoelektronisches Halbleiterbauelement angegeben. Das optoelektronische Halbleiterbauelement wird insbesondere mit dem hier beschriebenen Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements hergestellt. Das heißt, sämtliche für das optoelektronische Halbleiterbauelement offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements umfasst das Halbleiterbauelement einen Anschlussträger . Der Anschlussträger ist insbesondere zur späteren Montage des optoelektronischen Halbleiterbauelements auf beispielsweise einer Leiterplatte vorgesehen.
Insbesondere wird der Halbleiterchip mittels des Anschlussträgers mit elektrischer Energie versorgt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen umfasst das optoelektronische Halbleiterbauelement einen trägerlosen Halbleiterchip, der eine erste Anschlussstruktur, eine zweite Anschlussstruktur und einen Halbleiterkörper, umfassend einen ersten Halbleiterbereich eines ersten Leitungstyps, einen zweiten Halbleiterbereich eines zweiten Leitungstyps und einen aktiven Bereich, der zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich angeordnet ist, aufweist.
Die erste und zweite Anschlussstruktur sind insbesondere zur Versorgung des ersten Halbleiterbereichs und des zweiten Halbleiterbereichs mit einer elektrischen Versorgungsspannung vorgesehen. Die Anschlussstrukturen sind beispielsweise mit einem Metall oder einer Metalllegierung gebildet.
Bevorzugt umfasst der Halbleiterkörper ausschließlich einen ersten und einen zweiten Halbleiterbereich und einen zwischen den Halbleiterbereichen angeordneten aktiven Bereich. Der aktive Bereich umfasst beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine EinfachquantentopfStruktur (SQW, single quantum well) oder eine MehrfachquantentopfStruktur (MQW, multi quantum well) zur Strahlungserzeugung und/oder Detektion.
Bevorzugt umfasst der Halbleiterkörper eine Auskoppelfläche, die zur Auskopplung von in dem aktiven Bereich erzeugter elektromagnetischer Strahlung vorgesehen ist und/oder die zur Einkopplung von elektromagnetischer Strahlung in den Halbleiterkörper vorgesehen ist, die in dem aktiven Bereich detektiert wird. Die Auskoppelfläche ist insbesondere aufgeraut, um einen Wellenleitereffekt in dem Halbleiterkörper zu vermindern. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen ist die erste Anschlussstruktur elektrisch leitend mit dem ersten Halbleiterbereich verbunden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen ist die zweite Anschlussstruktur elektrisch leitend mit dem zweiten Halbleiterbereich verbunden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen ist der Halbleiterchip mittels einer zweiten Kontaktschicht mit dem Anschlussträger verbunden. Die zweite Kontaktschicht ist beispielsweise mit einer Legierung aus Gold und Zinn gebildet. Bevorzugt ist die zweite Kontaktschicht mit einer eutektischen Legierung gebildet.
Insbesondere befinden sich zwischen dem Halbleiterkörper und dem Anschlussträger lediglich die erste und zweite Anschlussstruktur, die voneinander beispielsweise mittels einer dielektrischen Schicht elektrisch isoliert sind und die zum elektrischen Anschluss des ersten und zweiten Halbleiterbereichs dienen, und eine zweite Kontaktschicht zum mechanischen und elektrischen Anschluss des Halbleiterchips an den Anschlussträger.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen ist zumindest eine der Anschlussstrukturen über die gesamte Querschnittsfläche des Halbleiterkörpers, welche parallel zu seiner Haupterstreckungsrichtung liegt, in Kontakt mit dem Anschlussträger. Ein möglichst vollflächiger Kontakt der Anschlussstrukturen mit dem Anschlussträger ermöglicht einen besonders niedrigen elektrischen und thermischen Widerstand zwischen dem Halbleiterkörper und dem Anschlussträger . Folglich ist eine besonders gute und gleichmäßige Entwärmung der gesamten Querschnittsfläche des Halbleiterkörpers über den Anschlussträger ermöglicht. Zusätzlich ist ein elektrischer Widerstand zwischen dem Anschlussträger und dem Halbleiterkörper vorteilhaft vermindert. Ein vollflächiger Kontakt ist hier und im Folgenden auch durch eine Anschlussstruktur gegeben, die aufgrund einer Herstellungstoleranz geringfügige versehentliche Lufteinschlüsse aufweist. Bevorzugt ist zumindest 95% der Querschnittsfläche der Anschlussstruktur in direktem Kontakt mit dem Halbleiterkörper.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen ist der Halbleiterchip auf der dem Anschlussträger abgewandten Seite ein optisches Element nachgeordnet, das für die elektromagnetische Strahlung durchlässig ist. Das optische Element ist beispielsweise ein mit Glas oder Saphir gebildeter Körper, der den Halbleiterchip vor Umwelteinflüssen schützt. Beispielsweise ist der Halbleiterchip so vor Feuchtigkeit und/oder der Einwirkung von Sauerstoff aus der Atmosphäre geschützt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen umfasst das optische Element ein Wellenlängenkonversionsmaterial . Ein
Wellenlängenkonversionsmaterial ist dazu eingerichtet, elektromagnetische Strahlung einer ersten Wellenlänge zu elektromagnetischer Strahlung einer zweiten Wellenlänge zu konvertieren, wobei die zweite Wellenlänge von der ersten Wellenlänge verschieden ist. Das
Wellenlängenkonversionsmaterial ist beispielsweise als eine Vielzahl von Partikeln in einer strahlungsdurchlässigen Matrix eingebettet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen beträgt eine Dicke des Halbleiterkörpers weniger als 10 gm, bevorzugt weniger als 5 gm. Die Dicke des Halbleiterkörpers entspricht seiner Ausdehnung senkrecht zu seiner Haupterstreckungsrichtung. Der Halbleiterkörper umfasst insbesondere lediglich die epitaktisch gewachsenen Bereiche und insbesondere kein Aufwachssubstrat. Ein dünner Halbleiterkörper ist besonders gut zu entwärmen und weist einen besonders geringen elektrischen Anschlusswiderstand auf. Dadurch ist vorteilhaft ein optoelektronisches Halbleiterbauelement mit einer besonders hohen Leuchtdichte realisierbar .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen weist zumindest eine der
Anschlussstrukturen eine Dicke von mindestens 1 gm auf. Die Dicke der Anschlussstruktur entspricht ihrer Ausdehnung senkrecht zu ihrer Haupterstreckungsrichtung. Eine dickere Anschlussstruktur erhöht vorteilhaft die mechanische Stabilität der Anschlussstruktur bei der Montage auf dem Anschlussträger .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen überragt zumindest eine der Anschlussstrukturen den Halbleiterkörper lateral. Die laterale Richtung verläuft in Richtung der Haupterstreckungsrichtung des Halbleiterkörpers. Beispielsweise ist an einer Seite des Halbleiterkörpers ein Bondpad zur Kontaktierung einer der Anschlussstrukturen herausgeführt. Somit ist eine besonders einfache elektrische Kontaktierung ermöglicht.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauelements oder einer der vorab beschriebenen Ausführungsformen erstreckt sich zumindest eine der Anschlussstrukturen über die gesamte Querschnittsfläche des Halbleiterkörpers, welcher parallel zu seiner
Haupterstreckungsrichtung liegt. Eine vollflächige Anordnung einer Anschlussstruktur ermöglicht einen vorteilhaft besonders niedrigen thermischen und elektrischen Widerstand zum Anschluss des optoelektronischen Halbleiterbauelements an den dafür vorgesehenen Anschlussträger.
Ein hier beschriebenes optoelektronisches
Halbleiterbauelement eignet sich insbesondere zum Einsatz als Hochleistungsleuchtdiode, beispielsweise zur Verwendung in einem Automobilscheinwerfer.
Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des optoelektronischen Halbleiterbauelements ergeben sich aus den folgenden, im Zusammenhang mit den in den Figuren dargestellten, Ausführungsbeispielen.
Es zeigen:
Figuren 1A bis 1K schematische Schnittansichten eines hier beschriebenen optoelektronischen Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel in verschiedenen Stadien eines Verfahrens zu seiner Herstellung,
Figur 2A eine schematische Schnittansicht einer hier beschriebenen Hilfsträger-Chip-Einheit gemäß einem ersten Ausführungsbeispiel,
Figur 2B eine schematische Schnittansicht einer hier beschriebenen Hilfsträger-Chip-Einheit gemäß einem zweiten Ausführungsbeispiel,
Figur 2C eine schematische Schnittansicht einer hier beschriebenen Hilfsträger-Chip-Einheit gemäß einem dritten Ausführungsbeispiel,
Figuren 3A bis 3D schematische Schnittansichten eines hier beschriebenen optoelektronischen Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel in verschiedenen Stadien eines Verfahrens zu seiner Herstellung,
Figur 4 eine schematische Schnittansicht eines hier beschriebenen optoelektronischen Halbleiterbauelements gemäß einem dritten Ausführungsbeispiel,
Figur 5 eine schematische Schnittansicht eines hier beschriebenen optoelektronischen Halbleiterbauelements gemäß einem vierten Ausführungsbeispiel, Figur 6 eine schematische Schnittansicht eines hier beschriebenen optoelektronischen Halbleiterbauelements gemäß einem fünften Ausführungsbeispiel, und
Figur 7 eine schematische Schnittansicht einer hier beschriebenen Hilfsträger-Chip-Einheit gemäß einem ersten Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Bei dem in Figur 1A gezeigten Schritt wird ein Träger 50 mit einer Mehrzahl von Halbleiterchips 10 bereitgestellt. Der Träger 50 ist mit Silizium gebildet.
Die Halbleiterchips 10 sind an einer gemeinsamen Seite des Trägers 50 angeordnet. Die Halbleiterchips 10 sind mittels einer ersten Kontaktschicht 71 an dem Träger 50 befestigt. Ferner ist ein Hilfsträger 60 und eine auf den Hilfsträger 60 angeordnete Verbindungsschicht 40 bereitgestellt. Die Verbindungsschicht 40 umfasst ein thermoplastisches Material, beispielweise ein Polymer. Der Hilfsträger 60 ist mit beispielweise Glas oder Saphir gebildet. Der Hilfsträger 60 ist bevorzugt durchlässig für elektromagnetische Strahlung im sichtbaren Wellenlängenbereich. Bei dem in Figur 1B gezeigten Schritt wird der Träger 50 mit einer Mehrzahl von Halbleiterchips 10 an dem Hilfsträger 60 und der Verbindungsschicht 40 angeordnet. In einem weiteren Verfahrensschritt erfolgt ein Erhitzen der Verbindungsschicht 40 auf eine Temperatur oberhalb ihrer Glasübergangstemperatur . Dadurch erweicht die Verbindungsschicht 40 und wird einfacher verformbar.
Bei dem in Figur IC gezeigten Schritt ist die erhitzte Verbindungsschicht 40 in Zwischenräume zwischen die Halbleiterchips 10 eingedrungen. Die Halbleiterchips 10 sind insbesondere vollständig von dem Material der Verbindungsschicht 40 umschlossen.
Bevorzugt wird dieser Schritt des Verfahrens unter einer Vakuumatmosphäre ausgeführt. Dadurch werden vorteilhaft die Bildung von Luftblasen und die Entstehung von Hohlräumen in der Verbindungsschicht 40 vermieden. Folglich ist eine besonders gute Umhüllung der Halbleiterchips 10 mit dem Material der Verbindungsschicht 40 gewährleistet.
Bei dem in Figur ID gezeigten Schritt ist der Träger 50 vollständig von den Halbleiterchips 10 entfernt. Die Entfernung des Trägers 50 erfolgt beispielsweise mechanisch abrasiv, insbesondere mittels Schleifen. Rückstände des Trägers 50 werden insbesondere mittels einer Ätzlösung entfernt. Auch die erste Kontaktschicht 71, die zur Befestigung der Halbleiterchips 10 an dem Träger 50 vorgesehen war, wird entfernt. Folglich wird eine zweite Kontaktschicht 72 auf einer dem Hilfsträger 60 abgewandten Seite der Halbleiterchips 10 freigelegt. Alternativ wird die zweite Kontaktschicht 72 an Stelle der ersten Kontaktschicht 71 auf den Halbleiterchips 10 aufgebracht. Bei dem in Figur IE gezeigten Schritt werden Ausnehmungen 41 in der Verbindungsschicht 40 erzeugt. Die Ausnehmungen 41 werden jeweils zwischen benachbarten Halbleiterchips 10 angeordnet und erstrecken sich von einer dem Hilfsträger 60 abgewandten Seite der Verbindungsschicht 40 vollständig durch die Verbindungsschicht 40 bis zum Hilfsträger 60. Beispielsweise werden die Ausnehmungen 41 mittels eines Sägeprozesses erzeugt. Die Ausnehmungen 41 stellen beispielsweise Bruchkerben für einen nachfolgenden Vereinzelungsschritt dar, sofern sie sich zumindest teilweise bis in den Hilfsträger 60 erstrecken.
Bei dem in Figur 1F gezeigten Stadium ist der Hilfsträger 60 in eine Mehrzahl von Hilfsträger-Chip-Einheiten 2 vereinzelt. Jede Hilfsträger-Chip-Einheit 2 umfasst einen Halbleiterchip 10 und ein Hilfsträgerteil 61. Die Vereinzelung des Hilfsträgers 60 in die Hilfsträgerteile 61 erfolgt mittels Brechen an den durch die Ausnehmungen 41 vorgegebenen Bruchstellen oder mittels Sägen.
Bei dem in Figur IG gezeigten Schritt wird die Hilfsträger- Chip-Einheit 2 mittels der zweiten Kontaktschicht 72 auf einem Anschlussträger 30 angeordnet. Die zweite Kontaktschicht 72 umfasst insbesondere eine eutektische Legierung von Gold und Zinn. Der Halbleiterchip 10 umfasst ferner eine erste Anschlussstruktur 201 und eine zweite Anschlussstruktur 202. Die erste Anschlussstruktur 201 ist zwischen der zweiten Kontaktschicht 72 und den Halbleiterschichten angeordnet und in dieser Figur nicht dargestellt. Die zweite Anschlussstruktur 202 ist seitlich angeordnet und in der Verbindungsschicht 40 eingebettet. Der Anschlussträger 30 ist mit Aluminiumnitrid gebildet. Ferner umfasst der Anschlussträger 30 Kontaktstrukturen 31 zur elektrischen Kontaktierung. Die Kontaktstrukturen 31 sind mit Kupfer gebildet. Zur einfacheren Positionierung der Hilfsträger-Chip-Einheit 2 auf dem Anschlussträger 30 ist auf den Anschlussträger 30 ein Flussmittel 90 aufgebracht. Das Flussmittel 90 weist beispielsweise Glykol auf.
Bei dem in Figur 1H gezeigten Schritt erfolgt eine Justage der Hilfsträger-Chip-Einheit 2 auf dem Anschlussträger 30 vor einer Anordnung der Hilfsträger-Chip-Einheiten (2) an den Anschlussträger (30). Das Flussmittel 90 ermöglicht ein Einschwimmen der Hilfsträger-Chip-Einheit 2 auf dem Anschlussträger 30. Mit anderen Worten, die Hilfsträger-Chip- Einheit 2 ist frei beweglich auf dem Anschlussträger 30, solange sich das Flussmittel 90 noch zwischen der Hilfsträger-Chip-Einheit 2 und dem Anschlussträger 30 befindet. In einem weiteren Verfahrensschritt erfolgt ein Abdampfen des Flussmittels 90, bei einer Temperatur, die unterhalb der Schmelztemperatur der zweiten Kontaktschicht 72 liegt.
Bei dem in Figur II gezeigten Stadium ist das Flussmittel 90 vollständig abgedampft und mittels einer Temperaturerhöhung auf über 280° C ist ein Aufschmelzen des Materials der zweiten Kontaktschicht 72 erfolgt. Der Anschlussträger 30 ist nun mit der Hilfsträger-Chip-Einheit 2 zu einem optoelektronischen Halbleiterbauelement 1 verbunden. Die Oberflächenspannung des Materials der zweiten Kontaktschicht 72 ist größer als die Oberflächenspannung des Materials der Verbindungsschicht 40. Dadurch wirkt netto eine Kraft auf die zweite Anschlussstruktur 202, die in Richtung des Anschlussträgers 30 gerichtet ist. So ist ein Abknicken der zweiten Anschlussstruktur 202 in Richtung der Verbindungsschicht 40 vorteilhaft verhindert.
Bei dem in Figur 1J gezeigten Schritt wird der Hilfsträgerteil 61 von dem optoelektronischen Halbleiterbauelement 1 vollständig entfernt. Beispielsweise erfolgt das Entfernen des Hilfsträgerteils 61 mechanisch durch das Abscheren des Hilfsträgerteils 61 von der Verbindungsschicht 40. Die Verbindungsschicht 40 verbleibt dabei zunächst auf dem Halbleiterchip 10.
Bei dem in Figur 1K gezeigten Stadium ist die Verbindungsschicht 40 vollständig von dem Halbleiterchip 10 entfernt. Beispielsweise ist mittels eines Lösungsmittels die Verbindungsschicht 40 vollständig aufgelöst. Die dem Anschlussträger 30 abgewandte Oberfläche des Halbleiterchips 10 ist mittels einem Reinigungsprozess, beispielsweise einem Plasma-Ätz-Verfahren, vollständig frei von Rückständen der Verbindungsschicht 40. Dies ermöglicht vorteilhaft eine besonders einfache Nachordnung von optischen Elementen auf dem Halbleiterchip 10.
Bei dem in Figur 2A in schematischer Schnittansicht gezeigten Ausführungsbeispiel einer hier beschriebenen Hilfsträger- Chip-Einheit 2 weist die Verbindungsschicht 40 um den Halbleiterchip 10 Ausnehmungen 41 auf. Die Ausnehmungen 41 sind beispielsweise mittels eines Sägeprozesses oder durch Laserablation erzeugt. Die Ausnehmungen reichen zumindest bis in den Hilfsträger 60 und erstrecken sich teilweise in den Hilfsträger 60. Der Hilfsträger 60 wird somit mit einer mechanischen Schwachstelle versehen, die beispielsweise in einem Brechprozess zur Vereinzelung des Hilfsträgers 60 zu den Hilfsträgerteilen 61 genutzt wird. Bei dem in Figur 2B in schematischer Schnittansicht gezeigten Ausführungsbeispiel einer hier beschriebenen Hilfsträger- Chip-Einheit 2 weist die dargestellte Hilfsträger-Chip- Einheit 2 keine Ausnehmungen 41 auf. Beispielsweise wurde diese Hilfsträger-Chip-Einheit 2 mittels eines einzigen Verfahrensschrittes mit einem Sägeverfahren durchtrennt. Die Säge durchtrennte dabei den Hilfsträger 60 und die Verbindungsschicht 40 in einem Schritt vollständig.
Bei dem in Figur 2C in schematischer Schnittansicht gezeigten Ausführungsbeispiel einer hier beschriebenen Hilfsträger- Chip-Einheit 2 erfolgt ein erster Sägeprozess von der dem Hilfsträger 60 zugewandten Seite der Hilfsträger-Chip-Einheit 2 und ein zweiter Sägeprozess erfolgt von der dem Hilfsträger 60 gegenüberliegenden Seite der Hilfsträger-Chip-Einheit 2 zur Vereinzelung des Hilfsträger 60 zu Hilfsträgerteilen 61. Vorteilhaft ist eine Schnittbreite der Sägeprozesse variabel. So wird in dem ersten Sägeprozess ein breiterer Schnitt toleriert als in dem zweiten Sägeprozess.
Bei dem in Figur 3A gezeigten Schritt erfolgt ein Entfernen des Hilfsträgerteils 61 mittels mechanischem Abheben. Die Richtung, in der eine Kraft auf das Hilfsträgerteil 61 ausgeübt wird ist mit einem Pfeil dargestellt. Dabei wird die Verbindungsschicht 40 zunächst auf eine Temperatur oberhalb ihrer Glasübergangstemperatur erwärmt, um eine verminderte Haftung zwischen dem Hilfsträgerteil 61 und der Verbindungsschicht 40 herbeizuführen. Vorteilhaft erfolgt somit die Entfernung des Hilfsträgerteils 61 besonders schnell und kostengünstig. Nachteilig ist der Halbleiterchip 10, in Abhängigkeit der Temperatur, einer hohen mechanischen Belastung ausgesetzt. Bei dem in Figur 3B gezeigten Schritt erfolgt ein Entfernen des Hilfsträgerteils 61 mittels mechanischem Abscheren. Bei dem Abscher-Verfahren erfolgt die Entfernung des Hilfsträgerteils 61 durch das Aufbringen einer Kraft auf eine Seitenfläche des Hilfsträgerteils 61. Die Richtung, in der eine Kraft auf das Hilfsträgerteil 61 ausgeübt wird ist mit einem Pfeil dargestellt. Bevorzugt wird die
Verbindungsschicht 40 vor dem Aufbringen der Kraft auf eine Temperatur oberhalb ihrer Glasübergangstemperatur erhitzt, um eine verminderte Haftung zwischen dem Hilfsträgerteil 61 und der Verbindungsschicht 40 herbeizuführen. Die Verbindungsschicht 40 verbleibt größtenteils auf dem Halbleiterchip 10.
Bei dem in Figur 3C gezeigten Schritt erfolgt ein Entfernen des Hilfsträgerteils 61 mittels Laser-Lift-Off. Bei dem Laser-Lift-Off-Verfahren wird die Haftung zwischen der Verbindungsschicht 40 und dem Hilfsträgerteil 61 mittels einer Laserstrahlung vermindert oder aufgehoben. Beispielsweise wird zumindest ein Teil der Verbindungsschicht 40 mittels der Laserstrahlung aufgeschmolzen oder verdampft. Der Laserstrahl dringt durch das strahlungsdurchlässige Hilfsträgerteil 61 bis zur Verbindungsschicht 40 ein. Mit anderen Worten, der Hilfsträgerteil 61 ist bevorzugt für die Laserstrahlung strahlungsdurchlässig ausgeführt.
Bei dem in Figur 3D gezeigten Schritt erfolgt ein Entfernen des Hilfsträgerteils 61 mittels eines Lösungsmittels. Mittels eines chemischen Lösungsmittels wird die Verbindungsschicht 40 vollständig aufgelöst. Das Lösungsmittel dringt von den Seitenflächen der Verbindungsschicht 40 zur Mitte des Halbleiterchips 10 vor. Je nach lateraler Ausdehnung des Halbleiterchips 10 ist somit ein erhöhter Zeitaufwand für die Entfernung der Verbindungsschicht 40 notwendig. Vorteilhaft erfolgt so die Entfernung der Verbindungsschicht 40 und des Hilfsträgerteils 61 besonders schonend für den Halbleiterchip 10. Ein weiterer Verfahrensschritt zur Entfernung der Verbindungsschicht 40 kann somit wesentlich verkürzt werden oder entfällt vorteilhaft vollständig.
Bei dem in Figur 4 in einer Schnittansicht gezeigten Ausführungsbeispiel umfasst das optoelektronische Halbleiterbauelements 1 einen auf einem Anschlussträger 30 angeordneten Halbleiterchip 10, und eine seitlich daneben angeordnete Schutzdiode 101. Die Schutzdiode 101 ist ebenfalls auf dem Anschlussträger 30 angeordnet und erfüllt die Funktion einer ESD-Schutzdiode. Die Schutzdiode 101 schützt somit den Halbleiterchip 10 vor Beschädigungen durch elektrostatische Entladungen.
Bei dem in Figur 5 in einer Schnittansicht gezeigten Ausführungsbeispiel ist ein optisches Element 80 an dem Halbleiterchip 1 angeordnet. Das hier dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in Figur 4 dargestellten dritten Ausführungsbeispiel eines optoelektronischen Halbleiterbauelements 1. Das optische Element 80 ist auf der dem Anschlussträger 30 abgewandten Seite des Halbleiterchips 10 angeordnet. Das optische Element 80 ist strahlungsdurchlässig ausgeführt und beinhaltet beispielsweise ein Wellenlängenkonversionsmaterial.
Ferner sind der Halbleiterchip 10 und das optische Element 80 von einem Formkörper 301 umgeben. Der Formkörper 301 schließt bündig mit der dem Anschlussträger 30 abgewandten Seite des optischen Elements 80 ab. Der Formkörper 301 ist beispielsweise mit einem Polymer gebildet, das ein weißes Füllmaterial aufweist. Beispielsweise ist der Formkörper 301 mit einem Silikon gebildet, in das Partikel von Titandioxid eingebracht sind. Seitlich aus dem Halbleiterchip 10 oder dem optischen Schutzelement 80 austretende elektromagnetische Strahlung wird zumindest teilweise von dem Formkörper 301 zurückreflektiert. Ferner bietet der Formkörper 301 auch einen Schutz für den Halbleiterchip 10 vor mechanischen Einflüssen und/oder vor chemischen Einflüssen aus der Umgebungsatmosphäre .
Bei dem in Figur 6 in einer Schnittansicht gezeigten Ausführungsbeispiels eines optoelektronischen
Halbleiterbauelements 1 ist eine zweite Anschlussstruktur 202 auf einer einem Anschlussträger 30 abgewandten Seite eines Halbleiterchips 10 angeordnet. Bei dieser mechanisch stabileren Ausführung der zweiten Anschlussstruktur 202 ist die Oberflächenspannung des Materials der zweiten Kontaktschicht 72 gegenüber der Oberflächenspannung des Materials der Verbindungsschicht 40 weitgehend irrelevant.
Bei dem in Figur 7 in einer Schnittansicht gezeigten Ausführungsbeispiel einer hier beschriebenen Hilfsträger- Chip-Einheit 2, umfasst die Hilfsträger-Chip-Einheit 2 ein Hilfsträgerteil 61 und einen Halbleiterchip 10. Der Halbleiterchip 10 teilt sich auf in eine Mehrzahl von Halbleiterschichten, die in einem Halbleiterkörper 100 vereint sind. Der Halbleiterkörper 100 besteht aus einem ersten Halbleiterbereich 1001, einem zweiten Halbleiterbereich 1002 und einem zwischen dem ersten Halbleiterbereich 1001 und dem zweiten Halbleiterbereich 1002 angeordneten aktiven Bereich 1003. Der aktive Bereich 1003 umfasst einen pn-Übergang und ist zur Emission und/oder Detektion von elektromagnetischer Strahlung vorgesehen. Zwischen dem Halbleiterkörper 100 und den Anschlussstrukturen 201, 202 ist insbesondere kein Aufwachssubstrat und/oder ein Trägerkörper angeordnet.
Der Halbleiterkörper 100 ist mittels einer Verbindungsschicht 40 mit dem Hilfsträgerteil 61 mechanisch verbunden. An der dem Hilfsträgerteil 61 abgewandten Seite des Halbleiterkörpers 100 befinden sich eine erste Anschlussstruktur 201, eine zweite Anschlussstruktur 202 und eine dielektrische Schicht 203. Die dielektrische Schicht 203 ist mit einem elektrisch isolierenden Material gebildet und isoliert die erste Anschlussstruktur 201 von der zweiten Anschlussstruktur 202. Beispielsweise ist die dielektrische Schicht 203 mit Siliziumdioxid gebildet. Die erste Anschlussstruktur 201 und die zweite Anschlussstruktur 202 weisen jeweils eine Dicke 200X auf. Die Dicke 200X der Anschlussstrukturen 201, 202 beträgt bevorzugt mehr als 1 pm. Damit ist eine mechanische Stabilität der Anschlussstrukturen 201, 202 vorteilhaft erhöht. Der Halbleiterkörper 100 bildet zusammen mit den Anschlussstrukturen 201, 202 und der dielektrischen Schicht 203 einen Halbleiterchip 10.
Der Halbleiterkörper 100 weist ferner auf der den Anschlussstrukturen 201, 202 abgewandten Seite eine Auskoppelfläche 100A auf. Die Auskoppelfläche 100A ist aufgeraut und zur Auskopplung von zumindest einem Großteil der in dem aktiven Bereich 1003 erzeugten elektromagnetischen Strahlung vorgesehen. Der Halbleiterkörper 100 weist eine Dicke 100X auf. Die Dicke 100X des Halbleiterkörpers 100 entspricht einer Ausdehnung senkrecht zu seiner Haupterstreckungsrichtung. Bevorzugt beträgt die Dicke 100X des Halbleiterkörpers 100 weniger als 10 pm. Vorteilhaft ist somit ein besonders geringer Abstand des aktiven Bereichs 1003 zu den Anschlussstrukturen 201, 202 realisierbar, die als Wärmesenken dienen. Ferner ist es besonders vorteilhaft, die dielektrische Schicht 203 besonders dünn auszuführen, um eine gute Wärmeableitung aus der zweiten Anschlussstruktur 202 zu ermöglichen und um somit eine besonders gute Entwärmung des Halbleiterkörpers 10 zu erreichen.
Auf der vom Hilfsträgerteil 61 abgewandten Seite des Halbleiterbereichs 100 ist eine zweite Kontaktschicht 72 angeordnet. Die zweite Kontaktschicht 72 ist mit einer eutektischen Legierung aus Gold und Zinn gebildet und dient insbesondere zur Befestigung der Hilfsträger-Chip-Einheit 2 an einem Anschlussträger 30. Die zweite Kontaktschicht 72 ist bereits auch in anderen Figuren und Ausführungsformen in dem Halbleiterchip 10 enthalten, jedoch aus Gründen der besseren Darstellbarkeit nicht in jeder Figur gezeigt.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal, sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019129327.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugszeichenliste
1 Optoelektronisches Halbleiterbauelement
2 Hilfsträger-Chip-Einheit
10 Halbleiterchip
100 Halbleiterkörper
101 Schutzdiode
100X Dicke des Halbleiterkörpers
100A Auskoppelfläche
1001 erster Halbleiterbereich
1002 zweiter Halbleiterbereich
1003 aktiver Bereich
201 erste Anschlussstruktur
202 zweite Anschlussstruktur
203 dielektrische Schicht
200X Dicke der Anschlussstruktur
30 Anschlussträger
31 Kontaktstruktur
301 Formkörper
40 Verbindungsschicht
41 Ausnehmung
50 Träger
60 Hilfsträger
61 Hilfsträgerteil
71 erste Kontaktschicht
72 zweite Kontaktschicht
80 optisches Element
90 Flussmittel

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) aufweisend die folgenden Schritte:
A) Bereitstellen einer Mehrzahl von Halbleiterchips (10), die an einem Träger (50) angeordnet sind,
B) Anordnen eines Hilfsträgers (60) auf den von dem Träger (50) abgewandten Seiten der Halbleiterchips (10),
C) Entfernen des Trägers (50),
D) Vereinzeln des Hilfsträgers (60) zwischen den Halbleiterchips (10) zu Hilfsträger-Chip-Einheiten (2), die jeweils mindestens einen Halbleiterchip (10) und ein an diesen angrenzendes Hilfsträgerteil (61) aufweisen,
E) Anordnen der Hilfsträger-Chip-Einheiten (2) an jeweils einen Anschlussträger (30), und
F) Entfernen jeweils eines Hilfsträgerteils (61) von jeweils einer Hilfsträger-Chip-Einheit (2).
2. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß Anspruch 1, wobei die Halbleiterchips (10) vor dem Schritt A) jeweils mit elektrischen Anschlussstrukturen (201, 202) versehen werden.
3. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei die Halbleiterchips (10) vor dem Schritt A) mittels einer ersten Kontaktschicht (71) an dem Träger (50) angeordnet werden.
4. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei der Hilfsträger (60) mittels Aufschmelzen einer thermoplastischen Verbindungsschicht (40) mit den Halbleiterchips (10) verbunden wird.
5. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei Schritt B) unter einer Vakuumatmosphäre erfolgt.
6. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei das Vereinzeln des Hilfsträgers (60) mittels Sägen oder mittels Sägen oder Ritzen und Brechen erfolgt.
7. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei das Anordnen der Hilfsträger-Chip-Einheiten (2) an den Anschlussträger (30) mittels einer zweiten Kontaktschicht (72) erfolgt.
8. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß den Ansprüchen 4 und 7, wobei die Oberflächenspannung der zweiten Kontaktschicht (72) größer ist als die Oberflächenspannung des Materials der Verbindungsschicht (40).
9. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der Ansprüche 7 und 8, wobei das Anordnen der Hilfsträger-Chip-Einheiten (2) an den Anschlussträger (30)bei Temperaturen zwischen 200°C und 300°C stattfindet .
10. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß einem der vorhergehenden Ansprüche, wobei das Entfernen des Hilfsträgerteils (61) einen Laser- Lift-Off-, Ätz-, Abhebe- oder Abscher-Verfahrensschritt umfasst .
11. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (1) gemäß Anspruch 10, wobei Reste der Verbindungsschicht (40) mittels eines Lösungsmittels oder mittels einer Plasmareinigung entfernt werden.
12. Optoelektronisches Halbleiterbauelement (1), umfassend einen Anschlussträger (30) und einen trägerlosen Halbleiterchip (10), aufweisend eine erste Anschlussstruktur (201), eine zweite Anschlussstruktur (202) und einen Halbleiterkörper (100), umfassend einen ersten Halbleiterbereich (1001) eines ersten Leitungstyps, einen zweiten Halbleiterbereich (1002) eines zweiten Leitungstyps und einen aktiven Bereich (1003), der zwischen dem ersten Halbleiterbereich (1001) und dem zweiten Halbleiterbereich (1002) angeordnet ist und zur Emission und/oder Detektion von elektromagnetischer Strahlung eingerichtet ist, wobei
- die erste Anschlussstruktur (201) elektrisch leitend mit dem ersten Halbleiterbereich (1001) verbunden ist,
- die zweite Anschlussstruktur (202) elektrisch leitend mit dem zweiten Halbleiterbereich (1002) verbunden ist,
- der Halbleiterchip (10) mittels einer zweiten Kontaktschicht (72) mit dem Anschlussträger (30) verbunden ist.
13. Optoelektronisches Halbleiterbauelement (1) gemäß Anspruch 12, bei dem zumindest eine der Anschlussstrukturen (201, 202) über die gesamte Querschnittsfläche des Halbleiterkörpers (100), welche parallel zu seiner Haupterstreckungsrichtung liegt, in Kontakt mit dem Anschlussträger (30) ist.
14. Optoelektronisches Halbleiterbauelement (1) gemäß einem der Ansprüche 12 und 13, bei dem dem Halbleiterchip (10) auf der dem Anschlussträger (30) abgewandten Seite ein optisches Element (80) nachgeordnet ist, das für die elektromagnetische Strahlung durchlässig ist.
15. Optoelektronisches Halbleiterbauelement (1) gemäß Anspruch 14, bei dem das optische Element ein Wellenlängenkonversionsmaterial umfasst.
16. Optoelektronisches Halbleiterbauelement (1) gemäß einem der Ansprüche 12 bis 15, bei dem eine Dicke (100X) des Halbleiterkörpers (100) weniger als 10 gm, bevorzugt weniger als 5 gm beträgt.
17. Optoelektronisches Halbleiterbauelement (1) gemäß einem der Ansprüche 12 bis 16, bei dem zumindest eine der Anschlussstrukturen (201, 202) eine Dicke (200X) von mindestens 1 pm aufweist.
18. Optoelektronisches Halbleiterbauelement (1) gemäß einem der Ansprüche 12 bis 17, bei dem zumindest eine der Anschlussstrukturen (201, 202) den Halbleiterkörper (100) lateral überragt.
19. Optoelektronisches Halbleiterbauelement (1) gemäß einem der Ansprüche 12 bis 18, bei dem sich zumindest eine der Anschlussstrukturen (201, 202) über die gesamte Querschnittsfläche des
Halbleiterkörpers (100), welche parallel zu seiner Haupterstreckungsrichtung liegt, erstreckt.
PCT/EP2020/080046 2019-10-30 2020-10-26 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement WO2021083838A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080076102.5A CN114586183A (zh) 2019-10-30 2020-10-26 用于制造光电子半导体器件的方法和光电子半导体器件
US17/773,331 US20220376133A1 (en) 2019-10-30 2020-10-26 Method for Producing an Optoelectronic Semiconductor Component and Optoelectronic Semiconductor Component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019129327.8A DE102019129327A1 (de) 2019-10-30 2019-10-30 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102019129327.8 2019-10-30

Publications (1)

Publication Number Publication Date
WO2021083838A1 true WO2021083838A1 (de) 2021-05-06

Family

ID=73040047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/080046 WO2021083838A1 (de) 2019-10-30 2020-10-26 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Country Status (4)

Country Link
US (1) US20220376133A1 (de)
CN (1) CN114586183A (de)
DE (1) DE102019129327A1 (de)
WO (1) WO2021083838A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007051168A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines LED-Moduls und Modul
DE102009056386A1 (de) * 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102018115976A1 (de) * 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007051168A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines LED-Moduls und Modul
DE102009056386A1 (de) * 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
CN114586183A (zh) 2022-06-03
DE102019129327A1 (de) 2021-05-06
US20220376133A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112018005740B4 (de) Herstellung optoelektronischer Bauelemente und optoelektronisches Bauelement
EP2340568B1 (de) Optoelektronischer halbleiterkörper
DE102005041064A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010048159A1 (de) Leuchtdiodenchip
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015111558B4 (de) Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE10017336C2 (de) verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102008039790B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
WO2017012945A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
WO2021083838A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP1588409A1 (de) Dünnfilmhalbleiterbauelement und verfahren zu dessen herstel lung
DE102011077614B4 (de) Verfahren zur Herstellung einer Leuchtvorrichtung und Leuchtvorrichtung
DE102010032813A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008006757A1 (de) Oberflächenmontierbares Bauelement
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20800053

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20800053

Country of ref document: EP

Kind code of ref document: A1