WO2021064894A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2021064894A1
WO2021064894A1 PCT/JP2019/038920 JP2019038920W WO2021064894A1 WO 2021064894 A1 WO2021064894 A1 WO 2021064894A1 JP 2019038920 W JP2019038920 W JP 2019038920W WO 2021064894 A1 WO2021064894 A1 WO 2021064894A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
diode
drive transistor
display device
gate
Prior art date
Application number
PCT/JP2019/038920
Other languages
English (en)
French (fr)
Inventor
隆之 西山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/765,599 priority Critical patent/US11915647B2/en
Priority to PCT/JP2019/038920 priority patent/WO2021064894A1/ja
Priority to CN201980100804.XA priority patent/CN114467135A/zh
Publication of WO2021064894A1 publication Critical patent/WO2021064894A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Definitions

  • the present invention relates to a display device including a current-driven electro-optical element, and particularly to an active matrix type display device.
  • a current-driven organic EL element is well known as an electro-optical element that constitutes pixels arranged in a matrix.
  • a display with a built-in display device can be made larger and thinner, and attention has been paid to the vividness of the displayed image, and the development of a display device containing organic EL (Electro Luminescence) in pixels has been actively developed. It is done.
  • a current-driven electro-optical element is provided in each pixel together with a switch element such as a thin film transistor (TFT) that controls individually, and it is an active matrix type display device that controls the electro-optical element for each pixel.
  • a switch element such as a thin film transistor (TFT) that controls individually
  • TFT thin film transistor
  • the active matrix type display device can display a higher-definition image than the passive type display device.
  • connection line formed along the horizontal direction for each row, and a data line and a power supply line formed along the vertical direction for each column are provided.
  • Each pixel comprises an electro-optic element, a connecting transistor, a driving transistor and a capacitance.
  • Data can be written by turning on the connection transistor by applying a voltage to the connection line and charging the data voltage (data signal) on the data line to the capacitance. Then, the drive transistor is turned on by the data voltage charged in the capacitance, and the current from the power supply line is passed through the electro-optical element to cause the pixels to emit light.
  • the current value flowing through the organic EL element of each pixel is controlled by the voltage applied to the drive transistor, and light is emitted at a desired brightness of each pixel. Gradation expression is realized. Further, in order to display the organic EL display device with low brightness, it is necessary to reduce the current flowing through each organic EL element, so that the subthreshold region where the gate-source voltage of the drive transistor is equal to or less than the threshold value is used. It was.
  • the subthreshold characteristic of the drive transistor is a region where the current value changes sharply with a change in the gate voltage
  • the gate voltage difference for expressing the difference of one gradation is the step value of the data driver that supplies the data voltage. It was difficult to express good gradation. Further, there is a problem that the gradation expression for each pixel is affected by the variation in the characteristics of the drive transistor, and the gradation unevenness occurs.
  • the display device includes a display element that emits light when a current flows, a transistor that holds a data voltage, and one electrode of the transistor at the data gate.
  • the drive transistor to which the transistor is connected and the diode connection transistor connected between the source of the drive transistor and the display element are provided, and the source of the diode connection transistor is connected to the back gate of the drive transistor.
  • the channel length of the drive transistor is L 1
  • the channel length of the diode-connected transistor is L 2
  • the ratio of the channel width W to the channel length L in the drive transistor is (W / L) 1.
  • the relationship between the gate voltage and the current value in the subthreshold characteristics of the drive transistor is adjusted by the source potential of the diode-connected transistor input to the back gate of the drive transistor, and the current value due to the change in the gate voltage is adjusted.
  • the change becomes gradual. This makes it possible to reduce the influence of variations in the characteristics of the drive transistor and to realize good gradation expression even at low brightness.
  • the threshold value of the drive transistor becomes smaller than the threshold value of the diode-connected transistor, and the diode-connected transistor causes the source load on the drive transistor at low current.
  • the diode connection transistor is invalidated as a source load on the drive transistor.
  • the display device includes a display element that emits light when a current flows, a transistor that holds a data voltage, and one of the above-mentioned transistors in the data gate.
  • the drive transistor to which the electrode is connected and the diode connection transistor connected between the source of the drive transistor and the display element are provided, and the source of the diode connection transistor is the back of the drive transistor. It is connected to the gate, the channel capacitance of the drive transistor is (Cox) 1 , the channel capacitance of the diode-connected transistor is (Cox) 2, and the (channel capacitance / channel width / channel length) of the drive transistor is ().
  • the relationship between the gate voltage and the current value in the subthreshold characteristics of the drive transistor is adjusted by the source potential of the diode-connected transistor input to the back gate of the drive transistor, and the current value due to the change in the gate voltage is adjusted.
  • the change becomes gradual. This makes it possible to reduce the influence of variations in the characteristics of the drive transistor and to realize good gradation expression even at low brightness.
  • the threshold value of the drive transistor becomes smaller than the threshold value of the diode connection transistor, and the diode connection transistor is driven at a low current. While effective as a source load on the transistor, the diode-connected transistor is invalidated as a source load on the drive transistor at high currents. As a result, it is possible to prevent a large voltage width from being allocated to the high gradation region, and it is possible to suppress an increase in power consumption of the organic EL display device.
  • the display device includes a display element that emits light when a current flows, a transistor that holds a data voltage, and one of the above-mentioned transistors in the data gate.
  • the drive transistor to which the electrode is connected and the diode connection transistor connected between the source of the drive transistor and the display element are provided, and the source of the diode connection transistor is the back of the drive transistor. It is connected to a gate, and the channel of the drive transistor is made of an oxide semiconductor, and the channel of the diode-connected transistor is made of polysilicon.
  • Vth 1 when the threshold value in the drive transistor is Vth 1 and the threshold value in the diode connection transistor is Vth 2 .
  • Vth 1 ⁇ Vth 2 It can be configured to satisfy the relationship of.
  • the back gate of the diode-connected transistor can be configured to be connected to the source of the diode-connected transistor.
  • the back gate of the drive transistor and the back gate of the diode connection transistor are shared, and the common back gate is connected to the source of the diode connection transistor. be able to.
  • a plurality of the diode connection transistors are provided, and the source of the diode connection transistor closest to the display element can be connected to the back gate of the drive transistor.
  • a constant voltage power supply can be connected to the back gate of the diode connection transistor.
  • the constant voltage power supply can be configured to be a low level power supply.
  • the first gate insulating film in the data gate of the drive transistor and the second gate insulating film in the data gate of the diode-connected transistor are used.
  • the first gate insulating film in the data gate of the drive transistor and the second gate insulating film in the data gate of the diode-connected transistor are used.
  • the display device of the present invention can reduce the influence of variation in the characteristics of the drive transistor and can realize good gradation expression even at low brightness. Further, it is possible to prevent a large voltage width from being allocated to the high gradation region, and it is possible to suppress an increase in power consumption of the organic EL display device.
  • FIG. 1 It is a circuit diagram which shows one pixel of the organic EL display device (Example 1) in 1st Embodiment. It is a circuit diagram which shows 1 pixel of the organic EL display device which becomes the comparative example 1.
  • FIG. It is a graph which shows the relationship between the data voltage and the current input to the gate of the drive transistor about Comparative Examples 1 and 2 and Example 1. It is a Vgs (gate-source voltage) -gm (transmission conductance) graph in each of the drive transistor and the diode connection transistor of Example 1.
  • FIG. It is a top view which shows the structure of one pixel of Example 1.
  • FIG. 5 is a cross-sectional view showing the configuration of one pixel of the first embodiment, and is a cross-sectional view taken along the line AA of FIG. It is an Id (drain current) -Vgs (gate-source voltage) graph in each of the drive transistor and the diode connection transistor of Example 1.
  • FIG. It is a top view which shows the structure of one pixel of Example 2.
  • FIG. 5 is a cross-sectional view showing the configuration of one pixel of the second embodiment, and is a cross-sectional view taken along the line AA of FIG. It is a circuit diagram which shows 1 pixel of the organic EL display device in 3rd Embodiment.
  • FIG. 1 is a circuit diagram showing one pixel of the organic EL display device according to the first embodiment.
  • each pixel of the organic EL display device includes a drive transistor M1, a diode connection transistor M2, a write transistor M3, a capacitor C1, and an organic EL element (display element) OLED.
  • the writing transistor M3 is turned on by applying a voltage to the scanning control line L1, and the data voltage (data signal) Vin on the data line L4 is charged to the capacitor C1 to charge the data. Can be written.
  • the drive transistor M1 is turned on by the data voltage Vin charged in the capacitor C1 and the current Iout is passed from the high level power supply line L2 to the low level power supply line L3, so that the organic EL element OLED can be made to emit light.
  • the current Iout flows to the organic EL element OLED via the drive transistor M1 and the diode connection transistor M2.
  • the drive transistor M1 is connected to the data line L4 via the write transistor M3, and the gate (data gate) which is a control terminal is connected to the capacitor C1 which holds the data voltage Vin.
  • the drive transistor M1 can control the current value that flows by applying a voltage to the gate in this way, and is composed of, for example, a FET (Field-Effect Transistor) made of polysilicon, amorphous silicon, or an oxide semiconductor. be able to.
  • a diode connection transistor M2 is connected to the source of the drive transistor M1, a high level power supply line L2 is connected to the drain, and the source of the diode connection transistor M2 is connected to the back gate.
  • the data gate means a gate electrode for inputting a data voltage
  • the back gate means a gate electrode formed on the opposite side of the data gate.
  • the data gate is also simply referred to as a gate.
  • the drive transistor M1 the data voltage Vin is applied to the gate, and the source potential of the diode connection transistor M2 is input to the back gate, so that the current Iout flows.
  • the source potential of the diode-connected transistor M2 input to the back gate is substantially constant over the period during which the drive transistor M1 is on, that is, at least during the light emission period.
  • the drive transistor M1 may be of an n-type channel or a p-type channel, but in the present embodiment, the drive transistor M1 and the diode connection transistor M2 will be described as an n-type channel. ..
  • the diode connection transistor M2 is a transistor connected in series with the source of the drive transistor M1, and for example, the same FET as the drive transistor M1 can be used. However, in the present embodiment, the design of the drive transistor M1 and the diode connection transistor M2 are different. The reason for this will be described later.
  • the drain of the diode connection transistor M2 is connected to the source of the drive transistor M1, and the source of the diode connection transistor M2 is connected to the organic EL element OLED. Further, the gate and drain of the diode connection transistor M2 are short-circuited, and the configuration is generally known as the diode connection of the transistor.
  • the back gate and the source of the diode connection transistor M2 are short-circuited, and by short-circuiting these, it is possible to prevent the electric field from wrapping around and improve the saturation of the MOSFET.
  • the back gate of the diode connection transistor M2 does not necessarily have to be short-circuited with the source, and may be connected to another constant voltage power supply.
  • the diode connection transistor M2 may not have a back gate.
  • the constant voltage When a constant voltage is input to the back gate of the diode connection transistor M2, the constant voltage may be lower than the source of the diode connection transistor M2.
  • the constant voltage is ELVSS (potential of the low level power supply line L3)
  • a negative potential difference corresponding to the voltage drop of the organic EL element OLED is applied to the back gate of the diode connection transistor M2.
  • the threshold value of the diode-connected transistor M2 moves positively, and as will be described later, the threshold value of the diode-connected transistor M2 can be changed to a threshold value larger than the threshold value of the driving transistor M1.
  • the organic EL element OLED is an electro-optical element that emits light when an electric current flows, and is an element that constitutes one pixel of an organic EL display device.
  • the anode of the organic EL element OLED is connected to the source of the diode connection transistor M2, and the cathode is connected to the low level power supply line L3.
  • a switching transistor (not shown) such as a light emission control transistor for controlling light emission may be provided between the diode connection transistor M2 and the organic EL element OLED.
  • the back gate of the drive transistor M1 when the back gate of the drive transistor M1 is connected to the source of the diode connection transistor M2, the back gate of the drive transistor M1 is a node (conduction terminal) between the switching transistor and the organic EL element OLED. ) Is also included. Since the switching transistor has a lower resistance than the drive transistor M1 and the diode connection transistor M2 and can be ignored, the effect of the present invention can be obtained even if the switching transistor is connected to the node.
  • the relationship between the gate voltage and the current value in the subthreshold characteristic of the drive transistor M1 is determined by the source potential of the diode connection transistor M2 input to the back gate of the drive transistor M1. It is adjusted so that the change in the current value due to the change in the gate voltage becomes gradual (hereinafter, also referred to as a large S value). Therefore, the subthreshold region of the drive transistor M1 is expanded, the difference in the data voltage Vin required to change the current Iout by one gradation becomes large, and the gradation is satisfactorily within the control range of the voltage value output from the data driver. Control can be performed. As a result, it is possible to reduce the influence of variation in the characteristics of the drive transistor, realize good gradation expression even at low brightness, and facilitate gradation control at high brightness.
  • the design of the drive transistor M1 and the diode connection transistor M2 are different. The reason will be described below.
  • FIG. 2 is a circuit diagram showing one pixel of the organic EL display device according to Comparative Example 1.
  • the pixel of Comparative Example 1 has a configuration in which the diode connection transistor M2 is omitted from the pixel circuit shown in FIG.
  • the constant potential VB1 is input to the back gate of the drive transistor M1.
  • the pixels of Comparative Example 2 have the same circuit diagram as that of FIG. 1, but it is assumed that the drive transistor M1 and the diode connection transistor M2 have the same design.
  • FIG. 3 is a graph showing the relationship between the data voltage Vin input to the gate of the drive transistor M1 and the current Iout with respect to Comparative Examples 1 and 2 and Example 1 described later.
  • Comparative Example 2 the response of the current Iout to the data voltage Vin can be relaxed by arranging the diode connection transistor M2 as a load at the source of the drive transistor M1. As a result, in Comparative Example 2, gradation control in a low gradation region becomes easier than in Comparative Example 1. However, on the other hand, in Comparative Example 2, since the response of the current Iout to the data voltage Vin is slow as a whole, a large voltage width is allocated to the high gradation region where the gradation step is hard to be visually recognized. As a result, in Comparative Example 1, the data voltage Vin corresponding to the highest gradation is about 3.5V, whereas in Comparative Example 2, the data voltage Vin corresponding to the highest gradation is about 9V. As a result, in Comparative Example 2, the data voltage range from the minimum gradation to the maximum gradation increases, and the power consumption of the organic EL display device also increases.
  • the pixel of the first embodiment has the circuit configuration shown in FIG. 1, and the drive transistor M1 and the diode connection transistor M2 are designed differently. That is, the pixel of the first embodiment is designed to have a large S value at low brightness and a small S value at high brightness. Specifically, in the first embodiment, the threshold value of the drive transistor M1 is adjusted to be smaller than the threshold value of the diode connection transistor M2.
  • the on current (drain current in the on state) Ion1 of the drive transistor M1 is higher than the on current Ion2 of the diode connection transistor M2 at high brightness. Adjust so that it also becomes smaller. That is, as shown in FIG. 4, the transmission conductance gm2 of the diode connection transistor M2 is made larger than the transmission conductance gm1 of the drive transistor M1 at high brightness.
  • the threshold of the driving transistor M1 is adjusted to be smaller than the threshold of the diode-connected transistor M2, in the first embodiment according to the first embodiment, the channel length of the channel length L 1 of the driving transistor M1 diode-connected transistor M2 It is made shorter than L 2 and the threshold value of the drive transistor M1 is lowered by the short channel effect. Further, the driving ability of the transistor can be adjusted by the ratio (W / L) of the channel width W and the channel length L.
  • the on-current Ion1 of the drive transistor M1 is made larger than the on-current Ion2 of the diode connection transistor M2 at low brightness (Ion1> Ion2), and the on-current Ion1 of the drive transistor M1 is made a diode at high brightness. It can be made smaller than the on-current Ion2 of the connection transistor M2 (Ion1 ⁇ Ion2).
  • (W / L) 1 is the ratio of the channel width W and the channel length L in the drive transistor M1
  • (W / L) 2 is the channel width W and the channel length L in the diode connection transistor M2. Is the ratio of.
  • log takes the natural logarithm.
  • FIG. 5 and 6 are views showing the configuration of one pixel of the first embodiment, FIG. 5 is a plan view, and FIG. 6 is a sectional view taken along the line AA of FIG. However, in FIG. 5, only the semiconductor layer and the wiring / electrode layer are shown, and the insulating substrate and the insulating layer (gate insulating film and interlayer insulating film) are not shown.
  • the back gate of the drive transistor M1 and the back gate of the diode connection transistor M2 are both connected to the source of the diode connection transistor M2. Therefore, in the first embodiment, the back gate is shared by the back gate electrode BGE including both the regions of the drive transistor M1 and the diode connection transistor M2.
  • a semiconductor layer SC is formed on the back gate electrode BGE via a back gate gate insulating film BGI.
  • the semiconductor layer SC is shared by the drive transistor M1 and the diode connection transistor M2, but is formed so that the channel width is small in the formation region of the drive transistor M1 and the channel width is large in the formation region of the diode connection transistor M2. ing.
  • Gate electrodes TGE1 and TGE2 are formed on the semiconductor layer SC via a gate insulating film TGI.
  • the gate electrode TGE1 is a gate electrode of the drive transistor M1
  • the gate electrode TGE2 is a gate electrode of the diode connection transistor M2.
  • An interlayer insulating film IL is formed on the semiconductor layer SC and the gate electrodes TGE1 and TGE2, and electrodes EL1 to EL3 are further formed on the interlayer insulating film IL.
  • the electrode EL1 acts as a drain electrode of the drive transistor M1 and is connected to the semiconductor layer SC via a through hole TH1.
  • the electrode EL2 acts as a source electrode of the drive transistor M1 and at the same time also acts as a drain electrode of the diode connection transistor M2, and is connected to the semiconductor layer SC via the through hole TH2. Further, the electrode EL2 is also connected to the gate electrode TGE2 via the through hole TH3, and has an effect of short-circuiting the gate and drain of the diode connection transistor M2.
  • the electrode EL3 also acts as a source electrode of the diode connection transistor M2, and is connected to the semiconductor layer SC via a through hole TH4. Further, the electrode EL3 is also connected to the back gate electrode BGE via the through hole TH5, and also has an action of connecting the source of the diode connection transistor M2 to the back gate of the drive transistor M1 and the back gate of the diode connection transistor M2. ing.
  • the gate electrode TGE1 of the drive transistor M1 is made thinner than the gate electrode TGE2 of the diode connection transistor M2.
  • the channel length of the drive transistor M1 becomes shorter than the channel length of the diode connection transistor M2.
  • the channel width of the drive transistor M1 is narrower than the channel width of the diode connection transistor M2.
  • the layout is such that (W / L) 1 ⁇ (W / L) 2, and the on-current Ion1 of the drive transistor M1 is higher than the on-current Ion2 of the diode connection transistor M2. Also becomes smaller.
  • the subthreshold coefficient S (S value) obtained by synthesizing the drive transistor M1 and the diode connection transistor M2. Is expressed by the following equation (1).
  • FIG. 7 is a graph of Id (drain current) -Vgs (voltage between gate and source) in each of the drive transistor M1 and the diode connection transistor M2 of the first embodiment.
  • the transmission conductance gm1 of the drive transistor M1 and the transmission conductance gm2 of the diode connection transistor M2 correspond to the slopes of the Id-Vgs graphs of the drive transistor M1 and the diode connection transistor M2, respectively.
  • the threshold value of the drive transistor M1 becomes smaller than the threshold value of the diode connection transistor M2, so that in low brightness, Id1> Id2, that is, gm1> gm2, and thus the S value.
  • the diode connection transistor M2 becomes effective as a source load for the drive transistor M1, and control in low gradation becomes easy.
  • Id2> Id1 that is, gm2> gm1
  • the S value becomes small
  • the diode connection transistor M2 is the source for the drive transistor M1. It is invalidated as a load, and the current easily flows through the organic EL element OLED, which makes it easy to control even in high gradation.
  • the diode-connected transistor M2 is effective as a source load in the low gradation region. Therefore, as shown in FIG. 3, the data voltage is Vin as in the comparative example 2. The response of the current Iout can be slowed down. As a result, in the first embodiment, the gradation control in the low gradation region becomes easier as compared with the comparative example 1.
  • the diode connection transistor M2 is invalidated as a source load in the high gradation region, it is prevented that a large voltage width is allocated to the high gradation region as in the comparative example 2.
  • the data voltage Vin corresponding to the highest gradation is about 9V, whereas in Example 1, the data voltage Vin corresponding to the highest gradation is suppressed to about 7V.
  • an increase in power consumption of the organic EL display device is suppressed as compared with Comparative Example 2.
  • the amplitude of the data signal is also small, the cost of the driver can be reduced.
  • the pixels of the second embodiment have the circuit configuration shown in FIG. 1, and the drive transistor M1 and the diode connection transistor M2 are designed differently. That is, the pixel of the second embodiment is designed to have a large S value at low brightness and a small S value at high brightness.
  • the threshold value of the drive transistor M1 is adjusted to be smaller than the threshold value of the diode connection transistor M2.
  • the on current (drain current in the on state) Ion1 of the drive transistor M1 is higher than the on current Ion2 of the diode connection transistor M2 at high brightness. Adjust so that it also becomes smaller. That is, at high brightness, the transmission conductance gm2 of the diode connection transistor M2 is made larger than the transmission conductance gm1 of the drive transistor M1.
  • the threshold value of the transistor was adjusted by changing the channel length, but in the second embodiment, the threshold value is adjusted by changing the capacitance on the data gate side. That is, in Example 2, (Cox) 1 > (Cox) 2 and (Cox ⁇ W / L) 1 ⁇ (Cox ⁇ W / L) 2 Therefore, at low brightness, the on-current Ion1 of the drive transistor M1 is made larger than the on-current Ion2 of the diode-connected transistor M2 (Ion1> Ion2), and the on-current Ion1 of the drive transistor M1 is set to the on-current Ion2 of the diode-connected transistor M2. Can be made smaller than (Ion1 ⁇ Ion2). In the above equation, (Cox) 1 is the channel capacitance in the drive transistor M1, and (Cox) 2 is the channel capacitance in the diode connection transistor M2. The channel capacity indicates the capacity between the data gate and the channel.
  • FIG. 8 and 9 are views showing the configuration of one pixel of the second embodiment, FIG. 8 is a plan view, and FIG. 9 is a sectional view taken along the line AA of FIG.
  • FIG. 8 only the semiconductor layer and the wiring / electrode layer are shown, and the insulating substrate and the insulating layer (gate insulating film and interlayer insulating film) are not shown.
  • the dielectric constant of the gate insulating film on the data gate side of the drive transistor M1 is made larger than the dielectric constant of the gate insulating film on the data gate side of the diode connection transistor M2.
  • the film thickness of the gate insulating film on the data gate side of the drive transistor M1 is made thinner than the film thickness of the gate insulating film on the data gate side of the diode connection transistor M2.
  • the gate electrode TGE2 of the diode connection transistor M2 in the second embodiment is made thinner than the gate electrode TGE2 in the first embodiment (see FIGS. 5 and 6).
  • the gate electrode TGE1 of the drive transistor M1 and the gate electrode TGE2 of the diode connection transistor M2 have substantially the same thickness (in this case, the channel lengths of the drive transistor M1 and the diode connection transistor M2 are longer. Approximately equal).
  • the gate insulating film TGI1 of the drive transistor M1 is formed thinner than the gate insulating film TGI2 of the diode connection transistor M2.
  • the threshold value of the drive transistor M1 is smaller than the threshold value of the diode connection transistor M2 (the on-current Ion1 of the drive transistor M1 is smaller than the on-current Ion2 of the diode connection transistor M2).
  • the diode connection transistor M2 is effective as a source load for the drive transistor M1 at the time of low current (when the organic EL element OLED is driven with low gradation), while at the time of high current (organic EL).
  • the diode connection transistor M2 is invalidated as a source load on the drive transistor M1.
  • the gradation control in the low gradation region becomes easier as compared with the comparative example 1, and the increase in the power consumption of the organic EL display device is suppressed as compared with the comparative example 2. Will be done. Moreover, since the amplitude of the data signal is also small, the cost of the driver can be reduced.
  • FIG. 10 is a circuit diagram showing one pixel of an organic EL display device provided with a plurality of (two in this case) diode connection transistors M21 and M22.
  • the plurality of diode connection transistors M21 and M22 are connected in series between the source of the drive transistor M1 and the organic EL element OLED.
  • the source of the diode connection transistor is connected to the back gate of the drive transistor M1
  • the source of the diode connection transistor M22 closest to the organic EL element OLED is connected to the back gate of the drive transistor M1.
  • the source of the diode connection transistor M22 may be connected to the back gate of another diode connection transistor M21 or the back gate of the diode connection transistor M22 itself.
  • the channel of the driving transistor M1 may be formed of an oxide semiconductor and the channel of the connecting transistor M2 may be formed of polysilicon as a configuration in which the S value is increased at low brightness and the S value is decreased at high brightness.
  • the threshold value Vth 1 in the drive transistor M1 and the threshold value Vth 2 in the diode connection transistor M2 are set.
  • the threshold value can be adjusted by adjusting the hydrogenation treatment for conductor formation, and in the case of polysilicon, the threshold value can be adjusted by adjusting the doping amount for conductor formation.
  • the mobility of polysilicon is one order of magnitude higher than that of the oxide semiconductor. Therefore, at low brightness, Id1> Id2, that is, gm1> gm2, and thus the S value. Becomes larger, and it becomes easier to control in low gradation. At high luminance, Id2> Id1, that is, gm2> gm1, the S value becomes small, the current easily flows through the organic EL element OLED, and control becomes easy even at high gradation.
  • the first gate electrode is used as the data gate of the connection transistor M2 and the back gate of the drive transistor M1
  • the second gate electrode is used as the data gate of the drive transistor M1.
  • a gate electrode and a gate insulating film may be further provided between the base coat layer and the polysilicon film.
  • the display device described in the first to fourth embodiments is not particularly limited as long as it is a device provided with a current-driven display element.
  • the current-driven display element includes an organic EL display equipped with an OLED (organic light emitting diode), an inorganic EL display equipped with an inorganic light emitting diode, or a QLED equipped with a QLED (Quantum dot Light Emitting Diode). There is a display etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

表示装置における画素回路は、電流が流れることで発光する有機ＥＬ素子ＯＬＥＤと、データ電圧を保持するキャパシタＣ１と、データゲートにキャパシタＣ１の一方の電極が接続されている駆動トランジスタＭ１と、駆動トランジスタＭ１のソースと有機ＥＬ素子ＯＬＥＤとの間に接続されているダイオード接続トランジスタＭ２とを備えている。ダイオード接続トランジスタＭ２のソースは、駆動トランジスタＭ１のバックゲートに接続されている。駆動トランジスタＭ１のチャネル長をＬ１とし、ダイオード接続トランジスタＭ２のチャネル長をＬ２とし、駆動トランジスタＭ１におけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）１とし、ダイオード接続トランジスタＭ２におけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）２とするとき、Ｌ１＜Ｌ２、かつ、（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２の関係を満たす。

Description

表示装置
　本発明は、電流駆動型の電気光学素子を備えた表示装置に関し、特にアクティブマトリクス型の表示装置に関する。
　マトリクスに配置された画素を構成する電気光学素子には、電流駆動型の有機ＥＬ素子がよく知られている。近年においては、表示装置が組み込まれたディスプレイを大型化かつ薄型化できると共に、表示される画像の鮮やかさに注目されて、画素に有機ＥＬ（Electro Luminescence）を含んだ表示装置の開発が盛んに行われている。
　特に、電流駆動型の電気光学素子を、個別に制御する薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチ素子と共に各画素に設け、画素ごとに電気光学素子を制御するアクティブマトリクス型の表示装置とされることが多い。アクティブマトリクス型の表示装置とすることによって、パッシブ型の表示装置よりも高精細な画像表示を行うことができるからである。
　ここで、アクティブマトリクス型の表示装置では、行ごとに水平方向に沿って形成された接続ラインと、列ごとに垂直方向に沿って形成されたデータラインおよび電源ラインが設けられてなる。各画素は、電気光学素子と、接続トランジスタ、駆動トランジスタおよび容量を備えている。接続ラインに電圧が印加されることで接続トランジスタをオンとし、データライン上のデータ電圧（データ信号）を容量に充電することでデータを書き込むことができる。そして、容量に充電されたデータ電圧によって駆動トランジスタをオンして電源ラインからの電流を電気光学素子に流すことで画素を発光させることができる。
　したがって有機ＥＬ素子を用いたアクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタに印加される電圧により各画素の有機ＥＬ素子に流れる電流値が制御され、所望の輝度で発光することで各画素の階調表現が実現されている。また、有機ＥＬ表示装置を低輝度で表示させる場合には、各有機ＥＬ素子に流す電流を小さくする必要があるため、駆動トランジスタのゲート・ソース間電圧が閾値以下のサブスレッショルド領域を利用していた。
特開２０１４－４４３１６号公報
　しかし、駆動トランジスタのサブスレッショルド特性は、ゲート電圧の変化で電流値が急峻に変化する領域であり、１階調の差を表現するためのゲート電圧差がデータ電圧を供給するデータドライバの刻み値よりも小さくなることがあり、良好な階調表現をすることが困難であった。また、駆動トランジスタの特性ばらつきによって画素ごとの階調表現が影響を受けて、階調ムラが発生するという問題があった。
　そこで本発明は、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能な表示装置を提供することを課題とする。
　上記の課題を解決するために、本発明の第１の態様に係る表示装置は、電流が流れることで発光する表示素子と、データ電圧を保持するキャパシタと、データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、前記駆動トランジスタのチャネル長をＬ１とし、前記ダイオード接続トランジスタのチャネル長をＬ２とし、前記駆動トランジスタにおけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）１とし、前記ダイオード接続トランジスタにおけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）２とするとき、
　　Ｌ１＜Ｌ２、かつ、
　　（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２
の関係を満たすことを特徴としている。
　上記の構成によれば、駆動トランジスタのバックゲートに入力されたダイオード接続トランジスタのソース電位によって、駆動トランジスタのサブスレッショルド特性におけるゲート電圧と電流値の関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる。これにより、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。
　さらに、（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２の関係が満たされることで、駆動トランジスタの閾値がダイオード接続トランジスタの閾値よりも小さくなり、低電流時にはダイオード接続トランジスタが駆動トランジスタに対するソース負荷として有効となる一方、高電流時にはダイオード接続トランジスタが駆動トランジスタに対するソース負荷として無効化される。その結果、高階調領域に多くの電圧幅が割り当てられることが防止され、有機ＥＬ表示装置の消費電力の増大を抑制することもできる。
　また、上記の課題を解決するために、本発明の第２の態様に係る表示装置は、電流が流れることで発光する表示素子と、データ電圧を保持するキャパシタと、データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、前記駆動トランジスタにおけるチャネル容量を（Ｃｏｘ）１とし、前記ダイオード接続トランジスタにおけるチャネル容量を（Ｃｏｘ）２とし、前記駆動トランジスタにおける（チャネル容量・チャネル幅／チャネル長）を（Ｃｏｘ・Ｗ／Ｌ）１とし、前記ダイオード接続トランジスタにおける（チャネル容量・チャネル幅／チャネル長）を（Ｃｏｘ・Ｗ／Ｌ）２とするとき、
　　（Ｃｏｘ）１＞（Ｃｏｘ）２、かつ、
　　（Ｃｏｘ・Ｗ／Ｌ）１＜（Ｃｏｘ・Ｗ／Ｌ）２
の関係を満たすことを特徴としている。
　上記の構成によれば、駆動トランジスタのバックゲートに入力されたダイオード接続トランジスタのソース電位によって、駆動トランジスタのサブスレッショルド特性におけるゲート電圧と電流値の関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる。これにより、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。
　さらに、（Ｃｏｘ・Ｗ／Ｌ）１＜（Ｃｏｘ・Ｗ／Ｌ）２の関係が満たされることで、駆動トランジスタの閾値がダイオード接続トランジスタの閾値よりも小さくなり、低電流時にはダイオード接続トランジスタが駆動トランジスタに対するソース負荷として有効となる一方、高電流時にはダイオード接続トランジスタが駆動トランジスタに対するソース負荷として無効化される。その結果、高階調領域に多くの電圧幅が割り当てられることが防止され、有機ＥＬ表示装置の消費電力の増大を抑制することもできる。
　また、上記の課題を解決するために、本発明の第３の態様に係る表示装置は、電流が流れることで発光する表示素子と、データ電圧を保持するキャパシタと、データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、前記駆動トランジスタのチャネルは酸化物半導体、前記ダイオード接続トランジスタのチャネルはポリシリコンにより構成されていることを特徴としている。
　また、上記表示装置では、前記駆動トランジスタにおける閾値をＶｔｈ１とし、前記ダイオード接続トランジスタにおける閾値をＶｔｈ２とするとき、
　　Ｖｔｈ１＜Ｖｔｈ２
の関係を満たす構成とすることができる。
　また、上記表示装置では、記ダイオード接続トランジスタのバックゲートは、当該ダイオード接続トランジスタのソースに接続されている構成とすることができる。
　また、上記表示装置では、前記駆動トランジスタのバックゲートおよび前記ダイオード接続トランジスタのバックゲートが共通化されており、共通化された前記バックゲートが前記ダイオード接続トランジスタのソースに接続されている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタは複数設けられており、前記表示素子に最も近いダイオード接続トランジスタのソースが、駆動トランジスタのバックゲートに接続されている構成とすることができる。
　また、上記表示装置では、前記ダイオード接続トランジスタのバックゲートに定電圧電源が接続されている構成とすることができる。
　また、上記表示装置では、前記定電圧電源は、ローレベル電源である構成とすることができる。
　また、上記表示装置では、駆動トランジスタのデータゲートにおける第１ゲート絶縁膜と、ダイオード接続トランジスタのデータゲートにおける第２ゲート絶縁膜とは、
　　（第１ゲート絶縁膜の膜厚）＜（第２ゲート絶縁膜の膜厚）
の関係を満たす構成とすることができる。
　また、上記表示装置では、駆動トランジスタのデータゲートにおける第１ゲート絶縁膜と、ダイオード接続トランジスタのデータゲートにおける第２ゲート絶縁膜とは、
　　（第１ゲート絶縁膜の誘電率）＞（第２ゲート絶縁膜の誘電率）
の関係を満たす構成とすることができる。
　本発明の表示装置は、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となる。さらに、高階調領域に多くの電圧幅が割り当てられることが防止され、有機ＥＬ表示装置の消費電力の増大を抑制することもできる。
第１実施形態における有機ＥＬ表示装置（実施例１）の１画素を示す回路図である。 比較例１となる有機ＥＬ表示装置の１画素を示す回路図である。 比較例１，２および実施例１について、駆動トランジスタのゲートに入力されるデータ電圧と電流との関係を示すグラフである。 実施例１の駆動トランジスタおよびダイオード接続トランジスタのそれぞれにおけるＶｇｓ（ゲート・ソース間電圧）－ｇｍ（伝達コンダクタンス）グラフである。 実施例１の１画素分の構成を示す平面図である。 実施例１の１画素分の構成を示す断面図であり、図５のＡ－Ａ断面図である。 実施例１の駆動トランジスタおよびダイオード接続トランジスタのそれぞれにおけるＩｄ（ドレイン電流）－Ｖｇｓ（ゲート・ソース間電圧）グラフである。 実施例２の１画素分の構成を示す平面図である。 実施例２の１画素分の構成を示す断面図であり、図８のＡ－Ａ断面図である。 第３実施形態における有機ＥＬ表示装置の１画素を示す回路図である。
　＜第１実施形態＞
　以下、本発明に係る第１実施形態を、図面を参照しながら詳しく説明する。尚、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。図１は、第１実施形態における有機ＥＬ表示装置の１画素を示す回路図である。
　図１に示すようにアクティブマトリクス型の有機ＥＬ表示装置では、行ごとに水平方向に沿って形成された走査制御ラインＬ１、ハイレベル電源ラインＬ２およびローレベル電源ラインＬ３と、列ごとに垂直方向に沿って形成されたデータラインＬ４とが設けられている。さらに、有機ＥＬ表示装置の各画素は、駆動トランジスタＭ１、ダイオード接続トランジスタＭ２、書込みトランジスタＭ３、キャパシタＣ１、および有機ＥＬ素子（表示素子）ＯＬＥＤを備えている。
　有機ＥＬ表示装置の各画素では、走査制御ラインＬ１に電圧が印加されることで書込みトランジスタＭ３をオンとし、データラインＬ４上のデータ電圧（データ信号）ＶｉｎをキャパシタＣ１に充電することでデータを書き込むことができる。そして、キャパシタＣ１に充電されたデータ電圧Ｖｉｎによって駆動トランジスタＭ１をオンしてハイレベル電源ラインＬ２からローレベル電源ラインＬ３へ電流Ｉｏｕｔを流すことで有機ＥＬ素子ＯＬＥＤを発光させることができる。このとき、電流Ｉｏｕｔは、駆動トランジスタＭ１およびダイオード接続トランジスタＭ２を介して有機ＥＬ素子ＯＬＥＤに流れる。
　駆動トランジスタＭ１は、書込みトランジスタＭ３を介してデータラインＬ４と接続されており、制御端子であるゲート（データゲート）がデータ電圧Ｖｉｎを保持するキャパシタＣ１に接続されている。駆動トランジスタＭ１は、このようにゲートに電圧が印加されることで流れる電流値を制御することができ、例えば、ポリシリコン、アモルファスシリコン、酸化物半導体からなるＦＥＴ（Field-Effect Transistor）で構成することができる。駆動トランジスタＭ１のソースにはダイオード接続トランジスタＭ２が接続され、ドレインにはハイレベル電源ラインＬ２が接続され、バックゲートにはダイオード接続トランジスタＭ２のソースが接続されている。尚、トランジスタにおいて、データゲートとはデータ電圧を入力するゲート電極を意味し、バックゲートとはデータゲートの反対側に形成されたゲート電極のことを意味している。例えば、ゲート絶縁膜を介して半導体層の上下にゲート電極が形成された構造の場合、トップゲート電極がデータゲートとなる場合にはボトムゲート電極がバックゲートとなり、ボトムゲート電極がデータゲートとなる場合にはトップゲート電極がバックゲートとなる。以下、データゲートのことは単にゲートとも称する。
　駆動トランジスタＭ１は、ゲートにデータ電圧Ｖｉｎが印加され、かつ、バックゲートにダイオード接続トランジスタＭ２のソース電位が入力されることで電流Ｉｏｕｔが流れる。ここで、バックゲートに入力されるダイオード接続トランジスタＭ２のソース電位は、駆動トランジスタＭ１がオン動作の期間にわたって、つまり、少なくとも発光期間において略一定である。駆動トランジスタＭ１は、ｎ型チャネルのものであってもよく、ｐ型チャネルのものであってもよいが、本実施形態においては、駆動トランジスタＭ１とダイオード接続トランジスタＭ２を、ｎ型チャネルとして説明する。
　ダイオード接続トランジスタＭ２は、駆動トランジスタＭ１のソースに直列に接続されたトランジスタであり、例えば駆動トランジスタＭ１と同様のＦＥＴを用いることができる。但し、本実施形態においては、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とでは、その設計を異ならせるものとする。この理由については後述する。
　ダイオード接続トランジスタＭ２のドレインは駆動トランジスタＭ１のソースに接続され、ダイオード接続トランジスタＭ２のソースは有機ＥＬ素子ＯＬＥＤに接続されている。また、ダイオード接続トランジスタＭ２のゲートとドレインは短絡されており、トランジスタのダイオード接続として一般に知られる構成となっている。
　また、図１において、ダイオード接続トランジスタＭ２のバックゲートとソースとは短絡されており、これらを短絡することで電場の回り込みを防いでＭＯＳＦＥＴの飽和性を向上させることができる。但し、ダイオード接続トランジスタＭ２のバックゲートは、必ずしもソースと短絡されていなくてもよく、他の定電圧電源と接続されていてもよい。あるいは、ダイオード接続トランジスタＭ２はバックゲートを有しないものであってもよい。
　尚、ダイオード接続トランジスタＭ２のバックゲートに定電圧を入力する場合、この定電圧はダイオード接続トランジスタＭ２のソースよりも低い電圧であればよい。例えば、上記定電圧をＥＬＶＳＳ（ローレベル電源ラインＬ３の電位）とした場合は、ダイオード接続トランジスタＭ２のバックゲートに有機ＥＬ素子ＯＬＥＤの電圧降下分の負電位差が印加される。これにより、ダイオード接続トランジスタＭ２の閾値は正に移動し、後述するように、ダイオード接続トランジスタＭ２の閾値を駆動トランジスタＭ１の閾値よりも大きな閾値に変更することができる。
　有機ＥＬ素子ＯＬＥＤは、電流が流れることで発光する電気光学素子であり、有機ＥＬ表示装置の１画素を構成する素子である。有機ＥＬ素子ＯＬＥＤのアノードはダイオード接続トランジスタＭ２のソースに接続され、カソードはローレベル電源ラインＬ３に接続されている。ここでは、有機ＥＬ表示装置の１画素を構成するＲＧＢ各色のうち一つのみを例示している。尚、ダイオード接続トランジスタＭ２と有機ＥＬ素子ＯＬＥＤとの間に、図示しない、発光を制御する発光制御トランジスタなどのスイッチングトランジスタが設けられていてもよい。また、本発明において、駆動トランジスタＭ１のバックゲートがダイオード接続トランジスタＭ２のソースに接続されるとは、駆動トランジスタＭ１のバックゲートが、上記スイッチングトランジスタと有機ＥＬ素子ＯＬＥＤとの間のノード（導通端子）に接続されることも含む。スイッチングトランジスタは、駆動トランジスタＭ１やダイオード接続トランジスタＭ２と比べ、抵抗が低く無視できるため、上記ノードに接続しても、本発明の効果を発する。
　図１に示した本実施形態の有機ＥＬ表示装置では、駆動トランジスタＭ１のバックゲートに入力されたダイオード接続トランジスタＭ２のソース電位によって、駆動トランジスタＭ１のサブスレッショルド特性におけるゲート電圧と電流値の関係が調整され、ゲート電圧の変化による電流値の変化が緩やかになる（以下、Ｓ値が大きいともいう）。したがって、駆動トランジスタＭ１のサブスレッショルド領域が拡がり、電流Ｉｏｕｔを１階調変化させるために必要なデータ電圧Ｖｉｎの差分が大きくなり、データドライバから出力される電圧値の制御範囲内で良好に階調制御を行うことができる。これにより、駆動トランジスタの特性ばらつきによる影響を低減するとともに、低輝度でも良好な階調表現を実現することが可能となり、高輝度での階調制御もしやすくなる。
　また、上述したように、本実施形態に係る有機ＥＬ表示装置では、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とでは、その設計を異ならせている。以下、その理由について説明する。
　まず、比較例１および２となる有機ＥＬ表示装置の画素構成を説明する。図２は、比較例１となる有機ＥＬ表示装置の１画素を示す回路図である。比較例１の画素は、図１に示す画素回路からダイオード接続トランジスタＭ２を省略した構成である。比較例１では、駆動トランジスタＭ１のバックゲートに定電位ＶＢ１が入力されているものとする。また、比較例２の画素は、図１と同様の回路図となるが、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とが同一の設計となっているものとする。
　図３は、比較例１，２および後述する実施例１について、駆動トランジスタＭ１のゲートに入力されるデータ電圧Ｖｉｎと電流Ｉｏｕｔとの関係を示すグラフである。
　比較例１では、データ電圧Ｖｉｎの小さい領域（すなわち、有機ＥＬ素子ＯＬＥＤが低階調表示される領域）で電流Ｉｏｕｔの立ち上がりが急峻となっている。このことは、低階調領域において、データ電圧Ｖｉｎの僅かな変動で電流Ｉｏｕｔの電流量が大きく変わり（桁で変わり）、低階調領域での階調制御が困難であることを示している。
　次に、比較例２では、駆動トランジスタＭ１のソースに負荷となるダイオード接続トランジスタＭ２を配置することで、データ電圧Ｖｉｎに対する電流Ｉｏｕｔの応答を緩やかにすることができている。これにより、比較例２は、比較例１に比べて低階調領域での階調制御が容易となる。しかしながら一方で、比較例２では、データ電圧Ｖｉｎに対する電流Ｉｏｕｔの応答が全体的に緩やかとなっているため、階調ステップが視認されにくい高階調領域に多くの電圧幅が割り当てられることとなる。その結果、比較例１では最高階調に対応するデータ電圧Ｖｉｎが約３．５Ｖであるのに対し、比較例２では最高階調に対応するデータ電圧Ｖｉｎが約９Ｖとなっている。これにより、比較例２では最小階調から最高階調までのデータ電圧幅が増大し、有機ＥＬ表示装置の消費電力も増大する。
　続いて、実施例１となる有機ＥＬ表示装置の画素構成を説明する。実施例１の画素は、図１に示す回路構成を有しており、かつ、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とが異なる設計となっているものである。つまり、実施例１の画素は、低輝度においてＳ値を大きく、高輝度においてＳ値を小さくする設計とされる。具体的には、実施例１では、駆動トランジスタＭ１の閾値がダイオード接続トランジスタＭ２の閾値よりも小さくなるように調整する。また、同じ電位を駆動トランジスタＭ１、ダイオード接続トランジスタＭ２のデータゲートに入力した場合に、高輝度において、駆動トランジスタＭ１のオン電流（オン状態のドレイン電流）Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくなるように調整する。つまりは、図４に示すように、高輝度において、ダイオード接続トランジスタＭ２の伝達コンダクタンスｇｍ２を駆動トランジスタＭ１の伝達コンダクタンスｇｍ１よりも大きくする。
　駆動トランジスタＭ１の閾値がダイオード接続トランジスタＭ２の閾値よりも小さくなるように調整する方法として、第１実施形態に係る実施例１では、駆動トランジスタＭ１のチャネル長Ｌ１をダイオード接続トランジスタＭ２のチャネル長Ｌ２よりも短くし、短チャネル効果によって駆動トランジスタＭ１の閾値を低下させる。また、トランジスタの駆動能力は、チャネル幅Ｗとチャネル長Ｌとの比（Ｗ／Ｌ）によって調整することができ、実施例１では、
　　Ｌ１＜Ｌ２、かつ、
　　（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２
となるようなレイアウトすることで、低輝度では駆動トランジスタＭ１のオン電流Ｉｏｎ１をダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも大きくし（Ｉｏｎ１＞Ｉｏｎ２）、高輝度では駆動トランジスタＭ１のオン電流Ｉｏｎ１をダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくする（Ｉｏｎ１＜Ｉｏｎ２）ことができる。尚、上記式において、（Ｗ／Ｌ）１は駆動トランジスタＭ１におけるチャネル幅Ｗとチャネル長Ｌとの比であり、（Ｗ／Ｌ）２はダイオード接続トランジスタＭ２におけるチャネル幅Ｗとチャネル長Ｌとの比である。
　ここで、閾値の求め方であるが、Ｉｄ－Ｖｇｓのグラフ（図７参照）から、以下の式のように傾きを求め、その傾きを持つ接線とＩｄ＝１[nA]となる直線との交点とで求めればよい。ここで、ｌｏｇは自然対数をとる。
　　傾き＝（∂ｌｏｇ（Ｉｄ）／∂Ｖ）ｍａｘ
　図５および図６は実施例１の１画素分の構成を示す図であり、図５は平面図、図６は図５のＡ－Ａ断面図である。但し、図５においては、半導体層および配線・電極層のみを記載し、絶縁基板や絶縁層（ゲート絶縁膜および層間絶縁膜）については図示を省略している。
　実施例１に係る画素は、図１にも示されているように、駆動トランジスタＭ１のバックゲートおよびダイオード接続トランジスタＭ２のバックゲートが、共にダイオード接続トランジスタＭ２のソースに接続されている。このため、実施例１では、駆動トランジスタＭ１およびダイオード接続トランジスタＭ２の両方の領域を含むバックゲート電極ＢＧＥによってバックゲートが共通化されている。
　バックゲート電極ＢＧＥの上には、バックゲート用ゲート絶縁膜ＢＧＩを介して半導体層ＳＣが形成されている。半導体層ＳＣは、駆動トランジスタＭ１およびダイオード接続トランジスタＭ２で共通化されているが、駆動トランジスタＭ１の形成領域ではチャネル幅が小さく、ダイオード接続トランジスタＭ２の形成領域ではチャネル幅が大きくなるように形成されている。
　半導体層ＳＣの上には、ゲート絶縁膜ＴＧＩを介してゲート電極ＴＧＥ１，ＴＧＥ２が形成されている。ゲート電極ＴＧＥ１は駆動トランジスタＭ１のゲート電極であり、ゲート電極ＴＧＥ２はダイオード接続トランジスタＭ２のゲート電極である。
　半導体層ＳＣおよびゲート電極ＴＧＥ１，ＴＧＥ２の上には層間絶縁膜ＩＬが形成され、さらにその上に電極ＥＬ１～ＥＬ３が形成される。
　電極ＥＬ１は、駆動トランジスタＭ１のドレイン電極として作用するものであり、半導体層ＳＣとスルーホールＴＨ１を介して接続されている。
　電極ＥＬ２は、駆動トランジスタＭ１のソース電極として作用すると同時にダイオード接続トランジスタＭ２のドレイン電極としても作用するものであり、半導体層ＳＣとスルーホールＴＨ２を介して接続されている。さらに、電極ＥＬ２は、スルーホールＴＨ３を介してゲート電極ＴＧＥ２とも接続されており、ダイオード接続トランジスタＭ２のゲートとドレインを短絡する作用も有している。
　電極ＥＬ３は、ダイオード接続トランジスタＭ２のソース電極としても作用するものであり、半導体層ＳＣとスルーホールＴＨ４を介して接続されている。さらに、電極ＥＬ３は、スルーホールＴＨ５を介してバックゲート電極ＢＧＥとも接続されており、ダイオード接続トランジスタＭ２のソースを駆動トランジスタＭ１のバックゲートおよびダイオード接続トランジスタＭ２のバックゲートと接続する作用も有している。
　図５および図６に示すように、駆動トランジスタＭ１のゲート電極ＴＧＥ１は、ダイオード接続トランジスタＭ２のゲート電極ＴＧＥ２よりも細くされている。これにより、駆動トランジスタＭ１のチャネル長がダイオード接続トランジスタＭ２のチャネル長よりも短くなる。また、駆動トランジスタＭ１のチャネル幅は、ダイオード接続トランジスタＭ２のチャネル幅よりも狭くされている。そして、上述したように、実施例１では、（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２となるようなレイアウトとされ、駆動トランジスタＭ１のオン電流Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくなる。
　ここで、比較例２や実施例１のように、駆動トランジスタＭ１のソースにダイオード接続トランジスタＭ２を接続した構成において、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とを合成したサブスレッショルド係数Ｓ（Ｓ値）は、以下の式（１）にて表される。
　Ｓ＝（１＋（１＋ａ）・ｇｍ１／ｇｍ２）・Ｓ１　　　…（１）
　但し、Ｓ１＝１／ｇｍ１
　また、ｇｍ１は駆動トランジスタＭ１の伝達コンダクタンス、ｇｍ２はダイオード接続トランジスタＭ２の伝達コンダクタンスである。さらに、ａはバックゲート制御係数であり、上下のゲート絶縁膜容量比に比例する。より具体的には、バックゲート制御係数ａは、トランジスタのバックゲート側容量をＣＢＧＩとし、駆動ゲート側容量をＣＧＩとすると、ａ＝ＣＢＧＩ／ＣＧＩとして表される。また、ここでは、ａ＝１の一定値であるとする。
　図７は、実施例１の駆動トランジスタＭ１およびダイオード接続トランジスタＭ２のそれぞれにおけるＩｄ（ドレイン電流）－Ｖｇｓ（ゲート・ソース間電圧）グラフである。尚、駆動トランジスタＭ１の伝達コンダクタンスｇｍ１およびダイオード接続トランジスタＭ２の伝達コンダクタンスｇｍ２は、駆動トランジスタＭ１およびダイオード接続トランジスタＭ２のそれぞれのＩｄ－Ｖｇｓグラフの傾きに相当する。
　実施例１の有機ＥＬ表示装置では、駆動トランジスタＭ１の閾値がダイオード接続トランジスタＭ２の閾値よりも小さくなることにより、低輝度においては、Ｉｄ１＞Ｉｄ２、つまり、ｇｍ１＞ｇｍ２となることによって、Ｓ値が大きくなり、低電流時にはダイオード接続トランジスタＭ２が駆動トランジスタＭ１に対するソース負荷として有効となり、低階調における制御がしやすくなる。高輝度においては、Ｉｄ２＞Ｉｄ１、つまり、ｇｍ２＞ｇｍ１となって、Ｓ値が小さくなり、高電流時（有機ＥＬ素子ＯＬＥＤの高階調駆動時）にはダイオード接続トランジスタＭ２が駆動トランジスタＭ１に対するソース負荷として無効化され、電流が有機ＥＬ素子ＯＬＥＤに流れやすくなり、高階調においても制御がしやすくなる。
　これにより、実施例１の有機ＥＬ表示装置では、低階調領域においてはダイオード接続トランジスタＭ２がソース負荷として有効となるため、図３にも示すように、比較例２と同様にデータ電圧Ｖｉｎに対する電流Ｉｏｕｔの応答を緩やかにすることができる。これにより、実施例１では、比較例１に比べて低階調領域での階調制御が容易となる。
　さらに、実施例１では、高階調領域においてはダイオード接続トランジスタＭ２がソース負荷として無効化されるため、比較例２のように高階調領域に多くの電圧幅が割り当てられることは防止される。その結果、比較例２では最高階調に対応するデータ電圧Ｖｉｎが約９Ｖとなっているのに対し、実施例１では最高階調に対応するデータ電圧Ｖｉｎが約７Ｖに抑えられている。これにより、実施例１では、比較例２に比べ有機ＥＬ表示装置の消費電力の増大が抑制される。なおかつ、データ信号の振幅も小さくなるため、ドライバも低コスト化することができる。
　＜第２実施形態＞
　以下、本発明に係る第２実施形態を、図面を参照しながら詳しく説明する。ここでは、第２実施形態に係る有機ＥＬ表示装置の画素構成を実施例２として説明する。
　実施例２の画素は、図１に示す回路構成を有しており、かつ、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とが異なる設計となっているものである。つまり、実施例２の画素は、低輝度においてＳ値を大きく、高輝度においてＳ値を小さくする設計とされる。具体的には、実施例１の場合と同様、駆動トランジスタＭ１の閾値がダイオード接続トランジスタＭ２の閾値よりも小さくなるように調整する。また、同じ電位を駆動トランジスタＭ１、ダイオード接続トランジスタＭ２のデータゲートに入力した場合に、高輝度において、駆動トランジスタＭ１のオン電流（オン状態のドレイン電流）Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくなるように調整する。つまりは、高輝度において、ダイオード接続トランジスタＭ２の伝達コンダクタンスｇｍ２を駆動トランジスタＭ１の伝達コンダクタンスｇｍ１よりも大きくする。
　実施例１では、トランジスタの閾値を、チャネル長を変えることによって調整していたが、実施例２では、データゲート側の容量を変えることによって調整する。すなわち、実施例２では、
　　（Ｃｏｘ）１＞（Ｃｏｘ）２、かつ、
　　（Ｃｏｘ・Ｗ／Ｌ）１＜（Ｃｏｘ・Ｗ／Ｌ）２
とすることで、低輝度では駆動トランジスタＭ１のオン電流Ｉｏｎ１をダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも大きくし（Ｉｏｎ１＞Ｉｏｎ２）、駆動トランジスタＭ１のオン電流Ｉｏｎ１をダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくする（Ｉｏｎ１＜Ｉｏｎ２）ことができる。尚、上記式において、（Ｃｏｘ）１は駆動トランジスタＭ１におけるチャネル容量であり、（Ｃｏｘ）２はダイオード接続トランジスタＭ２におけるチャネル容量である。また、チャネル容量は、データゲート－チャネル間の容量を示している。
　図８および図９は実施例２の１画素分の構成を示す図であり、図８は平面図、図９は図８のＡ－Ａ断面図である。但し、図８においては、半導体層および配線・電極層のみを記載し、絶縁基板や絶縁層（ゲート絶縁膜および層間絶縁膜）については図示を省略している。（Ｃｏｘ）１＞（Ｃｏｘ）２とするためには、駆動トランジスタＭ１のデータゲート側のゲート絶縁膜の誘電率を、ダイオード接続トランジスタＭ２のデータゲート側のゲート絶縁膜の誘電率よりも大きくしたり（例えば、ｈｉｇｈ－ｋ膜を用いる）、駆動トランジスタＭ１のデータゲート側のゲート絶縁膜の膜厚を、ダイオード接続トランジスタＭ２のデータゲート側のゲート絶縁膜の膜厚よりも薄くしたりする。
　図８および図９に示すように、実施例２におけるダイオード接続トランジスタＭ２のゲート電極ＴＧＥ２は、実施例１（図５，６参照）におけるゲート電極ＴＧＥ２よりも細くされている。その結果、実施例２では、駆動トランジスタＭ１のゲート電極ＴＧＥ１とダイオード接続トランジスタＭ２のゲート電極ＴＧＥ２とはほぼ同じ太さとなっている（この場合、駆動トランジスタＭ１とダイオード接続トランジスタＭ２とではチャネル長がほぼ等しくなる）。さらに、実施例２では、駆動トランジスタＭ１のゲート絶縁膜ＴＧＩ１がダイオード接続トランジスタＭ２のゲート絶縁膜ＴＧＩ２よりも薄く形成されている。これにより、実施例２では、低輝度の場合は、（Ｃｏｘ）１＞（Ｃｏｘ）２であることから、駆動トランジスタＭ１のオン電流Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも大きくなり、高輝度の場合は、（Ｃｏｘ・Ｗ／Ｌ）１＜（Ｃｏｘ・Ｗ／Ｌ）２であることから、駆動トランジスタＭ１のオン電流Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくなる。
　実施例２の有機ＥＬ表示装置においても、駆動トランジスタＭ１の閾値がダイオード接続トランジスタＭ２の閾値よりも小さくなる（駆動トランジスタＭ１のオン電流Ｉｏｎ１がダイオード接続トランジスタＭ２のオン電流Ｉｏｎ２よりも小さくなる）。これにより、実施例１と同様に、低電流時（有機ＥＬ素子ＯＬＥＤの低階調駆動時）にはダイオード接続トランジスタＭ２が駆動トランジスタＭ１に対するソース負荷として有効となる一方、高電流時（有機ＥＬ素子ＯＬＥＤの高階調駆動時）にはダイオード接続トランジスタＭ２が駆動トランジスタＭ１に対するソース負荷として無効化される。
　したがって、実施例２の有機ＥＬ表示装置においても、比較例１に比べて低階調領域での階調制御が容易となり、かつ、比較例２に比べ有機ＥＬ表示装置の消費電力の増大が抑制される。なおかつ、データ信号の振幅も小さくなるため、ドライバも低コスト化することができる。
　＜第３実施形態＞
　第１および第２実施形態では、ダイオード接続トランジスタＭ２が１つである構成を例示したが、ダイオード接続トランジスタＭ２は１つの画素に対して複数設けられていてもよい。
　図１０は、複数（ここでは２つ）のダイオード接続トランジスタＭ２１，Ｍ２２を設けた有機ＥＬ表示装置の１画素を示す回路図である。このように、複数のダイオード接続トランジスタＭ２１，Ｍ２２を設ける場合は、駆動トランジスタＭ１のソースと有機ＥＬ素子ＯＬＥＤとの間に複数のダイオード接続トランジスタＭ２１，Ｍ２２が直列に接続される。また、駆動トランジスタＭ１のバックゲートにダイオード接続トランジスタのソースを接続する場合には、有機ＥＬ素子ＯＬＥＤに最も近いダイオード接続トランジスタＭ２２のソースが駆動トランジスタＭ１のバックゲートに接続される。また、図１０では図示していないが、ダイオード接続トランジスタＭ２２のソースは、他のダイオード接続トランジスタＭ２１のバックゲートや、ダイオード接続トランジスタＭ２２自身のバックゲートに接続されていてもよい。
　＜第４実施形態＞
　低輝度でＳ値を大きく、高輝度でＳ値を小さくする構成として、駆動トランジスタＭ１のチャネルを酸化物半導体、接続トランジスタＭ２のチャネルをポリシリコンにより形成してもよい。このとき、駆動トランジスタＭ１における閾値Ｖｔｈ１と、ダイオード接続トランジスタＭ２における閾値Ｖｔｈ２とが、
　　Ｖｔｈ１＜Ｖｔｈ２
であるとよい。
　この閾値制御において、駆動トランジスタＭ１および接続トランジスタＭ２のチャネルは、それぞれ異なる半導体膜であるため、閾値が個別に制御しやすい。酸化物半導体であれば、導体化のための水素化処理の調整など、ポリシリコンであれば、導体化のためのドープ量の調整などにより、閾値が調整可能である。上記のようにすれば、移動度はポリシリコンの方が酸化物半導体よりも移動度が１桁以上大きいため、低輝度においては、Ｉｄ１＞Ｉｄ２、つまり、ｇｍ１＞ｇｍ２となることによって、Ｓ値が大きくなり、低階調における制御がしやすくなる。高輝度においては、Ｉｄ２＞Ｉｄ１、つまり、ｇｍ２＞ｇｍ１となって、Ｓ値が小さくなり、電流が有機ＥＬ素子ＯＬＥＤに流れやすくなり、高階調においても制御がしやすくなる。
　同じ基板上に、酸化物半導体およびポリシリコンにてトランジスタの半導体膜を形成する方法であるが、絶縁基板側から、ベースコート層、ポリシリコン膜、第１ゲート絶縁膜、第１ゲート電極、第２ゲート絶縁膜、酸化物半導体膜、第３ゲート絶縁膜、第２ゲート電極、層間絶縁膜、のように形成する。このとき、第１ゲート電極を、接続トランジスタＭ２のデータゲートおよび駆動トランジスタＭ１のバックゲートとして用い、第２ゲート電極を駆動トランジスタＭ１のデータゲートとして用いる。
　接続トランジスタＭ２にバックゲートを設ける場合は、ベースコート層とポリシリコン膜との間に、さらに、ゲート電極、ゲート絶縁膜を設ければよい。
　第１ないし第４実施形態で説明した表示装置は、電流駆動型の表示素子を備えたデバイスであれば特に限定されるものではない。電流駆動型の表示素子としては、ＯＬＥＤ（有機発光ダイオード）を備えた有機ＥＬディスプレイ、無機発光ダイオードを備えた無機ＥＬディスプレイ、またはＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等がある。
　今回開示した実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
Ｌ１　　走査制御ライン
Ｌ２　　ハイレベル電源ライン
Ｌ３　　ローレベル電源ライン
Ｌ４　　データライン
Ｍ１　　駆動トランジスタ
Ｍ２　　ダイオード接続トランジスタ
Ｍ３　　接続トランジスタ
Ｃ１　　キャパシタ
ＯＬＥＤ　　有機ＥＬ素子
ＢＧＥ　　バックゲート電極
ＢＧＩ　　バックゲート用ゲート絶縁膜
ＳＣ　　半導体層
ＴＧＩ，ＴＧＩ１，ＴＧＩ２　　ゲート絶縁膜
ＴＧＥ１，ＴＧＥ２　　ゲート電極
ＩＬ　　層間絶縁膜
ＥＬ１～ＥＬ３　　電極
ＴＨ１～ＴＨ５　　スルーホール

Claims (11)

  1. 　電流が流れることで発光する表示素子と、
    　データ電圧を保持するキャパシタと、
    　データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、
    　前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、
    　前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、
    　前記駆動トランジスタのチャネル長をＬ１とし、前記ダイオード接続トランジスタのチャネル長をＬ２とし、前記駆動トランジスタにおけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）１とし、前記ダイオード接続トランジスタにおけるチャネル幅Ｗとチャネル長Ｌとの比を（Ｗ／Ｌ）２とするとき、
    　　Ｌ１＜Ｌ２、かつ、
    　　（Ｗ／Ｌ）１＜（Ｗ／Ｌ）２
    の関係を満たすことを特徴とする表示装置。
  2. 　電流が流れることで発光する表示素子と、
    　データ電圧を保持するキャパシタと、
    　データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、
    　前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、
    　前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、
    　前記駆動トランジスタにおけるチャネル容量を（Ｃｏｘ）１とし、前記ダイオード接続トランジスタにおけるチャネル容量を（Ｃｏｘ）２とし、前記駆動トランジスタにおける（チャネル容量・チャネル幅／チャネル長）を（Ｃｏｘ・Ｗ／Ｌ）１とし、前記ダイオード接続トランジスタにおける（チャネル容量・チャネル幅／チャネル長）を（Ｃｏｘ・Ｗ／Ｌ）２とするとき、
    　　（Ｃｏｘ）１＞（Ｃｏｘ）２、かつ、
    　　（Ｃｏｘ・Ｗ／Ｌ）１＜（Ｃｏｘ・Ｗ／Ｌ）２
    の関係を満たすことを特徴とする表示装置。
  3. 　電流が流れることで発光する表示素子と、
    　データ電圧を保持するキャパシタと、
    　データゲートに前記キャパシタの一方の電極が接続されている駆動トランジスタと、
    　前記駆動トランジスタのソースと前記表示素子との間に接続されているダイオード接続トランジスタとを備えており、
    　前記ダイオード接続トランジスタのソースは、前記駆動トランジスタのバックゲートに接続されており、
    　前記駆動トランジスタのチャネルは酸化物半導体、前記ダイオード接続トランジスタのチャネルはポリシリコンにより構成されていることを特徴とする表示装置。
  4. 　請求項１から３の何れか１項に記載の表示装置であって、
    　前記駆動トランジスタにおける閾値をＶｔｈ１とし、前記ダイオード接続トランジスタにおける閾値をＶｔｈ２とするとき、
    　　Ｖｔｈ１＜Ｖｔｈ２
    の関係を満たすことを特徴とする表示装置。
  5. 　請求項１から４の何れか１項に記載の表示装置であって、
    　前記ダイオード接続トランジスタのバックゲートは、当該ダイオード接続トランジスタのソースに接続されていることを特徴とする表示装置。
  6. 　請求項１から５の何れか１項に記載の表示装置であって、
    　前記駆動トランジスタのバックゲートおよび前記ダイオード接続トランジスタのバックゲートが共通化されており、共通化された前記バックゲートが前記ダイオード接続トランジスタのソースに接続されていることを特徴とする表示装置。
  7. 　請求項１から６の何れか１項に記載の表示装置であって、
    　前記ダイオード接続トランジスタは複数設けられており、前記表示素子に最も近いダイオード接続トランジスタのソースが、駆動トランジスタのバックゲートに接続されていることを特徴とする表示装置。
  8. 　請求項１から４の何れか１項に記載の表示装置であって、
    　前記ダイオード接続トランジスタのバックゲートに定電圧電源が接続されていることを特徴とする表示装置。
  9. 　請求項８に記載の表示装置であって、
    　前記定電圧電源は、ローレベル電源であることを特徴とする表示装置。
  10. 　請求項２に記載の表示装置であって、
    　駆動トランジスタのデータゲートにおける第１ゲート絶縁膜と、ダイオード接続トランジスタのデータゲートにおける第２ゲート絶縁膜とは、
    　　（第１ゲート絶縁膜の膜厚）＜（第２ゲート絶縁膜の膜厚）
    の関係を満たすことを特徴とする表示装置。
  11. 　請求項２に記載の表示装置であって、
    　駆動トランジスタのデータゲートにおける第１ゲート絶縁膜と、ダイオード接続トランジスタのデータゲートにおける第２ゲート絶縁膜とは、
    　　（第１ゲート絶縁膜の誘電率）＞（第２ゲート絶縁膜の誘電率）
    の関係を満たすことを特徴とする表示装置。
PCT/JP2019/038920 2019-10-02 2019-10-02 表示装置 WO2021064894A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/765,599 US11915647B2 (en) 2019-10-02 2019-10-02 Display device equipped with current-driven electro-optical elements
PCT/JP2019/038920 WO2021064894A1 (ja) 2019-10-02 2019-10-02 表示装置
CN201980100804.XA CN114467135A (zh) 2019-10-02 2019-10-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/038920 WO2021064894A1 (ja) 2019-10-02 2019-10-02 表示装置

Publications (1)

Publication Number Publication Date
WO2021064894A1 true WO2021064894A1 (ja) 2021-04-08

Family

ID=75336831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/038920 WO2021064894A1 (ja) 2019-10-02 2019-10-02 表示装置

Country Status (3)

Country Link
US (1) US11915647B2 (ja)
CN (1) CN114467135A (ja)
WO (1) WO2021064894A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102993A1 (zh) * 2021-12-08 2023-06-15 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242772A (ja) * 2011-05-24 2012-12-10 Sony Corp 表示装置、表示装置の駆動方法、及び、電子機器
JP2014164081A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 有機ｅｌ装置
JP2018077474A (ja) * 2016-11-07 2018-05-17 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ピクセル回路およびピクセル回路を形成するための方法
US20180233082A1 (en) * 2015-04-09 2018-08-16 Boe Technology Group Co., Ltd. Pixel circuit and method for driving the same, and display apparatus
WO2019136898A1 (en) * 2018-01-10 2019-07-18 Boe Technology Group Co., Ltd. Pixel driving circuit with wide range input voltage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052865B2 (ja) * 2001-09-28 2008-02-27 三洋電機株式会社 半導体装置及び表示装置
JP4592330B2 (ja) * 2003-11-07 2010-12-01 三洋電機株式会社 画素回路及び表示装置
KR100752380B1 (ko) * 2005-12-20 2007-08-27 삼성에스디아이 주식회사 유기전계발광표시장치의 화소 회로
JP6080430B2 (ja) 2012-08-27 2017-02-15 キヤノン株式会社 照明装置、その制御方法、及びバックライト装置
EP2902994A4 (en) * 2012-10-30 2016-09-14 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR
KR102662057B1 (ko) * 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
KR102420080B1 (ko) * 2017-05-19 2022-07-13 삼성디스플레이 주식회사 다채널 박막 트랜지스터 및 이를 포함하는 화소
US10276105B2 (en) * 2017-06-07 2019-04-30 Qualcomm Incorporated Reversible bias organic light-emitting diode (OLED) drive circuit without initialization voltage
KR20240018693A (ko) * 2017-12-06 2024-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 전자 기기, 및 동작 방법
KR102507208B1 (ko) * 2018-01-10 2023-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242772A (ja) * 2011-05-24 2012-12-10 Sony Corp 表示装置、表示装置の駆動方法、及び、電子機器
JP2014164081A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 有機ｅｌ装置
US20180233082A1 (en) * 2015-04-09 2018-08-16 Boe Technology Group Co., Ltd. Pixel circuit and method for driving the same, and display apparatus
JP2018077474A (ja) * 2016-11-07 2018-05-17 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ピクセル回路およびピクセル回路を形成するための方法
WO2019136898A1 (en) * 2018-01-10 2019-07-18 Boe Technology Group Co., Ltd. Pixel driving circuit with wide range input voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102993A1 (zh) * 2021-12-08 2023-06-15 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN114467135A (zh) 2022-05-10
US20220343847A1 (en) 2022-10-27
US11915647B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US11895872B2 (en) Thin film transistor with small storage capacitor with metal oxide switch
KR101947163B1 (ko) 유기 발광 표시 장치
KR102420080B1 (ko) 다채널 박막 트랜지스터 및 이를 포함하는 화소
WO2018161463A1 (zh) 像素电路和具有该像素电路的显示装置
JP4838571B2 (ja) 発光表示装置およびその製造方法
TWI244633B (en) Pixel circuit, display apparatus, and method for driving pixel circuit
KR20200003333A (ko) 표시장치
EP3813053A1 (en) Organic light-emitting diode display
KR20200064230A (ko) 유기 발광 표시 장치
CN113823639B (zh) 显示面板及显示装置
KR20180024909A (ko) 구동 트랜지스터와 이를 구비한 유기 발광 다이오드 표시 장치 및 그들의 제조 방법
US20060202920A1 (en) Display and array substrate
US11521547B2 (en) Display device
WO2021064894A1 (ja) 表示装置
US20190288055A1 (en) Display device
US20220398980A1 (en) Pixel circuit configured to control light-emitting element
KR20240005875A (ko) 디스플레이 디바이스들에 사용하기 위한 회로들용의 박막 트랜지스터들
CN114467134B (zh) 显示装置
KR20230096529A (ko) 표시 장치
US11699392B2 (en) Display device
KR20190015740A (ko) 유기 발광 표시 장치
US20240194152A1 (en) Thin film transistors for circuits for use in display devices
WO2022118368A1 (ja) 表示装置
JP2024521642A (ja) ディスプレイデバイスにおける使用のための回路用薄膜トランジスタ
TW202418261A (zh) 子畫素電路及應用其之顯示器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19947836

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19947836

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP