WO2021012767A1 - 用于存储器控制器与存储器设备互连的总线 - Google Patents

用于存储器控制器与存储器设备互连的总线 Download PDF

Info

Publication number
WO2021012767A1
WO2021012767A1 PCT/CN2020/091333 CN2020091333W WO2021012767A1 WO 2021012767 A1 WO2021012767 A1 WO 2021012767A1 CN 2020091333 W CN2020091333 W CN 2020091333W WO 2021012767 A1 WO2021012767 A1 WO 2021012767A1
Authority
WO
WIPO (PCT)
Prior art keywords
point
memory
bus
memory devices
memory controller
Prior art date
Application number
PCT/CN2020/091333
Other languages
English (en)
French (fr)
Inventor
杨国华
张嘉荣
许迪
Original Assignee
苏州库瀚信息科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010388981.7A external-priority patent/CN112286842B/zh
Application filed by 苏州库瀚信息科技有限公司 filed Critical 苏州库瀚信息科技有限公司
Publication of WO2021012767A1 publication Critical patent/WO2021012767A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Definitions

  • Figure 4b depicts an embodiment of the present invention, in which the memory controller 101 and the memory devices 201-204 are connected via a unidirectional shared control bus 103 with bus direction control capability and a bidirectional point-to-point data bus 102 connected in a pipelined daisy chain manner.
  • the bus forms a link in one direction, so that the memory devices 201-204 are connected in the same direction, and the memory devices 201-204 all perform bidirectional data connections.
  • the data bus can also be connected in series in different directions to form a link.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

本申请提供一种用于存储器控制器和存储器设备互连的总线，包括：多条单向点对点的数据总线，配置为将多个存储器设备与一存储器控制器依次串联形成环路；多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。

Description

用于存储器控制器与存储器设备互连的总线 技术领域
本申请涉及存储器技术领域，尤其涉及一种用于存储器控制器与存储器设备互连的总线。
背景技术
在传统设置中，共享双向总线用于连接控制器和多个存储器设备，例如，ONFI总线标准是连接NAND闪存控制器和NAND闪存设备的总线接口标准。这种总线系统的最大缺点是总线的速度很大程度上取决于总线负载。随着总线上连接更多的设备(也称为总线通道)，总线上的负载由于额外的引脚负载和额外的互连负载(例如PCB走线和引线键合)而增加。此外，还需要更复杂，可扩展且耗电的总线接口设计和调谐方案来提高总线速度，这种总线系统的一个例子如图1a和1b所示。共享双向总线通常由多位数据总线和选通信号组成。如果控制状态信号从存储设备返回到控制器，则控制总线可以是单向的(图1a)或双向的(图1b)。因为在同一总线上需要更多的存储器设备来增加每条总线的存储器容量，总线负载问题变得更加严重。
用于克服总线负载问题的公共总线拓扑是以菊花链(Daisy chain)方式连接存储器设备。总线通道上所有设备之间的连接是点对点的，可以通过减少总线负载实现高速运行。菊花链上的每个存储设备都会为总体传输延迟增加额外的延迟。额外的延迟可以很好的权衡，特别是如果它明显小于整体总线传输延迟。例如，对于16长度的菊花链和以Gbps数据速率传输4KB块的NAND闪存设备，额外的传输延迟大约为几十纳秒的量级，这显然小于块传输时间的微秒量级。 由于菊花链的点对点连接的通常是单向的，因此在控制器和存储器设备上需要大约两倍的引脚数量，从而降低了每个引脚的带宽设计的互连设计效率。
发明内容
本发明的一实施例中提供一种用于存储器控制器和存储器设备互连的总线，包括：多条单向点对点的数据总线，配置为将多个存储器设备与一存储器控制器依次串联形成环路；多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
本发明的另一实施例中提供一种用于存储器控制器和存储器设备互连的总线，包括：多条双向点对点的数据总线，配置为上将多个存储器设备与一存储器控制器连接形成链路；多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
本发明的另一实施例中提供一种用于存储器控制器和存储器设备互连的总线，包括：多条双向点对点的数据总线，配置为将多个存储器设备与一存储器控制器串联依次形成环路；多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
在一实施例中，将所述多个存储器设备与所述存储器控制器分别通过单向点对点的多条控制总线串联形成循环环路。在另一实施例中，所述多个存储器设备与所述存储器控制器分别通过单向共享的多条控制总线连接。在另一实施例中，所述多个存储器设备与所述存储器控制器分别通过双向共享的多条控制总线连接。
在一实施例中，所述多个存储器设备之间和/或所述存储器设备与所述存储器控制器之间通过硅通孔连接。在另一实施例中，所述多个存储器设备堆栈于同一封装结构中，且通过硅通孔互连。
在一实施例中，所述存储器设备的至少一个双向数据总线接口支持双模式：存储器设备之间小负载驱动的常规模式，存储器设备和存储器控制器之间大负 载驱动的增强模式。
在一实施例中，所述多个存储器设备为不同类型的存储器；所述多个存储器设备为NAND闪存或存储级内存存储器或两者组合。
在一实施例中，所述存储器控制器配置为与所述多个存储器设备连接形成单向点对点的数据总线环路、双向点对点的数据总线环路或一个方向上的数据总线链路中的一个或多个。
在一实施例中，提供一种存储器控制器与存储器设备的操作方法，采用上文所述的总线，所述多个存储器设备中的一个通过第一支路进行读或写操作，所述多个存储器设备中的另一个通过第二支路进行读或写操作。所述第一支路与所述第二支路形成环路。
本发明的另一实施例中一种用于存储器控制器和存储器设备互连的总线，包括：
多条单向点对点的数据总线，配置为将多个存储器设备与一存储器控制器依次串联，其中，部分单向点到点的数据总线传输方向为从存储控制器输出到存储器设备方向的，部分单向点到点的数据总线传输方向为从存储器设备输入到存储控制器方向的；
多条点到点的控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
在一实施例中，所述多条点到点控制总线包括多条单向点到点的总控制线，其中，单向点到点的总控制线传输方向为从存储控制器输出到存储器设备方向的。在另一实施例中，所述多条点到点控制总线包括多条单向点到点的总控制线，其中，部分单向点到点的总控制线传输方向为从存储控制器输出到存储器设备方向的，部分单向点到点的总控制线传输方向为从存储器设备输入到存储控制器方向的。在另一实施例中，所述多条点到点的控制总线为双向总线。
在一实施例中，提供一种装置，采用上文所述的总线，实现多个存储器设备与存储器控制器直接的互连。
在一个实施例中，菊花链连接或循环回路连接中的所有存储器设备被封装在一个装置中，而存储器控制器和存储器设备可以被封装同一个装置中或者存储器控制器可以单独在另一个装置中。
在一个实施例中，在同一个封装的存储器设备使用诸如硅通孔(Through silicon via，TSV)或短交错引线键合(short staggered wire bonding)的技术实现互联。
附图说明
附图仅示出了本发明的示例性实施例，因此不限制其范围，因为本发明的概念适用于其他同等有效的实施例。
图1a为现有技术中控制器与设备之间互连总线的示意图；
图1b为现有技术中控制器与设备之间互连总线的示意图；
图2a为本发明一实施例中控制器与设备之间互连总线的示意图；
图2b为本发明一实施例中控制器与设备之间互连总线的示意图；
图2c为本发明一实施例中控制器与设备之间互连总线的示意图；
图3a为本发明一实施例中控制器与设备之间互连总线的示意图；
图3b为本发明一实施例中控制器与设备之间互连总线的示意图；
图3c为本发明一实施例中控制器与设备之间互连总线的示意图；
图4a为本发明一实施例中控制器与设备之间互连总线的示意图；
图4b为本发明一实施例中控制器与设备之间互连总线的示意图；
图4c为本发明一实施例中控制器与设备之间互连总线的示意图；
图5为本发明一实施例中控制器对设备进行读操作的示意图；
图6为本发明一实施例中控制器对设备进行写操作的示意图；
图7a为本发明一实施例中控制器与设备之间互连总线的示意图；
图7b为本发明一实施例中控制器与设备之间互连总线的示意图；
图7c为本发明一实施例中控制器与设备之间互连总线的示意图；
图8a为本发明一实施例中控制器与设备之间互连总线的示意图；
图8b为本发明一实施例中控制器与设备之间互连总线的示意图；
图8c为本发明一实施例中控制器与设备之间互连总线的示意图；
图9为本发明一实施例中控制器对设备进行读和写操作的示意图；
图10为本发明一实施例中控制器对设备进行读和写操作的示意图；
图11为本发明一实施例中控制器与设备利用两个TSV交错列连接的示意图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
在下面给出的描述中使用的术语旨在以其最广泛的合理方式解释，即使它与本申请的某些特定示例的详细描述一起使用。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本详细描述部分中明确且具体地定义。
图2a描绘了本发明的一个实施例，其中存储控制器101和存储器设备201-204之间都以单向点对点控制总线103和单向点对点数据总线102以菊花链方式连接。其中，部分单向点到点的数据总线102传输方向为从存储控制器输出到存储器设备的方向，部分单向点到点的数据总线102传输方向为从存储器设备输入到存储控制器的方向。
图2b描绘了本发明的一个实施例，其中存储控制器101和存储器设备201-204之间以两组单向点对点控制总线103和单向点对点数据总线102以菊花链方式连接。其中，部分单向点到点的总控制线传输方向为从存储控制器输 出到存储器设备的方向，部分单向点到点的总控制线传输方向为从存储器设备输入到存储控制器的方向，即一组控制总线为控制器输出方向，一组控制总线为控制器输入方向。
图2c描绘了本发明的一个实施例，其中存储控制器101和存储器设备201-204之间都以双向点对点控制总线103和单向点对点数据总线102以菊花链方式连接。
图3a描绘了本发明的一个实施例，其中存储控制器101和存储器设备201-204之间都以单向点对点控制总线103和单向点对点数据总线102的循环回路(或环路)菊花链方式连接。
图3b描绘了本发明的一个实施例，其中存储器控制器101和存储器设备201-204之间以单向点对点控制总线103的共享控制总线连接，单向点对点数据总线102以循环回路(或环路)菊花链方式连接。
图3c描绘了本发明的一个实施例，其中存储器控制器101和存储器设备201-204之间以双向点对点控制总线103的共享控制总线连接，单向点对点数据总线102以循环回路(或环路)菊花链方式连接。
本实施例中通过将菊花链的最后一个存储器设备连接回存储器控制器形成循环回路，并限制数据仅在菊花链中沿一个方向行进以提高系统的菊花链连接的效率。相对于现有技术中本实施例中减少了存储器设备中的引脚数量以实现菊花链连接。此外，与传统的菊花链设计相比，循环回路连接将从存储器设备到控制器的最差情况下的跳数(Hops)减少到一半，因此减少了总线延迟。
图4a描绘了本发明的一个实施例，其中存储器控制器101和存储器设备201-204通过具有总线方向控制能力的单向点对点控制总线103和以流水线菊花链(pipelined daisy chain)方式连接的双向点对点数据总线连接，数据总线在一个方向上串联形成链路，从而将存储器设备201-204连接在同一方向上，存储器设备201-204均进行双向数据连接。在其他的实施例中，数据总线还可以在不同方向上串联形成链路。
图4b描绘了本发明的一个实施例，其中存储器控制器101和存储器设备201-204通过具有总线方向控制能力的单向共享控制总线103和以流水线菊花链方式连接双向点对点数据总线102连接，数据总线在一个方向上形成链路，从而将存储器设备201-204连接在同一方向上，存储器设备201-204均进行双向数据连接。在其他的实施例中，数据总线还可以在不同方向上串联形成链路。
图4c描绘了本发明的一个实施例，其中存储器控制器101和存储器设备201-204通过具有总线方向控制能力的双向共享控制总线103和以流水线菊花链方式连接的双向点对点数据总线102连接，数据总线在一个方向上形成链路，从而将存储器设备201-204连接在同一方向上，存储器设备201-204均进行双向数据连接。控制总线需要向菊花链连接中的所有存储器设备提供总线方向信息。图5描绘了当存储器控制器101从所寻址的存储器设备读取数据时的控制的一个示例，总线方向控制设置为读(READ)，数据传输方向是从存储器设备到存储器控制器。图6描绘了当存储器控制器101将数据写入所寻址的存储器设备时的控制的一个示例，总线方向控制设置为写(WRITE)，数据传输方向是从存储器控制器到存储器设备。图4a、图4b、图4c中的存储器控制器具有图1a或图1b中的共享数据总线的引脚效率，但是由于点对点总线负载可以以更高的速度操作。
当点对点连接的数据总线方向改变时，通常需要一些额外的时间来校准定时并同步数据传输中涉及的两个存储器设备。在存储器设备是进行块传输(block transfer)的NAND闪存设备的示例系统中，数据总线方向的改变仅发生在块传输的边界处。如果校准或同步的时间与数据总线方向的变化率相比较小，则校准或同步的时间是可接受的。在本发明的一个实施例中，时钟信号可以作为控制总线的一部分从控制器分配给所有存储器设备，使得各个存储器设备可以使用它来减少切换数据总线方向时的同步时间。此外，数据选通信号可以包含在数据总线设计中，以简化时钟信号和数据恢复设计，并在改变数据总线方向时缩短恢复 时间。
图7a描绘了具有支持两个流水线菊花链数据总线连接的存储器控制器的系统，包括存储器设备201-204组成的一个流水线菊花链数据总线和存储器件301-304组成的一个流水线菊花链数据总线。存储控制器与存储器设备201-204的流水总线由一组单向点对点控制总线103连接。存储控制器与存储器设备301-304的流水总线由另一组单向点对点控制总线103连接。存储器控制器只能同时将数据传输到每个流水线菊花链中的一个寻址的存储器设备。
图7b描绘了具有支持两个流水线菊花链数据总线连接的存储器控制器的系统，包括存储器设备201-204组成的一个流水线菊花链数据总线和存储器件301-304组成的一个流水线菊花链数据总线。该系统中的所有内存设备共享相同的单向控制总线401。存储器控制器只能同时将数据传输到每个流水线菊花链中的一个寻址的存储器设备。
图7c描绘了具有支持两个流水线菊花链数据总线连接的存储器控制器的系统，包括存储器设备201-204组成的一个流水线菊花链数据总线和存储器件301-304组成的一个流水线菊花链数据总线。该系统中的所有内存设备共享相同的双向控制总线103。存储器控制器只能同时将数据传输到每个流水线菊花链中的一个寻址的存储器设备。
图8a描绘了本发明的一个实施例，其中所有的数据总线形成循环回路的菊花链，即将两个流水线菊花链中远离存储器控制器101的两个存储器设备之间的数据总线相连。此系统中的所有存储器设备201-204、301-304由单向点对点控制总线103串行连接形成循环回路的菊花链。存储器控制器可以同时访问循环回路中的任何两个存储器设备。
图8b描绘了本发明的一个实施例，其中所有的数据总线形成循环回路的菊花链，即将两个流水线菊花链中远离存储器控制器101的两个存储器设备之间的数据总线相连。此系统中的所有存储器设备201-204、301-304共享相同的单项控制总线。存储器控制器可以同时访问循环回路中的任何两个存储器设 备。
图8c描绘了本发明的一个实施例，其中所有的数据总线形成循环回路的菊花链，即将两个流水线菊花链中远离存储器控制器101的两个存储器设备之间的数据总线相连。此系统中的所有存储器设备201-204、301-304共享相同的双向控制总线。存储器控制器可以同时访问循环回路中的任何两个存储器设备。
图9描绘了本发明的一个实施例，其中数据总线形成循环回路的菊花链。此系统中的所有存储器设备共享相同的控制总线。在该图中，存储器控制器101同时从存储器设备202和存储器设备203读取，存储器控制器101通过存储器设备202、201之的数据总线形成的第一支路读取所寻址的存储器设备202中的数据，通过存储器设备203、204、304-301之间的数据总线形成的第二支路读取所寻址的存储器设备203中的数据。
图10描绘了本发明的一个实施例，其中数据总线的菊花链处于循环中。此系统中的所有存储器设备共享相同的控制总线。在该图中，存储器控制器101正在从存储器设备202读取并同时写入存储器设备203，存储器控制器101通过存储器设备202、201之的数据总线形成的第一支路读取所寻址的存储器设备202中的数据，通过存储器设备203、204、304-301之间的数据总线形成第二支路向所寻址的存储器设备203中写入数据。
其中，第一支路和第二支路组合形成为环路。相对于图7中所示的链路，图8中的存储器控制器101可以同时对一条流水线菊花链中的两个存储器设备进行操作，例如，同时进行读操作，或同时进行写操作，或分别进行读操作和写操作。
在本发明的一个实施例中，所述存储器控制器配置为与所述多个存储器设备连接形成单向点对点的数据总线环路、双向点对点的数据总线环路或一个方向上的数据总线链路中的一个或多个，也即图3a、图3b、图3c，图4a、图4b、图4c和图8中的存储器控制器101均可以扩展为包括多个流水线菊花链 连接或循环回路菊花链连接的存储器设备，上述图示的各个实施例之间可相互结合。
在一实施例中，所述多个存储器设备为NAND闪存，例如慢速NAND闪存或快速NAND闪存，或存储级内存(SCM)存储器，例如3DXP存储器，或非易失性存储器，或上述种类的组合。
在本发明的一个实施例中，流水线菊花链连接或循环回路连接中的所有存储器设备是相同的，具有类似的存储器类型和类似的存储器访问时间。在本发明的另一个实施例中，菊花链连接或循环回路连接中的存储器设备是不同的，例如，具有不同的存储器类型和/或不同的访问延迟。在后一种情况下，存储器控制器需要包括额外的定时控制逻辑以跟踪系统中所有存储器设备的状态。例如，在图8中，204是具有长存储器访问时间和201具有短存储器访问时间的存储器设备。
在一实施例中，所述多个存储器设备堆栈于同一封装结构中，且通过硅通孔互连。所述多个存储器设备之间和/或所述存储器设备所述存储器控制器之间通过硅通孔连接。
本申请中，所述存储器控制器可以与一个或多个存储器设备连接形成一条或多条环路或链路，即，所述存储器控制器配置为与所述多个存储器设备连接形成单向点对点的数据总线环路、双向点对点的数据总线环路或一个方向上的数据总线链路中的一个或多个。例如，图7a至图7c中示出的存储控制器101分别与存储器设备201-204及存储器设备301-304之间连接形成两条链路。应当理解，存储器控制器还可以与多个存储器设备之间采用其他的连接方式，例如，连接形成两条环路。
在本发明的一个实施例中，菊花链连接或循环回路连接中的所有存储器设备被封装在一个装置中，而存储器控制器和存储器设备可以被封装同一个装置中或者存储器控制器可以单独在另一个装置中。如图11所示，存储器设备201、301、202、302封装在一个装置中，存储器设备201、301、202、302在同一个菊花链连接或循环回路连接中，存储器控制器101与存储器设备201、301、202、 302封装在同一个装置中或者单独封装在另一个装置中，本发明使用诸如硅通孔(Through silicon via，TSV)的技术实现互联，可以减小同一封装结构中的存储器设备之间的总线负载，可以将同一封装结构中的存储器设备之间的总线负载保持为小。菊花链或循环回路中的存储器控制器与相邻存储器设备之间的速度可能受到点对点总线的限制。本发明的另一实施例中，同一封装结构中的存储器设备之间也可以使用短交错引线键合(short staggered wire bonding)技术实现互联。
在一实施例中，所述存储器设备的至少一个双向数据总线接口支持双模式：存储器设备之间小负载驱动的常规模式，存储器设备和存储器控制器之间大负载驱动的增强模式。
应当注意以上所描述的所有或者任一实施例可以彼此结合，除非另外声明或者此类实施例可能在功能上和/或架构上相互排斥。
虽然本申请与引用的特定示例实施例一起被描述，但是本申请并不仅限于于此描述的实施例，而是可以用在后附的权利要求的精神和范围内以修改或者变更的形式被实施。相应的，说明书和附图应被视为说明的意思而非限制的意思。
由上所述，应当注意到本申请特定的实施例在这里以示例为目的被描述，但是在不背离本申请范围的情况下可以做不同的修改。相应地，本申请除了后附的权利要求，并不被限制。
本领域技术人员在实施本申请时可以通过对于附图、公开的内容和权利要求的研究，了解并进行对于公开的实施例的其他改变。在权利要求中，词语“包括”并不排除其他组件或步骤，并且不定冠词“一个”并不排除多个。即使特定的特征记载在不同的从属权利要求中，本申请也涉及具有共同的这些特征的实施例。任何在权利要求中的附图标记不应当被解释为限制范围。
不同实施例的特征和方面可以被整合到另外的实施例中，并且本文件所示的实施例可以在没有所有示例或者描述的特征或者方面的情况下实施。本领域技术人员会注意到，虽然本系统和方法的特定的示例和实施例为了示例目的而 被描述，在不背离本申请的精神和范围的情况下可以做出不同的修改。此外，一个实施例的特征可以被包含到另一个实施例中，即使这些特征并未在本文件中在一个单一的实施例中被一起描述。相应地，本申请被所附的权利要求描述。

Claims (18)

  1. 一种用于存储器控制器和存储器设备互连的总线，包括：
    多条单向点对点的数据总线，配置为将多个存储器设备与一存储器控制器依次串联形成环路；
    多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
  2. 一种用于存储器控制器和存储器设备互连的总线，包括：
    多条双向点对点的数据总线，配置将多个存储器设备与一存储器控制器连接形成链路；
    多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
  3. 一种用于存储器控制器和存储器设备互连的总线，包括：
    多条双向点对点的数据总线，配置为将多个存储器设备与一存储器控制器串联依次形成环路；
    多条控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
  4. 根据权利要求1或2或3所述的总线，其特征在于，将所述多个存储器设备与所述存储器控制器分别通过单向点对点的多条控制总线串联形成环路。
  5. 根据权利要求1或2或3所述的总线，其特征在于，所述多个存储器设备与所述存储器控制器分别通过单向共享的多条控制总线连接。
  6. 根据权利要求1或2或3所述的总线，其特征在于，所述多个存储器设备与所述存储器控制器分别通过双向共享的多条控制总线连接。
  7. 根据权利要求1或2或3所述的总线，其特征在于，所述多个存储器设备之间和/或所述存储器设备与所述存储器控制器之间通过硅通孔连接。
  8. 根据权利要求7所述的总线，其特征在于，所述多个存储器设备堆栈 于同一封装结构中，且通过硅通孔互连。
  9. 根据权利要求2或3所述的总线，其特征在于，所述存储器设备的至少一个双向数据总线接口支持双模式：存储器设备之间小负载驱动的常规模式，存储器设备和存储器控制器之间大负载驱动的增强模式。
  10. 根据权利要求1或2或3所述的总线，其特征在于，所述多个存储器设备为不同类型的存储器；所述多个存储器设备为NAND闪存或存储级内存储器或其组合。
  11. 根据权利要求1或2或3所述的总线，其特征在于，所述存储器控制器配置为与所述多个存储器设备连接形成单向点对点的数据总线环路、双向点对点的数据总线环路或一个方向上的数据总线链路中的一个或多个。
  12. 一种用于存储器控制器和存储器设备互连的总线，包括：
    多条单向点对点的数据总线，配置为将多个存储器设备与一存储器控制器依次串联形成链路，其中，部分单向点到点的数据总线传输方向为从存储控制器输出到存储器设备的方向，部分单向点到点的数据总线传输方向为从存储器设备输入到存储控制器的方向；
    多条点到点的控制总线，配置为分别将所述多个存储器设备与所述存储器控制器连接。
  13. 根据权利要求12所述的总线，其特征在于，所述多条点到点控制总线包括多条单向点到点的总控制线，其中，单向点到点的总控制线传输方向为从存储控制器输出到存储器设备的方向。
  14. 根据权利要求12所述的总线，其特征在于，所述多条点到点控制总线包括多条单向点到点的总控制线，其中，部分单向点到点的总控制线传输方向为从存储控制器输出到存储器设备的方向，部分单向点到点的总控制线传输方向为从存储器设备输入到存储控制器的方向。
  15. 根据权利要求12所述的总线，其特征在于，所述多条点到点的控制总线为双向总线。
  16. 根据权利要求1至15中任意一项所述的总线，其特征在于，所述存储器控制器与一个或多个存储器设备连接形成一条或多条环路或链路。
  17. 一种存储器控制器与存储器设备的操作方法，采用如权利要求3至11中任意一项所述的总线，所述多个存储器设备中的一个通过第一支路进行读或写操作，所述多个存储器设备中的另一个通过第二支路进行读或写操作，所述第一支路与所述第二支路形成环路。
  18. 一种装置，采用如权利要求1至16中任意一项所述的总线，实现多个存储器设备与存储器控制器直接的互连。
PCT/CN2020/091333 2019-07-22 2020-05-20 用于存储器控制器与存储器设备互连的总线 WO2021012767A1 (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910661283 2019-07-22
CN201910661283.7 2019-07-22
CN202010388981.7 2020-05-09
CN202010388981.7A CN112286842B (zh) 2019-07-22 2020-05-09 用于存储器控制器与存储器设备互连的总线

Publications (1)

Publication Number Publication Date
WO2021012767A1 true WO2021012767A1 (zh) 2021-01-28

Family

ID=74193105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/091333 WO2021012767A1 (zh) 2019-07-22 2020-05-20 用于存储器控制器与存储器设备互连的总线

Country Status (1)

Country Link
WO (1) WO2021012767A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870325A (en) * 1998-04-14 1999-02-09 Silicon Graphics, Inc. Memory system with multiple addressing and control busses
CN201327526Y (zh) * 2008-12-05 2009-10-14 北京自动测试技术研究所 用于集成电路测试的多路模/数数据并行采集装置
CN101751982A (zh) * 2008-12-12 2010-06-23 苏州亮智科技有限公司 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN102177549A (zh) * 2008-10-14 2011-09-07 莫塞德技术公司 具有用于将分立存储装置与系统相连接的桥接装置的复合存储器
CN106055493A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 存储系统、存储模块及其操作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870325A (en) * 1998-04-14 1999-02-09 Silicon Graphics, Inc. Memory system with multiple addressing and control busses
CN102177549A (zh) * 2008-10-14 2011-09-07 莫塞德技术公司 具有用于将分立存储装置与系统相连接的桥接装置的复合存储器
CN201327526Y (zh) * 2008-12-05 2009-10-14 北京自动测试技术研究所 用于集成电路测试的多路模/数数据并行采集装置
CN101751982A (zh) * 2008-12-12 2010-06-23 苏州亮智科技有限公司 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN106055493A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 存储系统、存储模块及其操作方法

Similar Documents

Publication Publication Date Title
JP4425585B2 (ja) 分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステム
US8467486B2 (en) Memory controller with flexible data alignment to clock
KR100512895B1 (ko) 고속메모리시스템
US11815940B2 (en) Dynamic random access memory (DRAM) component for high-performance, high-capacity registered memory modules
TWI536394B (zh) 獨立連結與記憶庫選擇
US11211114B2 (en) Memories and memory components with interconnected and redundant data interfaces
JP3730898B2 (ja) データ・ストローブ・プロトコルを使用した主記憶装置
US20100005214A1 (en) Enhancing bus efficiency in a memory system
JP2009510657A5 (zh)
KR20110099227A (ko) 다중-직렬 인터페이스 적층-다이 메모리 아키텍처
TW201506924A (zh) 關於資料匯流排反相記憶體電路之系統及方法、包括資料信號群組成１０位元之組態及／或操作、及／或其他特徵
US11955200B2 (en) Dram interface mode with improved channel integrity and efficiency at high signaling rates
JP2010073300A (ja) 半導体メモリ装置
US11302367B2 (en) Area-efficient, width-adjustable signaling interface
WO2009137996A1 (zh) 存储设备级联方法、存储系统及存储设备
US9437259B2 (en) Memory system including memory chips having serially and parallel arranging input/output
US20240111449A1 (en) Cascaded memory system
WO2021012767A1 (zh) 用于存储器控制器与存储器设备互连的总线
CN112286842B (zh) 用于存储器控制器与存储器设备互连的总线
CN114747143A (zh) 可编程设备配置存储器系统
JP4416933B2 (ja) パッケージ方法
JP2000057051A (ja) メモリサブシステム
US7269681B1 (en) Arrangement for receiving and transmitting PCI-X data according to selected data modes
JP4305286B2 (ja) 計算機システム
TW202318183A (zh) 使用基於小晶片的儲存架構的裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20844905

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20844905

Country of ref document: EP

Kind code of ref document: A1