WO2020255501A1 - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
WO2020255501A1
WO2020255501A1 PCT/JP2020/011590 JP2020011590W WO2020255501A1 WO 2020255501 A1 WO2020255501 A1 WO 2020255501A1 JP 2020011590 W JP2020011590 W JP 2020011590W WO 2020255501 A1 WO2020255501 A1 WO 2020255501A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
switch
path
input
electronic circuit
Prior art date
Application number
PCT/JP2020/011590
Other languages
English (en)
French (fr)
Inventor
雄貴 八木下
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社, ソニー株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/596,527 priority Critical patent/US20220311437A1/en
Publication of WO2020255501A1 publication Critical patent/WO2020255501A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Definitions

  • This technology is related to electronic circuits. More specifically, the present invention relates to an electronic circuit having a switch circuit on a path for transmitting a signal.
  • the switch circuit is used in many analog signal processing circuits as an analog signal selection circuit.
  • This switch circuit is required to have no electrical connection in the off state, but an off-leakage current may actually flow. Therefore, in order to reduce the off-leakage current of the switch circuit, for example, two switch circuits are connected in series and biased so that the node between the two switch circuits has a constant potential difference with the input voltage of the switch circuit.
  • a circuit has been proposed (see, for example, Patent Document 1).
  • a switch circuit is used to realize the sample hold function, and in order to reduce the voltage dependence of the leak current of the input node, the off-leak is biased to be kept at a constant value.
  • this conventional technique since a constant potential difference is generated in the transistor, it is not possible to prevent the leakage current from flowing.
  • This technology was created in view of this situation, and aims to suppress off-leakage current in the switch circuit.
  • the present technology has been made to solve the above-mentioned problems, and the first aspect thereof is a first and second path switch which are connected in series and controlled either on or off at the same time. And, when the first and second path switches are controlled to be off, the same voltage is supplied to the connection part of the first and second path switches and the input part of the first path switch. It is an electronic circuit including a voltage supply circuit. This has the effect of suppressing the off-leakage current of the first path switch.
  • whether or not the voltage supply circuit supplies the same voltage to the connection portion of the first and second path switches and the input portion of the first path switch.
  • a switch for switching may be provided. This has the effect of switching whether or not to supply the voltage according to the state of the first and second path switches.
  • each of the first and second path switches and the supply switch may be composed of a CMOS transistor in which a pMOS transistor and an nMOS transistor are connected in parallel. This has the effect of properly responding even if the input voltage is a high voltage or a low voltage.
  • each of the first and second path switches and the supply switch may be configured by a pMOS transistor. This has the effect of reducing the amount of hardware under the condition that a high voltage is not input in the on state.
  • each of the first and second path switches and the supply switch may be configured by an nMOS transistor. This has the effect of reducing the amount of hardware under the condition that a low voltage is not input in the on state.
  • the voltage supply circuit may include a voltage generation circuit that generates the same voltage. This has the effect of applying the same voltage across the first path switch.
  • a high-pass filter having a capacitor connected in series between the input signal and the first and second path switches and a resistor connected in parallel with the input signal is further provided.
  • the voltage supply circuit may supply the same voltage from the voltage generation circuit to the input portion of the first path switch via the resistor.
  • the voltage supply circuit includes a voltage buffer that generates an output signal having a voltage equal to that of the input signal, and the input signal is supplied to the input portion of the first path switch.
  • the output signal of the voltage buffer may be supplied to the connection portion of the first and second path switches when the first and second path switches are controlled to be off.
  • the voltage buffer may be configured by a voltage hollower circuit in which the inverting input and output of the operational amplifier are connected.
  • the first and second path switches include a pair of paths that handle differential signals having different phases, and the voltage supply circuit is the first and second paths.
  • the path switch When the path switch is controlled to be off, the same voltage is supplied to the connection portion of the first and second path switches and the input portion of the first path switch in each of the pair of paths. It may be.
  • the input signal is a differential signal, the same voltage is applied to both ends of the first path switch.
  • the voltage supply circuit includes a resistance element that divides the differential signal and a voltage buffer that generates an output signal having the same voltage as the signal input through the resistance element.
  • a resistance element that divides the differential signal
  • a voltage buffer that generates an output signal having the same voltage as the signal input through the resistance element.
  • one of the differential signals is supplied to the input section of the first path switch, and the first and second paths are connected to the first and second path switches.
  • the output signal of the voltage buffer may be supplied when the second path switch is controlled to be off. This has the effect of sharing a voltage buffer in the differential signal.
  • FIG. 1 is a diagram showing a configuration example of an electronic circuit according to the first embodiment of the present technology.
  • This electronic circuit is a circuit that outputs an AC signal input from the input terminal 181 to any of a plurality of paths.
  • This electronic circuit includes a high-pass filter 210, path switches 110, 130 and 150, a supply switch 310, and a digital-to-analog conversion circuit 400.
  • the high-pass filter 210 is a filter that allows only the AC component of the signal input from the input terminal 181 to pass through.
  • the high-pass filter 210 is a CR circuit including a capacitor (C: capacitor) 211 and a resistor (R: Resistance) 212.
  • the capacitor 211 is connected in series between the input signal and the path switches 110, 130 and 150.
  • the resistor 212 is connected in parallel with the input signal.
  • a biological signal such as an electroencephalogram or an electrocardiogram
  • a high-pass filter having a low cutoff frequency such as 0.1 Hz
  • the resistance value of the resistor used becomes large, a large voltage is generated even for a small leakage current. Therefore, it becomes more important to suppress the leak current itself.
  • Path switches 110, 130 and 150 are switch circuits on a plurality of signal paths in the output of the high-pass filter 210. In this example, three routes are shown. Although the output side of each path is not shown here, it is connected to an amplifier or other circuits to supply a signal.
  • the route switches 110, 130 and 150 of each route are configured by connecting two switch circuits 111 and 112, 131 and 132, 151 and 152 in series, respectively.
  • the switch circuits 111, 131, and 151 are examples of the first path switch described in the claims.
  • the switch circuits 112, 132 and 152 are examples of the second path switch described in the claims.
  • the switch circuits 111 and 112 are controlled so as to be in either an on (energized) state or an off (disconnected) state at the same time. That is, if the switch circuit 111 is in the on state, the switch circuit 112 is also in the on state, and if the switch circuit 111 is in the off state, the switch circuit 112 is also in the off state.
  • the relationship between the switch circuits 131 and 132 and the relationship between the switch circuits 151 and 152 are the same.
  • the supply switch 310 is a switch for switching whether or not to supply a predetermined voltage to the switch circuits 111, 131 and 151.
  • the supply switch 310 includes switch circuits 311, 313, and 315 corresponding to the switch circuits 111, 131, and 151, and switches whether or not to supply a predetermined voltage to each of them.
  • the digital-to-analog conversion circuit 400 is a circuit for converting a digital signal to an analog signal.
  • the digital-to-analog conversion circuit 400 is used to generate a predetermined reference voltage Vref.
  • the digital-to-analog conversion circuit 400 is an example of the voltage generation circuit described in the claims.
  • the reference voltage Vref output from the digital-to-analog conversion circuit 400 is supplied to one end of the switch circuits 311, 313 and 315 of the supply switch 310 and one end of the resistor 212 of the high-pass filter 210. Therefore, the DC component of the output of the high-pass filter 210 has the same voltage as the reference voltage Vref.
  • the switch circuit of the path switch 110, 130 or 150 of the path that does not pass the signal is turned off, and the corresponding switch circuits 311, 313 or 315 are turned on.
  • the node between the two switch circuits in the path switch 110, 130 or 150 corresponding to the switch circuits 311, 313 or 315 in the ON state becomes the reference voltage Vref. Therefore, both ends of the switch circuit 111, 131, or 151 that are in the off state have the same voltage (reference voltage Vref), and the leakage current does not occur as described above.
  • FIG. 2 is a diagram showing a first configuration example of a switch circuit according to an embodiment of the present technology.
  • the switch circuits 111, 112, 131, 132, 151 and 152 of the path switches 110, 130 and 150 and the switch circuits 311, 313 and 315 of the supply switch 310 are nMOS (n-type MOS (n-type MOS). It is composed of a CMOS (Complementary MOS) transistor in which a (Metal-Oxide-Semiconductor)) transistor and a pMOS (p-type MOS) transistor are connected in parallel.
  • CMOS Complementary MOS
  • a CMOS Complementary MOS
  • pMOS pMOS
  • the gate-source voltage Vgs becomes smaller than the threshold voltage Vth, and the on-resistance may increase.
  • the gate-source voltage Vgs becomes smaller than the threshold voltage Vth, and the ON resistance may increase. Therefore, by configuring the switch circuit with CMOS transistors as in this first configuration example, the nMOS transistors and pMOS transistors connected in parallel operate complementarily even if the input voltage is high or low. By doing so, it is possible to respond appropriately.
  • FIG. 3 is a diagram showing a second configuration example of the switch circuit according to the embodiment of the present technology.
  • the switch circuits 111, 112, 131, 132, 151 and 152 of the path switches 110, 130 and 150 and the switch circuits 311, 313 and 315 of the supply switch 310 are composed of nMOS transistors. ..
  • the switch circuit As described above, by configuring the switch circuit with CMOS transistors, even if the input voltage is high or low, it can be properly handled. However, since two transistors are required for one switch circuit, the amount of hardware increases. On the other hand, in the usage mode in which a high voltage is not input in the ON state, the amount of hardware is increased as compared with the first configuration example by configuring the switch circuit with nMOS transistors as in the second configuration example. Can be reduced.
  • FIG. 4 is a diagram showing a third configuration example of the switch circuit according to the embodiment of the present technology.
  • the switch circuits 111, 112, 131, 132, 151 and 152 of the path switches 110, 130 and 150 and the switch circuits 311, 313 and 315 of the supply switch 310 are composed of pMOS transistors. ..
  • the amount of hardware can be reduced as compared with the first configuration example by configuring the switch circuit with a pMOS transistor as in the third configuration example. Can be done.
  • the off-leakage current of the switch circuit is suppressed by supplying the same voltage across the switch circuit 111, 131 or 151 of the path through which the signal does not pass. be able to.
  • FIG. 5 is a diagram showing a configuration example of an electronic circuit according to a second embodiment of the present technology.
  • the electronic circuit in this second embodiment includes high-pass filters 210 and 220, path switches 110, 120, 130, 140, 150 and 160, supply switches 310 and 320, and a digital-to-analog conversion circuit 400.
  • the high-pass filter 210 is a filter that allows only the AC component of the signal input from the input terminal 181 to pass through, as in the first embodiment described above.
  • the high-pass filter 220 is a filter that allows only the AC component of the signal input from the input terminal 182 to pass through, and is a CR circuit including a capacitor 221 and a resistor 222.
  • One ends of resistors 212 and 222 of the high-pass filters 210 and 220 are commonly connected to the output of the digital-to-analog conversion circuit 400.
  • the path switches 110, 130 and 150 are switch circuits on a plurality of signal paths in the output of the high-pass filter 210, as in the first embodiment described above. Further, the path switches 120, 140 and 160 are switch circuits on a plurality of signal paths in the output of the high-pass filter 220. Since the internal configurations of the route switches 120, 140 and 160 are the same as those of the route switches 110, 130 and 150 described above, detailed description thereof will be omitted.
  • the supply switch 310 is a switch for switching whether or not to supply a predetermined voltage to the switch circuits 111, 131, and 151, as in the first embodiment described above. Further, the supply switch 320 is a switch for switching whether or not to supply a predetermined voltage to the switch circuits 121, 141 and 161.
  • the supply switch 320 includes switch circuits 322, 324, and 326 corresponding to the switch circuits 121, 141, and 161 and switches whether or not to supply a predetermined voltage to each of them.
  • the digital-to-analog conversion circuit 400 is a circuit that generates a predetermined reference voltage Vref, as in the first embodiment described above.
  • the reference voltage Vref output from the digital-to-analog conversion circuit 400 is one end of the switch circuits 311, 313 and 315 of the supply switch 310, one end of the switch circuits 322, 324 and 326 of the supply switch 320, and the resistance of the high-pass filter 210. It is supplied to one end of the resistor 222 of the 212 and the high-pass filter 220. Therefore, the DC component of the output of the high-pass filters 210 and 220 has the same voltage as the reference voltage Vref.
  • both ends of the switch circuits 111, 121, 131, 141, 151 or 161 that are in the off state have the same voltage (reference voltage Vref), and no leakage current occurs as described above.
  • the switch circuits 111, 121, 131, 141, 151, or 161 of the path that does not pass the signal By supplying the same voltage to both ends, the off-leakage current of the switch circuit can be suppressed.
  • FIG. 6 is a diagram showing a configuration example of an electronic circuit according to a third embodiment of the present technology.
  • the electronic circuit in this third embodiment includes a voltage buffer 510, path switches 110, 130 and 150, and a supply switch 310.
  • the voltage buffer 510 buffers the voltage of the input signal from the input terminal 181 and outputs the buffered voltage to the output side. In this case, the voltage on the input side and the voltage on the output side are equal.
  • the voltage buffer 510 is configured as a voltage hollower circuit in which the inverting input and output of the operational amplifier 511 are connected. The output voltage from the voltage buffer 510 is supplied to one end of the switch circuits 311, 313, and 315 of the supply switch 310.
  • Path switches 110, 130 and 150 are switch circuits on a plurality of signal paths to which input signals from input terminals 181 are supplied. Similar to the first embodiment described above, the path switches 110, 130 and 150 of the respective paths are configured by connecting two switch circuits 111 and 112, 131 and 132, 151 and 152 in series, respectively. Will be done.
  • the supply switch 310 is a switch for switching whether or not to supply a predetermined voltage to the switch circuits 111, 131, and 151, as in the first embodiment described above. As described above, the output voltage from the voltage buffer 510 is supplied to one ends of the switch circuits 311, 313, and 315 of the supply switch 310. Therefore, both ends of the switch circuit 111, 131, or 151 that are in the off state have the same voltage (input signal from the input terminal 181), and no leakage current occurs.
  • the same voltage is supplied to both ends of the switch circuit 111, 131 or 151 of the path that does not pass the signal even in the electronic circuit that inputs the DC signal. Thereby, the off-leakage current of the switch circuit can be suppressed.
  • FIG. 7 is a diagram showing a first configuration example of an electronic circuit according to a fourth embodiment of the present technology.
  • FIG. 8 is a diagram showing a second configuration example of the electronic circuit according to the fourth embodiment of the present technology.
  • the switch circuits 111, 121, 131, 141, 151, or 161 of the path that does not pass the signal By supplying the same voltage to both ends, the off-leakage current of the switch circuit can be suppressed.
  • the present technology can have the following configurations.
  • a first and second path switch that is connected in series and controlled either on or off at the same time.
  • a voltage supply that supplies the same voltage to the connection portion of the first and second path switches and the input portion of the first path switch when the first and second path switches are controlled to be off.
  • An electronic circuit including a circuit.
  • the voltage supply circuit includes a supply switch for switching whether or not to supply the same voltage to the connection portion of the first and second path switches and the input portion of the first path switch.
  • the electronic circuit according to (1) is composed of a CMOS transistor in which a pMOS transistor and an nMOS transistor are connected in parallel.
  • each of the first and second path switches and the supply switch is composed of a pMOS transistor.
  • each of the first and second path switches and the supply switch is composed of an nMOS transistor.
  • the voltage supply circuit includes a voltage generation circuit that generates the same voltage.
  • a high-pass filter having a capacitor connected in series between the input signal and the first and second path switches and a resistor connected in parallel with the input signal.
  • the voltage supply circuit supplies the same voltage from the voltage generation circuit to the input portion of the first path switch via the resistor.
  • the voltage supply circuit includes a voltage buffer that generates an output signal having the same voltage as the input signal.
  • the input signal is supplied to the input portion of the first path switch, and the first and second path switches are controlled to be off at the connection portion of the first and second path switches.
  • the electronic circuit according to any one of (1) to (5) above, wherein the output signal of the voltage buffer is supplied at the time.
  • the voltage buffer is composed of a voltage hollower circuit in which an inverting input and an output of an operational amplifier are connected.
  • the first and second path switches include a pair of paths that handle differential signals having different phases from each other.
  • the voltage supply circuit connects the first and second path switches and the first path in each of the pair of paths when the first and second path switches are controlled off.
  • the electronic circuit according to any one of (1) to (5) above, which supplies the same voltage to the input unit of the switch.
  • the voltage supply circuit includes a resistance element that divides the differential signal and a voltage buffer that generates an output signal having the same voltage as the signal input via the resistance element. In each of the pair of paths, one of the differential signals is supplied to the input section of the first path switch, and the first and second path switches are connected to the connection section of the first and second path switches.
  • the electronic circuit according to (10) wherein the output signal of the voltage buffer is supplied when the second path switch is controlled to be off.

Landscapes

  • Electronic Switches (AREA)

Abstract

スイッチ回路がオフに制御されている際のスイッチ回路におけるオフリーク電流を抑止する。　第１および第２の経路スイッチは、直列に接続されたスイッチ回路である。第１および第２の経路スイッチは、オンまたはオフの何れかに同時に制御される。第１および第２の経路スイッチがオフに制御されている際に、電圧供給回路は、第１および第２の経路スイッチの接続部と第１の経路スイッチの入力部とに同一の電圧を供給する。これにより、第１の経路スイッチの両端には、同一の電圧が供給される。

Description

電子回路
　本技術は、電子回路に関する。詳しくは、信号を伝達する経路上にスイッチ回路を有する電子回路に関する。
 スイッチ回路は、アナログ信号の選択回路として、多くのアナログ信号処理回路において利用されている。このスイッチ回路は、オフ（遮断）状態においては電気的な接続はないことが要求されるが、実際にはオフリーク電流が流れてしまう場合がある。そこで、スイッチ回路のオフリーク電流を下げるために、例えば、２つのスイッチ回路を直列に接続して、２つのスイッチ回路の間のノードがスイッチ回路の入力電圧と一定の電位差になるように、バイアスする回路が提案されている（例えば、特許文献１参照。）。
特開２００５－２６８９０１号公報
　上述の従来技術では、サンプルホールド機能を実現するためにスイッチ回路を用いており、入力ノードのリーク電流の電圧依存性を低減するために、オフリークを一定値に保つよう、バイアスしている。しかしながら、この従来技術では、トランジスタに一定の電位差が生じるため、リーク電流が流れることを抑止することができない。
　本技術はこのような状況に鑑みて生み出されたものであり、スイッチ回路におけるオフリーク電流を抑止することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、直列に接続されてオンまたはオフの何れかに同時に制御される第１および第２の経路スイッチと、上記第１および第２の経路スイッチがオフに制御されている際に上記第１および第２の経路スイッチの接続部と上記第１の経路スイッチの入力部とに同一の電圧を供給する電圧供給回路とを具備する電子回路である。これにより、第１の経路スイッチのオフリーク電流を抑止するという作用をもたらす。
　また、この第１の側面において、上記電圧供給回路は、上記第１および第２の経路スイッチの接続部と上記第１の経路スイッチの入力部とに上記同一の電圧を供給するか否かを切り替える供給スイッチを備えるようにしてもよい。これにより、第１および第２の経路スイッチの状態に応じて電圧を供給するか否かを切り替えるという作用をもたらす。
　また、この第１の側面において、上記第１および第２の経路スイッチと上記供給スイッチのそれぞれは、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを並列に接続したＣＭＯＳトランジスタにより構成されてもよい。これにより、入力電圧が高い電圧または低い電圧であっても、適正に対応するという作用をもたらす。
　また、この第１の側面において、上記第１および第２の経路スイッチと上記供給スイッチのそれぞれは、ｐＭＯＳトランジスタにより構成されてもよい。これにより、オン状態で高い電圧が入力されない条件化でハードウェア量を削減するという作用をもたらす。
　また、この第１の側面において、上記第１および第２の経路スイッチと上記供給スイッチのそれぞれは、ｎＭＯＳトランジスタにより構成されてもよい。これにより、オン状態で低い電圧が入力されない条件化でハードウェア量を削減するという作用をもたらす。
　また、この第１の側面において、上記電圧供給回路は、上記同一の電圧を生成する電圧生成回路を備えるようにしてもよい。これにより、第１の経路スイッチの両端に同一の電圧を印加するという作用をもたらす。
　また、この第１の側面において、入力信号と上記第１および第２の経路スイッチとの間に直列に接続されるコンデンサおよび上記入力信号に対して並列に接続される抵抗を備えるハイパスフィルタをさらに具備し、上記電圧供給回路は、上記抵抗を介して上記第１の経路スイッチの入力部に上記電圧生成回路からの上記同一の電圧を供給するようにしてもよい。これにより、入力信号が交流信号の場合において、ハイパスフィルタの抵抗を介して第１の経路スイッチの両端に同一の電圧を印加するという作用をもたらす。
　また、この第１の側面において、上記電圧供給回路は、入力信号と電圧が等しい出力信号を生成する電圧バッファを備え、上記第１の経路スイッチの入力部には上記入力信号が供給されるとともに、上記第１および第２の経路スイッチの接続部には上記第１および第２の経路スイッチがオフに制御されている際に上記電圧バッファの上記出力信号が供給されるようにしてもよい。これにより、入力信号が直流信号の場合において、第１の経路スイッチの両端に同一の電圧を印加するという作用をもたらす。この場合において、上記電圧バッファは、オペアンプの反転入力と出力とを接続した電圧ホロワ回路により構成されてもよい。
　また、この第１の側面において、上記第１および第２の経路スイッチは、互いに異なる位相を有する差動信号を扱う１対の経路を備え、上記電圧供給回路は、上記第１および第２の経路スイッチがオフに制御されている際に上記１対の経路のそれぞれにおいて上記第１および第２の経路スイッチの接続部と上記第１の経路スイッチの入力部とに同一の電圧を供給するようにしてもよい。これにより、入力信号が差動信号の場合において、第１の経路スイッチの両端に同一の電圧を印加するという作用をもたらす。
　また、この第１の側面において、上記電圧供給回路は、上記差動信号を分圧する抵抗素子と、上記抵抗素子を介して入力された信号と電圧が等しい出力信号を生成する電圧バッファを備え、上記１対の経路のそれぞれにおいて、上記第１の経路スイッチの入力部には上記差動信号の一方が供給されるとともに、上記第１および第２の経路スイッチの接続部には上記第１および第２の経路スイッチがオフに制御されている際に上記電圧バッファの上記出力信号が供給されるようにしてもよい。これにより、差動信号において電圧バッファを共有するという作用をもたらす。
本技術の第１の実施の形態における電子回路の構成例を示す図である。 本技術の実施の形態におけるスイッチ回路の第１の構成例を示す図である。 本技術の実施の形態におけるスイッチ回路の第２の構成例を示す図である。 本技術の実施の形態におけるスイッチ回路の第３の構成例を示す図である。 本技術の第２の実施の形態における電子回路の構成例を示す図である。 本技術の第３の実施の形態における電子回路の構成例を示す図である。 本技術の第４の実施の形態における電子回路の第１の構成例を示す図である。 本技術の第４の実施の形態における電子回路の第２の構成例を示す図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（入力信号が交流信号の場合の例）
　２．第２の実施の形態（入力信号が差動交流信号の場合の例）
　３．第３の実施の形態（入力信号が直流信号の場合の例）
　４．第４の実施の形態（入力信号が差動直流信号の場合の例）
　＜１．第１の実施の形態＞
　［電子回路］
　図１は、本技術の第１の実施の形態における電子回路の構成例を示す図である。
　この電子回路は、入力端子１８１から入力された交流信号を、複数の経路の何れかに出力する回路である。この電子回路は、ハイパスフィルタ２１０と、経路スイッチ１１０、１３０および１５０と、供給スイッチ３１０と、デジタルアナログ変換回路４００とを備える。
　ハイパスフィルタ２１０は、入力端子１８１から入力された信号の交流成分のみを通過させるフィルタである。このハイパスフィルタ２１０は、コンデンサ（Ｃ：capacitor）２１１および抵抗（Ｒ：Resistance）２１２からなるＣＲ回路である。コンデンサ２１１は、入力信号と経路スイッチ１１０、１３０および１５０との間に直列に接続される。抵抗２１２は、入力信号に対して並列に接続される。
　このハイパスフィルタ２１０のカットオフ周波数は、コンデンサ２１１および抵抗２１２の定数から定めることができる。例えば、コンデンサ２１１が１５ｎＦ（ファラッド）、抵抗２１２が１００ＭΩ（オーム）の場合、カットオフ周波数ｆｃは、次式により計算され、０．１Ｈｚとなる。
　　ｆｃ＝１／（２πＲＣ）
　例えば、入力信号として脳波や心電図などの生体信号を想定すると、数Ｈｚから数十Ｈｚであるため、カットオフ周波数が０．１Ｈｚのように低いハイパスフィルタを利用することになる。この場合、使用される抵抗の抵抗値が大きくなってしまうため、少しのリーク電流に対しても大きい電圧が発生してしまう。したがって、リーク電流自体を抑止することが、より重要となってくる。
　経路スイッチ１１０、１３０および１５０は、ハイパスフィルタ２１０の出力における複数の信号経路上のスイッチ回路である。この例では、３つの経路を示している。ここでは各経路の出力側については図示を省略しているが、アンプやその他の回路に接続して信号を供給する。
　各々の経路の経路スイッチ１１０、１３０および１５０は、それぞれ２つのスイッチ回路１１１および１１２、１３１および１３２、１５１および１５２が直列に接続されることにより構成される。なお、スイッチ回路１１１、１３１および１５１は、特許請求の範囲に記載の第１の経路スイッチの一例である。また、スイッチ回路１１２、１３２および１５２は、特許請求の範囲に記載の第２の経路スイッチの一例である。
　スイッチ回路１１１および１１２は、同時にオン（通電）またはオフ（遮断）の何れか一方の状態になるように制御される。すなわち、スイッチ回路１１１がオン状態であればスイッチ回路１１２もオン状態であり、スイッチ回路１１１がオフ状態であればスイッチ回路１１２もオフ状態である。スイッチ回路１３１および１３２の関係、ならびに、スイッチ回路１５１および１５２の関係も同様である。
　したがって、対応する径路に信号を通す場合にはその経路上のスイッチ回路は何れもオン状態となり、対応する径路に信号を通さない場合にはその経路上のスイッチ回路は何れもオフ状態となる。これらスイッチ回路をオンまたはオフの状態に遷移させるための制御については、ここでは詳細な説明を省略する。
　供給スイッチ３１０は、スイッチ回路１１１、１３１および１５１に対して所定の電圧を供給するか否かを切り替えるスイッチである。この供給スイッチ３１０は、スイッチ回路１１１、１３１および１５１に対応するスイッチ回路３１１、３１３および３１５を備え、それぞれに対して所定の電圧を供給するか否かを切り替える。
　すなわち、３つの経路のうち信号を通さない経路については、入力側のスイッチ回路の両端が同一の電圧になるようにする。例えば、経路スイッチ１１０の経路に信号を通さない場合には、スイッチ回路１１１および１１２はオフ状態となる。このとき、スイッチ回路３１１はオン状態となり、スイッチ回路１１１および１１２の接続部とスイッチ回路１１１の入力部とを、抵抗２１２を介して接続する。この例では入力信号として交流信号を想定しているため、抵抗２１２に直流電流は流れず、抵抗２１２における電圧降下は生じない。そのため、この場合のスイッチ回路１１１の両端の電圧は等しい。したがって、スイッチ回路１１１にリーク電流は生じない。
　デジタルアナログ変換回路４００は、デジタル信号からアナログ信号に変換するための回路である。ここでは、デジタルアナログ変換回路４００は、所定の参照電圧Ｖrefを生成するために用いられる。なお、デジタルアナログ変換回路４００は、特許請求の範囲に記載の電圧生成回路の一例である。
　このデジタルアナログ変換回路４００から出力された参照電圧Ｖrefは、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５の一端と、ハイパスフィルタ２１０の抵抗２１２の一端に供給される。そのため、ハイパスフィルタ２１０の出力の直流成分は参照電圧Ｖrefと同じ電圧となる。
　一方、信号を通さない経路の経路スイッチ１１０、１３０または１５０のスイッチ回路はオフ状態となり、それに対応するスイッチ回路３１１、３１３または３１５はオン状態となる。このとき、オン状態であるスイッチ回路３１１、３１３または３１５に対応する経路スイッチ１１０、１３０または１５０における２つのスイッチ回路の間のノードは、参照電圧Ｖrefとなる。したがって、オフ状態になっているスイッチ回路１１１、１３１または１５１の両端は、同じ電圧（参照電圧Ｖref）となり、上述のようにリーク電流は生じない。
　スイッチ回路１１１のオフ抵抗Ｒoffを１ＧΩと仮定した場合であっても、オフ状態の両端の電位差Ｖoffがゼロであれば、そのときのリーク電流Ｉoffは次式からゼロになることがわかる。
　　Ｉoff＝Ｖoff／Ｒoff
　［スイッチ回路］
　図２は、本技術の実施の形態におけるスイッチ回路の第１の構成例を示す図である。
　この第１の構成例では、経路スイッチ１１０、１３０および１５０のスイッチ回路１１１、１１２、１３１、１３２、１５１および１５２と、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５は、ｎＭＯＳ（ｎ型ＭＯＳ（Metal-Oxide-Semiconductor））トランジスタとｐＭＯＳ（ｐ型ＭＯＳ）トランジスタとを並列に接続したＣＭＯＳ（Complementary MOS）トランジスタにより構成される。同図においては、代表例として、経路スイッチ１３０の１３１および１３２、供給スイッチ３１０のスイッチ回路３１３を示している。
　ｎＭＯＳトランジスタは、オン状態で高い電圧が入力されると、ゲートソース間電圧Ｖgsが閾値電圧Ｖthより小さくなり、オン抵抗が増加するおそれがある。一方、ｐＭＯＳトランジスタは、オン状態で低い電圧が入力されると、ゲートソース間電圧Ｖgsが閾値電圧Ｖthより小さくなり、オン抵抗が増加するおそれがある。そのため、この第１の構成例のようにスイッチ回路をＣＭＯＳトランジスタにより構成することにより、入力電圧が高い電圧または低い電圧であっても、並列に接続するｎＭＯＳトランジスタおよびｐＭＯＳトランジスタが相補的に動作することにより、適正に対応することができる。
　図３は、本技術の実施の形態におけるスイッチ回路の第２の構成例を示す図である。
　この第２の構成例では、経路スイッチ１１０、１３０および１５０のスイッチ回路１１１、１１２、１３１、１３２、１５１および１５２と、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５は、ｎＭＯＳトランジスタにより構成される。
　上述のように、スイッチ回路をＣＭＯＳトランジスタにより構成することにより、入力電圧が高い電圧または低い電圧であっても、適正に対応することができる。ただし、１つのスイッチ回路に対して２つのトランジスタを要するため、ハードウェア量が増大してしまう。これに対し、オン状態で高い電圧が入力されない利用形態であれば、この第２の構成例のようにスイッチ回路をｎＭＯＳトランジスタにより構成することにより、第１の構成例と比較してハードウェア量を削減することができる。
　図４は、本技術の実施の形態におけるスイッチ回路の第３の構成例を示す図である。
　この第３の構成例では、経路スイッチ１１０、１３０および１５０のスイッチ回路１１１、１１２、１３１、１３２、１５１および１５２と、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５は、ｐＭＯＳトランジスタにより構成される。
　オン状態で低い電圧が入力されない利用形態であれば、この第３の構成例のようにスイッチ回路をｐＭＯＳトランジスタにより構成することにより、第１の構成例と比較してハードウェア量を削減することができる。
　このように、本技術の第１の実施の形態によれば、信号を通さない経路のスイッチ回路１１１、１３１または１５１の両端に同一の電圧を供給することにより、スイッチ回路のオフリーク電流を抑止することができる。
　＜２．第２の実施の形態＞
　［電子回路］
　図５は、本技術の第２の実施の形態における電子回路の構成例を示す図である。
　この第２の実施の形態では、入力端子１８１および１８２から交流の差動信号が入力されることを想定する。この第２の実施の形態における電子回路は、ハイパスフィルタ２１０および２２０と、経路スイッチ１１０、１２０、１３０、１４０、１５０および１６０と、供給スイッチ３１０および３２０と、デジタルアナログ変換回路４００とを備える。
　ハイパスフィルタ２１０は、上述の第１の実施の形態と同様に、入力端子１８１から入力された信号の交流成分のみを通過させるフィルタである。また、ハイパスフィルタ２２０は、入力端子１８２から入力された信号の交流成分のみを通過させるフィルタであり、コンデンサ２２１および抵抗２２２からなるＣＲ回路である。ハイパスフィルタ２１０および２２０の抵抗２１２および２２２の一端は、デジタルアナログ変換回路４００の出力に共通に接続される。
　経路スイッチ１１０、１３０および１５０は、上述の第１の実施の形態と同様に、ハイパスフィルタ２１０の出力における複数の信号経路上のスイッチ回路である。また、経路スイッチ１２０、１４０および１６０は、ハイパスフィルタ２２０の出力における複数の信号経路上のスイッチ回路である。経路スイッチ１２０、１４０および１６０の内部構成については、上述の経路スイッチ１１０、１３０および１５０と同様であるため、詳細な説明は省略する。
　供給スイッチ３１０は、上述の第１の実施の形態と同様に、スイッチ回路１１１、１３１および１５１に対して所定の電圧を供給するか否かを切り替えるスイッチである。また、供給スイッチ３２０は、スイッチ回路１２１、１４１および１６１に対して所定の電圧を供給するか否かを切り替えるスイッチである。この供給スイッチ３２０は、スイッチ回路１２１、１４１および１６１に対応するスイッチ回路３２２、３２４および３２６を備え、それぞれに対して所定の電圧を供給するか否かを切り替える。
　デジタルアナログ変換回路４００は、上述の第１の実施の形態と同様に、所定の参照電圧Ｖrefを生成する回路である。このデジタルアナログ変換回路４００から出力された参照電圧Ｖrefは、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５の一端と、供給スイッチ３２０のスイッチ回路３２２、３２４および３２６の一端と、ハイパスフィルタ２１０の抵抗２１２およびハイパスフィルタ２２０の抵抗２２２の一端に供給される。そのため、ハイパスフィルタ２１０および２２０の出力の直流成分は参照電圧Ｖrefと同じ電圧となる。
　一方、オフ状態になっているスイッチ回路１１１、１２１、１３１、１４１、１５１または１６１の両端は、同じ電圧（参照電圧Ｖref）となり、上述のようにリーク電流は生じない。
　このように、本技術の第２の実施の形態によれば、差動交流信号を入力とする電子回路においても、信号を通さない経路のスイッチ回路１１１、１２１、１３１、１４１、１５１または１６１の両端に同一の電圧を供給することにより、スイッチ回路のオフリーク電流を抑止することができる。
　＜３．第３の実施の形態＞
　［電子回路］
　図６は、本技術の第３の実施の形態における電子回路の構成例を示す図である。
　この第３の実施の形態では、入力端子１８１から直流信号が入力信号として入力されることを想定する。この第３の実施の形態における電子回路は、電圧バッファ５１０と、経路スイッチ１１０、１３０および１５０と、供給スイッチ３１０とを備える。
　電圧バッファ５１０は、入力端子１８１からの入力信号の電圧をバッファして、そのバッファした電圧を出力側に出力するものである。この場合、入力側の電圧と出力側の電圧は等しい。この電圧バッファ５１０は、オペアンプ５１１の反転入力と出力とを接続した電圧ホロワ回路として構成される。この電圧バッファ５１０からの出力電圧は、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５の一端に供給される。
　経路スイッチ１１０、１３０および１５０は、入力端子１８１からの入力信号が供給される複数の信号経路上のスイッチ回路である。上述の第１の実施の形態と同様に、各々の経路の経路スイッチ１１０、１３０および１５０は、それぞれ２つのスイッチ回路１１１および１１２、１３１および１３２、１５１および１５２が直列に接続されることにより構成される。
　供給スイッチ３１０は、上述の第１の実施の形態と同様に、スイッチ回路１１１、１３１および１５１に対して所定の電圧を供給するか否かを切り替えるスイッチである。上述のように、供給スイッチ３１０のスイッチ回路３１１、３１３および３１５の一端には電圧バッファ５１０からの出力電圧が供給されている。したがって、オフ状態になっているスイッチ回路１１１、１３１または１５１の両端は、同じ電圧（入力端子１８１からの入力信号）となり、リーク電流は生じない。
　このように、本技術の第３の実施の形態によれば、直流信号を入力とする電子回路においても、信号を通さない経路のスイッチ回路１１１、１３１または１５１の両端に同一の電圧を供給することにより、スイッチ回路のオフリーク電流を抑止することができる。
　＜４．第４の実施の形態＞
　［電子回路の第１の構成］
　図７は、本技術の第４の実施の形態における電子回路の第１の構成例を示す図である。
　この第４の実施の形態では、入力端子１８１および１８２から直流の差動信号が入力されることを想定する。この第１の構成例は、上述の第３の実施の形態の電子回路を、差動信号に応じて対称に設けた構成となっている。それぞれの動作については上述の第３の実施の形態と同様であるため、詳細な説明は省略する。
　［電子回路の第２の構成］
　図８は、本技術の第４の実施の形態における電子回路の第２の構成例を示す図である。
　この第２の構成例では、第１の構成例と比べて、電圧バッファ５１０を１つだけ設け、抵抗５３１および５３２を介して入力端子１８１および１８２に接続している。この場合、電圧バッファ５１０の入力には、入力端子１８１および１８２の平均値がコモン電圧として入力される。これにより、差動信号において１つの電圧バッファ５１０を共有することができる。
　このように、本技術の第４の実施の形態によれば、差動直流信号を入力とする電子回路においても、信号を通さない経路のスイッチ回路１１１、１２１、１３１、１４１、１５１または１６１の両端に同一の電圧を供給することにより、スイッチ回路のオフリーク電流を抑止することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）直列に接続されてオンまたはオフの何れかに同時に制御される第１および第２の経路スイッチと、
　前記第１および第２の経路スイッチがオフに制御されている際に前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに同一の電圧を供給する電圧供給回路と
を具備する電子回路。
（２）前記電圧供給回路は、前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに前記同一の電圧を供給するか否かを切り替える供給スイッチを備える
前記（１）に記載の電子回路。
（３）前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを並列に接続したＣＭＯＳトランジスタにより構成される
前記（２）に記載の電子回路。
（４）前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｐＭＯＳトランジスタにより構成される
前記（２）に記載の電子回路。
（５）前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｎＭＯＳトランジスタにより構成される
前記（２）に記載の電子回路。
（６）前記電圧供給回路は、前記同一の電圧を生成する電圧生成回路を備える
前記（１）から（５）のいずれかに記載の電子回路。
（７）入力信号と前記第１および第２の経路スイッチとの間に直列に接続されるコンデンサおよび前記入力信号に対して並列に接続される抵抗を備えるハイパスフィルタをさらに具備し、
　前記電圧供給回路は、前記抵抗を介して前記第１の経路スイッチの入力部に前記電圧生成回路からの前記同一の電圧を供給する
前記（６）に記載の電子回路。
（８）前記電圧供給回路は、入力信号と電圧が等しい出力信号を生成する電圧バッファを備え、
　前記第１の経路スイッチの入力部には前記入力信号が供給されるとともに、前記第１および第２の経路スイッチの接続部には前記第１および第２の経路スイッチがオフに制御されている際に前記電圧バッファの前記出力信号が供給される
前記（１）から（５）のいずれかに記載の電子回路。
（９）前記電圧バッファは、オペアンプの反転入力と出力とを接続した電圧ホロワ回路により構成される
前記（８）に記載の電子回路。
（１０）前記第１および第２の経路スイッチは、互いに異なる位相を有する差動信号を扱う１対の経路を備え、
　前記電圧供給回路は、前記第１および第２の経路スイッチがオフに制御されている際に前記１対の経路のそれぞれにおいて前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに同一の電圧を供給する
前記（１）から（５）のいずれかに記載の電子回路。
（１１）前記電圧供給回路は、前記差動信号を分圧する抵抗素子と、前記抵抗素子を介して入力された信号と電圧が等しい出力信号を生成する電圧バッファを備え、
　前記１対の経路のそれぞれにおいて、前記第１の経路スイッチの入力部には前記差動信号の一方が供給されるとともに、前記第１および第２の経路スイッチの接続部には前記第１および第２の経路スイッチがオフに制御されている際に前記電圧バッファの前記出力信号が供給される
前記（１０）に記載の電子回路。
　１１０、１２０、１３０、１４０、１５０、１６０　経路スイッチ
　１１１、１１２、１２１、１２２、１３１、１３２、１４１、１４２、１５１、１５２、１６１、１６２　スイッチ回路
　１８１、１８２　入力端子
　２１０、２２０　ハイパスフィルタ
　２１１、２２１　コンデンサ
　２１２、２２２　抵抗
　３１０、３２０　供給スイッチ
　３１１、３１３、３１５、３２２、３２４、３２６　スイッチ回路
　４００　デジタルアナログ変換回路
　５１０、５２０　電圧バッファ
　５１１、５２１　オペアンプ
　５３１、５３２　抵抗

Claims (11)

  1. 　直列に接続されてオンまたはオフの何れかに同時に制御される第１および第２の経路スイッチと、
    　前記第１および第２の経路スイッチがオフに制御されている際に前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに同一の電圧を供給する電圧供給回路と
    を具備する電子回路。
  2. 　前記電圧供給回路は、前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに前記同一の電圧を供給するか否かを切り替える供給スイッチを備える
    請求項１記載の電子回路。
  3. 　前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを並列に接続したＣＭＯＳトランジスタにより構成される
    請求項２記載の電子回路。
  4. 　前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｐＭＯＳトランジスタにより構成される
    請求項２記載の電子回路。
  5. 　前記第１および第２の経路スイッチと前記供給スイッチのそれぞれは、ｎＭＯＳトランジスタにより構成される
    請求項２記載の電子回路。
  6. 　前記電圧供給回路は、前記同一の電圧を生成する電圧生成回路を備える
    請求項１記載の電子回路。
  7. 　入力信号と前記第１および第２の経路スイッチとの間に直列に接続されるコンデンサおよび前記入力信号に対して並列に接続される抵抗を備えるハイパスフィルタをさらに具備し、
    　前記電圧供給回路は、前記抵抗を介して前記第１の経路スイッチの入力部に前記電圧生成回路からの前記同一の電圧を供給する
    請求項６記載の電子回路。
  8. 　前記電圧供給回路は、入力信号と電圧が等しい出力信号を生成する電圧バッファを備え、
    　前記第１の経路スイッチの入力部には前記入力信号が供給されるとともに、前記第１および第２の経路スイッチの接続部には前記第１および第２の経路スイッチがオフに制御されている際に前記電圧バッファの前記出力信号が供給される
    請求項１記載の電子回路。
  9. 　前記電圧バッファは、オペアンプの反転入力と出力とを接続した電圧ホロワ回路により構成される
    請求項８記載の電子回路。
  10. 　前記第１および第２の経路スイッチは、互いに異なる位相を有する差動信号を扱う１対の経路を備え、
    　前記電圧供給回路は、前記第１および第２の経路スイッチがオフに制御されている際に前記１対の経路のそれぞれにおいて前記第１および第２の経路スイッチの接続部と前記第１の経路スイッチの入力部とに同一の電圧を供給する
    請求項１記載の電子回路。
  11. 　前記電圧供給回路は、前記差動信号を分圧する抵抗素子と、前記抵抗素子を介して入力された信号と電圧が等しい出力信号を生成する電圧バッファを備え、
    　前記１対の経路のそれぞれにおいて、前記第１の経路スイッチの入力部には前記差動信号の一方が供給されるとともに、前記第１および第２の経路スイッチの接続部には前記第１および第２の経路スイッチがオフに制御されている際に前記電圧バッファの前記出力信号が供給される
    請求項１０記載の電子回路。
PCT/JP2020/011590 2019-06-21 2020-03-17 電子回路 WO2020255501A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/596,527 US20220311437A1 (en) 2019-06-21 2020-03-17 Electronic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019115056A JP2021002731A (ja) 2019-06-21 2019-06-21 電子回路
JP2019-115056 2019-06-21

Publications (1)

Publication Number Publication Date
WO2020255501A1 true WO2020255501A1 (ja) 2020-12-24

Family

ID=73994350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/011590 WO2020255501A1 (ja) 2019-06-21 2020-03-17 電子回路

Country Status (3)

Country Link
US (1) US20220311437A1 (ja)
JP (1) JP2021002731A (ja)
WO (1) WO2020255501A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329512A (ja) * 1989-06-27 1991-02-07 Nec Kansai Ltd 半導体アナログスイッチ回路
JPH0865124A (ja) * 1994-07-29 1996-03-08 Sgs Thomson Microelettronica Spa 低電圧集積電源回路のための電気スイッチ
JP2005268895A (ja) * 2004-03-16 2005-09-29 Toshiba Corp スイッチ回路
JP2009081565A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 演算増幅回路およびサンプルホールド回路
JP2012090002A (ja) * 2010-10-18 2012-05-10 Olympus Corp 半導体装置及びサンプルホールド回路
JP2013168722A (ja) * 2012-02-14 2013-08-29 Asahi Kasei Electronics Co Ltd 半導体スイッチ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091576B2 (ja) * 2004-03-24 2008-05-28 株式会社東芝 半導体集積回路及び周波数変調装置
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329512A (ja) * 1989-06-27 1991-02-07 Nec Kansai Ltd 半導体アナログスイッチ回路
JPH0865124A (ja) * 1994-07-29 1996-03-08 Sgs Thomson Microelettronica Spa 低電圧集積電源回路のための電気スイッチ
JP2005268895A (ja) * 2004-03-16 2005-09-29 Toshiba Corp スイッチ回路
JP2009081565A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 演算増幅回路およびサンプルホールド回路
JP2012090002A (ja) * 2010-10-18 2012-05-10 Olympus Corp 半導体装置及びサンプルホールド回路
JP2013168722A (ja) * 2012-02-14 2013-08-29 Asahi Kasei Electronics Co Ltd 半導体スイッチ回路

Also Published As

Publication number Publication date
US20220311437A1 (en) 2022-09-29
JP2021002731A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
USRE36013E (en) Differential charge pump circuit with high differential and low common mode impedance
EP0168198B1 (en) Cmos operational amplifier
KR101727752B1 (ko) 트랜스미션 게이트 및 반도체 장치
JP2009152944A (ja) 出力ドライバ回路
JP6498503B2 (ja) 電流検出回路
US7071739B1 (en) Termination sense-and-match differential driver
US10419071B2 (en) Ringing suppression circuit
US8427204B2 (en) Mixed-mode input buffer
US20080169847A1 (en) Driver and driver/receiver system
US9136806B2 (en) Amplifier circuit
US20130241632A1 (en) Bias voltage generation circuit and differential circuit
US8058926B2 (en) Amplifier input switch configuration with improved PSRR
WO2020255501A1 (ja) 電子回路
US7345529B2 (en) Chopper stabilized amplifier without DC output ripple
JP3535836B2 (ja) 電力増幅回路
JP2012238929A (ja) 増幅回路
CN111800101A (zh) 用于运算放大器的转换升压电路
US7675354B2 (en) Switching circuit for switchably connecting an input node and an output node
US20140009139A1 (en) Differential current source and differential current mirror circuit
WO2019207980A1 (ja) アナログマルチプレクサ付き増幅回路
US7538604B2 (en) Amplifier feedback switch configuration with improved PSRR
US5426396A (en) Differential amplifier multiplexer
KR20180108496A (ko) 차동 증폭 회로
KR20200077383A (ko) 비교기 회로, adc 회로, 반도체 장치 및 모바일 디바이스
JP5203809B2 (ja) 電流ミラー回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20827897

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20827897

Country of ref document: EP

Kind code of ref document: A1