WO2020226064A1 - 欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム - Google Patents

欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム Download PDF

Info

Publication number
WO2020226064A1
WO2020226064A1 PCT/JP2020/017456 JP2020017456W WO2020226064A1 WO 2020226064 A1 WO2020226064 A1 WO 2020226064A1 JP 2020017456 W JP2020017456 W JP 2020017456W WO 2020226064 A1 WO2020226064 A1 WO 2020226064A1
Authority
WO
WIPO (PCT)
Prior art keywords
defect density
semiconductor layer
distribution
processing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/017456
Other languages
English (en)
French (fr)
Inventor
信行 久保井
江利口　浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/608,004 priority Critical patent/US12557601B2/en
Priority to JP2021518342A priority patent/JPWO2020226064A1/ja
Publication of WO2020226064A1 publication Critical patent/WO2020226064A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Definitions

  • the present disclosure relates to a defect density calculation method, a defect density calculation program, a defect density calculation device, a heat treatment control system, and a processing control system.
  • the defect density calculation method is a method for calculating the time-dependent change of the defect density distribution in the semiconductor layer, and is at least the activation energy of defects contained in the semiconductor layer and the treatment of the semiconductor layer. It involves calculating the time course of the defect density distribution based on a function that takes temperature and the processing time of the semiconductor layer as arguments.
  • the defect density calculation program is a program for calculating the time-dependent change of the defect density distribution in the semiconductor layer, and is at least the activation energy of defects contained in the semiconductor layer and the processing of the semiconductor layer.
  • the defect density calculation device is a device for calculating the time-dependent change of the defect density distribution in the semiconductor layer, and includes a storage unit and a calculation unit.
  • the storage unit stores at least a function that takes as arguments the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer.
  • the calculation unit performs the defect density distribution based on the output value of the function obtained by inputting the activation energy, the processing temperature, and the processing time for the function read from the storage unit according to the passage of the processing time. Calculate the change over time.
  • the heat treatment control system includes a heat treatment unit that heat-treats the semiconductor layer, a control unit that controls the heat treatment unit, and a defect density change calculation unit.
  • the defect density change calculation unit has a calculation unit and a condition generation unit.
  • the calculation unit calculates the change with time of the defect density distribution based on at least a function having the activation energy of the defect contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments.
  • the condition generation unit generates heat treatment conditions in the heat treatment unit based on the defect density distribution obtained by the calculation unit and the desired defect density distribution.
  • the heat treatment unit heat-treats the semiconductor layer based on the heat treatment conditions generated by the condition generation unit.
  • the processing control system includes a processing unit for processing a semiconductor layer, a control unit for controlling the processing unit, a defect density calculation unit, and a defect density change calculation unit.
  • the defect densification calculation unit calculates the defect density distribution generated in the semiconductor layer by processing the semiconductor layer by the processing unit, and outputs the defect density distribution obtained thereby to the defect density change calculation unit.
  • the defect density change calculation unit has a calculation unit and a condition generation unit.
  • the calculation unit calculates the change with time of the defect density distribution based on at least a function having the activation energy of the defect contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments.
  • the condition generation unit generates processing conditions in the processing unit based on the defect density distribution obtained by the calculation unit and the desired defect density distribution.
  • the processing unit processes the semiconductor layer based on the processing conditions generated by the condition generation unit.
  • the defect density calculation program In the defect density calculation method, the defect density calculation program, the defect density calculation device, the heat treatment control system, and the processing control system according to the embodiment of the present disclosure, at least the activation energy of the defects contained in the semiconductor layer and the treatment of the semiconductor layer
  • the time course of the defect density distribution is calculated based on a function that takes temperature and the processing time of the semiconductor layer as arguments. This makes it possible to predict the crystal defect distribution in the size of the actual pattern within a realistic calculation time.
  • the crystal defect distribution in the size of the actual pattern can be predicted, for example, by using the crystal defect distribution obtained by the prediction as an input for device simulation, the transistor characteristics reflect the process conditions and their variations. And pixel characteristics can be predicted with high accuracy.
  • FIG. 6 is a diagram showing an example of a procedure for optimizing processing conditions for a semiconductor layer to be processed in a processing chamber in the heat treatment simulation system of FIG. It is a figure which shows one modification of the schematic structure of the machining control system of FIG.
  • FIG. 7 Deformation example of the third embodiment (heat treatment control system) ... FIG. 7. Fourth Embodiment (Machining Control System) ... FIGS. 14 to 16 Example of controlling the machining chamber based on the predicted change in crystal defect density. Deformation example of the fourth embodiment (machining control system) ... FIG. 17
  • FIG. 1 shows a schematic configuration example of the simulator 10 according to the present embodiment.
  • the simulator 10 includes an input unit 11, a calculation unit 12, and an output unit 13.
  • the input unit 11 acquires the initial conditions for the semiconductor layer to be heat-treated (for example, the semiconductor layer 15 in FIG. 2) and inputs them to the calculation unit 12.
  • the initial conditions include, for example, simulation calculation conditions, a pattern structure of the semiconductor layer to be heat-treated, and a defect density distribution (initial defect density distribution) in the semiconductor layer to be heat-treated.
  • the calculation conditions include, for example, the processing time of the semiconductor layer to be heat-treated, the processing temperature of the semiconductor layer to be heat-treated, the calculation time step, the value of each coefficient in each recovery function described later, and each included in the semiconductor layer to be heat-treated. Includes defect activation energy and the like.
  • the pattern structure is a structure formed in the semiconductor layer by a semiconductor process such as plasma etching or CVD.
  • the initial defect density distribution is a defect density distribution in the semiconductor layer generated by a semiconductor process such as plasma etching or CVD, and may be a distribution obtained by a semiconductor process simulation or a distribution obtained by actual measurement. There may be.
  • the calculation unit 12 has a defect density change calculation unit 12A.
  • the defect density change calculation unit 12A calculates the change with time of the defect density distribution in the semiconductor layer to be heat-treated by the simulation method described later based on the initial conditions input via the input unit 11.
  • the output unit 13 outputs a predetermined simulation result calculated by the calculation unit 12.
  • the output unit 13 may output, for example, the calculation conditions used in the simulation and the pattern structure of the semiconductor layer to be heat-treated together with the simulation result.
  • the output unit 13 is configured by, for example, any of a display device that displays the simulation result, a printing device that prints and outputs the simulation result, a recording device that records the simulation result, or a combination of these devices as appropriate. Has been done.
  • the output unit 13 may be provided as an external device of the simulator 10. Further, in the present embodiment, the simulator 10 may further include a storage unit for storing the initial conditions input via the input unit 11 and the simulation result.
  • this simulation method executed by the defect density change calculation unit 12A will be described.
  • FIG. 2 shows an example of the calculation model in the simulator 10.
  • FIG. 2 illustrates a voxel model as a calculation model in the simulator 10.
  • the semiconductor layer to be heat-treated is partitioned into a plurality of voxels 17, and the change in defect density for each voxel 17 is calculated.
  • FIG. 2 exemplifies the semiconductor layer 15 to be heat-treated, and further exemplifies the processed surface 16 of the semiconductor layer 15 generated by a semiconductor process such as plasma etching or CVD.
  • the semiconductor layer 15 is, for example, a Si substrate.
  • a model other than the Voxel model may be applied to the defect density change calculation unit 12A.
  • the defect density distribution in the semiconductor layer 15 includes three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution D3) as shown in FIG. .
  • the amorphous distribution D1 is represented by the value of the amorphous density for each voxel 17 in the semiconductor layer 15.
  • the dangling bond distribution D2 is represented by the value of the dangling bond density for each voxel 17 in the semiconductor layer 15.
  • the point defect distribution D3 is represented by the value of the point defect density for each voxel 17 in the semiconductor layer 15.
  • the defect density change calculation unit 12A calculates the amorphous distribution D1 in the semiconductor layer 15 based on the recovery function Y a . Defect density change calculation unit 12A is further based on the recovery function Y d, to compute the dangling bonds distribution D2 of the semiconductor layer 15. The defect density change calculation unit 12A further calculates the point defect distribution D3 in the semiconductor layer 15 based on the recovery function Y L for each calculation time step input via the input unit 11.
  • the defect density change calculation unit 12A calculates the defect density after the change (after heat treatment) for the amorphous distribution D1 by using the following equations (1) and (2).
  • Na ' Na ⁇ Y a ...
  • Y a a a T ⁇ 1 ⁇ exp (-E a / (k B T)) + b a ...
  • the defect density change calculation unit 12A calculates the defect density after the change (after heat treatment) by using the following equations (3) and (4).
  • Nd' Nd x Y d ...
  • Y d a d T ⁇ 2 ⁇ exp (-E d / (k B T)) + b d ...
  • the defect density change calculation unit 12A calculates the defect density for each calculation time step during the heat treatment by using the following equations (5), (6), and (7).
  • N'(t n ) N (t n-1 ) ⁇ Y L (t)... (5)
  • Y L (t n) a L T ⁇ 3 ⁇ exp (-E L / (k B T)) + b L ... (6)
  • EL (N) f (N (t n-1 )) ...
  • the activation energy of the point defect distribution D3 depends on the point defect density. Therefore, in this simulation method, the activation energy of the point defect distribution D3 is a polynomial having a dependence on the point defect density. Also, point defects, than amorphous or dangling bonds, since hardly defect recovery by thermal treatment, E L, E L (N ) is preferably has a value larger than E a and E b.
  • the defect density change calculation unit 12A calculates the time-dependent changes of the three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution D3) for each voxel 17, and proceeds to the next calculation time step. ..
  • the defect density change calculation unit 12A repeats this, and when the processing time input via the input unit 11 is reached, the calculation ends.
  • FIG. 3 shows an example of a procedure for predicting a change in crystal defect density in the defect density change calculation unit 12A.
  • the input unit 11 acquires the initial conditions for the semiconductor layer 15 to be heat-treated (step S101).
  • the initial conditions include, for example, simulation calculation conditions, the pattern structure of the semiconductor layer 15 to be heat-treated, and three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution) in the semiconductor layer 15 to be heat-treated.
  • the initial value (initial defect density distribution) of D3) is included.
  • the input unit 11 inputs the acquired initial conditions to the calculation unit 12 (defect density change calculation unit 12A).
  • the defect density change calculation unit 12A is based on at least a function that takes as arguments the activation energy of the defect contained in the semiconductor layer 15, the processing temperature of the semiconductor layer 15, and the processing time of the semiconductor layer 15, over time of the defect density distribution. Calculate the change. Specifically, the defect density change calculation unit 12A has three recovery functions (Y a , Y) having an initial condition input via the input unit 11 and an initial condition input via the input unit 11 as arguments. Based on d , Y L (t)), the time course of the three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution D3) is calculated (step S102).
  • the defect density change calculation unit 12A calculates the temporal change of the amorphous distribution D1 and the dangling bond distribution D2 with the activation energy related to the amorphous distribution D1 and the dangling bond distribution D2 as arguments of constant values.
  • the defect density change calculation unit 12A calculates the change with time of the point defect distribution D3 by using the activation energy related to the point defect distribution D3 as an argument depending on the point defect density in the semiconductor layer 15. More specifically, the defect density change calculation unit 12A calculates the change with time of the point defect distribution D3 by using the activation energy for the point defect distribution D3 as an argument of the polynomial of the point defect density in the semiconductor layer 15.
  • the defect density change calculation unit 12A calculates the time-dependent changes of the three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution D3) for all voxels 17 (step S103). When the calculation for all voxels 17 is completed, the defect density change calculation unit 12A advances the time (t n ⁇ t n + 1 ) until the processing time input via the input unit 11 is reached. (Step S105), the change with time is calculated only for the point defect distribution D3 (step S104). The defect density change calculation unit 12A ends the calculation when the processing time input via the input unit 11 is reached.
  • the defect density distribution derived by the calculation in the defect density change calculation unit 12A is represented by, for example, the value of the defect density of each voxel 17.
  • the defect density of each voxel 17 is graphically displayed is shown.
  • CMOS devices When creating a semiconductor CMOS device, a so-called semiconductor process for processing a thin film into a fine pattern such as plasma etching, CVD, PVD, etc. is used. These semiconductor processes are characterized in that plasma is generated, the ions and radicals generated at that time are irradiated to the substrate, and the film is processed by utilizing the physical and chemical reactions on the film surface.
  • plasma is generated, the ions and radicals generated at that time are irradiated to the substrate, and the film is processed by utilizing the physical and chemical reactions on the film surface.
  • crystal defects diffling bonds, point defects, clusters
  • the reduction of crystal defects is very important because the crystal defects have a great influence on the noise characteristics of transistors and sensor pixels.
  • CMOS devices that will become finer and more complex in the future it will become more and more important to understand and reduce the amount and distribution of these crystal defects.
  • a process of applying heat such as annealing is performed in order to reduce crystal defects. Therefore, it is particularly important to know the crystal defect distribution after the thermal process because it is directly linked to the device characteristics.
  • One example is MD calculation. In this method, since the motion of each atom can be calculated based on the potential between atoms, it is possible to analyze in detail how the crystal structure changes from the application of heat to the relaxation of heat.
  • the present embodiment at least, a function that takes as arguments the activation energy of defects contained in the semiconductor layer 15 to be heat-treated, the processing temperature of the semiconductor layer 15 to be heat-treated, and the processing time of the semiconductor layer 15 to be heat-treated.
  • the time course of the defect density distribution is calculated based on. This makes it possible to predict the crystal defect distribution in the size of the actual pattern within a realistic calculation time.
  • the crystal defect distribution in the size of the actual pattern can be predicted, for example, by using the crystal defect distribution obtained by the prediction as an input for device simulation, the transistor characteristics reflect the process conditions and their variations. And pixel characteristics can be predicted with high accuracy.
  • the change with time of the defect density distribution D3 is calculated by using the activation energy related to the point defect distribution D3 as an argument depending on the point defect density in the semiconductor layer 15 to be heat-treated. As a result, the point defect distribution D3 can be calculated accurately.
  • the change with time of the amorphous distribution D1 and the dangling bond distribution D2 is calculated with the activation energy related to the amorphous distribution D1 and the dangling bond distribution D2 as arguments of constant values.
  • the amorphous distribution D1 and the dangling bond distribution D2 can be calculated in a short time without impairing the accuracy.
  • the change with time of the point defect distribution D3 is calculated by using the activation energy related to the point defect distribution D3 as an argument of the polynomial of the point defect density in the semiconductor layer 15 to be heat-treated. As a result, the point defect distribution D3 can be calculated accurately.
  • the time-dependent change of the point defect distribution D3 is calculated by inputting the point defect density in the sequential time step for the polynomial of the point defect density in the semiconductor layer 15 to be heat-treated. .. As a result, the point defect distribution D3 can be calculated accurately.
  • the defect density change calculation unit 12A changes the defect density only for at least the point defect distribution D3 among the three defect density distributions (amorphous distribution D1, dangling bond distribution D2, and point defect distribution D3). May be calculated. In this case, the point defect distribution D3 can be calculated accurately.
  • the defect density change calculation unit 12A may be configured by hardware or may be configured by a predetermined simulation program (software).
  • the simulation program (software) is loaded into a calculation device such as a CPU (Central Processing Unit) and executed.
  • the change in the defect density distribution in the semiconductor layer 15 to be heat-treated can be calculated.
  • the simulator 10 uses the simulation program 14A (three recovery functions Y a , Y d , Y), for example, as shown in FIG.
  • a storage unit 14 for storing L may be provided.
  • the simulation program 14A is a program including a procedure executed by the defect density change calculation unit 12A.
  • the simulation program 14A corresponds to a specific example of the "defect density calculation program" of the present disclosure.
  • the simulator 10 according to this modification corresponds to a specific example of the “defect density calculation device” of the present disclosure.
  • the simulation software 20 corresponds to a specific example of the "defect density calculation program" of the present disclosure.
  • the simulation software 20 includes a GUI (Graphical User Interface) 21 for the user to input the above-mentioned initial conditions, a calculation engine 22, and a GUI 23 for visualizing the simulation results.
  • the calculation engine 22 has an input unit 221 for passing the above-mentioned initial conditions to the defect density change calculation unit 222, a defect density change calculation unit 222, and an output for passing the output of the defect density change calculation unit 222 to the GUI 23. It has a part 223 and.
  • the execution platform of the simulation software 20 may be, for example, Windows (registered trademark), Linux (registered trademark), Unix (registered trademark), or Mac (registered trademark).
  • GUI21, 23 may be composed of any constituent language such as OpenGL, Motif, and tcl / tk.
  • the programming language of the arithmetic engine 22 may be any type such as C, C ++, Fortran, and JAVA (registered trademark).
  • the calculation condition, the pattern structure, and the initial defect density distribution are input to the input unit 221 from the GUI 21 as the initial conditions.
  • the defect density change calculation unit 222 performs the calculation executed by the defect density change calculation unit 12A.
  • the defect density information obtained by the calculation engine 22 is input to the GUI 23 from the output unit 223.
  • the defect density information obtained by the calculation engine 22 is visualized by the GUI 23. Visualization of defect density information may be done in real time during the calculation.
  • FIG. 6 shows a schematic configuration example of the simulator 30 according to the present embodiment.
  • the simulator 30 includes an input unit 31, a calculation unit 32, and an output unit 33.
  • the calculation unit 32 includes an etching / film formation calculation unit 32A and a defect density change calculation unit 12A.
  • the input unit 31 includes an initial condition (hereinafter, referred to as “initial processing condition”) for the semiconductor layer to be processed (for example, the semiconductor layer 18 in FIG. 7) and a semiconductor layer to be heat-treated (for example, the semiconductor layer in FIG. 7).
  • the initial conditions for 19) (hereinafter referred to as "initial heat treatment conditions") are acquired and input to the calculation unit 12.
  • the semiconductor layer 18 in FIG. 7 has a pattern structure before forming the sidewall of the transistor.
  • the semiconductor layer 19 of FIG. 7 has a pattern structure after the sidewalls are formed by performing plasma etching on the semiconductor layer 18 of FIG. 7.
  • the initial processing conditions include, for example, the calculation conditions of the processing simulation executed by the etching / film formation calculation unit 32A and the pattern structure of the semiconductor layer to be processed.
  • the calculation conditions for machining simulation include, for example, resist mask thickness, opening shape, etching conditions (device type, applied frequency, gas type, flow rate, pressure, source / bias power, ion energy, etching time, wafer temperature, etc.). Is included.
  • the pattern structure of the semiconductor layer to be processed is the structure of the semiconductor layer to which a semiconductor process such as plasma etching or CVD is performed.
  • the initial heat treatment conditions include, for example, the calculation conditions of the heat treatment simulation executed by the defect density change calculation unit 12A.
  • the calculation conditions of the heat treatment simulation include, for example, the processing time of the semiconductor layer to be heat-treated, the processing temperature of the semiconductor layer to be heat-treated, the calculation time step, the value of each coefficient in each recovery function described later, and the semiconductor layer to be heat-treated.
  • the activation energy of each defect included is included.
  • the pattern structure and initial defect density distribution of the semiconductor layer to be heat-treated, which are required in the heat treatment simulation, are derived by calculation by the etching / film formation calculation unit 32A described later.
  • the calculation unit 32 has an etching / film formation calculation unit 32A and a defect density change calculation unit 12A.
  • the etching / film formation calculation unit 32A uses the processing simulation method described later to determine the pattern structure of the semiconductor layer 19 after processing and the inside of the semiconductor layer 19 after processing. Calculate the defect density distribution of.
  • the etching / film formation calculation unit 32A inputs the pattern structure of the processed semiconductor layer 19 obtained by calculation and the defect density distribution in the processed semiconductor layer 19 to the defect density change calculation unit 12A.
  • the defect density change calculation unit 12A includes the initial heat treatment conditions input via the input unit 31, the pattern structure of the processed semiconductor layer 19 input from the etching / deposition calculation unit 32A, and the processed semiconductor layer 19.
  • the change with time of the defect density distribution in the semiconductor layer 19 to be heat-treated is calculated by the heat treatment simulation method. That is, in the present embodiment, the defect density change calculation unit 12A uses the defect density distribution in the processed semiconductor layer 19 input from the etching / film formation calculation unit 32A as the initial defect density distribution, and the defect density distribution with time. Calculate the change.
  • the output unit 33 outputs a predetermined simulation result calculated by the calculation unit 32.
  • the output unit 33 may output, for example, the calculation conditions used in the simulation and the pattern structure of the semiconductor layer to be processed and heat-treated together with the simulation result.
  • the output unit 33 is configured by, for example, any of a display device that displays the simulation result, a printing device that prints and outputs the simulation result, a recording device that records the simulation result, or a combination of these devices as appropriate. Has been done.
  • the output unit 33 may be provided as an external device of the simulator 30. Further, in the present embodiment, the simulator 30 may further include a storage unit that stores the initial conditions input via the input unit 31 and the simulation result.
  • FIG. 7 shows an example of the calculation model in the simulator 30.
  • the upper part of FIG. 7 illustrates the pattern structure of the semiconductor layer 18 before forming the sidewall of the transistor and the pattern structure of the semiconductor layer 19 after the machining simulation method is executed.
  • a Voxel model may be applied, or a model other than the Voxel model may be applied.
  • the lower part of FIG. 7 illustrates the defect density distribution before and after the heat treatment.
  • the Voxel model is illustrated in the lower part of FIG.
  • the pattern structure of the semiconductor layer 19 to be heat-treated is divided into a plurality of voxels, and the change in defect density for each voxel is calculated.
  • a model other than the Voxel model may be applied to the defect density change calculation unit 12A.
  • the etching / film formation calculation unit 32A solves the surface reaction equation using the calculated values of ion flux and radical flux to calculate the etch rate (deposition rate in the case of plasma CVD), shape, and defect distribution. Do this for each Voxel and move on to the next calculation time step.
  • the etching / film formation calculation unit 32A repeats this process, and when the processing time input via the input unit 31 is reached, the calculation ends.
  • FIG. 8 shows an example of the first and second procedures.
  • the input unit 31 acquires the initial conditions for the semiconductor layer 18 to be processed (step S201).
  • the initial conditions include, for example, the above-mentioned initial processing conditions and the above-mentioned initial heat treatment conditions.
  • the input unit 31 inputs the acquired initial conditions to the calculation unit 32 (etching / film formation calculation unit 32A, defect density change calculation unit 12A).
  • the etching / film formation calculation unit 32A calculates the ion flux and the radical flux incident on an arbitrary evaluation point, respectively, using the input initial processing conditions (steps S202 and S203). Next, the etching / film formation calculation unit 32A calculates the etch rate, shape, and defect distribution for each Voxel by solving the surface reaction equation using the ion flux and radical flux obtained by the calculation. , The process proceeds to the next calculation time step (steps S204, S205, S206, S207). The etching / film formation calculation unit 32A repeats this process, and when the processing time input via the input unit 31 is reached, the calculation ends (step S208).
  • the etching / film formation calculation unit 32A inputs the calculated structure after processing and the defect density distribution in the structure after processing to the defect density change calculation unit 12A.
  • the defect density change calculation unit 12A is based on the initial heat treatment conditions input via the input unit 11, the post-machining structure input from the etching / deposition calculation unit 32A, and the defect density distribution in the post-machining structure.
  • the time-dependent change of the defect density distribution in the semiconductor layer to be heat-treated is calculated by the above-mentioned simulation method (steps S101 to S105).
  • the defect density change calculation unit 12A ends the calculation when the processing time input via the input unit 31 is reached.
  • the pattern structure of the processed semiconductor layer 19 derived by the etching / film formation calculation unit 32A and the defect density distribution in the processed semiconductor layer 19 are input to the defect density change calculation unit 12A. Used as an initial condition. This makes it possible to predict the crystal defect distribution according to the actual process.
  • the defect density change calculation unit 12A and the etching / film formation calculation unit 32A may be configured by hardware or may be configured by a predetermined simulation program (software). ..
  • the simulation program (software) is used as a calculation device such as a CPU (Central Processing Unit).
  • the simulator 10 uses the simulation program 34A (three recovery), for example, as shown in FIG.
  • a storage unit 34 for storing the functions Y a , Y d , Y L ) may be provided.
  • the simulation program 34A is a program including procedures executed by the defect density change calculation unit 12A and the etching / film formation calculation unit 32A.
  • the simulation program 34A corresponds to a specific example of the "defect density calculation program" of the present disclosure.
  • the simulator 30 according to this modification corresponds to a specific example of the “defect density calculation device” of the present disclosure.
  • the simulation software 40 corresponds to a specific example of the "defect density calculation program" of the present disclosure.
  • the simulation software 40 includes a GUI (Graphical User Interface) 41 for the user to input the above-mentioned initial conditions, a calculation engine 42, and a GUI 43 for visualizing the simulation result.
  • the calculation engine 42 includes an input unit 421 for passing the above initial conditions to the etching / film formation calculation unit 422 and the defect density change calculation unit 423, an etching / film formation calculation unit 422, and a defect density change calculation unit 423. It also has an output unit 424 for passing the output of the defect density change calculation unit 423 to the GUI 43.
  • the execution platform of the simulation software 40 may be, for example, Windows (registered trademark), Linux (registered trademark), Unix (registered trademark), or Mac (registered trademark).
  • GUIs 41 and 43 may be configured in any language such as OpenGL, Motif, and tcl / tk.
  • the programming language of the arithmetic engine 22 may be any type such as C, C ++, Fortran, and JAVA (registered trademark).
  • the above-mentioned initial processing conditions and the above-mentioned initial heat treatment conditions are input to the input unit 421 from the GUI 41 as initial conditions.
  • the etching / film formation calculation unit 422 performs the calculation executed by the etching / film formation calculation unit 32A.
  • the defect density change calculation unit 423 performs the calculation executed by the defect density change calculation unit 12A.
  • the defect density information obtained by the calculation engine 42 is input to the GUI 43 from the output unit 424.
  • the defect density information obtained by the calculation engine 42 is visualized by the GUI 43. Visualization of defect density information may be done in real time during the calculation.
  • FIG. 11 shows a schematic configuration example of the heat treatment control system 50 according to the present embodiment.
  • the heat treatment control system 50 according to the present embodiment corresponds to a specific example of the "heat treatment control system" of the present disclosure.
  • the heat treatment control system 50 includes a heat treatment chamber 51, a heat treatment simulation system 52, an FDC / EES system (Fault Detection and Classification / Equipment Engineering System) 53, and a control system 54.
  • the heat treatment chamber 51 is, for example, an annealing device that reduces defects in the semiconductor layer by heat treatment.
  • the heat treatment chamber 51 has, for example, Recipe 511 as a heat treatment condition in an annealing apparatus.
  • Recipe 511 includes heating condition data such as, for example, processing time and processing temperature.
  • the heating condition data of recipe 511 is set by the control signal output from the control system 54.
  • the heat treatment chamber 51 writes heating condition data (for example, data such as processing time and processing temperature) in recipe 511 based on the control signal input from the control system 54.
  • the heat treatment simulation system 52 is a simulator that simulates the heat treatment of the semiconductor layer in the heat treatment chamber 51.
  • the heat treatment simulation system 52 has, for example, an initial condition input unit 521 and an optimization calculation unit 522.
  • the initial condition input unit 521 acquires the heating condition data of the recipe 511 (for example, data such as the processing time and the processing temperature) from the heat treatment chamber 51 and passes it to the optimization calculation unit 522.
  • the optimization calculation unit 522 has a defect density change calculation unit 12A and a correction process condition output unit 523.
  • the defect density change calculation unit 12A changes the defect density distribution in the semiconductor layer to be heat-treated with time based on the heating condition data input via the initial condition input unit 521 and the data Data1 input from the outside. calculate.
  • the heating condition data input via the initial condition input unit 521 includes, for example, a processing time and a processing temperature.
  • the data Data1 input from the outside includes, for example, the pattern structure of the semiconductor layer to be heat-treated, the defect density distribution (initial defect density distribution) in the semiconductor layer to be heat-treated, and the defect density required for the semiconductor layer after heat treatment. (Required defect density) and the like are included.
  • the defect density change calculation unit 12A outputs the simulation result (defect density distribution) obtained by the calculation to the correction process condition output unit 523.
  • the correction process condition output unit 523 compares the defect density distribution obtained by the calculation with the required defect density input from the outside, and ends the calculation when the comparison result is within a predetermined range. When the comparison result is out of the predetermined range, the correction process condition output unit 523 derives the processing time and the processing temperature in the heat treatment chamber 51 as the correction data 523A according to the comparison result.
  • the correction process condition output unit 523 inputs the derived correction data 523A to the control system 54. That is, it can be said that the heat treatment control system 50 is a system for optimizing the heating conditions for the semiconductor layer to be heated in the heat treatment chamber 51.
  • the correction process condition output unit 523 outputs a signal indicating an abnormality to the FDC / EES system 53 when the comparison result is far from the predetermined range so that the processing time and the processing temperature in the heat treatment chamber 51 cannot be corrected. ..
  • the FDC / EES system 53 notifies the abnormality of the heat treatment based on the signal from the heat treatment simulation system 52 (correction process condition output unit 523).
  • the control system 54 When the correction data 523A is input from the heat treatment simulation system 52 (correction process condition output unit 523), the control system 54 generates a control signal based on the input correction data 523A. The control system 54 inputs the generated control signal to the heat treatment chamber 51.
  • FIG. 12 shows an example of a procedure for optimizing the heating conditions for the semiconductor layer to be heated in the heat treatment chamber 51 in the heat treatment control system 50.
  • the initial condition input unit 521 acquires the heating condition data of the recipe 511 (for example, data such as the processing time and the processing temperature) from the heat treatment chamber 51 (step S101).
  • the initial condition input unit 521 further acquires the data Data1 from the outside (step S101).
  • the initial condition input unit 521 inputs the acquired heating condition data and data Data1 to the optimization calculation unit 522 (defect density change calculation unit 12A).
  • the defect density change calculation unit 12A calculates the change over time in the defect density distribution in the semiconductor layer to be heat-treated based on the input heating condition data and data Data1 (step S102).
  • the defect density change calculation unit 12A calculates the time-dependent change of the defect density distribution for all voxels (step S103).
  • the defect density change calculation unit 12A performs time evolution (t n ⁇ t n + 1 ) until the input processing time is reached (step S105), and then points defects.
  • the time course is calculated only for the distribution D3 (step S104).
  • the defect density change calculation unit 12A ends the calculation when the input processing time is reached.
  • the defect density distribution derived by the calculation in the defect density change calculation unit 12A is represented by, for example, the value of the defect density of each voxel.
  • the defect density change calculation unit 12A outputs the simulation result (defect density distribution) obtained by the calculation to the correction process condition output unit 523.
  • the correction process condition output unit 523 determines whether or not the defect density distribution obtained by calculation has reached a desired defect distribution (step S106). Specifically, the correction process condition output unit 523 compares the defect density distribution obtained by calculation with the required defect density input from the outside. The correction process condition output unit 523 ends the calculation when the comparison result is within a predetermined range.
  • the correction process condition output unit 523 corrects the processing time and the processing temperature in the heat treatment chamber 51 according to the result. Derived as.
  • the correction process condition output unit 523 inputs the derived correction data 523A to the control system 54.
  • the control system 54 When the correction data 523A is input from the heat treatment simulation system 52 (correction process condition output unit 523), the control system 54 generates a control signal based on the input correction data 523A.
  • the control system 54 inputs the generated control signal to the heat treatment chamber 51.
  • the heat treatment chamber 51 writes the heating condition data (for example, data such as processing time and processing temperature) in the recipe 511 based on the control signal input from the control system 54, thereby writing the recipe 511 (processing temperature, processing time, etc.). ) Is corrected (step S107). In this way, the heating conditions for the semiconductor layer to be heated in the heat treatment control system 50 are optimized.
  • the heating condition data for example, data such as processing time and processing temperature
  • the change with time of the defect density distribution in the semiconductor layer to be heat-treated is calculated based on the heating condition data input from the heat treatment chamber 51 and the data Data1 input from the outside.
  • the defect density is based on a function that takes as arguments the activation energy of defects contained in the semiconductor layer to be heat-treated, the processing temperature of the semiconductor layer to be heat-treated, and the processing time of the semiconductor layer to be heat-treated.
  • the time course of the distribution is calculated. This makes it possible to predict the crystal defect distribution in the size of the actual pattern within a realistic calculation time. Further, since the crystal defect distribution in the size of the actual pattern can be predicted, the heat treatment conditions can be optimized based on the crystal defect distribution obtained by the prediction and the required defect density. As a result, it becomes possible to accurately predict transistor characteristics and pixel characteristics.
  • the defect density change calculation unit 12A may be configured by hardware or may be configured by a predetermined simulation program (software).
  • the simulation program (software) is loaded into a calculation device such as a CPU (Central Processing Unit) and executed. It is possible to calculate the change over time in the defect density distribution in the semiconductor layer to be heated.
  • the defect density change calculation unit 12A is composed of a predetermined simulation program (software)
  • the heat treatment simulation system 52 stores a storage unit 524 for storing the simulation program 14A (software), for example, as shown in FIG. You may have it.
  • the simulation program 14A is a program including a procedure executed by the defect density change calculation unit 12A.
  • FIG. 14 shows a schematic configuration example of the machining control system 60 according to the present embodiment.
  • the machining control system 60 according to the present embodiment corresponds to a specific example of the "machining control system" of the present disclosure.
  • the machining control system 60 includes a machining chamber 61, a machining simulation system 62, a heat treatment simulation system 52, an FDC / EES system 63, and a control system 64.
  • the processing chamber 61 is a processing apparatus that forms a desired pattern structure on the semiconductor layer by, for example, processing such as plasma etching or CVD.
  • the processing chamber 61 has, for example, a recipe 611 as a processing condition in the processing apparatus and monitoring data 612 obtained by a monitoring device for monitoring a state (for example, a plasma state) in the processing chamber 61.
  • Recipe 611 includes processing condition data such as device type, applied frequency, gas type, flow rate, pressure, source bias power, ion energy, etching time, wafer temperature and the like.
  • the processing condition data of Recipe 611 is set by a control signal output from the control system 64.
  • the machining chamber 61 is based on the control signal input from the control system 64 and is based on the machining condition data of Recipe 611 (eg, device type, applied frequency, gas type, flow rate, pressure, source bias power, ion energy, etching time). , Data such as wafer temperature) is written.
  • Recipe 611 eg, device type, applied frequency, gas type, flow rate, pressure, source bias power, ion energy, etching time.
  • the machining simulation system 62 is a simulator that simulates the machining process for the semiconductor layer in the machining chamber 61. As shown in FIG. 15, the machining simulation system 62 includes, for example, a recipe adjustment calculation unit 621, a gas density / energy calculation unit 622, an aperture ratio calculation unit 623, an optimization calculation unit 624, and a result output unit 627. There is.
  • the recipe adjustment calculation unit 621 generates processing conditions in the processing chamber 61 (that is, processing conditions written in recipe 611) based on the correction data 523A acquired from the heat treatment simulation system 52.
  • the gas density / energy calculation unit 622 calculates the gas density and gas energy in the processing chamber 61 based on the processing conditions generated by the recipe adjustment calculation unit 621 and the monitoring data 612 acquired from the processing chamber 61.
  • the aperture ratio calculation unit 623 calculates the aperture ratio of the mask formed on the semiconductor layer to be processed based on the GDS / film thickness information Data2 input from the outside.
  • the optimization calculation unit 624 has a shape calculation unit 625 and a defect density calculation unit 626.
  • the shape calculation unit 625 has a flux and an etch rate (flux and etch rate) based on the gas density and gas energy in the processing chamber 61 obtained by the gas density / energy calculation unit 622 and the aperture ratio obtained by the aperture ratio calculation unit 623.
  • the deposition rate is calculated, and as a result, the shape (pattern structure) of the processed semiconductor layer is derived.
  • the defect density calculation unit 626 calculates the defect density distribution after processing based on the flux and the etch rate (deposition rate in the case of plasma CVD) obtained by the optimization calculation unit 624.
  • the optimization calculation unit 624 outputs the pattern structure of the processed semiconductor layer obtained by the shape calculation unit 625 and the defect density distribution of the processed semiconductor layer obtained by the defect density calculation unit 626 to the result output unit 627. Output.
  • the result output unit 627 inputs the pattern structure and defect density distribution of the processed semiconductor layer to the heat treatment simulation system 52.
  • the heat treatment simulation system 52 (optimization calculation unit 522) transmits heating condition data (for example, data such as processing time and processing temperature) and defect density required for the semiconductor layer after heat treatment via the initial condition input unit 521. Obtain (required defect density).
  • the heat treatment simulation system 52 (optimization calculation unit 522) further acquires, for example, the pattern structure and defect density distribution of the semiconductor layer after processing from the processing simulation system 62.
  • the defect density change calculation unit 12A changes the defect density distribution in the semiconductor layer to be heat-treated with time based on the heating condition data and the pattern structure and defect density distribution of the semiconductor layer after processing. To calculate.
  • the defect density change calculation unit 12A outputs the simulation result (defect density distribution) obtained by the calculation to the correction process condition output unit 523.
  • the correction process condition output unit 523 compares the defect density distribution obtained by the calculation with the required defect density input from the outside, and ends the calculation when the comparison result is within a predetermined range. When the comparison result is out of the predetermined range, the correction process condition output unit 523 derives the processing condition in the processing chamber 61 according to the result as the correction data 523A.
  • the correction process condition output unit 523 inputs the derived correction data 523A to the control system 64. That is, it can be said that the machining control system 60 is a system for optimizing the machining conditions for the semiconductor layer to be machined in the machining chamber 61.
  • the correction process condition output unit 523 outputs a signal indicating an abnormality to the FDC / EES system 63 when the comparison result is far from the predetermined range so that the processing conditions in the processing chamber 61 cannot be corrected.
  • the FDC / EES system 63 notifies the abnormality of the processing process based on the signal from the heat treatment simulation system 52 (correction process condition output unit 523).
  • the control system 64 When the correction data 523A is input from the heat treatment simulation system 52 (correction process condition output unit 523), the control system 64 generates a control signal based on the input correction data 523A. The control system 64 inputs the generated control signal to the processing chamber 61.
  • FIG. 16 shows an example of a procedure for optimizing the machining conditions for the semiconductor layer to be machined in the machining chamber 61 in the machining control system 60.
  • the heat treatment simulation system 52 (optimization calculation unit 522) is required for heating condition data (for example, data such as processing time and processing temperature) and the semiconductor layer after heat treatment via the initial condition input unit 521. Obtain the defect density (required defect density) (step S101). The heat treatment simulation system 52 (optimization calculation unit 522) further acquires, for example, the pattern structure and defect density distribution of the semiconductor layer after processing from the processing simulation system 62 (step S101).
  • the defect density change calculation unit 12A determines the defect density distribution in the semiconductor layer to be heat-treated based on the heating condition data, the pattern structure of the semiconductor layer after processing, and the defect density distribution. (Step S102).
  • the defect density change calculation unit 12A calculates the time-dependent change of the defect density distribution for all voxels (step S103).
  • the defect density change calculation unit 12A performs time evolution (t n ⁇ t n + 1 ) until the input processing time is reached (step S105), and then points defects.
  • the time course is calculated only for the distribution D3 (step S104).
  • the defect density change calculation unit 12A ends the calculation when the input processing time is reached.
  • the defect density distribution derived by the calculation in the defect density change calculation unit 12A is represented by, for example, the value of the defect density of each voxel.
  • the defect density change calculation unit 12A outputs the simulation result (defect density distribution) obtained by the calculation to the correction process condition output unit 523.
  • the correction process condition output unit 523 determines whether or not the defect density distribution obtained by calculation has reached a desired defect distribution (step S106). Specifically, the correction process condition output unit 523 compares the defect density distribution obtained by calculation with the required defect density input from the outside. The correction process condition output unit 523 ends the calculation when the comparison result is within a predetermined range.
  • the correction process condition output unit 523 derives the processing condition in the processing chamber 61 according to the result as the correction data 523A.
  • the correction process condition output unit 523 inputs the derived correction data 523A to the control system 64.
  • the control system 64 When the correction data 523A is input from the heat treatment simulation system 52 (correction process condition output unit 523), the control system 64 generates a control signal based on the input correction data 523A.
  • the control system 64 inputs the generated control signal to the processing chamber 61.
  • the processing chamber 61 corrects the recipe 611 by writing the processing condition data in the recipe 611 based on the control signal input from the control system 64 (step S108). In this way, the machining conditions for the semiconductor layer to be machined in the machining control system 60 are optimized.
  • the heat treatment target is based on the heating condition data input via the initial condition input unit 521 and the pattern structure and defect density distribution of the semiconductor layer after processing input from the processing simulation system 62.
  • the time course of the defect density distribution in the semiconductor layer of is calculated.
  • the defect density is based on a function that takes as arguments the activation energy of defects contained in the semiconductor layer to be heat-treated, the processing temperature of the semiconductor layer to be heat-treated, and the processing time of the semiconductor layer to be heat-treated.
  • the time course of the distribution is calculated. This makes it possible to predict the crystal defect distribution in the size of the actual pattern within a realistic calculation time. Further, since the crystal defect distribution in the size of the actual pattern can be predicted, the heat treatment conditions can be optimized based on the crystal defect distribution obtained by the prediction and the required defect density. As a result, it becomes possible to accurately predict transistor characteristics and pixel characteristics.
  • the defect density change calculation unit 12A may be configured by hardware or may be configured by a predetermined simulation program (software).
  • the simulation program (software) is loaded into a calculation device such as a CPU (Central Processing Unit) and executed. It is possible to calculate the change over time in the defect density distribution in the semiconductor layer to be heated.
  • the defect density change calculation unit 12A is composed of a predetermined simulation program (software)
  • the heat treatment simulation system 52 stores a storage unit 524 for storing the simulation program 14A (software), for example, as shown in FIG. You may have it.
  • the simulation program 14A is a program including a procedure executed by the defect density change calculation unit 12A.
  • the present disclosure may also have the following structure.
  • It is a defect density calculation method for calculating the time course of the defect density distribution in the semiconductor layer. At least, it includes calculating the time course of the defect density distribution based on a function having the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments.
  • Defect density calculation method (2)
  • a point defect distribution is included in the semiconductor layer.
  • the defect density calculation method according to (1) which comprises calculating the change with time of the defect density distribution by using the activation energy related to the point defect distribution as an argument depending on the point defect density in the semiconductor layer.
  • the semiconductor layer contains an amorphous distribution and a dangling bond distribution.
  • the defect density calculation method according to (2) which comprises calculating the change with time of the defect density distribution using the activation energy related to the amorphous distribution and the dangling bond distribution as an argument of a constant value.
  • the defect density calculation according to (2) or (3) which includes calculating the change with time of the defect density distribution by using the activation energy related to the point defect distribution as an argument of the polynomial of the point defect density in the semiconductor layer.
  • Method. (5) This includes calculating the time course of the defect density distribution by inputting the point defect density in the sequential time step for the polynomial.
  • the defect density calculation method according to (4) which comprises calculating the change with time of the defect density distribution using the activation energy related to the amorphous distribution and the dangling bond distribution as an argument of a constant value.
  • the processing temperature and the processing time are corrected based on the calculated defect density distribution, and the corrected processing temperature and the processing temperature are corrected.
  • the defect density calculation method according to any one of (1) to (5), further comprising using the processing time as an argument of the function.
  • a defect density calculation program that calculates changes over time in the defect density distribution in a semiconductor layer. At least, a computer can calculate the time course of the defect density distribution based on a function having the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments. Defect density calculation program to be executed by.
  • a defect density calculation device that calculates changes in the defect density distribution in the semiconductor layer over time.
  • a storage unit that stores a function that takes as arguments the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer.
  • the defect density distribution is based on the output value of the function obtained by inputting the activation energy, the processing temperature, and the processing time for the function read from the storage unit according to the passage of the processing time.
  • Defect density calculation device equipped with a calculation unit that calculates the change over time.
  • a heat treatment control system including a heat treatment unit that heat-treats a semiconductor layer, a control unit that controls the heat treatment unit, and a defect density change calculation unit.
  • the defect density change calculation unit At least, a calculation unit that calculates the time-dependent change of the defect density distribution based on a function having the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments. , It has a condition generation unit that generates heat treatment conditions in the heat treatment unit based on the defect density distribution obtained by the calculation unit and a desired defect density distribution.
  • the heat treatment unit is a heat treatment control system that heat-treats the semiconductor layer based on the heat treatment conditions generated by the condition generation unit.
  • a processing control system including a processing unit for processing a semiconductor layer, a control unit for controlling the processing unit, a defect density calculation unit, and a defect density change calculation unit.
  • the defect densification calculation unit calculates the defect density distribution generated in the semiconductor layer by processing the semiconductor layer by the processing unit, and outputs the defect density distribution obtained thereby to the defect density change calculation unit.
  • the defect density change calculation unit At least, the defect density input from the defect densification calculation unit based on a function having the activation energy of defects contained in the semiconductor layer, the processing temperature of the semiconductor layer, and the processing time of the semiconductor layer as arguments.
  • a calculation unit that calculates changes in distribution over time It has a condition generation unit that generates processing conditions in the processing unit based on the defect density distribution obtained by the calculation unit and a desired defect density distribution.
  • the processing unit processes the semiconductor layer based on the processing conditions generated by the condition generation unit. Machining control system.
  • the defect density calculation program In the defect density calculation method, the defect density calculation program, the defect density calculation device, the heat treatment control system, and the processing control system according to the embodiment of the present disclosure, at least the activation energy of the defects contained in the semiconductor layer and the treatment of the semiconductor layer
  • the time course of the defect density distribution is calculated based on a function that takes temperature and the processing time of the semiconductor layer as arguments. This makes it possible to predict the crystal defect distribution in the size of the actual pattern within a realistic calculation time.
  • the crystal defect distribution in the size of the actual pattern can be predicted, for example, by using the crystal defect distribution obtained by the prediction as an input for device simulation, the transistor characteristics reflect the process conditions and their variations. And pixel characteristics can be predicted with high accuracy. It should be noted that the effect of the present technology is not necessarily limited to the effect described here, and may be any effect described in the present specification.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本開示の一実施の形態に係る欠陥密度計算方法は、半導体層内の欠陥密度分布の経時変化を計算する方法であって、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算することを含む。

Description

欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム
　本開示は、欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システムに関する。
　半導体プロセスでは、結晶欠陥を低減するために、アニール処理等の熱を加える工程が行われている。そのため、熱工程後の結晶欠陥分布を知ることが、デバイス特性と直接紐付くため、特に重要となる。しかし、実プロセス・実デバイスにおける結晶欠陥（特に、低密度の欠陥）の詳細な分布の測定・解析は、感度等の面から難しい場合が多い。そのため、シミュレーションによる結晶欠陥分布の予測が有効な手段の１つである（例えば、特許文献１参照）。
特開２００３－０７３１９２号公報
　しかし、シミュレーションで結晶欠陥分布を予測しようとした場合、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが難しい。現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することの可能な欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システムを提供することが望ましい。
　本開示の一実施の形態に係る欠陥密度計算方法は、半導体層内の欠陥密度分布の経時変化を計算する方法であって、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算することを含む。
　本開示の一実施の形態に係る欠陥密度計算プログラムは、半導体層内の欠陥密度分布の経時変化を計算するプログラムであって、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算することをコンピュータに実行させる。
　本開示の一実施の形態に係る欠陥密度計算装置は、半導体層内の欠陥密度分布の経時変化を計算する装置であって、記憶部と、計算部とを備えている。記憶部は、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数を記憶している。計算部は、記憶部から読み出した関数に対して、処理時間の経過に応じて、活性化エネルギー、処理温度、および処理時間を入力することにより得られる関数の出力値に基づいて、欠陥密度分布の経時変化を計算する。
　本開示の一実施の形態に係る熱処理制御システムは、半導体層を熱処理する熱処理部と、熱処理部を制御する制御部と、欠陥密度変化計算部とを備えている。欠陥密度変化計算部は、計算部と、条件生成部とを有している。計算部は、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算する。条件生成部は、計算部で得られた欠陥密度分布と、所望の欠陥密度分布とに基づいて、熱処理部における熱処理条件を生成する。熱処理部は、条件生成部によって生成された熱処理条件に基づいて、半導体層を熱処理する。
　本開示の一実施の形態に係る加工制御システムは、半導体層を加工する加工部と、加工部を制御する制御部と、欠陥密度計算部と、欠陥密度変化計算部とを備えている。欠陥密化計算部は、加工部による半導体層の加工により半導体層に生じる欠陥密度分布を計算し、それにより得られた欠陥密度分布を欠陥密度変化計算部に出力する。欠陥密度変化計算部は、計算部と、条件生成部とを有している。計算部は、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算する。条件生成部は、計算部で得られた欠陥密度分布と、所望の欠陥密度分布とに基づいて、加工部における加工条件を生成する。加工部は、条件生成部によって生成された加工条件に基づいて、半導体層を加工する。
　本開示の一実施の形態に係る欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システムでは、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化が計算される。これにより、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが可能となる。また、実パターンのサイズにおける結晶欠陥分布を予測することができることから、例えば、予測により得られた結晶欠陥分布をデバイスシミュレーションのインプットとすることで、プロセス条件やそのばらつきを反映して、トランジスタ特性や画素特性を精度良く予測することが可能となる。
本開示の第１の実施の形態に係るシミュレータの概略構成の一例を表す図である。 図１のシミュレータにおける計算モデルの一例を表す図である。 図１のシミュレータにおいて結晶欠陥密度変化を予測する手順の一例を表す図である。 図１のシミュレータの概略構成の一変形例を表す図である。 図３の手順を備えたシミュレーションソフトウェアの概略構成の一例を表す図である。 本開示の第２の実施の形態に係るシミュレータの概略構成の一例を表す図である。 図６のシミュレータにおける計算モデルの一例を表す図である。 図６のシミュレータにおいて結晶欠陥密度および結晶欠陥密度変化を予測する手順の一例を表す図である。 図６のシミュレータの概略構成の一変形例を表す図である。 図８の手順を備えたシミュレーションソフトウェアの概略構成の一例を表す図である。 本開示の第３の実施の形態に係る熱処理制御システムの概略構成の一例を表す図である。 図１１の熱処理制御システムにおいて、熱処理チャンバにおける、加熱対象の半導体層に対する加熱条件を最適化する手順の一例を表す図である。 図１１の熱処理制御システムの概略構成の一変形例を表す図である。 本開示の第４の実施の形態に係る加工制御システムの概略構成の一例を表す図である。 図１４の加工シミュレーションシステムの概略構成の一例を表す図である。 図１４の熱処理シミュレーションシステムにおいて、加工チャンバにおける、加工対象の半導体層に対する加工条件を最適化する手順の一例を表す図である。 図１４の加工制御システムの概略構成の一変形例を表す図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（シミュレータ）…図１～図３
　　結晶欠陥密度変化を予測する例
２．第１の実施の形態の変形例（シミュレーションソフトウェア）
　　　　　　　　　　　　　　　　　　　　　　　　　…図４、図５
３．第２の実施の形態（シミュレータ）…図６～図８
　　結晶欠陥密度・結晶欠陥密度変化を予測する例
４．第２の実施の形態の変形例（シミュレーションソフトウェア）
　　　　　　　　　　　　　　　　　　　　　　　　　…図９、図１０
５．第３の実施の形態（熱処理制御システム）…図１１、図１２
　　予測した結晶欠陥密度変化に基づいて熱処理チャンバを制御する例
６．第３の実施の形態の変形例（熱処理制御システム）…図１３
７．第４の実施の形態（加工制御システム）…図１４～図１６
　　予測した結晶欠陥密度変化に基づいて加工チャンバを制御する例
８．第４の実施の形態の変形例（加工制御システム）…図１７
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施の形態に係るシミュレータ１０について説明する。図１は、本実施の形態に係るシミュレータ１０の概略構成例を表したものである。シミュレータ１０は、入力部１１と、演算部１２と、出力部１３とを備えている。
　入力部１１は、熱処理対象の半導体層（例えば、図２の半導体層１５）に対する初期条件を取得して、演算部１２に入力する。ここで、初期条件には、例えば、シミュレーションの計算条件や、熱処理対象の半導体層のパターン構造、熱処理対象の半導体層内の欠陥密度分布（初期欠陥密度分布）が含まれる。計算条件には、例えば、熱処理対象の半導体層の処理時間、熱処理対象の半導体層の処理温度、計算時間ステップ、後述の各回復関数における各係数の値、および熱処理対象の半導体層に含まれる各欠陥の活性化エネルギーなどが含まれる。パターン構造は、プラズマエッチングやＣＶＤ等の半導体プロセスで半導体層に形成された構造である。初期欠陥密度分布は、プラズマエッチングやＣＶＤ等の半導体プロセスで生じた、半導体層内の欠陥密度分布であり、半導体プロセスシミュレーションにより得られた分布であってもよいし、実測により得られた分布であってもよい。
　演算部１２は、欠陥密度変化演算部１２Ａを有している。欠陥密度変化演算部１２Ａは、入力部１１を介して入力された初期条件に基づいて、後述のシミュレーション方法によって、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する。
　出力部１３は、演算部１２によって計算された所定のシミュレーション結果を出力する。出力部１３は、シミュレーション結果と共に、例えば、シミュレーションで用いた計算条件、熱処理対象の半導体層のパターン構造も出力してもよい。出力部１３は、例えば、シミュレーション結果を表示する表示装置、シミュレーション結果を印刷して出力する印刷装置、シミュレーション結果を記録する記録装置等の装置のいずれか、または、これらの装置を適宜組み合わせて構成されている。
　本実施の形態において、出力部１３がシミュレータ１０の外部装置として設けられていてもよい。また、本実施の形態において、シミュレータ１０が、入力部１１を介して入力された初期条件や、シミュレーション結果を記憶する記憶部を更に備えていてもよい。
（シミュレーション方法の詳細）
　以下、欠陥密度変化演算部１２Ａにおいて実行されるシミュレーション方法（以下、単に「本シミュレーション方法」と称する。）について説明する。
　図２は、シミュレータ１０における計算モデルの一例を表したものである。図２には、シミュレータ１０における計算モデルとしてヴォクセルモデル（Ｖｏｘｅｌ　Ｍｏｄｅｌ）が例示されている。ヴォクセルモデルでは、熱処理対象の半導体層が複数のヴォクセル１７に区画されており、ヴォクセル１７ごとの欠陥密度の変化が計算される。図２には、熱処理対象の半導体層１５が例示されており、さらに、プラズマエッチングやＣＶＤ等の半導体プロセスによって生じた、半導体層１５の加工表面１６も例示されている。半導体層１５は、例えば、Ｓｉ基板である。なお、欠陥密度変化演算部１２Ａにおいて、ヴォクセルモデル以外のモデルが適用されてもよい。
　本シミュレーション方法では、半導体層１５内の欠陥密度分布には、図２に示したように、３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）が含まれている。アモルファス分布Ｄ１は、半導体層１５内の、ヴォクセル１７ごとのアモルファス密度の値で表される。ダングリングボンド分布Ｄ２は、半導体層１５内の、ヴォクセル１７ごとのダングリングボンド密度の値で表される。点欠陥分布Ｄ３は、半導体層１５内の、ヴォクセル１７ごとの点欠陥密度の値で表される。
　欠陥密度変化演算部１２Ａは、回復関数Ｙaに基づいて、半導体層１５内のアモルファス分布Ｄ１を計算する。欠陥密度変化演算部１２Ａは、さらに、回復関数Ｙdに基づいて、半導体層１５内のダングリングボンド分布Ｄ２を計算する。欠陥密度変化演算部１２Ａは、さらに、入力部１１を介して入力された計算時間ステップごとに、回復関数ＹLに基づいて、半導体層１５内の点欠陥分布Ｄ３を計算する。
　欠陥密度変化演算部１２Ａは、アモルファス分布Ｄ１に関しては、以下の式（１），（２）を用いて、変化後（熱処理後）の欠陥密度を計算する。
　Ｎａ’ ＝ Ｎａ × Ｙa…（１）
　Ｙa ＝ ａaＴα1 × ｅｘｐ（－Ｅa／（ｋBＴ）） ＋ ｂa…（２）
　Ｎａ’：変化後の密度
　Ｎａ：変化前の密度
　Ｙa：アモルファス分布Ｄ１の回復関数
　ａa：係数
　Ｔ：半導体層１５の処理温度
　α１：係数
　Ｅa：アモルファス分布Ｄ１の活性化エネルギー（一定値）
　ｋB：ボルツマン定数
　ｂa：最終的に完全に結晶化されない割合
　欠陥密度変化演算部１２Ａは、ダングリングボンド分布Ｄ２に関しては、以下の式（３），（４）を用いて、変化後（熱処理後）の欠陥密度を計算する。
　Ｎｄ’ ＝ Ｎｄ × Ｙd…（３）
　Ｙd ＝ ａdＴα2 × ｅｘｐ（－Ｅd／（ｋBＴ）） ＋ ｂd…（４）
　Ｎｄ’：変化後の密度
　Ｎｄ：変化前の密度
　Ｙd：ダングリングボンド分布Ｄ２の回復関数
　ａd：係数
　Ｔ：半導体層１５の処理温度
　α２：係数
　Ｅb：ダングリングボンド分布Ｄ２の活性化エネルギー（一定値）
　ｋB：ボルツマン定数
　ｂd：最終的に完全に結晶化されない割合
　欠陥密度変化演算部１２Ａは、点欠陥分布Ｄ３に関しては、以下の式（５），（６），（７）を用いて、熱処理中の、計算時間ステップごとの欠陥密度を計算する。
　Ｎ’（ｔn） ＝ Ｎ（ｔn-1） × ＹL（ｔ）…（５）
　ＹL（ｔn） ＝ ａLＴα3 × ｅｘｐ（－ＥL／（ｋBＴ）） ＋ ｂL…（６）
　ＥL（Ｎ） ＝ ｆ（Ｎ（ｔn-1））…（７）
　Ｎ’（ｔn）：変化後の密度
　Ｎ（ｔn-1）：変化前の密度
　ＹL（ｔ）、ＹL（ｔn）：点欠陥分布Ｄ３の回復関数
　ａL：係数
　Ｔ：半導体層１５の処理温度
　α３：係数
　ＥL、ＥL（Ｎ）：点欠陥分布Ｄ３の活性化エネルギー
　ｋB：ボルツマン定数
　ｂL：最終的に完全に結晶化されない割合
ｆ（Ｎ（ｔn-1））：多項式
　半導体プロセスで生じた欠陥は、熱処理を行っても完全に回復されないことが本出願人による電気特性（Ｃ－Ｖ）の測定から分かっている。そこで、本シミュレーション方法では、回復されない効果の表現として、ｂというパラメータが導入されている。また、本シミュレーション方法では、熱による結晶欠陥の変化が計算されるため、アレニウス型の変化として定式化を行った。さらに、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２に関しては、小規模な分子動力学（ＭＤ：Ｍｏｌｅｃｕｌａｒ　Ｄｙｎａｍｉｃｓ）計算による解析では、熱による欠陥回復が早期であることがわかった。そのため、本シミュレーション方法では、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２の時間依存を無視する。
　これまでに本出願人が行った測定結果から、点欠陥分布Ｄ３の活性化エネルギーは点欠陥密度に依存することがわかっている。そこで、本シミュレーション方法では、点欠陥分布Ｄ３の活性化エネルギーについては、点欠陥密度の依存性を持たせた多項式とする。また、点欠陥は、アモルファスやダングリングボンドよりも、熱処理による欠陥回復がされにくいため、ＥL、ＥL（Ｎ）は、ＥaやＥbよりも大きな値となっていることが望ましい。
　欠陥密度変化演算部１２Ａは、３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）の経時変化の計算を、ヴォクセル１７ごとに行い、次の計算時間ステップに移行する。欠陥密度変化演算部１２Ａは、これを繰り返し行い、入力部１１を介して入力された処理時間に到達した場合には、計算を終了する。
（欠陥密度変化の計算）
　次に、欠陥密度変化演算部１２Ａにおいて結晶欠陥密度変化を予測する手順について説明する。図３は、欠陥密度変化演算部１２Ａにおいて結晶欠陥密度変化を予測する手順の一例を表したものである。
　まず、入力部１１は、熱処理対象の半導体層１５に対する初期条件を取得する（ステップＳ１０１）。初期条件には、例えば、シミュレーションの計算条件や、熱処理対象の半導体層１５のパターン構造、熱処理対象の半導体層１５内の３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）の初期値（初期欠陥密度分布）が含まれている。次に、入力部１１は、取得した初期条件を演算部１２（欠陥密度変化演算部１２Ａ）に入力する。
　欠陥密度変化演算部１２Ａは、少なくとも、半導体層１５に含まれる欠陥の活性化エネルギー、半導体層１５の処理温度、および半導体層１５の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化を計算する。具体的には、欠陥密度変化演算部１２Ａは、入力部１１を介して入力された初期条件と、入力部１１を介して入力された初期条件を引数とする３つの回復関数（Ｙa、Ｙd、ＹL（ｔ））とに基づいて、３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）の経時変化を計算する（ステップＳ１０２）。
　欠陥密度変化演算部１２Ａは、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２に関する活性化エネルギーを、一定値の引数として、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２の経時変化を計算する。欠陥密度変化演算部１２Ａは、点欠陥分布Ｄ３に関する活性化エネルギーを、半導体層１５内の点欠陥密度に依存する引数として、点欠陥分布Ｄ３の経時変化を計算する。より具体的には、欠陥密度変化演算部１２Ａは、点欠陥分布Ｄ３に関する活性化エネルギーを、半導体層１５内の点欠陥密度の多項式の引数として、点欠陥分布Ｄ３の経時変化を計算する。
　欠陥密度変化演算部１２Ａは、３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）の経時変化の計算を、全てのヴォクセル１７に対して行う（ステップＳ１０３）。欠陥密度変化演算部１２Ａは、全てのヴォクセル１７に対する計算が完了すると、入力部１１を介して入力された処理時間に到達するまで、時間進展（ｔn→ｔn+1）を行った上で（ステップＳ１０５）、点欠陥分布Ｄ３についてのみ、経時変化を計算する（ステップＳ１０４）。欠陥密度変化演算部１２Ａは、入力部１１を介して入力された処理時間に到達すると、計算を終了する。このとき、欠陥密度変化演算部１２Ａにおける計算によって導出された欠陥密度分布は、例えば、各ヴォクセル１７の欠陥密度の値で表現される。なお、図２の右下の図では、各ヴォクセル１７の欠陥密度がグラフィック表示されている例が示されている。
[効果]
　次に、本実施の形態に係るシミュレータ１０の効果について説明する。
　半導体ＣＭＯＳデバイスを作成する際には、プラズマエッチング、ＣＶＤ、ＰＶＤ等、薄膜を微細パターンに加工するいわゆる半導体プロセスが用いられている。これら半導体プロセスでは、プラズマを生成させて、その際に生じるイオンとラジカルを基板へ照射させて膜表面の物理的・化学的反応を利用して、膜を加工することが特徴となっている。しかしながら、入射時のイオン衝撃によって膜の結晶構造が壊され、結晶欠陥（ダングリングボンド、点欠陥、クラスター）が形成されることが知られている。ＣＭＯＳデバイスにおいては、この結晶欠陥が、トランジスタやセンサ画素のノイズ特性に大きな影響を与えるため、結晶欠陥の低減が非常に重要である。また、今後さらに微細化・複雑化されていくCMOSデバイスでは、この結晶欠陥の量・分布を把握し、低減するという重要性はますます増大していく。
　半導体プロセスでは、結晶欠陥を低減するために、アニール処理等の熱を加える工程が行われている。そのため、熱工程後での結晶欠陥分布を知ることがデバイス特性と直接紐づくため、特に重要となる。しかしながら、実プロセス・実デバイスにおける結晶欠陥、特に、低密度の欠陥の詳細な分布の測定・解析は、感度等の面から難しい場合が多く、シミュレーションによる予測が有効な手段の１つである。その一例としては、ＭＤ計算がある。この手法では、原子１つ１つの運動を原子間のポテンシャルを基に計算できるため、熱を加えてから熱緩和するまでに結晶構造がどう変化していくか詳細に解析することができる。
　しかしながら、ＭＤ計算では、原子１つ１つの運動をpsオーダーの非常に小さい時間ステップで追っていくために、半導体プロセスと直接比較する場合、計算領域と計算時間に大きな制約がかかる。具体的には、たとえば、深さ３μｍ幅２００ｎｍ奥行２００ｎｍのトレンチ構造をエッチングした際に生成された結晶欠陥の密度が１０16/ｃｍ3オーダーの場合、アニール処理１０分後の欠陥の回復具合を計算しようとすると、おおよそ１０11時間という天文学的に膨大な時間を要することになる。現実的な計算時間内でＭＤ計算をしようとした場合、上記の欠陥密度を表現するには、数１０ｎｍ×数１０ｎｍ×数１０ｎｍ領域という小さな領域を仮定し、アニール処理時間もμｓオーダーの非常に短い時間までしか計算ができない。よって、従来のＭＤ計算を用いて、半導体の熱プロセス後の欠陥分布を予測することは、現実的ではない。
　一方、本実施の形態では、少なくとも、熱処理対象の半導体層１５に含まれる欠陥の活性化エネルギー、熱処理対象の半導体層１５の処理温度、および熱処理対象の半導体層１５の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化が計算される。これにより、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが可能となる。また、実パターンのサイズにおける結晶欠陥分布を予測することができることから、例えば、予測により得られた結晶欠陥分布をデバイスシミュレーションのインプットとすることで、プロセス条件やそのばらつきを反映して、トランジスタ特性や画素特性を精度良く予測することが可能となる。
　また、本実施の形態では、点欠陥分布Ｄ３に関する活性化エネルギーを、熱処理対象の半導体層１５内の点欠陥密度に依存する引数として、欠陥密度分布Ｄ３の経時変化が計算される。これにより、点欠陥分布Ｄ３を精度よく計算することができる。
　また、本実施の形態では、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２に関する活性化エネルギーを、一定値の引数として、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２の経時変化が計算される。これにより、精度を損なうことなく、アモルファス分布Ｄ１およびダングリングボンド分布Ｄ２の計算を短時間で行うことができる。
　また、本実施の形態では、点欠陥分布Ｄ３に関する活性化エネルギーを、熱処理対象の半導体層１５内の点欠陥密度の多項式の引数として、点欠陥分布Ｄ３の経時変化が計算される。これにより、点欠陥分布Ｄ３を精度よく計算することができる。
　また、本実施の形態では、熱処理対象の半導体層１５内の点欠陥密度の多項式に対して、逐次時間ステップでの点欠陥密度を入力することにより、点欠陥分布Ｄ３の経時変化が計算される。これにより、点欠陥分布Ｄ３を精度よく計算することができる。
＜２．第１の実施の形態の変形例＞
　上記実施の形態において、欠陥密度変化演算部１２Ａは、３つの欠陥密度分布（アモルファス分布Ｄ１、ダングリングボンド分布Ｄ２および点欠陥分布Ｄ３）のうち、少なくとも点欠陥分布Ｄ３についてだけ、欠陥密度の変化を計算してもよい。このようにした場合には、点欠陥分布Ｄ３を精度よく計算することができる。
　また、上記実施の形態において、欠陥密度変化演算部１２Ａは、ハードウェアで構成されていてもよいし、所定のシミュレーションプログラム（ソフトウェア）で構成されていてもよい。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合には、当該シミュレーションプログラム（ソフトウェア）を、例えばＣＰＵ（Central Processing Unit）等の演算装置にロードし実行することにより、熱処理対象の半導体層１５内の欠陥密度分布の変化の計算が実行可能となる。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合、シミュレータ１０は、例えば、図４に示したように、シミュレーションプログラム１４Ａ（３つの回復関数Ｙa，Ｙd，ＹL）を格納する記憶部１４を備えていてもよい。シミュレーションプログラム１４Ａは、欠陥密度変化演算部１２Ａにおいて実行される手順を含むプログラムである。シミュレーションプログラム１４Ａが、本開示の「欠陥密度計算プログラム」の一具体例に相当する。本変形例に係るシミュレータ１０が、本開示の「欠陥密度計算装置」の一具体例に相当する。
　なお、図５に示したように、シミュレータ１０によるシミュレーション方法をシミュレーションソフトウェア２０（プログラム）に適用することが可能である。シミュレーションソフトウェア２０が、本開示の「欠陥密度計算プログラム」の一具体例に相当する。
　シミュレーションソフトウェア２０は、ユーザが上述の初期条件を入力するためのＧＵＩ（Graphical User Interface）２１と、演算エンジン２２と、シミュレーション結果を可視化するためのＧＵＩ２３とを備えている。演算エンジン２２は、上述の初期条件を欠陥密度変化演算部２２２に受け渡すための入力部２２１と、欠陥密度変化演算部２２２と、欠陥密度変化演算部２２２の出力をＧＵＩ２３に受け渡すための出力部２２３とを有している。
　このシミュレーションソフトウェア２０の実行プラットフォームは、例えば、Ｗｉｎｄｏｗｓ（登録商標）、Ｌｉｎｕｘ（登録商標）、Ｕｎｉｘ（登録商標）、またはＭａｃ（登録商標）のいずれでもよい。また、ＧＵＩ２１，２３はＯｐｅｎＧＬ、Ｍｏｔｉｆ、ｔｃｌ／ｔｋなど構成言語を問わない。演算エンジン２２のプログラミング言語は、Ｃ、Ｃ＋＋、Ｆｏｒｔｒａｎ、ＪＡＶＡ（登録商標）などその種類を問わない。
　ＧＵＩ２１から入力部２２１には、初期条件として、計算条件、パターン構造、初期欠陥密度分布が入力される。欠陥密度変化演算部２２２は、欠陥密度変化演算部１２Ａで実行される計算を行う。出力部２２３からＧＵＩ２３には、演算エンジン２２で得られた欠陥密度情報が入力される。演算エンジン２２で得られた欠陥密度情報がＧＵＩ２３によって可視化される。欠陥密度情報の可視化は、計算中にリアルタイムに行われてもよい。
＜３．第２の実施の形態＞
　次に、本開示の第２の実施の形態に係るシミュレータ３０について説明する。図６は、本実施の形態に係るシミュレータ３０の概略構成例を表したものである。シミュレータ３０は、入力部３１と、演算部３２と、出力部３３とを備えている。演算部３２は、エッチング・成膜演算部３２Ａと、欠陥密度変化演算部１２Ａとを有している。
　入力部３１は、加工対象の半導体層（例えば、図７の半導体層１８）に対する初期条件（以下、「初期加工条件」と称する。）と、熱処理対象の半導体層（例えば、図７の半導体層１９）に対する初期条件（以下、「初期熱処理条件」と称する。）を取得して、演算部１２に入力する。図７の半導体層１８は、トランジスタのサイドウォール形成前のパターン構造となっている。図７の半導体層１９は、図７の半導体層１８に対してプラズマエッチングを行うことによりサイドウォールが形成された後のパターン構造となっている。
　ここで、初期加工条件には、例えば、エッチング・成膜演算部３２Ａで実行される加工シミュレーションの計算条件や、加工対象の半導体層のパターン構造が含まれる。加工シミュレーションの計算条件には、例えば、レジストマスクの厚さ、開口形状、エッチング条件（装置タイプ、印加周波数、ガス種、流量、圧力、ソース・バイアス電力、イオンエネルギー、エッチング時間、ウェハ温度など）が含まれる。加工対象の半導体層のパターン構造は、プラズマエッチングやＣＶＤ等の半導体プロセスを行う対象である半導体層の構造である。
　初期熱処理条件には、例えば、欠陥密度変化演算部１２Ａで実行される熱処理シミュレーションの計算条件が含まれる。熱処理シミュレーションの計算条件には、例えば、熱処理対象の半導体層の処理時間、熱処理対象の半導体層の処理温度、計算時間ステップ、後述の各回復関数における各係数の値、および熱処理対象の半導体層に含まれる各欠陥の活性化エネルギーなどが含まれる。なお、熱処理シミュレーションにおいて必要となる、熱処理対象の半導体層のパターン構造や初期欠陥密度分布については、後述のエッチング・成膜演算部３２Ａによる計算によって導出される。
　演算部３２は、上述したように、エッチング・成膜演算部３２Ａと、欠陥密度変化演算部１２Ａとを有している。エッチング・成膜演算部３２Ａは、入力部３１を介して入力された初期加工条件に基づいて、後述の加工シミュレーション方法によって、加工後の半導体層１９のパターン構造や、加工後の半導体層１９内の欠陥密度分布を計算する。エッチング・成膜演算部３２Ａは、計算により得られた加工後の半導体層１９のパターン構造や、加工後の半導体層１９内の欠陥密度分布を欠陥密度変化演算部１２Ａに入力する。欠陥密度変化演算部１２Ａは、入力部３１を介して入力された初期熱処理条件や、エッチング・成膜演算部３２Ａから入力された加工後の半導体層１９のパターン構造および加工後の半導体層１９のパターン構造内の欠陥密度分布に基づいて、熱処理シミュレーション方法によって、熱処理対象の半導体層１９内の欠陥密度分布の経時変化を計算する。つまり、本実施の形態では、欠陥密度変化演算部１２Ａは、エッチング・成膜演算部３２Ａから入力された加工後の半導体層１９内の欠陥密度分布を初期欠陥密度分布として、欠陥密度分布の経時変化を計算する。
　出力部３３は、演算部３２によって計算された所定のシミュレーション結果を出力する。出力部３３は、シミュレーション結果と共に、例えば、シミュレーションで用いた計算条件や、加工対象および熱処理対象の半導体層のパターン構造も出力してもよい。出力部３３は、例えば、シミュレーション結果を表示する表示装置、シミュレーション結果を印刷して出力する印刷装置、シミュレーション結果を記録する記録装置等の装置のいずれか、または、これらの装置を適宜組み合わせて構成されている。
　本実施の形態において、出力部３３がシミュレータ３０の外部装置として設けられていてもよい。また、本実施の形態において、シミュレータ３０が、入力部３１を介して入力された初期条件や、シミュレーション結果を記憶する記憶部を更に備えていてもよい。
（シミュレーション方法の詳細）
　以下、エッチング・成膜演算部３２Ａにおいて実行される加工シミュレーション方法と、欠陥密度変化演算部１２Ａにおいて実行される熱処理シミュレーション方法について説明する。
　図７は、シミュレータ３０における計算モデルの一例を表したものである。図７の上段には、トランジスタのサイドウォール形成前の半導体層１８のパターン構造と、加工シミュレーション方法が実行された後の半導体層１９のパターン構造とが例示されている。加工シミュレーションにおいて、ヴォクセルモデルが適用されてもよいし、ヴォクセルモデル以外のモデルが適用されてもよい。図７の下段には、熱処理前後の欠陥密度分布が例示されている。なお、図７の下段には、ヴォクセルモデルが例示されている。ヴォクセルモデルでは、熱処理対象の半導体層１９のパターン構造が複数のヴォクセルに区画されており、ヴォクセルごとの欠陥密度の変化が計算される。なお、欠陥密度変化演算部１２Ａにおいて、ヴォクセルモデル以外のモデルが適用されてもよい。
　加工シミュレーション方法では、イオンフラックスを導出する際に、例えば、シースシミュレーション（例えば、ＥＲ：ＨＭ５－０７－０２５８、または、Ｋｕｓｈｎｅｒ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５８，４０２４（２０１４））によって、シース内でのイオンと他粒子との衝突効果も考慮してより詳細なイオンの入射角度・エネルギー分布が導出される。
　エッチング・成膜演算部３２Ａは、イオンフラックスおよびラジカルフラックスの計算値を用いて表面反応方程式を解くことで、エッチレート（プラズマＣＶＤの場合は堆積レート）、形状の計算、欠陥分布の計算を、ヴォクセルごとに行い、次の計算時間ステップに移行する。エッチング・成膜演算部３２Ａは、これを繰り返し行い、入力部３１を介して入力された処理時間に到達した場合には、計算を終了する。
（エッチング・成膜の計算）
　次に、エッチング・成膜演算部３２Ａにおけるシミュレーションによって得られる半導体層１９のパターン構造と、半導体層１９内の結晶欠陥密度とを予測する手順（以下、「第１の手順」と称する。）と、欠陥密度変化演算部１２Ａにおいて結晶欠陥密度変化を予測する手順（以下、「第２の手順」と称する。）とについて説明する。図８は、第１および第２の手順の一例を表したものである。
　まず、入力部３１は、加工対象の半導体層１８に対する初期条件を取得する（ステップＳ２０１）。初期条件には、例えば、上述の初期加工条件や、上述の初期熱処理条件が含まれている。次に、入力部３１は、取得した初期条件を演算部３２（エッチング・成膜演算部３２Ａ、欠陥密度変化演算部１２Ａ）に入力する。
　エッチング・成膜演算部３２Ａは、入力された初期加工条件を用いて、任意の評価点に入射するイオンフラックスおよびラジカルフラックスをそれぞれ計算する（ステップＳ２０２，Ｓ２０３）。次に、エッチング・成膜演算部３２Ａは、計算により得られたイオンフラックスおよびラジカルフラックスを用いて表面反応方程式を解くことで、エッチレート、形状の計算、欠陥分布の計算を、ヴォクセルごとに行い、次の計算時間ステップに移行する（ステップＳ２０４，Ｓ２０５，Ｓ２０６，Ｓ２０７）。エッチング・成膜演算部３２Ａは、これを繰り返し行い、入力部３１を介して入力された処理時間に到達した場合には、計算を終了する（ステップＳ２０８）。
　エッチング・成膜演算部３２Ａは、計算により得られた加工後の構造や、加工後の構造内の欠陥密度分布を欠陥密度変化演算部１２Ａに入力する。欠陥密度変化演算部１２Ａは、入力部１１を介して入力された初期熱処理条件や、エッチング・成膜演算部３２Ａから入力された加工後の構造および加工後の構造内の欠陥密度分布に基づいて、上述のシミュレーション方法によって、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する（ステップＳ１０１～Ｓ１０５）。欠陥密度変化演算部１２Ａは、入力部３１を介して入力された処理時間に到達すると、計算を終了する。
[効果]
　次に、本実施の形態に係るシミュレータ３０の効果について説明する。
　本実施の形態では、エッチング・成膜演算部３２Ａによって導出された加工後の半導体層１９のパターン構造および加工後の半導体層１９内の欠陥密度分布が、欠陥密度変化演算部１２Ａに入力される初期条件として用いられる。これにより、より実際のプロセスに則した結晶欠陥分布を予測することが可能となる。
＜４．第２の実施の形態の変形例＞
　上記第２の実施の形態において、欠陥密度変化演算部１２Ａおよびエッチング・成膜演算部３２Ａは、ハードウェアで構成されていてもよいし、所定のシミュレーションプログラム（ソフトウェア）で構成されていてもよい。欠陥密度変化演算部１２Ａおよびエッチング・成膜演算部３２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合には、当該シミュレーションプログラム（ソフトウェア）を、例えばＣＰＵ（Central Processing Unit）等の演算装置にロードし実行することにより、加工後の半導体層１９のパターン構造および加工後の半導体層１９内の欠陥密度分布の計算や、加工後の半導体層１９内の欠陥密度分布の経時変化の計算が実行可能となる。欠陥密度変化演算部１２Ａおよびエッチング・成膜演算部３２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合、シミュレータ１０は、例えば、図９に示したように、シミュレーションプログラム３４Ａ（３つの回復関数Ｙa，Ｙd，ＹL）を格納する記憶部３４を備えていてもよい。シミュレーションプログラム３４Ａは、欠陥密度変化演算部１２Ａおよびエッチング・成膜演算部３２Ａにおいて実行される手順を含むプログラムである。シミュレーションプログラム３４Ａが、本開示の「欠陥密度計算プログラム」の一具体例に相当する。本変形例に係るシミュレータ３０が、本開示の「欠陥密度計算装置」の一具体例に相当する。
　なお、図１０に示したように、シミュレータ３０によるシミュレーション方法をシミュレーションソフトウェア４０（プログラム）に適用することが可能である。シミュレーションソフトウェア４０が、本開示の「欠陥密度計算プログラム」の一具体例に相当する。
　シミュレーションソフトウェア４０は、ユーザが上述の初期条件を入力するためのＧＵＩ（Graphical User Interface）４１と、演算エンジン４２と、シミュレーション結果を可視化するためのＧＵＩ４３とを備えている。演算エンジン４２は、上述の初期条件をエッチング・成膜演算部４２２および欠陥密度変化演算部４２３に受け渡すための入力部４２１と、エッチング・成膜演算部４２２と、欠陥密度変化演算部４２３と、欠陥密度変化演算部４２３の出力をＧＵＩ４３に受け渡すための出力部４２４とを有している。
　このシミュレーションソフトウェア４０の実行プラットフォームは、例えば、Ｗｉｎｄｏｗｓ（登録商標）、Ｌｉｎｕｘ（登録商標）、Ｕｎｉｘ（登録商標）、またはＭａｃ（登録商標）のいずれでもよい。また、ＧＵＩ４１，４３はＯｐｅｎＧＬ、Ｍｏｔｉｆ、ｔｃｌ／ｔｋなど構成言語を問わない。演算エンジン２２のプログラミング言語は、Ｃ、Ｃ＋＋、Ｆｏｒｔｒａｎ、ＪＡＶＡ（登録商標）などその種類を問わない。
　ＧＵＩ４１から入力部４２１には、初期条件として、上述の初期加工条件や、上述の初期熱処理条件が入力される。エッチング・成膜演算部４２２は、エッチング・成膜演算部３２Ａで実行される計算を行う。欠陥密度変化演算部４２３は、欠陥密度変化演算部１２Ａで実行される計算を行う。出力部４２４からＧＵＩ４３には、演算エンジン４２で得られた欠陥密度情報が入力される。演算エンジン４２で得られた欠陥密度情報がＧＵＩ４３によって可視化される。欠陥密度情報の可視化は、計算中にリアルタイムに行われてもよい。
＜５．第３の実施の形態＞
[構成]
　次に、本開示の第３の実施の形態に係る熱処理制御システム５０について説明する。図１１は、本実施の形態に係る熱処理制御システム５０の概略構成例を表したものである。本実施の形態に係る熱処理制御システム５０が、本開示の「熱処理制御システム」の一具体例に相当する。熱処理制御システム５０は、熱処理チャンバ５１と、熱処理シミュレーションシステム５２と、ＦＤＣ／ＥＥＳシステム（Fault Detection and Classification／Equipment Engineering System）５３と、制御システム５４とを備えている。
　熱処理チャンバ５１は、例えば、半導体層内の欠陥を熱処理によって低減するアニール装置である。熱処理チャンバ５１は、例えば、アニール装置における熱処理条件としてのレシピ５１１を有している。レシピ５１１は、例えば、処理時間および処理温度などの加熱条件データを含んでいる。レシピ５１１の加熱条件データは、制御システム５４から出力される制御信号によって設定される。熱処理チャンバ５１は、制御システム５４から入力された制御信号に基づいて、レシピ５１１に加熱条件データ（例えば、処理時間および処理温度などのデータ）を書き込む。
　熱処理シミュレーションシステム５２は、熱処理チャンバ５１における、半導体層に対する熱処理をシミュレーションするシミュレータである。熱処理シミュレーションシステム５２は、例えば、初期条件入力部５２１および最適化計算部５２２を有している。
　初期条件入力部５２１は、熱処理チャンバ５１からレシピ５１１の加熱条件データ（例えば、処理時間および処理温度などのデータ）を取得し、最適化計算部５２２に受け渡す。最適化計算部５２２は、欠陥密度変化演算部１２Ａと、補正プロセス条件出力部５２３とを有している。欠陥密度変化演算部１２Ａは、初期条件入力部５２１を介して入力された加熱条件データと、外部から入力されたデータＤａｔａ１とに基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する。初期条件入力部５２１を介して入力された加熱条件データには、例えば、処理時間や処理温度などが含まれる。外部から入力されたデータＤａｔａ１には、例えば、熱処理対象の半導体層のパターン構造や、熱処理対象の半導体層内の欠陥密度分布（初期欠陥密度分布）、熱処理後の半導体層に要求される欠陥密度（要求欠陥密度）などが含まれる。
　欠陥密度変化演算部１２Ａは、計算により得られたシミュレーション結果（欠陥密度分布）を補正プロセス条件出力部５２３に出力する。補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布と、外部から入力された要求欠陥密度とを比較し、比較結果が所定の範囲内にある場合には計算を終了する。補正プロセス条件出力部５２３は、比較結果が所定の範囲から外れている場合には、その結果に応じた、熱処理チャンバ５１における処理時間および処理温度を補正データ５２３Ａとして導出する。補正プロセス条件出力部５２３は、導出した補正データ５２３Ａを制御システム５４に入力する。つまり、熱処理制御システム５０は、熱処理チャンバ５１における、加熱対象の半導体層に対する加熱条件の最適化を図るシステムであるといえる。
　補正プロセス条件出力部５２３は、熱処理チャンバ５１における処理時間および処理温度を補正できないほど、比較結果が所定の範囲から大きく外れている場合には、異常を示す信号をＦＤＣ／ＥＥＳシステム５３に出力する。ＦＤＣ／ＥＥＳシステム５３は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）からの信号に基づいて、加熱処理の異常を報知する。
　制御システム５４は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）から補正データ５２３Ａが入力されると、入力された補正データ５２３Ａに基づいて、制御信号を生成する。制御システム５４は、生成した制御信号を熱処理チャンバ５１に入力する。
（加熱条件の最適化）
　次に、熱処理制御システム５０における、加熱対象の半導体層に対する加熱条件を最適化する手順について説明する。図１２は、熱処理制御システム５０において、熱処理チャンバ５１における、加熱対象の半導体層に対する加熱条件を最適化する手順の一例を表したものである。
　まず、初期条件入力部５２１は、熱処理チャンバ５１からレシピ５１１の加熱条件データ（例えば、処理時間および処理温度などのデータ）を取得する（ステップＳ１０１）。初期条件入力部５２１は、さらに、外部からデータＤａｔａ１を取得する（ステップＳ１０１）。初期条件入力部５２１は、取得した加熱条件データおよびデータＤａｔａ１を最適化計算部５２２（欠陥密度変化演算部１２Ａ）に入力する。
　欠陥密度変化演算部１２Ａは、入力された加熱条件データおよびデータＤａｔａ１に基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する（ステップＳ１０２）。欠陥密度変化演算部１２Ａは、欠陥密度分布の経時変化の計算を、全てのヴォクセルに対して行う（ステップＳ１０３）。欠陥密度変化演算部１２Ａは、全てのヴォクセルに対する計算が完了すると、入力された処理時間に到達するまで、時間進展（ｔn→ｔn+1）を行った上で（ステップＳ１０５）、点欠陥分布Ｄ３についてのみ、経時変化を計算する（ステップＳ１０４）。欠陥密度変化演算部１２Ａは、入力された処理時間に到達すると、計算を終了する。このとき、欠陥密度変化演算部１２Ａにおける計算によって導出された欠陥密度分布は、例えば、各ヴォクセルの欠陥密度の値で表現される。
　欠陥密度変化演算部１２Ａは、計算により得られたシミュレーション結果（欠陥密度分布）を補正プロセス条件出力部５２３に出力する。補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布が所望の欠陥分布に到達しているか否かを判定する（ステップＳ１０６）。具体的には、補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布と、外部から入力された要求欠陥密度とを比較する。補正プロセス条件出力部５２３は、比較結果が所定の範囲内にある場合には計算を終了する。
　補正プロセス条件出力部５２３は、比較結果が所定の範囲から外れている場合（所望の条件を満たさない場合）には、その結果に応じた、熱処理チャンバ５１における処理時間および処理温度を補正データ５２３Ａとして導出する。補正プロセス条件出力部５２３は、導出した補正データ５２３Ａを制御システム５４に入力する。制御システム５４は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）から補正データ５２３Ａが入力されると、入力された補正データ５２３Ａに基づいて、制御信号を生成する。制御システム５４は、生成した制御信号を熱処理チャンバ５１に入力する。熱処理チャンバ５１は、制御システム５４から入力された制御信号に基づいて、レシピ５１１に加熱条件データ（例えば、処理時間および処理温度などのデータ）を書き込むことにより、レシピ５１１（処理温度や処理時間など）を補正する（ステップＳ１０７）。このようにして、熱処理制御システム５０における、加熱対象の半導体層に対する加熱条件が最適化される。
[効果]
　次に、本実施の形態に係る熱処理制御システム５０の効果について説明する。
　本実施の形態では、熱処理チャンバ５１から入力された加熱条件データと、外部から入力されたデータＤａｔａ１とに基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化が計算される。具体的には、少なくとも、熱処理対象の半導体層に含まれる欠陥の活性化エネルギー、熱処理対象の半導体層の処理温度、および熱処理対象の半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化が計算される。これにより、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが可能となる。また、実パターンのサイズにおける結晶欠陥分布を予測することができることから、予測により得られた結晶欠陥分布と、要求欠陥密度とに基づいて、熱処理条件を最適化することができる。その結果、トランジスタ特性や画素特性を精度良く予測することが可能となる。
＜６．第３の実施の形態の変形例＞
　上記第３の実施の形態において、欠陥密度変化演算部１２Ａは、ハードウェアで構成されていてもよいし、所定のシミュレーションプログラム（ソフトウェア）で構成されていてもよい。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合には、当該シミュレーションプログラム（ソフトウェア）を、例えばＣＰＵ（Central Processing Unit）等の演算装置にロードし実行することにより、加熱対象の半導体層内の欠陥密度分布の経時変化の計算が実行可能となる。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合、熱処理シミュレーションシステム５２は、例えば、図１３に示したように、シミュレーションプログラム１４Ａ（ソフトウェア）を格納する記憶部５２４を備えていてもよい。シミュレーションプログラム１４Ａは、欠陥密度変化演算部１２Ａにおいて実行される手順を含むプログラムである。
＜７．第４の実施の形態＞
[構成]
　次に、本開示の第４の実施の形態に係る加工制御システム６０について説明する。図１４は、本実施の形態に係る加工制御システム６０の概略構成例を表したものである。本実施の形態に係る加工制御システム６０が、本開示の「加工制御システム」の一具体例に相当する。加工制御システム６０は、加工チャンバ６１と、加工シミュレーションシステム６２と、熱処理シミュレーションシステム５２と、ＦＤＣ／ＥＥＳシステム６３と、制御システム６４とを備えている。
　加工チャンバ６１は、例えば、プラズマエッチングやＣＶＤ等の加工処理によって、半導体層に所望のパターン構造を形成する加工装置である。加工チャンバ６１は、例えば、加工装置における加工条件としてのレシピ６１１と、加工チャンバ６１内の状態（例えばプラズマの状態）をモニタリングするモニタリング装置によって得られたモニタリングデータ６１２とを有している。レシピ６１１は、例えば、装置タイプ、印加周波数、ガス種、流量、圧力、ソース・バイアス電力、イオンエネルギー、エッチング時間、ウェハ温度などの加工条件データを含んでいる。レシピ６１１の加工条件データは、制御システム６４から出力される制御信号によって設定される。加工チャンバ６１は、制御システム６４から入力された制御信号に基づいて、レシピ６１１の加工条件データ（例えば、装置タイプ、印加周波数、ガス種、流量、圧力、ソース・バイアス電力、イオンエネルギー、エッチング時間、ウェハ温度などのデータ）を書き込む。
　加工シミュレーションシステム６２は、加工チャンバ６１における、半導体層に対する加工処理をシミュレーションするシミュレータである。加工シミュレーションシステム６２は、例えば、図１５に示したように、レシピ調整演算部６２１、ガス密度・エネルギー演算部６２２、開口率演算部６２３、最適化計算部６２４および結果出力部６２７を有している。
　レシピ調整演算部６２１は、熱処理シミュレーションシステム５２から取得した補正データ５２３Ａに基づいて、加工チャンバ６１における加工条件（つまり、レシピ６１１に書き込まれる加工条件）を生成する。ガス密度・エネルギー演算部６２２は、レシピ調整演算部６２１で生成された加工条件と、加工チャンバ６１から取得したモニタリングデータ６１２とに基づいて、加工チャンバ６１内のガス密度やガスエネルギーを計算する。開口率演算部６２３は、外部から入力されたＧＤＳ・膜厚情報Ｄａｔａ２に基づいて、加工対象の半導体層上に形成したマスクの開口率を計算する。
　最適化計算部６２４は、形状演算部６２５および欠陥密度演算部６２６を有している。形状演算部６２５は、ガス密度・エネルギー演算部６２２で得られた加工チャンバ６１内のガス密度やガスエネルギーと、開口率演算部６２３で得られた開口率とに基づいて、フラックスおよびエッチレート（プラズマＣＶＤの場合は堆積レート）を計算し、その結果、加工後の半導体層の形状（パターン構造）を導出する。欠陥密度演算部６２６は、最適化計算部６２４で得られたフラックスおよびエッチレート（プラズマＣＶＤの場合は堆積レート）に基づいて、加工後の欠陥密度分布を計算する。最適化計算部６２４は、形状演算部６２５で得られた加工後の半導体層のパターン構造と、欠陥密度演算部６２６で得られた加工後の半導体層の欠陥密度分布とを結果出力部６２７に出力する。結果出力部６２７は、加工後の半導体層のパターン構造および欠陥密度分布を、熱処理シミュレーションシステム５２に入力する。
　熱処理シミュレーションシステム５２（最適化計算部５２２）は、初期条件入力部５２１を介して、加熱条件データ（例えば、処理時間および処理温度などのデータ）や、熱処理後の半導体層に要求される欠陥密度（要求欠陥密度）を取得する。熱処理シミュレーションシステム５２（最適化計算部５２２）は、さらに、加工シミュレーションシステム６２から、例えば、加工後の半導体層のパターン構造および欠陥密度分布を取得する。最適化計算部５２２において、欠陥密度変化演算部１２Ａは、加熱条件データと、加工後の半導体層のパターン構造および欠陥密度分布とに基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する。
　欠陥密度変化演算部１２Ａは、計算により得られたシミュレーション結果（欠陥密度分布）を補正プロセス条件出力部５２３に出力する。補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布と、外部から入力された要求欠陥密度とを比較し、比較結果が所定の範囲内にある場合には計算を終了する。補正プロセス条件出力部５２３は、比較結果が所定の範囲から外れている場合には、その結果に応じた、加工チャンバ６１における加工条件を補正データ５２３Ａとして導出する。補正プロセス条件出力部５２３は、導出した補正データ５２３Ａを制御システム６４に入力する。つまり、加工制御システム６０は、加工チャンバ６１における、加工対象の半導体層に対する加工条件の最適化を図るシステムであるといえる。
　補正プロセス条件出力部５２３は、加工チャンバ６１における加工条件を補正できないほど、比較結果が所定の範囲から大きく外れている場合には、異常を示す信号をＦＤＣ／ＥＥＳシステム６３に出力する。ＦＤＣ／ＥＥＳシステム６３は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）からの信号に基づいて、加工処理の異常を報知する。
　制御システム６４は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）から補正データ５２３Ａが入力されると、入力された補正データ５２３Ａに基づいて、制御信号を生成する。制御システム６４は、生成した制御信号を加工チャンバ６１に入力する。
（加工条件の最適化）
　次に、加工制御システム６０における、加工対象の半導体層に対する加工条件を最適化する手順について説明する。図１６は、加工制御システム６０において、加工チャンバ６１における、加工対象の半導体層に対する加工条件を最適化する手順の一例を表したものである。
　まず、熱処理シミュレーションシステム５２（最適化計算部５２２）は、初期条件入力部５２１を介して、加熱条件データ（例えば、処理時間および処理温度などのデータ）や、熱処理後の半導体層に要求される欠陥密度（要求欠陥密度）を取得する（ステップＳ１０１）。熱処理シミュレーションシステム５２（最適化計算部５２２）は、さらに、加工シミュレーションシステム６２から、例えば、加工後の半導体層のパターン構造および欠陥密度分布を取得する（ステップＳ１０１）。
　次に、最適化計算部５２２において、欠陥密度変化演算部１２Ａは、加熱条件データと、加工後の半導体層のパターン構造および欠陥密度分布とに基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化を計算する（ステップＳ１０２）。欠陥密度変化演算部１２Ａは、欠陥密度分布の経時変化の計算を、全てのヴォクセルに対して行う（ステップＳ１０３）。欠陥密度変化演算部１２Ａは、全てのヴォクセルに対する計算が完了すると、入力された処理時間に到達するまで、時間進展（ｔn→ｔn+1）を行った上で（ステップＳ１０５）、点欠陥分布Ｄ３についてのみ、経時変化を計算する（ステップＳ１０４）。欠陥密度変化演算部１２Ａは、入力された処理時間に到達すると、計算を終了する。このとき、欠陥密度変化演算部１２Ａにおける計算によって導出された欠陥密度分布は、例えば、各ヴォクセルの欠陥密度の値で表現される。
　欠陥密度変化演算部１２Ａは、計算により得られたシミュレーション結果（欠陥密度分布）を補正プロセス条件出力部５２３に出力する。補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布が所望の欠陥分布に到達しているか否かを判定する（ステップＳ１０６）。具体的には、補正プロセス条件出力部５２３は、計算により得られた欠陥密度分布と、外部から入力された要求欠陥密度とを比較する。補正プロセス条件出力部５２３は、比較結果が所定の範囲内にある場合には計算を終了する。
　補正プロセス条件出力部５２３は、比較結果が所定の範囲から外れている場合には、その結果に応じた、加工チャンバ６１における加工条件を補正データ５２３Ａとして導出する。補正プロセス条件出力部５２３は、導出した補正データ５２３Ａを制御システム６４に入力する。制御システム６４は、熱処理シミュレーションシステム５２（補正プロセス条件出力部５２３）から補正データ５２３Ａが入力されると、入力された補正データ５２３Ａに基づいて、制御信号を生成する。制御システム６４は、生成した制御信号を加工チャンバ６１に入力する。加工チャンバ６１は、制御システム６４から入力された制御信号に基づいて、レシピ６１１に加工条件データを書き込むことにより、レシピ６１１を補正する（ステップＳ１０８）。このようにして、加工制御システム６０における、加工対象の半導体層に対する加工条件が最適化される。
[効果]
　次に、本実施の形態に係る加工制御システム６０の効果について説明する。
　本実施の形態では、初期条件入力部５２１を介して入力された加熱条件データと、加工シミュレーションシステム６２から入力された、加工後の半導体層のパターン構造および欠陥密度分布とに基づいて、熱処理対象の半導体層内の欠陥密度分布の経時変化が計算される。具体的には、少なくとも、熱処理対象の半導体層に含まれる欠陥の活性化エネルギー、熱処理対象の半導体層の処理温度、および熱処理対象の半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化が計算される。これにより、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが可能となる。また、実パターンのサイズにおける結晶欠陥分布を予測することができることから、予測により得られた結晶欠陥分布と、要求欠陥密度とに基づいて、熱処理条件を最適化することができる。その結果、トランジスタ特性や画素特性を精度良く予測することが可能となる。
＜８．第４の実施の形態の変形例＞
　上記第４の実施の形態において、欠陥密度変化演算部１２Ａは、ハードウェアで構成されていてもよいし、所定のシミュレーションプログラム（ソフトウェア）で構成されていてもよい。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合には、当該シミュレーションプログラム（ソフトウェア）を、例えばＣＰＵ（Central Processing Unit）等の演算装置にロードし実行することにより、加熱対象の半導体層内の欠陥密度分布の経時変化の計算が実行可能となる。欠陥密度変化演算部１２Ａが所定のシミュレーションプログラム（ソフトウェア）で構成されている場合、熱処理シミュレーションシステム５２は、例えば、図１７に示したように、シミュレーションプログラム１４Ａ（ソフトウェア）を格納する記憶部５２４を備えていてもよい。シミュレーションプログラム１４Ａは、欠陥密度変化演算部１２Ａにおいて実行される手順を含むプログラムである。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算方法であって、
　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算すること
　を含む
　欠陥密度計算方法。
（２）
　前記半導体層内には、点欠陥分布が含まれており、
　前記点欠陥分布に関する活性化エネルギーを、前記半導体層内の点欠陥密度に依存する引数として、前記欠陥密度分布の経時変化を計算すること
　を含む
　（１）に記載の欠陥密度計算方法。
（３）
　前記半導体層内には、前記点欠陥分布の他に、アモルファス分布およびダングリングボンド分布が含まれており、
　前記アモルファス分布および前記ダングリングボンド分布に関する活性化エネルギーを、一定値の引数として、前記欠陥密度分布の経時変化を計算すること
　を含む
　（２）に記載の欠陥密度計算方法。
（４）
　前記点欠陥分布に関する活性化エネルギーを、前記半導体層内の点欠陥密度の多項式の引数として、前記欠陥密度分布の経時変化を計算すること
　を含む
　（２）または（３）に記載の欠陥密度計算方法。
（５）
　前記多項式に対して、逐次時間ステップでの点欠陥密度を入力することにより、前記欠陥密度分布の経時変化を計算すること
　を含む

　（４）に記載の欠陥密度計算方法。
（６）
　計算により得られた前記欠陥密度分布が所望の条件を満たさない場合、計算により得られた前記欠陥密度分布に基づいて、前記処理温度および前記処理時間を補正し、補正後の前記処理温度および前記処理時間を前記関数の引数とすることを更に含む
　（１）ないし（５）のいずれか１つに記載の欠陥密度計算方法。
（７）
　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算プログラムであって、
　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算すること
　をコンピュータに実行させる
　欠陥密度計算プログラム。
（８）
　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算装置であって、
　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数を記憶する記憶部と、
　前記記憶部から読み出した前記関数に対して、処理時間の経過に応じて、活性化エネルギー、処理温度、および処理時間を入力することにより得られる前記関数の出力値に基づいて、前記欠陥密度分布の経時変化を計算する計算部と
　を備えた
　欠陥密度計算装置。
（９）
　半導体層を熱処理する熱処理部と、前記熱処理部を制御する制御部と、欠陥密度変化計算部とを備えた熱処理制御システムであって、
　前記欠陥密度変化計算部は、
　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算する計算部と、
　前記計算部で得られた前記欠陥密度分布と、所望の欠陥密度分布とに基づいて、前記熱処理部における熱処理条件を生成する条件生成部と
　を有し、
　前記熱処理部は、前記条件生成部によって生成された前記熱処理条件に基づいて、前記半導体層を熱処理する
　熱処理制御システム。
（１０）
　半導体層を加工する加工部と、前記加工部を制御する制御部と、欠陥密度計算部と、欠陥密度変化計算部とを備えた加工制御システムであって、
　前記欠陥密化計算部は、前記加工部による前記半導体層の加工により前記半導体層に生じる欠陥密度分布を計算し、それにより得られた前記欠陥密度分布を前記欠陥密度変化計算部に出力し、
　前記欠陥密度変化計算部は、
　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密化計算部から入力された前記欠陥密度分布の経時変化を計算する計算部と、
　前記計算部で得られた前記欠陥密度分布と、所望の欠陥密度分布とに基づいて、前記加工部における加工条件を生成する条件生成部
　を有し、
　前記加工部は、前記条件生成部によって生成された前記加工条件に基づいて、前記半導体層を加工する

　加工制御システム。
　本開示の一実施の形態に係る欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システムでは、少なくとも、半導体層に含まれる欠陥の活性化エネルギー、半導体層の処理温度、および半導体層の処理時間を引数とする関数に基づいて、欠陥密度分布の経時変化が計算される。これにより、現実的な計算時間内で、実パターンのサイズにおける結晶欠陥分布を予測することが可能となる。また、実パターンのサイズにおける結晶欠陥分布を予測することができることから、例えば、予測により得られた結晶欠陥分布をデバイスシミュレーションのインプットとすることで、プロセス条件やそのばらつきを反映して、トランジスタ特性や画素特性を精度良く予測することが可能となる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０１９年５月７日に出願された日本特許出願番号第２０１９－０８７４５５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算方法であって、
    　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算すること
    　を含む
    　欠陥密度計算方法。
  2. 　前記半導体層内には、点欠陥分布が含まれており、
    　前記点欠陥分布に関する活性化エネルギーを、前記半導体層内の点欠陥密度に依存する引数として、前記欠陥密度分布の経時変化を計算すること
    　を含む
    　請求項１に記載の欠陥密度計算方法。
  3. 　前記半導体層内には、前記点欠陥分布の他に、アモルファス分布およびダングリングボンド分布が含まれており、
    　前記アモルファス分布および前記ダングリングボンド分布に関する活性化エネルギーを、一定値の引数として、前記欠陥密度分布の経時変化を計算すること
    　を含む
    　請求項２に記載の欠陥密度計算方法。
  4. 　前記点欠陥分布に関する活性化エネルギーを、前記半導体層内の点欠陥密度の多項式の引数として、前記欠陥密度分布の経時変化を計算すること
    　を含む
    　請求項２に記載の欠陥密度計算方法。
  5. 　前記多項式に対して、逐次時間ステップでの点欠陥密度を入力することにより、前記欠陥密度分布の経時変化を計算すること
    　を含む
    　請求項４に記載の欠陥密度計算方法。
  6. 　計算により得られた前記欠陥密度分布が所望の条件を満たさない場合、計算により得られた前記欠陥密度分布に基づいて、前記処理温度および前記処理時間を補正し、補正後の前記処理温度および前記処理時間を前記関数の引数とすることを更に含む
    　請求項１に記載の欠陥密度計算方法。
  7. 　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算プログラムであって、
    　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算すること
    　をコンピュータに実行させる
    　欠陥密度計算プログラム。
  8. 　半導体層内の欠陥密度分布の経時変化を計算する欠陥密度計算装置であって、
    　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数を記憶する記憶部と、
    　前記記憶部から読み出した前記関数に対して、処理時間の経過に応じて、活性化エネルギー、処理温度、および処理時間を入力することにより得られる前記関数の出力値に基づいて、前記欠陥密度分布の経時変化を計算する計算部と
    　を備えた
    　欠陥密度計算装置。
  9. 　半導体層を熱処理する熱処理部と、前記熱処理部を制御する制御部と、欠陥密度変化計算部とを備えた熱処理制御システムであって、
    　前記欠陥密度変化計算部は、
    　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密度分布の経時変化を計算する計算部と、
    　前記計算部で得られた前記欠陥密度分布と、所望の欠陥密度分布とに基づいて、前記熱処理部における熱処理条件を生成する条件生成部と
    　を有し、
    　前記熱処理部は、前記条件生成部によって生成された前記熱処理条件に基づいて、前記半導体層を熱処理する
    　熱処理制御システム。
  10. 　半導体層を加工する加工部と、前記加工部を制御する制御部と、欠陥密度計算部と、欠陥密度変化計算部とを備えた加工制御システムであって、
    　前記欠陥密化計算部は、前記加工部による前記半導体層の加工により前記半導体層に生じる欠陥密度分布を計算し、それにより得られた前記欠陥密度分布を前記欠陥密度変化計算部に出力し、
    　前記欠陥密度変化計算部は、
    　少なくとも、前記半導体層に含まれる欠陥の活性化エネルギー、前記半導体層の処理温度、および前記半導体層の処理時間を引数とする関数に基づいて、前記欠陥密化計算部から入力された前記欠陥密度分布の経時変化を計算する計算部と、
    　前記計算部で得られた前記欠陥密度分布と、所望の欠陥密度分布とに基づいて、前記加工部における加工条件を生成する条件生成部
    　を有し、
    　前記加工部は、前記条件生成部によって生成された前記加工条件に基づいて、前記半導体層を加工する
    　加工制御システム。
PCT/JP2020/017456 2019-05-07 2020-04-23 欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム Ceased WO2020226064A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/608,004 US12557601B2 (en) 2019-05-07 2020-04-23 Defect density calculation method, defect-density calculation program, defect-density calculation apparatus, heat treatment control system and machining control system
JP2021518342A JPWO2020226064A1 (ja) 2019-05-07 2020-04-23

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019087455 2019-05-07
JP2019-087455 2019-05-07

Publications (1)

Publication Number Publication Date
WO2020226064A1 true WO2020226064A1 (ja) 2020-11-12

Family

ID=73051056

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017456 Ceased WO2020226064A1 (ja) 2019-05-07 2020-04-23 欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム

Country Status (3)

Country Link
US (1) US12557601B2 (ja)
JP (1) JPWO2020226064A1 (ja)
WO (1) WO2020226064A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11147789A (ja) * 1997-11-11 1999-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにシリコン単結晶中の酸素析出挙動を割り出すためのプログラムを記録した記録媒体
JP2010083712A (ja) * 2008-09-30 2010-04-15 Sumco Corp 結晶欠陥状態予測方法、シリコンウェーハの製造方法
JP2017126632A (ja) * 2016-01-13 2017-07-20 ソニー株式会社 成膜シミュレーション方法、プログラム、および半導体加工システム
JP2019047068A (ja) * 2017-09-06 2019-03-22 信越半導体株式会社 点欠陥の評価方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074535A (ja) * 1983-09-30 1985-04-26 Hitachi Denshi Ltd 半導体装置の製造方法
US5485803A (en) * 1993-01-06 1996-01-23 Nippon Steel Corporation Method of predicting crystal quality of semiconductor single crystal and apparatus thereof
JP2003073192A (ja) 2001-09-04 2003-03-12 Sumitomo Mitsubishi Silicon Corp 半導体シリコン結晶の製造条件の決定方法
CN102017191B (zh) * 2008-03-31 2014-05-28 Bt成像股份有限公司 用于晶片成像及处理的方法和设备
JP2025074535A (ja) * 2023-10-30 2025-05-14 ウシオ電機株式会社 紫外線処理装置及び紫外線処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11147789A (ja) * 1997-11-11 1999-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにシリコン単結晶中の酸素析出挙動を割り出すためのプログラムを記録した記録媒体
JP2010083712A (ja) * 2008-09-30 2010-04-15 Sumco Corp 結晶欠陥状態予測方法、シリコンウェーハの製造方法
JP2017126632A (ja) * 2016-01-13 2017-07-20 ソニー株式会社 成膜シミュレーション方法、プログラム、および半導体加工システム
JP2019047068A (ja) * 2017-09-06 2019-03-22 信越半導体株式会社 点欠陥の評価方法

Also Published As

Publication number Publication date
JPWO2020226064A1 (ja) 2020-11-12
US12557601B2 (en) 2026-02-17
US20220189833A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
TWI847049B (zh) 藉由使用混合學習模型提高半導體處理性能的方法
JP6173889B2 (ja) シミュレーション方法、シミュレーションプログラム、加工制御システム、シミュレータ、プロセス設計方法およびマスク設計方法
CN1860487B (zh) 使用第一原理仿真分析半导体处理工具执行的处理的系统和方法
JP7741161B2 (ja) 処理装置の制御
TWI846635B (zh) 光阻及蝕刻模型建立
JP4641619B2 (ja) プラズマプロセスによる表面プロファイルを予測するための方法及び装置
US11112775B2 (en) System and method of determining processing condition
JP6177671B2 (ja) シミュレーション方法、シミュレーションプログラムおよびシミュレータ
TWI484435B (zh) 預測蝕刻率均勻性以驗證電漿腔室的方法與設備
TWI877446B (zh) 處理的混合物理/機器學習建模
US9881104B2 (en) Simulating shape of a workpiece based on a flux
CN112136135A (zh) 使用关键尺寸扫描型电子显微镜的工艺仿真模型校正
JP5732843B2 (ja) シミュレータ、加工装置、ダメージ評価方法、及び、ダメージ評価プログラム
US8224475B2 (en) Method and apparatus for advanced process control
JP2009532897A (ja) 時間加重移動平均フィルタ
Zhao et al. Simulation study on evolutionary cycle to cycle time control of exposure controlled projection lithography
WO2020226064A1 (ja) 欠陥密度計算方法、欠陥密度計算プログラム、欠陥密度計算装置、熱処理制御システムおよび加工制御システム
Chen et al. Optimizing etching process recipe based on kernel ridge regression
CN119317733A (zh) 成膜模拟方法、成膜模拟程序、成膜模拟器和成膜装置
JP7625133B2 (ja) 異常検出装置及び異常検出方法
KR20250168426A (ko) 컴퓨터 프로그램, 정보 처리 방법 및 정보 처리 장치
TWI624559B (zh) 沉積製程的參數調整方法及機器可讀取記錄媒體
Babin et al. Prediction of etch profile and CD variation due to dry etch using TRAVIT software tool
Du et al. Modelling and controlling of critical dimension in semiconductor manufacturing

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20801801

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021518342

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20801801

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17608004

Country of ref document: US