WO2020218629A1 - 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말 - Google Patents

레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말 Download PDF

Info

Publication number
WO2020218629A1
WO2020218629A1 PCT/KR2019/004805 KR2019004805W WO2020218629A1 WO 2020218629 A1 WO2020218629 A1 WO 2020218629A1 KR 2019004805 W KR2019004805 W KR 2019004805W WO 2020218629 A1 WO2020218629 A1 WO 2020218629A1
Authority
WO
WIPO (PCT)
Prior art keywords
code
code rate
prototype
rate
kernel
Prior art date
Application number
PCT/KR2019/004805
Other languages
English (en)
French (fr)
Inventor
전기준
이상림
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2019/004805 priority Critical patent/WO2020218629A1/ko
Priority to US17/605,850 priority patent/US11777524B2/en
Publication of WO2020218629A1 publication Critical patent/WO2020218629A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Definitions

  • the present specification relates to wireless communication, and more particularly, to a method for supporting a rate-compatible non-binary LDPC code and a wireless terminal using the same.
  • LDPC encoding methods are used in wireless communication systems such as IEEE 802.11n WLAN, IEEE 802.16e mobile WiMAX, and DVBS2 (Digital Video Broadcasting-Satellite-Second Generation). Since the LDPC coding method is basically a type of linear block code, the operation of the LDPC coding method is performed by multiplying the parity check matrix and the input vector.
  • the kernel part design is important. In general, setting the part with the highest code rate as the kernel part and extending it at a low code rate guarantees waterfall performance at the overall rate. That's how to do it.
  • the structure of the prototype for the rate-compatible NB-LDPC code is a short packet system.
  • the channel code provides a large potential.
  • An object of the present specification is to provide a method for supporting a rate-compatible non-binary LDPC code with improved performance and a wireless terminal using the same.
  • a method for supporting a rate-compatible non-binary LDPC code performed by a wireless device is to obtain a kernel part including a plurality of first check nodes and a plurality of first variable nodes However, a predetermined first code rate is applied to the kernel portion, and the degree of each of the plurality of first variable nodes included in the kernel portion is set to '2'; And when a change from the first code rate to the second code rate is requested, generating a prototype having a second code rate based on the kernel portion.
  • a method for supporting a rate-compatible non-binary LDPC code having improved performance and a wireless terminal using the same are provided.
  • FIG. 1 is a block diagram showing a wireless communication system according to the present embodiment.
  • FIG. 2 is a diagram showing a prototype.
  • 3 is a diagram showing a matrix associated with a prototype.
  • FIG. 4 is a view showing a base graph associated with the prototype graph.
  • 5 is a diagram showing a parity check matrix associated with a prototype graph.
  • FIG. 6 is a diagram showing a simulation result for a minimum distance characteristic, which is one of the characteristics of a prototype for an NB-LDPC code.
  • FIG. 7 is a diagram for comparing waterfall performance of codes for different channel coding and NB-LDPC codes.
  • FIG. 8 is a diagram illustrating a structure of a prototype graph associated with a kernel portion according to an exemplary embodiment.
  • FIG. 9 is a diagram illustrating an operation of extending to a high-rate prototype based on a prototype graph associated with a kernel portion according to an exemplary embodiment.
  • FIG. 10 is a diagram illustrating an operation of expanding to a low-rate prototype based on a prototype graph associated with a kernel portion according to an exemplary embodiment.
  • FIG. 11 is a diagram illustrating an operation of extending to a low-rate prototype based on a prototype graph associated with a kernel portion according to another exemplary embodiment.
  • FIG. 12 is a diagram showing an exemplary prototype for a rate-compatible LPPC code according to the present embodiment.
  • FIG. 13 is a diagram illustrating a binary matrix associated with an exemplary prototype for a rate-compatible LPPC code according to the present embodiment.
  • FIG. 14 is a diagram showing simulation results for comparing the performance of a rate-compatible LPPC code according to an embodiment of the present invention.
  • 15 is a flowchart illustrating a method for supporting a rate-compatible non-binary LDPC code.
  • FIG. 1 is a block diagram showing a wireless communication system according to the present embodiment.
  • a wireless communication system may include a transmitting terminal 10 and a receiving terminal 20.
  • the transmitting terminal 10 may include an LDPC encoder 100 and a modulator 200.
  • the LDPC encoder 100 may receive data m, encode the received data m, and output a codeword c.
  • the modulator 200 may receive the codeword (c) and wirelessly modulate the received codeword (c). The wirelessly modulated codeword may be transmitted to the receiving terminal 20 through an antenna.
  • the processor (not shown) of the transmitting terminal 10 includes an LDPC encoder 100 and a modulator 200, and may be understood as being connected to an antenna of the transmitting terminal 10.
  • the receiving terminal 20 may include a demodulator 300 and an LDPC decoder 400.
  • the demodulator 300 may receive the wirelessly modulated codeword through an antenna and demodulate it into a codeword (c).
  • the LDPC decoder 400 may receive the codeword (c), decode the received codeword (c), and output data (m).
  • the processor (not shown) of the reception terminal 20 includes a demodulator 300 and an LDPC decoder 400, and may be understood as being connected to an antenna of the reception terminal 20.
  • the wireless communication system of FIG. 1 encodes data m into a codeword c using the LDPC encoder 100, and converts the code word c into data m using the LDPC decoder 400. It can be decrypted with
  • the LDPC encoding method and the decoding method according to the present embodiment may be performed based on the parity check matrix H.
  • the parity check matrix H may mean a matrix for checking whether an error is included in the codeword c received by the LDPC decoder 400.
  • the parity check matrix H may be stored in advance in each memory (not shown) of the transmitting terminal 10 and the receiving terminal 20.
  • the parity check matrix H may include a plurality of sub-matrices P.
  • Each sub-matrix (P) may be a cyclic matrix or a zero matrix (O, zero matrix) in which the identity matrix (I) is shifted.
  • a Generate matrix (G) is required.
  • the LDPC encoder 100 uses the parity check matrix H without a separate generation matrix G to convert the data m into the codeword (c). It can be encoded as
  • the LDPC encoder 100 may encode data m into a codeword c using the parity check matrix H.
  • LDPC code group code generated by the screen 100 a word (c) can be divided into data (m) and parity bits (p, parity bit).
  • data m is a set of binary data [m_0, m_1, m_2,... m_K-1]. That is, the length of the data m to be encoded can be understood as K.
  • the parity bit p for encoding the data m may be derived using the parity check matrix H.
  • initial data of a transport block size (hereinafter referred to as'TBS') exceeding a preset threshold size (ie, Kcb, for example, 8448 bits) is higher can be assumed to be received from
  • the initial data may be divided into at least two pieces of data according to the length of the data to be encoded (K and K are natural numbers).
  • the length K of the data m can be understood as the code block size CBS.
  • the H matrix according to the present specification is applied when the code block size (CBS) does not exceed a predetermined threshold value (eg, 2040 bits).
  • the LDPC decoder 400 may determine whether an error exists in the received codeword c based on the parity check matrix H. Whether an error exists in the codeword c received by the LDPC decoder 400 may be checked based on Equation 2.
  • the codeword c received by the receiving terminal 20 may be determined to include an error value.
  • FIG. 2 is a diagram showing a prototype.
  • a prototype may be composed of a plurality of variable nodes (hereinafter referred to as'VNs'), a plurality of check nodes (hereinafter referred to as'CNs'), and a plurality of edges. have.
  • the prototype may be defined as in Equation 3 below.
  • the prototype Means a set of VN (CN) and an edge set.
  • the prototype may be a minimum unit representing a parity check matrix (PCM, hereinafter, H) for an LDPC code.
  • PCM parity check matrix
  • the protograph-to-PCM extension can be extended in the order of protograph, basegraph and PCM.
  • 3 is a diagram showing a matrix associated with a prototype.
  • the rows of the matrix H P of FIG. 3 are associated with the check nodes c 1 and c 2 of FIG. 2, and the columns of the matrix H P of FIG. It may be associated with variable nodes (v 1 , v 2 , v 3 ).
  • the value ('3') of the position corresponding to (1,1) of the matrix H P of FIG. 3 is an edge between the first check node (c 1 ) and the first variable node (v 1 ). Can be associated with the number.
  • the value ('2') of the position corresponding to (1,2) of the matrix H P of FIG. 3 is the number of edges between the first check node (c 1 ) and the second variable node (v 2 ) Can be related.
  • the value ('0') of the position corresponding to (1,3) of the matrix H P of FIG. 3 is the number of edges between the first check node (c 1 ) and the third variable node (v 3 ) Can be related.
  • the value ('2') of the position corresponding to (2,1) of the matrix (H P ) of FIG. 3 is the edge between the second check node (c 2 ) and the first variable node (v 1 ). Can be associated with the number.
  • the value ('1') of the position corresponding to (2,2) of the matrix H P of FIG. 3 is the number of edges between the second check node (c 2 ) and the second variable node (v 2 ) Can be related.
  • the value ('2') of the position corresponding to (2,3) of the matrix H P of FIG. 3 is the number of edges between the second check node (c 2 ) and the third variable node (v 3 ) Can be related.
  • FIG. 4 is a view showing a base graph associated with the prototype graph.
  • the base graph H a of FIG. 4 is a matrix extended based on the matrix H P of FIG. 3.
  • Each 3x3 sub-matrix included in the base graph H a of FIG. 4 may be associated with a value of a corresponding position of the matrix H P of FIG. 3.
  • 5 is a diagram showing a parity check matrix associated with a prototype graph.
  • a position corresponding to -1 of the parity check matrix H of FIG. 5 may be associated with an all zero matrix of size Z x Z.
  • the base graph means a binary matrix, and when there is no parallel edge on the prototype graph, the prototype graph and the base graph may have an equivalent relationship.
  • VNs, CNs, and edges of FIG. 2 are columns on the parity check matrix H of FIG. ), rows, and '1's.
  • the LDPC code sequence is a B-LDPC code in which encoding and/or decoding operations are performed as operations trapped in Galois Field 2 (GF(2)).
  • the NB-LDPC code is coded and/or decoded by operations trapped in GF(2 q ) by solving this limitation.
  • the NB-LDPC code and the B-LDPC code have advantages and disadvantages as shown in Table 1 below.
  • the NB-LDPC code has a potential in other aspects than the B-LDPC code except for decoder complexity.
  • the advantage of the NB-LDPC code can be maximized in the short codeword length.
  • the NB-LDPC code may have an advantage over the polar code in terms of performance even though iterative decoder is used over the polar code. Consequently, it can be seen that the NB-LDPC code has a great potential in supporting a super URLLC targeting a short packet.
  • One of the main features of the NB-LDPC code is an iterative decoding threshold.
  • the iterative decoding threshold is related to waterfall performance.
  • an average variable node degree (hereinafter,'AVND', d * v ) may be considered important.
  • d * v has the following characteristics according to the change of q in GF(2 q ).
  • the decoding threshold property improves.
  • the decoding threshold characteristic improves as q increases, and when q increases above a specific value, the decoding threshold characteristic starts to deteriorate.
  • ⁇ may be any value between 2 and 3.
  • FIG. 6 is a diagram showing a simulation result for a minimum distance characteristic, which is one of the characteristics of a prototype for an NB-LDPC code.
  • the minimum distance characteristic of the LDPC code can be estimated through the typical typical minimum distance analysis of the prototype without verifying the performance of the actual BLER (Block Error Rate).
  • the LMDG characteristic refers to a characteristic in which the minimum distance increases linearly as the length of the codeword increases.
  • the LMDG characteristics are determined by the structural characteristics of a prototype, not whether or not nonbinary characteristics are applied to the LDPC code.
  • a typical minimum distance that is, a measurement of the minimum distance from an asymptotic point of view
  • a typical minimum distance that is, a measurement of the minimum distance from an asymptotic point of view
  • FIG. 7 is a diagram for comparing waterfall performance of codes for different channel coding and NB-LDPC codes.
  • the NB-LDPC code is not only a B-LDPC code, but also a polar code. It can be seen that the performance is better than that.
  • FIG. 8 is a diagram illustrating a structure of a prototype graph associated with a kernel portion according to an exemplary embodiment.
  • FIG. 9 is a diagram illustrating an operation of extending to a high-rate prototype based on a prototype graph associated with a kernel portion according to an exemplary embodiment.
  • the high rate mentioned in FIG. 9 may mean a case where R>1/2.
  • a puncturing operation may be performed based on the prototype graph associated with the kernel part of FIG. 8. have.
  • the punctured prototype according to the present embodiment may maintain a comparable decoding threshold. That is, the punctured prototype can guarantee good BLER performance.
  • the number of edges required when one VN is added is at least 2 or more. However, if the number of edges is 2, it is a simple repetition code and only power gain can be obtained.
  • the expansion of a prototype with a low rate based on the NB-LDPC code takes into account the tradeoff between the application gain of the nonbinary characteristic and the incremental redundancy gain. Need to be.
  • 10 is a diagram illustrating an operation of expanding to a low-rate prototype based on a prototype graph associated with a kernel portion according to an exemplary embodiment. 10 may be understood as an extension method focusing on the LDMG characteristics described above.
  • a repeat accumulate check accumulate code (RACA) structure may be used.
  • the RACA structure concatenates multiple accumulate codes (e.g., degree-2 close loop structure) to the inner code part, while parity of the former accumulate code. ) Is used recursively.
  • an outer connection may be used to recursively utilize the parity of a former accumulate code.
  • the degree of newly added check nodes CN in FIG. 10 satisfies '3'. do.
  • VNs variable nodes
  • CNs check nodes
  • 11 is a diagram illustrating an operation of extending to a low-rate prototype based on a prototype graph associated with a kernel portion according to another exemplary embodiment. 11 may be understood as an extension method focusing on the characteristics of the iterative decoding threshold described above.
  • FIG. 11 is a scheme in which d * v maintenance and incremental redundancy gain are considered together, and a concatenation scheme of a repetition code and a single parity check code (hereinafter referred to as ⁇ SPC) You can use
  • the repetition code can obtain power gain while helping to maintain d * v in the NB-LDPC code series.
  • a check node CN associated with a repetition code may satisfy degree 2 and a check node CN associated with an SPC code may satisfy degree 3.
  • a single edge is added between the newly added CN and the newly added VN, and the newly added CN and the already A single edge may also be added between existing VNs.
  • FIG. 12 is a diagram illustrating an exemplary prototype for a rate-compatible LDPC code according to the present embodiment.
  • a puncturing operation 1210 may be performed on the prototype 1200 associated with the kernel portion.
  • a portion 1220 using a minimum repetition and an outer connection associated with FIG. 10 may be added to the prototype 1200 associated with the kernel portion.
  • the concatenation method of can be performed.
  • FIG. 13 is a diagram illustrating a binary matrix associated with an exemplary prototype for a rate-compatible LPPC code according to the present embodiment.
  • a binary matrix having a code rate R of FIG. 13 may be associated with a prototype having a corresponding code rate in FIG. 12.
  • FIG. 14 is a diagram showing simulation results for comparing the performance of a rate-compatible LPPC code according to an embodiment of the present invention.
  • the exemplary prototype is slightly better than that of the NR LDPC code.
  • a lower rate e.g., R ⁇ 1/2
  • 15 is a flowchart illustrating a method for supporting a rate-compatible non-binary LDPC code.
  • the wireless device may acquire a kernel part including a plurality of first check nodes and a plurality of first variable nodes. have.
  • the kernel part may be obtained from information previously stored in the wireless device.
  • a predetermined first code rate may be applied to the kernel portion.
  • the first code rate may be 1/2.
  • the degree of each of the plurality of first variable nodes included in the kernel portion may be set to '2'.
  • step S1520 when a change from the first code rate to the second code rate is requested, the wireless device may generate a prototype having the second code rate based on the kernel portion.
  • the wireless device may perform a puncturing operation on a plurality of variable nodes included in the kernel portion.
  • the puncturing operation may be understood based on the contents described above with reference to FIG. 9.
  • the wireless device may concatenate an accumulate code in the kernel portion.
  • the accumulation code may be associated with a plurality of second check nodes and a plurality of second variable nodes.
  • the degree of the plurality of second check nodes may be set to '3'.
  • the operation of concatenating the accumulated codes may be understood based on the contents described above with reference to FIG. 10.
  • the wireless device may concatenate at least one third check node and at least one third variable node in the kernel portion.
  • the operation of concatenating at least one third check node and at least one third variable node may be understood based on the contents described above with reference to FIG. 11.
  • the degree of at least one third check node may be set to '2'. Also, when at least one third check node is associated with a single parity check code, the degree of at least one third check node may be set to '3'.
  • the wireless device may generate a parity check matrix H based on a prototype having a second code rate.
  • the wireless device may perform encoding on the information bits based on the generated parity check matrix H.
  • the wireless device may transmit the encoded information bit to the counterpart device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 일 실시 예에 따른 무선 장치에 의해 수행되는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법은, 복수의 제1 체크 노드 및 복수의 제1 변수 노드를 포함하는 커넬 부분(kernel part)을 획득하되, 커넬 부분에는 미리 정해진 제1 부호율이 적용되고, 커넬 부분에 포함된 복수의 제1 변수 노드 각각의 정도는 '2'로 설정되는, 단계; 및 제1 부호율에서 제2 부호율로의 변경이 요구될 때, 커넬 부분을 기반으로 제2 부호율을 갖는 프로토그래프를 생성하는 단계를 포함한다.

Description

레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말
본 명세서는 무선 통신에 관한 것으로, 더 상세하게는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말에 관한 것이다.
종래 LDPC 부호화 방법은 IEEE 802.11n WLAN, IEEE 802.16e mobile WiMAX 및 DVBS2(Digital Video Broadcasting-Satellite-Second Generation)와 같은 무선 통신 시스템에서 사용되고 있다. LDPC 부호화 방법은 기본적으로 선형 블록 부호(Linear block code)의 일종이기 때문에, LDPC 부호화 방법의 연산은 패리티 검사 행렬과 입력 벡터의 곱으로 이루어진다.
레이트-호환 구조(Rate-compatible structure)를 구성하는데 있어서 커넬 부분 디자인(kernel part design)이 중요하다. 일반적으로, 가장 높은 부호율(highest code rate)을 갖는 부분 부분을 커넬 부분으로 정하고 낮은 부호율(low rate)로 확장(extension)하는 것이 전반적인 레이트(overall rate)에서 폭포 송능(waterfall performance)을 보장하는 방법이다.
super URLLC(Ultra-Reliable and Low-Latency Communication)의 유스 케이스(use case)에서, 레이트-호환 비이진 LDPC 코드(rate-compatible NB-LDPC code)를 위한 프로토그래프(protograph)의 구조는 짧은 패킷 체계(short packet regime)에서 채널 코드로 큰 포텐셜(potential)을 제공한다.
본 명세서의 목적은 향상된 성능을 갖는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말을 제공하는데 있다.
본 일 실시 예에 따른 무선 장치에 의해 수행되는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법은, 복수의 제1 체크 노드 및 복수의 제1 변수 노드를 포함하는 커넬 부분(kernel part)을 획득하되, 커넬 부분에는 미리 정해진 제1 부호율이 적용되고, 커넬 부분에 포함된 복수의 제1 변수 노드 각각의 정도는 '2'로 설정되는, 단계; 및 제1 부호율에서 제2 부호율로의 변경이 요구될 때, 커넬 부분을 기반으로 제2 부호율을 갖는 프로토그래프를 생성하는 단계를 포함한다.
본 명세서의 일 실시 예에 따르면, 향상된 성능을 갖는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말이 제공된다.
도 1은 본 실시 예에 따른 무선 통신 시스템을 보여주는 블록도이다.
도 2는 프로토그래프를 보여주는 도면이다.
도 3은 프로토그래프와 연관된 행렬을 보여주는 도면이다.
도 4는 프로토그래프와 연관된 베이스그래프를 보여주는 도면이다.
도 5는 프로토그래프와 연관된 패리티 체크 행렬을 보여주는 도면이다.
도 6은 NB-LDPC 코드를 위한 프로토그래프의 특성 중 하나인 최소 거리 특성을 위한 시뮬레이션 결과를 보여주는 도면이다.
도 7은 다른 채널 코딩을 위한 코드와 NB-LDPC 코드의 워터폴 성능을 비교하는 도면이다.
도 8은 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프의 구조를 보여주는 도면이다.
도 9는 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 높은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다.
도 10은 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 낮은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다.
도 11은 본 다른 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 낮은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다.
도 12는 본 일 실시 예에 따른 레이트-호환 LPPC 코드를 위한 예시적인 프로토그래프를 보여주는 도면이다.
도 13은 본 일 실시 예에 따른 레이트-호환 LPPC 코드를 위한 예시적인 프로토그래프와 연관된 이진 행렬을 보여주는 도면이다.
도 14는 본 일 실시 예 따른 레이트-호환 LPPC 코드의 성능을 비교하기 위한 시뮬레이션 결과를 보여주는 도면이다.
도 15는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법을 보여주는 순서도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 명세서의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 명세서는 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 명세서를 완전히 개시하기 위한 예시이며, 본 명세서가 속하는 기술 분야의 통상의 기술자들에게 본 명세서를 전달하기 위한 설명이다. 따라서, 본 명세서의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 명세서의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 명세서의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 명세서가 속하는 기술 분야의 통상의 기술자들이 일반으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 명세서의 실시 예가 설명된다.
도 1은 본 실시 예에 따른 무선 통신 시스템을 보여주는 블록도이다.
도 1을 참조하면, 무선 통신 시스템은 송신 단말(10)과 수신 단말(20)을 포함할 수 있다.
송신 단말(10)은 LDPC 부호화기(100) 및 변조기(200)를 포함할 수 있다. LDPC 부호화기(100)는 데이터(m)를 전달받고, 전달받은 데이터(m)를 부호화(encoding)하여 코드워드(c)를 출력할 수 있다. 변조기(200)는 코드워드(c)를 전달받고, 전달받은 코드워드(c)를 무선변조할 수 있다. 무선변조된 코드워드는 안테나를 통하여 수신 단말(20)로 송신될 수 있다.
송신 단말(10)의 프로세서(미도시)는 LDPC 부호화기(100) 및 변조기(200)를 포함하며, 송신 단말(10)의 안테나와 연결되는 것으로 이해될 수 있다.
수신 단말(20)은 복조기(300) 및 LDPC 복호화기(400)를 포함할 수 있다. 복조기(300)는 안테나를 통하여 무선변조된 코드워드를 전달받고, 이를 코드워드(c)로 복조할 수 있다. LDPC 복호화기(400)는 코드워드(c)를 전달받고, 전달받은 코드워드(c)를 복호화(decoding)하여 데이터(m)를 출력할 수 있다.
수신 단말(20)의 프로세서(미도시)는 복조기(300) 및 LDPC 복호화기(400)를 포함하며, 수신 단말(20)의 안테나와 연결되는 것으로 이해될 수 있다.
다시 말해, 도 1의 무선 통신 시스템은 데이터(m)를 LDPC 부호화기(100)를 사용하여 코드워드(c)로 부호화하고 LDPC 복호화기(400)를 사용하여 코드워드(c)를 데이터(m)로 복호화할 수 있다.
이를 통해, 송신 단말(10) 및 수신 단말(20) 사이에서 데이터(m)가 안정적으로 송수신될 수 있다. 본 실시 예에 따른 LDPC 부호화 방법 및 복호화 방법은 패리티 검사 행렬(H)을 기반으로 수행될 수 있다.
본 명세서에서 데이터(m)는 입력데이터로 언급될 수 있다. 패리티 검사 행렬(H)은 LDPC 복호화기(400)에 수신된 코드워드(c)에 오류가 포함되는지를 여부를 검사하기 위한 행렬을 의미할 수 있다. 패리티 검사 행렬(H)은 송신 단말(10) 및 수신 단말(20) 각각의 메모리(미도시)에 미리 저장될 수 있다.
이하, 본 명세서의 실시 예는 준순환(quasi-cyclic) LDPC 부호가 적용됨을 전제로 설명된다. 패리티 검사 행렬(H)은 복수의 서브 행렬(P)을 포함할 수 있다. 각 서브 행렬(P)은 단위 행렬(I, identity matrix)이 시프트된 순환 행렬 또는 영행렬(O, zero matrix)일 수 있다.
일반적인 선형 블록 부호(Lenear block code)에서 데이터를 부호화하기 위하여 생성 행렬(Generate matrix, G)이 필요하다. 위 가정에 따르면, 본 실시 예는 준순환 LDPC 방법을 전제하므로, LDPC 부호화기(100)는 별도의 생성 행렬(G) 없이 패리티 검사 행렬(H)을 이용하여 데이터(m)를 코드워드(c)로 부호화할 수 있다.
LDPC 부호화기(100)는 패리티 검사 행렬(H)을 이용하여 데이터(m)를 코드워드(c)로 부호화할 수 있다.
Figure PCTKR2019004805-appb-M000001
수학식 1을 참조하면, LDPC 부호화기(100)에 의하여 생성된 코드워드(c)는 데이터(m)와 패리티 비트(p, parity bit)로 구분될 수 있다.
예를 들어, 데이터(m)는 이진 데이터의 집합인 [m_0, m_1, m_2,…m_K-1]과 상응할 수 있다. 즉, 부호화될 데이터(m)의 길이는 K로 이해될 수 있다.
예를 들어, 패리티 비트(p)는 이진 데이터의 집합인 [p_0, p_1, p_2,…p_N+2Zc-K-1]과 상응할 수 있다. 즉, 패리티 비트(p)의 길이는 N+2Zc-K로 이해될 수 있다. 이 경우, N=50Zc일 수 있다. Zc는 후술되는 도면을 통해 자세히 설명된다.
LDPC 부호화기(100)의 관점에서, 데이터(m)를 부호화하기 위한 패리티 비트(p)는 패리티 검사 행렬(H)을 이용하여 유도될 수 있다.
추가적으로, 채널 코딩 체인(channel coding chain) 상에서, 미리 설정된 임계 크기(즉, Kcb, 예를 들어, 8448 bits)를 초과하는 전송 블록 크기(Transport Block Size, 이하 'TBS')의 초기 데이터가 상위 계층으로부터 수신된다고 가정할 수 있다.
이 경우, 초기 데이터는 부호화될 데이터의 길이(K, K는 자연수)에 따라 적어도 두 개의 데이터로 분할될 수 있다. 다시 말해, 데이터(m)의 길이(K)는 코드 블록 사이즈(CBS)로 이해될 수 있다.
본 명세서에 따른 H 행렬은 코드 블록 사이즈(CBS)가 미리 정해진 임계 값(예를 들어, 2040 비트(bits))을 초과하지 않는 경우에 적용됨은 이해될 것이다.
한편, LDPC 복호화기(400)는 패리티 검사 행렬(H)을 기반으로 수신된 코드워드(c)에 오류의 존재 여부를 판단할 수 있다. LDPC 복호화기(400)에 수신된 코드워드(c)의 오류의 존재 여부는 수학식 2를 기반으로 확인될 수 있다.
Figure PCTKR2019004805-appb-M000002
수학식 2와 같이 패리티 검사 행렬(H)과 코드워드(c)의 전치행렬의 곱이 '0'인 경우, 수신 단말(20)에 수신된 코드워드(c)는 오류 값을 포함하지 않는 것으로 판단될 수 있다.
만일 패리티 검사 행렬(H)과 코드워드(c)의 전치행렬의 곱이 '0'이 아닌 경우, 수신 단말(20)에 수신된 코드워드(c)는 오류 값을 포함하는 것으로 판단될 수 있다.
도 2는 프로토그래프를 보여주는 도면이다.
도 2를 참조하면, 프로토그래프(protograph)는 복수의 변수 노드(variable nodes, 이하 'VNs'), 복수의 체크 노드(check nodes, 이하 'CNs') 및 복수의 엣지(edges)로 구성될 수 있다.
또한, 프로토그래프는 하기의 수학식 3과 같이 정의될 수 있다.
Figure PCTKR2019004805-appb-M000003
여기서
Figure PCTKR2019004805-appb-I000001
와
Figure PCTKR2019004805-appb-I000002
는 프로토그래프(
Figure PCTKR2019004805-appb-I000003
)을 구성하는 VN (CN) 집합과 엣지 집합을 의미한다. 프로토그래프(protograph)은 LDPC code를 위한 패리티 체크 행렬(parity check matrix, PCM, 이하, H)을 나타내는 최소 단위일 수 있다.
일반적으로, 프로토그래프에서 PCM으로의 확장은 protograph, basegraph 및 PCM의 순서에 따라 확장될 수 있다.
프로토그래프(protograph) 및 수학적인 툴(예로, extrinsic information transfer (EXIT) chart analysis)을 활용하여, LDPC 코드의 성능 예측과 부호화 방법을 유추할 수 있다. 즉, LDPC 코드의 디자인을 잘하는 것은 프로토그래프의 디자인을 잘하는 것과 동등한(equivalent) 문제로 간주할 수 있다.
도 3은 프로토그래프와 연관된 행렬을 보여주는 도면이다.
도 2 및 도 3을 참조하면, 도 3의 행렬(HP)의 행은 도 2의 체크 노드(c1, c2)와 연관되고, 도 3의 행렬(HP)의 열은 도 2의 변수 노드(v1, v2, v3)와 연관될 수 있다.
예를 들어, 도 3의 행렬(HP)의 (1,1)에 상응하는 위치의 값('3')은 제1 체크 노드(c1)와 제1 변수 노드(v1) 사이의 엣지 개수와 연관될 수 있다. 또한, 도 3의 행렬(HP)의 (1,2)에 상응하는 위치의 값('2')은 제1 체크 노드(c1)와 제2 변수 노드(v2) 사이의 엣지 개수와 연관될 수 있다. 또한, 도 3의 행렬(HP)의 (1,3)에 상응하는 위치의 값('0')은 제1 체크 노드(c1)와 제3 변수 노드(v3) 사이의 엣지 개수와 연관될 수 있다.
예를 들어, 도 3의 행렬(HP)의 (2,1)에 상응하는 위치의 값('2')은 제2 체크 노드(c2)와 제1 변수 노드(v1) 사이의 엣지 개수와 연관될 수 있다. 또한, 도 3의 행렬(HP)의 (2,2)에 상응하는 위치의 값('1')은 제2 체크 노드(c2)와 제2 변수 노드(v2) 사이의 엣지 개수와 연관될 수 있다. 또한, 도 3의 행렬(HP)의 (2,3)에 상응하는 위치의 값('2')은 제2 체크 노드(c2)와 제3 변수 노드(v3) 사이의 엣지 개수와 연관될 수 있다.
도 4는 프로토그래프와 연관된 베이스그래프를 보여주는 도면이다.
도 2 내지 도 4를 참조하면, 도 4의 베이스그래프(Ha)는 도 3의 행렬(HP)를 기반으로 확장된 행렬이다. 도 4의 베이스그래프(Ha)에 포함된 각 3x3 서브 행렬은 도 3의 행렬(HP)의 상응하는 위치의 값과 연관될 수 있다.
도 5는 프로토그래프와 연관된 패리티 체크 행렬을 보여주는 도면이다.
도 2 내지 도 5를 참조하면, 도 5의 패리티 체크 행렬(H)의 si,j(여기서, i는 행 인덱스, j는 열 인덱스)가 si,j≥0인 경우, si,j는 Z x Z 사이즈의 단위 행렬(identity matrix)의 left-cyclic shift 값을 의미한다.
예를 들어, si,j가 -1인 경우, 도 5의 패리티 체크 행렬(H)의 -1에 상응하는 위치는 Z x Z 사이즈의 영 행렬(all zero matrix)과 연관될 수 있다.
베이스그래프는 이진 행렬(binary matrix)을 의미하며, 프로토그래프 상에 평행 엣지(parallel edge)가 존재하지 않는 경우, 프로토그래프와 베이스그래프는 동치의 관계일 수 있다.
도 2 및 도 5를 참조하면, 도 2의 프로토그래프로부터 도 5의 패리티 체크 행렬(H)로 확장 시, 도 2의 VNs, CNs 및 엣지들은 도 5의 패리티 체크 행렬(H) 상에서 열(columns), 행(rows), 그리고 '1'들에 대응된다.
일반적으로, LDPC 코드 계열은 B-LDPC 코드로 부호화 및/또는 복호화 연산이 Galois Field 2 (GF(2))에 갇힌 연산들로 진행된다. NB-LDPC 코드는 이러한 제한을 풀어 GF(2q)에 갇힌 연산들에 의해서 부호화 및/또는 복호화가 이뤄진다.
일반적으로, NB-LDPC 코드와 B-LDPC 코드는 하기 표 1과 같은 장단점을 갖는다.
Figure PCTKR2019004805-appb-T000001
표 1을 참조하면, NB-LDPC 코드는 B-LDPC 코드 대비 디코더 복잡도(decoder complexity)를 제외한 나머지 측면에 잠재력(potential)이 있음을 보여준다. 특히 짧은 코드워드 길이(short codeword length)에서 NB-LDPC 코드의 장점은 극대화될 수 있다.
특히, NB-LDPC 코드는 폴라 코드(polar code)보다 반복적인 디코더(iterative decoder)를 사용함에도 폴라 코드(polar code)보다 성능 측면에서 우위를 점할 수 있다. 결국, 따라서, NB-LDPC 코드는 짧은 패킷(short packet)을 타겟(target)으로하는 super URLLC를 지원하는데 큰 잠재력(potential)을 가지고 있다고 볼 수 있다.
NB-LDPC 코드의 주요 특징 중 하나는 반복 디코딩 임계(Iterative decoding threshold)이다. 여기서, 반복 디코딩 임계는 워터폴 성능(Waterfall performance)과 연관된다.
본 명세서에서, NB-LDPC 코드의 프로토그래프를 설계할 때, 평균 변수 노드 정도(Average variable node degree, 이하, 'AVND', d* v)가 중요하게 고려될 수 있다. 예를 들어, d* v는 GF(2q)에서 q의 변화에 따라 하기와 같은 특성을 갖는다.
예를 들어, d* v가 2 인 경우, q가 증가하면 디코딩 임계 특성이 좋아진다. 예를 들어, d* v가 2<d* v≤α인 경우, q가 증가할 수록 디코딩 임계 특성이 좋아지다가 q가 특정 값 이상으로 증가하면 디코딩 임계 특성이 나빠지기 시작한다. 예를 들어, d* v가 d* v>α인 경우, q가 증가하면 디코딩 임계 특성이 나빠진다. 여기서, α는 2와 3 사이의 어느 값일 수 있다.
도 6은 NB-LDPC 코드를 위한 프로토그래프의 특성 중 하나인 최소 거리(minimum distance) 특성을 위한 시뮬레이션 결과를 보여주는 도면이다.
LDPC 코드의 에러 플로우(error floor)와 연관된 특성을 결정짓는 요인 중 하나는 최소 거리 특성이다. LDPC 코드의 최소 거리 특성은 실제 BLER(Block Error Rate)에 대한 성능의 검증 없이도 프로토그래프의 전형적인 최소 거리(typic1al minimum distance) 분석을 통해서 추측할 수 있다.
본 명세서에서, 프로토그래프에 대한 전형적인 최소 거리 분석을 통해 LMDG(Linear Minimum Distance Growth) 특성을 지니는지를 판단할 수 있다. 여기서, LMDG 특성은 최소 거리가 코드워드의 길이가 증가함에 따라 선형적으로(linear) 증가하는 특성을 의미한다.
즉, 프로토그래프에 대한 전형적인 최소 거리 분석을 통해 프로토그래프로부터 파생되는 PCM이 얼마나 에러 플로우(error floor)에 강건한지를 예측할 수 있다.
본 명세서에서, LMDG 특성은 LDPC 코드에 논바이너리(nonbinary) 특성의 적용 유무가 아닌 프로토그래프(protograph)의 구조적인 특성에 의해 정해진다.
다만, 도 6을 참조하면, LMDG 특성을 만족하는 프로토그래프(protograph)의 경우, 전형적인 최소 거리(typical minimum distance) (다시 말해, 점근적 관점에서의 최소 거리의 측정)가 논바이너리(nonbinary) 특성이 커질수록(예로, q가 증가할수록) 개선되는 것을 확인할 수 있다.
도 6을 참조하면, LMDG 특성을 만족하지 못한다 할지라도 q가 증가할수록 최소 거리(minimum distance)가 증가하는 것을 예측할 수 있다.
도 7은 다른 채널 코딩을 위한 코드와 NB-LDPC 코드의 워터폴 성능을 비교하는 도면이다.
도 7을 참조하면, 코드워드가 극도로(extreme) 짧은 길이(short length)를 갖는 경우를 제외하면, 일반적인 짧은 길이 체계(short length regime)에서는 NB-LDPC 코드가 B-LDPC 코드뿐만 아니라 폴라 코드보다도 더 좋은 성능을 보이는 것을 확인할 수 있다.
결국, 레이트-호환 NB-LDPC 코드를 위한 프로토그래프의 설계에 있어 가장 중요한 점은 부호율에 따라 AVND를 어떻게 유지할 것인지 그리고 에러 플로우(error floor)는 어떤 식으로 극복할 것인지로 이해될 수 있다.
앞선 도 6의 수학적 분석에 기반한 수치 시뮬레이션 결과를 기반으로, d* v=2를 만족하는 프로토그래프에 논바이너리(nonbinary) 특성이 접목될 때, 해당 프로토그래프가 (LMDG 특성을 만족하지 못하더라도) 기존 B-LDPC code 대비 개선된 최소 거리(minimum distance) 특성을 가짐을 알 수 있다.
나아가, 도 7을 참조하면, d* v=2를 만족하는 프로토그래프는 B-LDPC 코드가 적용된 경우보다 가파른 BLER 커브 경사(curve slope)를 갖기 때문에 에러 플로우(error floor)에도 B-LDPC 코드보다 강건한 특성을 가짐을 알 수 있다.
이하, 본 명세서에서 제안하는 레이트-호환 구조(rate-compatible structure)의 커넬 부분(kernel part)은 중간 레이트(middle rate, R=1/2)에 맞춰서 설계되고, 이를 바탕으로 높은 레이트(higher rate)를 갖는 프로토그래프와 낮은 레이트(lower rate)를 갖는 프로토그래프로 각각 확장될 수 있다.
도 8은 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프의 구조를 보여주는 도면이다.
도 8을 참조하면, 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프에 포함된 모든 변수 노드(VNs)의 정도(degree)는 '2'를 만족하도록 설정될 수 있다. 즉, 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프는 d* v=2를 만족하도록 설계될 수 있다.
도 9는 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 높은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다.
예를 들어, 도 9에서 언급되는 높은 레이트(High rate)는 R>1/2인 경우를 의미할 수 있다.
도 1 내지 도 9를 참조하면, 높은 레이트를 갖는 프로토그래프로의 확장(extension)을 위하여, 도 8의 커넬 파트(kernel part)와 연관된 프로토그래프를 기반으로 펑처링(puncturing) 동작이 수행될 수 있다.
예를 들어, 커넬 파트(kernel part)와 연관된 프로토그래프에 대하여 도 9의 펑처링 동작이 수행될 때, 펑처링된 프로토그래프의 정도 분산(degree distribution)은 커널 파트(kernel part)와 동일하게 유지(d* v=2)될 수 있다.
예를 들어, 펑처링된 프로토그래프에 논바이너리(nonbinary) 특성이 적용될 때, 본 일 실시 예에 따라 펑처링된 프로토그래프는 유사한(comparable) 디코딩 임계(decoding threshold)를 유지할 수 있다. 즉, 펑처링된 프로토그래프는 좋은 BLER 성능을 보장할 수 있다.
참고로, 커넬 부분(kernel part)의 부호율이 반드시 R=1/2를 만족해야 하는 것은 아니며, 더 높은 부호율(R=α (>0.5))을 갖는 프로토그래프를 커넬 파트(kernel part)로 이용할 수 도 있다. 다만, 높은 부호율(R=α (>0.5))을 갖는 프로토그래프가 d* v=2를 따르는 경우에만 유사한(comparable) 디코딩 임계(decoding threshold)가 보장될 수 있다.
이하, 도 10 및 도 11을 통해, 커넬 부분과 연관된 프로토그래프를 기반으로 낮은 레이트를 갖는 프로토그래프로 확장하는 동작이 설명된다.
이 경우, 낮은 레이트를 갖는 프로토그래프로 확장하는 동작은 VN, CN 그리고 edge들이 추가되는 것으로 이해될 수 있다. (예를 들어, PCM 관점에서 설명하며 부호율이 낮아지게 되면 row와 column이 추가되며 추가된 row와 column 위치에 1이 배치될 수 있다).
이 경우, 하나의 VN가 추가될 때 요구되는 edge수는 적어도 2 이상이다. 다만 엣지의 수가 2개인 경우는 심플한 반복 코드(repetition code)이고 power gain만 얻을 수 있다.
한편, 엣지의 수가 3 이상이 되면, d* v는 '2'에서 점점 멀어지게 되므로, 디코딩 임계(decoding threshold)에서 성능 측면에서 손해가 발생하게 된다.
이에 따라, NB-LDPC 코드를 기반으로 낮은 레이트(low rate) 갖는 프로토그래프로의 확장은 논바이너리(nonbinary) 특성의 적용 이득과 증분 리던던시 이득(incremental redundancy gain) 사이의 트레이드오프(tradeoff)가 고려될 필요가 있다.
도 10은 본 일 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 낮은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다. 도 10은 앞서 설명된 LDMG 특성에 중점을 둔 확장 방식으로 이해될 수 있다.
논바이너리(nonbinary) 특성이 적용되어 커넬 부분(kernel part)의 NB-LDPC 코드가 에러 플로우(error floor)로부터 강건해지더라도 커넬 부분의 구조가 LMDG 특성을 만족하지 못하기 때문에, super URLLC에서 타겟으로 하는 뛰어난 신뢰성(ultra reliability)을 에러 플로우 없이 지원할 수 있다는 보장은 없다.
본 일 실시 예에 따르면, RACA(repeat accumulate check accumulate code) 구조가 활용될 수 있다. RACA 구조는 이너 코드 부분(inner code part)에 복수의 누적 코드(multiple accumulate code)(예로, degree-2 close loop 구조)를 연쇄(concatenation)시키면서 이전의 누적 코드(former accumulate code)의 패리티(parity)를 재귀적으로(recursive) 활용하는 구조를 의미한다.
도 10을 참조하면, 이전의 누적 코드(former accumulate code)의 패리티(parity)를 재귀적으로(recursive) 활용하기 위해 외부 연결(outer connection)이 사용될 수 있다.
이 경우, d* v가 '2'에서 멀어지는 것을 막기 위하여, 누적 코드(accumulate code)를 연쇄(concatenation)시킬 때, 최소한의 반복(repetition) 및 외부 연결(outer connection)이 적용될 수 있다.
본 일 실시 예에 따르면, 누적 코드(accumulate code)이기 때문에 새로 추가되는 체크 노드(CN)들과 변수 노드(VN)들 사이는 정도(degree) 2를 기반으로 연결될 수 있다. 또한, d* v를 '2'에 근접하게 유지하기 위해, 기존 커넬 부분(kernel part)에 속하는 VN들과 새로 추가된 CN들 사이의 엣지(edge)를 최소화할 수 있다.
본 일 실시 예에 따라 부호율이 낮추기 위해 최소한의 반복(repetition) 및 외부 연결(outer connection)이 적용될 때, 도 10의 새로 추가되는 체크 노드(CN)들의 정도(degree)는 '3'을 만족한다.
도 10을 참조하면, 새로 추가되는 변수 노드(VN)들과 체크 노드(CN)들이 degree-2로 zigzag close loop 형태로 연결되기 때문에, 새로 추가되는 CN들은 이전의 VN들 중 일부와 단일 엣지 연결(single edge connection)을 갖게 된다.
도 11은 본 다른 실시 예에 따른 커넬 부분과 연관된 프로토그래프를 기반으로 낮은 레이트를 갖는 프로토그래프로 확장하는 동작을 보여주는 도면이다. 도 11은 앞서 설명된 반복 디코딩 임계(iterative decoding threshold) 특성에 중점을 둔 확장 방식으로 이해될 수 있다.
도 11의 실시 예는 d* v의 유지와 증분 리던던시 이득을 함께 고려하는 방식이며, 반복 코드(repetition code)와 단일 패리티 체크 코드(single parity check code, 이하 ''SPC)의 연쇄(concatenation) 방식을 이용할 수 있다.
전술한 바와 같이, 반복 코드(repetition code)는 NB-LDPC code 계열애서 d* v의 유지에 도움을 주면서 파워 이득(power gain)을 획득할 수 있다.
도 11을 참조하면, 본 다른 실시 예에 따른 반복 코드(repetition code)와 연관된 체크 노드(CN)는 degree 2를 만족하고, SPC 코드와 연관된 체크 노드(CN)는 degree 3을 만족할 수 있다.
예를 들어, 새로 추가되는 체크 노드(CN)에 반복 코드(repetition code)가 적용될 때, 새로 추가되는 CN과 새로 추가되는 VN 사이에 단일 엣지(single edge)가 추가되고, 새로 추가되는 CN과 이미 존재하는 VN 사이에도 단일 엣지(single edge)가 추가될 수 있다.
또한, 새로 추가되는 체크 노드(CN)에 SPC가 적용될 때, 새로 추가되는 CN과 새로 추가되는 VN 사이에 단일 엣지(single edge)가 추가되고, 새로 추가되는 CN과 이미 존재하는 VN들 사이에는 더블 엣지(double edge)가 추가될 수 있다.
도 12는 본 일 실시 예에 따른 레이트-호환 LDPC코드를 위한 예시적인 프로토그래프를 보여주는 도면이다.
도 1 내지 도 12를 참조하면, 도 12의 커널 부분과 연관된 프로토그래프(1200)는 R=1/2 및 d* v=2을 갖도록 설계될 수 있다.
예를 들어, 높은 레이트를 지원하기 위하여, 커널 부분과 연관된 프로토그래프(1200)에 펑처링 동작(1210)이 수행될 수 있다. 이 경우 펑처링 동작(1210)이 수행되면, 프로토그래프(1200)는 d* v=2를 유지하면서 R=2/3의 레이트를 가질 수 있다.
예를 들어, 낮은 레이트를 지원하기 위하여, 커널 부분과 연관된 프로토그래프(1200)에 도 10과 연관된 최소한의 반복(repetition) 및 외부 연결(outer connection)을 사용하는 부분(1220)이 추가될 수 있다. 이 경우, 프로토그래프(1200)의 부호율은 R=1/3이 된다.
예를 들어, 최소한의 반복(repetition) 및 외부 연결(outer connection)을 사용하는 부분(1220)이 추가된 커널 부분과 연관된 프로토그래프(1200)에 대하여 도 11의 반복 코드(repetition code) 및 SPC 코드의 연쇄(concatenation) 방식이 수행될 수 있다.
예를 들어, 도 11의 반복 코드(repetition code) 및 SPC 코드와 연관된 부분(1230)이 한번 연쇄(concatenation)되면, 프로토그래프(1200)의 부호율은 R=1/4이 된다.
또한, 도 11의 반복 코드(repetition code) 및 SPC 코드와 연관된 부분(1230)이 누적적으로 한번 더 연쇄(concatenation)되면, 프로토그래프(1200)의 부호율은 R=1/5이 된다.
도 13은 본 일 실시 예에 따른 레이트-호환 LPPC 코드를 위한 예시적인 프로토그래프와 연관된 이진 행렬을 보여주는 도면이다.
도 12 및 도 13을 참조하면, 도 13의 부호율(R)을 갖는 이진 행렬은 도 12에서 상응하는 부호율을 갖는 프로토그래프와 연관될 수 있다.
도 14는 본 일 실시 예 따른 레이트-호환 LPPC 코드의 성능을 비교하기 위한 시뮬레이션 결과를 보여주는 도면이다.
도 14를 참조하면, NR LDPC 코드와 연관된 베이스그래프의 반복 디코딩 임계(iterative decoding threshold) 성능이 도시된다.
도 14의 q가 증가함에 따라 예시적인 프로토그래프(exemplary protograph)가 NR LDPC 코드보다 근소하게 더 좋아지는 것을 확인할 수 있다. 또한, 낮은 레이트(lower rate, 예로, R<1/2)의 경우, LMDG 특성을 획득하는 과정에서 발생하는 손해로 NR LDPC 코드 대비 반복 디코딩 임계(iterative decoding threshold) 성능이 약간 떨어지는 것을 확인할 수 있다.
그러나, NB-LDPC 코드가 B-LDPC 코드보다 훨씬 가파른 경사의 BLER 커브를 갖는 특성을 고려하면 높은 신뢰도(high reliability) 영역에서 해당 로스(loss)는 큰 문제가 되지 않지는 않는다.
도 15는 레이트-호환 비이진 LDPC 코드를 지원하기 위한 방법을 보여주는 순서도이다.
도 1 내지 도 15를 참조하면, S1510 단계에서, 무선 장치는 복수의 제1 체크 노드(check node) 및 복수의 제1 변수 노드(variable node)를 포함하는 커넬 부분(kernel part)을 획득할 수 있다.
예를 들어, 커넬 부분(kernel part)은 무선 장치에 미리 저장된 정보로부터 획득될 수 있다. 또한, 커넬 부분에는 미리 정해진 제1 부호율(code rate)이 적용될 수 있다. 일 예로, 제1 부호율은 1/2일 수 있다. 또한, 커넬 부분에 포함된 복수의 제1 변수 노드 각각의 정도(Degree)는 '2'로 설정될 수 있다.
S1520 단계에서, 제1 부호율에서 제2 부호율로의 변경이 요구(required)될 때, 무선 장치는 커넬 부분을 기반으로 제2 부호율을 갖는 프로토그래프(protograph)를 생성할 수 있다.
예를 들어, 제2 부호율이 상기 제1 부호율보다 큰 값인 경우, 무선 장치는 커넬 부분에 포함된 복수의 변수 노드에 대하여 펑처링 동작을 수행할 수 있다. 여기서, 펑처링 동작은 앞선 도 9를 통해 설명한 내용을 기반으로 이해될 수 있다.
다른 예로, 제2 부호율이 제1 부호율보다 작은 값인 경우, 무선 장치는 커넬 부분에 누적 코드(accumulate code)를 연쇄(concatenation)시킬 수 있다. 예를 들어, 누적 코드는 복수의 제2 체크 노드 및 복수의 제2 변수 노드와 연관될 수 있다. 또한, 복수의 제2 체크 노드의 정도(Degree)는 '3'으로 설정될 수 있다. 여기서, 누적 코드를 연쇄시키는 동작은 앞선 도 10을 통해 설명한 내용을 기반으로 이해될 수 있다.
또 다른 예로, 제2 부호율이 제1 부호율보다 작은 값인 경우, 무선 장치는 커넬 부분에 적어도 하나의 제3 체크 노드 및 적어도 하나의 제3 변수 노드를 연쇄(concatenation)시킬 수 있다. 여기서, 적어도 하나의 제3 체크 노드 및 적어도 하나의 제3 변수 노드를 연쇄키시는 동작은 앞선 도 11을 통해 설명한 내용을 기반으로 이해될 수 있다.
예를 들어, 적어도 하나의 제3 체크 노드가 반복 코드(repetition code)와 연관될 때, 적어도 하나의 제3 체크 노드의 정도(Degree)는 '2'로 설정될 수 있다. 또한, 적어도 하나의 제3 체크 노드가 단일 패리티 체크 코드(single parity check code)와 연관될 때, 적어도 하나의 제3 체크 노드의 정도(Degree)는 '3'으로 설정될 수 있다.
S1530 단계에서, 무선 장치는 제2 부호율을 갖는 프로토그래프를 기반으로 패리티 체크 행렬(H)을 생성할 수 있다.
S1540 단계에서, 무선 장치는 생성된 패리티 체크 행렬(H)을 기반으로 정보 비트에 대한 부호화를 수행할 수 있다.
S1550 단계에서, 무선 장치는 부호화된 정보 비트를 상대 장치로 송신할 수 있다.
본 명세서의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 명세서의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로, 본 명세서의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (10)

  1. 레이트-호환 비이진(Rate-Compatible nonbinary) LDPC(Low Density Parity Check) 코드를 지원하기 위한 방법에 있어서,
    무선 장치가, 복수의 제1 체크 노드(check node) 및 복수의 제1 변수 노드(variable node)를 포함하는 커넬 부분(kernel part)을 획득하되,
    상기 커넬 부분에는 미리 정해진 제1 부호율(code rate)이 적용되고,
    상기 커넬 부분에 포함된 상기 복수의 제1 변수 노드 각각의 정도(Degree)는 '2'로 설정되는, 단계; 및
    상기 제1 부호율에서 제2 부호율로의 변경이 요구(required)될 때, 상기 무선 장치가, 상기 커넬 부분을 기반으로 상기 제2 부호율을 갖는 프로토그래프(protograph)를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1 항에 있어서,
    상기 상기 커넬 부분을 기반으로 상기 제2 부호율을 갖는 프로토그래프를 생성하는 단계는,
    상기 제2 부호율이 상기 제1 부호율보다 큰 값인 경우, 상기 커넬 부분에 포함된 상기 복수의 변수 노드에 대한 펑처링 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제1 항에 있어서,
    상기 커넬 부분을 기반으로 상기 제2 부호율을 갖는 프로토그래프를 생성하는 단계는,
    상기 제2 부호율이 상기 제1 부호율보다 작은 값인 경우, 상기 커넬 부분에 누적 코드(accumulate code)를 연쇄(concatenation)시키되,
    상기 누적 코드는 복수의 제2 체크 노드 및 복수의 제2 변수 노드와 연관되고, 그리고
    상기 복수의 제2 체크 노드의 정도(Degree)는 '3'으로 설정되는, 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1 항에 있어서,
    상기 상기 커넬 부분을 기반으로 상기 제2 부호율을 갖는 프로토그래프를 생성하는 단계는,
    상기 제2 부호율이 상기 제1 부호율보다 작은 값인 경우, 상기 커넬 부분에 적어도 하나의 제3 체크 노드 및 적어도 하나의 제3 변수 노드를 연쇄(concatenation)시키되,
    상기 적어도 하나의 제3 체크 노드가 반복 코드(repetition code)와 연관될 때, 상기 적어도 하나의 제3 체크 노드의 정도(Degree)는 '2'로 설정되고, 그리고
    상기 적어도 하나의 제3 체크 노드가 단일 패리티 체크 코드(single parity check code)와 연관될 때, 상기 적어도 하나의 제3 체크 노드의 정도(Degree)는 '3'으로 설정되는 것을 특징으로 하는 방법.
  5. 제1 항에 있어서,
    상기 제1 부호율은 1/2인 것을 특징으로 하는 방법.
  6. 레이트-호환 비이진(Rate-Compatible nonbinary) LDPC(Low Density Parity Check) 코드를 지원하는 무선 단말은,
    무선 신호를 송신 및 수신하는 트랜시버(transceiver); 및
    상기 트랜시버와 결합하여 동작하는 프로세서를 포함하되,
    상기 프로세서는,
    복수의 제1 체크 노드(check node) 및 복수의 제1 변수 노드(variable node)를 포함하는 커넬 부분(kernel part)을 획득하도록 구현되되,
    상기 커넬 부분에는 미리 정해진 제1 부호율(code rate)이 적용되고, 그리고
    상기 커넬 부분에 포함된 상기 복수의 제1 변수 노드 각각의 정도(Degree)는 '2'로 설정되고, 그리고
    상기 제1 부호율에서 제2 부호율로의 변경이 요구(required)될 때, 상기 커넬 부분을 기반으로 상기 제2 부호율을 갖는 프로토그래프(protograph)를 생성하도록 구현되는 것을 특징으로 하는 무선 단말.
  7. 제6 항에 있어서,
    상기 프로세서는,
    상기 제2 부호율이 상기 제1 부호율보다 큰 값인 경우, 상기 커넬 부분에 포함된 상기 복수의 변수 노드에 대한 펑처링 동작을 수행하도록 더 구현되는 것을 특징으로 하는 무선 단말.
  8. 제6 항에 있어서,
    상기 프로세서는,
    상기 제2 부호율이 상기 제1 부호율보다 작은 값인 경우, 상기 커넬 부분에 누적 코드(accumulate code)를 연쇄(concatenation)시키도록 더 구현되되,
    상기 누적 코드는 복수의 제2 체크 노드 및 복수의 제2 변수 노드와 연관되고, 그리고
    상기 복수의 제2 체크 노드의 정도(Degree)는 '3'으로 설정되는 것을 특징으로 하는 무선 단말.
  9. 제6 항에 있어서,
    상기 프로세서는,
    상기 제2 부호율이 상기 제1 부호율보다 작은 값인 경우, 상기 커넬 부분에 적어도 하나의 제3 체크 노드 및 적어도 하나의 제3 변수 노드를 연쇄(concatenation)시키도록 더 구현되되,
    상기 적어도 하나의 제3 체크 노드가 반복 코드(repetition code)와 연관될 때, 상기 적어도 하나의 제3 체크 노드의 정도(Degree)는 '2'로 설정되고, 그리고
    상기 적어도 하나의 제3 체크 노드가 단일 패리티 체크 코드(single parity check code)와 연관될 때, 상기 적어도 하나의 제3 체크 노드의 정도(Degree)는 '3'으로 설정되는 것을 특징으로 하는 무선 단말.
  10. 제6 항에 있어서,
    상기 제1 부호율은 1/2인 것을 특징으로 하는 무선 단말.
PCT/KR2019/004805 2019-04-22 2019-04-22 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말 WO2020218629A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/004805 WO2020218629A1 (ko) 2019-04-22 2019-04-22 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말
US17/605,850 US11777524B2 (en) 2019-04-22 2019-04-22 Method for supporting rate-compatible non-binary LDPC code, and wireless terminal using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/004805 WO2020218629A1 (ko) 2019-04-22 2019-04-22 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말

Publications (1)

Publication Number Publication Date
WO2020218629A1 true WO2020218629A1 (ko) 2020-10-29

Family

ID=72940767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/004805 WO2020218629A1 (ko) 2019-04-22 2019-04-22 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말

Country Status (2)

Country Link
US (1) US11777524B2 (ko)
WO (1) WO2020218629A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110307756A1 (en) * 2010-06-15 2011-12-15 Nguyen Thuy V Rate-compatible protograph ldpc codes
US20120131409A1 (en) * 2007-05-23 2012-05-24 California Institute Of Technology Rate-compatible protograph ldpc code families with linear minimum distance
US20170317694A1 (en) * 2016-04-27 2017-11-02 National Tsing Hua University Encoding and decoding method of low-density parity-check code
US20190013827A1 (en) * 2017-05-12 2019-01-10 Qualcomm Incorporated Row orthogonality in ldpc rate compatible design
WO2019068053A1 (en) * 2017-09-29 2019-04-04 Cohere Technologies, Inc. ERROR CORRECTION WITHOUT RETURN CIRCUIT USING LOW DENSITY NON-BINARY PARITY CHECK CODES

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7895500B2 (en) * 2006-07-28 2011-02-22 Via Telecom Co., Ltd. Systems and methods for reduced complexity LDPC decoding
US10784901B2 (en) * 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11043966B2 (en) * 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) * 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
EP3649755B1 (en) * 2017-07-07 2023-09-20 QUALCOMM Incorporated Communication techniques applying low-density parity-check code base graph selection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120131409A1 (en) * 2007-05-23 2012-05-24 California Institute Of Technology Rate-compatible protograph ldpc code families with linear minimum distance
US20110307756A1 (en) * 2010-06-15 2011-12-15 Nguyen Thuy V Rate-compatible protograph ldpc codes
US20170317694A1 (en) * 2016-04-27 2017-11-02 National Tsing Hua University Encoding and decoding method of low-density parity-check code
US20190013827A1 (en) * 2017-05-12 2019-01-10 Qualcomm Incorporated Row orthogonality in ldpc rate compatible design
WO2019068053A1 (en) * 2017-09-29 2019-04-04 Cohere Technologies, Inc. ERROR CORRECTION WITHOUT RETURN CIRCUIT USING LOW DENSITY NON-BINARY PARITY CHECK CODES

Also Published As

Publication number Publication date
US20220224355A1 (en) 2022-07-14
US11777524B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
WO2018062660A1 (ko) Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
US7263651B2 (en) Method and apparatus for varying lengths of low density party check codewords
WO2010058994A2 (en) Channel-encoding/decoding apparatus and method using low-density parity-check codes
WO2014092502A1 (en) Encoding method and apparatus using crc code and polar
WO2017222259A1 (ko) 데이터 전송 방법 및 송신기
JP7471360B2 (ja) 情報処理方法、装置、および通信装置
EP2949046A1 (en) Method and system for encoding and decoding data using concatenated polar codes
WO2017217711A1 (ko) 폴라 코드를 위한 데이터 재송신 방법 및 이를 위한 장치
WO2009110722A2 (en) Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
WO2018143743A1 (ko) 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치
WO2010151043A2 (en) Methods and apparatus to encode bandwidth request message
WO2020226304A1 (en) Apparatus and method for decoding of low-density parity check codes in wireless communication system
CN109644006B (zh) 编码数据和解码数据的装置及方法
WO2018128435A2 (ko) 다중 ldpc 코드에서 ldpc 베이스 코드를 선택하는 방법 및 이를 위한 장치
US20100241934A1 (en) Radio communication apparatus and error detecting encoding method
WO2018079987A1 (ko) Ldpc 코드의 운송블록 분할 방법 및 이를 위한 장치
US7937642B2 (en) Apparatus and method for receiving signal in a communication system
WO2018164297A1 (ko) Ldpc 코드의 계층적 복호화 방법 및 이를 위한 장치
US11463108B2 (en) Information processing method and communications apparatus
WO2013015548A2 (ko) Ldpc 부호화, 복호화 방법 및 그 방법을 이용하는 장치
WO2018084617A1 (ko) Ldpc 코드의 운송블록 분할 방법 및 이를 위한 장치
WO2020218629A1 (ko) 레이트-호환 비이진 ldpc 코드를 지원하기 위한 방법 및 이를 이용한 무선 단말
WO2018226019A1 (ko) 행-직교 구조를 이용한 ldpc 코드 전송 방법 및 이를 위한 장치
WO2019004581A1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19925584

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19925584

Country of ref document: EP

Kind code of ref document: A1