WO2020217402A1 - 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法 - Google Patents

時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法 Download PDF

Info

Publication number
WO2020217402A1
WO2020217402A1 PCT/JP2019/017706 JP2019017706W WO2020217402A1 WO 2020217402 A1 WO2020217402 A1 WO 2020217402A1 JP 2019017706 W JP2019017706 W JP 2019017706W WO 2020217402 A1 WO2020217402 A1 WO 2020217402A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
slave
calculation unit
slave device
time lag
Prior art date
Application number
PCT/JP2019/017706
Other languages
English (en)
French (fr)
Inventor
太一 坂上
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/017706 priority Critical patent/WO2020217402A1/ja
Priority to TW108137023A priority patent/TW202041999A/zh
Publication of WO2020217402A1 publication Critical patent/WO2020217402A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Abstract

性能計算装置(100)は、マスタの有する時刻と、各スレーブ装置の有する時刻との時刻ずれの発生確率分布を表す正規分布について、指定された指定スレーブの正規分布における標準偏差を、先頭スレーブ装置から指定スレーブ装置までの各スレーブ装置の性能値と、先頭スレーブ装置から指定スレーブ装置までのスレーブの台数とに基づいて計算する第1標準偏差計算部(211)と、正規分布における平均値を、性能値と台数に基づいて計算する第1平均値計算部(212)と、マスタスレーブシステムで行われる通信試行回数と台数に基づいて、指定スレーブ装置で時刻ずれの最大値が発生する確率を計算する第1発生確率計算部(213)と、標準偏差と平均値と発生確率とを確率密度関数の逆関数に適用し、逆関数から指定スレーブ装置で発生する時刻ずれの最大値を計算する第1逆関数計算部(224)とを備える。

Description

時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法
 本特許は、時刻同期プロトコルを実施する通信システムおよび通信装置における同期性能の見積り方法およびプログラムに関する。
 複数のノードからなるマスタスレーブシステムにおいて、各ノードの時刻を同期させる、IEEE802.1ASのような時刻同期技術の規格がある。
 時刻同期プロトコルにおける同期性能の計算方法が非特許文献1に開示されている。IEEE802.1ASのような時刻同期技術では、グランドマスタが、時刻の基準となる時刻配信フレームを周期的に送信し、スレーブ装置では、この時刻配信フレームを受信する。時刻配信フレームは、Syncフレームとも呼ばれる。
 非特許文献1では、IEEE802.1ASの同期性能の計算方法の詳細が開示されている。非特許文献1では、IEEE802.1AS規格上で規定しているPHYチップ及びASICなどのクロックの載せ替えによるジッタ及びクロックの周波数偏差の最悪値を積み上げた値が、同期性能として計算される。
 このため、非特許文献1の同期性能は、実際に観測される同期性能またはシミュレーションの結果と、乖離がある。この乖離は、クロックの乗せ換えによるジッタまたは周波数偏差など、同期性能を劣化させる要因が、各ノードの最悪値を単純にノード数分足し合わせた合計値を同期性能として見積もっても、実際にその同期性能が再現する可能性が極めて低いことに原因がある。
 同期性能における計算値と実測値との乖離により、IEEE802.1ASを適用したネットワークシステムにおいて、同期性能の要求仕様を満たすための設定パラメータやトポロジを正確に決定することができない。
 まず、PHYチップなどのクロックの載せ替えによるジッタの最悪値を考える。
 例えば、PHYチップのクロックの乗せ換えによるジッタを1台あたり±8ns以内とした場合、このクロックの乗せ換えによってスレーブN台ライン接続したときの同期性能は8×Nnsというような方法で見積もっていた。
 しかし、PHYチップのクロックの乗せ換えによるジッタはランダムに発生するものであり、単純にN台先の同期性能がN×8nsとなる確率は極めて低い。
 仮に8nsの7~8nsのジッタが発生する確率を1/8とした場合、N台先のスレーブの同期性能がN×8nsとなる確率は(1/8)^Nとなる。
 仮に100台先の同期性能が100×8=800nsとなる確率は1/8^100=4.9×10-91となる。
 すなわち、1/4.9×10-91=2.0×1090回に1回しか起こりえないジッタである。
 しかし、これは現実的な稼働年数と稼働台数で起こり得る確率ではない。
 具体的にはIEEE802.1ASの時刻配信フレームの送信周期のデフォルト値である125ms周期で時刻同期が発生する。このとき100台のスレーブが稼働しているとして、2.0×1090回の通信を行うのに何年かかるかを計算すると以下のようである。
 1/125ms×100台×稼働年数=2.0×1090より、稼働時間=3.2×1086[秒]=1.0×1079年であり、現実的な稼働時間で起こり得ないことが分かる。
 よって、既存技術の見積りでは、同期性能が極端に悲観的な値で見積もられている。
 同様に水晶発振器のクロック周波数偏差については、1装置当たり、周波数変化があるとしても1装置あたり、0.1ppmの偏差が最大というように見積もっており、この偏差誤差のワースト値がネットワークに接続されたスレーブ台数分累積すると想定している。
 N台のスレーブを接続している場合は、0.1×(N-1)[ppm]分の誤差が最大であり、スレーブの1台当たりの中継遅延時間1msとすると誤差N台先のスレーブの中継遅延時間は1×(N-1)[ms]である。
 よって、周波数変化を考慮しても誤差は、0.1[ppm]×(N-1)×1[ms]以下というような、ワースト値の積み上げを計算している。
N=100台としたときの同期性能は、0.1ppm×99×1[ms]=0.98[us]というように計算される。
 しかし、偏差の誤差要因は、クロック周波数偏差の測定時のフレーム送受信によるジッタ及び水晶発振器等の周波数変化率の影響で発生する。よって単純に0.1ppmをワースト値と固定しても、それが装置数N台分、単純に累積するとは限らない。
ジッタ要因については、前記の通り、装置数分ジッタの最悪値が単純に累積するわけではない。
 また、水晶発振器の周波数変化についても、クロック周波数変化は時間を変数とする関数で表せるので、偏差による時刻ずれは周波数変化率の時間積分と考えられる。
 すなわち、水晶発振器の周波数変化が単調増加の場合は、クロック周波数変化による時刻ずれは時間の2乗のオーダーとなる。
 よってミリ秒オーダーの時間を考えると、影響が十分小さくなると考えられる。
 例えば周波数変化率が時間に対し単調増加で0.1ppm/sとすると、上記の計算は0.1ppm/s×{(N-1)×1ms}×{(N-1)×1ms}=9.8×10-4usとしたほうが正しく計算できると考えられる。
 前者との時刻ずれのオーダーを比較すると1×10小さいオーダーである。
 このようにワースト値を積み上げるだけでは、同期性能が悲観的な見積もりになることが分かる。このように、従来技術の見積もりが悲観的過ぎると考えられる。
 上記のように同期性能の見積もり値が悲観的過ぎると、スレーブの接続台数及び同期フレームの送信周期などのパラメータを必要以上にマージンを持たせて設計することになり、マスタ及びスレーブはオーバースペックとなる。
 この発明は、マスタスレーブシステムについて、現実的に起こり得る同期性能を見積もる性能計算装置の提供を目的とする。
この発明の時刻ずれ計算装置は、
 直列接続された複数のスレーブ装置のうちの直列接続の先頭スレーブ装置がマスタ装置に接続されたマスタスレーブシステムの前記マスタ装置の有する時刻と、前記複数のスレーブ装置の各スレーブ装置の有する時刻との時刻ずれの発生確率の分布を表す正規分布について、前記複数のスレーブ装置のうち指定された指定スレーブ装置の前記正規分布における標準偏差を、前記先頭スレーブ装置から前記指定スレーブ装置までの各スレーブ装置の性能値と、前記先頭スレーブ装置から前記指定スレーブ装置まで前記スレーブ装置の台数とに基づいて計算する標準偏差計算部と、
 前記正規分布における平均値を前記性能値と、前記台数とに基づいて計算する平均値計算部と、
 前記マスタスレーブシステムで行われる通信試行回数と、前記台数とに基づいて、前記指定スレーブ装置で前記時刻ずれの最大値が発生する発生確率を計算する確率計算部と、
 前記標準偏差と前記平均値と前記発生確率とを、前記正規分布における確率密度関数の逆関数に適用し、前記逆関数から前記最大値を計算する時刻ずれ計算部と
を備える。
 本発明によれば、マスタスレーブシステムについて、現実的に起こり得る同期性能を見積もる装置を提供できる。
実施の形態1の図で、マスタスレーブシステム50を示す図。 実施の形態1の図で、マスタスレーブシステム50における同期性能を説明する図。 実施の形態1の図で、IEEE802.1AS[2]に定義されている時刻同期の手順を示す図。 実施の形態1の図で、性能計算装置100がハードウェアである電子回路で実現される構成を示す図。 実施の形態1の図で、性能計算装置100の機能ブロックと、性能計算装置100へ入力される複数の入力データを示す図。 実施の形態1の図で、第1誤差計算部201の機能構成を示す図。 実施の形態1の図で、第2誤差計算部202の機能構成を示す図。 実施の形態1の図で、第1時刻ずれ計算部210、第2時刻ずれ計算部220,第3時刻ずれ計算部230及び第4時刻ずれ計算部240を示す図。 実施の形態1の図で、性能計算装置100がスフとウェアで実施される際の性能計算装置100のハードウェア構成を示す図。 実施の形態1の図で、ネットワークで累積する、PHYチップ及びAISCのジッタの確率分布を示す図。 実施の形態1の図で、時刻同期のシーケンスを示す図。 実施の形態1の図で、性能計算装置100の動作概要を示すフローチャート。 実施の形態1の図で、性能計算装置100の動作概要を示すフローチャート。 実施の形態1の図で、性能計算装置100の動作概要を示すフローチャート。 実施の形態1の図で、性能計算装置100の変形例を示す図。
(1)以下、本発明の実施の形態について、図を用いて説明する。なお、各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。
(2)グランドマスタ装置はマスタMと、スレーブ装置はスレーブSと表記する。
複数のスレーブを区別する場合、スレーブS1,S2のように表記する。
(3)以下の実施の形態における水晶発振器は、ASICの有する水晶発振器である。
(4)以下の実施の形態における周波数変化及び周波数偏差は、ASICの有する水晶発振器の周波数に関する。
(5)IEEE802.1ASのような時刻同期技術では、グランドマスタが、時刻の基準となる時刻配信フレームを周期的に送信する。スレーブ装置は、時刻配信フレームを受信して時刻同期を行う。以下に説明する実施の形態1のマスタスレーブシステム50は、IEEE802.1ASに準ずる。マスタMは時刻配信フレームを送信し、各スレーブSは、時刻配信フレームを受信して時刻同期を行う。マスタMはIEEE802.1ASにおけるグランドマスタに相当する。以下では時刻配信フレームをSyncフレームと表記する。
(6)以下でインタフェースをIFと表記している。
 実施の形態1.
 図1から図15を参照して、実施の形態1の性能計算装置100を説明する。
性能計算装置100は時刻ずれ計算装置である。
 図1は、性能計算装置100が同期性能を計算する対象になるマスタスレーブシステム50を示す。マスタスレーブシステム50は、直列接続された複数のスレーブSのうちの直列接続の先頭スレーブSが、マスタMに接続されている。図1では、3台のスレーブSが接続されているが例示あり、スレーブSの接続数は問わない。スレーブS1は、PHYチップ21及びASIC31を有する。PHYチップ21はASIC31の入力IF及び出力IFの機能を有する。PHYチップ21及びASIC31によって、後述のジッタ累積値が発生する。スレーブS1についての説明はスレーブS2、S3にも当てはまる。
(指定スレーブ)
 以下では指定スレーブSの用語が登場する。指定スレーブSとは、同期性能の計算対象となるスレーブSである。図1においてスレーブS2が指定スレーブSであれば、性能計算装置100は、スレーブS2までのジッタの累積値及びスレーブS2の自走期間で生じる時刻誤差を計算する。
(同期性能)
 図2は、マスタスレーブシステム50における同期性能を説明する図である。スレーブSは、Syncフレームに格納されたSyncフレーム送信時刻のタイムスタンプを基準に、マスタMと同期する。一般に同期性能は、図2のように、マスタMとスレーブSとの時刻差として定義されることが多い。実施形態1でも同期性能は、マスタMとスレーブSの時刻差と定義する。図2では、マスタMの有する時刻に対してスレーブSの時刻が1秒遅れている状態を示す。
 図3は、IEEE802.1AS[2]に定義されている時刻同期の手順を示す。範囲81において、隣接する装置間の伝搬遅延時間が計測される。範囲82において、隣接する装置間の時刻の進みであるクロック比が計測される。範囲83において、マスタMがSyncフレームを送信する。スレーブSは、範囲81、範囲82における手順で取得した情報を用いて時刻補正を実施する。範囲81は、PdelayReqと、PdelayRespの往復時間である。範囲81は、スレーブSがフレームの伝搬遅延時間を計測する期間である。範囲82は、クロック周波数偏差の測定期間である。スレーブSは、PdelayRespをN周期ぶん受信したときの、となりの局との時刻の進みの差を計測する。範囲83は、時刻補正のための範囲である。Syncフレームの送受信時刻をもとに、スレーブSが、伝搬遅延計測時間、クロック偏差を用いて、マスタMの時刻を推定し、時刻カウンタを補正する。
 性能計算装置100は、マスタスレーブシステム50について、マスタMと、複数のスレーブSのうち指定されたレーブSとの、時刻ずれを計算する。
 図4は、性能計算装置100がハードウェアとして実現される際の構成を示す。図4では、性能計算装置100は電子回路で実現される。図4ではマイクロコンピュータ300が、入力IF301、CPU302、ROM303、RAM304及び出力IF305を有する。性能計算装置100は、マイクロコンピュータ300、通信制御装置400と内部バスで接続されている。通信制御装置400は、ネットワークポート501、ネットワークポート502及びシステムクロック503と接続している。通信制御装置400は、ネットワークIF401,402を持つ。
 図5は、性能計算装置100の機能ブロックと、性能計算装置100へ入力される複数の入力データを示す。
 図5に示すように、性能計算装置100には、入力データとして、スレーブ接続台数1、Syncフレームの送信周期2、クロック周波数偏差の測定周期3、隣接する装置間の伝搬遅延時間5、1装置あたりの中継遅延時間6、水晶発振器のクロック周波数変化率7、PHYチップ及びASICのジッタ8、稼働時間9及び伝搬遅延計測の実施周期11が、入力される。これらの入力データについては、後述する。
 図6は、第1誤差計算部201の機能構成を示す。
 図7は、第2誤差計算部202の機能構成を示す。
 図8は、第1時刻ずれ計算部210、第2時刻ずれ計算部220,第3時刻ずれ計算部230及び第4時刻ずれ計算部240を一つの図に示している。図8には、第1時刻ずれ計算部210、第2時刻ずれ計算部220、第3時刻ずれ計算部230,第4時刻ずれ計算部240及び入力データであるクロック周波数偏差の測定周期3を記載している。
 図5に示すように、性能計算装置100は、第1誤差計算部201、第2誤差計算部202及び加算部203を備えている。第1誤差計算部201は、第1時刻ずれ計算部210、第2時刻ずれ計算部220及び第1内部加算部250を備えている。第2誤差計算部202は、第3時刻ずれ計算部230、第4時刻ずれ計算部240及び第2内部加算部260を備えている。
(第1誤差計算部201、第2誤差計算部202)
 第1誤差計算部201は、スレーブSによる伝搬遅延計測時と、Syncフレーム受信時とのジッタによる誤差を計算する。ここでの誤差とは、マスタMと、対象となる指定スレーブSとの時刻ずれ、つまり、マスタMと指定スレーブSとの時刻差である。第2誤差計算部202は、指定スレーブSの自走期間で生じる誤差を計算する。
ここでの誤差は第1誤差計算部201の誤差と同じ意味である。
(第1時刻ずれ計算部210、第2時刻ずれ計算部220、第1内部加算部250)
 第1時刻ずれ計算部210は、Syncフレーム受信時のジッタの最大値を計算する。第2時刻ずれ計算部220は、伝搬遅延計測時のジッタの最大値を計算する。第1内部加算部250は、第1時刻ずれ計算部210の出力値に、第2時刻ずれ計算部220の出力値を加算する。第1時刻ずれ計算部210、第2時刻ずれ計算部220及び第1内部加算部250の動作は後述する。
(第3時刻ずれ計算部230、第4時刻ずれ計算部240、第2内部加算部260)
 第3時刻ずれ計算部230は、指定スレーブSの自走期間中のクロック周波数偏差による時刻ずれを計算する。第4時刻ずれ計算部240は、指定スレーブSの自走期間中のクロック周波数変化による時刻ずれを計算する。ここで第3時刻ずれ計算部230及び第4時刻ずれ計算部240における時刻ずれは、マスタMと、対象となる指定スレーブSとの時刻ずれを意味する。第2内部加算部260は、第3時刻ずれ計算部230の出力値に、第4時刻ずれ計算部240の出力値を加算する。
(第1時刻ずれ計算部210から第4時刻ずれ計算部240の構成)
(1)第1時刻ずれ計算部210は、第1標準偏差計算部211、第1平均値計算部212、第1発生確率計算部213及び第1逆関数計算部214を備えている。
(2)第2時刻ずれ計算部220は、第2標準偏差計算部221、第2平均値計算部222、第2発生確率計算部223及び第2逆関数計算部224を備えている。
(3)第3時刻ずれ計算部230は、第3標準偏差計算部231、第3平均値計算部232、第3発生確率計算部233、第3逆関数計算部234及び調整部235を備えている。
(4)第4時刻ずれ計算部240は、自走期間計算部241及び積分計算部243を備えている。
(5)第1時刻ずれ計算部210から第4時刻ずれ計算部240の動作は、後述する。
 第1標準偏差計算部211、第2標準偏差計算部221及び第3標準偏差計算部231は、標準偏差計算部を構成する。標準偏差計算部は、マスタスレーブシステムマスタM有する時刻と、複数のスレーブSの各スレーブSの有する時刻との時刻ずれの発生確率の分布を表す正規分布N(σ、μ)について、標準偏差を計算する。具体的には標準偏差計算部は、複数のスレーブ装置のうち指定された指定スレーブSの正規分布における標準偏差を、先頭スレーブSから指定スレーブSまでの各スレーブSの性能値と、先頭スレーブ装置から指定スレーブSまでのスレーブ台数とに基づいて計算する。
 第1平均値計算部212、第2平均値計算部222及び第3平均値計算部232は、平均値計算部を構成する。平均値計算部は、正規分布Nにおける平均値を、指定スレーブSまでの各スレーブSの性能値と、先頭スレーブ装置から指定スレーブSまでのスレーブ台数とに基づいて計算する。
 第1発生確率計算部213、第2発生確率計算部223及び第3発生確率計算部233は、確率計算部を構成する。確率計算部は、マスタスレーブシステムで行われる通信試行回数と、先頭スレーブ装置から指定スレーブSまでのスレーブ台数とに基づいて、指定スレーブSで時刻ずれの最大値が発生する発生確率を計算する。
 第1逆関数計算部214、第2逆関数計算部224及び第3逆関数計算部234は、時刻ずれ計算部を構成する。時刻ずれ計算部は、標準偏差計算部の計算した標準偏差σと、平均値計算部が計算した平均値と確率計算部が計算した発生確率とを、確率密度関数の逆関数に適用し、逆関数から時刻ずれの最大値を計算する。
***構成の説明***
 図9は、性能計算装置100のハードウェア構成を示す。図9では性能計算装置100がソフトウェアで実現される構成を示す。図9を参照して性能計算装置100のハードウェア構成を説明する。
 性能計算装置100は、コンピュータである。性能計算装置100は、プロセッサ610を備える。性能計算装置100は、プロセッサ610の他に、主記憶装置620、補助記憶装置630、入力IF640、出力IF650及び通信IF660といった、他のハードウェアを備える。プロセッサ610は、信号線670を介して、他のハードウェアと接続され、他のハードウェアを制御する。
 性能計算装置100は、機能要素として、第1誤差計算部201、第2誤差計算部202及び加算部203により実現される。
 プロセッサ610は、一つのプログラムである性能計算プログラム101を実行する装置である。性能計算プログラム101は、第1誤差計算部201、第2誤差計算部202及び加算部203の機能を実現する単一のプログラムである。プロセッサ610は、演算処理を行うIC(Integrated Circuit)である。
プロセッサ610の具体例は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、GPU(Graphics Processing Unit)である。
 主記憶装置620は記憶装置である。主記憶装置620の具体例は、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)である。主記憶装置620は、プロセッサ610の演算結果を保持する。
 補助記憶装置630は、データを不揮発的に保管する記憶装置である。補助記憶装置630の具体例は、HDD(Hard Disk Drive)である。また、補助記憶装置630は、SD(登録商標)(Secure Digital)メモリカード、NANDフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ(登録商標)ディスク、DVD(Digital Versatile Disk)といった可搬記録媒体であってもよい。
 入力IF640は、各装置からデータが入力されるポートである。出力IF650は、各種機器が接続され、各種機器にプロセッサ610によりデータが出力されるポートである。通信IF660はプロセッサが他の装置と通信するための通信ポートである。
 プロセッサ610は補助記憶装置630から性能計算プログラム101を主記憶装置620にロードし、主記憶装置620から性能計算プログラム101を読み込み実行する。主記憶装置620には、性能計算プログラム101だけでなく、OS(Operating System)も記憶されている。プロセッサ610は、OSを実行しながら、性能計算プログラム101を実行する。性能計算装置100は、プロセッサ610を代替する複数のプロセッサを備えていてもよい。これら複数のプロセッサは、性能計算プログラム101の実行を分担する。それぞれのプロセッサは、プロセッサ610と同じように、性能計算プログラム101を実行する装置である。
性能計算プログラム101により利用、処理または出力されるデータ、情報、信号値及び変数値は、主記憶装置620、補助記憶装置630、または、プロセッサ610内のレジスタあるいはキャッシュメモリに記憶される。
 性能計算プログラム101は、第1誤差計算部201、第2誤差計算部202及び加算部203の「部」を「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程をコンピュータに実行させるプログラムである。
 また、性能計算方法は、コンピュータである性能計算装置100が性能計算プログラム101を実行することにより行われる方法である。性能計算プログラム101は、コンピュータ読み取り可能な記録媒体に格納されて提供されてもよいし、プログラムプロダクトとして提供されてもよい。なお、性能計算プログラム101は時刻ずれ計算プログラムであり、性能計算方法は時刻ずれ計算方法である。
 図4では性能計算装置100の機能がハードウェアである電子回路で実現されたが、プロセッサ610と電子回路の各々は、プロセッシングサーキットリとも呼ばれる。性能計算装置100では第1誤差計算部201、第2誤差計算部202及び加算部203の機能が、プロセッシングサーキットリにより実現される。
 性能計算装置100は、図5に示す複数のパラメータを入力データとして入力し、マスタスレーブシステム50にける同期性能を計算する。性能計算装置100が計算する同期性能とは、マスタMと指定スレーブSとの時刻ずれである。
(入力データ)
 以下に、性能計算装置100に入力される複数の入力データを説明する。同期性能の計算では、以下のパラメータが入力データとして性能計算装置100に入力される。
(1)スレーブの接続台数1:
 スレーブ接続台数1は、マスタMの側から数えて、指定スレーブSまでのスレーブSの台数である。
(2)Syncフレームの送信周期2:
 Syncフレームの送信周期2は、マスタMがSyncフレームを送信する周期である。IEEE802.1ASでは、Syncフレームの送信周期である。
(3)クロック周波数偏差の測定周期3:
 クロック周波数偏差の測定周期3は、クロックの進みの比率を計算するための周期である。IEEE802.1ASにおいては、このクロックの進みの比率は、RateRatioに相当する。クロック周波数偏差の測定周期3は、IEEE802.1ASにおいて、PdelayReqフレームの送信周期の整数倍に相当する。
(4)隣接する装置間の伝搬遅延時間5:
隣接する装置間の伝搬遅延時間5は、隣接する装置間でのフレームの伝搬遅延時間である。
(5)1装置あたりの中継遅延時間6:
 1装置あたりの中継遅延時間6は、スレーブSがSyncフレームを受信してから、隣のスレーブSi+1にSyncフレームを送信するまでの1装置であるスレーブSあたりの時間である。
(6)水晶発振器のクロック周波数変化率7:
 水晶発振器のクロック周波数変化率7は、水晶発振器の動作クロック周波数の時間変化率である。言い換えれば、水晶発振器のクロック周波数変化率7は、周波数のドリフトである。
(7)PHYチップ及びASICのジッタ8:
 PHYチップ及びASICのジッタ8は、送信時のPHYチップ、受信時のPHYチップ、通信ASICの間のクロックの載せ換えで生じるジッタおよびクロックそのものの立ち上がりタイミングの揺らぎを示す。PHYチップ及びASICのジッタ8は、PHYチップ及びAISCのデータシートに開示されている値、またはPHYチップ及びASICの実測値を使用することができる。その他の方法として、PHYチップ及びASICのジッタ8は、水晶発振器の基準クロック周波数から導出してもよい。
(8)稼働時間9:
 稼働時間9は、マスタスレーブシステム50の接続しているネットワークが稼働している時間である。
(9)伝搬遅延計測の実施周期11:
 伝搬遅延計測の実施周期11は、伝搬遅延計測の要求フレームを送信する周期である。伝搬遅延計測の実施周期11は、IEEE802.1ASでは、Pdelay_Req送信周期に相当する。
***動作の説明***
 以下に性能計算装置100の動作を説明する。性能計算装置100の動作手順は、性能計算方法に相当する。性能計算装置100の動作を実現するプログラムは、性能計算プログラム101に相当する。
(第1誤差計算部201の動作)
 第1誤差計算部201の動作を説明する。すなわち、第1誤差計算部201の備えている、第1時刻ずれ計算部210、第2時刻ずれ計算部220及び第1内部加算部250の動作を説明する。第1誤差計算部201は、伝搬遅延計測時とSyncフレーム送受信時とのジッタによる時刻ずれを計算する。図6を参照して、第1誤差計算部201の動作を説明する。第1誤差計算部201は、以下のパラメータを入力し、伝搬遅延計測時とSyncフレーム送受信時のジッタによる時刻ずれを計算する。第1時刻ずれ計算部210が、Syncフレーム送受信時のジッタによる時刻ずれを計算し、第2時刻ずれ計算部220が、伝搬遅延計測時のジッタによる時刻ずれを計算する。入力データは、スレーブ接続台数1、Syncフレームの送信周期2、PHYチップ及びASICのジッタ8、稼働時間9及び伝搬遅延計測の実施周期11の5種類である。
 まず、第1時刻ずれ計算部210による、Sync受信時のジッタの最大値の計算方法を説明する。第1標準偏差計算部211には、スレーブ接続台数1とPHYチップ及びASICのジッタ8が入力される。第1平均値計算部212には、スレーブ接続台数1とPHYチップ及びASICのジッタ8が入力される。第1発生確率計算部213には、Syncフレームの送信周期2と稼働時間9が入力される。
 第1誤差計算部201は、後述のように確率密度逆関数f-1(y;σ、μ)を用いて、Syncフレーム送受信のジッタによる誤差要因の累積値を計算する。
(第1時刻ずれ計算部210の動作)
 まず、第1発生確率計算部213による発生確率の計算方法を説明する。第1発生確率計算部213は、Syncフレームの送信周期2、稼働時間9から、稼働時間に対して最も大きなジッタが発生する確率を計算する。具体的には、第1発生確率計算部213は以下のように確率を計算する。性能計算装置100の第1時刻ずれ計算部210、第2時刻ずれ計算部220及び第3時刻ずれ計算部230では、ジッタの累積値の確率分布が正規分布N(σ,μ)に従うと仮定している。
 図6の第1時刻ずれ計算部210では、第1標準偏差計算部211が、標準偏差σを計算し、第1平均値計算部212が、平均値μを計算し、第1発生確率計算部213が、ジッタの累積値のうち最も大きなジッタ累積値が発生する確率Pを計算する。第1逆関数計算部214が、確率=P、標準偏差σ及び平均値μを、確率密度逆関数f-1(y;σ,μ)へ入力する。
確率密度逆関数f-1は以下の式である。
x=f-1(y;σ,μ
ここでy=Pであり、xはyに対応するジッタ累積値である。
つまりxはジッタ累積値の最大値である。
このように、第1時刻ずれ計算部210は、Syncフレーム送受信時のジッタ累積値xの最大値を計算する。伝搬遅延計測値のジッタ累積値の最大値も、Syncフレーム送受信時のジッタ累積値xの最大値の計算方法と同様である。この時刻ずれの計算方法の考え方を図10を用いて説明する。
 図10は、ネットワークで累積する、PHYチップ及びAISCのジッタの確率分布を示す。σtotal以上の大きさのジッタ累積値の発生確率は、図10の部分701の面積で表せる。したがって、σtotal以内の大きさのジッタが発生する確率は図10の部分702の面積で表せる。性能計算装置100の使用する確率密度逆関数f-1は、ジッタ累積値の最大値の発生確率P、正規分布Nの標準偏差σ、正規分布Nの平均μを入力することで、ジッタ累積値Xが求まる関数である。ここで発生確率Pはジッタ累積値の最大値の発生確率であるので、確率密度逆関数f-1から求まるジッタ累積値xは、ジッタ累積値の最大値である。
(A)第1発生確率計算部213ジッタ累積値の発生確率Pの計算方法:
 第1発生確率計算部213が行う、ジッタ累積値の最大値が発生する発生確率Pの計算方法を説明する。第1発生確率計算部213が計算するべきジッタ累積値の最大値とは、稼働時間9において発生するジッタ累積値の最大値である。ジッタ累積値は、SyncフレームがマスタMから送信された場合、マスタスレーブシステム50において1回発生する。よって、稼働時間9において最大のジッタ累積値xが発生するのは、稼働時間9内で実施された通信試行回数のうちの1回である。したがって、稼働時間9内で最大値のジッタ累積値が発生する確率Pは、
=1回÷[稼働時間9内で実施される通信試行回数N1]
と表せる。
ここで、
稼働時間9内で実施される通信試行回数N1は、
の通信試行回数N1=N*[稼働時間9÷Syncフレームの送信周期2]
である。Nは、スレーブ接続台数1である。なお式における*は乗算を示す。
ここでの通信試行回数N1は、稼働時間9内に送信されるSyncフレームの送信回数にNを乗じた値である。
 時刻同期の通信はIEEE802.1ASで定義されている通り、周期的に実施されるので、稼働時間が決定されれば、通信試行回数N1は上記のように求めることができる。
 よって、第1発生確率計算部213は、スレーブ接続台数1、稼働時間9、Syncフレームの送信周期2とから、Syncフレームの通信試行回数N1を求め、N1の逆数を確率Pとして計算する。
(B)第1標準偏差計算部211によるジッタ累積値の標準偏差σ
 第1標準偏差計算部211による、ジッタ累積値の標準偏差σの計算方法を説明する。ジッタ累積値の標準偏差σは、スレーブSのデータシートもしくは仕様から求めることができる。N台のスレーブにおいてジッタ1回が独立した事象として発生するときの分布は、-T~+T[ns]の一様分布と見なす。例えば、PHYチップのクロック周波数が125MHzの場合、1クロックは、1/125MHzより8nsである。送信側の装置のPHYチップと受信側の装置のPHYチップのクロックの乗せ換えを最大±1クロックとすると、ジッタは-8ns~+8nsの一様分布と見なすことができる。スレーブ1台におけるジッタ1回は独立事象であるが、これらのジッタがスレーブ数N台ネットワークで累積する場合、ジッタの累積値は、中心極限定理より正規分布と見なすことがでる。このとき、一様分布の分散偏差は、(2T)/12により、N台についてネットワークで累積したジッタ累積値の分散σ は、(2T)/12×Nである。よって、標準偏差σは((2T)/12×N)1/2である。第1標準偏差計算部211は、標準偏差σを、スレーブ接続台数1及びPHYチップ及びASICのジッタ8をもとに計算する。
(C)第1平均値計算部212によるジッタの分布の平均
 第1平均値計算部212による、ジッタ累積値の平均μの計算方法を説明する。
 独立事象で発生するジッタを-T~+Tの一様分布と見なす場合、平均μは、
μ=0
である。第1平均値計算部212は、μ=0と計算する。
 (第2時刻ずれ計算部220の動作)
 第1時刻ずれ計算部210と同様に、第2時刻ずれ計算部220は、確率密度逆関数を用いて、誤差要因として、伝搬遅延計測時のジッタ累積値を計算する。第2時刻ずれ計算部220の動作が第1時刻ずれ計算部210と異なるのは、第2発生確率計算部223による、発生確率Pの計算方法だけである。以下に、第2発生確率計算部223による、発生確率Pの計算方法を説明する。図6に示すように、第2発生確率計算部223の入力は、伝搬遅延計測の実施周期11、稼働時間9及びスレーブ接続台数1である。
=1回÷[稼働時間9内で実施される通信試行回数]
と表せる。
ここでの通信試行回数は、伝搬遅延計測の実施周期11である。
伝搬遅延計測の実施周期11は、IEEE802.1ASでは、Pdelay_Req送信周期に相当する。
稼働時間9内で実施される通信試行回数N2は、
N2=N*[稼働時間9÷[Pdelay_Req送信周期]]
で計算できる。ここでNは、スレーブ接続台数1である。
よって、
=1÷N2
である。
なお、標準偏差σ及び平均μは、第1時刻ずれ計算部210が用いた値と同一である。
 第2逆関数計算部224は、第1逆関数計算部214と同様に、確率P、標準偏差σ及び平均μが入力される。第2逆関数計算部224は、これらの入力データを確率密度逆関数f-1(y;σ,μ)へ入力することで、伝搬遅延計測時のジッタ累積値の最大値を計算する。
 (第1内部加算部250の動作)
 図5、図6に示すように、第1内部加算部250は、第1時刻ずれ計算部210の出力値に、第2時刻ずれ計算部220の出力値を加算し、加算結果を加算部203へ出力する。
 次に、第2誤差計算部202の動作を説明する。すなわち、第2誤差計算部202の備えている、第3時刻ずれ計算部230、第4時刻ずれ計算部240及び第2内部加算部260の動作を説明する。
(第2誤差計算部202の動作)
 第2誤差計算部202は、スレーブ自走期間中のクロック周波数変化による時刻ずれを計算する。図7を参照して、第2誤差計算部202の動作を説明する。第2誤差計算部202は、以下のパラメータを入力し、第3時刻ずれ計算部230がスレーブ自走期間中のクロック周波数偏差による時刻ずれを計算し、第4時刻ずれ計算部240がスレーブ自走期間中のクロック周波数変化による時刻ずれを計算する。第2誤差計算部202の入力データは、スレーブ接続台数1、Syncフレームの送信周期2、クロック周波数偏差の測定周期3、隣接する装置間の伝搬遅延時間5、1装置あたりの中継遅延時間6、水晶発振器のクロック周波数変化率7、PHYチップ及びASICのジッタ8及び稼働時間9である。
 (第3時刻ずれ計算部230の動作)
 まず、第3時刻ずれ計算部230による、ジッタ累積の最大値の計算方法を説明する。第3標準偏差計算部231の動作は、第1標準偏差計算部211と同じである。第3標準偏差計算部231の入力データは、第1標準偏差計算部211と同じである。第3平均値計算部232の動作は、第1平均値計算部212と同じである。第3平均値計算部232の入力データは、第1平均値計算部212と同じである。
 第3発生確率計算部233は、スレーブ接続台数1とクロック周波数偏差の測定周期3と稼働時間9から、ジッタ累積値の発生確率Pを計算する。
 P=1回÷[稼働時間9内で実施される通信試行回数]
と表せる。ここでの通信試行回数は、クロック周波数偏差の測定周期3である。クロック周波数偏差の測定周期3は、IEEE802.1ASにおいて、PdelayReqフレームの送信周期の整数倍に相当する。
N3=N*[稼働時間9÷[Pdelay_Req送信周期の整数倍]]
である。Nはスレーブ接続台数1である。また、整数倍の値はマスタスレーブシステム50で決まっている。
よって、P=1÷N3
計算できる。
第3発生確率計算部233は、
=1÷N3
を計算する。
 第3逆関数計算部234は、第1逆関数計算部214と同様に、確率P、標準偏差σ及び平均μが入力される。第3逆関数計算部234は、これらの入力データを確率密度逆関数f-1(y;σ,μ)へ入力することで、ジッタ累積値の最大値を計算する。
 なお、第3逆関数計算部234は計算結果を調整部235へ入力する。調整部235は、クロック周波数偏差の測定周期3と、第3逆関数計算部234の計算結果と、後述する自走期間計算部241の出力値とから、最終的な時刻ずれ量を計算する。
 調整部235の処理について説明する。まず、IEEE802.1ASにおけるグランドマスタとスレーブの時刻の進みの差の補正方法について説明する。
 IEEE802.1ASでは、スレーブが、グランドマスタに対する自分の時刻の進みの比率をクロック比として計算し、時刻カウンタの進みを補正する。
 このクロック比は、クロック周波数偏差測定の計測に基づき計算される。クロック周波数偏差測定では、過去L回前に受信したPDelay_Respフレームの送信時刻(T3_L)タイムスタンプ、受信時刻(T4_L)タイムスタンプ、直近で受信したPDelay_Respフレームの送信時刻(T3_0)のタイムスタンプ、受信時刻のタイムスタンプ(T4_0)から、以下のようにクロック比が計算される。ここでRateRatioはIEEE802.1ASで定義されている変数である。
RateRatio=[T3-T3]/[T4-T4
 スレーブは、後述の自走期間の間、自分の時刻カウンタの進みの速さを、クロック比の分だけ調整する。例えば、RateRatioが0.5である場合は、マスタが1カウントする間にスレーブが2カウントするという進みの差が出ることが分かる。
よって、スレーブは、時刻カウンタ2カウント分でマスタの時刻1カウント分というように時刻の補正をかける。このような時刻補正によって、自走期間の間も、スレーブをグランドマスタの時刻に追従させることができる。ただし、クロック比に関しても、クロック周波数偏差測定時のフレームの送受信で生じるジッタにより、誤差が載る。調整部235は、前記誤差による時刻ずれを計算する。累積ジッタに関しては、第3逆関数計算部234で計算したとおりである。このジッタをδとすると、クロック比は以下のRateRatioの式で計算される。
 T3-T3はマスタが計測したクロック偏差測定周期の時間である。T4-T4はスレーブが測定したクロック偏差測定周期の時間である。スレーブとマスタとのクロックの進みの比率をP/Pとし、クロック偏差測定周期の絶対時間における長さをINTRRとすると、クロック比は以下の式1で計算される。
Figure JPOXMLDOC01-appb-M000001
このとき、[1+P]/[1+P]は真に求めるべきクロック比であり、[2δ]/[INTRR]がジッタによるクロック比の誤差である。Pはマスタの水晶発信器の周波数偏差であり、(1+P)は絶対時刻に対するマスタの時刻の進みであり、同様にPはスレーブの水晶発信器の周波数偏差であり、(1+P)は絶対時刻に対するスレーブの進みである。また、絶対時刻T2におけるクロック比によって補正したスレーブ時刻カウンタ値C(T2)は図11の変数を用いて以下のように表せる。
(T2)=T1+(1+P)*TRUN*RateRatio
一方、マスタの時刻カウンタ値は以下のようになる。
(T2)=T1+(1+P)*TRUN
上記絶対時刻T2におけるグランドマスタとスレーブのカウンタ値の差は以下の式2のようになる。
Figure JPOXMLDOC01-appb-M000002
は水晶発信器の偏差であり、P<<1であるので、以下の式3のように近似できる。
Figure JPOXMLDOC01-appb-M000003
よって、以下の式4と表すことができる。
 C(T2)-C(T2)=TRUN*[2δ/INTRR]   (式4)
上記の式4の意味は以下のとおりである。
(T2)は、マスタのSyncフレームの送信時刻T1を基準として、スレーブが自走期間の間RateRatioの比率で時刻補正を行っていることを表す。C(T2)は、RateRatioに誤差がなければマスタの時刻と一致するはずであるが、RateRatioの誤差要因の項[2δ/INTRR]により、TRUN*[2δ/INTRR]だけ時刻ずれが生じる。
 したがって、調整部235は、第3逆関数計算部234で計算した累積ジッタを、クロック周波数偏差測定周期INTRRで割り算し、さらにその計算結果である図8のcに対して自走期間TRUNを掛け算することで、前記時刻ずれTRUN*[2δ/INTRR]を計算する。
 なお、ここではRateRatioのジッタ成分によって生じる誤差だけを説明するため、誤差要因について考慮していない。他の誤差要因については、第1時刻ずれ計算部210、第2時刻ずれ計算部220、第3時刻ずれ計算部230で説明している。
(第4時刻ずれ計算部240の動作)
 第4時刻ずれ計算部240は、クロック周波数変化率の時間積分値を計算する。
(A)クロック周波数変化率ρ(t):
 クロック周波数変化率ρ(t)は、スレーブのデータシートの仕様から計算できる。スレーブのPHYチップのデータシートに記載されている「クロック周波数偏差-温度特性」と、稼働環境で想定しうる最大の温度変化の情報とから、クロック周波数変化率ρ(t)を導出することが可能である。稼働環境で想定しうる最大の温度変化とは、1時間で数℃変化のような温度変化である。
 積分計算部243は、計算された周波数変化率を、水晶発信器のクロック周波数の変化率7として取得する。
(B)クロック周波数変化率による時刻ずれ:
自走期間計算部241は、マスタスレーブシステム50の性能値に基づいて、指定スレーブSの自走期間を計算する。指定スレーブSの自走期間は、マスタMが送信した第1の時刻同期フレームの送信時点から、第1の時刻同期フレームの次にマスタMが送信した第2の時刻同期フレームがグランドマスタから指定スレーブSまでに中継されて、指定スレーブSに受信される直前の時点までの期間である。
 具体的には以下のようである。
 自走期間計算部241は、入力データを用いて、指定スレーブSの自走期間を計算する。自走期間計算部241には、スレーブ接続台数1、Syncフレームの送信周期2、隣接する装置間の伝搬遅延時間5及び1装置あたりの中継遅延時間6が入力される。
 図11は、時刻同期のシーケンスを示す。スレーブの自走期間とは、マスタMがSyncフレーム<1>を送信した時刻T1から、指定スレーブSがSyncフレーム<1>を受信して、Syncフレーム<1>の次のSyncフレーム<2>を受信する時刻T2の直前までの、期間である。図11にはTRUNの期間を示している。スレーブS2は指定スレーブSである。
自走期間計算部241では以下の式5のように自走期間を計算する。
Figure JPOXMLDOC01-appb-M000004
T2-TRXの期間が最大となるのは、N台目のスレーブがTRXでSyncを受信してから、次にSyncを受信する直前であるので、TRUNは以下の式6と見なすことができる。
Figure JPOXMLDOC01-appb-M000005
よってTRUNは以下の式7と表すことができる。
Figure JPOXMLDOC01-appb-M000006
 自走期間計算部241の計算する式における各変数の定義は以下の通りである。
T1:グランドマスタのSyncフレームの送信時刻である。
T2:N番目のスレーブのSyncフレームの受信直前の時刻である。
N:スレーブの台数である。
D:隣接装置間の伝搬遅延時間であり、入力5「隣接装置間の伝搬遅延時間」を用いる。伝搬遅延時間は、IEEE802.1ASのプロトコルより測定することが可能である。
RT:1装置あたりのSyncフレームの中継遅延時間であり、1装置あたりの中継遅延時間6を用いる。この中継遅延時間は、IEEE802.1ASのプロトコルより測定することが可能である。なお上記に示す数式でN-1としているのは、N台目のスレーブまでSyncが中継される回数がN-1回であるためである。
INTsync:Syncフレームの送信周期である。
積分計算部243は、第1の時刻同期フレームの送信時点を起点する自走期間を積分範囲として、水晶発振器のクロック周波数の時間変化率を時間積分する。積分計算部243は、時間積分の計算結果を、水晶発振器のクロック周波数の変化率を起因とする時刻ずれとして出力する。
 具体的には以下のようである。
 クロック周波数変化率による時刻ずれは、クロック周波数変化率をスレーブの自走期間で積分した値とし計算することができる。積分計算部243は、自走期間計算部241が計算した自走期間TRUNと、入力データとして取得したクロック周波数変化率ρ(t)とを用いて、以下の式1によりクロック周波数変化率による時刻ずれを計算する。
積分計算部243が取得するクロック周波数変化率ρ(t)は、水晶発振器のクロック周波数の変化率7である。
以下の式で、tsync=時刻T1である。
Figure JPOXMLDOC01-appb-M000007
 第2内部加算部260は、第3時刻ずれ計算部230の出力値に、第4時刻ずれ計算部240を出力値を加算し、加算した結果を加算部203へ入力する。
 図12から図14を参照して、性能計算装置100の動作をまとめておく。図12から図14は、性能計算装置100の動作概要を示すフローチャートである。
 ステップS11において、性能計算装置100は入力データである各パラメータの入力を待つ。全パラメータの入力が完了すると、(1)の第1誤差計算部201による処理と、B1の第2誤差計算部202による処理とに進む(ステップS12のYES)。B1の第2誤差計算部202による処理は図13に示している。第1誤差計算部201による処理を説明する。ステップS13において、第1時刻ずれ計算部210が、Syncフレーム受信時のジッタの最大値を計算する。ステップS14では、計算が完了した場合、処理はステップS17に進む。ステップS17では、第1時刻ずれ計算部210による計算完了と、第2時刻ずれ計算部220による計算完了を第1内部加算部250が待つ。
 ステップS15において、第2時刻ずれ計算部220が、伝搬遅延計測時のジッタの最大値を計算する。ステップS16では、計算が完了した場合、処理はステップS17、S18に進む。
 第1時刻ずれ計算部210による計算と、第2時刻ずれ計算部220による計算とが完了した場合(ステップS18でYES)、ステップS19において、第1内部加算部250が、第1時刻ずれ計算部210の計算結果を第2時刻ずれ計算部220の計算結果に加算する。加算結果は、図14のステップS27の処理へ入力される。
 次に図13を説明する。ステップS20において、第4時刻ずれ計算部240が、スレーブ自走期間中のクロック周波数変化による時刻ずれを計算する。計算が完了した場合、処理はステップS24に進み(ステップS21でYES)、計算待ちになる。ステップS22において、第3時刻ずれ計算部230が、スレーブ自走期間中のクロック周波数偏差による時刻ずれを計算する。計算が完了した場合、処理はステップS24に進み(ステップS23でYES)、計算待ちになる。ステップS25において、第4時刻ずれ計算部240と第3時刻ずれ計算部230との計算が完了と判定されると、ステップS25において、第2内部加算部260が、第3時刻ずれ計算部230の計算結果を第4時刻ずれ計算部240の計算結果に加算する。
加算結果はステップS27の処理へ入力される。
 図14を説明する。加算部203は、ステップS27において計算待ちである。
ステップS28において、加算部203は計算完了と判定すると、ステップS27でAとして入力した値に、ステップS27でB1として入力した値を加算する。
ステップS30において、加算部203は、加算値を出力する。
***実施の形態1の効果***
 実施の形態1の性能計算装置100によれな、マスタスレーブシステム50における同期性能の見積り精度が向上する。マスタスレーブシステム50の同期性能の見積り精度が向上することで、設定パラメータ及びトポロジを正確に決定することができるので、機器がオーバースペックとなることを防止できる。
 図15は、性能計算装置100の変形例を示す。図15に示すように、性能計算装置100が、時刻同期を実施する少数の装置から情報を収集し、収集した情報を使用することで、稼働時間について、マスタMからn番目のスレーブ装置Snの同期性能を計算してもよい。スレーブ装置Snは指定スレーブである。
 以上、本発明の実施の形態1を説明したが、実施の形態1のうちの1つを部分的に実施しても構わない。あるいは、実施の形態1のうち、2つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、実施の形態1に限定されるものではなく、必要に応じて種々の変更が可能である。
 M マスタ、S1,S2,S3 スレーブ、1 スレーブ接続台数、2 Syncフレームの送信周期、3 クロック周波数偏差の測定周期、5 隣接する装置間の伝搬遅延時間、6 1装置あたりの中継遅延時間、7 水晶発振器のクロック周波数変化率、8 PHYチップ及びASICのジッタ、9 稼働時間、11 伝搬遅延計測の実施周期、21,22,23 PHYチップ、31,32,33 ASIC、31a,32a,33a 水晶発振器、50 マスタスレーブシステム、100 性能計算装置、201 第1誤差計算部、202 第2誤差計算部、203 加算部、210 第1時刻ずれ計算部、211 第1標準偏差計算部、212 第1平均値計算部、213 第1発生確率計算部、214 第1逆関数計算部、220 第2時刻ずれ計算部、221 第2標準偏差計算部、222 第2平均値計算部、223 第2発生確率計算部、224 第2逆関数計算部、230 第3時刻ずれ計算部、231 第3標準偏差計算部、232 第3平均値計算部、233 第3発生確率計算部、234 第3逆関数計算部、235 調整部、240 第4時刻ずれ計算部、241 自走期間計算部、243 積分計算部、250 第1内部加算部、260 第2内部加算部、300 マイクロコンピュータ、301 入力IF、303 ROM、304 RAM、305 出力IF、400 通信制御装置、401,402 ネットワークIF、501,502 ネットワークポート、503 システムクロック、610 プロセッサ、101 性能計算プログラム、620 主記憶装置、630 補助記憶装置、640 入力IF、650 出力IF、660 通信IF、670 信号線。

Claims (4)

  1.  直列接続された複数のスレーブ装置のうちの直列接続の先頭スレーブ装置がマスタ装置に接続されたマスタスレーブシステムの前記マスタ装置の有する時刻と、前記複数のスレーブ装置の各スレーブ装置の有する時刻との時刻ずれの発生確率の分布を表す正規分布について、前記複数のスレーブ装置のうち指定された指定スレーブ装置の前記正規分布における標準偏差を、前記先頭スレーブ装置から前記指定スレーブ装置までの各スレーブ装置の性能値と、前記先頭スレーブ装置から前記指定スレーブ装置まで前記スレーブ装置の台数とに基づいて計算する標準偏差計算部と、
     前記正規分布における平均値を前記性能値と、前記台数とに基づいて計算する平均値計算部と、
     前記マスタスレーブシステムで行われる通信試行回数と、前記台数とに基づいて、前記指定スレーブ装置で前記時刻ずれの最大値が発生する発生確率を計算する確率計算部と、
     前記標準偏差と前記平均値と前記発生確率とを、前記正規分布における確率密度関数の逆関数に適用し、前記逆関数から前記最大値を計算する時刻ずれ計算部と
    を備える時刻ずれ計算装置。
  2.  前記指定スレーブ装置は、
     水晶発振器を備え、
     前記計算装置は、さらに、
     前記マスタ装置が送信した第1の時刻同期フレームの送信時点から、前記第1の時刻同期フレームの次に前記マスタ装置が送信した第2の時刻同期フレームが前記指定スレーブ装置まで中継されて前記指定スレーブ装置に受信される直前の時点までの期間を示す前記指定スレーブ装置の自走期間を、前記マスタスレーブシステムの性能値に基づいて計算する自走期間計算部と、
     前記指定スレーブ装置のデータシートに記載された情報から計算された、前記指定スレーブ装置の有する前記水晶発振器のクロック周波数の時間変化率を入力データとして取得し、前記第1の時刻同期フレームの送信時点を起点する前記自走期間を積分範囲として、前記水晶発振器のクロック周波数の前記時間変化率を時間積分し、時間積分の計算結果を、前記水晶発振器のクロック周波数の変化率を起因とする前記時刻ずれとして出力する積分計算部と
    を備える請求項1に記載の時刻ずれ計算装置。
  3.  コンピュータに、
     直列接続された複数のスレーブ装置のうちの直列接続の先頭スレーブ装置がマスタ装置に接続されたマスタスレーブシステムの前記マスタ装置の有する時刻と、前記複数のスレーブ装置の各スレーブ装置の有する時刻との時刻ずれの発生確率の分布を表す正規分布について、前記複数のスレーブ装置のうち指定された指定スレーブ装置の前記正規分布における標準偏差を、前記先頭スレーブ装置から前記指定スレーブ装置までの各スレーブ装置の性能値と、前記先頭スレーブ装置から前記指定スレーブ装置まで前記スレーブ装置の台数とに基づいて計算する標準偏差計算処理と、
     前記正規分布における平均値を前記性能値と、前記台数とに基づいて計算する平均値計算処理と、
     前記マスタスレーブシステムで行われる通信試行回数と、前記台数とに基づいて、前記指定スレーブ装置で前記時刻ずれの最大値が発生する発生確率を計算する確率計算処理と、
     前記標準偏差と前記平均値と前記発生確率とを、前記正規分布における確率密度関数の逆関数に適用し、前記逆関数から前記最大値を計算する時刻ずれ計算処理と
    を実行させる時刻ずれ計算プログラム。
  4.  コンピュータが、
     直列接続された複数のスレーブ装置のうちの直列接続の先頭スレーブ装置がマスタ装置に接続されたマスタスレーブシステムの前記マスタ装置の有する時刻と、前記複数のスレーブ装置の各スレーブ装置の有する時刻との時刻ずれの発生確率の分布を表す正規分布について、前記複数のスレーブ装置のうち指定された指定スレーブ装置の前記正規分布における標準偏差を、前記先頭スレーブ装置から前記指定スレーブ装置までの各スレーブ装置の性能値と、前記先頭スレーブ装置から前記指定スレーブ装置まで前記スレーブ装置の台数とに基づいて計算し、
     前記正規分布における平均値を前記性能値と、前記台数とに基づいて計算し、
     前記マスタスレーブシステムで行われる通信試行回数と、前記台数とに基づいて、前記指定スレーブ装置で前記時刻ずれの最大値が発生する発生確率を計算し、
     前記標準偏差と前記平均値と前記発生確率とを、前記正規分布における確率密度関数の逆関数に適用し、前記逆関数から前記最大値を計算する、
    時刻ずれ計算方法。
PCT/JP2019/017706 2019-04-25 2019-04-25 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法 WO2020217402A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/017706 WO2020217402A1 (ja) 2019-04-25 2019-04-25 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法
TW108137023A TW202041999A (zh) 2019-04-25 2019-10-15 時刻差距計算裝置、時刻差距計算程式產品以及時刻差距計算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/017706 WO2020217402A1 (ja) 2019-04-25 2019-04-25 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法

Publications (1)

Publication Number Publication Date
WO2020217402A1 true WO2020217402A1 (ja) 2020-10-29

Family

ID=72941135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/017706 WO2020217402A1 (ja) 2019-04-25 2019-04-25 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法

Country Status (2)

Country Link
TW (1) TW202041999A (ja)
WO (1) WO2020217402A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351889B2 (ja) * 1979-06-09 1988-10-17 Topy Ind
JP2004170139A (ja) * 2002-11-18 2004-06-17 Hitachi Electronics Service Co Ltd 端末のtod自動修正方法及び自動修正システム
JP2013121014A (ja) * 2011-12-06 2013-06-17 Nippon Telegr & Teleph Corp <Ntt> 時刻同期装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351889B2 (ja) * 1979-06-09 1988-10-17 Topy Ind
JP2004170139A (ja) * 2002-11-18 2004-06-17 Hitachi Electronics Service Co Ltd 端末のtod自動修正方法及び自動修正システム
JP2013121014A (ja) * 2011-12-06 2013-06-17 Nippon Telegr & Teleph Corp <Ntt> 時刻同期装置及び方法

Also Published As

Publication number Publication date
TW202041999A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
US9671822B2 (en) Method and devices for time transfer using end-to-end transparent clocks
US9203725B2 (en) Update of a cumulative residence time of a packet in a packet-switched communication network
US9112628B2 (en) Method and devices for compensating for path asymmetry
CN101960770B (zh) 时钟同步系统、节点和时钟同步方法
US20200021379A1 (en) Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
EP3053289B1 (en) Method and devices for compensating for path asymmetry
WO2017063450A1 (zh) 一种时间戳过滤的方法及装置
WO2013051447A1 (ja) 時刻制御装置、時刻制御方法、およびプログラム
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
US10505652B2 (en) Methods and systems for estimating offset skew and drift
JP2012222833A (ja) 揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法
EP3231110B1 (en) Method and devices for time transfer using end to end transparent clocks
KR101847366B1 (ko) 시각 동기 장치 및 시각 동기 시스템
WO2020217402A1 (ja) 時刻ずれ計算装置、時刻ずれ計算プログラム及び時刻ずれ計算方法
JP6800390B2 (ja) 通信装置、通信システム、通信方法および通信プログラム
US11853116B2 (en) Clock error-bound tracker
JP6880611B2 (ja) 処理装置、システム、処理方法および処理プログラム
CN115333660A (zh) 精确时间戳校正
WO2006129269A2 (en) Method to synchronize locally provided clocks of different communication nodes of a time-triggered communication system
TW202144952A (zh) 時間校正裝置、時間校正方法及時間校正程式產品
WO2020015813A1 (en) Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
JP2024011842A (ja) 情報通信システム及び情報通信装置
EP3732806B1 (en) Method, device and system for estimating offset skew and drift
CN116647302A (zh) 一种基于ptp协议的时间同步方法、设备及介质
CN117353857A (zh) 一种多台测试仪器时钟同步装置及方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19926347

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19926347

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP