WO2020195824A1 - 撮像装置および電子機器 - Google Patents

撮像装置および電子機器 Download PDF

Info

Publication number
WO2020195824A1
WO2020195824A1 PCT/JP2020/010509 JP2020010509W WO2020195824A1 WO 2020195824 A1 WO2020195824 A1 WO 2020195824A1 JP 2020010509 W JP2020010509 W JP 2020010509W WO 2020195824 A1 WO2020195824 A1 WO 2020195824A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
charge
unit
conversion unit
pixel
Prior art date
Application number
PCT/JP2020/010509
Other languages
English (en)
French (fr)
Inventor
貴志 町田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2021508998A priority Critical patent/JPWO2020195824A1/ja
Priority to US17/440,260 priority patent/US20220159208A1/en
Priority to EP20778780.5A priority patent/EP3951876A4/en
Publication of WO2020195824A1 publication Critical patent/WO2020195824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Definitions

  • the present disclosure relates to an imaging device that performs imaging by performing photoelectric conversion, and an electronic device provided with the imaging device.
  • FIG. 1A is a plan view schematically showing a plan configuration of some sensor pixels in the image pickup apparatus shown in FIG. 1A. It is sectional drawing which shows typically the sectional structure of the sensor pixel shown in FIG.
  • a photoelectric conversion unit such as a photodiode that receives light from a subject and converts it into an electric signal has a light receiving surface on which light from the subject is incident and wiring such as a transistor that drives each pixel.
  • wiring such as a transistor that drives each pixel.
  • the solid-state image sensor 101 includes, for example, a pixel array unit 111, a vertical drive unit 112, a column signal processing unit 113, a data storage unit 119, a horizontal drive unit 114, a system control unit 115, and a signal processing unit 118.
  • the vertical drive unit 112 has, for example, two scanning systems, a read scanning system and a sweep scanning system.
  • the read-out scanning system selectively scans the unit pixels of the pixel array unit 111 row by row in order to read a signal from the unit pixels.
  • the sweep-out scanning system performs sweep-out scanning in advance of the read-out scan for which the read-out scan is performed by the read-out scanning system by the time of the shutter speed.
  • the signal read by the read operation by the read scanning system corresponds to the amount of light incidented after the read operation immediately before or the electronic shutter operation.
  • the period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the light charge accumulation time in the unit pixel, that is, the exposure time.
  • the system control unit 115 includes a timing generator or the like that generates various timing signals.
  • the system control unit 115 controls the drive of the vertical drive unit 112, the column signal processing unit 113, and the horizontal drive unit 114 based on the timing signal generated by the timing generator.
  • the signal processing unit 118 temporarily stores data in the data storage unit 119 as necessary, and performs signal processing such as arithmetic processing on the pixel signal supplied from the column signal processing unit 113, and each pixel signal. It outputs an image signal consisting of.
  • the data storage unit 119 temporarily stores the data required for the signal processing when the signal processing unit 118 performs the signal processing.
  • FIG. 2 shows a circuit configuration example of two sensor pixels PX1 and PX4 out of a plurality of sensor pixels PX constituting the pixel array unit 111.
  • a plurality of sensor pixels PX other than the sensor pixels PX1 and PX4 have substantially the same configuration.
  • the sensor pixel PX1 and the sensor pixel PX4 are arranged so as to sandwich the other two sensor pixels PX2 and the sensor pixel PX3 as shown in FIG. 3 below.
  • These drive signals are pulse signals in which a high level state becomes an active state (on state) and a low level state becomes an inactive state (off state).
  • turning the drive signal into an active state is also referred to as turning on the drive signal
  • making the drive signal inactive is also referred to as turning off the drive signal.
  • the charge holding units MEM1 and MEM4 are provided between the photoelectric conversion units PD1 and PD4 and the charge-voltage conversion unit FD14, respectively, and are generated and stored in the photoelectric conversion units PD1 and PD4 in order to realize the global shutter function. This is a region for temporarily holding the electric charge until the electric charge is transferred to the charge-voltage conversion unit FD14.
  • the first transfer transistor TG4A and the second transfer transistor TG4B are sequentially arranged between the photoelectric conversion unit PD4 and the charge holding unit MEM4, and the third transfer transistor TG4C is charged with the charge holding unit MEM4. It is arranged between the voltage converter and the FD14.
  • the first transfer transistor TG4A and the second transfer transistor TG4B are configured to transfer the electric charge accumulated in the photoelectric conversion unit PD4 to the charge holding unit MEM4 according to the drive signal applied to the gate electrode thereof. ing.
  • the reset transistor RST14 has a drain connected to the power supply VDD1 and a source connected to the charge-voltage conversion unit FD14.
  • the reset transistor RST14 initializes, that is, resets, the charge-voltage conversion unit FD14 according to the drive signal applied to the gate electrode. For example, when the reset transistor RST14 is turned on by the drive signal, the potential of the charge-voltage conversion unit FD14 is reset to the voltage level of the power supply VDD1. That is, the charge-voltage conversion unit FD14 is initialized.
  • the charge-voltage conversion unit FD14 transmits electric signals (for example, charges) transferred from the photoelectric conversion units PD1 and PD4 via the first to third transfer transistors TG1A to TG1C, TG4A to TG4C and the charge holding units MEM1 and MEM45, respectively. , Voltage signal) and output as a floating diffusion region.
  • a reset transistor RST14 is connected to the charge-voltage conversion unit FD14, and VSL117 is connected via an amplification transistor AMP14 and a selection transistor SEL14.
  • the discharge transistor OFG1 has a drain connected to the discharge unit OFD1 and a source connected to the buffer BUF1.
  • the discharge transistor OFG4 has a drain connected to the discharge portion OFD4 and a source connected to the buffer BUF4.
  • the discharge transistors OFG1 and OFG4 initialize, that is, reset, the photoelectric conversion units PD1 and PD4 according to the drive signal applied to each gate electrode. Resetting the photoelectric conversion units PD1 and PD4 means depleting the photoelectric conversion units PD1 and PD4.
  • the discharge transistors OFG1 and OFG4 form overflow paths, respectively, and the charges overflowing from the photoelectric conversion units PD1 and PD4 are discharged to the discharge units OFD1 and OFD4, respectively.
  • the emission transistors OFG1 and OFG4 are turned on and the transfer gates TRZ1 and TRZ4 are turned on.
  • FIG. 3 shows a planar configuration example of four sensor pixels PX1 to PX4 among the plurality of sensor pixels PX constituting the pixel array unit 111.
  • (A) is X of the first layer LY1. It is a plan view which shows the plane structure along the Y plane, and (B) in FIG. 3 is a plan view which shows the plane structure along the XY plane of the second layer LY2.
  • the plane configuration of the plurality of sensor pixels PX other than the sensor pixels PX1 to PX4 is substantially the same as that of the sensor pixels PX1 to PX4.
  • FIG. 4A is a cross-sectional view showing a cross section in the direction of the arrow along the IVA-IVA cutting line in the X-axis direction passing through the sensor pixel PX1 shown in FIG.
  • FIG. 4B is a cross-sectional view showing a cross section in the arrow-viewing direction along the IVB-IVB cutting line in the Y-axis direction.
  • the pixels PX1 to PX4 shown in FIG. 3 are repeatedly arranged along the X-axis direction and the Y-axis direction as the minimum unit.
  • the first aspect ratio AR1 and the second aspect ratio AR2 are different. Therefore, in the X-axis direction, the first arrangement pitch of the photoelectric conversion portion forming region 1R and the second arrangement pitch of the charge holding portion forming region 2R are different from each other.
  • the first array pitch is equal to the width X1
  • the second array pitch is equal to the width X2. That is, in the X-axis direction, two charge holding portion forming regions 2R are arranged with respect to one photoelectric conversion portion forming region 1R.
  • the tips of the two vertical trench gates 51 and 52 extending in the depth direction (+ Z direction) from the lower part of the transfer gates TRZ (TRZ1 to TRZ4) provided on the surface 11S1 are the photoelectric conversion units PD ( It is in contact with PD1 to PD4).
  • Charge holding portions MEM1 to MEM4 are formed in the charge holding portion forming regions 2R1 to 2R4, respectively. Further, for example, in the charge holding portion forming region 2R1, the discharge transistor OFG1, the first to third transfer transistors TG1A to TG1C, the charge voltage conversion unit FD14, the reset transistor RST14, the power supply VDD, the amplification transistor AMP14, the selection transistor SEL14, etc. Are arranged so as to be arranged in the Y-axis direction.
  • the charge holding unit MEM1 is located below, for example, the transfer gates TRY1, TRX1, and TRG1. The same applies to the other charge holding portion forming regions 2R2 to 2R4.
  • Two vertical trench gates 51 and 52 arranged in the X-axis direction are provided in the charge holding portion forming regions 2R1 to 2R4, respectively.
  • the vertical trench gates 51 and 52 form a part of the charge transfer unit, connect the photoelectric conversion units PD1 to PD4 and the transfer gates TRZ1 to TRZ4, respectively, and connect the buffers BUF1 to BUF4 from the photoelectric conversion units PD1 to PD4. It serves as a path for transferring charges to the charge holding units MEM1 to MEM4, which are transfer destinations. It should be noted that only one vertical trench gate may be arranged, or three or more vertical trench gates may be arranged.
  • the light-shielding film 14 extending in the XY plane can be formed by, for example, forming a space inside the semiconductor substrate 11 by a wet etching process and then embedding the above-mentioned material in the space.
  • a wet etching process for example, when the semiconductor substrate 11 is composed of Si (111), a predetermined alkaline aqueous solution is used, and the etching rate differs depending on the plane orientation of Si (111). Perform sex etching. More specifically, in the Si (111) substrate, the property that the etching rate in the ⁇ 110> direction is sufficiently higher than the etching rate in the ⁇ 111> direction is utilized.
  • KOH, NaOH, CsOH or the like can be applied if it is an inorganic solution, and if it is an organic solution, EDP (ethylene diaminepyrocatechol aqueous solution), N 2 H 4 (hydrazine), NH 4 OH ( Ammonia hydroxide), TMAH (tetramethylammonium hydroxide), or the like can be applied.
  • EDP ethylene diaminepyrocatechol aqueous solution
  • N 2 H 4 hydrazine
  • NH 4 OH Ammonia hydroxide
  • TMAH tetramethylammonium hydroxide
  • a trench that is dug down when forming the light-shielding wall 13 extending in the Y-axis direction can be used to form a space in which the light-shielding film 14 is formed by a wet etching process that proceeds in the X-axis direction. By doing so, it is possible to suppress an increase in the thickness of the finally obtained light-shielding film 14.
  • FIG. 5 is a schematic diagram showing the planar configuration of the eight sensor pixels PX included in the pixel array unit 100 for each layer.
  • FIG. 5A schematically represents the arrangement of the charge holding portion forming regions 2R1 to 2R4 in the second layer LY2.
  • FIG. 5B schematically represents the arrangement of the photoelectric conversion portion forming regions 1R1 to 1R4 in the first layer LY1.
  • FIG. 5C schematically shows the arrangement of the color filter CF in the color filter forming layer LY0.
  • reference numeral CF-R represents a red color filter
  • reference numeral CF-G represents a green color filter
  • reference numeral CF-B represents a blue color filter.
  • FIG. 5B a total of eight photoelectric conversion unit forming regions in which two second unit units composed of four photoelectric conversion unit forming regions 1R1 to 1R4 arranged in order in the Y-axis direction are arranged in the X-axis direction. It shows 1R.
  • a plurality of second unit units shown in FIG. 5B are arranged as the minimum unit in both the X-axis direction and the Y-axis direction.
  • FIG. 5 shows a third unit unit consisting of a total of eight color filter CFs arranged in two columns in the X-axis direction and four rows in the Y-axis direction.
  • a plurality of third unit units shown in FIG. 5C are arranged as the minimum unit in both the X-axis direction and the Y-axis direction.
  • the first to third unit units shown in FIGS. 5A to 5C overlap in the Z-axis direction as shown in FIG. Specifically, for one third unit unit shown in FIG. 5 (C), two first unit units shown in FIG. 5 (A) and shown in FIG. 5 (B).
  • the two second unit units are laminated so as to correspond to each other.
  • the solid-state image sensor 101 of the present embodiment has a plurality of laminated structures of the photoelectric conversion unit forming region 1R including the photoelectric conversion unit PD and the charge holding portion forming region 2R including the charge holding unit MEM. It has a pixel.
  • the photoelectric conversion portion forming region 1R has a first aspect ratio AR1 on the XY plane
  • the charge holding portion forming region 2R has a second aspect ratio AR2 different from the first aspect ratio AR1 on the XY plane.
  • the occupied area along the XY surface of the charge holding portion MEM can be expanded, the portion of the charge holding portion MEM located at a position away from the opening 14K of the light-shielding film 14 increases. As a result, the influence of unintended light incident on the charge holding unit MEM, that is, the reduction of PLS (Parasitic Light Sensitivity) can be expected.
  • FIGS. 6A and 6B In the pixel array unit 111A shown in FIGS. 6A and 6B, six photoelectric conversion units PD1 to PD6 arranged in a row in the Y-axis direction are used as one unit unit, and the unit units are in the X-axis direction in the first layer LY1. And a plurality of them are arranged in both the Y-axis direction. 6A and 6B show only the sensor pixels PX1 to PX6 including the photoelectric conversion units PD1 to PD6 among the plurality of sensor pixels PX. In addition, in FIG. 6A and FIG. 6B, some components such as the charge holding unit MEM and the buffer BUF are omitted.
  • the first additive read switch FB12 is provided between the second normal read switch FA25 and the photoelectric conversion unit PD2, and is configured to enable connection and disconnection between the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2.
  • the second additive read switch FB34 is provided between the first normal read switch FA14 and the photoelectric conversion unit PD4, and is configured to enable connection and disconnection between the photoelectric conversion unit PD3 and the photoelectric conversion unit PD4.
  • the third additive read switch FB56 is provided between the third normal read switch FA36 and the photoelectric conversion unit PD6, and is configured to enable connection and disconnection between the photoelectric conversion unit PD5 and the photoelectric conversion unit PD6. There is.
  • the first to third normal read switches FA14, FA25, FA36 and the first to third additive read switches FB12, FB34, and FB56 can be selectively driven.
  • the electric charge generated by the photoelectric conversion unit PD2 goes to the charge-voltage conversion unit FD25 via the transfer gate TRG2 and the second normal read switch FA25, and passes through the VSL117 sequentially via the amplification transistor AMP25 and the selection transistor SEL25. It is output.
  • the electric charge generated by the photoelectric conversion unit PD3 goes to the charge-voltage conversion unit FD36 via the transfer gate TRG3, and is output through the VSL117 via the amplification transistor AMP36 and the selection transistor SEL36 in sequence.
  • the electric charge generated by the photoelectric conversion unit PD4 goes to the charge-voltage conversion unit FD14 via the transfer gate TRG4 and the first normal read switch FA14, and passes through the VSL117 sequentially via the amplification transistor AMP14 and the selection transistor SEL14. It is output.
  • the electric charge generated by the photoelectric conversion unit PD5 goes to the charge-voltage conversion unit FD25 via the transfer gate TRG5, and is output through the VSL117 via the amplification transistor AMP25 and the selection transistor SEL25 in sequence.
  • the electric charge generated by the photoelectric conversion unit PD6 goes to the charge-voltage conversion unit FD36 via the transfer gate TRG6 and the third normal read switch FA36, and passes through the VSL117 sequentially via the amplification transistor AMP36 and the selection transistor SEL36. It is output.
  • the electric charge generated by the photoelectric conversion unit PD4 goes to the charge-voltage conversion unit FD36 via the transfer gate TRG4 and the second addition / read switch FB34, and passes through the VSL117 sequentially via the amplification transistor AMP36 and the selection transistor SEL36. It is output.
  • the electric charge generated by the photoelectric conversion unit PD5 goes to the charge-voltage conversion unit FD25 via the transfer gate TRG5, and is output through the VSL117 via the amplification transistor AMP25 and the selection transistor SEL25 in sequence.
  • the electric charge generated by the photoelectric conversion unit PD6 goes to the charge-voltage conversion unit FD25 via the transfer gate TRG6 and the third addition / read switch FB56, and passes through the VSL117 sequentially via the amplification transistor AMP25 and the selection transistor SEL25. It is output.
  • FIGS. 7 and 8 are a plan view and a cross-sectional view showing the sensor pixel PX in the pixel array unit 111B as a fourth modification of the first embodiment. Note that FIGS. 7 and 8 correspond to FIGS. 3 and 4, respectively, of the first embodiment.
  • FIGS. 9 and 10 are a plan view and a cross-sectional view showing the sensor pixel PX in the pixel array unit 111C as a fifth modification of the first embodiment. Note that FIGS. 9 and 10 correspond to FIGS. 3 and 4, respectively, of the first embodiment.
  • the third layer LY3 is separate from the first substrate S1 including the first layer LY1 and the second layer LY2. It is formed on the second substrate S2 of the above, and then the first substrate S1 and the second substrate S2 are integrated.
  • the first layer LY1, the second layer LY2, and the third layer LY3 are formed in order.
  • an oxide film is formed after forming a second layer LY2 including a charge holding unit MEM and a transfer gate TRG.
  • the silicon wafers are laminated and thinned. Further, various pixel transistors such as a charge-voltage conversion unit FD, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL are formed.
  • FIG. 11 is a plan view showing the sensor pixel PX in the pixel array unit 111D as a sixth modification of the first embodiment.
  • FIG. 11 is a schematic view showing the planar configurations of the eight sensor pixels PX1 to PX8 included in the pixel array unit 111D for each layer.
  • FIG. 11A schematically represents the arrangement of the charge holding portion forming regions 2R1 to 2R8 in the second layer LY2.
  • FIG. 11B schematically represents the arrangement of the photoelectric conversion portion forming regions 1R1 to 1R8 in the first layer LY1.
  • FIG. 11C schematically shows the arrangement of the color filter CF in the color filter forming layer LY0. Note that FIG. 11 corresponds to FIG. 5 of the first embodiment.
  • the sensor pixels PX1 to PX4 arranged in a row in the Y-axis direction and the sensor pixels PX5 to PX8 arranged in a row in the Y-axis direction are adjacent to each other in the X-axis direction. Is located in.
  • eight sensor pixels PX1 to PX8 are set as unit units, and they are arranged in each of the X-axis direction and the Y-axis direction.
  • the rows of the sensor pixels PX1 to PX4 and the rows of the sensor pixels PX5 to PX8 are arranged in line symmetry with the Y axis as the axis of symmetry. Therefore, the vertical trench gates 51 and 52 are arranged close to each other between the adjacent sensor pixels PX.
  • FIG. 12 is a plan view showing the sensor pixel PX in the pixel array unit 111E as a seventh modification of the first embodiment.
  • the pixel array unit 111E shown in FIG. 12 is different from the pixel array unit 111D shown in FIG. 11 except that the colors of the color filter CFs corresponding to the eight sensor pixels PX1 to PX8 constituting the unit unit are different. It has substantially the same configuration.
  • FIG. 12A schematically shows the arrangement of the photoelectric conversion portion forming regions 1R1 to 1R8 in the first layer LY1
  • FIG. 12B shows the arrangement of the color filter CF in the color filter forming layer LY0. Is schematically represented.
  • the sensor pixels PX2 and PX8 have a red color filter CF-R
  • the sensor pixels PX1, PX4, PX6 and PX7 have a green color filter CF-G.
  • the sensor pixels PX3 and PX5 have a blue color filter CF-B.
  • the vertical trench gate 51 is located at a position slightly to the left (-X direction) of the center position in the X-axis direction. , 52. Therefore, in the sensor pixels PX2 and PX8 and the sensor pixels PX3 and PX5, the opening 14K of the light-shielding film 14 exists at a position slightly to the right (+ X direction) of the central position in the X-axis direction.
  • the opening 14K of the light-shielding film 14 exists at a position slightly to the left ( ⁇ X direction) of the central position in the X-axis direction. Therefore, it is possible to avoid variations in sensitivity characteristics with respect to obliquely incident light due to the position of the aperture 14K among the plurality of sensor pixels PX in each color.
  • FIG. 13 is a plan view showing the sensor pixel PX in the pixel array unit 111F as an eighth modification of the first embodiment.
  • the pixel array unit 111F shown in FIG. 13 is different from the pixel array unit 111E shown in FIG. 12 except that the colors of the color filter CFs corresponding to the eight sensor pixels PX1 to PX8 constituting the unit unit are different. It has substantially the same configuration.
  • the color filter CFs have a so-called Bayer arrangement, and the color filter CFs of the same color are not adjacent to each other, so that the optical symmetry is excellent as a whole.
  • the pixel array unit 111G shown in FIG. 15 a total of 12 sensor pixels PX with 4 columns in the X-axis direction and 3 rows in the Y-axis direction are shown.
  • the first aspect ratio AR1 in the photoelectric conversion portion forming regions 1R1 to 1R12 is 1.
  • the second aspect ratio AR2 in the charge holding portion forming regions 2R1 to 2R12 is 2.25. Even in this case, the same effect as that of the pixel array unit 111 in the first embodiment can be expected.
  • FIG. 16 is a plan view showing an arrangement example of the sensor pixels PX1 to PX12 in the pixel array unit 111H as the eleventh modification of the first embodiment.
  • FIG. 16A schematically represents the arrangement of the photoelectric conversion portion forming regions 1R1 to 1R12 in the first layer LY1
  • FIG. 16B shows the charge holding portion forming regions 2R1 to 2R1 in the second layer LY2.
  • the sequence of 2R12 is schematically represented.
  • the second longitudinal direction in the charge holding portion forming regions 2R1 to 2R12 is inclined by, for example, 45 ° with respect to the first longitudinal direction in the photoelectric conversion portion forming regions 1R1 to 1R12.
  • the first arrangement pitch of the photoelectric conversion portion forming region 1R in the X-axis direction and the second arrangement pitch of the charge holding portion forming region 2R in the X-axis direction are substantially the same.
  • the third arrangement pitch of the photoelectric conversion portion forming region 1R in the Y-axis direction and the fourth arrangement pitch of the charge holding portion forming region 2R in the Y-axis direction are substantially the same. Even in this case, the same effect as that of the pixel array unit 111 in the first embodiment can be expected.
  • the sensor pixels PX1 to PX2 in the pixel array unit 211 are so-called 2PD type image plane phase difference pixels.
  • the sensor pixel PX1 and the sensor pixel PX2 are arranged so as to be adjacent to each other in the Y-axis direction.
  • the photoelectric conversion unit forming region 1R1 including the photoelectric conversion unit PD1 and the photoelectric conversion unit forming region 1R2 including the photoelectric conversion unit PD2 are arranged adjacent to each other in the X-axis direction. There is.
  • the photoelectric conversion unit forming region 1R1 and the photoelectric conversion unit forming region 1R2 correspond to the sensor pixel PX1.
  • the photoelectric conversion unit forming region 1R3 including the photoelectric conversion unit PD3 and the photoelectric conversion unit forming region 1R4 including the photoelectric conversion unit PD4 are arranged adjacent to each other in the X-axis direction.
  • the photoelectric conversion unit forming region 1R3 and the photoelectric conversion unit forming region 1R4 correspond to the sensor pixel PX2.
  • Each of the photoelectric conversion units PD1 to PD4 is configured to be able to generate an electric charge by photoelectric conversion when incident light is incident on them.
  • the aspect ratio in the photoelectric conversion unit forming regions 1R1 to 1R4, that is, the ratio of the dimension in the Y-axis direction to the dimension in the X-axis direction is, for example, 2.
  • the charge holding portion forming region 2R1 including the charge holding portion MEM1 and the charge holding portion forming region 2R2 including the charge holding portion MEM2 are arranged adjacent to each other in the X-axis direction.
  • the charge holding portion forming region 2R1 and the charge holding portion forming region 2R2 correspond to the sensor pixel PX1.
  • the charge holding portion forming region 2R3 including the charge holding portion MEM3 and the charge holding portion forming region 2R4 including the charge holding portion MEM4 are arranged adjacent to each other in the X-axis direction.
  • the charge holding portion forming region 2R3 and the charge holding portion forming region 2R4 correspond to the sensor pixel PX2.
  • the charge holding units MEM1 to MEM4 are adapted to hold the charges generated by the photoelectric conversion units PD1 to PD4, respectively.
  • the aspect ratio in the charge holding portion forming regions 2R1 to 2R4, that is, the ratio of the dimension in the Y-axis direction to the dimension in the X-axis direction is, for example, 2.
  • FIG. 18 is a plan view showing a sensor pixel PX in the pixel array unit 211A as a first modification according to the second embodiment of the present technology.
  • FIG. 18 is a schematic view showing the planar configuration of the two sensor pixels PX1 to PX2 included in the pixel array unit 211A for each layer.
  • FIG. 18A schematically represents the arrangement of the charge holding portion forming regions 2R1 to 2R2 in the second layer LY2.
  • FIG. 18B schematically represents the arrangement of the photoelectric conversion portion forming regions 1R1 to 1R2 in the first layer LY1.
  • the first longitudinal direction of the photoelectric conversion portion forming regions 1R1 to 1R4 and the second longitudinal direction of the charge holding portion forming regions 2R1 to 2R4 are both the same Y-axis. The direction was taken.
  • the first longitudinal direction of the photoelectric conversion unit forming regions 1R1 to 1R4 is set to the X-axis direction. Except for this point, the pixel array unit 211A has substantially the same configuration as the pixel array unit 211.
  • FIG. 20 shows the cross-sectional configuration of the sensor pixel PX shown in FIG.
  • FIG. 20A is a cross-sectional view showing a cross section along the XXA-XXAA cutting line in the X-axis direction passing through the sensor pixel PX1 shown in FIG. 19B.
  • FIG. 20B is a cross-sectional view showing a cross section along the XXB-XXBB cutting line shown in FIG. 19B. Note that FIG. 20 corresponds to FIG. 4 of the first embodiment.
  • FIG. 21 shows a circuit configuration example of the sensor pixel PX shown in FIG. Except that the emission transistor OFG is not provided, the circuit configuration is substantially the same as that of the sensor pixel PX in the pixel array unit 111 of the first embodiment.
  • the charge transfer path toward the discharge unit OFD and the charge transfer path toward the charge holding unit MEM are branched in the buffer BUF which is the charge transfer unit.
  • the discharge transistor OFG is not provided in the charge transfer path toward the discharge unit OFD.
  • FIGS. 24A to 24C are potential diagrams showing potentials along the broken lines XXIIA to XXIIC shown in FIGS. 22A to 22C, respectively.
  • FIG. 27 is a series of timing charts from the reset operation to the exposure operation and the read operation in the sensor pixel PX of the pixel array unit 311.
  • the discharge transistor OFG is not provided, the occupied area of the charge holding unit MEM in the second layer LY2 can be expanded.
  • FIG. 29 is a plan view showing one sensor pixel PX in the pixel array unit 311B as a second modification according to the third embodiment.
  • FIG. 30 shows a timing chart of a series of operations in one sensor pixel PX in the pixel array unit 311B.
  • the discharge unit OFD is arranged on the opposite side of the charge holding unit MEM with the buffer BUF, which is a branching unit, interposed therebetween.
  • the charge transfer path toward the discharge unit OFD and the charge transfer path toward the charge holding unit MEM are branched between the transfer gate TRZ and the transfer gate TRY. In this case, the transfer gate TRZ and the transfer gate TRY are turned on to perform a reset operation and deplete the buffer BUF.
  • FIG. 31 is a block diagram showing a configuration example of the camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 is an optical unit 2001 including a lens group or the like, an image pickup device (imaging device) 2002 to which the above-mentioned solid-state image pickup device 101 or the like (hereinafter referred to as a solid-state image pickup device 101 or the like) is applied, and a camera signal processing circuit. It is provided with a DSP (Digital Signal Processor) circuit 2003.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002.
  • the image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
  • the display unit 2005 includes a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies various power sources serving as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 32 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a moving body control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 33 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 33 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state image sensor 101 or the like shown in FIG. 1A or the like can be applied to the image pickup unit 12031.
  • excellent operation of the vehicle control system can be expected.
  • the imaging device of the present disclosure may be in the form of a module in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • the occupable area ratio of the charge holding portion can be increased, the in-plane dimension can be reduced without reducing the saturation capacity of the charge holding portion. It is possible. Therefore, it is possible to realize miniaturization in the in-plane direction without impairing the operating performance. It should be noted that the effects described in the present specification are merely examples and are not limited to the description, and other effects may be obtained. In addition, the present technology can have the following configurations.
  • a photoelectric conversion unit that includes a photoelectric conversion unit that can generate an electric charge according to the amount of received light by photoelectric conversion and has a first planar shape having a first aspect ratio on a surface that extends in a first direction and a second direction that are orthogonal to each other.
  • Part formation area and A plurality of layers including a charge holding portion capable of holding the charge and having a laminated structure with a charge holding portion forming region having a second planar shape having a second aspect ratio different from the first aspect ratio on the surface.
  • An image pickup device equipped with pixels.
  • the imaging device wherein the first aspect ratio is substantially 1, and the second aspect ratio is substantially 4.
  • the plurality of pixels are arranged in the first direction and the second direction, respectively.
  • the first arrangement pitch of the photoelectric conversion portion forming region in the first direction and the second arrangement pitch of the charge holding portion forming region in the first direction are different.
  • the third arrangement pitch of the photoelectric conversion portion forming region in the second direction and the fourth arrangement pitch of the charge holding portion forming region in the second direction are different from each other (2) or (3).
  • the imaging apparatus according to.
  • the first ratio of the second array pitch to the first array pitch is The imaging apparatus according to (4) above, which is substantially equal to the reciprocal of the second ratio of the fourth array pitch to the third array pitch.
  • the imaging device described. (7) The imaging device according to any one of (1) to (6) above, wherein the laminated structure further includes a light-shielding film extending along the surface between the photoelectric conversion unit and the charge holding unit. (8) The light-shielding film includes an opening through which the charge can pass.
  • the charge transfer unit further includes a vertical trench gate extending in a third direction orthogonal to the surface so as to penetrate the opening and transferring the charge from the photoelectric conversion unit to the transfer destination. 1) The imaging device described.
  • the image pickup apparatus includes a plurality of the vertical trench gates parallel to the surface and arranged in a direction orthogonal to the second longitudinal direction in the charge holding portion forming region.
  • the first to third normal read switches and Further equipped with first to third additive read switches The plurality of pixels include first to sixth pixels arranged in order in one direction.
  • the first pixel and the fourth pixel share a first charge-voltage conversion unit to which each of the photoelectric conversion units is connected.
  • the second pixel and the fifth pixel share a second charge-voltage conversion unit to which each of the photoelectric conversion units is connected.
  • the third pixel and the sixth pixel share a third charge-voltage conversion unit to which each of the photoelectric conversion units is connected.
  • the first additive read switch is provided between the second normal read switch and the photoelectric conversion unit of the second pixel, and the photoelectric conversion unit of the first pixel and the second pixel. It is possible to connect and disconnect from the photoelectric conversion unit.
  • the second additive read switch is provided between the first normal read switch and the photoelectric conversion unit of the fourth pixel, and the photoelectric conversion unit of the third pixel and the fourth pixel. It is possible to connect and disconnect from the photoelectric conversion unit.
  • the third additive read switch is provided between the third normal read switch and the photoelectric conversion unit of the sixth pixel, and the photoelectric conversion unit of the fifth pixel and the sixth pixel. It is possible to connect and disconnect from the photoelectric conversion unit.
  • the imaging device according to any one of (1) to (9) above, wherein the first to third normal read switches and the first to third additive read switches can be selectively driven.
  • (11) The imaging device according to any one of (1) to (10) above, wherein the second longitudinal direction in the charge holding portion forming region is inclined with respect to the first longitudinal direction in the photoelectric conversion portion forming region. .. (12)
  • the plurality of pixels are arranged in the first direction and the second direction, respectively.
  • the first arrangement pitch of the photoelectric conversion portion forming region in the first direction and the second arrangement pitch of the charge holding portion forming region in the first direction are substantially the same.
  • the third arrangement pitch of the photoelectric conversion portion forming region in the second direction and the fourth arrangement pitch of the charge holding portion forming region in the second direction are substantially the same (4).
  • the imaging device described. A first layer in which a first photoelectric conversion unit capable of generating a first charge by photoelectric conversion and a second photoelectric conversion unit capable of generating a second charge by photoelectric conversion are arranged, and A plurality of laminated structures of a first charge holding portion capable of holding the first charge and a second layer in which the second charge holding portion capable of holding the second charge is arranged. An image pickup device equipped with pixels. (14) In the first layer, the first photoelectric conversion unit and the second photoelectric conversion unit are arranged so as to be adjacent to each other in the first direction. The imaging device according to (13) above, wherein in the second layer, the first charge holding portion and the second charge holding portion are arranged so as to be adjacent to each other in the first direction.
  • the first photoelectric conversion unit and the second photoelectric conversion unit are arranged so as to be adjacent to each other in the first direction.
  • the first charge holding portion and the second charge holding portion are arranged so as to be adjacent to each other in a second direction orthogonal to the first direction.
  • the plurality of pixels include a first pixel and a second pixel that are adjacent to each other in the first direction.
  • the first pixel is The first layer in which the first photoelectric conversion unit and the second photoelectric conversion unit are arranged adjacent to each other in the first direction, the first charge holding unit, and the second charge. It has the second layer in which the holding portion is arranged so as to be adjacent to each other in the first direction.
  • the second pixel is The first layer in which the first photoelectric conversion unit and the second photoelectric conversion unit are arranged adjacent to each other in a second direction orthogonal to the first direction, and the first charge retention.
  • the imaging device according to (13) above which has the second layer in which the unit and the second charge holding unit are arranged so as to be adjacent to each other in the first direction.
  • a semiconductor layer including a front surface and a back surface opposite to the front surface, A photoelectric conversion unit embedded in the semiconductor layer and generating an electric charge according to the amount of received light by photoelectric conversion.
  • a charge holding portion provided between the surface of the semiconductor layer and the photoelectric conversion portion and capable of holding the charge, and a charge holding portion.
  • An image pickup apparatus including a branching portion, which includes a transfer section that can selectively transfer the electric charge generated by the photoelectric conversion section to the charge holding section or the discharging section via the branching section.
  • the transfer unit includes a first trench gate extending from the front surface of the semiconductor layer to the back surface of the semiconductor layer to the photoelectric conversion unit.
  • the discharging portion is arranged on the opposite side of the branch portion from the charge holding portion in an in-plane direction parallel to the surface.
  • the transfer unit has a transistor provided on the surface thereof.
  • the imaging device according to any one of (17) to (19) above, wherein the branch portion is a buffer formed directly under the transistor.
  • the image pickup device A photoelectric conversion unit that includes a photoelectric conversion unit that can generate an electric charge according to the amount of received light by photoelectric conversion and has a first planar shape having a first aspect ratio on a surface that extends in a first direction and a second direction that are orthogonal to each other. Part formation area and A plurality of layers including a charge holding portion capable of holding the charge and having a laminated structure with a charge holding portion forming region having a second planar shape having a second aspect ratio different from the first aspect ratio on the surface. Electronic device with pixels.
  • An electronic device equipped with an imaging device The image pickup device A first layer in which a first photoelectric conversion unit capable of generating a first charge by photoelectric conversion and a second photoelectric conversion unit capable of generating a second charge by photoelectric conversion are arranged, and A plurality of layers having a laminated structure of a first charge holding portion capable of holding the first charge and a second layer in which the second charge holding portion capable of holding the second charge is arranged. Electronic device with pixels.
  • An electronic device equipped with an imaging device The image pickup device A semiconductor layer including a front surface and a back surface opposite to the front surface, A photoelectric conversion unit embedded in the semiconductor layer and generating an electric charge according to the amount of received light by photoelectric conversion.
  • a charge holding portion provided between the surface of the semiconductor layer and the photoelectric conversion portion and capable of holding the charge, and a charge holding portion.
  • An electronic device including a branch portion, which includes a transfer unit capable of selectively transferring the electric charge generated by the photoelectric conversion unit to the charge holding unit or the discharging unit via the branching unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

動作性能を損なうことなく面内方向の小型化が実現可能な撮像装置を提供する。この撮像装置は、受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、電荷を保持可能な電荷保持部を含み、上記の面において第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域との積層構造をそれぞれ有する複数の画素を備えている。

Description

撮像装置および電子機器
　本開示は、光電変換を行うことで撮像を行う撮像装置および、その撮像装置を備えた電子機器に関する。
　これまでに、本出願人は、フォトダイオードとメモリとを光入射方向において積層した積層構造を有するシリコン基板を備えた撮像装置を提案している（例えば、特許文献１参照）。
国際公開第２０１６／１３６４８６号明細書
　ところで、このような撮像装置では、光入射方向と直交する面内方向における寸法の縮小化が要求される。
　したがって、動作性能を損なうことなく面内方向の小型化が実現可能な撮像装置、およびそのような撮像装置を備えた電子機器を提供することが望まれる。
　本開示の一実施形態としての撮像装置は、受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、電荷を保持可能な電荷保持部を含み、上記の面において第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域との積層構造をそれぞれ有する複数の画素を備えている。
　また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。　
　本開示の一実施形態としての撮像装置および電子機器では、上記の構成により、電荷保持部形成領域におけるレイアウトが効率化され、電荷保持部形成領域において電荷保持部の占有可能な面積割合を拡大することができる。
本開示の第１の実施の形態に係る撮像装置の構成例を示すブロック図である。 第１の実施の形態の第１の変形例としての撮像装置の構成例を示すブロック図である。 第１の実施の形態の第２の変形例としての撮像装置の構成例を示すブロック図である。 図１Ａに示した撮像装置における一のセンサ画素の回路構成を表す回路図である。 図１Ａに示した撮像装置における一部のセンサ画素の平面構成を模式的に表す平面図である。 図３に示したセンサ画素の断面構成を模式的に表す断面図である。 図１Ａに示した画素アレイ部に含まれるいくつかのセンサ画素における平面構成を階層ごとに表した模式図である。 第１の実施の形態の第３の変形例としての画素アレイ部におけるセンサ画素の回路構成を表す第１の回路図である。 第１の実施の形態の第３の変形例としての画素アレイ部におけるセンサ画素の回路構成を表す第２の回路図である。 第１の実施の形態の第４の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 第１の実施の形態の第４の変形例としての画素アレイ部におけるセンサ画素を表す断面図である。 第１の実施の形態の第５の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 第１の実施の形態の第５の変形例としての画素アレイ部におけるセンサ画素を表す断面図である。 第１の実施の形態の第６の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 第１の実施の形態の第７の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 第１の実施の形態の第８の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 図１３に示した画素アレイ部における回路構成例を表す回路図である。 第１の実施の形態の第１０の変形例としての画素アレイ部におけるセンサ画素の配列例を表す平面図である。 第１の実施の形態の第１１の変形例としての画素アレイ部におけるセンサ画素の配列例を表す平面図である。 本開示の第２の実施の形態の画素アレイ部におけるセンサ画素を表す平面図である。 本開示の第２の実施の形態の第１の変形例としての画素アレイ部におけるセンサ画素を表す平面図である。 本開示の第３の実施の形態の画素アレイ部におけるセンサ画素を表す平面図である。 図１９に示したセンサ画素を表す断面図である。 図１９に示したセンサ画素の回路構成を表す回路図である。 図１９に示したセンサ画素を表す断面図である。 図２２に示したセンサ画素の第１のポテンシャル図である。 図２２に示したセンサ画素の第２のポテンシャル図である。 図２２に示したセンサ画素の第３のポテンシャル図である。 図２２に示したセンサ画素の第４のポテンシャル図である。 図１９に示したセンサ画素の動作を表すタイミングチャートである。 本開示の第３の実施の形態の第１の変形例としての画素アレイ部におけるセンサ画素の動作を表すタイミングチャートである。 本開示の第３の実施の形態の第２の変形例としての画素アレイ部におけるセンサ画素の平面図である。 図２９に示したセンサ画素の動作を表すタイミングチャートである。 電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
　光電変換部形成領域のアスペクト比と電荷保持部形成領域のアスペクト比とが異なる固体撮像装置の例。
２．第１の実施の形態の変形例
３．第２の実施の形態
　１つの画素内において分割された２つのサブ画素が光電変換部形成領域および電荷保持部形成領域をそれぞれ含むようにした固体撮像装置の例。
４．第２の実施の形態の変形例
　２つのサブ画素において、光電変換部形成領域のアスペクト比と電荷保持部形成領域のアスペクト比とが異なる固体撮像装置の例。
５．第３の実施の形態
　電荷転送部において排出部へ向かう電荷搬送経路と電荷保持部へ向かう電荷搬送経路とが分岐するようにした固体撮像装置の例。
６．第３の実施の形態の変形例
７．電子機器への適用例
８．移動体への適用例
９．その他の変形例
＜１．第１の実施の形態＞
［固体撮像装置１０１の構成］
　図１Ａは、本技術の第１の実施の形態に係る固体撮像装置１０１の機能の構成例を示すブロック図である。
　固体撮像装置１０１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor
）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。固体撮像装置１０１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
　グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
　裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。
　固体撮像装置１０１は、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８を備えている。
　固体撮像装置１０１では、半導体基板１１（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
　画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部ＰＤ（後出）を含むセンサ画素ＰＸを複数有する。センサ画素ＰＸは、図１Ａに示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素ＰＸからなる画素行ごとに、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列されたセンサ画素ＰＸからなる画素列ごとに、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
　垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数のセンサ画素ＰＸに対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素ＰＸの全てを同時に駆動させ、または画素行単位で駆動させる。
　垂直駆動部１１２は、例えば読み出し走査系と掃き出し走査系との２つの走査系を有する。読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。掃き出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対し、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査を行う。
この掃き出し走査系による掃き出し走査により、読み出し行の単位画素の光電変換部ＰＤから不要な電荷が掃き出される。これをリセットという。そして、この掃き出し走査系による不要電荷の掃き出し、すなわちリセットにより、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部ＰＤの光電荷を捨てて、新たに露光を開始する、すなわち光電荷の蓄積を新たに開始する動作のことをいう。
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応する。直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間、すなわち露光時間となる。
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
　具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換Ａ／Ｄ変換処理等を行い、ディジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
　水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路ごとに信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
　システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３、および水平駆動部１１４の駆動制御を行なうものである。
　信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
　データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
　なお、本技術の固体撮像装置は図１Ａに示した固体撮像装置１０１に限定されるものではなく、例えば図１Ｂに示した固体撮像装置１０１Ａや図１Ｃに示した固体撮像装置１０１Ｂのような構成を有していてもよい。図１Ｂは、本技術の第１の実施の形態に係る第１の変形例としての固体撮像装置１０１Ａの構成例を示すブロック図である。図１Ｃは、本技術の第１の実施の形態に係る第２の変形例としての固体撮像装置１０１Ｂの構成例を示すブロック図である
　図１Ｂの固体撮像装置１０１Ａでは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９が配設され、カラム信号処理部１１３から出力される画素信号が、データ格納部１１９を経由して信号処理部１１８に供給されるようになっている。
　また、図１Ｃの固体撮像装置１０１Ｂは、カラム信号処理部１１３と水平駆動部１１４との間にデータ格納部１１９と信号処理部１１８とを並列に配設するようにしたものである。固体撮像装置１０１Ｂでは、カラム信号処理部１１３が画素アレイ部１１１の列ごと、あるいは画素アレイ部１１１の複数列ごとにアナログ画素信号をディジタル画素信号に変換するＡ／Ｄ変換を行うようになっている。
［センサ画素ＰＸの構成］
（回路構成例）
　次に、図２を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素ＰＸの回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素ＰＸのうちの２つのセンサ画素ＰＸ１，ＰＸ４の回路構成例を示している。センサ画素ＰＸ１，ＰＸ４以外の複数のセンサ画素ＰＸにおいても実質的に同様の構成を有する。なお、センサ画素ＰＸ１およびセンサ画素ＰＸ４は、後出の図３に示すように他の２つのセンサ画素ＰＸ２およびセンサ画素ＰＸ３を挟んで配置される。
　図２に示した例では、画素アレイ部１１１におけるセンサ画素ＰＸ（ＰＸ１，ＰＸ４）は、メモリ保持型のグローバルシャッタを実現している。
　センサ画素ＰＸ１は、光電変換部ＰＤ１、第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃ、電荷保持部ＭＥＭ１、排出トランジスタＯＦＧ１、排出部ＯＦＤ１およびバッファＢＵＦ１を有している。第１の転送トランジスタＴＧ１Ａは転送ゲートＴＲＺ１を含み、第２の転送トランジスタＴＧ１Ｂは転送ゲートＴＲＹ１および転送ゲートＴＲＸ１を含み、第３の転送トランジスタＴＧ１Ｃは転送ゲートＴＲＧ１を含んでいる。
　同様に、センサ画素ＰＸ４は、光電変換部ＰＤ４、第１～第３の転送トランジスタＴＧ４Ａ～ＴＧ４Ｃ、電荷保持部ＭＥＭ４、排出トランジスタＯＦＧ４、排出部ＯＦＤ４およびバッファＢＵＦ４を有している。第１の転送トランジスタＴＧ４Ａは転送ゲートＴＲＺ４を含み、第２の転送トランジスタＴＧ４Ｂは転送ゲートＴＲＹ４および転送ゲートＴＲＸ４を含み、第３の転送トランジスタＴＧ４Ｃは転送ゲートＴＲＧ４を含んでいる。
　さらに、センサ画素ＰＸ１およびセンサ画素ＰＸ４は、電源ＶＤＤ１，ＶＤＤ２、電荷電圧変換部ＦＤ１４、リセットトランジスタＲＳＴ１４、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４などを共有している。
　この例では、第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃ、第１～第３の転送トランジスタＴＧ４Ａ～ＴＧ４Ｃ、リセットトランジスタＲＳＴ１４、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４は、いずれもＮ型のＭＯＳトランジスタである。これら第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃ、第１～第３の転送トランジスタＴＧ４Ａ～ＴＧ４Ｃ、リセットトランジスタＲＳＴ１４、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４における各ゲート電極には、それぞれ、システム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により駆動信号が供給されるようになっている。それらの駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。
　光電変換部ＰＤ１，ＰＤ４は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積するように構成されている。
　電荷保持部ＭＥＭ１，ＭＥＭ４は、それぞれ、光電変換部ＰＤ１，ＰＤ４と電荷電圧変換部ＦＤ１４との間に設けられており、グローバルシャッタ機能を実現するため、光電変換部ＰＤ１，ＰＤ４において生成されて蓄積された電荷を電荷電圧変換部ＦＤ１４へ転送するまでの間、一時的にその電荷を保持する領域である。
　第１の転送トランジスタＴＧ１Ａおよび第２の転送トランジスタＴＧ１Ｂは、光電変換部ＰＤ１と電荷保持部ＭＥＭ１との間に順に配置されており、第３の転送トランジスタＴＧ１Ｃは電荷保持部ＭＥＭ１と電荷電圧変換部ＦＤ１４との間に配置されている。第１の転送トランジスタＴＧ１Ａおよび第２の転送トランジスタＴＧ１Ｂは、そのゲート電極に印加される駆動信号に応じて、光電変換部ＰＤ１に蓄積されている電荷を電荷保持部ＭＥＭ１へ転送するように構成されている。
　同様に、第１の転送トランジスタＴＧ４Ａおよび第２の転送トランジスタＴＧ４Ｂは、光電変換部ＰＤ４と電荷保持部ＭＥＭ４との間に順に配置されており、第３の転送トランジスタＴＧ４Ｃは電荷保持部ＭＥＭ４と電荷電圧変換部ＦＤ１４との間に配置されている。第１の転送トランジスタＴＧ４Ａおよび第２の転送トランジスタＴＧ４Ｂは、そのゲート電極に印加される駆動信号に応じて、光電変換部ＰＤ４に蓄積されている電荷を電荷保持部ＭＥＭ４へ転送するように構成されている。
　第３の転送トランジスタＴＧ１Ｃおよび第３の転送トランジスタＴＧ４Ｃは、それぞれ、それらのゲート電極に印加される駆動信号に応じて、電荷保持部ＭＥＭ１および電荷保持部ＭＥＭ４に一時的に保持された電荷を電荷電圧変換部ＦＤ１４へ転送するように構成されている。第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃおよび第１～第３の転送トランジスタＴＧ４Ａ～ＴＧ４Ｃは、本開示の「電荷転送部」に対応する一具体例である。
　センサ画素ＰＸ１，ＰＸ４では、例えば、第２の転送トランジスタＴＧ１Ｂ，ＴＧ４Ｂがオフし、第３の転送トランジスタＴＧ１Ｃ，ＴＧ４Ｃがオンすると、電荷保持部ＭＥＭ１，ＭＥＭ４にそれぞれ保持されている電荷が第３の転送トランジスタＴＧ１Ｃ，ＴＧ４Ｃを介して、電荷電圧変換部ＦＤ１４へ転送されるようになっている。
　バッファＢＵＦ１，ＢＵＦ４は、それぞれ、第１の転送トランジスタＴＧ１Ａと第２の転送トランジスタＴＧ１Ｂとの間に形成される電荷蓄積領域である。
　リセットトランジスタＲＳＴ１４は、電源ＶＤＤ１に接続されたドレインと、電荷電圧変換部ＦＤ１４に接続されたソースとを有している。リセットトランジスタＲＳＴ１４は、そのゲート電極に印加される駆動信号に応じて、電荷電圧変換部ＦＤ１４を初期化、すなわちリセットする。例えば、駆動信号によりリセットトランジスタＲＳＴ１４がオンすると、電荷電圧変換部ＦＤ１４の電位が電源ＶＤＤ１の電圧レベルにリセットされる。すなわち、電荷電圧変換部ＦＤ１４の初期化が行われる。
　電荷電圧変換部ＦＤ１４は、第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃ，ＴＧ４Ａ～ＴＧ４Ｃおよび電荷保持部ＭＥＭ１，ＭＥＭ４５を介して光電変換部ＰＤ１，ＰＤ４からそれぞれ転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。電荷電圧変換部ＦＤ１４には、リセットトランジスタＲＳＴ１４が接続されるとともに、増幅トランジスタＡＭＰ１４および選択トランジスタＳＥＬ１４を介してＶＳＬ１１７が接続されている。
　増幅トランジスタＡＭＰ１４は、電荷電圧変換部ＦＤ１４の電位に応じた電気信号を出力する。増幅トランジスタＡＭＰ１４は、例えばカラム信号処理部１１３に設けられた定電流源とソースフォロワ回路を構成している。選択トランジスタＳＥＬ１４は、当該センサ画素ＰＸが選択されたときにオンされ、電荷電圧変換部ＦＤ１４から増幅トランジスタＡＭＰ１４を経由した電気信号を、ＶＳＬ１１７を通してカラム信号処理部１１３へ出力するようになっている。
　センサ画素ＰＸ１，ＰＸ４は、光電変換部ＰＤ１，ＰＤ４の電荷の転送先として、電荷電圧変換部ＦＤ１４のほかに排出部ＯＦＤ１，ＯＦＤ４をそれぞれさらに備えている。排出トランジスタＯＦＧ１は、バッファＢＵＦ１と排出部ＯＦＤ１との間に配置され、排出トランジスタＯＦＧ４はバッファＢＵＦ４と排出部ＯＦＤ４との間に配置されている。
　排出トランジスタＯＦＧ１は、排出部ＯＦＤ１に接続されたドレイン、および、バッファＢＵＦ１に接続されたソースを有している。同様に、排出トランジスタＯＦＧ４は、排出部ＯＦＤ４に接続されたドレイン、および、バッファＢＵＦ４に接続されたソースを有している。排出トランジスタＯＦＧ１，ＯＦＧ４は、各々のゲート電極に印加される駆動信号に応じて、光電変換部ＰＤ１，ＰＤ４を初期化、すなわちリセットする。光電変換部ＰＤ１，ＰＤ４をリセットする、とは、光電変換部ＰＤ１，ＰＤ４を空乏化するという意味である。
　また、排出トランジスタＯＦＧ１，ＯＦＧ４は、オーバーフローパスをそれぞれ形成し、光電変換部ＰＤ１，ＰＤ４から溢れた電荷をそれぞれ排出部ＯＦＤ１，ＯＦＤ４へ排出するようになっている。但し、光電変換部ＰＤ１，ＰＤ４をリセットする際には、排出トランジスタＯＦＧ１，ＯＦＧ４がオンされると共に転送ゲートＴＲＺ１，ＴＲＺ４がオンされる必要がある。
（平面構成例および断面構成例）
　次に、図３から図５を参照して、図１Ａの画素アレイ部１１１に設けられたセンサ画素ＰＸの平面構成例および断面構成例について説明する。
　図３は、画素アレイ部１１１を構成する複数のセンサ画素ＰＸのうちの４つのセンサ画素ＰＸ１～ＰＸ４の平面構成例を示している。図３のうち（Ａ）は第１の階層ＬＹ１のＸ
Ｙ面に沿った平面構成を表す平面図であり、図３のうち（Ｂ）は第２の階層ＬＹ２のＸＹ面に沿った平面構成を表す平面図である。なお、センサ画素ＰＸ１～ＰＸ４以外の複数のセンサ画素ＰＸにおける平面構成は、センサ画素ＰＸ１～ＰＸ４と実質的に同じである。
　図４の（Ａ）は、図３に示したセンサ画素ＰＸ１を通過する、Ｘ軸方向のＩＶＡ－ＩＶＡ切断線に沿った矢視方向の断面を表す断面図である。また、図４の（Ｂ）は、Ｙ軸方向のＩＶＢ－ＩＶＢ切断線に沿った矢視方向の断面を表す断面図である。
　図３および図４に示したように、センサ画素ＰＸ１～ＰＸ４は、光電変換部形成領域１Ｒ（１Ｒ１～１Ｒ４）を含む第１の階層ＬＹ１と、電荷保持部形成領域２Ｒ（２Ｒ１～２Ｒ４）を含む第２の階層ＬＹ２との積層構造を有する。
　光電変換部形成領域１Ｒ１～１Ｒ４は、それぞれ、ＸＹ面において幅Ｘ１および長さＹ１で規定される、第１のアスペクト比ＡＲ１（＝Ｘ１／Ｙ１）を有する矩形状の領域であり、本実施の形態ではＹ軸方向に一列に並ぶように配列されている。図３では、第１のアスペクト比ＡＲ１が１、すなわち、幅Ｘ１と長さＹ１とが等しい例を示している。
　電荷保持部形成領域２Ｒ１～２Ｒ４は、それぞれ、ＸＹ面において幅Ｘ２および長さＹ２で規定される、第２のアスペクト比ＡＲ２（＝Ｘ２／Ｙ２）を有する矩形状の領域である。ここで、第１のアスペクト比ＡＲ１と第２のアスペクト比ＡＲ２とは異なっている。電荷保持部形成領域２Ｒ１～２Ｒ４は、例えば、電荷保持部形成領域２Ｒ１と電荷保持部形成領域２Ｒ２とがＸ軸方向において隣り合い、電荷保持部形成領域２Ｒ３と電荷保持部形成領域２Ｒ４とがＸ軸方向において隣り合い、電荷保持部形成領域２Ｒ１と電荷保持部形成領域２Ｒ４とがＹ軸方向において隣り合い、電荷保持部形成領域２Ｒ２と電荷保持部形成領域２Ｒ３とがＹ軸方向において隣り合うようにマトリクス状に配列されている。図３では、第２のアスペクト比ＡＲ２が４、すなわち、幅Ｘ２に対しと長さＹ２が４倍の寸法である例を示している。なお、図３では、幅Ｘ２が幅Ｘ１の半分の寸法であり、長さＹ２が長さＹ１の２倍の寸法である。
　また、本実施の形態では、光電変換部形成領域１Ｒにおける第１の長手方向と、電荷保持部形成領域２Ｒにおける第２の長手方向とが実質的に一致し、または実質的に直交している。すなわち、電荷保持部形成領域２Ｒにおける第２の長手方向はＹ軸方向であるから、光電変換部形成領域１Ｒにおける第１の長手方向を、幅Ｘ１に沿ったＸ軸方向とすれば第２の長手方向が第１の長手方向と実質的に直交することとなる。一方、光電変換部形成領域１Ｒにおける第１の長手方向を、長さＹ１に沿ったＹ軸方向とすれば第２の長手方向が第１の長手方向と実質的に一致することとなる。
　また、本実施の形態の画素アレイ部１１１では、図３に示した画素ＰＸ１～ＰＸ４を最小単位としてＸ軸方向およびＹ軸方向のそれぞれに沿って繰り返し配列されている。上述のように、第１のアスペクト比ＡＲ１と第２のアスペクト比ＡＲ２とは異なっている。したがって、Ｘ軸方向において、光電変換部形成領域１Ｒの第１の配列ピッチと電荷保持部形成領域２Ｒの第２の配列ピッチとが互いに異なっている。図３の例では、第１の配列ピッチが幅Ｘ１と等しいのに対し、第２の配列ピッチが幅Ｘ２と等しい。すなわち、Ｘ軸方向においては、１つの光電変換部形成領域１Ｒに対し２つの電荷保持部形成領域２Ｒが配置されるようになっている。一方、Ｙ軸方向においても、光電変換部形成領域１Ｒの第３の配列ピッチと電荷保持部形成領域２Ｒの第４の配列ピッチとが互いに異なっている。図３の例では、第３の配列ピッチが長さＹ１と等しいのに対し、第４の配列ピッチが長さＹ２と等しい。すなわち、Ｙ軸方向においては、２つの光電変換部形成領域１Ｒに対し１つの電荷保持部形成領域２Ｒが配置されるようになっている。このように、本実施の形態では、例えば画素ＰＸ１を構成する光電変換部形成領域１Ｒ１の直上のみに電荷保持部形成領域２Ｒ１が設けられているわけではなく、電荷保持部ＭＥＭ１は光電変換部形成領域１Ｒ１および光電変換部形成領域１Ｒ２の双方にまたがって形成されている。同様に、画素ＰＸ２を構成する光電変換部形成領域１Ｒ２の直上のみに電荷保持部形成領域２Ｒ２が設けられているわけではなく、電荷保持部ＭＥＭ２は光電変換部形成領域１Ｒ１および光電変換部形成領域１Ｒ２の双方にまたがって形成されている。すなわち、光電変換部形成領域１Ｒ１が電荷保持部形成領域２Ｒ１の一部分および電荷保持部形成領域２Ｒ２の一部分と重なり合い、光電変換部形成領域１Ｒ２が電荷保持部形成領域２Ｒ１の残りの部分および電荷保持部形成領域２Ｒ２の残りの部分と重なり合うようになっている。
　図３の例では、第１の配列ピッチである幅Ｘ１に対する第２の配列ピッチである幅Ｘ２の第１の比（Ｘ２／Ｘ１）は、第３の配列ピッチである長さＹ１に対する第４の配列ピッチである長さＹ２の第２の比（Ｙ２／Ｙ１）の逆数と実質的に等しい。
　センサ画素ＰＸ１～ＰＸ４は、第１の階層ＬＹ１において、Ｓｉ（シリコン）などの半導体材料により形成された半導体基板１１（１１－１～１１－４）と、半導体基板１１に埋設された光電変換部ＰＤ（ＰＤ１～ＰＤ４）とを有している。また、半導体基板１１は、図４に示したように、表面１１Ｓ１と、その表面１１Ｓ１と反対側の裏面１１Ｓ２とを含んでいる。裏面１１Ｓ２は外部からの光が入射する面であり、カラーフィルタＣＦを含むカラーフィルタ形成層ＬＹ０が設けられている。カラーフィルタＣＦの裏面１１Ｓ２と反対側には、オンチップレンズＬＮＳがさらに設けられている。また、表面１１Ｓ１に設けられた転送ゲートＴＲＺ（ＴＲＺ１～ＴＲＺ４）の下部から深さ方向（＋Ｚ方向）に延在する２本の縦型トレンチゲート５１，５２の先端部が、光電変換部ＰＤ（ＰＤ１～ＰＤ４）と接している。
　半導体基板１１のうちの第１の階層ＬＹ１には、光電変換部ＰＤ（ＰＤ１～ＰＤ４）をそれぞれ取り囲むように素子分離部１２（１２－１～１２－４）がさらに設けられている。素子分離部１２は、互いに隣り合うセンサ画素ＰＸ同士の境界位置において半導体基板１１を貫くようにＺ軸方向に延在すると共に各光電変換部ＰＤを取り囲む壁状の部材である。素子分離部１２により、互いに隣り合うセンサ画素ＰＸ同士は電気的に分離されている。また、素子分離部１２は、隣接するセンサ画素ＰＸからの漏れ光が光電変換部ＰＤ（ＰＤ１～ＰＤ４）へ入射することにより混色等のノイズを発生させるのを防止する。素子分離部１２は、例えば酸化珪素などの絶縁材料によって構成されている。
　電荷保持部形成領域２Ｒ１～２Ｒ４には、それぞれ、電荷保持部ＭＥＭ１～ＭＥＭ４が形成されている。また、例えば電荷保持部形成領域２Ｒ１には、排出トランジスタＯＦＧ１、第１～第３の転送トランジスタＴＧ１Ａ～ＴＧ１Ｃ、電荷電圧変換部ＦＤ１４、リセットトランジスタＲＳＴ１４、電源ＶＤＤ、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４などがＹ軸方向に並ぶように配列されている。なお、電荷保持部ＭＥＭ１は、例えば転送ゲートＴＲＹ１，ＴＲＸ１，ＴＲＧ１の下方に位置している。他の電荷保持部形成領域２Ｒ２～２Ｒ４も同様である。
　電荷保持部形成領域２Ｒ１～２Ｒ４には、それぞれ、Ｘ軸方向に並ぶ２本の縦型トレンチゲート５１，５２が設けられている。縦型トレンチゲート５１，５２は電荷転送部の一部を構成し、光電変換部ＰＤ１～ＰＤ４と転送ゲートＴＲＺ１～ＴＲＺ４とをそれぞれ繋いでおり、光電変換部ＰＤ１～ＰＤ４から、バッファＢＵＦ１～ＢＵＦ４を介して転送先である電荷保持部ＭＥＭ１～ＭＥＭ４へ電荷を転送する経路となる。なお、縦型トレンチゲートは１つのみ配置されていてもよいし、３つ以上配置されてもよい。
　電荷保持部形成領域２Ｒ１～２Ｒ４は、それぞれ、Ｚ軸方向に延在すると共に第２の長手方向であるＹ軸方向に沿って延在する遮光壁１３をさらに有するとよい。電荷保持部ＭＥＭ１～ＭＥＭ４は、Ｘ軸方向に隣り合う２つの遮光壁１３の間に挟まれるように配置される。遮光壁１３は、電荷保持部ＭＥＭ１～ＭＥＭ４への光の入射を妨げる部材である。
　光電変換部ＰＤ１～ＰＤ４と電荷保持部ＭＥＭ１～ＭＥＭ４との間には、ＸＹ面に沿って広がる遮光膜１４がさらに設けられている（図４）。遮光膜１４は、遮光壁１３と同様、電荷保持部ＭＥＭ１～ＭＥＭ４への光の入射を妨げる部材であり、光電変換部ＰＤ１～ＰＤ４を透過した光が電荷保持部ＭＥＭ１～ＭＥＭ４へ入射してノイズが発生するのを抑制する。なお、裏面１１Ｓ２から入射して光電変換部ＰＤ１～ＰＤ４により吸収されずに光電変換部ＰＤ１～ＰＤ４を透過した光は、遮光膜１４において反射し、再度、光電変換部ＰＤ１～ＰＤ４へ入射することとなる。すなわち、遮光膜１４はリフレクタでもあり、光電変換部ＰＤ１～ＰＤ４を透過した光を再度光電変換部ＰＤ１～ＰＤ４へ入射させることにより、光電変換効率を高めている。但し、遮光膜１４には、光電変換部ＰＤ１～ＰＤ４により生成された電荷が通過可能な開口１４Ｋが設けられている。縦型トレンチゲート５１，５２は、開口１４Ｋを貫通するように設けられている。遮光膜１４は、開口１４Ｋを除き、画素アレイ部１１１におけるＸＹ面の全体に亘って設けられているとよい。また、遮光膜１４は、遮光壁１３と連結されていてもよい。遮光膜１４および遮光壁１３は、例えば内層部分と、その周囲を取り囲む外層部分との２層構造をそれぞれ有している。内層部分は、例えば遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料からなる。より、具体的には、内層部分の構成材料としては、Ａｌ（アルミニウム），Ｃｕ（銅），Ｃｏ（コバルト），Ｗ（タングステン），Ｔｉ（チタン），Ｔａ（タンタル），Ｎｉ（ニッケル），Ｍｏ（モリブデン），Ｃｒ（クロム），Ｉｒ（イリジウム），白金イリジウム，ＴｉＮ（窒化チタン）またはタングステンシリコン化合物などが挙げられる。なかでもＡｌ（アルミニウム）が最も光学的に好ましい構成材料である。なお、内層部分は、グラファイトや有機材料により構成されていてもよい。外層部分は、例えばＳｉＯｘ（シリコン酸化物）などの絶縁材料により構成されている。外層部分により、内層部分と半導体基板１１との電気的絶縁性が確保される。
　なお、ＸＹ面内に延在する遮光膜１４は、例えばウェットエッチング処理により半導体基板１１の内部に空間を形成したのち、その空間に上述の材料を埋め込むことにより形成可能である。そのウェットエッチング処理においては、例えば半導体基板１１がＳｉ（１１１）により構成される場合、所定のアルカリ水溶液を用い、Ｓｉ（１１１）の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行う。より具体的には、Ｓｉ（１１１）基板においては、＜１１１＞方向のエッチングレートに対して＜１１０＞方向のエッチングレートが十分に高くなる性質を利用する。所定のアルカリ水溶液としては、無機溶液であればＫＯＨ，ＮａＯＨ，またはＣｓＯＨなどが適用可能であり、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液），Ｎ2Ｈ4（ヒドラジン），ＮＨ4ＯＨ（水酸化アンモニウム），またはＴＭＡＨ（水酸化テトラメチルアン
モニウム）などが適用可能である。
　遮光膜１４を形成するための空間をウェットエッチング処理により形成する場合、ＸＹ面内でのウェットエッチングの進行距離が長くなるほど、遮光膜１４の厚さ（Ｚ軸方向の寸法）も大きくなってしまう。したがって、遮光膜１４の厚さが必要以上に厚くなるのを避けるためには、ＸＹ面内でのウェットエッチングの進行距離はなるべく短いことが望ましい。そこで、本実施の形態の図３に示したように、遮光膜１４におけるＸ軸方向の寸法を短くするとよい。本実施の形態では、Ｙ軸方向に延びる遮光壁１３を形成する際に掘り下げるトレンチを利用し、Ｘ軸方向へ進行するウェットエッチング処理により遮光膜１４が形成される空間を形成することができる。こうすることにより、最終的に得られる遮光膜１４の厚さの増大を抑えることができる。
　また、本実施の形態では、半導体基板１１は例えばＰ型（第１導電型）であり、光電変換部ＰＤおよび電荷保持部ＭＥＭ１～ＭＥＭ４はＮ型（第２導電型）である。
　図５は、画素アレイ部１００に含まれる８つのセンサ画素ＰＸにおける平面構成を階層ごとに表した模式図である。図５の（Ａ）は第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ４の配列を模式的に表している。図５の（Ｂ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ４の配列を模式的に表している。図５の（Ｃ）は、カラーフィルタ形成層ＬＹ０におけるカラーフィルタＣＦの配列を模式的に表している。図５の（Ｃ）では、符号ＣＦ－Ｒは赤色のカラーフィルタを表し、符号ＣＦ－Ｇは緑色のカラーフィルタを表し、符号ＣＦ－Ｂは青色のカラーフィルタを表している。
　図５の（Ａ）では、マトリックス状に配列された４つの電荷保持部形成領域２Ｒ１～２Ｒ４からなる第１の単位ユニットがＸ軸方向に２つ並んだ、合計８つの電荷保持部形成領域２Ｒを示している。画素アレイ部１００では、第２の階層ＬＹ２において、図５の（Ａ）に示した第１の単位ユニットが最小単位としてＸ軸方向およびＹ軸方向の双方に複数配列されている。
　また図５の（Ｂ）では、Ｙ軸方向に順に並ぶ４つの光電変換部形成領域１Ｒ１～１Ｒ４からなる第２の単位ユニットがＸ軸方向に２つ並んだ、合計８つの光電変換部形成領域１Ｒを示している。画素アレイ部１００では、第１の階層ＬＹ１において、図５の（Ｂ）に示した第２の単位ユニットが最小単位としてＸ軸方向およびＹ軸方向の双方に複数配列されている。
　さらに、図５の（Ｃ）では、Ｘ軸方向に２列並ぶと共にＹ軸方向に４行並ぶ合計８つのカラーフィルタＣＦからなる第３の単位ユニットを示している。画素アレイ部１００では、カラーフィルタ形成層ＬＹ０において、図５の（Ｃ）に示した第３の単位ユニットが最小単位としてＸ軸方向およびＹ軸方向の双方に複数配列されている。図５の（Ａ）～（Ｃ）に示した第１～第３の単位ユニットは、図４に示したようにＺ軸方向において重なり合っている。詳細には、図５の（Ｃ）に示した１つの第３の単位ユニットに対し、図５の（Ａ）に示した２つの第１の単位ユニットと、図５の（Ｂ）に示した２つの第２の単位ユニットとがそれぞれ対応するように積層されている。
（センサ画素ＰＸの動作）
　次に、図２から図５などを参照して、センサ画素ＰＸの動作について説明する。センサ画素ＰＸでは、まず、システム制御部１１５の駆動制御に基づき、露光を行う前に高レベルの駆動信号が排出トランジスタＯＦＧおよび転送ゲートＴＲＺにそれぞれ供給されることで、排出トランジスタＯＦＧおよび転送ゲートＴＲＺがオンされる。これにより、光電変換部ＰＤにおいて蓄積されている電荷が排出部ＯＦＤへ排出され、光電変換部ＰＤがリセットされる。
　光電変換部ＰＤがリセットされたのち、システム制御部１１５の駆動制御に基づき、低レベルの駆動信号が排出トランジスタＯＦＧおよび転送ゲートＴＲＺにそれぞれ供給されることで排出トランジスタＯＦＧおよび転送ゲートＴＲＺがオフされる。これにより、画素アレイ部１１１における全てのセンサ画素ＰＸにおいて露光が開始され、被写体からの光を受光した各光電変換部ＰＤにおいて電荷が生成および蓄積される。
　予定された露光時間が経過したのち、画素アレイ部１１１の全てのセンサ画素ＰＸにおいて、システム制御部１１５の駆動制御に基づき、転送ゲートＴＲＺおよび転送ゲートＴＲＹへの駆動信号がオンにされる。これにより、各センサ画素ＰＸにおいて、光電変換部ＰＤに蓄積された電荷は、光電変換部ＰＤから転送ゲートＴＲＺおよび転送ゲートＴＲＹを介して電荷保持部ＭＥＭへ転送され、電荷保持部ＭＥＭにおいて一時的に保持される。
　続いて、システム制御部１１５の駆動制御に基づき、転送ゲートＴＲＺおよび転送ゲートＴＲＹへの駆動信号がオフにされたのち、各センサ画素ＰＸの電荷保持部ＭＥＭに保持されている電荷を順次読み出す読み出し動作が行われる。電荷の読み出し動作は、例えば画素アレイ部１１１の行単位で行われ、具体的には、読み出される行ごとに転送ゲートＴＲＸおよび転送ゲートＴＲＧを駆動信号によりオンされる。これにより、各センサ画素ＰＸの電荷保持部ＭＥＭに保持されている電荷が、行単位に電荷電圧変換部ＦＤへそれぞれ転送される。
　そののち、選択トランジスタＳＥＬが駆動信号によりオンされると、電荷電圧変換部ＦＤに保持されている電荷に応じたレベルを示す電気信号が、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとを順次経由してＶＳＬ１１７を通してカラム信号処理部１１３へ出力される。
［固体撮像装置１０１の効果］
　このように、本実施の形態の固体撮像装置１０１では、光電変換部ＰＤを含む光電変換部形成領域１Ｒと、電荷保持部ＭＥＭを含む電荷保持部形成領域２Ｒとの積層構造をそれぞれ有する複数の画素を備えている。ここで、光電変換部形成領域１Ｒは、ＸＹ面において第１のアスペクト比ＡＲ１を有し、電荷保持部形成領域２Ｒは、ＸＹ面において第１のアスペクト比ＡＲ１と異なる第２のアスペクト比ＡＲ２を有している。このような構成により、電荷保持部形成領域２Ｒにおけるレイアウトが効率化され、電荷保持部形成領域２Ｒにおいて電荷保持部ＭＥＭの占有可能な面積割合を拡大することができる。そのため、画素アレイ部１１１の面積を拡大することなく電荷保持部ＭＥＭのＸＹ面に沿った占有面積を拡大できるので、画素アレイ部１１１の面積を拡大することなく電荷保持部ＭＥＭの飽和容量を増加させることができる。換言すれば、電荷保持部ＭＥＭの飽和容量を維持しつつ、画素アレイ部１１１の面積を縮小することができるので、固体撮像装置１０１の小型化を実現できる。
　また、電荷保持部ＭＥＭのＸＹ面に沿った占有面積を拡大できるので、電荷保持部ＭＥＭにおいて遮光膜１４の開口１４Ｋから離れた位置にある部分が増加することとなる。その結果、電荷保持部ＭＥＭへの意図しない光入射による影響、すなわちＰＬＳ（Parasitic Light Sensitivity）の低減が期待できる。
＜２．第１の実施の形態の変形例＞
（第３の変形例）
［画素アレイ部１１１Ａにおけるセンサ画素ＰＸの回路構成］
　図６Ａおよび図６Ｂは、第１の実施の形態の第３の変形例としての画素アレイ部１１１Ａにおけるセンサ画素ＰＸの回路構成を表す回路図である。画素アレイ部１１１Ａでは、各センサ画素ＰＸから個別に電圧を読み出す通常読出しと、Ｙ軸方向において隣り合う２つのセンサ画素ＰＸの電圧を加算して読み出す加算読出しとの２つの読出し方法を選択的に行うことができる。図６Ａは通常読み出しを行う場合の電荷（電気信号）の流れを表しており、図６Ｂは加算読み出しを行う場合の電荷（電気信号）の流れを表している。
　図６Ａおよび図６Ｂに示した画素アレイ部１１１Ａでは、Ｙ軸方向に一列に並ぶ６つの光電変換部ＰＤ１～ＰＤ６を１つの単位ユニットとしており、その単位ユニットが第１の階層ＬＹ１においてＸ軸方向およびＹ軸方向の双方に複数配列されている。図６Ａおよび図６Ｂでは、複数のセンサ画素ＰＸのうち、光電変換部ＰＤ１～ＰＤ６をそれぞれ含むセンサ画素ＰＸ１～ＰＸ６のみを示している。なお、図６Ａおよび図６Ｂでは、電荷保持部ＭＥＭやバッファＢＵＦなど一部の構成要素を省略している。
　図６Ａおよび図６Ｂに示したように、画素アレイ部１１１Ａでは、Ｙ軸方向において３つ隣りのセンサ画素ＰＸ同士が電荷電圧変換部ＦＤを共有している。具体的には、センサ画素ＰＸ１およびセンサ画素ＰＸ４は、各々の光電変換部ＰＤ１，ＰＤ４がそれぞれ接続された第１の電荷電圧変換部ＦＤ１４を共有している。また、センサ画素ＰＸ２およびセンサ画素ＰＸ５は、各々の光電変換部ＰＤ２，ＰＤ５がそれぞれ接続された第２の電荷電圧変換部ＦＤ２５を共有している。さらに、センサ画素ＰＸ３およびセンサ画素ＰＸ６は、各々の光電変換部ＰＤ３，ＰＤ６がそれぞれ接続された第３の電荷電圧変換部ＦＤ３６を共有している。
　画素アレイ部１１１Ａは、第１から第３の通常読出スイッチＦＡ１４，ＦＡ２５，ＦＡ３６と、第１から第３の加算読出スイッチＦＢ１２，ＦＢ３４，ＦＢ５６とをさらに備えている。
　第１の通常読出スイッチＦＡ１４は、第１の電荷電圧変換部ＦＤ１４と光電変換部ＰＤ４との間に設けられ、転送ゲートＴＲＧ４を介して第１の電荷電圧変換部ＦＤ１４と光電変換部ＰＤ４との接続および切断が可能に構成されている。また、第２の通常読出スイッチＦＡ２５は、第２の電荷電圧変換部ＦＤ２５と光電変換部ＰＤ２との間に設けられ、転送ゲートＴＲＧ２を介して第２の電荷電圧変換部ＦＤ２５と光電変換部ＰＤ２との接続および切断が可能に構成されている。さらに第３の通常読出スイッチＦＡ３６は、第３の電荷電圧変換部ＦＤ３６と光電変換部ＰＤ６との間に設けられ、転送ゲートＴＲＧ６を介して第３の電荷電圧変換部ＦＤ３６と光電変換部ＰＤ６との接続および切断が可能に構成されている。
　第１の加算読出スイッチＦＢ１２は、第２の通常読出スイッチＦＡ２５と光電変換部ＰＤ２との間に設けられ、光電変換部ＰＤ１と光電変換部ＰＤ２との接続および切断が可能に構成されている。また、第２の加算読出スイッチＦＢ３４は、第１の通常読出スイッチＦＡ１４と光電変換部ＰＤ４との間に設けられ、光電変換部ＰＤ３と光電変換部ＰＤ４との接続および切断が可能に構成されている。さらに、第３の加算読出スイッチＦＢ５６は、第３の通常読出スイッチＦＡ３６と光電変換部ＰＤ６との間に設けられ、光電変換部ＰＤ５と光電変換部ＰＤ６との接続および切断が可能に構成されている。
　画素アレイ部１１１Ａでは、第１から第３の通常読出スイッチＦＡ１４，ＦＡ２５，ＦＡ３６と、第１から第３の加算読出スイッチＦＢ１２，ＦＢ３４，ＦＢ５６とが選択的に駆動可能である。
［画素アレイ部１１１Ａにおける読み出し方法］
　画素アレイ部１１１Ａでは、通常読出しを行う場合、第１から第３の通常読出スイッチＦＡ１４，ＦＡ２５，ＦＡ３６をオンとし、第１から第３の加算読出スイッチＦＢ１２，ＦＢ３４，ＦＢ５６をオフとする。この結果、図６Ａに示したように、例えば光電変換部ＰＤ１で生成された電荷は、転送ゲートＴＲＧ１を経由して電荷電圧変換部ＦＤ１４に向かい、増幅トランジスタＡＭＰ１４と選択トランジスタＳＥＬ１４とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ２で生成された電荷は、転送ゲートＴＲＧ２と第２の通常読出スイッチＦＡ２５とを経由して電荷電圧変換部ＦＤ２５に向かい、増幅トランジスタＡＭＰ２５と選択トランジスタＳＥＬ２５とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ３で生成された電荷は、転送ゲートＴＲＧ３を経由して電荷電圧変換部ＦＤ３６に向かい、増幅トランジスタＡＭＰ３６と選択トランジスタＳＥＬ３６とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ４で生成された電荷は、転送ゲートＴＲＧ４と第１の通常読出スイッチＦＡ１４とを経由して電荷電圧変換部ＦＤ１４に向かい、増幅トランジスタＡＭＰ１４と選択トランジスタＳＥＬ１４とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ５で生成された電荷は、転送ゲートＴＲＧ５を経由して電荷電圧変換部ＦＤ２５に向かい、増幅トランジスタＡＭＰ２５と選択トランジスタＳＥＬ２５とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ６で生成された電荷は、転送ゲートＴＲＧ６と第３の通常読出スイッチＦＡ３６とを経由して電荷電圧変換部ＦＤ３６に向かい、増幅トランジスタＡＭＰ３６と選択トランジスタＳＥＬ３６とを順次経由してＶＳＬ１１７を通して出力される。
　一方、画素アレイ部１１１Ａにおいて加算通常読出しを行う場合、第１から第３の通常読出スイッチＦＡ１４，ＦＡ２５，ＦＡ３６をオフとし、第１から第３の加算読出スイッチＦＢ１２，ＦＢ３４，ＦＢ５６をオンとする。この結果、図６Ｂに示したように、例えば光電変換部ＰＤ１で生成された電荷は、転送ゲートＴＲＧ１を経由して電荷電圧変換部ＦＤ１４に向かい、増幅トランジスタＡＭＰ１４と選択トランジスタＳＥＬ１４とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ２で生成された電荷は、転送ゲートＴＲＧ２と第１の加算読出スイッチＦＢ１２とを経由して電荷電圧変換部ＦＤ１４に向かい、増幅トランジスタＡＭＰ１４と選択トランジスタＳＥＬ１４とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ３で生成された電荷は、転送ゲートＴＲＧ３を経由して電荷電圧変換部ＦＤ３６に向かい、増幅トランジスタＡＭＰ３６と選択トランジスタＳＥＬ３６とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ４で生成された電荷は、転送ゲートＴＲＧ４と第２の加算読出スイッチＦＢ３４とを経由して電荷電圧変換部ＦＤ３６に向かい、増幅トランジスタＡＭＰ３６と選択トランジスタＳＥＬ３６とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ５で生成された電荷は、転送ゲートＴＲＧ５を経由して電荷電圧変換部ＦＤ２５に向かい、増幅トランジスタＡＭＰ２５と選択トランジスタＳＥＬ２５とを順次経由してＶＳＬ１１７を通して出力される。光電変換部ＰＤ６で生成された電荷は、転送ゲートＴＲＧ６と第３の加算読出スイッチＦＢ５６とを経由して電荷電圧変換部ＦＤ２５に向かい、増幅トランジスタＡＭＰ２５と選択トランジスタＳＥＬ２５とを順次経由してＶＳＬ１１７を通して出力される。
［画素アレイ部１１１Ａの作用効果］
　このように、本変形例としての画素アレイ部１１１Ａでは、画素回路において、第１から第３の通常読出スイッチＦＡ１４，ＦＡ２５，ＦＡ３６と、第１から第３の加算読出スイッチＦＢ１２，ＦＢ３４，ＦＢ５６とを適切な位置に配置している。このため、画素アレイ部１１１Ａによれば、最近接配置された２つのセンサ画素ＰＸ同士の電圧を加算して読み出す画素加算読出し（ピクセルビニング）が可能である。
（第４の変形例）
［画素アレイ部１１１Ｂの構成］
　図７および図８は、第１の実施の形態の第４の変形例としての画素アレイ部１１１Ｂにおけるセンサ画素ＰＸを表す平面図および断面図である。なお、図７および図８は、それぞれ第１の実施の形態の図３および図４に対応する。
　画素アレイ部１１０Ｂは、第１の階層ＬＹ１および第２の階層ＬＹ２を含む第１基板Ｓ１と、第３の階層ＬＹ３を含む第２基板Ｓ２とを接合界面Ｋにおいて貼り合わせた構造を有する。第１の実施の形態の画素アレイ部１１１では、電荷保持部ＭＥＭ１，ＭＥＭ４を含む第２の階層ＬＹ２に電荷電圧変換部ＦＤ１４、リセットトランジスタＲＳＴ１４、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４などを設けるようにした。これに対し、画素アレイ部１１１Ｂでは、電荷電圧変換部ＦＤ１４、リセットトランジスタＲＳＴ１４、増幅トランジスタＡＭＰ１４、および選択トランジスタＳＥＬ１４などを第２基板Ｓ２の第３の階層ＬＹ３へ移動し、接合界面Ｋにおいて配線層同士を接合するようにしている。配線層同士の接合は、例えばＣｕ（銅）などの金属層の表面同士をプラズマ照射により活性化させて接合するいわゆるＣｕ－Ｃｕ接合が好適である。
［画素アレイ部１１１Ｂの作用効果］
　このように、画素アレイ部１１１Ｂでは、電荷保持部ＭＥＭ以外の構成要素の一部を他の階層に移動させることにより、画素アレイ部１１１などと比較して第２の階層ＬＹ２に形成される電荷保持部ＭＥＭの占有面積を拡大することができる。よって、画素アレイ部１１１Ｂの面積を拡大することなく電荷保持部ＭＥＭの飽和容量を増加させることができる。換言すれば、電荷保持部ＭＥＭの飽和容量を維持しつつ、画素アレイ部１１１Ｂの面積を縮小することができるので、固体撮像装置１０１の小型化を実現できる。
（第５の変形例）
［画素アレイ部１１１Ｃの構成］
　図９および図１０は、第１の実施の形態の第５の変形例としての画素アレイ部１１１Ｃにおけるセンサ画素ＰＸを表す平面図および断面図である。なお、図９および図１０は、それぞれ第１の実施の形態の図３および図４に対応する。
　上述の第４の変形例としての画素アレイ部１１１Ｂ（図７および図８）では、第３の階層ＬＹ３を、第１の階層ＬＹ１および第２の階層ＬＹ２を含む第１基板Ｓ１とは別体の第２基板Ｓ２に形成し、そののち、第１基板Ｓ１と第２基板Ｓ２とを一体化させたものである。これに対し本変形例としての画素アレイ部１１１Ｃは、第１の階層ＬＹ１と第２の階層ＬＹ２と第３の階層ＬＹ３とを順に形成するようにしたものである。
　画素アレイ部１１１Ｃを作製するにあたっては、電荷保持部ＭＥＭや転送ゲートＴＲＧなどを含む第２の階層ＬＹ２を形成したのち、酸化膜を形成する。次に、酸化膜を平坦化して平坦面を形成したのち、シリコンウェハの張り合わせおよび薄肉化を行う。さらに、電荷電圧変換部ＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、および選択トランジスタＳＥＬなどの各種画素トランジスタを形成する。
［画素アレイ部１１１Ｃの作用効果］
　このように、画素アレイ部１１１Ｃでは、電荷保持部ＭＥＭ以外の構成要素の一部を他の階層に移動させることにより、画素アレイ部１１１などと比較して第２の階層ＬＹ２に形成される電荷保持部ＭＥＭの占有面積を拡大することができる。よって、画素アレイ部１１１Ｃの面積を拡大することなく電荷保持部ＭＥＭの飽和容量を増加させることができる。換言すれば、電荷保持部ＭＥＭの飽和容量を維持しつつ、画素アレイ部１１１Ｂの面積を縮小することができるので、固体撮像装置１０１の小型化を実現できる。さらに、画素アレイ部１１１Ｂ（図７および図８）と比較して、例えば電荷電圧変換部ＦＤと第３の転送トランジスタＴＧ１Ｃとの接続を行う配線の長さを短縮できるので、電荷電圧の変換効率が向上する。
（第６の変形例）
［画素アレイ部１１１Ｄの構成］
　図１１は、第１の実施の形態の第６の変形例としての画素アレイ部１１１Ｄにおけるセンサ画素ＰＸを表す平面図である。図１１は、画素アレイ部１１１Ｄに含まれる８つのセンサ画素ＰＸ１～ＰＸ８における平面構成を、階層ごとに表した模式図である。図１１の（Ａ）は第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ８の配列を模式的に表している。図１１の（Ｂ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ８の配列を模式的に表している。図１１の（Ｃ）は、カラーフィルタ形成層ＬＹ０におけるカラーフィルタＣＦの配列を模式的に表している。なお、図１１は、第１の実施の形態の図５に対応する。
　画素アレイ部１１１Ｄでは、図１１に示したように、Ｙ軸方向に一列に並ぶセンサ画素ＰＸ１～ＰＸ４と、同じくＹ軸方向に一列に並ぶセンサ画素ＰＸ５～ＰＸ８とがＸ軸方向に隣り合うように配置されている。画素アレイ部１１１Ｄでは、８つのセンサ画素ＰＸ１～ＰＸ８を単位ユニットとして、それらがＸ軸方向およびＹ軸方向の各々に配列されている。画素アレイ部１１１Ｄでは、センサ画素ＰＸ１～ＰＸ４の列とセンサ画素ＰＸ５～ＰＸ８の列とが、Ｙ軸を対称軸とする線対称の配置となっている。このため、隣接するセンサ画素ＰＸ同士において、縦型トレンチゲート５１，５２が近接して配置される。
（第７の変形例）
［画素アレイ部１１１Ｅの構成］
　図１２は、第１の実施の形態の第７の変形例としての画素アレイ部１１１Ｅにおけるセンサ画素ＰＸを表す平面図である。図１２に示した画素アレイ部１１１Ｅは、単位ユニットを構成する８つのセンサ画素ＰＸ１～ＰＸ８にそれぞれ対応するカラーフィルタＣＦの色が異なることを除き、他は図１１に示した画素アレイ部１１１Ｄと実質的に同じ構成を有する。なお、図１２の（Ａ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ８の配列を模式的に表し、図１２の（Ｂ）は、カラーフィルタ形成層ＬＹ０におけるカラーフィルタＣＦの配列を模式的に表している。
　具体的には、図１２の画素アレイ部１１１Ｅでは、センサ画素ＰＸ２，ＰＸ８が赤色のカラーフィルタＣＦ－Ｒを有し、センサ画素ＰＸ１，ＰＸ４，ＰＸ６，ＰＸ７が緑色のカラーフィルタＣＦ－Ｇを有し、センサ画素ＰＸ３，ＰＸ５が青色のカラーフィルタＣＦ－Ｂを有している。
［画素アレイ部１１１Ｅの作用効果］
　このように、画素アレイ部１１１Ｅでは、センサ画素ＰＸ１～ＰＸ８の各々の画素領域における縦型トレンチゲート５１，５２の配置位置が、色ごとに統一されている。具体的には、図１２の例では、赤色のカラーフィルタＣＦ－Ｒを有するセンサ画素ＰＸ２，ＰＸ８および青色のカラーフィルタＣＦ－Ｂを有するセンサ画素ＰＸ３，ＰＸ５では、いずれもＸ軸方向において中央の位置よりもやや右側（＋Ｘ方向）へ偏った位置に縦型トレンチゲート５１，５２がある。一方、緑色のカラーフィルタＣＦ－Ｇを有するセンサ画素ＰＸ１，ＰＸ４，ＰＸ６，ＰＸ７では、いずれもＸ軸方向において中央の位置よりもやや左側（－Ｘ方向）へ偏った位置に縦型トレンチゲート５１，５２がある。したがって、センサ画素ＰＸ２，ＰＸ８およびセンサ画素ＰＸ３，ＰＸ５では、Ｘ軸方向において中央の位置よりもやや右側（＋Ｘ方向）へ偏った位置に遮光膜１４の開口１４Ｋが存在することとなる。同様に、センサ画素ＰＸ１，ＰＸ４，ＰＸ６，ＰＸ７では、Ｘ軸方向において中央の位置よりもやや左側（－Ｘ方向）へ偏った位置に遮光膜１４の開口１４Ｋが存在することとなる。よって、各色における複数のセンサ画素ＰＸ同士において、開口１４Ｋの位置に起因する斜入射光に対する感度特性などのばらつきが生じるのを回避することができる。
（第８の変形例）
［画素アレイ部１１１Ｆ］
　図１３は、第１の実施の形態の第８の変形例としての画素アレイ部１１１Ｆにおけるセンサ画素ＰＸを表す平面図である。図１３に示した画素アレイ部１１１Ｆは、単位ユニットを構成する８つのセンサ画素ＰＸ１～ＰＸ８にそれぞれ対応するカラーフィルタＣＦの色が異なることを除き、他は図１２に示した画素アレイ部１１１Ｅと実質的に同じ構成を有する。図１３の画素アレイ部１１１Ｆでは、カラーフィルタＣＦがいわゆるベイヤー配列となっており、同色のカラーフィルタＣＦが隣り合うことがないので、全体として光学対称性に優れる。
（第９の変形例）
　図１４は、図１３に示した画素アレイ部１１１Ｆにおいて、センサ画素ＰＸ１における電荷電圧変換部ＦＤ１の拡散層と、センサ画素ＰＸ２を挟んでセンサ画素ＰＸ１と隣り合うセンサ画素ＰＸ３のＯＦＤの拡散層とが共有されている場合の画素回路の一部を表している。この場合、センサ画素ＰＸ３における光電変換部ＰＤ３の電荷を排出するときは、リセットトランジスタＲＳＴをオンすればよい。
（第１０の変形例）
［画素アレイ部１１１Ｇ］
　図１５は、第１の実施の形態の第１０の変形例としての画素アレイ部１１１Ｇにおけるセンサ画素ＰＸ１～ＰＸ１２の配列例を表す平面図である。図１５の（Ａ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ１２の配列を模式的に表し、図１５の（Ｂ）は、第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ１２の配列を模式的に表している。
　図１５に示した画素アレイ部１１１Ｇでは、Ｘ軸方向に４列、Ｙ軸方向に３行の合計１２のセンサ画素ＰＸを示している。図１５の（Ａ）に示したように、光電変換部形成領域１Ｒ１～１Ｒ１２における第１のアスペクト比ＡＲ１は１である。一方、図１５の（Ｂ）に示したように、電荷保持部形成領域２Ｒ１～２Ｒ１２における第２のアスペクト比ＡＲ２は２．２５である。この場合であっても上記第１の実施の形態における画素アレイ部１１１と同様の効果が期待できる。
（第１１の変形例）
［画素アレイ部１１１Ｈ］
　図１６は、第１の実施の形態の第１１の変形例としての画素アレイ部１１１Ｈにおけるセンサ画素ＰＸ１～ＰＸ１２の配列例を表す平面図である。図１６の（Ａ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ１２の配列を模式的に表し、図１６の（Ｂ）は、第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ１２の配列を模式的に表している。
　図１６では、画素アレイ部１１１Ｇにおける複数のセンサ画素ＰＸのうち、Ｘ軸方向に４列、Ｙ軸方向に３行の合計１２のセンサ画素ＰＸ１～ＰＸ１２を示している。図１６の（Ａ）に示したように、光電変換部形成領域１Ｒ１～１Ｒ１２における第１のアスペクト比ＡＲ１は１である。一方、図１６の（Ｂ）に示したように、電荷保持部形成領域２Ｒ１～２Ｒ１２における第２のアスペクト比ＡＲ２は２である。
　図１６に示したように、光電変換部形成領域１Ｒ１～１Ｒ１２における第１の長手方向に対し、電荷保持部形成領域２Ｒ１～２Ｒ１２における第２の長手方向が例えば４５°傾斜している。画素アレイ部１１１Ｇでは、Ｘ軸方向における光電変換部形成領域１Ｒの第１の配列ピッチとＸ軸方向における電荷保持部形成領域２Ｒの第２の配列ピッチとが実質的に一致している。また、Ｙ軸方向における光電変換部形成領域１Ｒの第３の配列ピッチとＹ軸方向における電荷保持部形成領域２Ｒの第４の配列ピッチとが実質的に一致している。この場合であっても上記第１の実施の形態における画素アレイ部１１１と同様の効果が期待できる。
＜３．第２の実施の形態＞
［画素アレイ部２１１の構成］
　図１７は、本技術の第２の実施の形態に係る画素アレイ部２１１における、センサ画素ＰＸを表す平面図である。図１７は、画素アレイ部２１１に含まれる２つのセンサ画素ＰＸ１～ＰＸ２における平面構成を、階層ごとに表した模式図である。図１７の（Ａ）は第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ４の配列を模式的に表している。図１７の（Ｂ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ４の配列を模式的に表している。なお、図１７は、第１の実施の形態の図５に対応する。
　画素アレイ部２１１におけるセンサ画素ＰＸ１～ＰＸ２は、いわゆる２ＰＤ方式の像面位相差画素である。センサ画素ＰＸ１とセンサ画素ＰＸ２とは、Ｙ軸方向に隣り合うように配置されている。画素アレイ部２１１における第１の階層ＬＹ１では、光電変換部ＰＤ１を含む光電変換部形成領域１Ｒ１と、光電変換部ＰＤ２を含む光電変換部形成領域１Ｒ２とがＸ軸方向に隣り合って配置されている。光電変換部形成領域１Ｒ１および光電変換部形成領域１Ｒ２は、センサ画素ＰＸ１に対応する。また、光電変換部ＰＤ３を含む光電変換部形成領域１Ｒ３と、光電変換部ＰＤ４を含む光電変換部形成領域１Ｒ４とがＸ軸方向に隣り合って配置されている。光電変換部形成領域１Ｒ３および光電変換部形成領域１Ｒ４は、センサ画素ＰＸ２に対応する。光電変換部ＰＤ１～ＰＤ４は、それぞれ、入射光が入射されると、光電変換により電荷を生成可能に構成されている。光電変換部形成領域１Ｒ１～１Ｒ４におけるアスペクト比、すなわち、Ｘ軸方向の寸法に対するＹ軸方向の寸法の比は、例えば２である。
　また、画素アレイ部２１１における第２の階層ＬＹ２では、電荷保持部ＭＥＭ１を含む電荷保持部形成領域２Ｒ１と、電荷保持部ＭＥＭ２を含む電荷保持部形成領域２Ｒ２とがＸ軸方向に隣り合って配置されている。電荷保持部形成領域２Ｒ１および電荷保持部形成領域２Ｒ２は、センサ画素ＰＸ１に対応する。また、電荷保持部ＭＥＭ３を含む電荷保持部形成領域２Ｒ３と、電荷保持部ＭＥＭ４を含む電荷保持部形成領域２Ｒ４とがＸ軸方向に隣り合って配置されている。電荷保持部形成領域２Ｒ３および電荷保持部形成領域２Ｒ４は、センサ画素ＰＸ２に対応する。電荷保持部ＭＥＭ１～ＭＥＭ４は、それぞれ、光電変換部ＰＤ１～ＰＤ４により生成された電荷を保持するようになっている。電荷保持部形成領域２Ｒ１～２Ｒ４におけるアスペクト比、すなわち、Ｘ軸方向の寸法に対するＹ軸方向の寸法の比は、例えば２である。
＜４．第２の実施の形態の変形例＞
［画素アレイ部２１１Ａの構成］
　図１８は、本技術の第２の実施の形態に係る第１の変形例としての画素アレイ部２１１Ａにおけるセンサ画素ＰＸを表す平面図である。図１８は、画素アレイ部２１１Ａに含まれる２つのセンサ画素ＰＸ１～ＰＸ２における平面構成を、階層ごとに表した模式図である。図１８の（Ａ）は第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１～２Ｒ２の配列を模式的に表している。図１８の（Ｂ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１～１Ｒ２の配列を模式的に表している。
　上記第２の実施の形態の画素アレイ部２１１では、光電変換部形成領域１Ｒ１～１Ｒ４の第１の長手方向および電荷保持部形成領域２Ｒ１～２Ｒ４の第２の長手方向は、いずれも同じＹ軸方向とした。これに対し、変形例としての画素アレイ部２１１Ａでは、光電変換部形成領域１Ｒ１～１Ｒ４の第１の長手方向をＸ軸方向とした。この点を除き、画素アレイ部２１１Ａは、画素アレイ部２１１と実質的に同じ構成を有する。なお、本技術では、光電変換部形成領域１Ｒ１～１Ｒ４の第１の長手方向と電荷保持部形成領域２Ｒ１～２Ｒ４の第２の長手方向とが同じであるセンサ画素ＰＸと、光電変換部形成領域１Ｒ１～１Ｒ４の第１の長手方向と電荷保持部形成領域２Ｒ１～２Ｒ４の第２の長手方向とが異なるセンサ画素ＰＸとが混在していてもよい。
＜５．第３の実施の形態＞
　図１９は、本技術の第３の実施の形態に係る画素アレイ部３１１における一のセンサ画素ＰＸを表す平面図である。図１９は、画素アレイ部３１１に含まれる一のセンサ画素ＰＸにおける平面構成を、階層ごとに表した模式図である。図１９の（Ａ）は第１の階層ＬＹ１における光電変換部形成領域１Ｒ１を模式的に表している。図１９の（Ｂ）は第２の階層ＬＹ２における電荷保持部形成領域２Ｒ１を模式的に表している。図１９の例では、光電変換部形成領域１Ｒ１の平面形状と電荷保持部形成領域２Ｒ１の平面形状とが一致しているが、本技術はこれに限定されず、互いに異なっていてもよい。なお、図１９は、第１の実施の形態の図３に対応する。
　また、図２０は、図１９に示したセンサ画素ＰＸの断面構成を表している。図２０の（Ａ）は、図１９の（Ｂ）に示したセンサ画素ＰＸ１を通過する、Ｘ軸方向のＸＸＡ－ＸＸＡＡ切断線に沿った断面を表す断面図である。また、図２０の（Ｂ）は、図１９の（Ｂ）に示したＸＸＢ－ＸＸＢＢ切断線に沿った断面を表す断面図である。なお、図２０は、第１の実施の形態の図４に対応する。
　さらに、図２１は、図１９に示したセンサ画素ＰＸの回路構成例を表している。排出トランジスタＯＦＧが設けられていないことを除き、他は第１の実施の形態の画素アレイ部１１１におけるセンサ画素ＰＸと実質的に同じ回路構成を有する。
　画素アレイ部３１１におけるセンサ画素ＰＸでは、電荷転送部であるバッファＢＵＦにおいて、排出部ＯＦＤへ向かう電荷搬送経路と電荷保持部ＭＥＭへ向かう電荷搬送経路とが分岐するようにした。ここで、排出部ＯＦＤへ向かう電荷搬送経路には、排出トランジスタＯＦＧが設けられていない。
　画素アレイ部３１１におけるセンサ画素ＰＸは、第２の階層ＬＹ２において、電荷保持部ＭＥＭ、排出部ＯＦＤ、バッファＢＵＦを含む電荷転送部としての第１～第３の転送トランジスタＴＧＡ～ＴＧＣなどを有している。
　図２２～２６は、画素アレイ部３１１のセンサ画素ＰＸにおける光電変換部ＰＤのリセット動作、および光電変換部ＰＤから電荷保持部ＭＥＭへの電荷転送動作を説明するための説明図である。
　図２２の（Ａ）～（Ｃ）は、図２０の（Ｂ）に示した画素アレイ部３１１の断面図に相当する。図２３の（Ａ）～（Ｃ）は、それぞれ、図２２の（Ａ）～（Ｃ）に示した破線XXIIA～XXIICに沿ったポテンシャルを表すポテンシャル図であり、転送ゲートＴＲＺ，ＴＲＹ，ＴＲＸ，ＴＲＧが全てオフの状態に対応する。図２３の（Ａ）～（Ｃ）は、例えばバッファＢＵＦに電荷が蓄積されている状態である。さらに、図２４の（Ａ）～（Ｃ）は、それぞれ、図２２の（Ａ）～（Ｃ）に示した破線XXIIA～XXIICに沿ったポテンシャルを表すポテンシャル図である。図２４の（Ａ）～（Ｃ）は、転送ゲートＴＲＺ，ＴＲＹ，ＴＲＸ，ＴＲＧが全てオフの状態から、転送ゲートＴＲＺのみがオンとなった状態に対応する。図２４の（Ａ）～（Ｃ）は、リセット動作が行われている状態である。
　図２５の（Ａ）～（Ｃ）は、それぞれ、図２２の（Ａ）～（Ｃ）に示した破線XXIIA～XXIICに沿ったポテンシャルを表すポテンシャル図である。図２５の（Ａ）～（Ｃ）は、転送ゲートＴＲＺ，ＴＲＹ，ＴＲＸ，ＴＲＧが全てオフの状態から、転送ゲートＴＲＺ，ＴＲＹ，ＴＲＸがオンとなった状態に対応する。図２５の（Ａ）～（Ｃ）は、光電変換部ＰＤから電荷保持部ＭＥＭへの電荷転送動作が開始された状態である。さらに、図２６の（Ａ）～（Ｃ）もまた、それぞれ、図２２の（Ａ）～（Ｃ）に示した破線XXIIA～XXIICに沿ったポテンシャルを表すポテンシャル図であり、図２５の（Ａ）～（Ｃ）の状態から転送ゲートＴＲＺがオフとなった状態に対応する。
　図２７は、画素アレイ部３１１のセンサ画素ＰＸにおけるリセット動作から露光動作および読出し動作に至るまでの一連のタイミングチャートである。
　図２２～２５に示したように、光電変換部ＰＤのリセット動作を行う際には、転送ゲートＴＲＺのみをオンとし、他の転送ゲートＴＲＹ，ＴＲＸ，ＴＲＧをオフとする。これにより、光電変換部ＰＤからバッファＢＵＦに電荷が転送され、そのバッファＢＵＦから溢れた電荷は電荷保持部ＭＥＭへは行かず、排出部ＯＦＤへ流れることとなる。そののち、転送ゲートＴＲＺをオフとすることで、光電変換部ＰＤとバッファＢＵＦとは分断され、バッファＢＵＦに電荷が残ることとなる。その結果、光電変換部ＰＤのリセット動作が完了する。
　図２５および図２６に示したように、光電変換部ＰＤから電荷保持部ＭＥＭへの電荷転送動作を行う際には、転送ゲートＴＲＺ，ＴＲＹ，ＴＲＸを同時にオンする。バッファＢＵＦと排出部ＯＦＤとの間にはポテンシャル障壁が存在する。このため、バッファＢＵＦから電荷保持部ＭＥＭへ向かうポテンシャル勾配が存在する場合には排出部ＯＦＤへ電荷は移動せず、電荷保持部ＭＥＭへ向かう。
　このように、本実施の形態では、排出トランジスタＯＦＧを設けないようにしたので、第２の階層ＬＹ２における電荷保持部ＭＥＭの占有面積を拡大させることができる。
＜６．第３の実施の形態の変形例＞
［画素アレイ部３１１Ａ］
　図２８は、第３の実施の形態に係る第１の変形例としての画素アレイ部３１１Ａにおける一連の動作のタイミングチャートを表している。図２８に示したように、画素アレイ部３１１Ａは、排出部ＯＦＤを２値駆動するようにしたものである。例えば光電変換部ＰＤのリセット動作の際に排出部ＯＦＤをＨｉｇｈとし、光電変換部ＰＤから電荷保持部ＭＥＭへの電荷転送動作の際に排出部ＯＦＤをＬｏｗとする。これにより、バッファＢＵＦと排出部ＯＦＤとの間のポテンシャル障壁を排出部ＯＦＤの電位によって制御できるので、リセット動作と電荷転送動作とを明確に行うことができる。
［画素アレイ部３１１Ｂ］
　図２９は、第３の実施の形態に係る第２の変形例としての画素アレイ部３１１Ｂにおける一のセンサ画素ＰＸを表す平面図である。図３０は、画素アレイ部３１１Ｂにおける一のセンサ画素ＰＸにおける一連の動作のタイミングチャートを表している。
　画素アレイ部３１１では、排出部ＯＦＤが、分岐部であるバッファＢＵＦを挟んで電荷保持部ＭＥＭと反対側に配置されるようにした。これに対し、画素アレイ部３１１Ｂでは、転送ゲートＴＲＺと転送ゲートＴＲＹとの間において排出部ＯＦＤへ向かう電荷転送経路と、電荷保持部ＭＥＭへ向かう電荷転送経路とが分岐するようにした。この場合、転送ゲートＴＲＺおよび転送ゲートＴＲＹをオンすることでリセット動作を行い、バッファＢＵＦを空乏化する。
＜７．電子機器への適用例＞
図３１は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１０１など（以下、固体撮像装置１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部
２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した固体撮像装置１０１Ａ等を用いることで、良好な画像の取得が期待できる。
＜８．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３３は、撮像部１２０３１の設置位置の例を示す図である。
　図１６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１Ａなどに示した固体撮像装置１０１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜９．その他の変形例＞
　以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば本開示は、裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
　また、本開示の撮像装置は、可視光の光量分布を検出して画像として取得する撮像装置に限定されるものではなく、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として取得する撮像装置であってもよい。
　また、本開示の撮像装置は、撮像部と信号処理部または光学系とがまとめてパッケージングされたモジュールの形態をなしていてもよい。
　本開示の一実施形態としての撮像装置および電子機器によれば、電荷保持部の占有可能な面積割合を拡大できるので、電荷保持部の飽和容量を減少させることなく面内方向の寸法の縮小が可能である。よって、動作性能を損なうことなく面内方向の小型化を実現可能することができる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
　受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、
　前記電荷を保持可能な電荷保持部を含み、前記面において前記第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域と
　の積層構造をそれぞれ有する複数の画素を備えた
　撮像装置。
（２）
　前記光電変換部形成領域における第１の長手方向と、前記電荷保持部形成領域における第２の長手方向とが実質的に一致し、または実質的に直交している
　上記（１）記載の撮像装置。
（３）
　前記第１のアスペクト比は実質的に１であり、前記第２のアスペクト比は実質的に４である
　上記（２）記載の撮像装置。
（４）
　前記複数の画素は、前記第１の方向および前記第２の方向にそれぞれ配列され、
　前記第１の方向における前記光電変換部形成領域の第１の配列ピッチと前記第１の方向における前記電荷保持部形成領域の第２の配列ピッチとが異なり、
　前記第２の方向における前記光電変換部形成領域の第３の配列ピッチと前記第２の方向における前記電荷保持部形成領域の第４の配列ピッチとが異なっている
　上記（２）または（３）に記載の撮像装置。
（５）
　前記第１の配列ピッチに対する前記第２の配列ピッチの第１の比は、
　前記第３の配列ピッチに対する前記第４の配列ピッチの第２の比の逆数と実質的に等しい
　上記（４）記載の撮像装置。
（６）
　前記複数の画素は、それぞれ、
　前記電荷保持部形成領域を含む第２の階層において、前記第３の方向に延在すると共に前記第２の長手方向に沿って延在する遮光壁をさらに有する
　上記（４）または（５）に記載の撮像装置。
（７）
　前記積層構造は、前記光電変換部と前記電荷保持部との間に、前記面に沿って広がる遮光膜をさらに含む
　上記（１）から（６）のいずれか１つに記載の撮像装置。
（８）
　前記遮光膜は、前記電荷が通過可能な開口を含み、
　前記開口を貫通するように前記面と直交する第３の方向に延在し、前記電荷を前記光電変換部から転送先へ転送する縦型トレンチゲートを含む電荷転送部、をさらに備えた
　上記（１）記載の撮像装置。
（９）
　前記電荷転送部は、前記面に平行であって前記電荷保持部形成領域における第２の長手方向と直交する方向に並ぶ複数の前記縦型トレンチゲートを含む
　上記（８）記載の撮像装置。
（１０）
　第１から第３の通常読出スイッチと、
　第１から第３の加算読出スイッチと
　をさらに備え、
　前記複数の画素は、一の方向に順に並ぶ第１から第６の画素を含み、
　前記第１の画素および前記第４の画素は、各々の前記光電変換部がそれぞれ接続された第１の電荷電圧変換部を共有し、
　前記第２の画素および前記第５の画素は、各々の前記光電変換部がそれぞれ接続された第２の電荷電圧変換部を共有し、
　前記第３の画素および前記第６の画素は、各々の前記光電変換部がそれぞれ接続された第３の電荷電圧変換部を共有し、
　前記第１の通常読出スイッチは、前記第１の電荷電圧変換部と前記第４の画素の前記光電変換部との間に設けられ、前記第１の電荷電圧変換部と前記第４の画素の前記光電変換部との接続および切断が可能であり、
　前記第２の通常読出スイッチは、前記第２の電荷電圧変換部と前記第２の画素の前記光電変換部との間に設けられ、前記第２の電荷電圧変換部と前記第２の画素の前記光電変換部との接続および切断が可能であり、
　前記第３の通常読出スイッチは、前記第３の電荷電圧変換部と前記第６の画素の前記光電変換部との間に設けられ、前記第３の電荷電圧変換部と前記第６の画素の前記光電変換部との接続および切断が可能であり、
　前記第１の加算読出スイッチは、前記第２の通常読出スイッチと前記第２の画素の前記光電変換部との間に設けられ、前記第１の画素の前記光電変換部と前記第２の画素の前記光電変換部との接続および切断が可能であり、
　前記第２の加算読出スイッチは、前記第１の通常読出スイッチと前記第４の画素の前記光電変換部との間に設けられ、前記第３の画素の前記光電変換部と前記第４の画素の前記光電変換部との接続および切断が可能であり、
　前記第３の加算読出スイッチは、前記第３の通常読出スイッチと前記第６の画素の前記光電変換部との間に設けられ、前記第５の画素の前記光電変換部と前記第６の画素の前記光電変換部との接続および切断が可能であり、
　前記第１から第３の通常読出スイッチと、前記第１から第３の加算読出スイッチとは選択的に駆動可能である
　上記（１）から（９）のいずれか１つに記載の撮像装置。
（１１）
　前記光電変換部形成領域における第１の長手方向に対し、前記電荷保持部形成領域における第２の長手方向が傾斜している
　上記（１）から（１０）のいずれか１つに記載の撮像装置。
（１２）
　前記複数の画素は、前記第１の方向および前記第２の方向にそれぞれ配列され、
　前記第１の方向における前記光電変換部形成領域の第１の配列ピッチと前記第１の方向における前記電荷保持部形成領域の第２の配列ピッチとが実質的に一致しており、
　前記第２の方向における前記光電変換部形成領域の第３の配列ピッチと前記第２の方向における前記電荷保持部形成領域の第４の配列ピッチとが実質的に一致している
　上記（４）記載の撮像装置。
（１３）
　光電変換により第１の電荷を生成可能な第１の光電変換部と、光電変換により第２の電荷を生成可能な第２の光電変換部とが配列された第１の階層と、
　前記第１の電荷を保持可能な第１の電荷保持部と、前記第２の電荷を保持可能な第２の電荷保持部とが配列された第２の階層と
　の積層構造をそれぞれ有する複数の画素を備えた
　撮像装置。
（１４）
　前記第１の階層において、前記第１の光電変換部と前記第２の光電変換部とが第１の方向において隣り合うように配置され、
　前記第２の階層において、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置されている
　上記（１３）記載の撮像装置。
（１５）
　前記第１の階層において、前記第１の光電変換部と前記第２の光電変換部とが第１の方向において隣り合うように配置され、
　前記第２の階層において、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向と直交する第２の方向において隣り合うように配置されている
　上記（１３）記載の撮像装置。
（１６）
　前記複数の画素は、第１の方向において隣り合う第１の画素および第２の画素を含み、
　前記第１の画素は、
　前記第１の光電変換部と前記第２の光電変換部とが前記第１の方向において隣り合うように配置される前記第１の階層と、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置される前記第２の階層とを有し、
　前記第２の画素は、
　前記第１の光電変換部と前記第２の光電変換部とが前記第１の方向と直交する第２の方向において隣り合うように配置される前記第１の階層と、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置される前記第２の階層とを有する
　上記（１３）記載の撮像装置。
（１７）
　表面と、前記表面と反対側の裏面とを含む半導体層と、
　前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記半導体層のうち前記表面と前記光電変換部との間に設けられ、前記電荷を保持可能な電荷保持部と、
　前記電荷が外部へ排出する排出部と、
　分岐部を含み、前記光電変換部により生成された前記電荷を、前記分岐部を経由して前記電荷保持部または前記排出部へ選択的に転送可能な転送部と
　を備えた撮像装置。
（１８）
　前記転送部は、前記半導体層の前記表面から前記裏面へ向けて前記光電変換部へ至るまで延在する第１のトレンチゲートを含む
　上記（１７）記載の撮像装置。
（１９）
　前記表面に平行な面内方向において、前記排出部は、前記分岐部を挟んで前記電荷保持部と反対側に配置されている
　上記（１７）または（１８）記載の撮像装置。
（２０）
　前記転送部は、前記表面に設けられたトランジスタを有し、
　前記分岐部は、前記トランジスタの直下に形成されるバッファである
　上記（１７）から（１９）のいずれか１つに記載の撮像装置。
（２１）
　撮像装置を備えた電子機器であって、
　前記撮像装置は、
　受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、
　前記電荷を保持可能な電荷保持部を含み、前記面において前記第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域と
　の積層構造をそれぞれ有する複数の画素を備えた
　電子機器。
（２２）
　撮像装置を備えた電子機器であって、
　前記撮像装置は、
　光電変換により第１の電荷を生成可能な第１の光電変換部と、光電変換により第２の電荷を生成可能な第２の光電変換部とが配列された第１の階層と、
　前記第１の電荷を保持可能な第１の電荷保持部と、前記第２の電荷を保持可能な第２の電荷保持部とが配列された第２の階層と
　の積層構造をそれぞれ有する複数の画素を備えた
　電子機器。
（２３）
　撮像装置を備えた電子機器であって、
　前記撮像装置は、
　表面と、前記表面と反対側の裏面とを含む半導体層と、
　前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と、
　前記半導体層のうち前記表面と前記光電変換部との間に設けられ、前記電荷を保持可能な電荷保持部と、
　前記電荷が外部へ排出する排出部と、
　分岐部を含み、前記光電変換部により生成された前記電荷を、前記分岐部を経由して前記電荷保持部または前記排出部へ選択的に転送可能な転送部と
　を備えた電子機器。
　本出願は、日本国特許庁において２０１９年３月２８日に出願された日本特許出願番号２０１９－６３５４１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (23)

  1. 　受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、
    　前記電荷を保持可能な電荷保持部を含み、前記面において前記第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域と
    　の積層構造をそれぞれ有する複数の画素を備えた
    　撮像装置。
  2. 　前記光電変換部形成領域における第１の長手方向と、前記電荷保持部形成領域における第２の長手方向とが実質的に一致し、または実質的に直交している
    　請求項１記載の撮像装置。
  3. 　前記第１のアスペクト比は実質的に１であり、前記第２のアスペクト比は実質的に４である
    　請求項２記載の撮像装置。
  4. 　前記複数の画素は、前記第１の方向および前記第２の方向にそれぞれ配列され、
    　前記第１の方向における前記光電変換部形成領域の第１の配列ピッチと前記第１の方向における前記電荷保持部形成領域の第２の配列ピッチとが異なり、
    　前記第２の方向における前記光電変換部形成領域の第３の配列ピッチと前記第２の方向における前記電荷保持部形成領域の第４の配列ピッチとが異なっている
    　請求項２記載の撮像装置。
  5. 　前記第１の配列ピッチに対する前記第２の配列ピッチの第１の比は、
    　前記第３の配列ピッチに対する前記第４の配列ピッチの第２の比の逆数と実質的に等しい
    　請求項４記載の撮像装置。
  6. 　前記複数の画素は、それぞれ、
    　前記電荷保持部形成領域を含む第２の階層において、前記面と直交する第３の方向に延在すると共に前記第２の長手方向に沿って延在する遮光壁をさらに有する
    　請求項４記載の撮像装置。
  7. 　前記積層構造は、前記光電変換部と前記電荷保持部との間に、前記面に沿って広がる遮光膜をさらに含む
    　請求項１記載の撮像装置。
  8. 　前記遮光膜は、前記電荷が通過可能な開口を含み、
    　前記開口を貫通するように前記面と直交する第３の方向に延在し、前記電荷を前記光電変換部から転送先へ転送する縦型トレンチゲートを含む電荷転送部、をさらに備えた
    　請求項７記載の撮像装置。
  9. 　前記電荷転送部は、前記面に平行であって前記電荷保持部形成領域における第２の長手方向と直交する方向に並ぶ複数の前記縦型トレンチゲートを含む
    　請求項８記載の撮像装置。
  10. 　第１から第３の通常読出スイッチと、
    　第１から第３の加算読出スイッチと
    　をさらに備え、
    　前記複数の画素は、一の方向に順に並ぶ第１から第６の画素を含み、
    　前記第１の画素および前記第４の画素は、各々の前記光電変換部がそれぞれ接続された第１の電荷電圧変換部を共有し、
    　前記第２の画素および前記第５の画素は、各々の前記光電変換部がそれぞれ接続された第２の電荷電圧変換部を共有し、
    　前記第３の画素および前記第６の画素は、各々の前記光電変換部がそれぞれ接続された第３の電荷電圧変換部を共有し、
    　前記第１の通常読出スイッチは、前記第１の電荷電圧変換部と前記第４の画素の前記光電変換部との間に設けられ、前記第１の電荷電圧変換部と前記第４の画素の前記光電変換部との接続および切断が可能であり、
    　前記第２の通常読出スイッチは、前記第２の電荷電圧変換部と前記第２の画素の前記光電変換部との間に設けられ、前記第２の電荷電圧変換部と前記第２の画素の前記光電変換部との接続および切断が可能であり、
    　前記第３の通常読出スイッチは、前記第３の電荷電圧変換部と前記第６の画素の前記光電変換部との間に設けられ、前記第３の電荷電圧変換部と前記第６の画素の前記光電変換部との接続および切断が可能であり、
    　前記第１の加算読出スイッチは、前記第２の通常読出スイッチと前記第２の画素の前記光電変換部との間に設けられ、前記第１の画素の前記光電変換部と前記第２の画素の前記光電変換部との接続および切断が可能であり、
    　前記第２の加算読出スイッチは、前記第１の通常読出スイッチと前記第４の画素の前記光電変換部との間に設けられ、前記第３の画素の前記光電変換部と前記第４の画素の前記光電変換部との接続および切断が可能であり、
    　前記第３の加算読出スイッチは、前記第３の通常読出スイッチと前記第６の画素の前記光電変換部との間に設けられ、前記第５の画素の前記光電変換部と前記第６の画素の前記光電変換部との接続および切断が可能であり、
    　前記第１から第３の通常読出スイッチと、前記第１から第３の加算読出スイッチとは選択的に駆動可能である
    　請求項１記載の撮像装置。
  11. 　前記光電変換部形成領域における第１の長手方向に対し、前記電荷保持部形成領域における第２の長手方向が傾斜している
    　請求項１記載の撮像装置。
  12. 　前記複数の画素は、前記第１の方向および前記第２の方向にそれぞれ配列され、
    　前記第１の方向における前記光電変換部形成領域の第１の配列ピッチと前記第１の方向における前記電荷保持部形成領域の第２の配列ピッチとが実質的に一致しており、
    　前記第２の方向における前記光電変換部形成領域の第３の配列ピッチと前記第２の方向における前記電荷保持部形成領域の第４の配列ピッチとが実質的に一致している
    　請求項４記載の撮像装置。
  13. 　光電変換により第１の電荷を生成可能な第１の光電変換部と、光電変換により第２の電荷を生成可能な第２の光電変換部とが配列された第１の階層と、
    　前記第１の電荷を保持可能な第１の電荷保持部と、前記第２の電荷を保持可能な第２の電荷保持部とが配列された第２の階層と
    　の積層構造をそれぞれ有する複数の画素を備えた
    　撮像装置。
  14. 　前記第１の階層において、前記第１の光電変換部と前記第２の光電変換部とが第１の方向において隣り合うように配置され、
    　前記第２の階層において、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置されている
    　請求項１３記載の撮像装置。
  15. 　前記第１の階層において、前記第１の光電変換部と前記第２の光電変換部とが第１の方向において隣り合うように配置され、
    　前記第２の階層において、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向と直交する第２の方向において隣り合うように配置されている
    　請求項１３記載の撮像装置。
  16. 　前記複数の画素は、第１の方向において隣り合う第１の画素および第２の画素を含み、
    　前記第１の画素は、
    　前記第１の光電変換部と前記第２の光電変換部とが前記第１の方向において隣り合うように配置される前記第１の階層と、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置される前記第２の階層とを有し、
    　前記第２の画素は、
    　前記第１の光電変換部と前記第２の光電変換部とが前記第１の方向と直交する第２の方向において隣り合うように配置される前記第１の階層と、前記第１の電荷保持部と前記第２の電荷保持部とが前記第１の方向において隣り合うように配置される前記第２の階層とを有する
    　請求項１３記載の撮像装置。
  17. 　表面と、前記表面と反対側の裏面とを含む半導体層と、
    　前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と、
    　前記半導体層のうち前記表面と前記光電変換部との間に設けられ、前記電荷を保持可能な電荷保持部と、
    　前記電荷が外部へ排出する排出部と、
    　分岐部を含み、前記光電変換部により生成された前記電荷を、前記分岐部を経由して前記電荷保持部または前記排出部へ選択的に転送可能な転送部と
    　を備えた撮像装置。
  18. 　前記転送部は、前記半導体層の前記表面から前記裏面へ向けて前記光電変換部へ至るまで延在する第１のトレンチゲートを含む
    　請求項１７記載の撮像装置。
  19. 　前記表面に平行な面内方向において、前記排出部は、前記分岐部を挟んで前記電荷保持部と反対側に配置されている
    　請求項１７記載の撮像装置。
  20. 　前記転送部は、前記表面に設けられたトランジスタを有し、
    　前記分岐部は、前記トランジスタの直下に形成されるバッファである
    　請求項１７記載の撮像装置。
  21. 　撮像装置を備えた電子機器であって、
    　前記撮像装置は、
    　受光量に応じた電荷を光電変換により生成可能な光電変換部を含み、互いに直交する第１の方向および第２の方向に広がる面において第１のアスペクト比の第１の平面形状を有する光電変換部形成領域と、
    　前記電荷を保持可能な電荷保持部を含み、前記面において前記第１のアスペクト比と異なる第２のアスペクト比の第２の平面形状を有する電荷保持部形成領域と
    　の積層構造をそれぞれ有する複数の画素を備えた
    　電子機器。
  22. 　撮像装置を備えた電子機器であって、
    　前記撮像装置は、
    　光電変換により第１の電荷を生成可能な第１の光電変換部と、光電変換により第２の電荷を生成可能な第２の光電変換部とが配列された第１の階層と、
    　前記第１の電荷を保持可能な第１の電荷保持部と、前記第２の電荷を保持可能な第２の電荷保持部とが配列された第２の階層と
    　の積層構造をそれぞれ有する複数の画素を備えた
    　電子機器。
  23. 　撮像装置を備えた電子機器であって、
    　前記撮像装置は、
    　表面と、前記表面と反対側の裏面とを含む半導体層と、
    　前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と、
    　前記半導体層のうち前記表面と前記光電変換部との間に設けられ、前記電荷を保持可能な電荷保持部と、
    　前記電荷が外部へ排出する排出部と、
    　分岐部を含み、前記光電変換部により生成された前記電荷を、前記分岐部を経由して前記電荷保持部または前記排出部へ選択的に転送可能な転送部と
    　を備えた電子機器。
PCT/JP2020/010509 2019-03-28 2020-03-11 撮像装置および電子機器 WO2020195824A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021508998A JPWO2020195824A1 (ja) 2019-03-28 2020-03-11
US17/440,260 US20220159208A1 (en) 2019-03-28 2020-03-11 Imaging device and electronic apparatus
EP20778780.5A EP3951876A4 (en) 2019-03-28 2020-03-11 IMAGE CAPTURE DEVICE AND ELECTRONIC DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-063541 2019-03-28
JP2019063541 2019-03-28

Publications (1)

Publication Number Publication Date
WO2020195824A1 true WO2020195824A1 (ja) 2020-10-01

Family

ID=72611394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/010509 WO2020195824A1 (ja) 2019-03-28 2020-03-11 撮像装置および電子機器

Country Status (5)

Country Link
US (1) US20220159208A1 (ja)
EP (1) EP3951876A4 (ja)
JP (1) JPWO2020195824A1 (ja)
TW (1) TWI738257B (ja)
WO (1) WO2020195824A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220182567A1 (en) * 2020-12-03 2022-06-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, moving body, semiconductor substrate, and method for driving photoelectric conversion apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750948B2 (en) * 2020-11-30 2023-09-05 Stmicroelectronics (Grenoble 2) Sas Image sensors with different charge-to-voltage conversion factors and methods thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095468A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2016136486A1 (ja) 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
JP2019063541A (ja) 2015-05-12 2019-04-25 山田　菊夫 使い捨て物品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2154879A1 (en) * 2008-08-13 2010-02-17 Thomson Licensing CMOS image sensor with selectable hard-wired binning
US9484370B2 (en) * 2014-10-27 2016-11-01 Omnivision Technologies, Inc. Isolated global shutter pixel storage structure
KR102660456B1 (ko) * 2015-09-10 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US9786710B2 (en) * 2015-09-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with sub-isolation in pixels
EP3447801A4 (en) * 2016-04-22 2020-03-25 Sony Corporation SOLID IMAGING ELEMENT, CONTROL METHOD AND ELECTRONIC DEVICE
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
TW201911549A (zh) * 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
US11056519B2 (en) * 2019-02-25 2021-07-06 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534557A (ja) * 2013-08-05 2016-11-04 アップル インコーポレイテッド 埋込み型光シールド及び垂直ゲートを有する画像センサ
JP2015095468A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2016136486A1 (ja) 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2019063541A (ja) 2015-05-12 2019-04-25 山田　菊夫 使い捨て物品
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220182567A1 (en) * 2020-12-03 2022-06-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, moving body, semiconductor substrate, and method for driving photoelectric conversion apparatus

Also Published As

Publication number Publication date
EP3951876A4 (en) 2022-05-11
TWI738257B (zh) 2021-09-01
US20220159208A1 (en) 2022-05-19
EP3951876A1 (en) 2022-02-09
JPWO2020195824A1 (ja) 2020-10-01
TW202044565A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US11863892B2 (en) Imaging unit and electronic apparatus with first and second light blocking films
EP4075505A1 (en) Imaging device and electronic apparatus
WO2020195824A1 (ja) 撮像装置および電子機器
TWI835928B (zh) 固態攝像裝置及電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
WO2021117511A1 (ja) 撮像装置および電子機器
WO2021095285A1 (en) Imaging device
US20220239849A1 (en) Imaging device and electronic apparatus
JP7281895B2 (ja) 撮像素子および電子機器
WO2022196141A1 (ja) 固体撮像装置および電子機器
WO2022209326A1 (ja) 光検出装置
TWI839421B (zh) 成像元件及電子裝置
WO2020149181A1 (ja) 撮像装置
WO2023090053A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20778780

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021508998

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020778780

Country of ref document: EP

Effective date: 20211028